JP4718818B2 - 薄膜トランジスタの作製方法 - Google Patents

Description

本発明は、液滴吐出法を用いた薄膜トランジスタの作製方法に関する。
また、本発明は、液滴吐出法を用いた半導体装置の作製方法に関する。半導体装置とは、基板上に薄膜トランジスタが形成されたＴＦＴ基板、基板上に薄膜トランジスタ及び液晶が形成された液晶パネル用基板又は液晶モジュール用基板、基板上に薄膜トランジスタ及び発光素子が形成されたＥＬ（エレクトロルミネッセンス）パネル用基板又はＥＬモジュール用基板、基板上の薄膜トランジスタ及び液晶が封止材により封止された液晶パネル、基板上の薄膜トランジスタ及び発光素子が封止材により封止されたＥＬパネル、これらパネルにＦＰＣ等が取り付けられたモジュール、ＦＰＣ等の先にドライバＩＣが接続されたモジュール、パネルにＣＯＧ方式等によりドライバＩＣが実装されたモジュールに相当する。

近年、半導体を用いた薄膜トランジスタは、液晶やＥＬなどの表示素子を制御する素子やＣＰＵなどの高性能な機能回路を構成する素子として用いられている。薄膜トランジスタは、基板上に薄膜を形成し、そこに光でパターンを書き込むフォトリソグラフィ工程が必須の工程となっている。フォトリソグラフィ工程において用いられるマスクは、通常除去されるが、その方法として、剥離液を用いたウエット剥離、酸素ガスを用いたドライ剥離、ＵＶ光を用いたＵＶ剥離のいずれかの方法が用いられる。

また、インクジェット法に代表される液滴吐出法は、フラットパネルディスプレイの分野に応用され、活発に開発が進められている。液滴吐出法は、直接描画するためにマスクが不要、大型基板に適用しやすい、材料の利用効率が高い等の多くの利点を有し、カラーフィルタやプラズマディスプレイの電極等の作製に応用されている。（例えば、非特許文献１参照）。
T.Shimoda,Ink-jet Technology for Fabrication Processes of Flat Panel Displays,SID 03 DIGEST,p1178-p1181

ドライ剥離やＵＶ剥離は、そのタクトタイムが十分でないため、ウエット剥離と併用することが多い。しかしながら、このウエット剥離を用いると、目的とするマスクだけでなく、他の素子が剥離したり、損傷したりすることがあった。また、剥離工程を経ることで、作製時間や作製費用の増大を招いていた。

上記の実情を鑑み、本発明は、剥離工程を用いずに、工程を簡略化して、作製時間の短縮及び作製費用の低減を実現した薄膜トランジスタの作製方法、半導体装置の作製方法の提供を課題とする。

上述した従来技術の課題を解決するために、本発明においては以下の手段を講じる。
本発明は、第１の導電層に接するマスクを形成するステップ、前記マスクを用いて第１の導電層をエッチングして、第２の導電層を形成するステップを有し、前記マスクは液滴吐出法により形成し、さらに除去しないことを特徴とする。なお、第１の導電層は、スパッタリング法、蒸着法又は液滴吐出法等を用いて全面に形成するか、又は液滴吐出法を用いて一部に形成する。
また、本発明の必須の構成要件として、マスクとして用いる絶縁層を液滴吐出法で形成することが挙げられるが、液滴吐出法で形成された絶縁層をそのままマスクとして用いるか、又は液滴吐出法で形成された絶縁層に露光処理と現像処理を行った絶縁層をマスクとして用いるかのどちらかの方法を採用する。上記をふまえると、第２の導電層の作製方法には、以下のように、大別して４通りの方法があり、本発明はいずれの方法を用いてもよい。

第１の方法は、基板５０上にスパッタリング法や蒸着法等の公知の方法により、導電層５１を全面に形成し、その後、マスクとなる絶縁層５２を液滴吐出手段５３により形成する（図１（Ａ）参照）。次に、絶縁層５２をマスクとして、導電層５１をエッチングして、導電層５５を形成する（図１（Ｃ）参照）。その後、絶縁層５２は除去しない。
第２の方法は、基板５０上に液滴吐出手段５３により、導電層５４を一部の領域に形成し、その後、マスクとなる絶縁層５２を液滴吐出手段５３により形成する（図１（Ｂ）参照）。次に、絶縁層５２をマスクとして、導電層５４をエッチングして、導電層５５を形成する（図１（Ｃ）参照）。その後、絶縁層５２は除去しない。

第３の方法は、基板５０上にスパッタリング法等の公知の方法により、導電層５１を全面に形成し、その後、マスクとなる絶縁層５２を液滴吐出手段５３により形成する（図２（Ａ）参照）。次に、フォトマスク５６を用いて露光し（図２（Ｂ）参照）、現像処理を行って、絶縁層５７を形成する（図２（Ｃ）参照）。最後に、絶縁層５７をマスクとして、導電層５１をエッチングして、導電層５８を形成する（図２（Ｇ）参照）。その後、絶縁層５７は除去しない。
第４の方法は、基板５０上に液滴吐出手段５３により、導電層５４を一部の領域に形成し、その後、マスクとなる絶縁層５２を液滴吐出手段５３により形成する（図２（Ｄ）参照）。次に、フォトマスク５６を用いて露光し（図２（Ｅ）参照）、現像処理を行って、絶縁層５７を形成する（図２（Ｆ）参照）。最後に、絶縁層５７をマスクとして、導電層５４をエッチングして、導電層５８を形成する（図２（Ｇ）参照）。その後、絶縁層５７は除去しない。

なお、上記の第１の方法と第４の方法において、導電層５１を半導体層に置換してもよい。この場合、除去しなかった絶縁層５２、５７は、ゲート絶縁膜として活用することができる。

また、上記の記載において、導電層を液滴吐出法により形成する場合は、銀、金、銅又はインジウム錫酸化物から形成することを特徴とする。さらに、マスクとなる絶縁層は、有機材料又は珪素と酸素との結合で骨格構造が形成された材料で形成することを特徴とする。

本発明の薄膜トランジスタの作製方法は、第１の導電層に接する第１のマスクを液滴吐出法により形成するステップ、前記第１のマスクを用いて、前記第１の導電層をエッチングして、第２の導電層を形成するステップを有する。上記ステップを経て、ゲート電極として機能する第２の導電層が完成する。
次に、第１のマスク上に、絶縁層、第１の半導体層及び一導電型が付与された第２の半導体層を積層形成するステップ、前記第２の半導体層に接する第２のマスクを液滴吐出法により形成するステップ、前記第２のマスクを用いて、前記第１及び前記第２の半導体層を同時にエッチングして、第３の半導体層及び一導電型が付与された第４の半導体層を形成するステップを有する。上記ステップを経て、ゲート絶縁膜として機能する絶縁層、活性層として機能する第３の半導体層が完成する。
次に、第４の半導体層に接する第３の導電層を形成するステップ、前記第３の導電層に接する第３のマスクを液滴吐出法により形成するステップ、前記第３のマスクを用いて、前記第４の半導体層及び前記第３の導電層を同時にエッチングするステップを有する。上記ステップを経て、第３の導電層がエッチングされ、ソース・ドレイン配線が完成する。また、第４の半導体層がエッチングされ、ソース・ドレイン配線と活性層（第３の半導体層）を電気的に接続し、一導電型が付与された半導体層が完成する。また、上記ステップを経て、チャネルエッチ型の薄膜トランジスタが完成する。
なお、本発明では、上記ステップにおいて、第１乃至第３のマスクから選択された１つ又は複数は除去しないことを特徴とする。上記特徴により、作製時間の短縮及び作製費用の低減を実現する。

本発明の薄膜トランジスタの作製方法は、第１の導電層に接する第１のマスクを液滴吐出法により形成するステップ、前記第１のマスクを用いて、前記第１の導電層をエッチングして、第２の導電層を形成するステップを有する。上記ステップを経て、ゲート電極として機能する第２の導電層が完成する。
次に、第１のマスク上に、第１の絶縁層、第１の半導体層及び第２の絶縁層を積層形成するステップ、前記第２の絶縁層に接する第２のマスクを液滴吐出法により形成するステップ、前記第２のマスクを用いて、前記第２の絶縁層をエッチングして、第３の絶縁層を形成するステップを有する。上記ステップを経て、ゲート絶縁膜として機能する第１の絶縁層が完成する。また、チャネル保護層として機能する第３の絶縁層が完成する。
次に、第２のマスク上に、一導電型が付与された第２の半導体層を形成するステップ、前記第２の半導体層に接する第３のマスクを液滴吐出法により形成するステップ、前記第３のマスクを用いて、前記第１及び前記第２の半導体層を同時にエッチングして、第３の半導体層及び一導電型が付与された第４の半導体層を形成するステップを有する。上記ステップを経て、活性層として機能する第３の半導体層が完成する。
次に、第４の半導体層と接する第３の導電層を形成するステップ、前記第３の導電層に接する第４のマスクを液滴吐出法により形成するステップ、前記第４のマスクを用いて、前記第４の半導体層及び前記第３の導電層を同時にエッチングするステップを有する。上記ステップを経て、第３の導電層がエッチングされ、ソース・ドレイン配線が完成する。また、第４の半導体層がエッチングされ、ソース・ドレイン配線と活性層（第３の半導体層）を電気的に接続し、一導電型が付与された半導体層が完成する。また、上記ステップを経て、チャネル保護型の薄膜トランジスタが完成する。
なお、本発明では、上記ステップにおいて、第１乃至第４のマスクから選択された１つ又は複数は除去しないことを特徴とする。上記特徴により、作製時間の短縮及び作製費用の低減を実現する。

本発明の薄膜トランジスタの作製方法は、第１の半導体層に接する第１のマスクを液滴吐出法により形成するステップ、前記第１のマスクを用いて、前記第１の半導体層をエッチングして、第２の半導体層を形成するステップを有する。上記ステップを経て、活性層となる第２の半導体層が完成する。
次に、第１のマスク上に、導電層を形成するステップ、前記導電層に接する第２のマスクを液滴吐出法により形成するステップ、前記第２のマスクを用いて、前記導電層をエッチングするステップを有する。上記ステップを経て、前記導電層がエッチングされ、ゲート電極が完成する。また、上記ステップを経て、順スタガ型の薄膜トランジスタが完成する。
なお、本発明では、上記ステップにおいて、第１及び第２のマスクから選択された１つ又は複数は除去しないことを特徴とする。上記特徴により、作製時間の短縮及び作製費用の低減を実現する。

本発明の薄膜トランジスタの作製方法は、第１の導電層、一導電型が付与された第１の半導体層を積層形成するステップ、前記第１の半導体層に接する第１のマスクを液滴吐出法により形成するステップ、前記第１のマスクを用いて、前記第１の半導体層をエッチングして、一導電型が付与された第２の半導体層を形成するステップを有する。上記ステップを経て、ソース・ドレイン配線となる第１の導電層が完成する。
次に、前記第２の半導体層に接する第３の半導体層を形成するステップ、前記第３の半導体層に接する第２のマスクを液滴吐出法により形成するステップ、前記第２のマスクを用いて、前記第２及び前記第３の半導体層をエッチングして、一導電型が付与された第４の半導体層と、第５の半導体層を形成するステップを有する。上記のステップを経て、活性層となる第５の半導体層が完成する。また、ソース・ドレイン配線と、活性層（第５の半導体層）とを電気的に接続する、一導電型が付与された第４の半導体層が完成する。
次に、前記第２のマスク上に、絶縁層、第２の導電層を積層形成するステップ、前記第２の導電層に接する第３のマスクを液滴吐出法により形成するステップ、前記第３のマスクを用いて、前記第２の導電層をエッチングするステップを有する。上記ステップを経て、ゲート絶縁膜として機能する絶縁層が完成し、また、前記第２の導電層をエッチングして、ゲート電極が完成する。
なお、本発明では、上記ステップにおいて、第１乃至第３のマスクから選択された１つ又は複数は除去しないことを特徴とする。上記特徴により、作製時間の短縮及び作製費用の低減を実現する。

本発明の薄膜トランジスタの作製方法は、第１の半導体層に接する第１のマスクを液滴吐出法により形成するステップ、前記第１のマスクを用いて、前記第１の半導体層をエッチングして、第２の半導体層を形成するステップを有する。上記ステップを経て、活性層となる第２の半導体層が完成する。
次に、第２の半導体層上に、一導電型が付与された第３の半導体層、第１の導電層を積層形成するステップ、前記第１の導電層に接する第２のマスクを液滴吐出法により形成するステップ、前記第２のマスクを用いて、前記第３の半導体層及び前記第１の導電層をエッチングして、一導電型が付与された第４の半導体層と第２の導電層を形成するステップを有する。上記ステップを経て、ソース・ドレイン配線となる第２の導電層、ソース・ドレイン配線と活性層（第２の半導体層）を電気的に接続する、一導電型が付与された第４の半導体層が完成する。
次に、前記第２のマスク上に、絶縁層、第３の導電層を積層形成するステップ、前記第３の導電層に接する第３のマスクを液滴吐出法により形成するステップ、前記第３のマスクを用いて、前記第３の導電層をエッチングするステップを有することを特徴とする。上記ステップを経て、ゲート絶縁膜として機能する絶縁層が完成する。また、第３の導電層をエッチングして、ゲート電極が完成する。
なお、本発明では、上記ステップにおいて、第１乃至第３のマスクから選択された１つ又は複数は除去しないことを特徴とする。上記特徴により、作製時間の短縮及び作製費用の低減を実現する。

上述した作製方法のうち、導電層は、液滴吐出法、スパッタリング法又は蒸着法により形成することを特徴とする。また、液滴吐出法で形成する場合は、銀、金、銅又はインジウム錫酸化物から形成することを特徴とする。マスクは、液滴吐出法により形成された絶縁層をそのまま用いるか、又は、液滴吐出法により形成された絶縁層に、フォトマスクを用いた露光処理及び現像処理を行って形成する。さらに、それらのマスクは、有機材料又は珪素と酸素との結合で骨格構造が形成された材料で形成することを特徴とする。

本発明により、剥離工程を用いずに、工程を簡略化して、作製時間の短縮及び作製費用の低減を実現した薄膜トランジスタの作製方法、半導体装置の作製方法を提供することができる。

本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。
（実施の形態１）

本発明の薄膜トランジスタの作製方法について、図３を用いて説明する。ここでは、非晶質半導体をチャネル部とした、チャネルエッチ型の薄膜トランジスタの作製方法について説明する。

基板１００としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス等からなるガラス基板、石英基板、シリコン基板、金属基板、ステンレス基板又は本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板を用いる（図３（Ａ）参照）。そして、基板１００上に、第１の導電層１０１を形成する。第１の導電層１０１は、液滴吐出法、蒸着法、イオンプレーティング法、スパッタリング法、ＣＶＤ法、めっき法等の公知の方法により形成する。なお、第１の導電層１０１は、被処理物の全面に形成してもよいし、液滴吐出法により一部の領域のみに形成してもよい。次に、第１の導電層１０１に接するように、液滴吐出法により第１のマスク１１１を形成する。

第１のマスク１１１を用いて、第１の導電層１０１をエッチングして、第２の導電層１０２を形成する（図３（Ｂ）参照）。第２の導電層１０２は、ゲート電極として機能する。続いて、第１のマスク１１１は除去せず、該第１のマスク１１１上に、絶縁層１２１、第１の半導体層１３１、一導電型が付与された第２の半導体層１３２を積層形成する。絶縁層１２１はゲート絶縁膜として機能するものであり、プラズマＣＶＤ法等の公知の方法を用いて、珪素の酸化膜、窒化膜を単層又は積層構造で形成する。第１の半導体層１３１は活性層として機能するものであり、プラズマＣＶＤ法、スパッタリング法等の公知の方法を用いて形成する。また、第１の半導体層１３１は、非晶質半導体又は微結晶半導体で形成する。第２の半導体層１３２は、一導電型が付与され、シランガスとフォスフィンガスを用いて形成したり、ＣＶＤ法により半導体層を形成後に、ドーピング法により不純物元素を添加して形成したりする。次に、第２の半導体層１３２に接する第２のマスク１１２を液滴吐出法により形成する。

続いて、第２のマスク１１２を用いて、第１の半導体層１３１と、一導電型が付与された第２の半導体層１３２を同時にエッチングして、第３の半導体層１３３と、一導電型が付与された第４の半導体層１３４を形成する（図３（Ｃ）参照）。その後、本プロセスでは、第２のマスク１１２を除去するが、除去せずに残しておいてもよい。除去しない場合には、さらなる作製時間の短縮及び作製費用の低減が実現する。次に、第４の半導体層１３４に接する第３の導電層１０３を形成する。第３の導電層１０３は、液滴吐出法、蒸着法等の公知の方法により形成する。なお、第３の導電層１０３は、全面に形成してもよいし、液滴吐出法により一部に形成してもよい。なお、第２のマスク１１２を除去しない場合、第３の半導体層１３３及び第４の半導体層１３４と、第３の導電層１０３とは、端部１２２でのみ電気的に接続する。次に、第３の導電層１０３に接する第３のマスク１１３ａ、１１３ｂを液滴吐出法により形成する。

次に、第３のマスク１１３ａ、１１３ｂを用いて、第３の導電層１０３と第４の半導体層１３４を同時にエッチングして、第４の導電層１０４ａ、１０４ｂ、第５の半導体層１３５ａ、１３５ｂを形成する（図３（Ｄ）参照）。このエッチング処理を経ると、図示するように、第３の半導体層１３３も少しエッチングされる。上記工程を経て、チャネルエッチ型の薄膜トランジスタが完成する。

本発明は、第１のマスク１１１、第２のマスク１１２、第３のマスク１１３ａ、１１３ｂを液滴吐出法により形成することを特徴とする。また、これらのマスクのうち、少なくとも１つのマスクは、除去せずに残しておくことを特徴とする。第１のマスク１１１、第２のマスク１１２、第３のマスク１１３ａ、１１３ｂは、液滴吐出法により形成した絶縁層をそのままマスクとして用いるか、又は液滴吐出法で形成された絶縁層に露光・現像・エッチング処理を行った絶縁層をマスクとして用いる。さらに、好ましくは、第１の導電層１０１と第３の導電層１０３も液滴吐出法により形成することを特徴とする。

なお、ここでは、基板上に薄膜トランジスタが完成した状態をＴＦＴ基板（トランジスタ基板）とよぶ。つまり、上記工程を経ると、ＴＦＴ基板が完成した状態となる。

なお、液滴吐出法において用いるノズルの径は、０．０２〜１００μｍ（好適には３０μｍ以下）に設定し、該ノズルから吐出される組成物の吐出量は０．００１ｐｌ〜１００ｐｌ（好適には１０ｐｌ以下）に設定するとよい。この吐出量は、ノズルの径の大きさに比例して増加する。但し、ノズルの径は、形成するパターンの形状やその大きさに従って適宜変更するとよい。また、被処理物とノズルの吐出口との距離は、所望の箇所に滴下するために、出来る限り近づけておくことが好ましく、好適には０．１〜３ｍｍ（好適には１ｍｍ以下）程度に設定する。ノズルと被処理物は、その相対的な距離を保ちながら、該ノズル又は該被処理物が移動して、所望のパターンを描画する。

液滴吐出法でマスクを形成する際、吐出口から吐出する組成物は、絶縁性材料を溶媒に溶解又は分散させたものを用いる。絶縁性材料とは、エポキシ樹脂、アクリル樹脂、フェノール樹脂、ノボラック樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料を用いる。なおこれらの樹脂材料を用いる場合、その粘度は、溶媒を用いて溶解又は分散することで調整するとよい。また、撥液性の材料として、フッ素原子が含まれた樹脂、あるいは炭化水素のみで構成された樹脂が挙げられる。より詳しくは、分子内にフッ素原子を含有するモノマーを含む樹脂、或いは全て炭素と水素原子のみから構成されるモノマーを含む樹脂が挙げられる。また、アクリル、ベンゾシクロブテン、パリレン、フレア、透過性を有するポリイミドなどの有機材料、シロキサン系ポリマー等の重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を含む組成物等が挙げられる。

有機材料を用いると、その平坦性が優れているため、後に導電体を成膜した際にも、段差部で膜厚が極端に薄くなったり、断線が起こったりすることがなく、好適である。但し、有機材料は、脱ガス発生の防止のため、下層と上層に、珪素を含む無機材料で薄膜を形成するとよい。具体的には、プラズマＣＶＤ法やスパッタリング法により、窒化酸化珪素膜や窒化珪素膜を形成するとよい。シロキサン系ポリマーは、珪素と酸素との結合で骨格構造が構成され置換基に少なくとも水素を含む材料、又は、置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも１種を有する材料の代表例として挙げたものであり、上記条件の範疇にある様々な材料を用いることができる。このシロキサン系ポリマーは、平坦性に優れており、また透明性や耐熱性をも有し、シロキサンポリマーからなる絶縁体を形成後に３００度〜６００度程度以下の温度で加熱処理を行うことができるという利点を有する。この加熱処理により、例えば水素化と焼成の処理を同時に行うことができる。

また、感光剤を含む市販のレジスト材料を用いてもよく、例えば、代表的なポジ型レジストである、ノボラック樹脂と感光剤であるナフトキノンジアジド化合物、ネガ型レジストであるベース樹脂、ジフェニルシランジオール及び酸発生剤などを、溶媒に溶解又は分散させたものを用いてもよい。その粘度は、溶媒を用いて、上記の材料を溶解又は分散することで調節するとよい。

一方、液滴吐出法で導電層を形成する際、吐出口から吐出する組成物は、導電性材料を溶媒に溶解又は分散させたものを用いる。導電性材料とは、Ａｇ（銀）、Ａｕ（金）、Ｃｕ（銅）、Ｎｉ（ニッケル）、Ｐｔ（白金）、Ｐｄ（鉛）、Ｉｒ（イリジウム）、Ｒｈ（ロジウム）、Ｗ（タングステン）、Ａｌ（アルミニウム）等の金属、Ｃｄ（カドミウム）、Ｚｎ（亜鉛）、Ｆｅ（鉄）、Ｔｉ（チタン）、Ｓｉ（珪素）、Ｇｅ（ゲルマニウム）、Ｚｒ（ジルコニウム）、Ｂａ（バリウム）、ハロゲン化銀の微粒子又は分散性ナノ粒子に相当する。また、透明導電膜として用いられるインジウム錫酸化物（ＩＴＯ）、インジウム錫酸化物と酸化珪素からなるＩＴＳＯ、有機インジウム、有機スズ、酸化亜鉛、窒化チタン等に相当する。但し、吐出口から吐出する組成物は、比抵抗値を考慮して、金、銀、銅のいずれかの材料を溶媒に溶解又は分散させたものを用いることが好適であり、より好適には、低抵抗な銀、銅を用いるとよい。但し、銀、銅を用いる場合には、不純物対策のため、合わせてバリア膜を設けるとよい。

溶媒は、酢酸ブチル、酢酸エチル等のエステル類、イソプロピルアルコール、エチルアルコール等のアルコール類、メチルエチルケトン、アセトン等の有機溶剤等に相当する。組成物の粘度は５０ｃｐ以下が好適であり、これは、乾燥が起こることを防止したり、吐出口から組成物を円滑に吐出できるようにしたりするためである。また、組成物の表面張力は、４０ｍＮ／ｍ以下が好適である。なお、用いる溶媒や、用途に合わせて、組成物の粘度等は適宜調整するとよい。一例として、ＩＴＯや、有機インジウム、有機スズ、銀、金を溶媒に溶解又は分散させた組成物の粘度は５〜２０ｍＰａ・Ｓに設定する。

また、被処理物の表面にプラズマ処理を施してもよい。これは、プラズマ処理を施すと、被処理物の表面が親水性になったり、疎液性になったりすることを活用するためである。例えば、純水に対しては親水性になり、アルコールを溶媒したペーストに対しては疎液性になる。

組成物を吐出する工程は、減圧下で行うと、組成物を吐出して被処理物に着弾するまでの間に、該組成物の溶媒が揮発し、後の乾燥と焼成の工程を省略、又は短くすることができるため、好適である。また、組成物を吐出して絶縁層を形成した後は、乾燥と焼成の一方又は両方の工程を行う。乾燥と焼成の工程は、両工程とも加熱処理の工程であるが、例えば、乾燥は１００度で３分間、焼成は２００〜３５０度で１５分間〜１２０分間で行うもので、その目的、温度と時間が異なるものである。乾燥の工程、焼成の工程は、常圧下又は減圧下で、レーザ光の照射や瞬間熱アニール、加熱炉などにより行う。なお、この加熱処理を行うタイミングは特に限定されない。乾燥と焼成の工程を良好に行うためには、基板を加熱しておいてもよく、そのときの温度は、基板等の材質に依存するが、一般的には１００〜８００度（好ましくは２００〜３５０度）とする。本工程により、組成物中の溶媒の揮発、又は化学的に分散剤を除去するとともに、周囲の樹脂が硬化収縮することで、融合と融着を加速する。

レーザ光の照射は、連続発振またはパルス発振の気体レーザ又は固体レーザを用いれば良い。前者の気体レーザとしては、エキシマレーザ、ＹＡＧレーザ等が挙げられ、後者の固体レーザとしては、Ｃｒ、Ｎｄ等がドーピングされたＹＡＧ、ＹＶＯ₄等の結晶を使ったレーザ等が挙げられる。なお、レーザ光の吸収率の関係から、連続発振のレーザを用いることが好ましい。また、パルス発振と連続発振を組み合わせたハイブリッドのレーザ照射方法を用いてもよい。但し、基板１００の耐熱性に依っては、レーザ光の照射による加熱処理は、該基板１００が破壊しないように、数マイクロ秒から数十秒の間で瞬間に行うとよい。瞬間熱アニール（ＲＴＡ）は、不活性ガスの雰囲気下で、紫外光乃至赤外光を照射する赤外ランプやハロゲンランプなどを用いて、急激に温度を上昇させ、数分〜数マイクロ秒の間で瞬間的に熱を加えて行う。この処理は瞬間的に行うために、実質的に最表面の薄膜のみを加熱することができ、下層の膜には影響を与えない。つまり、プラスチック基板等の耐熱性が弱い基板にも影響を与えない。

なお、液滴吐出法には、オンデマンド型とコンティニュアス型の２つの方式があるが、どちらの方式を用いてもよい。また液滴吐出法において用いるヘッドには大別して、圧電方式、加熱方式があるが、本発明では、どちらの方法を用いてもよい。圧電方式は圧電体の電圧印加により変形する性質を利用したものであり、加熱方式はノズル内に設けられたヒータにより組成物を沸騰させ、該組成物を吐出するものである。
（実施の形態２）

本発明の薄膜トランジスタの作製方法について、図４、５を用いて説明する。ここでは、非晶質半導体をチャネル部とした、チャネル保護型の薄膜トランジスタの作製方法について説明する。

基板２００としては、ガラス基板、石英基板、シリコン基板又は本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板を用いる（図４（Ａ）参照）。そして、基板２００上に、第１の導電層２０１を形成する。第１の導電層２０１は、液滴吐出法、蒸着法等の公知の方法により形成する。なお、第１の導電層２０１は、被処理物の全面に形成してもよいし、液滴吐出法により一部の領域のみに形成してもよい。次に、第１の導電層２０１に接するように、液滴吐出法により第１のマスク２１１を形成する。

第１のマスク２１１を用いて、第１の導電層２０１をエッチングして、第２の導電層２０２を形成する（図４（Ｂ）参照）。第２の導電層２０２は、ゲート電極として機能する。続いて、第１のマスク２１１は除去せず、該第１のマスク２１１上に、第１の絶縁層２２１、第１の半導体層２３１、第２の絶縁層２２２を積層形成する。第１の絶縁層２２１はゲート絶縁膜として機能するものであり、プラズマＣＶＤ法等の公知の方法を用いて、珪素の酸化膜、窒化膜を単層又は積層構造で形成する。第１の半導体層２３１は活性層として機能するものであり、プラズマＣＶＤ法、スパッタリング法等の公知の方法を用いて形成する。また、第１の半導体層２３１は、非晶質半導体又は微結晶半導体で形成する。次に、第２の絶縁層２２２に接する第２のマスク２１２を液滴吐出法により形成する。

第２のマスク２１２を用いて、第２の絶縁層２２２をエッチングして、第３の絶縁層２２３を形成する（図４（Ｃ）参照）。第３の絶縁層２２３は、チャネル保護層として機能する。続いて、第２のマスク２１２上に、一導電型が付与された第２の半導体層２３２を形成する。第２の半導体層２３２は、シランガスとフォスフィンガスを用いて形成したり、ＣＶＤ法により半導体層を形成後に、ドーピング法により不純物元素を添加して形成したりする。次に、第２の半導体層２３２に接する第３のマスク２１３を液滴吐出法により形成する。

第３のマスク２１３を用いて、第１の半導体層２３１と第２の半導体層２３２を同時にエッチングして、第３の半導体層２３３と第４の半導体層２３４を形成する（図５（Ａ）参照）。その後、本プロセスでは、第３のマスク２１３を除去するが、除去せずに残しておいてもよい。除去しない場合には、さらなる作製時間の短縮及び作製費用の低減が実現する。次に、第４の半導体層２３４に接する第３の導電層２０３を形成する。第３の導電層２０３は、液滴吐出法、蒸着法等の公知の方法により形成する。なお、第３の導電層２０３は、全面に形成してもよいし、液滴吐出法により一部に形成してもよい。なお、第３のマスク２１３を除去しない場合、第３の半導体層２３３及び第４の半導体層２３４と、第３の導電層２０３とは、端部２４０でのみ電気的に接続する。次に、第３の導電層２０３に接する第４のマスク２１４ａ、２１４ｂを液滴吐出法により形成する。

第４のマスク２１４ａ、２１４ｂを用いて、第４の半導体層２３４及び第３の導電層２０３を同時にエッチングして、第５の半導体層２３５ａ、２３５ｂと、第４の導電層２０４ａ、２０４ｂを形成する（図５（Ｂ）参照）。このエッチング処理の際、第３の半導体層２３３は、第３の絶縁層２２３と第２のマスク２１２に保護され、エッチングされることはない。上記工程を経て、チャネル保護型の薄膜トランジスタが完成する。

本発明は、第１のマスク２１１、第２のマスク２１２、第３のマスク２１３、第４のマスク２１４ａ、２１４ｂを液滴吐出法により形成することを特徴とする。また、これらのマスクのうち、少なくとも１つのマスクは、除去せずに残しておくことを特徴とする。第１のマスク２１１、第２のマスク２１２、第３のマスク２１３、第４のマスク２１４ａ、２１４ｂは、液滴吐出法により形成した絶縁層をそのままマスクとして用いるか、又は液滴吐出法で形成された絶縁層に露光・現像・エッチング処理を行った絶縁層をマスクとして用いる。さらに、好ましくは、第１の導電層２０１と第３の導電層２０３も液滴吐出法により形成することを特徴とする。なお、液滴吐出法によるマスクや導電層の形成に関しては、上記の実施の形態１において上述したので、ここではその説明を省略する。
（実施の形態３）

本発明の薄膜トランジスタの作製方法について、図６、７を用いて説明する。ここでは、順スタガ型の薄膜トランジスタの作製方法について説明する。

基板３００としては、ガラス基板、石英基板、シリコン基板又は本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板を用いる（図６（Ａ）参照）。そして、基板３００上に、第１の半導体層３３１を形成する。第１の半導体層３３１は、スパッタリング法、ＬＰＣＶＤ法、プラズマＣＶＤ法等の公知の方法により形成し、非晶質半導体、微結晶半導体のいずれでもよい。次いで、図示しないが、前記半導体膜を公知の結晶化法（レーザ結晶化法、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法等）を用いて結晶化させる。次に、第１の半導体層３３１に接するように、液滴吐出法により第１のマスク３１１を形成する。

第１のマスク３１１を用いて、第１の半導体層３３１をエッチングして、第２の半導体層３３２を形成する（図６（Ｂ）参照）。第２の半導体層３３２は、活性層として機能する。続いて、第１のマスク３１１を除去せず、該第１のマスク３１１上に、第１の導電層３０１を形成する。第１の導電層３０１は、液滴吐出法、蒸着法等の公知の方法により形成する。なお、第１の導電層３０１は、全面に形成してもよいし、液滴吐出法により一部に形成してもよい。ここで、第１のマスク３１１は、ゲート絶縁膜として機能する。次に、第１の導電層３０１に接するように、液滴吐出法により第２のマスク３１２を形成する。

第２のマスク３１２を用いて、第１の導電層３０１をエッチングして、第２の導電層３０２を形成する（図６（Ｃ）参照）。第２の導電層３０２は、ゲート電極として機能する。続いて、第２のマスク３１２及び第２の導電層３０２をマスクとして、第２の半導体層３３２に燐やボロンなどの不純物元素をドーピング法等により添加して、不純物領域３３３とチャネル形成領域３３４を形成する。上記工程を経て、順スタガ型の薄膜トランジスタが完成する。

次に、完成した素子の全面に絶縁層３２１を形成する（図７（Ａ）参照）。絶縁層３２１は、液滴吐出法、スピンコート法等の公知の方法により形成する。なお、絶縁層３２１は、液滴吐出法で形成した場合、表面に凸凹が形成される場合があるため、そのような場合には、公知の平坦化手段、例えばＣＭＰ法などにより表面を平坦化しておくとよい。その後、不純物領域３３３を露出させる開口部を形成するために、絶縁層３２１に接するように、液滴吐出法により第３のマスク３１３ａ〜３１３ｃを形成する。

第３のマスク３１３ａ〜３１３ｃを用いて、絶縁層３２１をエッチングして、開口部３２２、３２３を形成する（図７（Ｂ）参照）。次に、開口部３２２、３２３を充填し、なおかつ不純物領域３３３に接するように、第３の導電層３０３ａ、３０３ｂを形成する。これらの導電層は、液滴吐出法、スパッタリング等の公知の方法により形成する。なお、第３の導電層３０３ａ、３０３ｂをスパッタリング法等で全面に形成した場合は、マスクを用いてエッチングする工程が必要となる。一方、液滴吐出法により形成する場合は、選択的に形成することができるため、後のフォトリソグラフィ工程が不必要となる。但し、液滴吐出法で形成した場合であっても、フォトリソグラフィ工程を用いることで、所望の形状にしてもよい。

本発明は、第１のマスク３１１、第２のマスク３１２、第３のマスク３１３ａ〜３１３ｃを液滴吐出法により形成することを特徴とする。また、これらのマスクのうち、少なくとも１つのマスクは、除去せずに残しておくことを特徴とする。第１のマスク３１１、第２のマスク３１２、第３のマスク３１３ａ〜３１３ｃは、液滴吐出法により形成した絶縁層をそのままマスクとして用いるか、又は液滴吐出法で形成された絶縁層に露光・現像・エッチング処理を行った絶縁層をマスクとして用いる。さらに、好ましくは、第１の導電層３０１と第３の導電層３０３ａ、３０３ｂも液滴吐出法により形成することを特徴とする。なお、液滴吐出法によるマスクや導電層の形成に関しては、上記の実施の形態１において上述したので、ここではその説明を省略する。
（実施の形態４）

本発明の薄膜トランジスタの作製方法について、図８を用いて説明する。ここでは、順スタガ型の薄膜トランジスタの作製方法について説明する。

基板４００としては、ガラス基板、石英基板等を用いる（図８（Ａ）参照）。そして、基板４００上に、第１の導電層４０１ａ、４０１ｂを形成する。第１の導電層４０１ａ、４０１ｂは、液滴吐出法、蒸着法等の公知の方法により形成する。なお、第１の導電層４０１ａ、４０１ｂをスパッタリング法等で全面に形成した場合は、マスクを用いてエッチングする工程が必要となる。一方、液滴吐出法により形成する場合は、選択的に形成することができるため、後のフォトリソグラフィ工程が不必要となる。但し、液滴吐出法で形成した場合であっても、フォトリソグラフィ工程を用いることで、所望の形状にしてもよい。続いて、第１の導電層４０１ａ、４０１ｂに接するように、一導電型が付与された第１の半導体層４３１を形成する。第１の半導体層４３１は、シランガスとフォスフィンガスを用いて形成したり、ＣＶＤ法により半導体層を形成後に、ドーピング法により不純物元素を添加して形成したりする。続いて、第１の半導体層４３１に接するように、第１のマスク４１１ａ、４１１ｂを液滴吐出法により形成する。

第１のマスク４１１ａ、４１１ｂを用いて、第１の半導体層４３１をエッチングして、第２の半導体層４３２ａ、４３２ｂを形成する（図８（Ｂ）参照）。その後、本プロセスでは、第１のマスク４１１ａ、４１１ｂを除去するが、除去せずに残しておいてもよい。除去しない場合には、さらなる作製時間の短縮及び作製費用の低減が実現する。次に、第２の半導体層４３２ａ、４３２ｂを覆うように、第３の半導体層４３３を形成する。なお、第１のマスク４１１ａ、４１１ｂを除去しない場合、第２の半導体層４３２ａ、４３２ｂと第３の半導体層４３３とは、端部４２２でのみ電気的に接続する。続いて、第３の半導体層４３３に接するように、第２のマスク４１２を液滴吐出法により形成する。

第２のマスク４１２を用いて、第２の半導体層４３２ａ、４３２ｂと第３の半導体層４３３を同時にエッチングして、第４の半導体層４３４ａ、４３４ｂ、第５の半導体層４３５を形成する（図８（Ｃ）参照）。その後、第２のマスク４１２を除去せずに、該第２のマスク４１２上に、絶縁層４２１、第２の導電層４０２を積層形成する。絶縁層４２１は、ゲート絶縁膜として機能する。次に、第２の導電層４０２に接するように、第３のマスク４１３を液滴吐出法により形成する。

第３のマスク４１３を用いて、第２の導電層４０２をエッチングして、第３の導電層４０３を形成する（図８（Ｄ）参照）。上記工程を経て、順スタガ型の薄膜トランジスタが完成する。

本発明は、第１のマスク４１１ａ、４１１ｂ、第２のマスク４１２、第３のマスク４１３を液滴吐出法により形成することを特徴とする。また、これらのマスクのうち、少なくとも１つのマスクは、除去せずに残しておくことを特徴とする。第１のマスク４１１ａ、４１１ｂ、第２のマスク４１２、第３のマスク４１３は、液滴吐出法により形成した絶縁層をそのままマスクとして用いるか、又は液滴吐出法で形成された絶縁層に露光・現像・エッチング処理を行った絶縁層をマスクとして用いる。さらに、好ましくは、第１の導電層４０１ａ、４０１ｂと第２の導電層４０２も液滴吐出法により形成することを特徴とする。なお、液滴吐出法によるマスクや導電層の形成に関しては、上記の実施の形態１において上述したので、ここではその説明を省略する。
（実施の形態５）

本発明の薄膜トランジスタの作製方法について、図９を用いて説明する。ここでは、順スタガ型の薄膜トランジスタの作製方法について説明する。

基板５００としては、ガラス基板、石英基板等を用いる（図９（Ａ）参照）。そして、基板５００上に、第１の半導体層５３１を形成する。第１の半導体層５３１は、スパッタリング法、ＬＰＣＶＤ法、プラズマＣＶＤ法等の公知の方法により形成する。次に、第１の半導体層５３１に接するように、第１のマスク５１１を液滴吐出手段により形成する。

第１のマスク５１１を用いて、第１の半導体層５３１をエッチングして、第２の半導体層５３２を形成する（図９（Ｂ）参照）。その後、本プロセスでは、第１のマスク５１１を除去するが、除去せずに残しておいてもよい。除去しない場合には、さらなる作製時間の短縮及び作製費用の低減が実現する。次に、第２の半導体層５３２上に、一導電型が付与された第３の半導体層５３３、第１の導電層５０１を積層形成する。第３の半導体層５３３は、シランガスとフォスフィンガスを用いて形成したり、ＣＶＤ法により半導体層を形成後に、ドーピング法により不純物元素を添加して形成したりする。第１の導電層５０１は、液滴吐出法、蒸着法等の公知の方法により形成する。なお、第１のマスク５１１を除去しない場合、第２の半導体層５３２と第３の半導体層５３３とは、端部５２２でのみ電気的に接続する。次に、第１の導電層５０１に接するように、第２のマスク５１２ａ、５１２ｂを液滴吐出法により形成する。

第２のマスク５１２ａ、５１２ｂを用いて、第１の導電層５０１をエッチングして、第２の導電層５０２ａ、５０２ｂを形成する（図９（Ｃ）参照）。その後、第２のマスク５１２ａ、５１２ｂは除去せず、該第２のマスク５１２ａ、５１２ｂ上に、絶縁層５２１を形成する。絶縁層５２１は、ゲート絶縁膜として機能する。次に、絶縁層５２１上に第３の導電層５０３を形成する。第３の導電層５０３は、液滴吐出法、蒸着法等の公知の方法により形成する。なお、第３の導電層５０３は、全面に形成してもよいし、液滴吐出法により一部に形成してもよい。次に、第３の導電層５０３に接するように、第３のマスク５１３を液滴吐出法により形成する。

第３のマスク５１３を用いて、第３の導電層５０３をエッチングして、第４の導電層５０４を形成する（図９（Ｃ）参照）。上記工程を経て、順スタガ型の薄膜トランジスタが完成する。

本発明は、第１のマスク５１１、第２のマスク５１２ａ、５１２ｂ、第３のマスク５１３を液滴吐出法により形成することを特徴とする。また、これらのマスクのうち、少なくとも１つのマスクは、除去せずに残しておくことを特徴とする。第１のマスク５１１、第２のマスク５１２ａ、５１２ｂ、第３のマスク５１３は、液滴吐出法により形成した絶縁層をそのままマスクとして用いるか、又は液滴吐出法で形成された絶縁層に露光・現像・エッチング処理を行った絶縁層をマスクとして用いる。さらに、好ましくは、第１の導電層５０１と第３の導電層５０３も液滴吐出法により形成することを特徴とする。なお、液滴吐出法によるマスクや導電層の形成に関しては、上記の実施の形態１において上述したので、ここではその説明を省略する。
（実施の形態６）

本発明の表示装置の作製方法について、図１０〜１２を用いて説明する。まず、液晶表示装置の作製方法について、図１０を用いて説明する。基板１１０１上に、チャネルエッチ型のＴＦＴ１１０２が形成され、該ＴＦＴ１１０２が含む導電層と接続するように、画素電極１１１０が形成され、該画素電極１１１０上に配向膜１１０３が形成される。そして、カラーフィルタ１１０７、対向電極１１０６及び配向膜１１０５が形成された基板１１０８を準備し、基板１１０１と基板１１０８とをシール材（図示せず）により貼り合わせる。その後、液晶１１０４を注入すると、表示機能を具備した表示装置が完成する。基板１１０１、１１０８には、偏光板１１００、１１０９を貼り付ける。なお、さらなる作製時間の短縮及び作製費用の低減を実現するため、配向膜１１０３、１１０５や液晶１１０４も液滴吐出法で形成するとよい。

次に、発光素子（逆積み型、陰極／電界発光層／陽極）を含む表示装置の作製方法について、図１１を用いて説明する。まず、下面出射を行う表示装置の作製方法について、図１１（Ａ）を用いて説明する。基板１２００上に、チャネル保護型のＴＦＴ１２０１が形成され、該ＴＦＴ１２０１上に絶縁層１２０２が形成される。次に、ＴＦＴ１２０１が含む導電層と接続する配線が形成され、該配線に接続するように、導電層１２０３を形成し、該導電層１２０３と接続するように導電層１２０４を形成する。導電層１２０３、１２０４は、透光性を有する導電性材料により形成する。続いて、土手となる絶縁層１２０８を形成し、導電層１２０４に接するように、電界発光層１２０５、導電層１２０６、遮蔽体１２０７を積層形成する。上記構成では、発光素子を駆動するＴＦＴ１２０１がＮ型ＴＦＴであり、導電層１２０４が陰極、導電層１２０６が陽極に相当する。そして、発光素子から発せられる光は、遮蔽体１２０７で反射され、基板１２００側に出射する、下面出射を行う表示装置が完成する。

次に、上面出射を行う表示装置の作製方法について図１１（Ｂ）を用いて説明する。基板１２００上に、ＴＦＴ１２０１が形成され、該ＴＦＴ１２０１上に絶縁層１２０２が形成される。次に、ＴＦＴ１２０１が含む導電層と接続する配線が形成され、該配線に接続するように、導電層１２１４を形成する。続いて、土手となる絶縁層１２１８を形成し、導電層１２１４と接するように、電界発光層１２１５、導電層１２１６を積層形成する。上記構成では、導電層１２１４が陰極、導電層１２１６が陽極に相当する。そして、発光素子から発せられる光は、基板１２００とは反対側に出射する、上面出射を行う表示装置が完成する。なお、図１１（Ｃ）は、図１１（Ａ）（Ｂ）に示す断面構造の等価回路図を示したものであり、より詳しくは、Ｎ型ＴＦＴ１２０１と発光素子１２２１の等価回路図を示す。

次に、発光素子（順積み型、陽極／電界発光層／陰極）を含む表示装置の作製方法について、図１２を用いて説明する。まず、下面出射を行う表示装置の作製方法について、図１２（Ａ）を用いて説明する。基板１３００上に、順スタガ型のＴＦＴ１３０１が形成され、該ＴＦＴ１３０１上に絶縁層１３０２が形成される。次に、ＴＦＴ１３０１が含む導電層と接続する配線と接するように、導電層１３０３が形成される。続いて、土手となる絶縁層１３０６を形成し、導電層１３０３と接するように、電界発光層１３０４、導電層１３０５を積層形成する。上記構成では、発光素子を駆動するＴＦＴ１３０１がＰ型ＴＦＴであり、導電層１３０３が陽極、導電層１３０５が陰極に相当する。そして、発光素子から発せられる光は、基板１３００に出射する、上面出射を行う表示装置が完成する。

次に、上面出射を行う表示装置の作製方法について、図１２（Ｂ）を用いて説明する。基板１３００上に、順スタガ型のＴＦＴ１３０１が形成され、ＴＦＴ１３０１上に絶縁層１３０２が形成される。次に、ＴＦＴ１３０１が含む導電層と接続する配線に接するように、光を反射する性質を有する導電層１３１２が形成され、該導電層１３１２上に導電層１３１３が形成される。続いて、土手となる絶縁層１３１６を形成し、導電層１３１３と接するように、電界発光層１３１４、導電層１３１５を積層形成する。上記構成では、導電層１３１３が陽極、導電層１３１５が陰極に相当する。そして、発光素子から発せられる光は、導電層１３１２で反射され、基板１３００とは反対側に出射する、上面出射を行う表示装置が完成する。なお、図１２（Ｃ）は、図１２（Ａ）（Ｂ）に示す断面構造の等価回路図を示したものであり、より詳しくは、Ｐ型ＴＦＴ１３０１と発光素子１３２１の等価回路図を示す。

上記構成において、陰極は、仕事関数が小さい材料を用いることが好ましく、例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等を用いる。電界発光層は、単層型、積層型、また層の界面がない混合型のいずれの型でもよく、またシングレット材料、トリプレット材料、又はそれらを組み合わせた材料や、低分子材料、高分子材料及び中分子材料を含む有機材料、電子注入性に優れる酸化モリブデン等に代表される無機材料、有機材料と無機材料の複合材料のいずれを用いてもよい。陽極は光を透過する透明導電体で形成するか、又は光を透過する厚さで形成することが好ましく、例えばＩＴＯ、ＩＴＳＯの他、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合した透明導電体を用いる。なお、陽極／電界発光層／陰極で形成する、順積み素子を形成する場合には、陽極の形成前に、酸素雰囲気中でのプラズマ処理や真空雰囲気下での加熱処理を行うことが好ましく、これは、駆動電圧が低くなったり、寿命が向上したりするためである。土手となる絶縁層は、珪素を含む材料、アクリル等の有機材料、シロキサンポリマー等の化合物材料を用いて形成する。但し、アクリル、ポリイミド等の感光性、非感光性の材料を用いて形成すると、その側面は曲率半径が連続的に変化する形状となり、上層の薄膜が段切れせずに形成されるため好ましい。

また、図示しないが、発光素子から発せられる光は、基板側とその反対側に出射する、両面出射を行ってもよい。その場合には、陽極及び陰極の両者を透光性材料で形成するか、又は光を透過することができる厚さで形成する。

なお、ここでは、ＴＦＴ基板が完成し、さらに液晶や発光素子が形成された状態であり、つまり、液晶モジュール用基板、液晶パネル用基板、ＥＬモジュール用基板、ＥＬパネル用基板が完成した状態である。

本発明が適用された表示装置の一形態であるパネルの外観について、図１３を用いて説明する。図１３（Ａ）はパネルの上面図、図１３（Ｂ）は図１３（Ａ）のＡ−Ａ’における断面図、図１３（Ｃ）はＢ−Ｂ’における断面図である。

図１３（Ａ）（Ｂ）に示すように、第１の基板４００１上には、画素部４００２、走査線駆動回路４００４及び保護回路４０４０が設けられ、これらを囲むようにシール材４００５が設けられ、液晶４００７と共に第２の基板４００６によって封止される。シール材４００５によって囲まれる領域とは別の領域に、別途用意された基板上に多結晶半導体で形成された信号線駆動回路４００３が実装される。画素部４００２と走査線駆動回路４００４は、複数のＴＦＴを有し、図１３（Ｂ）には画素部４００２が含むＴＦＴ４０１０と、保護回路４０４０が含むダイオード及び抵抗素子を含む素子群４０４１を例示する。ＴＦＴ４０１０は、非晶質半導体をチャネル部としたＴＦＴであり、該ＴＦＴ４０１０に電気的に接続された画素電極４０３０、第２の基板４００６上に形成された対向電極４０３１及び液晶４００７が重なる部分が液晶素子である。また、画素電極４０３０と対向電極４０３１に接するように、配向膜４０２０、４０２１が設けられる。スペーサ４０３５は、画素電極４０３０と対向電極４０３１との間の距離を制御するために設けられる。図１３（Ｂ）には、信号線駆動回路４００３に含まれる、多結晶半導体で形成されたＴＦＴ４００９を例示する。なお、保護回路４０４０については、いくつかの構成について、図１７を用いて後述するので、参考にするとよい。

また、図１３（Ｃ）に示すように、別途形成された信号線駆動回路４００３、走査線駆動回路４００４及び画素部４００２に供給される各種信号は、接続端子４０１５から供給される。接続端子４０１５は、異方性導電体４０１６を介して、ＦＰＣ４０１８に接続される。上記パネルは、多結晶半導体を用いたＴＦＴを有する信号線駆動回路４００３を、第１の基板４００１に貼り合わせる構成であったが、多結晶半導体ではなく、単結晶半導体を用いたＴＦＴで構成される駆動回路を貼り合わせてもよい。また、走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。また、上記パネルは、第１の基板４００１上に、画素部４００２及び走査線駆動回路４００４を一体形成した場合を示しており、これらを構成する素子は、多結晶半導体又は非晶質半導体の中に結晶粒が分散するように存在しているセミアモルファス半導体（以下ＳＡＳと表記）を用いてもよい。ＳＡＳを用いたトランジスタは、その移動度が２〜１０ｃｍ²／Ｖ・ｓｅｃと、非晶質半導体を用いたトランジスタの２〜２０倍の電界効果移動度を有する。従って、駆動回路の一部または全体を、画素部と同じ基板上に一体形成することができる。つまり、システムオンパネル化を実現する。

ＳＡＳは、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造の半導体である。この半導体は、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質なものであり、その粒径を０．５〜２０ｎｍとして非単結晶半導体中に分散させて存在せしめることが可能である。また、未結合手（ダングリングボンド）の中和剤として水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで安定性が増し良好なＳＡＳが得られる。

また、ＳＡＳは、価電子制御を目的とした不純物元素を意図的に添加しないときに弱いＮ型の電気伝導性を示す。これは、ＳＡＳ中に含まれる不純物によるもので、代表的には酸素がＮ型の伝導性を付与するものとして考えられている。ＳＡＳに含まれる酸素は、成膜時の高周波電力密度に応じても変化する。本発明においては、ＳＡＳの酸素濃度は５×１０¹⁹ａｔｏｍｓ／ｃｍ³以下、好ましくは１×１０¹⁹ａｔｏｍｓ／ｃｍ³以下とすることが望ましい。勿論、この酸素の全てがドナーとして機能する訳ではないので、導電型を制御するには、それに応じた量の不純物元素を添加することとなる。

ここで、トランジスタのチャネル形成領域を設けるＳＡＳに対しては、Ｐ型を付与する不純物元素を、この成膜と同時に、或いは成膜後に添加することで、しきい値制御をすることが可能となる。Ｐ型を付与する不純物元素としては、代表的には硼素であり、Ｂ₂Ｈ₆、ＢＦ₃などの不純物気体を１ｐｐｍ〜１０００ｐｐｍの割合で珪化物気体に混入させると良い。そしてボロンの濃度を１×１０¹⁴〜６×１０¹⁶ａｔｏｍｓ／ｃｍ³とすると良い。

上記のＳＡＳは、多結晶半導体と異なり、ＳＡＳとして直接基板上に成膜することができる。具体的には、ＳｉＨ₄をＨ₂で流量比２〜１０００倍、好ましくは１０〜１００倍に希釈して、プラズマＣＶＤ法を用いて成膜することができる。又は、ＳｉＦ₄をＡｒとＨ₂で希釈して、プラズマＣＶＤ法を用いて成膜することができる。上記方法を用いて作製されたＳＡＳは、０．５ｎｍ〜２０ｎｍの結晶粒を非晶質半導体中に含む微結晶半導体も含んでいる。よって、多結晶半導体を用いる場合と異なり、半導体の成膜後に結晶化の工程を設ける必要がない。そして、レーザ光を用いた結晶化のように、レーザビームの長軸の長さに限界があるために、基板の寸法に制限が生じるようなことがない。つまり、第５世代以降の一辺がメータ角の基板上にも簡単に作製することができる。また、トランジスタの作製における工程数を削減することができ、その分、表示装置の歩留まりを高め、コストを抑えることができる。なお図示していないが、上記パネルに偏光板、カラーフィルタや遮蔽膜を有していてもよい。

次に、表示素子として発光素子を用いたパネルについて、図２０を用いて説明する。図２０（Ａ）はパネルの上面図、図２０（Ｂ）は図２０（Ａ）のＡ−Ａ’における断面図である。

図２０（Ａ）（Ｂ）に示すように、第１の基板３００１上に、駆動回路３０２１、３０２２及び画素部３０２３が設けられ、これらの回路を囲むようにして、シール材３０１２が設けられる。そして、第１の基板３００１上の回路は、シール材３０１２を用いて、第２の基板３００２により封止される。第１の基板３００１上に形成された各回路に供給される各種信号は、ＦＰＣ３０１３から供給される。図２０（Ｂ）には、画素部３０２３が含むＴＦＴ３００６〜３００８を例示し、該ＴＦＴ３００６〜３００８に電気的に接続するように、発光素子３００９〜３０１１が設けられる。発光素子３００９〜３０１１の各々から発せられる光は、カラーフィルタ３００３〜３００５を介して外部に出射される。上記構成では、まず、第１の基板３００１上に、カラーフィルタ３００３〜３００５に相当する樹脂膜を形成し、続いて、該樹脂膜上に、平坦化を目的とした層間膜を形成する。次に、層間膜上にＴＦＴ及び発光素子を形成する。

本パネルでは、発光素子３００９〜３０１１から発せられる光がカラーフィルタ３００３〜３００５を介して外部に出射するため、色純度が良好なパネルを得ることができる。なお、上記パネルでは、Ｒ（赤）、Ｇ（緑）、Ｂ（青）のカラーフィルタ３００３〜３００５を設けた場合を示したが、色変換層を設けてもよい。また、発光素子３００９〜３０１１の各々から発せられる光は、白色でもよいし、また、ＲＧＢの各色でもよいし、それ以外の色を呈してもよい。ＲＧＢの各色を発する場合には、カラーフィルタ３００３〜３００５を介することによって、さらに色純度の良好なパネルを得ることができる。

上記パネルでは、カラーフィルタ３００３〜３００５を形成後、ＴＦＴ及び発光素子を形成した場合のパネルの断面図を示すが、ＴＦＴを形成後、カラーフィルタ３００３〜３００５を形成し、その後発光素子を形成してもよい。その場合のパネルの断面図を図２１（Ａ）に示す。この場合も、発光素子３００９〜３０１１から発せられる光はカラーフィルタ３０３３〜３０３５を介して出射するため、色純度が良好なパネルを得ることができる。なお、図２０（Ｂ）と図２１（Ａ）に示すＴＦＴ及び発光素子の構造は、図１１（Ａ）に示す通りであるので、ここでは、詳しい説明を省略する。

続いて、上面出射を行うパネルについて、図２１（Ｂ）を用いて説明する。図２１（Ｂ）に示すように、第１の基板３１０１上に、ＴＦＴ３１０３〜３１０５が設けられ、該ＴＦＴ３１０３〜３１０５に接続するように発光素子３１０６〜３１０８が設けられる。第１の基板３１０１と第２の基板３１０２との空間は、樹脂３１１４により密閉されている。発光素子３１０６〜３１０８から発せられる光は、カラーフィルタ３１０９〜３１１１を介して、外部に出射される。各カラーフィルタ３１０９〜３１１１の間には、ブラックマトリクス３１１５が設けられる。第１の基板３１０１上の回路は、シール材３１１２を用いて、第２の基板３１０２により封止される。第１の基板３１０１上に形成された各回路に供給される各種信号は、ＦＰＣ３１１３から供給される。本パネルでは、発光素子３１０６〜３１０８から発せられる光がカラーフィルタ３１０９〜３１１１を介して外部に出射することで、色純度の良好なパネルを得ることができる。なお、図２１（Ｂ）に示すＴＦＴの構造は、図１０に示す通りであり、発光素子の構造は図１１（Ｂ）に示す通りであるので、ここでは、詳しい説明を省略する。

なお、上記パネルでは、発光素子をガラス基板により封止した場合を示すが、封止の処理は、発光素子を水分から保護するための処理であり、カバー材で機械的に封入する方法、熱硬化性樹脂又は紫外光硬化性樹脂で封入する方法、金属酸化物や窒化物等のバリア能力が高い薄膜により封止する方法のいずれかを用いる。カバー材としては、ガラス、セラミックス、プラスチックもしくは金属を用いることができるが、カバー材側に光を放射させる場合は透光性でなければならない。また、カバー材と上記発光素子が形成された基板とは熱硬化性樹脂又は紫外光硬化性樹脂等のシール材を用いて貼り合わせられ、熱処理又は紫外光照射処理によって樹脂を硬化させて密閉空間を形成する。この密閉空間の中に酸化バリウムに代表される吸湿材を設けることも有効である。さらに、カバー材と発光素子の形成された基板との空間を熱硬化性樹脂若しくは紫外光硬化性樹脂で充填することも可能である。この場合、熱硬化性樹脂若しくは紫外光硬化性樹脂の中に酸化バリウムに代表される吸湿材を添加しておくことは有効である。なお、ここでは、液晶や発光素子を封止した状態であり、パネルが完成した状態である。

本発明が適用された表示装置の構成について、図１４を用いて説明する。図１４は、表示装置の概略を説明する上面図であり、基板６１２０上に、画素部（表示部）６１０２、保護回路６１０３、６１０４が設けられ、引き回し配線を介して、信号線側のドライバＩＣ６１０７、走査線側のドライバＩＣ６１０８と接続される。画素部６１０２を構成する素子として、非晶質半導体又は微結晶半導体を用いる場合、図示するように、ＣＯＧ方式やＴＡＢ方式等の公知の方式によりドライバＩＣ６１０７、６１０８を実装し、これらのドライバＩＣを駆動回路として用いるとよい。なお、画素部６１０２を構成する素子として、微結晶半導体を用いる場合、走査線側の駆動回路を微結晶半導体で構成し、信号線側にドライバＩＣ６１０７を実装してもよい。上記とは別の構成として、走査側及び信号線側の駆動回路の一部を同一基板上に作り込み、一部をドライバＩＣで代用した構成でもよい。つまり、ドライバＩＣを実装するにあたり、その構成は様々であり、本発明はいずれの構成を用いてもよい。

次に、表示装置の画素回路について、図１５を用いて説明する。図１５（Ａ）は、画素６１０１の等価回路図を示したものであり、該画素６１０１は、信号線６１１４、電源線６１１５、６１１７、走査線６１１６の各配線で囲まれた領域に、画素６１０１に対するビデオ信号の入力を制御するＴＦＴ６１１０、発光素子６１１３の両電極間に流れる電流値を制御するＴＦＴ６１１１、該ＴＦＴ６１１１のゲート・ソース間電圧を保持する容量素子６１１２を有する。なお、図１５（Ａ）では、容量素子６１１２を図示したが、ＴＦＴ６１１１のゲート容量や他の寄生容量で賄うことが可能な場合には、設けなくてもよい。

図１５（Ｂ）は、図１５（Ａ）に示した画素６１０１に、ＴＦＴ６１１８と走査線６１１９を新たに設けた構成の画素回路である。ＴＦＴ６１１８の配置により、強制的に発光素子６１１３に電流が流れない状態を作ることができるため、全ての画素に対する信号の書き込みを待つことなく、書き込み期間の開始と同時又は直後に点灯期間を開始することができる。従って、デューティ比が向上して、動画の表示は特に良好に行うことができる。

図１５（Ｃ）は、図１５（Ｂ）に示した画素６１０１のＴＦＴ６１１１を削除して、新たに、ＴＦＴ６１２５、６１２６と、配線６１２７を設けた画素回路である。本構成では、ＴＦＴ６１２５のゲート電極を一定の電位に保持した配線６１２７に接続することにより、このゲート電極の電位を固定にし、なおかつ飽和領域で動作させる。また、ＴＦＴ６１２５と直列に接続させ、線形領域で動作するＴＦＴ６１２６のゲート電極には、ＴＦＴ６１１０を介して、画素の点灯又は非点灯の情報を伝えるビデオ信号を入力する。線形領域で動作するＴＦＴ６１２６のソース・ドレイン間電圧の値は小さいため、ＴＦＴ６１２６のゲート・ソース間電圧の僅かな変動は、発光素子６１１３に流れる電流値には影響を及ぼさない。従って、発光素子６１１３に流れる電流値は、飽和領域で動作するＴＦＴ６１２５により決定される。上記構成を有する本発明は、ＴＦＴ６１２５の特性バラツキに起因した発光素子６１１３の輝度ムラを改善して画質を高めることができる。なお、ＴＦＴ６１２５のチャネル長Ｌ₁、チャネル幅Ｗ₁、ＴＦＴ６１２６のチャネル長Ｌ₂、チャネル幅Ｗ₂は、Ｌ₁／Ｗ₁：Ｌ₂／Ｗ₂＝５〜６０００：１を満たすように設定するとよい。また、両ＴＦＴは同じ導電型を有していると作製工程上好ましい。さらに、ＴＦＴ６１２５には、エンハンスメント型だけでなく、ディプリーション型のＴＦＴを用いてもよい。

図１６は、上記構成の画素回路の上面図を示したものであり、図１６（Ａ）（Ｂ）において、信号線６７０３、電源線６７０４、走査線６７０５、電源線６７０６で囲まれた領域に、ＴＦＴ６７００、６７０１、６７０２、容量素子６７０８を有し、ＴＦＴ６７０１のソース又はドレインに画素電極６７０７が接続される。

なお、本発明が適用された表示装置には、アナログのビデオ信号、ディジタルのビデオ信号のどちらを用いてもよい。但し、ディジタルのビデオ信号を用いる場合、そのビデオ信号が電圧を用いているのか、電流を用いているのかで異なる。つまり、発光素子の発光時において、画素に入力されるビデオ信号は、定電圧のものと、定電流のものがある。ビデオ信号が定電圧のものには、発光素子に印加される電圧が一定のものと、発光素子に流れる電流が一定のものとがある。またビデオ信号が定電流のものには、発光素子に印加される電圧が一定のものと、発光素子に流れる電流が一定のものとがある。この発光素子に印加される電圧が一定のものは定電圧駆動であり、発光素子に流れる電流が一定のものは定電流駆動である。定電流駆動は、発光素子の抵抗変化によらず、一定の電流が流れる。本発明の表示装置及びその駆動方法には、電圧のビデオ信号、電流のビデオ信号のどちらを用いてもよく、また定電圧駆動、定電流駆動のどちらを用いてもよい。本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。

本発明の表示装置に具備される保護回路の一例について説明する。保護回路は、ＴＦＴ、ダイオード、抵抗素子及び容量素子等から選択された１つ又は複数の素子によって構成されるものであり、以下にはいくつかの保護回路の構成とその動作について説明する。まず、外部回路と内部回路の間に配置される保護回路であって、１つの入力端子に対応した保護回路の等価回路図の構成について、図１７を用いて説明する。図１７（Ａ）に示す保護回路は、Ｐ型ＴＦＴ７２２０、７２３０、容量素子７２１０、７２４０、抵抗素子７２５０を有する。抵抗素子７２５０は２端子の抵抗であり、一端には入力電圧Ｖｉｎ（以下、Ｖｉｎと表記）が、他端には低電位電圧ＶＳＳ（以下、ＶＳＳと表記）が与えられる。抵抗素子７２５０は、入力端子にＶｉｎが与えられなくなったときに、配線の電位をＶＳＳにおとすために設けられており、その抵抗値は配線の配線抵抗よりも十分に大きく設定する。

Ｖｉｎが高電位電圧ＶＤＤ（以下、ＶＤＤと称する）よりも高い場合、そのゲート・ソース間電圧の関係から、ＴＦＴ７２２０はオン、ＴＦＴ７２３０はオフとなる。そうすると、ＶＤＤがＴＦＴ７２２０を介して、配線に与えられる。従って、雑音等により、ＶｉｎがＶＤＤよりも高くなっても、配線に与えられる電圧は、ＶＤＤよりも高くなることはない。一方、ＶｉｎがＶＳＳよりも低い場合、そのゲート・ソース間電圧の関係から、ＴＦＴ７２２０はオフ、ＴＦＴ７２３０はオンとなる。そうすると、ＶＳＳが配線に与えられる。従って、雑音等により、ＶｉｎがＶＳＳよりも低くなっても、配線に与えられる電圧は、ＶＤＤよりも高くなることはない。さらに、容量素子７２１０、７２４０により、入力端子からの電圧にパルス状の雑音を鈍らせることができ、雑音による電圧の急峻な変化をある程度小さくすることができる。

上記構成の保護回路の配置により、配線の電圧は、ＶＳＳからＶＤＤ間の範囲に保たれ、この範囲外の異常に高いまたは低い電圧の印加から保護される。さらに、信号が入力される入力端子に保護回路を設けることで、信号が入力されていないときに、信号が与えられる全ての配線の電圧を、一定（ここではＶＳＳ）の高さに保つことができる。つまり信号が入力されていないときは、配線同士をショートした状態にすることができるショートリングとしての機能も有する。そのため、配線間での電圧差に起因する静電破壊を防ぐことができる。また、信号を入力しているときは、抵抗素子７２５０の抵抗値が十分に大きいので、配線に与えられる信号がＶＳＳに引っ張られることがない。

図１７（Ｂ）に示す保護回路は、Ｐ型ＴＦＴ７２２０、７２３０を、整流性を有するダイオード７２６０、７２７０で代用した等価回路図である。図１７（Ｃ）に示す保護回路は、Ｐ型ＴＦＴ７２２０、７２３０を、ＴＦＴ７３５０、７３６０、７３７０、７３８０で代用した等価回路図である。また、上記とは別の構成の保護回路として、図１７（Ｄ）に示す保護回路は、抵抗素子７２８０、７２９０と、ＴＦＴ７３００を有する。図１７（Ｅ）に示す保護回路は、抵抗素子７２８０、７２９０、Ｐ型ＴＦＴ７３１０及びＮ型ＴＦＴ７３２０を有する。図１７（Ｄ）（Ｅ）の両構成とも、端子７３３０には配線などが接続され、この配線などの電位が急激に変化した場合に、Ｎ型ＴＦＴ７３００、又はＰ型ＴＦＴ７３１０及びＮ型ＴＦＴ７３２０がオンすることで、電流を端子７３３０から端子７３４０の方向に流す。そうすると、端子７３３０に接続された電位の急激な変動を緩和し、素子の損傷又は破壊を防止することができる。なお、上記保護回路を構成する素子は、耐圧に優れた非晶質半導体により構成することが好ましい。本実施例は、上記の実施の形態と自由に組み合わせることが可能である。

本発明を適用して作製される電子機器の一例として、デジタルカメラ、カーオーディオなどの音響再生装置、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（携帯電話、携帯型ゲーム機等）、家庭用ゲーム機などの記録媒体を備えた画像再生装置などが挙げられる。それら電子機器の具体例を図１８、１９に示す。

図１８（Ａ）はテレビ受像機（テレビ、テレビジョン装置、テレビジョン受像機とも呼ぶ）であり、筐体９５０１、表示部９５０２等を含む。図１８（Ｂ）はパソコン用のモニタであり、筐体９６０１、表示部９６０２等を含む。図１８（Ｃ）はノート型パーソナルコンピュータであり、筐体９８０１、表示部９８０２等を含む。本発明は、上記電子機器の表示部の作製に適用される。上記の電子機器の表示部は、携帯端末と比較すると大型であるため、必然的に、第４世代、第５世代以降の大型のガラス基板を用いることになる。従って、材料の利用効率が高く、またフォトリソグラフィ工程を用いる場合と比較して工程数を削減することが可能な液滴吐出法用いる本発明を適用すれば、低価格化が実現される。また、作製工程や費用の面から、非晶質半導体や微結晶半導体をチャネル部としたトランジスタにより構成することが好ましい。

図１９（Ａ）は携帯端末のうちの携帯電話であり、筐体９１０１、表示部９１０２等を含む。図１９（Ｂ）は携帯端末のうちのＰＤＡ（ｐｅｒｓｏｎａｌ ｄｉｇｉｔａｌ ａｓｓｉｓｔａｎｔ）であり、筐体９２０１、表示部９２０２等を含む。図１９（Ｃ）はビデオカメラであり、表示部９７０１、９７０２等を含む。本発明は、上記電子機器の表示部の作製に適用される。上記電子機器は、携帯端末であるため、その画面が比較的小型である。従って、表示部と同一の基板上に、多結晶半導体をチャネルとした薄膜トランジスタを用いた駆動回路やＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ、中央処理ユニット）等の機能回路、多層配線を搭載して、小型化を図ることが好ましい。この際、工程数を削減することができる液滴吐出法で配線を形成する本発明を用いると、低価格化が実現される。さらに、上記電子機器は携帯端末であるため、薄型、軽量、小型の点で付加価値を図るために、発光素子を用いた表示部とするとよい。本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。

液滴吐出法を用いた導電層の作製方法を説明する図。 液滴吐出法を用いた導電層の作製方法を説明する図。 チャネルエッチ型のＴＦＴの作製方法を説明する図（実施の形態１）。 チャネル保護型のＴＦＴの作製方法を説明する図（実施の形態２）。 チャネル保護型のＴＦＴの作製方法を説明する図（実施の形態２）。 順スタガ型のＴＦＴの作製方法を説明する図（実施の形態３）。 順スタガ型のＴＦＴの作製方法を説明する図（実施の形態３）。 順スタガ型のＴＦＴの作製方法を説明する図（実施の形態４）。 順スタガ型のＴＦＴの作製方法を説明する図（実施の形態５）。 液晶表示装置の作製方法を説明する図（実施の形態６）。 発光素子を含む表示装置の作製方法を説明する図（実施の形態６）。 発光素子を含む表示装置の作製方法を説明する図（実施の形態６）。 パネルの上面図と断面図（実施例１）。 パネルの上面図（実施例２）。 表示装置の画素回路を示す図（実施例２）。 表示装置の画素回路の上面図（実施例２）。 表示装置に搭載される保護回路を示す図（実施例３）。 本発明が適用される電子機器を示す図（実施例４）。 本発明が適用される電子機器を示す図（実施例４）。 パネルの上面図と断面図（実施例１）。 パネルの断面図（実施例１）。

符号の説明

５０・・・基板、５１・・・導電層、５２・・・絶縁層
５３・・・液滴吐出手段、５４・・・導電層、５５・・・導電層
５６・・・フォトマスク、５７・・・絶縁層、５８・・・導電層

Claims (19)

1. 基板上に第１の導電層を形成し、
   前記第１の導電層に接する第１のマスクを液滴吐出法により形成し、
   前記第１のマスクを用いて、前記第１の導電層をエッチングして、ゲート電極としての機能を有する第２の導電層を形成し、
   前記第１のマスク上に、ゲート絶縁膜としての機能を有する絶縁層と、第１の半導体層及び一導電型が付与された第２の半導体層を積層形成し、
   前記第２の半導体層に接する第２のマスクを液滴吐出法により形成し、
   前記第２のマスクを用いて、前記第１の半導体層及び前記第２の半導体層を同時にエッチングして、活性層としての機能を有する第３の半導体層及び一導電型が付与された第４の半導体層を形成し、
   前記第４の半導体層に接する第３の導電層を形成し、
   前記第３の導電層に接する第３のマスクを液滴吐出法により形成し、
   前記第３のマスクを用いて、前記第４の半導体層及び前記第３の導電層を同時にエッチングして、第５の半導体層及びソース・ドレイン配線としての機能を有する第４の導電層を形成し、
   前記第１乃至前記第３のマスクのうち、少なくとも１つは除去しないことを特徴とする薄膜トランジスタの作製方法。
2. 基板上に第１の導電層を形成し、
   前記第１の導電層に接する第１のマスクを液滴吐出法により形成し、
   前記第１のマスクを用いて、前記第１の導電層をエッチングして、ゲート電極としての機能を有する第２の導電層を形成し、
   前記第１のマスク上に、ゲート絶縁膜としての機能を有する第１の絶縁層と、第１の半導体層と、第２の絶縁層とを積層形成し、
   前記第２の絶縁層に接する第２のマスクを液滴吐出法により形成し、
   前記第２のマスクを用いて、前記第２の絶縁層をエッチングして、チャネル保護層としての機能を有する第３の絶縁層を形成し、
   前記第２のマスク上に、一導電型が付与された第２の半導体層を形成し、
   前記第２の半導体層に接する第３のマスクを液滴吐出法により形成し、
   前記第３のマスクを用いて、前記第１の半導体層及び前記第２の半導体層を同時にエッチングして、活性層としての機能を有する第３の半導体層及び一導電型が付与された第４の半導体層を形成し、
   前記第４の半導体層と接する第３の導電層を形成し、
   前記第３の導電層に接する第４のマスクを液滴吐出法により形成し、
   前記第４のマスクを用いて、前記第４の半導体層及び前記第３の導電層を同時にエッチングして、第５の半導体層及びソース・ドレイン配線としての機能を有する第４の導電層を形成し、
   前記第１乃至前記第４のマスクのうち、少なくとも１つは除去しないことを特徴とする薄膜トランジスタの作製方法。
3. 基板上に第１の半導体層を形成し、
   前記第１の半導体層に接する、ゲート絶縁膜としての機能を有する第１のマスクを液滴吐出法により形成し、
   前記第１のマスクを用いて、前記第１の半導体層をエッチングして、活性層としての機能を有する第２の半導体層を形成し、
   前記第１のマスク上に、第１の導電層を形成し、
   前記第１の導電層に接する第２のマスクを液滴吐出法により形成し、
   前記第２のマスクを用いて、前記第１の導電層をエッチングして、ゲート電極としての機能を有する第２の導電層を形成し、
   前記第１のマスクと前記第２のマスクのうち、少なくとも１つは除去しないことを特徴とする薄膜トランジスタの作製方法。
4. 基板上に、ソース・ドレイン配線としての機能を有する第１の導電層と、一導電型が付与された第１の半導体層を積層形成し、
   前記第１の半導体層に接する第１のマスクを液滴吐出法により形成し、
   前記第１のマスクを用いて、前記第１の半導体層をエッチングして、一導電型が付与された第２の半導体層を形成し、
   前記第２の半導体層に接する第３の半導体層を形成し、
   前記第３の半導体層に接する第２のマスクを液滴吐出法により形成し、
   前記第２のマスクを用いて、前記第２の半導体層及び前記第３の半導体層をエッチングして、一導電型が付与された第４の半導体層と、活性層としての機能を有する第５の半導体層を形成し、
   前記第２のマスク上に、ゲート絶縁膜としての機能を有する絶縁層と、第２の導電層を積層形成し、
   前記第２の導電層に接する第３のマスクを液滴吐出法により形成し、
   前記第３のマスクを用いて、前記第２の導電層をエッチングして、ゲート電極としての機能を有する第３の導電層を形成し、
   前記第１乃至前記第３のマスクのうち、少なくとも１つは除去しないことを特徴とする薄膜トランジスタの作製方法。
5. 基板上に第１の半導体層を形成し、
   前記第１の半導体層に接する第１のマスクを液滴吐出法により形成し、
   前記第１のマスクを用いて、前記第１の半導体層をエッチングして、活性層としての機能を有する第２の半導体層を形成し、
   前記第２の半導体層上に、一導電型が付与された第３の半導体層と、第１の導電層を積層形成し、
   前記第１の導電層に接する第２のマスクを液滴吐出法により形成し、
   前記第２のマスクを用いて、前記第３の半導体層及び前記第１の導電層をエッチングして、一導電型が付与された第４の半導体層と、ソース・ドレイン配線としての機能を有する第２の導電層を形成し、
   前記第２のマスク上に、ゲート絶縁膜としての機能を有する絶縁層と、第３の導電層を積層形成し、
   前記第３の導電層に接する第３のマスクを液滴吐出法により形成し、
   前記第３のマスクを用いて、前記第３の導電層をエッチングして、ゲート電極としての機能を有する第４の導電層を形成し、
   前記第１乃至前記第３のマスクのうち、少なくとも１つは除去しないことを特徴とする薄膜トランジスタの作製方法。
6. 請求項１又は請求項２において、
   前記第１の導電層と前記第３の導電層は、液滴吐出法、スパッタリング法又は蒸着法により形成することを特徴とする薄膜トランジスタの作製方法。
7. 請求項１又は請求項２において、
   前記第１の導電層と前記第３の導電層は、銀、金、銅又はインジウム錫酸化物により形成することを特徴とする薄膜トランジスタの作製方法。
8. 請求項３において、
   前記第１の導電層は、液滴吐出法、スパッタリング法又は蒸着法により形成することを特徴とする薄膜トランジスタの作製方法。
9. 請求項３において、
   前記第１の導電層は、銀、金、銅又はインジウム錫酸化物により形成することを特徴とする薄膜トランジスタの作製方法。
10. 請求項４において、
    前記第１の導電層と前記第２の導電層は、液滴吐出法、スパッタリング法又は蒸着法により形成することを特徴とする薄膜トランジスタの作製方法。
11. 請求項４において、
    前記第１の導電層と前記第２の導電層は、銀、金、銅又はインジウム錫酸化物により形成することを特徴とする薄膜トランジスタの作製方法。
12. 請求項５において、
    前記第１の導電層と前記第３の導電層は、液滴吐出法、スパッタリング法又は蒸着法により形成することを特徴とする薄膜トランジスタの作製方法。
13. 請求項５において、
    前記第１の導電層と前記第３の導電層は、銀、金、銅又はインジウム錫酸化物により形成することを特徴とする薄膜トランジスタの作製方法。
14. 請求項１、請求項４又は請求項５のいずれか一項において、
    前記第１乃至前記第３のマスクは、液滴吐出法により形成された絶縁層に、フォトマスクを用いた露光処理及び現像処理を行って形成することを特徴とする薄膜トランジスタの作製方法。
15. 請求項１、請求項４又は請求項５のいずれか一項において、
    前記第１乃至前記第３のマスクは、有機材料又は珪素と酸素との結合で骨格構造が形成された材料で形成することを特徴とする薄膜トランジスタの作製方法。
16. 請求項２において、
    前記第１乃至前記第４のマスクは、液滴吐出法により形成された絶縁層に、フォトマスクを用いた露光処理及び現像処理を行って形成することを特徴とする薄膜トランジスタの作製方法。
17. 請求項２において、
    前記第１乃至前記第４のマスクは、有機材料又は珪素と酸素との結合で骨格構造が形成された材料で形成することを特徴とする薄膜トランジスタの作製方法。
18. 請求項３において、
    前記第１のマスク及び前記第２のマスクは、液滴吐出法により形成された絶縁層に、フォトマスクを用いた露光処理及び現像処理を行って形成することを特徴とする薄膜トランジスタの作製方法。
19. 請求項３において、
    前記第１のマスク及び前記第２のマスクは、有機材料又は珪素と酸素との結合で骨格構造が形成された材料で形成することを特徴とする薄膜トランジスタの作製方法。

Images