JP5292224B2 - 膜パターンの作製方法 - Google Patents

膜パターンの作製方法 Download PDF

Info

Publication number
JP5292224B2
JP5292224B2 JP2009193830A JP2009193830A JP5292224B2 JP 5292224 B2 JP5292224 B2 JP 5292224B2 JP 2009193830 A JP2009193830 A JP 2009193830A JP 2009193830 A JP2009193830 A JP 2009193830A JP 5292224 B2 JP5292224 B2 JP 5292224B2
Authority
JP
Japan
Prior art keywords
film
mask pattern
substrate
semiconductor
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009193830A
Other languages
English (en)
Other versions
JP2009296000A (ja
Inventor
慎志 前川
厳 藤井
裕子 山本
将文 森末
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2009193830A priority Critical patent/JP5292224B2/ja
Publication of JP2009296000A publication Critical patent/JP2009296000A/ja
Application granted granted Critical
Publication of JP5292224B2 publication Critical patent/JP5292224B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/20—Filters
    • G02B5/201—Filters in the form of arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0005—Production of optical devices or components in so far as characterised by the lithographic processes or materials used therefor
    • G03F7/0007—Filters, e.g. additive colour filters; Components for display devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H10K59/173—Passive-matrix OLED displays comprising banks or shadow masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は、インクジェット法に代表される液滴吐出法を用いて形成した半導体素子を有
する半導体装置の作製方法、また半導体素子の各部位の膜、マスクパターン及びコンタク
トホールを形成する技術に関するものである。
半導体装置の作製において、設備の低コスト化、工程の簡略化を目的として、半導体素
子に用いられる薄膜や配線のパターン形成に、液滴吐出装置を用いることが検討されてい
る。
その際、半導体素子におけるコンタクトホールを形成するにあたっては、レジストを基
板全面に塗布形成しプリベークを行った後、マスクパターンを介して紫外線等を照射し、
現像によってレジストパターンを形成するというフォトリソグラフィー工程を経た後、該
レジストパターンをマスクパターンとしてコンタクトホールとなるべき部分に存在する絶
縁膜をエッチング除去することにより、コンタクトホールを形成する方法が用いられてい
る。
また、レジストパターンを用いて、半導体膜、絶縁膜、金属膜等をエッチングして所望
の形状の膜パターンを形成している。
特開２０００−８９２１３号公報
しかしながら、従来のコンタクトホールを有する絶縁膜、膜パターン等の形成工程にお
いて、膜パターン及びレジストの材料の大部分が無駄になると共に、マスクパターン形成
するための工程数が多く、スループットが低下するという問題がある。
また、コンタクトホールを開孔する際に、レジストの塗布量及び下地の表面状態の制御
が不十分だと、コンタクトホール部分にもレジストが広がってしまい、コンタクト不良が
発生してしまう可能性がある。
本発明は、このような問題点に鑑みてなされたものであり、簡単な工程で絶縁膜、半導
体膜、導電膜等の膜パターンを有する基板を作製する方法、さらには、低コストで、スル
ープットや歩留まりの高い半導体装置の作製方法を提供することを目的とする。
本発明の一は、基板上に塗れ性の低い第１の保護膜（以下、マスクパターンと示す。）
を形成した後、前記第１のマスクパターンの外縁に塗れ性の高い材料を塗布又は吐出して
膜パターン、及び該膜パターンを有する基板を形成することを特徴とする。
また、本発明の一は、基板上に塗れ性の低い第１のマスクパターンを形成した後、前記
第１のマスクパターンを除く領域に塗れ性の高い材料を塗布又は吐出して膜パターン、及
び該膜パターンを有する基板を形成することを特徴とする。
また、本発明の一は、基板上に塗れ性の低い第１のマスクパターンを形成した後、前記
第１のマスクパターンが形成されない領域に塗れ性の高い材料を塗布又は吐出して膜パタ
ーン、及び該膜パターンを有する基板を形成することを特徴とする。
また、本発明の一は、薄膜又は部材上に塗れ性の低い第１のマスクパターンを形成した
後、塗れ性の高い第２のマスクパターンを形成し、第１のマスクパターン及び該第１のマ
スクパターンで覆われた薄膜又は部材を除去し、膜パターン又はコンタクトホールを有す
る絶縁膜を形成することを特徴とする。なお、この後、第２のマスクパターンを除去する
ことも可能である。
塗れ性の低い第１のマスクパターンは液体を弾きやすい。一方、塗れ性の高い第２の
マスクパターンは液体が塗れ広がる。第１のマスクパターンの表面では第２のマスクパタ
ーンの材料となる溶液が半球状にはじかれるため、自己整合的に第２のマスクパターンを
形成することができる。
塗れ性の低い第１のマスクパターンとしては、絶縁膜にフッ素プラズマを照射して形成
することができる。フッ素プラズマは、フッ素又はフッ化物の雰囲気内でプラズマを発生
させる方法、又はフッ素樹脂を有する誘電体を有する電極を用いてプラズマを発生させる
方法等がある。
また、塗れ性の低い第１のマスクパターンを形成する方法としては、塗れ性の低い材料
を所定の場所吐出又は塗布して形成することができる。塗れ性の低い材料としては、フッ
化炭素鎖を有する化合物が挙げられる。
塗れ性の低い第１のマスクパターンと塗れ性の高い第２のマスクパターンの接触角の差
は、３０度、望ましくは４０度以上であることが好ましい。この結果、第１のマスクパタ
ーンの表面で第２のマスクパターンの材料が半球状にはじかれ、自己整合的に各マスクパ
ターンを形成することが可能である。
また、第２のマスクパターンは、膜パターンを形成するマスクとして用いることが好ま
しい。
膜パターンとしては、所望の形状を有する絶縁膜、半導体膜、及び導電膜、並びにコン
タクトホールを有する絶縁膜である。代表的には、ゲート絶縁膜、層間絶縁膜、保護膜、
コンタクトホールを有する絶縁膜等の絶縁膜、チャネル形成領域、ソース領域、ドレイン
領域等の半導体膜、及びソース電極、ドレイン電極、配線、ゲート電極、画素電極、アン
テナ等の導電膜が挙げられる。なお、マスクパターンを除去した後、該膜パターンの周辺
（マスクパターンが形成されていた領域）には、マスクパターンの組成物が残存している
。
塗れ性の低い第１のマスクパターンは、液相法又は印刷法を用いて形成する。液相法の
代表例としては、液滴吐出法、インクジェット法等が挙げられる。
また、塗れ性の高い第２のマスクパターンは、液相法を用いて形成する。液相法の代表
例としては、液滴吐出法、インクジェット法、スピンコート法、ロールコート法、スロッ
トコート法等が挙げられる。
また、本発明の一は、塗れ性の低い第１のマスクパターン及び塗れ性の高い第２のマス
クパターンを用いて形成される膜パターン、又は部材を用いて半導体素子を形成すること
を特徴とする。半導体素子としては、ＴＦＴ、電界効果トランジスタ（ＦＥＴ）、ＭＯＳ
トランジスタ、バイポーラトランジスタ、有機半導体トランジスタ、ＭＩＭ素子、記憶素
子、ダイオード、光電変換素子、容量素子、抵抗素子等が挙げられる。
また、本発明の一は、塗れ性の低い第１のマスクパターン及び塗れ性の高い第２のマス
クパターンを用いて形成される膜パターン、該膜パターン付基板、又は半導体素子を有す
る半導体装置、及びその作製方法を特徴とする。半導体装置としては、半導体素子で構成
された集積回路、表示装置、無線タグ、ＩＣタグ、ＩＣカード等が挙げられる。表示装置
としては、代表的には液晶表示装置、発光表示装置、ＤＭＤ（Digital Micromirror Devi
ce；デジタルマイクロミラーデバイス）、ＰＤＰ（Plasma Display Panel；プラズマディ
スプレイパネル）、ＦＥＤ（Field Emission Display；フィールドエミッションディスプ
レイ）、電気泳動表示装置（電子ペーパー）等の表示装置があげられる。なお、ＴＦＴは
、順スタガ型ＴＦＴ、逆スタガ型ＴＦＴ（チャネルエッチ型ＴＦＴ又はチャネル保護型Ｔ
ＦＴ）、トップゲートのコプレナー型ＴＦＴ、ボトムゲートのコプレナー型ＴＦＴ等であ
る。
なお、本発明において、表示装置とは、表示素子を用いたデバイス、即ち画像表示デバ
イスを指す。また、表示パネルにコネクター、例えばフレキシブルプリント配線（ＦＰＣ
：Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａ
ｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ
Ｐａｃｋａｇｅ）が取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント
配線板が設けられたモジュール、または表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ
）方式によりＩＣ（集積回路）やＣＰＵが直接実装されたモジュールも全て表示装置に含
むものとする。
また、本発明の一は、上記膜パターン、それを有する基板、半導体素子、又は半導体装
置を有する液晶テレビジョン、若しくはＥＬテレビジョンである。
また、本発明の一は、親液表面上に撥液表面を形成する材料を用いてマスクパターンを
形成した後、マスクパターンの外縁に親液性を示す材料を用いて膜パターン、及び該膜パ
ターンを有する基板を形成することを特徴とする。
また、本発明の一は、親液表面上に撥液表面を形成する材料を用いてマスクパターンを
形成した後、マスクパターンを除く領域に親液性を示す材料を用いて膜パターン、及び膜
パターンを有する基板を形成することを特徴とする。
また、本発明の一は、親液表面上に撥液表面を形成する材料を用いてマスクパターンを
形成した後、マスクパターンを除く領域に親液性を示す材料を用いて膜パターン、及び膜
パターンを有する基板を形成することを特徴とする。
また、本発明の一は、親液表面を有する膜又は部材上に撥液表面を形成する材料を用い
て第１のマスクパターンを形成した後、親液性を示す材料を用いて第２のマスクパターン
を形成し、第１のマスクパターン及び該第１のマスクパターンで覆われた親液表面を有す
る膜又は部材を除去して、膜パターン又はコンタクトホールを形成することを特徴とする
。なお、この後、第２のマスクパターンを除去することも可能である。
膜パターンとしては、所望の形状を有する絶縁膜、半導体膜、及び導電膜、並びにコン
タクトホールを有する絶縁膜である。代表的には、ゲート絶縁膜、層間絶縁膜、保護膜、
コンタクトホールを有する絶縁膜等の絶縁膜、チャネル形成領域、ソース領域、ドレイン
領域等の半導体膜、及びソース電極、ドレイン電極、配線、ゲート電極、画素電極、アン
テナ等の導電膜が挙げられる。なお、マスクパターンを除去した後、該膜パターンの周辺
（マスクパターンが形成されていた領域）には、マスクパターンの組成物が残存している
。
撥液表面を形成する材料の代表例としては、Ｒn−Ｓｉ−Ｘ(4-n)（ｎ＝１、２、３）の
化学式で表されるシランカップリング剤があげられる。ここで、Ｒは、アルキル基などの
比較的不活性な基を含む物である。また、Ｘはハロゲン、メトキシ基、エトキシ基又はア
セトキシ基など、基質表面の水酸基あるいは吸着水との縮合により結合可能な加水分解基
からなる。
また、シランカップリング剤として、Ｒにフルオロアルキル基を有するフッ素系シラン
カップリング剤（フルオロアルキルシラン（ＦＡＳ））は、より撥液性が高い撥液表面を
形成する。
また、撥液表面を形成する材料の代表例として、フッ素炭素鎖を有する材料（代表的に
は、フッ素系樹脂）があげられる。
また、撥液表面を形成する溶媒としては、ｎーペンタン、ｎ−ヘキサン、ｎ−ヘプタン
、ｎ−オクタン、ｎ−デカン、ジシクロペンタン、ベンゼン、トルエン、キシレン、デュ
レン、インデン、テトラヒドロナフタレン、デカヒドロナフタレン、スクワランなどの炭
化水素系溶媒又はテトラヒドロフランなどである。
また、撥液表面形成する材料に、プラズマ、レーザ又は電子ビーム等の処理を施すこと
によって、撥液性をより向上させることができる。
親液性を示す材料としては、親液表面と加水分解により結合することが可能な置換基（
水酸基、水素基）、又は水素結合をすることが可能な置換基（水酸基、水素基、カルボニ
ル基、アミノ基、スルホニル基、エーテル基等）を有する材料である。代表的には、アク
リル樹脂、ポリイミド樹脂、メラミン樹脂、ポリエステル樹脂、ポリカーボネート樹脂、
フェノール樹脂、エポキシ樹脂、ポリアセタール、ポリエーテル、ポリウレタン、ポリア
ミド（ナイロン）、フラン樹脂、ジアリルフタレート樹脂等の有機樹脂、シロキサン、ポ
リシラザンを用いることができる。シロキサンとは、珪素（Ｓｉ）と酸素（Ｏ）との結合
で骨格構造が構成され、置換基に少なくとも水素を含む、又は置換基にフッ素、アルキル
基、又は芳香族炭化水素のうち少なくとも１種を有するポリマー材料である。またポリシ
ラザンとは、珪素（Ｓｉ）と窒素（Ｎ）の結合を有するポリマー材料である。
親液表面とは、極性を示す反応基を表面に有するものであり、代表的には加水分解によ
り結合することが可能な置換基（水酸基、水素基）、又は水素結合することが可能な置換
基（水酸基、水素基、カルボニル基、アミノ基、スルホニル基、エーテル基等）を有する
。
撥液表面を形成する材料で形成されるマスクパターンは、液相法を用いて形成する。液
相法の代表例としては、液滴吐出法、インクジェット法等が挙げられる。
また、親液性を示す溶液で形成されるマスクパターン又は膜パターンは、液相法を用い
て形成する。液相法の代表例としては、液滴吐出法、インクジェット法、スピンコート法
、ロールコート法、スロットコート法等が挙げられる。
また、本発明は、撥液表面を形成する材料で形成されるマスクパターンを用いて形成さ
れる膜パターン、又は部材を用いて半導体素子を形成することを特徴とする。半導体素子
としては、ＴＦＴ、電界効果トランジスタ（ＦＥＴ）、ＭＯＳトランジスタ、バイポーラ
トランジスタ、有機半導体トランジスタ、ＭＩＭ素子、記憶素子、ダイオード、光電変換
素子、容量素子、抵抗素子等が挙げられる。
また、本発明は、撥液表面を有するマスクパターンを用いて形成される膜パターン、該
膜パターン付基板、又は半導体素子を有する半導体装置、及びその作製方法を特徴とする
。半導体装置としては、半導体素子で構成された集積回路、表示装置、無線タグ、ＩＣタ
グ等が挙げられる。表示装置としては、代表的には液晶表示装置、発光表示装置、ＤＭＤ
（Digital Micromirror Device；デジタルマイクロミラーデバイス）、ＰＤＰ（Plasma D
isplay Panel；プラズマディスプレイパネル）、ＦＥＤ（Field Emission Display；フィ
ールドエミッションディスプレイ）、電気泳動表示装置（電子ペーパー）等の表示装置が
あげられる。なお、ＴＦＴは、順スタガ型ＴＦＴ、逆スタガ型ＴＦＴ（チャネルエッチ型
ＴＦＴ又はチャネル保護型ＴＦＴ）である。
なお、本発明において、表示装置とは、表示素子を用いたデバイス、即ち画像表示デバ
イスを指す。また、表示パネルにコネクター、例えばフレキシブルプリント配線（ＦＰＣ
：Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａ
ｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ
Ｐａｃｋａｇｅ）が取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント
配線板が設けられたモジュール、または表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ
）方式によりＩＣ（集積回路）やＣＰＵ（中央演算装置：Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓ
ｓｉｎｇ Ｕｎｉｔ）が直接実装されたモジュールも全て表示装置に含むものとする。
また、本発明は、上記膜パターン、それを有する基板、半導体素子、又は半導体装置を
有する液晶テレビジョン、ＥＬテレビジョンである。
本発明のごとく、塗れ性の低い第１のマスクパターン及び塗れ性の高い第２のマスクパ
ターンを用いることにより、所望の形状を有する膜パターンを所望の箇所に形成すること
ができる。層間絶縁膜、平坦化膜、ゲート絶縁膜等として機能する膜を、所望の箇所に選
択的に形成することができる。しかも、レジストマスクパターンを用いた露光・現像プロ
セス等を経ることなく膜パターン、コンタクトホールを有する絶縁膜を形成できるため、
従来と比較して、工程を大幅に簡略化することができる。
また、塗れ性の低いマスクパターンに対してプラズマ、レーザ又は電子ビーム等の処理
を施すことによって、塗れ性をより低下させることができる。
また、撥液表面を形成する材料で形成されるマスクパターンを用いることにより、所望
の形状を有する膜パターンを所望の箇所に形成することができる。層間絶縁膜、平坦化膜
、ゲート絶縁膜等として機能する膜を、所望の箇所に選択的に形成することができる。し
かも、レジストマスクパターンを用いた露光・現像プロセス等を経ることなく膜パターン
、コンタクトホールを有する絶縁膜を形成できるため、従来と比較して、工程を大幅に簡
略化することができる。また、マスクパターンは撥液表面を有するため、親液性の材料で
形成される膜は形成されないため、該マスクパターンの除去を容易にし、良好なコンタク
トホールを簡略なプロセスで形成することができる。
また、撥液表面を形成する材料で形成されるマスクパターンに対してプラズマ、レーザ
又は電子ビーム等の処理を施すことによって、撥液性をより向上させることができる。
また、塗れ性の低いマスクパターンや、撥液表面を形成する材料で形成されるマスクパ
ターン、導電膜等を形成する際に、液滴吐出法を用いることによって、それらの膜の材料
を含む液滴の吐出口であるノズルと基板との相対的な位置を変化させることで任意の場所
に液滴を吐出でき、ノズル径、液滴の吐出量及びノズルと吐出物が形成される基板との移
動速度の相対的な関係によって、形成するパターンの厚さや太さを調整できるため、それ
らの膜を所望の箇所に精度良く吐出形成することができる。また、パターニング工程、す
なわちマスクパターンを用いた露光・現像プロセスを省略することができるため、工程の
大幅な簡略化及びコストの低減を図ることが可能となる。また、液滴吐出法を用いること
により、任意の場所にパターンを形成でき、形成するパターンの厚さや太さを調整できる
ので、一辺が１〜２ｍを越えるような大面積の半導体素子基板も、低コストで歩留まり良
く製造することができる。
このように、本発明を用いることによって、膜パターン、膜パターンを有する基板、コ
ンタクトホールを有する絶縁膜、さらには、それらを有する半導体素子、及び半導体装置
を、簡単な工程で精度良く形成することができ、さらには、低コストで、スループットや
歩留まりの高い半導体素子、半導体装置の作製方法を提供することができる。
本発明に係る膜パターンを形成する工程を説明する断面図。 本発明に係る膜パターンを形成する工程を説明する断面図。 本発明に係る半導体装置の作製工程を説明する断面図。 本発明に係る半導体装置の作製工程を説明する断面図。 本発明に係る半導体装置の作製工程を説明する断面図。 本発明に係る半導体装置の作製工程を説明する断面図。 本発明に係る膜パターンを形成する工程を説明する断面図。 本発明に係る半導体装置の作製工程を説明する断面図。 本発明に係る半導体装置の作製工程を説明する断面図。 本発明に係る半導体装置の作製工程を説明する断面図。 本発明に係る半導体装置の作製工程を説明する上面図。 本発明に係る半導体装置の作製工程を説明する上面図。 本発明に係る半導体装置の作製工程を説明する上面図。 本発明に係る表示装置の駆動回路の実装方法を説明する上面図。 本発明に係る表示装置の駆動回路の実装方法を説明する断面図。 本発明に係る液晶表示モジュールの構成を説明する図。 電子機器の構成を説明するブロック図。 電子機器の一例を説明する図。 電子機器の一例を説明する図。 本発明に適用することのできる液滴吐出装置の構成を説明する図。 本発明に係る液晶表示パネルにおいて走査線側駆動回路をＴＦＴで形成する場合の回路構成を示す図。 本発明に係る液晶表示パネルにおいて走査線側駆動回路をＴＦＴで形成する場合の回路構成を示す図（シフトレジスタ回路）。 本発明に係る液晶表示パネルにおいて走査線側駆動回路をＴＦＴで形成する場合の回路構成を示す図（バッファ回路）。 本発明に係る膜パターンを形成する工程を説明する断面図。 本発明に係る半導体装置の作製工程を説明する断面図。 本発明に係る半導体装置の作製工程を説明する断面図。 本発明に係る半導体装置の作製工程を説明する断面図。 本発明に適用することのできる液晶滴下方法を説明する図。 塗れ性の低い領域及び塗れ性の高い領域の接触角を説明する図。 本発明に係る発光表示モジュールの構成を説明する図。 本発明に適用可能な発光素子の形態を説明する図。 本発明に係る膜パターンを形成する工程を説明する断面図。 本発明に係る膜パターンを形成する工程を説明する断面図。 本発明に係る膜パターンを形成する工程を説明する断面図。
以下、発明を実施するための最良の形態について図面を参照しながら説明する。但し、
本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から
逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解
される。従って、本発明は本実施の形態の記載内容に限定して解釈されるものではない。
また、各図面において共通の部分は同じ符号を付して詳しい説明を省略する。
（第１実施形態）
本実施形態においては、塗れ性の低いマスクパターンを用いて所望の形状を有する膜パタ
ーンを形成する工程を、図１を用いて示す。なお、本実施形態で示すマスクパターンは、
膜パターンを形成するために用いるマスクパターンである。
図１（Ａ）に示すように、基板１０１上に、第１の膜１０２を成膜する。この上に、液
滴吐出法、インクジェット法等により塗れ性の低い第１のマスクパターン１０３を形成す
る。ここでは、マスクパターンの形成方法として液滴吐出法を用いる。
基板１０１としては、ガラス基板、石英基板、アルミナなど絶縁物質で形成される基板
、後工程の処理温度に耐え得る耐熱性を有するプラスチック基板、シリコンウェハ、金属
板等を用いることができる。この場合、酸化シリコン（ＳｉＯｘ）、窒化シリコン（Ｓｉ
Ｎｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化シリコン（ＳｉＮｘＯ
ｙ）（ｘ＞ｙ）など、基板側から不純物などの拡散を防止するための絶縁膜を形成してお
くことが望ましい。また、ステンレスなどの金属または半導体基板などの表面に酸化シリ
コンや窒化シリコンなどの絶縁膜を形成した基板なども用いることができる。また、基板
１０１として、３２０ｍｍ×４００ｍｍ、３７０ｍｍ×４７０ｍｍ、５５０ｍｍ×６５０
ｍｍ、６００ｍｍ×７２０ｍｍ、６８０ｍｍ×８８０ｍｍ、１０００ｍｍ×１２００ｍｍ
、１１００ｍｍ×１２５０ｍｍ、１１５０ｍｍ×１３００ｍｍのような大面積基板を用い
ることができる。ここでは、基板１０１としてガラス基板を用いる。
なお、基板１０１にプラスチック基板を用いる場合、ＰＣ（ポリカーボネート）、ＰＥ
Ｓ（ポリエチレンスルホン）、ＰＥＴ（ポリエチレンテレフタレート）もしくはＰＥＮ（
ポリエチレンナフタレート）等のガラス転移点が比較的高いものを用いることが好ましい
。
第１の膜１０２としては、スパッタリング法、蒸着法、ＣＶＤ法、塗布法等により形成
された絶縁膜、導電膜、半導体膜のいずれをも用いることができる。絶縁膜で形成される
第１の膜１０２は、公知の無機絶縁材料、又は有機絶縁材料を適宜用いる。代表例として
は、ポリイミド、ポリアミド、ポリエステル、アクリル、ＰＳＧ（リンガラス）、ＢＰＳ
Ｇ（リンボロンガラス）、ポリシラザン系ＳＯＧや、シリケート系ＳＯＧ（Spin on Glas
s）、アルコキシシリケート系ＳＯＧ、シロキサンポリマーに代表されるＳｉ−ＣＨ3結合
を有するＳｉＯ2等を、液滴吐出法、塗布法、印刷法により形成することができる。また
、窒化珪素、窒化酸化珪素、酸化珪素等をＰＶＤ法（Physical Vapor Deposition）、Ｃ
ＶＤ法（Chemical Vapor Deposition）、熱酸化法により形成することができる。また、
Ａｇ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ
、Ｔｉ、Ｓｉ、Ｇｅ、Ｚｒ、Ｂａ等の金属酸化物を、蒸着法、陽極酸化法等により形成す
ることができる。ここでは、スパッタリング法により酸化珪素膜を成膜する。
導電膜で形成される第１の膜１０２の材料としては、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、
Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｓｉ、Ｇｅ、Ｚｒ
、Ｂａ等の金属又はその合金、若しくはその金属窒化物、さらには透明導電膜として用い
られる酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺ
Ｏ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）、酸化珪素を含む酸化インジウムスズ、有
機インジウム、有機スズ等の材料を適宜用いて形成することができる。また、１〜２０％
のニッケルを含むアルミニウムを用いることができる。ここでは、第１の導電膜をアルミ
ニウムで形成する。
半導体膜で形成される第１の膜１０２の材料としては、シリコン、シリコン・ゲルマニ
ウム（ＳｉＧｅ）等を用いた非晶質半導体、非晶質状態と結晶状態とが混在したセミアモ
ルファス半導体、非晶質半導体中に０．５ｎｍ〜２０ｎｍの結晶粒を観察することができ
る微結晶半導体、及び結晶性半導体から選ばれたいずれの状態を有する膜を形成すること
ができる。また、ポリチエニレンビニレン、ポリ（２，５−チエニレンビニレン）、ポリ
アセチレン、ポリアセチレン誘導体、ポリアリレンビニレンなどの有機半導体材料を用い
て形成しても良い。
ここでは、第１の膜として、酸化珪素膜をＣＶＤ法により形成する。
第１のマスクパターンは、後に形成する膜パターンを形成するためのマスクとして機能
する。このため、塗れ性が低いことが好ましい。
第１のマスクパターン１０３の形成方法としては、所定の場所に塗れ性の高い絶縁膜を
形成し、該表面にフッ素プラズマを照射して形成する。また、誘電体が設けられた電極を
用意し、誘電体が空気、酸素又は窒素を用いたプラズマに曝されるようにプラズマを発生
させてプラズマ処理を行うことができる。この場合、誘電体が電極表面全体を覆う必要は
ない。誘電体としては、フッ素系樹脂を用いることができる。フッ素系樹脂を用いる場合
、絶縁膜表面にＣＦ2結合が形成されることにより表面改質が行われ、塗れ性が低下する
。
絶縁膜の材料として、ポリビニルアルコール（ＰＶＡ）のような水溶性樹脂を、Ｈ2Ｏ
等の溶媒に混合した材料を用いることができる。また、ＰＶＡと他の水溶性樹脂を組み合
わせて使用してもよい。また、アクリル樹脂、ポリイミド樹脂、メラミン樹脂、ポリエス
テル樹脂、ポリカーボネート樹脂、フェノール樹脂、エポキシ樹脂、ポリアセタール、ポ
リエーテル、ポリウレタン、ポリアミド（ナイロン）、フラン樹脂、ジアリルフタレート
樹脂、レジスト等の有機樹脂などを用いることができる。
絶縁膜の作製方法としては、液滴吐出法、スクリーン（孔版）印刷、オフセット（平版
）印刷、凸版印刷やグラビア（凹版）印刷等が挙げられ、これらにより所定の領域に形成
することができる。
また、第１のマスクパターン１０３は、塗れ性の低い材料を塗布又は吐出して形成する
ことができる。塗れ性の低い材料の代表例としては、フッ化炭素鎖を有する化合物が挙げ
られる。フッ化炭素鎖を有する化合物の組成物の一例としては、Ｒｎ−Ｓｉ−Ｘ(4-n)（
ｎ＝１、２、３）の化学式で表されるシランカップリング剤が挙げられる。ここで、Ｒは
、アルキル基などの比較的不活性な基を含む物である。また、Ｘはハロゲン、メトキシ基
、エトキシ基又はアセトキシ基など、基質表面の水酸基あるいは吸着水との縮合により結
合可能な加水分解基からなる。
また、シランカップリング剤の代表例として、Ｒにフルオロアルキル基を有するフッ素
系シランカップリング剤（フルオロアルキルシラン（ＦＡＳ））を用いることにより、塗
れ性を低下させることができる。ＦＡＳのＲは、（ＣＦ3）（ＣＦ2）x（ＣＨ2）y（ｘ：
０以上１０以下の整数、ｙ：０以上４以下の整数）で表される構造を持ち、複数個のＲ又
はＸがＳｉに結合している場合には、Ｒ又はＸはそれぞれすべて同じでも良いし、異なっ
ていてもよい。代表的なＦＡＳとしては、ヘプタデカフルオロテトラヒドロデシルトリエ
トキシシラン、ヘプタデカフルオロテトラヒドロデシルトリクロロシラン、トリデカフル
オロテトラヒドロオクチルトリクロロシラン、トリフルオロプロピルトリメトキシシラン
等のフルオロアルキルシラン（以下、ＦＡＳという。）が挙げられる。
塗れ性の低い溶媒としては、ｎーペンタン、ｎ−ヘキサン、ｎ−ヘプタン、ｎ−オクタ
ン、ｎ−デカン、ジシクロペンタン、ベンゼン、トルエン、キシレン、デュレン、インデ
ン、テトラヒドロナフタレン、デカヒドロナフタレン、スクワランなどの炭化水素系溶媒
又はテトラヒドロフランなどを用いる。
また、塗れ性の低い材料の組成物の一例として、フッ化炭素鎖を有する材料（フッ素系
樹脂）を用いることができる。フッ素系樹脂として、ポリテトラフルオロエチレン（ＰＴ
ＦＥ；四フッ化エチレン樹脂）、パーフルオロアルコキシアルカン（ＰＦＡ；四フッ化エ
チレンパーフルオロアルキルビニルエーテル共重合樹脂）、パーフルオロエチレンプロピ
レンコーポリマー（ＰＦＥＰ；四フッ化エチレン−六フッ化プロピレン共重合樹脂）、エ
チレン−テトラフルオロエチレンコポリマー（ＥＴＦＥ；四フッ化エチレン−エチレン共
重合樹脂）、ポリビニリデンフルオライド（ＰＶＤＦ；フッ化ビニリデン樹脂）、ポリク
ロロトリフルオロエチレン（ＰＣＴＦＥ；三フッ化塩化エチレン樹脂）、エチレン−クロ
ロトリフルオロエチレンコポリマー（ＥＣＴＦＥ；三フッ化塩化エチレン−エチレン共重
合樹脂）、ポリテトラフルオロエチレン−パーフルオロジオキソールコポリマー（ＴＦＥ
／ＰＤＤ）、ポリビニルフルオライド（ＰＶＦ；フッ化ビニル樹脂）等を用いることがで
きる。
続いて、塗れ性の低い材料が付着した表面をエタノール洗浄すると、極めて膜厚が薄く
塗れ性の低い第１のマスクパターンを形成することができる。
微細な形状を有する膜パターンを形成する場合、図７（Ａ）に示すように、第１の膜１
０２上に形成する第１のマスクパターン１０３の形状は、閉曲線状のものが好ましい。こ
の場合、図７（Ｂ）に示すように閉曲線状のマスクパターンの内側に、塗れ性の高い材料
１１１を吐出し、乾燥または焼成を行う。この結果、図７（Ｃ）に示すように、任意の形
状で塗れ性の高い膜パターン１２１を形成することができる。図７（Ｃ）において、マス
クパターンは除去され、薄膜表面上にマスクパターンの組成物１２２が残存している。
液滴吐出手段に用いるノズルの径は、０．１〜５０μｍ（好適には０．６〜２６μｍ）
に設定し、ノズルから吐出される組成物の吐出量は０．００００１ｐｌ〜５０ｐｌ（好適
には０．０００１〜１０ｐｌ）に設定する。この吐出量は、ノズルの径の大きさに比例し
て増加する。また、被処理物とノズル吐出口との距離は、所望の箇所に滴下するために、
できる限り近づけておくことが好ましく、好適には０．１〜２ｍｍ程度に設定する。
なお、液滴吐出法に用いる組成物の粘度は３００ｍＰａ・ｓ以下が好適であり、これは
、乾燥が起こることを防止し、吐出口から組成物を円滑に吐出できるようにするためであ
る。なお、用いる溶媒や用途に合わせて、組成物の粘度、表面張力等は適宜調整するとよ
い。
次に、図１（Ｂ）に示すように、第１の膜１０２上であって、且つ第１のマスクパター
ン１０３の間に、第１のマスクパターンと比較して塗れ性の高い材料１１１を塗布する。
ここで、図２９を用いて塗れ性の低い領域と塗れ性の高い領域の関係について示す。塗
れ性の低い領域１０３とは、図２９に示すように、第１の膜１０２表面において液体の接
触角θ１が大きい領域である。この表面上では液体は、半球状にはじかれる。一方、塗れ
性の高い領域１０４（図１（Ｂ）では、塗れ性の高い材料１１１で形成される領域）は、
第１の膜１０２表面において液体の接触角θ２が小さい領域である。この表面上では、液
体は塗れ広がる。
このため、接触角の異なる二つの領域が接している場合、相対的に接触角の小さい領域
が塗れ性が高い領域となり、接触角の大きい方の領域が塗れ性が低い領域となる。この二
つの領域上に溶液を塗布又は吐出した場合、溶液は、塗れ性が高い領域表面に塗れ広がり
、塗れ性が低い領域との界面で半球状にはじかれる。
塗れ性の低い領域の接触角θ１と塗れ性の高い領域の接触角θ２の差は、３０度、望ま
しくは４０度以上であることが好ましい。この結果、塗れ性の低い領域の表面で塗れ性の
高い領域の材料が半球状にはじかれ、自己整合的に各マスクパターンを形成することが可
能である。このため、第１のマスクパターン１０３の形成方法及び材料で列挙されたもの
の中で、互いの接触角の差が３０度、望ましくは４０度以上の場合、接触角の小さい材料
で形成された領域は塗れ性の高い領域となり、接触角の大きい材料で形成された領域は塗
れ性の低い領域となりうる。同様に、後に塗れ性の高い材料１１１として列挙されるもの
の中で、互いの接触角の差が３０度、望ましくは４０度以上の場合、接触角の小さい材料
で形成された領域は塗れ性の高い領域となり、接触角の大きい材料で形成された領域は塗
れ性の低い領域となりうる。
なお、表面が凹凸を有する場合、塗れ性が低い領域ではさらに接触角が増大する。即ち
、塗れ性がより低下する。一方、塗れ性が高い領域では、さらに接触角が低下する。即ち
、塗れ性がより向上する。このため、凹凸を有する各表面上に塗れ性の低い材料と塗れ性
の高い材料を塗布又は吐出し、焼成することにより、端部が均一な膜を形成することがで
きる。
塗れ性の高い材料１１１としては、第１のマスクパターンと比較して塗れ性の高い絶縁
材料、導電材料、及び半導体材料を適宜用いることができる。絶縁材料の代表例として、
アクリル樹脂、ポリイミド樹脂、メラミン樹脂、ポリエステル樹脂、ポリカーボネート樹
脂、フェノール樹脂、エポキシ樹脂、ポリアセタール、ポリエーテル、ポリウレタン、ポ
リアミド（ナイロン）、フラン樹脂、ジアリルフタレート樹脂等の有機樹脂、シロキサン
ポリマー、ポリシラザン、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）、を用
いることができる。
また、水、アルコール系、エーテル系、ジメチルホルムアミド、ジメチルアセトアミド
、ジメチルスルホキシド、Ｎ−メチルピロリドン、ヘキサメチルホスファミド、クロロホ
ルム、塩化メチレン等の極性溶媒を用いた溶液を用いることもできる。
また、導電材料の代表例として、導電体を溶媒に溶解又は分散させたものを用いること
ができる。導電体としては、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａ
ｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｓｉ、Ｇｅ、Ｚｒ、Ｂａ等の金属、又はハロ
ゲン化銀の微粒子や分散性ナノ粒子を用いることができる。または、透明導電膜として用
いられるＩＴＯ、酸化珪素を含むＩＴＯ、有機インジウム、有機スズ、酸化亜鉛（ＺｎＯ
）、窒化チタン（ＴｉＮ：Titanium Nitride）等を用いることができる。
さらには、上記導電体の複数が溶解又は分散された導電体を用いることもできる。
また、半導体材料の代表例として、有機半導体材料を用いることができる。有機半導体
材料としては、その骨格が共役二重結合から構成されるπ電子共役系の高分子材料が望ま
しい。代表的には、ポリチオフェン、ポリ（３−アルキルチオフェン）、ポリチオフェン
誘導体、ペンタセン等の可溶性の高分子材料を用いることができる。
第１のマスクパターンと比較して塗れ性の高い材料を塗布する方法としては、液滴吐出
法、インクジェット法、スピンコート法、ロールコート法、スロットコート法等を適用す
ることができる。
次に、図１（Ｃ）に示すように、第１のマスクパターンと比較して塗れ性の高い材料を
乾燥、焼成して膜パターン１２１を形成する。この結果、塗れ性の高い材料が絶縁材料の
場合、膜パターンは所望の形状を有する絶縁膜となる。また、塗れ性の高い材料が導電材
料の場合、膜パターンは所望の形状を有する導電膜となる。また、塗れ性の高い材料が半
導体材料の場合、膜パターンは所望の形状を有する半導体膜となる。なお、該工程におい
て、第１のマスクパターンの溶媒は蒸発し、組成物は第１の膜１０２の表面に残存又は膜
中に浸透する。なお、第１の膜表面に残存した組成物は、酸素を用いたアッシング、ウエ
ットエッチング、ドライエッチング等の公知のエッチング方法により除去することができ
る。図１（Ｃ）においては、１２２は、第１の膜中に浸透したマスクパターンの組成物を
示す。この工程において、乾燥及び焼成は適宜塗れ性の高い材料にあわせて行えばよい。
なお、上記の工程に代えて、第１のマスクパターンの溶媒を乾燥した後、適宜塗れ性の
高い材料を塗布してもよい。すなわち、図２４（Ａ）に示すように、第１の膜１０２上に
塗れ性の低い材料を用いて第１のマスクパターン１０３を形成した後、図２４（Ｂ）に示
すように、第１のマスクパターンを乾燥する。このとき、第１のマスクパターンの組成物
は第１の膜１０２の表面に残存又は膜中に浸透する。図２４（Ｂ）において、１２２は、
第１の膜にマスクパターンの組成物が浸透した領域である。次に、図２４（Ｃ）に示すよ
うに、第１のマスクパターンと比較して塗れ性の高い材料１２１を塗布する。この場合は
、第１のマスクパターンが形成されていた領域には、第１のマスクパターンの組成物６２
２が残存しているため、図２４（Ｃ）に示すように、第１のマスクパターンと比較して塗
れ性の高い材料は弾かれ、選択的に塗布される。この後、第１のマスクパターンと比較し
て塗れ性の高い材料を、適宜乾燥又は焼成することで膜パターン１２１が形成される。
以上の工程により、公知のフォトリソグラフィー工程を用いずとも、所望の形状を有す
る膜パターンを形成することができる。このため、作製工程数を大幅に削減することが可
能である。
（第２実施形態）
本実施形態においては、撥液表面を形成する材料で形成されるマスクパターンを用いて所
望の形状を有する膜パターンを形成する工程を、図３２を用いて示す。なお、本実施形態
で示すマスクパターンは、膜パターンを形成するために用いるマスクパターンである。
図３２（Ａ）に示すように、基板１００１上に、第１の膜１００２を成膜する。この上
に、液滴吐出法、インクジェット法等により保護膜（第１のマスクパターン）１００３を
形成する。ここでは、マスクパターンの形成方法として液滴吐出法を用いる。第１の膜１
００２としては、親液表面を有する膜であることが好ましい。なお、基板１００１表面が
親液性を示す場合、第１の膜は成膜する必要はない。
基板１００１としては、ガラス基板、石英基板、アルミナなど絶縁物質で形成される基
板、後工程の処理温度に耐え得る耐熱性を有するプラスチック基板、シリコンウェハ、金
属板等を用いることができる。この場合、酸化シリコン（ＳｉＯｘ）、窒化シリコン（Ｓ
ｉＮｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化シリコン（ＳｉＮｘ
Ｏｙ）（ｘ＞ｙ）など、基板側から不純物などの拡散を防止するための絶縁膜を形成して
おくことが望ましい。また、ステンレスなどの金属または半導体基板などの表面に酸化シ
リコンや窒化シリコンなどの絶縁膜を形成した基板なども用いることができる。
第１のマスクパターン１００３としては、撥液表面を形成する溶液を用いて形成する。撥
液表面を形成する溶液の組成物の一例としては、Ｒn−Ｓｉ−Ｘ(4-n)（ｎ＝１、２、３）
の化学式で表されるシランカップリング剤を用いる。ここで、Ｒは、アルキル基などの比
較的不活性な基を含む物である。また、Ｘはハロゲン、メトキシ基、エトキシ基又はアセ
トキシ基など、基質表面の水酸基あるいは吸着水との縮合により結合可能な加水分解基か
らなる。
また、シランカップリング剤の代表例として、Ｒにフルオロアルキル基を有するフッ素
系シランカップリング剤（フルオロアルキルシラン（ＦＡＳ））を用いることにより、よ
り撥液性を高めることができる。ＦＡＳのＲは、（ＣＦ3）（ＣＦ2）x（ＣＨ2）y（ｘ：
０以上１０以下の整数、ｙ：０以上４以下の整数）で表される構造を持ち、複数個のＲ又
はＸがＳｉに結合している場合には、Ｒ又はＸはそれぞれすべて同じでも良いし、異なっ
ていてもよい。代表的なＦＡＳとしては、ヘプタデカフルオロテトラヒドロデシルトリエ
トキシシラン、ヘプタデカフルオロテトラヒドロデシルトリクロロシラン、トリデカフル
オロテトラヒドロオクチルトリクロロシラン、トリフルオロプロピルトリメトキシシラン
等のフルオロアルキルシラン（以下、ＦＡＳという。）が挙げられる。
撥液表面を形成する溶液の溶媒としては、ｎーペンタン、ｎ−ヘキサン、ｎ−ヘプタン
、ｎ−オクタン、ｎ−デカン、ジシクロペンタン、ベンゼン、トルエン、キシレン、デュ
レン、インデン、テトラヒドロナフタレン、デカヒドロナフタレン、スクワランなどの炭
化水素系溶媒又はテトラヒドロフランなど、撥液表面を形成する溶媒を用いる。
また、撥液表面を形成する溶液の組成物の一例として、フッ素炭素鎖を有する材料（フ
ッ素系樹脂）を用いることができる。フッ素系樹脂として、ポリテトラフルオロエチレン
（ＰＴＦＥ；四フッ化エチレン樹脂）、パーフルオロアルコキシアルカン（ＰＦＡ；四フ
ッ化エチレンパーフルオロアルキルビニルエーテル共重合樹脂）、パーフルオロエチレン
プロピレンコーポリマー（ＰＦＥＰ；四フッ化エチレン−六フッ化プロピレン共重合樹脂
）、エチレン−テトラフルオロエチレンコポリマー（ＥＴＦＥ；四フッ化エチレン−エチ
レン共重合樹脂）、ポリビニリデンフルオライド（ＰＶＤＦ；フッ化ビニリデン樹脂）、
ポリクロロトリフルオロエチレン（ＰＣＴＦＥ；三フッ化塩化エチレン樹脂）、エチレン
−クロロトリフルオロエチレンコポリマー（ＥＣＴＦＥ；三フッ化塩化エチレン−エチレ
ン共重合樹脂）、ポリテトラフルオロエチレン−パーフルオロジオキソールコポリマー（
ＴＦＥ／ＰＤＤ）、ポリビニルフルオライド（ＰＶＦ；フッ化ビニル樹脂）等を用いるこ
とができる。
また、マスクパターンとして撥液表面を形成しない（即ち、親液表面を形成する）有機
物を用い、後にＣＦ4プラズマ等による処理を行って、撥液表面を形成してもよい。例え
ば、ポリビニルアルコール（ＰＶＡ）のような水溶性樹脂を、Ｈ2Ｏ等の溶媒に混合した
材料を用いることができる。また、ＰＶＡと他の水溶性樹脂を組み合わせて使用してもよ
い。さらには、マスクパターンが撥液表面を有する場合であっても、該プラズマ処理等を
行うことによって、撥液性をより向上させることができる。
微細な形状を有する膜を形成する場合、図３３（Ａ）に示すように、親液表面を有する
第１の膜１００２上に形成する第１のマスクパターン１００３の形状は、閉曲線状のもの
が好ましい。この場合、図３３（Ｂ）に示すように閉曲線状のマスクパターンの内側に、
後に示す第２の溶液１０１１を吐出し、乾燥または焼成を行う。この結果、図３３（Ｃ）
に示すように、任意の形状の膜パターン１０２１を形成することができる。図３３（Ｃ）
において、マスクパターンは除去され、親液性を有する表面上にマスクパターンの組成物
１０２２が残存している。
液滴吐出手段に用いるノズルの径は、０．１〜５０μｍ（好適には０．６〜２６μｍ）
に設定し、ノズルから吐出される組成物の吐出量は０．００００１ｐｌ〜５０ｐｌ（好適
には０．０００１〜１０ｐｌ）に設定する。この吐出量は、ノズルの径の大きさに比例し
て増加する。また、被処理物とノズル吐出口との距離は、所望の箇所に滴下するために、
できる限り近づけておくことが好ましく、好適には０．１〜２ｍｍ程度に設定する。
なお、液滴吐出法に用いる組成物の粘度は３００ｍＰａ・ｓ以下が好適であり、これは
、乾燥が起こることを防止し、吐出口から組成物を円滑に吐出できるようにするためであ
る。なお、用いる溶媒や用途に合わせて、組成物の粘度、表面張力等は適宜調整するとよ
い。
次に、図３２（Ｂ）に示すように、第１のマスクパターン１００３の間に、第２の溶液
１０１１を塗布する。第２の溶液としては、親液性を有する溶液が挙げられる。親液性を
有する溶液の代表例としては、アクリル樹脂、ポリイミド樹脂、メラミン樹脂、ポリエス
テル樹脂、ポリカーボネート樹脂、フェノール樹脂、エポキシ樹脂、ポリアセタール、ポ
リエーテル、ポリウレタン、ポリアミド（ナイロン）、フラン樹脂、ジアリルフタレート
樹脂等の有機樹脂、シロキサン、ポリシラザンを用いることができる。また、水、アルコ
ール系、エーテル系、ジメチルホルムアミド、ジメチルアセトアミド、ジメチルスルホキ
シド、Ｎ−メチルピロリドン、ヘキサメチルホスファミド、クロロホルム、塩化メチレン
等の極性溶媒を用いた溶液を用いることもできる。第２の溶液を塗布する方法としては、
液滴吐出法、インクジェット法、スピンコート法、ロールコート法、スロットコート法等
を適用することができる。
次に、図３２（Ｃ）に示すように、第２の溶液１１１を乾燥、焼成して膜パターン１０
２１を形成する。なお、該工程において、マスクパターンの溶媒は蒸発し、組成物は第１
の膜１００２の表面に残存又は膜中に浸透する。なお、第１の膜表面に残存した組成物は
、酸素を用いたアッシング、ウエットエッチング、ドライエッチング等の公知のエッチン
グ方法により除去することができる。図３２（Ｃ）においては、１０２２は、第１の膜中
に浸透したマスクパターンの組成物を示す。この工程において、乾燥及び焼成は適宜第２
の溶液の材料にあわせて行えばよい。
なお、上記の工程に代えて、第１のマスクパターンの溶媒を乾燥した後、第２の溶液を
塗布してもよい。すなわち、図３４（Ａ）に示すように、第１の膜１００２上に撥液表面
を形成する溶液を用いて第１のマスクパターン１０３を形成した後、図３４（Ｂ）に示す
ように、第１のマスクパターンを乾燥する。このとき、マスクパターンの組成物は第１の
膜１０２の表面に残存又は膜中に浸透する。図３４（Ｂ）において、１０２２は、第１の
膜にマスクパターンの組成物が浸透した領域である。次に、図３４（Ｃ）に示すように、
親液性の第２の溶液１０１１を塗布する。この場合は、マスクパターンが形成されていた
領域には、第１のマスクパターンの組成物１０２２が残存しているため、図３４（Ｃ）に
示すように、第２の溶液は、弾かれ選択的に塗布される。この後、第２の溶液１０１１を
、適宜乾燥、焼成して第２の膜パターン１０２１を形成する。
以上の工程により、公知のフォトリソグラフィー工程を用いずとも、所望の形状を有す
る膜パターンを形成することができる。このため、作製工程数を大幅に削減することが可
能である。
（第３実施形態）
以下の実施形態及び実施例においては、第１実施形態を用いて説明する。しかしながら、
適宜第２実施形態を適用することが可能である。
本実施形態においては、塗れ性の低い第１のマスクパターン及び塗れ性の高い第２のマ
スクパターンを用いて所望の形状を有する膜パターンを形成する工程を、図２を用いて示
す。なお、本実施形態で示す第１のマスクパターンは、第２のマスクパターンを形成する
ために用いるマスクパターンであり、第２のマスクパターンはエッチング用マスクパター
ンである。
図２（Ａ）に示すように、第１の基板１０１上に第１の膜２０１を形成し、第１の膜２
０１上に第２の膜２０２を形成する。第１の膜の材料としては、適宜用いることができる
。また、第２の膜としては、第１実施形態の第１の膜１０２と同様の材料を用いることが
できる。
次に、第２の膜２０２上に、液滴吐出法により塗れ性の低い材料を塗布して塗れ性の低
い第１のマスクパターン１０３を形成する。このとき、塗れ性の低い材料に適宜あわせて
、塗れ性の低い材料を乾燥及び焼成する。
次に、図２（Ｂ）に示すように、塗れ性の高い材料を塗布して、塗れ性の高い第２のマ
スクパターン２１２を形成する。塗れ性の高い材料は、塗れ性の低い材料と比較して塗れ
性が高いため、第１のマスクパターン１０３と接触した部分が弾かれ、図２（Ｂ）に示す
ように、第１のマスクパターンが形成されていない領域に塗れ性の高い材料が塗布される
。塗れ性の高い材料を塗布する方法としては、液滴吐出法、インクジェット法、スピンコ
ート法、ロールコート法、スロットコート法等を適用することができる。この後、必要に
応＾じて塗れ性の高い材料を乾燥し焼成する。この結果、エッチング用マスクパターンで
ある第２のマスクパターン２１２を形成することができる。
次に、図２（Ｃ）に示すように、第１のマスクパターン１０３を除去する。本実施形態
では、アッシングにより第１のマスクパターン１０３を除去する。この後、第２の膜の露
出した領域をドライエッチング、ウエットエッチング等の公知の手法によりエッチングし
て、所望の形状を有する膜パターン２２１を形成することができる。なお、第１のマスク
パターンが柱状又は円柱状である場合、膜パターンは、コンタクトホールを有する膜とな
る。
なお、図２（Ｄ）に示すように、第２のマスクパターン２１２を除去し、所望の形状を
有する膜パターン２２１を露出してもよい。
以上の工程により、公知のフォトリソグラフィー工程を用いずとも、マスクパターンを
形成することができる。このため、従来より少ない工程数で膜を所望の形状にエッチング
することが可能である。また、従来より少ない工程数で、膜パターン又は良好なコンタク
トホールを形成することも可能である。
（第４実施形態）
以下、半導体素子の作製方法について示す。なお、以下の実施形態では、半導体素子と
してＴＦＴを用いて説明するが、これに限定されるものではなく、有機半導体トランジス
タ、ダイオード、ＭＩＭ素子、記憶素子、ダイオード、光電変換素子、容量素子、抵抗素
子等を用いることができる。
本実施形態では、本発明を用いて半導体素子として逆スタガ型ＴＦＴの代表例としてチ
ャネルエッチ型ＴＦＴを形成する工程を、図３を用いて説明する。
図３（Ａ）に示すように、基板１０１上にゲート電極３０１を形成する。ゲート電極の
形成方法としては、液滴吐出法、印刷法、電界メッキ法、ＰＶＤ法、ＣＶＤ法を用いて導
電膜を形成する。なお、ＰＶＤ法またはＣＶＤ法を用いて導電膜を形成する場合、第３実
施形態の手法またはフォトリソグラフィー工程によって、導電膜上にマスクパターンを形
成し、所望の形状にエッチングしてゲート電極を形成する。本実施形態においては、液滴
吐出法を用いて、基板１０１上に導電材料を含む組成物を選択的に吐出する。この場合、
マスクパターンを用いたエッチング工程が不要となるので、作製工程を大幅に簡略化する
ことができる。
液滴吐出法でゲート電極を形成する場合、吐出口から吐出する組成物は、第１実施形態
で塗れ性の低い材料に列挙した導電体を溶媒に溶解又は分散させたものを用いることがで
きる。また、導電膜を積層してゲート電極３０１を形成することができる。
なお、吐出口から吐出する組成物は、比抵抗値を考慮して、金、銀、銅のいずれかの材
料を溶媒に溶解又は分散させたものを用いることが好ましい。より好ましくは、低抵抗且
つ安価な銀又は銅を用いるとよい。但し、銅を用いる場合には、不純物対策のため、合わ
せてバリア膜を設けるとよい。溶媒は、酢酸ブチル、酢酸エチル等のエステル類、イソプ
ロピルアルコール、エチルアルコール等のアルコール類、メチルエチルケトン、アセトン
等の有機溶剤等を用いればよい。
ここで、銅を配線として用いる場合のバリア膜としては、窒化シリコン、酸化窒化シリ
コン、窒化アルミニウム、窒化チタン、窒化タンタル（ＴａＮ：Tantalum Nitride）など
窒素を含む絶縁性又は導電性の物質を用いると良く、これらを液滴吐出法で形成しても良
い。
なお、液滴吐出法に用いる組成物の粘度は５〜２０ｍＰａ・ｓが好適であり、これは、
乾燥が起こることを防止し、吐出口から組成物を円滑に吐出できるようにするためである
。また、表面張力は４０ｍＮ／ｍ以下が好ましい。なお、用いる溶媒や用途に合わせて、
組成物の粘度等は適宜調整するとよい。一例として、酸化インジウムスズ（ＩＴＯ）、酸
化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺ
Ｏ）、酸化珪素を含む酸化インジウムスズ、有機スズを溶媒に溶解又は分散させた組成物
の粘度は５〜２０ｍＰａ・ｓ、銀を溶媒に溶解又は分散させた組成物の粘度は５〜２０ｍ
Ｐａ・ｓ、金を溶媒に溶解又は分散させた組成物の粘度は１０〜２０ｍＰａ・ｓである。
各ノズルの径や所望のパターン形状などに依存するが、ノズルの目詰まり防止や高精細
なパターンの作製のため、導電体の粒子の径はなるべく小さい方が好ましく、好適には粒
径０．１μｍ以下が好ましい。組成物は、電解法、アトマイズ法又は湿式還元法等の公知
の方法で形成されるものであり、その粒子サイズは、一般的に約０．５〜１０μｍである
。ただし、ガス中蒸発法で形成すると、分散剤で保護されたナノ分子は約７ｎｍと微細で
あり、またこのナノ粒子は、被覆剤を用いて各粒子の表面を覆うと、溶剤中に凝集がなく
、室温で安定に分散し、液体とほぼ同じ挙動を示す。したがって、被覆剤を用いることが
好ましい。
組成物を吐出する工程は、減圧下で行っても良い。これは、組成物を吐出して被処理物
に着弾するまでの間に、該組成物の溶媒が揮発し、後の乾燥と焼成の工程を省略又は短く
することができるためである。溶液の吐出後は、溶液の材料により、常圧下又は減圧下で
、レーザ光の照射や瞬間熱アニール、加熱炉等により、乾燥と焼成の一方又は両方の工程
を行う。乾燥と焼成の工程は、両工程とも加熱処理の工程であるが、例えば、乾燥は１０
０度で３分間、焼成は２００〜３５０度で１５分間〜１２０分間で行うもので、その目的
、温度と時間が異なるものである。乾燥と焼成の工程を良好に行うためには、基板を加熱
しておいてもよく、そのときの温度は、基板等の材質に依存するが、１００〜８００度（
好ましくは２００〜３５０度）とする。本工程により、溶液中の溶媒の揮発又は化学的に
分散剤を除去し、周囲の樹脂が硬化収縮することで、融合と融着を加速する。雰囲気は、
酸素雰囲気、窒素雰囲気又は空気で行う。但し、金属元素を分解又は分散している溶媒が
除去されやすい酸素雰囲気下で行うことが好適である。
なお、液滴吐出法により形成した導電膜は、導電体である微粒子が３次元に不規則に重
なり合って形成されている。即ち、３次元凝集体粒子で構成されている。このため、表面
は微細な凹凸を有する。また、導電膜の温度及びその加熱時間により、微粒子が溶融し微
粒子の集合体となる。このときの集合体の大きさは、導電膜の温度及びその加熱時間によ
り増大するため、表面の高低差が大きい膜となる。なお、微粒子が溶融した領域は、多結
晶構造となる場合もある。
また、加熱温度、雰囲気、時間により導電膜には、有機物で形成されるバインダーが残存
する。
レーザ光の照射は、連続発振またはパルス発振の気体レーザ又は固体レーザを用いれば
良い。前者の気体レーザとしては、エキシマレーザ、ＹＡＧレーザ等が挙げられ、後者の
固体レーザとしては、Ｃｒ、Ｎｄ等がドーピングされたＹＡＧ、ＹＶＯ4等の結晶を使っ
たレーザ等が挙げられる。なお、レーザ光の吸収率の関係から、連続発振のレーザを用い
ることが好ましい。また、パルス発振と連続発振を組み合わせた所謂ハイブリッドのレー
ザ照射方法を用いてもよい。但し、基板の耐熱性に依っては、レーザ光の照射による加熱
処理は、数マイクロ秒から数十秒の間で瞬間に行うとよい。瞬間熱アニール（ＲＴＡ）は
、不活性ガスの雰囲気下で、紫外光乃至赤外光を照射する赤外ランプやハロゲンランプな
どを用いて、急激に温度を上昇させ、数マイクロ秒から数分の間で瞬間的に熱を加えて行
う。この処理は瞬間的に行うために、実質的に最表面の薄膜のみを加熱することができ、
下層の膜には影響を与えないという利点がある。
次に、ゲート電極３０１にゲート絶縁膜３０２を形成する。ゲート絶縁膜３０２はプラ
ズマＣＶＤ法またはスパッタリング法などの薄膜形成法を用い、窒化シリコン、酸化シリ
コン、その他の珪素を含む絶縁膜の単層又は積層構造で形成する。また、ゲート絶縁膜を
ゲート電極に接する側から、窒化珪素膜（窒化酸化珪素膜）、酸化珪素膜、及び窒化珪素
膜（窒化酸化珪素膜）の積層構造とすることが好ましい。この構造では、ゲート電極が、
窒化珪素膜と接しているため、酸化による劣化を防止することができる。
次に、ゲート絶縁膜３０２上に、第１の半導体膜３０３を形成する。第１の半導体膜３
０３としては、非晶質半導体、非晶質状態と結晶状態とが混在したセミアモルファス半導
体（ＳＡＳとも表記する）、非晶質半導体中に０．５ｎｍ〜２０ｎｍの結晶粒を観察する
ことができる微結晶半導体、及び結晶性半導体から選ばれたいずれの状態を有する膜で形
成する。特に、０．５ｎｍ〜２０ｎｍの結晶を粒観察することができる微結晶状態はいわ
ゆるマイクロクリスタル（μｃ）と呼ばれている。いずれも、シリコン、シリコン・ゲル
マニウム（ＳｉＧｅ）等を主成分とする膜厚は、１０〜６０ｎｍの半導体膜を用いること
ができる。
ＳＡＳは、非晶質構造と結晶構造（単結晶、多結晶を含む）との中間的な構造を有し、自
由エネルギー的に安定な第３の状態を有する半導体である。また短距離秩序を持ち格子歪
みを有する結晶質な領域を含んでいる。そして少なくとも膜中の一部の領域には、０．５
〜２０ｎｍの結晶領域を観測することができ、珪素を主成分とする場合にはラマンスペク
トルが５２０ｃｍ-1よりも低波数側にシフトしている。Ｘ線回折では珪素結晶格子に由来
するとされる（１１１）、（２２０）の回折ピークが観測される。また未結合手（ダング
リングボンド）の中和剤として、ＳＡＳは水素或いはハロゲンを１原子％、又はそれ以上
含んでいる。
ＳＡＳは、珪化物気体をグロー放電分解することにより得ることができる。代表的な珪化
物気体としては、ＳｉＨ4であり、その他にもＳｉ2Ｈ6、ＳｉＨ2Ｃｌ2、ＳｉＨＣｌ3、Ｓ
ｉＣｌ4、ＳｉＦ4などを用いることができる。珪化物気体を水素、水素とヘリウム、アル
ゴン、クリプトン、ネオンから選ばれた一種又は複数種の希ガス元素で希釈して用いるこ
とによりＳＡＳの形成を容易なものとすることができる。このとき希釈率が１０倍〜１０
００倍の範囲となるように、珪化物気体を希釈すると好ましい。またＳｉ2Ｈ6及びＧｅＦ
4を用い、ヘリウムガスで希釈する方法を用いてＳＡＳを形成することができる。グロー
放電分解による被膜の反応生成は減圧下で行うと好ましく、圧力は概略０．１Ｐａ〜１３
３Ｐａの範囲で行えばよい。グロー放電を形成するための電力は１ＭＨｚ〜１２０ＭＨｚ
、好ましくは１３ＭＨｚ〜６０ＭＨｚの高周波電力を供給すればよい。基板加熱温度は３
００度以下が好ましく、１００〜２５０度の基板加熱温度が推奨される。
また結晶性半導体膜は、非晶質半導体膜を加熱又はレーザ照射により結晶化して形成する
ことができる。また、直接、結晶性半導体膜を形成してもよい。この場合、ＧｅＦ4、又
はＦ2等のフッ素系ガスと、ＳｉＨ4、又はＳｉ2Ｈ6等のシラン系ガスとを用い、熱又はプ
ラズマを利用して直接、結晶性半導体膜を形成することができる。
次に、導電性を有する第２の半導体膜３０４を成膜する。導電性を有する第２の半導体
膜３０４はｎチャネル型のＴＦＴを形成する場合には、１５属の元素、代表的にはリンま
たはヒ素を添加する。また、ｐチャネルＴＦＴを形成する場合には、１３属の元素、代表
的にはボロンを添加する。第２の半導体膜は、珪化物気体にボロン、リン、ヒ素のような
１３属又は１５属の元素を有する気体を加えたプラズマＣＶＤ法で成膜する。また、半導
体膜を成膜したのち、１３属または１５属の元素を有する溶液を半導体膜上に塗布しレー
ザ光を照射して導電性を有する第２の半導体膜を形成することができる。レーザ光として
は、公知のパルス発振のレーザ又は連続発振のレーザから照射されるレーザ光を適宜用い
る。
次に、導電性を有する第２の半導体膜３０４の上に、第１のマスクパターン３０５を液
滴吐出法により形成する。この第１のマスクパターン３０５は、耐熱性高分子材料を用い
て形成することが好ましく、芳香環、複素環を主鎖にもち、脂肪族部分が少なく高極性の
ヘテロ原子基を含む高分子を用いることが好ましい。そのような高分子物質の代表例とし
てはポリイミド又はポリベンゾイミダゾールなどが挙げられる。ポリイミドを用いる場合
には、ポリイミドを含む組成物を、ノズルから第２の半導体膜３０４上に吐出し、２００
℃で３０分焼成して形成することができる。
次に、図３（Ｂ）に示すように、第１のマスクパターン３０５を用いて、第１の半導体
膜３０３及び第２の半導体膜３０４をエッチングし、所望の形状を有する第１の半導体領
域３１２及び第２の半導体領域３１３を形成する。エッチング用ガスとしては、Ｃｌ2、
ＢＣｌ3、ＳｉＣｌ4もしくはＣＣｌ4などを代表とする塩素系ガス、ＣＦ4、ＳＦ6、ＮＦ3
、ＣＨＦ3などを代表とするフッ素系ガス、あるいはＯ2を用いることができる。第１のマ
スクパターン３０５は、エッチング後に除去する。
次に、第２の半導体領域３１３上に、ソース電極及びドレイン電極３１４を、導電材
料を液滴吐出法によって吐出することにより形成する。導電材料としては、ゲート電極３
０１に用いた材料と同様の材料を、溶媒に溶解又は分散させたものを用いることができる
。ここでは、Ａｇを含む組成物（以下「Ａｇペースト」という。）を選択的に吐出し、上
記に示すようなレーザ光照射又は熱処理による乾燥及び焼成を適宜行い膜厚６００〜８０
０ｎｍの各電極を形成する。
なお、この焼成をＯ2雰囲気中で行うと、Ａｇペースト内に含まれているバインダー（
熱硬化性樹脂）などの有機物が分解され、有機物をほとんど含まないＡｇ膜を得ることが
できる。また、膜表面を平滑にすることができる。さらに、Ａｇペーストを減圧下で吐出
することにより、ペースト中の溶媒が揮発するため、後の加熱処理を省略、又は加熱処理
時間を短縮することができる。
なお、ソース電極及びドレイン電極３１４は、導電膜を予めスパッタ法等によって成膜
しておき、マスクパターンを液滴吐出法によって形成した後に、エッチングにより形成し
てもよい。このマスクパターンも、上述した材料を用いて形成することができる。
次に、図３（Ｃ）に示すように、ソース電極及びドレイン電極３１４をマスクとして、
第２の半導体領域をエッチングして第１の半導体領域３１２を露出する。ここでは、エッ
チングして分断された第２の半導体領域を第３の半導体領域３２１と示す。なお、エッチ
ング条件は、上で述べた条件を適宜適用する。また、本実施形態では、ソース電極及びド
レイン電極を用いて第２の半導体領域をエッチングしたが、この工程に限定されるもので
はなく、上記に示したマスクパターンを形成して該半導体膜をエッチングしてもよい。
なお、第１の半導体領域３１２を、有機半導体材料を用い、印刷法、スプレー法、スピ
ン塗布法、液滴吐出法などで形成することができる。この場合、上記エッチング工程が必
要ないため、工程数を削減することが可能である。本発明に用いる有機半導体材料として
は、その骨格が共役二重結合から構成されるπ電子共役系の高分子材料が望ましい。代表
的には、ポリチオフェン、ポリ（３−アルキルチオフェン）、ポリチオフェン誘導体、ペ
ンタセン等の可溶性の高分子材料を用いることができる。
その他にも本発明に用いることができる有機半導体材料としては、可溶性の前駆体を成
膜した後で処理することにより第２の半導体領域を形成することができる材料がある。な
お、このような前駆体を経由する有機半導体材料としては、ポリチエニレンビニレン、ポ
リ（２，５−チエニレンビニレン）、ポリアセチレン、ポリアセチレン誘導体、ポリアリ
レンビニレンなどがある。
前駆体を有機半導体に変換する際には、加熱処理だけではなく塩化水素ガスなどの反応
触媒を添加することがなされる。また、これらの可溶性有機半導体材料を溶解させる代表
的な溶媒としては、トルエン、キシレン、クロロベンゼン、ジクロロベンゼン、アニソー
ル、クロロホルム、ジクロロメタン、γブチルラクトン、ブチルセルソルブ、シクロヘキ
サン、ＮＭＰ（Ｎ−メチル−２−ピロリドン）、シクロヘキサノン、２−ブタノン、ジオ
キサン、ジメチルホルムアミド（ＤＭＦ）または、ＴＨＦ（テトラヒドロフラン）などを
適用することができる。
なお、第１の半導体領域３１２に有機半導体を用いた場合、第３の半導体領域３２１の
代わりに、ポリアセチレン、ポリアニリン、ＰＥＤＯＴ(poly-ethlyenedioxythiophen)、
ＰＳＳ（poly-styrenesulphonate）のような有機導電性材料で形成される導電膜を形成す
ることができる。導電膜は、コンタクト層、又はソース電極及びドレイン電極として機能
する。
また、第３の半導体領域３２１の代わりに、金属元素で形成される導電膜を用いること
ができる。この場合、多くの有機半導体材料が電荷を輸送する材料がキャリアとして正孔
を輸送するｐ型半導体であることからその半導体膜とオーミック接触を取るために仕事関
数の大きい金属を用いることが望ましい。
具体的には、金や白金、クロム、パラジウム、アルミニウム、インジウム、モリブデン
、ニッケル等の金属又は合金等が望ましい。これらの金属又は合金材料を用いた導電性ペ
ーストを用いて印刷法やロールコーター法、液滴吐出法で形成することができる。
さらには、有機半導体材料で形成される第１の半導体領域、有機導電性材料で形成され
る導電膜、及び金属元素で形成される導電膜を積層してもよい。
なお、第１の半導体領域３１２がＳＡＳで形成されている場合、本実施形態のように、
ソース領域及びドレイン領域がゲート電極を覆っている構造のほかに、ソース領域及びド
レイン領域の端部とゲート電極の端部が一致しているいわゆるセルフアライン構造とする
ことができる。さらには、ソース領域及びドレイン領域がゲート電極を覆わず、一定の距
離を隔てて形成されている構造とすることができる。この構造の場合、オフ電流を低減す
ることができるため、該ＴＦＴを表示装置のスイッチング素子として用いた場合、コント
ラストを向上させることができる。さらに、第２の半導体領が域複数のゲート電極を覆う
いわゆるマルチゲート構造のＴＦＴとしても良い。この場合も、オフ電流を低減すること
ができる。
次に、ソース電極及びドレイン電極３１４上に、パッシベーション膜を成膜することが
好ましい。パッシベーション膜は、プラズマＣＶＤ法又はスパッタリング法などの薄膜形
成法を用い、窒化珪素、酸化珪素、窒化酸化珪素、酸化窒化珪素、酸化窒化アルミニウム
、または酸化アルミニウム、ダイアモンドライクカーボン（ＤＬＣ）、窒素含有炭素（Ｃ
Ｎ）、その他の絶縁性材料を用いて形成することができる。
次に、塗れ性の低い第２のマスクパターン３２２を形成する。第２のマスクパターンは
、後に形成される層間絶縁膜を形成するためのマスクパターンである。第２のマスクパタ
ーンは、第１実施形態に示される第１のマスクパターン１０３と同様の材料を用いて形成
する。
次に、第２のマスクパターン以外の領域に、絶縁性材料を塗布して塗れ性の高い層間絶
縁膜３２３を形成する。第２のマスクパターン３２２は層間絶縁膜３２３と比較して塗れ
性が低く、所望の形状を有する層間絶縁膜が形成される。層間絶縁膜３２３の材料として
は、アクリル樹脂、ポリイミド樹脂、ポリエステル樹脂、エポキシ樹脂、ポリエーテル、
ポリウレタン，シロキサンポリマー、ポリシラザンを適宜用いることができる。
次に、図３（Ｄ）に示すように、酸素を用いたアッシングにより第２のマスクパターン
３２２を除去し、ソース電極及びドレイン電極３１３、３１４を露出する。なお、ソース
電極及びドレイン電極上にパッシベーション膜を成膜した場合は、該パッシベーション膜
も除去する。次に、ソース電極及びドレイン電極それぞれに接続する導電膜３３１を形成
する。ここでは、液滴吐出法により導電材料を溶媒に溶解又は分散したペーストを吐出し
、焼成して導電膜を形成する。導電膜の導電材料としては、ソース電極及びドレイン電極
と同様の材料を用いるこことができる。なお、導電膜３３１は、接続配線又は画素電極と
して機能する。
以上の工程により、チャネルエッチ型ＴＦＴを作製することができる。
（第５実施形態）
本実施形態においては、チャネル保護型（チャネルストッパ型）ＴＦＴの作製工程につ
いて図４を用いて示す。
図４（Ａ）に示すように、第４実施形態と同様に基板１０１上にゲート電極３０１、ゲ
ート絶縁膜３０２、及び第１の半導体膜３０３を形成する。
次に、第１の半導体膜３０３上であって、且つゲート電極３０１に重畳する領域に保護
膜４０１を形成する。形成方法及び材料は、第４実施形態に示す第１のマスクパターン３
０５と同様のものを用いることができる。
次に、第４実施形態と同様に第２の半導体膜（導電性を有する半導体膜）３０４を成膜
する。次に、第１のマスクパターン３０５を第４実施形態と同様に形成する。
次に、図４（Ｂ）に示すように、第１のマスクパターンを用いて、第１の半導体膜をエ
ッチングして第１の半導体領域３１２を形成し、第２の半導体膜をエッチングして、第２
の半導体領域３１３を形成する。次に、第２の半導体領域３１３上にソース電極及びドレ
イン電極３１４を形成する。
次に、図４（Ｃ）に示すように、ソース電極及びドレイン電極３１４をマスクとして、
第２の半導体領域をエッチングして保護膜４０１を露出させると共に、第２の半導体膜を
分断し、ソース領域及びドレイン領域３２１を形成する。なお、本実施形態では、ソース
電極及びドレイン電極を用いて第２の半導体膜をエッチングしたが、この工程に限定され
るものではなく、上記に示した第１のマスクパターンと同様にマスクを形成して該半導体
膜を選択的にエッチングしてもよい。
次に、図４（Ｄ）に示すように、ソース電極及びドレイン電極３１４上にパッシベーシ
ョン膜を成膜する。次に、塗れ性の低い第２のマスクパターン３２２を形成した後、塗れ
性の高い絶縁材料を用いて層間絶縁膜３２３を形成する。
次に、図４（Ｅ）に示すように、第２のマスクパターン３２２を除去した後、第４実施
形態と同様にソース電極及びドレイン電極３１４に接続する導電膜３３１を形成する。
以上の工程により、チャネル保護型ＴＦＴを形成することができる。保護膜４０１はチ
ャネル保護膜として機能するため、不純物が添加された半導体膜をエッチングする際、チ
ャネル領域となる第１の半導体領域のオーバーエッチング等による損傷を防止することが
できる。これによって、安定した特性で高移動度化が可能なＴＦＴを得ることができる。
（第６実施形態）
本実施形態においては、順スタガ型ＴＦＴの作製工程について図５を用いて示す。
図５（Ａ）に示すように、基板１０１上にソース電極及びドレイン電極５０１を形成する
。ソース電極及びドレイン電極５０１の材料は、第４実施形態に示したソース電極及びド
レイン電極３１４と同様のものを適宜用いる。形成方法としては、液滴吐出法、印刷法、
電界メッキ法、ＰＶＤ法、ＣＶＤ法を用いる。なお、ＰＶＤ法またはＣＶＤ法を用いた場
合、第３実施形態の手法またはフォトリソグラフィー工程によって、マスクパターンを形
成し、所望の形状にエッチングする。
次に、１３属又は１５属の不純物を有する導電性を有する第１の半導体膜５０２を成膜す
る。第１の半導体膜５０２は、第４実施形態の第２の半導体膜３０３と同様の形成方法を
適宜適用する。次に、ソース電極及びドレイン電極５０１の間及びソース電極及びドレイ
ン電極上の第１の半導体膜５０２の一部をエッチングするための第１のマスクパターン５
０３を形成する。第１のマスクパターンは、第４実施形態の第１のマスクパターン３０５
と同様の材料及び作製方法を適宜用いて形成する。
次に、図５（Ｂ）に示すように、第１のマスクパターン５０３により第１の半導体膜を公
知の手法によりエッチングしてソース領域及びドレイン領域５１１を形成する。次に、第
２の半導体膜５１２及びゲート絶縁膜５１３を順次成膜する。第２の半導体膜５１２及び
ゲート絶縁膜５１３はそれぞれ、第４実施形態に示した第１の半導体膜３０３及びゲート
絶縁膜３０２の材料及び作製方法を適宜用いる。
次に、ソース領域及びドレイン領域５１１の間にゲート電極５１４を形成する。次に、第
２のマスクパターン５１５を形成する。ゲート電極５１４及び第２のマスクパターン５１
５はそれぞれ、第４実施形態に示すゲート電極３０１及び第１のマスクパターン３０５の
材料及び形成方法を適宜適用する。
次に、図５（Ｃ）に示すように、第２のマスクパターン５１５を用いて、ゲート絶縁膜５
１３をエッチングしゲート絶縁膜５２１を形成し、第２の半導体膜５１２をエッチングし
て半導体領域５２２を形成すると共にソース電極及びドレイン電極５０１の一部を露出す
る。
次に、図５（Ｄ）に示すように、露出されたソース電極及びドレイン電極５０１表面に、
塗れ性の低い第３のマスクパターン５３１を形成した後、塗れ性の高い材料を用いて層間
絶縁膜３２３を形成する。第３のマスクパターン５３１は、第４実施形態に示す第２のマ
スクパターン３２２の材料及び形成方法を適宜用いる。
次に、図５（Ｅ）に示すように、第３のマスクパターン５３１を除去した後、導電膜３３
１を形成する。
以上の工程により、順スタガ型ＴＦＴを形成することができる。
（第７実施形態）
本実施形態においては、トップゲートのコプレナー構造のＴＦＴの作製工程について図６
を用いて示す。
図６（Ａ）に示すように、基板上１００に第１の絶縁膜６０２を成膜する。第１の絶縁
膜としては、基板１０１からの不純物が後に形成されるＴＦＴに侵入するのを防止するた
めのものであり、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜等の膜を、
ＰＶＤ法、ＣＶＤ法等の公知の手法により成膜する。なお、基板１０１から不純物がＴＦ
Ｔに侵入しない材料、代表的には石英等で形成されている場合には、第１の絶縁膜６０２
を成膜する必要はない。
次に、第１の絶縁膜６０２上に半導体領域６０３を形成する。半導体領域６０３は、第
４実施形態で示される第１の半導体膜３０３を、第３実施形態、若しくは公知のエッチン
グ法により所望の形状にエッチングして形成する。
次に、半導体領域６０３上に１３属又は１５属の不純物を有する溶液６０４を液滴吐出
法に吐出した後、レーザ光６０５を照射する。この工程により、図６（Ｂ）に示されるよ
うに、導電性を有する半導体領域（ソース領域及びドレイン領域）６１１を形成すること
ができる。このため、１３属又は１５属の不純物を有する溶液は、後のソース領域及びド
レイン領域となる半導体領域上に吐出することが好ましい。
次に、図６（Ｂ）に示すように、ソース領域及びドレイン領域６１１上に塗れ性の低い
第１のマスクパターン６１２を形成する。第１のマスクパターン６１２は、後に形成され
るゲート絶縁膜及び層間絶縁膜の形成を妨げるためのものであるので、後のコンタクトホ
ール及び接続配線を形成する領域に吐出することが好ましい。第１のマスクパターン６１
２は、第４実施形態で示される第２のマスクパターン３２２と同様の材料及び形成方法を
適宜用いる。
次に、シロキサンポリマー、ポリシラザン等の有機ＳＯＧ、無機ＳＯＧ等の塗れ性の高
い材料を液滴吐出法又は塗布法により形成し、乾燥及び焼成を行ってゲート絶縁膜６１３
を形成する。なお、有機ＳＯＧ、無機ＳＯＧ等は塗れ性が高いため、第１のマスクパター
ン６１２で弾かれる。また、該工程において、第１のマスクパターン６１２は乾燥され、
図６（Ｃ）に示すように、半導体領域６０３中又は表面に第１のマスクパターンの組成物
６２２が残存する。
次に、図６（Ｃ）に示すように、半導体領域６０３上において、ソース領域及びドレイ
ン領域６１１の間であって、ゲート絶縁膜６１３上にゲート電極６２１を形成する。ゲー
ト電極６２１は、第４実施形態に示されるゲート電極３０１と同様の材料及び作製方法を
適宜用いる。
次に、塗れ性の高い絶縁材料を塗布して層間絶縁膜３２３を形成する。第１のマスクパ
ターンの組成物６２２は塗れ性が低いため、塗れ性の高い絶縁材料は弾かれる。このため
、選択的に層間絶縁膜３２３を形成することができる。
次に、導電膜３３１を形成する。
以上の工程により、トップゲートのコプレナー構造のＴＦＴを形成することができる。
（第８実施形態）
本実施形態においては、トップゲートのコプレナー構造のＴＦＴの作製工程について、
第７実施形態と異なる作製工程を、図２５を用いて説明する。第７実施形態では、塗布法
又は液滴吐出法によりゲート絶縁膜を形成したＴＦＴについて述べたが、本実施形態では
、ＣＶＤ法又はＰＶＤ法でゲート絶縁膜を成膜したＴＦＴについて示す。
図２５（Ａ）に示すように、第７実施形態と同様に半導体領域６０３を形成し、半導体
領域６０３上に１３属又は１５属の不純物を有する溶液６０４を液滴吐出法に吐出した後
、レーザ光６０５を照射し、図２５（Ｂ）に示すように、導電性を有する半導体領域（ソ
ース領域及びドレイン領域）６１１を形成する。
次に、半導体領域及び第１の絶縁膜６０２上に、ＣＶＤ法又はＰＶＤ法によってゲート
絶縁膜７１３を成膜する。この場合は、基板表面上全面にゲート絶縁膜が成膜される。次
に、半導体領域６０３上において、ソース領域及びドレイン領域６１１の間であって、ゲ
ート絶縁膜７１３上にゲート電極６２１を形成する。
次に、図２５（Ｃ）に示すように、ソース領域及びドレイン領域６１１とゲート絶縁膜
７１３が重畳する領域に、塗れ性の低い第１のマスクパターン６１２を形成する。第１の
マスクパターン６１２は、後に形成される層間絶縁膜の形成を妨げるためのものであるの
で、後のコンタクトホール及び接続配線を形成する領域に吐出することが好ましい。次に
、塗れ性の高い絶縁材料を塗布して層間絶縁膜３２３を形成する。第１のマスクパターン
は塗れ性が低いため、塗れ性の高い絶縁材料は第１のマスクパターン６１２に弾かれる。
次に、図２５（Ｄ）に示すように、層間絶縁膜３２３をマスクとして、酸素を用いたア
ッシングにより第１のマスクパターン６１２を除去し、ゲート絶縁膜７１３の一部を露出
する。次に、ゲート絶縁膜の露出された領域をエッチングして、ソース領域及びドレイン
領域を露出する。次に、ソース領域及びドレイン領域それぞれに接続する導電膜３３１を
形成する。
以上の工程により、トップゲートのコプレナー構造のＴＦＴを形成することができる。
また、同様のコンタクトホールを形成する工程及び公知の手法により、ボトムゲートのコ
プレナー構造のＴＦＴを形成することができる。
（第９実施形態）
本実施形態では、上記実施形態におけるマスクパターン形成に用いることができる液滴吐
出装置の一態様について説明する。図２０において、基板１９００上において、１つのパ
ネル１９３０が形成される領域を点線で示す。
液滴吐出手段１９０５は、ヘッドを有し、ヘッドは複数のノズルを有する。本実施の形
態では、十個のノズルが設けられたヘッドを三つ（１９０３ａ、１９０３ｂ、１９０３ｃ
）有する場合で説明するが、ノズルの数や、ヘッドの数は処理面積や工程等により設定す
ることができる。
ヘッドは、制御手段１９０７に接続され、制御手段がコンピュータ１９１０により制御
することにより、予め設定されたパターンを描画することができる。描画するタイミング
は、例えば、ステージ１９３１上に固定された基板１９００等に形成されたマーカー１９
１１を基準点として行えばよい。また、基板１９００の縁を基準点として行ってもよい。
これら基準点をＣＣＤなどの撮像手段１９０４で検出し、画像処理手段１９０９にてデジ
タル信号に変換させる。デジタル変化された信号をコンピュータ１９１０で認識して、制
御信号を発生させて制御手段１９０７に送る。このようにパターンを描画するとき、パタ
ーン形成面と、ノズルの先端との間隔は、０．１ｃｍ〜５ｃｍ、好ましくは０．１ｃｍ〜
２ｃｍ、さらに好ましくは０．１ｃｍ前後とするとよい。このように間隔を短くすること
により、液滴の着弾精度が向上する。
このとき、基板１９００上に形成されるパターンの情報は記憶媒体１９０８に格納され
ており、この情報を基にして制御手段１９０７に制御信号を送り、各ヘッド１９０３ａ、
１９０３ｂ、１９０３ｃを個別に制御することができる。すなわち、ヘッド１９０３ａ、
１９０３ｂ、１９０３ｃが有する各ノズルから異なる組成物を吐出することができる。例
えばヘッド１９０３ａ、１９０３ｂが有するノズルは絶縁膜材料を有する組成物を吐出し
、ヘッド１９０３ｃが有するノズルは導電膜材料を有する組成物を吐出することができる
。
さらに、ヘッドが有する各ノズルを個別に制御することもできる。ノズルを個別に制御
することができるため、特定のノズルから異なる材料を有する組成物を吐出することがで
きる。例えば同一ヘッド１９０３ａに、導電膜材料を有する組成物を吐出するノズルと、
絶縁膜材料を有する組成物を吐出するノズルとを設けることができる。
なお、ノズルは組成物が充填されたタンクと接続されている。
また、層間絶縁膜の形成工程のように大面積に対して液滴吐出処理を行う場合、層間絶
縁膜材料を有する組成物を全ノズルから吐出させるとよい。さらに、複数のヘッドが有す
る全ノズルから、層間絶縁膜材料を有する組成物を吐出するとよい。その結果、スループ
ットを向上させることができる。もちろん、層間絶縁膜形成工程において、一つのノズル
から層間絶縁膜材料を有する組成物を吐出し、複数走査することにより大面積に対して液
滴吐出処理を行ってもよい。
そしてヘッドをジグザグ又は往復させ、大型マザーガラスに対するパターン形成を行う
ことができる。このとき、ヘッドと基板を相対的に複数回走査させればよい。ヘッドを基
板に対して走査するとき、進行方向に対してヘッドを斜めに傾けるとよい。
ヘッドの幅は、大型マザーガラスから複数のパネルを形成する場合、ヘッドの幅は１つ
のパネルの幅と同程度とすると好ましい。１つのパネル１９３０が形成される領域に対し
て一回の走査でパターン形成することができ、高いスループットが期待できるからである
。
また、ヘッドの幅は、パネルの幅より小さくしてもよい。このとき、複数の幅の小さな
ヘッドを直列に配置し、１つのパネルの幅と同程度としてもよい。複数の幅の小さなヘッ
ドを直列に配置することにより、ヘッドの幅が大きくなるにつれて懸念されるヘッドのた
わみの発生を防止することができる。もちろん、幅の小さなヘッドを複数回走査すること
により、パターン形成を行ってもよい。
このような液滴吐出法により溶液の液滴を吐出する工程は、減圧下で行うと好ましい。
溶液を吐出して被処理物に着弾するまでの間に、該溶液の溶媒が蒸発し、溶液の乾燥と焼
成の工程を省略することができるからである。また、減圧下で行うと、導電体の表面に酸
化膜などが形成されないため好ましい。また溶液を滴下する工程は、窒素雰囲気中や有機
ガス雰囲気中で行ってもよい。
また、液滴吐出法として、ピエゾ方式を用いることができる。ピエゾ方式は、液滴の制
御性に優れインク選択の自由度の高いことからインクジェットプリンターでも利用されて
いる。なお、ピエゾ方式には、ベンダー型、（代表的にはＭＬＰ（Multi Layer Piezo）
タイプ）とピストン型（代表的にはＭＬＣｈｉｐ（Multi Layer Ceramic Hyper Integrat
ed Piezo Segments）タイプ）、サイドウォール型、ルーフウォール型がある。また溶液
の溶媒によっては、発熱体を発熱させ気泡を生じさせ溶液を押し出す、いわゆるサーマル
方式を用いた液滴吐出法でもよい。
次に、アクティブマトリクス基板及びそれを有する表示パネルの作製方法について図８
〜図１３を用いて説明する。本実施例では、表示パネルとして液晶表示パネルを用いて説
明する。図８〜１０は、画素部及び接続端子部の縦断面構造を模式的に示したものであり
、Ａ−Ｂ及びＣ−Ｄに対応する平面構造を図１１〜１３に示す。
図８（Ａ）に示すように、基板８００表面を４００度で酸化して膜厚１００ｎｍの絶縁
膜８０１を形成する。この絶縁膜は、後に形成する導電膜のエッチングストッパー膜の機
能を果たす。次に、絶縁膜８０１上に第１の導電膜８０２を成膜し、第１の導電膜上に液
滴吐出法により第１のマスクパターン８０３〜８０５を形成する。基板８００には、旭硝
子社製ＡＮ１００ガラス基板を用い、第１の導電膜８０２には、タングステンターゲット
及びアルゴンガスを用いてスパッタリング法により膜厚１００ｎｍのタングステン膜を成
膜する。第１のマスクパターンには、ポリイミドを液滴吐出法により吐出し、２００度３
０分加熱して焼成する。第１のマスクパターンは、後に形成されるゲート配線、ゲート電
極及び接続導電膜上に吐出する。
次に、図８（Ｂ）に示すように、第１のマスクパターン８０３〜８０５を用いて第１の
導電膜の一部をエッチングして、ゲート配線８１１、ゲート電極８１２、及び接続導電膜
８１３を形成する。この後、第１のマスクパターン８０３〜８０５を、剥離液を用いて剥
離する。
次に、プラズマＣＶＤ法によりゲート絶縁膜８１４を成膜する。ゲート絶縁膜８１４と
しては、４００度で加熱したチャンバーでＳｉＨ4とＮ2Ｏ（流量比ＳｉＨ4：Ｎ2Ｏ＝１:
２００）を用いたプラズマＣＶＤ法により、膜厚１１０ｎｍの酸化窒化珪素膜（Ｈ:１.８
％, Ｎ:２.６％, Ｏ:６３.９％, Ｓｉ:３１.７％）を成膜する。
次に、第１の半導体膜８１５及びｎ型を呈する第２の半導体膜８１６を成膜する。第１の
半導体膜８１５としては、プラズマＣＶＤ法により膜厚１５０ｎｍのアモルファスシリコ
ン膜を成膜する。次に、アモルファスシリコン膜の表面の酸化膜を除去した後、シランガ
スとフォスフィンガスを用いて膜厚５０ｎｍのセミアモルファスシリコン膜を成膜する。
次に、第２の半導体膜上に第２のマスクパターン８１７、８１８を形成する。第２のマ
スクパターンは、ポリイミドを液滴吐出法により第２の半導体膜８１６上に吐出し、２０
０度３０分加熱して形成する。第２のマスクパターン８１７は、後の半導体領域が形成さ
れる領域上に吐出する。
次に、図８（Ｃ）に示すように、第２のマスクパターンを用いて第２の半導体膜８１６
をエッチングして、第１の半導体領域８２１、８２２（ソース及びドレイン領域）を形成
する。第２の半導体膜８１６は、流量比がＣＦ4：Ｏ2＝１０:９の混合ガスを用いてエッ
チングする。この後、第２のマスクパターン８１７、８１８を、剥離液を用いて剥離する
。
次に、第３のマスクパターン８２３を形成する。第３のマスクパターンは、ポリイミド
を液滴吐出法により第１の半導体領域８２１、８２２及び第１の半導体膜８１５の一部の
上に吐出し、２００度３０分加熱して形成する。
次に、図８（Ｄ）に示すように、第３のマスクパターン８２３を用いて第１の半導体膜
８１５をエッチングして、第２の半導体領域８３１を形成する。なお、図８（Ｄ）は縦断
面構造を模式的に示し、Ａ−Ｂ及びＣ−Ｄに対応する平面構造を図１１に示すので同時に
参照する。この後、第３のマスクパターン８２３を、剥離液を用いて剥離する。
次に、図８（Ｅ）に示すように、塗れ性の低い第４のマスクパターン８３２を形成する
。塗れ性の低い第４のマスクパターンは、液滴吐出法によりゲート絶縁膜８１４と接続導
電膜８１３とが重畳する領域に、フッ素系シランカップリング剤を溶媒に溶解した溶液を
吐出して形成する。なお、第４のマスクパターン８３２は、後のドレイン電極と接続導電
膜８１３とが接続する領域にコンタクトホールを形成するための第５のマスクパターンを
形成するための保護膜である。
次に、塗れ性の高い材料を用いて第５のマスクパターン８３３を形成する。第５のマス
クパターンは、第１のコンタクトホールを形成するためのマスクであり、ポリイミドを液
滴吐出法により吐出し、２００度で３０分加熱して形成する。このとき、第４のマスクパ
ターン８３２は塗れ性が低く、第５のマスクパターン８３３は塗れ性が高いため、第４の
マスクパターンが形成される領域には、第５のマスクパターン８３３は形成されない。
次に、図９（Ａ）に示すように、酸素アッシングにより第４のマスクパターン８３２を
除去してゲート絶縁膜の一部を露出する。次に、第５のマスクパターン８３３を用いて、
露出されたゲート絶縁膜をエッチングする。ゲート絶縁膜は、ＣＨＦ3を用いてエッチン
グする。この後、酸素アッシング及び剥離液を用いたエッチングにより第５のマスクパタ
ーンを剥離する。
次に、ソース配線８４１及びドレイン配線８４２を液滴吐出法で形成する。このとき、
ドレイン配線８４２は、第２の半導体領域８２２及び接続導電膜８１３に接続されるよう
に形成する。ソース配線８４１、及びドレイン配線８４２は、Ａｇ(銀)粒子が分散された
溶液を吐出し、１００度３０分加熱して乾燥した後、酸素濃度１０％の雰囲気中で２３０
度１時間加熱して焼成する。次に、保護膜８４３を成膜する。保護膜は、シリコンターゲ
ット、及びスパッタリングガスとしてアルゴン並びに窒素（流量比Ａｒ：Ｎ2＝１：１）
を用いたスパッタリング法により、膜厚１００ｎｍの窒化珪素膜を成膜する。
なお、図９（Ａ）のＡ−Ｂ及びＣ−Ｄに対応する平面図を図１２に示す。
次に、図９（Ｂ）に示すように、保護膜８４３と接続導電膜８１３とが重畳する領域、
及びゲート配線並びにソース配線が接続端子と接続する領域に、塗れ性の低い第６のマス
クパターン８５１、８５２を形成した後、層間絶縁膜８５３を形成する。第６のマスクパ
ターンは、後に形成する層間絶縁膜のマスクである。第６のマスクパターンとして、液滴
吐出法によりフッ素系シランカップリング剤を溶媒に溶解した溶液を吐出し、層間絶縁膜
８５３として、液滴吐出法により塗れ性の高い絶縁材料であるポリイミドを吐出した後、
２００度３０分の加熱及び３００℃１時間の加熱により、両方を焼成する。
次に、図９（Ｃ）に示すように、ＣＦ4、Ｏ2、及びＨｅの混合ガス（流量比ＣＦ4：Ｏ2
：Ｈｅ=８：１２：７）を用いて第６のマスクパターン８５１をエッチングした後、保護
膜８４３及びゲート絶縁膜８１４の一部をエッチングして、第２のコンタクトホールを形
成する。このエッチング工程において、ゲート配線並びにソース配線が接続端子と接続す
る領域の保護膜８４３及びゲート絶縁膜８１４をエッチングする。
次に、第２の導電膜８６１を成膜した後、第７のマスクパターンを形成する。第２の導
電膜は、スパッタリング法により膜厚１１０ｎｍの酸化珪素を含むインジウム錫酸化物（
ＩＴＯ）を成膜し、後に画素電極を形成する領域にポリイミドを液滴吐出法により滴下し
、２００度で３０分加熱する。
本実施例では、透過型の液晶表示パネルを作製するため、画素電極を、酸化珪素を含む
ＩＴＯで形成したが、これに代わってインジウム錫酸化物（ＩＴＯ）、酸化亜鉛（ＺｎＯ
）、酸化スズ（ＳｎＯ2）などを含む組成物により所定のパターンを形成し、焼成によっ
て画素電極を形成しても良い。また、反射型の液晶表示パネルを作製する場合には、Ａｇ
（銀）、Ａｕ（金）、Ｃｕ（銅））、Ｗ（タングステン）、Ａｌ（アルミニウム）等の金
属の粒子を主成分とした組成物を用いることができる。
次に、図９（Ｄ）に示すように、第７のマスクパターンを用いて第２の導電膜をエッチ
ングして画素電極８７１を形成する。このエッチング工程において、ゲート配線並びにソ
ース配線が接続端子と接続する領域に形成された第２の導電膜もエッチングする。この後
、第７のマスクパターンを、剥離液を用いて剥離する。なお、図９（Ｄ）のＡ−Ｂ及びＣ
−Ｄに対応する平面図を図１３に示す。
画素電極８７１は、第２のコンタクトホールにおいて、接続導電膜８１３と接続してい
る。接続導電膜８１３は、ドレイン配線８４２と接続しているため、画素電極８７１とド
レイン配線８４２とは、電気的に接続している。本実施例においては、ドレイン配線８４
２は銀（Ａｇ）で形成されており、画素電極８７１は酸化珪素を含むＩＴＯで形成されて
いるが、これらが直接接続していないため、銀が酸化されず、コンタクト抵抗を高めずと
も、ドレイン配線と画素電極とを電気的に接続することができる。
また、画素電極を形成する他の方法としては、選択的に導電材料を含む溶液を液滴吐出法
で滴下して、エッチング工程無しに画素電極を形成することができる。さらには、後に画
素電極が形成されない領域に塗れ性の低いマスクパターンを形成した後、導電性を有する
溶液を吐出して、画素電極を形成することができる。この場合、マスクパターンは、酸素
を用いたアッシングで除去することができる。また、マスクパターンを除去せず、残存さ
せておいてもよい。
以上の工程により、アクティブマトリクス基板を形成することができる。
次に、図１０（Ａ）に示すように、画素電極８７１を覆うように印刷法やスピンコート法
により、絶縁膜を成膜し、ラビングを行って配向膜８７２を形成する。なお、配向膜８７
２は、斜方蒸着法により形成することもできる。次に、画素を形成した周辺の領域に液滴
吐出法によりシール材８７３を形成する。
次に、図１０（Ｂ）に示すように、ディスペンサ式（滴下式）により、シール材８７３で
形成された閉ループ内側に、液晶材料を滴下する。
ここで、図２８を用いてアクティブマトリクス基板に液晶滴下法により液晶材料を滴下す
る工程を示す。図２８（Ａ）は、ディスペンサ２７０１によって液晶材料を滴下する工程
の斜視図であり、図２８（Ｂ）は、図２８（Ａ）のＡ―Ｂにおける断面図である。
シール材２７０２で囲まれた画素部２７０３を覆うように液晶材料２７０４を液晶ディス
ペンサ２７０１から滴下、または、吐出させている。液晶ディスペンサ２７０１を移動さ
せてもよいし、液晶ディスペンサ２７０１を固定し、基板２７００を移動させることによ
って液晶層を形成することができる。また、複数の液晶ディスペンサ２７０１を設置して
一度に液晶を滴下してもよい。
図２８（Ｂ）に示すように、シール材２７０２で囲まれた領域のみに選択的に液晶材料
２７０４を滴下、または吐出させている。
次に、真空中で、配向膜８８３及び対向電極８８２が設けられた対向基板８８１と貼り合
わせ、紫外線硬化を行って、液晶材料を充填して液晶層８８４を形成する。
シール材８７３には、フィラーが混入されていてもよく、さらに、対向基板にはカラー
フィルタや遮蔽膜（ブラックマトリクス）などが形成されていても良い。また、液晶層８
８４を形成する方法として、ディスペンサ式（滴下式）の代わりに、対向基板を貼り合わ
せてから毛細管現象を用いて液晶材料を注入するディップ式(汲み上げ式)を用いることが
できる。
また、ここでは画素部に液晶材料を滴下したが、対向基板側に液晶材料を滴下した後、
画素部を有する基板を張り合わせても良い。
次に、図１０（Ｃ）に示すように、ゲート配線８１１、ソース配線（図示しない）それ
ぞれに、異方性導電膜８８５を介して接続端子（ゲート配線に接続される接続端子８８６
、ソース配線に接続される接続端子は図示せず。）を貼り付けて液晶表示パネルを形成す
ることができる。
なお、層間絶縁膜８５３及び配向膜８７２を、基板全面に形成することができる。この
場合、シール材を形成する前に、液滴吐出法によりマスクを形成した後、公知のエッチン
グ法により、これらの絶縁膜を除去して、ソース配線及びゲート配線を露出する。
以上の工程により液晶表示パネルを作製することができる。なお、静電破壊防止のため
の保護回路、代表的にはダイオードなどを、接続端子とソース配線（ゲート配線）の間、
または画素部に設けてもよい。この場合、上記したＴＦＴと同様の工程で作製し、画素部
のゲート配線とダイオードのドレイン又はソース配線とを接続することにより、静電破壊
を防止することができる。
なお、第１実施形態乃至第９実施形態のいずれをも本実施例に適用することができる。
また、本実施例では、表示パネルとして液晶表示パネルの作製方法を示したが、これに限
られるものではなく、有機材料又は無機材料で形成された発光物質を発光層として有する
発光表示装置、ＤＭＤ（Digital Micromirror Device；デジタルマイクロミラーデバイス
）、ＰＤＰ（Plasma Display Panel；プラズマディスプレイパネル）、ＦＥＤ（Field Em
ission Display；フィールドエミッションディスプレイ）、電気泳動表示装置（電子ペー
パー）等のアクティブ型表示パネルに適宜適用することができる。
本実施例では、パッシブマトリクス基板を用いる表示パネルについて、図２６を用いて
説明する。本実施例では、表示パネルとして、ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃ
ｅｎｃｅ）表示パネル（発光表示パネル）を用いて説明する。
図２６（Ａ）に示すように、透光性を有する基板２６０１上に、透光性導電膜で形成され
る第１の画素電極２６０２を形成する。第１の電極は、複数の第１の電極が平行に配置さ
れている。本実施例では、第１の電極として、ＩＴＯ、ＺｎＯ2を組成物として有する溶
液を平行に描画しながら吐出し焼成して、第１の画素電極を形成する。
次に、第１の画素電極２６０２上に、等間隔で第１の電極と直交した複数の第１の絶縁膜
２６０３を形成する。第１の絶縁膜としては、ＳｉＯ2、ＳｉＮ等の絶縁膜を成膜し、平
行にエッチングして形成する。
次に、図２６（Ｂ）に示すように、後に有機ＥＬ材料層が形成される領域、即ち隣り合う
第１の絶縁膜２６０３の一部及びその間の領域に、塗れ性の低いマスクパターン２６１１
を形成する。塗れ性の低いマスクパターンとして、ＦＡＳを有する溶液を液滴吐出法によ
り吐出して形成する。
なお、有機ＥＬ材料層には、無機材料で形成される材料を含む場合もある。
次に、塗れ性の低いマスクパターンが形成されていない領域、即ちマスクパターンの外縁
に、塗れ性の高い溶液吐出し、乾燥及び焼成をして第２の絶縁膜２６１２を形成する。本
実施例では、ポリイミドを吐出する。
なお、塗れ性の高い溶液の組成、粘度、表面張力等により図２６（Ｂ）に示すような、断
面が逆テーパー形状の第２の絶縁膜２６１２を形成することができる。
また、塗れ性の高い溶液の組成、粘度、表面張力等により図２７に示すように、断面が順
テーパ形状の第２の絶縁膜２６３１を形成することができる。
次に、図２６（Ｃ）に示すように、酸素を用いたアッシングにより、マスクパターン２６
１１を除去する。次に、有機ＥＬ材料を蒸着して、即ち隣り合う第１の絶縁膜２６０３及
びその間の領域に、有機ＥＬ材料層２６２１を形成する。この工程において、第２の絶縁
膜２６１２上にも、有機ＥＬ材料層２６２２が形成される。
次に、図２６（Ｄ）に示すように、導電材料を蒸着し、第２の画素電極２６２３を形成す
る。なお、この工程において、第２の絶縁膜２６１２上に形成された有機ＥＬ材料２６２
２上に、第２の導電材料２６２４が蒸着される。本実施例では、第２の画素電極はＡｌ、
Ａｌ-Ｌｉ合金、Ａｇ-Ｍｇ合金等で形成されている。
なお、第２の絶縁膜２６１２の断面が逆テーパー形状の場合、有機ＥＬ材料層２６２１及
び第２の画素電極２６２３は、第２の絶縁膜２６１２の頭部によって蒸着が妨げられる。
このため、公知のフォトリソグラフィー工程を用いずとも、第２の絶縁膜２６１２ごとに
分断することができる。
また、第２の絶縁膜２６３１が順テーパー形状の場合、液滴吐出法により、図２７（Ｂ）
に示すように、各第２の絶縁膜２６３１の間に、有機ＥＬ材料及び導電材料を有する溶液
をそれぞれ吐出して、有機ＥＬ材料２６２２及び第２の画素電極２６２３を形成すること
ができる。
この後、保護膜を成膜して有機ＥＬ表示パネルを作製することができる。
なお、第１実施形態乃至第９実施形態のいずれをも本実施例に適用することができる。
また、本実施例では、表示パネルとして有機ＥＬ表示パネルの作製方法を示したが、これ
に限られるものではなく、液晶表示装置、ＤＭＤ（Digital Micromirror Device；デジタ
ルマイクロミラーデバイス）、ＰＤＰ（Plasma Display Panel；プラズマディスプレイパ
ネル）、ＦＥＤ（Field Emission Display；フィールドエミッションディスプレイ）、電
気泳動表示装置（電子ペーパー）等のパッシブ型表示パネルに適宜適用することができる
。
本実施例において、公知のフォトリソグラフィーを用いずとも、有機ＥＬ材料層を絶縁す
る絶縁膜を形成することができる。
本実施例では、上記実施例に示した表示パネルへの駆動回路（信号線駆動回路１４０２及
び走査線駆動回路１４０３ａ、１４０３ｂ）の実装について、図１４を用いて説明する。
図１４（Ａ）に示すように、画素部１４０１の周辺に信号線駆動回路１４０２、及び走査
線駆動回路１４０３ａ、１４０３ｂを実装する。図１４（Ａ）では、信号線駆動回路１４
０２、及び走査線駆動回路１４０３ａ、１４０３ｂ等として、ＣＯＧ方式により、基板１
４００上にＩＣチップ１４０５を実装する。そして、ＦＰＣ（フレキシブルプリントサー
キット）１４０６を介して、ＩＣチップと外部回路とを接続する。
また、図１４（Ｂ）に示すように、ＳＡＳや結晶性半導体でＴＦＴを形成する場合、画素
部１４０１と走査線駆動回路１４０３ａ、１４０３ｂ等を基板上に一体形成し、信号線駆
動回路１４０２等を別途ＩＣチップとして実装する場合がある。図１４（Ｂ）において、
信号線駆動回路１４０２として、ＣＯＧ方式により、基板１４００上にＩＣチップ１４０
５を実装する。そして、ＦＰＣ１４０６を介して、ＩＣチップと外部回路とを接続する。
またさらに図１４（Ｃ）に示すように、ＣＯＧ方式に代えて、ＴＡＢ方式により信号線駆
動回路１４０２等を実装する場合がある。そして、ＦＰＣ１４０６を介して、ＩＣチップ
と外部回路とを接続する。図１４（Ｃ）において、信号線駆動回路をＴＡＢ方式により実
装しているが、走査線駆動回路をＴＡＢ方式により実装してもよい。
ＩＣチップをＴＡＢ方式により実装すると、基板に対して画素部を大きく設けることがで
き、狭額縁化を達成することができる。
ＩＣチップは、シリコンウェハを用いて形成するが、ＩＣチップの代わりにガラス基板上
にＩＣを形成したＩＣ（以下、ドライバＩＣと表記する）を設けてもよい。ＩＣチップは
、円形のシリコンウェハからＩＣチップを取り出すため、母体基板形状に制約がある。一
方ドライバＩＣは、母体基板がガラスであり、形状に制約がないため、生産性を高めるこ
とができる。そのため、ドライバＩＣの形状寸法は自由に設定することができる。例えば
、ドライバＩＣの長辺の長さを１５〜８０ｍｍとして形成すると、ＩＣチップを実装する
場合と比較し、必要な数を減らすことができる。その結果、接続端子数を低減することが
でき、製造上の歩留まりを向上させることができる。
ドライバＩＣは、基板上に形成された結晶質半導体を用いて形成することができ、結晶
質半導体は連続発振型のレーザ光を照射することで形成するとよい。連続発振型のレーザ
光を照射して得られる半導体膜は、結晶欠陥が少なく、大粒径の結晶粒を有する。その結
果、このような半導体膜を有するトランジスタは、移動度や応答速度が良好となり、高速
駆動が可能となり、ドライバＩＣに好適である。
本実施例では、上記実施例に示した表示パネルへの駆動回路（信号線駆動回路１４０２及
び走査線駆動回路１４０３ａ、１４０３ｂ）の実装方法について、図１５を用いて説明す
る。この実装方法としては、異方性導電材を用いた接続方法やワイヤボンディング方式等
を採用すればよく、その一例について図１５を用いて説明する。なお、本実施例では、信
号線駆動回路１４０２及び走査線駆動回路１４０３ａ、１４０３ｂにドライバＩＣを用い
た例を示す。ドライバＩＣの代わりに、適宜ＩＣチップを用いることができる。
図１５（Ａ）はアクティブマトリクス基板１７０１に、ＩＣドライバ１７０３が異方性
導電材を用いて実装された例を示す。アクティブマトリクス基板１７０１上には、ソース
配線又はゲート配線等の各配線（図示しない。）と該配線の取り出し電極である電極パッ
ト１７０２ａ、１７０２ｂが形成されている。
ドライバＩＣ１７０３表面には、接続端子１７０４ａ、１７０４ｂが設けられ、その周
辺部には保護絶縁膜１７０５が形成される。
アクティブマトリクス基板１７０１上には、ドライバＩＣ１７０３が異方性導電接着剤１
７０６で固定されており、接続端子１７０４ａ、１７０４ｂと電極パット１７０２ａ、１
７０２ｂはそれぞれ、異方性導電接着剤中に含まれる導電性粒子１７０７で電気的に接続
されている。異方性導電接着剤は、導電性粒子（粒径３〜７μｍ程度）を分散、含有する
接着性樹脂であり、エポキシ樹脂、フェノール樹脂等が挙げられる。また、導電性粒子（
粒径が数〜数百μｍ程度）は、金、銀、銅、パラジウム、又は白金から選ばれた一元素、
若しくは複数の元素の合金粒子で形成される。また、これらの元素の多層構造を有する粒
子でも良い。さらには、樹脂粒子に金、銀、銅、パラジウム、又は白金から選ばれた一元
素、若しくは複数の元素の合金がコーティングされた粒子でもよい。
また、異方性導電接着剤の代わりに、ベースフィルム上にフィルム状に形成された異方
性導電フィルムを転写して用いても良い。異方性導電フィルムも、異方性導電接着剤と同
様の導電性粒子が分散されている。異方性導電接着剤１７０６中に混入された導電性粒子
１７０７の大きさと密度を適したものとすることにより、このような形態でドライバＩＣ
をアクティブマトリクス基板に実装することができる。本実装方法は、図１４（Ａ）及び
図１４（Ｂ）のドライバＩＣの実装方法に適している。
図１５（Ｂ）は有機樹脂の収縮力を用いた実装方法の例であり、ドライバＩＣの接続端
子表面にＴａやＴｉなどでバッファ層１７１１ａ、１７１１ｂを形成し、その上に無電解
メッキ法などによりＡｕを約２０μｍ形成しバンプ１７１２ａ、１７１２ｂとする。ドラ
イバＩＣとアクティブマトリクス基板との間に光硬化性絶縁樹脂１７１３を介在させ、光
硬化して固まる樹脂の収縮力を利用して電極間を圧接して実装することができる。本実装
方法は、図１４（Ａ）及び図１４（Ｂ）のドライバＩＣの実装方法に適している。
また、図１５（Ｃ）で示すように、アクティブマトリクス基板１７０１にドライバＩＣ
１７０３を接着剤１７２１で固定して、ワイヤ１７２２ａ、１７２２ｂによりドライバＩ
Ｃの接続端子と配線基板上の電極パット１７０２ａ、１７０２ｂとを接続しても良い。そ
して有機樹脂１７２３で封止する。本実装方法は、図１４（Ａ）及び図１４（Ｂ）のドラ
イバＩＣの実装方法に適している。
また、図１５（Ｄ）で示すように、ＦＰＣ（Flexible printed circuit）１７３１上の
配線１７３２と、導電性粒子１７０８を含有する異方性導電接着剤１７０６を介してドラ
イバＩＣ１７０３を設けてもよい。この構成は、携帯端末等の筐体の大きさが限られた電
子機器に用いる場合に大変有効である。本実装方法は、図１４（Ｃ）のドライバＩＣの実
装方法に適している。
なお、ドライバＩＣの実装方法は、特に限定されるものではなく、公知のＣＯＧ方法やワ
イヤボンディング方法、或いはＴＡＢ方法、半田バンプを用いたリフロー処理を用いるこ
とができる。なお、リフロー処理を行う場合は、ドライバＩＣ又はアクティブマトリクス
基板に用いられる基板が耐熱性の高いプラスチック、代表的にはポリイミド基板、ＨＴ基
板（新日鐵化学社製）、極性基のついたノルボルネン樹脂からなるＡＲＴＯＮ（ＪＳＲ製
）等を用いることが好ましい。
実施例４に示される液晶表示パネルにおいて、半導体膜をＳＡＳで形成することによっ
て、図１４（Ｂ）及び図１４（Ｃ）に示すように、走査線側の駆動回路を基板１４００上
に形成した場合の、駆動回路について説明する。
図２１は、１〜１５ｃｍ2／Ｖ・ｓｅｃの電界効果移動度が得られるＳＡＳを使ったｎ
チャネル型のＴＦＴで構成する走査線側駆動回路のブロック図を示している。
図２１において１５００で示すブロックが１段分のサンプリングパルスを出力するパル
ス出力回路に相当し、シフトレジスタはｎ個のパルス出力回路により構成される。バッフ
ァ回路１５０１の先に画素が接続さる。
図２２は、パルス出力回路１５００の具体的な構成を示したものであり、ｎチャネル型
のＴＦＴ３６０１〜３６１２で回路が構成されている。このとき、ＳＡＳを使ったｎチャ
ネル型のＴＦＴの動作特性を考慮して、ＴＦＴのサイズを決定すれば良い。例えば、チャ
ネル長を８μｍとすると、チャネル幅は１０〜８０μｍの範囲で設定することができる。
また、バッファ回路１５０１の具体的な構成を図２３に示す。バッファ回路も同様にｎ
チャネル型のＴＦＴ３６２１〜３６３６で構成されている。このとき、ＳＡＳを使ったｎ
チャネル型のＴＦＴの動作特性を考慮して、ＴＦＴのサイズを決定すれば良い。例えば、
チャネル長を１０μｍとすると、チャネル幅は１０〜１８００μｍの範囲で設定すること
となる。
本実施例では、表示モジュールについて説明する。ここでは、表示モジュールの一例と
して、液晶モジュールを、図１６を用いて示す。
図１６に示す液晶モジュールにおいて、アクティブマトリクス基板１６０１と対向基板
１６０２とが、シール材１６００により固着され、それらの間には画素部１６０３と液晶
層１６０４とが設けられ表示領域を形成している。
着色層１６０５は、カラー表示を行う場合に必要であり、ＲＧＢ方式の場合は、赤、緑
、青の各色に対応した着色層が書く画素に対応して設けられている。アクティブマトリク
ス基板１６０１と対向基板１６０２との外側には、偏光板１６０６、１６０７が配設され
ている。また、偏光板１６０６の表面には、保護膜１６１６が形成されており、外部から
の衝撃を緩和している。
アクティブマトリクス基板１６０１に設けられた接続端子１６０８には、ＦＰＣ１６０
９を介して配線基板１６１０が接続されている。ＦＰＣ又は接続配線には画素駆動回路（
ＩＣチップ、ドライバＩＣ等）１６１１が設けられ、配線基板１６１０には、コントロー
ル回路や電源回路などの外部回路１６１２が組み込まれている。
冷陰極管１６１３、反射板１６１４、及び光学フィルム１６１５はバックライトユニッ
トであり、これらが光源となって液晶表示パネルへ光を投射する。液晶パネル、光源、配
線基板、ＦＰＣ等は、ベゼル１６１７で保持及び保護されている。
本実施例では、表示モジュールの一例として、発光表示モジュールの外観について、図
３０を用いて説明する。図３０（Ａ）は、第１の基板と、第２の基板との間を第１のシー
ル材１２０５及び第２のシール材１２０６によって封止されたパネルの上面図であり、図
３０（Ｂ）は、図３０（Ａ）のＡ−Ａ’における断面図に相当する。
図３０（Ａ）において、点線で示された１２０１は信号線（ソース線）駆動回路、１２
０２は画素部、１２０３は走査線（ゲート線）駆動回路である。本実施例において、信号
線駆動回路１２０１、画素部１２０２、及び走査線駆動回路１２０３は第１のシール材及
び第２のシール材で封止されている領域内にある。第１のシール材としては、フィラーを
含む粘性の高いエポキシ系樹脂を用いるのが好ましい。また、第２のシール材としては、
粘性の低いエポキシ系樹脂を用いるのが好ましい。また、第１のシール材１２０５及び第
２のシール材はできるだけ水分や酸素を透過しない材料であることが望ましい。
また、画素部１２０２とシール材１２０５との間に、乾燥剤を設けてもよい。さらには
、画素部において、走査線又は信号線上に乾燥剤を設けてもよい。乾燥剤としては、酸化
カルシウム（ＣａＯ）や酸化バリウム（ＢａＯ）等のようなアルカリ土類金属の酸化物の
ような化学吸着によって水（Ｈ2Ｏ）を吸着する物質を用いるのが好ましい。但し、これ
に限らずゼオライトやシリカゲル等の物理吸着によって水を吸着する物質を用いても構わ
ない。
また、透湿性の高い樹脂に乾燥剤の粒状の物質を含ませた状態で第２の基板１２０４に
固定することができる。ここで、透湿性の高い樹脂としては、例えば、エステルアクリレ
ート、エーテルアクリレート、エステルウレタンアクリレート、エーテルウレタンアクリ
レート、ブタジエンウレタンアクリレート、特殊ウレタンアクリレート、エポキシアクリ
レート、アミノ樹脂アクリレート、アクリル樹脂アクリレート等のアクリル樹脂を用いる
ことができる。この他、ビスフェノールＡ型液状樹脂、ビスフェノールＡ型固形樹脂、含
ブロムエポキシ樹脂、ビスフェノールＦ型樹脂、ビスフェノールＡＤ型樹脂、フェノール
型樹脂、クレゾール型樹脂、ノボラック型樹脂、環状脂肪族エポキシ樹脂、エピビス型エ
ポキシ樹脂、グリシジルエステル樹脂、グリシジルアミン系樹脂、複素環式エポキシ樹脂
、変性エポキシ樹脂等のエポキシ樹脂を用いることができる。また、この他の物質を用い
ても構わない。また、例えばシロキサンポリマー、ポリイミド、ＰＳＧ（リンガラス）、
ＢＰＳＧ（リンボロンガラス）、等の無機物等を用いてもよい。
乾燥剤を走査線と重畳する領域に設けることで、また、透湿性の高い樹脂に乾燥剤の粒
状の物質を含ませた状態で第２の基板に固定することで、開口率を低下せずに表示素子へ
の水分の侵入及びそれに起因する劣化を抑制することができる。
なお、１２１０は、信号線駆動回路１２０１及び走査線駆動回路１２０３に入力される
信号を伝送するための接続配線であり、外部入力端子となるＦＰＣ（フレキシブルプリン
ト配線）１２０９から、接続配線１２０８を介してビデオ信号やクロック信号を受け取る
。
次に、断面構造について図３０（Ｂ）を用いて説明する。第１の基板１２００上には駆
動回路及び画素部が形成されており、ＴＦＴを代表とする半導体素子を複数有している。
駆動回路として信号線駆動回路１２０１と画素部１２０２とを示す。なお、信号線駆動回
路１２０１はｎチャネル型ＴＦＴ１２２１とｐチャネル型ＴＦＴ１２２２とを組み合わせ
たＣＭＯＳ回路が形成される。
本実施例においては、同一基板上に信号線駆動回路、走査線駆動回路、及び画素部のＴ
ＦＴが形成されている。このため、発光表示装置の容積を縮小することができる。
また、画素部１２０２はスイッチング用ＴＦＴ１２１１と、駆動用ＴＦＴ１２１２とそ
のドレインに電気的に接続された反射性を有する導電膜からなる第１の画素電極（陽極）
１２１３を含む複数の画素により形成される。
また、これらのＴＦＴ１２１１、１２１２、１２２１、１２２２の層間絶縁膜１２２０
としては、無機材料（酸化シリコン、窒化シリコン、酸化窒化シリコンなど）、有機材料
（ポリイミド、ポリアミド、ポリイミドアミド、ベンゾシクロブテン、またはシロキサン
ポリマー）を主成分とする材料を用いて形成することができる。また、層間絶縁膜の原料
としてシロキサンポリマーを用いると、シリコンと酸素を骨格構造に有し、側鎖に水素又
は／及びアルキル基を有する構造の絶縁膜となる。
また、第１の画素電極（陽極）１２１３の両端には絶縁物（バンク、隔壁、障壁、土手
などと呼ばれる）１２１４が形成される。絶縁物１２１４に形成する膜の被覆率（カバレ
ッジ）を良好なものとするため、絶縁物１２１４の上端部または下端部に曲率を有する曲
面が形成されるようにする。絶縁物１２１４の材料としては、無機材料（酸化シリコン、
窒化シリコン、酸化窒化シリコンなど）、有機材料（ポリイミド、ポリアミド、ポリイミ
ドアミド、ベンゾシクロブテン、またはシロキサンポリマー）を主成分とする材料を用い
て形成することができる。また、絶縁物の原料としてシロキサンポリマーを用いると、シ
リコンと酸素を骨格構造に有し、側鎖に水素又は／及びアルキル基を有する構造の絶縁膜
となる。また、絶縁物１２１４を窒化アルミニウム膜、窒化酸化アルミニウム膜、炭素を
主成分とする薄膜、または窒化珪素膜からなる保護膜（平坦化膜）で覆ってもよい。また
、絶縁物１２１４として、黒色顔料、色素などの可視光を吸収する材料を溶解又は分散さ
せてなる有機材料を用いることで、後に形成される発光素子からの迷光を吸収することが
できる。この結果、各素のコントラストが向上する。また、層間絶縁膜１２２０も遮光性
を有する絶縁物で設けることによって、絶縁物１２１４とのトータルで遮光の効果を得る
ことができる。
また、第１の画素電極（陽極）１２１３上には、有機化合物材料の蒸着を行い、発光物
質を含む層１２１５を選択的に形成する。
発光物質を含む層１２１５は公知の構造を適宜用いることができる。ここで、発光物質
を含む層の構造を、図３１を用いて示す。
図３１（Ａ）は第１の画素電極１１を透光性の酸化物導電性材料で形成した例であり、
酸化珪素を１〜１５原子％の濃度で含む酸化物導電性材料で形成している。その上に正孔
注入層若しくは正孔輸送層４１、発光層４２、電子輸送層若しくは電子注入層４３を積層
した発光物質を含む層１６を設けている。第２の画素電極１７は、ＬｉＦやＭｇＡｇなど
アルカリ金属又はアルカリ土類金属を含む第１の電極３３とアルミニウムなどの金属材料
で形成する第２の電極３４で形成している。この構造の画素は、図中に矢印で示したよう
に第１の画素電極１１側から光を放射することが可能となる。
図３１（Ｂ）は第２の画素電極１７から光を放射する例を示し、第１の画素電極１１は
アルミニウム、チタンなどの金属、又は該金属と化学量論的組成比以下の濃度で窒素を含
む金属材料で形成する第１の電極３５と、酸化珪素を１〜１５原子％の濃度で含む酸化物
導電性材料で形成する第２の電極３２で形成している。その上に正孔注入層若しくは正孔
輸送層４１、発光層４２、電子輸送層若しくは電子注入層４３を積層した発光物質を含む
層１６を設けている。第２の画素電極１７は、ＬｉＦやＣａＦなどのアルカリ金属又はア
ルカリ土類金属を含む第３の電極３３とアルミニウムなどの金属材料で形成する第４の電
極３４で形成するが、いずれの層も１００ｎｍ以下の厚さとして光を透過可能な状態とし
ておくことで、第２の電極１７から光を放射することが可能となる。
図３１（Ｅ）は、両方向、即ち第１の電極及び第２の電極から光を放射する例を示し、
第１の画素電極１１に、透光性を有し且つ仕事関数の大きい導電膜を用い、第２の画素電
極１７に、透光性を有し且つ仕事関数の小さい導電膜を用いる。代表的には、第１の画素
電極１１を、酸化珪素を１〜１５原子％の濃度で含む酸化物導電性材料で形成し、第２の
画素電極１７を、それぞれ１００ｎｍ以下の厚さのＬｉＦやＣａＦなどのアルカリ金属又
はアルカリ土類金属を含む第３の電極３３とアルミニウムなどの金属材料で形成する第４
の電極３４で形成すればよい。
図３１（Ｃ）は第１の画素電極１１から光を放射する例を示し、かつ、発光物質を含む
層を電子輸送層若しくは電子注入層４３、発光層４２、正孔注入層若しくは正孔輸送層４
１の順に積層した構成を示している。第２の画素電極１７は、発光物質を含む層１６側か
ら酸化珪素を１〜１５原子％の濃度で含む酸化物導電性材料で形成する第２の電極３２、
アルミニウム、チタンなどの金属、又は該金属と化学量論的組成比以下の濃度で窒素を含
む金属材料で形成する第１の電極３５で形成している。第１の画素電極１１は、ＬｉＦや
ＣａＦなどのアルカリ金属又はアルカリ土類金属を含む第３の電極３３とアルミニウムな
どの金属材料で形成する第４の電極３４で形成するが、いずれの層も１００ｎｍ以下の厚
さとして光を透過可能な状態としておくことで、第１の画素電極１１から光を放射するこ
とが可能となる。
図３１（Ｄ）は第２の画素電極１７から光を放射する例を示し、かつ、発光物質を含む
層を電子輸送層若しくは電子注入層４３、発光層４２、正孔注入層若しくは正孔輸送層４
１の順に積層した構成を示している。第１の画素電極１１は図３１（Ａ）の第２の画素電
極と同様な構成とし、膜厚は発光物質を含む層で発光した光を反射可能な程度に厚く形成
している。第２の画素電極１７は、酸化珪素を１〜１５原子％の濃度で含む酸化物導電性
材料で構成している。この構造において、正孔注入層若しくは正孔輸送層４１を無機物で
ある金属酸化物（代表的には酸化モリブデン若しくは酸化バナジウム）で形成することに
より、第２の画素電極１７を形成する際に導入される酸素が供給されて正孔注入性が向上
し、駆動電圧を低下させることができる。
図３１（Ｆ）は、両方向、即ち第１の画素電極及び第２の画素電極から光を放射する例
を示し、第１の画素電極１１に、透光性を有し且つ仕事関数の小さい導電膜を用い、第２
の画素電極１７に、透光性を有し且つ仕事関数の大きい導電膜を用いる。代表的には、第
１の画素電極１１を、それぞれ１００ｎｍ以下の厚さのＬｉＦやＣａＦなどのアルカリ金
属又はアルカリ土類金属を含む第３の電極３３とアルミニウムなどの金属材料で形成する
第４の電極３４で形成し、第２の画素電極１７を、酸化珪素を１〜１５原子％の濃度で含
む酸化物導電性材料で形成すればよい。
こうして、図３０（Ｂ）に示すように、第１の画素電極（陽極）１２１３、発光物質を
含む層１２１５、及び第２の画素電極（陰極）１２１６からなる発光素子１２１７が形成
される。発光素子１２１７は、第２の基板１２０４側に発光する。
また、発光素子１２１７を封止するために保護積層１２１８を形成する。保護積層は、
第１の無機絶縁膜と、応力緩和膜と、第２の無機絶縁膜との積層からなっている。次に、
保護積層１２１８と第２の基板１２０４とを、第１のシール材１２０５及び第２のシール
材１２０６で接着する。なお、第２のシール剤を実施例１の図２８に示す液晶を滴下する
装置のように、シール剤を滴下する装置を用いて滴下することが好ましい。シール剤をデ
ィスペンサから滴下、又は吐出させてシール剤をアクティブマトリクス基板上に塗布した
後、真空中で、第２の基板とアクティブマトリクス基板とを貼り合わせ、紫外線硬化を行
って封止することができる。
なお、第２の基板１２０４表面には、偏光板１２２５が固定され、偏光板１２２５表面
には、１／２λ又は１／４λの位相差板１２２９及び反射防止膜１２２６が設けられてい
る。また、第２の基板１２０４から順に、１／４λ板の位相差板及び１／２λ板の位相差
板１２２９、偏光板１２２５を順次設けてもよい。位相差板及び偏光板を設けることによ
り、外光が画素電極で反射することを防止することが可能である。なお、第１の画素電極
１２１３及び第２の画素電極１２１６を透光性又は半透光性を有する導電膜で形成し、層
間絶縁膜１２２０を可視光を吸収する材料、又は可視光を吸収する材料を溶解又は分散さ
せてなる有機材料を用いて形成すると、各画素電極で外光が反射しないため、位相差板及
び偏光板を用いなくとも良い。
接続配線１２０８とＦＰＣ１２０９とは、異方性導電膜又は異方性導電樹脂１２２７で
電気的に接続されている。さらに、各配線と接続端子との接続部を封止樹脂で封止するこ
とが好ましい。この構造により、断面部からの水分が発光素子に侵入し、劣化することを
防ぐことができる。
なお、第２の基板１２０４と、保護積層１２１８との間には、不活性ガス、例えば窒素
ガスを充填した空間を有してもよい。水分や酸素の侵入の防止を高めることができる。
画素部１２０２と偏光板１２２５の間に着色層を設けることができる。この場合、画素
部に白色発光が可能な発光素子を設け、ＲＧＢを示す着色層を別途設けることでフルカラ
ー表示することができる。また、画素部に青色発光が可能な発光素子を設け、色変換層な
どを別途設けることによってフルカラー表示することができる。さらには、各画素部、赤
色、緑色、青色の発光を示す発光素子を形成し、且つ着色層を用いることもできる。この
ような表示モジュールは、各ＲＢＧの色純度が高く、高精細な表示が可能となる。
また、第１の基板１２００又は第２の基板１２０４の一方、若しくは両方にフィルム又
は樹脂等の基板を用いて発光表示モジュールを形成してもよい。このように対向基板を用
いず封止すると、表示装置の軽量化、小型化、薄膜化を向上させることができる。
なお、第１実施形態乃至第９実施形態のいずれをも本実施例に適用することができる。
また、本実施例では、表示モジュールとして発光表示モジュールを示したが、これに限ら
れるものではなく、発光表示装置、ＤＭＤ（Digital Micromirror Device；デジタルマイ
クロミラーデバイス）、ＰＤＰ（Plasma Display Panel；プラズマディスプレイパネル）
、ＦＥＤ（Field Emission Display；フィールドエミッションディスプレイ）、電気泳動
表示装置（電子ペーパー）等の表示モジュールに適宜適用することができる。
実施例６又は実施例７に示される表示モジュールを筺体に組み込むことによって様々な電
子機器を作製することができる。電子機器としては、テレビジョン装置、ビデオカメラ、
デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーシ
ョンシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソ
ナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯
型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはDigital Ve
rsatile Disc（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備
えた装置）などが挙げられる。ここでは、これらの電子機器の代表例としてテレビジョン
装置を及びそのブロック図をそれぞれ図１７及び図１８に、デジタルカメラを図１９に示
す。
図１７は、アナログのテレビジョン放送を受信するテレビジョン装置の一般的な構成を
示す図である。図１７において、アンテナ１１０１で受信されたテレビ放送用の電波は、
チューナ１１０２に入力される。チューナ１１０２は、アンテナ１１０１より入力された
高周波テレビ信号を希望受信周波数に応じて制御された局部発振周波数の信号と混合する
ことにより、中間周波数（ＩＦ）信号を生成して出力する。
チューナ１１０２により取り出されたＩＦ信号は、中間周波数増幅器（ＩＦアンプ）１
１０３により必要な電圧まで増幅された後、映像検波回路１１０４によって映像検波され
ると共に、音声検波回路１１０５によって音声検波される。映像検波回路１１０４により
出力された映像信号は、映像系処理回路１１０６により、輝度信号と色信号とに分離され
、さらに所定の映像信号処理が施されて映像信号となり、本発明の一つである液晶表示装
置、発光表示装置、ＤＭＤ（Digital Micromirror Device；デジタルマイクロミラーデバ
イス）、ＰＤＰ（Plasma Display Panel；プラズマディスプレイパネル）、ＦＥＤ（Fiel
d Emission Display；フィールドエミッションディスプレイ）、電気泳動表示装置（電子
ペーパー）等の映像系出力部１１０８に出力される。
また、音声検波回路１１０５により出力された信号は、音声系処理回路１１０７により
、ＦＭ復調などの処理が施されて音声信号となり、適宜増幅されてスピーカ等の音声系出
力部１１０９に出力される。
なお、本発明を用いたテレビジョン装置は、ＶＨＦ帯やＵＨＦ帯などの地上波放送、ケ
ーブル放送、又はＢＳ放送などのアナログ放送に対応するものに限らず、地上波デジタル
放送、ケーブルデジタル放送、又はＢＳデジタル放送に対応するものであっても良い。
図１８はテレビジョン装置を前面方向から見た斜視図であり、筐体１１５１、表示部１
１５２、スピーカ部１１５３、操作部１１５４、ビデオ入力端子１１５５等を含む。また
、図１７に示すような構成となっている。
表示部１１５２は、図１７の映像系出力部１１０８の一例であり、ここで映像を表示す
る。
スピーカ部１１５３は、図１７の音声系出力部の一例であり、ここで音声を出力する。
操作部１１５４は、電源スイッチ、ボリュームスイッチ、選局スイッチ、チューナース
イッチ、選択スイッチ等が設けられており、該ボタンの押下によりテレビジョン装置の電
源のＯＮ／ＯＦＦ、映像の選択、音声の調整、及びチューナの選択等を行う。なお、図示
していないが、リモートコントローラ型操作部によって、上記の選択を行うことも可能で
ある。
ビデオ入力端子１１５５は、ＶＴＲ、ＤＶＤ、ゲーム機等の外部からの映像信号をテレ
ビジョン装置に入力する端子である。
本実施例で示されるテレビジョン装置を壁掛け用テレビジョン装置の場合、本体背面に壁
掛け用の部位が設けられている。
テレビジョン装置の表示部に本発明の半導体装置の一例である表示装置を用いることによ
り、低コストで、スループットや歩留まり高くテレビジョン装置を作製することができる
。また、テレビジョン装置の映像検波回路、映像処理回路、音声検波回路、音声処理回路
を制御するＣＰＵに本発明の半導体装置を用いることにより、低コストで、スループット
や歩留まり高くテレビジョン装置を作製することができる。このため、壁掛けテレビジョ
ン装置、鉄道の駅や空港などにおける情報表示板や、街頭における広告表示板など特に大
面積の表示媒体として様々な用途に適用することができる。
図１９（Ａ）及び図１９（Ｂ）は、デジタルカメラの一例を示す図である。図１９(Ａ)
は、デジタルカメラの前面方向から見た斜視図、図１９（Ｂ）は、後面方向から見た斜視
図である。図１９（Ａ）において、デジタルカメラには、レリーズボタン１３０１、メイ
ンスイッチ１３０２、ファインダー窓１３０３、フラッシュ１３０４、レンズ１３０５、
鏡胴１３０６、筺体１３０７が備えられている。
また、図１９（Ｂ）において、ファインダー接眼窓１３１１、モニター１３１２、操作
ボタン１３１３が備えられている。
レリーズボタン１３０１は、半分の位置まで押下されると、焦点調整機構および露出調
整機構が作動し、最下部まで押下されるとシャッターが開く。
メインスイッチ１３０２は、押下又は回転によりデジタルカメラの電源のＯＮ／ＯＦＦ
を切り替える。
ファインダー窓１３０３は、デジタルカメラ前面のレンズ１３０５の上部に配置されて
おり、図１９（Ｂ）に示すファインダー接眼窓１３１１から撮影する範囲やピントの位置
を確認するための装置である。
フラッシュ１３０４は、デジタルカメラの前面上部に配置され、被写体輝度が低いとき
に、レリーズボタンが押下されてシャッターが開くと同時に補助光を照射する。
レンズ１３０５は、デジタルカメラの正面に配置されている。レンズは、フォーカシン
グレンズ、ズームレンズ等により構成され、図示しないシャッター及び絞りと共に撮影光
学系を構成する。また、レンズの後方には、ＣＣＤ（Charge Coupled Device）等の撮像
素子が設けられている。
鏡胴１３０６は、フォーカシングレンズ、ズームレンズ等のピントを合わせるためにレン
ズの位置を移動するものであり、撮影時には、鏡胴を繰り出すことにより、レンズ１３０
５を手前に移動させる。また、携帯時は、レンズ１３０５を沈胴させてコンパクトにする
。なお、本実施例においては、鏡胴を繰り出すことにより被写体をズーム撮影することが
できる構造としているが、この構造に限定されるものではなく、筺体１３０７内での撮影
光学系の構成により鏡胴を繰り出さずともズーム撮影が可能なデジタルカメラでもよい。
ファインダー接眼窓１３１１は、デジタルカメラの後面上部に設けられており、撮影す
る範囲やピントの位置を確認する際に接眼するために設けられた窓である。
操作ボタン１３１３は、デジタルカメラの後面に設けられた各種機能ボタンであり、セ
ットアップボタン、メニューボタン、ディスプレイボタン、機能ボタン、選択ボタン等に
より構成されている。
本発明の半導体装置の一実施例である表示装置をモニターに用いことにより、低コストで
、スループットや歩留まり高くデジタルカメラを作製することが可能である。また、各種
機能ボタン、メインスイッチ、レリーズボタン等の操作入力を受けて関連した処理を行う
ＣＰＵ、自動焦点動作及び自動焦点調整動作を行う回路、ストロボ発光の駆動制御、ＣＣ
Ｄ（charge coupled device）の駆動を制御するタイミング制御回路、ＣＣＤ等の撮像素
子によって光電変換された信号から画像信号を生成する撮像回路、撮像回路で生成された
画像信号をデジタル信号に変換するＡ／Ｄ変換回路、メモリへの画像データの書き込み及
び画像データの読み出しを行うメモリインターフェース等の各回路を制御するＣＰＵ等に
本発明の半導体装置の一例であるＣＰＵを用いることにより、低コストで、スループット
や歩留まり高くデジタルカメラを作製することが可能である。

Claims (7)

  1. ガリウムと亜鉛を含む液滴を吐出した後、酸素を含む雰囲気下で加熱処理を行うことにより、基板上に膜パターンを形成することを特徴とする膜パターンの作製方法。
  2. ガリウムと亜鉛を含む液滴を減圧下で吐出した後、酸素を含む雰囲気下で加熱処理を行うことにより、基板上に膜パターンを形成することを特徴とする膜パターンの作製方法。
  3. インジウムと亜鉛を含む液滴を吐出した後、酸素を含む雰囲気下で加熱処理を行うことにより、基板上に膜パターンを形成することを特徴とする膜パターンの作製方法。
  4. インジウムと亜鉛を含む液滴を減圧下で吐出した後、酸素を含む雰囲気下で加熱処理を行うことにより、基板上に膜パターンを形成することを特徴とする膜パターンの作製方法。
  5. インジウムと錫を含む液滴を吐出した後、酸素を含む雰囲気下で加熱処理を行うことにより、基板上に膜パターンを形成することを特徴とする膜パターンの作製方法。
  6. インジウムと錫を含む液滴を減圧下で吐出した後、酸素を含む雰囲気下で加熱処理を行うことにより、基板上に膜パターンを形成することを特徴とする膜パターンの作製方法。
  7. 請求項１乃至６のいずれか一において、前記液滴の粘度は、５ｍＰａ・ｓ以上２０ｍＰａ・ｓ以下であることを特徴とする膜パターンの作製方法。
JP2009193830A 2004-01-16 2009-08-25 膜パターンの作製方法 Active JP5292224B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009193830A JP5292224B2 (ja) 2004-01-16 2009-08-25 膜パターンの作製方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2004009232 2004-01-16
JP2004009232 2004-01-16
JP2004134898 2004-04-28
JP2004134898 2004-04-28
JP2009193830A JP5292224B2 (ja) 2004-01-16 2009-08-25 膜パターンの作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005007477A Division JP5093985B2 (ja) 2004-01-16 2005-01-14 膜パターンの形成方法

Publications (2)

Publication Number Publication Date
JP2009296000A JP2009296000A (ja) 2009-12-17
JP5292224B2 true JP5292224B2 (ja) 2013-09-18

Family

ID=34752113

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2009193830A Active JP5292224B2 (ja) 2004-01-16 2009-08-25 膜パターンの作製方法
JP2011029544A Expired - Fee Related JP5298149B2 (ja) 2004-01-16 2011-02-15 パターン形成方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2011029544A Expired - Fee Related JP5298149B2 (ja) 2004-01-16 2011-02-15 パターン形成方法

Country Status (5)

Country Link
US (3) US8053171B2 (ja)
JP (2) JP5292224B2 (ja)
KR (2) KR101200703B1 (ja)
CN (2) CN101630639B (ja)
TW (2) TWI381416B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180066298A (ko) 2016-12-07 2018-06-19 주식회사 아모 슬롯 코팅 기반 유기발광 다이오드 면광원 제조 방법

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7015990B2 (en) * 2000-04-24 2006-03-21 Nitto Denko Corporation Liquid crystal display including O-type and E-type polarizer
WO2004097915A1 (ja) 2003-04-25 2004-11-11 Semiconductor Energy Laboratory Co., Ltd. 液滴吐出装置、パターンの形成方法、および半導体装置の製造方法
KR101167534B1 (ko) * 2003-04-25 2012-07-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 패턴의 제작방법 및 액적 토출장치
CN100568457C (zh) * 2003-10-02 2009-12-09 株式会社半导体能源研究所 半导体装置的制造方法
US8053171B2 (en) * 2004-01-16 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Substrate having film pattern and manufacturing method of the same, manufacturing method of semiconductor device, liquid crystal television, and EL television
TWI366701B (en) * 2004-01-26 2012-06-21 Semiconductor Energy Lab Method of manufacturing display and television
US20050170643A1 (en) * 2004-01-29 2005-08-04 Semiconductor Energy Laboratory Co., Ltd. Forming method of contact hole, and manufacturing method of semiconductor device, liquid crystal display device and EL display device
CN100565307C (zh) * 2004-02-13 2009-12-02 株式会社半导体能源研究所 半导体器件及其制备方法，液晶电视系统，和el电视系统
US7462514B2 (en) * 2004-03-03 2008-12-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same, liquid crystal television, and EL television
US20050196710A1 (en) * 2004-03-04 2005-09-08 Semiconductor Energy Laboratory Co., Ltd. Method for forming pattern, thin film transistor, display device and method for manufacturing the same, and television apparatus
US7416977B2 (en) * 2004-04-28 2008-08-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device, liquid crystal television, and EL television
US8158517B2 (en) * 2004-06-28 2012-04-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing wiring substrate, thin film transistor, display device and television device
JP2006100325A (ja) * 2004-09-28 2006-04-13 Seiko Epson Corp 薄膜トランジスタの製造方法
KR101219038B1 (ko) * 2004-10-26 2013-01-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP4240018B2 (ja) * 2005-02-04 2009-03-18 セイコーエプソン株式会社 膜パターンの形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器
JP2006245526A (ja) * 2005-02-04 2006-09-14 Seiko Epson Corp 膜パターンの形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器
JP4337744B2 (ja) * 2005-02-04 2009-09-30 セイコーエプソン株式会社 膜パターンの形成方法、アクティブマトリクス基板の製造方法
JP2006269599A (ja) * 2005-03-23 2006-10-05 Sony Corp パターン形成方法、有機電界効果型トランジスタの製造方法、及び、フレキシブルプリント回路板の製造方法
US20060270066A1 (en) * 2005-04-25 2006-11-30 Semiconductor Energy Laboratory Co., Ltd. Organic transistor, manufacturing method of semiconductor device and organic transistor
US8318554B2 (en) * 2005-04-28 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method of forming gate insulating film for thin film transistors using plasma oxidation
TWI408734B (zh) * 2005-04-28 2013-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
US7785947B2 (en) * 2005-04-28 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising the step of forming nitride/oxide by high-density plasma
JP2007035909A (ja) * 2005-07-27 2007-02-08 Seiko Epson Corp 電子デバイスおよび電子デバイスの製造方法
JP4504300B2 (ja) * 2005-11-11 2010-07-14 株式会社東芝 半導体装置およびその製造方法
JP5301080B2 (ja) * 2005-12-26 2013-09-25 株式会社ジャパンディスプレイ 液晶表示装置
KR100753224B1 (ko) * 2005-12-30 2007-08-30 (재)대구경북과학기술연구원 전계발광소자용 백플레인과 이를 포함하는 전계발광소자
CN101030536B (zh) * 2006-03-02 2010-06-23 株式会社半导体能源研究所 电路图案、薄膜晶体管及电子设备的制造方法
TWI333114B (en) 2006-06-20 2010-11-11 Au Optronics Corp Manufacturing active device array substrate and manufacturing color filter substrate
JP4187757B2 (ja) * 2006-06-22 2008-11-26 日東電工株式会社 配線回路基板
TWI427682B (zh) * 2006-07-04 2014-02-21 Semiconductor Energy Lab 顯示裝置的製造方法
GB0614341D0 (en) * 2006-07-19 2006-08-30 Plastic Logic Ltd Encapsulation for flexible displays
CN1888966B (zh) * 2006-07-26 2010-10-06 友达光电股份有限公司 主动元件阵列基板以及彩色滤光基板的制作方法
JP4297505B2 (ja) * 2006-07-28 2009-07-15 株式会社フューチャービジョン 液晶表示装置
US7678701B2 (en) * 2006-07-31 2010-03-16 Eastman Kodak Company Flexible substrate with electronic devices formed thereon
US7736936B2 (en) * 2006-08-29 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Method of forming display device that includes removing mask to form opening in insulating film
JP2008164787A (ja) 2006-12-27 2008-07-17 Epson Imaging Devices Corp 液晶表示装置
US8017422B2 (en) 2007-06-19 2011-09-13 Semiconductor Energy Laboratory Co., Ltd. Method for forming pattern, method for manufacturing light emitting device, and light emitting device
JP2009000600A (ja) * 2007-06-20 2009-01-08 Seiko Epson Corp パターン形成方法及び電気光学装置製造方法並びに電子機器製造方法
KR101326127B1 (ko) * 2007-09-05 2013-11-06 재단법인서울대학교산학협력재단 패턴 어레이 형성 방법 및 이를 사용하여 형성된 패턴어레이를 포함하는 유기 소자
US8083956B2 (en) * 2007-10-11 2011-12-27 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing display device
JP4661864B2 (ja) * 2007-12-25 2011-03-30 セイコーエプソン株式会社 膜パターン形成方法及び発光装置の製造方法
JP5246782B2 (ja) 2008-03-06 2013-07-24 株式会社ジャパンディスプレイウェスト 液晶装置および電子機器
JP2009260272A (ja) * 2008-03-25 2009-11-05 Panasonic Corp 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
TWI425643B (zh) * 2009-03-31 2014-02-01 Sony Corp 固態攝像裝置及其製造方法、攝像裝置和抗反射結構之製造方法
JP5246001B2 (ja) * 2009-04-10 2013-07-24 パナソニック株式会社 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
JP5218238B2 (ja) * 2009-04-10 2013-06-26 パナソニック株式会社 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
WO2011044053A1 (en) * 2009-10-06 2011-04-14 Tokyo Electron Limited Method of providing stable and adhesive interface between fluorine-based low-k material and metal barrier layer
US20110081500A1 (en) * 2009-10-06 2011-04-07 Tokyo Electron Limited Method of providing stable and adhesive interface between fluorine-based low-k material and metal barrier layer
US20110081503A1 (en) * 2009-10-06 2011-04-07 Tokyo Electron Limited Method of depositing stable and adhesive interface between fluorine-based low-k material and metal barrier layer
KR101125567B1 (ko) * 2009-12-24 2012-03-22 삼성모바일디스플레이주식회사 고분자 기판 및 그 제조 방법과 상기 고분자 기판을 포함하는 표시 장치 및 그 제조 방법
JP5651961B2 (ja) * 2010-02-03 2015-01-14 ソニー株式会社 薄膜トランジスタおよびその製造方法、ならびに電子機器
JP5370189B2 (ja) * 2010-02-04 2013-12-18 セイコーエプソン株式会社 電気光学装置用基板、電気光学装置及び電子機器
JP2011164196A (ja) * 2010-02-05 2011-08-25 Seiko Epson Corp 電気光学装置用基板、電気光学装置及び電子機器
US8734657B2 (en) * 2010-02-19 2014-05-27 R.S.M. Electron Power, Inc. Liquid barrier and method for making a liquid barrier
US8624239B2 (en) * 2010-05-20 2014-01-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2012002236A1 (en) 2010-06-29 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Wiring board, semiconductor device, and manufacturing methods thereof
US8643165B2 (en) * 2011-02-23 2014-02-04 Texas Instruments Incorporated Semiconductor device having agglomerate terminals
KR101902922B1 (ko) * 2011-03-03 2018-10-02 삼성전자주식회사 박막 트랜지스터 및 박막 트랜지스터의 제조 방법
JP2013055080A (ja) * 2011-08-31 2013-03-21 Japan Display East Co Ltd 表示装置および表示装置の製造方法
JP5693515B2 (ja) * 2012-01-10 2015-04-01 エイチズィーオー・インコーポレーテッド 内部耐水性被覆を備える電子デバイス
JP5891952B2 (ja) 2012-05-29 2016-03-23 株式会社ジャパンディスプレイ 表示装置の製造方法
TWI493765B (zh) * 2012-08-07 2015-07-21 E Ink Holdings Inc 有機半導體元件及其製作方法
JP2016004112A (ja) * 2014-06-16 2016-01-12 株式会社ジャパンディスプレイ 表示装置の製造方法
GB201418512D0 (en) * 2014-10-17 2014-12-03 Oxford Nanopore Tech Ltd Electrical device with detachable components
EP3214655A4 (en) * 2014-10-29 2018-07-11 Toppan Printing Co., Ltd. Thin-film transistor and method for producing same
JP6528517B2 (ja) 2015-04-06 2019-06-12 三菱電機株式会社 配向膜の塗布方法
KR20230025933A (ko) 2015-06-15 2023-02-23 매직 립, 인코포레이티드 멀티플렉싱된 광 스트림들을 인-커플링하기 위한 광학 엘리먼트들을 가진 디스플레이 시스템
CN109565115B (zh) * 2016-08-17 2021-03-09 夏普株式会社 扫描天线用液晶单元及扫描天线用液晶单元的制造方法
CN109789440A (zh) * 2016-09-27 2019-05-21 富士胶片株式会社 膜的制造方法
CN106298860B (zh) 2016-10-24 2019-04-12 上海天马微电子有限公司 一种有机发光显示面板及其制作方法
CN110291453B (zh) * 2016-12-14 2022-11-01 奇跃公司 使用具有表面对准图案的软压印复制对液晶图案化
CN106880876A (zh) * 2017-02-24 2017-06-23 创领心律管理医疗器械（上海）有限公司 一种植入性医疗器械的抗菌涂层的制备方法
CN113241325A (zh) * 2020-01-23 2021-08-10 富士电机株式会社 电子装置以及电子装置的制造方法

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06139845A (ja) 1992-10-27 1994-05-20 Matsushita Electric Ind Co Ltd パターン化した透明導電膜の形成方法
JPH06182980A (ja) 1992-12-22 1994-07-05 Matsushita Electric Works Ltd インクジェットプリンターによる印刷装置
US6449024B1 (en) * 1996-01-26 2002-09-10 Semiconductor Energy Laboratory Co., Inc. Liquid crystal electro-optical device utilizing a polymer with an anisotropic refractive index
JPH10283847A (ja) 1997-04-01 1998-10-23 Sharp Corp 透明導電膜
DE69917388T2 (de) 1998-02-18 2005-05-25 Seiko Epson Corp. Verfahren zur herstellung eines vielschichtspiegels mit verteilter reflektion
JP3988064B2 (ja) 1998-07-22 2007-10-10 株式会社ノーリツ 給湯装置
JP2000089213A (ja) 1998-09-11 2000-03-31 Canon Inc 液晶素子及びその製造方法
US6506438B2 (en) 1998-12-15 2003-01-14 E Ink Corporation Method for printing of transistor arrays on plastic substrates
JP3827056B2 (ja) * 1999-03-17 2006-09-27 キヤノンマーケティングジャパン株式会社 層間絶縁膜の形成方法及び半導体装置
US6281552B1 (en) * 1999-03-23 2001-08-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having ldd regions
US6512504B1 (en) * 1999-04-27 2003-01-28 Semiconductor Energy Laborayory Co., Ltd. Electronic device and electronic apparatus
JP2001039713A (ja) 1999-07-26 2001-02-13 Nippon Telegr & Teleph Corp <Ntt> 酸化亜鉛の製造方法
TW495809B (en) 2000-02-28 2002-07-21 Semiconductor Energy Lab Thin film forming device, thin film forming method, and self-light emitting device
JP2001339072A (ja) 2000-03-15 2001-12-07 Advanced Display Inc 液晶表示装置
US6838696B2 (en) * 2000-03-15 2005-01-04 Advanced Display Inc. Liquid crystal display
JP2002237383A (ja) 2000-03-31 2002-08-23 Seiko Epson Corp 有機ｅｌ素子の製造方法、有機ｅｌ素子
TW490997B (en) 2000-03-31 2002-06-11 Seiko Epson Corp Method of manufacturing organic EL element, and organic EL element
JP4035968B2 (ja) 2000-06-30 2008-01-23 セイコーエプソン株式会社 導電膜パターンの形成方法
JP3507771B2 (ja) * 2000-07-03 2004-03-15 鹿児島日本電気株式会社 パターン形成方法及び薄膜トランジスタの製造方法
US6939665B2 (en) 2000-12-28 2005-09-06 Seiko Epson Corporation System and methods for manufacturing a molecular film pattern
JP4000853B2 (ja) 2000-12-28 2007-10-31 セイコーエプソン株式会社 分子膜パターンの形成方法、分子膜パターン、及び半導体装置の製造方法
TW556044B (en) 2001-02-15 2003-10-01 Sipix Imaging Inc Process for roll-to-roll manufacture of a display by synchronized photolithographic exposure on a substrate web
CN1269257C (zh) 2001-02-21 2006-08-09 昭和电工株式会社 染料敏化型太阳能电池用金属氧化物分散液,光活性电极以及染料敏化型太阳能电池
GB2373095A (en) 2001-03-09 2002-09-11 Seiko Epson Corp Patterning substrates with evaporation residues
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
US6908574B2 (en) 2001-08-13 2005-06-21 Dowa Mining Co., Ltd. Tin-containing indium oxides, a process for producing them, a coating solution using them and electrically conductive coatings formed of them
US7629017B2 (en) * 2001-10-05 2009-12-08 Cabot Corporation Methods for the deposition of conductive electronic features
JP2003124210A (ja) 2001-10-15 2003-04-25 Seiko Epson Corp 表面処理方法、半導体デバイス、電気回路、表示体モジュール、カラーフィルタおよび発光素子
JP2003124215A (ja) 2001-10-15 2003-04-25 Seiko Epson Corp パターン形成方法、半導体デバイス、電気回路、表示体モジュール、カラーフィルタおよび発光素子
US7369122B2 (en) 2001-12-14 2008-05-06 3M Innovative Properties Company Touch panel spacer dots and methods of making
JP2003282559A (ja) 2002-03-22 2003-10-03 Seiko Epson Corp 被処理部材の保管方法およびパターン形成方法、デバイス、並びにデバイスの製造方法
JP2004006700A (ja) * 2002-03-27 2004-01-08 Seiko Epson Corp 表面処理方法、表面処理基板、膜パターンの形成方法、電気光学装置の製造方法、電気光学装置、及び電子機器
JP2003309265A (ja) 2002-04-15 2003-10-31 Konica Minolta Holdings Inc 有機薄膜トランジスタ及び有機薄膜トランジスタの製造方法
JP4366898B2 (ja) 2002-05-15 2009-11-18 コニカミノルタホールディングス株式会社 反射率検出用素子、シート状画像入力装置及びシート状画像入力方法
TW559687B (en) * 2002-11-07 2003-11-01 Taiwan Semiconductor Mfg Method of determining mask feature and application thereof
EP1434281A3 (en) 2002-12-26 2007-10-24 Konica Minolta Holdings, Inc. Manufacturing method of thin-film transistor, thin-film transistor sheet, and electric circuit
JP4656843B2 (ja) 2003-01-17 2011-03-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7183146B2 (en) 2003-01-17 2007-02-27 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7405033B2 (en) * 2003-01-17 2008-07-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing resist pattern and method for manufacturing semiconductor device
US7601386B2 (en) * 2003-07-11 2009-10-13 Seiko Epson Corporation Process for forming a film, process for manufacturing a device, electro-optical device and electronic equipment
TWI221341B (en) 2003-09-18 2004-09-21 Ind Tech Res Inst Method and material for forming active layer of thin film transistor
CN100568457C (zh) * 2003-10-02 2009-12-09 株式会社半导体能源研究所 半导体装置的制造方法
US8053171B2 (en) * 2004-01-16 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Substrate having film pattern and manufacturing method of the same, manufacturing method of semiconductor device, liquid crystal television, and EL television
JP5093985B2 (ja) 2004-01-16 2012-12-12 株式会社半導体エネルギー研究所 膜パターンの形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180066298A (ko) 2016-12-07 2018-06-19 주식회사 아모 슬롯 코팅 기반 유기발광 다이오드 면광원 제조 방법

Also Published As

Publication number Publication date
KR101234003B1 (ko) 2013-02-18
KR20100013297A (ko) 2010-02-09
US20050158665A1 (en) 2005-07-21
TW201001507A (en) 2010-01-01
KR20050075725A (ko) 2005-07-21
TWI409849B (zh) 2013-09-21
JP2009296000A (ja) 2009-12-17
US20090291552A1 (en) 2009-11-26
US8293457B2 (en) 2012-10-23
CN100550295C (zh) 2009-10-14
CN101630639B (zh) 2012-12-05
CN1661775A (zh) 2005-08-31
US8053171B2 (en) 2011-11-08
US8624252B2 (en) 2014-01-07
TWI381416B (zh) 2013-01-01
KR101200703B1 (ko) 2012-11-13
US20130001560A1 (en) 2013-01-03
JP5298149B2 (ja) 2013-09-25
TW200525594A (en) 2005-08-01
JP2011143404A (ja) 2011-07-28
CN101630639A (zh) 2010-01-20

Similar Documents

Publication Publication Date Title
JP5292224B2 (ja) 膜パターンの作製方法
JP5093985B2 (ja) 膜パターンの形成方法
JP5364779B2 (ja) 半導体装置の作製方法
US7223641B2 (en) Semiconductor device, method for manufacturing the same, liquid crystal television and EL television
JP5025107B2 (ja) 半導体装置の作製方法
US7812355B2 (en) Semiconductor device and method for manufacturing the same, liquid crystal television, and EL television
US7531294B2 (en) Method for forming film pattern, method for manufacturing semiconductor device, liquid crystal television, and EL television
JP4754848B2 (ja) 半導体装置の作製方法
JP4939756B2 (ja) 半導体装置の作製方法
JP4932173B2 (ja) 膜パターンの形成方法
JP4754841B2 (ja) 半導体装置の作製方法
JP4877871B2 (ja) 表示装置の作製方法、液晶テレビジョン、及びｅｌテレビジョン
JP4785396B2 (ja) 半導体装置の作製方法
JP4713192B2 (ja) 薄膜トランジスタの作製方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121025

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130610

R150 Certificate of patent or registration of utility model

Ref document number: 5292224

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250