JP4661864B2 - 膜パターン形成方法及び発光装置の製造方法 - Google Patents

膜パターン形成方法及び発光装置の製造方法 Download PDF

Info

Publication number
JP4661864B2
JP4661864B2 JP2007331589A JP2007331589A JP4661864B2 JP 4661864 B2 JP4661864 B2 JP 4661864B2 JP 2007331589 A JP2007331589 A JP 2007331589A JP 2007331589 A JP2007331589 A JP 2007331589A JP 4661864 B2 JP4661864 B2 JP 4661864B2
Authority
JP
Japan
Prior art keywords
film
pattern
forming
liquid
film pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007331589A
Other languages
English (en)
Other versions
JP2009158517A (ja
Inventor
利充 平井
山田　　純
剛 新舘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2007331589A priority Critical patent/JP4661864B2/ja
Priority to US12/338,194 priority patent/US20090162536A1/en
Publication of JP2009158517A publication Critical patent/JP2009158517A/ja
Application granted granted Critical
Publication of JP4661864B2 publication Critical patent/JP4661864B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J63/00—Cathode-ray or electron-stream lamps
    • H01J63/02—Details, e.g. electrode, gas filling, shape of vessel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J63/00—Cathode-ray or electron-stream lamps
    • H01J63/06—Lamps with luminescent screen excited by the ray or stream
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11005—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for aligning the bump connector, e.g. marks, spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、液滴を吐出して膜パターンを形成する膜パターン形成方法、及びそれを用いたコンタクトホールの形成方法、バンプの形成方法及び発光装置の製造方法に関する。
近年、液滴吐出法（インクジェット方式）を用いた成膜技術が注目されている。この成膜技術は、インクジェットヘッドにより微小な液状体を所望の位置に精度良く塗布することが可能であり、そのため様々な形状の微細な膜パターンが形成できるという特長を有する。例えば、回路基板における微細な配線パターンや絶縁膜パターン等を所望の機能液を塗布することにより形成することができる（例えば、特許文献１参照）。
特開２００７−５３３３３号公報
ところで、上記成膜技術により形成される膜パターンは、仕様によっては所定の厚さを有することが要求される場合がある。液体吐出法を用いた成膜技術において形成される膜パターンを要求に応じて厚膜化するには、所定の形状の膜パターンを形成する工程を繰り返して、当該膜パターン上に新たな膜パターンを形成して順次積層し、所望の厚さを有する膜パターンを形成していた。
しかしながら、膜パターンの厚膜化によって、例えば、回路基板上においてコンタクトホール部等の下地を露出させるべき領域や膜パターンの外郭を精度良く形成すべき領域において、上記積層のために重ねて塗布される機能液が、下地となる膜パターン上から、濡れ広がってほしくない上記領域（パターン非形成領域）に流動してしまい、所望の膜パターンが得られないという問題が生じることがあった。
本発明は、上述の課題を解決するためになされたもので、パターン非形成領域への膜パターンを形成する機能液の流動を抑制して、所望の膜厚の膜パターンを形成する膜パターン形成方法、及びそれを用いたコンタクトホールの形成方法、バンプの形成方法及び発光装置の製造方法を提供することを目的としている。
上記の課題を解決するために、本発明は、パターン非形成領域に隣接してパターン形成領域が設けられ、上記パターン形成領域に機能液を塗布して膜パターンを形成する膜パターン形成方法であって、上記パターン非形成領域に、上記機能液に対する撥液材料を含む液滴を塗布して撥液膜を形成する撥液膜形成工程と、上記撥液膜に隣接する上記パターン形成領域に上記機能液を塗布して上記膜パターンを形成する膜パターン形成工程とを有し、上記撥液膜形成工程と上記膜パターン形成工程とを少なくとも２回ずつ交互に繰り返すという構成を採用する。
このような構成を採用することによって、本発明では、膜パターンと共にパターン非形成領域に撥液膜が順次形成されることで、積層される膜パターンの膜厚に対応する撥液膜を形成することができる。
なお、当該膜パターンは、膜状に形成されるパターンのみならず層状に形成されるパターンをも含む概念である。
また、本発明においては、上記撥液膜形成工程では、上記パターン形成領域との境界に沿って線状に上記撥液膜を形成するという構成を採用する。
このような構成を採用することによって、本発明では、膜パターンに接するように撥液膜を順次形成し、積層される膜パターンからパターン非形成領域への機能液の流動を抑制することができる。
また、本発明においては、所定の厚さを有する上記膜パターンを形成した後に、上記撥液膜を除去する撥液膜除去工程と、上記撥液膜除去工程により上記撥液膜が除去された上記パターン非形成領域に第２機能液を塗布して第２膜パターンを形成する第２膜パターン形成工程とを有するという構成を採用する。
このような構成を採用することによって、本発明では、所定の膜厚の膜パターンを形成した後にパターン非形成領域に所望の第２膜パターンを形成することで、所定の機能を有する膜パターンを形成することができる。
また、本発明においては、上記膜パターン形成方法を用いたコンタクトホールの形成方法を採用する。
このような構成を採用することによって、本発明では、上記膜パターン形成方法を用いて所望の径及び深さを有するコンタクトホールを形成することができる。
また、本発明においては、上記記載の膜パターン形成方法を用いたバンプの形成方法。という構成を採用する。
このような構成を採用することによって、本発明では、上記膜パターン形成方法を用いて所望の厚さを有するバンプを形成することができる。
また、本発明においては、電子放出部材と、上記電子放出部材から電子を放出させる電極部材と、これらの間に設けられた所定の膜厚を有する絶縁膜とを備える陰極部と、放出された上記電子により発光する陽極部とを有する発光装置の製造方法であって、上記膜パターン形成方法を用いて上記絶縁膜を形成する工程を有するという構成を採用する。
このような構成を採用することによって、本発明では、上記膜パターン形成方法を用いて所望の膜厚の絶縁膜を形成することができる。
また、本発明においては、所定の厚さを有する上記絶縁膜を形成した後に、上記絶縁膜上に上記電極部材を含む液滴を塗布して電極膜を形成する電極膜形成工程と、上記電極膜形成工程の後に、上記撥液膜を除去する上記撥液膜除去工程と、上記撥液膜除去工程により上記撥液膜が除去された上記パターン非形成領域に上記電子放出部材を含む液滴を塗布して電子放出膜を形成する電子放出膜形成工程とを有するという構成を採用する。
このような構成を採用することによって、本発明では、上記膜パターン形成方法を用いて電極膜及び電子放出膜を形成し、上記発光装置の陰極部を製造することができる。
以下、本発明の膜パターン形成方法及び発光装置の製造方法を、図面を参照して説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。
（液滴吐出装置）
まず、本実施形態に係る膜パターン形成方法に用いる液滴吐出装置について説明する。
図１は、液滴吐出装置ＩＪの概略的な構成図である。
液滴吐出装置（インクジェット装置）ＩＪは、液滴吐出ヘッドから基板Ｐに対して液滴を吐出（滴下）するものであって、液滴吐出ヘッド３０１と、Ｘ方向駆動軸３０４と、Ｙ方向ガイド軸３０５と、制御装置ＣＯＮＴと、ステージ３０７と、クリーニング機構３０８と、基台３０９と、ヒータ３１５とを備えている。ステージ３０７は、この液滴吐出装置ＩＪによりインク（液体材料）を設けられる基板Ｐを支持するものであって、基板Ｐを基準位置に固定する不図示の固定機構を備えている。
液滴吐出ヘッド３０１は、複数の吐出ノズルを備えたマルチノズルタイプの液滴吐出ヘッドであり、長手方向とＸ軸方向とを一致させている。複数の吐出ノズルは、液滴吐出ヘッド３０１の下面にＸ軸方向に並んで一定間隔で設けられている。液滴吐出ヘッド３０１の吐出ノズルからは、ステージ３０７に支持されている基板Ｐに対してインクが吐出される。
Ｘ方向駆動軸３０４には、Ｘ方向駆動モータ３０２が接続されている。Ｘ方向駆動モータ３０２はステッピングモータ等であり、制御装置ＣＯＮＴからＸ方向の駆動信号が供給されると、Ｘ方向駆動軸３０４を回転させる。Ｘ方向駆動軸３０４が回転すると、液滴吐出ヘッド３０１はＸ軸方向に移動する。
Ｙ方向ガイド軸３０５は、基台３０９に対して動かないように固定されている。ステージ３０７は、Ｙ方向駆動モータ３０３を備えている。Ｙ方向駆動モータ３０３はステッピングモータ等であり、制御装置ＣＯＮＴからＹ方向の駆動信号が供給されると、ステージ３０７をＹ方向に移動する。
制御装置ＣＯＮＴは、液滴吐出ヘッド３０１に液滴の吐出制御用の電圧を供給する。また、Ｘ方向駆動モータ３０２に液滴吐出ヘッド３０１のＸ方向の移動を制御する駆動パルス信号を、Ｙ方向駆動モータ３０３にステージ３０７のＹ方向の移動を制御する駆動パルス信号を供給する。
クリーニング機構３０８は、液滴吐出ヘッド３０１をクリーニングするものである。クリーニング機構３０８には、図示しないＹ方向の駆動モータが備えられている。このＹ方向の駆動モータの駆動により、クリーニング機構は、Ｙ方向ガイド軸３０５に沿って移動する。クリーニング機構３０８の移動も制御装置ＣＯＮＴにより制御される。
ヒータ３１５は、ここではランプアニールにより基板Ｐを熱処理する手段であり、基板Ｐ上に塗布された液体材料に含まれる溶媒の蒸発及び乾燥を行う。このヒータ３１５の電源の投入及び遮断も制御装置ＣＯＮＴにより制御される。
液滴吐出装置ＩＪは、液滴吐出ヘッド３０１と基板Ｐを支持するステージ３０７とを相対的に走査しつつ基板Ｐに対して液滴を吐出する。ここで、以下の説明において、Ｘ方向を非走査方向、Ｘ方向と直交するＹ方向を走査方向とする。
液滴吐出ヘッド３０１の吐出ノズルは、非走査方向であるＸ方向に一定間隔で並んで設けられている。なお、図１では、液滴吐出ヘッド３０１は、基板Ｐの進行方向に対し直角に配置されているが、液滴吐出ヘッド３０１の角度を調整し、基板Ｐの進行方向に対して交差させるようにしてもよい。このようにすれば、液滴吐出ヘッド３０１の角度を調整することで、ノズル間のピッチを調節することが出来る。また、基板Ｐとノズル面との距離を任意に調節することが出来るようにしてもよい。
図２は、液滴吐出ヘッド３０１の断面図である。
液滴吐出ヘッド３０１には、液体材料（機能液）を収容する液体室３２１に隣接してピエゾ素子３２２が設置されている。液体室３２１には、液体材料を収容する材料タンクを含む液体材料供給系３２３を介して液体材料が供給される。
ピエゾ素子３２２は駆動回路３２４に接続されており、この駆動回路３２４を介してピエゾ素子３２２に電圧を印加して、ピエゾ素子３２２を変形させることにより、液体室３２１が変形し、ノズル３２５から液体材料が吐出される。
この場合、印加電圧の値を変化させることにより、ピエゾ素子３２２の歪み量が制御される。また、印加電圧の周波数を変化させることにより、ピエゾ素子３２２の歪み速度が制御される。ピエゾ方式による液滴吐出は材料に熱を加えないため、材料の組成に影響を与えにくいという利点を有する。
なお、液滴吐出法の吐出技術としては、上記の電気機械変換式の他に、帯電制御方式、加圧振動方式、電気熱変換方式、静電吸引方式などが挙げられる。帯電制御方式は、材料に帯電電極で電荷を付与し、偏向電極で材料の飛翔方向を制御してノズルから吐出させるものである。また、加圧振動方式は、材料に例えば３０ｋｇ／ｃｍ２程度の超高圧を印加してノズル先端側に材料を吐出させるものであり、制御電圧をかけない場合には材料が直進してノズルから吐出され、制御電圧をかけると材料間に静電的な反発が起こり、材料が飛散してノズルから吐出されない。
また、電気熱変換方式は、材料を貯留した空間内に設けたヒータにより、材料を急激に気化させてバブル（泡）を発生させ、バブルの圧力によって空間内の材料を吐出させるものである。静電吸引方式は、材料を貯留した空間内に微小圧力を加え、ノズルに材料のメニスカスを形成し、この状態で静電引力を加えてから材料を引き出すものである。また、この他に、電場による流体の粘性変化を利用する方式や、放電火花で飛ばす方式などの技術も適用可能である。液滴吐出法は、材料の使用に無駄が少なく、しかも所望の位置に所望の量の材料を的確に配置できるという利点を有する。なお、液滴吐出法により吐出される液状材料（流動体）の一滴の量は、例えば１〜３００ナノグラムである。
次に、上記構成の液滴吐出装置ＩＪを用いて形成する膜パターンについて図３を参照して説明する。
図３（ａ）は、本実施形態における膜パターン１が形成された基板Ｐの平面図を示す。
図３（ｂ）は、図３（ａ）における線視Ａ−Ａ断面図を示す。
膜パターン１は、図３（ａ）に示すように、基板Ｐの平面上に略方形に形成されており、該方形が形成された領域の内側に存する複数の円形のパターン非形成領域１０を露出させるように穴部１ａが形成されている。また、膜パターン１は、図３（ｂ）に示すように、所定の膜厚（本実施形態では、例えば、約１０μｍ程度）で形成されている。なお、膜パターン１は、例えば、ポリイミド等で形成される絶縁膜である。
基板Ｐとしては、ガラス、石英ガラス、Ｓｉウエハ、プラスチックフィルム、金属板等各種の部材を用いることができる。また、これら各種の素材の表面に半導体膜、金属膜、誘電体膜、有機膜等が形成されたものも含む。
（膜パターン形成方法）
続いて、上記構成の液滴吐出装置ＩＪを用いて膜厚の膜パターンを形成する方法について図４及び図５を参照して説明する。
図４は、膜パターン１の形成工程を説明する平面図である。
図５は、膜パターン１の形成工程を説明する断面図である。
図４（ａ）に示すように、基板Ｐには、パターン非形成領域１０に隣接し、膜パターン１が形成されるべき領域であるパターン形成領域２０が存する。パターン形成領域２０は、膜パターン１を形成する機能液が液滴吐出装置ＩＪにより液滴される領域であるため、予め親液性を高める処理を実施するのが好ましい。
親液性を高める基板Ｐの表面の洗浄処理として、具体的には、ＵＶエキシマ洗浄、低圧水銀灯洗浄、Ｏ２プラズマ洗浄、ＨＦや硫酸等を用いた酸洗浄、アルカリ洗浄、超音波洗浄、メガソニック洗浄、コロナ処理、グロー洗浄、スクラブ洗浄、オゾン洗浄、水素水洗浄、マイクロバルブ洗浄、フッ素系洗浄等を実施する。
（撥液膜形成工程）
洗浄処理により表面が親液化された基板Ｐは、次に、図４（ｂ）に示すように、パターン非形成領域１０を覆うように、膜パターン１を形成する機能液に対して撥液性を有する撥液材料を含む液滴が液滴吐出装置ＩＪにより塗布され、乾燥（焼成）処理を施すことにより撥液膜３０が形成される。
具体的には、液滴吐出装置ＩＪは、図１に示すように、基板Ｐをステージ３０７上に載置して、制御装置ＣＯＮＴの制御の下、液滴吐出ヘッド３０１と基板Ｐを支持するステージ３０７とを相対的に走査しつつ、撥液材料を含む液体を収容している吐出ノズルから基板Ｐに対して該撥液材料を含む液滴を吐出して、パターン非形成領域１０上に撥液膜３０を形成する。
そして、撥液膜３０は、図５（ａ）に示すように、基板Ｐ上に所定の厚さで形成されることとなる。
撥液性を発現させる撥液材料としては、シラン化合物、フルオロアルキル基を有する化合物、フッ素樹脂（フッ素を含む樹脂）、及びこれらの混合物を用いることができる。
撥液材料としてシラン化合物を用いることにより、配置した箇所にシラン化合物の自己組織膜が形成されるので、膜表面に優れた撥液性を付与することができる。
また、フッ素を含有するシラン化合物（撥液性シラン化合物）を用いることができ、フッ素を含有するシラン化合物として例えば、含フッ素アルキルシラン化合物を挙げることができる。含フッ素アルキルシラン化合物を塗布して撥液膜３０を形成すると、膜表面にフルオロアルキル基が位置するように配向して自己組織膜が形成されるので、膜表面により優れた撥液性を付与することができる。
また、撥液膜３０の形成にフッ素樹脂を用いる場合には、所定量のフッ素樹脂を所定の溶媒に溶解させたものが用いられる。具体的には、住友スリーエム株式会社製「ＥＧＣ１７２０」（ＨＦＥ（ハイドロフルオロエーテル）溶媒にフッ素樹脂を０．１ｗ％溶解させたもの）等を用いることができる。なお、フッ素樹脂の用いる種類によって撥液性の発現のために加熱・重合の必要があるものについては、必要に応じて例えば１５０℃から２００℃の加熱をして、塗布したフッ素を含む樹脂を重合させることで、撥液性を発現させることができる。
（膜パターン形成工程）
撥液膜形成工程によりパターン非形成領域１０に撥液膜３０が形成された基板Ｐは、次に、図４（ｃ）に示すように、パターン形成領域２０を覆うように、膜パターン１を形成する機能液（本実施形態では、ポリイミドを含む液体）を液滴吐出装置ＩＪにより塗布され、膜パターン１が形成される。
具体的には、液滴吐出装置ＩＪにより、制御装置ＣＯＮＴの制御の下、液滴吐出ヘッド３０１と基板Ｐを支持するステージ３０７とを相対的に走査しつつ、今度は、膜パターン１を形成する機能液を収容している吐出ノズルから基板Ｐのパターン形成領域２０に対して機能液を塗布することとなる。
塗布された機能液は、パターン形成領域２０が親液化されているため、パターン形成領域２０全体に濡れ広がり、また、パターン形成領域２０に隣接するパターン非形成領域１０に撥液膜３０が形成されていることにより、パターン非形成領域１０への流動が抑制されて、パターン形成領域２０に全体に均一の厚さで塗布されることとなる。そして、機能液が、パターン形成領域２０において所望の熱処理やＵＶ（紫外線）照射によって乾燥／硬化して、図５（ｂ）に示すように、基板Ｐ上に所定の膜厚を有する膜パターン１が形成される。
ここで、当該膜パターン１を更に厚膜化する場合、膜パターン１の膜厚が撥液膜３０の形成される高さより大きくなると、次に膜パターン１上に塗布される機能液の流動を撥液膜３０の撥液性により抑制することが難しくなるため、以下の工程を行う。
（撥液膜形成工程（２回目））
膜パターン形成工程によりパターン形成領域２０に膜パターン１が形成された基板Ｐに対し、図５（ｃ）に示すように、再び、パターン非形成領域１０を覆うように、撥液材料を含む液滴を液滴吐出装置ＩＪにより塗布し、所望の乾燥（焼成）処理の後、撥液膜３０を形成する。２回目の撥液膜形成工程により形成された撥液膜３０は、膜パターン１の穴部１ａの側面に沿うように、且つ、膜パターン１の膜厚の高さまで形成されることとなる。
なお、２回目における撥液材料を含む液滴を塗布は、パターン非形成領域１０において既に撥液膜３０が形成されていることから撥液材料の節約のために、膜パターン１の外縁に接するように塗布するのが好ましい。
（膜パターン形成工程（２回目））
２回目の撥液膜形成工程により膜パターン１の膜厚の高さまで撥液膜３０が形成された基板Ｐに対し、図５（ｄ）に示すように、液滴吐出装置ＩＪにより膜パターン１上に機能液を塗布し、膜パターン１上に更に所定の膜厚を有する膜パターン１を積層し、膜厚が大きい膜パターン１を形成する。
このとき、膜パターン１上に塗布される機能液は、撥液膜３０が膜パターン１の膜厚に対応するように形成されることから、膜パターン１上からパターン非形成領域１０への流動が抑制されることとなる。
さらに膜厚の膜パターン１を形成する場合は、上記撥液膜形成工程と上記膜パターン形成工程とを交互に繰り返すことによって、膜パターン１を積層すると共に該膜パターン１の膜厚に対応するように順次撥液膜３０を形成して、所望の膜厚の膜パターン１を形成することとなる。
そして、所望の膜厚の膜パターン１を形成した後、パターン非形成領域１０へのＵＶ照射等により撥液膜３０を除去することによって、図３に示す膜パターン１を形成することができる（撥液膜除去工程）。
したがって、上述した本実施形態によれば、パターン非形成領域１０に隣接してパターン形成領域２０が設けられ、パターン形成領域２０に機能液を塗布して膜パターン１を形成する膜パターン形成方法であって、パターン非形成領域１０に、上記機能液に対する撥液材料を含む液滴を塗布して撥液膜３０を形成する撥液膜形成工程と、撥液膜３０に隣接するパターン形成領域２０に上記機能液を塗布して膜パターン１を形成する膜パターン形成工程とを有し、上記撥液膜形成工程と上記膜パターン形成工程とを少なくとも２回ずつ交互に繰り返すという構成を採用することによって、積層される膜パターン１と共にパターン非形成領域１０に撥液膜３０が順次形成されることで、積層される膜パターン１の膜厚に対応する撥液膜３０を形成することができる。
したがって、パターン非形成領域１０への膜パターン１を形成する機能液の流動を抑制して、所望の膜厚の膜パターンを形成することができる効果がある。
また、上記膜パターン形成方法においては、所定の厚さを有する膜パターン１を形成した後に、上記撥液膜除去工程により撥液膜３０が除去されたパターン非形成領域１０に第２機能液を塗布して第２膜パターンを形成する第２膜パターン形成工程とを有するという構成を採用することによって、所定の膜厚の膜パターン１を形成した後にパターン非形成領域１０に所望の第２膜パターンを形成することで、所定の別特性を有する機能を付与した膜パターン１を形成することができる。
具体的には、撥液膜３０を除去した後、撥液膜３０が形成されていたパターン非形成領域１０に、膜パターン１を形成する機能液と異なる第２機能液を塗布して第２の膜パターンを形成して基板Ｐに新たな機能性を備えさせることとなる。
以下、具体例について説明する。
（発光装置の製造方法）
ここで、先ず、上記膜パターン形成方法を用いて製造する発光装置の構成について説明する。
図６は、上記膜パターン形成方法を用いて製造する発光装置１００を示す断面構成図である。
発光装置１００は、互いに所定の間隔をおいて対向するように配置される陰極装置（陰極部）１１０と陽極装置（陽極部）１２０とから構成される。
陰極装置１１０は、陽極装置１２０に対して電子を放出する装置であり、陰極基板１１１と、陰極基板１１１上に形成され電子を放出するカーボンナノチューブ層（電子放出部材）１１３と、カーボンナノチューブ層１１３に電子を放出させる電極から形成されるグリッド（電極部材）１１４と、カーボンナノチューブ層１１３とグリッド１１４とを所定の間隔（本実施形態では約１０マイクロメートル程度）に隔てる絶縁層（絶縁膜）１１５とを有する構成となっている。
陰極基板１１１上には外部電源と電気的に接続される陰極１１１ａが形成されており、陰極１１１ａ上にカーボンナノチューブ層１１３が設けられる。そして、グリッド１１４に陰極１１１ａに対して正電圧（引出電圧）を印加すると、カーボンナノチューブ層１１３から電子ｅが放出される構成となっている。
陰極装置１１０は、図７に示す平面図に示すように、グリッド１１４が陰極基板１１１の平面上に外形が略方形に形成されており、該方形が形成された領域の内側に存する複数の円形状領域にあるカーボンナノチューブ層１１３を露出させるように円形状の穴部１１６が所定の間隔で複数形成されている。
陽極装置１２０は、図６に示すように、陰極装置１１０から放出された電子ｅにより発光する装置であり、陽極基板１２１と、電子ｅにより発光する蛍光材料が塗布された蛍光体１２２とを有する構成となっている。
陽極基板１２１は、光を透過するガラス基板であり陰極装置１１０に対向する面にＩＴＯ（Indium Tin Oxide）の透明電導膜から形成される陽極１２１ａが設けられる。蛍光体１２２は、陽極１２１ａ上に電着や液滴吐出装置ＩＪにより形成され、対向する陰極１１１ａと略同一の大きさを有する。そして、グリッド１１４に対して陽極１２１ａに正電圧（加速電圧）を印加すると、放出された電子ｅが蛍光体１２２に向って加速・衝突し、光Ｌが発生して、陽極基板１２１を透過して外部へ露光することとなる。
このような構成の発光装置１００の陰極装置１１０の製造において、本発明の膜パターン形成方法を採用できる。この場合、陰極基板１１１上のカーボンナノチューブ層１１３が形成される領域を図４（ａ）におけるパターン非形成領域１０と、同じく絶縁層１１５及びグリッド１１４が形成される領域をパターン形成領域２０と設定して液滴吐出装置ＩＪを動作させて陰極装置１１０を製造することとなる。
具体的には、先ず、液滴吐出装置ＩＪを用いて、上述した撥液膜形成工程と膜パターン形成工程とを交互に繰り返すことによって、陰極基板１１１上のパターン形成領域にポリイミドを含む液体を塗布して絶縁層１１５を形成する。次いで、絶縁層１１５が所定の膜厚に達したら、今度は、絶縁層１１５上に銀インク等の電極材料を液滴吐出装置ＩＪにより塗布し、グリッド１１４を形成する（電極膜形成工程）。グリッド１１４が形成されたら、撥液膜除去工程により撥液膜を除去し、撥液膜が除去されたパターン非形成領域に液滴吐出装置ＩＪによりカーボンナノチューブを含む液滴を塗布してカーボンナノチューブ層１１３を形成する（電子放出膜形成工程）ことで、陰極装置１１０を製造することができる。
したがって、本実施形態においては、カーボンナノチューブ層１１３と、カーボンナノチューブ層１１３から電子ｅを放出させるグリッド１１４と、これらの間に設けられた所定の膜厚を有する絶縁層１１５とを備える陰極装置１１０と、放出された電子ｅにより発光する陽極装置１２０とを有する発光装置１００の製造方法であって、上記膜パターン形成方法を用いて絶縁層１１５を形成する工程を有するという構成を採用することによって、所望の膜厚の絶縁層１１５を形成することができる。
つまり、本実施形態では、周知技術のように、感光性の絶縁層にマスクをかけて露光処理するという工程を経ずに、所望の形状及び膜厚の絶縁層１１５を形成することができるためコスト安の効果がある。
また、本実施形態においては、所定の厚さを有する絶縁層１１５を形成した後に、絶縁層１１５上に電極材料を含む液滴を塗布してグリッド１１４を形成する電極膜形成工程と、上記電極膜形成工程の後に、撥液膜を除去する撥液膜除去工程と、撥液膜除去工程により撥液膜が除去されたパターン非形成領域にカーボンナノチューブを含む液滴を塗布してカーボンナノチューブ層１１３を形成する電子放出膜形成工程とを有するという構成を採用することによって、上記膜パターン形成方法を用いてグリッド１１４及びカーボンナノチューブ層１１３を形成し、発光装置１００の陰極装置１１０を製造することができる。
（コンタクトホール及びバンプの形成方法）
また、上記膜パターン形成方法は、図９に示すような、基板２００上に設けられる電極２０１と接続される配線２０２を絶縁層２０３上に露出させるコンタクトホール２０３ａや、露出した配線２０２と電気的に接続されて所定の厚さを有するバンプ２０４の形成にも用いることができる。
例えば、コンタクトホール２０３ａであれば、コンタクトホール２０３ａを形成する領域をパターン非形成領域として設定し、上記膜パターン形成方法を実施して絶縁層２０３に穴部を形成することで、また、バンプ２０４であれば、バンプ２０４を形成する領域をパターン形成領域として設定し、金属材料を含有する液体材料を用いて上記膜パターン形成方法を実施することで所望の厚さを有する形状に形成することができる。
以上、図面を参照しながら本発明の好適な実施形態について説明したが、本発明は上記実施形態に限定されるものではない。上述した実施形態において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。
例えば、上記実施形態において、撥液膜形成工程においては、パターン非形成領域１０を覆うように撥液膜３０を形成すると説明したが、本発明は、図８（ａ）及び図８（ｂ）に示すように、膜パターン１が形成されるパターン形成領域２０の境界に沿って線状に撥液膜３０を形成するという構成を採用してもよい。このような構成を採用することで、撥液材料の消費を抑えてコスト安で所望の膜厚を有する膜パターン１を形成することができる。
この場合、例えば、図８（ａ）に示すパターン形成領域２０は、基板Ｐ上に略方形に配置されており、パターン形成領域２０とパターン非形成領域１０との境界線に重なるように撥液膜３０を形成することで、パターン非形成領域１０への機能液の流動を抑制して、均一な所定の厚さを有する膜パターン１を形成することができる。図８（ｂ）においても、同様に、膜パターン１と円形状のパターン非形成領域１０との境界線に重なるように撥液膜３０を形成することで、パターン非形成領域１０への機能液の流動を抑制して所望の膜厚を有する膜パターン１を形成することができる。
また、上記実施形態において、撥液膜形成工程を膜パターン形成工程の前に行うと説明したが、本発明は、当該順序に限定されず、膜パターン形成工程を撥液膜形成工程の前に行う構成であっても良い。
本発明の実施の形態における液滴吐出装置の概略的な構成図である。 本発明の実施の形態における液滴吐出ヘッドの断面図である。 本発明の実施の形態における膜パターンが形成された基板を示す平面図及び線視Ａ−Ａ断面図である。 本発明の実施の形態における膜パターンの形成工程を説明する平面図である。 本発明の実施の形態における膜パターンの形成工程を説明する断面図である。 本発明の実施の形態における発光装置を示す断面構成図である。 本発明の実施の形態における陰極装置の平面図である。 本発明の別実施形態における膜パターンが形成された基板を示す平面図である。 本発明の別実施形態における基板上に設けられるコンタクトホール及びバンプを示す断面構成図である。
符号の説明
１…膜パターン、１０…パターン非形成領域、２０…パターン形成領域、３０…撥液膜、１００…発光装置、１１３…カーボンナノチューブ層（電子放出部材）、１１４…グリッド（電極部材）、１１５…絶縁層（絶縁膜）、２０３ａ…コンタクトホール、２０４…バンプ

Claims (5)

  1. パターン非形成領域に隣接してパターン形成領域が設けられ、前記パターン形成領域に機能液を塗布して膜パターンを形成する膜パターン形成方法であって、
    前記パターン非形成領域に、前記機能液に対する撥液材料を含む液滴を塗布して撥液膜を形成する撥液膜形成工程と、
    前記撥液膜に隣接する前記パターン形成領域に前記機能液を塗布して前記膜パターンを形成する膜パターン形成工程とを有し、
    前記撥液膜形成工程と前記膜パターン形成工程とを少なくとも２回ずつ交互に繰り返し、
    ２回目以降の前記撥液膜形成工程では、直前に形成された前記膜パターンの側面に沿うように、且つ、前記直前に形成された膜パターンの膜厚の高さまで前記撥液膜を形成することを特徴とする膜パターン形成方法。
  2. 前記撥液膜形成工程では、前記パターン形成領域との境界に沿って線状に前記撥液膜を形成することを特徴とする請求項１に記載の膜パターン形成方法。
  3. 所定の厚さを有する前記膜パターンを形成した後に、前記撥液膜を除去する撥液膜除去工程と、前記撥液膜除去工程により前記撥液膜が除去された前記パターン非形成領域に第２機能液を塗布して第２膜パターンを形成する第２膜パターン形成工程とを有することを特徴とする請求項１または２に記載の膜パターン形成方法。
  4. 電子放出部材と、前記電子放出部材から電子を放出させる電極部材と、これらの間に設けられた所定の膜厚を有する絶縁膜とを備える陰極部と、放出された前記電子により発光する陽極部とを有する発光装置の製造方法であって、
    請求項１〜３のいずれか一項に記載の膜パターン形成方法を用いて前記絶縁膜を形成する工程を有することを特徴とする発光装置の製造方法。
  5. 所定の厚さを有する前記絶縁膜を形成した後に、前記絶縁膜上に前記電極部材を含む液滴を塗布して電極膜を形成する電極膜形成工程と、前記電極膜形成工程の後に、前記撥液膜を除去する前記撥液膜除去工程と、前記撥液膜除去工程により前記撥液膜が除去された前記パターン非形成領域に前記電子放出部材を含む液滴を塗布して電子放出膜を形成する電子放出膜形成工程とを有することを特徴とする請求項４に記載の発光装置の製造方法。
JP2007331589A 2007-12-25 2007-12-25 膜パターン形成方法及び発光装置の製造方法 Expired - Fee Related JP4661864B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007331589A JP4661864B2 (ja) 2007-12-25 2007-12-25 膜パターン形成方法及び発光装置の製造方法
US12/338,194 US20090162536A1 (en) 2007-12-25 2008-12-18 Method for forming film pattern, method for forming contact hole, method for forming bump, and method for manufacturing light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007331589A JP4661864B2 (ja) 2007-12-25 2007-12-25 膜パターン形成方法及び発光装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009158517A JP2009158517A (ja) 2009-07-16
JP4661864B2 true JP4661864B2 (ja) 2011-03-30

Family

ID=40788966

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007331589A Expired - Fee Related JP4661864B2 (ja) 2007-12-25 2007-12-25 膜パターン形成方法及び発光装置の製造方法

Country Status (2)

Country Link
US (1) US20090162536A1 (ja)
JP (1) JP4661864B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070177576A1 (en) * 2006-01-31 2007-08-02 Niels Thybo Johansen Communicating metadata through a mesh network

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06340901A (ja) * 1994-03-28 1994-12-13 Hitachi Ltd 焼結方法
JP2000268702A (ja) * 1999-03-17 2000-09-29 Toshiba Corp 電界放出陰極、画像表示装置、及び電界放出陰極の製造方法
JP2003100202A (ja) * 2001-09-12 2003-04-04 Ind Technol Res Inst トライオード構造電子放出源の製法
JP2005103339A (ja) * 2003-09-26 2005-04-21 Semiconductor Energy Lab Co Ltd 絶縁層の作製方法及び薄膜の作製方法
JP2005190992A (ja) * 2003-11-14 2005-07-14 Semiconductor Energy Lab Co Ltd 表示装置及びその作製方法
JP2005334864A (ja) * 2004-01-16 2005-12-08 Semiconductor Energy Lab Co Ltd 膜パターン付基板及びその作製方法、半導体装置の作製方法、液晶テレビジョン、並びにｅｌテレビジョン
JP2006313916A (ja) * 2003-05-12 2006-11-16 Seiko Epson Corp 配線パターン形成方法、デバイスの製造方法、非接触型カード媒体の製造方法、電気光学装置の製造方法及びアクティブマトリクス基板の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3646510B2 (ja) * 1998-03-18 2005-05-11 セイコーエプソン株式会社 薄膜形成方法、表示装置およびカラーフィルタ
JP3578162B2 (ja) * 2002-04-16 2004-10-20 セイコーエプソン株式会社 パターンの形成方法、パターン形成装置、導電膜配線、デバイスの製造方法、電気光学装置、並びに電子機器
JP3823981B2 (ja) * 2003-05-12 2006-09-20 セイコーエプソン株式会社 パターンと配線パターン形成方法、デバイスとその製造方法、電気光学装置、電子機器及びアクティブマトリクス基板の製造方法
JP4344270B2 (ja) * 2003-05-30 2009-10-14 セイコーエプソン株式会社 液晶表示装置の製造方法
US8053171B2 (en) * 2004-01-16 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Substrate having film pattern and manufacturing method of the same, manufacturing method of semiconductor device, liquid crystal television, and EL television
JP4400290B2 (ja) * 2004-04-06 2010-01-20 セイコーエプソン株式会社 膜パターンの形成方法及びデバイスの製造方法、アクティブマトリクス基板の製造方法
JP4148213B2 (ja) * 2004-10-21 2008-09-10 セイコーエプソン株式会社 パターン形成方法および機能性膜

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06340901A (ja) * 1994-03-28 1994-12-13 Hitachi Ltd 焼結方法
JP2000268702A (ja) * 1999-03-17 2000-09-29 Toshiba Corp 電界放出陰極、画像表示装置、及び電界放出陰極の製造方法
JP2003100202A (ja) * 2001-09-12 2003-04-04 Ind Technol Res Inst トライオード構造電子放出源の製法
JP2006313916A (ja) * 2003-05-12 2006-11-16 Seiko Epson Corp 配線パターン形成方法、デバイスの製造方法、非接触型カード媒体の製造方法、電気光学装置の製造方法及びアクティブマトリクス基板の製造方法
JP2005103339A (ja) * 2003-09-26 2005-04-21 Semiconductor Energy Lab Co Ltd 絶縁層の作製方法及び薄膜の作製方法
JP2005190992A (ja) * 2003-11-14 2005-07-14 Semiconductor Energy Lab Co Ltd 表示装置及びその作製方法
JP2005334864A (ja) * 2004-01-16 2005-12-08 Semiconductor Energy Lab Co Ltd 膜パターン付基板及びその作製方法、半導体装置の作製方法、液晶テレビジョン、並びにｅｌテレビジョン

Also Published As

Publication number Publication date
JP2009158517A (ja) 2009-07-16
US20090162536A1 (en) 2009-06-25

Similar Documents

Publication Publication Date Title
TWI244363B (en) Pattern forming method, pattern forming apparatus and manufacturing method thereof, conductive film wiring, opto-electronic device, and electronic machine
KR100619486B1 (ko) 박막 패턴의 형성 방법 및 디바이스의 제조 방법
JP4103830B2 (ja) パターンの形成方法及びパターン形成装置、デバイスの製造方法、アクティブマトリクス基板の製造方法
US9299959B2 (en) Inkjet device and manufacturing method for organic el device
KR100710020B1 (ko) 막 패턴의 형성 방법 및 디바이스의 제조 방법, 전기 광학장치 및 전자 기기
US20060256247A1 (en) Film pattern, device, electro-optic device, electronic apparatus, method of forming the film pattern, and method of manufacturing active matrix substrate
WO2006067966A1 (ja) 液体吐出ヘッド、液体吐出装置および液体吐出方法
KR100573266B1 (ko) 표면 처리 방법, 표면 처리 장치, 표면 처리 기판, 전기광학 장치 및 전자 기기
JP2007035911A (ja) ボンディングパッドの製造方法、ボンディングパッド、及び電子デバイスの製造方法、電子デバイス
KR100636257B1 (ko) 디바이스와 그 제조 방법
TWI232708B (en) Pattern forming method, pattern forming apparatus, device manufacturing method, conductive film wiring, electro-optical device, and electronic apparatus
TW200428899A (en) Device, method of manufacture therefor, manufacturing method for active-matrix substrate, electrooptical apparatus and electronic apparatus
KR20040024478A (ko) 제막 장치와 그 구동 방법, 디바이스 제조 방법과디바이스 제조 장치 및 디바이스
JP4661864B2 (ja) 膜パターン形成方法及び発光装置の製造方法
CN1541050A (zh) 图案形成方法及器件的制造方法、电光学装置和电子仪器
KR100733058B1 (ko) 박막 패턴 형성 기판, 디바이스의 제조 방법, 전기 광학장치 및 전자 기기
JP2004305990A (ja) パターン形成方法、パターン形成装置、導電膜配線、デバイスの製造方法、電気光学装置、並びに電子機器
JP2005072205A (ja) 熱処理方法、配線パターンの形成方法、電気光学装置の製造方法、電気光学装置及び電子機器
JP2011044584A (ja) 回路基板の形成方法
JP2008028292A (ja) 配線形成用基板、配線の形成方法、及びプラズマディスプレイの製造方法
JP2007210115A (ja) ノズルプレート製造方法及びノズルプレート
JP5453793B2 (ja) 積層構造体の製造方法、有機薄膜トランジスタの製造方法及び有機薄膜トランジスタアレイの製造方法
JP2009163938A (ja) 表示パネル製造装置及び表示パネルの製造方法
JP2007035484A (ja) 膜パターンの形成方法及びデバイスの製造方法
JP2008016643A (ja) 多層配線基板の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100126

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100324

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101220

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140114

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees