KR100636257B1 - 디바이스와 그 제조 방법 - Google Patents

디바이스와 그 제조 방법 Download PDF

Info

Publication number
KR100636257B1
KR100636257B1 KR1020040019617A KR20040019617A KR100636257B1 KR 100636257 B1 KR100636257 B1 KR 100636257B1 KR 1020040019617 A KR1020040019617 A KR 1020040019617A KR 20040019617 A KR20040019617 A KR 20040019617A KR 100636257 B1 KR100636257 B1 KR 100636257B1
Authority
KR
South Korea
Prior art keywords
substrate
liquid
conductive film
film
wiring
Prior art date
Application number
KR1020040019617A
Other languages
English (en)
Other versions
KR20040084717A (ko
Inventor
히라이도시미츠
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20040084717A publication Critical patent/KR20040084717A/ko
Application granted granted Critical
Publication of KR100636257B1 publication Critical patent/KR100636257B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • EFIXED CONSTRUCTIONS
    • E04BUILDING
    • E04CSTRUCTURAL ELEMENTS; BUILDING MATERIALS
    • E04C2/00Building elements of relatively thin form for the construction of parts of buildings, e.g. sheet materials, slabs, or panels
    • E04C2/02Building elements of relatively thin form for the construction of parts of buildings, e.g. sheet materials, slabs, or panels characterised by specified materials
    • E04C2/10Building elements of relatively thin form for the construction of parts of buildings, e.g. sheet materials, slabs, or panels characterised by specified materials of wood, fibres, chips, vegetable stems, or the like; of plastics; of foamed products
    • E04C2/24Building elements of relatively thin form for the construction of parts of buildings, e.g. sheet materials, slabs, or panels characterised by specified materials of wood, fibres, chips, vegetable stems, or the like; of plastics; of foamed products laminated and composed of materials covered by two or more of groups E04C2/12, E04C2/16, E04C2/20
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B21/00Layered products comprising a layer of wood, e.g. wood board, veneer, wood particle board
    • B32B21/04Layered products comprising a layer of wood, e.g. wood board, veneer, wood particle board comprising wood as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02Manufacture of electrodes or electrode systems
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0104Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013Inkjet printing, e.g. for printing insulating material or resist
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/28Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y10T428/2804Next to metal
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/28Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y10T428/2809Web or sheet containing structurally defined element or component and having an adhesive outermost layer including irradiated or wave energy treated component

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Wood Science & Technology (AREA)
  • Architecture (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Gas-Filled Discharge Tubes (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Coating Apparatus (AREA)

Abstract

본 발명은 막 두께의 불균일을 발생시키지 않고, 전기 특성의 불균일성을 해소하는 것을 과제로 한다.
상기 과제를 해결하기 위해, 본 발명은 액적 토출에 의해 기판(P)상의 배선 패턴 영역(PI)에 도전성 막(31)을 배선한다. 기판(P)상의 배선 패턴 영역(PI)의 외측(PO)에, 도전성 막(31)과 전기적으로 분리된 제2 도전성 막(32)을 액적 토출에 의해 형성한다.
디바이스, 전기 광학 장치, 전자 기기

Description

디바이스와 그 제조 방법{DEVICE AND METHOD OF MANUFACTURING THEREOF}
도 1은 액적 토출 장치의 개략 사시도.
도 2는 피에조 방식에 의한 액상체의 토출 원리를 설명하기 위한 도면.
도 3은 플라즈마형 표시 장치의 분해 사시도.
도 4는 플라즈마형 표시 장치의 배선의 일부를 나타내는 확대 모식도.
도 5는 기판 상에 잉크를 배치하는 과정을 나타내는 도면.
도 6은 패턴의 위치와 용매 증기압 농도의 관계를 나타내는 도면.
도 7은 덧칠한 패턴을 나타내는 도면.
도 8은 액정 표시 장치의 제1 기판 상의 평면 레이아웃을 나타내는 도면.
도 9는 액정 표시 장치의 다른 형태를 나타내는 도면.
도 10은 비접촉형 카드 매체의 분해 사시도.
도 11은 FED를 설명하기 위한 도면.
도 12는 본 발명의 전자 기기의 구체적인 예를 나타내는 도면.
[부호의 설명]
P 기판, PI 배선 패턴 영역, PO 더미 영역, 31 전극 패턴(도전성 막), 32 더미 패턴(제2 도전성 막), 200 FED(전기 광학 장치), 300, 900 액정 표시 장치(전기 광학 장치), 400 비접촉형 카드 매체(전기 광학 장치), 500 플라즈마형 표시 장치(전기 광학 장치), 600 휴대 전화 본체(전자 기기), 700 정보 처리 장치(전자 기기), 800 시계 본체(전자 기기)
본 발명은, 디바이스와 그 제조 방법 및 전기 광학 장치 및 전자 기기에 관한 것이다.
전자 회로 또는 집적 회로 등에 사용되는 배선을 제조하기 위해서는, 예를 들면 포토리소그래피법이 사용되고 있다. 이 리소그래피법은, 미리 도전막을 도포한 기판 상에 레지스트라 불리는 감광재를 도포하고, 회로 패턴을 조사하여 현상하고, 레지스트 패턴에 따라 도전막을 에칭함으로써 배선을 형성하는 것이다. 이 리소그래피법은 진공 장치 등의 대규모 설비와 복잡한 공정을 필요로 하고, 또한 재료 사용 효율도 수% 정도로 그 대부분을 폐기하지 않을 수 없어, 제조 비용이 높다.
이것에 대해서, 액체 토출 헤드로부터 액체 재료를 액적상으로 토출하는 액적 토출법, 이른바 잉크젯법을 사용하여 배선 패턴을 형성하는 방법이 제안되어 있다(예를 들면, 미국 특허 5132248호 명세서 참조). 이 방법에서는, 금속 미립자 등의 도전성 미립자를 분산시킨 기능액인 배선 패턴용 잉크를 기판에 직접 패턴 도 포하고, 그 후 열처리나 레이저 조사를 행하여 도전막 패턴으로 변환한다. 이 방법에 의하면, 포토리소그래피가 필요 없어져, 프로세스가 큰폭으로 간단하게 되는 동시에, 원재료의 사용량도 줄이는 장점이 있다.
그러나, 상술한 바와 같은 종래 기술에는, 이하와 같은 문제가 존재한다.
잉크젯 방식에 의한 잉크 도포는, 직경이 ㎛ 오더의 액적을 고해상도로 토출, 도포할 수 있다. 그러나, 기판 상에 도포된 미소 액체의 건조가 매우 빠르고, 또한, 기판 상의 도포 영역에서의 말단(상단, 하단, 우단, 좌단)에서는, 미소 액체로부터 증발한 용매 분자 분압(용매 증기 농도)이 낮기 때문에, 일반적으로 빠르게 건조하기 시작한다.
이와 같이 기판 상에 도포된 액상체의 건조 시간의 차이는, 도전막 배선의 막두께 불균일을 일으킨다. 또한, 이 막두께 불균일은 도전성 등, 전기 특성이 불균일한 문제점을 초래한다.
본 발명은, 이상과 같은 점을 고려해서 이루어진 것으로서, 막 두께의 불균일을 일으키지 않고, 전기 특성의 불균일성을 해소할 수 있는 디바이스와 그 제조 방법 및 전기 광학 장치 및 전자 기기를 제공함을 목적으로 한다.
상기의 목적을 달성하기 위해서 본 발명은, 이하의 구성을 채용하고 있다.
본 발명의 디바이스는, 액적 토출에 의해 기판 상의 배선 패턴 영역에 도전성 막이 배선된 디바이스로서, 상기 기판 상의 상기 배선 패턴 영역의 외측에, 상 기 도전성 막과 전기적으로 분리된 제2 도전성 막이 상기 액적 토출에 의해 형성되어 있는 것을 특징으로 하는 것이다.
따라서, 본 발명의 디바이스에서는, 건조가 빠른 기판 단부에서 더미 배선으로서의 제2 도전성 막의 건조가 진행되지만, 실제로 배선으로서 사용하는 배선 패턴 영역에서는 제2 도전성 막의 존재에 의해 용매 증기 농도(분위기)가 균일하게 되어, 도전성 막의 건조, 소성 분위기를 균일하게 하여 막두께를 일정하게 할 수 있게 된다. 그 때문에, 본 발명에서는, 막두께의 불균일 등에 기인하는 도전성 등, 전기 특성의 불균일성을 해소할 수 있다. 토출하는 액적으로는 금속 미립자를 포함하는 것을 채용할 수 있다.
제2 도전성 막으로는, 상기 도전성 막과 동일한 재료로 형성되어 있는 것이 바람직하다.
이것에 의해 본 발명에서는, 액상체를 교환하지 않고 연속적으로 토출할 수 있기 때문에, 액상체 교환에 수반하는 작업을 생략할 수 있게 되어 생산 효율을 향상시킬 수 있다.
또한, 제2 도전성 막으로는, 상기 도전성 막과 거의 동일한 배열 제원(諸元)으로, 또한 연속적으로 형성되는 것이 바람직하다. 예를 들면, 배열 피치, 배선폭 등의 배선 제원을 도전성 막과 동일하게 하고, 또한, 도전성 막과 연속적으로 배열함으로써, 액적 토출 시의 도트 패턴(비트 맵) 등을 개별적으로 작성할 필요가 없어져 작업성을 향상시킬 수 있다.
또한, 상기 기판에 발액화 처리된 발액부와, 친액화 처리된 친액부가 마련되 고, 상기 도전성 막 및 제2 도전성 막은, 상기 액적이 상기 친액부로 토출되어 배선되는 구성도 적합하다.
이것에 의해 본 발명에서는, 토출된 액적의 일부가 발액부에 착탄해도 발액성에 의해서 튕겨져 친액부에 위치하게 되어, 용이하게 배선을 형성할 수 있게 된다.
또한, 본 발명의 전기 광학 장치는, 상기의 디바이스를 구비하는 것을 특징으로 하고 있다.
이것에 의해 본 발명에서는, 균일한 막두께로 배선 패턴이 형성되기 때문에, 배선의 막두께 불균일 등에 기인하는 전기 특성의 불균일성이 해소된 고품질의 전기 광학 장치를 얻을 수 있다.
또한, 본 발명의 전자 기기는, 상기의 전기 광학 장치를 구비하는 것을 특징으로 하고 있다.
이것에 의해 본 발명에서는, 균일한 막두께로 배선 패턴이 형성되기 때문에, 배선의 막두께 불균일 등에 기인하는 전기 특성의 불균일성이 해소된 고품질의 전자 기기를 얻을 수 있다.
한편, 본 발명의 디바이스 제조 방법은, 액적 토출에 의해 기판 상의 배선 패턴 영역에 도전성 막을 배선하는 디바이스 제조 방법으로서, 상기 기판 상의 상기 배선 패턴 영역의 외측에 액적을 토출하여, 도전성 막과 전기적으로 분리된 제2 도전성 막을 배선하는 공정을 갖는 것을 특징으로 하고 있다.
이것에 의해 본 발명에서는, 건조가 빠른 기판 단부에서 더미 배선으로서의 제2 도전성 막의 건조가 진행하지만, 실제로 배선으로서 사용하는 배선 패턴 영역에서는 제2 도전성 막의 존재에 의해 용매 증기 농도(분위기)가 균일하게 되어, 도전성 막의 건조, 소성 분위기를 균일하게 하여 막두께를 일정하게 할 수 있게 된다. 그 때문에, 본 발명에서는, 막두께 불균일 등에 기인하는 도전성 등, 전기 특성의 불균일성을 해소할 수 있다.
[발명을 실시하기 위한 최량의 형태]
이하, 본 발명의 디바이스와 그 제조 방법 및 전기 광학 장치 및 전자 기기의 실시의 형태를, 도 1 내지 도 12를 참조하여 설명한다.
여기서는, 우선 기능액인 배선 패턴용 잉크에 대해서 설명한다.
액적 토출법에 의해서 액체 토출 헤드의 노즐로부터 액적상으로 토출되는 배선 패턴용 잉크는, 일반적으로, 도전성 미립자를 분산매로 분산시킨 분산액으로 이루어진다.
본 실시 형태에서는, 도전성 미립자로서, 예를 들면, 금, 은, 구리, 팔라듐, 및 니켈 중의 어느 하나를 함유하는 금속 미립자 외에, 이들의 산화물, 및 도전성 중합체나 초도전체의 미립자 등이 사용된다.
이들 도전성 미립자는, 분산성을 향상시키기 위해서 표면에 유기물 등을 코팅하여 사용할 수도 있다. 도전성 미립자의 표면에 코팅하는 코팅제로는, 예를 들면 크실렌, 톨루엔 등의 유기 용제나 구연산 등을 들 수 있다.
도전성 미립자의 입경은 1nm이상 0.1㎛이하인 것이 바람직하다. 0.1㎛보다 크면, 후술하는 액체 토출 헤드의 노즐에 막힘이 생길 우려가 있다. 또한, 1nm보 다 작으면, 도전성 미립자에 대한 코팅제의 체적비가 커지고, 얻어지는 막 중의 유기물의 비율이 과다하게 된다.
분산매로는, 상기의 도전성 미립자를 분산할 수 있는 것으로서, 응집을 일으키지 않은 것이면 특별히 한정되지 않는다. 예를 들면, 물 외에, 메탄올, 에탄올, 프로판올, 부탄올 등의 알코올류, n-헵탄, n-옥탄, 데칸, 도데칸, 테트라데칸, 톨루엔, 크실렌, 시멘, 듀렌, 인덴, 디펜텐, 테트라히드로나프탈렌, 데카히드로나프탈렌, 시클로헥실벤젠 등의 탄화수소계 화합물, 또한 에틸렌글리콜디메틸에틸에테르, 에틸렌글리콜디에틸에테르, 에틸렌글리콜메틸에틸에테르, 디에틸렌글리콜디메틸에테르, 디에틸렌글리콜디에틸에테르, 디에틸렌글리콜메틸에틸에테르, 1,2-디메톡시에탄, 비스(2-메톡시에틸)에테르, p-디옥산 등의 에테르계 화합물, 또한 프로필렌카보네이트, γ-부티로락톤, N-메틸-2-피롤리돈, 디메틸포름아미드, 디메틸설폭시드, 시클로헥사논 등의 극성 화합물을 예시할 수 있다. 이들 중, 미립자의 분산성과 분산액의 안정성, 또한 액적 토출법(잉크젯법)에 대한 적용의 용이성의 관점에서, 물, 알콜류, 탄화수소계 화합물, 에테르계 화합물이 바람직하고, 보다 바람직한 분산매로는, 물, 탄화수소계 화합물을 들 수 있다.
상기 도전성 미립자의 분산액의 표면장력은 0.02N/m이상 0.07N/m이하의 범위내인 것이 바람직하다. 잉크젯법으로 액체를 토출할 때, 표면 장력이 0.02N/m미만이면, 잉크 조성물의 노즐면에 대한 젖음성이 증대하기 때문에 비행 굴곡이 생기기 쉬워지고, 0.07N/m를 넘으면 노즐 선단에서의 메니스커스의 형상이 안정하지 않기 때문에 토출양이나, 토출 타이밍의 제어가 곤란해진다. 표면 장력을 조정하 기 위해, 상기 분산액에는, 기판과의 접촉각을 크게 저하시키지 않는 범위에서, 불소계, 실리콘계, 비이온계 등의 표면장력 조절제를 미량 첨가하면 좋다. 비이온계 표면장력 조절제는, 액체의 기판으로의 젖음성을 향상시켜, 막의 레벨링성을 개량하고, 막의 미세한 요철의 발생 등의 방지에 도움이 되는 것이다. 상기 표면장력 조절제는, 필요에 따라서, 알콜, 에테르, 에스테르, 케톤 등의 유기 화합물을 포함해도 좋다.
상기 분산액의 점도는 1mPa·s이상 50mPa·s이하인 것이 바람직하다. 잉크젯법을 사용하여 액체 재료를 액적으로서 토출할 때, 점도가 1mPa·s보다 작은 경우에는 노즐 주변부가 잉크의 유출에 의해 오염되기 쉽고, 또한 점도가 50mPa·s보다 큰 경우는, 노즐 구멍에서의 막힘 빈도가 높아져서 원활한 액적의 토출이 곤란해진다.
여기서, 액적 토출법의 토출 기술로는, 대전 제어 방식, 가압 진동 방식, 전기 기계 변환식, 전기 열변환 방식, 정전 흡인 방식 등을 들 수 있다. 대전 제어 방식은, 재료에 대전 전극으로 전하를 부여하고, 편향 전극으로 재료의 비상 방향을 제어하여 노즐로부터 토출시키는 것이다. 또한, 가압 진동 방식은, 재료에 30kg/㎠ 정도의 초고압을 인가하여 노즐 선단측에서 재료를 토출시키는 것이며, 제어 전압을 걸지 않은 경우에는 재료가 직진하여 노즐로부터 토출되고, 제어 전압을 걸면 재료간에 정전적인 반발이 일어나, 재료가 비산하여 노즐로부터 토출되지 않는다. 또한, 전기 기계 변환 방식은, 피에조 소자(압전 소자)가 펄스적인 전기 신호를 받아 변형하는 성질을 이용한 것으로서, 피에조 소자가 변형함에 의해서 재 료를 저장한 공간에 가요 물질을 거쳐서 압력을 부여하여, 이 공간으로부터 재료를 압출하여 노즐로부터 토출시키는 것이다.
또한, 전기열변환 방식은, 재료를 저장한 공간내에 마련한 히터에 의해, 재료를 급격히 기화시켜 버블(거품)를 발생시켜, 버블의 압력에 의해서 공간내의 재료를 토출시키는 것이다. 정전 흡인 방식은, 재료를 저장한 공간내에 미소 압력을 가하여, 노즐에 재료의 메니스커스를 형성하고, 이 상태로 정전 인력을 가하고 나서 재료를 인출하는 것이다. 또한, 이 외에, 전장에 의한 유체의 점성 변화를 이용하는 방식이나, 방전 불꽃으로 날리는 방식 등의 기술도 적용할 수 있다. 액적 토출법은, 재료의 사용에 낭비가 적고, 또한 소망한 위치에 소망한 양의 재료를 정확히 배치할 수 있는 이점을 갖는다. 또한, 액적 토출법에 의해 토출되는 액상 재료(유동체) 한 방울의 양은, 예를 들면 1 내지 300나노그램이다.
다음에, 본 발명에 의한 디바이스를 제조할 때에 사용되는 디바이스 제조 장치에 대해서 설명한다.
이 디바이스 제조 장치는 액적 토출 헤드로부터 기판에 대하여 액적을 토출(적하)함에 의해 디바이스를 제조하는 액적 토출 장치(잉크젯 장치)이다.
도 1은 액적 토출 장치(IJ)의 개략 구성을 나타내는 사시도이다.
액적 토출 장치(IJ)는, 액적 토출 헤드(1)와, X축 방향 구동축(4)과, Y축 방향 가이드축(5)과, 제어장치(CONT)와, 스테이지(7)와, 클리닝 기구(8)와, 기대(基臺)(9)와, 히터(15)를 구비하고 있다.
스테이지(7)는 이 액적 토출 장치(IJ)에 의해 잉크(액체 재료)를 마련하는 기판(P)을 지지하는 것으로서, 기판(P)을 기준 위치에 고정하는 도시하지 않은 고정 기구를 구비하고 있다.
액적 토출 헤드(1)는 복수의 토출 노즐을 구비한 멀티 노즐 타입의 액적 토출 헤드이며, 긴 방향과 Y축 방향을 일치시키고 있다. 복수의 토출 노즐은, 액적 토출 헤드(1)의 아래면에 Y축 방향으로 나란히 일정 간격으로 마련되어 있다. 액적 토출 헤드(1)의 토출 노즐로부터는, 스테이지(7)에 지지되어 있는 기판(P)에 대해서, 상술한 도전성 미립자를 포함하는 잉크가 토출된다.
X축 방향 구동축(4)에는, X축 방향 구동 모터(2)가 접속되어 있다. X축 방향 구동 모터(2)는 스테핑 모터 등이며, 제어 장치(CONT)로부터 X축 방향의 구동 신호가 공급되면, X축 방향 구동축(4)을 회전시킨다. X축 방향 구동축(4)이 회전하면, 액적 토출 헤드(1)는 X축 방향으로 이동한다.
Y축 방향 가이드축(5)은 기대(9)에 대해서 움직이지 않도록 고정되어 있다. 스테이지(7)는, Y축 방향 구동 모터(3)를 구비하고 있다. Y축 방향 구동 모터(3)는 스테핑 모터 등이며, 제어장치(CONT)로부터 Y축 방향의 구동 신호가 공급되면, 스테이지(7)를 Y축 방향으로 이동한다.
제어장치(CONT)는 액적 토출 헤드(1)에 액적의 토출 제어용의 전압을 공급한다. 또한, X축 방향 구동 모터(2)에 액적 토출 헤드(1)의 X축 방향의 이동을 제어하는 구동 펄스 신호를, Y축 방향 구동 모터(3)에 스테이지(7)의 Y축 방향의 이동을 제어하는 구동 펄스 신호를 공급한다.
클리닝 기구(8)는, 액적 토출 헤드(1)를 클리닝하는 것이다. 클리닝 기구(8)에는, 도시하지 않은 Y축 방향의 구동 모터가 구비되어 있다. 이 Y축 방향의 구동 모터의 구동에 의해, 클리닝 기구는, Y축 방향 가이드축(5)을 따라 이동한다. 클리닝 기구(8)의 이동도 제어장치(CONT)에 의해 제어된다.
히터(15)는, 여기서는 램프 어닐링에 의해 기판(P)을 열처리하는 수단이며, 기판(P)상에 도포된 액체 재료에 포함되는 용매의 증발 및 건조를 행한다. 이 히터(15)의 전원의 투입 및 차단도 제어장치(CONT)에 의해 제어된다.
액적 토출 장치(IJ)는 액적 토출 헤드(1)와 기판(P)을 지지하는 스테이지(7)을 상대적으로 주사하면서 기판(P)에 대해서 액적을 토출한다. 여기서, 이하의 설명에서, X축 방향을 주사 방향, X축 방향과 직교하는 Y축 방향을 비주사 방향으로 한다. 따라서, 액적 토출 헤드(1)의 토출 노즐은, 비주사 방향인 Y축 방향으로 일정 간격으로 나란히 마련되어 있다. 또한, 도 1에서는, 액적 토출 헤드(1)는 기판(P)의 진행 방향에 대해 직각으로 배치되어 있지만, 액적 토출 헤드(1)의 각도를 조정하여, 기판(P)의 진행 방향에 대해서 교차되도록 해도 좋다.
이와 같이 하면, 액적 토출 헤드(1)의 각도를 조정함으로써, 노즐 간의 피치를 조절할 수 있다. 또한, 기판(P)와 노즐면의 거리를 임의로 조절할 수 있도록 해도 좋다.
도 2는, 피에조 방식에 의한 액체 재료의 토출 원리를 설명하기 위한 도면이다.
도 2에서, 액체 재료(배선 패턴용 잉크, 기능액)를 수용하는 액체실(21)에 인접하여 피에조 소자(22)가 설치되어 있다. 액체실(21)에는, 액체 재료를 수용하는 재료 탱크를 포함하는 액체 재료 공급계(23)를 거쳐서 액체 재료가 공급된다. 피에조 소자(22)는 구동 회로(24)에 접속되어 있고, 이 구동 회로(24)를 거쳐서 피에조 소자(22)에 전압을 인가하여, 피에조 소자(22)를 변형시킴에 의해, 액체실(21)이 변형하여, 노즐(25)로부터 액체 재료가 토출된다. 이 경우, 인가 전압의 값을 변화시킴에 의해, 피에조 소자(22)의 변형량이 제어된다. 또한, 인가 전압의 주파수를 변화시킴에 의해, 피에조 소자(22)의 변형 속도가 제어된다. 피에조 방식에 의한 액적 토출은 재료에 열을 가하지 않기 때문에, 재료의 조성에 거의 영향을 미치지 않는다는 이점을 갖는다.
다음에, 상술한 액적 토출 장치(IJ)에 의해 배선 패턴이 형성되는 전기 광학 장치로서, 플라즈마형 표시 장치에 대해서 설명한다.
도 3은 본 실시 형태의 플라즈마형 표시 장치(500)의 분해 사시도를 나타내고 있다.
플라즈마형 표시 장치(전기 광학 장치)(500)는 서로 대향하여 배치된 기판(501, 502), 및 이들 사이에 형성되는 방전 표시부(510)를 포함하여 구성된다.
방전 표시부(510)는 복수의 방전실(516)이 집합된 것이다. 복수의 방전실(516) 중, 적색 방전실(516(R)), 녹색 방전실(516(G)), 청색 방전실(516(B))의 3개의 방전실(516)이 쌍으로 되어 1화소를 구성하도록 배치되어 있다.
기판(501)의 상면에는 소정의 간격으로 스트라이프 상으로 어드레스 전극 (511)이 형성되고, 어드레스 전극(511)과 기판(501)의 상면을 덮도록 유전체층 (519)이 형성되어 있다.
유전체층(519) 상에는, 어드레스 전극(511, 511) 사이에 위치하고 또한 각 어드레스 전극(511)을 따라 격벽(515)이 형성되어 있다. 격벽(515)은, 어드레스 전극(511)의 폭방향 좌우양측에 인접하는 격벽과, 어드레스 전극(511)과 직교하는 방향으로 뻗어 설치된 격벽을 포함한다. 또한, 격벽(515)에 의해서 나누어진 직사각형상의 영역에 대응하여 방전실(516)이 형성되어 있다.
또한, 격벽(515)에 의해서 구획되는 직사각형상의 영역의 내측에는 형광체(517)가 배치되어 있다. 형광체(517)는 적, 녹, 청의 어느 하나의 형광을 발광하는 것으로서, 적색 방전실(516(R))의 저부에는 적색 형광체(517(R))가, 녹색 방전실(516(G))의 저부에는 녹색 형광체(517(G))가, 청색 방전실(516(B))의 저부에는 청색 형광체(517(B))가 각각 배치되어 있다.
한편, 기판(502)에는, 앞의 어드레스 전극(511)과 직교하는 방향으로 복수의 표시 전극(512)이 스트라이프 상으로 소정의 간격으로 형성되어 있다. 또한, 이들을 덮도록 유전체층(513), 및 MgO 등으로 이루어지는 보호막(514)이 형성되어 있다.
기판(501)과 기판(502)은 상기 어드레스 전극(511…)과 표시 전극(512…)을 서로 직교하도록 대향시켜 서로 접합되어 있다.
상기 어드레스 전극(511)과 표시 전극(512)은 도시하지 않은 교류 전원에 접속되어 있다. 각 전극에 통전함에 의해, 방전 표시부(510)에서 형광체(517)가 여기 발광하여, 칼라 표시가 가능해진다.
본 실시 형태에서는, 상기의 액적 토출 장치(IJ)에 의해 기판(501)(도 1에서 는 기판(P)에 상당) 상에 상기 어드레스 전극(511)이 형성되는 동시에, 기판(502)(도 1에서는 기판(P)에 상당) 상에 표시 전극(512)이 이하의 디바이스 제조 방법을 사용하여 각각 형성된다.
다음에, 본 발명의 디바이스 제조 방법의 실시 형태의 일례로서, 플라즈마형 표시 장치에서의 기판 상에 전극 등의 도전막 배선을 형성하는 방법에 대해서 설명한다. 본 실시 형태에 의한 배선 형성 방법은, 도전막 배선용의 잉크를 기판 상에 배치하고, 그 기판 상에 배선용의 도전막 패턴(도전성 막)을 형성하는 것이며, 표면 처리 공정, 재료 배치 공정 및 열처리/광처리 공정 등을 포함한다.
본 예에서는, 도전막 배선용의 잉크로서, 상술한 본 발명의 배선 패턴용 잉크를 사용한다. 또한, 잉크의 배치에는, 액적 토출 장치(IJ)를 사용하여, 액체 토출 헤드(1)의 노즐(25)을 거쳐서 잉크를 액적으로서 토출하는 액적 토출법, 이른바 잉크젯법을 사용한다. 여기서, 액적 토출 장치의 토출 방식으로는, 피에조 방식 외에, 열의 인가에 의해 급격히 증기가 발생함에 의해 액체 재료를 토출시키는 방식 등이어도 좋다.
도전막 배선용의 기판으로는, 유리, 석영 유리, Si 웨이퍼, 플라스틱 필름, 금속판 등 각종의 것을 사용할 수 있다. 또한, 이들 각종 소재 기판의 표면에 반도체막, 금속막, 유전체막, 유기막 등의 하지층으로서 형성된 것도 포함한다.
(표면 처리 공정)
표면 처리 공정은, 기판 표면을 발액화하는 발액화 처리 공정과, 발액화된 기판 표면을 친액화하는 친액화 처리 공정으로 크게 나누어진다.
발액화 처리 공정에서는, 도전막 배선을 형성하는 기판의 표면을, 액체 재료에 대해서 발액성으로 가공한다. 구체적으로는, 도전성 미립자를 함유한 액체 재료에 대한 소정의 접촉각이, 60[deg] 이상, 바람직하게는 90[deg]이상 110[deg] 이하로 되도록 기판에 대해서 표면 처리를 행한다.
표면의 발액성(젖음성)을 제어하는 방법으로는, 예를 들면, 기판의 표면에 자기 조직화막을 형성하는 방법, 플라즈마 처리법 등을 채용할 수 있다.
자기 조직막 형성법에서는, 도전막 배선을 형성할 기판의 표면에, 유기 분자막 등으로 이루어지는 자기 조직화막을 형성한다.
기판 표면을 처리하기 위한 유기 분자막은, 기판에 결합가능한 관능기와, 그 반대측에 친액기 또는 발액기라는 기판의 표면성을 개질하는(표면 에너지를 제어하는) 관능기와, 이들 관능기를 연결하는 탄소의 직쇄 또는 일부 분기한 탄소쇄를 구비하고 있고, 기판에 결합하여 자기 조직화하여 분자막, 예를 들면 단분자막을 형성한다.
여기서, 자기 조직화막이라 함은, 기판의 하지층 등의 구성 원자와 반응 가능한 결합성 관능기와 그 이외의 직쇄 분자로 이루어지고, 직쇄 분자의 상호 작용에 의해 매우 높은 배향성을 갖는 화합물을, 배향시켜서 형성한 막이다. 이 자기 조직화막은, 단분자를 배향시켜 형성되어 있으므로, 매우 막두께를 얇게 할 수 있고, 또한, 분자 레벨에서 균일한 막으로 된다. 즉, 막의 표면에 같은 분자가 위치하기 때문에, 막의 표면에 균일하고 우수한 발액성이나 친액성을 부여할 수 있다.
상기의 높은 배향성을 갖는 화합물로서, 예를 들면 플루오로알킬실란을 사용 함에 의해, 막의 표면에 플루오로알킬기가 위치하도록 각 화합물이 배향되어 자기 조직화막이 형성되고, 막의 표면에 균일한 발액성이 부여된다.
자기 조직화막을 형성하는 화합물로는, 헵타데카플루오로-1,1,2,2테트라히드로데실트리에톡시실란, 헵타데카플루오로-1,1,2,2테트라히드로데실트리메톡시실란, 헵타데카플루오로-1,1,2,2테트라히드로데실트리클로로실란, 트리데카플루오로-1,1, 2,2테트라히드로옥틸트리에톡시실란, 트리데카플루오로-1,1,2,2테트라히드로옥틸트리메톡시실란, 트리데카플루오로-1,1,2,2테트라히드로옥틸트리클로로실란, 트리플루오로프로필트리메톡시실란 등의 플루오로알킬실란(이하「FAS」라고 함)을 예시할 수 있다. 이들 화합물은, 단독으로 사용해도 좋고, 2종 이상을 조합하여 사용해도 좋다. 또한, FAS를 사용함에 의해, 기판과의 밀착성과 양호한 발액성을 얻을 수 있다.
FAS는, 일반적으로 구조식 RnSiX(4-n)로 표시된다. 여기서 n은 1이상 3이하의 정수를 나타내고, X는 메톡시기, 에톡시기, 할로겐 원자 등의 가수분해기이다. 또한 R은 플루오로알킬기이고, (CF3)(CF2)x(CH2)y의(여기서 x는 0이상 10이하의 정수를, y는 0이상 4이하의 정수를 나타냄) 구조를 갖고, 복수개의 R 또는 X가 Si에 결합해 있는 경우에는, R 또는 X는 각각 모두 동일해도 좋고, 달라도 좋다. X로 나타내는 가수분해기는 가수분해에 의해 실라놀을 형성하고, 기판(유리, 실리콘)의 하지의 히드록실기와 반응하여 실록산 결합으로 기판과 결합한다. 한편, R은 표면에 (CF2) 등의 플루오로기를 갖기 때문에, 기판의 하지 표면을 젖지 않은(표면 에너 지가 낮은) 표면으로 개질한다.
유기 분자막 등으로 이루어지는 자기 조직화막은, 상기의 원료 화합물과 기판을 동일한 밀폐 용기 중에 넣어 두고, 실온에서 2 내지 3일간 정도 방치함에 의해 기판 상에 형성된다. 또한, 밀폐 용기 전체를 100℃로 유지함에 의해, 3시간 정도로 기판 상에 형성된다. 이들은 기상으로부터의 형성법이지만, 액상으로부터도 자기 조직화막을 형성할 수 있다. 예를 들면, 원료 화합물을 함유하는 용액 중에 기판을 침적하고, 세정, 건조함으로써 기판 상에 자기 조직화막이 형성된다.
또한, 자기 조직화막을 형성하기 전에, 기판 표면에 자외광을 조사하거나, 용매에 의해 세정하여, 기판 표면의 전처리를 행하는 것이 바람직하다.
한편, 플라즈마 처리법에서는, 상압 또는 진공 중에서 기판에 대해 플라즈마 조사를 행한다. 플라즈마 처리에 사용하는 가스종은, 도전막 배선을 형성할 기판의 표면 재질 등을 고려하여 여러 가지 선택할 수 있다. 처리 가스로는, 예를 들면, 4불화메탄, 퍼플루오로헥산, 퍼플루오로데칸 등을 예시할 수 있다.
또한, 기판의 표면을 발액성으로 가공하는 처리는, 소망한 발액성을 갖는 필름, 예를 들면 4불화 에틸렌 가공된 폴리이미드 필름 등을 기판 표면에 접착함에 의해서 행해도 좋다. 또한, 발액성이 높은 폴리이미드 필름을 그대로 기판으로서 사용해도 좋다.
기판 표면이 소망한 발액성보다도 높은 발액성을 갖는 경우, 170nm 내지 400nm의 자외광을 조사하거나, 기판을 오존 분위기에 노출함에 의해, 기판 표면을 친액화하는 처리를 행하여 기판 표면의 젖음성을 제어하면 좋다. 이하, 친액화 처리에 대해서 상술한다.
친액화 처리 공정에서는, 발액화 처리가 종료된 단계의 기판 표면이, 통상 소망한 발액성보다도 높은 발액성을 가지므로, 친액화 처리에 의해 발액성을 완화한다. 친액화 처리로는, 170nm 내지 400nm의 자외광을 조사하는 방법을 들 수 있다. 이것에 의해, 일단 형성한 발액성의 막을, 부분적으로, 또한 전체로서는 균일하게 파괴하여, 발액성을 완화할 수 있다.
또한, 배선 패턴에 따른 마스크를 사용하여 자외광을 조사함으로써, 배선 부분만을 친액화할 수도 있다. 이 경우, 기판 표면의 발액부와 친액부가 명확하게 구획되기 때문에, 토출된 액적의 일부가 발액부에 착탄해도 발액성에 의해서 튕겨져 친액부에 위치하게 되어, 용이하게 배선을 형성할 수 있게 된다.
또한, 발액성의 완화의 정도는 자외광의 조사 시간으로 조정할 수 있지만, 자외광의 강도, 파장, 열처리(가열)의 조합 등에 의해서 조정할 수도 있다.
친액화 처리의 다른 방법으로는, 산소를 반응 가스로 하는 플라즈마 처리를 들 수 있다. 이것에 의해, 일단 형성한 발액성의 막을, 부분적으로, 그렇지만 전체로는 균일하게 변질시켜, 발액성을 완화할 수 있다.
친액화 처리의 또다른 방법으로는, 기판을 오존 분위기에 노출하는 처리를 들 수 있다.
이것에 의해, 일단 형성한 발액성의 막을, 부분적으로, 그렇지만 전체로서는 균일하게 변질시켜, 발액성을 완화시킬 수 있다.
이 경우, 발액성의 완화의 정도는, 조사 출력, 거리, 시간 등에 의해서 조정 할 수 있다.
(재료 배치 공정)
도 4는, 도 3에 나타낸 플라즈마 표시 장치의 배선 중의 일부(예를 들면 어드레스 전극)를 나타내는 확대 모식도이다. 도 4에 나타내는 모식도에서, 기판(P) 상에는, 전극 패턴(도전성 막)(31)(예를 들면, 도 3에서의 어드레스 전극(511)에 상당) 및 더미 패턴(제2 도전성 막)(32)이 각각 Y축 방향으로 뻗어 있는 직선상으로 형성되어 있다. 전극 패턴(31)은 기판(P)상에서 형광체(517)가 배설되는 배선 패턴 영역(PI)에 배선되고, 더미 패턴(32)은 배선 패턴 영역(PI)의 외측(주위)의 더미 영역(PO)에, 전극 패턴(31)과는 전기적으로 분리하여 배선된다.
전극 패턴(31)은, 여기서는 라인폭 120㎛, 라인 스페이스 240㎛의 배열 피치 360㎛로 배선된다. 더미 패턴(32)은 전극 패턴(31)과 동일한 재료로 형성되고, 전극 패턴(31)과 동일한 배열 제원(라인폭 120㎛, 라인 스페이스 240㎛의 배열 피치 360㎛)으로, 또한 연속적으로 배열되도록, 배선 패턴 영역(PI)과 더미 영역(PO)의 경계에 서로 이웃하는 전극 패턴(31)의 라인 스페이스도 240㎛로 배선된다.
또한, 액적 토출 장치(IJ)의 제어장치(CONT)는, 도 4에 나타내는 바와 같이, 기판(P)상에 격자상의 복수의 비트(단위 격자)로 이루어지는 비트 맵을 설정하고, 기판(P)상에 설정한 비트 맵에 의하여, 기판(P)에 대해서 X축 방향으로 주사하면서, 비트 맵에서의 복수의 비트 중, 소정의 비트(전극 패턴(31) 및 더미 패턴(32)을 형성하는 비트)에 대한 액적의 토출 동작을 행함으로써, 기판(P)상에는 전극 패턴(31) 및 더미 패턴(32)이 동일 공정내에서 연속적으로 형성된다.
도 5의 (a) 내지 (c)는 기판 상에 잉크를 배치하는 순서의 일례를 나타내고 있다.
이 공정에서는, 액체 토출 헤드(1)로부터 액체 재료를 액적으로서 토출하고, 그 액적을 일정한 거리(피치) 마다 기판(1) 상에 배치한다.
우선, 도 5의 (a)에 나타내는 바와 같이, 액체 토출 헤드(1)로부터 토출한 액적(L1)을, 일정한 간격을 두고 기판(P)상에 순차 배치한다. 본 예에서는, 액적(L1)의 배치 피치(P1)는, 기판(P)상에 배치한 직후의 액적(L1)의 직경보다도 커지도록 결정되어 있다. 이것에 의해, 기판(P)상에 배치된 직후의 액적(L1)끼리 서로 접하지 않고, 액적(L1)끼리 합체하여 기판(P)상으로 퍼지는 것이 방지된다. 또한, 액적(L1)의 배치 피치(P1)는 기판(P) 상에 배치한 직후의 액적(L1)의 직경의 2배 이하로 되도록 정해져 있다.
다음에, 도 5의 (b)에 나타내는 바와 같이, 상술한 액적의 배치 동작을 반복한다. 즉, 도 5의 (a)에 나타낸 전회와 마찬가지로, 액체 토출 헤드(1)로부터 액체 재료를 액적(L2)으로 하여 토출하고, 그 액적(L2)을 일정 거리마다 기판(P)에 배치한다.
이 때, 액적(L2)의 체적(1개의 액적 당의 액체 재료의 양), 및 그 배치 피치(P2)는 전회의 액적(L1)과 동일하다. 또한, 액적(L2)의 배치 위치를 전회의 액적(L1)으로부터 1/2피치만 쉬프트시켜, 기판(P)상에 배치되어 있는 전회의 액적(L1)끼리의 중간 위치에 금회의 액적(L2)을 배치한다.
상술한 바와 같이, 기판(P)상의 액적(L1)의 배치 피치(P1)는, 기판(P)상에 배치한 직후의 액적(L1)의 직경보다도 크고 또한, 그 직경의 2배이하이다. 그 때 문에, 액적(L1)의 중간 위치에 액적(L2)이 배치됨에 의해, 액적(L1)에 액적(L2)이 일부 겹쳐져, 액적(L1)끼리의 사이의 극간(隙間)이 메워진다.
이러한 일련의 액적의 배치 동작을 복수회 반복함으로써, 기판(P)상에 배치되는 액적끼리의 극간이 메워지고, 도 5의 (c)에 나타내는 바와 같이, 선상의 연속한 전극 패턴(31)(또는 더미 패턴(32))이 기판(P)상에 형성된다. 이 경우, 액적의 배치 동작의 반복 회수를 늘림에 의해, 기판(P)상에 액적이 차례로 겹쳐져, 전극 패턴(31)(또는 더미 패턴(32))의 막두께, 즉 기판(P)의 표면으로부터의 높이(두께)가 증가한다. 전극 패턴(31)(또는 더미 패턴(32))의 높이(두께)는, 최종적인 막패턴에 필요하다고 여겨지는 소망한 막두께에 따라 정해지고, 그것에 따라, 상기 액적의 배치 동작의 반복 회수가 결정된다.
또한, 액적의 토출 조건, 특히, 액적의 체적 및 액적의 배치 피치는, 기판(P)상에 형성되는 전극 패턴(31)(또는 더미 패턴(32))의 가장자리의 형상이 요철의 미소한 양호한 상태로 되도록 결정되어 있다. 또한, 기판(P)의 표면은 미리 발액성으로 가공되어 있으므로, 기판(P)상에 배치한 액적의 퍼짐이 억제된다. 그 때문에, 전극 패턴(31)(또는 더미 패턴(32))의 가장자리의 형상을, 상술한 양호한 상태로 확실히 제어할 수 있는 동시에, 후막화도 용이하다.
(열처리/광처리 공정)
다음에, 열처리/광처리 공정에서는, 기판 상에 배치된 액적에 함유되는 분산매 또는 코팅제를 제거한다. 즉, 기판 상에 배치된 도전막 형성용의 액체 재료는, 미립자간의 전기적 접촉을 양호하게 하기 위해서, 소성에 의해 분산매를 완전 히 제거할 필요가 있다.
또한, 도전성 미립자의 표면에 분산성을 향상시키기 위해서 유기물 등의 코팅제가 코팅되어 있는 경우에는, 이 코팅제도 제거할 필요가 있다.
열처리 및/또는 광처리는 통상 대기중에서 행해지지만, 필요에 따라서, 질소, 아르곤, 헬륨 등의 불활성 가스 분위기 중에서 행해도 좋다. 열처리 및/또는 광처리의 처리 온도는, 분산매의 비점(증기압), 분위기 가스의 종류나 압력, 미립자의 분산성이나 산화성 등의 열적 거동, 코팅제의 유무나 양, 기재의 내열 온도 등을 고려하여 적당히 결정된다.
예를 들면, 유기물로 이루어지는 코팅제를 제거하기 위해서는, 약 300℃에서 소성하는 것이 필요하다. 또한, 플라스틱 등의 기판을 사용하는 경우에는, 실온 이상 100℃이하에서 행하는 것이 바람직하다.
열처리 및/또는 광처리는, 예를 들면 핫 플레이트, 전기로 등의 가열 수단을 사용한 일반적인 가열 처리 외에, 램프 어닐링을 사용하여 행해도 좋다. 램프 어닐링에 사용하는 광의 광원으로는, 특별히 한정되지 않지만, 적외선 램프, 크세논 램프, YAG 레이저, 아르곤 레이저, 탄산 가스 레이져, XeF, XeCl, XeBr, KrF, KrCl, ArF, ArCl 등의 엑시머 레이저 등을 사용할 수 있다. 이들 광원은 일반적으로는, 출력 10W이상 5,000W이하의 범위의 것이 이용되지만, 본 실시 형태예에서는 100W이상 1,000W이하의 범위이면 충분하다.
상기 열처리 및/또는 광처리에 의해, 미립자간의 전기적 접촉이 확보되어, 전극 패턴(31) 및 더미 패턴(32)은 도전막으로 변환된다.
여기서, 열처리시에서의 기판 상의 패턴의 위치와 용매 증기압 농도의 관계를 도 6에 나타낸다.
이 도면에 나타내는 바와 같이, 더미 패턴(32)이 배선된 기판의 단부에서는, 패턴(액상체)으로부터 증발한 용매 증기 농도가 낮고, 건조가 빠르게 진행하는데 비해, 전극 패턴(31)이 배선된 기판 내측에서는, 더미 패턴(32)의 존재에 의해 용매 증기 농도가 외측에 비해 높은 값으로 일정하게 되어 있다. 즉, 소성상태가 불량으로 될 우려가 있는 영역(분산매 제거, 코팅제의 균일 제거)이 배선 패턴 영역(PI)의 외측의 더미 영역(PO)으로 되고, 표시에 사용되는 영역에 배선된 전극 패턴(31)은 양호한 소성 상태로 된다.
이상 설명한 일련의 공정에 의해, 기판 상에 선상의 도전막 패턴(도전막 배선)이 형성된다.
이와 같이, 본 실시의 형태에서는, 액적 토출에 의해 배선 패턴 영역(PI)의 외측에 더미 패턴(32)을 배선했으므로, 건조·소성 시에 용매 증기 농도의 분포가 생겨도, 전극 패턴(31)에 관해서는 양호한 소성 상태를 용이하게 얻을 수 있고, 막두께 불균일의 발생을 억제할 수 있게 된다. 그 때문에, 종래에는, 도 7의 (a)에 나타내는 바와 같이, 덧칠된 도전막 패턴끼리 건조 상태의 불균일에 의해 선폭이나 막두께가 가지런해지지 않는 것을 방지할 수 있고, 도 7의 (b)에 나타내는 바와 같이, 선폭, 막두께에 불균일이 생기지 않도록 겹쳐서 패턴형성할 수 있다. 따라서, 막두께 불균일에 기인하는 도전성 등, 전기 특성의 불균일이 생기는 것을 방지할 수 있어, 고품질의 디바이스를 제조할 수 있게 된다.
또한, 본 실시의 형태에서는, 전극 패턴(31)과 더미 패턴(32)을 동일한 재료로 형성하므로, 동일한 토출 처리 공정(재료 배치 공정)으로 양패턴(31,32)을 형성할 수 있고, 액상체 교환에 필요한 시간을 삭감하여 생산 효율을 향상시킬 수 있게 된다. 또한, 본 실시의 형태에서는, 전극 패턴(31)과 더미 패턴(32)을 동일한 배열 제원으로 배치하고, 연속적으로 액적 토출 처리를 행하므로, 액적 토출시의 비트 맵(도트 패턴)을 개별로 작성할 필요가 없어져, 비트 맵 작성에 필요한 시간도 단축할 수 있다.
또한, 본 실시의 형태에서는, 친액부에 대해서 액적을 토출함으로써, 토출된 액적의 일부가 발액부에 착탄해도 발액성에 의해서 튕겨져 친액부에 위치하게 되어, 용이하게 배선을 형성할 수 있게 되는 효과도 나타낸다. 또한, 저항 체크 등, 전극 패턴(31)에 대한 도통 시험이나 밀착성 시험 등의 품질 검사를 더미 패턴(32)에 의해 행함으로써, 전극 패턴(31)에 상처가 나는 것도 방지할 수 있고, 또한 더미 패턴(32)이 단부에 배치되어 있음으로써, 전극 패턴(31)에 비해 시험 시의 엑세스가 용이하게 되는 효과도 얻어진다.
또한, 상기 실시의 형태에서의 전극 패턴(31)은, 도 3에 나타낸 플라즈마형 표시 장치에서의 어드레스 전극(511) 및 표시 전극(512)의 어느 하나의 전극에도 적용 가능하다.
다음에, 본 발명의 전기 광학 장치의 다른 예로서, 액정 표시 장치에 대해서 설명한다.
도 8은, 본 실시 형태에 의한 액정 표시 장치의 제1 기판 상의 신호 전극 등 의 평면 레이아웃을 나타내는 것이다. 본 실시 형태에 의한 액정 표시 장치는, 이 제1 기판과, 주사 전극 등이 마련된 제2 기판(도시하지 않음)과, 제1 기판과 제2 기판의 사이에 봉입된 액정(도시하지 않음)으로 개략 구성되어 있다.
도 8에 나타내는 바와 같이, 제1 기판(300)상의 화소 영역(303)에는, 복수의 신호 전극(310…)이 다중 매트릭스상으로 마련되어 있다. 특히 각 신호 전극(310…)은, 각 화소에 대응하여 마련된 복수의 화소 전극 부분(310a…)과 이들을 다중 매트릭스상에 접속하는 신호 배선 부분(310b…)으로 구성되어 있고, Y방향으로 뻗어있다.
또한, 부호 350은 1칩 구조의 액정 구동 회로로서, 이 액정 구동 회로(350)와 신호 배선 부분(310b…)의 일단측(도면중 하측)이 제1 둘러친 배선(331…)을 거쳐서 접속되어 있다.
또한, 부호 340…은 상하 도통 단자로, 이 상하 도통 단자(340…)와, 도시하지 않은 제2 기판 상에 마련된 단자가 상하 도통재(341…)에 의해서 접속되어 있다. 또한, 상하 도통 단자(340…)와 액정 구동 회로(350)가 제2 둘러친 배선(332…)을 거쳐서 접속되어 있다.
본 실시 형태에서는, 상기 제1 기판(300)상에 마련된 신호 배선 부분(310b…), 제1 둘러친 배선(331…), 및 제2 둘러친 배선(332…)이 각각, 상술한 배선 형성 방법에 의거하여 형성되어 있다. 그 때문에, 전기 특성의 불균일이 해소된 고품질의 액정 표시 장치를 얻을 수 있다.
그 다음에, 본 발명의 전기 광학 장치인 액정 표시 장치의 다른 형태에 대해 서 설명한다.
도 9에 나타내는 액정 표시 장치(전기 광학 장치)(901)는, 크게 나누면 컬러 액정 패널(전기 광학 패널)(902)과, 액정 패널(902)에 접속되는 회로 기판(903)을 구비하고 있다. 또한, 필요에 따라서, 백 라이트 등의 조명 장치, 기타의 부대 기기가 액정 패널(902)에 부설되어 있다.
액정 패널(902)은 실링재(904)에 의해서 접착된 한쌍의 기판(905a) 및 기판(905b)을 갖고, 이들 기판(905a)과 기판(905b)의 사이에 형성되는 간극(間隙), 이른바 셀 갭에는 액정이 봉입되어 있다. 이들 기판(905a) 및 기판(905b)은 일반적으로는 투광성 재료, 예를 들면 유리, 합성 수지 등에 의해서 형성되어 있다. 기판(905a) 및 기판(905b)의 외측 표면에는 편광판(906a) 및 편광판(906b)가 부착되어 있다. 또한, 도 9에서는, 편광판(906b)의 도시를 생략하고 있다.
또한, 기판(905a)의 내측 표면에는 전극(907a)이 형성되고, 기판(905b)의 내측 표면에는 전극(907b)이 형성되어 있다. 이들 전극(907a, 907b)은 스트라이프상 또는 문자, 숫자, 기타의 적당한 패턴상으로 형성되어 있다. 또한, 이들 전극(907a, 907b)은, 예를 들면 ITO(Indium Tin Oxide:인듐 주석 산화물) 등의 투광성 재료에 의해서 형성되어 있다. 기판(905a)은 기판(905b)에 대해서 돌출한 돌출부를 갖고, 이 돌출부에 복수의 단자(908)가 형성되어 있다. 이들 단자(908)는 기판(905a)상에 전극(907a)을 형성할 때에 전극(907a)과 동시에 형성된다. 따라서, 이들 단자(908)는, 예를 들면 ITO에 의해서 형성되어 있다. 이들 단자(908)에는, 전극(907a)으로부터 일체로 뻗은 것, 및 도전재(도시하지 않음)를 거쳐서 전극(907b)에 접속되는 것이 포함된다.
회로 기판(903)에는, 배선 기판(909)상의 소정 위치에 액정 구동용 IC로서의 반도체 소자(900)가 실장되어 있다. 또한, 도시는 생략하고 있지만, 반도체 소자(900)가 실장되는 부위 이외의 부위의 소정 위치에는 저항, 콘덴서, 기타의 칩 부품이 실장되어 있어도 좋다. 배선 기판(909)은, 예를 들면 폴리이미드 등의 가요성을 갖는 베이스 기판(911) 상에 형성된 Cu 등의 금속막을 패터닝하여 배선 패턴(912)을 형성함에 의해서 제조되어 있다.
본 실시 형태에서는, 액정 패널(902)에서의 전극(907a, 907b) 및 회로 기판(903)에서의 배선 패턴(912)이 상기 디바이스 제조 방법에 의해서 형성되어 있다.
본 실시 형태의 액정 표시 장치에 의하면, 전기 특성의 불균일이 해소된 고품질의 액정 표시 장치를 얻을 수 있다.
또한, 상기에 나타낸 예는 패시브형의 액정 패널이지만, 액티브 매트릭스형의 액정 패널로서도 좋다. 즉, 한쪽 기판에 박막 트랜지스터(TFT)를 형성하고, 각 TFT에 대해 화소 전극을 형성한다. 또한, 각 TFT에 전기적으로 접속하는 배선(게이트 배선, 소스 배선)을 상기와 같이 잉크젯 기술을 사용하여 형성할 수 있다.
한편, 대향하는 기판에는 대향 전극 등이 형성되어 있다. 이러한 액티브 매트릭스형의 액정 패널에도 본 발명을 적용할 수 있다.
전기 광학 장치의 다른 실시 형태로서, 비접촉형 카드 매체의 실시 형태에 대해서 설명한다. 도 10에 나타내는 바와 같이, 본 실시 형태에 의한 비접촉형 카 드 매체(전기 광학 장치)(400)는, 카드 기체(402)와 카드 커버(418)로 이루어지는 케이스내에, 반도체 집적회로 칩(408)과 안테나 회로(412)를 내장하여, 도시하지 않은 외부의 송수신기와 전자파 또는 정전 용량 결합의 적어도 하나에 의해 전력 공급 또는 데이터의 송수신의 적어도 하나를 행하도록 되어 있다.
본 실시 형태에서는, 상기 안테나 회로(412)가, 상기 디바이스 제조 방법에 의해서 형성되어 있다.
본 실시 형태의 비접촉형 카드 매체에 의하면, 전기 특성의 불균일이 해소된 고품질의 비접촉형 카드 매체를 얻을 수 있다.
다음에, 전기 광학 장치의 다른 실시 형태로서, 전계 방출 소자(전기 방출 소자)를 구비한 전계 방출 디스플레이(Field Emission Display, 이하 FED라 함)에 대해서 설명한다.
도 11은 FED를 설명하기 위한 도면으로서, 도 11의 (a)은 FED를 구성하는 음극 기판과 양극 기판의 배치를 나타낸 개략 구성도, 도 11의 (b)는 FED중 음극 기판이 구비하는 구동 회로의 모식도, 도 11의 (c)는 음극 기판의 요부를 나타낸 사시도이다.
도 11의 (a)에 나타내는 바와 같이 FED(전기 광학 장치)(200)는, 음극 기판(200a)과 양극 기판(200b)을 대향 배치시킨 구성으로 되어 있다. 음극 기판(200a)은, 도 11의 (b)에 나타내는 바와 같은 게이트선(201)과, 이미터선(202)과, 이들 게이트선(201)과 이미터선(202)에 접속된 전계 방출 소자(203)를 구비하고 있고, 즉, 소위 단순 매트릭스 구동 회로로 이루어져 있다. 게이트선(201)에서는, 게이트 신호(V1,V2,…,Vm)가 공급되도록 되어 있고, 이미터선(202)에서는, 이미터 신호(W1,W2,…,Wn)가 공급되도록 되어 있다. 또한, 양극 기판(200b)은 RGB로 이루어지는 형광체를 구비하고 있고, 그 형광체는 전자가 충돌함에 의해 발광하는 성질을 갖는다.
도 11의 (c)에 나타내는 바와 같이, 전계 방출 소자(203)는 이미터선(202)에 접속된 이미터 전극(203a)과, 게이트선(201)에 접속된 게이트 전극(203b)을 구비한 구성으로 되어 있다. 또한, 이미터 전극(203a)은 이미터 전극(203a)측에서 게이트 전극(203b)으로 향하여 소경화하는 이미터 팁(205)이라 불리는 돌기부를 구비하고 있고, 이 이미터 팁(205)과 대응한 위치에 게이트 전극(203b)에 구멍부분(204)이 형성되어, 구멍부분(204)내에 이미터 팁(205)의 선단이 배치되어 있다.
이러한 FED(200)에서는, 게이트선(201)의 게이트 신호(V1,V2,…,Vm), 및 이미터선(202)의 이미터 신호(W1,W2,…,Wn)를 제어함에 의해, 이미터 전극(203a)과 게이트 전극(203b)의 사이에 전압이 공급되어, 전해의 작용에 의해서 이미터 팁(205)에서 구멍부분(204)으로 향하여 전자(210)가 이동하고, 이미터 팁(205)의 선단으로부터 전자(210)가 방출된다. 여기서, 상기 전자(210)와 양극 기판(200b)의 형광체가 충돌함에 의해 발광하므로, 소망에 따라 FED(200)를 구동할 수 있게 된다.
이와 같이 구성된 FED에서는, 예를 들면 이미터 전극(203a)이나 이미터선 (202), 또는 게이트 전극(203b)이나 게이트선(201)이 상기 디바이스 제조 방법에 의해서 형성되어 있다.
본 실시 형태의 FED에 의하면, 전기 특성의 불균일이 해소된 고품질의 FED를 얻을 수 있다.
또한, 본 발명을 적용할 수 있는 디바이스는, 이들 전기 광학 장치에 한정되지 않고, 예를 들면 도전막 배선이 형성되는 회로 기판이나, 반도체의 실장 배선 등, 다른 디바이스 제조에도 적용할 수 있다.
다음에, 본 발명의 전자 기기의 구체적인 예에 대해서 설명한다.
도 12의 (a)는 휴대 전화의 일례를 나타낸 사시도이다. 도 12의 (a)에서, 600은 휴대 전화 본체를 나타내고, 601은 상기 실시 형태의 액정 장치를 구비한 액정 표시부를 나타낸다.
도 12의 (b)는 워드 프로세서, 컴퓨터 등의 휴대형 정보 처리 장치의 일례를 나타낸 사시도이다. 도 12의 (b)에서, 700은 정보 처리 장치, 701은 키보드 등의 입력부, 703은 정보 처리 본체, 702는 상기 실시 형태의 액정 장치를 구비한 액정 표시부를 나타내고 있다.
도 12의 (c)는 손목시계형 전자 기기의 일례를 나타낸 사시도이다. 도 12의 (c)에서, 800은 시계 본체를 나타내고, 801은 상기 실시 형태의 액정 장치를 구비한 액정 표시부를 나타내고 있다.
도 12의 (a) 내지 (c)에 나타내는 전자 기기는, 상기 실시 형태의 액정 장치를 구비한 것이므로, 배선류의 단선이나 단락 등의 불량이 생기기 어렵고, 또한, 소형화, 박형화가 가능해진다.
또한, 본 실시 형태의 전자 기기는 액정 표시 장치를 구비하는 것으로 했지만, 유기 일렉트로루미네선스 표시 장치, 플라즈마형 표시 장치, FED 등, 다른 전 기 광학 장치를 구비한 전자 기기로 할 수도 있다.
이상, 첨부 도면을 참조하면서 본 발명에 의한 적합한 실시 형태예에 대해서 설명했지만, 본 발명이 상기 예에 한정되지 않은 것은 말할 필요도 없다. 상술한 예에서 나타낸 각 구성 부재의 여러 형상이나 조합 등은 일례로서, 본 발명의 주지로부터 일탈하지 않는 범위에서 설계 요구 등에 의거하여 여러 가지로 변경할 수 있다.
예를 들면, 상기 실시의 형태에서 형성한 제2 도전성 막은 더미 패턴인 것으로 설명했지만, 이것에 한정되는 것은 아니고, 단부에 접속 단자를 마련함으로써 전극 패턴과는 다른 접속 배선으로서 사용할 수 있다.
또한, 도전성 막과 제2 도전성 막은, 반드시 동일 재료로 형성할 필요는 없고, 다른 재료로 형성하는 구성이어도 좋다.
본 발명에 의하면, 막 두께의 불균일을 일으키지 않고, 전기 특성의 불균일성을 해소할 수 있는 디바이스와 그 제조 방법 및 전기 광학 장치 및 전자 기기를 제공할 수 있게 된다.

Claims (9)

  1. 액적 토출에 의해 기판 상의 배선 패턴 영역에 도전성 막이 배선된 디바이스로서, 상기 기판 상의 상기 배선 패턴 영역의 외측에, 상기 도전성 막과 전기적으로 분리된 제2 도전성 막이 상기 액적 토출에 의해 형성되어 있는 것을 특징으로 하는 디바이스.
  2. 제1항에 있어서,
    상기 제2 도전성 막은 상기 도전성 막과 동일한 재료로 형성되어 있는 것을 특징으로 하는 디바이스.
  3. 제1항 또는 제2항에 있어서,
    상기 제2 도전성 막은 상기 도전성 막과 거의 동일한 배열 제원(諸元)으로, 또한 연속적으로 형성되는 것을 특징으로 하는 디바이스.
  4. 제1항에 있어서,
    상기 제2 도전성 막의 단부가 접속 단자인 것을 특징으로 하는 디바이스.
  5. 제1항에 있어서,
    상기 기판에는 발액화 처리된 발액부와, 친액화 처리된 친액부가 마련되고, 상기 도전성 막 및 제2 도전성 막은 상기 액적이 상기 친액부에 토출되어 배선되는 것을 특징으로 하는 디바이스.
  6. 제1항에 있어서,
    상기 액적은 금속 미립자를 함유하는 것을 특징으로 하는 디바이스.
  7. 삭제
  8. 삭제
  9. 액적 토출에 의해 기판 상의 배선 패턴 영역에 도전성 막을 배선하는 디바이스 제조 방법으로서,
    상기 기판 상의 상기 배선 패턴 영역의 외측에 액적을 토출하여, 상기 도전성 막과 전기적으로 분리된 제2 도전성 막을 배선하는 공정을 갖는 것을 특징으로 하는 디바이스 제조 방법.
KR1020040019617A 2003-03-26 2004-03-23 디바이스와 그 제조 방법 KR100636257B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00085539 2003-03-26
JP2003085539 2003-03-26
JPJP-P-2004-00035081 2004-02-12
JP2004035081A JP2004311957A (ja) 2003-03-26 2004-02-12 デバイスとその製造方法及び電気光学装置並びに電子機器

Publications (2)

Publication Number Publication Date
KR20040084717A KR20040084717A (ko) 2004-10-06
KR100636257B1 true KR100636257B1 (ko) 2006-10-19

Family

ID=33478303

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040019617A KR100636257B1 (ko) 2003-03-26 2004-03-23 디바이스와 그 제조 방법

Country Status (5)

Country Link
US (1) US7326460B2 (ko)
JP (1) JP2004311957A (ko)
KR (1) KR100636257B1 (ko)
CN (1) CN100569515C (ko)
TW (1) TW200425213A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100797593B1 (ko) * 2005-11-04 2008-01-28 세이코 엡슨 가부시키가이샤 막패턴 형성 방법, 디바이스, 전기 광학 장치, 및 전자기기

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4297106B2 (ja) * 2005-02-23 2009-07-15 セイコーエプソン株式会社 膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
JP2006239629A (ja) * 2005-03-04 2006-09-14 Pioneer Electronic Corp 塗布液被塗布材の製造方法、被塗布材
US7554112B1 (en) * 2005-03-10 2009-06-30 E. I. Du Pont De Nemours And Company Organic electronic device and processes for forming and using the same
JP2006278213A (ja) 2005-03-30 2006-10-12 Seiko Epson Corp 電子デバイス用基板、電子デバイス、電子デバイスの製造方法および電子機器
JP4331167B2 (ja) * 2006-01-19 2009-09-16 株式会社フューチャービジョン パターン形成方法及びその装置
JP2007225644A (ja) * 2006-02-21 2007-09-06 Epson Imaging Devices Corp 電気光学装置の製造方法、電気光学装置、及び電子機器
JP2008010353A (ja) * 2006-06-30 2008-01-17 Seiko Epson Corp マスクの製造方法、配線パターンの製造方法、及びプラズマディスプレイの製造方法
JP5105792B2 (ja) * 2006-08-03 2012-12-26 キヤノン株式会社 機能性膜の製造方法
JP4508277B2 (ja) * 2007-11-20 2010-07-21 セイコーエプソン株式会社 セラミック多層基板の製造方法
JP4968276B2 (ja) * 2009-02-24 2012-07-04 ソニー株式会社 表示装置およびその製造方法
TWI495121B (zh) * 2010-07-09 2015-08-01 Sakamoto Jun A panel, a panel manufacturing method, a solar cell module, a printing apparatus, and a printing method
DE102013210138A1 (de) 2013-05-30 2014-12-04 Boehringer Ingelheim Vetmedica Gmbh Verfahren zum Erzeugen einer Vielzahl von Messbereichen auf einem Chip sowie Chip mit Messbereichen
CN104199219B (zh) * 2014-06-10 2018-06-19 康惠(惠州)半导体有限公司 一种va液晶显示屏的制作方法
KR20180088722A (ko) 2015-12-02 2018-08-06 베링거잉겔하임베트메디카게엠베하 칩 상에 다수의 측정 영역들을 제조하는 방법 및 다수의 측정 영역들을 갖는 칩
TWI763772B (zh) * 2017-01-30 2022-05-11 德商麥克專利有限公司 電子裝置之有機元件的形成方法
JP2020110780A (ja) * 2019-01-16 2020-07-27 東レエンジニアリング株式会社 インクジェット塗布方法及びインクジェット塗布装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3879572A (en) * 1970-01-21 1975-04-22 Matsushita Electric Works Ltd Printed electric circuit containing polybenzimidazole printing ink composition
US4049844A (en) * 1974-09-27 1977-09-20 General Electric Company Method for making a circuit board and article made thereby
US4317750A (en) * 1980-08-22 1982-03-02 Ferro Corporation Thick film conductor employing nickel oxide
US4617253A (en) * 1984-06-06 1986-10-14 Polaroid Corporation Polymeric pyridinium ylides and products prepared from same
US4668532A (en) * 1984-09-04 1987-05-26 Kollmorgen Technologies Corporation System for selective metallization of electronic interconnection boards
US4594311A (en) * 1984-10-29 1986-06-10 Kollmorgen Technologies Corporation Process for the photoselective metallization on non-conductive plastic base materials
US4670351A (en) * 1986-02-12 1987-06-02 General Electric Company Flexible printed circuits, prepared by augmentation replacement process
US4853252A (en) * 1986-12-17 1989-08-01 Siemens Aktiengesellschaft Method and coating material for applying electrically conductive printed patterns to insulating substrates
US5079600A (en) * 1987-03-06 1992-01-07 Schnur Joel M High resolution patterning on solid substrates
US5132248A (en) * 1988-05-31 1992-07-21 The United States Of America As Represented By The United States Department Of Energy Direct write with microelectronic circuit fabrication
US4912014A (en) * 1988-10-17 1990-03-27 The Mead Corporation Imaging sheet having an open porous matrix containing a photohardenable composition, and a method for use of such a sheet
US5468597A (en) * 1993-08-25 1995-11-21 Shipley Company, L.L.C. Selective metallization process
JPH0992949A (ja) 1995-09-28 1997-04-04 Matsushita Electric Ind Co Ltd フレキシブル配線板
JPH09199816A (ja) 1996-01-16 1997-07-31 Sumitomo Wiring Syst Ltd フレキシブルプリント基板およびその製造方法
JP3646784B2 (ja) * 2000-03-31 2005-05-11 セイコーエプソン株式会社 薄膜パタ−ンの製造方法および微細構造体
US6709806B2 (en) * 2000-03-31 2004-03-23 Kabushiki Kaisha Toshiba Method of forming composite member
JP4788852B2 (ja) 2000-07-25 2011-10-05 住友金属鉱山株式会社 透明導電性基材とその製造方法およびこの製造方法に用いられる透明コート層形成用塗布液と透明導電性基材が適用された表示装置
KR100877708B1 (ko) * 2001-03-29 2009-01-07 다이니폰 인사츠 가부시키가이샤 패턴 형성체의 제조 방법 및 그것에 사용하는 포토마스크
KR20020096536A (ko) 2001-06-20 2002-12-31 삼성에스디아이 주식회사 인듐 주석 산화물을 사용한 투명 도전성 박막의 제조 방법및 이 투명 도전성 박막을 포함하는 화면 표시 장치
US7070340B2 (en) * 2001-08-29 2006-07-04 Silicon Bandwidth Inc. High performance optoelectronic packaging assembly
CN1301048C (zh) * 2003-03-03 2007-02-14 精工爱普生株式会社 配线基板的制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100797593B1 (ko) * 2005-11-04 2008-01-28 세이코 엡슨 가부시키가이샤 막패턴 형성 방법, 디바이스, 전기 광학 장치, 및 전자기기

Also Published As

Publication number Publication date
US7326460B2 (en) 2008-02-05
TW200425213A (en) 2004-11-16
TWI293470B (ko) 2008-02-11
CN100569515C (zh) 2009-12-16
JP2004311957A (ja) 2004-11-04
US20040247797A1 (en) 2004-12-09
CN1532053A (zh) 2004-09-29
KR20040084717A (ko) 2004-10-06

Similar Documents

Publication Publication Date Title
KR100712632B1 (ko) 배선 형성 방법, 배선 형성 장치, 도전막 배선, 전기 광학장치, 전자 기기, 및 비접촉형 카드 매체
KR100662066B1 (ko) 패턴의 형성 방법 및 패턴 형성 장치, 디바이스의 제조방법, 도전막 배선, 전기 광학 장치, 및 전자 기기
KR100620880B1 (ko) 막패턴 형성 방법, 디바이스 및 디바이스의 제조 방법,전기 광학 장치, 전자 기기, 및 액티브 매트릭스 기판의제조 방법
KR100631358B1 (ko) 패턴과 그 형성 방법, 디바이스와 그 제조 방법, 전기광학 장치, 전자 기기 및 액티브 매트릭스 기판의 제조 방법
US7604922B2 (en) Process of surface treatment, surface treating device, surface treated plate, and electro-optic device, and electronic equipment
KR100690547B1 (ko) 박막 패턴의 형성 방법 및 디바이스의 제조 방법, 전기광학 장치 및 전자 기기
KR100606948B1 (ko) 박막 패턴의 형성 방법 및 디바이스의 제조 방법, 전기광학 장치 및 전자 기기
KR100636257B1 (ko) 디바이스와 그 제조 방법
KR100670985B1 (ko) 디바이스와 그 제조 방법, 액티브 매트릭스 기판의 제조방법 및 전기 광학 장치 및 전자 기기
KR100634110B1 (ko) 박막 패턴 형성 방법, 디바이스와 그 제조 방법 및 전기광학 장치 및 전자 기기, 액티브 매트릭스 기판의 제조 방법
KR20040095654A (ko) 기판, 디바이스, 디바이스 제조 방법, 액티브 매트릭스기판의 제조 방법, 전기 광학 장치 및 전자 기기
KR100592372B1 (ko) 패턴 형성 방법 및 패턴 형성 장치, 디바이스의 제조방법, 도전막 배선, 전기 광학 장치, 및 전자 기기
KR100594836B1 (ko) 패턴 형성 방법 및 패턴 형성 장치, 디바이스의 제조방법, 도전막 배선, 전기 광학 장치, 및 전자 기기
JP4517583B2 (ja) 線パターン形成方法およびデバイスの製造方法
JP2004305990A (ja) パターン形成方法、パターン形成装置、導電膜配線、デバイスの製造方法、電気光学装置、並びに電子機器
JP2007049186A (ja) 配線形成方法
JP4955919B2 (ja) 配線形成方法
JP2005052835A (ja) 膜パターンの形成方法、導電膜配線、電気光学装置、電子機器、非接触型カード媒体、及び薄膜トランジスタ
JP2004330166A (ja) 膜パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、並びに電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140923

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150917

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee