KR20040095654A - 기판, 디바이스, 디바이스 제조 방법, 액티브 매트릭스기판의 제조 방법, 전기 광학 장치 및 전자 기기 - Google Patents

기판, 디바이스, 디바이스 제조 방법, 액티브 매트릭스기판의 제조 방법, 전기 광학 장치 및 전자 기기 Download PDF

Info

Publication number
KR20040095654A
KR20040095654A KR1020040030893A KR20040030893A KR20040095654A KR 20040095654 A KR20040095654 A KR 20040095654A KR 1020040030893 A KR1020040030893 A KR 1020040030893A KR 20040030893 A KR20040030893 A KR 20040030893A KR 20040095654 A KR20040095654 A KR 20040095654A
Authority
KR
South Korea
Prior art keywords
substrate
liquid
functional liquid
film
area
Prior art date
Application number
KR1020040030893A
Other languages
English (en)
Other versions
KR100654197B1 (ko
Inventor
히라이도시미츠
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20040095654A publication Critical patent/KR20040095654A/ko
Application granted granted Critical
Publication of KR100654197B1 publication Critical patent/KR100654197B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C17/00—Surface treatment of glass, not in the form of fibres or filaments, by coating
    • C03C17/34—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions
    • C—CHEMISTRY; METALLURGY
    • C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F1/00—Treatment of water, waste water, or sewage
    • C02F1/72—Treatment of water, waste water, or sewage by oxidation
    • C02F1/78—Treatment of water, waste water, or sewage by oxidation with ozone
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D35/00—Filtering devices having features not specifically covered by groups B01D24/00 - B01D33/00, or for applications not specifically covered by groups B01D24/00 - B01D33/00; Auxiliary devices for filtration; Filter housing constructions
    • B01D35/14—Safety devices specially adapted for filtration; Devices for indicating clogging
    • B01D35/157—Flow control valves: Damping or calibrated passages
    • B01D35/1576—Calibrated passages
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C17/00—Surface treatment of glass, not in the form of fibres or filaments, by coating
    • C03C17/34—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions
    • C03C17/3411—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions with at least two coatings of inorganic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D2201/00—Details relating to filtering apparatus
    • B01D2201/16—Valves
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2217/00—Coatings on glass
    • C03C2217/40—Coatings comprising at least one inhomogeneous layer
    • C03C2217/43—Coatings comprising at least one inhomogeneous layer consisting of a dispersed phase in a continuous phase
    • C03C2217/46—Coatings comprising at least one inhomogeneous layer consisting of a dispersed phase in a continuous phase characterized by the dispersed phase
    • C03C2217/47—Coatings comprising at least one inhomogeneous layer consisting of a dispersed phase in a continuous phase characterized by the dispersed phase consisting of a specific material
    • C03C2217/475—Inorganic materials
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2217/00—Coatings on glass
    • C03C2217/40—Coatings comprising at least one inhomogeneous layer
    • C03C2217/43—Coatings comprising at least one inhomogeneous layer consisting of a dispersed phase in a continuous phase
    • C03C2217/46—Coatings comprising at least one inhomogeneous layer consisting of a dispersed phase in a continuous phase characterized by the dispersed phase
    • C03C2217/47—Coatings comprising at least one inhomogeneous layer consisting of a dispersed phase in a continuous phase characterized by the dispersed phase consisting of a specific material
    • C03C2217/475—Inorganic materials
    • C03C2217/479—Metals
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2218/00—Methods for coating glass
    • C03C2218/30—Aspects of methods for coating glass not covered above
    • C03C2218/32—After-treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Geochemistry & Mineralogy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Hydrology & Water Resources (AREA)
  • Environmental & Geological Engineering (AREA)
  • Water Supply & Treatment (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명의 기판은 토출된 기능액에 의해 패턴이 형성되는 기판으로서, 상기 기능액이 도포되는 피도포 영역과 그 피도포 영역을 둘러싸서 형성된 뱅크를 갖고, 상기 피도포 영역에 대한 상기 기능액의 접촉각과 상기 뱅크에 대한 상기 기능액의 접촉각의 차는 40° 이상이다.

Description

기판, 디바이스, 디바이스 제조 방법, 액티브 매트릭스 기판의 제조 방법, 전기 광학 장치 및 전자 기기{SUBSTRATE, DEVICE, METHOD OF MANUFACTURING DEVICE, METHOD OF MANUFACTURING ACTIVE-MATRIX SUBSTRATE, ELECTRO-OPTICAL APPARATUS AND ELECTRONIC APPARATUS}
본 발명은 박막 패터닝용 기판, 디바이스, 디바이스 제조 방법, 액티브 매트릭스 기판의 제조 방법, 전기 광학 장치 및 전자 기기에 관한 것이다.
종래, 반도체 집적회로 등의 미세한 배선 패턴의 제조 방법으로는 포토리소그래피법이 많이 사용되고 있다. 한편, 예를 들어, 특개평11-274671호 공보나 특개2000-216330호 공보 등에는 액적 토출 방식을 사용한 방법이 개시되어 있다. 이들 공보에 개시되어 있는 기술은, 패턴 형성용 재료를 함유한 기능액을 액적 토출 헤드로부터 기판상에 토출함으로써, 패턴 형성면에 재료를 배치(도포)하여 배선 패턴을 형성하는 것으로, 소량 다종 생산에 대응 가능하는 등 매우 유효하다고 되어 있다.
그런데, 근래에는 디바이스를 구성하는 회로의 고밀도화가 점점 진행되어, 예를 들어 배선 패턴에 대해서도 더욱 미세화, 세선화가 요구되고 있다.
그러나, 이러한 미세한 배선 패턴을 상기의 액적 토출 방식에 의한 방법에 의해서 형성하려고 한 경우, 특히 그 배선폭의 정밀도를 충분하게 함이 곤란하다. 그런데, 예를 들어, 특개평9-203803호 공보나 특개평9-230129호 공보 등에는 기판상에 간막이 부재인 뱅크를 설치하는 동시에, 뱅크의 상부를 발액성으로 하고, 그 이외의 부분이 친액성으로 되도록 표면 처리를 실시하는 기술이 기재되어 있다.
이 기술을 사용함에 의하여, 세선이라도 배선 패턴의 폭을 뱅크간의 폭으로 규정할 수 있는 동시에, 토출한 액적의 일부가 뱅크에 놓여 있어도, 발액성의 뱅크에서 튀어 뱅크간의 홈의 친액부로 흘러 떨어지도록 할 수 있다.
한편, 뱅크는 포토리소그래피 법을 사용하여 형성되어, 고비용으로 연결될 가능성이 있으므로, 미리 발액부와 친액부의 패턴을 형성한 기판의 친액부에, 액적 토출 방식에 의해 선택적으로 액체 재료(기능액)를 토출하는 것도 제안되어 있다. 이 경우, 도전성 미립자를 분산시킨 액체 재료는 친액부에 고이기 쉽게 되므로, 뱅크를 형성함이 없이, 위치 정밀도를 유지하여 배선 패턴을 형성할 수 있다.
그러나, 상술한 바와 같은 종래 기술에는 이하와 같은 문제가 존재한다. 발액부와 친액부 사이에서, 액적에 대한 젖음성(친화성)의 차가 작은 경우, 뱅크상에 놓인 액적이 튀어도 홈내에 젖어 퍼지지 않을 가능성이 있다.
또한, 액적경이 홈폭보다도 큰 경우, 홈 위에 착탄한 채로 남는 것도 생각된다.
한편, 발액부와 친액부가 패터닝된 기판을 사용하는 경우에도, 발액부와 친액부 사이에서, 액적에 대한 젖음성(친화성)의 차가 작은 경우, 발액부에 놓인 액적이 튀어도 친액부내에 충분히 젖어 퍼지지 않을 가능성이 있다.
본 발명은 이상과 같은 점을 고려하여 행하여진 것으로, 착탄한 액적을 확실히 홈내에 젖어 퍼지게 하여 세선화를 가능하게 하는 박막 패터닝용 기판, 디바이스, 디바이스 제조 방법, 액티브 매트릭스 기판의 제조 방법, 전기 광학 장치 및 전자 기기를 제공하는 것을 목적으로 한다.
또한, 본 발명의 다른 목적은 발액부와 친액부가 패터닝된 기판을 사용하는 경우에도, 착탄한 액적을 확실히 친액부내에 젖어 퍼지게 하여 세선화를 가능하게 하는 박막 패터닝용 기판, 디바이스, 디바이스 제조 방법, 액티브 매트릭스 기판의 제조 방법, 전기 광학 장치 및 전자 기기를 제공하는 것을 목적으로 한다.
도 1은 액적 토출 장치의 개략 사시도.
도 2는 피에조 방식에 의한 액상체의 토출 원리를 설명하기 위한 도면.
도 3의 (A)~도 3의 (D)는 제1 실시 형태에 의한 배선 패턴을 형성하는 순서를 나타내는 도면.
도 4의 (A)~도 4의 (D)는 제2 실시 형태에 의한 배선 패턴을 형성하는 순서를 나타내는 도면.
도 5는 액정 표시 장치를 대향 기판의 측으로부터 본 평면도.
도 6은 도 5의 H-H'선을 따른 단면도.
도 7은 액정 표시 장치의 등가 회로도.
도 8은 액정 표시 장치의 부분 확대 단면도.
도 9는 유기 EL장치의 부분 확대 단면도.
도 10은 박막 트랜지스터를 제조하는 공정을 설명하기 위한 도면.
도 11은 박막 트랜지스터를 제조하는 공정을 설명하기 위한 도면.
도 12는 박막 트랜지스터를 제조하는 공정을 설명하기 위한 도면.
도 13은 박막 트랜지스터를 제조하는 공정을 설명하기 위한 도면.
도 14는 액정 표시 장치의 다른 형태를 나타내는 도면.
도 15는 플라즈마형 표시 장치의 분해 사시도.
도 16은 비접촉형 카드 매체의 분해 사시도.
도 17의 (A)~도 17의 (C)는 본 발명의 전자 기기의 구체예를 나타내는 도면.
부호의 설명
B … 뱅크, F … 발액성막, Hl … 피도포 영역, H2 … 발액 영역, P … 기판(박막 패터닝용 기판), 31 … 홈부(피도포 영역), 32 … 액적(기능액), 33… 배선 패턴(박막 패턴), 100 … 액정 표시 장치(전기 광학 장치), 400 … 비접촉형 카드 매체(전자 기기), 500 … 플라즈마형 표시 장치(전기 광학 장치), 600 … 휴대 전화 본체(전자 기기), 700 … 정보 처리 장치(전자 기기), 800 … 시계 본체(전자 기기)
상기의 목적을 달성하기 위해서 본 발명은 이하의 구성을 채용하고 있다.
본 발명의 제1 태양은 토출된 기능액에 의해 패턴이 형성되는 기판으로서,상기 기능액이 도포되는 피도포 영역과 그 피도포 영역을 둘러싸서 형성된 뱅크를 갖고, 상기 피도포 영역에 대한 상기 기능액의 접촉각과 상기 뱅크에 대한 상기 기능액의 접촉각의 차가 40°이상이다.
따라서, 본 발명에서는 토출한 기능액의 일부가 뱅크에 놓인 경우라도, 기능액의 유동성이나 모세관 현상 등에 의해 기능액을 확실히 뱅크간의 피도포 영역에 들어가게 할 수 있게 되어, 뱅크간의 폭으로 규정된 세선 패턴을 얻을 수 있다. 또한, 피도포 영역에 대한 상기 기능액의 접촉각은 15°이하가 바람직하고, 이 경우, 피도포 영역의 기능액이 기판상에서 젖어 퍼짐이 보다 쉽게 되어, 보다 균일하게 피도포 영역을 매립할 수 있다. 그 때문에, 피도포 영역에서, 간격을 두고 토출한 기능액을 분단함이 없이 일체화할 수 있어, 단선 등의 불량이 생기는 것을 방지할 수 있다.
뱅크에 대해서 접촉각을 크게하는 방법으로는 플라즈마 처리에 의해 표면 개질을 실시하거나, 불소 또는 불소 화합물을 함유시키거나 하는 구성을 채용할 수 있다. 플라즈마 처리를 실시하는 경우에는 처리 시간을 조정함으로써, 발액성을 제어할 수 있다.
본 발명의 제2 태양은 토출된 기능액에 의해 표면에 패턴이 형성되는 기판으로서, 상기 기능액이 도포되는 피도포 영역과, 그 피도포 영역을 둘러싸는 발액성막에 의해 형성된 발액 영역을 갖고, 상기 피도포 영역에 대한 상기 기능액의 접촉각과, 상기 발액 영역에 대한 상기 기능액의 접촉각의 차가 40°이상이다.
따라서, 본 발명의 기판에서는, 토출한 기능액의 일부가 발액 영역에 놓인경우라도, 친화성의 차 및 기능액의 유동성 등에 의해 기능액을 확실히 발액 영역간의 피도포 영역에 들어가게 할 수 있게 되어, 피도포 영역의 폭으로 규정된 세선 패턴을 얻을 수 있다. 또한, 피도포 영역에 대한 상기 기능액의 접촉각은 15°이하가 바람직하고, 이 경우, 피도포 영역의 기능액이 기판상에서 젖어 퍼짐이 보다 쉽게 되어, 보다 균일하게 피도포 영역을 매립할 수 있다. 그 때문에, 피도포 영역에서, 간격을 두고 토출한 기능액을 분단함이 없이 일체화할 수 있어, 단선 등의 불량이 생기는 것을 방지할 수 있다.
본 발명에서, 상기 발액성막으로는 표면에 형성된 발액성의 단분자막으로 하는 구성을 적합하게 채용할 수 있다. 발액성의 단분자막으로는 유기 분자로 이루어지는 자기 조직화막이 바람직하다. 이 경우 용이하게 단분자막을 형성할 수 있다.
또한, 피도포 영역에는 친액성을 부여하는 것이 바람직하고, 이 경우, 자외광의 조사나 기판을 오존 분위기에 쬐는 처리를 적합하게 채용할 수 있다. 이 경우, 일단 형성된 발액성의 막을, 패턴에 따른 마스크를 사용하여 부분적으로, 또한 전체적으로 균일하게 파괴할 수 있으므로, 발액성을 완화하여, 소망의 친액성을 균일하게 얻을 수 있다.
한편, 본 발명의 제3 태양은 기판에 패턴이 형성되는 디바이스로서, 상기의 기판에 대해서, 기능액을 토출하여 상기 패턴이 형성된다.
이것에 의해, 본 발명에서는 세선의 패턴이 패터닝된 기판을 사용하여, 소형·박형의 디바이스를 실현할 수 있게 된다.
또한, 기능액에 도전성 미립자를 함유시킨 경우에는 세선의 패턴이 패터닝된 디바이스를 실현할 수 있게 된다.
본 발명의 제4 태양은 전기 광학 장치로서, 상기의 디바이스를 구비한다.
본 발명의 제5 태양은 전자 기기로서, 상기의 전기 광학 장치를 구비한다.
이것에 의해, 단선 등의 불량이 없이, 소형·박형의 전기 광학 장치 및 전자 기기를 얻을 수 있다.
본 발명의 제6 태양은 디바이스 제조 방법으로서, 상기의 기판에 대해서, 기능액을 토출하여 상기 패턴을 형성한다.
또한 본 발명의 제7 태양은 액티브 매트릭스 기판의 제조 방법으로서, 상기의 기판상에 게이트 배선을 형성하는 제1 공정과, 상기 게이트 배선상에 게이트 절연막을 형성하는 제2 공정과, 상기 게이트 절연막을 통하여 반도체층을 적층하는 제3 공정과, 상기 게이트 절연층 위에 소스 전극 및 드레인 전극을 형성하는 제4 공정과, 상기 소스 전극 및 상기 드레인 전극상에 절연 재료를 배치하는 제5 공정과, 상기 절연 재료를 배치한 위에 화소 전극을 형성하는 제6 공정을 갖고, 상기 제1 공정 및 상기 제4 공정 및 상기 제6 공정의 적어도 하나의 공정은 상기 기판에 대한 기능액의 토출을 포함한다.
본 발명에 의하면, 게이트 배선, 소스 전극 및 드레인 전극, 화소 전극에 단선 등의 품질 저하가 생기지 않고, 세선의 패턴이 형성된 박형의 액티브 매트릭스 기판을 얻을 수 있게 된다.
바람직한 실시 형태
이하, 본 발명의 기판, 디바이스, 디바이스 제조 방법, 액티브 매트릭스 기판의 제조 방법, 전기 광학 장치 및 전자 기기의 실시 형태를 도면을 참조하여 설명한다.
(제1 실시 형태)
본 실시 형태에서는, 액적 토출법에 의해서 액체 토출 헤드의 노즐로부터 도전성 미립자를 함유하는 배선 패턴용 잉크(기능액)를 액적 형상으로 토출하여, 기판상에 도전성 막으로 형성된 배선 패턴을 형성하는 경우의 예를 사용하여 설명한다.
이 배선 패턴용 잉크는 도전성 미립자를 분산매에 분산시킨 분산액이나 유기은 화합물이나 산화은 나노 입자를 용매(분산매)에 분산시킨 용액으로 이루어진 것이다.
본 실시 형태에서는 도전성 미립자로서, 예를 들어, 금, 은, 동, 팔라듐, 및 니켈 중의 어느 하나를 함유하는 금속 미립자 외에, 이들의 산화물, 및 유기은화합물이나 도전성 중합체나 초전도체의 미립자 등이 사용된다.
이들의 도전성 미립자는 분산성을 향상시키기 위해서 표면에 유기물 등을 코팅하여 사용할 수도 있다.
도전성 미립자의 입경은 1nm이상 0.1㎛이하인 것이 바람직하다. 0.1㎛보다 크면, 후술하는 액체 토출 헤드의 노즐에 막힘이 생길 우려가 있다. 또한, 1nm보다 작으면, 도전성 미립자에 대한 코팅제의 체적비가 크게 되어, 얻어지는 막중의 유기물의 비율이 과다하게 된다.
분산매로는 상기의 도전성 미립자를 분산할 수 있는 것으로서, 응집을 일으키지 않은 것이면 특별히 한정되지 않는다. 예를 들어, 물 외에, 메탄올, 에탄올, 프로판올, 부탄올 등의 알콜류, n-헵탄, n-옥탄, 데칸, 도데칸, 테트라데칸, 톨루엔, 크실렌, 시멘, 듀렌, 인덴, 디펜텐, 테트라하이드로나프탈렌, 데카하이드로나프탈렌, 시클로헥실 벤젠 등의 탄화수소계 화합물, 또 에틸렌글리콜 디메틸에테르, 에틸렌글리콜 디에틸에테르, 에틸렌글리콜 메틸에틸에테르, 디에틸렌글리콜 디메틸에테르, 디에틸렌글리콜 디에틸에테르, 디에틸렌글리콜 메틸에틸에테르, 1,2-디메톡시에탄, 비스(2-메톡시에틸)에테르, p-디옥산 등의 에테르계 화합물, 또한 프로필렌 카보네이트, γ-부티로락톤, N-메틸-2-피롤리돈, 디메틸포름아미드, 디메틸설폭사이드, 시클로헥사논 등의 극성 화합물을 예시할 수 있다. 이들 중 미립자의 분산성과 분산액의 안정성, 또 액적 토출법(잉크젯법)으로의 적용의 용이함의 관점에서, 물, 알콜류, 탄화수소계 화합물, 에테르계 화합물이 바람직하고, 보다 바람직한 분산매로는 물, 탄화수소계 화합물을 들 수 있다.
상기 도전성 미립자의 분산액의 표면장력은 0.02N/m 이상 0.07N/m 이하의 범위내인 것이 바람직하다. 잉크젯법으로 액체를 토출할 때, 표면장력이 0.02N/m 미만이면, 잉크 조성물의 노즐면에 대한 젖음성이 증대하기 때문에 비행 곡선이 생기기 쉬워지고, 0.07N/m를 넘으면 노즐 선단에서의 메니스커스의 형상이 안정되지 않기 때문에 토출양이나, 토출 타이밍의 제어가 곤란하게 된다. 표면장력을 조정하기 위해, 상기 분산액에는 기판과의 접촉각을 크게 저하시키지 않는 범위에서, 불소계, 실리콘계, 비이온계 등의 표면장력 조절제를 미량 첨가하면 좋다. 비이온계표면장력 조절제는 액체의 기판으로의 젖음성을 향상시켜, 막의 레벨링성을 개량하여, 막의 미세한 요철의 발생 등의 방지에 역할을 하는 것이다. 상기 표면장력 조절제는, 필요에 따라서, 알콜, 에테르, 에스테르, 케톤 등의 유기 화합물을 함유하여도 좋다.
상기 분산액의 점도는 1mPa·s 이상 50mPa·s 이하인 것이 바람직하다. 잉크젯법을 사용하여 액체 재료를 액적으로서 토출할 때, 점도가 1mPa·s보다 작은 경우에는 노즐 주변부가 잉크의 유출에 의해 오염되기 쉽고, 또 점도가 50mPa·s보다 큰 경우에는 노즐구멍에서의 막힘 빈도가 높아져서 원활한 액적의 토출이 곤란해진다.
배선 패턴이 형성되는 기판으로는, 유리, 석영 유리, Si 웨이퍼, 플라스틱 필름, 금속판 등 각종의 것을 사용할 수 있다. 또한, 이들 각종의 소재 기판의 표면에 반도체막, 금속막, 유전체막, 유기막 등이 하지층으로서 형성된 것도 포함한다.
여기서, 액적 토출법의 토출 기술로는, 대전 제어 방식, 가압 진동 방식, 전기 기계 변환식, 전기 열변환 방식, 정전 흡인 방식 등을 들 수 있다. 대전 제어 방식은 재료에 대전 전극으로 전하를 부여하고, 편향 전극으로 재료의 비상방향을 제어하여 노즐로부터 토출시키는 것이다. 또한, 가압 진동 방식은 재료에 30kg/cm2정도의 초고압을 인가하여 노즐 선단측에 재료를 토출시키는 것으로, 제어 전압을 인가하지 않는 경우에는 재료가 직진하여 노즐로부터 토출되며, 제어 전압을 인가하면 재료간에 정전적인 반발이 일어나서, 재료가 비산하여 노즐로부터 토출되지 않는다. 또한, 전기 기계 변환 방식은 피에조 소자(압전소자)가 펄스적인 전기 신호를 받아 변형하는 성질을 이용한 것으로, 피에조 소자가 변형함으로써 재료를 저장한 공간에 가요 물질을 통하여 압력을 주어, 이 공간으로부터 재료를 압출하여 노즐로부터 토출시키는 것이다.
또한, 전기 열변환 방식은 재료를 저장한 공간내에 설치한 히터에 의해, 재료를 급격하게 기화시켜 버블(기포)을 발생시켜, 버블의 압력에 의해서 공간내의 재료를 토출시키는 것이다. 정전 흡인 방식은 재료를 저장한 공간내에 미소 압력을 가하여, 노즐에 재료의 메니스커스를 형성하고, 이 상태에서 정전 인력을 가하여 재료를 인출하는 것이다. 또한, 이 외에, 전기장에 의한 유체의 점성 변화를 이용하는 방식이나, 방전 불꽃으로 날리는 방식 등의 기술도 적용 가능하다. 액적 토출법은 재료의 사용에 낭비가 적고, 또한 소망의 위치에 소망하는 양의 재료를 정확하게 배치할 수 있는 이점을 갖는다. 또한, 액적 토출법에 의해 토출되는 액상 재료(유동체)의 한방울의 양은 예를 들어 1~300ng(나노 그램)이다.
다음에, 본 발명에 의한 디바이스를 제조할 때에 사용되는 디바이스 제조 장치에 대해서 설명한다.
이 디바이스 제조 장치로는 액적 토출 헤드로부터 기판에 대해서 액적을 토출함으로써 디바이스를 제조하는 액적 토출 장치(잉크젯 장치)가 사용된다.
도 1은 액적 토출 장치(IJ)의 개략 구성을 나타내는 사시도이다.
액적 토출 장치(IJ)는 액적 토출 헤드(1)와, X축 방향 구동축(4)과, Y축 방향 가이드축(5)과, 제어장치(CONT)와, 스테이지(7)와, 클리닝 기구(8)와, 기대(9)와, 히터(15)를 구비하고 있다.
스테이지(7)는 이 액적 토출 장치(IJ)에 의해 잉크(액체 재료)를 설치하는 기판(P)을 지지하는 것으로, 기판(P)을 기준 위치에 고정하는 도시하지 않은 고정 기구를 구비하고 있다.
액적 토출 헤드(1)는 복수의 토출 노즐을 구비한 멀티 노즐 타입의 액적 토출 헤드로서, 길이 방향과 X축 방향을 일치시키고 있다. 복수의 토출 노즐은 액적 토출 헤드(1)의 하면에 Y축 방향으로 나란하게 일정 간격으로 설치되어 있다. 액적 토출 헤드(1)의 토출 노즐로부터는 스테이지(7)에 지지되어 있는 기판(P)에 대해서, 상술한 도전성 미립자를 함유하는 잉크가 토출된다.
X축 방향 구동축(4)에는 X축 방향 구동 모터(2)가 접속되어 있다. X축 방향 구동 모터(2)는 스테핑 모터 등이고, 제어장치(CONT)로부터 X축 방향의 구동 신호가 공급되면, X축 방향 구동축(4)을 회전시킨다. X축 방향 구동축(4)이 회전하면, 액적 토출 헤드(1)는 X축 방향으로 이동한다.
Y축 방향 가이드축(5)은 기대(9)에 대해서 움직이지 않도록 고정되어 있다. 스테이지(7)는 Y축 방향 구동 모터(3)를 구비하고 있다. Y축 방향 구동 모터(3)는 스테핑 모터 등이고, 제어장치(CONT)로부터 Y축 방향의 구동 신호가 공급되면, 스테이지(7)를 Y축 방향으로 이동한다.
제어장치(CONT)는 액적 토출 헤드(1)에 액적의 토출 제어용의 전압을 공급한다. 또한, X축 방향 구동 모터(2)에 액적 토출 헤드(1)의 X축 방향의 이동을 제어하는 구동 펄스 신호를, Y축 방향 구동 모터(3)에 스테이지(7)의 Y축 방향의 이동을 제어하는 구동 펄스 신호를 공급한다.
클리닝 기구(8)는 액적 토출 헤드(1)를 클리닝하는 것이다. 클리닝 기구(8)에는 도시하지 않은 Y축 방향의 구동 모터가 구비되어 있다. 이 Y축 방향의 구동 모터의 구동에 의해, 클리닝 기구는 Y축 방향 가이드축(5)을 따라 이동한다. 클리닝 기구(8)의 이동도 제어장치(CONT)에 의해 제어된다.
히터(15)는 여기에서는 램프 어닐에 의해 기판(P)을 열처리하는 수단이고, 기판(P)상에 도포된 액체 재료에 함유되는 용매의 증발 및 건조를 행한다. 이 히터(15)의 전원의 투입 및 차단도 제어장치(CONT)에 의해 제어된다.
액적 토출 장치(IJ)는 액적 토출 헤드(1)와 기판(P)을 지지하는 스테이지(7)를 상대적으로 주사하면서 기판(P)에 대해서 액적을 토출한다. 여기서, 이하의 설명에서, X축 방향을 주사 방향, X축 방향과 직교하는 Y축 방향을 비주사 방향으로 한다. 따라서, 액적 토출 헤드(1)의 토출 노즐은 비주사 방향인 Y축 방향으로 일정 간격으로 나란하게 설치되어 있다. 또한, 도 1에서는 액적 토출 헤드(1)는 기판(P)의 진행 방향에 대해 직각으로 배치되어 있지만, 액적 토출 헤드(1)의 각도를 조정하여, 기판(P)의 진행 방향에 대해서 교차시키도록 해도 좋다. 이와 같이 하면, 액적 토출 헤드(1)의 각도를 조정함으로써, 노즐간의 피치를 조절할 수 있다. 또한, 기판(P)과 노즐면의 거리를 임의로 조절할 수 있도록 하여도 좋다.
도 2는 피에조 방식에 의한 액체 재료의 토출 원리를 설명하기 위한 도면이다.
도 2에서, 액체 재료(배선 패턴용 잉크, 기능액)를 수용하는 액체실(21)에 인접하여 피에조 소자(22)가 설치되어 있다. 액체실(21)에는 액체 재료를 수용하는 재료 탱크를 포함하는 액체 재료 공급계(23)를 통하여 액체 재료가 공급된다. 피에조 소자(22)는 구동 회로(24)에 접속되어 있고, 이 구동 회로(24)를 통하여 피에조 소자(22)에 전압을 인가하여, 피에조 소자(22)를 변형시킴으로써, 액체실(21)이 변형하여, 노즐(25)로부터 액체 재료가 토출된다. 이 경우, 인가 전압의 값을 변화시킴으로써, 피에조 소자(22)의 변형량이 제어된다. 또한, 인가 전압의 주파수를 변화시킴으로써, 피에조 소자(22)의 변형 속도가 제어된다. 피에조 방식에 의한 액적 토출은 재료에 열을 가하지 않기 때문에, 재료의 조성에 영향을 주지 않는 이점을 갖는다.
다음에, 본 발명의 배선 패턴 형성 방법의 실시 형태의 일례로서, 기판상에 도전막 배선을 형성하는 방법에 대해서 도 3의 (A)~도 3의 (D)를 참조하여 설명한다. 본 실시 형태에 의한 배선 패턴 형성 방법은 상술한 배선 패턴용의 잉크를 기판(P)상에 배치하고, 그 기판(P)상에 배선용의 도전막 패턴을 형성하는 것으로, 뱅크 형성 공정, 잔사 처리 공정, 발액화 처리 공정, 재료 배치 공정 및 중간 건조 공정, 소성 공정으로 개략 구성된다.
이하, 각 공정마다 상세하게 설명한다.
(뱅크 형성 공정)
뱅크는 간막이 부재로서 기능하는 부재이고, 뱅크의 형성은 리소그래피법이나 인쇄법 등, 임의 방법으로 행할 수 있다. 예를 들어, 리소그래피법을 사용하는경우는 스핀 코트, 스프레이 코트, 롤 코트, 다이 코트, 딥 코트 등 소정 방법으로, 기판(P)상에 뱅크의 높이에 맞추어 유기계 감광성 재료를 도포하고, 그 위에 레지스트 층을 도포한다. 또한, 뱅크 형상(배선 패턴)에 맞추어 마스크를 실시하고 레지스트를 노광·현상함으로써 뱅크 형상에 맞춘 레지스트를 남긴다. 마지막으로 에칭하여 마스크 이외 부분의 뱅크 재료를 제거한다. 또한, 하층이 무기물 또는 유기물로 기능액에 대해 친액성을 나타내는 재료이고, 상층이 유기물로 발액성을 나타내는 재료로 구성된 2층 이상으로 뱅크(볼록부)를 형성해도 좋다.
이것에 의해, 도 3의 (A)에 나타내는 바와 같이, 배선 패턴을 형성하는 영역인 홈부(피도포 영역)(31)를 둘러싸도록, 예를 들어 10㎛폭으로 뱅크(B, B)가 형성된다.
또한, 기판(P)에 대해서는 유기 재료 도포에 앞서 표면 개질 처리로서, HMDS 처리((CH3)3SiNHSi(CH3)3을 증기상으로 하여 도포하는 방법)가 실시되고 있지만, 도 3의 (A)에서는 그 도시를 생략하고 있다.
뱅크를 형성하는 유기 재료로는 액체 재료에 대해서 원래 발액성을 나타내는 재료라도 좋고, 후술하는 바와 같이 플라즈마 처리에 의한 발액화가 가능하고 하지 기판과의 밀착성이 좋고 포토리소그래피에 의한 패터닝이 용이한 절연 유기 재료라도 좋다. 예를 들어, 아크릴 수지, 폴리이미드 수지, 올레핀 수지, 멜라민 수지 등의 고분자 재료를 사용하는 것이 가능하다.
(잔사 처리 공정(친액화 처리 공정))
다음에, 뱅크간에서의 뱅크 형성시의 레지스트(유기물) 잔사를 제거하기 위해서, 기판(P)에 대해서 잔사 처리를 실시한다.
잔사 처리로는 자외선을 조사함으로써 잔사 처리를 행하는 자외선(UV) 조사 처리나 대기 분위기중에서 산소를 처리 가스로 하는 O2플라즈마 처리 등을 선택할 수 있지만, 여기에서는 O2플라즈마 처리를 실시한다.
구체적으로는 기판(P)에 대해 플라즈마 방전 전극으로부터 플라즈마 상태의 산소를 조사함으로써 행한다. O2플라즈마 처리 조건의 예로는 플라즈마 파워가 50~1000W, 산소 가스 유량이 50~100mL(liter)/min, 플라즈마 방전 전극에 대한 기판(P)의 판반송 속도가 0.5~10mm/sec, 기판 온도가 70~90℃로 한다.
또한, 기판(P)이 유리 기판의 경우, 그 표면은 배선 패턴 형성 재료에 대해서 친액성을 갖고 있지만, 본 실시 형태와 같이 잔사 처리를 위하여 O2플라즈마 처리나 자외선 조사 처리를 실시함으로써, 홈부(31)의 친액성을 높일 수 있다. 본 실시 형태에서는 배선 패턴 형성 재료로서 사용하는 유기은 화합물(후술)에 대한 홈부(31)의 접촉각이 15°이하가 되도록 플라즈마 처리 조건을 조정했다(예를 들어 기판(P)의 반송 속도를 늦게 하여 플라즈마 처리 시간을 길게 한다).
(발액화 처리 공정)
이어서, 뱅크(B)에 대해 발액화 처리를 행하여, 그 표면에 발액성을 부여한다. 발액화 처리로는 예를 들어 대기 분위기 중에서 테트라플루오로메탄을 처리가스로 하는 플라즈마 처리법(CF4플라즈마 처리법)를 채용할 수 있다. CF4플라즈마 처리의 조건은 예를 들어 플라즈마 파워가 100~800W, 4불화 메탄가스 유량이 50~100mL/min, 플라즈마 방전 전극에 대한 기체 반송 속도가 0.5~1020mm/sec, 기체 온도가 70~90℃로 한다.
또한, 처리 가스로는 테트라플루오로메탄(4불화 탄소)에 한정되지 않고, 다른 불화탄소계의 가스를 사용할 수도 있다. 본 실시 형태에서는 배선 패턴 형성 재료로서 사용하는 유기은 화합물의 뱅크(B)에 대한 접촉각이 홈부(31)에 대한 접촉각보다도 40°이상이 되도록 플라즈마 처리 조건을 조정했다(예를 들어 기판(P)의 반송 속도를 늦게 하여 플라즈마 처리 시간을 길게 한다).
이러한 발액화 처리를 행함으로써, 뱅크(B, B)에는 이것을 구성하는 수지중에 불소기가 도입되어, 홈부(31)에 대해서 높은 발액성이 부여된다. 또한, 상술한 친액화 처리로서의 O2플라즈마 처리는 뱅크(B)의 형성에 앞서 행하여도 좋지만, 아크릴 수지나 폴리이미드 수지 등은 O2플라즈마에 의한 전처리가 행하여진 것이 보다 불소화(발액화)되기 쉬운 성질이 있기 때문에, 뱅크(B)를 형성한 후에 O2플라즈마 처리하는 것이 바람직하다.
또한, 뱅크(B, B)에 대한 발액화 처리에 의해, 먼저 친액화 처리한 기판(P) 표면에 대해 다소는 영향이 있지만, 특히 기판(P)이 유리 등으로 이루어지는 경우에는 발액화 처리에 의한 불소기의 도입이 일어나지 않기 때문에, 기판(P)은 그 친액성, 즉 젖음성이 실질상 손상되는 일은 없다.
또한, 뱅크(B, B)에 대해서는 발액성을 갖는 재료(예를 들어 불소기를 갖는 수지 재료)에 의해서 형성함으로써, 그 발액 처리를 생략하여도 좋다.
이들 뱅크 형성 공정, 잔사 처리 공정 및 발액화 처리 공정에 의해, 박막 패터닝용 기판이 형성된다.
(재료 배치 공정 및 중간 건조 공정)
다음에, 액적 토출 장치(IJ)에 의한 액적 토출법을 사용하여, 배선 패턴 형성 재료를 기판(P)상의 홈부(31)에 도포한다. 또한, 여기에서는 도전성 재료로서 유기은 화합물을 사용하고, 용매(분산매)로서 디에틸렌글리콜 디에틸에테르를 사용한 잉크(기능액)를 토출한다.
즉, 재료 배치 공정에서는 도 3의 (B)에 나타내는 바와 같이, 액체 토출 헤드(1)로부터 배선 패턴 형성 재료를 함유하는 액체 재료를 액적(32)으로 하여 토출하여, 그 액적(32)를 기판(P)상의 홈부(31)에 배치한다. 액적 토출의 조건으로는 잉크 중량 4ng/dot, 잉크 속도(토출 속도) 5~7m/sec로 행하였다. 또한, 본 예에서는 액적(32)의 직경(D)이 뱅크(B, B)에 의한 홈부(31)의 폭 W(본예에서는 홈부(31)의 개구부에서의 폭)보다 큰 것으로 한다. 구체적으로는 홈부(31)의 개구부에서의 폭(W)이 10㎛이하 정도이고, 액적(32)의 직경(D)이 15~20㎛정도인 것이라고 한다.
이러한 액적(32)을 액적 토출 헤드(1)로부터 토출하여, 홈부(31)내에 액상체를 배치하면, 액적(32)은 그 직경(D)이 홈부(31)의 폭(W)보다 크기 때문에, 도 3의 (C) 중 2점 쇄선으로 나타내는 바와 같이 그 일부가 뱅크(B, B)상에 놓여진다. 그런데, 뱅크(32,32)의 표면이 발액성으로 되어 있고 또한 테이퍼상으로 되어 있으므로, 이들 뱅크(B, B)상에 놓인 액적(32) 부분이 뱅크(B, B)로부터 튀고, 또한 홈부(31)의 모세관 현상에 의해서 그 홈부(31)내로 흘러 떨어짐으로써, 도 3의 (C) 중 실선으로 나타내는 바와 같이 액적(32)이 홈부(31)내로 들어 간다.
또한, 홈부(31)내로 토출되고, 혹은 뱅크(B, B)로부터 흘러 떨어진 액상체(32a)는 기판(P)이 친액 처리되어 있으므로 보다 퍼지기 쉽게 되어 있고, 이것에 의해서 액상체(32a)는 보다 균일하게 홈부(31)내를 매립하게 된다. 따라서, 홈부(31)의 폭(W)이 액적(32)의 직경(D)보다 좁음(작음)에도 불구하고, 홈부(31)내를 향해 토출된 액적(32)(액상체(32a))은 홈부(31)내로 양호하게 들어 가서 이것을 균일하게 매립하게 된다.
(중간 건조 공정)
기판(P)에 액적을 토출한 후, 분산매의 제거를 위해, 필요에 따라서 건조 처리(중간 건조)를한다. 건조 처리는 예를 들어 기판(P)을 가열하는 통상의 핫 플레이트, 전기로 등에 의한 가열 처리에 의해서 행할 수 있다. 본 실시 형태에서는 예를 들어 180℃ 가열을 60분간 정도 행한다. 이 가열은 N2분위기하 등, 반드시 대기중에서 행할 필요는 없다.
또한, 이 건조 처리는 램프 어닐에 의해서 행할 수도 있다.
램프 어닐에 사용하는 광의 광원으로는 특별히 한정되지 않지만, 적외선 램프, 크세논램프, YAG 레이져, 아르곤 레이져, 탄산 가스 레이져, XeF, XeCl, XeBr, KrF, KrCl, ArF, ArCl 등의 엑시머 레이저 등을 광원으로서 사용할 수 있다. 이들광원은 일반적으로는 출력 10W이상 5000W이하 범위의 것이 이용되지만, 본 실시 형태에서는 100W이상 1000W이하의 범위에서 충분하다.
이 중간 건조 공정과 상기 재료 배치 공정을 반복하여 행함으로써, 소망의 막두께로 형성할 수 있다.
(소성공정)
토출 공정후의 도전성 재료는 예를 들어, 유기은 화합물의 경우, 도전성을 얻기 위해서, 열처리를 행하여, 유기은 화합물의 유기분을 제거하여 은입자를 잔류시킬 필요가 있다. 그 때문에, 토출 공정후의 기판에는 열처리 및/또는 광처리가 실시된다.
열처리 및/또는 광처리는 통상 대기중에서 행하여지지만, 필요에 따라서, 질소, 아르곤, 헬륨 등의 불활성 가스 분위기 중에서 행할 수도 있다. 열처리 및/또는 광처리의 처리 온도는 분산매의 비점(증기압), 분위기 가스의 종류나 압력, 미립자나 유기은 화합물의 분산성이나 산화성 등의 열적 거동, 코팅제의 유무나 양, 기재의 내열 온도 등을 고려하여 적당히 결정된다.
예를 들어, 유기은 화합물의 유기분을 제거하기 위해서는 약 200℃에서 소성함이 필요하다. 또한, 플라스틱 등의 기판을 사용하는 경우에는 실온 이상 100℃ 이하에서 행하는 것이 바람직하다.
이상의 공정에 의해 토출 공정후의 도전성 재료(유기은 화합물)는 은입자의 잔류에 의해, 도전성 막으로 변환됨으로써, 도 3의 (D)에 나타내는 바와 같이, 연속한 막으로서의 도전성 패턴, 즉 배선 패턴(박막 패턴)(33)을 얻는다.
(실시예)
뱅크가 형성된 유리 기판을, 플라즈마 파워가 550W, 4불화 메탄가스 유량이 100mL/min, He 가스 유량이 10L/min, 플라즈마 방전 전극에 대한 기체 반송 속도가 2mm/sec의 조건으로 실시한 결과, 유기은 화합물(디에틸렌글리콜 디메틸에테르 용매)의 접촉각은 발액화 처리전의 뱅크(B)에 대해서는 10° 이하 임에 대해, 발액화 처리후의 뱅크(B)에 대해서는 66.2° 로 되었다. 또한, 순수의 접촉각은 발액화 처리전의 뱅크(B)에 대해서는 69.3° 임에 대해, 발액화 처리후의 뱅크(B)에 대해서는 104.1° 로 되었다. 또한, 어느 경우에도 유리 기판의 홈부(31)에 대한 접촉각은 15° 이하이고, 홈부(31)와 뱅크(B)에 대한 접촉각의 차는 40° 이상으로 되었다.
또한, 상술한 액적 토출 장치(IJ)를 사용하여 유기은 화합물의 액적을 토출한 결과, 상기 발액화 처리전의 기판(뱅크재; 유기계 감광성 재료)에서는 홈부(31)의 폭(W)이 100㎛에서는 홈부(31)에 액상체를 매립할 수 있었지만, 폭(W)이 75㎛에서는 충분히 매립할 수 없었다. 이것에 대해서, 발액화 처리후의 기판에서는 폭(W)이 25㎛ 및 10㎛의 미세폭이라도 매립할 수 있었다.
이와 같이 본 실시 형태에서는 패터닝용의 기판으로서 액상체의 홈부(31)와 뱅크(B)에 대한 접촉각의 차를 40°이상으로 함으로써, 액적의 일부가 뱅크(B)에 놓인 경우라도, 홈부(31)내에 들어가게 할 수 있게 되어, 뱅크(B, B)간의 폭으로 규정된 세선 패턴을 얻을 수 있다. 특히, 본 실시 형태에서는 액상체의 홈부(31)에 대한 접촉각을 15° 이하로 함으로써, 액적보다도 폭이 좁은 홈이라도 액상체로매립하여 세선화를 실현할 수 있는 동시에, 홈부(31)의 액상체가 기판(P)상에서 젖어 퍼짐이 보다 쉽게 되어, 보다 균일하게 홈부(31)를 매립할 수 있다. 그 때문에, 간격을 두고 토출한 액상체를 홈부(31)에서 분단함이 없이 일체화 할 수 있게 되어, 단선 등의 불량이 생기는 것을 방지할 수 있어, 디바이스로서의 품질도 향상시킬 수 있다.
(제2 실시 형태)
다음에, 본 발명의 배선 패턴 형성 방법(패턴 형성 방법)의 제2 실시 형태로서, 기판상에 도전막 배선을 형성하는 방법에 대해서 도 4의 (A)~도 4의 (D)를 참조하여 설명한다.
본 실시 형태에 의한 배선 패턴 형성 방법은 상술한 배선 패턴용의 잉크를 기판(P)상에 배치하여, 그 기판(P)상에 배선용의 도전막 패턴(도전성 막)을 형성하는 것으로, 표면 처리 공정, 재료 배치 공정 및 열처리/광처리 공정으로 개략 구성된다.
이하, 각 공정마다 상세하게 설명한다.
(표면 처리 공정)
표면 처리 공정은 기판 표면을 발액화하는 발액화 처리 공정과, 발액화된 기판 표면을 친액화하는 친액화 처리 공정으로 대별된다.
발액화 처리 공정에서는, 도전막 배선을 형성하는 기판의 표면을, 액체 재료에 대해서 발액성으로 가공한다. 구체적으로는 도전성 미립자를 함유한 액체 재료의 접촉각이 후술하는 피도포 영역에 대한 접촉각과의 차가 40°이상, 바람직하게는 50°이상이 되도록 기판에 대해서 표면 처리를 실시한다.
표면의 발액성(젖음성)을 제어하는 방법으로는, 예를 들어, 기판의 표면에 자기 조직화막을 형성하는 방법을 채용할 수 있다.
자기 조직막 형성법에서는, 도전막 배선을 형성하는 기판의 표면에, 유기 분자막 등으로 이루어지는 자기 조직화막을 형성한다.
기판 표면을 처리하기 위한 유기 분자막은 기판에 결합 가능한 관능기와, 그 반대측에 친액기 혹은 발액기라고 하는 기판의 표면성을 개질하는(표면 에너지를 제어하는) 관능기와, 이들 관능기를 연결하는 탄소의 직쇄 혹은 일부 분기한 탄소쇄를 구비하고 있어, 기판에 결합하여 자기 조직화하여 분자막, 예를 들어 단분자막을 형성한다.
여기서, 자기 조직화막이란, 기판의 하지층 등의 구성 원자와 반응 가능한 결합성 관능기와 그 이외의 직쇄 분자로 이루어지며, 직쇄 분자의 상호작용에 의해 매우 높은 배향성을 갖는 화합물을 배향시켜 형성된 막이다. 이 자기 조직화막은 단분자를 배향시켜 형성되어 있으므로, 매우 막두께를 얇게 할 수 있고, 또한 분자 레벨로 균일한 막으로 된다. 즉, 막의 표면에 같은 분자가 위치하기 때문에, 막의 표면에 균일하고 또한 우수한 발액성이나 친액성을 부여할 수 있다.
상기의 높은 배향성을 갖는 화합물로서, 예를 들어 플루오로 알킬실란을 사용함으로써, 막의 표면에 플루오로 알킬기가 위치하도록 각 화합물이 배향되어 자기 조직화막이 형성되어, 막의 표면에 균일한 발액성이 부여된다.
자기 조직화막을 형성하는 화합물로는, 헵타데카플루오로-1,1,2,2-테트라하이드로데실트리에톡시실란, 헵타데카플루오로-1,1,2,2-테트라하이드로데실트리메톡시실란, 헵타데카플루오로-1,1,2,2-테트라하이드로데실트리클로로실란, 트리데카플루오로-1,1,2,2-테트라하이드로옥틸트리에톡시실란, 트리데카플루오로-1,1,2,2-테트라하이드로옥틸트리메톡시실란, 트리데카플루오로-1,1,2,2-테트라하이드로옥틸트리클로로실란, 트리플루오로프로필트리메톡시실란 등의 플루오로 알킬실란(이하 "FAS"라고 함)을 예시할 수 있다. 이들 화합물은 단독으로 사용하여도 좋고, 2종 이상을 조합하여 사용하여도 좋다.
또한, FAS를 사용함에 따라, 기판과의 밀착성과 양호한 발액성을 얻을 수 있다.
FAS는 일반적으로 구조식 RnSiX(4-n)로 표시된다. 여기서 n은 1이상 3이하의 정수를 나타내며, X는 메톡시기, 에톡시기, 할로겐 원자 등의 가수분해기이다. 또 R은 플루오로 알킬기이고, (CF3)(CF2)x(CH2)y의 (여기서 x는 0이상 10이하의 정수를, y는 0이상 4이하의 정수를 나타냄) 구조를 갖고, 복수개의 R 또는 X가 Si에 결합되어 있는 경우에는, R 또는 X는 각각 모두 같아도 좋고, 달라도 좋다. X로 표시되는 가수분해기는 가수분해에 의해 실라놀을 형성하여, 기판(유리, 실리콘)의 하지의 하이드록실기와 반응하여 실록산 결합으로 기판과 결합된다. 한편, R은 표면에 (CF2) 등의 플루오로기를 갖기 때문에, 기판의 하지 표면을 젖지 않는(표면 에너지가 낮은) 표면으로 개질한다.
유기 분자막 등으로 이루어지는 자기 조직화막은 상기의 원료 화합물과 기판을 동일한 밀폐 용기중에 넣고, 실온에서 2~3일 정도 방치함으로써 기판상에 형성된다. 또한, 밀폐 용기 전체를 100℃로 유지함으로써, 3시간 정도에서 기판상에 형성된다. 이들은 기상으로부터의 형성법이지만, 액상으로부터도 자기 조직화막을 형성할 수 있다. 예를 들어, 원료 화합물을 함유하는 용액중에 기판을 침적하고, 세정, 건조함으로써 기판상에 자기 조직화막이 형성된다.
또한, 자기 조직화막을 형성하기 전에, 기판 표면에 자외광을 조사하거나, 용매에 의해 세정하거나 하여, 기판 표면의 전처리를 실시하는 것이 바람직하다.
이와 같이 자기 조직막 형성법을 실시함으로써, 도 4의 (A)에 나타나는 바와 같이, 기판(P)의 표면에 발액성막(F)이 형성된다.
다음에, 배선 패턴 형성 재료를 도포하여 배선 패턴을 형성하는 피도포 영역의 발액성을 완화하여 친액성을 부여함으로써(친액화 처리), 기판 표면의 젖음성을 제어한다.
이하, 친액화 처리에 대해서 설명한다.
친액화 처리로는 파장 170~400nm의 자외광을 조사하는 방법을 들 수 있다. 이때, 배선 패턴에 따른 마스크를 사용하여 자외광을 조사함으로써, 일단 형성한 발액성막(F) 중, 배선 부분만 부분적으로 변질시켜 발액성을 완화하여 친액화 할 수 있다. 즉, 상기 발액화 처리 및 친액화 처리를 실시함으로써, 도 4의 (B)에 나타내는 바와 같이, 기판(P)에는 배선 패턴이 형성되는 위치에 친액성이 부여된 피도포 영역(H1)과, 피도포 영역(H1)을 둘러싸는 발액성막(F)으로 구성되는 발액 영역(H2)이 형성된다.
또한, 발액성의 완화의 정도는 자외광의 조사 시간으로 조정할 수 있지만, 자외광의 강도, 파장, 열처리(가열)의 조합 등에 의해서 조정할 수도 있다. 본 실시 형태에서는 도전성 미립자를 함유한 액체 재료의 피도포 영역(H1)에 대한 접촉각과 발액 영역(H2)에 대한 접촉각의 차가 40°이상이 되도록, 피도포 영역(H1)에 대한 접촉각이 15°이하로 되는 조건에서 자외광을 조사한다.
(재료 배치 공정)
다음에, 액적 토출 장치(IJ)에 의한 액적 토출법을 사용하여, 배선 패턴 형성 재료를 기판(P)상의 피도포 영역(H1)에 도포한다. 또한, 여기에서는 기능액(배선 패턴용 잉크)으로서, 도전성 미립자를 용매(분산매)에 분산시킨 분산액을 토출한다. 여기서 사용되는 도전성 미립자는 금, 은, 동, 팔라듐, 니켈의 어느 하나를 함유하는 금속 미립자 외에, 도전성 중합체나 초전도체의 미립자 등이 사용된다.
즉, 재료 배치 공정에서는, 도 4의 (C)에 나타내는 바와 같이, 액체 토출 헤드(1)로부터 배선 패턴 형성 재료를 함유하는 액체 재료를 액적으로 하여 토출하여, 그 액적을 기판(P)상의 피도포 영역(H1)에 배치한다. 액적 토출의 조건으로는 잉크 중량 7ng/dot, 잉크 속도(토출 속도) 5~7m/sec로 행하였다.
이 때, 발액 영역(H2)은 발액성이 부여되어 있기 때문에, 토출된 액적의 일부가 발액 영역(H2)에 놓여도 발액 영역(H2)으로부터 튀어, 도 4의 (D)에 나타내는 바와 같이, 발액 영역(H2)간의 피도포 영역(H1)에 고이게 된다. 또한 피도포 영역(H1)은 친액성이 부여되어 있기 때문에, 토출된 액상체가 피도포 영역(H1)에서 보다 퍼지기 쉽게 되어, 이것에 의해서 액상체가 분단됨이 없이 소정 위치내에서보다 균일하게 피도포 영역(H1)을 매립하도록 할 수 있다.
(열처리/광처리 공정)
토출 공정후의 도전성 재료는 미립자간의 전기적 접촉을 좋게 하기 위해서, 분산매를 완전히 제거할 필요가 있다. 또한, 도전성 미립자의 표면에 분산성을 향상시키기 위해서 유기물 등의 코팅재가 코팅되어 있는 경우에는, 이 코팅재도 제거할 필요가 있다. 그 때문에, 토출 공정후의 기판에는 열처리 및/또는 광처리가 실시된다.
열처리 및/또는 광처리는 통상 대기중에서 행하여지지만, 필요에 따라서, 질소, 아르곤, 헬륨 등의 불활성 가스 분위기중에서 행하여도 좋다. 열처리 및/또는 광처리의 처리 온도는 분산매의 비점(증기압), 분위기 가스의 종류나 압력, 미립자의 분산성이나 산화성 등의 열적 거동, 코팅제의 유무나 양, 기재의 내열 온도 등을 고려하여 적당히 결정된다.
예를 들어, 유기물로 이루어지는 코팅제를 제거하기 위해서는 약 300℃에서 소성하는 것이 필요하다. 또한, 플라스틱 등의 기판을 사용하는 경우에는 실온 이상 100℃ 이하에서 행하는 것이 바람직하다.
열처리 및/또는 광처리는, 예를 들어 핫 플레이트, 전기로 등의 가열 수단을 사용한 일반적인 가열 처리 외에, 램프 어닐을 사용하여 행하여도 좋다. 램프 어닐에 사용하는 광의 광원으로는 특별히 한정되지 않지만, 적외선 램프, 크세논 램프, YAG 레이져, 아르곤 레이져, 탄산 가스 레이져, XeF, XeCl, XeBr, KrF, KrCl, ArF, ArCl 등의 엑시머 레이저 등을 사용할 수 있다. 이들 광원은 일반적으로는출력 10W이상 5000W이하의 범위의 것이 사용되지만, 본 실시 형태예에서는 100W이상 1000W이하의 범위로 충분하다.
상기 열처리 및/또는 광처리에 의해, 미립자간의 전기적 접촉이 확보되어, 도전막으로 변환된다.
이상 설명한 일련의 공정에 의해, 기판상에 선상의 도전막 패턴(도전막 배선)이 형성된다.
본 실시 형태에서는, 패터닝용 기판으로서 기능액의 피도포 영역(H1)과 발액 영역(H2)에 대한 접촉각의 차를 40°이상으로 함으로써, 액적의 일부가 발액 영역(H2)에 놓인 경우라도, 피도포 영역(H1)내로 흘러 들어가게 할 수 있게 되어, 발액 영역(H2)간의 폭으로 규정된 세선 패턴을 얻을 수 있다. 특히, 본 실시 형태에서는, 액상체의 피도포 영역(H1)에 대한 접촉각을 15°이하로 함으로써, 피도포 영역(H1)의 액상체가 기판(P)상에서 보다 젖어 퍼지기 쉽게 되어, 보다 균일하게 피도포 영역(H1)을 매립할 수 있다. 그 때문에, 간격을 두고 토출한 액상체를 피도포 영역(H1)에서 분단함이 없이 일체화할 수 있게 되어, 단선 등의 불량이 생기는 것을 방지할 수 있어, 디바이스로서의 품질도 향상시킬 수 있다.
(제3 실시 형태)
제3 실시 형태로서, 본 발명의 전기 광학 장치의 일례인 액정 표시 장치에 대해서 설명한다. 도 5는 본 발명에 의한 액정 표시 장치에 대해서, 각 구성 요소와 함께 나타내는 대향 기판측으로부터 본 평면도이고, 도 6은 도 5의 H-H'선을 따른 단면도이다. 도 7은 액정 표시 장치의 화상 표시 영역에서 매트릭스 형상으로형성된 복수의 화소에서의 각종 소자, 배선 등의 등가 회로도이고, 도 8은 액정 표시 장치의 부분 확대 단면도이다. 또한, 이하의 설명에 사용한 각도면에서는 각층이나 각부재를 도면상에서 인식 가능한 정도의 크기로 하기 위해, 각층이나 각부재마다 축척을 다르게 하였다.
도 5 및 도 6에서, 본 실시 형태의 액정 표시 장치(전기 광학 장치)(100)는, 쌍을 이루는 TFT 어레이 기판(10)과 대향 기판(20)이 광경화성의 밀봉재인 실링재(52)에 의해서 접합되고, 이 실링재(52)에 의해서 구획된 영역내에 액정(50)이 봉입, 유지되어 있다. 실링재(52)는 기판면내의 영역에서 닫힌 프레임 형상으로 형성되고, 액정 주입구를 구비하지 않아, 밀봉재에 의해 밀봉된 흔적이 없는 구성으로 되어 있다.
실링재(52)의 형성 영역의 내측의 영역에는 차광성 재료로 이루어지는 주변 파팅(parting)(53)이 형성되어 있다. 실링재(52)의 외측의 영역에는 데이터선 구동 회로(201) 및 실장 단자(202)가 TFT 어레이 기판(10)의 1변을 따라 형성되어 있고, 이 1변에 인접하는 2변을 따라 주사선 구동 회로(204)가 형성되어 있다. TFT 어레이 기판(10)의 나머지 1변에는, 화상 표시 영역의 양측에 설치된 주사선 구동 회로(204) 사이를 접속하기 위한 복수의 배선(205)이 설치되어 있다. 또한, 대향 기판(20)의 코너부의 적어도 1개소에서는 TFT 어레이 기판(10)과 대향 기판(20) 사이에 전기적 도통을 하기 위한 기판간 도통재(206)가 배설되어 있다.
또한, 데이터선 구동 회로(201) 및 주사선 구동 회로(204)를 TFT 어레이 기판(10) 위에 형성하는 대신에, 예를 들어, 구동용 LSI가 실장된 TAB(TapeAutomated Bonding) 기판과 TFT 어레이 기판(10)의 주변부에 형성된 단자군을 이방성 도전막을 통하여 전기적 및 기계적으로 접속하여도 좋다. 또한, 액정 표시 장치(100)에서는, 사용하는 액정(50)의 종류, 즉, TN(Twisted Nematic) 모드, C-TN 법, VA방식, IPS 방식 등의 동작 모드나, 노멀리화이트 모드/노멀리블랙 모드의 다름에 따라, 위상차판, 편광판 등이 소정의 방향으로 배치되지만, 여기에서는 도시를 생략한다.
또한, 액정 표시 장치(100)을 컬러 표시용으로 구성하는 경우에는, 대향 기판(20)에서, TFT 어레이 기판(10)의 후술하는 각 화소 전극에 대향하는 영역에, 예를 들어, 적색(R), 녹색(G), 청색(B)의 컬러 필터를 그 보호막과 함께 형성한다.
이러한 구조를 갖는 액정 표시 장치(100)의 화상 표시 영역에서는, 도 7에 나타내는 바와 같이, 복수의 화소(100a)가 매트릭스 형상으로 구성되어 있는 동시에, 이들 화소(100a)의 각각에는 화소 스위칭용의 TFT(스위칭 소자)(30)가 형성되어 있고, 화소 신호(S1, S2, …, Sn)를 공급하는 데이터선(6a)이 TFT(30)의 소스에 전기적으로 접속되어 있다. 데이터선(6a)에 기입하는 화소 신호(S1, S2, …, Sn)는, 이 순서로 선 순차로 공급하여도 좋고, 상호 인접하는 복수의 데이터선(6a)끼리에 대해서, 그룹마다 공급하여도 좋다. 또한, TFT(30)의 게이트에는 주사선(3a)이 전기적으로 접속되어 있고, 소정의 타이밍으로, 주사선(3a)에 펄스적으로 주사 신호(G1, G2, …, Gm)를 이 순서로 선 순차로 인가하도록 구성되어 있다.
화소 전극(19)은 TFT(30)의 드레인에 전기적으로 접속되어 있어, 스위칭 소자인 TFT(30)를 일정 기간만 온 상태로 함으로써, 데이터선(6a)으로부터 공급되는화소 신호(S1, S2, …, Sn)를 각 화소에 소정의 타이밍으로 기입한다. 이와 같이 하여 화소 전극(19)을 통하여 액정에 기입된 소정 레벨의 화소 신호(S1, S2, …, Sn)는, 도 6에 나타내는 대향 기판(20)의 대향 전극(121) 사이에서 일정 기간 유지된다. 또한, 유지된 화소 신호(S1, S2, …, Sn)가 리크하는 것을 방지하기 위해서, 화소 전극(19)과 대향 전극(121) 사이에 형성되는 액정 용량과 병렬로 축적 용량(60)이 부가되어 있다. 예를 들어, 화소 전극(19)의 전압은 소스 전압이 인가된 시간보다도 3자리수나 긴 시간만큼 축적 용량(60)에 의해 유지된다. 이것에 의해, 전하의 유지 특성은 개선되어, 콘트라스트비가 높은 액정 표시 장치(100)를 실현할 수 있다.
도 8은 보텀 게이트형 TFT(30)를 갖는 액정 표시 장치(100)의 부분 확대 단면도로서, 본 실시 형태에서는 보텀 게이트형의 화소 스위칭용 TFT(30)의 상방에, 축적 용량(60)이 구축되어 있다. 보다 구체적으로는, TFT 어레이 기판(10)(상기 배선 패턴 형성 방법에서의 기판(P)에 상당)상에서, 주사선(3a)으로부터 데이터선(6a)을 따라 기판상에 돌출한 게이트 전극(203a) 부분상에, 게이트 절연막(42)을 통하여 반도체층(210a)이 적층되어 있다. 이 게이트 전극(203a) 부분에 대향하는 반도체층(210a)의 부분이 채널 영역으로 되어 있다. 반도체층(210a)상에는, 소스 전극(204a) 및 드레인 전극(204b)이 데이터선(6a)과 동일막으로 형성되어 있다. 소스 전극(204a) 및 드레인 전극(204b)과 반도체층(210a) 사이에는 각각, 오믹 접합을 얻기 위한 예를 들어 n+형 a-Si(아모퍼스 실리콘)층으로 이루어지는 접합층(205a) 및 접합층(205b)이 적층되어 있고, 채널 영역의 중앙부에서의 반도체층(210a)상에는 채널을 보호하기 위한 절연성의 에치 스톱막(208)이 형성되어 있다. 드레인 전극(204b)의 단부상에는 층간 절연막(212)을 통하여 섬 형상의 용량 전극(222)이 적층되어 있고, 또한 용량 전극(222)상에는 유전체막(221)을 통하여 용량선(3b)(고정 전위측 용량 전극)이 적층되어 있다. 또한, 용량선(3b)은 화상 표시 영역내를 스트라이프 형상으로 뻗어 화상 표시 영역밖까지 연설되어, 고정 전위로 떨어져 있다.
축적 용량(60)의 상방에 화소 전극(19)이 배치되어 있고, 용량선(3b)과 화소 전극(19) 사이에는 층간 절연막(216)이 적층되어 있다. 층간 절연막(216)에 개공된 콘택트홀(217)을 통하여, 화소 전극(19)과 용량 전극(222)이 접속되고, 용량 전극(222)은 화소 전극 전위로 되어 있다. 또한, 용량 전극(222)에는 TFT(30)의 채널 영역의 상방에 해당하는 영역에 구멍 형상의 개구부(222a)가 설치되어 있다.
상기 구성의 TFT에서는, 상술한 액적 토출 장치(IJ)를 사용하여, 예를 들어 은화합물의 액적을 토출함으로써 게이트선, 소스선, 드레인선 등을 형성할 수 있기 때문에, 세선화에 의한 소형·박형화가 실현되어, 단선 등의 불량이 생기지 않는 고품질의 액정 표시 장치를 얻을 수 있다.
(제4 실시 형태)
상기 실시 형태에서는 TFT(30)를 액정 표시 장치(100)의 구동을 위한 스윗칭 소자로서 사용하는 구성으로 했지만, 액정 표시 장치 이외에도 예를 들어 유기 EL(일렉트로루미네선스) 표시 디바이스에 응용이 가능하다. 유기 EL 표시 디바이스는형광성의 무기 및 유기 화합물을 함유하는 박막을, 음극과 양극 사이에 끼운 구성을 갖고, 상기 박막에 전자 및 정공(홀)을 주입하여 여기시킴으로써 여기자(엑시톤)을 생성시키고, 이 엑시톤이 재결합할 때의 광의 방출(형광·인광)을 이용하여 발광시키는 소자이다. 또한, 상기의 TFT(30)를 갖는 기판상에, 유기 EL 표시 소자에 사용되는 형광성 재료 중, 적색, 녹색 및 청색의 각 발광색을 나타내는 재료 즉 발광층 형성 재료 및 정공 주입/전자 수송층을 형성하는 재료를 잉크로 하여, 각각을 패터닝함으로써, 자발광 풀컬러 EL 디바이스를 제조할 수 있다.
본 발명에서의 디바이스(전기 광학 장치)의 범위에는 이러한 유기 EL 디바이스도 포함하는 것이며, 소형·박형화가 실현되어, 단선 등의 불량이 생기지 않는 고품질의 유기 EL 디바이스를 얻을 수 있다.
도 9는 상기 액적 토출 장치(IJ)에 의해 일부의 구성 요소가 제조된 유기 EL 장치의 측단면도이다. 도 9를 참조하면서, 유기 EL 장치의 개략 구성을 설명한다.
도 9에서, 유기 EL 장치(301)는 기판(311), 회로 소자부(321), 화소 전극(331), 뱅크부(341), 발광 소자(351), 음극(361)(대향 전극), 및 밀봉 기판(371)으로 구성된 유기 EL 소자(302)에, 플렉시블 기판(도시 생략)의 배선 및 구동 IC(도시 생략)를 접속한 것이다. 회로 소자부(321)는 액티브 소자인 TFT(30)가 기판(311)상에 형성되며, 복수의 화소 전극(331)이 회로 소자부(321)상에 정렬하여 구성된 것이다. 또한, TFT(30)를 구성하는 게이트 배선(61)이, 상술한 실시 형태의 배선 패턴의 형성 방법에 의해 형성되어 있다.
각 화소 전극(331)간에는 뱅크부(341)가 격자 형상으로 형성되어 있고, 뱅크부(341)에 의해 생긴 오목부 개구(344)에, 발광 소자(351)가 형성되어 있다. 또한, 발광 소자(351)는 적색의 발광 소자와 녹색의 발광소자와 청색의 발광소자로 이루어져 있고, 이것에 의해서 유기 EL 장치(301)는 풀컬러 표시를 실현하는 것으로 되어 있다. 음극(361)은 뱅크부(341) 및 발광 소자(351)의 상부 전면에 형성되며, 음극(361) 위에는 밀봉용 기판(371)이 적층되어 있다.
유기 EL 소자를 포함하는 유기 EL 장치(301)의 제조 프로세스는, 뱅크부(341)을 형성하는 뱅크부 형성 공정과, 발광 소자(351)를 적절히 형성하기 위한 플라즈마 처리 공정과, 발광 소자(351)를 형성하는 발광 소자 형성 공정과, 음극(361)을 형성하는 대향 전극 형성 공정과, 밀봉용 기판(371)을 음극(361)상에 적층하여 밀봉하는 밀봉 공정을 구비하고 있다.
발광 소자 형성 공정은 오목부 개구(344), 즉 화소 전극(331)상에 정공 주입층(352) 및 발광층(353)을 형성함으로써 발광 소자(351)를 형성하는 것으로, 정공 주입층 형성 공정과 발광층 형성 공정을 구비하고 있다. 또한, 정공 주입층 형성 공정은 정공 주입층(352)을 형성하기 위한 액상체 재료를 각 화소 전극(331)상에 토출하는 제1 토출 공정과, 토출된 액상체 재료를 건조시켜서 정공 주입층(352)을 형성하는 제1 건조 공정을 갖고 있다. 또한, 발광층 형성 공정은 발광층(353)을 형성하기 위한 액상체 재료를 정공 주입층(352) 위에 토출하는 제2 토출 공정과, 토출된 액상체 재료를 건조시켜 발광층(353)을 형성하는 제2 건조 공정을 갖고 있다. 또한, 발광층(353)은 상술한 바와 같이 적색, 녹색, 청색의 3색에 대응하는 재료에 의해 3종류의 것이 형성되게 되어 있고, 따라서 상기의 제2 토출 공정은 3종류의 재료를 각각 토출하기 위해서 3개의 공정으로 되어 있다.
이 발광 소자 형성 공정에서, 정공 주입층 형성 공정에서의 제1 토출 공정과, 발광층 형성 공정에서의 제2 토출 공정에서 상기의 액적 토출 장치(IJ)를 사용할 수 있다.
(제5 실시 형태)
상술한 실시 형태에서는 본 발명에 의한 패턴 형성 방법을 사용하여, TFT(박막 트랜지스터)의 게이트 배선을 형성하고 있지만, 소스 전극, 드레인 전극, 화소 전극 등의 다른 구성 요소를 제조할 수도 있다. 이하, TFT를 제조하는 방법에 대해서 도 10~도 13을 참조하면서 설명한다.
도 10에 나타내는 바와 같이, 우선, 세정한 유리 기판(510)의 상면에, 1화소 피치의 1/20~1/10의 홈(511a)를 설치하기 위한 제1층째의 뱅크(511)가 포토리소그래피법에 의하여 형성된다. 이 뱅크(511)로서는, 형성 후에 광투과성과 발액성을 구비할 필요가 있어, 그 소재로는 아크릴 수지, 폴리이미드 수지, 올레핀 수지, 멜라민 수지 등의 고분자 재료외에 폴리실라잔 등의 무기계의 재료가 적합하게 사용된다.
이 형성후의 뱅크(511)에 발액성을 가지게 하기 위해서, CF4플라즈마 처리 등(불소 성분을 갖는 가스를 사용한 플라즈마 처리)을 실시할 필요가 있지만, 대신에, 뱅크(511)의 소재 자체에 미리 발액 성분(불소기 등)을 충전하여 두어도 좋다. 이 경우에는 CF4플라즈마 처리 등을 생략할 수 있다.
이상과 같이 하여 발액화된 뱅크(511)에 대한, 토출 잉크의 접촉각으로는 40°이상, 또한 유리면에 대한 접촉각으로는 10°이하를 확보하는 것이 바람직하다. 즉, 본 발명자들이 시험에 의해 확인한 결과, 예를 들어 도전성 미립자(테트라데칸 용매)의 처리후의 접촉각은 뱅크(511)의 소재로서 아크릴 수지계를 채용한 경우에는 약 54.0°(미처리의 경우에는 10° 이하)를 확보할 수 있다. 또한, 이들 접촉각은 플라즈마 파워 550W, 4불화 메탄가스를 0.lL/min로 공급하는 처리 조건하에서 얻은 것이다.
상기 제1층째의 뱅크 형성 공정에 이은 게이트 주사 전극 형성 공정(제1회째의 도전성 패턴 형성 공정)에서는, 뱅크(511)로 구획된 묘화 영역인 상기 홈(511a) 내를 채우도록, 도전성 재료를 함유하는 액적을 잉크젯으로 토출함으로써 게이트 주사 전극(512)을 형성한다. 또한, 게이트 주사 전극(512)을 형성할 때에, 본 발명에 의한 패턴의 형성 방법이 적용된다.
이 때의 도전성 재료로는 Ag, Al, Au, Cu, Pd, Ni, W-si, 도전성 중합체 등이 적합하게 채용 가능하다. 이와 같이 하여 형성된 게이트 주사 전극(512)은 뱅크(511)에 충분한 발액성이 미리 주어져 있으므로, 홈(511a)으로부터 삐어져 나오지 않고 미세한 배선 패턴을 형성할 수 있게 되어 있다.
이상의 공정에 의해, 기판(510)상에는 뱅크(511)과 게이트 주사 전극(512)으로 이루어지는 평탄한 상면을 구비한 은(Ag)으로 이루어지는 제1 도전층(A1)이 형성된다.
또한, 홈(511a)내에서의 양호한 토출 결과를 얻기 위해서는, 도 10에 나타내는 바와 같이, 이 홈(511a)의 형상으로서 순(順)테이퍼(토출원을 향해 열린 방향의 테이퍼 형상)를 채용하는 것이 바람직하다. 이것에 의해, 토출된 액적을 충분히 속깊게 들어가게 할 수 있게 된다.
다음에, 도 11에 나타내는 바와 같이, 플라즈마 CVD 법에 의해 게이트 절연막(513), 활성층(521), 콘택트(509)의 연속 성막을 행한다. 게이트 절연막(513)으로서 질화 실리콘막, 활성층(521)으로서 아모퍼스 실리콘막, 콘택트(509)으로서 n+형 실리콘막을 원료 가스나 플라즈마 조건을 변화시킴으로써 형성한다. CVD 법으로 형성하는 경우, 300℃~350℃의 열이력이 필요하게 되지만, 무기계의 재료를 뱅크에 사용함으로써, 투명성, 내열성에 관한 문제를 회피할 수 있다.
상기 반도체층 형성 공정에 이은 제2층째의 뱅크 형성 공정에서는 도 12에 나타내는 바와 같이, 게이트 절연막(513)의 상면에, 1화소 피치의 1/20~1/10이며 또한 상기 홈(511a)과 교차하는 홈(514a)을 설치하기 위한 2층째의 뱅크(514)를, 포토리소그래피법에 의하여 형성한다. 이 뱅크(514)로는, 형성후에 광투과성과 발액성을 구비할 필요가 있어, 그 소재로는 아크릴 수지, 폴리이미드 수지, 올레핀 수지, 멜라민 수지 등의 고분자 재료외에 폴리실라잔 등의 무기계의 재료가 적합하게 사용된다.
이 형성 후의 뱅크(514)에 발액성을 가지게 하기 위해서, CF4플라즈마 처리 등(불소 성분을 갖는 가스를 사용한 플라즈마 처리)을 실시할 필요가 있지만, 대신에, 뱅크(514)의 소재 자체에 미리 발액 성분(불소기 등)을 충전하여 두는 것으로하여도 좋다. 이 경우에는 CF4플라즈마 처리 등을 생략할 수 있다.
이상과 같이 하여 발액화된 뱅크(514)에 대한, 토출 잉크의 접촉각으로는 40° 이상을 확보하는 것이 바람직하다.
상기 제2층째의 뱅크 형성 공정에 이은 소스·드레인 전극 형성 공정(제2회째의 도전성 패턴 형성 공정)에서는, 뱅크(514)로 구획된 묘화 영역인 상기 홈(514a) 내를 채우도록, 도전성 재료를 함유하는 액적을 잉크젯으로 토출함으로써, 도 13에 나타내는 바와 같이, 상기 게이트 주사 전극(512)에 대해서 교차하는 소스 전극(515) 및 드레인 전극(516)이 형성된다. 또한, 소스 전극(515) 및 드레인 전극(516)을 형성할 때에, 본 발명에 의한 패턴의 형성 방법이 적용된다.
이 때의 도전성 재료로는 Ag, Al, Au, Cu, Pd, Ni, W-si, 도전성 중합체 등이 적합하게 채용 가능하다. 이와 같이 하여 형성된 소스 전극(515) 및 드레인 전극(516)은 뱅크(514)에 충분한 발액성이 미리 주어져 있으므로, 홈(514a)으로부터 삐어져 나오지 않고 미세한 배선 패턴을 형성할 수 있게 되어 있다.
또한, 소스 전극(515) 및 드레인 전극(516)을 배치한 홈(514a)을 매립하도록 절연 재료(517)가 배치된다. 이상의 공정에 의해, 기판(510)상에는 뱅크(514)와 절연 재료(517)로 이루어지는 평탄한 상면(520)이 형성된다.
또한, 절연 재료(517)에 콘택트홀(519)을 형성하는 동시에, 상면(520)상에 패터닝된 화소 전극(ITO: Indium Tin Oxide(인듐 주석 산화물)(518)을 형성하여, 콘택트홀(519)을 통하여 드레인 전극(516)과 화소 전극(518)을 접속함으로써, TFT가 형성된다.
(제6 실시 형태)
도 14는 액정 표시 장치의 다른 실시 형태를 나타내는 도면이다.
도 14에 나타내는 액정 표시 장치(전기 광학 장치)(901)는, 대별하면 컬러의 액정 패널(전기 광학 패널)(902)과 액정 패널(902)에 접속되는 회로 기판(903)을 구비하고 있다. 또한, 필요에 따라서, 백 라이트 등의 조명 장치, 기타의 부대 기기가 액정 패널(902)에 부설되어 있다.
액정 패널(902)은 실링재(904)에 의해서 접착된 한쌍의 기판(905a) 및 기판(905b)을 갖고, 이들 기판(905a)과 기판(905b) 사이에 형성되는 간극, 소위 셀 갭에는 액정이 봉입되어 있다. 이들의 기판(905a) 및 기판(905b)은 일반적으로는 투광성 재료, 예를 들어 유리, 합성 수지 등에 의해서 형성되어 있다. 기판(905a) 및 기판(905b)의 외측 표면에는 편광판(906a) 및 다른 1매의 편광판이 접합되어 있다. 또한, 도 14에서는 다른 편광판의 도시를 생략하고 있다.
또한, 기판(905a)의 내측 표면에는 전극(907a)이 형성되며, 기판(905b)의 내측 표면에는 전극(907b)이 형성되어 있다. 이들의 전극(907a, 907b)는 스트라이프 형상 또는 문자, 숫자, 기타의 적당한 패턴 형상으로 형성되어 있다. 또한, 이들의 전극(907a, 907b)은, 예를 들어 ITO 등의 투광성 재료에 의해서 형성되어 있다. 기판(905a)은 기판(905b)에 대해서 장출한 장출부를 갖고, 이 장출부에 복수의 단자(908)가 형성되어 있다. 이들 단자(908)는 기판(905a)상에 전극(907a)을 형성할 때에 전극(907a)과 동시에 형성된다. 따라서, 이들 단자(908)는, 예를 들어 ITO에의해서 형성되어 있다. 이들 단자(908)에는 전극(907a)으로부터 일체로 뻗는 것, 및 도전재(도시하지 않음)를 통하여 전극(907b)에 접속되는 것이 포함된다.
회로 기판(903)에는 배선 기판(909)상의 소정 위치에 액정 구동용 IC로서의 반도체 소자(900)가 실장되어 있다. 또한, 도시는 생략하고 있지만, 반도체 소자(900)가 실장되는 부위 이외의 부위의 소정 위치에는 저항, 콘덴서, 기타의 칩 부품이 실장되어도 좋다. 배선 기판(909)은 예를 들어 폴리이미드 등의 가요성을 갖는 필름 형상의 베이스 기판(911) 위에 형성된 Cu 등의 금속막을 패터닝 하여 배선 패턴(912)을 형성함으로써 제조되어 있다.
본 실시 형태에서는 액정 패널(902)에서의 전극(907a, 907b) 및 회로 기판(903)에서의 배선 패턴(912)이 상기 디바이스 제조 방법에 의해서 형성되어 있다.
본 실시 형태의 액정 표시 장치에 의하면, 소형화, 박형화가 실현되어, 단선 등의 불량이 생기지 않는 고품질의 액정 표시 장치를 얻을 수 있다.
(제7 실시 형태)
다음에, 제7 실시 형태로서, 본 발명의 전기 광학 장치의 일례인 플라즈마형 표시 장치에 대해서 설명한다.
도 15는 본 실시 형태의 플라즈마형 표시 장치(500)의 분해 사시도를 나타내고 있다. 플라즈마형 표시 장치(500)는 서로 대향하여 배치된 기판(501, 502), 및 이들 사이에 형성되는 방전 표시부(510)를 포함하여 구성된다.
방전 표시부(510)는 복수의 방전실(516)이 집합된 것이다. 복수의방전실(516) 중, 적색 방전실(516(R)), 녹색 방전실(516(G)), 청색 방전실(516(B))의 3개의 방전실(516)이 쌍으로 되어 1화소를 구성하도록 배치되어 있다.
기판(501)의 상면에는 소정의 간격으로 스트라이프 형상으로 어드레스 전극(511)이 형성되며, 어드레스 전극(511)과 기판(501)의 상면을 덮도록 유전체층(519)이 형성되어 있다. 유전체층(519)상에는 어드레스 전극(511, 511)간에 위치하며 또 각 어드레스 전극(511)을 따르도록 격벽(515)이 형성되어 있다. 격벽(515)은 어드레스 전극(511)의 폭방향 좌우 양측에 인접하는 격벽과, 어드레스 전극(511)과 직교하는 방향으로 연설된 격벽을 포함한다. 또한, 격벽(515)에 의해서 나누어진 직사각형 형상의 영역에 대응하여 방전실(516)이 형성되어 있다.
또한, 격벽(515)에 의해서 구획되는 직사각형 형상의 영역의 내측에는 형광체(517)가 배치되어 있다. 형광체(517)는 적색, 녹색, 청색 중 어느 하나의 형광을 발광하는 것으로, 적색 방전실(516(R))의 저부에는 적색 형광체(517(R))가, 녹색 방전실(516(G))의 저부에는 녹색 형광체(517(G))가, 청색 방전실(516(B))의 저부에는 청색 형광체(517(B))가 각각 배치되어 있다.
한편, 기판(502)에는 앞의 어드레스 전극(511)과 직교하는 방향으로 복수의 표시 전극(512)이 스트라이프 형상으로 소정의 간격으로 형성되어 있다. 또한 이들을 덮도록 유전체층(513), 및 MgO 등으로 되는 보호막(514)이 형성되어 있다.
기판(501)과 기판(502)은 상기 어드레스 전극(511…)과 표시 전극(512…)을 서로 직교시키도록 대향시켜 상호 접합되어 있다.
상기 어드레스 전극(511)과 표시 전극(512)은 도시 생략의 교류 전원에 접속되어 있다. 각 전극에 통전함으로써, 방전 표시부(510)에서 형광체(517)가 여기 발광하여, 컬러 표시가 가능해진다.
본 실시 형태에서는, 상기 어드레스 전극(511) 및 표시 전극(512)이 각각, 상술한 배선 패턴 형성 방법에 의하여 형성되어 있기 때문에, 소형·박형화가 실현되어, 단선 등의 불량이 생기지 않는 고품질의 플라즈마형 표시 장치를 얻을 수 있다.
(제8 실시 형태)
이어서, 제8 실시 형태로서, 비접촉형 카드 매체의 실시 형태에 대해서 설명한다.
도 16에 나타내는 바와 같이, 본 실시 형태에 의한 비접촉형 카드 매체(전자 기기)(400)는 카드기체(402)와 카드 커버(418)로 이루어지는 케이스 내에, 반도체 집적회로 칩(408)과 안테나 회로(412)를 내장하여, 도시되어 있지 않는 외부의 송수신기와 전자파 또는 정전 용량 결합의 적어도 하나에 의해 전력 공급 혹은 데이터 수수의 적어도 하나를 행하게 되어 있다.
본 실시 형태에서는 상기 안테나 회로(412)가 상기 실시 형태에 의한 배선 패턴 형성 방법에 의해서 형성되어 있다.
본 실시 형태의 비접촉형 카드 매체에 의하면, 소형·박형화가 실현되어, 단선 등의 불량이 생기지 않은 고품질의 비접촉형 카드 매체를 얻을 수 있다.
또한, 본 발명에 의한 디바이스(전기 광학 장치)로는, 상기 외에, 기판상에 형성된 소면적의 박막에 막면과 평행하게 전류를 흘림으로써, 전자 방출이 생기는현상을 이용하는 표면 전도형 전자 방출 소자 등에도 적용 가능하다.
(제9 실시 형태)
제9 실시 형태로서, 본 발명의 전자 기기의 구체적인 예에 대해서 설명한다.
도 17의 (A)는 휴대 전화의 일례를 나타낸 사시도이다. 도 17의 (A)에서, 부호 600은 휴대 전화 본체를 나타내며, 부호 601은 상기 실시 형태의 액정 표시 장치를 구비한 액정 표시부를 나타내고 있다.
도 17의 (B)는 워드프로세서, 퍼스널 컴퓨터 등의 휴대형 정보 처리 장치의 일례를 나타낸 사시도이다. 도 17의 (B)에서, 부호 700은 정보 처리 장치, 부호 701은 키보드 등의 입력부, 부호 703은 정보 처리 본체, 부호 702는 상기 실시 형태의 액정 표시 장치를 구비한 액정 표시부를 나타내고 있다.
도 17의 (C)는 손목시계형 전자 기기의 일례를 나타낸 사시도이다. 도 17의 (C)에서, 부호 800은 시계 본체를 나타내며, 부호 801은 상기 실시 형태의 액정 표시 장치를 구비한 액정 표시부를 나타내고 있다.
도 17의 (A)~도 17의 (C)에 나타내는 전자 기기는 상기 실시 형태의 액정 표시 장치를 구비한 것이므로, 소형화, 박형화 및 고품질화가 가능해진다.
또한, 본 실시 형태의 전자 기기는 액정 장치를 구비하는 것으로 했지만, 유기 일렉트로루미네선스 표시 장치, 플라즈마형 표시 장치 등, 다른 전기 광학 장치를 구비한 전자 기기로 할 수도 있다.
이상, 첨부 도면을 참조하면서 본 발명에 의한 적합한 실시 형태예에 대해서 설명했지만, 본 발명은 이러한 예에 한정되지 않음은 말할 필요도 없다. 상술한예에서 나타낸 각 구성부재의 제형상이나 조합 등은 일례이고, 본 발명의 주지로부터 일탈하지 않는 범위에서 설계 요구 등에 의하여 여러 가지로 변경 가능하다.
예를 들어, 뱅크에 발액성을 부여하기 위해서 플라즈마 처리를 행했지만, 상술한 바와 같이, 불소 또는 불소 화합물을 함유하는 재료로 뱅크를 형성하는 구성으로 하여도 좋다. 또한, 플라즈마 처리 이외의 처리를 행하는 구성으로 하여도 좋다.
또한 상기 실시 형태에서는 홈부의 폭보다도 큰직경의 액적을 토출하는 구성으로 했지만, 이것에 한정되는 것이 아니고, 홈부의 폭의 쪽이 큰 구성이라도 좋다.
또한, 상기 실시 형태에서는 기판(P)상의 피도포 영역(H1)에 대한 접촉각이 15° 이하로 했지만, 이것에 한정되는 것이 아니고, 발액 영역(H2)과 피도포 영역(H1)에 대한 접촉각의 차가 40° 이상이면 좋다.
이상, 본 발명의 바람직한 실시예를 설명했지만, 본 발명은 이들 실시예에 한정되지 않는다. 본 발명의 취지를 일탈하지 않는 범위에서, 구성의 부가, 생략, 치환, 및 기타의 변경이 가능하다. 본 발명은 상술한 설명에 의해서 한정되지 않고, 첨부의 클레임의 범위에 의해서만 한정된다.
본 발명에 의하면, 착탄한 액적을 확실히 홈내에 젖어 퍼지게 하여 세선화를 가능하게 하는 박막 패터닝용 기판, 디바이스, 디바이스 제조 방법, 액티브 매트릭스 기판의 제조 방법, 액티브 마트릭스 기판의 제조 방법, 전기 광학 장치 및 전자기기를 제공할 수 있다.
또한, 본 발명에 의하면, 발액부와 친액부가 패터닝된 기판을 사용하는 경우에도, 착탄한 액적을 확실히 친액부내에 젖어 퍼지게 하여 세선화를 가능하게 하는 박막 패터닝용 기판, 디바이스, 디바이스 제조 방법, 액티브 매트릭스 기판의 제조 방법, 전기 광학 장치 및 전자 기기를 제공할 수 있다.

Claims (22)

  1. 토출된 기능액에 의해 패턴이 형성되는 기판으로서,
    상기 기능액이 도포되는 피도포 영역과,
    그 피도포 영역을 둘러싸서 형성된 뱅크를 갖고,
    상기 피도포 영역에 대한 상기 기능액의 접촉각과 상기 뱅크에 대한 상기 기능액의 접촉각의 차는 40°이상인 기판.
  2. 제1항에 있어서,
    상기 피도포 영역에 대한 상기 기능액의 접촉각은 15°이하인 기판.
  3. 제1항에 있어서,
    상기 뱅크는 플라즈마 처리에 의해 표면 개질이 실시되어 있는 기판.
  4. 제1항에 있어서,
    상기 뱅크는 불소 또는 불소 화합물을 함유하는 기판.
  5. 기판에 패턴이 형성되어 이루어지는 디바이스로서,
    제1항 기재의 기판에 대해서, 기능액을 토출하여 상기 패턴이 형성되는 디바이스.
  6. 제5항에 있어서,
    상기 기능액에는 도전성 미립자가 함유되는 디바이스.
  7. 제5항에 있어서,
    상기 기능액에는 열처리, 또는 광처리에 의해 도전성을 발현하는 재료가 함유되는 디바이스.
  8. 제5항 기재의 디바이스를 구비하는 전기 광학 장치.
  9. 제8항 기재의 전기 광학 장치를 구비하는 전자 기기.
  10. 제1항 기재의 기판에 대해서, 기능액을 토출하여 상기 패턴을 형성하는 디바이스 제조 방법.
  11. 제1항 기재의 기판상에 게이트 배선을 형성하는 제1 공정과,
    상기 게이트 배선상에 게이트 절연막을 형성하는 제2 공정과,
    상기 게이트 절연막을 통하여 반도체층을 적층하는 제3 공정과,
    상기 게이트 절연층 위에 소스 전극 및 드레인 전극을 형성하는 제4 공정과,
    상기 소스 전극 및 상기 드레인 전극상에 절연 재료를 배치하는 제5 공정과,
    상기 절연 재료를 배치한 위에 화소 전극을 형성하는 제6 공정을 갖고,
    상기 제1 공정 및 상기 제4 공정 및 상기 제6 공정의 적어도 하나의 공정은 상기 기판에 대한 기능액의 토출을 포함하는 액티브 매트릭스 기판의 제조 방법.
  12. 토출된 기능액에 의해 표면에 패턴이 형성되는 기판으로서,
    상기 기능액이 도포되는 피도포 영역과,
    그 피도포 영역을 둘러싸는 발액성막에 의해 형성된 발액 영역을 갖고,
    상기 피도포 영역에 대한 상기 기능액의 접촉각과, 상기 발액 영역에 대한 상기 기능액의 접촉각의 차는 40°이상인 기판.
  13. 제12항에 있어서,
    상기 피도포 영역에 대한 상기 기능액의 접촉각은 15°이하인 기판.
  14. 제12항에 있어서,
    상기 발액성막은 상기 표면에 형성된 단분자막인 기판.
  15. 제14항에 있어서,
    상기 단분자막은 유기 분자로 이루어지는 자기 조직화막인 기판.
  16. 기판에 패턴이 형성되어 이루어지는 디바이스로서,
    제12항 기재의 기판에 대해서, 기능액을 토출하여 상기 패턴이 형성되는 디바이스.
  17. 제16항에 있어서,
    상기 기능액에는 도전성 미립자가 함유되는 디바이스.
  18. 제16항에 있어서,
    상기 기능액에는 열처리, 또는 광처리에 의해 도전성을 발현하는 재료가 함유되는 디비이스.
  19. 제16항 기재의 디바이스를 구비하는 전기 광학 장치.
  20. 제19항 기재의 전기 광학 장치를 구비하는 전자 기기.
  21. 제12항 기재의 기판에 대해서, 기능액을 토출하여 상기 패턴을 형성하는 디바이스 제조 방법.
  22. 제12항 기재의 기판상에 게이트 배선을 형성하는 제1 공정과,
    상기 게이트 배선상에 게이트 절연막을 형성하는 제2 공정과,
    상기 게이트 절연막을 통하여 반도체층을 적층하는 제3 공정과,
    상기 게이트 절연층 위에 소스 전극 및 드레인 전극을 형성하는 제4 공정과,
    상기 소스 전극 및 상기 드레인 전극상에 절연 재료를 배치하는 제5 공정과,
    상기 절연 재료를 배치한 위에 화소 전극을 형성하는 제6 공정을 갖고,
    상기 제1 공정 및 상기 제4 공정 및 상기 제6 공정의 적어도 하나의 공정은 상기 기판에 대한 기능액의 토출을 포함하는 액티브 매트릭스 기판의 제조 방법.
KR1020040030893A 2003-05-09 2004-05-03 디바이스 및 디바이스 제조 방법 KR100654197B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2003131600 2003-05-09
JP2003131601 2003-05-09
JPJP-P-2003-00131600 2003-05-09
JPJP-P-2003-00131601 2003-05-09
JP2004115371A JP2004363560A (ja) 2003-05-09 2004-04-09 基板、デバイス、デバイス製造方法、アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器
JPJP-P-2004-00115371 2004-04-09

Publications (2)

Publication Number Publication Date
KR20040095654A true KR20040095654A (ko) 2004-11-15
KR100654197B1 KR100654197B1 (ko) 2006-12-06

Family

ID=34068899

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040030893A KR100654197B1 (ko) 2003-05-09 2004-05-03 디바이스 및 디바이스 제조 방법

Country Status (5)

Country Link
US (2) US20060035064A1 (ko)
JP (1) JP2004363560A (ko)
KR (1) KR100654197B1 (ko)
CN (1) CN1309567C (ko)
TW (1) TWI239035B (ko)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004351272A (ja) * 2003-05-27 2004-12-16 Seiko Epson Corp 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
JP3788467B2 (ja) * 2003-05-28 2006-06-21 セイコーエプソン株式会社 パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法
JP4853607B2 (ja) * 2004-07-09 2012-01-11 セイコーエプソン株式会社 薄膜トランジスタの製造方法
TWI254027B (en) 2004-12-07 2006-05-01 Ind Tech Res Inst Micro device and manufacturing method thereof
KR100685804B1 (ko) * 2004-12-14 2007-02-22 삼성에스디아이 주식회사 유기전계발광소자 및 그의 제조방법
CN100359368C (zh) * 2004-12-29 2008-01-02 财团法人工业技术研究院 微元件及其制造方法
JP2006269599A (ja) * 2005-03-23 2006-10-05 Sony Corp パターン形成方法、有機電界効果型トランジスタの製造方法、及び、フレキシブルプリント回路板の製造方法
JP4239999B2 (ja) * 2005-05-11 2009-03-18 セイコーエプソン株式会社 膜パターンの形成方法、膜パターン、デバイス、電気光学装置、及び電子機器
JP4254743B2 (ja) * 2005-05-13 2009-04-15 セイコーエプソン株式会社 薄膜トランジスタの製造方法
KR101209046B1 (ko) * 2005-07-27 2012-12-06 삼성디스플레이 주식회사 박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법
US7666766B2 (en) * 2005-09-27 2010-02-23 Semiconductor Energy Laboratory Co., Ltd. Film formation apparatus, method for forming film, and method for manufacturing photoelectric conversion device
KR20070053060A (ko) 2005-11-19 2007-05-23 삼성전자주식회사 표시장치와 이의 제조방법
TWI338189B (en) * 2006-01-13 2011-03-01 Hon Hai Prec Ind Co Ltd Substrate structure and method of manufacturing thin film pattern layer using the same
WO2007118204A2 (en) * 2006-04-06 2007-10-18 Applied Materials, Inc. Reactive sputtering zinc oxide transparent conductive oxides onto large area substrates
KR101475097B1 (ko) * 2007-04-25 2014-12-23 메르크 파텐트 게엠베하 전자 디바이스의 제조 방법
US7927713B2 (en) 2007-04-27 2011-04-19 Applied Materials, Inc. Thin film semiconductor material produced through reactive sputtering of zinc target using nitrogen gases
KR101536101B1 (ko) * 2007-08-02 2015-07-13 어플라이드 머티어리얼스, 인코포레이티드 박막 반도체 물질들을 이용하는 박막 트랜지스터들
GB0717054D0 (en) * 2007-09-01 2007-10-17 Eastman Kodak Co Patterning method
JP4692552B2 (ja) * 2008-01-25 2011-06-01 セイコーエプソン株式会社 液状体吐出装置および液状体吐出方法
US8980066B2 (en) * 2008-03-14 2015-03-17 Applied Materials, Inc. Thin film metal oxynitride semiconductors
US8143093B2 (en) * 2008-03-20 2012-03-27 Applied Materials, Inc. Process to make metal oxide thin film transistor array with etch stopping layer
US11975546B2 (en) 2008-06-13 2024-05-07 Kateeva, Inc. Gas enclosure assembly and system
US10434804B2 (en) 2008-06-13 2019-10-08 Kateeva, Inc. Low particle gas enclosure systems and methods
US8258511B2 (en) 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
JP5889791B2 (ja) 2009-09-24 2016-03-22 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ ソース・ドレイン金属エッチングのためのウェットプロセスを用いた金属酸化物又は金属酸窒化物ｔｆｔの製造方法
US8840763B2 (en) * 2009-09-28 2014-09-23 Applied Materials, Inc. Methods for stable process in a reactive sputtering process using zinc or doped zinc target
US20110318503A1 (en) * 2010-06-29 2011-12-29 Christian Adams Plasma enhanced materials deposition system
JP5685467B2 (ja) * 2010-09-16 2015-03-18 富士フイルム株式会社 パターン形成方法及びパターン形成装置
CN102881701B (zh) * 2012-09-19 2015-01-07 北京京东方光电科技有限公司 一种tft平板x射线传感器及其制造方法
KR101970449B1 (ko) 2013-12-26 2019-04-18 카티바, 인크. 전자 장치의 열 처리를 위한 장치 및 기술
EP3975229A1 (en) * 2014-01-21 2022-03-30 Kateeva, Inc. Apparatus and techniques for electronic device encapsulation
US9343678B2 (en) 2014-01-21 2016-05-17 Kateeva, Inc. Apparatus and techniques for electronic device encapsulation
KR102059313B1 (ko) 2014-04-30 2019-12-24 카티바, 인크. 가스 쿠션 장비 및 기판 코팅 기술
CN105320328B (zh) * 2014-07-25 2018-08-21 南京瀚宇彩欣科技有限责任公司 触控显示面板
JP6925749B2 (ja) * 2018-01-30 2021-08-25 住友重機械工業株式会社 膜形成方法、及び膜形成装置
CN108501532B (zh) * 2018-04-09 2020-02-14 京东方科技集团股份有限公司 喷墨打印头、打印机、打印机的喷嘴组件及其制作方法
DE102019106546A1 (de) * 2019-03-14 2020-09-17 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung von optoelektronischen halbleiterbauteilen und optoelektronisches halbleiterbauteil
CN110707096A (zh) * 2019-09-18 2020-01-17 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法、显示装置
KR20210149957A (ko) * 2020-06-02 2021-12-10 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN117019578B (zh) * 2023-10-10 2024-01-09 芯体素(杭州)科技发展有限公司 微透镜基板及其制备方法、涂胶装置

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3332515B2 (ja) * 1993-11-24 2002-10-07 キヤノン株式会社 カラーフィルタ、その製造方法及び液晶パネル
JPH09203803A (ja) * 1996-01-25 1997-08-05 Asahi Glass Co Ltd カラーフィルタの製造方法及びそれを用いた液晶表示素子
JPH09230129A (ja) 1996-02-26 1997-09-05 Asahi Glass Co Ltd カラーフィルタの製造方法及びそれを用いた液晶表示素子
EP1450412A3 (en) 1996-05-15 2005-03-09 Seiko Epson Corporation Thin film device and method for making
JP3927654B2 (ja) * 1996-08-07 2007-06-13 キヤノン株式会社 カラーフィルタおよび液晶表示装置の製造方法
US5948577A (en) * 1997-06-02 1999-09-07 Canon Kabushiki Kaisha Color filter substrate, liquid crystal display device using the same and method of manufacturing color filter substrate
JP3911775B2 (ja) * 1997-07-30 2007-05-09 セイコーエプソン株式会社 有機ｅｌ素子の製造方法
CA2306384A1 (en) * 1997-10-14 1999-04-22 Patterning Technologies Limited Method of forming an electronic device
JP4003273B2 (ja) 1998-01-19 2007-11-07 セイコーエプソン株式会社 パターン形成方法および基板製造装置
CN100530758C (zh) * 1998-03-17 2009-08-19 精工爱普生株式会社 薄膜构图的衬底及其表面处理
JP3646510B2 (ja) * 1998-03-18 2005-05-11 セイコーエプソン株式会社 薄膜形成方法、表示装置およびカラーフィルタ
JP4741045B2 (ja) 1998-03-25 2011-08-03 セイコーエプソン株式会社 電気回路、その製造方法および電気回路製造装置
JP4138130B2 (ja) 1999-02-04 2008-08-20 セイコーエプソン株式会社 カラーフィルターの製造方法および液晶表示装置の製造方法
US6630274B1 (en) * 1998-12-21 2003-10-07 Seiko Epson Corporation Color filter and manufacturing method therefor
US6815125B1 (en) * 1999-06-30 2004-11-09 Dai Nippon Printing Co., Ltd. Color filter and process for producing the same
JP2000216330A (ja) 1999-01-26 2000-08-04 Seiko Epson Corp 積層型半導体装置およびその製造方法
JP3527961B2 (ja) * 1999-04-30 2004-05-17 株式会社日立製作所 フロントライト型反射液晶表示装置
US6288916B1 (en) * 1999-10-15 2001-09-11 Alpha Technologies, Inc. Multiple output uninterruptible alternating current power supplies for communications system
JP2001272527A (ja) * 2000-03-27 2001-10-05 Dainippon Printing Co Ltd カラーフィルタおよびその製造方法
EP1160590B1 (en) * 2000-06-02 2006-04-26 Canon Kabushiki Kaisha Method of manufacturing an optical element
JP4035968B2 (ja) * 2000-06-30 2008-01-23 セイコーエプソン株式会社 導電膜パターンの形成方法
JP2002273869A (ja) * 2001-01-15 2002-09-25 Seiko Epson Corp 吐出方法およびその装置、電気光学装置、その製造方法およびその製造装置、カラーフィルタ、その製造方法およびその製造装置、ならびに基材を有するデバイス、その製造方法およびその製造装置
JP3953776B2 (ja) 2001-01-15 2007-08-08 セイコーエプソン株式会社 材料の吐出装置、及び吐出方法、カラーフィルタの製造装置及び製造方法、液晶装置の製造装置及び製造方法、ｅｌ装置の製造装置及び製造方法
WO2002059985A1 (en) 2001-01-24 2002-08-01 Koninklijke Philips Electronics N.V. Method of producing a track on a substrate
JP2003059940A (ja) * 2001-08-08 2003-02-28 Fuji Photo Film Co Ltd ミクロファブリケーション用基板、その製造方法および像状薄膜形成方法
JP2003058077A (ja) * 2001-08-08 2003-02-28 Fuji Photo Film Co Ltd ミクロファブリケーション用基板、その製造方法および像状薄膜形成方法
JP2003124215A (ja) * 2001-10-15 2003-04-25 Seiko Epson Corp パターン形成方法、半導体デバイス、電気回路、表示体モジュール、カラーフィルタおよび発光素子
JP2003124210A (ja) * 2001-10-15 2003-04-25 Seiko Epson Corp 表面処理方法、半導体デバイス、電気回路、表示体モジュール、カラーフィルタおよび発光素子
JP2003133691A (ja) * 2001-10-22 2003-05-09 Seiko Epson Corp 膜パターンの形成方法、膜パターン形成装置、導電膜配線、電気光学装置、電子機器、並びに非接触型カード媒体
JP2003207899A (ja) * 2002-01-17 2003-07-25 Fuji Photo Film Co Ltd 平版印刷原版
JP3578162B2 (ja) * 2002-04-16 2004-10-20 セイコーエプソン株式会社 パターンの形成方法、パターン形成装置、導電膜配線、デバイスの製造方法、電気光学装置、並びに電子機器
JP2004006313A (ja) * 2002-04-18 2004-01-08 Seiko Epson Corp 電気光学装置の製造方法、電気光学装置、および電子機器
US7061570B2 (en) * 2003-03-26 2006-06-13 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP4123172B2 (ja) * 2003-04-01 2008-07-23 セイコーエプソン株式会社 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
JP4293035B2 (ja) * 2003-05-07 2009-07-08 セイコーエプソン株式会社 撥液膜被覆部材、液体噴出装置の構成部材、液体噴出ヘッドのノズルプレート、液体噴出ヘッドおよび液体噴出装置
KR100671813B1 (ko) * 2004-10-15 2007-01-19 세이코 엡슨 가부시키가이샤 박막 패턴 형성 방법, 반도체 장치, 전기 광학 장치, 및전자 기기
JP4677937B2 (ja) * 2005-07-20 2011-04-27 セイコーエプソン株式会社 膜パターンの形成方法、デバイス、電気光学装置、電子機器、及びアクティブマトリクス基板の製造方法

Also Published As

Publication number Publication date
TW200504798A (en) 2005-02-01
US7678697B2 (en) 2010-03-16
KR100654197B1 (ko) 2006-12-06
JP2004363560A (ja) 2004-12-24
TWI239035B (en) 2005-09-01
US20080132009A1 (en) 2008-06-05
CN1550334A (zh) 2004-12-01
CN1309567C (zh) 2007-04-11
US20060035064A1 (en) 2006-02-16

Similar Documents

Publication Publication Date Title
KR100654197B1 (ko) 디바이스 및 디바이스 제조 방법
KR100631358B1 (ko) 패턴과 그 형성 방법, 디바이스와 그 제조 방법, 전기광학 장치, 전자 기기 및 액티브 매트릭스 기판의 제조 방법
KR100620880B1 (ko) 막패턴 형성 방법, 디바이스 및 디바이스의 제조 방법,전기 광학 장치, 전자 기기, 및 액티브 매트릭스 기판의제조 방법
KR100667662B1 (ko) 박막 패턴 형성 방법, 디바이스와 그 제조 방법, 액정표시 장치의 제조 방법, 액정 표시 장치, 액티브 매트릭스기판의 제조 방법, 전기 광학 장치 및 전자기기
KR100634110B1 (ko) 박막 패턴 형성 방법, 디바이스와 그 제조 방법 및 전기광학 장치 및 전자 기기, 액티브 매트릭스 기판의 제조 방법
KR100620881B1 (ko) 패턴 형성 방법, 디바이스의 제조 방법, 및 액티브 매트릭스 기판의 제조 방법
KR100606948B1 (ko) 박막 패턴의 형성 방법 및 디바이스의 제조 방법, 전기광학 장치 및 전자 기기
KR100726271B1 (ko) 패턴 형성 구조, 패턴 형성 방법, 디바이스 및 전기 광학장치, 전자 기기
KR100670985B1 (ko) 디바이스와 그 제조 방법, 액티브 매트릭스 기판의 제조방법 및 전기 광학 장치 및 전자 기기
JP2005013985A (ja) 膜パターン形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器、アクティブマトリクス基板の製造方法、アクティブマトリクス基板
JP4517583B2 (ja) 線パターン形成方法およびデバイスの製造方法
JP4572868B2 (ja) 配線パターン形成方法、非接触型カード媒体の製造方法、電気光学装置の製造方法及びアクティブマトリクス基板の製造方法
JP4517584B2 (ja) 線パターン形成方法およびデバイスの製造方法
JP4453651B2 (ja) アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101126

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee