KR20210149957A - 표시 장치 및 그 제조 방법 - Google Patents

표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20210149957A
KR20210149957A KR1020200066613A KR20200066613A KR20210149957A KR 20210149957 A KR20210149957 A KR 20210149957A KR 1020200066613 A KR1020200066613 A KR 1020200066613A KR 20200066613 A KR20200066613 A KR 20200066613A KR 20210149957 A KR20210149957 A KR 20210149957A
Authority
KR
South Korea
Prior art keywords
insulating layer
plasma treatment
organic insulating
electrode
light emitting
Prior art date
Application number
KR1020200066613A
Other languages
English (en)
Inventor
조현민
김태성
여윤종
남지연
유희민
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200066613A priority Critical patent/KR20210149957A/ko
Priority to US17/212,046 priority patent/US11744120B2/en
Priority to CN202110538270.8A priority patent/CN113764472A/zh
Publication of KR20210149957A publication Critical patent/KR20210149957A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/1336—Illuminating devices
    • G02F1/133602—Direct backlight
    • G02F1/133603—Direct backlight with LEDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/233—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

일 실시예에 따른 표시 장치의 제조 방법은 기판 위에 트랜지스터를 형성하는 단계, 상기 트랜지스터 위에 유기 절연층을 형성하는 단계, 그리고 상기 유기 절연층을 플라즈마 처리하는 단계를 포함한다. 상기 유기 절연층은 아크릴계 폴리머를 포함하고, 상기 플라즈마 처리는 헬륨 가스 또는 아르곤 가스를 사용하여 수행된다.

Description

표시 장치 및 그 제조 방법{DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF}
본 발명은 표시 장치 및 그 제조 방법에 관한 것이다.
발광 표시 장치는 화소들에 대응하는 발광 다이오드들(light emitting diodes)을 포함하고, 각각의 발광 다이오드의 휘도를 제어하여 영상을 표시할 수 있다. 발광 표시 장치는 액정 표시 장치 같은 수광형 표시 장치와 달리 백라이트 같은 광원을 요하지 않으므로 두께와 무게를 줄일 수 있다. 또한, 발광 표시 장치는 높은 휘도, 높은 명암비, 높은 색 재현, 높은 반응 속도 등의 특성이 있어, 고품질의 영상을 표시할 수 있다.
이러한 장점으로 인해, 발광 표시 장치는 스마트폰, 태블릿 같은 모바일 장치, 모니터, 텔레비전 등의 다양한 전자 장치에 적용되고 있고, 자동차용 표시 장치로서 각광받고 있다.
실시예들은 신뢰성이 향상된 표시 장치를 제공하기 위한 것이다.
일 실시예에 따른 표시 장치의 제조 방법은 기판 위에 트랜지스터를 형성하는 단계, 상기 트랜지스터 위에 유기 절연층을 형성하는 단계, 그리고 상기 유기 절연층을 플라즈마 처리하는 단계를 포함한다. 상기 유기 절연층은 아크릴계 폴리머를 포함하고, 상기 플라즈마 처리는 헬륨 가스 또는 아르곤 가스를 사용하여 수행된다.
상기 플라즈마 처리에 의해 상기 유기 절연층에서 탄소와 산소의 단일 결합 및 이중 결합이 끊어질 수 있다.
상기 플라즈마 처리에 의해 상기 유기 절연층에서 메탄 함량이 증가할 수 있다.
상기 유기 절연층은 개구를 포함할 수 있고, 상기 방법은 상기 플라즈마 처리 단계 후, 상기 개구와 중첩하는 발광 다이오드의 발광 부재를 형성하는 단계를 더 포함할 수 있다.
상기 방법은 상기 플라즈마 처리 단계 후, 상기 유기 절연층 위에 발광 다이오드의 제1 전극을 형성하는 단계를 더 포함할 수 있다.
상기 방법은 상기 플라즈마 처리 단계 후, 상기 유기 절연층의 접촉 구멍을 통해 상기 트랜지스터와 연결되는 연결 전극을 형성하는 단계를 더 포함할 수 있다.
상기 플라즈마 처리는 200℃ 내지 300℃의 공정 온도에서 수행될 수 있다.
상기 플라즈마 처리는 10mT 내지 200mT의 공정 압력에서 수행될 수 있다.
상기 플라즈마 처리는 500W 이상의 소스 파워 및 0W 이상의 바이어스 파워의 공정 파워에서 수행될 수 있다.
상기 플라즈마 처리는 15초 이상의 공정 시간 동안 수행될 수 있다.
일 실시예에 따른 표시 장치의 제조 방법은 기판 위에 트랜지스터를 형성하는 단계, 상기 트랜지스터 위에 아크릴계 폴리머를 포함하는 유기 절연층을 형성하는 단계, 그리고 상기 유기 절연층을 플라즈마 처리하는 단계를 포함한다. 상기 플라즈마 처리는 헬륨 가스만을 사용하거나 아르곤 가스만을 사용하여 수행되고, 상기 플라즈마 처리에 의해 상기 유기 절연층에서 탄소와 산소의 단일 결합 또는 이중 결합이 끊어진다.
일 실시예에 따른 표시 장치는 기판, 상기 기판 위에 위치하는 트랜지스터, 상기 트랜지스터 위에 위치하는 제1 절연층, 상기 제1 절연층 위에 위치하며 상기 트랜지스터에 전기적으로 연결된 발광 다이오드의 제1 전극, 상기 제1 절연층 위에 위치하며 상기 제1 전극과 중첩하는 개구를 가진 제2 절연층, 상기 제1 전극 위에 위치하는 상기 발광 다이오드의 발광 부재, 그리고 상기 발광 부재 위에 위치하는 상기 발광 다이오드의 제2 전극을 포함한다. 상기 제1 절연층 및 상기 제2 절연층 중 적어도 하나는 아크릴계 폴리머를 포함하는 유기 절연층이고, 상기 유기 절연층은 헬륨 플라즈마 처리되어 있거나 아르곤 플라즈마 처리되어 있다.
실시예들에 따르면, 표시 패널의 유기 절연층으로 아크릴계 폴리머를 사용하더라도 아웃개스를 줄일 수 있다. 아크릴계 폴리머를 사용함에 따라 제조 비용을 절감하면서도, 신뢰성 있는 표시 장치를 제공할 수 있다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 2는 일 실시예에 따른 표시 장치의 개략적인 단면도이다.
도 3은 일 실시예에 따른 표시 장치의 제조 방법을 나타내는 순서도이다.
도 4, 도 5, 도 6, 도 7, 도 8 및 도 9는 일 실시예에 따른 표시 장치의 제조 방법을 나타내는 단면도이다.
도 10 및 도 11은 각각 유기 절연층에 헬륨 플라즈마 처리 전후의 분석 결과를 나타내는 그래프이다.
도 12는 유기 절연층에서 플라즈마 처리에 따른 아웃개스 총량 감소를 나타내는 그래프이다.
도 13, 도 14 및 도 15는 헬륨 플라즈마 처리 공정 조건에 따른 아웃개스 총량을 나타내는 그래프이다.
도 16 및 도 17은 각각 유기 절연층의 신뢰성 평과 결과를 나타내는 그래프이다.
도 18은 유기 절연층의 영구 분석 결과를 나타내는 그래프이다.
첨부한 도면을 참고하여 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었다.
층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 구성 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 구성이 있는 경우도 포함한다. 반대로 어떤 구성이 다른 구성 "바로 위에" 있다고 할 때에는 중간에 다른 구성이 없는 것을 뜻한다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다는 반대되는 기재가 없는 한 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
명세서 전체에서, "연결"된다는 둘 이상의 구성요소가 직접적으로 연결되는 경우만을 의미하는 것이 아니고, 둘 이상의 구성요소가 다른 구성요소를 통하여 간접적으로 연결되는 경우, 물리적으로 연결되는 경우나 전기적으로 연결되는 경우뿐만 아니라, 위치나 기능에 따라 상이한 명칭들로 지칭되었으나 실질적으로 일체인 각 부분이 서로 연결되는 경우를 포함할 수 있다.
명세서에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도면에서, 방향을 나타내는데 사용되는 부호 "x"는 제1 방향이고, "y"는 제1 방향과 수직인 제2 방향이고, "z"는 제1 방향 및 제2 방향과 수직인 제3 방향이다. 제1 방향(x), 제2 방향(y) 및 제3 방향(z)은 각각 표시 장치의 가로 방향, 세로 방향 및 두께 방향에 대응할 수 있다.
명세서에서 특별한 언급이 없으면 "중첩"은 평면도에서 중첩을 의미하고, 제3 방향(z)으로 중첩을 의미한다.
도면을 참고하여 실시예들에 따른 표시 장치에 대해 발광 표시 장치를 예로 들어 설명한다,
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 1을 참고하면, 표시 장치는 표시 패널(10), 표시 패널(10)에 접합되어 있는 연성 인쇄 회로막(20), 그리고 집적회로 칩(30) 등을 포함하는 구동 장치를 포함한다.
표시 패널(10)은 영상이 표시되는 화면에 해당하는 표시 영역(display area)(DA), 그리고 표시 영역(DA)에 인가되는 각종 신호들을 생성 및/또는 전달하기 위한 회로들 및/또는 신호선들이 배치되어 있는 비표시 영역(non-display area)(NA)을 포함한다. 비표시 영역(NA)은 표시 영역(DA)을 둘러쌀 수 있다. 도 1에서 점선 경계선(BL) 안쪽과 바깥쪽이 각각 표시 영역(DA)과 비표시 영역(NA)에 해당한다.
표시 패널(10)의 표시 영역(DA)에는 화소들(PX)이 행렬로 배치될 수 있다. 또한, 표시 영역(DA)에는 게이트선(스캔선이라고도 함), 데이터선, 구동 전압선 같은 신호선들이 배치될 수 있다. 각각의 화소(PX)에는 게이트선, 데이터선, 구동 전압선 등이 연결되어, 각각의 화소(PX)는 이들 신호선으로부터 게이트 신호(스캔 신호라고도 함), 데이터 신호, 구동 전압(ELVDD) 등을 인가받을 수 있다.
표시 영역(DA)에는 사용자의 접촉 및/또는 비접촉 터치를 감지하기 위한 터치 센서가 배치될 수 있다. 대체로 사각형인 표시 영역(DA)이 도시되어 있지만, 표시 영역(DA)은 사각형 외의 다각형, 원형, 타원형 등 다양한 형상을 가질 수 있다.
표시 패널(10)의 비표시 영역(NA)에는 표시 패널(10)의 외부로부터 신호들을 전달받기 위한 패드들이 배열되어 있는 패드부(pad portion)(PP)가 위치할 수 있다. 패드부(PP)는 표시 패널(10)의 한 가장자리를 따라 제1 방향(x)으로 길게 위치할 수 있다. 패드부(PP)에는 연성 인쇄 회로막(20)이 접합(bonding)될 수 있고, 연성 인쇄 회로막(20)의 패드들은 패드부(PP)의 패드들에 전기적으로 연결될 수 있다.
표시 패널(10)의 비표시 영역(NA)에는 표시 패널(10)을 구동하기 위한 각종 신호를 생성 및/또는 처리하는 구동 장치(driving unit)가 위치할 수 있다. 구동 장치는 데이터선들에 데이터 신호를 인가하는 데이터 구동부(data driver), 게이트선들에 게이트 신호를 인가하는 게이트 구동부(gate driver), 그리고 데이터 구동부 및 게이트 구동부를 제어하는 신호 제어부(signal controller)를 포함할 수 있다. 화소들(PX)은 게이트 구동부에서 생성되는 게이트 신호에 따라 소정 타이밍에 데이터 신호를 인가받을 수 있다. 게이트 구동부는 표시 패널(10)에 집적될 수 있고, 표시 영역(DA)의 적어도 일측에 위치할 수 있다. 데이터 구동부 및 신호 제어부는 집적회로 칩(구동 IC 칩이라고도 함)(30)으로 제공될 수 있고, 집적회로 칩(30)은 표시 패널(10)의 비표시 영역(NA)에 실장될 수 있다. 집적회로 칩(30)은 연성 인쇄 회로막(20) 등에 실장되어 표시 패널(10)에 전기적으로 연결될 수도 있다.
일 실시예에 따른 표시 장치에 대하여 표시 패널(10)의 표시 영역(DA)을 중심으로 도 2를 참고하여 설명한다.
도 2는 일 실시예에 따른 표시 장치의 개략적인 단면도이다. 도 2는 대략 하나의 화소 영역과 그 인접 영역의 단면을 개략적으로 나타낸다.
도 2를 참고하면, 표시 패널(10)은 화소(PX)를 구성 및 구동하기 위해 기판(110) 위에 여러 층, 배선, 소자가 적층된 구조를 가질 수 있다.
기판(110)은 유리, 플라스틱 등의 절연 물질로 이루어질 수 있다. 기판(110)은 외부에서 수분 등의 침투를 방지하기 위한 하나 이상의 배리어층을 포함할 수도 있고, 배리어층은 규소 산화물(SiOx), 규소 질화물(SiNx) 등의 무기 절연 물질을 포함할 수 있다.
기판(110) 위에는 버퍼층(120)이 위치할 수 있다. 버퍼층(120)은 반도체층(AL)을 형성하는 과정에서 기판(110)으로부터 반도체층(AL)으로 확산될 수 있는 불순물을 차단하고 기판(110)이 받는 스트레스를 줄일 수 있다. 버퍼층(120)은 규소 산화물, 규소 질화물 등의 무기 절연 물질을 포함할 수 있다.
버퍼층(120) 위에는 트랜지스터(TR)의 반도체층(AL)이 위치할 수 있다. 반도체층(AL)은 트랜지스터(TR)의 게이트 전극(GE)과 중첩하는 채널 영역, 그리고 채널 영역 양측의 소스 영역 및 드레인 영역을 포함할 수 있다. 반도체층(AL)은 다결정 규소, 비정질 규소 또는 산화물 반도체를 포함할 수 있다.
반도체층(AL) 위에는 제1 게이트 절연층으로 불릴 수 있는 절연층(141)이 위치할 수 있다. 절연층(141)은 규소 산화물, 규소 질화물 등의 무기 절연 물질을 포함할 수 있다.
절연층(141) 위에는 게이트선(121), 게이트 전극(GE), 스토리지 커패시터(storage capacitor)(CS)의 제1 전극(C1) 등을 포함할 수 있는 제1 게이트 도전체가 위치할 수 있다. 제1 게이트 도전체는 몰리브덴(Mo), 구리(Cu), 알루미늄(Al), 은(Ag), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti) 등의 금속이나 금속 합금을 포함할 수 있다. 제1 게이트 도전체는 단층 또는 복층일 수 있다.
절연층(141) 및 제1 게이트 도전체 위에는 제2 게이트 절연층으로 불릴 수 있는 절연층(142)이 위치할 수 있다. 절연층(142)은 규소 산화물, 규소 질화물 등의 무기 절연 물질을 포함할 수 있다.
절연층(142) 위에는 스토리지 커패시터(CS)의 제2 전극(C2) 등을 포함할 수 있는 제2 게이트 도전체가 위치할 수 있다. 제2 게이트 도전체는 몰리브덴(Mo), 구리(Cu), 알루미늄(Al), 은(Ag), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti) 등의 금속이나 금속 합금을 포함할 수 있다. 제2 게이트 도전체는 단층 또는 복층일 수 있다.
절연층(142) 및 제2 게이트 도전체 위에는 층간 절연층으로 불릴 수 있는 절연층(160)이 위치할 수 있다. 절연층(160)은 규소 산화물, 규소 질화물 등의 무기 절연 물질을 포함할 수 있다.
절연층(160) 위에는 데이터선(171), 트랜지스터(TR)의 소스 전극(SE) 및 드레인 전극(DE)을 포함할 수 있는 제1 데이터 도전체가 위치할 수 있다. 소스 전극(SE) 및 드레인 전극(DE)은 절연층들(141, 142, 160)에 형성된 접촉 구멍들을 통해 반도체층(AL)의 소스 영역 및 드레인 영역에 각각 연결될 수 있다. 제1 데이터 도전체는 알루미늄(Al), 구리(Cu), 은(Ag), 금(Au), 백금(Pt), 팔라듐(Pd), 니켈(Ni), 몰리브덴(Mo), 텅스텐(W), 티타늄(Ti), 크롬(Cr), 탄탈륨(Ta) 등의 금속이나 금속 합금을 포함할 수 있다. 제1 데이터 도전체는 단층 또는 복층일 수 있다.
게이트 전극(GE), 소스 전극(SE) 및 드레인 전극(DE)은 반도체층(AL)과 함께 트랜지스터(TR)를 이룬다. 회로 관점에서 게이트 전극(GE)은 트랜지스터(TR)의 제어 단자를 나타낼 수 있고, 소스 전극(SE) 및 드레인 전극(DE) 중 어느 하나는 입력 단자, 그리고 다른 하나는 출력 단자를 나타낼 수 있다. 트랜지스터(TR)는 게이트 전극(GE)이 반도체층(AL)보다 위에 위치하므로 탑 게이트형(top-gate) 트랜지스터로 불릴 수 있다. 트랜지스터(TR)는 게이트 전극이 반도체 아래 위치하는 바텀 게이트형(bottom-gate) 트랜지스터일 수 있고, 소스 전극과 드레인 전극이 중첩하는 수직형(vertical) 트랜지스터일 수도 있다.
절연층(160) 및 데이터 도전체 위에는 제1 평탄화층으로 불릴 수 있는 절연층(181)이 위치할 수 있다.
절연층(181) 위에는 연결 전극(LE), 구동 전압선(172) 등을 포함할 수 있는 제2 데이터 도전체가 위치할 수 있다. 연결 전극(LE)은 절연층(181)에 형성된 접촉 구멍(81)을 통해 트랜지스터(TR)의 드레인 전극(DE)과 연결될 수 있다. 제2 데이터 도전체는 알루미늄(Al), 구리(Cu), 은(Ag), 금(Au), 백금(Pt), 팔라듐(Pd), 니켈(Ni), 몰리브덴(Mo), 텅스텐(W), 티타늄(Ti), 크롬(Cr), 탄탈륨(Ta) 등의 금속이나 금속 합금을 포함할 수 있다. 제2 데이터 도전체는 단층 또는 복층일 수 있다.
제2 데이터 도전체 위에는 제2 평탄화층으로 불릴 수 있는 절연층(182)이 위치할 수 있다.
절연층(181)은 제1 데이터 도전체와 제2 데이터 도전체를 절연시킬 수 있다. 절연층(181) 및 절연층(182)은 절연층(182) 위에 형성될 발광 다이오드(LED)의 발광 효율을 높이기 위해, 발광 다이오드(LED)가 형성될 표면을 평탄하게 만들 수 있다. 절연층(181) 및 절연층(182)은 아크릴계 폴리머, 실록산계 폴리머, 이미드계 폴리머 등의 유기 절연 물질을 포함할 수 있다. 절연층(181) 및 절연층(182)은 유기 절연층으로 불릴 수 있다.
아크릴계 폴리머는 아크릴 수지 또는 아크릴로 불릴 수 있다. 아크릴계 폴리머는 폴리메틸메타아크릴레이트(polymethyl methacrylate), 폴리아크릴산(polyacrylic acid), 폴리메타아크릴레이트(polymethacrylate), 폴리아크릴로나이트릴(polyacrylonitrile) 등을 포함할 수 있다.
절연층(181)이 유기 절연 물질로 형성되는 경우, 절연층(181)은 용매, 개시제, 바인더 등의 물질을 포함하는 폴리머 용액을 코팅하고 큐어링(curing)하여 형성될 수 있다. 절연층(181)을 형성한 후 후속 공정에서 및/또는 표시 장치의 사용 중에 절연층(181) 내에 잔존하는 물질 또는 분해된 물질이 가스로 배출될 수 있다. 이러한 현상을 아웃개싱(outgasing)이라고 한다. 배출된 가스(아웃개스)는 화소(PX)로 전파되어 화소(PX)의 발광 부재(EM) 및/또는 제2 전극(E2)을 변성시키거나 열화시켜 (예컨대, 제2 전극(E2)을 산화시킴) 화소(PX)의 발광 영역을 축소시키는 쉬링키지(shrinkage)을 일으킬 수 있다.
폴리이미드 같은 이미드계 폴리머는 아크릴계 폴리머보다 통상적으로 고가이다. 따라서 유기 절연층으로 이미드계 폴리머를 사용할 때보다 아크릴계 폴리머를 사용하면 비용을 줄일 수 있지만, 이미드계 폴리머를 포함하는 유기 절연층보다 아크릴계 폴리머를 포함하는 유기 절연층에서 아웃개스가 증가(예컨대, 3배 이상)하는 문제가 있다. 일 실시예에 따르면, 절연층(181)이 아크릴계 폴리머를 포함하더라도 절연층(181)의 형성 후 헬륨(He) 플라즈마 처리 또는 아르곤(Ar) 플라즈마 처리함으로써 아웃개스의 양을 현저하게 줄일 수 있다. 헬륨 플라즈마 처리 시 사용되는 가스는 헬륨 가스만 포함할 수 있다. 아르곤 플라즈마 처리 시 사용되는 가스는 아르곤 가스만 포함할 수 있다.
마찬가지로, 절연층(182)은 아크릴계 폴리머를 포함하는 유기 절연층일 수 있고, 절연층(182)의 형성 후 헬륨 플라즈마 처리 또는 아르곤 플라즈마 처리함으로써 아웃개스의 양을 현저하게 줄일 수 있다.
표시 패널(10)은 제2 데이터 도전체를 포함하지 않을 수 있고, 이 경우 제1 도전체 위로 하나의 평탄화층이 위치할 수도 있다. 구동 전압선(172)은 데이터선(171) 등과 동일 공정에서 동일층으로 형성될 수도 있다. 절연층(181)은 무기 절연 물질을 포함하는 무기 절연층일 수 있고, 패시베이션층으로 불릴 수 있다.
절연층(182) 위에는 발광 다이오드(LED)의 제1 전극(E1)이 위치한다. 화소 관점에서 제1 전극(E1)은 화소 전극으로 불릴 수 있다. 제1 전극(E1)은 절연층(182)에 형성된 접촉 구멍(82)을 통해 연결 전극(LE)에 연결될 수 있다. 연결 전극(LE)이 드레인 전극(DE)에 연결되어 있으므로, 제1 전극(E1)은 연결 전극(LE)을 통해 드레인 전극(DE)에 전기적으로 연결될 수 있다. 제1 전극(E1)은 드레인 전극(DE)에 직접 연결될 수도 있다. 제1 전극(E1)이 연결되는 트랜지스터(TR)는 구동 트랜지스터(driving transistor)이거나 구동 트랜지스터와 전기적으로 연결된 발광 제어 트랜지스터(emission control transistor)일 수 있다. 제1 전극(E1)은 은(Ag), 니켈(Ni), 금(Au), 백금(Pt), 알루미늄(Al), 구리(Cu), 알루미늄네오듐(AlNd), 알루미늄니켈란타늄(AlNiLa) 등의 금속이나 금속 합금을 포함할 수 있다. 제1 전극(E1)은 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 같은 투명 도전 물질을 포함할 수 있다.
절연층(182) 위에는 제1 전극(E1)과 중첩하는 개구(90)를 가지는 절연층(190)이 위치할 수 있다. 절연층(190)의 개구(90)는 각각의 화소(PX)의 발광 영역에 대응하는 영역을 정의할 수 있고, 화소 정의층으로 불릴 수 있다. 절연층(190)은 아크릴계 폴리머, 이미드계 폴리머, 아미드계 폴리머 같은 유기 절연 물질을 포함하는 유기 절연층일 수 있다. 절연층(190)은 아크릴계 폴리머를 포함할 수 있고, 이 경우 아웃개싱을 개선하기 위해, 절연층(190)은 헬륨 플라즈마 처리 또는 아르곤 플라즈마 처리된 상태일 수 있다.
제1 전극(E1) 위에는 발광 부재(EM)가 위치할 수 있다. 발광 부재(EM)는 발광층을 포함하고, 정공 주입층, 정공 수송층, 전자 수송층 및 전자 주입층 중 적어도 하나를 포함할 수 있다.
발광 부재(EM) 위에는 제2 전극(E2)이 위치할 수 있다. 제2 전극(E2)은 여러 화소에 걸쳐 위치할 수 있고, 화소 관점에서 제2 전극(E2)은 공통 전극으로 불릴 수 있다. 제2 전극(E2)은 공통 전압(ELVSS)을 전달하는 공통 전압 전달성과 전기적으로 연결될 수 있다. 제2 전극(E2)은 칼슘(Ca), 바륨(Ba), 마그네슘(Mg), 알루미늄(Al), 은(Ag) 등의 일함수가 낮은 금속으로 얇게 층을 형성함으로써 광 투과성을 가지도록 할 수 있다. 제2 전극(E2)은 ITO, IZO 같은 투명 도전 물질로 형성될 수도 있다.
각각의 화소(PX)의 제1 전극(E1), 발광 부재(EM) 및 제2 전극(E2)은 유기 발광 다이오드(OLED)일 수 있는 발광 다이오드(LED)를 이룰 수 있다. 각각의 화소(PX)는 대응하는 발광 다이오드(LED)를 포함할 수 있다. 제1 전극(E1)은 정공 주입 전극인 애노드일 수 있고, 제2 전극(E2)은 전자 주입 전극인 캐소드일 수 있으며, 그 반대일 수도 있다. 제1 전극(E1) 및 제2 전극(E2)으로부터 정공 및 전자가 발광 부재(EM) 내부로 주입되고, 주입된 정공과 전자가 결합한 엑시톤(exiton)이 여기 상태로부터 기저 상태로 떨어질 때 발광하게 된다.
제2 전극(E2) 위에는 봉지층(EN)이 위치할 수 있다. 봉지층은 발광 다이오드(LED)를 밀봉하여 외부로부터 수분이나 산소가 침투하는 것을 방지할 수 있다. 봉지층(EN)은 제2 전극(E2) 위에 적층된 하나 이상의 무기층과 하나 이상의 유기층을 포함하는 박막 봉지층일 수 있다. 봉지층(EN)은 기판 형태로 제공될 수도 있다.
도 3 내지 도 8을 참고하여 일 실시예에 따른 표시 장치의 제조 방법을 설명한다.
도 3은 일 실시예에 따른 표시 장치의 제조 방법을 나타내는 순서도이고, 도 4, 도 5, 도 6, 도 7 및 도 8은 일 실시예에 따른 표시 장치의 제조 방법을 나타내는 단면도이다. 도 3은 포토리소그래피(photolithography) 공정을 사용하는 단계 위주로 나타내고, 도 4 내지 도 8은 트랜지스터(TR)를 형성한 이후의 공정 단계를 나타낸다.
도 3 및 도 4를 참고하면, 기판(110) 위에 화학 기상 증착 등을 통해 무기 절연 물질로 버퍼층(120)을 형성하고, 버퍼층(120) 위에 반도체층(AL)을 형성한다 (S1). 반도체층(AL)은 버퍼층(120) 위에 화학 기상 증착 등을 통해 반도체 물질층을 형성하고 포토리소그래피 공정으로 패터닝하여 형성될 수 있다. 이하, 포토레지스트(photoresist)와 마스크를 사용하는 포토리소그래피 공정에 의한 패터닝을 간단하게 패터닝이라고 한다.
반도체층(AL)이 형성된 기판(110) 위에 무기 절연 물질로 절연층(141)을 형성하고, 절연층(141) 위에 게이트선(121), 게이트 전극(GE), 스토리지 커패시터(CS)의 제1 전극(C1) 등을 포함할 수 있는 제1 게이트 도전체를 형성한다 (S2). 제1 게이트 도전체는 절연층(141) 위에 스퍼터링 등을 통해 도전층을 형성하고 패터닝하여 형성될 수 있다.
제1 게이트 도전체가 형성된 기판(110) 위에 무기 절연 물질로 절연층(142)을 형성하고, 절연층(142) 위에 스토리지 커패시터(CS)의 제2 전극(C2) 등을 포함할 수 있는 제2 게이트 도전체를 형성한다 (S3). 제2 게이트 도전체는 절연층(142) 위에 도전층을 형성하고 패터닝하여 형성될 수 있다.
제2 게이트 도전체가 형성된 기판(110) 위에 무기 절연 물질로 절연층(160)을 형성하고, 절연층들(141, 142, 160)을 패터닝하여 반도체층(AL)의 소스 영역 및 드레인 영역과 중첩하는 접촉 구멍들을 형성한다 (S4).
절연층(160) 위에 도전층을 형성하고 패터닝하여 데이터선(171), 트랜지스터(TR)의 소스 전극(SE) 및 드레인 전극(DE)을 포함할 수 있는 제1 데이터 도전체를 형성한다 (S5). 소스 전극(SE) 및 드레인 전극(DE)은 절연층들(141, 142, 160)에 형성된 접촉 구멍들을 통해 반도체층(AL)의 소스 영역 및 드레인 영역에 각각 연결될 수 있다.
도 3 및 도 5를 참고하면, 제1 데이터 도전체가 형성된 기판(110) 위에 유기 절연 물질로 절연층(181)을 형성하고, 절연층(181)을 패터닝하여 드레인 전극(DE)과 중첩하는 접촉 구멍(81)을 형성한다 (S6). 유기 절연 물질이 아크릴계 폴리머인 경우, 아웃개스를 줄이기 위해 헬륨 플라즈마 처리 또는 아르곤 플라즈마 처리한다 (S6).
플라즈마 처리에 의해 아웃개스가 감소하는 이유는 이온 충격(ion bombardment) 효과에 의한 유기 절연층의 표면 경화로 인해, 아웃개스가 확산되는 것을 줄이기 때문이다. 또한, 자외선 방사 효과로 인해, 유기 절연층의 표면과 내부가 경화되어 아웃개스 발생원을 줄이기 때문이다. 헬륨 가스의 단파장 방출(emission)은 에너지가 높으므로, 아르곤 플라즈마 처리보다 헬륨 플라즈마 처리가 좀 더 유리할 수 있다. 헬륨 가스의 단파장 방출은 탄소(C)와 산소(O)의 단일결합과 이중결합을 모두 끊을 수 있고, 이에 따라 유기 절연층의 표면과 내부에서 산소 및 탄소가 감소할 수 있다. 예컨대, 헬륨 스펙트럼에서 매우 낮은 파장인 51.6nm 및 59.1nm가 확인되었고 각각을 에너지로 환산하면 24.0 eV 및 20.9 eV 이다. 이것은 결합 에너지가 각각 3.7 eV 및 8.3 eV 인 C-O 및 C=O의 결합을 끊는데 충분할 수 있다.
플라즈마 처리는 공정 챔버를 포함하는 식각 장치 또는 플라즈마 발생 장치에서 수행될 수 있다. 플라즈마 처리 시 사용되는 공정 가스는 헬륨만 포함하거나 아르곤만 포함할 수 있다. 비제한적인 예로서, 플라즈마 처리의 공정 온도는 약 200℃ 내지 약 300℃ 예컨대 아크릴계 폴리머의 적정 큐어링 온도인 약 230℃ 내지 약 250℃일 수 있다. 공정 압력은 약 10mT 내지 약 200mT, 예컨대 약 10mT 내지 약 150mT일 수 있다. 공정 파워는 소스 파워가 약 500W 이상, 예컨대 약 500W 내지 약 1000W일 수 있고, 바이어스 파워가 약 0W 이상, 예컨대 약 0W 내지 약 1000W일 수 있다. 공정 시간은 약 15초 이상, 예컨대 약 15초 내지 120초일 수 있다.
도 3 및 도 6을 참고하면, 절연층(181) 위에 도전층을 형성하고 패터닝하여 연결 전극(LE), 구동 전압선(172) 등을 포함할 수 있는 제2 데이터 도전체를 형성한다 (S7). 연결 전극(LE)은 절연층(181)에 형성된 접촉 구멍(81)을 통해 드레인 전극(DE)에 연결될 수 있다.
도 3 및 도 7을 참고하면, 제2 데이터 도전체가 형성된 기판(110) 위에 유기 절연 물질로 절연층(182)을 형성하고, 절연층(182)을 패터닝하여 연결 전극(LE)과 중첩하는 접촉 구멍(82)을 형성한다 (S8). 유기 절연 물질이 아크릴계 폴리머인 경우, 전술한 바와 같이 아웃개스를 줄이기 위해 헬륨 플라즈마 처리 또는 아르곤 플라즈마 처리한다 (S8).
도 3 및 도 8을 참고하면, 절연층(182) 위에 도전층을 형성하고 패터닝하여 제1 전극(E1)을 형성한다 (S9). 제1 전극(E1)은 절연층(182)에 형성된 접촉 구멍(82)을 통해 연결 전극(LE)에 연결되어, 드레인 전극(DE)에 전기적으로 연결될 수 있다.
도 3 및 도 9를 참고하면, 제1 전극(E1)이 형성된 기판(110) 위에 유기 절연 물질로 절연층(190)을 형성하고, 절연층(190)을 패터닝하여 제1 전극(E1)과 중첩하는 개구(90)를 형성한다 (S10). 유기 절연 물질이 아크릴계 폴리머인 경우, 전술한 바와 같이 아웃개스를 줄이기 위해 헬륨 플라즈마 처리 또는 아르곤 플라즈마 처리한다 (S10).
다시 도 2를 참고하면, 절연층(190)의 개구(90)와 중첩하는 발광 부재(EM)를 형성하고, 발광 부재(EM) 위에 제2 전극(E2)을 형성한다 (S11). 개구(90) 내에서 발광 부재(EM)는 제1 전극(E1) 및 제2 전극(E2)과 접할 수 있다. 이후, 발광 다이오드(LED)를 밀봉하는 봉지층(EN)을 형성하여 (S11), 도 2에 도시된 것과 같은 단면 구조를 가진 표시 패널(10)을 제조할 수 있다.
도 10 및 도 11은 유기 절연층에 헬륨 플라즈마 처리(PT) 전후의 분석 결과를 나타내는 그래프이다. 유기 절연층은 (주)동진쎄미캠의 제품명 SOJP-290인 아크릴계 폴리머(이하 아크릴이라고 함)를 사용하여 형성되었다. 이하, 특별한 언급이 없더라도 유기 절연층에 대한 시험 결과는 모두 동사 동제품의 아크릴을 사용하여 형성된 유기 절연층에 대한 것이다.
도 10은 X선 광전자 분광법에 의한 유기 절연층의 표면 분석 결과를 나타내고, 도 11은 X선 광전자 분광법에 의한 유기 절연층의 내부 분석 결과를 나타낸다. 도 10d을 참고하면, 유기 절연층의 표면에서 C-O 및 C=O가 헬륨 플라즈마 처리 전보다 처리 후 모두 감소하였다. 도 11을 참고하면, 유기 절연층의 내부에서는 헬륨 플라즈마 처리 후 C-O 및 C=O가 좀 더 극적으로 감소하였다. 이 결과는 헬륨 플라즈마 처리에 의해 유기 절연층에서 아웃개스 발생원이 감소하는 것을 뒷받침할 수 있다.
도 12는 유기 절연층에서 헬륨 플라즈마 처리에 따른 아웃개스 총량 감소를 나타내는 그래프이다.
도 12를 참고하면, 시험예1(#1)은 감광성 폴리이미드(photosensitive polyimide)(이하, 폴리이미드라고 함)를 코팅하고 250℃에서 큐어링하여 형성된 유기 절연층에서 아웃개스 총량을 나타낸다. 시험예2(#2)는 아크릴을 코팅하고 250℃에서 큐어링하여 형성된 유기 절연층에서 아웃개스 총량을 나타내고, 시험예3(#3)은 시험예2(#2)와 동일 재료 및 동일 조건에서 형성된 유기 절연층에 헬륨 플라즈마 처리 후 아웃개스 총량을 나타낸다. 시험예4(#4)는 아크릴을 코팅하고 230℃에서 큐어링하여 형성된 유기 절연층에서 아웃개스 총량을 나타내고, 시험예5(#5)는 시험예4(#4)와 동일 재료 및 동일 조건에서 형성된 유기 절연층에 헬륨 플라즈마 처리 후 아웃개스 총량을 나타낸다. 시험예1(#1), 시험예2(#2) 및 시험예4(#4)의 유기 절연층은 플라즈마 처리되지 않았다.
시험예2(#2) 및 시험예4(#4)와 같이, 아크릴로 형성된 유기 절연층은 폴리이미드로 형성된 유기 절연층보다 아웃개스 총량이 3배 이상 많다. 하지만, 시험예3(#3) 및 시험예5(#5)와 같이, 아크릴로 형성되더라도 헬륨 플라즈마 처리한 유기 절연층은 아웃개스 총량이 현저하게 감소한 것으로 확인되었다.
이러한 결과로부터, 절연층(181), 절연층(182) 및/또는 절연층(190)을 아크릴계 폴리머로 형성하고 헬륨 플라즈마 처리함으로써 아웃개싱 및 쉬링키지를 억제할 수 있음을 알 수 있다. 이에 따라 절연층(181), 절연층(182) 및/또는 절연층(190)으로 폴리이미드를 사용할 때보다 제조 비용을 절감하면서도 표시 장치의 신뢰성을 향상시킬 수 있다.
도 13, 도 14 및 도 15는 헬륨 플라즈마 처리 공정 조건에 따른 아웃개스 총량을 나타내는 그래프이다. 도 13은 헬륨 플라즈마 처리 공정 압력에 따른 결과를, 도 14는 헬륨 플라즈마 처리 공정 파워에 따른 결과를, 그리고 도 15는 헬륨 플라즈마 처리 공정 시간에 따른 결과를 나타낸다.
도 13을 참고하면, 시험예1(#1)은 폴리이미드를 코팅하고 250℃에서 큐어링하여 형성된 유기 절연층에서 아웃개스 총량을 나타낸다. 시험예2(#2)는 아크릴을 코팅하고 230℃에서 큐어링하여 형성된 유기 절연층(플라즈마 미처리)에서 아웃개스 총량을 나타낸다. 시험예3(#3), 시험예4(#4) 및 시험예5(#5)는 각각 시험예2(#2)와 동일 재료 및 동일 조건에서 형성된 유기 절연층에 10mT, 80mT 및 150mT의 공정 압력에서 헬륨 플라즈마 처리 후 아웃개스 총량을 나타낸다. 시험예3(#3), 시험예4(#4) 및 시험예5(#5)에서 보는 바와 같이, 10mT 내지 150mT 범위에서 공정 압력을 달리하여 헬륨 플라즈마 처리 시 아웃개스 총량이 현저하게 감소하는 것으로 나타났다. 다만, 200mT 이상의 공정 압력에는 아웃개스 감소 효과가 적은 것으로 확인되었다.
도 14를 참고하면, 시험예1(#1) 및 시험예2(#2)는 각각 도 13에 도시된 시험예1(#1) 및 시험예2(#2)와 동일하다. 시험예3(#3), 시험예4(#4), 시험예5(#5), 시험예6(#6) 및 시험예7(#7)는 각각 시험예2(#2)와 동일 재료 및 동일 조건에서 형성된 유기 절연층에 소스/바이어스의 파워가 500W/0W, 1000W/0W, 1000W/300W, 2000W/500W 및 2000W/1000W인 공정 파워에서 헬륨 플라즈마 처리 후 아웃개스 총량을 나타낸다. 소스 파워가 500W 내지 2000W이고 바이어스 파워가 0W 내지 1000W인 범위에서 공정 파워들 달리하여 헬륨 플라즈마 처리 시 아웃개스 총량이 현저하게 감소하는 것으로 나타났다. 소스 파워를 500W 아래로 낮춘 경우에는 방전이 불안정하여 데이터를 얻기가 어려웠다.
도 15를 참고하면, 시험예1(#1) 및 시험예2(#2)는 각각 도 13에 도시된 시험예1(#1) 및 시험예2(#2)와 동일하다. 시험예3(#3), 시험예4(#4) 및 시험예5(#5)는 각각 시험예2(#2)와 동일 재료 및 동일 조건에서 형성된 유기 절연층에 15초, 60초 및 120초의 공정 시간 동안 헬륨 플라즈마 처리 후 아웃개스 총량을 나타낸다. 시험예3(#3), 시험예4(#4) 및 시험예5(#5)에서 보는 바와 같이, 15초 내지 120초 범위에서 공정 시간을 달리하여 헬륨 플라즈마 처리 시 아웃개스 총량이 현저하게 감소하는 것으로 나타났다.
도 16 및 도 17은 각각 유기 절연층의 신뢰성 평과 결과를 나타내는 그래프이다.
표시 장치의 신뢰성, 특히 태양(solar) 신뢰성을 평가하였다. 시험예1(#1)는 폴리이미드로 유기 절연층을 형성한 표시 패널에 대한 것이고, 시험예2(#2)는 아크릴로 유기 절연층(플라즈마 미처리)을 형성한 표시 패널에 대한 것이고, 시험예3(#3)는 아크릴로 유기 절연층을 형성한 후 헬륨 플라즈마 처리한 표시 패널에 대한 것이다. 시험은 a) 화면 절반을 가리고 25℃에서 비구동 상태로 챔버에서 빛(1120W/m2)을 쬐어 주기 시작하고, b) 25℃에서 40℃로 6시간 동안 온도를 상승시키고 4시간 유지하고, c) 온도가 상승하기 시작한 2시간 이후부터 8시간 동안 빛을 조사하고, 나머지 16시간은 빛을 조사하지 않고, d) 40℃에서 25℃로 10시간 동안 온도를 내리고 4시간 유지하는 것을 한 사이클로 하여, 10 사이클 반복하였다. 사이클마다 화면에서 빛 노출 영역과 비노출 영역의 색좌표 및 휘도를 측정하여, 색온도차를 도 16에 나타내었고, 휘도비를 도 17에 나타내었다.
도 16을 참고하면, 시험예2(#2)의 경우 6 사이클까지는 색온도차가 사양 범위인 400K 이내였지만, 6 사이클 이후 사양 범위를 벗어났다. 헬륨 플라즈마 처리한 시험예3(#3)은 10 사이클에서도 색온도차가 200K 이내였고, 시험예1(#1)보다 낮게 나타났다.
도 17을 참고하면, 시험예2(#2)의 경우 10 사이클에서 휘도비가 약 -70%이었고, 이것은 ±10%인 사양 범위를 상당히 벗어났다. 시험예3(#3)은 10 사이클에서도 휘도 변화가 거의 없었으며, 시험예1(#1)보다 휘도비가 낮게 나타났다.
위와 같이 표시 패널의 유기 절연층으로 아크릴을 사용하더라도 헬륨 플라즈마 처리 시 폴리이미드의 사용 시와 동등 수준 또는 그 이상의 신뢰성을 확보할 수 있다.
도 18은 유기 절연층의 영구 분석 결과를 나타내는 그래프이다. 도 18은 유기 절연층에서 메탄(CH4) 성분의 분석 결과를 나타낸다.
도 18에서 시험예1(#1)는 아크릴로 형성된 유기 절연층(플라즈마 미처리)이고, 시험예2(#2)는 아크릴로 형성된 유기 절연층에 헬륨 플라즈마 처리한 것이고, 시험예3(#3)는 아크릴로 형성된 유기 절연층에 아르곤 플라즈마 처리한 것이다. 헬륨 또는 플라즈마 처리된 유기 절연층에는 플라즈마 처리하지 않은 유기 절연층보다 메탄 함량이 약 5배 내지 약 6배 증가한 것으로 나타났다. 따라서 아크릴 유기 절연층에 존재하는 메탄 함량을 분석함으로써 아크릴 유기 절연층의 플라즈마 처리 여부를 확인할 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
10: 표시 패널 110: 기판
120: 버퍼층 121: 게이트선
141, 142, 160, 181, 182, 190:절연층
171: 데이터선 172: 구동 전압선
81, 82: 접촉구멍 90: 개구
AL: 반도체층 CS: 스토리지 커패시터
DE: 드레인 전극 EN: 봉지층
LE: 연결 전극 LED: 발광 다이오드
PX: 화소 SE: 소스 전극
TR: 트랜지스터

Claims (20)

  1. 기판 위에 트랜지스터를 형성하는 단계,
    상기 트랜지스터 위에 유기 절연층을 형성하는 단계, 그리고
    상기 유기 절연층을 플라즈마 처리하는 단계
    를 포함하며,
    상기 유기 절연층은 아크릴계 폴리머를 포함하고, 상기 플라즈마 처리는 헬륨 가스 또는 아르곤 가스를 사용하여 수행되는 표시 장치의 제조 방법.
  2. 제1항에서,
    상기 플라즈마 처리에 의해 상기 유기 절연층에서 탄소와 산소의 단일 결합 및 이중 결합이 끊어지는 표시 장치의 제조 방법.
  3. 제1항에서,
    상기 플라즈마 처리에 의해 상기 유기 절연층에서 메탄 함량이 증가하는 표시 장치의 제조 방법.
  4. 제1항에서,
    상기 유기 절연층은 개구를 포함하고,
    상기 플라즈마 처리 단계 후, 상기 개구와 중첩하는 발광 다이오드의 발광 부재를 형성하는 단계를 더 포함하는 표시 장치의 제조 방법.
  5. 제1항에서,
    상기 플라즈마 처리 단계 후, 상기 유기 절연층 위에 발광 다이오드의 제1 전극을 형성하는 단계를 더 포함하는 표시 장치의 제조 방법.
  6. 제1항에서,
    상기 플라즈마 처리 단계 후, 상기 유기 절연층의 접촉 구멍을 통해 상기 트랜지스터와 연결되는 연결 전극을 형성하는 단계를 더 포함하는 표시 장치의 제조 방법.
  7. 제1항에서,
    상기 플라즈마 처리는 200℃ 내지 300℃의 공정 온도에서 수행되는 표시 장치의 제조 방법.
  8. 제1항에서,
    상기 플라즈마 처리는 10mT 내지 200mT의 공정 압력에서 수행되는 표시 장치의 제조 방법.
  9. 제1항에서,
    상기 플라즈마 처리는 500W 이상의 소스 파워 및 0W 이상의 바이어스 파워의 공정 파워에서 수행되는 표시 장치의 제조 방법.
  10. 제1항에서,
    상기 플라즈마 처리는 15초 이상의 공정 시간 동안 수행되는 표시 장치의 제조 방법.
  11. 기판 위에 트랜지스터를 형성하는 단계,
    상기 트랜지스터 위에 아크릴계 폴리머를 포함하는 유기 절연층을 형성하는 단계, 그리고
    상기 유기 절연층을 플라즈마 처리하는 단계
    를 포함하며,
    상기 플라즈마 처리는 헬륨 가스만을 사용하거나 아르곤 가스만을 사용하여 수행되고, 상기 플라즈마 처리에 의해 상기 유기 절연층에서 탄소와 산소의 단일 결합 또는 이중 결합이 끊어지는 표시 장치의 제조 방법.
  12. 제11항에서,
    상기 플라즈마 처리에 의해 상기 유기 절연층에서 메탄 함량이 증가하는 표시 장치의 제조 방법.
  13. 제11항에서,
    상기 유기 절연층은 개구를 포함하고,
    상기 플라즈마 처리 단계 후, 상기 개구와 중첩하는 발광 다이오드의 발광 부재를 형성하는 단계를 더 포함하는 표시 장치의 제조 방법.
  14. 제11항에서,
    상기 플라즈마 처리 단계 후, 상기 유기 절연층 위에 발광 다이오드의 제1 전극을 형성하는 단계를 더 포함하는 표시 장치의 제조 방법.
  15. 제11항에서,
    상기 플라즈마 처리 단계 후, 상기 유기 절연층의 접촉 구멍을 통해 상기 트랜지스터와 연결되는 연결 전극을 형성하는 단계를 더 포함하는 표시 장치의 제조 방법.
  16. 제11항에서,
    상기 플라즈마 처리는 200℃ 내지 300℃의 공정 온도에서 수행되는 표시 장치의 제조 방법.
  17. 제11항에서,
    상기 플라즈마 처리는 10mT 내지 200mT의 공정 압력에서 수행되는 표시 장치의 제조 방법.
  18. 제11항에서,
    상기 플라즈마 처리는 500W 이상의 소스 파워 및 0W 이상의 바이어스 파워의 공정 파워에서 수행되는 표시 장치의 제조 방법.
  19. 제11항에서,
    상기 플라즈마 처리는 15초 이상의 공정 시간 동안 수행되는 표시 장치의 제조 방법.
  20. 기판,
    상기 기판 위에 위치하는 트랜지스터,
    상기 트랜지스터 위에 위치하는 제1 절연층,
    상기 제1 절연층 위에 위치하며 상기 트랜지스터에 전기적으로 연결된 발광 다이오드의 제1 전극,
    상기 제1 절연층 위에 위치하며 상기 제1 전극과 중첩하는 개구를 가진 제2 절연층,
    상기 제1 전극 위에 위치하는 상기 발광 다이오드의 발광 부재, 그리고
    상기 발광 부재 위에 위치하는 상기 발광 다이오드의 제2 전극
    을 포함하며,
    상기 제1 절연층 및 상기 제2 절연층 중 적어도 하나는 아크릴계 폴리머를 포함하는 유기 절연층이고, 상기 유기 절연층은 헬륨 플라즈마 처리되거나 아르곤 플라즈마 처리된 표시 장치.
KR1020200066613A 2020-06-02 2020-06-02 표시 장치 및 그 제조 방법 KR20210149957A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200066613A KR20210149957A (ko) 2020-06-02 2020-06-02 표시 장치 및 그 제조 방법
US17/212,046 US11744120B2 (en) 2020-06-02 2021-03-25 Display device and manufacturing method thereof
CN202110538270.8A CN113764472A (zh) 2020-06-02 2021-05-18 显示装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200066613A KR20210149957A (ko) 2020-06-02 2020-06-02 표시 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20210149957A true KR20210149957A (ko) 2021-12-10

Family

ID=78705599

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200066613A KR20210149957A (ko) 2020-06-02 2020-06-02 표시 장치 및 그 제조 방법

Country Status (3)

Country Link
US (1) US11744120B2 (ko)
KR (1) KR20210149957A (ko)
CN (1) CN113764472A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210149957A (ko) * 2020-06-02 2021-12-10 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4458563B2 (ja) * 1998-03-31 2010-04-28 三菱電機株式会社 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法
US6630274B1 (en) * 1998-12-21 2003-10-07 Seiko Epson Corporation Color filter and manufacturing method therefor
US6692845B2 (en) * 2000-05-12 2004-02-17 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US6893887B2 (en) * 2001-01-18 2005-05-17 Semiconductor Energy Laboratory Co., Ltd. Process for producing a light emitting device
US6720198B2 (en) * 2001-02-19 2004-04-13 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
SG143946A1 (en) * 2001-02-19 2008-07-29 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
US6992439B2 (en) * 2001-02-22 2006-01-31 Semiconductor Energy Laboratory Co., Ltd. Display device with sealing structure for protecting organic light emitting element
SG142160A1 (en) * 2001-03-19 2008-05-28 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US7301279B2 (en) * 2001-03-19 2007-11-27 Semiconductor Energy Laboratory Co., Ltd. Light-emitting apparatus and method of manufacturing the same
KR100421480B1 (ko) 2001-06-01 2004-03-12 엘지.필립스 엘시디 주식회사 유기절연막의 표면처리 방법 및 그를 이용한박막트랜지스터 기판 제조방법
US7057208B2 (en) * 2003-03-25 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP2004363560A (ja) * 2003-05-09 2004-12-24 Seiko Epson Corp 基板、デバイス、デバイス製造方法、アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器
KR100710996B1 (ko) * 2005-11-22 2007-04-24 엘지전자 주식회사 플라즈마 처리를 이용한 전자종이 표시장치의 제조방법 및이를 이용한 전자종이 표시장치
KR100768199B1 (ko) * 2006-01-02 2007-10-17 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 이를 구비한 유기 발광 표시 장치
JP4950673B2 (ja) * 2007-01-10 2012-06-13 キヤノン株式会社 有機ｅｌ表示装置
US20080206997A1 (en) * 2007-02-26 2008-08-28 Semiconductor Energy Laboratory Co., Ltd. Method for Manufacturing Insulating Film and Method for Manufacturing Semiconductor Device
JP5657379B2 (ja) * 2007-04-25 2015-01-21 メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフツングＭｅｒｃｋ Ｐａｔｅｎｔ Ｇｅｓｅｌｌｓｃｈａｆｔ ｍｉｔ ｂｅｓｃｈｒａｅｎｋｔｅｒ Ｈａｆｔｕｎｇ 電子装置の製造方法
KR20090076223A (ko) * 2008-01-08 2009-07-13 주식회사 하이닉스반도체 더블 패터닝 방식을 이용하여 형성되는 콘택홀을 구비한상변화 메모리 소자의 제조방법
JP5032430B2 (ja) * 2008-09-26 2012-09-26 株式会社東芝 磁気抵抗効果素子の製造方法、磁気抵抗効果素子、磁気ヘッドアセンブリ及び磁気記録再生装置
KR20120024241A (ko) 2010-09-06 2012-03-14 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
JP5741921B2 (ja) 2011-04-08 2015-07-01 株式会社日立国際電気 基板処理装置、基板処理装置に用いられる反応管の表面へのコーティング膜の形成方法、および、太陽電池の製造方法
KR20140128080A (ko) * 2013-04-26 2014-11-05 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20160108008A (ko) * 2015-03-06 2016-09-19 동우 화인켐 주식회사 유기발광다이오드용 패널 및 이를 포함하는 유기발광다이오드 디스플레이
KR101943687B1 (ko) * 2015-06-19 2019-01-30 삼성에스디아이 주식회사 유기발광표시장치
KR101895444B1 (ko) * 2016-09-27 2018-09-06 주식회사 올레더 나노 캡슐라이징 유기발광소재를 이용한 양자점 코팅 유기 자가발광 표시장치 제조방법
KR102486552B1 (ko) * 2018-01-15 2023-01-10 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR20200096367A (ko) * 2019-02-01 2020-08-12 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20210088800A (ko) * 2020-01-06 2021-07-15 삼성디스플레이 주식회사 디스플레이 장치의 제조 방법
KR20210149957A (ko) * 2020-06-02 2021-12-10 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Also Published As

Publication number Publication date
CN113764472A (zh) 2021-12-07
US11744120B2 (en) 2023-08-29
US20210376023A1 (en) 2021-12-02

Similar Documents

Publication Publication Date Title
US9455419B2 (en) Organic light emitting display apparatuses and methods of manufacturing organic light emitting display apparatuses
US9577218B2 (en) Light emitting device and method for manufacturing the same
US8221178B2 (en) Method for fabricating organic electro-luminescence display device
KR102084395B1 (ko) 유기전계 발광소자 및 이의 제조 방법
US7876040B2 (en) Active matrix electroluminescence device having a metallic protective layer and method for fabricating the same
KR101576834B1 (ko) 유기전계발광소자 및 이의 제조방법
KR101785043B1 (ko) 터치타입 유기전계 발광소자
US20070267973A1 (en) Organic light emitting display device and method for manufacturing the same
KR102482408B1 (ko) 표시 장치
KR102407521B1 (ko) 유기전계발광 표시소자
US7935544B2 (en) Method of manufacturing organic light-emitting device
US7586258B2 (en) Organic light emitting diode and organic electroluminescent device using the same
JP2004303522A (ja) 表示装置及びその製造方法
US20240251627A1 (en) Display device
KR102484903B1 (ko) 유기발광소자 및 그 제조방법
US11744120B2 (en) Display device and manufacturing method thereof
KR102094143B1 (ko) 유기발광다이오드 표시장치의 제조방법
KR100686340B1 (ko) 금속산화막층을 포함하는 애노드 전극을 사용하는 유기전계 발광 소자 및 이의 제조 방법
KR102092550B1 (ko) 유기전계 발광소자 및 이의 제조 방법
KR100686014B1 (ko) 유기 ｅｌ 디스플레이 및 그 제조방법
KR20180078805A (ko) 유기 발광 표시 장치
KR20180078797A (ko) 유기 발광 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination