KR100620881B1 - 패턴 형성 방법, 디바이스의 제조 방법, 및 액티브 매트릭스 기판의 제조 방법 - Google Patents

패턴 형성 방법, 디바이스의 제조 방법, 및 액티브 매트릭스 기판의 제조 방법 Download PDF

Info

Publication number
KR100620881B1
KR100620881B1 KR1020040037318A KR20040037318A KR100620881B1 KR 100620881 B1 KR100620881 B1 KR 100620881B1 KR 1020040037318 A KR1020040037318 A KR 1020040037318A KR 20040037318 A KR20040037318 A KR 20040037318A KR 100620881 B1 KR100620881 B1 KR 100620881B1
Authority
KR
South Korea
Prior art keywords
region
functional liquid
bank
substrate
forming
Prior art date
Application number
KR1020040037318A
Other languages
English (en)
Other versions
KR20040103316A (ko
Inventor
히라이도시미츠
미코시바도시아키
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20040103316A publication Critical patent/KR20040103316A/ko
Application granted granted Critical
Publication of KR100620881B1 publication Critical patent/KR100620881B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour
    • H10K71/441—Thermal treatment, e.g. annealing in the presence of a solvent vapour in the presence of solvent vapors, e.g. solvent vapour annealing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H10K71/611—Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electroluminescent Light Sources (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

이 패턴 형성 방법은, 기능액을 기판 위에 배치하여 소정의 패턴을 형성하는 방법으로서, 상기 기판 위에 뱅크를 형성하는 공정과, 상기 뱅크에 의해서 구획된 영역에 상기 기능액을 배치하는 공정을 갖고, 상기 영역은 부분적으로 폭이 넓게 형성된다.
뱅크, 패턴 형성 방법, 디바이스, 비접촉형 카드 매체

Description

패턴 형성 방법, 디바이스의 제조 방법, 및 액티브 매트릭스 기판의 제조 방법{PATTERN FORMING METHOD, DEVICE MANUFACTURING METHOD, AND ACTIVE MATRIX SUBSTRATE MANUFACTURING METHOD}
도 1은 본 발명의 패턴 형성 방법을 개념적으로 나타내는 도면.
도 2의 (a), (b)는 선 형상 영역의 기타의 형태예를 나타내는 도면.
도 3은 선 형상 영역에서의 광폭부가 형성되는 위치의 예를 나타내는 도면.
도 4는 선 형상 영역에서의 광폭부가 형성되는 위치의 다른 예를 나타내는 도면.
도 5는 액체방울 토출 장치의 개략 사시도.
도 6은 피에조 방식에 의한 액상체의 토출 원리를 설명하기 위한 도면.
도 7의 (a)∼(e)는 배선 패턴을 형성하는 순서를 나타내는 도면.
도 8은 배선 패턴 형성 방법의 다른 형태를 나타내는 도면.
도 9의 (a), (b)는 배선 패턴 형성 방법의 다른 형태를 나타내는 도면.
도 10은 배선 패턴 형성 방법의 다른 형태를 나타내는 도면.
도 11은 배선 패턴 형성 방법의 다른 형태를 나타내는 도면.
도 12는 배선 패턴 형성 방법의 다른 형태를 나타내는 도면.
도 13의 (a), (b)는 배선 패턴 형성 방법의 다른 형태를 나타내는 도면.
도 14는 배선 패턴 형성 방법의 다른 형태를 나타내는 도면.
도 15는 배선 패턴 형성 방법의 다른 형태를 나타내는 도면.
도 16은 배선 패턴 형성 방법의 다른 형태를 나타내는 도면.
도 17은 박막 트랜지스터를 갖는 기판의 일례를 나타내는 모식도.
도 18의 (a)∼(d)는 박막 트랜지스터를 제조하는 공정을 설명하기 위한 도면.
도 19는 액정 표시 장치를 대향 기판 쪽에서 본 평면도.
도 20은 도 19의 H-H'선을 따르는 단면도.
도 21은 액정 표시 장치의 등가 회로도.
도 22는 액정 표시 장치의 부분 확대 단면도.
도 23은 유기 EL 장치의 부분 확대 단면도.
도 24는 액정 표시 장치의 다른 형태를 나타내는 도면.
도 25의 (a)∼(c)는 본 발명의 전자 기기의 구체예를 나타내는 도면.
도 26은 비접촉형 카드 매체의 분해 사시도.
<도면의 주요 부분에 대한 부호의 설명>
B : 뱅크
P : 기판(유리 기판)
A : 선형상 영역
As : 광폭부
W : 폭(Wp는 넓은 폭)
F : 패턴
30 : TFT
100 : 액정 표시 장치
400 : 비접촉형 카드 매체
본 발명은 패턴 형성 방법, 디바이스의 제조 방법, 및 액티브 매트릭스의 제조 방법에 관한 것이다.
전자 회로 또는 집적 회로 등에 사용되는 배선 등의 패턴을 형성하는 방법으로서, 예를 들면 포토리소그래피법이 이용된다. 이 포토리소그래피법은 진공 장치 등의 대대적인 설비와 복잡한 공정을 필요로 하고, 또한 재료 사용 효율도 수% 정도로, 그 대부분을 폐기하지 않으면 안되고 제조비용이 높다.
이에 대해서, 예를 들면 일본국 특개평11-274671호 공보나 특개2000-216330호 공보에 나타내는 바와 같이, 액체 토출 헤드로부터 액체 재료를 액체방울 형상으로 토출하는 액체방울 토출법, 이른바 잉크젯 법을 이용하여 기판 위에 패턴을 형성하는 방법이 제안되어 있다. 이 방법에서는, 패턴용의 액체 재료(기능액)를 기판에 직접 패턴 배치하고, 그 후 열처리나 레이저 조사를 하여 패턴으로 변환한다. 이 방법에 의하면, 포토리소그래피가 불필요해지고, 과정이 대폭 간략화되는 동시에 원재료의 사용량이 적어도 되는 장점이 있다.
최근, 디바이스를 구성하는 회로의 고밀도화가 진행되고, 예를 들면 배선에 대해서도 더욱 미세화, 세선화가 요구되고 있다. 상술한 액체방울 토출법을 이용한 패턴 형성 방법에서는, 토출된 액체방울이 착탄 후에 기판 위에서 확장되기 때문에 미세한 패턴을 안정적으로 형성하는 것이 곤란했다.
특히, 패턴을 도전막으로 하는 경우에는, 상술한 액체방울이 확장됨으로써 액체 풀(벌지)이 생기고, 그것이 단선(斷線)이나 단락(短絡) 등의 불량의 발생 원인이 되는 우려가 있었다.
또한, 액체방울 토출법에 의해서 토출되는 액체방울 직경보다도 폭이 좁은 배선을 형성하는 기술도 제안되어 있다. 이러한 기술에서는, 배선의 형성 영역을 구획하는 뱅크의 표면이 발액화(撥液化)된 상태에서 배선의 형성 영역을 향하여 기능액을 토출함으로써, 기능액의 일부가 뱅크 상면에 토출된 경우에도, 배선의 형성 영역에 모든 기능액이 흘러 들어가도록 되어 있다.
그렇지만, 최근 기능액의 일부가 뱅크 상면에 접촉되면, 뱅크 상면에 미세한 잔사(殘渣)가 남는 것이 확인되었다. 예를 들면, 기능액이 도전성을 갖고 있는 경우에는 잔사도 도전성을 갖게 되어, 위에서 설명한 바와 같이 잔사가 남으면 배선 자체의 특성이나 이 배선을 사용한 디바이스의 특성이 변화하는 것이 염려된다.
본 발명은 이상과 같은 점을 고려해서 이루어진 것으로, 가는 선형상 패턴을, 정밀도 좋고 안정되게 형성할 수 있는 패턴 형성 방법, 디바이스, 그 제조 방법, 전기 광학 장치 및 전자 기기를 제공하는 것을 목적으로 한다.
본 발명의 제 1 특징은, 기능액을 기판 위에 배치하여 소정의 패턴을 형성하는 방법으로서, 상기 기판 위에 뱅크를 형성하는 공정과 상기 뱅크에 의해서 구획된 영역에 상기 기능액을 배치하는 공정을 갖고, 상기 영역은 부분적으로 폭이 넓게 형성된다.
본 특징에서는, 뱅크에 의해서 구획된 영역에 기능액이 배치되고 이 기능액이, 예를 들면 건조함으로써, 기판 위에 소정의 패턴이 형성된다. 이 경우, 뱅크에 따라 패턴의 형상이 규정되므로, 예를 들면 인접하는 뱅크 사이의 폭을 좁게 하는 등, 뱅크를 적절히 형성함으로써 패턴의 미세화나 세선화를 도모할 수 있다.
또한, 본 특징에서는, 뱅크에 의해서 구획된 영역은 부분적으로 폭이 넓게 형성되어 있음으로써, 이 폭이 넓게 형성된 부분에 기능액의 일부가 퇴피(退避)함으로써, 기능액의 배치 시에 뱅크에서 기능액이 넘쳐흐르는 것이 방지된다. 그 때문에, 패턴이 원하는 형상으로 정확하게 형성된다.
따라서, 본 발명의 패턴 형성 방법에서는, 가는 선형상 패턴을 정밀도 좋고 안정되게 형성할 수 있다.
상기 패턴 형성 방법에서는, 상기 영역은 일부분의 폭이 다른 부분의 폭의 110∼500%인 것이 바람직하다.
뱅크에 의해서 구획된 영역에서, 일부분의 폭이 다른 부분의 폭의 110∼500%인 것에 의해, 기능액의 배치 시에 뱅크로부터의 기능액이 넘쳐흐르는 것이 확실히 방지된다.
또한, 상기 패턴 형성 방법에서, 상기 뱅크에 의해 구획된 영역은 다른 패턴과 교차하는 부분이 부분적으로 폭이 넓게 형성되어 있으면 된다.
이 패턴 형성 방법에 의하면, 기판 위의 스페이스의 유효 이용을 도모하기 쉽다.
또한, 상기 패턴 형성 방법에서, 상기 뱅크에 의해서 구획된 영역은 다른 패턴과 교차하는 부분이 부분적으로 폭이 좁게 형성할 수도 있다.
이 패턴 형성 방법에 의하면, 패턴의 교차부에 용량이 축적되지 않아 디바이스 특성의 향상을 도모하기 쉽다.
또한, 상기 패턴 형성 방법에서, 상기 기능액을 액체방울 토출법을 이용하여 상기 영역에 배치하면 좋다.
이 패턴 형성 방법에 의하면, 액체방울 토출법을 사용함으로써, 스핀 코팅법 등의 다른 도포 기술에 비해서, 액체 재료의 소비에 낭비가 적고 기판 위에 배치하는 기능액의 양이나 위치 제어를 하기 쉽다.
또한, 인접하는 뱅크 사이의 폭은 액체방울의 직경보다 좁게 해도 좋다. 이 경우, 액체방울 형상의 기능액은 모세관 현상 등에 의해 뱅크 사이로 비집고 들어간다. 이에 따라, 토출하는 액체방울의 직경보다 좁은 선폭의 패턴이 형성된다.
또한, 상기 기능액이 도전성 미립자를 포함함으로써, 도전성을 갖는 패턴이 형성된다. 그 때문에, 이 패턴은 배선으로서 각종 디바이스에 적용된다.
다음으로, 본 발명의 제 2 특징은, 기능액을 기판 위에 액체방울 토출법을 이용하여 토출 배치해서 소정의 패턴을 형성하는 방법으로서, 상기 기판 위에 상기 토출되는 액체방울 직경보다 큰 폭을 갖는 광폭 영역과 상기 광폭 영역보다도 좁은 폭을 갖는 협폭 영역이 접속되어 배치되도록 뱅크를 형성하는 공정과, 상기 광폭 영역에 상기 기능액을 토출 배치하여 상기 협폭 영역으로 상기 기능액을 흘러들어 가게 함으로써, 상기 광폭 영역 및 상기 협폭 영역에 상기 기능액을 배치하는 공정을 갖는다.
본 특징에 의하면, 뱅크에 의해 구획된 광폭 영역 및 협폭 영역 중, 광폭 영역에 기능액이 토출 배치되고, 이 기능액이 습윤 확장되어 협폭 영역으로 흘러 들어간다. 이 때문에, 광폭 영역에만 기능액을 토출함으로써 광폭 영역 및 협폭 영역에 기능액을 배치할 수 있다.
또한, 본 특징에서는 광폭 영역이 토출되는 액체방울 직경보다도 큰 폭을 갖고 있기 때문에, 기능액의 일부가 뱅크 상면에 접촉하는 일이 없다. 이 때문에, 뱅크 상면에 기능액의 잔사가 남는 것을 방지할 수 있다.
따라서, 본 특징에서는 원하는 특성을 발휘하는 패턴을 안정되게 형성할 수 있다.
또한, 상기한 패턴 형성 방법에서는, 상기 광폭 영역과 상기 협폭 영역의 교차 영역에 상기 기능액을 토출 배치할 수 있다.
이 형성 방법에 의하면, 교차 영역에 토출 배치된 기능액이 습윤 확장 시에 용이하게 협폭 영역으로 흘러 들어가기 때문에, 보다 원활하게 협폭 영역에 기능액을 배치할 수 있게 된다.
또한, 상기한 패턴 형성 방법에서는, 상기 광폭 영역과 상기 협폭 영역의 교 차 영역을 둘러싸도록 상기 기능액을 토출 배치한 뒤, 상기 교차 영역에 상기 기능액을 토출 배치할 수 있다.
이 패턴 형성 방법에 의하면, 교차 영역을 둘러싸도록 먼저 토출 배치된 기능액에 의해 교차 영역에 토출 배치된 기능액의 습윤 확장이 멈추어지고, 협폭 영역을 향하는 기능액의 유량을 증가시킬 수 있다. 이 때문에, 보다 원활하게 협폭 영역에 기능액을 배치할 수 있게 된다.
본 발명의 제 3 특징은, 기판에 패턴이 형성되어 이루어지는 디바이스의 제조 방법으로서, 상기 패턴 형성 방법에 의해 상기 패턴을 형성한다.
본 특징에 의하면, 디바이스에 형성되는 패턴의 미세화나 세선화가 안정되게 도모할 수 있다. 그 때문에, 고정밀도의 디바이스를 안정되게 제조할 수 있다.
특히, 상기 패턴이 상기 기판 위에 설치된 TFT(박막 트랜지스터)등의 스위칭 소자의 일부를 구성하는 경우에는, 고집적화된 스위칭 소자를 안정적으로 얻을 수 있다.
본 발명의 제 4 특징은, 디바이스로서, 상기한 디바이스 제조 방법을 이용하여 제조함으로써 높은 정밀도를 갖는다.
본 발명의 제 5 특징은 전기 광학 장치로서, 상기한 디바이스를 구비한다.
전기 광학 장치로서는, 예를 들면 액정 표시 장치, 유기 일렉트로루미네선스 표시 장치, 플라즈마형 표시 장치 등을 예시할 수 있다.
또한, 본 발명의 제 6 특징은 전자 기기로서, 상기한 전기 광학 장치를 구비한다.
이들 발명에 의하면, 고정밀도의 디바이스를 가짐으로써, 품질이나 성능의 향상을 도모할 수 있다.
또한, 본 발명의 제 7 특징은, 액티브 매트릭스 기판의 제조 방법으로서, 기판 위에 게이트 배선을 형성하는 제 1 공정과, 상기 게이트 배선 위에 게이트 절연막을 형성하는 제 2 공정과, 상기 게이트 절연막을 통하여 반도체층을 적층하는 제 3 공정과, 상기 게이트 절연층 위에 소스 전극 및 드레인 전극을 형성하는 제 4 공정과, 상기 소스 전극 및 상기 드레인 전극 위에 절연 재료를 배치하는 제 5 공정과, 상기 드레인 전극과 전기적으로 접속하는 화소 전극을 형성하는 제 6 공정을 갖고, 상기 제 1 공정, 상기 제 4 공정 및 상기 제 6 공정의 적어도 1개의 공정에서는 본 발명의 패턴 형성 방법을 이용한다.
본 특징에 의하면, 가는 선형상 패턴을 구비하는 액티브 매트릭스 기판을 정밀도 좋고 안정되게 형성할 수 있다.
이하, 본 발명에 관하여 도면을 참조하여 설명한다.
(제 1 실시예)
도 1은 본 발명의 패턴 형성 방법을 개념적으로 나타내는 도면이다.
본 발명의 패턴 형성 방법은 기판(P) 위에 뱅크(B)를 형성하는 뱅크 형성 공정, 및 뱅크(B)에 의해서 구획된 선형상 영역(A)에 기능액(L)을 배치하는 재료 배치 공정을 갖고 있다.
본 발명의 패턴 형성 방법에서는, 뱅크(B)에 의해서 구획된 선형상 영역(A)에 기능액(L)이 배치되고, 이 기능액(L)이 예를 들면 건조함으로써, 기판(P) 위에 선형상 패턴(F)이 형성된다. 이 경우, 뱅크(B)에 의해서 패턴(F)의 형상이 규정되므로, 예를 들면 인접하는 뱅크(B) 사이의 폭을 좁게 하는 등, 뱅크(B)를 적절히 형성함으로써 패턴(F)의 미세화나 세선화를 도모할 수 있다. 또한, 패턴(F)이 형성된 뒤, 기판(P)으로부터 뱅크(B)를 제거해도 좋고, 그대로 기판(P) 위에 남겨도 좋다.
또한, 본 발명의 패턴 형성 방법에서는, 기판(P) 위에 뱅크(B)를 형성할 때, 뱅크(B)에 의해서 구획되는 선형상 영역(A)에 대해서 일부의 폭을 넓게 한다. 즉, 선형상 영역(A)의 축방향에 관한 소정의 위치에, 다른 영역의 폭(W)에 비해서 넓은 폭 Wp(Wp>W)로 이루어지는 부분(이후, 필요에 따라 광폭부(As)라고 함)을, 단수 또는 복수 설치한다.
여기서, 뱅크(B)의 형성 방법으로서는, 리소그래피법이나 인쇄법 등, 임의의 방법을 사용할 수 있다. 예를 들면, 리소그래피법을 사용하는 경우는 스핀 코팅, 스프레이 코팅, 롤 코팅, 다이 코팅, 딥 코팅 등의 소정 방법으로, 기판(P) 위에 뱅크의 형성 재료로 이루어지는 층을 형성한 뒤, 에칭이나 애싱 등에 의해 패터닝함으로써, 소정의 패턴 형상의 뱅크(B)를 얻을 수 있다. 또한, 기판(P)과는 다른 물체 위에서 뱅크(B)를 형성하고, 그것을 기판(P) 위에 배치해도 좋다.
또한, 뱅크(B)의 형성 재료로서는, 예를 들면 아크릴 수지, 폴리이미드 수지, 올레핀 수지, 멜라민 수지 등의 고분자 재료 외, 실리카 등의 무기물을 포함하는 재료를 들 수 있다.
본 발명의 패턴 형성 방법에서는, 뱅크(B)에 의해서 구획된 선형상 영역(A) 의 폭이 부분적(광폭부(As))으로 넓게 형성되어 있으므로 기능액(L)의 배치 시, 이 광폭부(As)에 기능액(L)의 일부가 퇴피(退避)하고, 뱅크(B)로부터의 기능액(L)이 넘쳐흐르는 것을 방지한다.
일반적으로, 선형상 영역에 액체를 배치할 때, 액체의 표면장력의 작용 등에 의해 그 영역으로 액체가 유입되기 어렵거나, 그 영역 내에서 액체가 확장되기 힘든 경우가 있다. 이것에 대해서, 본 발명의 패턴 형성 방법에서는, 선폭에 차가 설치되어 있는 부분에서의 액체의 움직임이 유인이 되고, 선형상 영역(A)으로의 기능액(L)의 유입 또는 선형상 영역(A) 내에서의 기능액(L)의 확장이 촉진되고, 뱅크(B)로부터의 기능액(L)의 넘쳐흐름이 방지된다. 또한, 기능액(L)의 배치에 즈음하여, 선형상 영역(A)에 대한 기능액의 배치량이 적합하게 설정되는 것은 말할 필요도 없다.
이와 같이, 본 발명의 패턴 형성 방법에서는, 기능액(L)의 배치 시의 뱅크(B)로부터의 기능액(L)의 넘쳐흐름이 방지되므로, 패턴(F)이 원하는 형상으로 정확하게 형성된다. 따라서, 가는 선형상 패턴(F)을, 정밀도 좋게 안정적으로 형성할 수 있다.
여기서, 뱅크(B)에 의해서 구획되는 선형상 영역(A)에서, 광폭부(As)의 폭(Wp)은 다른 부분의 폭(W)의 110∼500%인 것이 바람직하다. 이에 따라, 기능액의 배치 시의 뱅크로부터의 기능액이 넘쳐흐르는 것이 확실히 방지된다. 또한, 상기 비율이 110%미만이면, 폭의 넓은 부분에 기능액이 충분히 퇴피하지 않을 우려가 있으므로 바람직하지 않다. 또한, 500%를 넘으면, 기판 위의 스페이스의 유효 이용 을 도모함에 바람직하지 않다.
또한, 선형상 영역(A)의 형상은 도 1에 도시한 것으로 한정하지 않고 다른 형상이라도 좋다. 선형상 영역(A)에서의 광폭부(As)의 개수와 크기, 배치 위치, 배치 피치 등은 패턴의 재질과 폭, 또는 요구 정밀도에 따라 적절하게 설정된다.
도 2의 (a), (b)는 선형상 영역(A)의 다른 형태예를 나타내고 있다.
도 1에 나타낸 선형상 영역(A)에서는, 광폭부(As)는 다른 부분에 비해서 선형상 영역(A)의 중심축의 양쪽에 폭이 넓어지고 있는데 대해, 도 2의 (a)에 나타낸 선형상 영역(A2)에서는, 광폭부(As1, As2)는 선형상 영역(A2)의 중심축의 한쪽으로 넓어지고 있다.
또한, 선형상 영역(A2)의 축 방향을 따라서, 선형상 영역(A2)의 중심축의 한쪽으로 넓어진 광폭부(As1)와, 다른 쪽으로 넓어진 광폭부(As2)가 교대로 형성되어 있다.
또한, 도 1에 나타낸 선형상 영역(A)에서는, 광폭부(As)의 가장자리가 직사각형 형상으로 형성되어 있는데 대해, 도 2의 (b)에 나타낸 선형상 영역(A3)에서는 광폭부(As)의 가장자리가 삼각형 형상으로 형성되어 있다. 또한, 광폭부(As)의 가장자리가 원호 형상으로 형성되어도 좋다.
또한, 도 3은 광폭부(As)가 형성되는 위치의 예를 나타내는 도면이다.
도 3에서, 광폭부(As)는 패턴끼리(F 및 F2) 교차하는 부분에 설치되어 있다. 즉, 선형상 영역(A)은 다른 패턴(F2)이 형성되는 영역과 교차하는 부분에서 부분적으로 폭이 넓게 형성되어 있다. 이에 따라, 기판 위의 스페이스의 유효 이용이 도 모된다. 또한, 도 3에서 패턴(F)은 예를 들면 TFT 구조에서의 게이트선으로서 이용되고, 패턴(F2)은 예를 들면 TFT 구조에서의 소스선(데이터선)으로서 이용된다.
또한, 도 4는 광폭부(As)가 형성되는 위치의 다른 예를 나타내는 도면이다.
도 4에서, 광폭부(As)는 막 패턴끼리(F 및 F2) 교차하는 부분 이외에 설치되어 있다. 즉, 선형상 영역(A)은 다른 막 패턴(F2)이 형성되는 영역과 교차하는 부분이 부분적으로 폭이 좁게 형성되어 있다. 이에 따라, 막 패턴의 교차부에 용량이 축적되지 않고, 디바이스 특성의 향상을 도모할 수 있다. 또한, 도 4에서 막 패턴(F)은 예를 들어 TFT 구조에서의 게이트선으로서 이용되고, 막 패턴(F2)은 예를 들어 TFT 구조에서의 소스선(데이터선)으로서 이용된다.
본 발명에서의 기판(P)으로서는 유리, 석영 유리, Si 웨이퍼, 플라스틱 필름, 금속판 등 각종 기판을 들 수 있다. 또한, 이들 각종 소재 기판의 표면에 반도체막, 금속막, 유전체막, 유기막 등이 하지층으로서 형성된 것도 포함한다.
또한, 본 발명에서의 기능액(L)으로서는, 각종 기능액이 적용되지만, 예를 들면, 도전성 미립자를 포함하는 배선 패턴용 잉크가 이용된다. 또한, 기능액(L)을 뱅크(B)에 의해서 구획된 영역에 배치하는 방법으로서는, 액체방울 토출법, 이른바 잉크젯법을 사용하는 것이 바람직하다. 액체방울 토출법을 사용함으로써, 스핀 코팅법 등의 기타 도포 기술에 비해서, 액체 재료의 소비에 낭비가 적고, 기판 위에 배치하는 기능액의 양이나 위치 제어를 행하기 쉽다고 하는 장점이 있다.
배선 패턴용 잉크는 도전성 미립자를 분산매에 분산시킨 분산액이나 유기은 화합물이나 산화은 나노 입자를 용매(분산매)에 분산한 용액으로 이루어지는 것이 다.
도전성 미립자로서는, 예를 들면 금, 은, 동, 팔라듐 및 니켈 중의 어느 것을 함유하는 금속 미립자 외, 이들 산화물 및 도전성 폴리머나 초전도체의 미립자 등이 이용된다.
이들 도전성 미립자는 분산성을 향상시키기 위해서 표면에 유기물 등을 코팅해서 사용할 수도 있다. 도전성 미립자의 표면에 코팅하는 코팅재로서는, 예를 들면 크실렌, 톨루엔 등의 유기 용제나 구연산 등을 들 수 있다.
도전성 미립자의 입경(粒徑)은 1nm이상, O.1μm이하인 것이 바람직하다. O.1μm보다 크면, 후술하는 액체 토출 헤드의 노즐에 막힘이 생길 우려가 있다. 또한, 1nm보다 작으면, 도전성 미립자에 대한 코팅제의 체적비가 커지고, 얻어지는 막 중의 유기물의 비율이 과다하게 된다.
분산매로서는, 상기한 도전성 미립자를 분산할 수 있는 것으로써, 응집을 일으키지 않는 것이면 특히 한정되지 않는다. 예를 들면, 물 외에 메탄올, 에탄올, 프로파놀, 부탄올 등의 알코올류, n-헵탄, n-옥탄, 데칸, 도데칸, 테트라 데칸, 톨루엔, 크실렌, 시멘, 듀렌, 인덴, 지펜텐, 테트라히드로 나프탈렌, 데카히드로 나프탈렌, 시클로헥실 벤젠 등의 탄화수소계 화합물, 그리고 에틸렌글리콜 디메틸에테르, 에틸렌글리콜 디에틸에테르, 에틸렌글리콜 메틸 에틸에테르, 디에틸렌 글리콜 디메틸에테르, 디에틸렌 글리콜 디에틸에테르, 디에틸렌글리콜 메틸 에틸에테르, 1, 2-디메톡시 에탄, 비스(2-메톡시 에틸)에테르, p-디옥산 등의 에테르계 화합물, 또 프로필렌 카보네이트, γ-부틸로 락톤, N-메틸-2-피롤리돈, 디메틸 폼 아 미드, 디메틸 설폭시드, 시클로헥사논 등의 극성 화합물을 예시할 수 있다. 이들 중, 미립자의 분산성과 분산액의 안정성, 그리고 액체방울 토출법(잉크젯법)으로의 적용이 용이한 점에서, 물, 알코올류, 탄화 수소계 화합물, 에테르계 화합물이 바람직하고, 보다 바람직한 분산매로서는 물, 탄화 수소계 화합물을 들 수 있다.
상기 도전성 미립자의 분산액의 표면장력은 0.02N/m이상, 0.07N/m이하의 범위 내인 것이 바람직하다. 액체방울 토출법에서 액체를 토출할 때, 표면장력이 0.02N/m미만이면, 잉크 조성물의 노즐면에 대한 습윤성이 증대하기 때문에 비행 휨이 생기기 쉽게 되고, 0.07N/m을 넘으면 노즐 선단에서의 메니스커스의 형상이 안정되지 않기 때문에 토출량이나, 토출 타이밍의 제어가 곤란하게 된다. 표면장력을 조정하기 위해, 상기 분산액에는 기판과의 접촉각을 크고 저하시키지 않는 범위에서 불소계, 실리콘계, 비이온계 등의 표면장력 조절제를 미량 첨가하면 좋다. 비이온계 표면장력 조절제는 액체의 기판으로의 습윤성을 향상시키고, 막의 레벨링성을 개량하고, 막의 미세한 요철 발생 등의 방지에 도움이 되는 것이다. 상기 표면장력 조절제는 필요에 따라 알코올, 에테르, 에스테르, 케톤 등의 유기 화합물을 포함해도 좋다.
상기 분산액의 점도는 1mPaㆍs이상, 50mPaㆍs이하인 것이 바람직하다. 액체방울 토출법을 이용하여 액체 재료를 액체방울로서 토출할 때, 점도가 1mPaㆍs보다 작은 경우에는 노즐 주변부가 잉크의 유출에 의해 오염되기 쉽고, 또한 점도가 50mPaㆍs보다 큰 경우는 노즐 구멍에서의 막힘 빈도가 높아지고 원활한 액체방울의 토출이 곤란해진다.
액체방울 토출법의 토출 기술로서는, 대전 제어 방식, 가압 진동 방식, 전기 기계 변환식, 전기 열변환 방식, 정전 흡인 방식 등을 들 수 있다. 대전 제어 방식은 재료에 대전 전극으로 전하를 부여하고, 편향 전극으로 재료의 비상 방향을 제어해 노즐로부터 토출시키는 것이다. 또한, 가압 진동 방식은 재료에 3Okg/㎠정도의 초고압을 인가해서 노즐 선단 쪽에 재료를 토출시키는 것이며, 제어 전압을 걸지 않는 경우에는 재료가 직진해서 노즐로부터 토출되고, 제어 전압을 걸면 재료 사이에 정전적인 반발이 일어나, 재료가 비산하여 노즐로부터 토출되지 않는다. 또한, 전기 기계 변환 방식은 피에조 소자(압전소자)가 펄스적인 전기 신호를 받아 변형하는 성질을 이용한 것으로써, 피에조 소자가 변형함으로써 재료를 저장한 공간에 가요 물질을 통하여 압력을 주고, 이 공간으로부터 재료를 압출하여 노즐로부터 토출시키는 것이다.
또한, 전기 열변환 방식은 재료를 저장한 공간 내에 설치한 히터에 의해, 재료를 급격하게 기화시켜 버블(거품)을 발생시키고, 버블의 압력에 의해 공간 내의 재료를 토출시키는 것이다. 정전 흡인 방식은 재료를 저장한 공간 내에 미세 압력을 가하고, 노즐에 재료의 메니스커스를 형성하고, 이 상태로 정전 인력을 가하고나서 재료를 인출하는 것이다. 또한, 이 외에, 전장(電場)에 의한 유체의 점성 변화를 이용하는 방식이나, 방전 불꽃으로 튀게 하는 방식 등의 기술도 적용 가능하다. 액체방울 토출법은 재료의 사용에 낭비가 적고, 게다가 원하는 위치에 원하는 양의 재료를 적합하게 배치할 수 있는 장점을 갖는다. 또한, 액체방울 토출법에 의해 토출되는 액상 재료(유동체)의 한 방울의 양은 예를 들면 1∼300 나노 그램이 다.
본 발명의 패턴 형성 방법에서는, 상술한 배선 패턴용 잉크를 사용함으로써, 도전성을 갖는 패턴을 형성할 수 있다. 이 도전성의 패턴은 배선으로서 각종 디바이스에 적용된다.
도 5는 본 발명의 패턴 형성 방법에 이용되는 장치의 일례로서, 액체방울 토출법에 의해 기판 위에 액체 재료를 배치하는 액체방울 토출 장치(잉크젯 장치)(IJ)의 개략 구성을 나타내는 사시도이다.
액체방울 토출 장치(IJ)는 액체방울 토출 헤드(1)와, X축 방향 구동축(4)과, Y축 방향 가이드 축(5)과, 제어 장치(CONT)와, 스테이지(7)와, 클리닝 기구(8)와, 기대(9)와, 히터(15)를 구비하고 있다.
스테이지(7)는 이 액체방울 토출 장치(IJ)에 의해 잉크(액체 재료)를 설치하는 기판(P)을 지지하는 것으로, 기판(P)을 기준 위치에 고정하는 고정 기구(도시 생략)를 구비하고 있다. ·
액체방울 토출 헤드(1)는 복수의 토출 노즐을 구비한 멀티 노즐 타입의 액체방울 토출 헤드이며, 길이 방향과 X축 방향을 일치시키고 있다. 복수의 토출 노즐은 액체방울 토출 헤드(1)의 하면에 Y축 방향으로 배열하여 일정 간격으로 설치되어 있다. 액체방울 토출 헤드(1)의 토출 노즐로부터는 스테이지(7)에 지지되어 있는 기판(P)에 대해서, 상술한 도전성 미립자를 포함하는 잉크가 토출된다.
X축 방향 구동축(4)에는, X축 방향 구동 모터(2)가 접속되어 있다. X축 방향 구동 모터(2)는 스테핑 모터 등이며, 제어 장치(CONT)로부터 X축 방향의 구동 신호가 공급되면, X축 방향 구동축(4)을 회전시킨다. X축 방향 구동축(4)이 회전하면, 액체방울 토출 헤드(1)는 X축 방향으로 이동한다.
Y축 방향 가이드 축(5)은 기대(9)에 대해서 움직이지 않도록 고정되어 있다. 스테이지(7)는 Y축 방향 구동 모터(3)를 구비하고 있다. Y축 방향 구동 모터(3)는 스테핑 모터 등이며, 제어 장치(CONT)로부터 Y축 방향의 구동 신호가 공급되면, 스테이지(7)를 Y축 방향으로 이동한다.
제어 장치(CONT)는 액체방울 토출 헤드(1)로 액체방울의 토출 제어용의 전압을 공급한다. 또한, X축 방향 구동 모터(2)에 액체방울 토출 헤드(1)의 X축 방향의 이동을 제어하는 구동 펄스 신호를, Y축 방향 구동 모터(3)에 스테이지(7)의 Y축 방향의 이동을 제어하는 구동 펄스 신호를 공급한다.
클리닝 기구(8)는 액체방울 토출 헤드(1)를 클리닝하는 것이다. 클리닝 기구(8)에는, Y축 방향의 구동 모터(도시 생략)가 구비되어 있다. 이 Y축 방향의 구동 모터의 구동에 의해, 클리닝 기구(8)는 Y축 방향 가이드 축(5)을 따라 이동한다. 클리닝 기구(8)의 이동도 제어 장치(CONT)에 의해 제어된다.
히터(15)는 여기에서는 램프 어닐링에 의해 기판(P)을 열처리하는 수단이며, 기판(P) 위에 도포된 액체 재료에 포함되는 용매의 증발 및 건조를 행한다. 이 히터(15)의 전원의 투입 및 차단도 제어 장치(CONT)에 의해 제어된다.
액체방울 토출 장치(IJ)는 액체방울 토출 헤드(1)와 기판(P)을 지지하는 스테이지(7)를 상대적으로 주사하면서 기판(P)에 대해서 액체방울을 토출한다. 여기서, 이하의 설명에서, X축 방향을 주사 방향, X축 방향과 직교하는 Y축 방향을 비 주사 방향으로 한다. 따라서, 액체방울 토출 헤드(1)의 토출 노즐은 비주사 방향인 Y축 방향으로 일정 간격으로 배열하여 설치되어 있다. 또한, 도 5에서는 액체방울 토출 헤드(1)는 기판(P)의 진행 방향에 대하여 직각으로 배치되어 있지만, 액체방울 토출 헤드(1)의 각도를 조정하고, 기판(P)의 진행 방향에 대해서 교차하도록 해도 좋다. 이와 같이 하면, 액체방울 토출 헤드(1)의 각도를 조정함으로써, 노즐 사이의 피치를 조절할 수 있다. 또한, 기판(P)과 노즐면의 거리를 임의로 조절할 수 있도록 해도 좋다.
도 6은 피에조 방식에 의한 액체 재료의 토출 원리를 설명하기 위한 도면이다.
도 6에서, 액체 재료(배선 패턴용 잉크, 기능액)를 수용하는 액체실(21)에 인접해서 피에조 소자(22)가 설치되어 있다. 액체실(21)에는, 액체 재료를 수용하는 재료 탱크를 포함하는 액체 재료 공급계(23)를 통하여 액체 재료가 공급된다.
피에조 소자(22)는 구동 회로에 접속되어 있고, 이 구동 회로(24)를 통해서 피에조 소자(22)에 전압을 인가하고, 피에조 소자(22)를 변형시킴으로써 액체실(21)이 변형하고, 노즐(25)로부터 액체 재료가 토출된다. 이 경우, 인가전압의 값을 변화시킴으로써, 피에조 소자(22)의 왜곡량이 제어된다. 또한, 인가전압의 주파수를 변화시킴으로써, 피에조 소자(22)의 왜곡 속도가 제어된다.
피에조 방식에 의한 액체방울 토출은 재료에 열을 가하지 않기 때문에, 재료 조성에 영향을 주기 어렵다고 하는 장점을 갖는다.
다음으로, 본 발명의 패턴 형성 방법의 실시예의 일례로서, 기판 위에 도전 막 배선을 형성하는 방법에 대해서 도 7의 (a)∼(e)를 참조해 자세하게 설명한다.
본 실시예에 따른 패턴 형성 방법은 상술한 배선 패턴용의 잉크(배선 패턴 형성 재료)를 기판 위에 배치하고, 그 기판 위에 배선용의 도전 패턴을 형성하는 것으로, 뱅크 형성 공정, 잔사 처리 공정, 발액화 처리 공정, 재료 배치 공정 및 중간 건조 공정, 소성(燒成) 공정으로 개략 구성된다.
이하, 각 공정마다 상세하게 설명한다.
(뱅크 형성 공정)
뱅크는 구획 부재로서 기능하는 부재이며, 뱅크의 형성은 리소그래피법이나 인쇄법 등, 임의의 방법으로 할 수 있다. 예를 들면, 리소그래피법을 사용하는 경우에는, 스핀 코팅, 스프레이 코팅, 롤 코팅, 다이 코팅, 딥 코팅 등 소정 방법으로, 도 7의 (a)에 나타내는 바와 같이 기판(P) 위에 뱅크의 높이에 맞추어 뱅크의 형성 재료(31)를 도포하고, 그 위에 레지스트 층을 도포한다. 또한, 뱅크 형상(배선 패턴)에 맞추어 마스크를 시행하여 레지스트를 노광ㆍ현상함으로써 뱅크 형상에 맞춘 레지스트를 남긴다. 마지막으로 에칭하여 마스크 이외의 부분의 뱅크 재료를 제거한다. 또한, 하층이 무기물 또는 유기물로 기능액에 대해 친액성을 나타내는 재료로써, 상층이 유기물로 발액성을 나타내는 재료로 구성된 2층 이상으로 뱅크(볼록부)를 형성해도 좋다.
이에 따라, 도 7의 (b)에 나타내는 바와 같이 배선 패턴을 형성해야할 영역의 주변을 둘러싸도록, 예를 들면 15μm폭으로 뱅크(B)가 돌출 설치된다.
또한, 본 예에서는, 상기 도 1에 나타내는 바와 같이, 뱅크에 의해서 선형상 영역이 형성되고, 이 선형상 영역의 축 방향에 관한 소정의 위치에, 다른 영역의 폭에 비해서 넓은 폭으로 이루어지는 광폭부(廣幅部)가 형성된다.
또한, 기판(P)에 대해서는, 유기 재료 도포 전에 표면 개질 처리로서, HMDS 처리((CH3)3SiNHSi(CH3)3을 증기 상태로 하여 도포하는 방법)가 시행되고 있지만, 도 7의 (a)∼(e)에서는 그 도시를 생략하고 있다.
(잔사(殘渣) 처리 공정(친액화 처리 공정))
다음으로, 뱅크 사이에서의 뱅크 형성 시의 레지스트(유기물) 잔사를 제거하기 위해서 기판(P)에 대해서 잔사 처리를 한다.
잔사 처리로서는, 자외선을 조사함으로써 잔사 처리를 행하는 자외선(UV) 조사 처리나 대기 분위기 중에서 산소를 처리 가스로 하는 O2 플라즈마 처리 등을 선택할 수 있지만, 여기에서는 O2 플라즈마 처리를 실시한다.
구체적으로는, 기판(P)에 대해 플라즈마 방전 전극으로부터 플라즈마 상태의 산소를 조사함으로써 행한다. O2 플라즈마 처리의 조건으로서는, 예를 들면 플라즈마 파워가 5O∼1000W, 산소 가스 유량이 50∼100ml/min, 플라즈마 방전 전극에 대한 기판(P)의 판 반송 속도가 0.5∼10mm/sec, 기판 온도가 70∼90℃가 된다.
또한, 기판(P)이 유리 기판인 경우, 그 표면은 배선 패턴 형성 재료에 대해서 친액성을 가지고 있지만, 본 실시예와 같이 잔사 처리를 위해서 O2 플라즈마 처리나 자외선 조사 처리함으로써, 기판 표면의 친액성을 높일 수 있다.
(발액화 처리 공정)
계속하여, 뱅크(B)에 대해 발액화 처리를 하여 그 표면에 발액성을 부여한다.
발액화 처리로서는, 예를 들면 대기 분위기 중에서 테트라플루오르메탄을 처리 가스로 하는 플라즈마 처리법(CF4 플라즈마 처리법)을 채용할 수 있다. CF4 플라즈마 처리 조건은 예를 들면 플라즈마 파워가 50∼1000W, 4플루오르화 메탄가스 유량이 50∼100m1/min, 플라즈마 방전 전극에 대한 기판 반송 속도가 0.5∼1020mm/sec, 기판 온도가 70∼90℃가 된다.
또한, 처리 가스로서는, 테트라플루오로메탄(4플루오르화 탄소)에 한정하지 않고, 다른 플루오르카본계 가스를 사용할 수도 있다.
이러한 발액화 처리를 행함으로써, 뱅크(B)에는 이것을 구성하는 수지 중에 불소기가 도입되고, 높은 발액성이 부여된다. 또한, 상술한 친액화 처리로서의 O2 플라즈마 처리는 뱅크(B)의 형성 전에 해도 좋지만, O2 플라즈마에 의한 사전 처리가 되면, 뱅크(B)가 불소화(발액화)되기 쉬운 성질이 있기 때문에, 뱅크(B)를 형성한 후에 O2 플라즈마 처리를 하는 것이 바람직하다.
또한, 뱅크(B)에 대한 발액화 처리에 의해, 먼저 친액화 처리한 기판(P) 표면에 대해 다소는 영향이 있지만, 특히 기판(P)이 유리 등으로 이루어지는 경우에는, 발액화 처리에 의한 불소기의 도입이 일어나기 어렵기 때문에, 기판(P)은 그 친액성, 즉 습윤성이 실질상 손상되는 일은 없다.
또한, 뱅크(B)에 대해서는, 원래 발액성을 갖는 재료(예를 들면 불소기를 갖는 수지 재료)에 의해서 형성함으로써, 그 발액 처리를 생략하도록 해도 좋다.
(재료 배치 공정 및 중간 건조 공정)
다음으로, 앞의 도 5에 나타낸 액체방울 토출 장치(IJ)에 의한 액체방울 토출법을 이용하여, 배선 패턴 형성 재료를, 기판(P) 위의 뱅크(B)에 의해 구획된 영역, 즉 뱅크(B) 사이에 배치한다. 또한, 본 예에서는 배선 패턴용 잉크(기능액(L))로서, 도전성 미립자를 용매(분산매)에 분산시킨 분산액을 토출한다. 여기서 사용되는 도전성 미립자는 금, 은, 동, 팔라듐, 니켈 중 어느 것을 함유하는 금속 미립자 외, 도전성 폴리머나 초전도체의 미립자 등이 사용된다.
즉, 재료 배치 공정에서는, 도 7의 (c)에 나타내는 바와 같이 액체 토출 헤드(1)로부터 기능액(L)을 액체방울로 하여 토출하고, 그 액체방울을 기판(P) 위의 뱅크(B) 사이에 배치한다. 액체방울 토출 조건으로서는, 예를 들면 잉크 중량 7ng/dot, 잉크 속도(토출 속도) 5∼7m/sec로 행한다.
이 때, 뱅크(B)에 의해서 기능액의 배치 영역이 구획되어 있으므로 그 기능액(L)이 기판(P) 위에서 확장되는 것이 저지된다.
또한, 도 7의 (c)에 나타내는 바와 같이 인접하는 뱅크(B) 사이의 폭(W)이 액체방울의 직경 D보다 좁은 경우(즉, 액체방울의 직경(D)이 뱅크(B) 사이의 폭(W)보다 큰 경우), 도 7의 (d)의 2점 쇄선으로 나타내는 바와 같이, 액체방울의 일부가 뱅크(B) 위에 놓인 것으로, 모세관 현상 등에 의해 기능액(L)은 뱅크(B) 사이로 들어간다. 본 예에서는, 뱅크(B)는 발액성이 부여되어 있음으로써, 기능액이 뱅크 (B)에 튕겨져, 뱅크(B) 사이로 보다 확실하게 흘러 들어간다.
또한, 기판(P)의 표면은 친액성이 부여되어 있기 때문에, 뱅크(B) 사이로 흘러 들어온 기능액(L)이 그 구획된 영역 내에서 균일하게 퍼진다. 이에 따라, 토출된 액체방울의 직경(D)보다 좁은 선 폭(W)의 도막(塗膜)이 형성된다.
또한, 본 예에서는 상기 도 1에 나타내는 바와 같이, 선형상 영역의 폭이 부분적으로 넓게 형성되어 있음으로써, 기능액의 배치 시에 이 광폭부에 기능액의 일부가 퇴피하고, 뱅크에서 기능액의 넘쳐흐름이 확실하게 방지됨과 동시에, 그 영역 내에서의 확장이 촉진된다.
(중간 건조 공정)
기판(P)에 기능액을 배치한 뒤, 분산매의 제거 및 막 두께 확보를 위해 필요에 따라 건조 처리를 한다. 건조 처리는 예를 들면 기판(P)을 가열하는 통상의 핫플레이트, 전기로 등에 의한 처리 외에 램프 어닐링에 의해서 할 수도 있다.
램프 어닐링에 사용하는 빛의 광원으로서는, 특히 한정되어 있지 않지만 적외선램프, 크세논램프, YAG 레이저, 아르곤 레이저, 탄산가스 레이저, XeF, XeCl, XeBr, KrF, KrCl, ArF, ArCl 등의 엑시머 레이저 등을 광원으로서 사용할 수 있다. 이들 광원은 일반적으로 출력 10W이상, 5000W이하 범위의 것이 이용되지만, 본 실시예에서는 10OW이상, 100OW이하의 범위로 충분하다.
(소성(燒成) 공정)
토출 공정 후의 건조막은 미립자 사이의 전기적 접촉을 잘 하기 위해서, 분산매를 완전하게 제거할 필요가 있다. 또한, 도전성 미립자의 표면에 분산성을 향 상시키기 위해서 유기물 등의 코팅재가 코팅되어 있는 경우에는 이 코팅재도 제거할 필요가 있다. 이 때문에, 토출 공정 후의 기판에는 열처리 및/또는 광처리가 시행된다.
열처리 및/또는 광처리는 통상 대기 중에서 행하여지지만, 필요에 따라 질소, 아르곤, 헬륨 등의 불활성 가스 분위기 중에서 행할 수도 있다. 열처리 및/또는 광처리의 처리 온도는 분산매의 비점(沸點)(증기압), 분위기 가스의 종류나 압력, 미립자의 분산성이나 산화성 등의 열적 거동, 코팅재의 유무나 양(量), 기재의 내열 온도 등을 고려해 적절히 결정된다.
예를 들면, 유기물로 이루어지는 코팅재를 제거하기 위해서는, 약 300℃에서 소성하는 것이 필요하다. 이 경우, 예를 들면, 뱅크(B) 및 기능액의 건조막 위에 저융점 유리 등을 미리 도포해도 좋다.
또한, 플라스틱 등의 기판을 사용하는 경우에는, 실온 이상 10O℃이하로 행하는 것이 바람직하다.
이상의 공정에 의해 토출 공정 후의 건조막은 미립자 사이의 전기적 접촉이 확보되고, 도 7의 (e)에 나타내는 바와 같이 도전성 막(패턴(F))으로 변환된다.
이상 설명한 것처럼, 본 예의 패턴 형성 방법에서는 뱅크에 의해서 구획된 선형상 영역이 부분적으로 폭이 넓게 형성되어 있으므로, 뱅크에서 기능액이 넘쳐흐르는 것이 확실히 방지됨과 동시에, 그 선형상 영역 내에서의 확장이 촉진된다. 그 때문에, 가는 선형상 패턴이 정밀도 좋고 안정되게 형성된다.
(제 2 실시예)
다음으로, 본 발명의 배선 패턴의 형성 방법의 제 2 실시예에 대해서, 도 8을 참조하면서 설명한다.
도 8은 본 실시예에 따른 배선 패턴의 형성 방법을 설명하기 위한 모식도이다. 여기서, 이하 설명에서 상술한 실시예와 동일 또는 동등한 구성 부분에 대해서는 동일한 부호를 붙이고 그 설명을 간략 또는 생략한다.
도 8에서, 기판(P) 위에는 뱅크(B)에 의해서 제 1 폭(H1)을 갖는 제 1 홈부(34A)(광폭 영역)와, 그 제 1 홈부(34A)에 접속하도록 제 2 폭(H2)을 갖는 제 2 홈부(34B)(협폭 영역)가 형성되어 있다. 제 1 폭(H1)은 토출되는 액체방울 직경보다 크게 형성되어 있다. 제 2 폭(H2)은 제 1 폭(H1)보다도 좁게 되어 있다. 환언하면, 제 2 폭(H2)은 제 1 폭(H1)이하이다. 또한, 제 1 홈부(34A)는 도 8 중, X축 방향으로 연장하도록 형성되고, 제 2 홈부(34B)는 X축 방향과는 다른 방향인 Y축 방향으로 연장하도록 형성되어 있다.
상술한 홈부(34A, 34B)에 패턴(F)을 형성하기 위해서는, 우선 도 9의 (a)에 나타내는 바와 같이, 패턴(F)을 형성하기 위한 배선 패턴 잉크를 포함하는 기능액(L)의 액체방울을 액체방울 토출 헤드(1)에 의해 제 1 홈부(34A)의 소정 위치에 배치한다. 기능액(L)의 액체방울을 제 1 홈부(34A)에 배치할 때에는, 제 1 홈부(34A) 위쪽보다 액체방울 토출 헤드(1)를 사용하여 액체방울을 제 1 홈부(34A)에 토출한다. 본 실시예에서는, 도 9의 (a)에 나타내는 바와 같이 기능액(L)의 액체방울은 제 1 홈부(34A)의 길이 방향(X축 방향)을 따라 소정 간격으로 배치된다. 이 때, 기능액(L)의 액체방울은 제 1 홈부(34A) 중 제 1 홈부(34A)와 제 2 홈부 (34B)가 접속하는 접속부(37) 근방(교차 영역)에도 배치된다.
도 9의 (b)에 나타내는 바와 같이, 제 1 홈부(34A)에 배치된 기능액(L)은 자기 유동에 의해 제 1 홈부(34A) 내에서 습윤 확장된다. 또한, 제 1 홈부(34A)에 배치된 기능액(L)은 자기 유동에 의해 제 2 홈부(34B)에도 습윤 확장된다. 이에 따라, 제 2 홈부(34B) 위에서 직접적으로 제 2 홈부(34B)에 대해서 액체방울을 토출하지 않고, 제 2 홈부(34B)에도 기능액(L)을 배치할 수 있다.
이와 같이, 제 1 홈부(34A)에 기능액(L)을 배치함으로써, 그 제 1 홈부(34A)에 배치된 기능액(L)의 자기(自己) 유동(流動)(모세관 현상)에 의해서 기능액(L)을 제 2 홈부(34B)에 배치할 수 있다. 따라서, 좁은 폭(H2)의 제 2 홈부(34B)에 대해서 뱅크(B) 위에서 기능액(L)의 액체방울을 토출하지 않아도, 넓은 폭(H1)의 제 1 홈부(34A)에 기능액(L)의 액체방울을 토출함으로써, 제 2 홈부(34B)에 기능액(L)을 원활하게 배치할 수 있다. 특히, 제 2 홈부(34B)의 폭(H2)이 좁고, 액체방울 토출 헤드(1)에서 토출된 액체방울 직경(비상 중의 액체방울 직경)이 폭(H2)보다도 작은 경우이더라도, 기능액(L)의 자기 유동에 의해서 제 2 홈부(34B)에 기능액(L)을 원활하게 배치할 수 있다. 또한, 제 2 홈부(34B)의 폭(H2)은 좁기 때문에, 기능액(L)은 모세관 현상에 의해서 제 2 홈부(34B)에 원활하게 배치된다. 따라서, 원하는 형상을 갖는 패턴을 형성할 수 있다. 그래서 좁은 폭의 제 2 홈부(34B)에 기능액(L)을 원활하게 배치할 수 있으므로, 패턴의 세선화(미세화)를 실현할 수 있다. 한편, 제 1 홈부(34A)의 폭(H1)은 넓기 때문에, 제 1 홈부(34A)에 대해서 뱅크(B) 위에서 기능액(L)의 액체방울을 토출해도, 뱅크(B)의 상면 (38)에 기능액(L)의 일 부에 의해 잔사가 남는 불합리를 회피할 수 있다. 따라서, 원하는 특성을 발휘하는 패턴(F)을 안정되게 형성할 수 있다.
또한, 본 실시예에 의하면, 제 1 홈부(34A) 중 제 1 홈부(34A)와 제 2 홈부(34B)가 접속하는 접속부(37) 근방에 기능액(L)이 배치되기 때문에, 기능액(L)이 습윤 확장될 때 용이하게 제 2 홈부(34B)로 흘러들어 가게 할 수 있고, 보다 원활하게 제 2 홈부(34B)에 기능액(L)을 배치할 수 있게 된다.
제 1 홈부(34A) 및 제 2 홈부(34B)에 기능액(L)을 배치한 뒤, 상술한 제 1 실시예와 같이, 중간 건조 공정 및 소성 공정을 거침으로써, 패턴(F)을 형성할 수 있다.
또한, 도 10에 나타내는 바와 같이, 제 2 홈부(34B)에 기능액의 용매만으로 이루어지는 기능액(La)을 토출 배치해 둠으로써 기능액(L)을 위에서 설명한 바와 같이 배치하여도 좋다. 이와 같이 제 2 홈부(34B)에 기능액(L)을 토출 배치해 둠으로써 제 2 홈부(34B)에 기능액(L)이 흘러들기 쉽게 되고, 보다 원활하게 제 2 홈부(34B)에 기능액(L)을 배치할 수 있다. 또한, 기능액(La)은 도전성 미립자를 포함하고 있지 않기 때문에 도전성을 갖고 있지 않다. 이 때문에, 뱅크(B) 위에 기능액(L)의 잔사가 남은 경우라 하더라도 패턴(F)의 원하는 특성을 변화시키는 일은 없다.
또한, 기능액(L)을 배치한 후에 진공 건조 공정을 행하여도 좋다. 진공 건조 공정을 행함으로써 기능액(L)이 진공 흡인되기 때문에, 이 경우에서도 보다 원활하게 제 2 홈부(34B)에 기능액(L)을 배치할 수 있게 된다.
또한, 기능액(L)을 배치한 후에 기능액(L)에 대해서 제 2 홈부(34B)를 향해 가스를 분사해도 좋다. 이와 같이 기능액(L)에 대해서 제 2 홈부(34B)를 향해 가스를 분사함으로써 기능액(L)이 제 2 홈부(34B)에 흘러들어 가기 쉽게 되기 때문에, 이 경우에서도 보다 원활하게 제 2 홈부(34B)에 기능액(L)을 배치할 수 있게 된다.
또한, 도 11에 나타내는 바와 같이 제 1 홈부(34A)와 제 2 홈부(34B)의 접속부(37)를, 제 1 홈부(34A)로부터 제 2 홈부(34B)를 향해 점차 조여드는 것 같은 테이퍼 형상으로 해도 좋다. 이에 따라, 제 1 홈부(34A)에 배치한 기능액(L)을 제 2 홈부(34B)로 원활하게 유입시킬 수 있다.
또한, 도 12에 나타내는 바와 같이, 제 1 홈부(34A)의 연장 방향과 제 2 홈부(34B)의 연장 방향이 다르게 교차하는 형태에서, 제 1 홈부(34A) 중 제 2 홈부(34B) 근방의 영역의 폭(Hl')을 기타 영역의 폭(H1)보다도 국소적으로 좁게 하여도 좋다. 이에 따라서도, 제 1 홈부(34A)에 배치한 기능액(L)을 제 2 홈부(34B)에 원활하게 유입시킬 수 있다. 이 경우에서, 제 1 홈부(34A)를 형성하는 뱅크(B)의 내벽면(Bh)을, 제 2 홈부(34B)를 향해 경사시킴으로써 제 1 홈부(34A)에 배치한 기능액(L)을 제 2 홈부(34B)로 더욱 원활하게 유입시킬 수 있다.
또한, 상술한 각 실시예에서는, 넓은 폭(H1)을 갖는 제 1 홈부(34A)의 연장 방향과 좁은 폭(H2)을 갖는 제 2 홈부(34B)의 연장 방향과는 서로 다르지만, 도 13의 (a), (b)에 나타내는 바와 같이, 넓은 폭(H1)을 갖는 제 1 홈부(34A)의 연장 방향과 좁은 폭(H2)을 갖는 제 2 홈부(34B)의 연장 방향이 같아도 좋다. 그 경우에 서도, 도 13의 (a)에 나타내는 바와 같이 제 1 홈부(34A)에 기능액(L)을 배치함으로써 그 기능액(L)의 자기 유동에 의해서, 도 13의 (b)에 나타내는 바와 같이 기능액(L)을 제 2 홈부(34B)에 배치할 수 있다. 또한, 이 경우에서도 제 1 홈부(34A)와 제 2 홈부(34B)의 접속부(37)를, 제 1 홈부(34A)로부터 제 2 홈부(34B)를 향해 점차 조여지는 것 같은 테이퍼 형상으로 함으로써, 제 1 홈부(34A)에 배치한 기능액(L)을 제 2 홈부(34B)로 원활하게 유입시킬 수 있다.
또한, 제 1 홈부(34A)에 배치한 기능액(L)을 자기 유동에 의해서 제 2 홈부(34B)에 배치할 때, 도 14에 나타내는 바와 같이 제 1 홈부(34A) 중 제 1 홈부(34A)와 제 2 홈부(34B)가 접속하는 접속부(37) 이외의 영역에 제방부(39)를 설치해도 좋다. 도 14에서의 제방부(39)는 제 1 홈부(34A)에 배치한 기능액(L)의 액체방울이다. 즉, 제방부(39)로서 사용하는 기능액(L)의 액체방울은 제 2 홈부(34B)에 유동시키는 것이 아니고, 제 1 홈부(34A) 중 제 1 홈부(34A)와 제 2 홈부(34B)가 접속하는 접속부(37) 근방(교차 영역)을 둘러싸도록 최초로 배치된 액체방울이다. 도 14에서는, 제방부(39)로서 기능하는 최초로 배치되는 액체방울에「1」이 붙여져 있다. 그리고, 제 2 홈부(34B)에 자기 유동에 의해서 배치시키기 위한 기능액(L)은 접속부(37)와 제방부(39) 사이에 배치된다. 이 액체방울에는 「2」가 붙여져 있다. 이렇게 함으로써, 제 1 홈부(34A) 중 접속부(37)와 제방부(39)(액체방울「1」) 사이에 배치된 기능액(L)의 액체방울「2」는 접속부(37) 이외의 방향으로의 유동이 저지되어, 접속부(37) 쪽으로 유동한다. 따라서, 제 2 홈부(34B)로 향하는 기능액(L)의 유량을 증가시킬 수 있고, 액체방울「2」는 접속부(37)를 통하 여 제 2 홈부(34B)로 원활하게 유입된다.
또한, 도 15에 나타내는 바와 같이, 제방부(39)로서 뱅크(B)의 내벽면(Bh)을 사용하도록 해도 좋다.
또한, 도 16에 나타내는 바와 같이, 제 1 홈부(34A)에 제 1 홈부(34A)의 폭(H1) 및 제 2 홈부(34B)의 폭(H2)보다도 좁은 폭(H3)을 갖는 제 3 홈부(34C)가 접속되어 있는 형태에서도, 뱅크(B)의 내벽면(Bh)이 제방부(39)로서 기능하기 때문에, 제 1 홈부(H1)에 배치된 기능액(L)은 제 2 홈부(34B) 및 제 3 홈부(34C)로 원활하게 유입된다.
(박막(薄膜) 트랜지스터)
본 발명의 배선 패턴의 형성 방법은 도 17에 나타내는 것 같은 스위칭 소자로서의 박막 트랜지스터(TFT) 및 그것에 접속하는 배선을 형성할 때 적용 가능하다. 도 17에서, TFT를 갖는 TFT 기판(P) 위에는, 게이트 배선 (40)과, 이 게이트 배선(40)에 전기적으로 접속하는 게이트 전극(41)과, 소스 배선(42)과, 이 소스 배선(42)에 전기적으로 접속하는 소스 전극(43)과, 드레인 전극(44)과 드레인 전극(44)에 전기적으로 접속하는 화소 전극(45)을 구비하고 있다. 게이트 배선(40)은 X축 방향으로 연장하도록 형성되고, 게이트 전극(41)은 Y축 방향으로 연장하도록 형성되어 있다. 또한, 게이트 전극(41)의 폭(H2)은 게이트 배선(40)의 폭(H1)보다도 좁게 되어 있다. 이들 게이트 배선(40) 및 게이트 전극(41)을, 본 발명에 따른 배선 패턴의 형성 방법으로 형성할 수 있다.
또한, 상술한 실시예에서는, 본 발명에 따른 패턴 형성 방법을 사용하여, TFT(박막 트랜지스터)의 게이트 배선을 형성하고 있지만, 소스 전극, 드레인 전극, 화소 전극 등의 다른 구성 요소를 제조하는 것도 가능하다. 이하, TFT를 제조하는 방법에 대해서, 도 18의 (a)∼(d)를 참조하면서 설명한다.
도 18의 (a)에 나타내는 바와 같이, 우선 세정한 유리 기판(610) 상면에, 1 화소 피치의 1/20∼1/10의 홈(61la)을 설치하기 위한 제 1 층째의 뱅크 (611)가, 포토리소그래피법에 의거해 형성된다. 이 뱅크(611)로서는, 형성 후에 광투과성과 발액성을 구비할 필요가 있고, 그 소재로서는 아크릴 수지, 폴리이미드 수지, 올레핀 수지, 멜라민 수지 등의 고분자 재료가 매우 적합하게 이용된다.
이 형성 후의 뱅크(611)에 발액성을 갖게 하기 위해서, CF4 플라즈마 처리 등(불소 성분을 갖는 가스를 이용한 플라즈마 처리)을 실시할 필요가 있지만, 대신에 뱅크(611)의 소재 자체에 미리 발액 성분(불소기 등)을 충전하여 두어도 좋다. 이 경우에는, CF4 플라즈마 처리 등을 생략할 수 있다.
이상과 같이, 발액화된 뱅크(611)의 토출 잉크에 대한 접촉각으로서는 40˚이상, 또한 유리면의 접촉각으로서는 10˚이하를 확보하는 것이 바람직하다. 즉, 본 발명자들이 시험에 의해 확인한 결과, 예를 들면 도전성 미립자(테트라 데칸 용매)에 대한 처리 후의 접촉각은 뱅크(611)의 소재로서 아크릴 수지계를 채용한 경우에는 약 54.0˚(미처리인 경우에는 10˚이하)을 확보할 수 있다. 또한, 이들 접촉각은 플라즈마 파워 550W 하에 4플루오르화 메탄가스를 0.1L(liter)/min으로 공급하는 처리 조건하에서 얻은 것이다.
상기 제 1 층째의 뱅크 형성 공정에 계속되는 게이트 주사 전극 형성 공정에서는, 뱅크(611)에서 구획된 묘화 영역인 상기 홈(61la) 안을 채우도록, 도전성 재료를 포함하는 액체방울을 잉크젯으로 토출함으로써 게이트 주사 전극(612)을 형성한다. 그리고, 게이트 주사 전극(612)을 형성할 때, 본 발명에 따른 패턴의 형성 방법이 적용된다.
이 때의 도전성 재료로서는 Ag, Al, Au, Cu, 팔라듐, Ni, W-Si, 도전성 폴리머 등을 매우 적합하게 채용할 수 있다. 이와 같이 하여 형성된 게이트 주사 전극(612)은 뱅크(611)에서 충분한 발액성이 미리 부여되어 있기 때문에, 홈(611a)에서 미어져 나오지 않고 미세한 배선 패턴을 형성할 수 있다.
이상의 공정에 의해, 기판(610) 위에는, 뱅크(611)와 게이트 주사 전극(612)으로 이루어지는 평탄한 표면을 구비한 제 1 도전층(A1)이 형성된다.
또한, 홈(611a) 내에서의 양호한 토출 결과를 얻기 위해서는, 도 18의 (a)에 나타내는 바와 같이, 이 홈(611a)의 형상으로서 준 테이퍼(토출원을 향해 개방 방향의 테이퍼 형상)를 채용하는 것이 바람직하다. 이에 따라, 토출된 액체방울을 충분히 깊숙한 곳까지 들어가게 할 수 있다.
다음으로, 도 18의 (b)에 나타내는 바와 같이, 플라즈마 CVD 법에 의해 게이트 절연막(613), 활성층(621), 콘택트층(609)의 연속 성막을 행한다. 게이트 절연막(613)으로서 질화 실리콘 막, 활성층(621)으로서 어모퍼스 실리콘 막, 콘택트층(609)으로서 n+형 실리콘 막을 원료 가스나 플라즈마 조건을 변화시킴으로써 형성한다. CVD 법으로 형성하는 경우, 300℃∼350℃의 열 이력이 필요하게 되지만, 무 기계의 재료를 뱅크에 사용함으로써 투명성, 내열성에 관한 문제를 회피할 수 있다.
상기 반도체층 형성 공정에 계속되는 제 2 층째의 뱅크 형성 공정에서는, 도 18의 (c)에 나타내는 바와 같이, 게이트 절연막(613) 상면에, 1화소 피치의 1/20∼1/10이며 또한 상기 홈(611a)과 교차하는 홈(614a)을 설치하기 위한 2 층째의 뱅크(614)를, 포토리소그래피법에 의거해서 형성한다. 이 뱅크(614)로서는, 형성 후에 광투과성과 발액성을 구비할 필요가 있고, 그 소재로서는 아크릴 수지, 폴리이미드 수지, 올레핀 수지, 멜라민 수지 등의 고분자 재료가 매우 적합하게 이용된다.
이 형성 후의 뱅크(614)에 발액성을 갖게 하기 위해서 CF4 플라즈마 처리 등(불소 성분을 갖는 가스를 이용한 플라즈마 처리)을 실시할 필요가 있지만, 대신에 뱅크(614)의 소재 자체에 미리 발액 성분(불소기 등)을 충전해 두는 것으로 해도 좋다. 이 경우에는, CF4 플라즈마 처리 등을 생략할 수 있다.
이상과 같이 하여 발액화된 뱅크(614)의, 토출 잉크에 대한 접촉각으로서는, 40˚이상을 확보하는 것이 바람직하다.
상기 제 2 층째의 뱅크 형성 공정에 계속되는 소스ㆍ드레인 전극 형성 공정에서는, 뱅크(614)로 구획된 묘화 영역인 상기 홈(614a) 안을 메우도록 도전성 재료를 포함하는 액체방울을 잉크젯으로 토출함으로써, 도 18의 (d)에 나타내는 바와 같이 상기 게이트 주사 전극(612)에 대해서 교차하는 소스 전극(615) 및 드레인 전극(616)이 형성된다. 또한, 소스 전극(615) 및 드레인 전극(616)을 형성할 때에, 본 발명에 따른 패턴의 형성 방법이 적용된다.
이 때의 도전성 재료로서는, Ag, Al, Au, Cu, 팔라듐, Ni, W-Si, 도전성 폴리머 등이 매우 적합하게 채용 가능하다. 이와 같이 하여 형성된 소스 전극(615) 및 드레인 전극(616)은 뱅크(614)로 충분한 발액성이 미리 부여되어 있으므로, 홈(614a)에서 밀려 나오지 않고 미세한 배선 패턴을 형성하는 것이 가능하게 되어 있다.
또한, 소스 전극(615) 및 드레인 전극(616)을 배치한 홈(614a)을 매립하도록 절연 재료(617)가 배치된다. 이상의 공정에 의해, 기판(610) 위에는, 뱅크(614)와 절연 재료(617)로 이루어지는 평탄한 표면(620)이 형성된다.
또한, 절연 재료(617)에 컨택트홀(619)을 형성함과 동시에, 표면(620) 위에 패터닝된 화소 전극(ITO)(618)을 형성하고, 컨택트홀(619)을 통하여 드레인 전극(616)과 화소 전극(618)을 접속함으로써 TFT가 형성된다.
(전기 광학 장치)
다음으로, 본 발명의 전기 광학 장치의 일례인 액정 표시 장치에 대해서 설명한다.
도 19는 본 발명에 따른 액정 표시 장치에 관하여, 각 구성 요소와 함께 나타내는 대향 기판 쪽에서 본 평면도이며, 도 20은 도 18의 H-H'선을 따르는 단면도이다.
도 21은 액정 표시 장치의 화상 표시 영역에서 매트릭스 형상으로 형성된 복수의 화소에서의 각종 소자, 배선 등의 등가 회로도이며, 도 22는 액정 표시 장치 의 부분 확대 단면도이다. 또한, 이하의 설명에 이용한 각 도면에서는, 각 층이나 각 부재를 도면 상에서 인식 가능한 정도의 크기로 하기 위해, 각 층이나 각 부재마다 축척을 달리하고 있다.
도 19 및 도 20에서, 본 실시예의 액정 표시 장치(전기 광학 장치)(100)는 쌍을 이루는 TFT 어레이 기판(10)과 대향 기판(20)이 광경화성의 밀봉재인 실링재(52)에 의해서 접합되고, 이 실링재(52)에 의해서 구획된 영역 내에 액정(50)이 봉입, 유지되어 있다. 실링재(52)는 기판면 내의 영역에서 닫힌 프레임 형상으로 형성되어 있고, 액정 주입구를 구비하지 않고, 밀봉재에서 밀봉된 흔적이 없는 구성으로 되어 있다.
실링재(52)의 형성 영역의 내측의 영역에는, 차광성 재료로 이루어지는 주변 차단막(53)이 형성되어 있다. 실링재(52)의 외측 영역에는, 데이터선구동 회로(201) 및 실장 단자(202)가 TFT 어레이 기판(10)의 한 변을 따라 형성되어 있고, 이 한 변에 인접하는 2변을 따라서 주사선 구동 회로(204)가 형성되어 있다. TFT 어레이 기판(10)이 남는 한 변에는, 화상 표시 영역의 양쪽에 설치된 주사선 구동 회로(204) 사이를 접속하기 위한 복수의 배선(205)이 설치되어 있다. 또한, 대향 기판(20)의 코너부의 적어도 1개소에서는, TFT 어레이 기판(10)과 대향 기판(20)과의 사이에서 전기적 도통을 취하기 위한 기판 사이 도통재(206)가 배열 설치되어 있다.
또한, 데이터선 구동 회로(201) 및 주사선 구동 회로(204)를 TFT 어레이 기판(10) 위에 형성하는 대신에, 예를 들면 구동용 LSI가 실장된 TAB(Tape Automated Bonding)기판과 TFT 어레이 기판(10)의 주변부에 형성된 단자 그룹을 이방성 도전막을 통하여 전기적 및 기계적으로 접속하도록 해도 좋다. 또한, 액정 표시 장치(100)에서는, 사용할 액정(50)의 종류, 즉 TN(Twisted Nematic)모드, C-TN법, VA방식, IPS방식 모드 등의 동작 모드나, 노멀리 화이트 모드/노멀리 블랙 모드별에 따라서, 위상차판, 편광판 등이 소정의 방향으로 배치되지만, 여기에서는 도시를 생략한다.
또한, 액정 표시 장치(100)를 컬러 표시용으로 구성하는 경우에는, 대향 기판(20)에서, TFT 어레이 기판(10)의 후술할 각 화소 전극에 대향하는 영역에, 예를 들면 적(R), 녹(G), 청(B)의 컬러 필터를 그 보호막과 함께 형성한다.
이러한 구조를 갖는 액정 표시 장치(100)의 화상 표시 영역에서는, 도 21에 나타내는 바와 같이, 복수의 화소(1OOa)가 매트릭스 형상으로 구성되어 있는 동시에, 이들 화소(100a)의 각각에는, 화소 스위칭용 TFT (스위칭 소자)(30)가 형성되어 있고, 화소 신호(S1, S2, …, Sn)를 공급하는 데이터선(6a)이 TFT(30)의 소스에 전기적으로 접속되어 있다. 데이터선(6a)에 기입하는 화소 신호(S1, S2,…, Sn)는 이 순서로 선의 차례로 공급해도 좋고, 서로 인접하는 복수의 데이터선(6a)끼리에 대해서, 그룹마다 공급하도록 해도 좋다. 또한, TFT(30)의 게이트에는 주사선(3a)이 전기적으로 접속되어 있고, 소정의 타이밍으로 주사선(3a)에 펄스적으로 주사 신호(G1, G2, …. Gm)를 이 순서로 선의 차례로 인가하도록 구성되어 있다.
화소 전극(19)은 TFT(30)의 드레인에 전기적으로 접속되어 있고, 스위칭 소자인 TFT(30)를 일정 기간만 온 상태로 함으로써, 데이터선(6a)으로부터 공급되는 화소 신호(S1, S2, …, Sn)를 각 화소에 소정 타이밍으로 기록한다. 이와 같이 하여 화소 전극(19)을 통하여 액정에 기록된 소정 레벨의 화소 신호(S1, S2,…, Sn)는 도 20에 나타내는 대향 기판(20)의 대향 전극(121) 사이에서 일정 기간 유지된다. 또한, 유지된 화소 신호(S1, S2,…, Sn)가 리크하는 것을 막기 위해서, 화소 전극(19)과 대향 전극(121)사이에 형성되는 액정 용량과 병렬로 축적 용량(60)이 부가되어 있다. 예를 들면, 화소 전극(19)의 전압은 소스 전압이 인가된 시간보다도 3자리수나 긴 시간만큼 축적 용량(60)에 의해 유지된다. 이에 따라, 전하의 유지 특성은 개선되어, 콘트라스트비가 높은 액정 표시 장치(100)를 실현할 수 있다.
도 22는 보텀 게이트형 TFT(30)를 갖는 액정 표시 장치(100)의 부분 확대 단면도로서, TFT 어레이 기판(10)을 구성하는 유리 기판(P)에는, 상기 패턴 형성 방법에 의해, 도전성 막으로서의 게이트 배선(61)이 형성되어 있다.
게이트 배선(61) 위에는, SiNx로 이루어지는 게이트 절연막(62)을 통하여 어모퍼스 실리콘(a-Si)층으로 이루어지는 반도체층(63)이 적층되어 있다. 이 게이트 배선 부분에 대향하는 반도체층(63)의 부분이 채널 영역으로 되어 있다. 반도체층(63) 위에는, 옴(ohmic) 접합을 얻기 위한 예를 들면 n+형태 a-Si층으로 이루어지는 접합층(64a 및 64b)이 적층되어 있고, 채널 영역의 중앙부에서의 반도체층(63) 위에는, 채널을 보호하기 위한 SiNx로 이루어지는 절연성의 에칭 스톱막(65)이 형성되어 있다. 또한, 이들 게이트 절연막(62), 반도체층(63) 및 에칭 스톱막(65)은 증착(CVD) 후에 레지스트 도포, 감광ㆍ현상, 포토에칭을 시행함으로써 도시된 바와 같이 패터닝 된다.
또한, 접합층(64a, 64b) 및 ITO로 이루어지는 화소 전극(19)도 이와 같이 성막하는 동시에 포토 에칭을 시행함으로써, 도시하는 바와 같이 패터닝 된다. 그리고, 화소 전극(19), 게이트 절연막(62) 및 에칭 스톱막(65) 위에 각각 뱅크(66...)를 돌출 설치하고, 이들 뱅크(66...)사이에 상술한 액체방울 토출 장치(IJ)를 이용하여, 은화합물의 액체방울을 토출함으로써 소스선, 드레인선을 형성할 수 있다.
본 실시예의 액정 표시 장치는 상기 패턴 형성 방법에 의해, 미세화나 세선화가 도모된 도전막이, 정밀도 좋고 안정되게 형성됨으로써, 높은 품질이나 성능을 얻을 수 있다.
또한, 상기 실시예에서는, TFT(30)를 액정 표시 장치(100)의 구동을 위한 스위칭 소자로서 사용하는 구성으로 했지만, 액정 표시 장치 이외에도 예를 들면 유기 EL(전계 발광) 표시 디바이스에 응용이 가능하다. 유기 EL 표시 디바이스는 형광성의 무기 및 유기 화합물을 포함하는 박막을, 음극과 양극으로 사이에 끼운 구성을 갖고, 상기 박막에 전자 및 정공(홀)을 주입해서 여기시킴으로써 여기자(엑시톤)를 생성시켜, 이 엑시톤이 재결합할 때의 빛의 방출(형광ㆍ인광)을 이용하여 발광시키는 소자이다. 또한, 상기의 TFT(30)를 갖는 기판 위에, 유기 EL 표시 소자로 이용되는 형광성 재료 중, 적, 녹 및 청의 각 발광색을 나타내는 재료 즉 발광층 형성 재료 및 정공 주입/전자 수송층을 형성하는 재료를 잉크로 하고, 각각을 패터닝함으로써, 자발광 풀 컬러 EL 디바이스를 제조할 수 있다. 본 발명에서의 디바이스(전기 광학 장치)의 범위에는 이러한 유기 EL 디바이스도 포함하는 것이다.
도 23은 상기 액체방울 토출 장치(IJ)에 의해 일부의 구성 요소가 제조된 유기 EL 장치의 측단면도이다. 도 23을 참조하면서, 유기 EL 장치의 개략 구성을 설명한다.
도 23에서, 유기 EL 장치(401)는 기판(411), 회로 소자부(421), 화소 전극(431), 뱅크부(441), 발광 소자(451), 음극(461)(대향 전극) 및 밀봉 기판(471)으로 구성된 유기 EL 소자(402)로, 플렉서블 기판(도시 생략)의 배선 및 구동 IC(도시 생략)을 접속한 것이다. 회로 소자부(421)는 액티브 소자인 TFT(60)가 기판(411) 위에 형성되고, 복수의 화소 전극(431)이 회로 소자부(421) 위에 정렬해 구성된 것이다. 또한, TFT(60)를 구성하는 게이트 배선(61)이, 상술한 실시예의 배선 패턴의 형성 방법에 의해 형성되어 있다.
각 화소 전극(431) 사이에는 뱅크부(441)가 격자 모양으로 형성되어 있고, 뱅크부(441)에 의해 생긴 오목부 개구(444)에, 발광 소자(451)가 형성되어 있다. 또한, 발광 소자(451)는 적색의 발광 소자와 녹색의 발광 소자와 청색의 발광 소자로 이루어져 있고, 이에 따라서 유기 EL 장치(401)는 풀 컬러 표시를 실현하는 것으로 되어 있다. 음극(461)은 뱅크부(441) 및 발광 소자(451)의 상부 전면에 형성되고, 음극(461) 위에는 밀봉용 기판(471)이 적층되어 있다.
유기 EL 소자를 포함하는 유기 EL 장치(401)의 제조 과정은 뱅크부(441)를 형성하는 뱅크부 형성 공정과, 발광 소자(451)를 적절히 형성하기 위한 플라즈마 처리 공정과, 발광 소자(451)를 형성하는 발광 소자 형성 공정과, 음극(461)을 형성하는 대향 전극 형성 공정과, 밀봉용 기판(471)을 음극(461) 위에 적층해서 밀봉 하는 밀봉 공정을 구비하고 있다.
발광 소자 형성 공정은 오목부 개구(444), 즉 화소 전극(431) 위에 정공 주입층(452) 및 발광층(453)을 형성함으로써 발광 소자(451)를 형성하는 것으로써, 정공 주입층 형성 공정과 발광층 형성 공정을 구비하고 있다. 또한, 정공 주입층 형성 공정은 정공 주입층(452)을 형성하기 위한 액상체 재료를 각 화소 전극(431) 위에 토출하는 제 1 토출 공정과, 토출된 액상체 재료를 건조시켜 정공 주입층(452)을 형성하는 제 1 건조 공정을 갖고 있다. 또한, 발광층 형성 공정은 발광층(453)을 형성하기 위한 액상체 재료를 정공 주입층(452) 위에 토출하는 제 2 토출 공정과, 토출된 액상체 재료를 건조시켜 발광층(453)을 형성하는 제 2 건조 공정을 갖고 있다. 또한, 발광층(453)은 전술한 것처럼 적, 녹, 청의 3색에 대응하는 재료에 의해서 3종류의 것이 형성되도록 되어 있고, 따라서 상기 제 2 토출 공정은 3종류의 재료를 각각 토출하기 위해서 3개 공정으로 이루어져 있다.
이 발광 소자 형성 공정에서, 정공 주입층 형성 공정에서의 제 1 토출 공정과, 발광층 형성 공정에서의 제 2 토출 공정에서 상기의 액체방울 토출 장치(IJ)를 사용할 수 있다.
또한, 본 발명에 따른 디바이스(전기 광학 장치)로서는, 상기 외에 PDP(플라즈마 디스플레이 패널)나, 기판 위에 형성된 소면적의 박막에 막면과 평행으로 전류를 흐르게 함으로써, 전자 방출이 생기는 현상을 이용하는 표면 전도형 전자 방출 소자 등에도 적용 가능하다.
도 24는 액정 표시 장치의 다른 실시예를 나타내는 도면이다.
도 24에 나타내는 액정 표시 장치(전기 광학 장치)(901)는 대별하면 컬러의 액정 패널(전기 광학 패널)(902)과, 액정 패널(902)에 접속되는 회로 기판(903)을 구비하고 있다. 또한, 필요에 따라서 백 라이트 등의 조명 장치, 기타 부대(附帶) 기기가 액정 패널(902)에 부설되어 있다.
액정 패널(902)은 실링재(904)에 의해서 접착된 1쌍의 기판(905a) 및 기판(905b)을 갖고, 이들 기판(905a)과 기판(905b) 사이에 형성되는 간극, 이른바 셀 갭에는 액정이 봉입되어 있다. 이들 기판(905a) 및 기판(905b)은 일반적으로는 투광성 재료, 예를 들면 유리, 합성수지 등에 의해서 형성되어 있다. 기판(905a) 및 기판(905b)의 외측 표면에는 편광판(906a) 및 또 다른 1매의 편광판이 접합되어 있다. 또한, 도 24에서는 또 다른 1매의 편광판의 도시를 생략하고 있다.
또한, 기판(905a)의 내측 표면에는 전극(907a)이 형성되고, 기판(905b)의 내측 표면에는 전극(907b)이 형성되어 있다. 이들 전극(907a, 907b)은 스트라이프 형상 또는 문자, 숫자, 기타의 적합한 패턴 형상으로 형성되어 있다. 또한, 이들 전극(907a, 907b)은 예를 들면 ITO(Indium Tin Oxide: 인듐 주석 산화물) 등의 투광성 재료에 의해서 형성되어 있다. 기판(905a)은 기판(905b)에 대해서 돌출된 돌출부를 갖고 이 돌출부에 복수의 단자(908)가 형성되어 있다. 이들 단자(908)는 기판(905a) 위에 전극(907a)을 형성할 때 전극(907a)과 동시에 형성된다. 따라서, 이들 단자(908)는 예를 들면 ITO에 의해서 형성되어 있다. 이들 단자(908)에는, 전극(907a)으로부터 일체로 연장되는 것 및 도전재(도시 생략)를 통하여 전극(907b)에 접속되는 것이 포함된다.
회로 기판(903)에는, 배선 기판(909) 위의 소정 위치에 액정 구동용 IC로서의 반도체 소자(900)가 실장되어 있다. 또한, 도시는 생략하였지만 반도체 소자(900)가 실장되는 부위 이외의 부위의 소정 위치에는 저항, 커패시터, 기타의 칩 부품이 실장되어 있어도 좋다. 배선 기판(909)은 예를 들면 폴리이미드 등의 가소성을 갖는 베이스 기판(911) 위에 형성된 Cu 등의 금속막을 패터닝해 배선 패턴(912)을 형성함으로써 제조되어 있다.
본 실시예에서는, 액정 패널(902)에서의 전극(907a, 907b) 및 회로 기판(903)에서의 배선 패턴(912)이 상기 디바이스 제조 방법에 의해 형성되어 있다.
본 실시예의 액정 표시 장치에 의하면, 전기 특성의 불균일이 해소된 고품질의 액정 표시 장치를 얻을 수 있다.
또한, 전술한 예는 패시브형의 액정 패널이지만, 액티브 매트릭스 형태의 액정 패널로서도 좋다. 즉, 한쪽의 기판에 박막 트랜지스터(TFT)를 형성하고 각 TFT에 대해 화소 전극을 형성한다. 또한, 각 TFT에 전기적으로 접속하는 배선(게이트 배선, 소스 배선)을 상기와 같이 잉크젯 기술을 이용하여 형성할 수 있다. 한편, 대향하는 기판에는 대향 전극 등이 형성되어 있다. 이러한 액티브 매트릭스 형태의 액정 패널에도 본 발명을 적용 할 수 있다.
또한, 본 발명에 따른 디바이스(전기 광학 장치)로서는, 상기 외에 PDP(플라즈마 디스플레이 패널)나, 기판 위에 형성된 소면적의 박막에 막면과 평행하게 전류를 흐르게 함으로써 전자 방출이 생기는 현상을 이용하는 표면 전도형 전자 방출 소자 등에도 적용 가능하다.
(전자 기기)
다음으로, 본 발명의 전자 기기의 구체적인 예에 대해서 설명한다.
도 25의 (a)는 휴대 전화의 일례를 나타낸 사시도이다. 도 25의 (a)에서, 부호 600은 휴대 전화 본체를 나타내며, 부호 601은 상기 실시예의 액정 표시 장치를 구비한 액정 표시부를 나타내고 있다.
도 25의 (b)는 워드프로세서, 퍼스널 컴퓨터 등의 휴대형 정보 처리 장치의 일례를 나타낸 사시도이다. 도 25의 (b)에서, 부호 700은 정보 처리 장치, 부호 701은 키보드 등의 입력부, 부호 703은 정보 처리 본체, 부호 702는 상기 실시예의 액정 표시 장치를 구비한 액정 표시부를 나타내고 있다.
도 25의 (c)는 손목시계형 전자 기기의 일례를 나타낸 사시도이다. 도 25의 (c)에서, 부호 800은 시계 본체를 나타내며, 부호 801은 상기 실시예의 액정 표시 장치를 구비한 액정 표시부를 나타내고 있다.
도 25의 (a)∼(c)에 나타내는 전자 기기는 상기 실시예의 액정 표시 장치를 구비한 것이므로, 높은 품질이나 성능을 얻을 수 있다.
또한, 본 실시예의 전자 기기는 액정 장치를 구비하는 것으로 했지만, 유기 일렉트로루미네선스 발광 표시 장치, 플라즈마형 표시 장치 등 다른 전기 광학 장치를 구비한 전자 기기로 할 수 있다.
다음으로, 본 발명의 패턴의 형성 방법에 의해서 형성되는 패턴을, 안테나 회로에 적용한 예에 대해서 설명한다.
도 26은 본 실시예에 따른 비접촉형 카드 매체를 나타내고 있고, 비접촉형 카드 매체(400)는 카드 기판(402)과 카드 커버(418)로 이루어지는 광체(筐體) 내에, 반도체 집적 회로 칩(408)과 안테나 회로(412)를 내장하고, 도시하지 않은 외부의 송수신기와 전자파 또는 정전 용량 결합이 적어도 한쪽에 의해 전력 공급 또는 데이터 수수(授受)의 적어도 한쪽을 행하도록 되어 있다.
본 실시예에서는, 상기 안테나 회로(412)가 본 발명의 패턴 형성 방법에 근거해서 형성되어 있다. 그 때문에, 상기 안테나 회로(412)의 미세화나 세선화가 도모되고, 높은 품질이나 성능을 얻을 수 있다.
이상, 첨부 도면을 참조하면서 본 발명에 따른 매우 적합한 실시예에 대해서 설명했지만, 본 발명은 그러한 예로 한정되지 않음은 말할 필요도 없다. 상술한 예에서 나타낸 각 구성 부재의 제(諸)형상이나 조합 등은 일례이고, 본 발명의 주지로부터 일탈하지 않는 범위에서 설계 요구 등에 근거하여 각종의 변경이 가능하다.
상술한 바와 같이 본 발명에 따르면, 가는 선형상 패턴을 정밀도 좋고 안정되게 형성할 수 있다.

Claims (22)

  1. 기능액을 기판 위에 배치하여 소정의 패턴을 형성하는 방법으로서,
    상기 기판 위에 뱅크를 형성하는 공정과,
    상기 뱅크에 의해서 구획된 영역에 상기 기능액을 배치하는 공정을 갖고,
    상기 뱅크에 의해 구획된 영역은 부분적으로 폭이 넓게 형성되어 있는 영역과 폭이 좁게 형성되어 있는 영역이 연속적으로 반복하여 접속되는 것을 특징으로 하는 패턴 형성 방법.
  2. 제 1 항에 있어서,
    상기 뱅크에 의해 구획된 영역에서 상기 폭이 넓게 형성되어 있는 영역의 폭은 상기 폭이 좁게 형성되어 있는 영역의 폭의 110∼500%인 것을 특징으로 하는 패턴 형성 방법.
  3. 제 1 항에 있어서,
    상기 영역은 다른 패턴과 교차하는 부분에서 부분적으로 폭이 넓게 형성되는 것을 특징으로 하는 패턴 형성 방법.
  4. 제 1 항에 있어서,
    상기 영역은 다른 패턴과 교차하는 부분에서 부분적으로 폭이 좁게 형성되는 것을 특징으로 하는 패턴 형성 방법.
  5. 제 1 항에 있어서,
    상기 기능액을, 액체방울 토출법을 이용하여 상기 영역에 배치하는 것을 특징으로 하는 패턴 형성 방법.
  6. 제 1 항에 있어서,
    상기 기능액은 도전성 미립자를 포함하는 것을 특징으로 하는 패턴 형성 방법.
  7. 기판에 패턴이 형성되어 이루어지는 디바이스의 제조 방법으로서,
    상기 기판 상에 뱅크를 형성하는 공정과,
    상기 뱅크에 의해 구획된 영역에 기능액을 배치하는 공정을 갖고,
    상기 뱅크에 의해 구획된 영역은 부분적으로 폭이 넓게 형성되어 있는 영역과 폭이 좁게 형성되어 있는 영역이 연속적으로 반복하여 접속되어 있는 것을 특징으로 하는 디바이스의 제조 방법.
  8. 제 7 항에 있어서,
    상기 패턴은 상기 기판 위에 설치된 스위칭 소자의 일부를 구성하는 것을 특징으로 하는 디바이스 제조 방법.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 액티브 매트릭스 기판의 제조 방법으로서,
    기판 위에 게이트 배선을 형성하는 제 1 공정과,
    상기 게이트 배선 위에 게이트 절연막을 형성하는 제 2 공정과,
    상기 게이트 절연막을 통하여 반도체층을 적층하는 제 3 공정과,
    상기 게이트 절연층 위에 소스 전극 및 드레인 전극을 형성하는 제 4 공정과,
    상기 소스 전극 및 상기 드레인 전극 위에 절연 재료를 배치하는 제 5 공정과,
    상기 드레인 전극과 전기적으로 접속하는 화소 전극을 형성하는 제 6 공정을 갖고,
    상기 제 1 공정, 상기 제 4 공정 및 상기 제 6 공정의 적어도 하나의 공정은,
    상기 기판 상에 뱅크를 형성하는 공정과,
    상기 뱅크에 의해 구획된 영역에 기능액을 배치하는 공정을 갖고,
    상기 뱅크에 의해 구획된 영역은 부분적으로 폭이 넓게 형성되어 있는 영역과 폭이 좁게 형성되어 있는 영역이 연속적으로 반복하여 접속되어 있는 것을 특징으로 하는 액티브 매트릭스 기판의 제조 방법.
  13. 기능액을 기판 위에 액체방울 토출법을 사용하여 토출 배치하여 소정의 패턴을 형성하는 방법으로서,
    상기 기판상에, 토출된 액체방울 직경보다 큰 폭을 갖는 광폭 영역과 상기 광폭 영역보다도 좁은 폭을 갖는 협폭 영역이 접속되어 배치되도록 뱅크를 형성하는 공정과,
    상기 광폭 영역에 상기 기능액을 토출하고, 상기 광폭 영역에 상기 기능액을 배치하여 상기 협폭 영역에 상기 기능액을 흘러 들어가게함으로써, 상기 광폭 영역 및 상기 협폭 영역에 상기 기능액을 배치하는 공정을 갖는 것을 특징으로 하는 패턴 형성 방법.
  14. 제 13 항에 있어서,
    상기 뱅크를 형성하는 공정에서는, 상기 광폭 영역과 상기 협폭 영역이 서로 교차하는 교차 영역을 형성하고,
    상기 기능액을 배치하는 공정에서는, 상기 교차 영역에 상기 기능액을 토출하여, 상기 교차 영역에 상기 기능액을 배치하는 것을 특징으로 하는 패턴 형성 방법.
  15. 제 13 항에 있어서,
    상기 뱅크를 형성하는 공정에서는, 상기 광폭 영역과 상기 협폭 영역이 서로 교차하는 교차 영역을 형성하고,
    상기 기능액을 배치하는 공정에서는, 상기 교차 영역을 둘러싸도록 상기 기능액을 토출한 후에, 상기 교차 영역에 상기 기능액을 토출하여, 상기 교차 영역에 상기 기능액을 배치하는 것을 특징으로 하는 패턴 형성 방법.
  16. 제 13 항에 있어서,
    상기 기능액은 도전성 미립자를 포함하는 것을 특징으로 하는 패턴 형성 방법.
  17. 기능액을 기판상에 액체방울 토출법을 이용하여 토출배치하여, 상기 기판상에 패턴이 형성되어 이루어지는 디바이스의 제조 방법으로서,
    상기 기판상에, 토출된 액체방울 직경보다 큰 폭을 갖는 광폭 영역과 상기 광폭 영역보다도 좁은 폭을 갖는 협폭 영역이 접속되어 배치되도록 뱅크를 형성하는 공정과,
    상기 광폭 영역에 상기 기능액을 토출하고, 상기 광폭 영역에 상기 기능액을 배치하여 상기 협폭 영역에 상기 기능액을 흘러 들어가게함으로써, 상기 광폭 영역 및 상기 협폭 영역에 상기 기능액을 배치하는 공정을 갖는 것을 특징으로 하는 디바이스의 제조 방법.
  18. 제 17 항에 있어서,
    상기 패턴은 상기 기판 위에 설치된 스위칭 소자의 일부를 구성하는 것을 특징으로 하는 디바이스의 제조 방법.
  19. 삭제
  20. 삭제
  21. 삭제
  22. 액티브 매트릭스 기판의 제조 방법으로서,
    기판 위에 게이트 배선을 형성하는 제 1 공정과,
    상기 게이트 배선 위에 게이트 절연막을 형성하는 제 2 공정과,
    상기 게이트 절연막을 통하여 반도체층을 적층하는 제 3 공정과,
    상기 게이트 절연층 위에 소스 전극 및 드레인 전극을 형성하는 제 4 공정과,
    상기 소스 전극 및 상기 드레인 전극 위에 절연 재료를 배치하는 제 5 공정과,
    상기 드레인 전극과 전기적으로 접속하는 화소 전극을 형성하는 제 6 공정을 갖고,
    상기 제 1 공정, 상기 제 4 공정 및 상기 제 6 공정의 적어도 하나의 공정은,
    상기 기판상에, 토출된 액체방울 직경보다 큰 폭을 갖는 광폭 영역과 상기 광폭 영역보다도 좁은 폭을 갖는 협폭 영역이 접속되어 배치되도록 뱅크를 형성하는 공정과,
    상기 광폭 영역에 상기 기능액을 토출 배치하여 상기 협폭 영역에 상기 기능액을 흘러 들어가게함으로써, 상기 광폭 영역 및 상기 협폭 영역에 상기 기능액을 배치하는 공정을 갖는 것을 특징으로 하는 액티브 매트릭스 기판의 제조 방법.
KR1020040037318A 2003-05-28 2004-05-25 패턴 형성 방법, 디바이스의 제조 방법, 및 액티브 매트릭스 기판의 제조 방법 KR100620881B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00151284 2003-05-28
JP2003151284 2003-05-28
JP2004124211A JP3788467B2 (ja) 2003-05-28 2004-04-20 パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法
JPJP-P-2004-00124211 2004-04-20

Publications (2)

Publication Number Publication Date
KR20040103316A KR20040103316A (ko) 2004-12-08
KR100620881B1 true KR100620881B1 (ko) 2006-09-14

Family

ID=34106740

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040037318A KR100620881B1 (ko) 2003-05-28 2004-05-25 패턴 형성 방법, 디바이스의 제조 방법, 및 액티브 매트릭스 기판의 제조 방법

Country Status (5)

Country Link
US (2) US7199033B2 (ko)
JP (1) JP3788467B2 (ko)
KR (1) KR100620881B1 (ko)
CN (1) CN100416752C (ko)
TW (1) TWI240596B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100797593B1 (ko) * 2005-11-04 2008-01-28 세이코 엡슨 가부시키가이샤 막패턴 형성 방법, 디바이스, 전기 광학 장치, 및 전자기기
KR101018021B1 (ko) 2007-06-15 2011-03-02 도쿄엘렉트론가부시키가이샤 저유전율 절연막의 데미지 회복 방법 및 반도체 장치의제조 방법

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE519904C2 (sv) * 2000-12-29 2003-04-22 Amc Centurion Ab Tillverkning av antennanordningar
JP4539032B2 (ja) * 2003-05-28 2010-09-08 セイコーエプソン株式会社 膜パターン形成方法及びデバイスの製造方法
US7868957B2 (en) * 2003-12-02 2011-01-11 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device and liquid crystal display device and method for manufacturing the same
US7494923B2 (en) 2004-06-14 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of wiring substrate and semiconductor device
DE102004035075A1 (de) * 2004-07-20 2006-02-16 Basf Ag Verfahren zur Herstellung wässriger Styrol-Butadien-Polymerdispersionen
US7648861B2 (en) * 2004-08-03 2010-01-19 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a semiconductor device including separately forming a second semiconductor film containing an impurity element over the first semiconductor region
JP3807425B2 (ja) * 2004-08-27 2006-08-09 セイコーエプソン株式会社 配線パターン形成方法およびｔｆｔ用ゲート電極の形成方法
JP4399337B2 (ja) 2004-09-13 2010-01-13 株式会社フューチャービジョン 平面パターンを有する基板およびそれを用いた表示装置
JP4643956B2 (ja) * 2004-09-15 2011-03-02 株式会社フューチャービジョン 表示装置の製造方法
JP4096933B2 (ja) * 2004-09-30 2008-06-04 セイコーエプソン株式会社 パターンの形成方法
JP3922280B2 (ja) * 2004-09-30 2007-05-30 セイコーエプソン株式会社 配線パターンの形成方法及びデバイスの製造方法
JP4311342B2 (ja) * 2004-11-24 2009-08-12 セイコーエプソン株式会社 配線パターンの形成方法及びデバイスの製造方法
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI562380B (en) * 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
JP4792228B2 (ja) * 2005-01-28 2011-10-12 シャープ株式会社 表示装置
JP4380552B2 (ja) * 2005-02-04 2009-12-09 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置並びに電子機器
JP2006245526A (ja) * 2005-02-04 2006-09-14 Seiko Epson Corp 膜パターンの形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器
JP2006221059A (ja) * 2005-02-14 2006-08-24 Future Vision:Kk 表示装置用基板およびこの表示装置用基板を用いた画像表示装置
JP4598663B2 (ja) * 2005-03-18 2010-12-15 株式会社フューチャービジョン 表示装置とその製造方法
JP4689322B2 (ja) * 2005-03-31 2011-05-25 シャープ株式会社 線パターン形成方法
EP1720389B1 (en) 2005-04-25 2019-07-03 Brother Kogyo Kabushiki Kaisha Method for forming pattern and a wired board
JP2006332615A (ja) * 2005-04-25 2006-12-07 Brother Ind Ltd パターン形成方法
JP4507978B2 (ja) 2005-05-16 2010-07-21 セイコーエプソン株式会社 膜パターンの形成方法
JP4200981B2 (ja) * 2005-05-16 2008-12-24 セイコーエプソン株式会社 バンク構造、配線パターン形成方法、デバイス、電気光学装置、及び電子機器
KR101219045B1 (ko) 2005-06-29 2013-01-07 삼성디스플레이 주식회사 디스플레이장치 및 그 제조방법
JP2007027588A (ja) * 2005-07-20 2007-02-01 Seiko Epson Corp 膜パターンの形成方法、デバイス、電気光学装置、及び電子機器
JP2007053333A (ja) * 2005-07-20 2007-03-01 Seiko Epson Corp 膜パターンの形成方法、デバイス、電気光学装置、電子機器、及びアクティブマトリクス基板の製造方法
JP4677937B2 (ja) 2005-07-20 2011-04-27 セイコーエプソン株式会社 膜パターンの形成方法、デバイス、電気光学装置、電子機器、及びアクティブマトリクス基板の製造方法
JP2007027589A (ja) * 2005-07-20 2007-02-01 Seiko Epson Corp 膜パターンの形成方法、デバイス、電気光学装置、及び電子機器
JP2007095729A (ja) * 2005-09-27 2007-04-12 Seiko Epson Corp パターン配線、およびパターン配線の形成方法、並びに電気光学装置、電子機器
US7414262B2 (en) 2005-09-30 2008-08-19 Lexmark International, Inc. Electronic devices and methods for forming the same
JP4640093B2 (ja) * 2005-10-06 2011-03-02 セイコーエプソン株式会社 膜パターンの形成方法、デバイスの製造方法
US8129628B2 (en) * 2005-10-31 2012-03-06 Sharp Kabushiki Kaisha Multilayer wiring board and method for manufacturing multilayer wiring board
KR100756461B1 (ko) * 2005-11-03 2007-09-07 엘지전자 주식회사 재료분사에 의한 패턴 형성방법 및 장치
JP4572814B2 (ja) 2005-11-16 2010-11-04 セイコーエプソン株式会社 アクティブマトリクス基板とその製造方法、及び電気光学装置並びに電子機器
JP4816209B2 (ja) * 2006-04-05 2011-11-16 セイコーエプソン株式会社 膜パターン形成方法及びデバイスの製造方法
JP2007286469A (ja) 2006-04-19 2007-11-01 Seiko Epson Corp 膜パターンの形成方法、アクティブマトリクス基板の製造方法、デバイス、電気光学装置、及び電子機器
JP4524680B2 (ja) 2006-05-11 2010-08-18 セイコーエプソン株式会社 半導体装置の製造方法、電子機器の製造方法、半導体装置および電子機器
JP2007329446A (ja) * 2006-05-12 2007-12-20 Seiko Epson Corp 金属配線形成方法、アクティブマトリクス基板の製造方法、デバイス及び電気光学装置並びに電子機器
KR101187205B1 (ko) * 2006-06-09 2012-10-02 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP4297505B2 (ja) * 2006-07-28 2009-07-15 株式会社フューチャービジョン 液晶表示装置
JP5167707B2 (ja) 2006-08-04 2013-03-21 株式会社リコー 積層構造体、多層配線基板、アクティブマトリックス基板、並びに電子表示装置
US8283724B2 (en) 2007-02-26 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Memory element and semiconductor device, and method for manufacturing the same
US9580810B2 (en) * 2007-02-27 2017-02-28 Mitsubishi Materials Corporation Dispersion of metal nanoparticles, method for producing the same, and method for synthesizing metal nanoparticles
US7681301B2 (en) * 2007-03-07 2010-03-23 James Neil Rodgers RFID silicon antenna
JP5151242B2 (ja) * 2007-05-11 2013-02-27 凸版印刷株式会社 光透過性電磁波シールド部材の製造方法
EP2165366B8 (en) * 2007-07-04 2018-12-26 Beijing Xiaomi Mobile Software Co., Ltd. A method for forming a patterned layer on a substrate
JP5251068B2 (ja) 2007-10-17 2013-07-31 株式会社リコー アクティブマトリクス基板及び電子表示装置
GB0724774D0 (en) * 2007-12-19 2008-01-30 Cambridge Display Tech Ltd Organic thin film transistors, active matrix organic optical devices and methods of making the same
WO2010128673A1 (ja) * 2009-05-07 2010-11-11 日本電気硝子株式会社 ガラス基板及びその製造方法
JP5212277B2 (ja) * 2009-07-02 2013-06-19 コニカミノルタホールディングス株式会社 配線パターンの形成方法
JP2011151172A (ja) * 2010-01-21 2011-08-04 Seiko Epson Corp 回路配線形成方法、回路基板、及び配線膜の膜厚が配線膜の幅より大きい回路配線膜
JP2011155035A (ja) * 2010-01-26 2011-08-11 Seiko Epson Corp 回路配線形成方法、回路基板、及び配線膜の膜厚が配線膜の幅より大きい回路配線膜
JP2012191084A (ja) * 2011-03-11 2012-10-04 Ngk Spark Plug Co Ltd 部品実装基板
JP6115008B2 (ja) 2011-06-09 2017-04-19 株式会社リコー 配線部材、および、電子素子の製造方法と、それを用いた配線部材、積層配線、電子素子、電子素子アレイ及び表示装置。
JP2015029031A (ja) 2013-07-02 2015-02-12 株式会社リコー 配線基板、及び配線基板の製造方法
US9738807B2 (en) * 2014-10-08 2017-08-22 Kabushiki Kaisha Toshiba Method of forming pattern and pattern
KR101782501B1 (ko) 2014-12-10 2017-09-27 주식회사 엘지화학 고흡수성 수지의 제조 방법
KR102430819B1 (ko) * 2015-08-19 2022-08-10 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
CN108780946B (zh) * 2016-03-11 2021-01-15 夏普株式会社 扫描天线及扫描天线的检查方法
US9972271B2 (en) * 2016-05-12 2018-05-15 Novatek Microelectronics Corp. Display panel
US20230276685A9 (en) * 2016-08-26 2023-08-31 Najing Technology Corporation Limited Manufacturing method for light emitting device, light emitting device, and hybrid light emitting device
KR102577043B1 (ko) * 2017-12-11 2023-09-08 엘지디스플레이 주식회사 전계발광 표시장치
KR20200066879A (ko) * 2018-12-03 2020-06-11 엘지디스플레이 주식회사 전계발광 표시장치
EP3906758A4 (en) * 2018-12-31 2023-07-12 3M Innovative Properties Company FORMING ELECTRICAL INTERCONNECTIONS USING CAPILLARY MICROFLUIDIC
CN110752248A (zh) * 2019-11-20 2020-02-04 京东方科技集团股份有限公司 显示基板及其制作方法、和显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08327816A (ja) * 1995-03-31 1996-12-13 Canon Inc カラーフィルタの製造方法及び製造装置及びカラーフィルタ及び表示装置及びこの表示装置を備えた装置及び各領域毎における着色状態を均一化させる方法
KR20010009269A (ko) * 1999-07-08 2001-02-05 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
JP2002164635A (ja) * 2000-06-30 2002-06-07 Seiko Epson Corp 導電膜パターンの形成方法および電気光学装置、電子機器

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0561069A (ja) 1991-09-04 1993-03-12 Mitsubishi Electric Corp マトリクス形液晶表示装置
JPH05259300A (ja) 1992-03-13 1993-10-08 Sony Corp 半導体装置
JP3178894B2 (ja) 1992-05-21 2001-06-25 沖電気工業株式会社 半導体装置
JPH06938A (ja) * 1992-06-19 1994-01-11 Shinwa:Kk メタルマスク及びその製造方法
KR100479000B1 (ko) * 1996-05-15 2005-08-01 세이코 엡슨 가부시키가이샤 박막디바이스,액정패널및전자기기및박막디바이스의제조방법
AU9451098A (en) * 1997-10-14 1999-05-03 Patterning Technologies Limited Method of forming an electronic device
CN1293784C (zh) * 1998-03-17 2007-01-03 精工爱普生株式会社 薄膜构图衬底、薄膜形成方法和薄膜元件
JP4741045B2 (ja) 1998-03-25 2011-08-03 セイコーエプソン株式会社 電気回路、その製造方法および電気回路製造装置
JP2000216330A (ja) 1999-01-26 2000-08-04 Seiko Epson Corp 積層型半導体装置およびその製造方法
US6524876B1 (en) 1999-04-08 2003-02-25 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
TW490997B (en) * 2000-03-31 2002-06-11 Seiko Epson Corp Method of manufacturing organic EL element, and organic EL element
JP3625196B2 (ja) 2000-12-28 2005-03-02 セイコーエプソン株式会社 Ｒｆｉｄタグの形成方法、ｒｆｉｄタグの形成装置、スピーカの形成方法、およびスピーカの形成装置
JP2002343953A (ja) 2001-05-11 2002-11-29 Canon Inc 半導体装置および光電変換装置
JP2003317945A (ja) * 2002-04-19 2003-11-07 Seiko Epson Corp デバイスの製造方法、デバイス、及び電子機器
JP4323257B2 (ja) * 2002-09-24 2009-09-02 コニカミノルタホールディングス株式会社 回路基板の製造方法、回路基板及び回路基板の製造装置
JP4123172B2 (ja) * 2003-04-01 2008-07-23 セイコーエプソン株式会社 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
JP2004363560A (ja) * 2003-05-09 2004-12-24 Seiko Epson Corp 基板、デバイス、デバイス製造方法、アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器
JP4103830B2 (ja) * 2003-05-16 2008-06-18 セイコーエプソン株式会社 パターンの形成方法及びパターン形成装置、デバイスの製造方法、アクティブマトリクス基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08327816A (ja) * 1995-03-31 1996-12-13 Canon Inc カラーフィルタの製造方法及び製造装置及びカラーフィルタ及び表示装置及びこの表示装置を備えた装置及び各領域毎における着色状態を均一化させる方法
KR20010009269A (ko) * 1999-07-08 2001-02-05 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
JP2002164635A (ja) * 2000-06-30 2002-06-07 Seiko Epson Corp 導電膜パターンの形成方法および電気光学装置、電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100797593B1 (ko) * 2005-11-04 2008-01-28 세이코 엡슨 가부시키가이샤 막패턴 형성 방법, 디바이스, 전기 광학 장치, 및 전자기기
KR101018021B1 (ko) 2007-06-15 2011-03-02 도쿄엘렉트론가부시키가이샤 저유전율 절연막의 데미지 회복 방법 및 반도체 장치의제조 방법

Also Published As

Publication number Publication date
US7365008B2 (en) 2008-04-29
CN1574207A (zh) 2005-02-02
US20050022374A1 (en) 2005-02-03
TW200427367A (en) 2004-12-01
CN100416752C (zh) 2008-09-03
JP3788467B2 (ja) 2006-06-21
US7199033B2 (en) 2007-04-03
JP2005012181A (ja) 2005-01-13
KR20040103316A (ko) 2004-12-08
US20060286704A1 (en) 2006-12-21
TWI240596B (en) 2005-09-21

Similar Documents

Publication Publication Date Title
KR100620881B1 (ko) 패턴 형성 방법, 디바이스의 제조 방법, 및 액티브 매트릭스 기판의 제조 방법
KR100619486B1 (ko) 박막 패턴의 형성 방법 및 디바이스의 제조 방법
KR100631358B1 (ko) 패턴과 그 형성 방법, 디바이스와 그 제조 방법, 전기광학 장치, 전자 기기 및 액티브 매트릭스 기판의 제조 방법
KR100620880B1 (ko) 막패턴 형성 방법, 디바이스 및 디바이스의 제조 방법,전기 광학 장치, 전자 기기, 및 액티브 매트릭스 기판의제조 방법
KR100726271B1 (ko) 패턴 형성 구조, 패턴 형성 방법, 디바이스 및 전기 광학장치, 전자 기기
KR100728149B1 (ko) 박막 패턴 기판, 디바이스의 제조 방법, 전기 광학 장치 및전자 기기
KR100670985B1 (ko) 디바이스와 그 제조 방법, 액티브 매트릭스 기판의 제조방법 및 전기 광학 장치 및 전자 기기
JP2004363560A (ja) 基板、デバイス、デバイス製造方法、アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器
KR100671813B1 (ko) 박막 패턴 형성 방법, 반도체 장치, 전기 광학 장치, 및전자 기기
KR20060118337A (ko) 뱅크 구조, 배선 패턴 형성 방법, 디바이스, 전기 광학장치, 및 전자 기기
KR100782493B1 (ko) 막 패턴의 형성 방법, 디바이스, 전기 광학 장치, 전자기기, 및 액티브 매트릭스 기판의 제조 방법
KR20060089660A (ko) 막 패턴의 형성 방법, 장치 및 그 제조 방법, 전기 광학장치, 및 전자기기
JP2005013985A (ja) 膜パターン形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器、アクティブマトリクス基板の製造方法、アクティブマトリクス基板
KR100805870B1 (ko) 뱅크 구조, 배선 패턴 형성 방법, 디바이스, 전기 광학장치, 및 전자 기기
JP2005302766A (ja) 膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器、アクティブマトリクス基板の製造方法
KR100733058B1 (ko) 박막 패턴 형성 기판, 디바이스의 제조 방법, 전기 광학장치 및 전자 기기
JP4517583B2 (ja) 線パターン形成方法およびデバイスの製造方法
JP4572868B2 (ja) 配線パターン形成方法、非接触型カード媒体の製造方法、電気光学装置の製造方法及びアクティブマトリクス基板の製造方法
JP4075929B2 (ja) パターン形成方法
KR100820663B1 (ko) 액티브 매트릭스 기판과 그 제조 방법, 전기 광학 장치 및전자 기기
JP2004356320A (ja) 膜パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、並びに電子機器
JP4192674B2 (ja) 薄膜パターン形成方法及びデバイスの製造方法
JP2004311530A (ja) パターン形成方法、デバイスとその製造方法、液晶表示装置の製造方法、プラズマディスプレイパネルの製造方法、有機ｅｌデバイスの製造方法、フィールドエミッションディスプレイの製造方法及び電気光学装置並びに電子機器
JP2007242911A (ja) パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置及び電子機器
JP2007288203A (ja) 薄膜トランジスタ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130801

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140811

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150730

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee