KR100667662B1 - 박막 패턴 형성 방법, 디바이스와 그 제조 방법, 액정표시 장치의 제조 방법, 액정 표시 장치, 액티브 매트릭스기판의 제조 방법, 전기 광학 장치 및 전자기기 - Google Patents

박막 패턴 형성 방법, 디바이스와 그 제조 방법, 액정표시 장치의 제조 방법, 액정 표시 장치, 액티브 매트릭스기판의 제조 방법, 전기 광학 장치 및 전자기기 Download PDF

Info

Publication number
KR100667662B1
KR100667662B1 KR1020040037782A KR20040037782A KR100667662B1 KR 100667662 B1 KR100667662 B1 KR 100667662B1 KR 1020040037782 A KR1020040037782 A KR 1020040037782A KR 20040037782 A KR20040037782 A KR 20040037782A KR 100667662 B1 KR100667662 B1 KR 100667662B1
Authority
KR
South Korea
Prior art keywords
bank
substrate
forming
liquid crystal
electrode
Prior art date
Application number
KR1020040037782A
Other languages
English (en)
Other versions
KR20040103345A (ko
Inventor
우시야마도시히로
히라이도시미츠
미코시바도시아키
기구치히로시
하세이히로노리
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20040103345A publication Critical patent/KR20040103345A/ko
Application granted granted Critical
Publication of KR100667662B1 publication Critical patent/KR100667662B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/02—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the selection of materials, e.g. to avoid wear during transport through the machine
    • G06K19/022—Processes or apparatus therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1258—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61L—METHODS OR APPARATUS FOR STERILISING MATERIALS OR OBJECTS IN GENERAL; DISINFECTION, STERILISATION OR DEODORISATION OF AIR; CHEMICAL ASPECTS OF BANDAGES, DRESSINGS, ABSORBENT PADS OR SURGICAL ARTICLES; MATERIALS FOR BANDAGES, DRESSINGS, ABSORBENT PADS OR SURGICAL ARTICLES
    • A61L2/00—Methods or apparatus for disinfecting or sterilising materials or objects other than foodstuffs or contact lenses; Accessories therefor
    • A61L2/16—Methods or apparatus for disinfecting or sterilising materials or objects other than foodstuffs or contact lenses; Accessories therefor using chemical substances
    • A61L2/23—Solid substances, e.g. granules, powders, blocks, tablets
    • A61L2/238—Metals or alloys, e.g. oligodynamic metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Liquid Crystal (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Public Health (AREA)
  • General Chemical & Material Sciences (AREA)
  • Epidemiology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Animal Behavior & Ethology (AREA)
  • General Health & Medical Sciences (AREA)
  • Medicinal Chemistry (AREA)
  • Veterinary Medicine (AREA)
  • Theoretical Computer Science (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 기능액을 기판상에 도포해서 박막 패턴을 형성하는 방법으로서, 상기 기판에 상기 박막 패턴에 따른 오목부를 형성하는 공정과, 상기 오목부에 상기 기능액을 도포하는 공정을 갖는 것을 특징으로 하는 박막 패턴 형성 방법에 관한 것이다.
게이트 주사 전극, 뱅크, 소스 전극, 소스선 절연막, 스위칭 소자, 비접촉형 카드 매체

Description

박막 패턴 형성 방법, 디바이스와 그 제조 방법, 액정 표시 장치의 제조 방법, 액정 표시 장치, 액티브 매트릭스 기판의 제조 방법, 전기 광학 장치 및 전자기기{METHOD FOR FABRICATING THIN FILM PATTERN, DEVICE AND FABRICATING METHOD THEREFOR, METHOD FOR FABRICATING LIQUID CRYSTAL DISPLAY, LIQUID CRYSTAL DISPLAY, METHOD FOR FABRICATING ACTIVE MATRIX SUBSTRATE, ELECTRO-OPTICAL APPARATUS, AND ELECTRICAL APPARATUS}
도 1은 액체방울 토출장치의 개략사시도,
도 2는 피에조 방식에 의한 액상체의 토출 원리를 설명하기 위한 도면,
도 3은 배선 패턴을 형성하는 수순을 나타내는 도면,
도 4는 배선 패턴을 형성하는 수순을 나타내는 도면,
도 5는 본 발명의 액정 표시 장치의 제조 방법의 1실시형태를 나타내는 도면으로서, 하측 기판에 기판홈을 형성하는 공정을 나타내는 부분사시도,
도 6은 동 제조 방법의 계속을 나타내는 도면으로서, 뱅크를 형성하는 공정을 나타내는 부분사시도,
도 7은 동 제조 방법의 계속을 나타내는 도면으로서, 게이트 주사 전극을 형성하는 공정을 나타내는 부분사시도,
도 8은 동 제조 방법의 계속을 나타내는 도면으로서, 뱅크를 제거하는 공정 을 나타내는 부분사시도,
도 9는 동 제조 방법의 계속을 나타내는 도면으로서, 게이트 주사선 절연막을 형성하는 공정을 나타내는 부분사시도,
도 10은 동 제조 방법의 계속을 나타내는 도면으로서, 뱅크 및 소스 전극을 형성하는 공정을 나타내는 부분사시도,
도 11은 동 제조 방법의 계속을 나타내는 도면으로서, 소스선 절연막을 형성하는 공정을 나타내는 부분사시도,
도 12는 동 제조 방법의 계속을 나타내는 도면으로서, 뱅크를 형성하는 공정을 나타내는 부분사시도,
도 13은 동 제조 방법의 계속을 나타내는 도면으로서, 화소 전극을 형성하는 공정을 나타내는 부분사시도,
도 14는 동 제조 방법에 의해 형성된 다른 부분인 α-Si TFT 디바이스를 나타내는 부분사시도,
도 15는 본 발명의 액정 표시 장치의 제조 방법의 1실시형태를 나타내는 도면으로서, 하측 기판에 기판홈을 형성하는 공정을 나타내는 종단면도,
도 16은 동 제조 방법의 계속을 나타내는 도면으로서, 기판홈 내에 뱅크를 형성하는 공정을 나타내는 종단면도,
도 17은 동 제조 방법의 계속을 나타내는 도면으로서, 게이트 주사 전극 및 게이트 주사선 절연막을 형성하는 공정을 나타내는 종단면도,
도 18은 동 제조 방법의 계속을 나타내는 도면으로서, 게이트 주사선 절연막 상에 뱅크를 형성하는 공정을 나타내는 종단면도,
도 19는 동 제조 방법을 설명하기 위한 도면으로서, (a)는 도 21의 A-A 단면도, (b)는 도 21의 C-C 단면도,
도 20은 동 제조 방법의 계속을 나타내는 도면으로서, 소스 전극 및 소스 주사선 절연막을 형성하는 공정을 나타내는 종단면도,
도 21은 동 제조 방법의 계속을 나타내는 도면으로서, 뱅크 및 화소 전극을 형성하는 공정을 나타내는 종단면도,
도 22는 동 제조 방법에 의해 형성된 다른 부분인 α-Si TFT 디바이스를 나타내는 부분사시도,
도 23은 본 발명의 액정 표시 장치의 제조 방법의 1실시형태를 나타내는 도면으로서, 하측 기판에 1층째의 뱅크를 형성하는 공정을 나타내는 부분사시도,
도 24는 동 제조 방법의 계속을 나타내는 도면으로서, 게이트 주사 전극을 형성하는 공정을 나타내는 부분사시도,
도 25는 동 제조 방법의 계속을 나타내는 도면으로서, 1층째의 절연층을 형성하는 공정을 나타내는 부분사시도,
도 26은 동 제조 방법의 계속을 나타내는 도면으로서, 2층째의 뱅크 및 소스 전극을 형성하는 공정을 나타내는 부분사시도,
도 27은 동 제조 방법의 계속을 나타내는 도면으로서, 2층째의 절연층을 형성하는 공정을 나타내는 부분사시도,
도 28은 동 제조 방법의 계속을 나타내는 도면으로서, 3층째의 뱅크를 형성 하는 공정을 나타내는 부분사시도,
도 29는 동 제조 방법의 계속을 나타내는 도면으로서, 화소 전극을 형성하는 공정을 나타내는 부분사시도,
도 30은 동 제조 방법에 의해 형성된 다른 부분인 α-Si TFT 디바이스를 나타내는 부분사시도,
도 31은 박막 트랜지스터를 제조하는 공정을 설명하기 위한 도면,
도 32는 박막 트랜지스터를 제조하는 공정을 설명하기 위한 도면,
도 33은 박막 트랜지스터를 제조하는 공정을 설명하기 위한 도면,
도 34는 박막 트랜지스터를 제조하는 공정을 설명하기 위한 도면,
도 35는 박막 트랜지스터를 제조하는 공정을 설명하기 위한 도면,
도 36은 박막 트랜지스터를 제조하는 공정을 설명하기 위한 도면,
도 37은 박막 트랜지스터를 제조하는 공정을 설명하기 위한 도면,
도 38은 박막 트랜지스터를 제조하는 공정을 설명하기 위한 도면,
도 39는 액정 표시 장치를 대향 기판 측에서 본 평면도,
도 40은 도 39의 H-H’선에 따른 단면도,
도 41은 액정 표시 장치의 등가회로도,
도 42는 동 액정 표시 장치의 부분 확대 단면도,
도 43은 다른 형태의 액정 표시 장치의 부분 확대 단면도,
도 44는 유기 EL 장치의 부분 확대 단면도,
도 45는 액정 표시 장치의 다른 형태를 나타내는 도면,
도 46은 비접촉형 카드 매체의 분해사시도,
도 47은 본 발명의 전자기기의 구체예를 나타내는 도면,
도 48은 종래의 액정 표시 장치에 있어서의 하측 기판 상의 1화소를 나타내는 부분 확대 사시도.
※ 도면의 주요 부분에 대한 부호의 설명
B …뱅크, P …기판(유리기판), 10 …유리기판(기판), 10a …기판홈, 11 …뱅크(발액부, 제 2 뱅크), 12 …게이트 주사 전극(제 1 도전성 패턴), 13 …게이트 주사선 절연막(제 1 절연층), 14 …뱅크(제 1 뱅크), 15 …소스 전극(제 2 도전성 패턴), 16 …소스선 절연막(제 2 절연층), 30 …TFT(스위칭 소자), 32 …오목부, 33 …배선 패턴(박막 패턴), 100 …액정 표시 장치(전기 광학 장치), 400 …비접촉형 카드 매체(전자기기), 600 …휴대전화 본체(전자기기), 700 …정보 처리 장치(전자기기), 800 …시계 본체(전자기기)
본 발명은, 박막 패턴 형성 방법, 디바이스와 그 제조 방법, 액정 표시 장치의 제조 방법, 액정 표시 장치, 액티브 매트릭스 기판의 제조 방법, 전기 광학 장치 및 전자기기에 관한 것이다.
전자 회로 또는 집적회로 등에 사용되는 배선을 갖는 디바이스 제조에는, 예를 들면 포토리소그래피법이 이용되고 있다. 이 리소그래피법은, 미리 도전막을 도 포한 기판 상에 레지스트라고 불리는 감광재를 도포하고, 회로 패턴을 조사해서 현상하고, 레지스트 패턴에 따라 도전막을 에칭함으로써 박막의 배선 패턴을 형성하는 것이다. 이 리소그래피법은 진공 장치 등의 대규모의 설비와 복잡한 공정을 필요로 하고, 또 재료 사용 효율도 수%정도로 그의 대부분을 폐기하지 않으면 안되어, 제조 비용이 비싸다.
이에 반해, 액체 토출 헤드로부터 액체 재료를 액체방울상태로 토출하는 액체방출 토출법, 소위 잉크젯법을 이용하여 기판 상에 배선 패턴을 형성하는 방법이 제안되어 있다(예를 들면, 특허문헌 1 참조). 이 방법에서는, 금속 미립자 등의 도전성 미립자를 분산시킨 기능액인 배선 패턴용 잉크를 기판에 직접 패턴 도포하고, 그 후 열처리나 레이저 조사를 행하여 박막의 도전막 패턴으로 변환한다. 이 방법에 의하면, 포토리소그래피가 불필요하게 되어, 프로세스가 대폭으로 간단해짐과 동시에, 원재료의 사용량도 적어진다는 장점이 있다.
한편, 노트 퍼스널 컴퓨터, 휴대 전화 등의 휴대 기기의 보급에 수반하여, 얇고 경량인 액정 표시 장치가 폭넓게 이용되고 있다. 이러한 종류의 액정 표시 장치는, 상측 기판 및 하측 기판 사이에 액정층을 삽입한 것으로 되어 있다.
상기 하측 기판의 일례를, 도 48에 나타낸다. 동일 도면에 나타내는 바와 같이, 하측 기판(1)은, 유리 기판(2)과, 이 유리 기판(2)상에 서로 교차하도록 배선된 게이트 주사 전극(3) 및 소스 전극(4)과, 마찬가지로 유리 기판(2)상에 배선된 드레인 전극(5)과, 이 드레인 전극(5)에 접속된 화소 전극(ITO)(6)과, 게이트 주사 전극(3) 및 소스 전극(4) 사이에 개재된 절연층(7)과, 박막 반도체로 이루어 지는 TFT(Thin Film Transistor)(8)을 구비해서 구성되어 있다.
상기 하측 기판(1)에 있어서의 각 금속 배선의 형성에 있어서는, 예를 들면 드라이 프로세스와 포토리소 에칭을 조합한 방법이 종래부터 이용되고 있지만, 드라이 프로세스는 제조 비용이 비교적 비싸고 또한 제조하는 기판 사이즈의 대형화에 대응하기 어렵다고 하는 결점을 가지고 있다. 그래서, 잉크젯을 이용하여 금속 배선을 유리 기판 상에 묘화하는 방법이 채용되고 있다(예를 들면 하기 특허 문헌 2 참조.).
[특허 문헌 1] 미국 특허 5132248호 명세서
[특허 문헌 2] 특개 2002-164635호 공보
그러나, 상술한 바와 같은 종래 기술에는, 이하와 같은 문제가 존재한다.
배선 패턴은, 균일한 면의 기판 상에 도포한 도전성 미립자에 의해 형성되기 때문에, 도전성 미립자로 이루어지는 박막이 기판 표면으로부터 돌출된 상태로 되어, 디바이스의 박형화를 저해하는 하나의 원인으로 되어 버린다.
또, 기판 상에 배선 패턴을 복수층에 걸쳐 형성하는 디바이스에 대해서도, 고집적화를 저해하는 하나의 원인으로 될 우려가 있다.
또, 상기한 어떠한 방법에 있어서도, 완성된 제품으로서는 도 48에 나타낸 바와 같이 많은 요철 형상을 표면에 남기게 되어 있다. 이러한 요철 형상이 비교적 크게 되어 버리면, 액정 표시 장치로서 조립했을 때에 표시 얼룩(뷸균일)을 발생시킬 우려가 있다.
즉, 이 하측 기판(1)은, 그의 상면에 배향막을 형성하고 나서 러빙 처리가 실시되지만, 오목부분과 볼록부분에서 러빙 처리의 실시 정도에 차이가 생겨 버릴 우려가 있다. 이러한 러빙 처리의 불균일화가 생기면, 액정의 배향 규제력에 부분 부분 사이에서 차이가 생겨 버려, 결과적으로 표시 얼룩을 일으키게 된다.
본 발명은, 이상과 같은 점을 고려해서 이루어진 것으로서, 박형화를 실현할 수 있는 박막 패턴 형성 방법, 디바이스와 그 제조 방법, 전기 광학 장치 및 전자기기를 제공하는 것을 목적으로 한다.
또, 본 발명의 다른 목적은, 액정 배향 규제력의 향상에 의해 표시 얼룩의 방지를 달성할 수 있는 수단을 제공하는 것이다.
상기한 목적을 달성하기 위해서 본 발명은, 이하의 구성을 채용하고 있다.
본 발명의 박막 패턴 형성 방법은, 기능액을 기판 상에 도포해서 박막 패턴을 형성하는 방법으로서, 상기 기판에 상기 박막 패턴에 따른 오목부를 형성하는 공정과, 상기 오목부에 상기 기능액을 도포하는 공정을 갖는 것을 특징으로 하는 것이다. 이 경우, 상기 박막 패턴에 따라 상기 기판 상에 뱅크를 돌출해서 설치하는 공정과, 상기 뱅크 사이의 상기 기판에 상기 오목부를 형성하는 공정과, 상기 기능액을 도포한 후에 상기 뱅크를 제거하는 공정을 포함할 수 있다.
따라서, 본 발명에서는, 기판의 오목부내에 박막 패턴을 형성할 수 있으므로, 기판 표면으로부터 돌출시키는 일 없이 배선하는 것이 가능해져, 이 기판을 이용한 디바이스 등을 박형화(薄型化)할 수 있는 동시에, 배선 패턴(박막 패턴)을 적 층할 때에 고집적화를 가능하게 한다. 또, 뱅크를 돌출해서 설치한 후에, 뱅크 사이의 기판에 형성한 오목부에 기능액을 토출(도포)하는 경우에는, 기능액의 액체방울이 주위로 비산하기 어렵게 되어, 소정 형상으로 패터닝을 행하는 것이 가능해진다. 또, 기능액을 도포한 후에 뱅크를 제거하면, 기판의 후형화(厚型化)를 방지할 수 있다.
또한, 뱅크를 돌출해서 설치한 경우에는, 뱅크를 마스크로 해서, 예를 들면 에칭 등에 의해 오목부를 형성하는 것이 바람직하다.
이것에 의해, 별도의 마스크를 제조하거나, 기판 상에 마스크를 세팅하는 작업이 불필요하게 되어, 생산성을 향상시킬 수 있게 된다.
또, 뱅크를 돌출해서 설치한 경우에는, 뱅크에 상기 오목부보다도 높은 발액성(撥液性)을 부여하는 공정을 마련하는 것이 바람직하다.
이것에 의해, 토출된 액체방울의 일부가 뱅크 상에 실리더라도(놓이더라도), 뱅크 표면이 발액성으로 되어 있기 때문에 뱅크로부터 튕겨져, 뱅크 사이의 오목부로 흘러 떨어지게 된다. 따라서, 토출된 기능액이 기판 상의 오목부로 확산되어 대략 균일하게 매립할 수 있다.
또한, 기능액에 도전성 미립자가 포함되는 경우에는, 박막 패턴을 배선 패턴으로 할 수 있어, 각종 디바이스에 응용할 수 있다. 또, 도전성 미립자 이외에, 유기 EL 등의 발광 소자 형성 재료나 R, G, B의 잉크 재료를 이용함으로써 유기 EL 장치나, 컬러 필터를 갖는 액정 표시 장치 등의 제조에도 적용할 수 있다. 또한, 기능액으로서는, 가열 등의 열처리 또는 광조사 등의 광처리에 의해 도전성을 발현 하는 것을 선택하는 것도 가능하다.
한편, 본 발명의 디바이스 제조 방법은, 기판에 박막 패턴이 형성되어 이루어지는 디바이스의 제조 방법으로서, 상기한 박막 패턴 형성 방법에 의해, 상기 기판에 상기 박막 패턴을 형성하는 것을 특징으로 하는 것이다.
이것에 의해 본 발명에서는, 박형이고, 고집적화를 가능하게 하는 디바이스를 얻을 수 있다.
특히, 박막 패턴이 상기 기판 상에 설치된 TFT(박막 트랜지스터) 등의 스위칭 소자의 일부를 구성하는 경우에는, 고집적화된 박형의 스위칭 소자를 얻을 수 있다.
그리고, 본 발명의 전기 광학 장치는, 상기한 디바이스 제조 방법을 이용하여 제조된 디바이스를 구비하는 것을 특징으로 하고 있다.
또, 본 발명의 전자기기는, 상기한 전기 광학 장치를 구비하는 것을 특징으로 하고 있다.
이것에 의해 본 발명에서는, 박형의 전기 광학 장치 및 전자기기를 얻을 수 있게 된다.
또, 본 발명의 디바이스는, 기판에 박막 패턴이 형성되어 이루어지는 디바이스로서, 상기 기판에, 상기 박막 패턴에 따른 오목부가 형성되고, 상기 오목부내에, 상기 박막 패턴이 설치되어 있는 것을 특징으로 하는 것이다.
이것에 의해 본 발명에서는, 기판의 오목부내에 박막 패턴을 형성할 수 있으므로, 기판 표면으로부터 돌출시키는 일 없이 배선하는 것이 가능해져, 이 기판을 이용한 디바이스 등을 박형화 할 수 있는 동시에, 배선 패턴(박막 패턴)을 적층할 때에 고집적화를 가능하게 한다.
박막 패턴으로서는, 상기 기판의 표면에 대해서 비돌출상태로 형성되는 것이 바람직하다.
이것에 의해 본 발명에서는, 더욱 박형화를 가능하게 하는 동시에, 박막 패턴의 표면과 기판 표면을 균일한 면으로 한 경우에는 평탄성이 향상하여, 절연막을 형성하는 등의 후공정이 용이하게 된다.
또, 오목부로서는, 단면 형상이 바닥부를 향해 점차 직경이 확대(확경)되는 역테이퍼 형상으로 형성되어 있는 것이 바람직하다.
이것에 의해 본 발명에서는, 오목부에 형성된 박막 패턴이 기판으로부터 박리되기 어려워져, 디바이스의 품질 저하를 방지할 수 있다.
또한, 박막 패턴이 도선성막으로 형성되는 경우에는, 박막 패턴을 배선 패턴으로 할 수 있어, 각종 디바이스에 응용할 수 있다.
또, 본 발명의 액정 표시 장치의 제조 방법은, 기판에 기판홈을 형성하는 기판홈 형성 공정과, 상기 기판홈을 구획하도록 발액부를 형성하는 발액부 형성 공정과, 상기 기판홈에 도전성 재료를 포함하는 액체방울을 토출해서 제 1 도전성 패턴을 형성하는 제 1 도전성 패턴 형성 공정과, 적어도 상기 제 1 도전성 패턴을 덮도록 제 1 절연층을 형성하는 제 1 절연층 형성 공정과, 상기 제 1 절연층 상에 박막 반도체로 이루어지는 박막 트랜지스터와 광투과성을 갖는 제 1 뱅크를 형성하는 뱅크 형성 공정과, 상기 뱅크에 의해 구획된 묘화 영역에 도전성 재료를 포함하는 액 체방울을 토출해서 제 2 도전성 패턴을 형성하는 제 2 도전성 패턴 형성 공정과, 적어도 상기 제 1 뱅크 및 제 2 도전성 패턴을 덮도록 제 2 절연층을 형성하는 제 2 절연층 형성 공정을 갖는 것을 특징으로 하는 방법을 채용하였다.
이 액정 표시 장치의 제조 방법에 의하면, 제 1 절연층 형성 공정 전의 기판은, 기판홈 내에 제 1 도전성 패턴이 매립된 형태로 되어 있으므로, 평탄한 표면 형상을 이루고 있다. 이 평탄한 표면 상에 제 1 절연층을 형성함으로써, 역시 평탄한 제 1 절연층을 제 1 절연층 형성 공정에서 형성할 수 있다. 또한, 제 2 도전성 패턴 형성 공정에 있어서, 이 평평한 제 1 절연층 상에, 제 1 뱅크와 제 2 도전성 패턴이 일체로 된 1매의 평평한 층이 형성된다.
이 평탄한 층 상에, 제 2 절연층 형성 공정에 있어서 제 2 절연층을 형성함으로써, 역시 평탄한 제 2 절연층을 형성할 수 있다. 즉, 본래라면 제거되었던 제 1 뱅크를 남긴 채로 제 2 절연층을 형성하는 것이므로, 종래보다 요철이 적은 표면 형상을 확보할 수 있게 된다.
이상 설명한 바와 같이, 전체 공정 후의 기판은, 평탄한 표면 형상을 확보할 수 있게 되어 있다. 이것에 의해, 기판에 러빙 처리를 실시할 때에, 그 실시 정도에 불균일이 생기기 어렵게 되기 때문에, 액정 배향 규제력을 향상시켜 표시 얼룩을 방지할 수 있게 된다.
또, 제 1 도전성 패턴 형성 공정에서 형성되는 제 1 도전성 패턴은 기판홈 내에 매립되도록 형성되기 때문에, 기판홈이 없는 기판에 대해서 제 1 도전성 패턴을 형성하는 경우와 비교해서, 완성 후의 기판의 두께 치수를 얇게 하는 것도 가능 해진다.
또한, 상기 액정 표시 장치의 제조 방법에 있어서, 상기 발액부 형성 공정에 있어서, 상기 기판홈을 구획하는 제 2 뱅크를 형성하는 것에 의해 상기 발액부를 형성하고, 상기 제 1 절연층 형성 공정 전에 상기 제 2 뱅크를 제거하도록 해도 좋다.
이 경우, 제 2 뱅크를 형성하는 것에 의해, 상기 제 1 도전성 패턴 형성 공정에서 미세한 제 1 도전성 패턴을 확실하게 형성할 수 있다. 또, 이 제 2 뱅크를, 제 1 도전성 패턴 형성 후에 제거하는 것으로 하고 있으므로, 완성 후의 기판의 두께 치수를 얇게 하는 것도 가능하게 하고 있다.
또, 상기 과제를 해결하기 위해서, 본 발명의 액정 표시 장치는, 한 쌍의 기판 사이에 액정층을 삽입해서 이루어지는 액정 표시 장치로서, 상기 각 기판 중의 한쪽의 기판에 기판홈이 형성되어 이루어지고, 상기 기판홈 내에 제 1 도전성 패턴이 형성되어 이루어지고, 적어도 상기 제 1 도전성 패턴을 덮도록 형성된 절연층과, 상기 절연층의 상면에 설치된, 박막 반도체로 이루어지는 박막 트랜지스터, 광투과성을 갖는 뱅크, 및 상기 뱅크에 의해 구획된 영역에 설치된 제 2 도전성 패턴을 구비하는 것을 특징으로 하는 구성을 채용하였다.
이 액정 표시 장치에 의하면, 상기 한쪽의 기판은, 그 기판홈 내에 제 1 도전성 패턴이 매립된 형태로 되어 있기 때문에, 평탄한 표면 형상을 이루고 있다. 이 평탄한 표면상에 형성된 절연층도, 역시 평탄한 표면 형상을 이룰 수 있다. 또한, 이 평탄한 절연층 상에 형성되는 박막 트랜지스터, 뱅크, 및 제 2 도전성 패턴 도, 역시 평탄한 표면 형상을 이룰 수 있다. 즉, 본래라면 제거되었던 뱅크가 남겨져 있기 때문에, 종래보다 요철이 적은 표면 형상을 확보할 수 있게 된다.
이와 같이, 각 층이 평탄화되어 있으므로, 러빙 처리의 불균일이 방지되어 액정 배향 규제력이 향상하고 있다. 따라서, 표시 얼룩의 방지가 가능한 액정 표시 장치로 되어 있다.
또, 제 1 도전성 패턴이, 유리 기판의 기판홈 내에 매립되도록 형성되어 있기 때문에, 기판홈이 없는 기판에 제 1 도전성 패턴을 형성하는 경우와 비교해서, 기판의 두께 치수를 얇게 하는 것도 가능하게 되어 있다.
또한, 상기 과제를 해결하기 위해서, 본 발명의 액정 표시 장치의 제조 방법은, 기판에 기판홈을 형성하는 기판홈 형성 공정과, 상기 기판홈 내에 제 1 뱅크를 형성하는 제 1 뱅크 형성 공정과, 상기 제 1 뱅크에 의해 구획된 영역에 도전성 재료를 포함하는 액체방울을 토출해서 상기 기판홈 내에 제 1 도전성 패턴을 형성하는 제 1 도전성 패턴 형성 공정을 갖는 것을 특징으로 하는 방법을 채용하였다.
이 액정 표시 장치의 제조 방법에 의하면, 오목한 부분인 기판홈을 제 1 뱅크 및 제 1 도전성 패턴에 의해 매립하여 배선 형성을 행하는 것이므로, 종래보다 요철이 적은 평탄한 표면 형상을 확보할 수 있다. 이것에 의해, 기판에 러빙 처리를 실시할 때에, 그 실시 정도에 불균일이 생기기 어렵게 되기 때문에, 액정 배향 규제력을 향상시켜 표시 얼룩을 방지하는 것이 가능해진다.
또, 제 1 뱅크 및 제 1 도전성 패턴을 기판홈 내에 매립해 버림으로써, 기판홈을 설치하지 않고 제 1 도전성 패턴을 형성하는 경우와 비교해서, 완성 후의 기 판의 두께 치수를 얇게 하는 것도 가능해진다.
또한, 상기 액정 표시 장치의 제조 방법에 있어서, 적어도 상기 제 1 도전성 패턴 및 상기 제 1 뱅크를 절연층에 의해 덮는 제 1 절연층 형성 공정과, 상기 기판홈 내에 박막 반도체로 이루어지는 박막 트랜지스터와 제 2 뱅크를 형성하는 제 2 뱅크 형성 공정과, 상기 제 2 뱅크에 의해서 구획된 영역에 도전성 재료를 포함하는 액체방울을 토출해서 상기 기판홈 내에 제 2 도전성 패턴을 형성하는 제 2 도전성 패턴 형성 공정을 행하도록 해도 좋다.
이 경우, 또한 절연층, 박막 트랜지스터, 제 2 뱅크, 제 2 도선성 패턴도 기판홈 내에 수용해 버리는 것이므로, 더욱 평탄한 표면 형상을 확보할 수 있다. 이것에 의해, 러빙 처리의 실시 정도를 더욱 균질화시킬 수 있어, 더욱 액정 배향 규제력을 향상시켜 표시 얼룩을 방지하는 것이 가능해진다. 또, 완성 후의 기판의 두께 치수를 더욱 얇게 하는 것도 가능하게 하고 있다.
또, 상기 과제를 해결하기 위해서, 본 발명의 액정 표시 장치는, 한 쌍의 기판 사이에 액정층을 삽입해서 이루어지는 액정 표시 장치로서, 상기 각 기판 중의 한쪽의 기판에 기판홈이 형성되어 이루어지고, 상기 기판홈 내에, 뱅크 및 상기 뱅크에 의해서 구획된 영역에 형성된 도전성 패턴을 적어도 1층 구비하는 것을 특징으로 하는 구성을 채용하였다.
이 액정 표시 장치에 의하면, 기판홈 내에, 뱅크 및 도전성 패턴을 매립하도록 해서 배선 형성하고 있으므로, 종래보다 요철이 적은 평탄한 표면 형상을 확보할 수 있다. 이러한 평탄화에 의해, 러빙 처리의 불균일이 방지되어 액정 배향 규 제력이 향상하고 있다. 따라서, 표시 얼룩의 방지가 가능한 액정 표시 장치로 되어 있다.
또, 뱅크 및 도전성 패턴이 기판홈 내에 매립되어 있기 때문에, 기판홈이 없는 기판 표면에 도전성 패턴이 형성되어 있는 종래와 비교해서, 기판의 두께 치수를 얇게 하는 것도 가능하게 되어 있다.
한편, 상기 과제를 해결하기 위해서, 본 발명의 액정 표시 장치의 제조 방법은, 기판의 상면에 광투과성을 갖는 뱅크를 형성하는 뱅크 형성 공정과, 상기 뱅크에 의해 구획된 묘화 영역에 도전성 재료를 포함하는 액체방울을 토출해서 제 1 도전성 패턴을 형성하는 도전성 패턴 형성 공정과, 적어도 상기 뱅크 및 상기 제 1 도전성 패턴을 덮도록 박막 반도체로 이루어지는 박막 트랜지스터와 절연층을 형성하는 절연층 형성 공정을 갖는 것을 특징으로 하는 방법을 채용하였다.
이 액정 표시 장치의 제조 방법에 의하면, 절연층 형성 공정 전의 기판은, 뱅크와 제 1 도전성 패턴이 일체로 되어 1매의 평평한 층을 형성한다. 이 평탄한 층 상에 절연층을 형성함으로써, 역시 평탄한 절연층을 형성할 수 있다.
이와 같이, 본래라면 제거되었던 뱅크를 남긴 채로 절연층을 형성하는 것이므로, 종래보다 요철이 적은 표면 형상을 확보할 수 있게 된다. 이것에 의해, 러빙 처리를 실시했을 때에, 그 실시 정도에 불균일이 생기기 어렵게 되기 때문에, 액정 배향 규제력을 향상시켜 표시 얼룩을 방지하는 것이 가능해진다.
또한, 상기 액정 표시 장치의 제조 방법에 있어서, 상기 절연층 상에, 상기 뱅크 형성 공정, 상기 도전성 패턴 형성 공정, 및 상기 절연층 형성 공정을 행하 여, 상기 제 1 도전성 패턴에 대해서 교차하는 제 2 도전성 패턴을 형성하도록 해도 좋다.
이 경우에 있어서도, 재차 절연층 형성 공정이 행해지기 전의 기판은, 재차 행해진 도전성 패턴 형성 공정에 의해서 형성된 뱅크와 제 2 도전성 패턴이 일체로 되어 1매의 평평한 층을 형성하고 있다. 이 평탄한 층 상에 재차 절연층을 형성함으로써, 역시 평탄한 절연층을 형성할 수 있다.
따라서, 예를 들면 평면에서 본 경우에 교차하는 게이트 주사 전극, 용량선, 소스 전극 및 드레인 전극을, 도전성 패턴에 의해 형성하는 경우, 이들 전극을 형성하기 위한 뱅크를 남긴 채로 절연층을 형성하는 것이므로, 역시, 종래보다 요철이 적은 표면 형상을 확보할 수 있어, 러빙 처리의 실시 정도를 균일화시켜 액정 배향 규제력을 향상시키는 것이 가능해진다.
또한, 상기 액정 표시 장치의 제조 방법에 있어서, 상기 도전성 패턴 형성 공정을 포함하는 금속 배선 형성 공정에 의해, 게이트 주사 전극, 소스 전극, 드레인 전극 및 화소 전극을 형성하도록 해도 좋다.
이 경우, 도전성 재료를 포함하는 액체방울의 토출에 의해, 게이트 배선, 소스 배선, 드레인 배선 및 화소 전극을 형성하는 것이기 때문에, 금속 배선 형성 공정에 필요한 재료를 삭감할 수 있다.
또, 상기 과제를 해결하기 위해서, 본 발명의 액정 표시 장치는, 한 쌍의 기판 사이에 액정층을 삽입해서 이루어지는 액정 표시 장치로서, 상기 각 기판 중의 한쪽의 기판에 설치된 광투과성을 갖는 제 1 뱅크, 및 상기 제 1 뱅크에 의해서 구 획된 영역에 설치된 제 1 도전성 패턴으로 이루어지는 제 1 도전층과, 상기 제 1 도전층 상에 설치된 제 1 절연층을 구비하는 구성을 채용하였다.
이 액정 표시 장치에 의하면, 상기 한쪽의 기판 상에는, 뱅크와 제 1 도전성 패턴이 일체로 되어 1매의 평평한 제 1 도전층을 형성하고 있다. 따라서, 이러한 평탄한 제 1 도전층상에 형성되는 제 1 절연층도, 역시 평탄한 표면 형상을 이룰 수 있다.
이와 같이, 본래라면 제거되었던 뱅크를 남긴 채로 제 1 절연층이 형성되어 있으므로, 종래보다 요철이 적은 표면 형상을 확보할 수 있게 된다. 이 평탄화에 의해, 러빙 처리의 불균일이 방지되어 액정 배향 규제력이 향상하고 있으므로, 표시 얼룩의 방지가 가능한 액정 표시 장치로 되어 있다.
또한, 상기 액정 표시 장치에 있어서, 상기 제 1 절연층 상에 설치된 제 2 뱅크 및 제 2 도전성 패턴으로 이루어지는 제 2 도전층과, 상기 제 2 도전층 상에 설치된 제 2 절연층을 구비하도록 해도 좋다.
이 경우, 제 2 뱅크와 제 2 도전성 패턴이 일체로 되어 1매의 평평한 제 2 도전층을 형성하고 있다. 그리고, 이 평탄한 제 2 도전층상에 형성된 제 2 절연층도, 역시 평탄한 표면 형상을 이룰 수 있다.
따라서, 예를 들면 동일 평면상에서 교차하는 도전성 패턴을 게이트 주사 전극 및 소스 전극으로서 이용하는 경우, 이들 전극을 형성하기 위한 뱅크가 남겨진 채로 되어 있으므로, 역시 종래보다 요철이 적은 표면 형상을 확보할 수 있어, 러빙 처리의 실시 정도를 균일화시켜 액정 배향 규제력을 향상시키는 것이 가능하게 되어 있다.
그리고, 본 발명의 전자기기는, 상기 액정 표시 장치의 제조 방법을 이용하여 제조된 액정 표시 장치, 또는, 상기 액정 표시 장치를 구비하는 것을 특징으로 한다.
이 전자기기에 의하면, 액정 배향 규제력이 우수한 액정 표시 장치를 구비하는 것이기 때문에, 표시 얼룩이 적고 시인성(視認性)이 우수한 표시부를 구비한 전자기기로 하는 것이 가능해진다.
또, 본 발명의 액티브 매트릭스 기판의 제조 방법은, 기판 상에 게이트 배선을 형성하는 제 1 공정과, 상기 게이트 배선 상에 게이트 절연막을 형성하는 제 2 공정과, 상기 게이트 절연막을 거쳐서 반도체층을 적층하는 제 3 공정과, 상기 게이트 절연층 상에 소스 전극 및 드레인 전극을 형성하는 제 4 공정과, 상기 소스 전극 및 상기 드레인 전극 상에 절연 재료를 배치하는 제 5 공정과, 상기 드레인 전극과 전기적으로 접속하는 화소 전극을 형성하는 제 6 공정을 갖고, 상기 제 1 공정, 상기 제 4 공정 및 상기 제 6 공정 중의 적어도 1개의 공정은, 형성하는 패턴에 따른 오목부를 형성하는 공정과, 상기 오목부에 상기 기능액을 액체방울 토출 장치에 의해서 토출하는 것에 의해서 배치되는 재료 배치 공정을 갖는 것을 특징으로 한다.
본 발명에 의하면, 게이트 배선, 소스 전극 및 드레인 전극, 화소 전극을 기판 표면으로부터 돌출시키는 일 없이 배선 형성하는 것이 가능해져, 이 기판을 이용한 디바이스 등을 박형화할 수 있는 동시에, 배선 패턴(박막 패턴)을 적층할 때 에 고집적화를 가능하게 한다.
<발명을 실시하기 위한 최선의 형태>
이하, 본 발명의 박막 패턴 형성 방법, 디바이스와 그 제조 방법, 액정 표시 장치의 제조 방법, 액정 표시 장치, 액티브 매트릭스 기판의 제조 방법, 전기 광학 장치 및 전자기기의 실시형태를, 도 1 내지 도 48을 참조하여 설명한다.
(제 1 실시형태)
본 실시형태에서는, 액체방울 토출법에 의해서 액체 토출 헤드의 노즐로부터 도전성 미립자를 포함하는 배선 패턴(박막 패턴)용 잉크(기능액)를 액체방울 형상으로 토출하고, 기판 상에 도전성막으로 형성된 배선 패턴을 형성하는 경우의 예를 이용하여 설명한다.
이 배선 패턴용 잉크는, 도전성 미립자를 분산매에 분산시킨 분산액이나 유기 은화합물이나 산화 은나노입자를 용매(분산매)에 분산한 용액으로 이루어지는 것이다.
본 실시형태에서는, 도전성 미립자로서, 예를 들면, 금, 은, 동, 팔라듐, 및 니켈 중의 어느 하나를 함유하는 금속 미립자 이외에, 이들의 산화물 및 도전성 폴리머나 초전도체의 미립자 등이 이용된다.
이들 도전성 미립자는, 분산성을 향상시키기 위해서 표면에 유기물 등을 코팅해서 사용할 수도 있다.
도전성 미립자의 입경은 1nm 이상 O.1μm 이하인 것이 바람직하다. O.1μm보다 크면, 후술하는 액체 토출 헤드의 노즐에 막힘이 생길 우려가 있다. 또, 1nm보 다 작으면, 도전성 미립자에 대한 코팅제의 체적비가 커져, 얻어지는 막 중의 유기물의 비율이 과다하게 된다.
분산매로서는, 상기한 도전성 미립자를 분산할 수 있는 것으로, 응집을 일으키지 않는 것이면 특별히 한정되지 않는다. 예를 들면, 물 이외에, 메탄올, 에탄올, 프로판올, 부탄올 등의 알코올류, n-헵탄, n-옥탄, 데칸, 도데칸, 테트라 데칸, 톨루엔, 크실렌, 시멘, 듀렌, 인덴, 디펜텐, 테트라 하이드로 나프탈렌, 데카 하이드로 나프탈렌, 시클로 헥실 벤젠 등의 탄화수소계 화합물, 또 에틸렌 글리콜 디메틸 에테르, 에틸렌 글리콜 디에틸 에테르, 에틸렌 글리콜 메틸 에틸 에테르, 디에틸렌 글리콜 디메틸 에테르, 디에틸렌 글리콜 디에틸 에테르, 디에틸렌 글리콜 메틸 에틸 에테르, 1,2-디메톡시 에탄, 비스(2-메톡시 에틸)에테르, p-디옥산 등의 에테르계 화합물, 게다가 프로필렌 카보네이트, γ-부티로락톤, N-메틸-2-피롤리돈, 디메틸 포름아미드, 디메틸 설폭시드, 시클로 헥사논 등의 극성 화합물을 예시할 수 있다. 이들 중, 미립자의 분산성과 분산액의 안정성, 또 액체방울 토출법(잉크젯법)에의 적용의 용이함의 점에서, 물, 알코올류, 탄화수소계 화합물, 에테르계화합물이 바람직하고, 보다 바람직한 분산매로서는, 물, 탄화수소계 화합물을 들 수 있다.
상기 도전성 미립자의 분산액의 표면 장력은 0.02N/m이상 0.07N/m이하의 범위내인 것이 바람직하다. 잉크젯법으로 액체를 토출할 때, 표면 장력이 0.02/m미만이면, 잉크 조성물의 노즐면에 대한 습윤성이 증대하기 때문에 비행 휨(비선형적인 비행)이 발생하기 쉬워지고, 0.07N/m을 초과하면 노즐 선단에서의 메니스커스의 형 상이 안정하지 않기 때문에 토출량이나, 토출 타이밍의 제어가 곤란하게 된다. 표면 장력을 조정하기 위해, 상기 분산액에는, 기판과의 접촉각을 크게 저하시키지 않는 범위에서, 불소계, 실리콘계, 노니온계 등의 표면 장력 조절제를 미량 첨가하면 좋다. 노니온계 표면 장력 조절제는, 액체의 기판에 대한 습윤성을 향상시켜, 막의 레벨링성을 개량하고, 막의 미세한 요철의 발생 등의 방지에 도움이 되는 것이다. 상기 표면 장력 조절제는, 필요에 따라서, 알코올, 에테르, 에스테르, 케톤 등의 유기 화합물을 포함해도 좋다.
상기 분산액의 점도는 1mPa·s이상 50mPa·s이하인 것이 바람직하다. 잉크젯법을 이용하여 액체 재료를 액체방울로서 토출할 때, 점도가 1mPa·s보다 작은 경우에는 노즐 주변부가 잉크의 유출에 의해 오염되기 쉽고, 또 점도가 50mPa·s보다 큰 경우에는, 노즐구멍에서의 막힘 빈도가 높아져 원활한 액체방울의 토출이 곤란하게 된다.
배선 패턴이 형성되는 기판으로서는, 유리, 석영 유리, Si웨이퍼, 플라스틱 필름, 금속판 등 각종의 것을 이용할 수 있다. 또, 이들 각종 소재의 기판의 표면에 반도체막, 금속막, 유전체막, 유기막 등이 하지층으로서 형성된 것도 포함한다.
여기서, 액체방울 토출법의 토출 기술로서는, 대전 제어 방식, 가압 진동 방식, 전기 기계 변환식, 전기열 변환 방식, 정전 흡인 방식 등을 들 수 있다. 대전 제어 방식은, 재료에 대전 전극에 의해 전하를 부여하고, 편향 전극에 의해 재료의 비상 방향을 제어하여 노즐로부터 토출시키는 것이다. 또, 가압 진동 방식은, 재료에 3Okg/㎠정도의 초고압을 인가하여 노즐 선단측으로 재료를 토출시키는 것으 로, 제어 전압을 걸지 않은 경우에는 재료가 직진하여 노즐로부터 토출되고, 제어 전압을 걸면 재료간에 정전적인 반발이 일어나, 재료가 비산해서 노즐로부터 토출되지 않는다. 또, 전기 기계 변환 방식은, 피에조 소자(압전소자)가 펄스적인 전기 신호를 받아 변형하는 성질을 이용한 것으로써, 피에조 소자가 변형하는 것에 의해서 재료를 저장한 공간에 가요(可撓)물질을 개재해서 압력을 부여하고, 이 공간으로부터 재료를 밀어내어 노즐로부터 토출시키는 것이다.
또, 전기열 변환 방식은, 재료를 저장한 공간내에 설치한 히터에 의해, 재료를 급격하게 기화시켜 버블(거품)을 발생시키고, 버블의 압력에 의해서 공간내의 재료를 토출시키는 것이다. 정전 흡인 방식은, 재료를 저장한 공간내에 미소 압력을 가하여, 노즐에 재료의 메니스커스를 형성하고, 이 상태에서 정전 인력을 가하고 나서 재료를 꺼내는 것이다. 또, 이 이외에, 전기장에 의한 유체의 점성 변화를 이용하는 방식이나, 방전 불꽃으로 날리는 방식 등의 기술도 적용 가능하다. 액체방울 토출법은, 재료의 사용에 낭비가 적고, 게다가 원하는 위치에 원하는 양의 재료를 적확하게 배치할 수 있다는 이점을 가진다. 또한, 액체방울 토출법에 의해 토출되는 액상 재료(유동체)의 한 방울의 양은, 예를 들면 1~300나노그램이다.
다음에, 본 발명에 따른 디바이스를 제조할 때에 이용되는 디바이스 제조 장치에 대해서 설명한다.
이 디바이스 제조 장치로서는, 액체방울 토출 헤드로부터 기판에 대해서 액체방울을 토출(적하)하는 것에 의해 디바이스를 제조하는 액체방울 토출 장치(잉크젯 장치)가 이용된다.
도 1은, 액체방울 토출 장치 IJ의 개략 구성을 나타내는 사시도이다.
액체방울 토출 장치 IJ는, 액체방울 토출 헤드(101)와, X축 방향 구동축(104)과, Y축 방향 가이드축(105)과, 제어장치(CONT)와, 스테이지(107)와, 클리닝 기구(108)와, 베이스(基臺)(109)와, 히터(115)를 구비하고 있다.
스테이지(107)는, 이 액체방울 토출 장치 IJ에 의해 잉크(액체 재료)를 설치할 수 있는 기판 P를 지지하는 것으로서, 기판 P를 기준 위치에 고정하는 도시하지 않는 고정 기구를 구비하고 있다.
액체방울 토출 헤드(101)는, 복수의 토출 노즐을 구비한 멀티 노즐 타입의 액체방울 토출 헤드로서, 긴쪽 방향과 X축 방향을 일치시키고 있다. 복수의 토출 노즐은, 액체방울 토출 헤드(101)의 하면에 Y축 방향으로 나열해서 일정 간격으로 설치되어 있다. 액체방울 토출 헤드(101)의 토출 노즐로부터는, 스테이지(107)에 지지되어 있는 기판 P에 대해서, 상술한 도전성 미립자를 포함하는 잉크가 토출된다.
X축 방향 구동축(104)에는, X축 방향 구동 모터(102)가 접속되어 있다. X축 방향 구동 모터(102)는 스텝 모터 등이고, 제어장치(CONT)로부터 X축 방향의 구동 신호가 공급되면, X축 방향 구동축(104)을 회전시킨다. X축 방향 구동축(104)이 회전하면, 액체방울 토출 헤드(101)는 X축 방향으로 이동한다.
Y축 방향 가이드축(105)은, 베이스(109)에 대해서 움직이지 않도록 고정되어 있다. 스테이지(107)는, Y축 방향 구동 모터(103)를 구비하고 있다. Y축 방향 구동 모터(103)는 스텝 모터 등이고, 제어장치(CONT)로부터 Y축 방향의 구동 신호가 공 급되면, 스테이지(107)를 Y축 방향으로 이동시킨다.
제어장치(CONT)는, 액체방울 토출 헤드(101)에 액체방울의 토출 제어용의 전압을 공급한다. 또, X축 방향 구동 모터(102)에 액체방울 토출 헤드(101)의 X축 방향의 이동을 제어하는 구동 펄스 신호를, Y축 방향 구동 모터(103)에 스테이지(107)의 Y축 방향의 이동을 제어하는 구동 펄스 신호를 공급한다.
클리닝 기구(108)는, 액체방울 토출 헤드(101)를 클리닝하는 것이다. 클리닝 기구(108)에는, 도시하지 않는 Y축 방향의 구동 모터가 구비되어 있다. 이 Y축 방향의 구동 모터의 구동에 의해, 클리닝 기구는, Y축 방향 가이드축(105)을 따라 이동한다. 클리닝 기구(108)의 이동도 제어장치(CONT)에 의해 제어된다.
히터(115)는, 여기에서는 램프 어닐에 의해 기판 P를 열처리하는 수단으로서, 기판 P 상에 도포된 액체 재료에 포함되는 용매의 증발 및 건조를 행한다. 이 히터(115)의 전원의 투입 및 차단도 제어장치(CONT)에 의해 제어된다.
액체방울 토출 장치 IJ는, 액체방울 토출 헤드(101)와 기판 P를 지지하는 스테이지(107)를 상대적으로 주사하면서 기판 P에 대해서 액체방울을 토출한다. 여기에서, 이하의 설명에 있어서, X축 방향을 주사방향, X축 방향과 직교하는 Y축 방향을 비주사방향으로 한다. 따라서, 액체방울 토출 헤드(101)의 토출 노즐은, 비주사방향인 Y축 방향으로 일정 간격으로 나열해서 설치되어 있다. 또한, 도 1에서는, 액체방울 토출 헤드(101)는, 기판 P의 진행 방향에 대해 직각으로 배치되어 있지만, 액체방울 토출 헤드(101)의 각도를 조정하고, 기판 P의 진행 방향에 대해서 교차시키도록 해도 좋다. 이와 같이 하면, 액체방울 토출 헤드(101)의 각도를 조정함 으로써, 노즐간의 피치를 조절할 수 있다. 또, 기판 P와 노즐면의 거리를 임의로 조절할 수 있도록 해도 좋다.
도 2는, 피에조 방식에 의한 액체 재료의 토출 원리를 설명하기 위한 도면이다.
도 2에 있어서, 액체 재료(배선 패턴용 잉크, 기능액)를 수용하는 액체실(121)에 인접해서 피에조 소자(122)가 설치되어 있다. 액체실(121)에는, 액체 재료를 수용하는 재료 탱크를 포함하는 액체 재료 공급계(123)를 거쳐서 액체 재료가 공급된다. 피에조 소자(122)는 구동 회로(124)에 접속되어 있고, 이 구동 회로(124)를 거쳐서 피에조 소자(122)에 전압을 인가하여, 피에조 소자(122)를 변형시키는 것에 의해, 액체실(121)이 변형하고, 노즐(125)로부터 액체 재료가 토출된다. 이 경우, 인가 전압의 값을 변화시키는 것에 의해, 피에조 소자(122)의 왜곡량이 제어된다. 또, 인가 전압의 주파수를 변화시키는 것에 의해, 피에조 소자(122)의 왜곡 속도가 제어된다. 피에조 방식에 의한 액체방울 토출은 재료에 열을 가하지 않기 때문에, 재료의 조성에 영향을 주기 어렵다고 하는 이점을 갖는다.
다음에, 본 발명의 배선 패턴 형성 방법의 실시형태의 일례로서, 기판 상에 도전막 배선을 형성하는 방법에 대해서 도 3을 참조하여 설명한다. 본 실시형태에 따른 배선 패턴 형성 방법은, 상술한 배선 패턴용의 잉크를 기판 상에 배치하고, 그 기판 상에 배선용의 도전막 패턴을 형성하는 것으로서, 뱅크 형성 공정, 오목부 형성 공정, 잔사 처리 공정, 발액화 처리 공정, 재료 배치 공정 및 중간 건조 공정, 소성공정, 뱅크 제거 공정으로 개략 구성된다.
이하, 각 공정마다 상세하게 설명한다.
(뱅크 형성 공정)
뱅크는 구획 부재로서 기능하는 부재이고, 뱅크의 형성은 리소그래피법이나 인쇄법 등, 임의의 방법으로 행할 수 있다. 예를 들면, 리소그래피법을 사용하는 경우는, 스핀 코트, 스프레이 코트, 롤 코트, 다이코트, 딥 코트 등 소정의 방법으로, 도 3의 (a)에 나타내는 바와 같이, 기판 P 상에 뱅크의 높이에 맞추어 유기계감광성 재료(31)를 도포하고, 그 위에 레지스트층을 도포한다. 그리고, 뱅크 형상(배선 패턴)에 맞추어 마스크를 실시하여 레지스트를 노광·현상함으로써 뱅크 형상에 맞춘 레지스트를 남긴다. 마지막으로, 에칭하여 마스크 이외의 부분의 뱅크 재료를 제거한다. 또, 하층이 무기물 또는 유기물로서 기능액에 대해 친액성을 나타내는 재료로 구성되고, 상층이 유기물로서 발액성을 나타내는 재료로 구성된 2층 이상으로 뱅크(볼록부)를 형성해도 좋다.
이것에 의해, 도 3의 (b)에 나타내는 바와 같이, 배선 패턴을 형성해야 할 영역의 주변을 둘러싸도록, 예를 들면 10μm 폭으로 뱅크 B, B가 돌출해서 설치된다.
또한, 기판 P에 대해서는, 유기 재료 도포 전에 표면 개질 처리로서, HMDS 처리((CH3)3SiNHSi(CH3)3을 증기상태로 해서 도포하는 방법)가 실시되어 있지만, 도 3에서는 그의 도시를 생략하고 있다.
뱅크를 형성하는 유기 재료로서는, 액체 재료에 대해서 원래 발액성을 나타 내는 재료라도 좋고, 후술하는 바와 같이, 플라즈마 처리에 의한 발액화(테프론(등록상표)화)가 가능하고 하지 기판과의 밀착성이 좋고 포토리소그래피에 의한 패터닝이 용이한 절연 유기 재료라도 좋다. 예를 들면, 아크릴 수지, 폴리이미드 수지, 올레핀 수지, 멜라민 수지 등의 고분자 재료를 이용하는 것이 가능하다.
(오목부 형성 공정)
기판 P 상에 뱅크 B, B가 형성되면, 계속해서 뱅크 B, B간의 기판 P(뱅크 B, B간의 바닥부)에, 도 3의 (c)에 나타내는 바와 같이 오목부(32)를 형성한다. 구체적으로는, 뱅크 B, B가 형성된 기판 P에 대해서 뱅크를 마스크로 해서, 예를 들면 SF6를 이용하여 에칭을 실시함으로써 오목부(32)를 형성한다. 이 때, 에칭 시간을 파라미터로 해서, 오목부(32)의 깊이를 원하는 값(예를 들면 2μm)으로 조정한다. 이것에 의해, 기판 P는 침식되어, 도시하는 바와 같이 바닥부를 향해 점차 직경이 확대되는 역테이퍼형상의 단면 형상을 갖는 오목부(32)가 형성된다.
(잔사 처리 공정(친액화 처리 공정))
다음에, 뱅크 사이에 있어서의 뱅크 형성시의 레지스트(유기물) 잔사를 제거하기 위해서, 기판 P에 대해서 잔사 처리를 실시한다.
잔사 처리로서는, 자외선을 조사하는 것에 의해 잔사 처리를 행하는 자외선(UV) 조사 처리나 대기 분위기중에서 산소를 처리 가스로 하는 O2 플라즈마 처리 등을 선택할 수 있지만, 여기에서는 O2 플라즈마 처리를 실시한다.
구체적으로는, 기판 P에 대해 플라즈마 방전 전극으로부터 플라즈마 상태의 산소를 조사함으로써 행한다. O2 플라즈마 처리의 조건으로서는, 예를 들면 플라즈마 파워가 5O~1000W, 산소 가스 유량이 50~100ml/min, 플라즈마 방전 전극에 대한 기판 P의 판 반송 속도가 0.5~10mm/sec, 기판 온도가 70~90℃로 된다.
또한, 기판 P가 유리 기판인 경우, 그 표면은 배선 패턴 형성 재료에 대해서 친액성을 갖고 있지만, 본 실시형태와 같이 잔사 처리를 위해서 O2 플라즈마 처리나 자외선 조사 처리를 실시함으로써, 오목부(32)의 친액성을 높일 수 있다.
(발액화 처리 공정)
계속해서, 뱅크 B에 대해 발액화 처리를 행하고, 그 표면에 발액성을 부여한다. 발액화 처리로서는, 예를 들면 대기 분위기중에서 테트라 플루오로 메탄을 처리 가스로 하는 플라즈마 처리법(CF4 플라즈마 처리법)을 채용할 수 있다. CF4 플라즈마 처리의 조건은, 예를 들면 플라즈마 파워가 50~1000kW, 4불화 메탄가스 유량이 50~100ml/min, 플라즈마 방전 전극에 대한 기체 반송 속도가 0.5~1020mm/sec, 기체 온도가 70~90℃로 된다.
또한, 처리 가스로서는, 테트라 플루오로 메탄(4불화 탄소)에 한정되지 않고, 다른 플루오로 카본계의 가스를 이용할 수도 있다.
이러한 발액화 처리를 행함으로써, 뱅크 B, B에는 이것을 구성하는 수지 중에 불소기가 도입되고, 오목부(32)에 대해서 높은 발액성이 부여된다. 또한, 상술한 친액화 처리로서의 O2 플라즈마 처리는, 뱅크 B의 형성 전에 행해도 좋지만, 아 크릴 수지나 폴리이미드 수지 등은, O2 플라즈마에 의한 전처리가 이루어진 쪽이 더욱 불소화(발액화)되기 쉽다고 하는 설징이 있기 때문에, 뱅크 B를 형성한 후에 O2 플라즈마 처리하는 것이 바람직하다.
또한, 뱅크 B, B에 대한 발액화 처리에 의해, 먼저 친액화 처리한 기판 P 표면에 대해 다소는 영향이 있지만, 특히 기판 P가 유리 등으로 이루어지는 경우에는, 발액화 처리에 의한 불소기의 도입이 일어나기 어렵기 때문에, 기판 P는 그 친액성, 즉 습윤성이 실질상 손상되는 일은 없다.
또, 뱅크 B, B에 대해서는, 발액성을 갖는 재료(예를 들면 불소기를 갖는 수지 재료)에 의해서 형성하는 것에 의해, 그 발액 처리를 생략하도록 해도 좋다.
(재료 배치 공정 및 중간 건조 공정)
다음에, 액체방울 토출 장치 IJ에 의한 액체방울 토출법을 이용하여, 배선 패턴 형성 재료를 기판 P 상의 오목부(32)에 도포한다. 또한, 여기에서는, 도전성 미립자로서 은을 이용하고, 용매(분산매)로서 디에틸렌 글리콜 디에틸 에테르를 이용한 잉크(분산액)를 토출한다.
즉, 재료 배치 공정에서는, 도 4의 (d)에 나타내는 바와 같이, 액체 토출 헤드(101)로부터 배선 패턴 형성 재료를 포함하는 액체 재료를 액체방울로 해서 토출하고, 그 액체방울을 기판 P 상의 오목부(32)에 배치한다. 액체방울 토출의 조건으로서는, 잉크 중량 4ng/dot, 잉크 속도(토출 속도) 5~7m/sec에서 행하였다.
이 때, 오목부(32)는 뱅크 B, B에 둘러싸여 있으므로, 액상체가 소정 위치 이외로 확산되는 것을 저지할 수 있다. 또, 뱅크 B, B는 발액성이 부여되어 있기 때문에, 토출된 액체방울의 일부가 뱅크 B 상에 실리더라도, 뱅크 표면이 발액성으로 되어 있기 때문에 뱅크 B로부터 튕겨져, 뱅크 사이의 오목부(32)로 흘러 떨어지게 된다. 또한, 오목부(32)는 친액성을 부여받고 있기 때문에, 토출된 액상체가 오목부(32)에서 더욱 확산되기 쉬워지고, 이것에 의해서 액상체가 소정 위치내에서 더욱 균일하게 오목부(32)를 매립하도록 할 수 있다.
(중간 건조 공정)
기판 P에 액체방울을 토출한 후, 분산매의 제거를 위해, 필요에 따라서 건조 처리를 한다. 건조 처리는, 예를 들면 기판 P를 가열하는 통상의 핫 플레이트, 전기로 등에 의한 가열 처리에 의해서 행할 수 있다. 본 실시형태에서는, 예를 들면 180℃ 가열을 60분간 정도 행한다. 이 가열은 N2 분위기하에서 등, 반드시 대기중에서 행할 필요는 없다.
또, 이 건조 처리는, 램프 어닐에 의해서 행할 수도 있다. 램프 어닐에 사용하는 광의 광원으로서는, 특별히 한정되지 않지만, 적외선 램프, 크세논 램프, YAG 레이져, 아르곤 레이져, 탄산 가스 레이져, XeF, XeCl, XeBr, KrF, KrCl, ArF, ArCl 등의 엑시머 레이저 등을 광원으로서 사용할 수 있다. 이들 광원은 일반적으로는, 출력 10W 이상 5000W 이하의 범위의 것이 이용되지만, 본 실시형태에서는 10OW 이상 100OW 이하의 범위로 충분하다.
이 중간 건조 공정과 상기 재료 배치 공정을 반복해서 행함으로써, 도 4의 (e)에 나타내는 바와 같이, 배선 패턴(박막 패턴)(33)의 막두께를 기판 P의 표면에 대해서 비돌출 상태(바람직하게는 대략 균일한 면)로 형성한다.
(소성공정)
토출 공정 후의 건조막은, 미립자간의 전기적 접촉을 잘 하기 위해서, 분산매를 완전하게 제거할 필요가 있다. 또, 도전성 미립자의 표면에 분산성을 향상시키기 위해서 유기물 등의 코팅제가 코팅되어 있는 경우에는, 이 코팅제도 제거할 필요가 있다. 그 때문에, 토출 공정 후의 기판에는 열처리 및/또는 광처리가 실시된다.
열처리 및/또는 광처리는 통상 대기중에서 행해지지만, 필요에 따라서, 질소, 아르곤, 헬륨 등의 불활성 가스 분위기중에서 행할 수도 있다. 열처리 및/또는 광처리의 처리 온도는, 분산매의 비등점(증기압), 분위기 가스의 종류나 압력, 미립자의 분산성이나 산화성 등의 열적 거동, 코팅제의 유무나 양, 베이스재(基材)의 내열 온도 등을 고려하여 적절히 결정된다.
예를 들면, 유기물로 이루어지는 코팅제를 제거하기 위해서는, 약 300℃에서 소성하는 것이 필요하다. 또, 플라스틱 등의 기판을 사용하는 경우에는, 실온 이상 10O℃이하에서 행하는 것이 바람직하다.
이상의 공정에 의해 토출 공정 후의 건조막은 미립자간의 전기적 접촉이 확보되어, 도전성막으로 변환된다.
(뱅크 제거 공정)
이 공정에서는, 오목부(32)의 주위에 존재하는 뱅크 B, B를 애싱 박리 처리에 의해 제거한다. 애싱 처리로서는, 플라즈마 애싱이나 오존 애싱 등을 채용할 수 있다.
플라즈마 애싱은, 플라즈마화한 산소 가스 등의 가스와 뱅크(레지스트)를 반응시키고, 뱅크를 기화시켜 박리·제거하는 것이다. 뱅크는 탄소, 산소, 수소로 구성되는 고체의 물질이고, 이것이 산소 플라즈마와 화학반응함으로써 CO2, H2O, O2로 되고, 모두 기체로서 박리할 수 있다.
한편, 오존 애싱의 기본 원리는 플라즈마 애싱과 동일하고, O3(오존)을 분해하여 반응성 가스의 O+(산소 래디컬)로 바꾸고, 이 O+와 뱅크를 반응시킨다. O+와 반응한 뱅크는 CO2, H2O, O2로 되고, 모두 기체로서 박리된다.
기판 P에 대해서 애싱 박리 처리를 실시함으로써, 도 4의 (f)에 나타내는 바와 같이 기판 P로부터 뱅크가 제거된다.
이상과 같이, 본 실시형태에서는, 기판 P에 오목부(32)를 형성하고, 이 오목부(32)로 기능액의 액체방울을 토출하므로, 기판 P로부터 돌출시키는 일 없이 배선 패턴(33)을 형성할 수 있어, 기판에 배선 패턴이 형성된 디바이스를 박형화할 수 있게 되고, 또한 기판 상에 복수층에 걸쳐서 배선 패턴을 적층할 때에 고집적화를 실현할 수 있게 된다. 또, 본 실시형태에서는, 배선 패턴(33)을 기판 P의 표면에 대해서 비돌출 상태로 형성함으로써 평탄성이 향상하여, 절연막을 형성하는 등의 후공정을 용이하게 행할 수 있다.
또한, 본 실시형태에서는 오목부(32)를 형성할 때에, 뱅크 B, B를 마스크로 서 사용하고 있으므로, 별도의 마스크를 제조하거나, 기판 상에 마스크를 세팅하는 작업이 불필요하게 되어, 생산성을 향상시키는 것도 가능하게 된다. 또한, 본 실시형태에서는, 뱅크 B, B에 발액성을 부여하고 있으므로, 토출된 액체방울의 일부가 뱅크 B 상에 실린 경우에도, 잉크를 오목부(32)로 흘러 떨어지게 함으로써 오목부(32)에 액상체를 더욱 균일하게 도포할 수 있어, 균일한 막두께를 갖는 배선 패턴(33)을 얻을 수 있게 된다.
또, 본 실시형태에서는, 오목부(32)를 역테이퍼 형상의 단면(斷面)으로 형성하고 있으므로, 소성 후의 배선 패턴(33)이 박리되기 어려워져, 디바이스로서의 품질도 향상시킬 수 있다.
(제 2 실시형태)
다음에, 본 발명의 액정 표시 장치의 제조 방법과, 이 제조 방법을 이용하여 제조된 액정 표시 장치에 대한 설명을, 도면을 참조하면서 이하에 행한다. 우선, 도 5 내지 도 14를 이용하여, 본 실시형태의 액정 표시 장치의 제조 방법에 대한 설명을 행한다.
도 5에 나타내는 바와 같이, 기판홈 형성 공정에서는, 세정한 유리 기판(10)의 상면에, 1화소 피치의 1/20~1/10의 홈폭을 갖는 기판홈(10a)을, 포토리소 에칭에 의해 가공한다. 이 기판홈(10a)의 형상으로서는, 동일 도면에 나타내는 바와 같이 순(順)테이퍼(토출원을 향해서 열리는 방향의 테이퍼 형상)를 채용하는 것이 바람직하다. 이것에 의해, 토출된 액체방울을 충분히 깊숙히까지 들어가게 하는 것이 가능해진다.
계속되는 발액부 형성 공정에서는, 도 6에 나타내는 바와 같이, 기판홈(10a)을 구획하는 발액부로서 뱅크(11)를 포토리소에 의해 형성한다. 이 뱅크(11)는 발액성을 구비할 필요가 있고, 그 소재로서 아크릴 수지, 폴리이미드 수지, 올레핀 수지, 멜라민 수지 등의 고분자 재료가 적합하게 이용된다.
이 형성 후의 뱅크(11)에 발액성을 부여하기 위해서, CF4 플라즈마 처리 등(불소 성분을 함유하는 가스를 이용한 플라즈마 처리)을 실시할 필요가 있지만, 대신에, 뱅크(11)의 소재 자체에 미리 발액 성분(불소기 등)을 충전해 두어도 좋다. 이 경우에는, CF4 플라즈마 처리 등을 생략할 수 있다.
이상과 같이 해서 발액화된 뱅크(11)의, 토출 잉크에 대한 접촉각으로서는, 40°이상을 확보하는 것이 바람직하다. 즉, 본 발명자들이 시험에 의해 확인한 결과, 예를 들면 유기 은화합물(디에틸렌 글리콜 디메틸 에테르 용매)에 대한 처리 후의 접촉각은, 뱅크(11)의 소재로서 유기계 재료를 채용한 경우에는 66.2°(미처리의 경우에는 10°이하), 무기계를 채용한 경우에는 49.0°(미처리의 경우에는 10°이하)를 확보할 수 있다. 또한, 이들 접촉각은, 플라즈마 파워 550W이고, 4불화 메탄가스를 O.11/min으로 공급하는 처리 조건하에서 얻은 것이다.
또, 본 발명자들이 시험에 의해 확인한 결과, 예를 들면 순수한 물(純水)에 대한 처리 후의 접촉각은, 뱅크(11)의 소재로서 유기계 재료를 채용한 경우에는 104.1°(미처리의 경우에는 10°이하), 무기계를 채용한 경우에는 96.3°(미처리의 경우에는 10°이하)를 확보할 수 있다. 또한, 이들 접촉각은, 상기와 마찬가지의 처리 조건에서 얻어진 것이다.
상기 발액부 형성 공정에 이어지는 게이트 주사 전극 형성 공정(제 1 도전성 패턴 형성 공정)에서는, 도 7에 나타내는 바와 같이, 뱅크(11)에 의해 구획된 묘화 영역인 상기 기판홈(10a) 내를 채우도록, 도전성 재료를 포함하는 액체방울을 잉크젯에 의해 토출함으로써 게이트 주사 전극(12)을 형성한다. 이 때의 도전성 재료로서는, Ag, Al, Au, Cu, 팔라듐, Ni, W-si, 도전성 폴리머 등을 적합하게 채용할 수 있다. 이와 같이 해서 형성된 게이트 주사 전극(12)은 뱅크(11)에 충분한 발액성이 미리 부여되어 있으므로, 기판홈(10a)으로부터 비어져 나오는 일 없이 미세한 배선 패턴을 형성할 수 있게 되어 있다.
상기 게이트 주사 전극 형성 공정에 이어지는 뱅크 제거 공정(발액부 제거 공정)에서는, 도 8에 나타내는 바와 같이, 유리 기판(10)의 상면으로부터 모든 뱅크(11)를 제거한다. 이것에 의해, 유리 기판(10)의 상면은, 기판홈(10a)이 게이트 주사 전극(12)에 의해 매립되어 평탄화된 표면 형상을 이루는 것으로 되어 있다.
상기 뱅크 제거 공정에 계속되는 제 1층째의 절연층 형성 공정(제 1 절연층 형성 공정)에서는, 도 9에 나타내는 바와 같이, 게이트 주사선 전극(12)의 상면을 포함해서 덮도록, 박막 반도체로 이루어지는 TFT(박막 트랜지스터)와 게이트 주사선 절연막(절연층)(13)을 형성한다. 이 게이트 주사선 절연막(13)의 소재로서는, SiO2, SiNx, BPSG, NSG 등을 채용할 수 있다.
또한, SiNx를 CVD법으로 형성하는 경우, 300℃~350℃의 열이력이 필요하게 되지만, 무기계의 재료를 뱅크에 사용함으로써, 투명성, 내열성에 관한 문제를 회피할 수 있다.
이와 같이 해서 형성된 게이트 주사선 절연막(13)은, 평탄한 유리 기판(10)상에 대해서 형성되므로, 역시 평탄한 상면을 구비한 것으로 된다.
상기 제 1층째의 절연층 형성 공정에 계속되는 제 2회째의 뱅크 형성 공정(뱅크 형성 공정)에서는, 도 10에 나타내는 바와 같이, 게이트 주사선 절연막(13)의 상면에, 1화소 피치의 1/20~1/10이고 또한 상기 기판홈(10a)과 교차하는 홈(14a)을 설치하기 위한 뱅크(14)를, 포토리소에 의해 형성한다. 이 뱅크(14)로서는, 형성 후에 광투과성과 발액성을 구비할 필요가 있고, 그 소재로서는, 아크릴 수지, 폴리이미드 수지, 올레핀 수지, 멜라민 수지 등의 고분자 재료가 적합하게 이용된다.
이 형성 후의 뱅크(14)에 발액성을 부여하기 위해서, CF4 플라즈마 처리 등(불소 성분을 갖는 가스를 이용한 플라즈마 처리)을 실시할 필요가 있지만, 대신에, 뱅크(14)의 소재 자체에 미리 발액 성분(불소기 등)을 충전해 두는 것으로 해도 좋다. 이 경우에는, CF4 플라즈마 처리 등을 생략할 수 있다.
이상과 같이 해서 발액화된 뱅크(14)의 토출 잉크에 대한 접촉각으로서는, 40°이상을 확보하는 것이 바람직하다.
상기 제 2회째의 뱅크 형성 공정에 계속되는 소스 전극 형성 공정(제 2 도전성 패턴 형성 공정)에서는, 마찬가지로 도 10에 나타내는 바와 같이, 뱅크(14)에 의해 구획된 묘화 영역인 상기 홈(14a) 내를 채우도록, 도전성 재료를 포함하는 액 체방울을 잉크젯에 의해 토출함으로써, 상기 게이트 주사 전극(12)에 대해서 교차하는 소스 전극(15)이 형성된다. 이 때의 도전성 재료로서는, Ag, Al, Au, Cu, 팔라듐, Ni, W-si, 도전성 폴리머 등을 적합하게 채용할 수 있다. 이와 같이 해서 형성된 소스 전극(15)은, 뱅크(14)에 충분한 발액성이 미리 부여되어 있으므로, 홈(14a)으로부터 비어져 나오는 일 없이 미세한 배선 패턴을 형성할 수 있게 되어 있다.
이상의 공정에 의해, 기판(10)상에는, 뱅크(14)와 소스 전극(15)로 이루어지는 평탄한 상면을 구비한 도전층(A1)이 형성된다.
상기 소스 전극 형성 공정에 계속되는 제 2층째의 절연층 형성 공정(제 2 절연층 형성 공정)에서는, 도 11에 나타내는 바와 같이, 뱅크(14) 및 소스 전극(15)의 상면을 포함해서 덮도록, 소스선 절연막(제 2 절연층)(16)을 형성한다. 이 소스선 절연막(16)의 소재로서는, SiO2, SiNx, BPSG, NSG 등을 채용할 수 있다.
이와 같이 해서 형성된 소스선 절연막(16)은, 평탄한 도전층(A1) 상에 대해서 형성되므로, 역시 평탄한 상면을 구비한 것으로 되어 있다.
상기 제 2층째의 절연막 형성 공정에 계속되는 제 3회째의 뱅크 형성 공정에서는, 도 12에 나타내는 바와 같이, 소스선 절연막(16)의 상면에, 화소 전극(ITO)의 패터닝 영역을 제외하고 뱅크(17)을 포토리소에 의해 형성한다. 이 뱅크(17)의 소재로서는, 아크릴 수지, 폴리이미드 수지, 올레핀 수지, 멜라민 수지 등의 고분자 재료가 적합하게 이용된다.
상기 제 3회째의 뱅크 형성 공정에 계속되는 화소 전극 형성 공정에서는, 도 13에 나타내는 바와 같이, 뱅크(17)에 의해서 확보된 영역에, 화소 전극의 소재를 이루는 액체방울을 잉크젯에 의해 토출하는 것에 의해, 화소 전극(18)이 형성된다. 이와 같이 해서 형성된 화소 전극(18)은, 뱅크(17)과 함께, 평탄한 소스선 절연막(16) 상에 대해서 형성되므로, 역시 평탄한 상면을 구비한 것으로 되어 있다.
또한, 상기 각 공정을 거쳐 형성되는 α-si TFT 디바이스 부분을 도 14에 나타낸다. 동일 도면에 있어서의 부호 19a는 드레인 전극, 부호 19b는 채널 영역(α-si)을 나타내고 있다.
그리고, 화소 전극 형성 공정 후, 본 소성, 배향막의 형성, 러빙 처리를 실시함으로써 하측 기판이 완성된다. 그리고, 이 하측 기판을, 별도로 제조되는 상측 기판과의 사이에 액정층을 삽입시켜 구성함으로써, 액정 표시 장치가 완성된다(도시 생략).
이상 설명한 본 실시형태의 액정 표시 장치의 제조 방법에 의하면, 본래라면 제거되었던 뱅크(14)를 남긴 채로 소스선 절연막(16)을 형성하는 것이므로, 종래보다 요철이 적은 표면 형상을 확보할 수 있게 되어 있다.
이상의 설명과 같이, 전체 공정 후의 유리 기판(10)은, 평탄한 표면 형상을 확보할 수 있게 되어 있다. 이것에 의해, 유리 기판(10)에 러빙 처리를 실시할 때에, 그 실시 정도에 불균일이 생기기 어렵게 되기 때문에, 액정 배향 규제력을 향상시켜 표시 얼룩을 방지하는 것이 가능해진다. 이것에 의해, 표시 얼룩이 적은 액정 표시 장치를 제조하는 것이 가능하게 되어 있다.
또, 게이트 주사 전극(12)은, 유리 기판(10)의 기판홈(10a)내에 매립되도록 형성되기 때문에, 기판홈(10a)을 형성하지 않는 유리 기판에 대해서 게이트 주사 전극(12)을 형성하는 경우와 비교해서, 완성 후의 기판의 두께 치수를 얇게 하는 것도 가능하게 하고 있다.
또한, 게이트 주사 전극(12) 및 용량선(19d)(도 14 참조), 소스 전극(15) 및 드레인 전극(19a), 화소 전극(18) 등의 형성에 잉크젯을 이용하므로, 제조 공정 중에 발생하는 무익한 재료의 폐기를 없앨 수 있기 때문에, 재료비의 삭감도 가능하게 하고 있다.
(제 3 실시형태)
계속해서, 제 3실시형태로서, 본 발명의 액정 표시 장치의 제조 방법과, 이 제조 방법을 이용하여 제조된 액정 표시 장치에 대한 설명을, 도 15 내지 도 22를 참조하면서 이하에 행한다. 또한, 이들 도면에 있어서, 제 2 실시형태로서 나타낸 도 5 내지 도 14와 동일한 구성 요소에는 동일 부호를 붙이고, 그 설명을 간략화한다.
도 15에 나타내는 바와 같이, 기판홈 형성 공정에서는, 세정한 유리 기판(10)의 상면에, 1화소 피치의 1/20~1/10의 홈폭을 갖는 기판홈(10a)을, 포토리소 에칭에 의해 가공한다. 이 기판홈(10a)은, 도 19의 (a), (b)에 나타내는 바와 같이, 서로 교차하는 게이트 주사 전극(12), 용량선(19c)(도 22에서 후술) 및 소스 전극(15) 및 드레인 전극(19a)(도 22에서 후술)이 매립되는 홈으로서, 2개의 홈이 십자형상으로 서로 교차하여 독립된 섬형상의 것으로 되어 있다.
이 기판홈 형성 공정에 계속되는 제 1회째의 뱅크 형성 공정(제 1 뱅크 형성 공정)에서는, 도 16 및 도 19의 (a)에 나타내는 바와 같이, 기판홈(10a)내의 바닥부에, 게이트 주사 전극 및 용량선을 묘화하기 위한 홈(11a)을 확보하는 뱅크(11)를 포토리소에 의해 형성한다. 이 뱅크(11)는 발액성을 구비할 필요가 있고, 그 소재로서 아크릴 수지, 폴리이미드 수지, 올레핀 수지, 멜라민 수지 등의 고분자 재료가 적합하게 이용된다.
이 형성 후의 뱅크(11)에 발액성을 부여하기 위해서, CF4 플라즈마 처리 등(불소 성분을 갖는 가스를 이용한 플라즈마 처리)을 실시할 필요가 있지만, 대신에, 뱅크(11)의 소재 자체에 미리 발액 성분(불소기 등)을 충전해 두어도 좋은 것은 제 2 실시형태와 마찬가지이다.
또, 뱅크(11)내의 홈(11a)내에 있어서의 양호한 토출 결과를 얻기 위해서는, 이 홈(11a)의 형상으로서 순테이퍼(토출원을 향해서 열리는 방향의 테이퍼 형상)를 채용하는 것이 바람직하다. 이것에 의해, 토출된 액체방울을 충분히 깊숙히까지 들어가게 하는 것이 가능해진다.
상기 제 1회째의 뱅크 형성 공정에 계속되는 게이트 주사 전극 형성 공정(제 1 도전성 패턴 형성 공정)에서는, 도 17 및 도 19의 (a)에 나타내는 바와 같이, 뱅크(11)에 의해 구획된 묘화 영역인 상기 홈(11a)내를 채우도록, 도전성 재료를 포함하는 액체방울을 잉크젯에 의해 토출함으로써 게이트 주사 전극(12)을 형성한다. 이 때의 도전성 재료로서는, Ag, Al, Au, Cu, 팔라듐, Ni, W-si, 도전성 폴리머 등 을 적합하게 채용할 수 있다. 이와 같이 해서 형성된 게이트 주사 전극(12)은 뱅크(11)에 충분한 발액성이 미리 부여되어 있으므로, 기판홈(11a)으로부터 비어져 나오는 일 없이 미세한 배선 패턴을 형성할 수 있게 되어 있다.
상기 게이트 주사 전극 형성 공정에 계속되는 제 1층째의 절연층 형성 공정(제 1 절연층 형성 공정)에서는, 도 17에 나타내는 바와 같이, 적어도 게이트 주사 전극(12) 및 뱅크(11)의 상면이 덮여지도록 박막 반도체로 이루어지는 TFT와 게이트 주사선 절연막(절연층)(13)으로 피복한다. 이 때, 동일 도면에 나타내는 바와 같이 기판홈(10a)에만 게이트 주사선 절연막(13)을 형성하도록 한 경우에는, 그 재료비를 절감할 수 있게 되고, 반대로, 기판홈(10a)을 포함한 유리 기판(10)의 전체면에 일괄해서 게이트 주사선 절연막(13)을 형성하도록 한 경우에는, 가공을 용이하게 하여 가공비를 절감할 수 있게 된다. 또한, 동일 도면에서는 설명을 위해서 게이트 주사선 절연막(13)을 두껍게 묘화하고 있지만, 실제로는 1μm정도의 얇은 막두께이므로, 유리 기판(10)의 표면에 남은 채로 되어도, 기판홈(10a)내와 그 주변과의 사이에 큰 단차를 발생시키는 것은 아니다.
이 게이트 주사선 절연막(13)의 소재로서는, SiO2, SiNx, BPSG, NSG 등을 채용할 수 있다.
상기 제 1층째의 절연층 형성 공정에 계속되는 제 2회째의 뱅크 형성 공정(제 2 뱅크 형성 공정)에서는, 도 18 및 도 19(b)에 나타내는 바와 같이, 게이트 주사선 절연막(13)의 상면에, 1화소 피치의 1/20~1/10이고 또한 상기 홈(11a)과 교차하는 홈(14a)을 설치하기 위한 뱅크(14)를 포토리소에 의해 형성한다. 또한, 도 18에서는 설명을 위해 홈(11a, 14a)이 서로 평행한 것처럼 기재하고 있지만, 실제로는, 도 19의 (b)에 나타내는 바와 같이 교차하고 있다. 마찬가지로, 뱅크(14), 홈(14a)도 뱅크(11), 홈(11a)과 교차하는 것으로 되어 있다. 따라서, 도 18, 도 20, 도 21은, 게이트 주사선 절연막(13)의 상면을 경계로 하는 그 상하층이, 실제로는 서로 교차하는 것으로 되어 있다.
뱅크(14)로서는, 형성 후에 발액성을 구비할 필요가 있고, 그 소재로서는, 아크릴 수지, 폴리이미드 수지, 올레핀 수지, 멜라민 수지 등의 고분자 재료가 적합하게 이용된다.
이 형성 후의 뱅크(14)로 발액성을 부여하기 위해서, CF4 플라즈마 처리 등(불소 성분을 갖는 가스를 이용한 플라즈마 처리)을 실시할 필요가 있지만, 대신에, 뱅크(14)의 소재 자체에 미리 발액 성분(불소기 등)을 충전해 두는 것으로 해도 좋다. 이 경우에는, CF4 플라즈마 처리 등을 생략할 수 있다. 또, 상기 뱅크(11)과 마찬가지로, 뱅크(14)를 형성할 때에는, 홈(14a)에 순테이퍼 형상(토출원을 향해서 열리는 방향의 테이퍼 형상)을 채용하는 것이 바람직하다.
상기 제 2회째의 뱅크 형성 공정에 계속되는 소스 전극 형성 공정(제 2 도전성 패턴 형성 공정)에서는, 도 20에 나타내는 바와 같이, 뱅크(14)에 의해 구획된 묘화 영역인 상기 홈(14a)내를 채우도록, 도전성 재료를 포함하는 액체방울을 잉크젯에 의해 토출함으로써, 상기 게이트 주사 전극(12)에 대해서 교차하는 소스 전극 (15)이 형성된다. 이 때의 도전성 재료로서는, Ag, Al, Au, Cu, 팔라듐, Ni, W-si, 도전성 폴리머 등을 적합하게 채용할 수 있다. 이와 같이 해서 형성된 소스 전극(15)은, 뱅크(14)에 충분한 발액성이 미리 부여되어 있으므로, 홈(14a)으로부터 비어져 나오는 일 없이 미세한 배선 패턴을 형성할 수 있게 되어 있다.
상기 소스 전극 형성 공정에 계속되는 제 2층째의 절연층 형성 공정(제 2 절연층 형성 공정)에서는, 마찬가지로 도 20에 나타내는 바와 같이, 적어도 소스 전극(15) 및 뱅크(14)의 상면이 덮여지도록 소스선 절연막(다른 절연층)(16)으로 피복한다. 이 때, 동일 도면에 나타내는 바와 같이 기판홈(10a)내에만 소스선 절연막(16)을 형성하도록 한 경우에는, 그 재료비를 절감할 수 있게 되고, 역으로, 기판홈(10a)을 포함해서 유리 기판(10)의 전체면에 일괄해서 소스선 절연막(16)을 형성하도록 한 경우에는, 가공을 용이하게 하여 가공비를 절감할 수 있게 된다. 이 소스선 절연막(16)의 소재로서는, SiO2, SiNx, BPSG, NSG 등을 채용할 수 있다.
또한, SiNx를 CVD법으로 형성하는 경우, 300℃~350℃의 열이력이 필요하게 되지만, 무기계의 재료를 뱅크에 사용함으로써, 투명성, 내열성에 관한 문제를 회피할 수 있다.
상기 제 2층째의 절연막 형성 공정에 계속되는 제 3회째의 뱅크 형성 공정에서는, 도 21에 나타내는 바와 같이, 소스선 절연막(16)의 상면에, 화소 전극(ITO)의 패터닝 영역을 제외하고 뱅크(17)를 포토리소에 의해 형성한다. 이 뱅크(17)의 소재로서는, 아크릴 수지, 폴리이미드 수지, 올레핀 수지, 멜라민 수지 등의 고분 자 재료가 적합하게 이용된다.
상기 제 3회째의 뱅크 형성 공정에 계속되는 화소 전극 형성 공정에서는, 마찬가지로 도 21에 나타내는 바와 같이, 뱅크(17)에 의해서 확보된 영역에, 화소 전극의 소재를 이루는 액체방울을 잉크젯에 의해 토출함으로써 화소 전극(18)을 형성한다. 이와 같이 해서 형성된 화소 전극(18)의 상면은, 뱅크(17)의 상면과 균일한 면을 이루고 있고, 평탄한 상면을 구비한 것으로 되어 있다.
또한, 상기 각 공정을 거쳐 형성되는 α-si TFT 디바이스 부분을 도 22에 나타낸다. 동일 도면에 있어서의 부호 19a는 드레인 전극, 부호 19b는 채널 영역(α-si)을 나타내고 있다.
이상의 각 공정에 의해, 기판홈(10a) 내에는, 뱅크(11) 및 게이트 주사 전극(12), 용량선(19d)(도 22 참조)으로 이루어지는 평탄한 상면을 갖는 1층째의 도전층(A1)과, 이 도전층(A1)상에 형성되어 마찬가지로 평탄한 상면을 갖는 게이트 주사선 절연막(13)과, 이 게이트 주사선 절연막(13) 상에 형성된 뱅크(14) 및 소스 전극(15), 드레인 전극(19b)으로 이루어지는 평탄한 상면을 갖는 2층째의 도전층(A2)과, 이 도전층(A2) 상에 형성되어 마찬가지로 평탄한 상면을 갖는 소스선 절연막(16)이 형성된다. 이들 도전층(A1), 게이트 주사선 절연막(13), 도전층(A2) 및 소스선 절연막(16)은, 기판홈(10a)으로 돌출하는 일 없이 그 내부에 매립된 것으로 되어 있다. 따라서, 유리 기판(10)의 상면으로부터 나와 있는 것은, 뱅크(17) 및 화소 전극(18)만으로 된다. 그러나, 화소 전극(18)은 뱅크(17)과 균일한 면이고 또한 평탄한 유리 기판(10) 상에 형성되기 때문에, 역시 평탄한 표면 형상을 확보하 는 것이 가능하게 되어 있다.
이 화소 전극 형성 공정 후, 본 소성, 배향막의 형성, 러빙 처리를 실시함으로써 하측 기판이 완성된다. 그리고, 이 하측 기판을, 별도로 제조되는 상측 기판과의 사이에 액정층을 삽입시켜 구성함으로써, 액정 표시 장치가 완성된다(도시 생략).
이상 설명한 본 실시형태의 액정 표시 장치의 제조 방법에 의하면, 오목한 부분인 기판홈(10a)을, 도전층(A1), 게이트 주사선 절연막(13), 도전층(A2) 및 소스선 절연막(16)에 의해 매립해서 배선 형성을 행하는 것이므로, 종래보다 요철이 적은 평탄한 표면 형상을 확보할 수 있다. 이것에 의해, 유리 기판(10)에 러빙 처리를 실시할 때에, 그 실시 정도에 불균일이 생기기 어렵게 되기 때문에, 액정 배향 규제력을 향상시켜 표시 얼룩을 방지하는 것이 가능해진다.
또, 배선 부분인 도전층(A1, A2)을 기판홈(10a)내에 매립해 버림으로써, 기판홈(10a)을 설치하지 않고 유리 기판(10)의 표면에 배선 부분을 돌출해서 설치시키는 경우와 비교해서, 완성 후의 유리 기판(10)의 두께 치수를 얇게 하는 것도 가능해진다.
또한, 게이트 주사 전극(12), 용량선(19c)(도 22 참조), 소스 전극(15), 드레인 전극(19b), 화소 전극(18)의 형성에 잉크젯을 이용하므로, 제조 공정 중에 발생하는 무익한 재료의 폐기를 없앨 수 있기 때문에, 재료비의 삭감도 가능하게 하고 있다.
(제 4 실시형태)
계속해서, 제 4 실시형태로서, 본 발명의 액정 표시 장치의 제조 방법과, 이 제조 방법을 이용하여 제조된 액정 표시 장치에 대한 설명을, 도 23 내지 도 30을 참조하면서 이하에 행한다. 또한, 이들 도면에 있어서, 제 2 실시형태로서 나타낸 도 5 내지 도 14와 동일한 구성 요소에는 동일 부호를 붙이고, 그 설명을 간략화한다.
도 23에 나타내는 바와 같이, 제 1층째의 뱅크 형성 공정에서는, 세정한 유리 기판(10)의 상면에, 1화소 피치의 1/20~1/10의 홈(11a)을 설치하기 위한 1층째의 뱅크(11)를 포토리소에 의해 형성한다. 이 뱅크(11)로서는, 형성 후에 광투과성과 발액성을 구비할 필요가 있고, 그 소재로서는, 아크릴 수지, 폴리이미드 수지, 올레핀 수지, 멜라민 수지 등의 고분자 재료가 적합하게 이용된다.
이 형성 후의 뱅크(11)에 발액성을 부여하기 위해서, CF4 플라즈마 처리 등(불소 성분을 갖는 가스를 이용한 플라즈마 처리)을 실시할 필요가 있지만, 대신에, 뱅크(11)의 소재 자체에 미리 발액 성분(불소기 등)을 충전해 두어도 좋은 것은, 제 2, 제 3 실시형태와 마찬가지이다. 이 경우에는, CF4 플라즈마 처리 등을 생략할 수 있다.
이상과 같이 해서 발액화된 뱅크(11)의, 토출 잉크에 대한 접촉각으로서는, 40°이상을 확보하는 것이 바람직하다. 즉, 본 발명자들이 시험에 의해 확인한 결과, 예를 들면 유기 은화합물(디에틸렌 글리콜 디메틸 에테르 용매)에 대한 처리 후의 접촉각은, 뱅크(11)의 소재로서 올레핀계를 채용한 경우에는 66.2°(미처리의 경우에는 10°이하), 무기계를 채용한 경우에는 49.0°(미처리의 경우에는 10°이하)를 확보할 수 있다. 또한, 이들 접촉각은, 플라즈마 파워 550W이고, 4불화 메탄가스를 O.11/min으로 공급하는 처리 조건하에서 얻은 것이다. 또, 본 발명자들이 시험에 의해 확인한 결과, 예를 들면 순수한 물에 대한 처리 후의 접촉각은, 뱅크(11)의 소재로서 유기계 재료를 채용한 경우에는 104.1°(미처리의 경우에는 10°이하), 무기계를 채용한 경우에는 96.3°(미처리의 경우에는 10°이하)를 확보할 수 있다. 또한, 이들 접촉각은, 상기와 동일한 처리 조건에서 얻어진 것이다.
상기 제 1층째의 뱅크 형성 공정에 계속되는 게이트 주사 전극 형성 공정(제 1회째의 도전성 패턴 형성 공정)에서는, 도 24에 나타내는 바와 같이, 뱅크(11)에 의해 구획된 묘화 영역인 상기 홈(11a)내를 채우도록, 도전성 재료를 포함하는 액체방울을 잉크젯에 의해 토출함으로써 게이트 주사 전극(12)을 형성한다. 이 때의 도전성 재료로서는, Ag, Al, Au, Cu, 팔라듐, Ni, W-si, 도전성 폴리머 등을 적합하게 채용할 수 있다. 이와 같이 해서 형성된 게이트 주사 전극(12)은 뱅크(11)에 충분한 발액성이 미리 부여되어 있으므로, 기판홈(11a)으로부터 비어져 나오는 일 없이 미세한 배선 패턴을 형성할 수 있게 되어 있다.
이상의 공정에 의해, 기판(10)상에는, 뱅크(11)과 게이트 주사 전극(12)으로 이루어지는 평탄한 상면을 구비한 제 1 도전층(A1)이 형성된다.
또한, 홈(11a)내에 있어서의 양호한 토출 결과를 얻기 위해서는, 도 23에 나타낸 바와 같이, 이 홈(11a)의 형상으로서 순테이퍼(토출원을 향해서 열리는 방향의 테이퍼 형상)를 채용하는 것이 바람직하다. 이것에 의해, 토출된 액체방울을 충 분히 깊숙히까지 들어가게 하는 것이 가능해진다.
상기 게이트 주사 전극 형성 공정에 계속되는 제 1층째의 절연층 형성 공정에서는, 도 25에 나타내는 바와 같이, 뱅크(11) 및 게이트 주사 전극(12)의 상면을 포함해서 덮도록, 게이트 주사선 절연막(제 1 절연층)(13)을 형성한다. 이 게이트 주사선 절연막(13)의 소재로서는, SiO2, SiNx, BPSG, NSG 등을 채용할 수 있다.
또한, SiNx를 CVD법으로 형성하는 경우, 300℃~350℃의 열이력이 필요하게 되지만, 무기계의 재료를 뱅크에 사용함으로써, 투명성, 내열성에 관한 문제를 회피할 수 있다.
이와 같이 해서 형성된 게이트 주사선 절연막(13)은, 평탄한 제 1 도전층(A1)상에 대해서 형성되므로, 역시 평탄한 상면을 구비한 것으로 되어 있다.
상기 제 1층째의 절연층 형성 공정에 계속되는 제 2층째의 뱅크 형성 공정에서는, 도 26에 나타내는 바와 같이, 게이트 주사선 절연막(13)의 상면에, 1화소 피치의 1/20~1/10이고 또한 상기 홈(11a)과 교차하는 홈(14a)을 설치하기 위한 2층째의 뱅크(14)를 포토리소에 의해 형성한다. 이 뱅크(14)로서는, 형성 후에 광투과성과 발액성을 구비할 필요가 있고, 그 소재로서는, 아크릴 수지, 폴리이미드 수지, 올레핀 수지, 멜라민 수지 등의 고분자 재료가 적합하게 이용된다.
이 형성 후의 뱅크(14)에 발액성을 부여하기 위해서 CF4 플라즈마 처리 등(불소 성분을 갖는 가스를 이용한 플라즈마 처리)을 실시할 필요가 있지만, 대신에, 뱅크(14)의 소재 자체에 미리 발액 성분(불소기 등)을 충전해 두는 것으로 해도 좋 다. 이 경우에는, CF4 플라즈마 처리 등을 생략할 수 있다.
이상과 같이 해서 발액화된 뱅크(14)의 토출 잉크에 대한 접촉각으로서는, 40°이상을 확보하는 것이 바람직하다.
상기 제 2층째의 뱅크 형성 공정에 계속되는 소스 전극 형성 공정(제 2회째의 도전성 패턴 형성 공정)에서는, 마찬가지로 도 26에 나타내는 바와 같이, 뱅크(14)에 의해 구획된 묘화 영역인 상기 홈(14a)내를 채우도록, 도전성 재료를 포함하는 액체방울을 잉크젯에 의해 토출함으로써, 게이트 주사 전극(12)에 대해서 교차하는 소스 전극(15)이 형성된다. 이 때의 도전성 재료로서는, Ag, Al, Au, Cu, 팔라듐, Ni, W-si, 도전성 폴리머 등을 적합하게 채용할 수 있다. 이와 같이 해서 형성된 소스 전극(15)은 뱅크(14)에 충분한 발액성이 미리 부여되어 있으므로, 홈(14a)으로부터 비어져 나오는 일 없이 미세한 배선 패턴을 형성할 수 있게 되어 있다.
이상의 공정에 의해, 기판(10)상에는, 뱅크(14)와 소스 전극(15)으로 이루어지는 평탄한 상면을 구비한 제 2 도전층(A2)이 형성된다.
상기 소스 전극 형성 공정에 계속되는 제 2층째의 절연층 형성 공정에서는, 도 27에 나타내는 바와 같이, 뱅크(14) 및 소스 전극(15)의 상면을 포함해서 덮도록, 소스선 절연막(제 2 절연층)(16)을 형성한다. 이 소스선 절연막(16)의 소재로서는, SiO2, SiNx, BPSG, NSG 등을 채용할 수 있다.
이와 같이 해서 형성된 소스선 절연막(16)은, 평탄한 제 2 도전층(A2) 상에 대해서 형성되므로, 역시 평탄한 상면을 구비한 것으로 되어 있다.
상기 제 2층째의 절연막 형성 공정에 계속되는 제 3층째의 뱅크 형성 공정에서는, 도 28에 나타내는 바와 같이, 소스선 절연막(16)의 상면에, 화소 전극(ITO)의 패터닝 영역을 제외하고 뱅크(17)를 포토리소에 의해 형성한다. 이 뱅크(17)의 소재로서는, 아크릴 수지, 폴리이미드 수지, 올레핀 수지, 멜라민 수지 등의 고분자 재료가 적합하게 이용된다.
상기 제 3층째의 뱅크 형성 공정에 계속되는 화소 전극 형성 공정에서는, 도 29에 나타내는 바와 같이, 뱅크(17)에 의해서 확보된 영역에, 화소 전극의 소재를 이루는 액체방울을 잉크젯에 의해 토출하는 것에 의해 화소 전극(18)이 형성된다. 이와 같이 해서 형성된 화소 전극(18)은, 뱅크(17)와 함께, 평탄한 소스선 절연막(16) 상에 대해서 형성되므로, 역시 평탄한 상면을 구비한 것으로 되어 있다.
또한, 상기 각 공정을 거쳐 형성되는 α-si TFT 디바이스 부분을 도 30에 나타낸다. 동일 도면에 있어서의 부호 19a는 드레인 전극, 부호 19b는 채널 영역(α-si)을 나타내고 있다.
이 화소 전극 형성 공정 후, 본 소성, 배향막의 형성, 러빙 처리를 실시함으로써 하측 기판이 완성된다. 그리고, 이 하측 기판을, 별도로 제조되는 상측 기판과의 사이에 액정층을 삽입시켜 구성함으로써, 액정 표시 장치가 완성된다(도시 생략).
이상 설명한 본 실시형태의 액정 표시 장치의 제조 방법에 의하면, 평면에서 본 경우에 서로 교차하는 게이트 주사 전극(12) 및 소스 전극(15)을 잉크젯에 의해 형성하는 경우, 이들 게이트 주사 전극(12) 및 소스 전극(15)을 형성하기 위한 뱅크(11, 14)를 남긴 채로 게이트 주사선 절연막(13) 및 소스선 절연막(16)을 형성하는 것이므로, 종래보다 요철이 적은 표면 형상을 확보 할 수 있고, 러빙 처리의 실시 정도를 균일화시켜 액정 배향 규제력을 향상시키는 것이 가능하게 되어 있다. 이것에 의해, 표시 얼룩이 적은 액정 표시 장치를 제조하는 것이 가능하게 되어 있다.
또한, 게이트 주사 전극(12), 소스 전극(15), 화소 전극(18)의 형성에 잉크젯을 이용하므로, 제조 공정 중에 발생하는 무익한 재료의 폐기를 없앨 수 있기 때문에, 재료비의 삭감도 가능하게 하고 있다.
(제 5 실시형태)
다음에, 상기 제 2실시형태에서 나타낸 액정 표시 장치의 제조 방법 중, TFT를 제조하는 다른 실시형태에 대해서 도 31~도 34를 참조하면서 설명한다.
또한, 이들 도면에 있어서, 제 2 실시형태로서 나타낸 도 5 내지 도 14와 동일한 구성 요소에는 동일 부호를 붙이고, 그 설명을 간략화한다.
도 31에는, 도 8과 마찬가지로, 유리 기판(10)의 상면에, 1화소 피치의 1/20~1/10의 홈폭을 갖는 기판홈(10a)이 포토리소 에칭에 의해 가공되고, 뱅크를 형성한 후에, 홈(10a)내를 채우도록, 도전성 재료를 포함하는 액체방울을 잉크젯에 의해 토출함으로써 게이트 주사 전극(12)이 형성되고, 그 후에 뱅크가 제거된 상태가 도시되어 있다.
계속해서, 도 32에 나타내는 바와 같이, 플라즈마 CVD법에 의해 게이트 절연 막(13), 활성층(21), 콘택트층(9)의 연속 성막을 행한다. 게이트 절연막(13)으로서 질화 실리콘막, 활성층(21)으로서 아몰퍼스 실리콘막, 콘택트층(9)로서 n+형 실리콘막을 원료 가스나 플라즈마 조건을 변화시키는 것에 의해 형성한다. CVD법으로 형성하는 경우, 300℃~350℃의 열이력이 필요하게 되지만, 무기계의 재료를 뱅크에 사용함으로써, 투명성, 내열성에 관한 문제를 회피할 수 있다.
상기 반도체층 형성 공정에 계속되는 제 2층째의 뱅크 형성 공정에서는, 도 33에 나타내는 바와 같이, 게이트 절연막(13)의 상면에, 1화소 피치의 1/20~1/10이고 또한 상기 홈(10a)과 교차하는 홈(14a)을 설치하기 위한 2층째의 뱅크(14)를 포토리소그래피법에 의거하여 형성한다. 이 뱅크(14)로서는, 형성 후에 광투과성과 발액성을 구비할 필요가 있고, 그 소재로서는, 아크릴 수지, 폴리이미드 수지, 올레핀 수지, 멜라민 수지 등의 고분자 재료 이외에 폴리실라잔 등의 무기계의 재료가 적합하게 이용된다.
이 형성 후의 뱅크(14)로 발액성을 부여하기 위해서 CF4 플라즈마 처리 등(불소 성분을 갖는 가스를 이용한 플라즈마 처리)을 실시할 필요가 있지만, 대신에, 뱅크(14)의 소재 자체에 미리 발액 성분(불소기 등)을 충전해 두는 것으로 해도 좋다. 이 경우에는, CF4 플라즈마 처리 등을 생략할 수 있다.
이상과 같이 해서 발액화된 뱅크(14)의, 토출 잉크에 대한 접촉각으로서는, 40°이상을 확보하는 것이 바람직하다.
상기 제 2층째의 뱅크 형성 공정에 계속되는 소스·드레인 전극 형성 공정( 제 2회째의 도전성 패턴 형성 공정)에서는, 뱅크(14)에 의해 구획된 묘화 영역인 상기 홈(14a)내를 채우도록, 도전성 재료를 포함하는 액체방울을 잉크젯에 의해 토출함으로써, 도 34에 나타내는 바와 같이, 상기 게이트 주사 전극(12)에 대해서 교차하는 소스 전극(15) 및 소스 전극(16)이 형성된다. 그리고, 소스 전극(15) 및 소스 전극(16)을 형성할 때, 본 발명에 따른 패턴의 형성 방법이 적용된다.
이 때의 도전성 재료로서는, Ag, Al, Au, Cu, 팔라듐, Ni, W-si, 도전성 폴리머 등을 적합하게 채용할 수 있다. 이와 같이 해서 형성된 소스 전극(15) 및 소스 전극(16)은 뱅크(14)에 충분한 발액성이 미리 부여되어 있으므로, 홈(14a)으로부터 비어져 나오는 일 없이 미세한 배선 패턴을 형성할 수 있게 되어 있다.
또, 소스 전극(15) 및 드레인 전극(16)을 배치한 홈(14a)를 메우도록 절연 재료(17)가 배치된다. 이상의 공정에 의해, 기판(10) 상에는, 뱅크(14)와 절연 재료(17)로 이루어지는 평탄한 상면(20)이 형성된다.
그리고, 절연 재료(17)에 콘택트홀(19)를 형성하는 동시에, 상면(20) 상에 패터닝된 화소 전극(ITO)(18)을 형성하고, 콘택트홀(19)을 거쳐서 드레인 전극(16)과 화소 전극(18)을 접속함으로써, TFT가 형성된다.
(제 6 실시형태)
계속해서, 제 5 실시형태와 마찬가지로, 상기 제 4 실시형태에서 나타낸 액정 표시 장치의 제조 방법 중, TFT를 제조하는 다른 실시형태에 대해서 도 35~도 38을 참조하면서 설명한다.
또한, 이들 도면에 있어서, 제 4 실시형태에서 나타낸 도 2 3내지 도 30과 동일한 구성요소에는 동일 부호를 붙이고, 그 설명을 간략화한다.
도 35에 나타내는 바와 같이, 우선, 세정한 유리 기판(10)의 상면에, 1화소 피치의 1/20~1/1O의 홈(11a)을 설치하기 위한 제 1층째의 뱅크(11)가, 포토리소그래피법에 의거하여 형성된다. 이 뱅크(11)로서는, 형성 후에 광투과성과 발액성을 구비할 필요가 있고, 그 소재로서는, 아크릴 수지, 폴리이미드 수지, 올레핀 수지, 멜라민 수지 등의 고분자 재료 이외에 폴리실라잔 등의 무기계의 재료가 적합하게 이용된다.
이 형성 후의 뱅크(11)에 발액성을 부여하기 위해서, CF4 플라즈마 처리 등(불소 성분을 갖는 가스를 이용한 플라즈마 처리)을 실시할 필요가 있지만, 대신에, 뱅크(11)의 소재 자체에 미리 발액 성분(불소기 등)을 충전해 두어도 좋다. 이 경우에는, CF4 플라즈마 처리 등을 생략할 수 있다.
상기 제 1층째의 뱅크 형성 공정에 계속되는 게이트 주사 전극 형성 공정(제 1회째의 도전성 패턴 형성 공정)에서는, 뱅크(11)에 의해 구획된 묘화 영역인 상기 홈(11a)내를 채우도록, 도전성 재료를 포함하는 액체방울을 잉크젯에 의해 토출함으로써 게이트 주사 전극(12)을 형성한다.
이 때의 도전성 재료로서는, Ag, Al, Au, Cu, 팔라듐, Ni, W-si, 도전성 폴리머 등을 적합하게 채용할 수 있다. 이와 같이 해서 형성된 게이트 주사 전극(12)은 뱅크(11)에 충분한 발액성이 미리 부여되어 있으므로, 홈(14a)으로부터 비어져 나오는 일 없이 미세한 배선 패턴을 형성할 수 있게 되어 있다.
이상의 공정에 의해, 기판(10) 상에는, 뱅크(11)과 게이트 주사 전극(12)으로 이루어지는 평탄한 상면을 구비한 은(Ag)으로 이루어지는 제 1 도전층(A1)이 형성된다.
다음에, 도 36에 나타내는 바와 같이, 플라즈마 CVD법에 의해 게이트 절연막(13), 활성층(10), 콘택트층(9)의 연속 성막을 행한다. 게이트 절연막(13)으로서 질화 실리콘막, 활성층(10)으로서 아몰퍼스 실리콘막, 콘택트층(9)으로서 n+형 실리콘막을 원료 가스나 플라즈마 조건을 변화시키는 것에 의해 형성한다. CVD법으로 형성하는 경우, 300℃~350℃의 열이력이 필요하게 되지만, 무기계의 재료를 뱅크에 사용함으로써, 투명성, 내열성에 관한 문제를 회피할 수 있다.
이 후, 도 37 및 도 38에 나타내는 바와 같이, 상기 제 5 실시형태와 마찬가지의 공정을 거치는 것에 의해, 콘택트홀(19)을 거쳐서 드레인 전극(16)과 화소 전극(18)이 접속된 TFT가 형성된다.
(제 7 실시형태)
제 7 실시형태로서, 본 발명의 전기 광학 장치의 일례인 액정 표시 장치에 대해서 설명한다. 도 39는, 본 발명에 따른 액정 표시 장치에 대해서, 각 구성 요소와 함께 나타내는 대향 기판측에서 본 평면도이고, 도 40은 도 39의 H-H’선을 따른 단면도이다. 도 41은, 액정 표시 장치의 화상 표시 영역에 있어서 매트릭스 형상으로 형성된 복수의 화소에 있어서의 각종 소자, 배선 등의 등가 회로도이고, 도 42는 액정 표시 장치의 부분 확대 단면도이다. 또한, 이하의 설명에 이용한 각 도면에 있어서는, 각 층이나 각 부재를 도면상에서 인식 가능한 정도의 크기로 하기 위해, 각 층이나 각 부재마다 축척을 다르게 하고 있다.
도 39 및 도 40에 있어서, 본 실시형태의 액정 표시 장치(전기 광학 장치)(100)는, 쌍을 이루는 TFT 어레이 기판(10)과 대향 기판(20)이 광경화성의 밀봉재인 실링재(52)에 의해서 접합되고, 이 실링재(52)에 의해서 구획된 영역내에 액정(50)이 봉입, 보유되어 있다. 실링재(52)는, 기판면내의 영역에 있어서 닫힌 프레임 형상으로 형성되어 이루어지고, 액정 주입구를 구비하지 않고, 밀봉재에 의해 밀봉된 흔적이 없는 구성으로 되어 있다.
실링재(52)의 형성 영역의 내측의 영역에는, 차광성 재료로 이루어지는 주변 차단부(53)가 형성되어 있다. 실링재(52)의 외측의 영역에는, 데이터선 구동 회로(201) 및 실장 단자(202)가 TFT 어레이 기판(10)의 1변을 따라 형성되어 있고, 이 1변에 인접하는 2변을 따라서 주사선 구동 회로(204)가 형성되어 있다. TFT 어레이 기판(10)의 남은 1변에는, 화상 표시 영역의 양측에 설치된 주사선 구동 회로(204) 사이를 접속하기 위한 복수의 배선(205)이 설치되어 있다. 또, 대향 기판(20)의 코너부의 적어도 1개소에 있어서는, TFT 어레이 기판(10)과 대향 기판(20) 사이에서 전기적 도통을 취하기 위한 기판간 도통재(206)가 배설되어 있다.
또한, 데이터선 구동 회로(201) 및 주사선 구동 회로(204)를 TFT 어레이 기판(10) 위에 형성하는 대신에, 예를 들면, 구동용 LSI가 실장된 TAB(Tape Automated Bonding) 기판과 TFT 어레이 기판(10)의 주변부에 형성된 단자군을 이방성 도전막을 개재해서 전기적 및 기계적으로 접속하도록 해도 좋다. 또한, 액정 표 시 장치(100)에 있어서는, 사용하는 액정(50)의 종류, 즉, TN(Twisted Nematic)모드, C-TN법, VA방식, IPS방식 등의 동작 모드나, 노멀리 화이트 모드/노멀리 블랙 모드 별로, 위상차판, 편광판 등이 소정의 방향으로 배치되지만, 여기에서는 도시를 생략한다.
또, 액정 표시 장치(100)을 컬러 표시용으로서 구성하는 경우에는, 대향 기판(20)에 있어서, TFT 어레이 기판(10)의 후술하는 각 화소 전극에 대향하는 영역에, 예를 들면, 적(R), 녹(G), 청(B)의 컬러 필터를 그 보호막과 함께 형성한다.
이러한 구조를 갖는 액정 표시 장치(100)의 화상 표시 영역에 있어서는, 도 41에 나타내는 바와 같이, 복수의 화소(100a)가 매트릭스 형상으로 구성되어 있는 동시에, 이들 화소(100a)의 각각에는, 화소 스위칭용의 TFT(스위칭 소자)(30)가 형성되어 있고, 화소 신호 S1, S2, …, Sn을 공급하는 데이터선(6a)이 TFT(30)의 소스에 전기적으로 접속되어 있다. 데이터선(6a)에 기입하는 화소 신호 S1, S2, ‥ , Sn은 이 순서로 선순차로 공급해도 좋고, 서로 인접하는 복수의 데이터선(6a)끼리에 대해서 그룹마다 공급하도록 해도 좋다. 또, TFT(30)의 게이트에는 주사선(3a)이 전기적으로 접속되어 있고, 소정의 타이밍에서, 주사선(3a)에 펄스적으로 주사 신호 G1, G2, ‥, Gm을 이 순서로 선순차로 인가하도록 구성되어 있다.
화소 전극(19)은, TFT(30)의 드레인에 전기적으로 접속되어 있고, 스위칭 소자인 TFT(30)를 일정 기간만 온 상태로 하는 것에 의해, 데이터선(6a)으로부터 공급되는 화소 신호 S1, S2, …, Sn을 각 화소에 소정의 타이밍에서 기입한다. 이와 같이 해서, 화소 전극(19)을 거쳐서 액정에 기입된 소정 레벨의 화소 신호 S1, S2, …, Sn은, 도 6에 나타내는 대향 기판(20)의 대향 전극(121)과의 사이에서 일정 기간 보유된다. 또한, 보유된 화소 신호 S1, S2, …, Sn이 리크되는 것을 방지하기 위해서, 화소 전극(19)과 대향 전극(121) 사이에 형성되는 액정 용량과 병렬로 축적 용량(60)이 부가되고 있다. 예를 들면, 화소 전극(19)의 전압은, 소스 전압이 인가된 시간보다 3자릿수나 긴 시간만큼 축적 용량(60)에 의해 보유된다. 이것에 의해, 전하의 보유 특성은 개선되고, 콘트라스트비가 높은 액정 표시 장치(100)를 실현할 수 있다.
도 42는, 보톰(bottom) 게이트형 TFT(30)를 갖는 액정 표시 장치(100)의 부분 확대 단면도로서, TFT 어레이 기판(10)을 구성하는 유리 기판 P에는, 상기 제 1 실시형태의 배선 패턴 형성 방법에 의해 게이트 배선(61)이 유리 기판 P의 표면과 대략 균일한 면으로 형성되어 있다. 또한, 본 실시형태에서는 게이트 배선(61)을 형성(하기 위한 오목부를 형성)할 때에, 후술하는 아몰퍼스 실리콘층을 형성하는 프로세스에서 약 350℃까지 가열되기 때문에, 그 온도에 견딜수 있는 재료로서 무기질의 뱅크재를 이용하고 있다.
게이트 배선(61) 상에는, SiNx로 이루어지는 게이트 절연막(62)을 개재해서 아몰퍼스 실리콘(a-Si)층으로 이루어지는 반도체층(63)이 적층되어 있다. 이 게이트 배선 부분에 대향하는 반도체층(63)의 부분이 채널 영역으로 되어 있다. 반도체층(63) 상에는, 오믹 접합을 얻기 위한 예를 들면 n+형 a-Si층으로 이루어지는 접합층(64a 및 64b)이 적층되어 있고, 채널 영역의 중앙부에 있어서의 반도체층(63) 상 에는, 채널을 보호하기 위한 SiNx로 이루어지는 절연성의 에치 스톱막(65)이 형성되어 있다. 또한, 이들 게이트 절연막(62), 반도체층(63), 및 에치 스톱막(65)은, 증착(CVD) 후에 레지스트 도포, 감광·현상, 포토에칭이 실시되는 것에 의해, 도시되는 바와 같이 패터닝된다.
또한, 접합층(64a, 64b) 및 ITO로 이루어지는 화소 전극(19)도 마찬가지로 성막하는 동시에, 포토 에칭을 실시함으로써, 도시하는 바와 같이 패터닝된다. 그리고, 화소 전극(19), 게이트 절연막(62) 및 에치 스톱막(65) 상에 각각 뱅크(66) …를 돌출해서 설치하고, 이들 뱅크(66)… 사이에 상술한 액체방울 토출 장치 IJ를 이용하여, 은화합물의 액체방울을 토출함으로써 소스선, 드레인선을 형성할 수 있다.
또한, 도 43에 나타내는 바와 같이, 게이트 배선(61)과 마찬가지의 패턴 형성 방법에 의해 게이트 절연막(62)에 오목부를 설치하고, 오목부내에 게이트 절연막(62)의 표면과 대략 균일한 면으로 반도체층(63)을 형성하고, 그 위에 접합층(64a, 64b), 화소 전극(19), 에치 스톱막(65)을 형성할 수도 있다. 이 경우, 뱅크(66) 사이의 홈 바닥부를 평평하게 함으로써, 이들 각 층 및 소스선, 드레인선을 단면적으로 굴곡시키지 않으므로, 평탄성이 우수하고 고(高)특성인 TFT로 할 수 있다.
이와 같이, 본 실시형태에서는, 고특성이고 박형, 고집적화가 가능한 액정 표시 장치(100)를 얻을 수 있다.
(제 8 실시형태)
상기 실시형태에서는, TFT(30)를 액정 표시 장치(100)의 구동을 위한 스위칭 소자로서 이용하는 구성으로 했지만, 액정 표시 장치 이외에도 예를 들면 유기 EL(일렉트로루미네선스) 표시 디바이스에 응용할 수 있다. 유기 EL 표시 디바이스는, 형광성의 무기 및 유기 화합물을 포함하는 박막을, 음극과 양극 사이에 끼운 구성을 갖고, 상기 박막에 전자 및 정공(홀)을 주입하여 여기시키는 것에 의해 여기자(勵起子)(엑시톤)를 생성시키고, 이 엑시톤이 재결합할 때의 광의 방출(형광·인광)을 이용하여 발광시키는 소자이다. 그리고, 상기한 TFT(30)를 갖는 기판 상에, 유기 EL 표시 소자에 이용되는 형광성 재료 중, 적색, 녹색 및 청색의 각 발광색을 나타내는 재료 즉 발광층 형성 재료 및 정공 주입/전자 수송층을 형성하는 재료를 잉크로 하여, 각각을 패터닝함으로써, 자(自)발광 풀 컬러 EL 디바이스를 제조할 수 있다.
본 발명에 있어서의 디바이스(전기 광학 장치)의 범위에는 이러한 유기 EL 디바이스도 포함하는 것이다.
도 44는, 상기 액체방울 토출 장치 IJ에 의해 일부의 구성 요소가 제조된 유기 EL 장치의 측단면도이다. 도 44를 참조하면서, 유기 EL 장치의 개략 구성을 설명한다.
도 44에 있어서, 유기 EL 장치(301)는, 기판(311), 회로 소자부(321), 화소 전극(331), 뱅크부(341), 발광 소자(351), 음극(361)(대향 전극), 및 밀봉 기판(371)으로 구성된 유기 EL 소자(302)에, 플렉서블 기판(도시 생략)의 배선 및 구동 IC(도시 생략)를 접속한 것이다. 회로 소자부(321)는, 액티브 소자인 TFT(30)가 기 판(311) 상에 형성되고, 복수의 화소 전극(331)이 회로 소자부(321)상에 정렬해서 구성된 것이다. 그리고, TFT(30)를 구성하는 게이트 배선(61)이, 상술한 실시형태의 배선 패턴의 형성 방법에 의해 형성되어 있다.
각 화소 전극(331) 사이에는 뱅크부(341)이 격자형상으로 형성되어 있고, 뱅크부(341)에 의해 생긴 오목부 개구(344)에, 발광 소자(351)이 형성되어 있다. 또한, 발광 소자(351)는, 적색의 발광소자와 녹색의 발광소자와 청색의 발광소자를 이루는 소자로 이루어져 있고, 이것에 의해서 유기 EL 장치(301)는 풀 컬러 표시를 실현하는 것으로 되어 있다. 음극(361)은 뱅크부(341) 및 발광 소자(351)의 상부 전체면에 형성되고, 음극(361) 위에는 밀봉용 기판(371)이 적층되어 있다.
유기 EL 소자를 포함하는 유기 EL 장치(301)의 제조 프러세스는, 뱅크부(341)를 형성하는 뱅크부 형성 공정과, 발광 소자(351)를 적절히 형성하기 위한 플라즈마 처리 공정과, 발광 소자(351)를 형성하는 발광 소자 형성 공정과, 음극(361)을 형성하는 대향 전극 형성 공정과, 밀봉용 기판(371)을 음극(361) 상에 적층해서 밀봉하는 밀봉 공정을 구비하고 있다.
발광 소자 형성 공정은, 오목부 개구(344), 즉 화소 전극(331)상에 정공주입층(352) 및 발광층(353)을 형성하는 것에 의해 발광 소자(351)를을 형성하는 것으로, 정공주입층 형성 공정과 발광층 형성 공정을 구비하고 있다. 그리고, 정공주입층 형성 공정은, 정공주입층(352)을 형성하기 위한 액상체 재료를 각 화소 전극(331)상으로 토출하는 제 1 토출 공정과, 토출된 액상체 재료를 건조시켜 정공주입층(352)을 형성하는 제 1 건조 공정을 갖고 있다. 또,발광층 형성 공정은, 발광층 (353)을 형성하기 위한 액상체 재료를 정공주입층(352) 위로 토출하는 제 2 토출 공정과, 토출된 액상체 재료를 건조시켜 발광층(353)을 형성하는 제 2 건조 공정을 갖고 있다. 또한, 발광층(353)은, 상술한 바와 같이 적, 록, 청의 3색에 대응하는 재료에 의해서 3종류의 것이 형성되도록 되어 있고, 따라서 상기한 제 2 토출 공정은, 3종류의 재료를 각각에 토출하기 위해 3개의 공정으로 이루어져 있다.
이 발광 소자 형성 공정에 있어서, 정공주입층 형성 공정에 있어서의 제 1 토출 공정과, 발광층 형성 공정에 있어서의 제 2 토출 공정에서 상기한 액체방울 토출 장치 IJ를 이용할 수 있다.
(제 9 실시형태)
도 45는, 액정 표시 장치의 다른 실시형태를 나타내는 도면이다.
도 45에 나타내는 액정 표시 장치(전기 광학 장치)(901)는, 크게 구별하면 컬러 액정 패널(전기 광학 패널)(902)과, 액정 패널(902)에 접속되는 회로 기판(903)을 구비하고 있다. 또, 필요에 따라서, 백 라이트 등의 조명 장치, 그 이외의 부대기기가 액정 패널(902)에 부설되어 있다.
액정 패널(902)은, 실링재(904)에 의해서 접착된 한 쌍의 기판(905a) 및 기판(905b)을 갖고, 이들 기판(905b)과 기판(905b) 사이에 형성되는 간극, 소위 셀 갭에는 액정이 봉입되어 있다. 이들 기판(905a) 및 기판(905b)은, 일반적으로는 투광성 재료, 예를 들면 유리, 합성 수지 등에 의해서 형성되어 있다. 기판(905a) 및 기판(905b)의 외측 표면에는 편광판(906a) 및 다른 1매의 편광판이 접착되어 있다. 또한, 도 45에 있어서는 다른 1매의 편광판의 도시를 생략하고 있다.
또, 기판(905a)의 내측 표면에는 전극(907a)이 형성되고, 기판(905b)의 내측 표면에는 전극(907b)이 형성되어 있다. 이들 전극(907a, 907b)은 스트라이프 형상 또는 문자, 숫자, 그 밖의 적당한 패턴 형상으로 형성되어 있다. 또, 이들 전극(907a, 907b)는, 예를 들면 ITO(Indium Tin Oxide: 인듐 주석 산화물) 등의 투광성 재료에 의해서 형성되어 있다. 기판(905a)는, 기판(905b)에 대해서 돌출된 돌출부를 갖고, 이 돌출부에 복수의 단자(908)가 형성되어 있다. 이들 단자(908)는, 기판(905a) 상에 전극(907a)를 형성할 때에 전극(907a)과 동시에 형성된다. 따라서, 이들 단자(908)는, 예를 들면 ITO에 의해서 형성되어 있다. 이들 단자(908)에는, 전극(907a)으로부터 일체로 연장하는 것 및 도전재(도시하지 않음)를 거쳐서 전극(907b)에 접속되는 것이 포함된다.
회로 기판(903)에는, 배선 기판(909) 상의 소정 위치에 액정 구동용 IC로서의 반도체 소자(900)가 실장되어 있다. 또한, 도시는 생략하고 있지만, 반도체 소자(900)가 실장되는 부분 이외의 부분의 소정 위치에는 저항, 콘덴서, 그 밖의 칩 부품이 실장되어 있어도 좋다. 배선 기판(909)은, 예를 들면 폴리이미드 등의 가요성을 갖는 베이스 기판(911) 위에 형성된 Cu 등의 금속막을 패터닝해서 배선 패턴(912)을 형성하는 것에 의해서 제조되어 있다.
본 실시형태에서는, 액정 패널(902)에 있어서의 전극(907a, 907b) 및 회로 기판(903)에 있어서의 배선 패턴(912)이 상기 디바이스 제조 방법에 의해서 형성되어 있다.
본 실시형태의 액정 표시 장치에 의하면, 소형화, 박형화가 실현된 액정 표 시 장치를 얻을 수 있다.
또한, 상술한 예는 패시브형의 액정 패널이지만, 액티브 매트릭스형의 액정 패널로 해도 좋다. 즉, 한쪽의 기판에 박막 트랜지스터(TFT)를 형성하고, 각 TFT에 대해 화소 전극을 형성한다. 또, 각 TFT에 전기적으로 접속하는 배선(게이트 배선, 소스 배선)을 상기와 같이 잉크젯 기술을 이용하여 형성할 수 있다. 한편, 대향하는 기판에는 대향 전극 등이 형성되어 있다. 이러한 액티브 매트릭스형의 액정 패널에도 본 발명을 적용할 수 있다.
(제 10 실시형태)
제 10 실시형태로서, 비접촉형 카드 매체의 실시형태에 대해서 설명한다. 도 46에 나타내는 바와 같이, 본 실시형태에 따른 비접촉형 카드 매체(전자기기)(400)은, 카드 본체(基體)(402)와 카드 커버(418)로 이루어지는 케이스내에, 반도체 집적회로 칩(408)과 안테나 회로(412)를 내장하고, 도시되지 않는 외부의 송수신기와 전자파 또는 정전 용량 결합 중의 적어도 한쪽에 의해 전력 공급 혹은 데이터 수수 중의 적어도 한쪽을 행하도록 되어 있다.
본 실시형태에서는, 상기 안테나 회로(412)가, 상기 실시형태에 따른 배선 패턴 형성 방법에 의해서 형성되어 있다.
본 실시형태의 비접촉형 카드 매체에 의하면, 소형화, 박형화가 가능한 비접촉형 카드 매체로 할 수 있다.
또한, 본 발명에 따른 디바이스(전기 광학 장치)로서는, 상기 이외에, PDP(플라즈마 디스플레이 패널)나, 기판 상에 형성된 소면적의 박막에 막면과 평행하게 전류를 흐르게 하는 것에 의해, 전자 방출이 생기는 현상을 이용하는 표면 전도형 전자 방출 소자 등에도 적용 가능하다.
(제 11 실시형태)
제 11 실시형태로서, 본 발명의 전자기기의 구체적인 예에 대해서 설명한다.
도 47의 (a)는, 휴대 전화의 일례를 나타낸 사시도이다. 도 47의 (a)에 있어서, 600은 휴대 전화 본체를 나타내고, 601은 상기 실시형태의 액정 표시 장치를 구비한 액정 표시부를 나타내고 있다.
도 47의 (b)는, 워드프로세서, 퍼스널 컴퓨터 등의 휴대형 정보 처리 장치의 일례를 나타낸 사시도이다. 도 47의 (b)에 있어서, 700은 정보 처리 장치, 701은 키보드 등의 입력부, 703은 정보 처리 본체, 702는 상기 실시형태의 액정 표시 장치를 구비한 액정 표시부를 나타내고 있다.
도 47의 (c)는, 손목시계형 전자기기의 일례를 나타낸 사시도이다. 도 47의 (c)에 있어서, 800은 시계 본체를 나타내고, 801은 상기 실시형태의 액정 표시 장치를 구비한 액정 표시부를 나타내고 있다.
도 47의 (a)~(c)에 나타내는 전자기기는, 상기 실시형태의 액정 표시 장치를 구비한 것이므로, 소형화, 박형화가 가능해진다.
또한, 본 실시형태의 전자기기는 액정 장치를 구비하는 것으로 했지만, 유기 일렉트로루미네선스 표시 장치, 플라즈마 형태 표시 장치 등, 다른 전기 광학 장치를 구비한 전자기기로 하는 것도 가능하다.
이상, 첨부 도면을 참조하면서 본 발명에 다른 적합한 실시형태예에 대해서 설명했지만, 본 발명은 이러한 예에 한정되지 않는 것은 물론이다. 상술한 예에 있어서 나타낸 각 구성부재의 여러 형상이나 조합 등은 일예로서, 본 발명의 주지에서 이탈하지 않는 범위에 있어서 설계 요구 등에 의거하여 여러 가지로 변경 가능하다.
예를 들면, 상기 실시형태에서는 뱅크를 형성하고, 이 뱅크 사이에 오목부를 형성하는 구성으로 했지만, 이것에 한정되는 것은 아니고, 예를 들면 기판에 표면 처리를 실시해서 배선 패턴 부분에 친액화 처리를 실시하고, 다른 부분에 발액화 처리를 실시하고, 이 친액화 처리 부분에 오목부를 형성해도 좋다. 그리고, 오목부내에 도전성 미립자를 포함하는 잉크를 도포하는 것에 의해 원하는 배선 패턴을 형성할 수 있다.
또, 상기 실시형태에서는, 박막 패턴을 도전성막으로 하는 구성으로 했지만, 이것에 한정되지 않고, 예를 들면 액정 표시 장치에 있어서 표시 화상을 컬러화하기 위해 이용되고 있는 컬러 필터에도 적용 가능하다. 이 컬러 필터는, 기판에 대해서 R(적), G(녹), B(청)의 잉크(액상체)를 액체방울로서 소정 패턴으로 토출(도포)함으로써 형성할 수 있지만, 기판에 대해서 소정 패턴에 따른 오목부를 형성하고, 이 오목부내에 잉크를 도포해서 컬러 필터를 형성함으로써, 박형의 컬러 필터, 즉 박형의 액정 표시 장치를 얻을 수 있다.
또한, 상기 실시형태에서는, 도전성 미립자를 분산매에 분산시킨 분산액으로 이루어지는 기능액을 이용하는 구성으로 했지만, 이것에 한정되는 것은 아니고, 예 를 들면 패턴 형성후에 가열(열처리) 또는 광조사(광처리)에 의해 도전성을 발생시키는 재료를 이용해도 좋다.

Claims (37)

  1. 기능액을 기판 상에 도포해서 박막 패턴을 형성하는 방법으로서,
    상기 박막 패턴에 따라서 상기 기판 상에 뱅크를 돌출해서 설치하는 공정과,
    상기 뱅크 사이의 상기 기판에 오목부를 형성하는 공정과,
    상기 오목부에 상기 기능액을 도포하는 공정과,
    상기 오목부에 상기 기능액을 도포한 후에 상기 뱅크를 제거하는 공정을 갖고,
    상기 기능액에는 열처리 또는 광처리에 의해 도전성을 발현하는 유기 금속 화합물이 포함되는 것을 특징으로 하는 박막 패턴 형성 방법.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 뱅크를 마스크로 해서 상기 오목부를 형성하는 것을 특징으로 하는 박막 패턴 형성 방법.
  4. 제 1 항에 있어서,
    상기 뱅크에 상기 오목부보다 높은 발액성을 부여하는 공정을 갖는 것을 특징으로 하는 박막 패턴 형성 방법.
  5. 삭제
  6. 삭제
  7. 기판에 박막 패턴이 형성되어 이루어지는 디바이스의 제조 방법으로서,
    제 1 항에 기재된 박막 패턴 형성 방법에 의해 상기 기판에 상기 박막 패턴을 형성하는 것을 특징으로 하는 디바이스 제조 방법.
  8. 제 7 항에 있어서,
    상기 박막 패턴은, 상기 기판 상에 설치된 스위칭 소자의 일부를 구성하는 것을 특징으로 하는 디바이스 제조 방법.
  9. 제 7 항에 기재된 디바이스 제조 방법을 이용하여 제조된 디바이스를 구비하는 것을 특징으로 하는 전기 광학 장치.
  10. 제 9 항에 기재된 전기 광학 장치를 구비하는 것을 특징으로 하는 전자기기.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 기판에 기판 홈을 형성하는 기판 홈 형성 공정과,
    상기 기판 홈을 구획하도록 발액부를 형성하는 발액부 형성 공정과,
    상기 기판 홈에 도전성 재료를 포함하는 액체방울을 토출하여 게이트 주사 전극을 형성하는 제 1 도전성 패턴 형성 공정과,
    상기 기판으로부터 상기 발액부를 제거하는 발액부 제거 공정과,
    상기 게이트 주사 전극의 상면을 포함하여 상기 기판의 상면을 덮도록, 제 1 절연층을 형성하는 제 1 절연층 형성 공정과,
    상기 제 1 절연층 상에 광투과성을 갖는 제 1 뱅크를 형성하는 뱅크 형성 공정과,
    상기 제 1 뱅크로 구획된 영역에 도전성 재료를 포함하는 액체방울을 토출하여 소스 전극을 형성하는 제 2 도전성 패턴 형성 공정과,
    상기 소스 전극의 상면을 포함하여 상기 제 1 뱅크의 상면을 덮도록, 제 2 절연층을 형성하는 제 2 절연층 형성 공정을 갖는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  16. 삭제
  17. 삭제
  18. 기판에 기판 홈을 형성하는 기판 홈 형성 공정과,
    상기 기판 홈 내에 제 1 뱅크를 형성하는 제 1 뱅크 형성 공정과,
    상기 제 1 뱅크에 의해 구획된 영역에 도전성 재료를 포함하는 액체방울을 토출하여, 상기 기판 홈 내에 게이트 주사 전극을 형성하는 제 1 도전성 패턴 형성 공정을 갖는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  19. 제 18 항에 있어서,
    상기 게이트 주사 전극 및 상기 제 1 뱅크를 절연층에 의해 덮는 제 1 절연층 형성 공정과,
    제 2 홈을 설치하기 위해 제 2 뱅크를 상기 절연층 상에 형성하는 제 2 뱅크 형성 공정과,
    상기 제 2 뱅크에 의해서 구획된 영역에 도전성 재료를 포함하는 액체방울을 토출하여, 상기 제 2 홈 내에 소스 전극을 형성하는 제 2 도전성 패턴 형성 공정을 갖는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  20. 삭제
  21. 기판의 상면에 광투과성을 갖는 뱅크를 형성하는 뱅크 형성 공정과,
    상기 뱅크에 의해 구획된 영역에 도전성 재료를 포함하는 액체방울을 토출하여 게이트 주사 전극을 형성하는 도전성 패턴 형성 공정과,
    상기 뱅크 및 상기 게이트 주사 전극을 덮도록 절연층을 형성하는 절연층 형성 공정을 갖는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  22. 제 21 항에 있어서,
    상기 절연층 상에, 상기 뱅크 형성 공정, 상기 도전성 패턴 형성 공정, 및 상기 절연층 형성 공정을 행하여, 상기 게이트 주사 전극에 대하여 교차하는 소스 전극을 형성하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  23. 제 22 항에 있어서,
    상기 도전성 패턴 형성 공정을 포함하는 금속 배선 형성 공정에 의해, 상기 게이트 주사 전극과, 상기 소스 전극과, 드레인 전극 및 화소 전극을 형성하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 액티브 매트릭스 기판의 제조 방법에 있어서,
    기판 상에 게이트 배선을 형성하는 제 1 공정과,
    상기 게이트 배선 상에 게이트 절연막을 형성하는 제 2 공정과,
    상기 게이트 절연막을 통하여 반도체층을 적층하는 제 3 공정과,
    상기 게이트 절연층 상에 소스 전극 및 드레인 전극을 형성하는 제 4 공정과,
    상기 소스 전극 및 상기 드레인 전극 상에 절연 재료를 배치하는 제 5 공정과,
    상기 드레인 전극과 전기적으로 접속하는 화소 전극을 형성하는 제 6 공정을 갖고,
    상기 제 1 공정과, 상기 제 4 공정 및 상기 제 6 공정 중 일부 또는 전부의 공정은 형성하는 박막 패턴에 따른 오목부를 형성하는 공정과,
    상기 게이트 배선, 상기 소스 전극, 상기 드레인 전극 또는 상기 화소 전극의 전극 재료를 구성하는 기능액을, 액체방울 토출 장치에 의해 상기 오목부에 토출함으로써, 배치되는 재료 배치 공정을 갖는 것을 특징으로 하는 액티브 매트릭스 기판의 제조 방법.
  33. 제 32 항에 있어서,
    상기 박막 패턴에 따라서 상기 기판 상에 뱅크를 돌출해서 설치하는 공정과,
    상기 뱅크 사이의 상기 기판에 상기 오목부를 형성하는 공정과,
    상기 오목부에 상기 기능액을 도포한 후에 상기 뱅크를 제거하는 공정을 갖는 것을 특징으로 하는 액티브 매트릭스 기판의 제조 방법.
  34. 제 33 항에 있어서,
    상기 뱅크를 마스크로 해서 상기 오목부를 형성하는 것을 특징으로 하는 액티브 매트릭스 기판의 제조 방법.
  35. 제 33 항에 있어서,
    상기 뱅크에 상기 오목부보다도 높은 발액성을 부여하는 공정을 갖는 것을 특징으로 하는 액티브 매트릭스 기판의 제조 방법.
  36. 제 32 항에 있어서,
    상기 기능액에는 도전성 미립자를 포함되는 것을 특징으로 하는 액티브 매트릭스 기판의 제조 방법.
  37. 제 32 항에 있어서,
    상기 기능액에는 열처리 또는 광처리에 의해 도전성을 발현하는 재료가 포함되는 것을 특징으로 하는 액티브 매트릭스 기판의 제조 방법.
KR1020040037782A 2003-05-30 2004-05-27 박막 패턴 형성 방법, 디바이스와 그 제조 방법, 액정표시 장치의 제조 방법, 액정 표시 장치, 액티브 매트릭스기판의 제조 방법, 전기 광학 장치 및 전자기기 KR100667662B1 (ko)

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
JP2003155867 2003-05-30
JP2003155866 2003-05-30
JP2003155865 2003-05-30
JPJP-P-2003-00155858 2003-05-30
JP2003155858 2003-05-30
JPJP-P-2003-00155867 2003-05-30
JPJP-P-2003-00155866 2003-05-30
JPJP-P-2003-00155865 2003-05-30
JP2004103418A JP4344270B2 (ja) 2003-05-30 2004-03-31 液晶表示装置の製造方法
JPJP-P-2004-00103418 2004-03-31

Publications (2)

Publication Number Publication Date
KR20040103345A KR20040103345A (ko) 2004-12-08
KR100667662B1 true KR100667662B1 (ko) 2007-01-12

Family

ID=33556700

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040037782A KR100667662B1 (ko) 2003-05-30 2004-05-27 박막 패턴 형성 방법, 디바이스와 그 제조 방법, 액정표시 장치의 제조 방법, 액정 표시 장치, 액티브 매트릭스기판의 제조 방법, 전기 광학 장치 및 전자기기

Country Status (5)

Country Link
US (2) US7410905B2 (ko)
JP (1) JP4344270B2 (ko)
KR (1) KR100667662B1 (ko)
CN (1) CN1573449A (ko)
TW (1) TWI254340B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101621413B1 (ko) 2009-04-28 2016-05-17 삼성디스플레이 주식회사 금속 패턴의 재형성 방법, 어레이 기판 및 이의 제조 방법

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006019630A (ja) * 2004-07-05 2006-01-19 Seiko Epson Corp 配線形成方法
JP2006179213A (ja) 2004-12-21 2006-07-06 Seiko Epson Corp パターン形成基板、電気光学装置及び電気光学装置の製造方法
JP2006190525A (ja) 2005-01-05 2006-07-20 Seiko Epson Corp 電子放出素子および電子放出素子の製造方法、並びに電気光学装置、電子機器
JP2006259687A (ja) * 2005-02-17 2006-09-28 Seiko Epson Corp 膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
JP4297106B2 (ja) * 2005-02-23 2009-07-15 セイコーエプソン株式会社 膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
JP2006251120A (ja) * 2005-03-09 2006-09-21 Seiko Epson Corp 画素構造、アクティブマトリクス基板、アクティブマトリクス基板の製造方法、電気光学装置、並びに電子機器
KR20060104092A (ko) * 2005-03-29 2006-10-09 삼성전자주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
JP2006292801A (ja) 2005-04-06 2006-10-26 Seiko Epson Corp 液晶装置並びに電子機器
JP2007035911A (ja) * 2005-07-27 2007-02-08 Seiko Epson Corp ボンディングパッドの製造方法、ボンディングパッド、及び電子デバイスの製造方法、電子デバイス
KR100953652B1 (ko) * 2005-08-18 2010-04-20 삼성모바일디스플레이주식회사 유기 박막 트랜지스터 및 그 제조 방법
US7630207B2 (en) * 2005-09-15 2009-12-08 Fujifilm Corporation Wiring board, method of manufacturing wiring board, and liquid ejection head
US20070084944A1 (en) * 2005-10-14 2007-04-19 Harry Hedler Methods for aligning a device and for stacking two devices in an aligned manner and device for improved stacking
US8089434B2 (en) * 2005-12-12 2012-01-03 Nupix, LLC Electroded polymer substrate with embedded wires for an electronic display
US8166649B2 (en) * 2005-12-12 2012-05-01 Nupix, LLC Method of forming an electroded sheet
US8106853B2 (en) * 2005-12-12 2012-01-31 Nupix, LLC Wire-based flat panel displays
KR101254825B1 (ko) 2005-12-26 2013-04-15 엘지디스플레이 주식회사 박막 패턴 제조 방법
KR101308435B1 (ko) * 2006-06-30 2013-09-16 엘지디스플레이 주식회사 패턴 형성방법 및 이를 이용한 액정표시소자의 제조방법
JP5326100B2 (ja) * 2006-08-04 2013-10-30 国立大学法人 千葉大学 有機薄膜トランジスタ及びその製造方法。
US7927713B2 (en) 2007-04-27 2011-04-19 Applied Materials, Inc. Thin film semiconductor material produced through reactive sputtering of zinc target using nitrogen gases
US7838062B2 (en) * 2007-05-29 2010-11-23 Sunpower Corporation Array of small contacts for solar cell fabrication
CN101755492A (zh) * 2007-06-27 2010-06-23 3M创新有限公司 在热成形聚合物基底上形成薄膜电子器件的设备及方法
US7994508B2 (en) * 2007-08-02 2011-08-09 Applied Materials, Inc. Thin film transistors using thin film semiconductor materials
WO2009044583A1 (ja) 2007-10-02 2009-04-09 Sharp Kabushiki Kaisha アクティブマトリクス基板、アクティブマトリクス基板の製造方法、及び、液晶表示装置
KR100922810B1 (ko) 2007-12-11 2009-10-21 주식회사 잉크테크 흑화 전도성 패턴의 제조방법
GB0724774D0 (en) * 2007-12-19 2008-01-30 Cambridge Display Tech Ltd Organic thin film transistors, active matrix organic optical devices and methods of making the same
JP4661864B2 (ja) * 2007-12-25 2011-03-30 セイコーエプソン株式会社 膜パターン形成方法及び発光装置の製造方法
US7812345B2 (en) * 2008-02-28 2010-10-12 Panasonic Corporation Organic EL display panel
US8980066B2 (en) * 2008-03-14 2015-03-17 Applied Materials, Inc. Thin film metal oxynitride semiconductors
WO2009117438A2 (en) 2008-03-20 2009-09-24 Applied Materials, Inc. Process to make metal oxide thin film transistor array with etch stopping layer
KR100974655B1 (ko) * 2008-06-17 2010-08-09 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US8258511B2 (en) * 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
US8410712B2 (en) * 2008-07-09 2013-04-02 Ncc Nano, Llc Method and apparatus for curing thin films on low-temperature substrates at high speeds
JP5889791B2 (ja) 2009-09-24 2016-03-22 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ ソース・ドレイン金属エッチングのためのウェットプロセスを用いた金属酸化物又は金属酸窒化物ｔｆｔの製造方法
US8840763B2 (en) 2009-09-28 2014-09-23 Applied Materials, Inc. Methods for stable process in a reactive sputtering process using zinc or doped zinc target
JP2012114073A (ja) * 2010-11-04 2012-06-14 Sony Corp 表示装置、表示装置の製造方法および電子機器
KR101812334B1 (ko) * 2010-12-21 2018-01-25 엘지이노텍 주식회사 투명 전광판 및 이의 제조 방법
KR20120082310A (ko) * 2011-01-13 2012-07-23 엘지이노텍 주식회사 터치 패널, 이의 제조 방법 및 터치 패널을 포함한 액정 표시 장치
KR102081599B1 (ko) * 2013-06-28 2020-02-26 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
JP5760060B2 (ja) * 2013-09-27 2015-08-05 株式会社茨城技研 金属皮膜形成方法並びに金属皮膜形成製品の製造方法及び製造装置
CN105612589B (zh) * 2013-12-27 2018-08-28 Lg化学株式会社 导电膜及其制造方法
CN103676342B (zh) * 2013-12-27 2015-12-09 深圳市华星光电技术有限公司 窄边框液晶显示器的扇出区结构
JP6137049B2 (ja) * 2014-05-13 2017-05-31 株式会社村田製作所 セラミック電子部品の製造方法
KR20160084715A (ko) * 2015-01-06 2016-07-14 연세대학교 산학협력단 투명전극 및 그의 제조방법
WO2016190648A1 (en) * 2015-05-27 2016-12-01 Samsung Electronics Co., Ltd. Display device
US10350875B2 (en) 2015-10-29 2019-07-16 Nike, Inc. Printing layer in response to substrate contour
CA3019902C (en) * 2016-03-16 2022-06-21 Ncc Nano, Llc Method for depositing a functional material on a substrate
GB2566410A (en) 2016-08-26 2019-03-13 Halliburton Energy Services Inc Cooled optical apparatus, systems, and methods
CN108878689B (zh) * 2018-06-26 2020-03-06 京东方科技集团股份有限公司 一种基板及其制备方法、显示装置
CN108580111A (zh) * 2018-07-04 2018-09-28 张家港康得新光电材料有限公司 配向膜涂布装置及涂布方法
KR102592426B1 (ko) * 2019-01-02 2023-10-23 삼성디스플레이 주식회사 잉크젯 프린팅 장치, 쌍극자 정렬 방법 및 표시 장치의 제조 방법
CN110379839B (zh) * 2019-07-24 2021-11-02 京东方科技集团股份有限公司 一种显示基板、显示基板的制作方法及显示装置
KR20210016122A (ko) * 2019-07-31 2021-02-15 삼성디스플레이 주식회사 쌍극자 정렬 장치, 쌍극자 정렬 방법 및 표시 장치의 제조 방법
KR20210104385A (ko) * 2020-02-17 2021-08-25 삼성디스플레이 주식회사 잉크젯 프린팅 장치, 이를 이용한 잉크젯 헤드의 검사 방법
KR20210109088A (ko) * 2020-02-26 2021-09-06 삼성디스플레이 주식회사 잉크젯 프린팅 장치, 쌍극성 소자의 프린팅 방법 및 표시 장치의 제조 방법
CN117837276A (zh) * 2021-08-17 2024-04-05 Tdk株式会社 导电性膜及其制造方法、以及显示装置

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5132248A (en) * 1988-05-31 1992-07-21 The United States Of America As Represented By The United States Department Of Energy Direct write with microelectronic circuit fabrication
US5284287A (en) * 1992-08-31 1994-02-08 Motorola, Inc. Method for attaching conductive balls to a substrate
JPH07109573A (ja) * 1993-10-12 1995-04-25 Semiconductor Energy Lab Co Ltd ガラス基板および加熱処理方法
US5492266A (en) * 1994-08-31 1996-02-20 International Business Machines Corporation Fine pitch solder deposits on printed circuit board process and product
JPH0936520A (ja) * 1995-07-24 1997-02-07 Matsushita Electric Ind Co Ltd 回路形成方法及び電子回路基板
CN1154490A (zh) 1995-12-08 1997-07-16 Lg半导体株式会社 薄膜晶体管的液晶显示装置及其制造方法
JP3332134B2 (ja) * 1995-12-14 2002-10-07 富士通株式会社 磁気記録媒体とその製造方法及び磁気記録装置
JPH09219577A (ja) * 1996-02-09 1997-08-19 Nikko Co セラミック配線板の製造方法
US6184946B1 (en) * 1996-11-27 2001-02-06 Hitachi, Ltd. Active matrix liquid crystal display
JP3721682B2 (ja) 1996-12-26 2005-11-30 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法
JP3427664B2 (ja) 1997-03-13 2003-07-22 株式会社日立製作所 横電界方式アクティブマトリクス型液晶表示装置
US5892558A (en) * 1997-06-26 1999-04-06 Gl Displays, Inc. Wire electrode structure based on 2 or 3 terminal device employed in a liquid crystal display
KR100627091B1 (ko) * 1997-08-21 2006-09-22 세이코 엡슨 가부시키가이샤 액티브 매트릭스형 표시장치
US6089151A (en) * 1998-02-24 2000-07-18 Micron Technology, Inc. Method and stencil for extruding material on a substrate
KR100660384B1 (ko) 1998-03-17 2006-12-21 세이코 엡슨 가부시키가이샤 표시장치의 제조방법
GB9808806D0 (en) 1998-04-24 1998-06-24 Cambridge Display Tech Ltd Selective deposition of polymer films
EP1091024A4 (en) 1998-04-30 2006-03-22 Ebara Corp METHOD AND DEVICE FOR COATING SUBSTRATES
US6592943B2 (en) * 1998-12-01 2003-07-15 Fujitsu Limited Stencil and method for depositing solder
JP4138117B2 (ja) 1998-12-21 2008-08-20 セイコーエプソン株式会社 カラーフィルタ基板の製造方法
US6245469B1 (en) * 1999-09-09 2001-06-12 Canon Kabushiki Kaisha Manufacturing method for color filter and liquid crystal element using color filter manufactured thereby
CN1245769C (zh) * 1999-12-21 2006-03-15 造型逻辑有限公司 溶液加工
US6372154B1 (en) * 1999-12-30 2002-04-16 Canon Kabushiki Kaisha Luminescent ink for printing of organic luminescent devices
JP3951162B2 (ja) 2000-03-31 2007-08-01 セイコーエプソン株式会社 微細構造体の製造方法、有機ｅｌ装置の製造方法、および電子デバイスの製造方法
JP4048687B2 (ja) 2000-04-07 2008-02-20 セイコーエプソン株式会社 有機ｅｌ素子および有機ｅｌ素子の製造方法
US7291284B2 (en) * 2000-05-26 2007-11-06 Northwestern University Fabrication of sub-50 nm solid-state nanostructures based on nanolithography
US6734029B2 (en) 2000-06-30 2004-05-11 Seiko Epson Corporation Method for forming conductive film pattern, and electro-optical device and electronic apparatus
GB0024294D0 (en) * 2000-10-04 2000-11-15 Univ Cambridge Tech Solid state embossing of polymer devices
JP2002196106A (ja) * 2000-12-27 2002-07-10 Seiko Epson Corp マイクロレンズアレイ及びその製造方法並びに光学装置
GB2373095A (en) * 2001-03-09 2002-09-11 Seiko Epson Corp Patterning substrates with evaporation residues
JP2003080694A (ja) 2001-06-26 2003-03-19 Seiko Epson Corp 膜パターンの形成方法、膜パターン形成装置、導電膜配線、電気光学装置、電子機器、並びに非接触型カード媒体
JP2005520668A (ja) * 2001-07-09 2005-07-14 プラスティック ロジック リミテッド 溶液に影響される整列
TW523611B (en) * 2001-12-11 2003-03-11 Ind Tech Res Inst Ink spraying process and apparatus of color filter
GB0207134D0 (en) * 2002-03-27 2002-05-08 Cambridge Display Tech Ltd Method of preparation of organic optoelectronic and electronic devices and devices thereby obtained
US6984476B2 (en) * 2002-04-15 2006-01-10 Sharp Kabushiki Kaisha Radiation-sensitive resin composition, forming process for forming patterned insulation film, active matrix board and flat-panel display device equipped with the same, and process for producing flat-panel display device
CN1650225A (zh) * 2002-04-26 2005-08-03 皇家飞利浦电子股份有限公司 有源矩阵显示装置
EP1507293A4 (en) * 2002-05-22 2008-10-15 Fujitsu Ltd METHOD OF QUANTUM DOT FORMATION, QUANTUM SEMICONDUCTOR COMPONENT AND METHOD FOR THE PRODUCTION THEREOF
US6946677B2 (en) * 2002-06-14 2005-09-20 Nokia Corporation Pre-patterned substrate for organic thin film transistor structures and circuits and related method for making same
US6998334B2 (en) * 2002-07-08 2006-02-14 Micron Technology, Inc. Semiconductor devices with permanent polymer stencil and method for manufacturing the same
GB0229191D0 (en) * 2002-12-14 2003-01-22 Plastic Logic Ltd Embossing of polymer devices
GB0306163D0 (en) * 2003-03-18 2003-04-23 Univ Cambridge Tech Embossing microfluidic sensors
US7309563B2 (en) * 2003-12-19 2007-12-18 Palo Alto Research Center Incorporated Patterning using wax printing and lift off

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101621413B1 (ko) 2009-04-28 2016-05-17 삼성디스플레이 주식회사 금속 패턴의 재형성 방법, 어레이 기판 및 이의 제조 방법

Also Published As

Publication number Publication date
US7410905B2 (en) 2008-08-12
JP2005013984A (ja) 2005-01-20
TWI254340B (en) 2006-05-01
KR20040103345A (ko) 2004-12-08
TW200509180A (en) 2005-03-01
US20050003640A1 (en) 2005-01-06
JP4344270B2 (ja) 2009-10-14
US20080272388A1 (en) 2008-11-06
CN1573449A (zh) 2005-02-02

Similar Documents

Publication Publication Date Title
KR100667662B1 (ko) 박막 패턴 형성 방법, 디바이스와 그 제조 방법, 액정표시 장치의 제조 방법, 액정 표시 장치, 액티브 매트릭스기판의 제조 방법, 전기 광학 장치 및 전자기기
KR100631358B1 (ko) 패턴과 그 형성 방법, 디바이스와 그 제조 방법, 전기광학 장치, 전자 기기 및 액티브 매트릭스 기판의 제조 방법
KR100654197B1 (ko) 디바이스 및 디바이스 제조 방법
KR100606948B1 (ko) 박막 패턴의 형성 방법 및 디바이스의 제조 방법, 전기광학 장치 및 전자 기기
KR100619486B1 (ko) 박막 패턴의 형성 방법 및 디바이스의 제조 방법
KR100620880B1 (ko) 막패턴 형성 방법, 디바이스 및 디바이스의 제조 방법,전기 광학 장치, 전자 기기, 및 액티브 매트릭스 기판의제조 방법
KR100620881B1 (ko) 패턴 형성 방법, 디바이스의 제조 방법, 및 액티브 매트릭스 기판의 제조 방법
KR100626911B1 (ko) 막 패턴 형성 방법, 디바이스의 제조 방법, 전기 광학장치, 전자 기기, 및 액티브 매트릭스 기판의 제조 방법
KR100634110B1 (ko) 박막 패턴 형성 방법, 디바이스와 그 제조 방법 및 전기광학 장치 및 전자 기기, 액티브 매트릭스 기판의 제조 방법
KR100723590B1 (ko) 막 패턴의 형성 방법, 액티브 매트릭스 기판, 전기 광학장치, 및 전자 기기
KR100670985B1 (ko) 디바이스와 그 제조 방법, 액티브 매트릭스 기판의 제조방법 및 전기 광학 장치 및 전자 기기
KR100671813B1 (ko) 박막 패턴 형성 방법, 반도체 장치, 전기 광학 장치, 및전자 기기
KR20060059799A (ko) 배선 패턴의 형성 방법, 디바이스의 제조 방법, 디바이스,및 전기 광학 장치, 및 전자 기기
KR20060089660A (ko) 막 패턴의 형성 방법, 장치 및 그 제조 방법, 전기 광학장치, 및 전자기기
JP2005013985A (ja) 膜パターン形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器、アクティブマトリクス基板の製造方法、アクティブマトリクス基板
JP4572868B2 (ja) 配線パターン形成方法、非接触型カード媒体の製造方法、電気光学装置の製造方法及びアクティブマトリクス基板の製造方法
JP4453651B2 (ja) アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器
JP2006043623A (ja) パターンの形成方法、デバイスの製造方法、デバイス、アクティブマトリクス基板の製造方法、電気光学装置及び電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101222

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee