KR100606948B1 - 박막 패턴의 형성 방법 및 디바이스의 제조 방법, 전기광학 장치 및 전자 기기 - Google Patents

박막 패턴의 형성 방법 및 디바이스의 제조 방법, 전기광학 장치 및 전자 기기 Download PDF

Info

Publication number
KR100606948B1
KR100606948B1 KR1020040021165A KR20040021165A KR100606948B1 KR 100606948 B1 KR100606948 B1 KR 100606948B1 KR 1020040021165 A KR1020040021165 A KR 1020040021165A KR 20040021165 A KR20040021165 A KR 20040021165A KR 100606948 B1 KR100606948 B1 KR 100606948B1
Authority
KR
South Korea
Prior art keywords
forming
substrate
thin film
residue
liquid
Prior art date
Application number
KR1020040021165A
Other languages
English (en)
Other versions
KR20040086601A (ko
Inventor
히라이도시미츠
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20040086601A publication Critical patent/KR20040086601A/ko
Application granted granted Critical
Publication of KR100606948B1 publication Critical patent/KR100606948B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1258—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013—Inkjet printing, e.g. for printing insulating material or resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1173—Differences in wettability, e.g. hydrophilic or hydrophobic areas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Abstract

본 발명에 의한, 기능액을 기판상에 배치함에 의해 박막 패턴을 형성하는 방법은, 상기 기판상에 상기 박막 패턴에 따른 뱅크를 형성하는 뱅크 형성 공정과, 상기 뱅크사이의 잔사를 제거하는 잔사 처리 공정과, 상기 잔사가 제거된 상기 뱅크사이에 상기 기능액을 배치하는 재료 배치 공정을 갖는다.
박막 패턴, 디바이스, 전기 광학 장치, 전자 기기

Description

박막 패턴의 형성 방법 및 디바이스의 제조 방법, 전기 광학 장치 및 전자 기기{METHOD OF FORMING THIN FILM PATTERN AND METHOD OF MENUFACTURING DEVICE, ELECTROOPTICAL APPARATUS AND ELECTRONIC APPARATUS}
도 1은 액적 토출 장치의 개략 사시도.
도 2는 피에조 방식에 의한 액체 재료의 토출 원리를 설명하기 위한 도면.
도 3은 본 발명의 박막 패턴의 형성 방법의 일실시 형태를 나타내는 플로우 차트.
도 4a∼도 4d는 본 발명의 박막 패턴을 형성하는 순서의 일례를 나타내는 모식도.
도 5a∼도 5d는 본 발명의 박막 패턴을 형성하는 순서의 일례를 나타내는 모식도.
도 6a 및 도 6b는 잔사 처리 공정에 사용하는 플라즈마 처리 장치의 일례를 나타내는 도면.
도 7은 액정 표시 장치를 대향 기판측에서 본 평면도.
도 8은 도 7의 H-H'선에 따른 단면도.
도 9는 액정 표시 장치의 등가 회로도.
도 10은 액정 표시 장치의 부분 확대 단면도.
도 11은 유기 EL 장치의 부분 확대 단면도.
도 12는 박막 트랜지스터를 제조하는 공정을 설명하기 위한 도면.
도 13은 박막 트랜지스터를 제조하는 공정을 설명하기 위한 도면.
도 14는 박막 트랜지스터를 제조하는 공정을 설명하기 위한 도면.
도 15는 박막 트랜지스터를 제조하는 공정을 설명하기 위한 도면.
도 16은 액정 표시 장치의 다른 형태를 나타내는 도면.
도 17은 비접촉형 카드 매체의 분해 사시도.
도 18a∼도 18c는 본 발명의 전자 기기의 구체적인 예를 나타낸 도면.
[부호의 설명]
32···유기물 잔사(HMDS층)
33···배선 패턴(박막 패턴)
34···홈
35···저부
100···액정 표시 장치(전기 광학 장치)
4OO···비접촉형 카드 매체(전자 기기)
B···뱅크
P···기판
본 발명은, 박막 패턴의 형성 방법 및 디바이스의 제조 방법, 전기 광학 장치 및 전자 기기에 관한 것이다.
전자 회로나 집적 회로 등의 배선을 갖는 디바이스를 제조하기 위해서는, 예를 들면 포토리소그래피법이 사용되고 있다. 이 포토리소그래피법은, 미리 도전막을 도포한 기판상에 레지스트라 불리는 감광성 재료를 도포하고, 회로 패턴을 조사하여 현상하고, 레지스트 패턴에 따라 도전막을 에칭함으로써 박막의 배선 패턴을 형성하는 것이다. 이 포토리소그래피법은, 진공 장치 등의 대규모 설비나 복잡한 공정을 필요로 하고, 또한, 재료 사용 효율도 수% 정도로 그 대부분을 폐기하지 않을 수 없어, 제조 비용이 높다.
이것에 대해서, 예를 들면, 미국 특허 제5132248호 명세서에는, 액적 토출 헤드로부터 액체 재료를 액적상으로 토출하는 액적 토출법, 이른바 잉크젯법을 사용하여 기판상에 배선 패턴을 형성하는 방법이 제안되어 있다. 이 방법에서는, 금속 미립자 등의 도전성 미립자를 분산한 기능액인 배선 패턴 형성용 잉크를 기판에 직접 패턴 도포하고, 그 후 열처리나 레이저 조사를 행하여 박막의 도전막 패턴으로 변환한다. 이 방법에 의하면, 포토리소그래피가 필요 없어지고, 프로세스가 대폭 간단해지는 동시에, 원재료의 사용량도 적어지는 장점이 있다.
그러나, 상술한 바와 같은 종래 기술에는, 이하와 같은 문제가 존재한다. 배선 패턴을 형성하기 위해서 기판상에 기능액을 배치할 때, 기판상에 잔사가 있으면, 기판상에 기능액을 균일하게 배치할 수 없게 되는 경우가 있고, 액 고임(벌지)나 단선 등의 결함 발생의 원인으로 된다.
본 발명은, 이상과 같은 점을 고려해서 이루어진 것으로서, 단선 등의 결함 발생을 억제할 수 있는 박막 패턴의 형성 방법 및 디바이스의 제조 방법, 전기 광학 장치 및 전자 기기를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해서 본 발명은, 이하의 구성을 채용하고 있다.
본 발명의 제1 태양은, 기능액을 기판상에 배치함에 의해 박막 패턴을 형성하는 방법으로서, 상기 기판상에 상기 박막 패턴에 따른 뱅크를 형성하는 뱅크 형성 공정과, 상기 뱅크사이의 잔사를 제거하는 잔사 처리 공정과, 상기 잔사가 제거된 상기 뱅크사이에 상기 기능액을 배치하는 재료 배치 공정을 갖는 것을 특징으로 한다. 이 경우에서, 상기 잔사 처리 공정은, 상기 뱅크사이의 저부의 잔사를 제거하는 공정을 갖는다.
이 태양에 의하면, 잔사를 제거하는 잔사 처리 공정을 마련했기 때문에, 기판상에 기능액을 균일하게 배치할 수 있다. 따라서, 벌지의 발생이 억제되어, 형성되는 박막 패턴은 단선 등의 결함 발생을 회피할 수 있다. 또한, 박막 패턴을 형성하기 위한 기능액을 기판상에 형성한 뱅크사이에 배치하는 구성이므로, 기능액의 액적의 주위로의 비산이 방지되는 동시에, 뱅크 형상에 따라 박막 패턴을 소정 형상으로 원활히 패터닝할 수 있다. 또한, 잔사 처리 공정에서는, 특히 뱅크사이의 저부의 잔사를 제거함으로써 기판에 대한 박막 패턴의 밀착성을 향상시킬 수 있다.
이 경우에 있어서, 상기 잔사 처리 공정은 광조사 처리 공정을 가져도 좋다.
본 발명에 의하면, 예를 들면 자외선(UV) 등의 광을 조사함에 의해, 광여기에 의해 특히 유기계의 잔사를 양호하게 제거할 수 있다.
또한, 상기 잔사 처리 공정은, 소정의 처리 가스를 사용한 플라즈마 처리 공정을 갖는 구성이어도 좋다.
본 발명에 의하면, 소정의 처리 가스로서 예를 들면 산소(O2)를 포함하는 처리 가스를 사용한 O2 플라즈마 처리에 의해, 특히 유기계의 잔사를 양호하게 제거할 수 있다.
또한, 상기 잔사 처리 공정은 소정의 처리 가스를 사용한 플라즈마 처리 공정과 광조사 처리 공정을 갖는 구성으로 할 수도 있다. 즉, 처리 가스로서 예를 들면 산소(O2)를 사용한 O2 플라즈마 처리와, 자외선(UV) 등의 광조사 처리를 조합함으로써 잔사를 제거하도록 해도 좋다. 또한, 산에 의해 에칭함으로써 잔사를 제거할 수도 있다.
또한, 상기 뱅크를 소정 방향으로 뻗어 있도록 형성하고, 상기 플라즈마 처리 공정은, 상기 처리 가스에 대해서 상기 기판을 상기 소정 방향으로 상대 이동시키면서 그 처리 가스를 공급해도 좋다.
본 발명에 의하면, 처리 가스 공급부와 기판을 상대 이동하면서 플라즈마 처리할 때, 기판의 이동 방향을 뱅크사이에 마련된 홈(groove)부가 뻗어 있는 방향에 일치시키면서 처리 가스를 공급함으로써, 뱅크사이의 홈부의 전역에 처리 가스를 양호하게 널리 퍼지게 할 수 있다. 따라서, 잔사 제거를 양호하게 행할 수 있다.
또한, 상기 뱅크에 발액성을 부여하는 발액화 처리 공정의 전후에 상기 잔사 처리 공정을 가져도 좋다.
본 발명에 의하면, 잔사 처리 후에 행해지는 발액화 처리에 의해 뱅크에 발액성이 부여되고, 이것에 의해 토출된 액적의 일부가 뱅크 상에 놓여져도, 뱅크 표면이 발액성으로 되어 있으므로 뱅크로부터 튕겨져, 뱅크사이의 홈부에 흘러들어가게 된다. 따라서, 토출된 기능액은 기판상의 뱅크사이에 양호하게 배치된다.
또한, 상기 재료 배치 공정 후에 상기 잔사 처리 공정을 재차 행해도 좋다.
본 발명에 의하면, 예를 들면 박막 패턴의 후막화를 위해서, 기판상에 기능액의 액적을 복수회 겹치도록 배치하는 경우가 있지만, 기능액의 액적을 기판상에 배치한 후, 다음 액적을 겹치기 전에 잔사 처리를 행함으로써, 상기 뱅크에 부착한 기능액의 잔사를 제거하여, 기능액이 뱅크에 부착하여 뱅크의 발액성이 저하한 경우라도, 뱅크의 발액성을 저하시키는 원인으로 되는 기능층의 잔사가 제거된다. 따라서, 다음 액적을 겹치기 전의 뱅크와 동일한 성능을 발휘할 수 있다.
본 태양에서, 상기 기능액에는 열처리 또는 광처리에 의해 도전성을 발현하는 재료가 포함되어도 좋다. 또한, 본 태양에서, 상기 기능액에는 도전성 미립자가 포함되어도 좋다.
본 발명에 의하면, 박막 패턴을 배선 패턴으로 할 수 있어, 각종 디바이스에 응용할 수 있다. 또한, 도전성 미립자, 유기은 화합물 외에 유기 EL 등의 발광 소자 형성 재료나 R·G·B의 잉크 재료를 사용함으로써, 유기 EL 장치나 칼라 필터를 갖는 액정 표시 장치 등의 제조에도 적용할 수 있다.
본 발명의 제2 태양은, 디바이스의 제조 방법으로서, 상기의 박막 패턴의 형성 방법에 의해, 상기 기판상에 박막 패턴을 형성하는 공정을 갖는다.
본 태양에 의하면, 기판에 대해서 양호하게 밀착하여, 단선 등의 결함 발생을 억제할 수 있는 박막 패턴을 갖는 디바이스를 얻을 수 있다.
본 발명의 제3 태양은, 전기 광학 장치로서, 상기 기재의 디바이스의 제조 방법을 사용하여 제조한 디바이스를 구비한다.
또한, 본 발명의 제4 태양은, 전자 기기로서, 상기 기재의 전기 광학 장치를 구비하는 것을 특징으로 한다.
이들 태양에 의하면, 단선 등의 결함 발생을 억제할 수 있는 배선 패턴을 가진 전기 광학 장치 및 전자 기기를 얻을 수 있다.
본 발명의 제5 태양은, 액티브 매트릭스 기판의 제조 방법으로서, 기판상에 게이트 배선을 형성하는 제1 공정과, 상기 게이트 배선상에 게이트 절연막을 형성하는 제2 공정과, 상기 게이트 절연막을 거쳐서 반도체층을 적층하는 제3 공정과, 상기 게이트 절연층상에 소스 전극 및 드레인 전극을 형성하는 제4 공정과, 상기 소스 전극 및 상기 드레인 전극상에 절연 재료를 배치하는 제5 공정과, 상기 절연 재료를 배치한 위에 화소 전극을 형성하는 제6 공정을 갖고, 상기 제1, 제4 및 제6 공정의 적어도 하나의 공정은, 형성 패턴에 따른 뱅크를 형성하는 뱅크 형성 공정과, 상기 뱅크사이의 잔사를 제거하는 잔사 처리 공정과, 상기 잔사가 제거된 상기 뱅크사이에 상기 기능액을 액적 토출 장치에 의해서 토출함에 의해 배치시키는 재 료 배치 공정을 갖는다.
본 태양에 의하면, 잔사를 제거하는 잔사 처리 공정을 마련했으므로, 기판상에 기능액을 균일하게 배치할 수 있다. 따라서, 벌지의 발생을 억제할 수 있어, 형성되는 배선 패턴은 단선 등의 결함 발생을 회피할 수 있다. 따라서, 원하는 성능을 가진 액티브 매트릭스 기판을 제조할 수 있다.
[바람직한 실시 태양]
이하, 본 발명의 박막 패턴의 형성 방법 및 디바이스의 제조 방법의 일실시 형태에 대해서 도면을 참조하면서 설명한다. 본 실시 형태에서는, 액적 토출법에 의해 액적 토출 헤드의 토출 노즐로부터 열처리 등에 의해 도전성을 발현하는 재료를 함유하는 배선 패턴(박막 패턴)형성용 잉크(기능액)를 액적상으로 토출하여, 기판상에 도전성 막으로 형성된 배선 패턴을 형성하는 경우의 예를 사용하여 설명한다.
우선, 사용하는 잉크(기능액)에 대해서 설명한다.
액체 재료인 배선 패턴 형성용 잉크는, 도전성 미립자를 분산매에 분산한 분산액이나 유기은 화합물이나 산화은 나노 입자를 용매(분산매)에 분산한 용액으로 이루어지는 것이다. 도전성 미립자로는, 예를 들면, 금, 은, 동, 알루미늄, 팔라듐, 및 니켈 중의 적어도 하나를 함유하는 금속 미립자 외에, 이들의 산화물, 및 도전성 중합체나 초전도체의 미립자 등이 사용된다. 이들 도전성 미립자는, 분산성을 향상시키기 위해서 표면에 유기물 등을 코팅하여 사용할 수도 있다. 도전성 미립자의 입경은, 1nm이상 O.1㎛이하인 것이 바람직하다. O.1㎛보다 크면 후술하 는 액적 토출 헤드의 토출 노즐에 막힘이 생길 우려가 있다. 또한, 1nm보다 작으면 도전성 미립자에 대한 코팅제의 체적비가 커져서, 얻어지는 막 중의 유기물의 비율이 과다해진다.
분산매로는, 상기의 도전성 미립자를 분산할 수 있는 것으로서 응집을 일으키지 않은 것이면 특별히 한정되지 않는다. 예를 들면, 물 외에, 메탄올, 에탄올, 프로판올, 부탄올 등의 알콜류, n-헵탄, n-옥탄, 데칸, 도데칸, 테트라데칸, 톨루엔, 크실렌, 시멘, 듀렌, 인덴, 디펜텐, 테트라히드로나프탈렌, 데카히드로나프탈렌, 시클로헥실벤젠 등의 탄화수소계 화합물, 또한, 에틸렌글리콜디메틸에테르, 에틸렌글리콜디에틸에테르, 에틸렌글리콜메틸에틸에테르, 디에틸렌글리콜디메틸에테르, 디에틸렌글리콜디에틸에테르, 디에틸렌글리콜메틸에틸에테르, 1,2-디메톡시에탄, 비스(2-메톡시에틸)에테르, p-디옥산 등의 에테르계 화합물, 또한 프로필렌카보네이트, γ-부티로락톤, N-메틸-2-피롤리돈, 디메틸포름아미드, 디메틸설폭시드, 시클로헥사논 등의 극성 화합물을 예시할 수 있다. 이들 중, 미립자의 분산성과 분산액의 안정성, 또한, 액적 토출법에 대한 적용의 용이함의 관점에서, 물, 알콜류, 탄화수소계 화합물, 에테르계 화합물이 바람직하고, 보다 바람직한 분산매로는 물, 탄화수소계 화합물을 들 수 있다.
상기 도전성 미립자의 분산액의 표면장력은, 0.02N/m이상 0.07N/m 이하의 범위내인 것이 바람직하다. 액적 토출법으로 액체 재료를 토출할 때, 표면장력이 0.02N/m미만이면, 잉크의 노즐면에 대한 젖음성이 증대하기 때문에 비행 곡선이 생기기 쉬워지고, 0.07N/m를 넘으면 노즐 선단에서의 메니스커스의 형상이 안정되지 않기 때문에, 토출 양이나 토출 타이밍의 제어가 곤란해진다. 표면 장력을 조정하기 위해, 상기 분산액에는, 기판과의 접촉각을 크게 저하시키지 않는 범위에서, 불소계, 실리콘계, 비이온계 등의 표면장력 조절제를 미량 첨가하면 좋다. 비이온계 표면장력 조절제는, 액체의 기판으로의 젖음성을 향상시키고, 막의 레벨링성을 개량하여, 막의 미세한 요철의 발생 등의 방지에 도움이 되는 것이다. 상기 표면장력 조절제는, 필요에 따라서, 알콜, 에테르, 에스테르, 케톤 등의 유기 화합물을 함유해도 좋다.
상기 분산액의 점도는 1mPa·s이상 50mPa·s이하인 것이 바람직하다. 액적 토출법을 사용하여 잉크를 액적으로서 토출할 때, 점도가 1mPa·s보다 작은 경우에는, 노즐 주변부가 잉크의 유출에 의해 오염되기 쉽고, 또한 점도가 50mPa·s보다 큰 경우는, 노즐 구멍에서의 막힘 빈도가 높아져서 원활한 액적의 토출이 곤란해진다.
배선 패턴이 형성되는 기판으로는, 유리, 석영 유리, Si 웨이퍼, 플라스틱 필름, 금속판 등 각종의 것을 사용할 수 있다. 또한, 이들 각종의 소재 기판의 표면에 반도체막, 금속막, 유전체막, 유기막 등이 하지층으로 형성된 것도 포함한다.
여기서, 액적 토출법의 토출 기술로는, 대전 제어 방식, 가압 진동 방식, 전기 기계 변환식, 전기열변환 방식, 정전 흡인 방식 등을 들 수 있다. 대전 제어 방식은, 재료에 대전 전극으로 전하를 부여하고, 편향 전극으로 재료의 비상 방향을 제어하여 토출 노즐로부터 토출시키는 것이다. 또한, 가압 진동 방식은, 재료에 3Okg/㎠ 정도의 초고압을 인가하여 노즐 선단측에 재료를 토출시키는 것이며, 제어 전압을 걸지 않은 경우에는 재료가 직진하여 토출 노즐로부터 토출되고, 제어 전압을 걸면 재료 사이에 정전적인 반발이 생겨, 재료가 비산하여 토출 노즐로부터 토출되지 않는다. 또한, 전기 기계 변환 방식은, 피에조 소자(압전 소자)가 펄스적인 전기 신호를 받아 변형하는 성질을 이용한 것으로서, 피에조 소자가 변형함에 의해서 재료를 저장한 공간에 가요(可撓) 물질을 거쳐서 압력을 가하여, 이 공간으로부터 재료를 압출하여 토출 노즐로부터 토출시키는 것이다.
또한, 전기열변환 방식은, 재료를 저장한 공간내에 마련한 히터에 의해, 재료를 급격히 기화시켜 버블(거품)을 발생시켜, 버블의 압력에 의해서 공간내의 재료를 토출시키는 것이다. 정전 흡인 방식은, 재료를 저장한 공간내에 미소 압력을 가하여, 토출 노즐에 재료의 메니스커스를 형성하고, 이 상태로 정전 인력을 가하고나서 재료를 인출하는 것이다. 또한, 이 외에, 전장에 의한 유체의 점성 변화를 이용하는 방식이나, 방전 불꽃으로 날리는 방식 등의 기술도 적용할 수 있다. 액적 토출법은, 재료의 사용에 낭비가 적고, 또한 소망한 위치에 소망한 양의 재료를 적확하게 배치할 수 있는 이점을 갖는다. 또한, 액적 토출법에 의해 토출되는 액체 재료의 한 방울의 양은, 예를 들면 1∼300나노그램이다.
다음에, 본 발명에 의한 디바이스를 제조할 때에 사용되는 디바이스 제조 장치에 대해서 설명한다.
이 디바이스 제조 장치로는, 액적 토출 헤드로부터 기판에 대해서 액적을 토출(적하)함에 의해 디바이스를 제조하는 액적 토출 장치(잉크젯 장치)가 사용된다.
도 1은 액적 토출 장치(IJ)의 개략 구성을 나타내는 사시도이다.
도 1에서, 액적 토출 장치(IJ)는 액적 토출 헤드(1)와, X축 방향 구동축(4)과, Y축 방향 가이드축(5)과, 제어장치(CONT)와, 스테이지(7)와, 클리닝 기구(8)와, 기대(9)와, 히터(15)를 구비하고 있다.
스테이지(7)는, 이 액적 토출 장치(IJ)에 의해 잉크(액체 재료)를 배치시키는 기판(P)을 지지하는 것으로서, 기판(P)를 기준 위치에 고정하는 도시하지 않은 고정기구를 구비하고 있다.
액적 토출 헤드(1)는 복수의 토출 노즐을 구비한 멀티 노즐 타입의 액적 토출 헤드이며, 길이 방향과 X축 방향을 일치시키고 있다. 복수의 토출 노즐은, 액적 토출 헤드(1)의 아래 면에 X축 방향으로 나란히 일정 간격으로 마련되어 있다. 액적 토출 헤드(1)의 토출 노즐로부터는, 스테이지(7)에 지지되어 있는 기판(P)에 대해서, 상술한 도전성 미립자를 함유하는 잉크가 토출된다.
X축 방향 구동축(4)에는, X축 방향 구동 모터(2)가 접속되어 있다. X축 방향 구동 모터(2)는 스테핑 모터 등이고, 제어장치(CONT)로부터 X축 방향의 구동 신호가 공급되면, X축 방향 구동축(4)을 회전시킨다. X축 방향 구동축(4)이 회전하면, 액적 토출 헤드(1)는 X축 방향으로 이동한다.
Y축 방향 가이드축(5)은 기대(9)에 대해서 움직이지 않도록 고정되어 있다. 스테이지(7)는 Y축 방향 구동 모터(3)를 구비하고 있다. Y축 방향 구동 모터(3)는 스테핑 모터 등이고, 제어장치(CONT)로부터 Y축 방향의 구동 신호가 공급되면, 스테이지(7)를 Y축 방향으로 이동한다.
제어장치(CONT)는, 액적 토출 헤드(1)에 액적의 토출 제어용의 전압을 공급 한다. 또한, 제어장치(CONT)는 X축 방향 구동 모터(2)에 대해서 액적 토출 헤드(1)의 X축 방향으로의 이동을 제어하는 구동 펄스 신호를 공급하는 동시에, Y축 방향 구동 모터(3)에 대해서 스테이지(7)의 Y축 방향으로의 이동을 제어하는 구동 펄스 신호를 공급한다.
클리닝 기구(8)는 액적 토출 헤드(1)를 클리닝하는 것으로서, 도시하지 않은 Y축 방향 구동 모터를 구비하고 있다. 이 Y축 방향 구동 모터의 구동에 의해, 클리닝 기구(8)는 Y축 방향 가이드축(5)을 따라 이동한다. 클리닝 기구(8)의 이동도 제어장치(CONT)에 의해 제어된다.
히터(15)는, 여기서는 램프 어닐링에 의해 기판(P)을 열처리하는 수단이며, 기판(P)상에 도포된 잉크에 함유되는 용매의 증발 및 건조를 행한다. 이 히터(15)의 전원의 투입 및 차단도 제어장치(CONT)에 의해 제어된다.
액적 토출 장치(IJ)는 액적 토출 헤드(1)와 기판(P)을 지지하는 스테이지(7)를 상대적으로 주사하면서 기판(P)에 대해서 액적을 토출한다. 여기서, 이하의 설명에서, Y축 방향을 주사 방향, Y축 방향과 직교하는 X축 방향을 비주사 방향으로 한다. 따라서, 액적 토출 헤드(1)의 토출 노즐은, 비주사 방향인 X축 방향으로 일정 간격으로 나란히 마련되어 있다. 또한, 도 1에서는, 액적 토출 헤드(1)는, 기판(P)의 진행 방향에 대해 직각으로 배치되어 있지만, 액적 토출 헤드(1)의 각도를 조정하여, 기판(P)의 진행 방향에 대해서 교차되도록 해도 좋다. 이와 같이 하면, 액적 토출 헤드(1)의 각도를 조정함으로써 노즐간의 피치를 조절할 수 있다. 또한, 기판(P)과 노즐면의 거리를 임의로 조절가능하게 해도 좋다.
도 2는, 피에조 방식에 의한 액체 재료의 토출 원리를 설명하기 위한 도면이다.
도 2에서, 액체 재료(배선 패턴 형성용 잉크, 기능액)를 수용하는 액체실(21)에 인접하여 피에조 소자(22)가 설치되어 있다. 액체실(21)에는, 액체 재료를 수용하는 재료 탱크를 포함하는 액체 재료 공급계(23)를 거쳐서 액체 재료가 공급된다. 피에조 소자(22)는 구동 회로(24)에 접속되어 있고, 이 구동 회로(24)를 거쳐서 피에조 소자(22)에 전압을 인가하여, 피에조 소자(22)를 변형시킴에 의해, 액체실(21)이 변형하여, 토출 노즐(25)로부터 액체 재료가 토출된다. 이 경우, 인가 전압의 값을 변화시킴에 의해 피에조 소자(22)의 변형 양이 제어된다. 또한, 인가 전압의 주파수를 변화시킴에 의해 피에조 소자(22)의 변형 속도가 제어된다. 피에조 방식에 의한 액적 토출은 재료에 열을 가하지 않기 때문에, 재료의 조성에 거의 영향을 주지 않는 이점을 갖는다.
다음에, 본 발명의 배선 패턴의 형성 방법의 일실시 형태에 대해서 도면을 참조하면서 설명한다.
도 3은 본 실시 형태에 의한 배선 패턴의 형성 방법의 일례를 나타내는 플로우 차트이며, 도 4a∼도 4d 및 도 5a∼도 5d는, 형성 순서를 나타내는 모식도이다.
도 3에 나타내는 바와 같이, 본 실시 형태에 의한 배선 패턴의 형성 방법은, 상술한 배선 패턴 형성용 잉크를 기판 상에 배치하여, 기판상에 도전막 배선 패턴을 형성하는 것으로서, 기판상에 배선 패턴에 따른 뱅크를 형성하는 뱅크 형성 공정(S1)과, 뱅크사이의 잔사를 제거하는 잔사 처리 공정(S2(S2-1, S2-2))과, 뱅크에 발액성을 부여하는 발액화 처리 공정(S3)과, 잔사를 제거한 뱅크사이에 잉크를 배치하는 재료 배치 공정(S4)과, 잉크의 액체 성분의 적어도 일부를 제거하는 중간 건조 공정(S5)과, 소성 공정(S6)을 가지고 있다.
이하, 각 공정마다 상세히 설명한다. 본 실시 형태에서는 기판(P)으로서 유리 기판이 사용된다.
(뱅크 형성 공정)
우선, 도 4a에 나타내는 바와 같이, 유기 재료 도포전에 표면 개질 처리로서, 기판(P)에 대해서 HMDS 처리를 행한다. HMDS 처리는, 헥사메틸디실라잔((CH3)3SiNHSi(CH3)3)을 증기상으로 하여 도포하는 방법이다. 이것에 의해, 뱅크와 기판(P)의 밀착성을 향상하는 밀착층으로서의 HMDS층(32)이 기판(P)상에 형성된다.
뱅크는 칸막이 부재로서 기능하는 부재이며, 뱅크의 형성은, 포토리소그래피법이나 인쇄법 등, 임의의 방법으로 행할 수 있다. 예를 들면, 포토리소그래피법을 사용하는 경우는, 스핀 코팅, 스프레이 코팅, 롤 코팅, 다이 코팅, 딥 코팅 등 소정의 방법으로, 도 4b에 나타내는 바와 같이, 기판(P)의 HMDS층(32) 상에 뱅크의 높이에 맞추어 유기계 감광성 재료(31)를 도포하고, 그 위에 레지스트층을 도포한다. 또한, 뱅크 형상(배선 패턴)에 맞추어 마스크를 행한 레지스트를 노광·현상함에 의해 뱅크 형상에 맞춘 레지스트를 남긴다. 마지막으로 에칭하여 마스크 이외의 부분의 뱅크 재료를 제거한다. 또한, 하층이 무기물 또는 유기물로 기능액에 대해 친액성을 나타내는 재료이고 상층이 유기물로 발액성을 나타내는 재료로 구성된 2층 이상으로 뱅크(볼록부)를 형성해도 좋다. 이것에 의해, 도 4c에 나타내는 바와 같이, 배선 패턴 형성 예정 영역의 주변을 둘러싸도록 뱅크(B, B)가 형성된다.
뱅크를 형성하는 유기 재료로는, 액체 재료에 대해서 원래 발액성을 나타내는 재료여도 좋고, 후술하는 바와 같이, 플라즈마 처리에 의한 발액화(불소화)가 가능하고 하지 기판과의 밀착성이 좋고 포토리소그래피에 의한 패터닝이 쉬운 절연 유기 재료여도 좋다. 예를 들면, 아크릴 수지, 폴리이미드 수지, 올레핀 수지, 페놀 수지, 멜라민 수지 등의 고분자 재료를 사용할 수 있다.
(잔사 처리 공정-1)
기판(P) 상에 뱅크(B, B)가 형성되면, 불산 처리를 행한다. 불산 처리는, 예를 들면 2.5% 불산 수용액으로 에칭을 행함으로써 뱅크(B, B)사이의 HMDS층(32)을 제거하는 처리이다. 불산 처리에서는, 뱅크(B, B)가 마스크로서 기능하여, 뱅크(B, B)사이에 형성된 홈부(34)의 저부(35)에 있는 유기물인 HMDS층(32)이 제거된다. 이것에 의해, 도 4d에 나타내는 바와 같이, 잔사인 HMDS가 제거된다.
(발액화 처리 공정)
이어서, 뱅크(B)에 대해 발액화 처리를 행하여, 그 표면에 발액성을 부여한다. 발액화 처리로는, 예를 들면 대기 분위기 중에서 테트라플루오로메탄을 처리 가스로 하는 플라즈마 처리법(CF4 플라즈마 처리법)을 채용할 수 있다. CF4 플라즈 마 처리의 조건은, 예를 들면 플라즈마 파워가 100∼800W, 4불화 탄소 가스 유량이 50∼100㎖/분, 플라즈마 방전 전극에 대한 기체 반송 속도가 0.5∼1020mm/초, 기체온도가 70∼90℃로 한다. 또한, 처리 가스로는, 테트라플루오로메탄(4불화탄소)에 한정되지 않고, 다른 플루오로카본계의 가스를 사용할 수도 있다.
이러한 발액화 처리를 행함에 의해, 뱅크(B, B)에는 이것을 구성하는 수지 중에 불소기가 도입되어, 뱅크(B, B)에 대해서 높은 발액성이 부여된다. 또한, 상술한 친액화 처리로서의 O2 플라즈마 처리는, 뱅크(B)의 형성전에 행해도 좋지만, 아크릴 수지나 폴리이미드 수지 등은, O2 플라즈마에 의한 전처리가 이루어진 편이 보다 불소화(발액화)되기 쉬운 성질이 있기 때문에, 뱅크(B)를 형성한 뒤에 O2 플라즈마 처리하는 것이 바람직하다.
또한, 뱅크(B, B)에 대한 발액화 처리에 의해, 먼저 친액화 처리한 뱅크사이의 기판(P) 노출부에 대해 다소는 영향이 있지만, 특히 기판(P)이 유리 등으로 되는 경우에는, 발액화 처리에 의한 불소기의 도입이 일어나지 않기 때문에, 기판(P)은 그 친액성, 즉 젖음성이 실질상 손상되지 않는다. 또한, 뱅크(B, B)에 대해서는, 발액성을 가진 재료(예를 들면 불소기를 가진 수지 재료)에 의해서 형성함으로써, 그 발액 처리를 생략해도 좋다.
(잔사 처리 공정-2)
여기서, 불산 처리에서는 뱅크(B, B)사이의 저부(35)의 HMDS(유기물)가 완전히 제거되지 않은 경우가 있다. 또는, 뱅크(B, B)간의 저부(35)에 뱅크 형성 시의 레지스트(유기물)가 남아 있는 경우도 있다. 그래서, 다음에, 뱅크(B, B)간의 저부(35)에서의 뱅크 형성 시의 유기물(레지스트) 잔사를 제거하기 위해서, 기판(P)에 대해서 잔사 처리를 재차 행한다.
잔사 처리로는, 뱅크의 발액성을 너무 떨어뜨리지 않도록, 자외선을 조사함에 의해 잔사 처리를 행하는 자외선(UV) 조사 처리나 대기 분위기 중에서 산소를 처리 가스로 하는 O2 플라즈마 처리 등을 선택할 수 있다.
또한, 산(H2SO4, HF, HNO3) 등으로 에칭 처리를 선택할 수 있다.
또한, 기판(P)이 유리 기판인 경우, 그 표면은 배선 패턴 형성용 재료에 대해서 친액성을 가지고 있지만, 본 실시 형태와 같이 잔사 처리를 위해서 O2 플라즈마 처리나 자외선 조사 처리를 행함으로써, 뱅크(B, B) 사이에 노출하는 기판(P) 표면(저부(35))의 친액성을 높일 수 있다. 여기서, 뱅크사이의 저부(35)의 잉크에 대한 접촉각이 15도 이하로 되도록, O2 플라즈마 처리나 자외선 조사 처리, 산(HF)에 의한 에칭을 행하는 것이 바람직하다.
도 6a는, O2 플라즈마 처리할 때에 사용하는 플라즈마 처리 장치의 일례를 나타내는 개략 구성도이다. 도 6a에 나타내는 플라즈마 처리 장치는, 교류 전원(41)에 접속된 전극(42)과, 접지 전극인 시료 테이블(40)을 가지고 있다. 시료 테이블(40)은 시료인 기판(P)을 지지하면서 Y축 방향으로 이동할 수 있게 되어 있다. 전극(42)의 아래면에는, 이동 방향과 직교하는 X축 방향으로 뻗어 있는 2개 의 평행한 방전 발생부(44, 44)가 형성되어 있는 동시에, 방전 발생부(44)를 둘러싸도록 유전체 부재(45)가 마련되어 있다. 유전체 부재(45)는 방전 발생부(44)의 이상 방전을 방지하는 것이다. 또한, 유전체 부재(45)를 포함하는 전극(42)의 아래면은 거의 평면상으로 되어 있고, 방전 발생부(44) 및 유전체 부재(45)와 기판(P)의 사이에는 작은 공간(방전 갭)이 형성되도록 되어 있다. 또한, 전극(42)의 중앙에는 X축 방향으로 가늘고 길게 형성된 처리 가스 공급부의 일부를 구성하는 가스 분출구(46)가 마련되어 있다. 가스 분출구(46)는 전극 내부의 가스 통로(47) 및 중간 챔버(48)를 거쳐서 가스 도입구(49)에 접속해 있다.
가스 통로(47)를 통과하여 가스 분출구(46)로부터 분사된 처리 가스를 포함하는 소정 가스는, 상기 공간 중을 이동 방향(Y축 방향)의 전방 및 후방으로 나누어져 흐르고, 유전체 부재(45)의 전단 및 후단으로부터 외부로 배기된다. 이와 동시에, 전원(41)에서 전극(42)으로 소정의 전압이 인가되어, 방전 발생부(44, 44)와 시료 테이블(40)의 사이에서 기체 방전이 발생한다. 또한, 이 기체 방전에 의해 생성되는 플라즈마로 상기 소정 가스의 여기 활성종이 생성되어, 방전 영역을 통과하는 기판(P)의 표면 전체가 연속적으로 처리된다.
본 실시 형태에서는, 상기 소정 가스는, 처리 가스인 산소(O2)와, 대기압 근방의 압력하에서 방전을 용이하게 개시하고 또한 안정하게 유지하기 위한 헬륨(He), 아르곤(Ar) 등의 희가스나 질소(N2) 등의 불활성 가스를 혼합한 것이다. 특히, 처리 가스로서 산소를 사용함에 따라, 상술한 바와 같이, 유기물 잔사의 제 거(세정)나 친액화가 행해진다. 또한, 이 O2 플라즈마 처리를 예를 들면 유기 EL 장치에서의 전극에 대해서 행함으로써, 이 전극의 일함수를 조정할 수 있다.
도 6b는, 시료 테이블(40)상에 지지되어 있는 기판(P)을 나타내는 도면이다.
도 6b에서, 기판(P)상의 복수의 뱅크 및 이들 뱅크사이에 형성된 홈부(34)는 한 방향(여기서는 Y축 방향)으로 뻗도록 형성되어 있고, 이들 뱅크(B, B)사이의 홈부(34)에, Y축 방향을 길이 방향으로 하는 배선 패턴이 형성된다. 또한, 본 실시 형태에서는, 뱅크(B)가 형성되어 있는 기판(P)은, 그 뱅크(B)가 뻗어 있는 방향(Y축 방향)과 시료 테이블(40)의 이동 방향을 일치시킨 상태로 O2 플라즈마 처리한다. 즉, 본 실시 형태의 플라즈마 처리는, 기판(P)을 뱅크(B)가 뻗어있는 방향인 Y축 방향으로 이동하면서, 처리 가스를 포함하는 상기 소정 가스를 공급하는 구성이다. 바꿔말하면, 상기 소정 가스를 흘리는 방향과 뱅크(B)가 뻗어 있는 방향을 일치 시킨 상태로 플라즈마 처리를 행한다. 이것에 의해, 뱅크(B, B)사이의 저부(35)(기판(P)의 노출부)에 처리 가스가 원활히 널리 퍼져, 균일하게 플라즈마 처리를 행할 수 있다.
또한, 여기서는 기판(P)을 이동하도록 설명했지만, 처리 가스 공급부의 일부를 구성하는 전극(42)측을 이동해도 좋고, 기판(P)과 전극(42)측의 쌍방을 이동해도 좋다.
또한, 여기서는, 잔사 처리의 일부로서 불산 처리를 행하도록 설명했지만, O2 플라즈마 처리 또는 자외선 조사 처리에 의해 뱅크사이의 저부(35)의 잔사를 충 분히 제거할 수 있는 경우는, 불산 처리는 행하지 않아도 좋다. 또한, 여기서는, 잔사 처리로서 O2 플라즈마 처리 또는 자외선 조사 처리의 어느 하나를 행하도록 설명했지만, 물론, O2 플라즈마 처리와 자외선 조사 처리를 조합해도 좋다.
(발액화 처리 공정)
이어서, 뱅크(B)에 대해 발액화 처리를 행하여, 그 표면에 발액성을 부여한다. 발액화 처리로는, 예를 들면 대기 분위기 중에서 테트라플루오로메탄을 처리 가스로 하는 플라즈마 처리법(CF4 플라즈마 처리법)을 채용할 수 있다. CF4 플라즈마 처리의 조건은, 예를 들면 플라즈마 파워가 100∼800W, 4불화 탄소 가스 유량이 50∼100㎖/분, 플라즈마 방전 전극에 대한 기체 반송 속도가 0.5∼1020mm/초, 기체온도가 70∼90℃로 한다. 또한, 처리 가스로는, 테트라플루오로메탄(4불화탄소)에 한정되지 않고, 다른 플루오로카본계의 가스를 사용할 수도 있다.
이러한 발액화 처리를 행함으로써, 뱅크(B, B)에는 이것을 구성하는 수지 중에 불소기가 도입되어, 뱅크(B, B)에 대해서 높은 발액성이 부여된다. 또한, 상술한 친액화 처리로서의 O2 플라즈마 처리는, 뱅크(B)의 형성전에 행해도 좋지만, 아크릴 수지나 폴리이미드 수지 등은, O2 플라즈마에 의한 전처리가 이루어진 편이 보다 불소화(발액화)되기 쉬운 성질이 있기 때문에, 뱅크(B)를 형성한 뒤에 O2 플라즈마 처리하는 것이 바람직하다.
또한, 뱅크(B, B)에 대한 발액화 처리에 의해, 먼저 친액화 처리한 뱅크사이 의 기판(P) 노출부에 대해 다소는 영향이 있지만, 특히 기판(P)이 유리 등으로 이루어지는 경우에는, 발액화 처리에 의한 불소기의 도입이 일어나지 않기 때문에, 기판(P)은 그 친액성, 즉 젖음성이 실질상 손상되지 않는다. 또한, 뱅크(B, B)에 대해서는, 발액성을 가진 재료(예를 들면 불소기를 가진 수지 재료)에 의해서 형성함에 의해, 그 발액 처리를 생략하도록 해도 좋다.
(재료 배치 공정)
다음에, 액적 토출 장치(IJ)에 의한 액적 토출법을 사용하여, 배선 패턴 형성용 잉크의 액적이 기판(P)상의 뱅크(B, B)간에 배치된다. 또한, 여기서는, 도전성 재료로서 유기은 화합물을 사용하고, 용매(분산매)는 디에틸렌글리콜디에틸에테르를 사용한 유기은 화합물로 이루어지는 잉크(기능액)를 토출한다. 재료 배치 공정에서는, 도 5a에 나타내는 바와 같이, 액적 토출 헤드(1)으로부터 배선 패턴 형성용 재료를 함유하는 잉크를 액적으로 하여 토출한다. 토출된 액적은, 도 5b에 나타내는 바와 같이, 기판(P)상의 뱅크(B, B)간의 홈부(34)에 배치된다. 액적 토출의 조건으로는, 예를 들면, 잉크 중량 4ng/dot, 잉크 속도(토출 속도) 5∼7m/초로 행할 수 있다. 또한, 액적을 토출하는 분위기는, 온도 60℃ 이하, 습도 80% 이하로 설정하는 것이 바람직하다. 이것에 의해, 액적 토출 헤드(1)의 토출 노즐이 막히지 않는 안정된 액적 토출을 행할 수 있다.
이 때, 액적이 토출되는 배선 패턴 형성 예정 영역(즉 홈부(34))은 뱅크(B, B)로 둘러싸여 있으므로, 액적이 소정 위치 이외로 퍼지는 것을 방지할 수 있다. 또한, 뱅크(B, B)에는 발액성이 부여되어 있기 때문에, 토출된 액적의 일부가 뱅크(B)상에 올려져도, 뱅크 표면이 발액성으로 되어 있음으로써 뱅크(B)로부터 튕겨서, 뱅크사이의 홈부(34)로 흘러들어 가게 된다. 또한, 기판(P)이 노출해 있는 홈부(34)의 저부(35)는 친액성을 부여하고 있기 때문에, 토출된 액적이 저부(35)에서 보다 퍼지기 쉬워지고, 이것에 의해 잉크는 소정 위치내로 균일하게 배치된다.
(중간 건조 공정)
기판(P)에 액적을 토출한 뒤, 분산매의 제거 및 막두께 확보를 위해, 필요에 따라서 건조 처리한다. 건조 처리는, 예를 들면 기판(P)을 가열하는 통상의 핫 플레이트, 전기로 등에 의한 처리 외에, 램프 어닐링에 의해서 행할 수도 있다. 램프 어닐링에 사용하는 광의 광원으로는, 특별히 한정되지 않지만, 적외선 램프, 크세논 램프, YAG 레이저, 아르곤 레이저, 탄산 가스 레이저, XeF, XeCl, XeBr, KrF, KrCl, ArF, ArCl 등의 엑시머 레이저 등을 광원으로 사용할 수 있다. 이들 광원은 일반적으로는, 출력 1OW이상 5000W이하의 범위의 것이 사용되지만, 본 실시 형태에서는 100W이상 100OW이하의 범위로 충분하다. 또한, 이 중간 건조 공정과 상기 재료 배치 공정을 반복하여 행함으로써, 도 5c에 나타내는 바와 같이, 액체 재료의 액적이 복수층 적층되어, 막두께가 두꺼운 배선 패턴(박막 패턴)(33A)이 형성된다.
(소성공정)
토출 공정 후의 도전성 재료는, 예를 들면, 유기은 화합물의 경우, 도전성을 얻기 위해서, 열처리를 행하여, 유기은 화합물의 유기분을 제거한 은입자를 잔류시킬 필요가 있다. 그 때문에, 토출 공정 후의 기판에는 열처리 및/또는 광처리가 행해진다.
열처리 및/또는 광처리는 통상 대기중에서 행하지만, 필요에 따라서, 질소, 아르곤, 헬륨 등의 불활성 가스 분위기 중에서 행할 수도 있다. 열처리 및/또는 광처리의 처리 온도는, 분산매의 비점(증기압), 분위기 가스의 종류나 압력, 미립자의 분산성이나 유기은 화합물, 산화성 등의 열적 거동, 코팅재의 유무나 양, 기재의 내열 온도 등을 고려하여 적당히 결정한다. 예를 들면, 유기은 화합물의 유기분을 제거하기 위해서는, 약 200℃에서 소성할 필요가 있다. 또한, 플라스틱 등의 기판을 사용하는 경우에는, 실온 이상 10O℃이하로 행하는 것이 바람직하다. 이상의 공정에 의해 토출 공정 후의 도전성 재료(유기은 화합물)는, 은입자의 잔류에 의해, 도 5d에 나타내는 바와 같이, 도전성 막(배선 패턴)(33)으로 변환된다.
그런데, 잉크의 액적을 복수층 적층할 때에, 제1 액적을 기판(P)상에 토출한 뒤, 필요에 따라서 건조 처리를 행한 다음, 제2 액적을 기판(P)상에 토출하기 전에, 잔사 처리를 재차 행할 수 있다. 제2 액적을 제1 액적 상에 겹치기 전에 잔사 처리를 행함으로써, 기능액이 뱅크에 부착하여 뱅크의 발액성이 저하한 경우에도, 뱅크의 발액성을 저하시키는 원인으로 되는 기능층의 잔사가 제거된다. 따라서 다음 액적을 겹치기 전의 뱅크와 동일한 성능을 발휘할 수 있다.
또한, 소성 공정 후, 기판(P)상에 존재하는 뱅크(B, B)를 에싱(ashing) 박리 처리에 의해 제거할 수 있다. 에싱 처리로는 플라즈마 에싱이나 오존 에싱 등을 채용할 수 있다. 플라즈마 에싱은 플라즈마화한 산소 가스 등의 가스와 뱅크(레지스트)를 반응시켜서, 뱅크를 기화시켜 박리·제거하는 것이다. 뱅크는 탄소, 산소, 수소로 구성되는 고체 물질이며, 이것이 산소 플라즈마와 화학반응함으로써 CO2, H2O, O2로 되어, 전부 기체로서 박리할 수 있다. 한편, 오존 에싱의 기체(基體) 원리는 플라즈마 에싱과 동일하고, O3(오존)을 분해하여 반응성 가스의 산소 래디칼로 변하고, 이 산소 래디칼과 뱅크를 반응시킨다. 산소 래디칼과 반응한 뱅크는 CO2, H2O, O2로 되어, 전부 기체로서 박리된다. 기판(P)에 대해서 에싱 박리 처리를 행함에 의해, 기판(P)으로부터 뱅크가 제거된다.
이상 설명한 바와 같이, 잔사를 제거하는 잔사 처리 공정(S2)을 마련했으므로, 잔사에 기인하는 벌지나 단선 등의 결함 발생을 억제하여, 기판(P)상에 잉크의 액적을 양호하게 배치할 수 있다. 또한, 배선 패턴을 형성하기 위한 잉크는 기판(P)상에 형성된 뱅크(B, B)간의 홈부(34)에 배치되는 구성이기 때문에, 토출 잉크의 주위로의 비산이 방지되는 동시에, 뱅크 형상을 따라 배선 패턴을 소정 형상으로 원활히 패터닝할 수 있다.
(실험예)
기판(P)상에 HMDS층(32)를 형성하고, 그 위에 뱅크(B)를 형성한 뒤, 불산 처리를 행하지 않고, 기판(P)에 대해서 상기 플라즈마 처리 장치를 사용하여 O2 플라즈마 처리를 행하였다. 처리 조건은, 플라즈마 파워 550W, 산소 가스 유량 100㎖/분, He 가스 유량 10ℓ/분으로 하였다. 또한, 상기 플라즈마 처리 장치의 시료 테이블(40)의 이동 속도를, 1mm/초, 2mm/초, 5mm/초로 순차 변경하고, O2 플라즈마 처리 후의 뱅크사이의 저부(35)(기판(P)의 노출부)와 순수(純水)의 접촉각을 측정하 였다. 그 결과, 테이블 이동 속도가 1mm/초인 경우, O2 플라즈마 처리전에는 접촉각이 약 59도였던 것이 O2 플라즈마 처리 후에는 접촉각이 10도 이하로 되었다. 마찬가지로, 테이블 이동 속도가 2mm/초, 및 5mm/초의 경우에도, O2 플라즈마 처리 후의 접촉각은 1O도 이하였다. 이상의 실험에 의해, 불산 처리를 행하지 않고 O2 플라즈마 처리만을 행함에 의해서 잔사가 충분히 제거되고, 또한 기판(P)(저부(35))에 대해서 균일한 친액성이 부여되는 것을 확인할 수 있었다.
(전기 광학 장치)
본 발명의 전기 광학 장치의 일례인 액정 표시 장치에 대해서 설명한다.
도 7은, 본 발명에 의한 액정 표시 장치에 대해서, 각 구성 요소와 함께 나타내는 대향 기판측에서 본 평면도이고, 도 8은 도 7의 H-H'선에 따른 단면도이다. 도 9는 액정 표시 장치의 화상 표시 영역에서 매트릭스상으로 형성된 복수의 화소에서의 각종 소자, 배선 등의 등가(等價) 회로도이고, 도 10은 액정 표시 장치의 부분 확대 단면도이다. 또한, 이하의 설명에 사용한 각도에서는, 각층이나 각부재를 도면상에서 인식 가능한 정도의 크기로 하기 위해, 각층이나 각부재 마다 축척을 달리 하였다.
도 7 및 도 8에서, 본 실시 형태의 액정 표시 장치(전기 광학 장치)(100)는, 쌍을 이루는 TFT 어레이 기판(10)과 대향 기판(20)이 광경화성의 밀봉재인 실링재(52)에 의해서 접합되고, 이 실링재(52)에 의해서 구획된 영역내에 액정(50)이 봉입, 유지되어 있다. 실링재(52)는 기판면내의 영역에서 닫힌 프레임상으로 형성되어 있다.
실링재(52)의 형성 영역의 내측 영역에는, 차광성 재료로 이루어지는 주변 테두리(53)가 형성되어 있다. 실링재(52)의 외측 영역에는, 데이터선 구동 회로(201) 및 실장 단자(202)가 TFT 어레이 기판(10)의 한변을 따라서 형성 되어 있고, 이 한변에 인접하는 2변을 따라서 주사선 구동 회로(204)가 형성되어 있다. TFT 어레이 기판(10)의 나머지 한 변에는, 화상 표시 영역의 양측에 마련된 주사선 구동 회로(204)의 사이를 접속하기 위한 복수의 배선(205)이 마련되어 있다. 또한, 대향 기판(20)의 코너부의 적어도 1개소에는, TFT 어레이 기판(10)과 대향 기판(20)의 사이에 전기적 도통을 이루기 위한 기판간 도통재(206)가 배설되어 있다.
또한, 데이터선 구동 회로(201) 및 주사선 구동 회로(204)를 TFT 어레이 기판(10)상에 형성하는 대신에, 예를 들면, 구동용 LSI가 실장된 TAB(Tape Automated Bonding) 기판과 TFT 어레이 기판(10)의 주변부에 형성된 단자군을 이방성 도전막을 거쳐서 전기적 및 기계적으로 접속하도록 해도 좋다. 또한, 액정 표시 장치(100)에서는, 사용하는 액정(50)의 종류, 즉, TN(Twisted Nematic) 모드, STN(Super Twisted Nematic) 모드 등의 동작 모드나, 노멀 화이트 모드/노멀 블랙 모드의 구분에 따라서, 위상차판, 편광판 등이 소정 방향으로 배치되지만, 여기서는 도시를 생략한다. 또한, 액정 표시 장치(100)를 칼라 표시용으로서 구성하는 경우에는, 대향 기판(20)에서, TFT 어레이 기판(10)의 후술하는 각 화소 전극에 대향하는 영역에, 예를 들면 적(R), 녹(G), 청(B)의 칼라 필터를 그 보호막과 함께 형성한다. 이러한 구조를 갖는 액정 표시 장치(100)의 화상 표시 영역에서는, 도 9에 나타내는 바와 같이, 복수의 화소(1OOa)가 매트릭스상으로 구성되어 있는 동시에, 이들 화소(100a)의 각각에는, 화소 스위칭용의 TFT(스위칭 소자)(30)가 형성되어 있고, 화소 신호(S1, S2,···, Sn)를 공급하는 데이터선(6a)이 TFT(30)의 소스에 전기적으로 접속되어 있다. 데이터선(6a)에 기입하는 화소 신호(S1, S2,···, Sn)는 이 순서로 순차 공급해도 좋고, 서로 인접하는 복수의 데이터선(6a)끼리에 대해서, 그룹마다 공급하도록 해도 좋다. 또한, TFT(30)의 게이트에는 주사선(3a)이 전기적으로 접속되어 있고, 소정의 타이밍으로, 주사선(3a)에 펄스적으로 주사 신호(G1, G2,···, Gm)를 이 순서로 순차 인가하도록 구성되어 있다.
화소 전극(19)은 TFT(30)의 드레인에 전기적으로 접속되어 있고, 스위칭 소자인 TFT(30)를 일정 기간만 온 상태로 함에 의해, 데이터선(6a)으로부터 공급되는 화소 신호(S1, S2, ···, Sn)를 각 화소에 소정의 타이밍으로 기입한다. 이와 같이 하여 화소 전극(19)을 거쳐서 액정에 기입한 소정 레벨의 화소 신호(S1, S2, ···, Sn)는, 도 8에 나타내는 대향 기판(20)의 대향 전극(121)과의 사이에서 일정 기간 유지된다. 또한, 유지된 화소 신호(S1, S2,···, Sn)가 누설하는 것을 막기 위해서, 화소 전극(19)과 대향 전극(121)의 사이에 형성되는 액정 용량과 병렬로 축적 용량(60)이 부가되어 있다. 예를 들면, 화소 전극(19)의 전압은, 소스 전압이 인가된 시간보다도 3자리수나 긴 시간만큼 축적 용량(60)에 의해 유지된다. 이것에 의해, 전하의 유지 특성은 개선되어, 콘트라스트비가 높은 액정 표시 장치(100)를 실현할 수 있다.
도 10은, 바텀(bottom) 게이트형 TFT(30)를 갖는 액정 표시 장치(100)의 부 분 확대 단면도로서, TFT 어레이 기판(10)을 구성하는 유리 기판(P)에는, 상기 실시 형태의 배선 패턴의 형성 방법에 의해 게이트 배선(61)이 유리 기판(P)상의 뱅크(B, B)사이에 형성되어 있다.
게이트 배선(61)상에는, SiNx로 이루어지는 게이트 절연막(62)을 거쳐서 비결정 실리콘(a-Si)층으로 이루어지는 반도체층(63)이 적층되어 있다. 이 게이트 배선 부분에 대향하는 반도체층(63)의 부분이 채널 영역으로 되어 있다. 반도체층(63)상에는, 오옴(ohmic) 접합을 얻기 위한 예를 들면 n+형 a-Si층으로 이루어지는 접합층(64a 및 64b)이 적층되어 있고, 채널 영역의 중앙부에서의 반도체층(63)상에는, 채널을 보호하기 위한 SiNx로 이루어지는 절연성의 에칭 스톱막(65)이 형성되어 있다. 또한, 이들 게이트 절연막(62), 반도체층(63), 및 에칭 스톱막(65)은, 증착(CVD) 후에 레지스트 도포, 감광·현상, 포토에칭을 행함으로써, 도시한 바와 같이 패터닝된다.
또한, 접합층(64a, 64b) 및 ITO로 이루어지는 화소 전극(19)도 마찬가지로 막형성함과 동시에, 포토에칭을 행함으로써, 도시한 바와 같이 패터닝된다. 또한, 화소 전극(19), 게이트 절연막(62) 및 에칭 스톱막(65) 상에 각각 뱅크(66···)을 형성하고, 이들 뱅크(66···)사이에 상술한 액적 토출 장치(IJ)를 사용하여, 은화합물의 액적을 토출함으로써 소스선, 드레인선을 형성할 수 있다.
또한, 상기 실시 형태에서는, TFT(30)를 액정 표시 장치(100)의 구동을 위한 스위칭 소자로서 사용하는 구성으로 하였지만, 액정 표시 장치 외에도 예를 들면 유기 EL(일렉트로루미네선스) 표시 디바이스에 응용할 수 있다. 유기 EL 표시 디 바이스는, 형광성의 무기 및 유기 화합물을 포함하는 박막을, 음극과 양극에 끼운 구성을 갖고, 상기 박막에 전자 및 정공(홀)을 주입하여 재결합시킴에 의해 여기자(엑시톤)를 생성시키고, 이 엑시톤이 실활할 때의 광의 방출(형광·인광)을 이용하여 발광시키는 소자이다. 또한, 상기의 TFT(30)를 가진 기판 상에, 유기 EL 표시 소자로 사용되는 형광성 재료 중, 적, 녹 및 청색의 각 발광색을 나타내는 재료 즉 발광층 형성 재료 및 정공 주입/전자 수송층을 형성하는 재료를 잉크로 하여, 각각을 패터닝함으로써, 자발광 풀 칼라 EL 디바이스를 제조할 수 있다. 본 발명에서의 디바이스(전기 광학 장치)의 범위에는 이러한 유기 EL 디바이스도 포함하는 것이다.
도 11은, 상기 액적 토출 장치(IJ)에 의해 일부의 구성 요소가 제조된 유기 EL 장치의 측단면도이다. 도 11을 참조하면서, 유기 EL 장치의 개략 구성을 설명한다.
도 11에서, 유기 EL 장치(301)는 기판(311), 회로 소자부(321), 화소 전극(331), 뱅크부(341), 발광 소자(351), 음극(361)(대향 전극), 및 밀봉 기판(371)으로 구성된 유기 EL 소자(302)에, 플렉시블 기판(도시 생략)의 배선 및 구동 IC(도시 생략)를 접속한 것이다. 회로 소자부(321)는 액티브 소자인 TFT(30)가 기판(311)상에 형성되어, 복수의 화소 전극(331)이 회로 소자부(321)상에 정렬하여 구성된 것이다. 또한, TFT(30)를 구성하는 게이트 배선(61)이, 상술한 실시 형태의 배선 패턴의 형성 방법에 의해 형성되어 있다.
각 화소 전극(331)간에는 뱅크부(341)가 격자상으로 형성되어 있고, 뱅크부(341)에 의해 생긴 요부 개구(344)에, 발광 소자(351)가 형성되어 있다. 또한, 발광 소자(351)는 적색의 발광을 하는 소자와 녹색의 발광을 하는 소자와 청색의 발광을 하는 소자로 이루어져 있고, 이것에 의해서 유기 EL 장치(301)는, 풀 칼라 표시를 실현하는 것으로 되어 있다. 음극(361)은 뱅크부(341) 및 발광 소자(351)의 상부 전면에 형성되고, 음극(361) 상에는 밀봉용 기판(371)이 적층되어 있다.
유기 EL 소자를 포함하는 유기 EL 장치(301)의 제조 프로세스는 뱅크부(341)를 형성하는 뱅크부 형성 공정과, 발광 소자(351)를 적절히 형성하기 위한 플라즈마 처리 공정과, 발광 소자(351)를 형성하는 발광 소자 형성 공정과, 음극(361)을 형성하는 대향 전극 형성 공정과, 밀봉용 기판(371)을 음극(361)상에 적층하여 밀봉하는 밀봉 공정을 구비하고 있다.
발광 소자 형성 공정은, 요부 개구(344), 즉 화소 전극(331)상에 정공 주입층(352) 및 발광층(353)을 형성함에 의해 발광 소자(351)를 형성함으로써, 정공 주입층 형성 공정과 발광층 형성 공정을 구비하고 있다. 또한, 정공 주입층 형성 공정은, 정공 주입층(352)을 형성하기 위한 액상체 재료를 각 화소 전극(331)상에 토출하는 제1 토출 공정과, 토출된 액상체 재료를 건조시켜 정공 주입층(352)을 형성하는 제1 건조 공정을 가지고 있다. 또한, 발광층 형성 공정은, 발광층(353)을 형성하기 위한 액상체 재료를 정공 주입층(352)상에 토출하는 제2 토출 공정과, 토출된 액상체 재료를 건조시켜 발광층(353)을 형성하는 제2 건조 공정을 가지고 있다. 또한, 발광층(353)은, 상술한 바와 같이 적, 녹, 청의 3색에 대응하는 재료에 의해 서 3종류의 것이 형성되도록 되어 있고, 따라서 상기의 제2 토출 공정은 3종류의 재료를 각각 토출하기 위해서 3개의 공정으로 이루어져 있다.
이 발광 소자 형성 공정에서, 정공 주입층 형성 공정에서의 제1 토출 공정과, 발광층 형성 공정에서의 제2 토출 공정에 상기의 액적 토출 장치(IJ)를 사용할 수 있다.
또한, 상술한 실시 형태에서는, 본 발명에 의한 패턴 형성 방법을 사용하여, TFT(박막 트랜지스터)의 게이트 배선을 형성하고 있지만, 소스 전극, 드레인 전극, 화소 전극 등의 다른 구성 요소를 제조할 수도 있다. 이하, TFT를 제조하는 방법에 대해서, 도 12∼도 15를 참조하면서 설명한다.
도 12에 나타내는 바와 같이, 우선, 세정한 유리 기판(510)의 윗면에, 1화소 피치의 1/20∼1/10의 홈(511a)을 마련하기 위한 제1 층째의 뱅크(511)를 포토리소그래프이법에 의거하여 형성한다. 이 뱅크(511)로는, 형성 후에 광투과성과 발액성을 구비할 필요가 있고, 그 소재로는, 아크릴 수지, 폴리이미드 수지, 올레핀 수지, 멜라민 수지 등의 고분자 재료 외에 폴리실라잔 등의 무기계의 재료가 적합하게 사용된다.
이 형성 후의 뱅크(511)에 발액성을 부여하기 위해서, CF4 플라즈마 처리 등(불소 성분을 갖는 가스를 사용한 플라즈마 처리)을 행할 필요가 있지만, 대신에, 뱅크(511)의 소재 자체에 미리 발액 성분(불소기 등)을 충전해두어도 좋다. 이 경우에는, CF4 플라즈마 처리 등을 생략할 수 있다.
이상 같이 하여 발액화된 뱅크(511)의, 토출 잉크에 대한 접촉각으로는 40˚이상, 또한 유리면의 접촉각으로는 1O˚이하를 확보하는 것이 바람직하다. 즉, 본 발명자들이 시험에 의해 확인한 결과, 예를 들면 도전성 미립자(테트라데칸 용매)에 대한 처리 후의 접촉각은, 뱅크(511)의 소재로서 아크릴 수지계를 채용한 경우에는 약 54.0˚ (미처리의 경우에는 10˚이하)을 확보할 수 있다. 또한, 이들 접촉각은 플라즈마 파워 550W의 것, 4불화메탄가스를 0.1ℓ/분으로 공급하는 처리 조건 하에서 얻은 것이다.
상기 제1 층째의 뱅크 형성 공정에 이어서 게이트 주사 전극 형성 공정(제1 회째의 도전성 패턴 형성 공정)에서는, 뱅크(511)로 구획된 묘화 영역인 상기 홈(511a)내를 채우도록, 도전성 재료를 함유하는 액적을 잉크젯으로 토출함으로써 게이트 주사 전극(512)을 형성한다. 또한, 게이트 주사 전극(512)을 형성할 때에, 본 발명에 의한 패턴의 형성 방법이 적용된다.
이 때의 도전성 재료로는, Ag, Al, Au, Cu, Pd, Ni, W-si, 도전성 중합체 등을 적합하게 채용할 수 있다. 이와 같이 하여 형성된 게이트 주사 전극(512)은 뱅크(511)에 충분한 발액성이 미리 주어져 있으므로, 홈(511a)에서 삐어져 나옴이 없이 미세한 배선 패턴을 형성할 수 있게 된다.
이상의 공정에 의해, 기판(510) 상에는, 뱅크(511)와 게이트 주사 전극(512)으로 되는 평탄한 표면을 구비한 은(Ag)으로 이루어지는 제1 도전층(A1)이 형성된다.
또한, 홈(511a)내에서의 양호한 토출 결과를 얻기 위해서는, 도 12에 나타내 는 바와 같이, 이 홈(511a)의 형상으로서 준(準)테이퍼(토출원으로 향하여 열리는 방향의 테이퍼 형상)를 채용하는 것이 바람직하다. 이것에 의해, 토출된 액적을 충분히 속깊이까지 들어가게 할 수 있게 된다.
다음에, 도 13에 나타내는 바와 같이, 플라즈마 CVD법에 의해 게이트 절연막(513), 활성층(510), 컨택트층(509)의 연속 막형성을 행한다. 게이트 절연막(513)으로서 질화실리콘막, 활성층(510)으로서 비결정 실리콘막, 컨택트층(509)으로서 n+실리콘막을 원료 가스나 플라즈마 조건을 변화시킴으로써 형성한다. CVD법으로 형성하는 경우, 300∼350℃의 열이력이 필요하게 되지만, 무기계의 재료를 뱅크에 사용함으로써, 투명성, 내열성에 관한 문제를 회피할 수 있다.
상기 반도체층 형성 공정에 이어서 제2 층째의 뱅크 형성 공정에서는, 도 14에 나타내는 바와 같이, 게이트 절연막(513)의 윗면에, 1화소 피치의 1/20∼1/10으로 또한 상기 홈(511a)과 교차하는 홈(514a)을 마련하기 위한 2층째의 뱅크(514)를, 포토리소그래피법에 의하여 형성한다. 이 뱅크(514)에는, 형성 후에 광투과성과 발액성을 구비할 필요가 있고, 그 소재로는 아크릴 수지, 폴리이미드 수지, 올레핀 수지, 멜라민 수지 등의 고분자 재료 외에 폴리실라잔 등의 무기계의 재료가 적합하게 사용된다.
이 형성 후의 뱅크(514)에 발액성을 유지하기 위해서 CF4 플라즈마 처리 등(불소 성분을 가진 가스를 사용한 플라즈마 처리)을 행할 필요가 있지만, 대신에, 뱅크(514)의 소재 자체에 미리 발액 성분(불소기 등)을 충전해 두어도 좋다. 이 경우에는, CF4 플라즈마 처리 등을 생략할 수 있다.
이상과 같이 하여 발액화된 뱅크(514)의, 토출 잉크에 대한 접촉각으로는, 4O˚이상을 확보하는 것이 바람직하다.
상기 제2 층째의 뱅크 형성 공정에 이어서 소스·드레인 전극 형성 공정(제2 회째의 도전성 패턴 형성 공정)에서는, 뱅크(514)로 구획된 묘화 영역인 상기 홈(514a)내를 채우도록, 도전성 재료를 함유하는 액적을 잉크젯으로 토출함으로써, 도 15에 나타내는 바와 같이, 상기 게이트 주사 전극(512)에 대해서 교차하는 소스 전극(515) 및 소스 전극(516)이 형성된다. 또한, 소스 전극(515) 및 드레인 전극(516)을 형성할 때, 본 발명에 의한 패턴의 형성 방법이 적용된다.
이 때의 도전성 재료로는, Ag, Al, Au, Cu, Pd, Ni, W-si, 도전성 중합체 등을 적합하게 채용할 수 있다. 이와 같이 하여 형성된 소스 전극(515) 및 드레인 전극(516)은, 뱅크(514)에 충분한 발액성이 미리 부여되어 있으므로, 홈(514a)에서 삐어져 나옴이 없이 미세한 배선 패턴을 형성할 수 있게 되어 있다.
또한, 소스 전극(515) 및 드레인 전극(516)을 배치한 홈(514a)을 매립하도록 절연 재료(517)가 배치된다. 이상의 공정에 의해, 기판(510) 상에는, 뱅크(514)와 절연 재료(517)로 이루어지는 평탄한 상면(520)이 형성된다.
또한, 절연 재료(517)에 컨택트홀(519)을 형성하는 동시에, 상면(520) 상에 패터닝된 화소 전극(ITO)(518)을 형성하여, 컨택트홀(519)을 거쳐서 드레인 전극(516)과 화소 전극(518)을 접속함으로써, TFT가 형성된다.
도 16은, 액정 표시 장치의 다른 실시 형태를 나타내는 도면이다.
도 16에 나타내는 액정 표시 장치(전기 광학 장치)(901)는, 크게 나누면 칼라의 액정 패널(전기 광학 패널)(902)과, 액정 패널(902)에 접속되는 회로 기판(903)을 구비하고 있다. 또한, 필요에 따라서, 백 라이트 등의 조명 장치, 기타 부대 기기가 액정 패널(902)에 부설되어 있다.
액정 패널(902)은 실링재(904)에 의해서 접착된 한쌍의 기판(905a) 및 기판(905b)를 갖고, 이들 기판(905a)과 기판(905b)의 사이에 형성되는 간극, 이른바 셀 갭에는 액정이 봉입되어 있다. 이들 기판(905a) 및 기판(905b)은, 일반적으로는 투광성 재료, 예를 들면 유리, 합성 수지 등에 의해서 형성되어 있다. 기판(905a) 및 기판(905b)의 외측 표면에는 편광판(906a) 및 편광판(906b)이 부착되어 있다. 또한, 도 16에서는, 편광판(906b)의 도시를 생략하고 있다.
또한, 기판(905a)의 내측 표면에는 전극(907a)이 형성되고, 기판(905b)의 내측 표면에는 전극(907b)이 형성되어 있다. 이들 전극(907a, 907b)은 스트라이프상 또는 문자, 숫자, 그 외의 적당한 패턴상으로 형성되어 있다. 또한, 이들 전극(907a, 907b)은, 예를 들면 ITO (Indium Tin Oxide: 인디움 주석 산화물) 등의 투광성 재료에 의해서 형성되어 있다. 기판(905a)은 기판(905b)에 대해서 도출된 돌출부를 갖고, 이 돌출부에 복수의 단자(908)가 형성되어 있다. 이들 단자(908)는 기판(905a)상에 전극(907a)을 형성할 때 전극(907a)과 동시에 형성된다. 따라서, 이들 단자(908)는, 예를 들면 ITO에 의해서 형성되어 있다. 이들 단자(908)에는, 전극(907a)으로부터 일체로 뻗은 것, 및 도전재(도시하지 않음)를 거쳐서 전극(907b)에 접속되는 것이 포함된다.
회로 기판(903)에는, 배선 기판(909) 상의 소정 위치에 액정 구동용 IC로서의 반도체 소자(900)가 실장되어 있다. 또한, 도시는 생략하고 있지만, 반도체 소자(900)가 실장되는 부위 이외의 부위의 소정 위치에는 저항, 콘덴서, 기타 칩 부품이 실장되어 있어도 좋다. 배선 기판(909)은, 예를 들면 폴리이미드 등의 가요성을 갖는 베이스 기판(911)상에 형성된 Cu 등의 금속막을 패터닝하여 배선 패턴(912)을 형성함에 의해서 제조되어 있다.
본 실시 형태에서는, 액정 패널(902)에서의 전극(907a, 907b) 및 회로 기판(903)에서의 배선 패턴(912)이 상기 디바이스 제조 방법에 의해 형성되어 있다.
본 실시 형태의 액정 표시 장치에 의하면, 전기 특성의 불균일이 해소된 고품질의 액정 표시 장치를 얻을 수 있다.
또한, 상술한 예는 패시브형의 액정 패널이지만, 액티브 매트릭스형의 액정 패널로서도 좋다. 즉, 한쪽 기판에 박막 트랜지스터(TFT)를 형성하고, 각 TFT에 대해 화소 전극을 형성한다. 또한, 각 TFT에 전기적으로 접속하는 배선(게이트 배선, 소스 배선)을 상기와 같이 잉크젯 기술을 사용하여 형성할 수 있다. 한편, 대향하는 기판에는 대향 전극 등이 형성되어 있다. 이러한 액티브 매트릭스형의 액정 패널에도 본 발명을 적용할 수 있다.
다른 실시 형태로서, 비접촉형 카드 매체의 실시 형태에 대해서 설명한다.
도 17에 나타내는 바와 같이, 본 실시 형태에 의한 비접촉형 카드 매체(전자 기기)(400)는 카드 기체(402)와 카드 커버(418)로 이루어지는 케이스내에, 반도체 집적회로 칩(408)과 안테나 회로(412)를 내장하고, 도시하지 않은 외부의 송수신기와 전자파 또는 정전 용량 결합의 적어도 하나에 의해 전력 공급 또는 데이터 송수신의 적어도 하나를 행하도록 되어 있다. 본 실시 형태에서는, 상기 안테나 회로(412)가 상기 실시 형태에 의한 배선 패턴 형성 방법에 의해서 형성되어 있다.
또한, 본 발명에 의한 디바이스(전기 광학 장치)로는, 상기 외에, PDP(플라즈마 디스플레이 패널)이나, 기판 상에 형성된 소면적의 박막에 막면에 평행하게 전류를 흘림으로써, 전자 방출이 일어나는 현상을 이용하는 표면 전도형 전자 방출 소자 등에도 적용할 수 있다.
(전자 기기)
본 발명의 전자 기기의 구체적인 예에 대해서 설명한다.
도 18a는 휴대 전화의 일례를 나타낸 사시도이다. 도 18a에서, 600은 휴대 전화 본체를 나타내고, 601은 상기 실시 형태의 액정 표시 장치를 구비한 액정 표시부를 나타내고 있다.
도 18b는 워드프로세서, 컴퓨터 등의 휴대형 정보 처리 장치의 일례를 나타낸 사시도이다. 도 18b에서, 700은 정보 처리 장치, 701은 키보드 등의 입력부, 703은 정보 처리 본체, 702는 상기 실시 형태의 액정 표시 장치를 구비한 액정 표시부를 나타내고 있다.
도 18c는, 손목시계형 전자 기기의 일례를 나타낸 사시도이다. 도 18c에서, 800은 시계 본체를 나타내고, 801은 상기 실시 형태의 액정 표시 장치를 구비한 액 정 표시부를 나타내고 있다.
도 18a∼도 18c에 나타내는 전자 기기는, 상기 실시 형태의 액정 표시 장치를 구비한 것이며, 배선의 단선 등의 결함 발생이 억제되어 있다.
또한, 본 실시 형태의 전자 기기는 액정 장치를 구비하는 것으로 하였으나, 유기 일렉트로루미네선스 표시 장치, 플라즈마형 표시 장치 등, 다른 전기 광학 장치를 구비한 전자 기기로 할 수도 있다.
이상, 첨부 도면을 참조하면서 본 발명에 의한 적합한 실시 형태예에 대해서 설명했지만, 본 발명이 상기 예에 한정되지 않은 것은 말할 필요도 없다. 상술한 예에서 나타낸 각 구성 부재의 여러 형상이나 조합 등은 일례로서, 본 발명의 주지로부터 일탈하지 않는 범위에서 설계 요구 등에 의거하여 여러 가지로 변경할 수 있다.
예를 들면, 상기 실시 형태에서는 뱅크를 형성하고, 이 뱅크사이의 잔사를 제거하도록 설명했지만, 이것에 한정되는 것은 아니며, 예를 들면 기판에 표면 처리를 행하여 배선 패턴 형성 예정 영역에 친액화 처리를 행하고, 다른 부분에 발액화 처리를 행하여, 이 친액화 처리 부분의 잔사를 제거하는 구성이어도 좋다. 또한, 이 친액화 부분에 도전성 미립자나 유기은 화합물을 함유하는 잉크를 배치함으로써 소망한 배선 패턴을 형성할 수 있다.
또한, 상기 실시 형태에서는, 박막 패턴을 도전성막으로 하는 구성으로 했지만, 이것에 한정되지 않고, 예를 들면 액정 표시 장치에서 표시 화상을 칼라화하기 위해서 사용되는 칼라 필터에도 적용할 수 있다. 이 칼라 필터는, 기판에 대해서 R(적), G(녹), B(청)의 잉크(액체 재료)를 액적으로서 소정 패턴으로 배치함으로써 형성할 수 있지만, 기판에 대해서 소정 패턴에 따른 뱅크를 형성하고, 이 뱅크사이에 형성되는 홈부내의 잔사를 제거하고나서 잉크를 배치하여 칼라 필터를 형성함으로써, 고성능의 칼라 필터를 갖는 액정 표시 장치를 제조할 수 있다.
본 발명에 의하면, 단선 등의 결함 발생을 억제할 수 있는 박막 패턴의 형성 방법 및 디바이스의 제조 방법, 전기 광학 장치 및 전자 기기를 제공할 수 있다.

Claims (22)

  1. 기능액을 기판상에 배치함에 의해 박막 패턴을 형성하는 방법으로서,
    상기 기판상에 표면 개질층(改質層)을 형성하는 공정과,
    상기 기판상에 상기 박막 패턴에 따른 뱅크를 상기 표면 개질층 위에 형성하는 뱅크 형성 공정과,
    상기 뱅크사이의 잔사(殘渣)를 제거하는 잔사 처리 공정과,
    상기 잔사가 제거된 상기 뱅크사이에 상기 기능액을 배치하는 재료 배치 공정을 갖는 박막 패턴의 형성 방법.
  2. 제1항에 있어서,
    상기 잔사 처리 공정은 상기 뱅크사이의 저부의 잔사를 제거하는 공정을 갖는 박막 패턴의 형성 방법.
  3. 제1항에 있어서,
    상기 잔사 처리 공정은 광조사 처리 공정을 갖는 박막 패턴의 형성 방법.
  4. 제1항에 있어서,
    상기 잔사 처리 공정은 소정의 처리 가스를 사용한 플라즈마 처리 공정을 갖는 박막 패턴의 형성 방법.
  5. 제1항에 있어서,
    상기 잔사 처리 공정은 소정의 처리 가스를 사용한 플라즈마 처리 공정과 광조사 처리 공정을 갖는 박막 패턴의 형성 방법.
  6. 제1항에 있어서,
    상기 잔사 처리 공정은 산에 의해 에칭하는 박막 패턴의 형성 방법.
  7. 제4항에 있어서,
    상기 뱅크는 소정 방향으로 뻗도록 형성되고,
    상기 플라즈마 처리 공정은 상기 처리 가스에 대해서 상기 기판을 상기 소정 방향으로 상대 이동시키면서 그 처리 가스를 공급하는 박막 패턴의 형성 방법.
  8. 제5항에 있어서,
    상기 뱅크는 소정 방향으로 뻗도록 형성되고,
    상기 플라즈마 처리 공정은 상기 처리 가스에 대해서 상기 기판을 상기 소정 방향으로 상대 이동시키면서 그 처리 가스를 공급하는 박막 패턴의 형성 방법.
  9. 제1항에 있어서,
    상기 잔사 처리 공정 후에, 상기 뱅크에 발액성을 부여하는 발액화 처리 공정을 더 갖는 박막 패턴의 형성 방법.
  10. 제9항에 있어서,
    상기 뱅크에 발액성을 부여하는 발액화 처리 공정 후에, 상기 뱅크사이의 저부의 잔사를 제거하는 공정을 더 갖는 박막 패턴의 형성 방법.
  11. 제10항에 있어서,
    상기 발액화 처리 공정 후의 잔사 처리 공정은 상기 뱅크사이의 저부의 잔사를 제거하는 공정을 갖는 박막 패턴의 형성 방법.
  12. 제10항에 있어서,
    상기 발액화 처리 공정 후의 잔사 처리 공정은 광조사 처리 공정을 갖는 박막 패턴의 형성 방법.
  13. 제10항에 있어서,
    상기 발액화 처리 공정 후의 잔사 처리 공정은 소정의 처리 가스를 사용한 플라즈마 처리 공정을 갖는 박막 패턴의 형성 방법.
  14. 제1O항에 있어서,
    상기 발액화 처리 공정 후의 잔사 처리 공정은, 소정의 처리 가스를 사용한 플라즈마 처리 공정과 광조사 처리 공정을 갖는 박막 패턴의 형성 방법.
  15. 제10항에 있어서,
    상기 잔사 처리 공정은 산에 의해 에칭하는 박막 패턴의 형성 방법.
  16. 제1항에 있어서,
    상기 재료 배치 공정의 후에, 상기 잔사 처리 공정을 재차 행하는 박막 패턴의 형성 방법.
  17. 제1항에 있어서,
    상기 기능액은 열처리 또는 광처리에 의해 도전성을 발현하는 박막 패턴의 형성 방법.
  18. 제1항에 있어서,
    상기 기능액에는 도전성 미립자가 포함되는 박막 패턴의 형성 방법.
  19. 제1항 기재의 박막 패턴의 형성 방법에 의해, 상기 기판상에 박막 패턴을 형성하는 공정을 갖는 디바이스의 제조 방법.
  20. 제19항 기재의 디바이스의 제조 방법을 사용하여 제조된 디바이스를 구비하는 전기 광학 장치.
  21. 제20항 기재의 전기 광학 장치를 구비하는 전자 기기.
  22. 기판상에 게이트 배선을 형성하는 제1 공정과,
    상기 게이트 배선상에 게이트 절연막을 형성하는 제2 공정과,
    상기 게이트 절연막을 거쳐서 반도체층을 적층하는 제3 공정과,
    상기 게이트 절연층상에 소스 전극 및 드레인 전극을 형성하는 제4 공정과,
    상기 소스 전극 및 상기 드레인 전극상에 절연 재료를 배치하는 제5 공정과,
    상기 절연 재료를 배치한 위에 화소 전극을 형성하는 제6 공정을 갖고,
    상기 제1, 제4 및 제6 공정의 적어도 하나의 공정은,
    형성 패턴에 따른 뱅크를 형성하는 뱅크 형성 공정과, 상기 뱅크사이의 잔사를 제거하는 잔사 처리 공정과,
    상기 잔사가 제거된 상기 뱅크사이에 기능액을 액적 토출 장치에 의해서 토출함에 의해 배치시키는 재료 배치 공정을 갖는 액티브 매트릭스 기판의 제조 방법.
KR1020040021165A 2003-04-01 2004-03-29 박막 패턴의 형성 방법 및 디바이스의 제조 방법, 전기광학 장치 및 전자 기기 KR100606948B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00098274 2003-04-01
JP2003098274 2003-04-01
JP2004070834A JP4123172B2 (ja) 2003-04-01 2004-03-12 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
JPJP-P-2004-00070834 2004-03-12

Publications (2)

Publication Number Publication Date
KR20040086601A KR20040086601A (ko) 2004-10-11
KR100606948B1 true KR100606948B1 (ko) 2006-08-01

Family

ID=33478793

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040021165A KR100606948B1 (ko) 2003-04-01 2004-03-29 박막 패턴의 형성 방법 및 디바이스의 제조 방법, 전기광학 장치 및 전자 기기

Country Status (5)

Country Link
US (1) US7214617B2 (ko)
JP (1) JP4123172B2 (ko)
KR (1) KR100606948B1 (ko)
CN (1) CN1298019C (ko)
TW (1) TWI245596B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11730017B2 (en) 2018-11-13 2023-08-15 Samsung Display Co., Ltd. Display device and method of fabricating the same

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4123172B2 (ja) * 2003-04-01 2008-07-23 セイコーエプソン株式会社 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
JP2004363560A (ja) * 2003-05-09 2004-12-24 Seiko Epson Corp 基板、デバイス、デバイス製造方法、アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器
JP2005012179A (ja) * 2003-05-16 2005-01-13 Seiko Epson Corp 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器、アクティブマトリクス基板の製造方法
JP3788467B2 (ja) * 2003-05-28 2006-06-21 セイコーエプソン株式会社 パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法
TWI366701B (en) * 2004-01-26 2012-06-21 Semiconductor Energy Lab Method of manufacturing display and television
JP2005331619A (ja) * 2004-05-18 2005-12-02 Sharp Corp パターン部材およびその製造方法
JP3841096B2 (ja) * 2004-09-28 2006-11-01 セイコーエプソン株式会社 配線パターンの形成方法、多層配線基板の製造方法、電子機器
JP4906259B2 (ja) * 2004-12-06 2012-03-28 シャープ株式会社 表示装置用基板の製造方法
US8063551B1 (en) * 2004-12-29 2011-11-22 E.I. Du Pont De Nemours And Company Pixel intensity homogeneity in organic electronic devices
JP4240018B2 (ja) * 2005-02-04 2009-03-18 セイコーエプソン株式会社 膜パターンの形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器
JP2006245526A (ja) * 2005-02-04 2006-09-14 Seiko Epson Corp 膜パターンの形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器
JP4297106B2 (ja) * 2005-02-23 2009-07-15 セイコーエプソン株式会社 膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
KR101127835B1 (ko) * 2005-05-11 2012-06-12 엘지디스플레이 주식회사 액정 적하 장치 및 이를 이용한 액정 적하 방법
JP4345710B2 (ja) * 2005-05-11 2009-10-14 セイコーエプソン株式会社 膜パターンの形成方法
JP4200981B2 (ja) * 2005-05-16 2008-12-24 セイコーエプソン株式会社 バンク構造、配線パターン形成方法、デバイス、電気光学装置、及び電子機器
GB0510382D0 (en) * 2005-05-20 2005-06-29 Cambridge Display Tech Ltd Ink jet printing compositions in opto-electrical devices
JP4200983B2 (ja) * 2005-05-24 2008-12-24 セイコーエプソン株式会社 膜パターンの形成方法、アクティブマトリクス基板、電気光学装置、及び電子機器
TWI334649B (en) 2005-09-27 2010-12-11 Lg Chemical Ltd Method for forming buried contact electrode of semiconductor device having pn junction and optoelectronic semiconductor device using the same
KR100786970B1 (ko) * 2005-09-27 2007-12-17 주식회사 엘지화학 ｐ-ｎ 접합 반도체 소자의 매립 접촉전극 형성 방법 및이를 이용한 광전자 반도체 소자
JP2007329446A (ja) * 2006-05-12 2007-12-20 Seiko Epson Corp 金属配線形成方法、アクティブマトリクス基板の製造方法、デバイス及び電気光学装置並びに電子機器
US8445288B2 (en) * 2006-07-12 2013-05-21 Merck Patent Gmbh Solid-phase detection of terminal monosaccharides cleaved from glycosylated substrates
JP4305478B2 (ja) * 2006-08-11 2009-07-29 セイコーエプソン株式会社 液状体の吐出方法、配線基板の製造方法、カラーフィルタの製造方法、有機ｅｌ発光素子の製造方法
JP4896843B2 (ja) * 2007-09-20 2012-03-14 積水化学工業株式会社 有機ｅｌ素子の製造方法
US20090155963A1 (en) * 2007-12-12 2009-06-18 Hawkins Gilbert A Forming thin film transistors using ablative films
GB2462845B (en) * 2008-08-21 2011-07-27 Cambridge Display Tech Ltd Organic electronic devices and methods of making the same using solution processing techniques
US20120223308A1 (en) * 2009-10-16 2012-09-06 Sharp Kabushiki Kaisha Thin-film transistor, process for production of same, and display device equipped with same
CN104903947B (zh) * 2012-12-17 2018-03-20 司隆科技有限公司 用于柔性显示器的平坦化纤维基板的制造方法
WO2014156134A1 (ja) 2013-03-26 2014-10-02 パナソニック株式会社 電子デバイス及び電子デバイスの製造方法
EP3209734A4 (en) * 2014-10-21 2017-11-29 Oreltech Ltd. Composition for forming a patterned metal film on a substrate
CN106356380B (zh) * 2016-11-11 2019-05-31 深圳市华星光电技术有限公司 柔性tft基板及其制作方法
EP3864099A4 (en) * 2018-10-11 2022-07-06 Schmutz Ip, LLC PROCESS FOR PRINTING CONDUCTIVE INKS AND SUBSTRATES MADE THEM
DE102019106546A1 (de) * 2019-03-14 2020-09-17 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung von optoelektronischen halbleiterbauteilen und optoelektronisches halbleiterbauteil
WO2023089439A1 (ja) * 2021-11-19 2023-05-25 株式会社半導体エネルギー研究所 表示装置の作製方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5132248A (en) * 1988-05-31 1992-07-21 The United States Of America As Represented By The United States Department Of Energy Direct write with microelectronic circuit fabrication
CN100530758C (zh) * 1998-03-17 2009-08-19 精工爱普生株式会社 薄膜构图的衬底及其表面处理
KR100425856B1 (ko) * 1998-03-26 2004-06-18 엘지.필립스 엘시디 주식회사 피식각막식각방법
KR100403714B1 (ko) 2000-06-10 2003-11-01 씨씨알 주식회사 웹문서 레이아웃 이미지 및 웹사이트 구조를 제공하여인터넷 검색을 용이하게 할 수 있는 시스템 및 방법
JP3908443B2 (ja) * 2000-06-30 2007-04-25 株式会社東芝 基板処理方法
JP4170049B2 (ja) * 2002-08-30 2008-10-22 シャープ株式会社 パターン形成基材およびパターン形成方法
TWI256732B (en) * 2002-08-30 2006-06-11 Sharp Kk Thin film transistor, liquid crystal display apparatus, manufacturing method of thin film transistor, and manufacturing method of liquid crystal display apparatus
JP4123172B2 (ja) * 2003-04-01 2008-07-23 セイコーエプソン株式会社 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
JP4103830B2 (ja) * 2003-05-16 2008-06-18 セイコーエプソン株式会社 パターンの形成方法及びパターン形成装置、デバイスの製造方法、アクティブマトリクス基板の製造方法
JP4400290B2 (ja) * 2004-04-06 2010-01-20 セイコーエプソン株式会社 膜パターンの形成方法及びデバイスの製造方法、アクティブマトリクス基板の製造方法
US7247529B2 (en) * 2004-08-30 2007-07-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
US7985677B2 (en) * 2004-11-30 2011-07-26 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11730017B2 (en) 2018-11-13 2023-08-15 Samsung Display Co., Ltd. Display device and method of fabricating the same

Also Published As

Publication number Publication date
CN1534727A (zh) 2004-10-06
KR20040086601A (ko) 2004-10-11
JP4123172B2 (ja) 2008-07-23
JP2004314056A (ja) 2004-11-11
TW200501849A (en) 2005-01-01
US7214617B2 (en) 2007-05-08
CN1298019C (zh) 2007-01-31
US20050191781A1 (en) 2005-09-01
TWI245596B (en) 2005-12-11

Similar Documents

Publication Publication Date Title
KR100606948B1 (ko) 박막 패턴의 형성 방법 및 디바이스의 제조 방법, 전기광학 장치 및 전자 기기
KR100619486B1 (ko) 박막 패턴의 형성 방법 및 디바이스의 제조 방법
KR100631358B1 (ko) 패턴과 그 형성 방법, 디바이스와 그 제조 방법, 전기광학 장치, 전자 기기 및 액티브 매트릭스 기판의 제조 방법
KR100667662B1 (ko) 박막 패턴 형성 방법, 디바이스와 그 제조 방법, 액정표시 장치의 제조 방법, 액정 표시 장치, 액티브 매트릭스기판의 제조 방법, 전기 광학 장치 및 전자기기
KR100620880B1 (ko) 막패턴 형성 방법, 디바이스 및 디바이스의 제조 방법,전기 광학 장치, 전자 기기, 및 액티브 매트릭스 기판의제조 방법
KR100690547B1 (ko) 박막 패턴의 형성 방법 및 디바이스의 제조 방법, 전기광학 장치 및 전자 기기
KR100620881B1 (ko) 패턴 형성 방법, 디바이스의 제조 방법, 및 액티브 매트릭스 기판의 제조 방법
KR100654197B1 (ko) 디바이스 및 디바이스 제조 방법
KR100626911B1 (ko) 막 패턴 형성 방법, 디바이스의 제조 방법, 전기 광학장치, 전자 기기, 및 액티브 매트릭스 기판의 제조 방법
KR100753954B1 (ko) 배선 패턴의 형성 방법, 디바이스의 제조 방법, 및디바이스
KR100728149B1 (ko) 박막 패턴 기판, 디바이스의 제조 방법, 전기 광학 장치 및전자 기기
KR100671813B1 (ko) 박막 패턴 형성 방법, 반도체 장치, 전기 광학 장치, 및전자 기기
KR100634110B1 (ko) 박막 패턴 형성 방법, 디바이스와 그 제조 방법 및 전기광학 장치 및 전자 기기, 액티브 매트릭스 기판의 제조 방법
KR100670985B1 (ko) 디바이스와 그 제조 방법, 액티브 매트릭스 기판의 제조방법 및 전기 광학 장치 및 전자 기기
KR100703020B1 (ko) 배선 패턴의 형성 방법, 막 패턴 형성 방법, 반도체 장치,전기 광학 장치 및 전자 기기
KR100735951B1 (ko) 막 패턴의 형성 방법 및 장치의 제조 방법
KR20060089660A (ko) 막 패턴의 형성 방법, 장치 및 그 제조 방법, 전기 광학장치, 및 전자기기
JP2005013985A (ja) 膜パターン形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器、アクティブマトリクス基板の製造方法、アクティブマトリクス基板
KR100733058B1 (ko) 박막 패턴 형성 기판, 디바이스의 제조 방법, 전기 광학장치 및 전자 기기
KR100669934B1 (ko) 배선 패턴 형성 방법, 디바이스의 제조 방법, 디바이스,전기 광학 장치 및 전자 기기
JP4517583B2 (ja) 線パターン形成方法およびデバイスの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100719

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee