KR100703020B1 - 배선 패턴의 형성 방법, 막 패턴 형성 방법, 반도체 장치,전기 광학 장치 및 전자 기기 - Google Patents

배선 패턴의 형성 방법, 막 패턴 형성 방법, 반도체 장치,전기 광학 장치 및 전자 기기 Download PDF

Info

Publication number
KR100703020B1
KR100703020B1 KR1020050091072A KR20050091072A KR100703020B1 KR 100703020 B1 KR100703020 B1 KR 100703020B1 KR 1020050091072 A KR1020050091072 A KR 1020050091072A KR 20050091072 A KR20050091072 A KR 20050091072A KR 100703020 B1 KR100703020 B1 KR 100703020B1
Authority
KR
South Korea
Prior art keywords
bank
film
wiring pattern
wiring
forming
Prior art date
Application number
KR1020050091072A
Other languages
English (en)
Other versions
KR20060051818A (ko
Inventor
가츠유키 모리야
도시미츠 히라이
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20060051818A publication Critical patent/KR20060051818A/ko
Application granted granted Critical
Publication of KR100703020B1 publication Critical patent/KR100703020B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1258—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013—Inkjet printing, e.g. for printing insulating material or resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0568—Resist used for applying paste, ink or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/045—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by making a conductive layer having a relief pattern, followed by abrading of the raised portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electroluminescent Light Sources (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)

Abstract

본 발명은 배선 재료가 절연막 등에 확산하는 것에 기인하는 반도체 장치 등의 성능 열화를 억제할 수 있고, 회로 배선이 다른 회로 배선이나 반도체 장치의 도체층과 쇼트(short)되는 것을 억제할 수 있는 배선 패턴의 형성 방법, 막 패턴 형성 방법, 반도체 장치, 전기 광학 장치 및 전자 기기를 실현하는 것을 과제로 한다.
배선 패턴의 형성 방법은 기판 위의 소정의 영역에 뱅크를 형성하는 스텝과, 뱅크로 둘러싸인 영역에 배선 패턴의 재료를 포함하는 기능액을 토출하고, 기능액을 건조시켜 배선 패턴을 형성하는 스텝과, 뱅크의 높이와 배선 패턴의 두께를 대략 동일해지도록 뱅크의 일부를 삭제하는 스텝을 갖는다. 반도체 장치의 배선 패턴은 상기 배선 패턴의 형성 방법을 이용하여 형성되어 있고, 전기 광학 장치는 상기 반도체 장치를 구비하고, 전자 기기는 상기 전기 광학 장치를 구비한다.
배선 패턴, 막 패턴, 뱅크, 기능액, 액적(液滴) 토출법, 확산 방지막, 하프 에칭.

Description

배선 패턴의 형성 방법, 막 패턴 형성 방법, 반도체 장치, 전기 광학 장치 및 전자 기기{WIRING PATTERN FORMING METHOD, FILM PATTERN FORMING METHOD, SEMICONDUCTOR DEVICE, ELECTRO-OPTICAL DEVICE, AND ELECTRONIC EQUIPMENT}
도 1은 액적(液滴) 토출 장치(IJ)의 개략 구성을 나타낸 사시도.
도 2는 피에조 방식에 의한 액체 재료의 토출 원리를 설명하는 모식 단면도.
도 3은 TFT 어레이 기판의 요부의 개략 구성을 나타낸 평면도.
도 4의 (a)는 TFT의 단면도, 도 4의 (b)는 게이트 배선과 소스 배선이 평면적으로 교차하는 부분의 단면도.
도 5는 제 1 실시예의 배선 패턴의 형성 방법을 나타낸 플로차트.
도 6은 뱅크를 형성하는 절차의 일례를 나타낸 모식도.
도 7은 플라즈마 처리 장치의 개략 구성도.
도 8은 기능액을 배치하는 절차와, 기능액을 건조시켜 배선막을 형성하는 절차를 나타낸 모식도.
도 9는 뱅크를 하프 에칭한 상태를 나타낸 모식도.
도 10은 제 2 실시예의 배선 패턴의 형성 방법을 나타낸 플로차트.
도 11은 기능액을 배치하는 절차와, 기능액을 건조시켜 배선막을 형성하는 절차를 나타낸 모식도.
도 12는 뱅크를 하프 에칭하는 절차와, 확산 방지막을 형성하는 절차를 나타낸 모식도.
도 13은 제 3 실시예의 액정 표시 장치의 대향 기판 측에서 본 평면도.
도 14는 도 13의 H-H'선을 따르는 단면도.
도 15는 액정 표시 장치의 등가 회로도.
도 16은 액정 표시 장치의 부분 확대 단면도.
도 17은 비접촉형 카드 매체의 분해 사시도.
도 18은 전자 기기의 구체예를 나타낸 외관도.
도 19는 종래의 기능액을 배치하는 절차와, 기능액을 건조시켜 배선막을 형성하는 절차를 나타낸 모식도.
[도면의 주요 부분에 대한 부호의 설명]
1 ; 액체 토출 헤드
10 ; TFT 어레이 기판
11 ; 게이트 전극
12 ; 게이트 배선
14 ; 드레인 전극
16 ; 소스 배선
17 ; 소스 전극
19 ; 화소 전극
28, 29 ; 절연막
30 ; TFT
31 ; 형성 재료
33 ; 회로 배선막
34 ; 홈부
35 ; 바닥부
37 ; 돌출부
71 ; 친액성 막
72 ; 잔류액
73 ; 회로 배선막
74 ; 돌출부
76 ; 잔류물
77 ; 확산 방지막
100 ; 액정 표시 장치
600 ; 휴대 전화
700 ; 정보 처리 장치
800 ; 시계
B ; 뱅크
IJ ; 액적 토출 장치
P ; 기판
본 발명은 배선 패턴의 형성 방법 및 상기 회로 배선 형성 방법을 이용하여 제조된 배선 패턴을 구비한 반도체 장치, 전기 광학 장치 및 전자 기기, 및 막 패턴 형성 방법에 관한 것이다.
종래, 상기 반도체 장치는 기판 위에 도체로 이루어지는 박막(이하, 「배선막」이라고 함.)이 배치된 회로 배선과, 회로 배선을 덮는 절연막 등의 박막이 적층되어 형성되어 있다. 회로 배선이나 박막의 효율적인 형성 방법으로서, 일본국 특개평 11-274671호 공보에 기재된 바와 같은 박막 재료 등을 용질로서 포함하는 기능액을 액적(液滴) 토출 헤드로부터 액적으로서 토출하고, 착탄된 기능액을 건조시켜 용매를 제거하여 회로 배선이나 박막을 형성하는, 소위 잉크젯 방식이 알려져 있다. 잉크젯 방식에서는, 회로 배선은 기판 위에 뱅크를 배치하고, 뱅크에 둘러싸인 오목부이자 회로 배선과 동일한 평면 형상의 오목부를 형성하고, 이 오목부에 들어가도록 기능액을 토출하고, 토출되어 오목부에 착탄된 기능액을 건조시켜 배선막을 형성함으로써 임의의 형상으로 한다. 또한, 회로 배선과 박막이 적층되어 형성된 반도체 장치와 같은 장치에서는 회로 배선과 주위의 단차(段差)에 기인하여 회로 배선 위에 적층된 박막에 결함이 발생하는 경우가 있다. 상기 결함을 방지하기 위해 일본국 특개평 2-132831호 공보에 기재된 바와 같은 회로 배선과 주위의 단차를 평탄화하는 방법이 제안되어 있다.
그러나, 도 19의 (a)에 나타낸 바와 같이, 오목부(534)에 착탄하도록 토출된 기능액의 액적(501)은 도 19의 (b)에 나타낸 기능액(502)과 같이 오목부(534)에 들어가는 것이 바람직하지만, 도 19의 (b)에 나타낸 기능액(503)과 같이 일부가 뱅크(B)의 상면에 부착되는 경우가 있다. 도 19의 (c)에 나타낸 바와 같이, 기능액(502)을 건조하여 배선막(504)을 형성할 때에 기능액(503)도 건조되어 배선막(504)이 뱅크(B)의 코너부에 돌출된 돌출부(506)나, 기능액(503)의 용질의 배선 재료가 뱅크(B) 위에 남은 잔류물(507)이 형성되는 경우가 있다.
또한, 배선막(504)을 덮는 절연막(510)을 배선막(504) 및 뱅크(B) 위에 형성하면, 도 19의 (d)에 나타낸 바와 같이, 배선막(504)의 두께와 뱅크(B)의 두께의 차이에 의한 단차의 부분에서 절연막(510)에도 단차가 생긴다. 박막의 두께 방향은 도 19의 (d)에 화살표 Z로 나타낸 박막의 적층 방향으로 증가하므로, 화살표 Z와 직교하는 방향으로는 성장하지 않는다. 그 때문에, 단차 부분에서는 절연막(510)이 얇아진 막박부(膜薄部)(511)가 형성되어 버리는 경우도 있었다. 이들에 기인하여 이하와 같은 과제가 발생했었다.
과제 1) 배선 재료가 배선막(504) 및 뱅크(B)를 덮는 절연막(510) 등에 확산하는 것을 방지하기 위해, 도 19의 (d)에 나타낸 바와 같이, 배선막(504)을 덮는 확산 방지막(512)을 설치하는 것이 행해지고 있다. 그러나, 뱅크(B) 위에 남은 잔류물(507)은 확산 방지막(512)으로 덮을 수 없어 배선 재료가 절연막(510) 등에 확산하는 경우가 있다.
과제 2) 마찬가지로, 배선막(504)이 뱅크(B)의 코너부에 돌출된 돌출부(506) 는 확산 방지막(512)으로는 덮을 수 없어 배선 재료가 절연막(510) 등에 확산하는 경우가 있다.
과제 3) 단차 부분에서 절연막(510)이 얇아진 막박부(511)에서는 절연막(510)의 절연 기능이 충분하지 않을 경우가 있다. 그 때문에, 도 19의 (e)에 나타낸 바와 같이, 절연막(510) 위에 다른 배선막(515)이나 반도체 장치의 도체층이 형성되면 막박부(511)의 부분에서 배선막(504)이 배선막(515)이나 반도체 장치의 도체층과 쇼트되는 등의 결함이 발생할 가능성이 높아진다.
과제 4) 도 19의 (e)에 나타낸 바와 같이, 배선막(504)이 뱅크(B)의 코너부에 돌출된 돌출부(506)가 존재하는 동시에, 단차 부분에서 절연막(510)이 얇아진 막박부(511)가 존재하면 돌출부(506)와 막박부(511)는 단차 부분의 근방에서 서로 근접하여 존재한다. 이것에 의해, 배선막(504)이 돌출부(506)를 통하여 배선막(515)이나 반도체 장치의 도체층과 쇼트되는 등의 결함이 발생할 가능성이 더욱 높아진다.
배선 재료가 절연막 등에 확산하면 절연막 등의 기능에 변화가 생겨 절연막 등의 성능이나 배선막이나 절연막을 포함하는 반도체 장치의 성능 등을 손상할 경우가 있으므로 배선 재료가 절연막 등에 확산하는 것은 중대한 과제이다.
그래서, 본 발명은 배선 재료가 절연막 등에 확산하는 것에 기인하는 반도체 장치 등의 성능 열화를 억제할 수 있고, 회로 배선이 다른 회로 배선이나 반도체 장치의 도체층과 쇼트되는 것을 억제할 수 있는 배선 패턴의 형성 방법, 막 패턴 형성 방법, 반도체 장치, 전기 광학 장치 및 전자 기기를 실현하는 것을 목적으로 한다.
본 발명에 의한 배선 패턴의 형성 방법은 기판 위의 소정의 영역에 액적 토출법을 이용하여 배선 패턴을 형성하는 방법으로서, 기판 위의 소정의 영역에 뱅크를 형성하는 스텝과, 뱅크로 둘러싸인 영역에 배선 패턴의 재료를 포함하는 기능액을 토출하고, 기능액을 건조시켜 배선 패턴을 형성하는 스텝과, 뱅크의 높이와 배선 패턴의 두께가 대략 동일해지도록 뱅크의 일부를 삭제하는 스텝을 갖는 것을 특징으로 한다.
본 발명에 의한 배선 패턴의 형성 방법은 기판 위의 소정의 영역에 액적 토출법을 이용하여 배선 패턴을 형성하는 방법으로서, 기판 위의 소정의 영역을 둘러싸도록 뱅크를 형성하는 스텝과, 뱅크로 둘러싸인 영역에 제 1 기능액을 토출하고, 제 1 기능액을 건조시켜 제 1 배선 패턴을 형성하는 스텝과, 제 1 배선 패턴 위에 제 2 기능액을 토출하고, 제 2 기능액을 건조시켜 제 2 배선 패턴을 형성하는 스텝과, 뱅크의 높이와, 제 1 배선 패턴과 제 2 배선 패턴이 적층된 배선 패턴의 두께가 대략 동일해지도록 뱅크의 일부를 삭제하는 스텝을 갖는 것을 특징으로 한다.
본 발명의 방법에 의하면, 뱅크의 일부를 삭제함으로써 뱅크의 두께를 배선 패턴의 두께 또는 중첩된 배선 패턴의 총 두께와 대략 동일하게 한다. 그 결과, 뱅크와 배선 패턴의 단차가 커지는 것을 억제함으로써, 뱅크 및 배선 패턴 위에 형성하는 박막이 단차 부분에서 얇아지는 것을 억제할 수 있다. 따라서, 박막이 얇아지는 것에 기인하여 배선 패턴이 박막에 의해 격리되어 있는 다른 박막층에 접촉 하여 쇼트 등이 발생하는 것을 억제할 수 있다. 뱅크의 일부를 삭제함으로써, 또한 뱅크 위에 돌출한 배선 재료를 제거할 수 있다. 즉, 박막이 얇아질 가능성이 비교적 높은 뱅크와 배선 패턴의 경계에 위치하는 배선 재료를 제거함으로써, 박막이 얇아지는 것에 기인하여 배선 패턴이 박막에 의해 격리되어 있는 다른 박막층에 접촉하여 쇼트 등이 발생하는 것을 더욱 억제할 수 있다.
본 발명에 의한 배선 패턴의 형성 방법은 기판 위의 소정의 영역에 액적 토출법을 이용하여 배선 패턴을 형성하는 방법으로서, 기판 위의 소정의 영역을 둘러싸도록 뱅크를 형성하는 스텝과, 뱅크로 둘러싸인 영역에 제 1 배선 패턴의 재료를 포함하는 제 1 기능액을 토출하고, 제 1 기능액을 건조시켜 제 1 배선 패턴을 형성하는 스텝과, 뱅크의 두께가 제 1 배선 패턴의 두께보다 커지도록 뱅크의 일부 및 제 1 배선 패턴의 일부를 삭제하는 스텝과, 제 1 배선 패턴 위에 재료가 확산하는 것을 방지하는 확산 방지층을 형성하는 스텝과, 뱅크의 높이와, 제 1 배선 패턴과 확산 방지층이 적층된 상기 배선 패턴의 두께가 대략 동일해지도록 상기 뱅크의 일부를 삭제하는 스텝을 갖는 것을 특징으로 하는 배선 패턴의 형성 방법.
본 발명에 의한 배선 패턴의 형성 방법은 기판 위의 소정의 영역에 액적 토출법을 이용하여 배선 패턴을 형성하는 방법으로서, 기판 위의 상기 소정의 영역을 둘러싸도록 뱅크를 형성하는 스텝과, 뱅크로 둘러싸인 영역에 제 1 배선 패턴의 재료를 포함하는 제 1 기능액을 토출하고, 제 1 기능액을 건조시켜 제 1 배선 패턴을 형성하는 스텝과, 제 1 배선 패턴을 형성하는 스텝을 복수회(回) 행한 후에, 뱅크의 두께가 제 1 배선 패턴의 두께보다 커지도록 뱅크의 일부 및 제 1 배선 패턴의 일부를 삭제하는 스텝과, 제 1 배선 패턴 위에 재료가 확산하는 것을 방지하는 확산 방지층을 형성하는 스텝과, 뱅크의 높이와, 제 1 배선 패턴과 확산 방지층이 적층된 배선 패턴의 두께가 대략 동일해지도록 뱅크의 일부를 삭제하는 스텝을 갖는 것을 특징으로 한다.
본 발명의 방법에 의하면, 뱅크의 두께가 배선 패턴의 두께 또는 중첩된 배선 패턴의 총 두께보다 커지도록 뱅크의 일부 및 배선 패턴의 일부를 삭제함으로써, 뱅크 위에 돌출한 배선 재료나 뱅크 위에 남은 배선 재료의 잔류물을 제거함으로써, 확산 방지막으로 덮여 있지 않은 배선 패턴이나 배선 재료를 거의 없앨 수 있다. 이것에 의해, 배선 재료가 뱅크 및 배선 패턴을 덮도록 형성되는 박막에 확산하는 것을 억제할 수 있다. 즉, 배선 재료가 절연막 등에 확산하는 것에 기인하는 반도체 장치 등의 성능 열화를 억제할 수 있다. 또한, 뱅크의 상면보다 낮아진 배선 패턴 위에 확산 방지막을 형성함으로써 뱅크의 상면과 확산 방지막의 상면의 단차를 작게 하고, 뱅크의 상면과 확산 방지막의 상면의 단차가 커지는 것을 억제함으로써, 뱅크와 배선 패턴 위에 형성하는 박막이 단차 부분에서 얇아지는 것을 억제할 수 있다. 따라서, 박막이 얇아지는 것에 기인하여 배선 패턴이 박막에 의해 격리되어 있는 다른 박막층에 접촉하여 쇼트 등이 발생하는 것을 억제할 수 있다.
이 경우, 뱅크의 일부를 제거하는 스텝은 하프 에칭(half-etching)으로 행하는 것이 바람직하다.
이 방법에 의하면, 하프 에칭에서는 박막을 박막의 두께 방향으로 표면으로 부터 중간까지 삭제하기 때문에, 뱅크의 두께를 줄여서 적당한 두께로 할 수 있다.
이 경우, 뱅크를 형성하는 재료는 무기(無機) 수지인 것이 바람직하다.
이 방법에 의하면, 무기 수지는 열에 강하므로 내열성이 우수한 뱅크를 형성할 수 있다. 뱅크의 내열성이 우수하므로, 뱅크 간의 오목부나 뱅크 위에 박막 등을 형성하는 공정에서, 뱅크에 영향을 미치지 않고 뱅크가 고온 환경에 노출되는 것을 필요로 하는 처리를 실시할 수 있다.
본 발명에 의한 반도체 장치는 상기한 청구항에 기재된 배선 패턴의 형성 방법을 이용하여 배선 패턴이 형성되어 있다.
본 발명의 구성에 의하면, 배선 재료가 뱅크 및 배선 패턴을 덮도록 형성되는 박막에 확산하는 것을 억제할 수 있는 동시에, 배선막이 박막에 의해 격리되어 있는 다른 박막층에 접촉하여 쇼트 등이 발생하는 것을 억제할 수 있는 배선 패턴의 형성 방법을 이용하여 형성된 배선 패턴을 가지므로, 배선 패턴의 배선 재료가 절연막 등에 확산하는 것에 기인하는 성능 열화의 가능성이 작아지는 동시에, 배선 패턴이 다른 회로 배선이나 박막층에 접촉하여 쇼트 등의 결함이 발생할 가능성이 작고, 따라서 신뢰성이 높은 반도체 장치를 실현할 수 있다.
본 발명에 의한 전기 광학 장치는 상기한 청구항에 기재된 반도체 장치를 구비한다.
본 발명의 구성에 의하면, 배선 패턴의 배선 재료가 절연막 등에 확산하는 것에 기인하는 성능 열화의 가능성이 작은 동시에, 배선 패턴이 다른 회로 배선이나 박막층에 접촉하여 쇼트 등의 결함이 발생할 가능성이 작은 반도체 장치를 구비 하므로, 배선 패턴의 배선 재료가 절연막 등에 확산하는 것에 기인하는 성능 열화가 적은 동시에, 배선 패턴이 다른 회로 배선이나 박막층에 접촉하여 쇼트 등의 결함이 발생할 가능성이 작고, 따라서 신뢰성이 높은 전기 광학 장치를 실현할 수 있다.
또한, 전기 광학 장치로서는 액정 표시 장치, 유기 EL(Electro-Luminescence) 장치, 전자 방출 장치, PDP(Plasma Display Panel) 장치 및 전기 영동 표시 장치 등이 생각된다. 또한, 전자 방출 장치는 소위 FED(Field Emission Display) 장치를 포함하는 개념이다.
본 발명에 의한 전자 기기는 상기한 청구항에 기재된 전기 광학 장치를 구비한다.
본 발명의 구성에 의하면, 배선 패턴의 배선 재료가 절연막 등에 확산하는 것에 기인하는 성능 열화가 적은 동시에, 배선 패턴이 다른 회로 배선이나 박막층에 접촉하여 쇼트 등의 결함이 발생할 가능성이 작고, 따라서 신뢰성이 높은 전기 광학 장치를 탑재했으므로 신뢰성이 높은 전자 기기를 실현할 수 있다.
전자 기기로서는, 소위 플랫 파넬 디스플레이(flat panel display)를 탑재한 휴대 전화, 퍼스널 컴퓨터 이외에, 각종 전기 제품이 이것에 해당한다.
본 발명에 의한 막 패턴 형성 방법은 기판 위의 소정의 영역에 막 패턴을 형성하는 방법으로서, 기판 위의 소정의 영역에 뱅크를 형성하는 스텝과, 뱅크로 둘러싸인 영역에 막 패턴의 원료를 포함하는 기능액의 액적을 토출하는 스텝과, 기능액을 건조시켜 막 패턴을 형성하는 스텝과, 뱅크의 높이와 막 패턴의 두께가 대략 동일해지도록 뱅크의 일부를 삭제하는 스텝을 갖는다.
본 발명에 의한 막 패턴 형성 방법은 기판 위의 소정의 영역에 액적 토출법을 이용하여 막 패턴을 형성하는 방법으로서, 기판 위의 소정의 영역을 둘러싸도록 뱅크를 형성하는 스텝과, 뱅크로 둘러싸인 영역에 제 1 기능액을 토출하고, 제 1 기능액을 건조시켜 제 1 막 패턴을 형성하는 스텝과, 제 1 막 패턴 위에 제 2 기능액을 토출하고, 제 2 기능액을 건조시켜 제 2 막 패턴을 형성하는 스텝과, 뱅크의 높이와, 제 1 막 패턴과 제 2 막 패턴이 적층된 막 패턴의 두께가 대략 동일해지도록 뱅크의 일부를 삭제하는 스텝을 갖는 것을 특징으로 한다.
막 패턴을 형성한 후, 뱅크를 하프 에칭하여 막 패턴과 뱅크를 대략 평탄하게 함으로써, 막 패턴 및 뱅크 위에 형성하는 막을 더욱 용이하게 형성할 수 있도록 할 수 있다. 또한, 막 패턴 및 뱅크 위에 형성하는 막을 대략 평탄하고, 두께가 균일한 막으로 할 수 있다.
이하, 본 발명에 따른 배선 패턴의 형성 방법의 제 1 실시예에 대해서 도면을 참조하여 설명한다. 또한, 이하의 도면에서, 각 부재 및 각 층을 인식 가능한 크기로 하기 위해, 각 부재 및 각 층의 축척을 적절하게 변경하고 있다.
(제 1 실시예)
본 실시예에서는, 액적 토출법에 의해 액적 토출 헤드의 토출 노즐로부터 도전성 미립자를 포함하는 배선 패턴(배선막) 형성용 잉크(기능액)를 액적 형상으로 토출하여 기판 위에 배선 패턴을 형성하는 경우의 예를 사용하여 설명한다.
우선, 사용하는 잉크(기능액)에 대해서 설명한다. 액체 재료인 배선 패턴 형성용 잉크는 도전성 미립자를 분산매(分散媒)에 분산시킨 분산액으로 이루어지는 것이다. 본 실시예에서는 도전성 미립자로서, 예를 들면 금, 은, 동, 알루미늄, 파라듐 및 니켈 중 적어도 어느 하나를 함유하는 금속 미립자 이외에, 이들의 산화물 및 도전성 폴리머나 초전도체의 미립자 등이 사용된다. 이들의 도전성 미립자는 분산성을 향상시키기 위해 표면에 유기물 등을 코팅하여 사용할 수도 있다. 도전성 미립자의 입경은 1㎚ 이상 0.1㎛ 이하인 것이 바람직하다. 0.1㎛보다 크면 후술하는 액적 토출 헤드의 토출 노즐에 막힘이 생길 우려가 있다. 또한, 1㎚보다 작으면 도전성 미립자에 대한 코팅제의 체적비가 커져, 얻어지는 막 중의 유기물의 비율이 과대해진다.
분산매로서는 상기한 도전성 미립자를 분산할 수 있는 것으로, 응집을 일으키지 않는 것이면 특별히 한정되지 않는다. 예를 들면, 물 이외에 메탄올, 에탄올, 프로판올, 부탄올 등의 알코올류, n-헵탄, n-옥탄, 데칸, 도데칸, 테트라데칸, 톨루엔, 크실렌, 시멘, 듀렌, 인덴, 디펜텐, 테트라히드로나프탈렌, 데카히드로나프탈렌, 시클로헥실벤젠 등의 탄화수소계 화합물, 또한 에틸렌글리콜디메틸에텔, 에틸렌글리콜디에틸에텔, 에틸렌글리콜메틸에틸에텔, 디에틸렌글리콜디메틸에텔, 디에틸렌글리콜디에틸에텔, 디에틸렌글리콜메틸에틸에텔, 1, 2-디메톡시에탄, 비스(2-메톡시에틸)에텔, p-디옥산 등의 에텔계 화합물, 또한 프로필렌카보네이트, γ-부티로락톤, N-메틸-2-피롤리돈, 디메틸포름아미드, 디메틸술폭시드, 시클로헥사논 등의 극성 화합물을 예시할 수 있다. 이들 중, 미립자의 분산성과 분산액의 안정성, 또한 액적 토출법으로의 적용이 용이하다는 점에서, 물, 알코올류, 탄화수소계 화합물, 에텔계 화합물이 바람직하고, 더욱 바람직한 분산매로서는 물, 탄화수소계 화합물을 들 수 있다.
상기 도전성 미립자의 분산액의 표면 장력은 0.02N/m 이상 0.07N/m 이하의 범위 내인 것이 바람직하다. 액적 토출법에 의해 잉크를 토출할 때, 표면 장력이 0.02N/m 미만이면 잉크의 노즐면에 대한 흡습성이 증대하므로 비행 굴곡이 생기기 쉽고, 0.07N/m을 넘으면 노즐 선단에서의 메니스커스(meniscus)의 형상이 안정되지 않으므로 토출량이나 토출 타이밍의 제어가 곤란해진다. 표면 장력을 조정하기 위해, 상기분산액에는 기판과의 접촉각을 크게 저하시키지 않는 범위에서 불소계, 실리콘계, 노니온계 등의 표면 장력 조절제를 미량 첨가하면 된다. 노니온계 표면 장력 조절제는 잉크의 기판에의 흡습성을 향상시키고, 막의 레벨링(leveling)성을 개량하여 막의 미세한 요철 발생 등의 방지에 도움이 되는 것이다. 상기 표면 장력 조절제는 필요에 따라, 알코올, 에텔, 에스텔, 케톤 등의 유기 화합물을 포함해도 된다.
상기 분산액의 점도는 1mPa·s 이상 50mPa·s 이하인 것이 바람직하다. 액적 토출법을 이용하여 잉크를 액적으로서 토출할 때, 점도가 1mPa·s보다 작은 경우에는 노즐 주변부가 잉크의 유출에 의해 오염되기 쉽고, 또한 점도가 50mPa·s보다 큰 경우는 노즐 구멍에서의 막힘 빈도가 높아져 원활한 액적의 토출이 곤란해진다.
배선 패턴이 형성되는 기판으로서는 유리, 석영 유리, Si 웨이퍼, 플라스틱필름, 금속판 등 각종의 것을 사용할 수 있다. 또한, 이들 각종 소재 기판의 표면 에 반도체막, 금속막, 유전체막, 유기막 등이 하지층으로서 형성된 것도 포함한다.
여기서, 액적 토출법의 토출 기술로서는 대전(帶電) 제어 방식, 가압 진동 방식, 전기 기계 변환 방식, 전기 열 변환 방식, 정전 흡인 방식 등을 들 수 있다. 대전 제어 방식은 재료에 대전 전극으로 전하를 부여하고, 편향 전극으로 재료의 비상(飛翔) 방향을 제어하여 토출 노즐로부터 토출시키는 것이다. 또한, 가압 진동 방식은 재료에 30kg/cm2 정도의 초고압을 인가하여 노즐 선단 측에 재료를 토출시키는 것으로서, 제어 전압을 걸지 않는 경우에는 재료가 직진하여 토출 노즐로부터 토출되고, 제어 전압을 걸면 재료 간에 정전적인 반발이 일어나 재료가 비산(飛散)되어 토출 노즐로부터 토출되지 않는다. 또한, 전기 기계 변환 방식은 피에조 소자(압전 소자)가 펄스적인 전기 신호를 받아 변형되는 성질을 이용한 것으로, 피에조 소자가 변형됨으로써 재료를 저장한 공간에 가요(可撓) 물질을 통하여 압력을 부여하고, 이 공간으로부터 재료를 밀어내어 토출 노즐로부터 토출시키는 것이다.
또한, 전기 열 변환 방식은 재료를 저장한 공간 내에 설치한 히터에 의해 재료를 급격하게 기화시켜 버블(거품)을 발생시키고, 버블의 압력에 의해 공간 내의 재료를 토출시키는 것이다. 정전 흡인 방식은 재료를 저장한 공간 내에 미소 압력을 가하여 토출 노즐에 재료의 메니스커스를 형성하고, 이 상태에서 정전 인력을 가하고나서 재료를 끌어내는 것이다. 또한, 이외에 전장(電場)에 의한 유체의 점성 변화를 이용하는 방식이나, 방전 불꽃으로 흩날리는 방식 등의 기술도 적용 가능하다. 액적 토출법은 재료의 사용에 낭비가 적을 뿐만 아니라, 원하는 위치에 원하는 양의 재료를 정확하게 배치할 수 있다는 이점을 갖는다. 또한, 액적 토출법에 의해 토출되는 액체 재료의 한 방울의 양은 예를 들어 1나노그램 내지 300나노그램이다.
다음에, 본 발명에 따른 디바이스를 제조할 때에 사용되는 디바이스 제조 장치에 대해서 설명한다. 이 디바이스 제조 장치로서는 액적 토출 헤드로부터 기판에 대하여 액적을 토출(적하)함으로써 디바이스를 제조하는 액적 토출 장치(잉크젯 장치)가 사용된다.
도 1은 액적 토출 장치(IJ)의 개략 구성을 나타낸 사시도이다. 도 1에서, 액적 토출 장치(IJ)는 액적 토출 헤드(1)와, X축 방향 구동축(4)과, Y축 방향 가이드축(5)과, 제어 장치(CONT)와, 스테이지(7)와, 클리닝 기구(8)와, 기대(基臺)(9)와, 히터(15)를 구비하고 있다.
스테이지(7)는 이 액적 토출 장치(IJ)에 의해 잉크가 배치되는 기판(P)을 지지하는 것으로서, 기판(P)을 기준 위치에 고정하는 고정 기구(도시 생략)를 구비하고 있다.
액적 토출 헤드(1)는 복수의 토출 노즐을 구비한 멀티 노즐 타입의 액적 토출 헤드로서, 길이 방향과 X축 방향을 일치시키고 있다. 복수의 토출 노즐은 액적 토출 헤드(1)의 하면에 X축 방향으로 나열되어 일정한 간격으로 설치되어 있다. 액적 토출 헤드(1)의 토출 노즐로부터는 스테이지(7)에 지지되어 있는 기판(P)에 대하여, 상술한 도전성 미립자를 포함하는 잉크가 토출된다.
X축 방향 구동축(4)에는 X축 방향 구동 모터(2)가 접속되어 있다. X축 방향 구동 모터(2)는 스테핑 모터(stepping motor) 등으로서, 제어 장치(CONT)로부터 X축 방향의 구동 신호가 공급되면 X축 방향 구동축(4)을 회전시킨다. X축 방향 구동축(4)이 회전하면 액적 토출 헤드(1)는 X축 방향으로 이동한다.
Y축 방향 가이드축(5)은 기대(9)에 대하여 움직이지 않도록 고정되어 있다. 스테이지(7)는 Y축 방향 구동 모터(3)를 구비하고 있다. Y축 방향 구동 모터(3)는 스테핑 모터 등으로서, 제어 장치(CONT)로부터 Y축 방향의 구동 신호가 공급되면 스테이지(7)를 Y축 방향으로 이동한다.
제어 장치(CONT)는 액적 토출 헤드(1)에 액적의 토출 제어용의 전압을 공급한다. 또한, 제어 장치(CONT)는 X축 방향 구동 모터(2)에 대하여 액적 토출 헤드(1)의 X축 방향으로의 이동을 제어하는 구동 펄스 신호를 공급하는 동시에, Y축 방향 구동 모터(3)에 대하여 스테이지(7)의 Y축 방향으로의 이동을 제어하는 구동 펄스 신호를 공급한다.
클리닝 기구(8)는 액적 토출 헤드(1)를 클리닝 하는 것으로서, Y축 방향 구동 모터(도시 생략)를 구비하고 있다. 이 Y축 방향 구동 모터의 구동에 의해 클리닝 기구(8)는 Y축 방향 가이드축(5)을 따라 이동한다. 클리닝 기구(8)의 이동도 제어 장치(CONT)에 의해 제어된다.
히터(15)는 여기서는 램프 어닐링에 의해 기판(P)을 열처리하는 수단으로서, 기판(P) 위에 도포된 잉크에 포함되는 용매의 증발 및 건조를 행한다. 이 히터(15)의 전원 투입 및 차단도 제어 장치(CONT)에 의해 제어된다.
액적 토출 장치(IJ)는 액적 토출 헤드(1)와 기판(P)을 지지하는 스테이지(7) 를 상대적으로 주사하면서 기판(P)에 대하여 액적을 토출한다. 여기서, 이하의 설명에서, Y축 방향을 주사 방향, Y축 방향과 직교하는 X축 방향을 비주사 방향이라고 한다. 따라서, 액적 토출 헤드(1)의 토출 노즐은 비주사 방향인 X축 방향으로 일정 간격으로 나열되어 설치되어 있다. 또한, 도 1에서는 액적 토출 헤드(1)는 기판(P)의 진행 방향에 대하여 직각으로 배치되어 있지만, 액적 토출 헤드(1)의 각도를 조정하여 기판(P)의 진행 방향에 대하여 교차시키도록 할 수도 있다. 이와 같이 하면, 액적 토출 헤드(1)의 각도를 조정함으로써 노즐 간의 피치를 조절할 수 있다. 또한, 기판(P)과 노즐면의 거리를 임의로 조절 가능하게 할 수도 있다.
도 2는 피에조 방식에 의한 액체 재료의 토출 원리를 설명하기 위한 도면이다. 도 2에서, 액체 재료(배선 패턴 형성용 잉크, 기능액)를 수용하는 액체실(21)에 인접하여 피에조 소자(22)가 설치되어 있다. 액체실(21)에는 액체 재료를 수용하는 재료 탱크를 포함하는 액체 재료 공급계(23)를 통하여 액체 재료가 공급된다. 피에조 소자(22)는 구동 회로(24)에 접속되어 있고, 이 구동 회로(24)를 통하여 피에조 소자(22)에 전압을 인가하고, 피에조 소자(22)를 변형시킴으로써 액체실(21)이 변형되고, 토출 노즐(25)로부터 액체 재료가 토출된다. 이 경우, 인가 전압의 값을 변화시킴으로써 피에조 소자(22)의 뒤틀림 양이 제어된다. 또한, 인가 전압의 주파수를 변화시킴으로써 피에조 소자(22)의 뒤틀림 속도가 제어된다. 피에조 방식에 의한 액적 토출은 재료에 열을 가하지 않으므로, 재료의 조성에 영향을 주기 어렵다는 이점을 갖는다.
다음에, 본 실시예의 배선 패턴의 형성 방법을 이용하여 제조되는 장치의 일 례인 박막 트랜지스터(TFT(Thin Film Transistor))에 대해서 설명한다. 도 3은 TFT 어레이 기판의 TFT 1개를 포함하는 일부분의 개략 구성을 나타낸 평면도이다. 도 4의 (a)는 TFT의 단면도이고, 도 4의 (b)는 게이트 배선과 소스 배선이 평면적으로 교차하는 부분의 단면도이다.
도 3에 나타낸 바와 같이, TFT(30)를 갖는 TFT 어레이 기판(10) 위에는 게이트 배선(12)과, 소스 배선(16)과, 드레인 전극(14)과, 드레인 전극(14)에 전기적으로 접속하는 화소 전극(19)을 구비하고 있다. 게이트 배선(12)은 X축 방향으로 연장되도록 형성되고, 그 일부가 Y축 방향으로 연장되도록 형성되어 있다. 그리고, Y축 방향으로 연장되는 게이트 배선(12)의 일부가 게이트 전극(11)으로서 사용되고 있다. 또한, 게이트 전극(11)의 폭은 게이트 배선(12)의 폭보다도 좁게 되어 있다. 그리고, 이 게이트 배선(12)이 본 실시예의 배선 패턴의 형성 방법으로 형성된다. 또한, Y축 방향으로 연장되도록 형성된 소스 배선(16)의 일부는 폭넓게 형성되어 있고, 이 소스 배선(16)의 일부가 소스 전극(17)으로서 사용되고 있다.
도 4 에 나타낸 바와 같이, 게이트 배선(12)은 기판(P) 위에 설치된 뱅크(B) 사이에 형성되어 있다. 게이트 배선(12) 및 뱅크(B)는 절연막(28)에 덮여 있고, 절연막(28) 위에 소스 배선(16)과, 소스 전극(17)과, 드레인 전극(14)과, 뱅크(B1)가 형성되어 있다. 게이트 배선(12)은 절연막(28)에 의해 소스 배선(16)과 절연되어 있고, 게이트 전극(11)은 절연막(28)에 의해 소스 전극(17) 및 드레인 전극(14)과 절연되어 있다. 소스 배선(16)과, 소스 전극(17)과, 드레인 전극(14)은 절연막(29)으로 덮여 있다.
다음에, 본 실시예의 배선 패턴의 형성 방법에 대해서 설명한다. 도 5는 본 실시예에 따른 배선 패턴의 형성 방법의 일례를 나타낸 플로차트이다. 본 실시예에 따른 배선 패턴의 형성 방법은 상술한 배선 패턴 형성용 잉크를 기판 위에 배치하고, 기판 위에 배선막을 형성하여 배선 패턴을 형성하는 것이다. 스텝(S1)은 기판 위에 배선 패턴의 형상에 따른 오목부를 형성하도록 뱅크를 돌출 설치하는 뱅크 형성 공정이고, 다음 스텝(S2)은 기판에 친액성을 부여하는 친액화 처리 공정이며, 다음 스텝(S3)은 뱅크에 발액성을 부여하는 발액화 처리 공정이다. 또한, 다음 스텝(S4)은 발액성이 부여된 뱅크 간에 잉크를 배치하는 기능액 배치 공정이고, 다음 스텝(S5)은 잉크의 액체 성분의 적어도 일부를 제거하는 중간 건조 공정이며, 다음 스텝(S6)은 잉크에 포함되는 도전성 미립자가 은(銀) 화합물의 경우, 도전성을 얻기 위해 열처리를 행하는 소성 공정이다. 또한, 다음 스텝(S7)은 뱅크를 하프 에칭하는 하프 에칭 공정이다.
이하, 각 스텝의 공정마다 상세하게 설명한다. 본 실시예에서는, 기판(P)으로서 유리 기판이 사용된다. 맨 처음에, 스텝(S1)의 뱅크 형성 공정에 대해서 설명한다. 도 6은 뱅크를 형성하는 절차의 일례를 나타낸 모식도이다. 뱅크 형성 공정에서는, 우선 뱅크의 형성 재료를 도포하기 전에 표면 개질 처리로서 기판(P)에 대하여 HMDS 처리가 실시된다. HMDS 처리는 헥사메틸디실라잔((CH3)3SiNHSi(CH3)3)을 증기 형상으로 하여 도포하는 방법이다. 이것에 의해, 도 6의 (a)에 나타낸 바와 같이, 뱅크(B)와 기판(P)의 밀착성을 향상하는 밀착층으로서의 HMDS층(32)이 기판(P) 위에 형성된다.
뱅크(B)는 구획 부재로서 기능하는 부재로서, 뱅크(B)의 형성은 포토리소그래피법이나 인쇄법 등, 임의의 방법으로 행할 수 있다. 예를 들면, 포토리소그래피법을 사용하는 경우에는 스핀 코팅, 스프레이 코팅, 롤 코팅, 다이 코팅(dye coating), 딥 코팅(dip coating) 등의 소정의 방법으로 기판(P)의 HMDS층(32) 위에 뱅크의 높이에 맞추어 뱅크의 형성 재료(31)를 도포하고, 그 위에 레지스트층을 도포한다. 그리고, 뱅크 형상(배선 패턴 형상)에 맞추어 마스크를 실시하여 레지스트를 노광·현상함으로써 뱅크 형상에 맞춘 레지스트를 남긴다. 맨 마지막으로, 에칭하여 마스크 이외의 부분의 뱅크 재료를 제거한다.
이것에 의해, 도 6의 (b)에 나타낸 바와 같이, 배선 패턴 형성 예정 영역의 주변을 둘러싸도록 뱅크(B, B)가 돌출 설치된다. 또한, 이와 같이 하여 형성되는 뱅크(B, B)로서는 그 상부 측의 폭이 좁고, 바닥부 측의 폭이 넓은 테이퍼 형상으로 하는 것이, 후술하는 바와 같이 뱅크 간의 홈부에 잉크의 액적이 유입되기 쉬워지므로 바람직하다.
본 실시예의 배선 패턴의 형성 방법에서는 뱅크(B)의 형성 재료로서 무기질의 재료가 사용된다. 무기질의 재료에 의해 뱅크(B)를 형성하는 방법으로서는, 예를 들면, 각종 코팅법이나 CVD법(화학적기상성장법) 등을 이용하여 기판(P) 위에 무기질의 재료로 이루어지는 층을 형성한 후, 에칭이나 애싱(ashing) 등에 의해 패터닝하여 소정의 형상의 뱅크(B)를 얻을 수 있다. 또한, 기판(P)과는 다른 물체 위에서 뱅크(B)을 형성하고, 그것을 기판(P) 위에 배치할 수도 있다.
뱅크 재료로서는 잉크에 대하여 발액성을 나타내는 재료일 수도 있고, 후술하는 바와 같이, 플라즈마 처리에 의한 발액화(불소화)가 가능하고 하지 기판과의 밀착성이 양호하여 포토리소그래피에 의한 패터닝이 하기 쉬운 절연 유기 재료일 수도 있다. 무기질의 뱅크 재료로서는, 예를 들면, 실리카 글래스, 알킬실록산 폴리머, 알킬실세스키옥산 폴리머, 수소화 알킬실세스키옥산 폴리머, 폴리아릴에텔 중 어느 하나를 포함하는 스핀온 글래스막, 다이아몬드막 및 불소화 아모르퍼스 탄소막 등을 들 수 있다. 또한, 무기질의 뱅크 재료로서, 예를 들면, 에어로겔, 다공질 실리카 등을 사용할 수도 있다. 무기질의 재료로서 더욱 구체적으로는 클라이언트 재팬 주식회사 제품의 감광성 폴리메틸실라잔을 들 수 있다.
또한, 뱅크(B)의 형성 재료로서 유기질의 재료를 사용할 수도 있다. 뱅크를 형성하는 유기 재료로서는 잉크에 대하여 발액성을 나타내는 재료일 수도 있고, 후술하는 바와 같이, 플라즈마 처리에 의한 발액화(불소화)가 가능하고 하지 기판과의 밀착성이 양호하여 포토리소그래피에 의한 패터닝이 하기 쉬운 절연 유기 재료일 수도 있다. 예를 들면, 아크릴 수지, 폴리이미드 수지, 올레핀 수지, 페놀 수지, 멜라민 수지 등의 고분자 재료를 사용하는 것이 가능하다. 또는, 무기 골격(실록산 결합)을 주쇄(主鎖)로 유기기를 가진 재료일 수도 있다.
기판(P) 위에 뱅크(B, B)가 형성되면 불산 처리가 실시된다. 불산 처리는 예를 들어 2.5% 불산 수용액으로 에칭을 실시함으로써 뱅크(B, B) 간의 HMDS층(32)을 제거하는 처리이다. 불산 처리에서는 뱅크(B, B)가 마스크로서 기능하고, 도 6의 (c)에 나타낸 바와 같이, 뱅크(B, B) 간에 형성된 홈부(34)의 바닥부(35)에 있 는 유기물인 HMDS층(32)이 제거되고, 기판(P)이 노출된다.
다음에, 스텝(S2)의 친액화 처리 공정에 대해서 설명한다. 스텝(S2)의 친액화 처리 공정에서는 뱅크(B, B) 간의 바닥부(35)(기판(P)의 노출부)에 친액성을 부여하는 친액화 처리가 행해진다. 친액화 처리 공정으로서는 자외선을 조사하는 자외선(UV) 조사 처리나 대기 분위기 중에서 산소를 처리 가스로 하는 O2 플라즈마 처리 등을 선택할 수 있다. 본 실시예에서는, O2 플라즈마 처리를 실시한다.
O2 플라즈마 처리는 기판(P)에 대하여 플라즈마 방전 전극으로부터 플라즈마 상태의 산소를 조사한다. O2 플라즈마 처리 조건의 일례로서 예를 들어 플라즈마 파워가 50W 내지 1000W, 산소 가스 유량이 50mL/min 내지 100mL/min, 플라즈마 방전 전극에 대한 기판(P)의 상대 이동 속도가 0.5mm/sec 내지 10mm/sec, 기판 온도가 70℃ 내지 90℃이다.
그리고, 기판(P)이 유리 기판의 경우, 그 표면은 배선 패턴 형성용 잉크에 대하여 친액성을 갖고 있지만, 본 실시예와 같이 O2 플라즈마 처리나 자외선 조사 처리를 실시함으로써, 뱅크(B, B) 간에서 노출되는 기판(P) 표면(바닥부(35))의 친액성을 더욱 높일 수 있다. 여기서, 뱅크 간 바닥부(35)의 잉크에 대한 접촉각이 15도 이하로 되도록 O2 플라즈마 처리나 자외선 조사 처리가 행해지는 것이 바람직하다.
도 7은 O2 플라즈마 처리할 때에 사용하는 플라즈마 처리 장치의 일례를 나타낸 개략 구성도이다. 도 7에 나타낸 플라즈마 처리 장치는 교류 전원(41)에 접속된 전극(42)과, 접지 전극인 시료(試料) 테이블(40)을 갖고 있다. 시료 테이블(40)은 시료인 기판(P)을 지지하면서 Y축 방향으로 이동 가능하게 되어 있다. 전극(42)의 하면에는 이동 방향과 직교하는 X축 방향으로 연장되는 2개의 평행한 방전 발생부(44, 44)가 돌출 설치되어 있는 동시에, 방전 발생부(44)를 둘러싸도록 유전체 부재(45)가 설치되어 있다. 유전체 부재(45)는 방전 발생부(44)의 이상 방전을 방지하는 것이다. 그리고, 유전체 부재(45)를 포함하는 전극(42)의 하면은 대략 평면 형상으로 되어 있고, 방전 발생부(44) 및 유전체 부재(45)와 기판(P) 사이에는 약간의 공간(방전 갭)이 형성되도록 되어 있다. 또한, 전극(42)의 중앙에는 X축 방향으로 가늘고 길게 형성된 처리 가스 공급부의 일부를 구성하는 가스 분출구(46)가 설치되어 있다. 가스 분출구(46)는 전극 내부의 가스 통로(47) 및 중간 챔버(48)를 통하여 가스 도입구(49)에 접속되어 있다.
가스 통로(47)를 통하여 가스 분출구(46)로부터 분사된 처리 가스를 포함하는 소정 가스는 상기 공간 속을 이동 방향(Y축 방향)의 전방 및 후방으로 나뉘어 흘러 유전체 부재(45)의 전단 및 후단으로부터 외부에 배기된다. 이와 동시에, 교류 전원(41)으로부터 전극(42)에 소정의 전압이 인가되어 방전 발생부(44, 44)와 시료 테이블(40) 사이에서 기체 방전이 발생한다. 그리고, 이 기체 방전에 의해 생성되는 플라즈마로 상기 소정 가스의 여기(勵起) 활성종이 생성되어 방전 영역을 통과하는 기판(P)의 표면 전체가 연속적으로 처리된다.
본 실시예에서는, 상기 소정 가스는 처리 가스인 산소(O2)와, 대기압 근방의 압력하에서 방전을 용이하게 개시시키고, 또한 안정되게 유지하기 위한 헬륨(He), 아르곤(Ar) 등의 희소성 가스나 질소(N2) 등의 불활성 가스를 혼합한 것이다. 특히, 처리 가스로서 산소를 사용함으로써 뱅크(B, B) 간의 바닥부(35)에서의 뱅크 형성시의 유기물(레지스트나 HMDS) 잔류물을 제거할 수 있다. 즉, 상기 불산 처리로는 뱅크(B, B) 간 바닥부(35)의 HMDS(유기물)가 완전하게 제거되지 않는 경우가 있다. 또는, 뱅크(B, B) 간의 바닥부(35)에 뱅크 형성시의 레지스트(유기물)가 남아있는 경우도 있다. 그래서, O2 플라즈마 처리를 행함으로써 뱅크(B, B) 간 바닥부(35)의 잔류물이 제거된다.
또한, 여기서는 불산 처리를 행함으로써 HMDS층(32)을 제거하도록 설명했지만, O2 플라즈마 처리 또는 자외선 조사 처리에 의해 뱅크 간 바닥부(35)의 HMDS층(32)을 충분히 제거할 수 있으므로 불산 처리는 행하지 않을 수도 있다. 또한, 여기서는 친액화 처리로서 O2 플라즈마 처리 또는 자외선 조사 처리의 어느 한쪽을 행하도록 설명했지만, 물론 O2 플라즈마 처리와 자외선 조사 처리를 조합시킬 수도 있다.
다음에, 스텝(S3)의 발액화 처리 공정에 대해서 설명한다. 발액화 처리 공정에서는 뱅크(B)에 대하여 발액화 처리를 행하고, 그 표면에 발액성을 부여한다. 발액화 처리로서는 4불화 탄소(테트라플루오로메탄)를 처리 가스로 하는 플라즈마 처리법(CF4 플라즈마 처리법)을 채용한다. CF4 플라즈마 처리의 조건은 예를 들어 플라즈마 파워가 50W 내지 1000W, 4불화 탄소 가스 유량이 50mL/min 내지 100mL/min, 플라즈마 방전 전극에 대한 기체 반송 속도가 0.5mm/sec 내지 1020mm/sec, 기체 온도가 70℃ 내지 90℃로 한다. 또한, 처리 가스로서는 테트라플루오로메탄에 한정되지 않고, 다른 플루오로카본계의 가스 또는 SF6이나 SF5CF3 등의 가스도 사용할 수 있다. CF4 플라즈마 처리에는 도 7을 참조하여 설명한 플라즈마 처리 장치를 사용할 수 있다.
이러한 발액화 처리를 행함으로써, 뱅크(B, B)에는 이를 구성하는 수지 중에 불소기가 도입되어 뱅크(B, B)에 대하여 높은 발액성이 부여된다. 또한, 상술한 친액화 처리로서의 O2 플라즈마 처리는 뱅크(B) 형성 전에 행할 수도 있지만, O2 플라즈마에 의한 사전 처리가 이루어진 편이 더욱 불소화(발액화)되기 쉽다는 성질이 있으므로, 뱅크(B)를 형성한 후에 O2 플라즈마 처리를 하는 것이 바람직하다.
또한, 뱅크(B, B)에 대한 발액화 처리에 의해 먼저 친액화 처리한 뱅크 간의 기판(P) 노출부에 대하여 다소의 영향은 있지만, 특별히 기판(P)이 유리 등으로 이루어지는 경우에는 발액화 처리에 의한 불소기의 도입이 일어나지 않으므로, 기판(P)은 그 친액성, 즉 흡습성이 실질상 손상되는 일은 없다.
상술한 친액화 처리 공정 및 발액화 처리 공정에 의해, 뱅크(B)의 발액성이 뱅크 간 바닥부(35)의 발액성보다 높아지도록 표면 개질 처리된 것으로 된다. 또 한, 여기서는 친액화 처리로서 O2 플라즈마 처리를 행하고 있지만, 상술한 바와 같이, 기판(P)이 유리 등으로 이루어지는 경우에는 발액화 처리에 의한 불소기의 도입이 일어나지 않으므로, O2 플라즈마 처리를 행하지 않고 CF4 플라즈마 처리만을 행하는 것에 의해서도 뱅크(B)의 발액성을 뱅크 간의 바닥부(35)보다 높게 할 수 있다.
다음에, 스텝(S4)의 기능액 배치 공정에 대해서 설명한다. 도 8은 기능액을 배치하는 절차와, 배치된 기능액을 건조시켜 배선막을 형성하는 절차의 일례를 나타낸 모식도이다. 기능액 배치 공정에서는 상기한 액적 토출 장치(IJ)에 의한 액적 토출법을 이용하여 배선 패턴 형성용 잉크의 액적이 기판(P) 위의 뱅크(B, B) 간에 배치된다. 또한, 여기서는 도전성 재료로서 유기 은화합물을 사용하고, 용매(분산매)로서 디에틸렌글리콜디에틸에텔을 사용한 유기 은화합물로 이루어지는 잉크를 토출한다. 기능액 배치 공정에서는 도 8의 (a)에 나타낸 바와 같이, 액적 토출 헤드(1)로부터 배선 패턴 형성용 재료를 포함하는 잉크를 액적으로 하여 토출한다. 액적 토출 헤드(1)는 뱅크(B, B) 간의 홈부(34)를 향하여 잉크의 액적을 토출하여 홈부(34) 내에 잉크를 배치한다. 이때, 액적이 토출되는 배선 패턴 형성 예정 영역(즉, 홈부(34))은 뱅크(B, B)에 둘러싸여 있으므로, 액적이 소정 위치 이외에 확대되는 것을 저지할 수 있다.
본 실시예에서는, 뱅크(B, B) 간 홈부(34)의 폭 W(여기서는 홈부(34)의 개구부에서의 폭)는 잉크(기능액)의 액적의 직경 D와 거의 동등하게 설정되어 있다. 또한, 액적을 토출하는 분위기는 온도 60℃ 이하, 습도 80% 이하로 설정되어 있는 것이 바람직하다. 이것에 의해, 액적 토출 헤드(1)의 토출 노즐이 막히지 않고 안정된 액적 토출을 행할 수 있다.
이러한 액적을 액적 토출 헤드(1)로부터 토출하고, 홈부(34) 내에 배치하면 액적은 그 직경 D가 홈부(34)의 폭 W와 거의 동등한 점에서, 도 8의 (b)에 2점 쇄선으로 나타낸 바와 같이, 그 일부가 뱅크(B, B) 위에 배치되는 경우가 있다. 그런데, 뱅크(B, B)의 표면이 발액성으로 되어 있는데다 테이퍼 형상으로 되어 있는 점에서, 이들 뱅크(B, B) 위에 배치된 액적 부분이 뱅크(B, B)로부터 튕겨나가고, 또한 모세관 현상에 의해 홈부(34) 내에 흘러내림으로써, 도 8의 (b)의 실선으로 나타낸 바와 같이, 액적의 대부분이 홈부(34) 내로 흘러들어온다.
또한, 홈부(34) 내에 토출되고, 또는 뱅크(B, B)로부터 흘러내린 잉크는 기판(P)(바닥부(35))이 친액화 처리되어 있는 것에서 확장 습윤되기 쉽게 되어있고, 이것에 의해 잉크는 더욱 균일하게 홈부(34) 내를 매립하게 된다.
다음에, 스텝(S5)의 중간 건조 공정에 대해서 설명한다. 기판(P)에 액적을 토출한 후, 분산매의 제거 및 막 두께 확보를 위해 필요에 따라 건조 처리를 한다.건조 처리는 예를 들어 기판(P)을 가열하는 통상의 핫 플레이트, 전기로 등에 의한 처리 이외에, 램프 어닐링에 의해 행할 수도 있다. 램프 어닐링에 사용하는 광의 광원으로서는 특별히 한정되지 않지만, 적외선 램프, 키세논 램프, YAG 레이저, 아르곤 레이저, 탄산가스 레이저, XeF, XeCl, XeBr, KrF, KrCl, ArF, ArCl 등의 엑시머 레이저 등을 광원으로서 사용할 수 있다. 이들의 광원은 일반적으로는 출력 10W 이상 5000W 이하의 범위의 것이 사용되지만, 본 실시예에서는 100W 이상 1000W 이하의 범위로 충분하다. 중간 건조 공정이 종료되면, 도 8의 (c)에 나타낸 바와 같이, 배선 패턴을 형성하는 배선막인 회로 배선막(33)이 형성된다. 본 실시예에서, 회로 배선막(33)에 의해 형성되는 배선 패턴은 도 3 및 도 4에 나타낸 게이트 배선(12) 및 게이트 전극(11)이다.
1회의 기능액 배치 공정과 중간 건조 공정으로 형성할 수 있는 회로 배선막(33)의 두께가 필요한 막 두께에 달하지 않는 경우에는, 이 중간 건조 공정과 상기 기능액 배치 공정을 반복하여 행한다. 회로 배선막(33)이 형성된 위에 기능액을 배치하면, 도 8의 (d)에 나타낸 바와 같이, 홈부(34)에 완전히 들어가지 않는 기능액이 홈부(34) 위로 부풀어 오르고, 일부 뱅크(B)의 위에 실린 상태로 된다. 그리고, 다시 중간 건조 공정을 행함으로써, 도 8의 (e)에 나타낸 바와 같이, 잉크의 액적이 적층되어 막 두께가 두터운 회로 배선막(33)이 형성된다. 그러나, 일부 뱅크(B) 위에 실린 상태였던 기능액은 뱅크(B)에 실린 상태 그대로 건조함으로써 돌출부(37)로 된다. 돌출부(37)는 회로 배선막(33)과 이어져 있어 회로 배선막(33)의 일부인 돌출부(37)가 뱅크(B) 위에 돌출된 상태로 된다. 또한, 1회의 기능액 배치 공정과 중간 건조 공정으로 형성할 수 있는 회로 배선막(33)의 두께와, 필요한 막 두께로부터 중간 건조 공정과 상기 기능액 배치 공정을 반복하여 행하는 반복 수를 적절히 선택함으로써, 필요한 막 두께를 얻을 수 있다.
다음에, 스텝(S6)의 소성 공정에 대해서 설명한다. 중간 건조 공정 후의 건조막은 유기 은화합물의 경우, 도전성을 얻기 위해 열처리를 행하고, 유기 은화합물의 유기분을 제거하여 은입자를 잔류시킬 필요가 있다. 그 때문에, 토출 공정 후의 기판에는 열처리 및/또는 광처리가 실시된다.
열처리 및/또는 광처리는 통상 대기 중에서 행해지지만, 필요에 따라 질소, 아르곤, 헬륨 등의 불활성 가스 분위기 중, 또는 수소 등의 환원 분위기 중에서 행할 수도 있다. 열처리 및/또는 광처리의 처리 온도는 분산매의 비점(증기압), 분위기 가스의 종류나 압력, 미립자의 분산성이나 산화성 등의 열적 거동, 코팅재의 유무나 양, 기재의 내열 온도 등을 고려하여 적절하게 결정된다. 본 실시예에서는, 토출되어 패턴을 형성한 잉크에 대하여 대기중 클린 오븐으로 280℃ 내지 300℃에서 300분간의 소성 공정이 행해진다. 또한, 예를 들면, 유기 은화합물의 유기분을 제거하는 데에는 약 200℃에서 소성하는 것이 필요하다. 또한, 플라스틱 등의 기판을 사용하는 경우에는 실온 이상 250℃ 이하에서 행하는 것이 바람직하다. 이상의 공정에 의해, 토출 공정 후의 건조막은 미립자 간의 전기적 접촉이 확보되어 도전성 막으로 변환된다.
다음에, 스텝(S7)의 하프 에칭 공정에 대해서 설명한다. 도 9는 뱅크를 하프 에칭한 상태를 나타낸 모식도이다. 도 9의 (a)는 스텝(S6)까지의 각 공정이 종료되어 회로 배선막(33)이 형성된 상태를 나타내고 있다. 뱅크(B)의 상면과 회로 배선막(33)의 상면은 단차가 있어 회로 배선막(33)과 이어지는 돌출부(37)가 뱅크(B) 위에 돌출된 상태로 되어 있다.
뱅크(B) 및 회로 배선막(33) 위에 절연막을 형성하면 단차 부분에서 절연막이 얇아지기 쉽다. 얇아진 부분에서는 절연 기능이 충분하지 않을 가능성이 높으므로, 절연막 위에 다른 배선막이나 반도체 장치의 도체층이 형성되면, 도 19의 (e)에 나타낸 바와 같이, 절연막이 얇은 부분에서 회로 배선막(33)이 절연막 위에 형성된 배선막이나 반도체 장치의 도체층과 쇼트되는 등의 결함이 발생할 가능성이 높아진다. 또한, 회로 배선막(33)과 이어지는 돌출부(37)는 회로 배선막(33)으로부터 뱅크(B) 위에 돌출된 상태로 되어 있고, 뱅크(B)의 상면과 회로 배선막(33)의 상면의 단차 부분에 위치하고 있다. 즉, 돌출부(37)는 절연막이 얇은 부분과 접촉하고 있어 절연막 위에 형성된 배선막이나 반도체 장치의 도체층과 쇼트되는 등의 결함이 발생할 가능성이 더욱 높아질 가능성이 크다.
하프 에칭은 뱅크(B)만을 선택적으로 에칭하는 알카리 수용액을 사용하여 행한다. 뱅크(B)만을 선택적으로 에칭하는 알카리 수용액으로서는, 테트라알킬암모늄히드록시드, 트리알킬암모늄히드록시드, 테트라메틸암모늄하이드로옥사이드, N. N-디알킬에탄올아민, 수산화칼륨, 수산화나트륨 등의 수용액을 들 수 있다.
뱅크를 하프 에칭함으로써, 도 9의 (b)에 나타낸 바와 같은 단면의 회로 배선막(33)을 얻을 수 있다. 뱅크(B)의 상면과 회로 배선막(33)의 상면은 대략 동일평면으로 되어 있고, 돌출부(37)는 뱅크(B)의 상면이 에칭되어 제거됨에 따라 함께 제거된다.
본 실시예에 의하면, 이하의 효과를 얻을 수 있다.
(1) 본 실시예의 배선 패턴의 형성 방법에서는 뱅크(B)의 형성 재료로서 무기질의 재료가 사용된다. 무기 수지는 열에 강하므로 내열성이 우수한 뱅크를 형성할 수 있다. 또한, 뱅크(B)와, 유리로 형성된 기판(P) 사이의 열팽창률의 차이 가 작아진다. 뱅크(B)가 내열성이 우수한 동시에 기판(P) 사이의 열팽창률의 차이가 작으므로, 뱅크(B, B) 간의 홈부(34)에 회로 배선막(33)을 형성하기 위한 중간 건조 공정이나 소성 공정에서 뱅크에 영향을 미치지 않고 뱅크가 고온 환경에 노출되는 것을 필요로 하는 처리를 실시할 수 있다. 또한, 뱅크(B) 위에 박막 등을 형성하는 공정에서도 뱅크(B)가 고온 환경에 노출되는 것을 필요로 하는 처리를 실시할 수 있다.
(2) 뱅크(B)를 하프 에칭함으로써, 뱅크(B)의 두께를 회로 배선막(33)의 두께와 대략 동일하게 한다. 이 결과, 뱅크(B)와 회로 배선막(33)의 단차가 커지는 것을 억제할 수 있다. 이것에 의해, 뱅크(B) 및 회로 배선막(33)(게이트 배선(12)) 위에 형성하는 절연막(28)이 단차 부분에서 얇아지는 것을 억제할 수 있고, 절연막(28)이 얇아지는 것에 기인하여 회로 배선막(33)이 절연막(28)에 의해 격리되어 있는 소스 배선(16) 등의 다른 박막층에 접촉하여 쇼트 등이 발생하는 것을 억제할 수 있다.
(3) 뱅크(B)를 하프 에칭함으로써, 뱅크(B)의 두께를 회로 배선막(33)의 두께와 대략 동일하게 한다. 이때, 뱅크 위에 돌출된 배선 재료를 제거할 수 있다. 즉, 뱅크(B) 및 회로 배선막(33)(게이트 배선(12)) 위에 형성하는 절연막(28)이 얇아질 가능성이 비교적 높은 뱅크(B)와 회로 배선막(33)의 경계에 위치하는 배선 재료를 제거함으로써, 절연막(28)이 얇아지는 것에 기인하여 회로 배선막(33)이 절연막(28)에 의해 격리되어 있는 소스 배선(16) 등의 다른 박막층에 접촉하여 쇼트 등이 발생하는 것을 더욱 억제할 수 있다.
(4) 절연막(28)이 얇아지는 것에 기인하여 회로 배선막(33)이 절연막(28)에 의해 격리되어 있는 소스 배선(16) 등의 다른 박막층에 접촉하여 쇼트 등이 발생하는 것을 억제할 수 있으므로, 쇼트 등의 결함이 발생할 가능성이 작고, 따라서 신뢰성이 높은 TFT(30)를 실현할 수 있다.
(제 2 실시예)
다음에, 본 발명에 따른 배선 패턴 형성 방법의 제 2 실시예에 대해서 설명한다. 본 실시예에서 사용하는 액적 토출법이나 액적 토출 장치나, 제조하는 반도체 장치 등은 제 1 실시예에서의 액적 토출법이나 액적 토출 장치나 반도체 장치와 기본적으로 동일하다. 제 1 실시예와는 다른 배선 패턴의 형성 방법에 대해서 설명한다.
도 10은 본 실시예에 따른 배선 패턴 형성 방법의 일례를 나타낸 플로차트이다. 본 실시예에 따른 배선 패턴의 형성 방법에서는 상술한 배선 패턴 형성용 잉크를 기판 위에 배치하고, 기판 위에 도전막 배선 패턴을 형성한다. 스텝(S21)은 기판 위에 배선 패턴의 형상에 따른 오목부를 형성하도록 뱅크(B)를 돌출 설치하는 뱅크 형성 공정이고, 다음 스텝(S22)은 기판에 친액성을 부여하는 친액화 처리 공정이며, 다음 스텝(S23)은 뱅크(B)에 발액성을 부여하는 발액화 처리 공정이다.
다음 스텝(S24)은 뱅크(B) 간의 오목부에 친액성의 박막을 형성하기 위한 잉크를 배치하는 제 1 기능액 배치 공정이고, 다음 스텝(S25)은 잉크의 액체 성분의 적어도 일부를 제거하는 중간 건조 공정이다. 다음 스텝(S26)은 뱅크(B) 간의 오 목부에 도전성의 박막(배선막)을 형성하기 위한 잉크를 배치하는 제 2 기능액 배치 공정이고, 다음 스텝(S27)은 잉크의 액체 성분의 적어도 일부를 제거하는 중간 건조 공정이며, 다음 스텝(S28)은 잉크에 포함되는 도전성 미립자가 유기 은화합물의 경우, 도전성을 얻기 위해 열처리를 행하는 소성 공정이다. 또한, 다음 스텝(S29)은 뱅크와 도전막을 하프 에칭하는 제 1 하프 에칭 공정이다. 다음 스텝(S30)은 배선막 위에 확산 방지막을 형성하기 위한 잉크를 배치하는 제 3 기능액 배치 공정이고, 다음 스텝(S31)은 잉크의 액체 성분의 적어도 일부를 제거하는 중간 건조 공정이다. 또한, 다음 스텝(S32)은 뱅크를 하프 에칭하는 제 2 하프 에칭 공정이다.
이하, 각 스텝의 공정마다 상세하게 설명한다. 본 실시예에서는 기판(P)으로서 유리 기판이 사용된다. 스텝(S21)의 뱅크 형성 공정은 제 1 실시예에서의 스텝(S1)의 뱅크 형성 공정과 기본적으로 동일하다. 스텝(S21)의 뱅크 형성 공정에 의해, 도 6의 (c)에 나타낸 바와 같은 뱅크가 형성된다.
스텝(S22)의 친액화 처리 공정은 제 1 실시예에서의 스텝(S2)의 친액화 처리 공정과 기본적으로 동일하다. 스텝(S22)의 친액화 처리 공정에 의해, 뱅크(B, B) 간의 바닥부(35)(기판(P)의 노출부)에 친액성이 부여된다.
다음 스텝(S23)의 발액화 처리 공정은 제 1 실시예에서의 스텝(S3)의 발액화 처리 공정과 기본적으로 동일하다. 스텝(S23)의 발액화 처리 공정에 의해, 뱅크(B)의 표면에 발액성이 부여된다.
다음에, 스텝(S24)의 제 1 기능액 배치 공정에서는 상기한 액적 토출 장치(IJ)에 의한 액적 토출법을 이용하여 친액성 막(71)을 형성하기 위한 잉크의 액적 이, 도 11의 (a)에 나타낸 바와 같이, 기판(P) 위의 뱅크(B, B) 간에 배치된다. 친액성 막(71)은 다음에 뱅크(B, B) 간의 오목부에 배치되는 배선 패턴 형성용 잉크에 대한 친액성을 갖는 박막이다. 또한, 친액성 막(71)을 형성하기 위한 잉크는 친액성 막(71)을 형성하는 원료로서 망간을 사용하고 있다.
다음 스텝(S25)의 중간 건조 공정에서는 기판(P)에 액적을 토출한 후, 분산매의 제거 및 막 두께 확보를 위해 필요에 따라 건조 처리를 한다. 스텝(S25)의 중간 건조 공정은 제 1 실시예에서의 스텝(S5)의 중간 건조 공정과 기본적으로 동일하다. 스텝(S25)의 중간 건조 공정에 의해, 도 11의 (b)에 나타낸 바와 같이, 뱅크(B, B) 간의 오목부에 배선 패턴 형성용 잉크에 대한 친액성을 갖는 친액성 막(71)이 형성된다.
다음 스텝(S26)의 제 2 기능액 배치 공정에서는 상기한 액적 토출 장치(IJ)에 의한 액적 토출법을 이용하여 배선 패턴 형성용 잉크의 액적이 기판(P) 위의 뱅크(B, B) 간의 오목부에, 도 11의 (c)에 나타낸 바와 같이 배치된다. 또한, 여기서는 도전성 재료로서 유기 은화합물을 사용하고, 용매(분산매)로서 디에틸렌글리콜디에틸에텔을 사용한 유기 은화합물로 이루어지는 잉크를 토출한다.
제 2 기능액 배치 공정에서는, 도 8의 (a)에 나타낸 바와 같이, 액적 토출 헤드(1)로부터 배선 패턴 형성용 재료를 포함하는 잉크를 액적으로 하여 토출한다. 액적 토출 헤드(1)는 뱅크(B, B) 간의 홈부(34)를 향하여 잉크의 액적을 토출하여 홈부(34) 내에 잉크를 배치한다. 이때, 액적이 토출되는 배선 패턴 형성 예정 영역(즉, 홈부(34))은 뱅크(B, B)에 둘러싸여 있으므로, 액적이 소정 위치 이외에 확 대되는 것을 저지할 수 있다.
뱅크(B, B) 간의 홈부(34)의 폭 W(여기서는 홈부(34)의 개구부에서의 폭)는 잉크(기능액)의 액적의 직경 D와 거의 동등하게 설정되어 있다. 이러한 액적을 액적 토출 헤드(1)로부터 토출하고, 홈부(34) 내에 배치하면 액적은 그 직경 D가 홈부(34)의 폭 W와 거의 동등한 점에서, 도 11의 (c)에 2점 쇄선으로 나타낸 바와 같이, 그 일부가 뱅크(B, B) 위에 배치되는 경우가 있다. 그런데, 뱅크(B, B)의 표면이 발액성으로 되어 있는데다 테이퍼 형성으로 되어 있는 점에서, 이들 뱅크(B, B) 위에 배치된 액적 부분이 뱅크(B, B)로부터 튕겨나오고, 또한 모세관 현상에 의해 홈부(34) 내에 흘러내림으로써, 도 11의 (c)의 실선으로 나타낸 바와 같이, 액적의 대부분이 홈부(34) 내에 흘러들어간다. 그러나, 액적의 극히 일부는 잔류액(72)으로 되어 뱅크(B) 위에 남아 버리는 경우가 있다.
한편, 홈부(34) 내에 토출되고, 또는 뱅크(B, B)로부터 흘러내린 잉크는 뱅크(B, B) 간의 오목부에는 배선 패턴 형성용 잉크에 대한 친액성을 갖는 친액성 막(71)이 형성되어 있는 점에서 확장 습윤되기 쉽게 되어있고, 이것에 의해 잉크는 더욱 균일하게 홈부(34) 내를 매립하게 된다.
다음 스텝(S27)의 중간 건조 공정에서는 뱅크(B, B) 간의 오목부에 배선 패턴 형성용 잉크의 액적을 토출한 후, 분산매의 제거 및 막 두께 확보를 위해 필요에 따라 건조 처리를 한다. 스텝(S27)의 중간 건조 공정은 제 1 실시예에서의 스텝(S5)의 중간 건조 공정과 기본적으로 동일하다. 스텝(S25)의 중간 건조 공정에 의해, 도 11의 (d)에 나타낸 바와 같이, 뱅크(B, B) 간의 오목부에 배선 패턴을 형 성하는 배선막인 회로 배선막(73)이 형성된다. 본 실시예에서, 회로 배선막(73)과 후술하는 확산 방지막(77)에 의해 형성되는 배선 패턴은 제 1 실시예에서 도 3 및 도 4에 나타내어 설명한 게이트 배선(12) 및 게이트 전극(11)이다.
1회의 기능액 배치 공정과 중간 건조 공정으로 형성할 수 있는 회로 배선막(73)의 두께가 필요한 막 두께에 달하지 않는 경우에는, 이 중간 건조 공정과 상기 기능액 배치 공정을 반복하여 행한다. 충분한 두께의 회로 배선막(73)을 얻을 수 있는 듯한 기능액을 배치하면, 도 11의 (c)에 나타낸 바와 같이, 홈부(34)에 완전히 들어가지 않는 기능액이 홈부(34) 위로 부풀어 오르고, 일부 뱅크(B) 위에 실린 상태로 된다. 그리고, 다시 중간 건조 공정을 행함으로써, 도 11의 (d)에 나타낸 바와 같이, 잉크의 액적이 적층되어 막 두께가 두터운 회로 배선막(박막 패턴)(73)이 형성된다. 그러나, 일부 뱅크(B) 위에 실린 상태였던 기능액은 뱅크(B)에 실린 상태 그대로 건조함으로써 돌출부(74)로 된다. 돌출부(74)는 회로 배선막(73)과 이어져 있어 회로 배선막(73)의 일부인 돌출부(74)가 뱅크(B) 위에 돌출된 상태로 된다.
또한, 뱅크(B) 위에 남아 있던 잔류액(72)도 건조하여 도전성 재료의 잔류물(76)이 뱅크(B) 위에 형성된다. 또한, 1회의 기능액 배치 공정과 중간 건조 공정으로 형성할 수 있는 회로 배선막(73)의 두께와, 필요한 막 두께로부터 중간 건조 공정과 상기 기능액 배치 공정을 반복하여 행하는 반복 수를 적절히 선택함으로써, 필요한 막 두께를 얻을 수 있다.
다음 스텝(S28)의 소성 공정에서는 도전성을 얻기 위해 열처리를 행한다. 중간 건조 공정 후의 건조막은 유기 은화합물의 경우, 도전성을 얻기 위해 열처리를 행하고, 유기 은화합물의 유기분을 제거하여 은입자를 잔류시킬 필요가 있다. 그 때문에, 토출 공정 후의 기판에는 열처리 및/또는 광처리가 실시된다. 스텝(S28)의 소성 공정은 제 1 실시예에서의 스텝(S6)의 소성 공정과 기본적으로 동일하다. 스텝(S28)의 소성 공정에 의해 건조막은 미립자 간의 전기적 접촉이 확보되어 도전성 막으로 변환된다.
다음 스텝(S29)의 제 1 하프 에칭 공정에서는 뱅크(B)와 회로 배선막(73)을 순차적으로 하프 에칭한다. 도 12의 (a)는 스텝(S28)까지의 각 공정이 종료되어 회로 배선막(73)이 형성된 상태를 나타낸다. 뱅크(B)의 상면과 회로 배선막(73)의 상면은 단차가 있어 회로 배선막(73)과 이어져 도통하고 있는 돌출부(74)가 뱅크(B) 위에 돌출된 상태로 되어 있다. 또한, 회로 배선막(73)과는 떨어져 있어 도통하고 있지는 않지만, 도전성 재료의 잔류물(76)이 뱅크(B) 위에 형성되어 있다.
뱅크(B) 및 회로 배선막(73) 위에 절연막을 형성하면, 도 19의 (e)에 나타낸 바와 같이, 단차 부분에서 절연막이 얇아지기 쉽다. 얇아진 부분에서는 절연 기능이 충분하지 않을 가능성이 높으므로, 절연막 위에 다른 배선막이나 반도체 장치의 도체층이 형성되면 절연막이 얇은 부분에서 회로 배선막(73)이 절연막 위에 형성된 배선막이나 반도체 장치의 도체층과 쇼트되는 등의 결함이 발생할 가능성이 높아진다. 또한, 회로 배선막(73)과 이어지는 돌출부(74)는 회로 배선막(73)으로부터 뱅크(B) 위에 돌출된 상태로 되어 있고, 뱅크(B)의 상면과 회로 배선막(73)의 상면의 단차 부분에 위치하고 있다. 즉, 돌출부(74)는 절연막이 얇은 부분과 접촉하고 있 어 절연막 위에 형성된 배선막이나 반도체 장치의 도체층과 쇼트되는 등의 결함이 발생할 가능성이 더욱 높아질 가능성이 크다.
또한, 후술하는 바와 같이, 도전성 재료가 뱅크(B) 및 회로 배선막(73) 위에 형성되는 절연막에 확산하는 것을 방지하기 위해 회로 배선막(73) 위에 확산 방지막(77)을 형성한다. 그러나, 뱅크(B) 위에 돌출된 돌출부(74)나, 확산 방지막(77)으로부터 약간 떨어져 뱅크(B) 위에 형성되어 있는 도전성 재료의 잔류물(76)은 확산 방지막(77)으로 덮을 수 없다. 그 때문에, 돌출부(74)나 잔류물(76)의 도전성 재료는 절연막에 확산한다.
뱅크(B)의 하프 에칭은 뱅크(B)만을 선택적으로 에칭하는 알카리 수용액을 사용하여 행한다. 뱅크(B)만을 선택적으로 에칭하는 알카리 수용액으로서는, 테트라알킬암모늄히드록시드, 트리알킬암모늄히드록시드, 테트라메틸암모늄하이드로옥사이드, N. N-디알킬에탄올아민, 수산화칼륨, 수산화나트륨 등의 수용액을 들 수 있다.
회로 배선막(73)의 하프 에칭은 회로 배선막(73)만을 선택적으로 에칭하는 용액을 사용하여 행한다. 회로 배선막(73)만을 선택적으로 에칭하는 용액으로서는 도전성 재료가 은인 경우에는 인산, 황산 및 초산으로 이루어지는 그룹으로부터 선택된 1종 또는 2종 이상의 무기산과, 초산 제 2 철(鐵), 황산 제 2 철, 과산화수소, 초산이암모늄세리움, 초산, 페록소이황산, 과망간산, 망간산, 크롬산, 초산염, 페록소이황산염, 과망간산염, 망간산염 및 크롬산염을 1종 또는 2종 이상 함유하는 산화제를 들 수 있다.
뱅크(B) 및 회로 배선막(73)을 하프 에칭함으로써, 도 12의 (b)에 나타낸 바와 같은 단면의 회로 배선막(73)을 얻을 수 있다. 뱅크(B)의 상면과 회로 배선막(73)의 상면은 약간의 단차가 있어 뱅크(B)의 상면에 대하여 회로 배선막(73)의 상면이 함몰되어 있다. 돌출부(74)는 회로 배선막(73)의 상면이 에칭되어 제거됨에 따라 함께 제거되어 있고, 잔류물(76)은 뱅크(B)의 상면이 에칭되어 제거됨에 따라 함께 제거된다.
다음 스텝(S30)의 제 3 기능액 배치 공정에서는 배선막 위에 확산 방지막(77)을 형성하기 위한 잉크를 배치한다. 또한, 확산 방지막(77)을 형성하기 위한 잉크는 확산 방지막(77)을 형성하는 원료로서 니켈을 사용하고 있다.
다음 스텝(S31)의 중간 건조 공정에서는 뱅크(B, B) 간의 배선막 위에 확산 방지막 형성용 잉크의 액적을 토출한 후, 분산매의 제거 및 막 두께 확보를 위해 필요에 따라 건조 처리를 한다. 스텝(S31)의 중간 건조 공정은 제 1 실시예에서의 스텝(S5)의 중간 건조 공정과 기본적으로 동일하다. 스텝(S25)의 중간 건조 공정에 의해, 도 12의 (d)에 나타낸 바와 같이, 뱅크(B, B) 간의 회로 배선막(73) 위에 확산 방지막(77)이 형성된다. 또한, 확산 방지막(77)은 니켈을 재료로 하고 있고, 도전성을 갖으므로, 본 실시예에서의 배선막은 회로 배선막(73)과 확산 방지막(77)으로 구성된다. 그리고, 상기한 바와 같이, 본 실시예에서, 회로 배선막(73)과 확산 방지막(77)에 의해 형성되는 배선 패턴은 제 1 실시예에서 도 3 및 도 4에 나타내어 설명한 게이트 배선(12) 및 게이트 전극(11)이다.
다음 스텝(S32)의 제 2 하프 에칭 공정에서는 뱅크(B)를 하프 에칭한다. 뱅 크(B)의 하프 에칭은 상기한 하프 에칭 공정과 마찬가지로, 뱅크(B)만을 선택적으로 에칭하는 알칼리 수용액을 사용하여 행한다.
뱅크(B)를 하프 에칭함으로써, 도 12의 (e)에 나타낸 바와 같은 단면의 회로 배선막(73) 및 확산 방지막(77)을 얻을 수 있다. 뱅크(B)의 상면과 확산 방지막(77)의 상면은 대략 동일 평면으로 되어 있다.
본 실시예에 의하면, 이하의 효과를 얻을 수 있다.
(1) 제 1 하프 에칭 공정에서, 뱅크(B)를 하프 에칭함으로써 뱅크(B) 위에 돌출된 돌출부(74)나, 뱅크(B) 위에 남은 배선 재료의 잔류물(76)을 제거함으로써, 다음 공정에서 회로 배선막(73) 위에 형성하는 확산 방지막(77)으로 덮이지 않는 배선 재료를 거의 없앨 수 있다. 이것에 의해, 배선 재료가 뱅크(B) 및 확산 방지막(77)을 덮도록 형성되는 절연막(28)에 확산하는 것을 억제할 수 있다. 즉, 배선 재료가 절연막(28)에 확산하는 것에 기인하는 TFT(30)의 성능 열화를 억제할 수 있다.
(2) 제 1 하프 에칭 공정에서, 회로 배선막(73)을 하프 에칭함으로써 뱅크(B) 위에 돌출된 돌출부(74)나, 뱅크(B) 위에 남은 배선 재료의 잔류물(76)을 제거함으로써, 다음 공정에서 회로 배선막(73) 위에 형성하는 확산 방지막(77)으로 덮이지 않는 배선 재료를 거의 없앨 수 있다. 이것에 의해, 배선 재료가 뱅크(B) 및 확산 방지막(77)을 덮도록 형성되는 절연막(28)에 확산하는 것을 억제할 수 있다. 즉, 배선 재료가 절연막(28)에 확산하는 것에 기인하는 TFT(30)의 성능 열화를 억제할 수 있다.
(3) 제 2 하프 에칭 공정에서, 뱅크(B)를 하프 에칭함으로써 뱅크(B)의 두께를 회로 배선막(33)과 확산 방지막(77)과 친액성 막(71) 두께의 총 합계와 대략 동일하게 한다. 이 결과, 뱅크(B)와 확산 방지막(77)의 단차가 커지는 것을 억제할 수 있다. 이것에 의해, 뱅크(B) 및 확산 방지막(77)(게이트 배선(12)) 위에 형성하는 절연막(28)이 단차 부분에서 얇아지는 것을 억제할 수 있고, 절연막(28)이 얇아지는 것에 기인하여 게이트 배선(12) 및 게이트 전극(11)을 형성하는 확산 방지막(77)이 절연막(28)에 의해 격리되어 있는 소스 배선(16) 등의 다른 박막층에 접촉하여 쇼트 등이 발생하는 것을 억제할 수 있다.
(4) 제 2 하프 에칭 공정에서, 뱅크(B)를 하프 에칭함으로써 뱅크(B)의 두께를 회로 배선막(33)과 확산 방지막(77)과 친액성 막(71) 두께의 총 합계와 대략 동일하게 한다. 이때, 뱅크 위에 돌출된 확산 방지막(77)의 재료인 니켈을 제거할 수 있다. 즉, 뱅크(B) 및 확산 방지막(77)(게이트 배선(12)) 위에 형성하는 절연막(28)이 얇아질 가능성이 비교적 높은 뱅크(B)와 확산 방지막(77)의 경계에 위치하는 니켈을 제거함으로써, 절연막(28)이 얇아지는 것에 기인하여 확산 방지막(77)이 절연막(28)에 의해 격리되어 있는 소스 배선(16) 등의 다른 박막층에 접촉하여 쇼트 등이 발생하는 것을 더욱 억제할 수 있다.
(5) 절연막(28)이 얇아지는 것에 기인하여 확산 방지막(77)이 절연막(28)에 의해 격리되어 있는 소스 배선(16) 등의 다른 박막층에 접촉하여 쇼트 등이 발생하는 것을 억제할 수 있으므로, 쇼트 등의 결함이 발생할 가능성이 작고, 따라서 신뢰성이 높은 TFT(30)를 실현할 수 있다.
(제 3 실시예)
다음에, 본 발명에 따른 전기 광학 장치의 일례인 액정 표시 장치에 대해서 설명한다. 본 실시예의 액정 표시 장치는 제 1 실시예 및 제 2 실시예에서 설명한 배선 패턴의 형성 방법을 이용하여 형성된 배선 패턴을 갖는 TFT를 구비한 액정 표시 장치이다.
도 13은 본 실시예에 따른 액정 표시 장치에 대해서, 각 구성 요소와 함께 나타낸 대향 기판 측에서 본 평면도이고, 도 14는 도 13의 H-H'선을 따르는 단면도이다. 도 15는 액정 표시 장치의 화상 표시 영역에서 매트릭스 형상으로 형성된 복수의 화소에서의 각종 소자, 배선 등의 등가 회로도이고, 도 16은 액정 표시 장치의 부분 확대 단면도이다. 또한, 이하의 설명에 사용한 각 도면에서는 각 층이나 각 부재를 도면상에서 인식 가능할 정도의 크기로 하기 위해, 각 층이나 각 부재마다 축척을 다르게 하고 있다.
도 13 및 도 14에서, 본 실시예의 액정 표시 장치(전기 광학 장치)(100)는 짝을 이루는 TFT 어레이 기판(10)과 대향 기판(20)이 광경화성의 밀봉재인 밀봉재(52)에 의해 접합되고, 이 밀봉재(52)에 의해 구획된 영역 내에 액정(50)이 봉입, 유지되어 있다. 밀봉재(52)는 기판 면내의 영역에서 에워싼 프레임 형상으로 형성되어 있다.
밀봉재(52)의 형성 영역의 내측 영역에는 차광성 재료로 이루어지는 주변 파티션(53)이 형성되어 있다. 밀봉재(52)의 외측 영역에는 데이터선 구동 회로(201) 및 실장 단자(202)가 TFT 어레이 기판(10)의 1변을 따라 형성되어 있고, 이 1변에 인접하는 2변을 따라 주사선 구동 회로(204)가 형성되어 있다. TFT 어레이 기판(10)의 남는 1변에는 화상 표시 영역의 양측에 설치된 주사선 구동 회로(204) 사이를 접속하기 위한 복수의 배선(205)이 설치되어 있다. 또한, 대향 기판(20) 코너부의 적어도 1개소에서는 TFT 어레이 기판(10)과 대향 기판(20) 사이에서 전기적 도통을 취하기 위한 기판 간 도통재(206)가 배열 설치되어 있다.
또한, 데이터선 구동 회로(201) 및 주사선 구동 회로(204)를 TFT 어레이 기판(10) 위에 형성하는 대신에, 예를 들어 구동용 LSI가 실장된 TAB(Tape Automated Bonding) 기판과 TFT 어레이 기판(10)의 주변부에 형성된 단자 그룹을 이방성 도전막을 통하여 전기적 및 기계적으로 접속하도록 할 수도 있다. 또한, 액정 표시 장치(100)에서는 사용하는 액정(50)의 종류, 즉 TN(Twisted Nematic) 모드, STN(Super Twisted Nematic) 모드 등의 동작 모드나, 노멀 화이트 모드/노멀 블랙 모드별에 따라, 위상차판, 편광판 등이 소정의 방향에 배치되지만, 여기서는 도시를 생략한다. 또한, 액정 표시 장치(100)를 컬러 표시용으로서 구성하는 경우에는 대향 기판(20)에서, TFT 어레이 기판(10)의 후술하는 각 화소 전극에 대향하는 영역에, 예를 들어 적색(R), 녹색(G), 청색(B)의 컬러 필터를 그 보호막과 함께 형성한다.
이러한 구조를 갖는 액정 표시 장치(100)의 화상 표시 영역에서는, 도 15에 나타낸 바와 같이, 복수의 화소(100a)가 매트릭스 형상으로 구성되어 있는 동시에, 이들 화소(100a)의 각각에는 화소 스위칭용의 TFT(스위칭 소자)(30)가 형성되어 있고, 화소 신호(S1, S2, …, Sn)를 공급하는 데이터선(6a)이 TFT(30)의 소스에 전기 적으로 접속되어 있다. 데이터선(6a)에 기입하는 화소 신호(S1, S2, …, Sn)는 이 순서대로 선순차로 공급할 수도 있고, 서로 인접하는 복수의 데이터선(6a)들에 대하여 그룹마다 공급하도록 할 수도 있다. 또한, TFT(30)의 게이트에는 주사선(3a)이 전기적으로 접속되어 있고, 소정의 타이밍으로 주사선(3a)에 펄스식으로 주사 신호(G1, G2, …, Gm)를 이 순서대로 선순차로 인가하도록 구성되어 있다.
화소 전극(19)은 TFT(30)의 드레인에 전기적으로 접속되어 있고, 스위칭 소자인 TFT(30)를 일정 기간만 온(on) 상태로 함으로써, 데이터선(6a)으로부터 공급되는 화소 신호(S1, S2, …, Sn)를 각 화소에 소정의 타이밍으로 기입한다. 이와 같이 하여, 화소 전극(19)을 통하여 액정에 기입된 소정 레벨의 화소 신호(S1, S2, …, Sn)는 도 14에 나타낸 대향 기판(20)의 대향 전극(121) 사이에서 일정 기간 유지된다. 또한, 유지된 화소 신호(S1, S2, …, Sn)가 누설되는 것을 방지하기 위해, 화소 전극(19)과 대향 전극(121) 사이에 형성되는 액정 용량과 병렬로 축적 용량(60)이 부가되어 있다. 예를 들면, 화소 전극(19)의 전압은 소스 전압이 인가된 시간보다도 세 자릿수나 긴 시간만큼 축적 용량(60)에 의해 유지된다. 이것에 의해, 전하의 유지 특성은 개선되어 콘트라스트비가 높은 액정 표시 장치(100)를 실현할 수 있다.
도 16은 보텀 게이트형 TFT(30)를 갖는 액정 표시 장치(100)의 부분 확대 단면도로서, TFT 어레이 기판(10)을 구성하는 유리 기판(P)에는 상기 실시예의 회로 배선의 형성 방법에 의해 게이트 배선(61)이 유리 기판(P) 위의 뱅크(B, B) 간에 형성되어 있다.
게이트 배선(61) 위에는 SiNx로 이루어지는 게이트 절연막(62)을 통하여 아모르포스 실리콘(a-Si)층으로 이루어지는 반도체층(63)이 적층되어 있다. 이 게이트 배선 부분에 대향하는 반도체층(63)의 부분이 채널 영역으로 되어 있다. 반도체층(63) 위에는 오믹(ohmic) 접합을 얻기 위한, 예를 들면, n+형a-Si층으로 이루어지는 접합층(64a, 64b)이 적층되어 있고, 채널 영역의 중앙부에서의 반도체층(63) 위에는 채널을 보호하기 위한 SiNx로 이루어지는 절연성의 에치 스톱막(etch stop layer)(65)이 형성되어 있다. 또한, 이들 게이트 절연막(62), 반도체층(63) 및 에치 스톱막(65)은 증착(CVD) 후에 레지스트 도포, 감광·현상, 포토 에칭을 실시함으로써, 도시한 바와 같이 패터닝된다.
또한, 접합층(64a, 64b) 및 ITO(Indium Tin Oxide)로 이루어지는 화소 전극(19)도 마찬가지로 성막하는 동시에 포토 에칭을 실시함으로써, 도시한 바와 같이 패터닝된다. 그리고, 화소 전극(19), 게이트 절연막(62) 및 에치 스톱막(65) 위에 각각 뱅크(66)를 돌출 설치하고, 이들 뱅크(66) 간에 상술한 액적 토출 장치(IJ)를 이용하여 은화합물의 액적을 토출함으로써 소스선, 드레인선을 형성할 수 있다.
또한, 상기 실시예에서는 TFT(30)를 액정 표시 장치(100)의 구동을 위한 스위칭 소자로서 사용하는 구성으로 했지만, 액정 표시 장치 이외에도 예를 들어 유기 EL(일렉트로루미네선스) 표시 디바이스에 응용이 가능하다. 유기 EL 표시 디바이스는 형광성의 무기 및 유기 화합물을 포함하는 박막을 음극과 양극 사이에 끼운 구성을 갖고, 상기 박막에 전자 및 정공(홀)을 주입하여 재결합시킴으로써 여기자(엑시톤)를 생성시키고, 이 엑시톤이 실활(失活)할 때의 광의 방출(형광·인광)을 이용하여 발광시키는 소자이다. 그리고, 상기한 TFT(30)를 갖는 기판 위에 유기 EL 표시 소자에 사용되는 형광성 재료 중, 적색, 녹색 및 청색의 각 발광색을 나타내는 재료, 즉 발광층 형성 재료 및 정공 주입/전자 수송층을 형성하는 재료를 잉크로 하여 각각을 패터닝함으로써, 자발광 풀 컬러 EL 디바이스를 제조할 수 있다.
본 발명에서의 디바이스(전기 광학 장치)의 범위에는 이러한 유기 EL 디바이스도 포함하는 것이다.
다른 실시예로서, 비접촉형 카드 매체의 실시예에 대해서 설명한다. 도 17에 나타낸 바와 같이, 본 실시예에 따른 비접촉형 카드 매체(전자 기기)(400)는 카드 기체(402)와 카드 커버(418)로 이루어지는 하우징 내에 반도체 집적 회로 칩(408)과 안테나 회로(412)를 내장하고, 도시되지 않은 외부 송수신기와 전자파 또는 정전 용량 결합의 적어도 한쪽에 의해 전력 공급 또는 데이터 접수의 적어도 한쪽을 행하도록 되어 있다. 본 실시예에서는, 상기 안테나 회로(412)가 상기 실시예에 따른 배선 패턴의 형성 방법에 의해 형성되어 있다.
또한, 본 발명에 따른 디바이스(전기 광학 장치)로서는 상기 이외에, PDP(플라즈마 디스플레이 패널)나, 기판 위에 형성된 소면적의 박막에 막 면에 평행하게 전류를 흐르게 함으로써, 전자 방출이 생기는 현상을 이용하는 표면 전도형 전자 방출 소자 등에도 적용 가능하다.
본 실시예에 의하면, 이하의 효과를 얻을 수 있다.
(1) 배선 패턴이 절연막(28)에 의해 격리되어 있는 소스 배선(16) 등의 다른 박막층에 접촉하여 쇼트 등이 발생하는 것을 억제할 수 있으므로, 쇼트 등의 결함 이 발생할 가능성이 작고, 따라서 신뢰성이 높은 TFT(30)를 구비하므로, 쇼트 등의 결함이 발생할 가능성이 작고, 따라서 신뢰성이 높은 액정 표시 장치(100)를 실현할 수 있다.
(제 4 실시예)
다음에, 본 발명에 따른 전자 기기에 대해서 설명한다. 본 실시예의 전자 기기의 액정 표시 장치는 제 3 실시예에서 설명한 액정 표시 장치를 구비한 전자 기기이다. 본 실시예의 전자 기기의 구체예에 대해서 설명한다.
도 18의 (a)는 휴대 전화의 일례를 나타낸 사시도이다. 도 18의 (a)에서, 600은 휴대 전화 본체를 나타내고, 601은 상기 실시예의 액정 표시 장치(100)를 구비한 액정 표시부를 나타내고 있다.
도 18의 (b)는 워드프로세서, 퍼스널 컴퓨터 등의 휴대형 정보 처리 장치의 일례를 나타낸 사시도이다. 도 18의 (b)에서, 700은 정보 처리 장치, 701은 키보드 등의 입력부, 703은 정보 처리 본체, 702는 상기 실시예의 액정 표시 장치(100)를 구비한 액정 표시부를 나타내고 있다.
도 18의 (c)는 손목 시계형 전자 기기의 일례를 나타낸 사시도이다. 도 18의 (c)에서, 800은 시계 본체를 나타내고, 801은 상기 실시예의 액정 표시 장치(100)를 구비한 액정 표시부를 나타내고 있다.
도 18의 (a) 내지 (c)에 나타낸 전자 기기는 상기한 실시예의 액정 표시 장치를 구비한 것으로서, 뱅크와 회로 배선막의 단차가 작고, 뱅크 위로의 회로 배선막의 돌출이 적고, 주위의 뱅크 위의 도전 재료의 잔류물이 적은 배선 패턴을 갖고 있다. 또한, 본 실시예의 전자 기기는 액정 장치를 구비하는 것으로 했지만, 유기 일렉트로루미네선스 표시 장치, 플라즈마형 표시 장치 등의 다른 전기 광학 장치를 구비한 전자 기기로 할 수도 있다.
본 실시예에 의하면, 이하의 효과를 얻을 수 있다.
(1) 쇼트 등의 결함이 발생할 가능성이 작은, 따라서 신뢰성이 높은 액정 표시 장치(100)를 구비하므로 쇼트 등의 결함이 발생할 가능성이 작아 신뢰성이 높은 휴대 전화(600)나, 정보 처리 장치(700)나, 시계(800)를 실현할 수 있다.
이상, 첨부 도면을 참조하면서 본 발명에 따른 적합한 실시예에 대해서 설명했지만, 본 발명은 이러한 예에 한정되지 않는다는 것은 말할 필요도 없다. 상술한 예에서 나타낸 각 구성 부재의 제형상이나 조합 등은 일례로서, 본 발명의 주지로부터 일탈하지 않는 범위에서 설계 요구 등에 의거하여 다양한 변경이 가능하고, 이하와 같이 실시할 수도 있다.
(제 1 변형예)
상기 실시예에서는 뱅크를 형성한 후에 뱅크 간의 오목부에 친액화 처리를 행하고 있다. 그러나, 친액화 처리를 행하는 것은 필수는 아니다. 오목부를 형성하는 기판이나 뱅크 등의 면이 충분한 친액성을 구비하고 있는 경우는 생략할 수도 있다.
(제 2 변형예)
상기 실시예에서는 확산 방지막을 형성하기 위한 제 3 기능액 배치 공정 전에 행하는 제 1 하프 에칭 공정에서, 뱅크(B)와 회로 배선막(73)을 하프 에칭하고 있다. 그러나, 뱅크(B)와 회로 배선막(73)의 양쪽을 하프 에칭하는 것은 필수는 아니다. 회로 배선막(73)의 두께에 대하여 뱅크(B)의 높이를 충분히 높게 하여 회로 배선막(73)의 하프 에칭을 생략할 수도 있다.
회로 배선막(73)의 하프 에칭을 생략하는 경우에는 회로 배선막(73)의 두께에 대하여 뱅크(B)의 높이를 충분히 높게 함으로써, 뱅크(B)의 상면과 회로 배선막(73)의 상면의 단차를 크게 하여 회로 배선막(73)과 이어져 뱅크(B) 위에 돌출되는 돌출부(74)가 형성되기 어렵게 한다.
(제 3 변형예)
상기 실시예에서는 확산 방지막을 형성하기 위한 제 3 기능액 배치 공정 전에 행하는 제 1 하프 에칭 공정에서, 뱅크(B)와 회로 배선막(73)을 하프 에칭하고 있다. 그러나, 뱅크(B)와 회로 배선막(73)의 양쪽을 하프 에칭하는 것은 필수는 아니다. 뱅크(B)의 하프 에칭을 생략할 수도 있다.
뱅크(B)의 하프 에칭을 생략하는 경우에는 회로 배선막(73)을 하프 에칭할 때에, 뱅크(B)의 상면도 동시에 처리함으로써 뱅크(B) 위에 돌출된 돌출부(74)나, 뱅크(B)위에 남은 배선 재료의 잔류물(76)을 제거한다.
(제 4 변형예)
상기 실시예에서는 확산 방지막(77)을 형성한 후, 제 2 하프 에칭 공정을 실시하고 있다. 그러나, 제 2 하프 에칭 공정을 실시하는 것은 필수는 아니다. 제 1 하프 에칭 공정에서, 뱅크(B)와 회로 배선막(73)의 단차를 확산 방지막(77)의 두께와 거의 동일해지도록 하프 에칭함으로써, 제 2 하프 에칭 공정을 생략할 수도 있다.
이 경우, 뱅크(B) 위에 확산 방지막(77)을 형성하는 재료의 잔류물이 남거나, 뱅크(B) 위에 확산 방지막(77)이 돌출되는 부분이 형성된다. 그러나, 확산 방지막(77)을 형성하는 재료는 회로 배선 및 뱅크(B)를 덮는 박막에 확산할 가능성은 매우 작으므로, 잔류물이나 돌출부가 회로 배선 및 뱅크(B)를 덮는 박막에 확산함으로써 회로 배선 및 뱅크(B)를 덮는 박막의 성능이 손상될 가능성은 매우 작다.
(제 5 변형예)
상기 실시예에서는, 본 발명의 회로 배선 형성 방법을 이용하여 게이트 배선(12)이나 게이트 전극(11) 등을 형성하는 예에 대해서 설명했지만, 본 발명의 회로 배선 형성 방법을 이용하여 소스 배선(16)이나 소스 전극(17)을 형성할 수도 있다. 소스 배선(16)이나 소스 전극(17)을 형성하는 경우도 게이트 배선(12)이나 게이트 전극(11)을 형성하는 경우와 동일한 효과를 얻을 수 있다.
(제 6 변형예)
또한, 상기 실시예에서는 뱅크(B) 사이에 형성된 오목부에 도전성 막을 형성 하여 배선 패턴을 형성했지만, 이것에 한정되지 않고, 다양한 막 패턴을 형성하는 데에 적용할 수 있다. 예를 들면, 액정 표시 장치에서 표시 화상을 컬러화하기 위해 사용되고 있는 컬러 필터에도 적용 가능하다. 이 컬러 필터는 기판에 대하여 R (적색), G(녹색), B(적색)의 잉크(액체 재료)를 액적으로서 소정 패턴으로 배치함으로써 형성할 수 있지만, 기판에 대하여 소정 패턴에 따른 뱅크를 형성하고, 이 뱅크에 잉크를 배치하여 컬러 필터를 형성함으로써 컬러 필터를 갖는 액정 표시 장 치를 제조할 수 있다.
컬러 필터를 형성한 후, 뱅크를 하프 에칭하여 컬러 필터와 뱅크를 대략 평탄하게 함으로써, 컬러 필터 및 뱅크 위에 형성하는 음극 막을 더욱 용이하게 형성할 수 있도록 할 수 있다. 또한, 대략 평탄하고, 두께가 균일한 음극 막을 형성할 수 있다.
본 발명에 의하면 뱅크와 배선 패턴의 단차를 줄임으로써 박막이 얇아지는 부분을 억제할 수 있고, 또한 뱅크의 일부를 삭제함으로써, 뱅크 위의 돌출된 배선 재료를 제거할 수 있다. 이렇게 함으로써, 박막이 얇아지는 것에 기인하여 배선 패턴이 박막에 의해 격리되어 있는 다른 박막층에 접촉하여 쇼트 등이 발생하는 것을 억제할 수 있다.

Claims (11)

  1. 기판 위의 소정의 영역에 액적(液滴) 토출법을 이용하여 배선 패턴을 형성하는 방법으로서,
    상기 기판 위의 상기 소정의 영역에 뱅크를 형성하는 스텝과,
    상기 뱅크로 둘러싸인 영역에 상기 배선 패턴의 재료를 포함하는 기능액을 토출하고, 상기 기능액을 건조시켜 상기 배선 패턴을 형성하는 스텝과,
    상기 뱅크의 높이와 상기 배선 패턴의 두께가 동일해지도록 상기 뱅크의 일부를 삭제하는 스텝을 갖는 것을 특징으로 하는 배선 패턴의 형성 방법.
  2. 기판 위의 소정의 영역에 액적 토출법을 이용하여 배선 패턴을 형성하는 방법으로서,
    상기 기판 위의 상기 소정의 영역을 둘러싸도록 뱅크를 형성하는 스텝과,
    상기 뱅크로 둘러싸인 영역에 제 1 기능액을 토출하고, 상기 제 1 기능액을 건조시켜 제 1 배선 패턴을 형성하는 스텝과,
    상기 제 1 배선 패턴 위에 제 2 기능액을 토출하고, 상기 제 2 기능액을 건조시켜 제 2 배선 패턴을 형성하는 스텝과,
    상기 뱅크의 높이와, 상기 제 1 배선 패턴과 상기 제 2 배선 패턴이 적층된 상기 배선 패턴의 두께가 동일해지도록 상기 뱅크의 일부를 삭제하는 스텝을 갖는 것을 특징으로 하는 배선 패턴의 형성 방법.
  3. 기판 위의 소정의 영역에 액적 토출법을 이용하여 배선 패턴을 형성하는 방법으로서,
    상기 기판 위의 상기 소정의 영역을 둘러싸도록 뱅크를 형성하는 스텝과,
    상기 뱅크로 둘러싸인 영역에 제 1 배선 패턴의 재료를 포함하는 제 1 기능액을 토출하고, 상기 제 1 기능액을 건조시켜 제 1 배선 패턴을 형성하는 스텝과,
    상기 뱅크의 두께가 상기 제 1 배선 패턴의 두께보다 커지도록 상기 뱅크의 일부 및 상기 제 1 배선 패턴의 일부를 삭제하는 스텝과,
    상기 제 1 배선 패턴 위에 상기 재료가 확산하는 것을 방지하는 확산 방지층을 형성하는 스텝과,
    상기 뱅크의 높이와, 상기 제 1 배선 패턴과 상기 확산 방지층이 적층된 상기 배선 패턴의 두께가 동일해지도록 상기 뱅크의 일부를 삭제하는 스텝을 갖는 것을 특징으로 하는 배선 패턴의 형성 방법.
  4. 기판 위의 소정의 영역에 액적 토출법을 이용하여 배선 패턴을 형성하는 방법으로서,
    상기 기판 위의 상기 소정의 영역을 둘러싸도록 뱅크를 형성하는 스텝과,
    상기 뱅크로 둘러싸인 영역에 제 1 배선 패턴의 재료를 포함하는 제 1 기능액을 토출하고, 상기 제 1 기능액을 건조시켜 제 1 배선 패턴을 형성하는 스텝과,
    상기 제 1 배선 패턴을 형성하는 스텝을 복수회(回) 행한 후에, 상기 뱅크의 두께가 상기 제 1 배선 패턴의 두께보다 커지도록 상기 뱅크의 일부 및 상기 제 1 배선 패턴의 일부를 삭제하는 스텝과,
    상기 제 1 배선 패턴 위에 상기 재료가 확산하는 것을 방지하는 확산 방지층을 형성하는 스텝과,
    상기 뱅크의 높이와, 상기 제 1 배선 패턴과 상기 확산 방지층이 적층된 상기 배선 패턴의 두께가 동일해지도록 상기 뱅크의 일부를 삭제하는 스텝을 갖는 것을 특징으로 하는 배선 패턴의 형성 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 뱅크의 일부를 삭제하는 방법은 하프 에칭으로 행하는 것을 특징으로 하는 배선 패턴의 형성 방법.
  6. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 뱅크를 형성하는 재료는 무기(無機) 수지인 배선 패턴의 형성 방법.
  7. 제 1 항 내지 제 4 항 중 어느 한 항에 기재된 배선 패턴의 형성 방법을 이용하여 배선 패턴이 형성된 반도체 장치.
  8. 제 7 항에 기재된 반도체 장치를 구비하는 전기 광학 장치.
  9. 제 8 항에 기재된 전기 광학 장치를 구비하는 전자 기기.
  10. 기판 위의 소정의 영역에 막 패턴을 형성하는 방법으로서,
    상기 기판 위의 상기 소정의 영역에 뱅크를 형성하는 스텝과,
    상기 뱅크로 둘러싸인 영역에 상기 막 패턴의 원료를 포함하는 기능액의 액적을 토출하는 스텝과,
    상기 기능액을 건조시켜 상기 막 패턴을 형성하는 스텝과,
    상기 뱅크의 높이와 상기 막 패턴의 두께가 동일해지도록 상기 뱅크의 일부를 삭제하는 스텝을 갖는 막 패턴 형성 방법.
  11. 기판 위의 소정의 영역에 액적 토출법을 이용하여 막 패턴을 형성하는 방법으로서,
    상기 기판 위의 상기 소정의 영역을 둘러싸도록 뱅크를 형성하는 스텝과,
    상기 뱅크로 둘러싸인 영역에 제 1 기능액을 토출하고, 상기 제 1 기능액을 건조시켜 제 1 막 패턴을 형성하는 스텝과,
    상기 제 1 막 패턴 위에 제 2 기능액을 토출하고, 상기 제 2 기능액을 건조시켜 제 2 막 패턴을 형성하는 스텝과,
    상기 뱅크의 높이와, 상기 제 1 막 패턴과 상기 제 2 막 패턴이 적층된 상기 막 패턴의 두께가 동일해지도록 상기 뱅크의 일부를 삭제하는 스텝을 갖는 것을 특징으로 하는 막 패턴 형성 방법.
KR1020050091072A 2004-10-27 2005-09-29 배선 패턴의 형성 방법, 막 패턴 형성 방법, 반도체 장치,전기 광학 장치 및 전자 기기 KR100703020B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004311854A JP3874003B2 (ja) 2004-10-27 2004-10-27 配線パターン形成方法、及び膜パターン形成方法
JPJP-P-2004-00311854 2004-10-27

Publications (2)

Publication Number Publication Date
KR20060051818A KR20060051818A (ko) 2006-05-19
KR100703020B1 true KR100703020B1 (ko) 2007-04-06

Family

ID=36206709

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050091072A KR100703020B1 (ko) 2004-10-27 2005-09-29 배선 패턴의 형성 방법, 막 패턴 형성 방법, 반도체 장치,전기 광학 장치 및 전자 기기

Country Status (5)

Country Link
US (1) US7622385B2 (ko)
JP (1) JP3874003B2 (ko)
KR (1) KR100703020B1 (ko)
CN (1) CN1770959A (ko)
TW (1) TWI303852B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4407673B2 (ja) 2006-07-10 2010-02-03 セイコーエプソン株式会社 バンク構造、電子回路、及び電子デバイスの製造方法、並びにパターン形成方法
KR100819876B1 (ko) * 2006-09-19 2008-04-07 삼성전기주식회사 합금배선기판 및 그 제조방법
JP4375450B2 (ja) 2007-07-11 2009-12-02 セイコーエプソン株式会社 光学補償素子の製造方法
JP2009076529A (ja) * 2007-09-19 2009-04-09 Seiko Epson Corp パターン形成方法、配線基板及び電子機器
CN102840474B (zh) * 2011-06-20 2015-04-01 罗姆股份有限公司 Led灯和led灯的制造方法
US20140010952A1 (en) * 2012-01-02 2014-01-09 Noam ROSENSTEIN Pcb repair of defective interconnects by deposition of conductive ink
US20140097003A1 (en) * 2012-10-05 2014-04-10 Tyco Electronics Amp Gmbh Electrical components and methods and systems of manufacturing electrical components
JP6085578B2 (ja) * 2014-03-11 2017-02-22 住友重機械工業株式会社 膜形成方法及び膜形成装置
WO2015193982A1 (ja) * 2014-06-18 2015-12-23 株式会社日立製作所 リチウムイオン電池およびその製造方法
US10114071B2 (en) 2016-04-26 2018-10-30 International Business Machines Corporation Testing mechanism for a proximity fail probability of defects across integrated chips
DE102019106546A1 (de) * 2019-03-14 2020-09-17 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung von optoelektronischen halbleiterbauteilen und optoelektronisches halbleiterbauteil

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040023758A (ko) * 2002-09-11 2004-03-18 세이코 엡슨 가부시키가이샤 액적 토출 장치 및 방법, 성막 장치 및 성막 방법,디바이스 제조 방법 및 전자 기기
KR20040030304A (ko) * 2002-10-01 2004-04-09 세이코 엡슨 가부시키가이샤 액적 토출 장치, 전기 광학 장치의 제조 방법, 전기 광학장치, 및 전자 기기

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02132831A (ja) 1988-11-14 1990-05-22 Casio Comput Co Ltd 配線形成基板面の平坦化方法
JPH056942A (ja) 1990-10-31 1993-01-14 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US5329695A (en) * 1992-09-01 1994-07-19 Rogers Corporation Method of manufacturing a multilayer circuit board
JP3453803B2 (ja) * 1993-06-15 2003-10-06 株式会社日立製作所 電子回路基板の配線修正方法およびその装置
JPH08250590A (ja) 1995-03-14 1996-09-27 Sony Corp スタックドコンタクトの形成方法
US5587342A (en) * 1995-04-03 1996-12-24 Motorola, Inc. Method of forming an electrical interconnect
DE69629864T2 (de) * 1995-04-03 2004-07-15 Canon K.K. Verfahren zur Herstellung einer elektronenemittierende Vorrichtung, einer Elektronenquelle und eines Bilderzeugungsgerätes
JP3228181B2 (ja) 1997-05-12 2001-11-12 ヤマハ株式会社 平坦配線形成法
JPH1195024A (ja) * 1997-09-22 1999-04-09 Asahi Glass Co Ltd カラーフィルタ付き基板の製造方法及びそれを用いた液晶表示素子
CN1293784C (zh) 1998-03-17 2007-01-03 精工爱普生株式会社 薄膜构图衬底、薄膜形成方法和薄膜元件
JP4741045B2 (ja) 1998-03-25 2011-08-03 セイコーエプソン株式会社 電気回路、その製造方法および電気回路製造装置
CN100375310C (zh) * 1999-12-21 2008-03-12 造型逻辑有限公司 喷墨制作的集成电路
JP4682475B2 (ja) * 2001-08-01 2011-05-11 凸版印刷株式会社 表示装置用カラーフィルタの製造方法
JP2003139935A (ja) * 2001-11-02 2003-05-14 Toppan Printing Co Ltd 平面表示装置用多色画素構成物
JP2003273111A (ja) 2002-03-14 2003-09-26 Seiko Epson Corp 成膜方法及びその方法を用いて製造したデバイス、並びにデバイスの製造方法
JP2003317945A (ja) 2002-04-19 2003-11-07 Seiko Epson Corp デバイスの製造方法、デバイス、及び電子機器
US7109107B2 (en) * 2003-08-08 2006-09-19 University Of Delaware Method for creating flip-chip conductive-polymer bumps using photolithography and polishing
US7202155B2 (en) * 2003-08-15 2007-04-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing wiring and method for manufacturing semiconductor device
JP4689159B2 (ja) * 2003-10-28 2011-05-25 株式会社半導体エネルギー研究所 液滴吐出システム
US8796583B2 (en) * 2004-09-17 2014-08-05 Eastman Kodak Company Method of forming a structured surface using ablatable radiation sensitive material

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040023758A (ko) * 2002-09-11 2004-03-18 세이코 엡슨 가부시키가이샤 액적 토출 장치 및 방법, 성막 장치 및 성막 방법,디바이스 제조 방법 및 전자 기기
KR20040030304A (ko) * 2002-10-01 2004-04-09 세이코 엡슨 가부시키가이샤 액적 토출 장치, 전기 광학 장치의 제조 방법, 전기 광학장치, 및 전자 기기

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
1020040023758 *
1020040030304 *

Also Published As

Publication number Publication date
TW200629430A (en) 2006-08-16
KR20060051818A (ko) 2006-05-19
US7622385B2 (en) 2009-11-24
TWI303852B (en) 2008-12-01
CN1770959A (zh) 2006-05-10
JP3874003B2 (ja) 2007-01-31
JP2006128239A (ja) 2006-05-18
US20060088998A1 (en) 2006-04-27

Similar Documents

Publication Publication Date Title
KR100703020B1 (ko) 배선 패턴의 형성 방법, 막 패턴 형성 방법, 반도체 장치,전기 광학 장치 및 전자 기기
KR100619486B1 (ko) 박막 패턴의 형성 방법 및 디바이스의 제조 방법
KR100690547B1 (ko) 박막 패턴의 형성 방법 및 디바이스의 제조 방법, 전기광학 장치 및 전자 기기
KR100606948B1 (ko) 박막 패턴의 형성 방법 및 디바이스의 제조 방법, 전기광학 장치 및 전자 기기
KR100753954B1 (ko) 배선 패턴의 형성 방법, 디바이스의 제조 방법, 및디바이스
KR100767909B1 (ko) 막 패턴의 형성 방법, 장치 및 그 제조 방법, 전기 광학장치 및 전자기기
KR100626911B1 (ko) 막 패턴 형성 방법, 디바이스의 제조 방법, 전기 광학장치, 전자 기기, 및 액티브 매트릭스 기판의 제조 방법
KR100728149B1 (ko) 박막 패턴 기판, 디바이스의 제조 방법, 전기 광학 장치 및전자 기기
KR100671813B1 (ko) 박막 패턴 형성 방법, 반도체 장치, 전기 광학 장치, 및전자 기기
KR100735951B1 (ko) 막 패턴의 형성 방법 및 장치의 제조 방법
KR20060089660A (ko) 막 패턴의 형성 방법, 장치 및 그 제조 방법, 전기 광학장치, 및 전자기기
JP2005013985A (ja) 膜パターン形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器、アクティブマトリクス基板の製造方法、アクティブマトリクス基板
KR100733057B1 (ko) 패턴 형성 방법, 배선 형성 방법, 반도체 장치, ｔｆｔ디바이스, 전기 광학 장치 및 전자 기기
KR100669934B1 (ko) 배선 패턴 형성 방법, 디바이스의 제조 방법, 디바이스,전기 광학 장치 및 전자 기기
KR100733058B1 (ko) 박막 패턴 형성 기판, 디바이스의 제조 방법, 전기 광학장치 및 전자 기기
JP2008098550A (ja) 膜パターンの形成方法
JP2004337780A (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP2008093620A (ja) 膜パターンの形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130304

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150302

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160309

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170302

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190306

Year of fee payment: 13