KR100733057B1 - 패턴 형성 방법, 배선 형성 방법, 반도체 장치, tft디바이스, 전기 광학 장치 및 전자 기기 - Google Patents

패턴 형성 방법, 배선 형성 방법, 반도체 장치, tft디바이스, 전기 광학 장치 및 전자 기기 Download PDF

Info

Publication number
KR100733057B1
KR100733057B1 KR1020050095577A KR20050095577A KR100733057B1 KR 100733057 B1 KR100733057 B1 KR 100733057B1 KR 1020050095577 A KR1020050095577 A KR 1020050095577A KR 20050095577 A KR20050095577 A KR 20050095577A KR 100733057 B1 KR100733057 B1 KR 100733057B1
Authority
KR
South Korea
Prior art keywords
region
layer
gate
functional liquid
forming
Prior art date
Application number
KR1020050095577A
Other languages
English (en)
Other versions
KR20060052185A (ko
Inventor
가츠유키 모리야
도시미츠 히라이
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20060052185A publication Critical patent/KR20060052185A/ko
Application granted granted Critical
Publication of KR100733057B1 publication Critical patent/KR100733057B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1292Multistep manufacturing methods using liquid deposition, e.g. printing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)

Abstract

본 발명은 기판의 표면에 배선으로 이루어지는 미세한 패턴을 형성할 수 있는 패턴 형성 방법, 배선 형성 방법, 반도체 장치, TFT 디바이스, 전기 광학 장치 및 전자 기기를 제공한다. 액적 토출 장치(40)를 이용하여 형성하는 TFT(1)의 게이트 배선(3) 및 게이트 전극(5)은 Mn으로 이루어지는 게이트 중간층(10)과, Ag로 이루어지는 게이트 도전층(11)과, Ni로 이루어지는 게이트 피복층(12)을 갖는다. 배선의 형성 공정은 TFT 기판(2)과의 밀착성을 갖고, 또한 게이트 도전층(11)을 형성하는 액적(32)에 대하여 친액성을 갖는 중간층을 설치하기 위해서 게이트 배선 영역(3a) 및 게이트 전극 영역(5a)에 대하여 중간층 형성 기능액의 액적(31)을 토출하는 공정과, 게이트 중간층(10)에 겹쳐서 게이트 도전층(11)을 형성하기 위해서 게이트 배선 영역(3a)에 대하여 액적(32)을 토출하는 공정과, 액적(32)을 게이트 중간층(10)과의 친액성에 의해 게이트 전극 영역(5a)에 자기 유동시키는 공정을 갖는 것을 특징으로 한다.
TFT 기판, 게이트 배선, 게이트 배선 영역, 게이트 전극, 소스 전극, 게이트 절연막, 게이트 중간층, 액적 토출 장치, 액적 토출 헤드, 토출 노즐

Description

패턴 형성 방법, 배선 형성 방법, 반도체 장치, TFT 디바이스, 전기 광학 장치 및 전자 기기{METHOD OF FORMING A PATTERN, METHOD OF FORMING WIRING, SEMICONDUCTOR DEVICE, TFT DEVICE, ELECTRO-OPTIC DEVICE, AND ELECTRONIC INSTRUMENT}
도 1은 TFT가 형성되는 TFT 기판의 개략 구성을 나타내는 평면도.
도 2는 TFT의 구성을 나타내는 단면도.
도 3은 배선 패턴의 형성 방법을 나타내는 흐름도.
도 4는 게이트 배선 및 게이트 전극의 제조 공정을 단면으로 순차적으로 나타내는 공정도.
도 5는 게이트 배선 및 게이트 전극의 제조 공정을 평면으로 순차적으로 나타내는 공정도.
도 6은 게이트 전극의 게이트 피복층의 형성 방법을 나타내는 단면도.
도 7은 액적 토출 장치의 구성을 나타내는 사시도.
도 8은 피에조 방식에 의한 기능액의 토출 원리를 나타내는 단면도.
도 9는 플라즈마 처리 장치의 구성을 나타내는 단면도.
도 10은 액정 표시 장치를 대향 기판측에서 본 평면도.
도 11은 도 10의 액정 표시 장치의 H-H'를 따른 단면도.
도 12는 액정 표시 장치의 복수의 화소에서의 소자, 배선 등의 등가 회로도.
도 13은 전자 기기의 일례인 휴대전화, 휴대형 정보 처리 장치, 손목 시계의 사시도.
도면의 주요 부분에 대한 부호의 설명
1…TFT 디바이스로서의 TFT 2…TFT 기판
3…게이트 배선 3a…게이트 배선 영역
4…소스 배선 5…게이트 전극
5a…게이트 전극 영역 6…소스 전극
7…드레인 전극 8…화소 전극
9…1층째 뱅크 10…게이트 중간층
11…게이트 도전층 12…게이트 피복층
13…게이트 절연층 14…2층째 뱅크
31…중간층 형성 기능액의 액적 32…도전성 기능액의 액적
33…피복층 형성 기능액의 액적 34…저부(底部)
40…액적 토출 장치 41…액적 토출 헤드
55…토출 노즐 60…플라즈마 처리 장치
100…전기 광학 장치로서의 액정 표시 장치
600…전자 기기로서의 휴대전화 700…전자 기기로서의 PC
800…전자기기로서의 전자시계
본 발명은 액적 토출 방식에 의해 미세한 패턴을 형성하는 패턴 형성 방법, 배선 형성 방법, 반도체 장치, TFT 디바이스, 전기 광학 장치 및 전자 기기에 관한 것이다.
종래, 액적 토출 방식에 의해 기판의 표면에 대하여 밀착성을 갖고, 또한 세선화(細線化)된 배선을 형성하는 방법으로서, 특허문헌 1에 개시되어 있는 방법이 있다. 이 방법에 의하면, 기판에 도전성 기능액을 토출하여 배선을 형성하기 전에, 먼저 기판의 표면을 발액화 처리한다. 이어서, 기판의 표면에 기판 및 도전성 기능액에 대하여 밀착성을 갖는 중간층을 형성하기 위한 재료액을 토출한다. 재료액은 기판이 발액성 때문에 토출 후의 퍼짐을 억제할 수 있고, 세선(細線)의 형성이 가능하다. 이렇게 하여 형성된 중간층 상에 도전성 기능액을 토출하면, 기판과의 밀착성이 좋은 세선의 배선을 형성할 수 있다.
[특허문헌 1] 일본국 공개특허 특개2003-315813호 공보
그러나, 종래의 기술에서는, 기판의 발액성에 의해 재료액의 퍼짐을 억제하여, 배선의 세선화를 꾀하고 있다. 그 때문에, 한층 더 세선화를 꾀하기 위해서 기판의 발액성을 높이면, 재료액과 기판의 밀착성이 저하된다. 또한, 기판의 발액성에 의한 배선의 형성은 세선화에 한계가 있는 동시에, 배선 폭의 편차를 억제한 형성이 곤란하다.
그래서, 본 발명은 상기 과제를 감안하여 이루어져 있고, 기판의 표면에 배선으로 이루어지는 보다 미세한 패턴을 형성할 수 있는 패턴 형성 방법, 배선 형성 방법, 반도체 장치, TFT 디바이스, 전기 광학 장치 및 전자 기기를 제공하는 것을 목적으로 한다.
본 발명의 패턴 형성 방법은 액적 토출 장치를 사용하여 기능액의 액적을 토출하는 방법에 의해 기판 표면에 기능층의 패턴을 형성하는 패턴 형성 방법으로서, 상기 패턴이 형성되는 패턴 영역은 경계층에 의해 테두리지어져 있고, 제 1 영역과, 상기 제 1 영역에 연속하여 상기 제 1 영역보다 좁은 폭을 갖는 제 2 영역을 갖고 있고, 상기 제 1 영역 및 상기 제 2 영역에, 상기 기판과의 밀착성을 갖는 동시에 상기 기능액에 대하여 친액성을 갖는 중간층을 형성하는 공정과, 상기 제 1 영역에 대하여 상기 기능액의 액적을 토출하는 공정과, 상기 제 1 영역에 토출된 상기 기능액의 액적을 상기 중간층과의 친액성에 의해 상기 제 2 영역에 자기 유동시키는 공정을 갖는 것을 특징으로 한다.
이 패턴 형성 방법에 의하면, 기판 표면에 경계층에 의해 형성되어 있는 제 1 영역과, 제 1 영역에 연속하여 제 1 영역보다 폭이 좁은 제 2 영역에 기능층을 형성하기 위해서, 먼저 기판과의 밀착성을 갖고, 또한 기능층을 형성하는 기능액에 대하여 친액성을 갖는 중간층을 형성한다. 다음으로, 액적 토출 장치를 사용하여, 중간층에 겹쳐져, 기능액의 액적을 제 2 영역에 연속하는 제 1 영역 부분에 대해서만 토출하고, 제 2 영역에는 기능액을 토출하지 않는다. 제 1 영역에 토출된 기능 액의 액적은 중간층과의 친액성에 의해 제 1 영역으로부터 제 2 영역에 젖어 퍼진다. 따라서, 제 2 영역에 기능액의 액적을 토출하지 않고, 가는 폭의 제 2 영역에 기능액을 자기 유동시켜 기능층을 형성할 수 있다. 이와 같이, 제 2 영역과 같은 좁은 폭을 갖고, 제 2 영역의 폭보다 작은 액적의 토출이 곤란한 영역에 대하여, 직접 액적을 토출하지 않고 기능층을 형성할 수 있는 유효한 패턴 형성 방법이다. 통상, 제 2 영역에 큰 직경의 기능액의 액적을 토출하면, 경계층에 액적이 걸쳐져 기능액의 잔사가 발생하기 쉽다. 이러한 기능액의 잔사는 다른 층에 확산하여 기능 불량 등을 발생시키는 경우가 있어, 잔사라도 소정의 영역이외에 남지 않도록 할 필요가 있다. 본 발명의 패턴 형성 방법은 이러한 경우에 유효한 기능층의 형성 방법이다. 한편, 중간층은 기능층과의 밀착성 및 친액성을 고려하면 되고, 확산 등이 발생하지 않는 재료를 선택할 수 있고, 경계층에 잔사가 남아도 기능 등에의 영향이 없다. 따라서, 여러 형성 방법을 적용할 수 있다.
본 발명의 배선 형성 방법은 액적 토출 장치를 사용하여 기능액의 액적을 토출하는 방법에 의해, 기판 표면에 도전성 기능액에 의해 형성되는 도전층을 포함하는 배선을 형성하는 배선 형성 방법으로서, 상기 배선이 형성되는 영역은 경계층에 의해 테두리지어져 있고, 제 1 영역과, 상기 제 1 영역에 연속하여 상기 제 1 영역보다 좁은 폭을 갖는 제 2 영역을 갖고 있고, 상기 제 1 영역 및 상기 제 2 영역에, 상기 기판과의 밀착성을 갖는 동시에 상기 도전성 기능액에 대하여 친액성을 갖는 중간층을 형성하는 공정과, 상기 제 1 영역에 대하여 상기 도전성 기능액의 액적을 토출하는 공정과, 상기 제 1 영역에 토출된 상기 도전성 기능액의 액적을 상기 중간층과의 친액성에 의해 상기 제 2 영역에 자기 유동시키는 공정과, 상기 도전층의 전면(全面)을 덮도록 피복층을 형성하는 공정을 갖는 것을 특징으로 한다. 또한, 바람직한 상기 중간층을 형성하는 공정은 상기 기판과의 밀착성을 갖는 동시에 상기 도전성 기능액에 대하여 친액성을 갖는 중간층 형성 기능액의 액적을 상기 제 1 영역 및 상기 제 2 영역에 대하여 토출하는 공정이고, 바람직한 상기 피복층을 형성하는 공정은 상기 제 1 영역에 대하여 피복층 형성 기능액의 액적을 토출하는 공정과, 상기 제 1 영역에 토출된 상기 피복층 형성 기능액의 액적을 상기 도전층과의 친액성에 의해 상기 제 2 영역에 자기 유동시키는 공정을 갖는 것을 특징으로 한다.
이 배선 형성 방법에 의하면, 기판 표면에 경계층에 의해 형성되어 있는 제 1 영역과, 제 1 영역에 연속하여 제 1 영역보다 폭이 좁은 제 2 영역에 도전성의 도전층을 포함하는 배선을 형성하기 위하여, 먼저 기판과의 밀착성을 갖고, 또한 도전층을 형성하는 도전성 기능액에 대하여 친액성을 갖는 중간층을 형성한다. 중간층은 기판 표면의 제 1 영역 및 제 2 영역에 액적 토출 장치에 의해 중간층 형성 기능액의 액적을 토출하여 형성되는 것이 바람직하다. 다음으로, 중간층에 겹쳐져 도전성 기능액의 액적을 제 2 영역에 연속하는 제 1 영역 부분에 대하여 토출하고, 제 2 영역에는 도전성 기능액을 토출하지 않는다. 제 1 영역에 토출된 도전성 기능액의 액적은 중간층과의 친액성에 의해 제 2 영역에 젖어 퍼진다. 제 2 영역에 도전성 기능액의 액적을 토출하지 않고, 가는 폭의 제 2 영역에 액적을 자기 유동시켜 도전층을 형성할 수 있다. 이와 같이, 제 2 영역과 같은 좁은 폭을 갖고, 제 2 영역의 폭보다 작은 액적의 토출이 곤란한 영역에 대하여, 직접 액적을 토출하지 않고 도전층을 형성할 수 있는 배선 형성 방법이다. 그리고, 도전층에 더 겹쳐져 피복층을 형성하는 바람직한 방법으로서, 도전층과의 밀착성을 갖고, 또한 도전층에 대하여 친액성을 갖는 피복층 형성 기능액의 액적을 액적 토출 장치에 의해 토출한다. 피복층 형성 기능액의 액적은 도전성 기능액의 액적과 마찬가지로, 제 2 영역에 연속하는 제 1 영역 부분에 대하여 토출된다. 이 때, 제 2 영역에는 피복층 형성 기능액이 토출되지 않지만, 제 1 영역에 토출된 피복층 형성 기능액의 액적은 도전층과의 친액성에 의해 제 2 영역에도 젖어 퍼져 피복층을 형성한다. 이와 같이, 도전층과 마찬가지로 피복층을 형성할 수 있다. 통상, 제 2 영역에 큰 직경의 도전성 기능액의 액적을 토출하면, 경계층에 액적이 걸쳐져 도전성 기능액의 잔사가 발생하기 쉽다. 이러한 도전성의 잔사는 다른 층에 확산되어 기능 불량 등을 발생시키는 경우가 있어, 잔사라도 소정의 영역이외에 남지 않도록 할 필요가 있다. 한편, 중간층은 도전성을 고려하지 않고 확산 등을 발생시키지 않는 재료를 선택할 수 있고, 경계층에 잔사가 남아도 기능 등에의 영향이 없다. 또한, 피복층이 도전층을 덮음으로써 도전층의 보호 및 도전층의 확산 방지가 더욱 도모된다.
이 경우, 상기 중간층에 대한 상기 도전성 기능액의 액적의 접촉각 및 상기 도전층에 대한 상기 피복층 형성 기능액의 액적의 접촉각은 각각 20도 이하인 것이 바람직하다.
이 구성에 의하면, 도전성 기능액 및 피복층 형성 기능액은 제 1 영역에만 토출되어, 토출 후에 각각 중간층 및 도전층 위를 젖어 퍼져 제 2 영역까지 퍼진 다. 도전성 기능액 및 피복층 형성 기능액이 제 1 영역으로부터 제 2 영역까지 확실히 젖어 퍼지기 위해서는, 각각의 중간층 및 도전층에 대한 접촉각이 20도 이하이면 된다. 이러한 조합을 선택함으로써, 액적의 토출이 곤란한 가는 영역에 대해서도, 소정 영역에만 중간층 및 피복층을 형성할 수 있다.
이 경우, 상기 액적에 대하여 상기 기판은 친액성을 갖고, 상기 경계층은 발액성을 갖는 것이 바람직하다.
이 구성에 의하면, 특히 중간층을 형성할 때에, 중간층 형성 기능액의 액적이 경계층의 부분에 걸쳐서 토출된 경우에도, 액적은 기판의 친액성에 의해 기반측에 이끌려져서, 경계층의 발액성에 의해 경계층에 잔사로서 남기 어려워진다.
이 경우, 상기 중간층 형성 기능액의 액적은 망간 또는 망간의 합금의 미립자를 함유하고 있는 것이 바람직하다.
이 구성에 의하면, 중간층 형성 기능액의 액적은 망간 또는 망간의 합금의 미립자를 함유하고 있다. 망간 또는 망간의 합금에 의해 형성되는 중간층은 기판에 사용되는 글라스 등과의 밀착성을 갖고, 또한 도전성 기능액의 액적에 대하여 친액성을 갖는 특성을 갖는다. 도전성 기능액의 액적은 중간층에 토출되면, 중간층과의 친액성에 의해 중간층의 표면을 넓게 젖어 퍼지게 할 수 있고, 중간층과 밀착성이 좋은 도전층을 형성한다. 이와 같이, 망간 또는 망간의 합금은 기판에 대하여 밀착성이 떨어지는 도전층이라도, 기판 표면에 간접적으로 밀착성 좋게 형성하기 위한 중간층으로서 적합하다. 또한, 망간 또는 망간의 합금은 소위 캡 메탈로서의 특성을 갖고, 기판 표면의 다소의 잔사 등을 캐핑하여 잔사에 의한 기판 불 량을 방지할 수 있다.
이 경우, 상기 도전성 재료액의 액적은 은 또는 은의 합금의 미립자를 함유하고 있는 것이 바람직하다.
이 구성에 의하면, 도전층을 형성하는 도전 재료로서, 은 또는 은의 합금을 이용한다. 은 또는 은의 합금의 미립자를 함유하는 액적은 액의 취급 및 액적 토출이 용이하고, 또한 비교적 저온에서 소성 등이 가능하기 때문에, 액적 토출법을 이용하여 도전층을 형성하는데 바람직한 재료이다.
이 경우, 상기 피복층 형성 기능액의 액적은 니켈 또는 니켈의 합금의 미립자를 함유하고 있는 것이 바람직하다.
이 구성에 의하면, 도전층을 형성하는 은 또는 은의 합금은 도전층에 접촉하여 형성되는 질화 실리콘(SiN) 등의 재료와 확산 등의 반응을 발생하는 경우가 있다. 이러한 반응을 방지하기 위하여, 도전층을 덮도록 피복층을 형성한다. 피복층은 특성이 안정한 니켈 또는 니켈의 합금에 의해 형성되는 것이 바람직하다.
이 경우, 상기 액적은 상기 액적 토출 장치로부터 각각 토출된 후, 적어도 건조 또는 소성되어 각각 해당하는 중간층, 도전층, 피복층을 형성하는 것이 바람직하다.
이 구성에 의하면, 액적 토출 장치로부터 토출된 액적은 토출된 기판, 중간층 또는 도전층의 표면에서 각각 액상의 층을 이루고, 이들 액상의 층을 건조, 소성의 양 공정 또는 어느 한쪽을 실시하여 중간층, 도전층, 피복층을 형성한다. 구체적으로는, 액상의 층으로부터 망간, 은 니켈 또는 그들 합금의 미립자를 분산하 는 분산매를 제거하고, 망간, 은 니켈 또는 그들 합금인 중간층, 도전층, 피복층을 형성한다.
본 발명의 반도체 장치는 본 발명의 배선 형성 방법으로 형성된 배선을 갖는 것을 특징으로 한다.
이 반도체 장치에 의하면, 본 발명의 배선 형성 방법에 의한 배선을 사용함으로써, 보다 소형화, 고밀도화가 도모되어, 콤팩트하고 고성능인 반도체 장치를 제공할 수 있다.
본 발명의 TFT 디바이스는 본 발명의 배선 형성 방법을 이용하여 형성되고, 상기 TFT 디바이스의 게이트 배선 영역은 상기 제 1 영역이며, 게이트 전극 영역은 상기 제 2 영역인 것을 특징으로 한다.
이 TFT 디바이스에 의하면, TFT 디바이스의 게이트 배선과 게이트 전극이 형성되는 각 영역은 각각 본 발명의 배선 형성 방법에 의해 형성되는 제 1 영역과 제 2 영역에 상당한다. 폭이 좁은 게이트 전극은 제 2 영역에 중간층, 도전층, 피복층의 3층으로 이루어지는 배선을 형성하는 방법과 같은 방법으로 TFT 기판의 표면에 형성된다. 따라서, TFT 디바이스의 게이트 전극이 미소폭이라도, 중간층, 도전층, 피복층을 게이트 전극에 효율적으로 형성할 수 있다.
본 발명의 전기 광학 장치는 본 발명의 배선 형성 방법에 의해 형성된 배선, 반도체 장치 또는 TFT 디바이스를 사용한 것을 특징으로 한다.
이 전기 광학 장치에 의하면, 본 발명의 배선 형성 방법에 의해 형성된 미세한 배선 및 고밀도인 반도체 장치를 사용하여 고정밀한 설치가 가능하다. 또한, TFT 디바이스에 배선 형성 방법을 적용하면, 폭이 좁은 게이트 전극을 용이하게 형성할 수 있다. 이들 미세한 배선, 반도체 장치 및 TFT 디바이스를 사용한 전기 광학 장치는 기반과의 밀착성을 가져 배선 불량이 생기기 어렵고, 또한 소형화가 가능하다. 또한, 전기 광학 장치로서는, 액정 표시 장치 등을 들 수 있다.
본 발명의 전자 기기는 본 발명의 전기 광학 장치를 탑재한 것을 특징으로 한다.
이 전자 기기에 의하면, 신뢰성이 높은 배선, 반도체 장치 및 TFT 디바이스로 구성되는 전기 광학 장치를 탑재하고 있고, 고품질의 전자 기기를 제공할 수 있다. 전자 기기로서는, 휴대전화, PC(퍼스널 컴퓨터), 전자시계 등을 들 수 있다.
(실시예)
이하, 본 발명을 구체화한 실시예에 대하여 도면을 사용하여 설명한다. 본 실시예에서는, 반도체 장치로서의 TFT(Thin Film Transistor: 박막 트랜지스터) 디바이스의 제조에서의 배선 형성을 예로 설명한다. 이 경우, 배선의 패턴 형성은 액적 토출법에 의해 액적 토출 헤드로부터 패턴 형성용 도전성 기능액(기능액) 등의 액적을 토출하여 기판 상에 형성된다.
도 1은 TFT(TFT 디바이스)가 형성되는 TFT 기판의 개략 구성을 나타내는 평면도이다. 도 1에 도시된 바와 같이, TFT(1)를 갖는 TFT 기판(2)의 표면에는 배선의 패턴인 게이트 배선(3)과, 소스 배선(4)이 각각 그리드와 같이 배치되어 있다. 게이트 배선(3)은 X축 방향으로 연장하여 형성되어 있고, 그 측부에서 Y축 방향으로 연장되도록 게이트 전극(5)이 형성되어 있다. 또한, 게이트 전극(5)은 막다른 골목 형상으로 되어 있고, 그 폭(W1)은 게이트 배선(3)의 폭(W2)보다도 좁아져 있다. 또한, Y축 방향으로 연장되도록 형성된 소스 배선(4)의 측부로부터 X축 방향으로 연장되는 소스 전극(6)이 막다른 골목 형상으로 형성되어 있다. 소스 전극(6)은 그 일부가 게이트 전극(5)과 평면적으로 겹치도록 형성되어 있다. 또한, 게이트 전극(5)의 폭(W1)의 중심을 지나는 Y축선에 대하여 소스 전극(6)과 대칭으로 드레인 전극(7)이 형성되고, 드레인 전극(7)에 전기적으로 접속되어 화소 전극(8)이 형성되어 있다. 이러한 구성의 배선 중, 특히 게이트 배선(3)과 연속하는 미소한 폭(W1)의 게이트 전극(5)이 본 실시예의 배선 형성 방법으로 효과적으로 형성된다.
다음으로, TFT(1)의 구성에 관하여 설명한다. 도 2는 TFT의 구성을 나타내는 단면도이다. 도 2는 도 1에서의 TFT(1)의 A-A' 단면이고, TFT 기판(2)의 표면에 게이트 전극(5)과, 소스 배선(4)과, 소스 전극(6)과, 드레인 전극(7)과, 화소 전극(8)이 적층되어 있는 부분을 나타내고 있다.
TFT(1)의 구성은 먼저 TFT 기판(2)의 표면에 형성되어 있는 1층째 뱅크(경계층)(9)와, 1층째 뱅크(9)에 의해 형성되어 있는 막다른 골목 형상의 홈부에 설치되어 있는 게이트 전극(5)을 갖는다. 게이트 전극(5)은 Mn(망간) 또는 Mn의 합금으로 이루어지는 게이트 중간층(10)과, Ag(은) 또는 Ag의 합금으로 이루어져 신호를 전달하는 게이트 도전층(11)과, Ni(니켈) 또는 Ni의 합금으로 이루어지는 게이트 피복층(12)을 갖는다. 게이트 전극(5)의 각층은 각각 게이트 배선(3)과 연속하여 형성되어 있다. 그리고, 게이트 전극(5) 및 1층째 뱅크(9) 위를 덮어 게이트 절연 층(13)이 형성되어 있다. 게이트 절연층(13)은 질화 실리콘(SiN)으로 이루어진다. 이후의 기재에서는, Mn, Ag 및 Ni의 표기는 각각의 합금을 포함한 의미를 갖는다.
게이트 중간층(10)을 형성하는 Mn은 TFT 기판(2) 및 게이트 도전층(11)을 형성하는 Ag와의 밀착성을 갖고, 또한 Ag를 함유하는 액적에 대하여 친액성을 갖는다. 따라서, 액적 토출법에 의해 토출되는 Ag를 함유하는 액적은 게이트 중간층(10)과의 친액성에 의해 게이트 중간층(10)의 면을 덮도록 젖어 퍼지기 쉽다. 마찬가지로, 게이트 피복층(12)을 형성하는 Ni를 함유하는 액적은 게이트 도전층(11)과의 친액성에 의해 게이트 도전층(11)의 면을 덮도록 젖어 퍼진다. 또한, 게이트 중간층(10)을 형성하는 Mn은 게이트 도전층(11), 게이트 피복층(12) 및 게이트 절연층(13)과 확산 등을 하지 않고, 확산 등에 기인하는 TFT(1)의 기능 저하를 발생시키는 경우가 없다.
한편, 게이트 도전층(11)을 형성하는 Ag는 SiN과 확산한다. 그 때문에, SiN으로 형성되어 있는 게이트 절연층(13)과 게이트 도전층(11)을 격리할 목적으로 게이트 피복층(12)이 형성되어 있다. 게이트 도전층(11)에 Ag를 사용하면 게이트 피복층(12)이 필요해지지만, Ag를 함유하는 액적은 비교적 저온에서 소성 등을 할 수 있고, 또한 액의 취급 및 액적 토출이 용이하기 때문에, 액적 토출법을 이용하여 게이트 도전층(11)을 형성하는 경우에는 바람직한 재료이다.
또한, TFT(1)는 게이트 절연층(13) 상에 형성되어 있는 2층째 뱅크(14)와, 2층째 뱅크(14)에 의해 형성되어 있는 홈부에 게이트 절연층(13)을 통해서 게이트 전극(5)의 위치와 대향하도록 형성되어 있는 비정질(amorphous) 실리콘의 박막으로 이루어지는 반도체층(15)과, 반도체층(15) 상에 소정의 간극을 갖고서 형성되어 있는 n+형 비정질 실리콘의 박막으로 이루어지는 접합층(16a, 16b)을 갖는다.
반도체층(15) 및 접합층(16a, 16b)은 각각 CVD(Chemical Vapor Deposition: 증착)에 의해 설치되고, 증착 후, 포토리소그래피법으로 패턴 형성된다. 게이트 절연층(13)도 CVD에 의해 형성된다. 또한, 접합층(16a)은 소스 전극(6)이 설치되는 부분에 위치하고, 접합층(16b)은 드레인 전극(7)이 설치되는 부분에 위치한다. 또한, 게이트 전극(5)의 위치와 대향하는 반도체층(15)은 채널 영역으로 불린다.
또한, TFT(1)은 채널 영역을 피하여 접합층(16a, 16b) 및 게이트 절연층(13)을 순차적으로 덮는 Ni로 이루어지는 제 1 소스 박막층(17a) 및 제 1 드레인 박막층(17b)과, Ag로 이루어지는 제 2 소스 박막층(18a) 및 제 2 드레인 박막층(18b)과, Ni로 이루어지는 제 3 소스 박막층(19a) 및 제 3 드레인 박막층(19b)을 갖는다. 제 1 소스 박막층(17a), 제 2 소스 박막층(18a) 및 제 3 소스 박막층(19a)은 접합층(16a) 위를 덮어 X축의 정방향으로 연재하여 소스 전극(6)을 구성하고, 또한 연속하여 소스 배선(4)을 구성한다. 또한, 제 1 드레인 박막층(17b), 제 2 드레인 박막층(18b) 및 제 3 드레인 박막층(19b)은 접합층(16b) 위를 덮어 X축의 부방향으로 연재하여 드레인 전극(7)을 구성한다. 그리고, TFT(1)은 소스 배선(4), 소스 전극(6), 채널 영역 및 드레인 전극(7)을 덮는 소스 절연층(20)과, 제 2 드레인 박막층(18b)으로부터 소스 절연층(20)의 상면까지를 관통하는 도전 홀(21)을 갖는다.
제 1 소스 박막층(17a), 제 2 소스 박막층(18a) 및 제 3 소스 박막층(19a)은 액적 토출법에 의해 각각 Ni, Ag, Ni를 함유하는 액적을 토출하고, 토출 후에 건 조, 소성함으로써 형성된다. 그 때, 채널 영역에 채널 뱅크(22)를 형성함으로써, 채널 영역에 액적이 도포되는 것을 방지한다. 마찬가지로 하여, 제 1 드레인 박막층(17b), 제 2 드레인 박막층(18b) 및 제 3 드레인 박막층(19b)도 형성된다. 그 후, 채널 뱅크(22)를 제거하고, 소스 배선(4), 소스 전극(6), 채널 영역 및 드레인 전극(7)을 덮는 소스 절연층(20)을 형성한다. 소스 절연층(20)의 상면은 2층째 뱅크(14)의 상면과 단일 면의 상태이다. 소스 절연층(20)을 형성할 때에, 제 2 드레인 박막층(18b)에 화소 전극(8)이 도통하기 위한 도전 홀(21)을 형성한다.
그리고, TFT(1)는 2층째 뱅크(14)및 소스 절연층(20) 상에 ITO(Indium Tin Oxide: 인듐 주석 산화물)로 이루어지는 화소 전극(8)을 갖는다. 이 화소 전극(8)은 ITO로 충전된 도전 홀(21)을 통해서 드레인 전극(7)의 제 2 드레인 박막층(18b)과 도통되어 있다. 화소 전극(8)은 CVD와 포토리소그래피법에 의해 소정의 패턴으로 형성된다.
다음으로, 본 발명의 배선 형성 방법(패턴 형성 방법)에 대하여 도 3, 도 4, 도 5 및 도 6을 이용하여 설명한다. 도 3은 배선의 패턴 형성 방법을 나타내는 플로차트이다. 본 실시예에 따른 게이트 배선(3) 및 게이트 전극(5)의 형성 방법은 상술한 배선의 패턴 형성용의 각 액적을 기판 상에 배치하고, 기판 상에 배선의 패턴을 형성하는 것이다. 형성 방법은 기판 상에 배선의 패턴에 따른 뱅크를 돌출 설치하는 뱅크 형성 공정(공정 1)과, 기판에 친액성을 부여하는 친액화 처리 공정(공정 2)과, 뱅크에 발액성을 부여하는 발액화 처리 공정(공정 3)과, 발액성을 부여한 뱅크간에 중간층을 형성하는 중간층 형성 기능액의 액적을 배치하는 중간층 재 료 배치 공정(공정 4)과, 배치된 액적의 액체 성분의 적어도 일부를 제거하는 중간 건조 공정(공정 5) 및 소성 공정(공정 6)을 갖고 있다. 또한, 중간층에 겹쳐서 도전층을 형성하는 도전성 기능액의 액적을 배치하는 도전층 재료 배치 공정(공정 7)과, 배치된 액적의 액체 성분의 적어도 일부를 제거하는 중간 건조 공정(공정 8) 및 소성 공정(공정 9)과, 도전층에 겹쳐서 피복층을 형성하는 피복층 형성 기능액의 액적을 배치하는 피복층 재료 배치 공정(공정 10)과, 배치된 액적의 액체 성분의 적어도 일부를 제거하는 중간 건조 공정(공정 11) 및 소성 공정(공정 12)을 갖고 있다.
이하, 공정마다 상세하게 설명한다. 설명에 이용하는 도 4는 게이트 배선 및 게이트 전극의 제조 공정을 단면으로 순차적으로 나타내는 공정도, 도 5는 게이트 배선 및 게이트 전극의 제조 공정을 평면으로 순차적으로 나타내는 공정도, 도 6은 게이트 전극의 게이트 피복층의 형성 방법을 나타내는 단면도이다. 도 4의 (a), (b), (c), (d)의 각 단면도와, 도 5의 (a), (b), (c), (d)의 각 평면도는 동일한 상태 때를 단면과 평면으로 각각 나타내고 있는 도면이다. 또한, 본 실시예에서는 TFT 기판(2)으로서 글라스 기판을 사용된다. 각 공정의 설명은 게이트 중간층(10)의 형성을 예로 설명한다.
<뱅크 형성 공정(공정 1)>
먼저, TFT 기판(2)에 대하여, 표면 개질 처리로서 HMDS 처리가 실시된다. HMDS 처리는 헥사메틸디실라잔((CH3)3SiNHSi(CH3)3)을 증기 형태로 하여 도포하는 방 법이다. 이것에 의해, 1층째 뱅크(9)와 TFT 기판(2)의 밀착성을 향상시킬 수 있다.
1층째 뱅크(9)는 경계 부재로서 기능하는 부재이며, 포토리소그래피법이나 인쇄법 등, 임의의 방법으로 행할 수 있다. 예를 들면, 포토리소그래피법을 사용하는 경우에는, 스핀 코팅, 스프레이 코팅, 롤 코팅, 다이 코팅, 딥(dip) 코팅 등의 소정의 방법으로, HMDS 처리된 TFT 기판(2) 상에 1층째 뱅크(9)의 높이에 맞춰서 유기계 감광성 재료를 도포하고, 그 위에 레지스트층을 도포한다. 그리고, 1층째 뱅크(9)의 형상에 맞춰서 마스크를 실시하고, 레지스트를 노광·현상함으로써 1층째 뱅크(9)의 형상에 맞춘 레지스트를 남긴다. 최후에 에칭하여 마스크이외의 부분의 유기계 감광성 재료를 제거한다. 또한, 하층이 무기물로 상층이 유기물로 구성된 2층 이상으로 1층째 뱅크(9)를 형성해도 된다. 이것에 의해, 도 4의 (a)의 단면도에 도시된 바와 같이, 게이트 배선(3) 및 게이트 전극(5)의 형성 예정 영역인 게이트 배선 영역(3a) 및 게이트 전극 영역(5a)의 주변을 둘러싸도록 1층째 뱅크(9)가 돌출 설치된다. 도 5의 (a)는 도 4의 (a)의 부분의 평면도이다. B-B'의 단면이 도 4의 (a)로 표시되어 있다.
1층째 뱅크(9)를 형성하는 유기 재료로서는, 각 액적에 대하여 발액성을 나타내는 재료로도 되고, 후술하는 바와 같이, 플라즈마 처리에 의한 발액화(불소화)가 가능하여, TFT 기판(2)과의 밀착성이 좋고, 포토리소그래피에 의한 패터닝이 용이한 절연 유기 재료로도 된다. 예를 들면, 아크릴 수지, 폴리이미드 수지, 올레핀 수지, 페놀 수지, 멜라민 수지 등의 고분자 재료를 이용하는 것이 가능하다. 또는, 무기 골격(실록산 결합)을 주 체인으로 유기기를 가진 재료로도 된다.
TFT 기판(2) 상에 1층째 뱅크(9)가 형성되면, 불산 처리가 실시된다. 불산 처리는 예를 들면 2.5% 불산 수용액으로 에칭을 실시함으로써, HMDS 처리에 의한 층을 제거하는 처리이다. 불산 처리에서는, 1층째 뱅크(9)가 마스크로서 기능하고, 도 4의 (a)에 도시된 바와 같이 1층째 뱅크(9) 사이에 형성된 홈부의 저부(34)에 있는 유기물인 HMDS의 층이 제거되어, TFT 기판(2)이 노출된다.
<친액화 처리 공정(공정 2)>
다음으로, 1층째 뱅크(9) 사이의 저부(34)(TFT 기판(2)의 노출부)에 친액성을 부여하는 친액화 처리 공정이 행해진다. 친액화 처리 공정으로서는, 자외선을 조사하는 자외선(UV) 조사 처리나 대기 분위기 중에서 산소를 처리 가스로 하는 O2 플라즈마 처리 등을 선택할 수 있다. 여기에서는 O2 플라즈마 처리를 실시한다.
O2 플라즈마 처리는 TFT 기판(2)에 대하여 플라즈마 방전 전극으로부터 플라즈마 상태의 산소를 조사한다. O2 플라즈마 처리 조건의 일례로서, 예를 들면 플라즈마 파워가 50∼1000W, 산소 가스 유량이 50∼100mL/min, 플라즈마 방전 전극에 대한 TFT 기판(2)의 상대 이동 속도가 0.5∼10mm/sec, 기판 온도가 70∼90℃이다.
그리고, TFT 기판(2)이 글라스 기판인 경우, 그 표면은 게이트 중간층(10)을 형성하는 중간층 형성 기능액에 대하여 친액성을 갖고 있지만, 본 실시예와 같이 O2 플라즈마 처리나 자외선 조사 처리를 실시함으로써 1층째 뱅크(9) 사이에서 노출하 는 TFT 기판(2)의 표면(저부(34))의 친액성을 더 높일 수 있다. 여기에서, 저부(34)의 중간층 형성 기능액에 대한 접촉각이 20도 이하가 되도록, O2 플라즈마 처리나 자외선 조사 처리가 행해지는 것이 바람직하다.
또한, 여기에서는, 불산 처리를 행함으로써 HMDS의 층을 제거하도록 설명했지만, O2 플라즈마 처리 또는 자외선 조사 처리에 의해 저부(34)의 HMDS의 층을 충분히 제거하면, 불산 처리는 행하지 않아도 된다. 또한, 여기에서는, 친액화 처리로서 O2 플라즈마 처리 또는 자외선 조사 처리 중 어느 한쪽을 행하도록 설명했지만, O2 플라즈마 처리와 자외선 조사 처리를 조합시켜도 된다.
<발액화 처리 공정(공정 3)>
계속하여, 1층째 뱅크(9)에 대하여 발액화 처리를 행하고, 그 표면에 발액성을 부여한다. 발액화 처리로서는, 4불화 탄소(테트라플루오로메탄)를 처리 가스로 하는 플라즈마 처리법(CF4 플라즈마 처리법)을 채용한다. CF4 플라즈마 처리 조건은 예를 들면 플라즈마 파워가 50∼1000W, 4불화 탄소 가스 유량이 50∼100mL/min, 플라즈마 방전 전극에 대한 기체 반송 속도가 0.5∼10mm/sec, 기체 온도가 70∼90℃로 된다. 또한, 처리 가스로서는, 테트라플루오로메탄에 한하지 않고, 다른 플로오로카본계의 가스, 또는 SF6, SF5, CF3 등의 가스도 사용할 수 있다. CF4 플라즈마 처리에는, 후술하는 플라즈마 처리 장치를 사용할 수 있다.
이러한 발액화 처리를 행함으로써, 1층째 뱅크(9)에는, 1층째 뱅크(9)를 구 성하는 수지 중에 불소기가 도입되어, 높은 발액성이 부여된다. 또한, 상술한 친액화 처리로서의 O2 플라즈마 처리는 1층째 뱅크(9)의 형성 전에 행해도 되지만, 아크릴 수지나 폴리이미드 수지 등의 고분자 재료는 O2 플라즈마에 의한 사전 처리가 된 쪽이 보다 불소화(발액화)되기 쉽다는 성질이 있기 때문에, 1층째 뱅크(9)를 형성한 후에 O2 플라즈마 처리하는 것이 바람직하다.
또한, 1층째 뱅크(9)에 대한 발액화 처리에 의해, 앞서 친액화 처리한 1층째 뱅크(9) 사이의 TFT 기판(2)의 노출부(저부(34))에 대하여 다소의 영향이 있지만, 특히 TFT 기판(2)이 글라스 등으로 이루어지는 경우에는, 발액화 처리에 의한 불소기의 도입이 일어나지 않기 때문에, TFT 기판(2)의 저부(34)는 그 친액성, 즉 젖음성이 실질상 손상되는 경우는 없다.
<중간층 재료 배치 공정(공정 4)>
다음으로, 액적 토출 장치에 의한 액적 토출법을 이용하여, 게이트 배선(3) 및 게이트 전극(5)을 형성하는 3층의 배선 중, 최초로 게이트 중간층(10)을 형성한다. 게이트 중간층(10)의 형성은 먼저 Mn의 미립자를 함유하는 중간층 형성 기능액의 액적(31)이 TFT 기판(2) 상의 1층째 뱅크(9) 사이에 배치된다. 중간층 형성 기능액은 테트라데칸을 용매(분산매)로 하고 있다. 재료 배치 공정에서는, 도 4의 (b) 및 도 5의 (b)에 도시된 바와 같이 액적 토출 장치의 액적 토출 헤드(41)로부터 중간층 형성 기능액을 액적(31)의 상태로 하여 토출한다. 중간층 형성 기능액의 액적(31)의 크기는 게이트 배선 영역(3a)의 폭(W2)보다 작고 게이트 전극 영역 (5a)의 폭(W1)보다 크다.
액적(31)의 배치는 게이트 배선 영역(3a)에 일정한 간격(P)을 두고 액적(31)을 순차적으로 배치한다. 이 경우, 액적(31)이 토출되는 게이트 배선 영역(3a)은 1층째 뱅크(9)에 둘러싸여 있고, 액적(31)의 크기가 게이트 배선 영역(3a)의 폭(W2)보다 작기 때문에, 액적이 1층째 뱅크(9) 사이이외에 넓어지는 것을 저지할 수 있다.
한편, 게이트 전극 영역(5a)에 토출되는 액적(31)은 도 6의 (a)에 도시된 바와 같이 저부(34)를 향해 토출되고, 도 6의 (b)에 도시된 친액성을 갖는 저부(34)에 이끌려져서, 저부(34)에 젖어 퍼진다. 액적(31)은 게이트 전극 영역(5a)의 폭(W1)보다 크기 때문에, 액적(31)의 일부가 1층째 뱅크(9)의 상면에 멈춘다. 그러나, 1층째 뱅크(9)가 발액성을 갖기 때문에, 액적(31)은 친액성을 갖는 저부(34)에 보다 강하게 이끌려져서, 도 6의 (c)에 도시된 바와 같이 1층째 뱅크(9)에서 형성되는 홈부에 수용된다. Mn은 이미 기술한 바와 같이 SiN 등과 확산하지 않기 때문에, 1층째 뱅크(9) 상에 잔사로서 남아도 TFT(1)의 성능에 영향이 없다. 또한, Mn은 소위 캡 메탈로서의 기능도 있기 때문에, 1층째 뱅크(9)를 형성할 때에, 게이트 전극(5) 등에 남은 잔사를 제거하지 않고, 게이트 중간층(10)을 형성하는 것이 가능하다.
액체 재료인 중간층 형성 기능액은 Mn의 미립자를 분산매에 분산한 분산액으로 이루어진 것이다. 분산매의 Mn함유는 이 경우 약 1%이다. Mn의 미립자의 입경은 1nm이상 1.0㎛이하인 것이 바람직하다. 1.0㎛보다 크다면, 후에 상술하는 액적 토출 헤드(41)의 토출 노즐에 막힘이 발생할 우려가 있다.
분산매로서는, Mn의 미립자를 분산할 수 있는 것으로 응집을 일으키지 않는 것이면 특히 한정되지 않는다. 예를 들면, 물 이외에, 메탄올, 에탄올, 프로판올, 부탄올 등의 알코올류, n-헵탄, n-옥탄, 데칸, 도데칸, 테트라데칸, 톨루엔, 크실렌, 시멘, 듀렌, 인덴, 디펜텐, 테트라히드로나프탈렌, 데카히드로나프탈렌, 시클로헥실 벤젠 등의 탄화수소계 화합물, 또한 에틸렌글리콜디메틸에테르, 에틸렌글리콜디에티에테르, 에틸렌글리콜메틸에틸에테르, 디에틸렌글리콜디메틸에테르, 디에틸렌글리콜디에틸에테르, 디에틸렌글리콜메틸에틸에테르, 1,2-디메톡시에탄, 비스(2-메톡시에틸)에테르, p-디옥산 등의 에테르계 화합물, 또한 프로필렌카보네이트, γ-부티로락톤, N-메틸-2-피롤리돈, 디메틸포름아미드, 디메틸술폭시드, 시클로헥사논 등의 극성 화합물을 예시할 수 있다. 이들 중, 미립자의 분산성과 분산액의 안정성, 또한 액적 토출법에의 적용의 용이함의 점에서, 물, 알코올류, 탄화수소계 화합물, 에테르계 화합물이 바람직하고, 보다 바람직한 분산매로서는, 물, 탄화수소계 화합물을 들 수 있다. 본 실시예에서는, 건조가 이른 테트라데칸을 사용하고 있다.
상기 분산액의 표면 장력은 0.02N/m이상 0.07N/m이하의 범위내인 것이 바람직하다. 액적 토출법에 의해 중간층 형성 기능액을 토출할 때, 표면 장력이 0.02N/m미만이면, 중간층 형성 기능액의 노즐면에 대한 젖음성이 증대하기 때문에 비행 굴곡이 발생하기 쉬워지고, 0.07N/m을 넘으면, 노즐 선단에서의 메니스커스의 형상이 안정하지 않기 때문에, 토출량이나 토출 타이밍의 제어가 곤란해진다. 표 면 장력을 조정하기 위하여, 상기 분산액에는, 기판과의 접촉각을 크게 저하시키지 않는 범위에서, 불소계, 실리콘계, 비이온계 등의 표면 장력 조절제를 미량 첨가하면 된다. 비이온계 표면 장력 조절제는 중간층 형성 기능액의 기판에의 젖음성을 향상시켜, 막의 레벨링성을 개량하고, 막의 미세한 요철의 발생 등의 방지에 도움이 된다. 상기 표면 장력 조절제는 필요에 따라 알코올, 에테르, 에스테르, 케톤 등의 유기화합물을 포함해도 된다.
상기 분산액의 점도는 1mPa·s이상 50mPa·s이하인 것이 바람직하다. 액적 토출법을 이용하여, 중간층 형성 기능액을 액적(31)으로서 토출할 때, 점도가 1mPa·s보다 작은 경우에는 노즐 주변부가 중간층 형성 기능액의 유출에 의해 오염되기 쉽고, 또한 점도가 50mPa·s보다 큰 경우에는, 노즐 구멍에서의 막힘 빈도가 높아져, 원활한 액적(31)의 토출이 곤란해진다. 또한, 액적을 토출하는 분위기는 온도 60℃이하, 습도 80%이하로 설정되어 있는 것이 바람직하다. 이것에 의해, 액적 토출 헤드(41)의 토출 노즐이 막히지 않고, 보다 안정한 액적 토출을 행할 수 있다.
TFT 기판(2)으로서는, 글라스, 석영 유리, Si웨이퍼, 플라스틱 필름, 금속판, 세라믹 등 각종의 것을 사용할 수 있다. 또한, 이들 각종 소재 기판의 표면에 반도체막, 금속막, 유전체막, 유기막, 절연막 등이 하지층으로서 형성된 것도 포함한다.
<중간 건조 공정(공정 5)>
TFT 기판(2)에 액적(31)을 토출한 후, 분산매의 제거 및 막두께 확보를 위해, 필요에 따라 건조 처리를 한다. 건조 처리는 예를 들면 TFT 기판(2)을 가열하 는 통상의 핫 플레이트, 전기로 등에 의한 처리이외, 램프 어닐에 의해 행할 수도 있다. 램프 어닐에 사용하는 광의 광원으로서는, 특히 한정되지 않지만, 적외선 램프, 제논 램프, YAG 레이저, 아르곤 레이저, 탄산가스 레이저, 및 XeF, XeCl, XeBr, KrF, KrCl, ArF, ArCl 등의 엑시머레이저 등을 광원으로서 사용할 수 있다. 이들 광원은 일반적으로는, 출력 10W이상 5000W이하의 범위의 것이 이용되지만, 본 실시예에서는 100W이상 1000W이하의 범위로 충분하다.
<소성 공정(공정 6)>
게이트 중간층(10)에 토출된 중간층 형성 기능액의 건조 후의 건조막을 더 소성하여 게이트 중간층(10)을 얻는다. 구체적으로는, 중간층 형성 기능액의 건조막을 가열하고, 건조막에 포함되는 Mn의 미립자를 소성하여 고착화시킨다. 이 가열은 대기 중에서 행해지고, 필요에 따라 질소, 아르곤, 헬륨 등의 불활성 가스 분위기 중, 또는 수소 등의 환원 분위기 중에서 행해도 된다. 가열 공정의 처리 온도는 분산매의 비점(증기압), 분위기 가스의 종류나 압력, 게이트 중간층(10)에서의 Mn의 미립자의 분산성이나 산화성 등의 열적 거동, Mn의 미립자를 덮는 코팅재의 유무나 양, TFT 기판(2)의 내열 온도 등을 고려하여 적당하게 결정된다.
본 실시예의 소성 공정은 게이트 중간층(10)을 클린 오븐을 사용하여 대기 중에서 실온으로부터 200℃이하로 가열하는 것이 바람직하다. 여기에서는, 게이트 중간층(10)을 180℃로 60분간 소성(가열)했다. 표 1에, Mn을 함유한 게이트 중간층(10)을 소성 온도를 변화시켜 각각 소성한 경우에서, 도 4의 (c)에 도시된 다음 공정에서 게이트 중간층(10)에 토출되는 Ag를 함유한 도전성 기능액의 액적(32)의 착탄 직경과, 액적(32)의 게이트 중간층(10)에 대한 접촉각을 기재하고 있다. 소성 시간은 각각 60분이다. 표 1로부터, 접촉각은 2.2도에서 5도이고, Ag는 게이트 중간층(10) 위를 충분히 젖어 퍼지게 하여, 폭이 가는 게이트 전극 영역(5a)을 채운다. 여기에서, Ag가 젖어 퍼지기 위한 접촉각으로서는, 20도 이하의 조건을 만족시키면 된다는 지견이 얻어진다. 착탄 직경은 180℃의 경우가 가장 크고, 온도가 낮은 120℃가 작다고 하는 결과이다. 250℃에서는, 게이트 중간층(10)에 균열이 발생했다. 이 결과로부터, 소성 조건은 200℃이하가 바람직하고, 180℃에서의 소성이 가장 적합하다고 할 수 있다.
표 1
소성 온도(℃) 120 180 200 250
기능액 착탄 직경(㎛) 94 126 122 (104)
접촉각(도) 5 2.2 2.4 (3.7)
<도전층 재료 배치 공정(공정 7)>
다음으로, 게이트 중간층(10) 상에 Ag를 함유하는 게이트 도전층(11)을 형성한다. 게이트 도전층(11)을 형성하는 공정은 도 4의 (c) 및 도 5의 (c)에 도시된 바와 같이 게이트 중간층(10)에 액적 토출 헤드(41)로부터 Ag를 함유하는 도전성 기능액의 액적(32)을 토출한다. 액적(32)은 게이트 배선(3)을 형성하는 부분에 일정한 간격(P)을 두고 순차적으로 배치되어 있다. 게이트 중간층(10)의 형성과 달리, 게이트 전극 영역(5a)에는 액적(32)을 토출(송출)하지 않는다. 그 이유로서, Ag는 SiN 등과 확산하여 TFT(1)의 기능을 손상시키기 때문에, 가는 게이트 전극 영역(5a) 내에 확실히 Ag를 배치할 필요가 있다. 도 6의 중간층 형성액의 액적(31) 과 같이, 게이트 전극 영역(5a)에 Ag의 액적(32)을 토출하면, 1층째 뱅크(9) 상에 Ag의 잔사가 남고, SiN으로 이루어지는 게이트 절연층(13)에 Ag가 확산되어 버린다.
이러한 확산을 방지하고, 게이트 전극 영역(5a)의 세선화를 위해, 게이트 배선 영역(3a)에 토출되어 게이트 전극 영역(5a)에 바로 가까운 액적(32a)과, 게이트 중간층(10)의 강한 친액성을 이용하여, 도 5의 (c)에 도시된 바와 같이 액적(32)을 게이트 전극 영역(5a)의 방향으로 유동시킨다. 게이트 전극 영역(5a)은 폭이 좁기 때문에, 모세관 현상의 작용이 증가하고, 액적(32)은 게이트 전극 영역(5a)의 전체에 젖어 퍼진다. 따라서, 액적(32a)은 도 5의 (c)와 같이, 게이트 전극 영역(5a)과 게이트 배선 영역(3a)이 접속하는 위치에, 게이트 전극 영역(5a)의 폭(W1)의 중심선과 액적(32)의 중심이 일치하도록 정확히 토출되는 것이 바람직하다. 이와 같이, Ag를 함유하는 액적(32)과 강한 친액성을 갖는 Mn의 게이트 중간층(10)을 게이트 전극 영역(5a) 및 게이트 배선 영역(3a)에 형성함으로써, 게이트 전극 영역(5a)에 Ag를 함유하는 액적(32)을 직접 토출하지 않고, 게이트 전극 영역(5a)에 Ag로 이루어지는 게이트 도전층(11)을 형성할 수 있다. 게이트 전극 영역(5a)의 주변부의 1층째 뱅크(9)에 Ag의 잔사가 부착되는 경우도 없다.
<중간 건조 공정(공정 8), 소성 공정(공정 9)>
게이트 도전층(11)의 중간 건조 공정은 게이트 중간층(10)의 경우와 동일하지만, 소성 공정에 대하여 간단히 보충한다. 도전층 재료 배치 공정 후, 건조된 도전성 기능액의 액적(32)의 건조막은 도전성을 얻기 위하여 가열 처리를 행하여, 유기 은화합물의 유기분을 제거하고, Ag의 미립자를 잔류시킬 필요가 있다. 가열 처리는 보통 대기 중에서 행해지지만, 필요에 따라 질소, 아르곤, 헬륨 등의 불활성 가스 분위기 중, 또는 수소 등의 환원 분위기 중에서 행할 수도 있다. 가열 처리의 처리 온도는 분산매의 비점(증기압), 분위기 가스의 종류나 압력, 미립자의 분산성이나 산화성 등의 열적 거동, 코팅재의 유무나 양, 기재의 내열 온도 등을 고려하여 적당히 결정된다. 본 실시예에서는, 이미 형성되어 있는 게이트 중간층(10)에의 영향을 가미하여, 대기 중 클린 오븐에서 200℃에서 300분간의 소성 공정이 행해진다. 이것에 의해, 건조막은 미립자간의 전기적 접촉이 확보된 도전성의 게이트 도전층(11)이 된다.
소성 공정은 상기와 같은 가열 공정 대신에, 건조막에 자외광을 조사하는 조사 공정이라도 된다. 또한, 소성 공정은 상기와 같은 가열 공정과, 자외광을 조사하는 조사 공정을 조합시킨 공정이라도 된다.
<피복층 재료 배치 공정(공정 10)>
다음으로, 게이트 도전층(11) 상에 Ni를 함유하는 게이트 피복층(12)을 형성한다. 게이트 피복층(12)의 형성에 의해, 게이트 도전층(11)의 Ag의 강도 향상 및 보호와, Ag의 게이트 절연층(13)의 SiN과의 확산을 방지할 수 있다. 게이트 피복층(12)을 형성하는 공정은 도 4의 (d) 및 도 5의 (d)에 도시된 바와 같이 게이트 도전층(11)에 액적 토출 헤드(41)로부터 Ni를 함유하는 피복층 형성 기능액의 액적(33)을 토출한다. 액적(33)은 게이트 배선 영역(3a)에 일정한 간격(P)을 두고 순차적으로 배치되어, 게이트 도전층(11)의 형성과 마찬가지로 게이트 전극 영역(5a) 에는 액적(33)을 토출(송출)하지 않는다.
그러나, 게이트 도전층(11)의 Ag의 층은 Ni의 액적(33)에 대하여 접촉각이 20도 이하이다. 따라서, 게이트 배선 영역(3a)에 토출되어 게이트 전극 영역(5a)에 바로 가까운 액적(33a)과, 게이트 중간층(10)의 강한 친액성을 이용함으로써, 도 5의 (d)에 도시된 바와 같이 액적(33a)을 게이트 전극 영역(5a)의 방향으로 유동시킬 수 있다. 게이트 전극 영역(5a)은 폭이 좁기 때문에, 모세관 현상의 작용이 증가하고, 액적(33a)은 게이트 전극 영역(5a)의 전체에 젖어 퍼진다. 이와 같이, Ni의 액적(33)과 Ag의 게이트 도전층(11)의 친액성을 이용하여, 게이트 전극 영역(5a)에 Ni의 액적(33)을 직접 토출하지 않고, 게이트 전극 영역(5a)에 게이트 피복층(12)을 형성할 수 있다.
<중간 건조 공정(공정 11), 소성 공정(공정 12)>
게이트 피복층(12)을 형성하기 위한 피복층 형성 기능액의 건조 및 소성은 게이트 도전층(11)의 처리에 준하여 행한다.
이상과 같은 공정에 의해, 도 4의 (e)에 도시된 게이트 중간층(10), 게이트 도전층(11) 및 게이트 피복층(12)으로 이루어지는 게이트 배선(3) 및 게이트 전극(5)이 형성될 수 있다. 또한, 각층의 두께는 Ag의 게이트 도전층(11)이 약 0.7㎛, Mn의 게이트 중간층(10) 및 Ni의 게이트 피복층(12)이 모두 0.2㎛이다.
다음으로, 본 발명에 따른 디바이스를 제조할 때 이용되는 디바이스 제조 장치 에 관하여 설명한다. 이 디바이스 제조 장치로서는, 액적 토출 헤드(41)로부터 TFT 기판(2)에 대하여 액적을 토출함으로써 디바이스를 제조하는 액적 토출 장치( 잉크젯 장치)가 이용된다.
도 7은 액적 토출 장치의 구성을 나타내는 사시도이다. 액적 토출 장치(40)는 액적 토출 헤드(41)와, X축 방향 구동축(42)과, Y축 방향 가이드 축(43)과, 제어 장치(44)와, 스테이지(45)와, 클리닝 기구(46)와, 기대(47)와, 히터(48)를 구비하고 있다.
스테이지(45)는 이 액적 토출 장치(40)에 의해 기능액을 배치되는 TFT 기판(2)을 지지하는 것이며, TFT 기판(2)을 기준 위치에 고정하는 도시되지 않은 고정 기구를 구비하고 있다.
액적 토출 헤드(41)는 복수의 토출 노즐을 구비한 멀티 노즐형 액적 토출 헤드이며, 길이 방향과 X축 방향을 일치시키고 있다. 복수의 토출 노즐은 액적 토출 헤드(41)의 하면에 X축 방향으로 나란하고 일정한 간격으로 설치되어 있다. 액적 토출 헤드(41)의 토출 노즐로부터는, 스테이지(45)에 지지되어 있는 TFT 기판(2)에 대하여, 상술한 Mn, Ag, Ni의 미립자를 포함하는 액적이 토출된다.
X축 방향 구동축(42)에는 X축 방향 구동 모터(49)가 접속되어 있다. X축 방향 구동 모터(49)는 스텝핑(stepping) 모터 등이며, 제어 장치(44)로부터 X축 방향의 구동 신호가 공급되면, X축 방향 구동축(42)을 회전시킨다. X축 방향 구동축(42)이 회전하면, 액적 토출 헤드(41)는 X축 방향으로 이동한다.
Y축 방향 가이드 축(43)은 베이스(47)에 대하여 움직이지 않도록 고정되어 있다. 스테이지(45)는 Y축 방향 구동 모터(50)를 구비하고 있다. Y축 방향 구동 모터(50)는 스텝핑 모터 등이며, 제어장치(44)로부터 Y축 방향의 구동 신호가 공급 되면, 스테이지(45)를 Y축 방향으로 이동한다.
제어 장치(44)는 액적 토출 헤드(41)에 액적의 토출 제어용 전압을 공급한다. 또한, 제어 장치(44)는 X축 방향 구동 모터(49)에 대하여 액적 토출 헤드(41)의 X축 방향으로의 이동을 제어하는 구동 펄스 신호를 공급하는 동시에, Y축 방향 구동 모터(50)에 대하여 스테이지(45)의 Y축 방향으로의 이동을 제어하는 구동 펄스 신호를 공급한다.
클리닝 기구(46)는 액적 토출 헤드(41)를 클리닝 하는 것이며, 도면에 나타나 있지 않은 Y축 방향 구동 모터를 구비하고 있다. 이 Y축 방향 구동 모터의 구동에 의해, 클리닝 기구(46)는 Y축 방향 가이드 축(43)에 따라 이동한다. 클리닝 기구(46)의 이동도 제어 장치(44)에 의해 제어된다.
히터(48)는 여기에서는 램프 어닐에 의해 TFT 기판(2)을 열처리하는 수단이며, TFT 기판(2) 상에 도포된 액적에 포함되는 용매의 증발 및 건조를 행한다. 이 히터(48)의 전원의 투입 및 차단도 제어 장치(44)에 의해 제어된다.
액적 토출 장치(40)는 액적 토출 헤드(41)와 TFT 기판(2)을 지지하는 스테이지(45)를 상대적으로 주사하면서 TFT 기판(2)에 대하여 액적을 토출한다. 여기에서, 이하의 설명에 있어서는, Y축 방향을 주사 방향, Y축 방향과 직교하는 X축 방향을 비주사 방향이라고 한다. 따라서, 액적 토출 헤드(41)의 토출 노즐은 비주사 방향인 X축 방향으로 일정한 간격에서 나란히 설치되고 있다. 또한, 도 7에서는, 액적 토출 헤드(41)는 TFT 기판(2)의 진행 방향에 대하여 직각으로 배치되어 있지만, 액적 토출 헤드(41)의 각도를 조정하여, TFT 기판(2)의 진행 방향에 대하여 교 차 시키도록 하여도 좋다. 이렇게 하면, 액적 토출 헤드(41)의 각도를 조정함으로써 노즐 간의 피치를 조절할 수 있다. 또한 TFT 기판(2)과 노즐면과의 거리를 임의로 조절 가능하게 하여도 된다.
도 8은 피에조(piezo) 방식에 의한 액적의 토출 원리를 나타내는 단면도이다. 도 8에서, 액적이 되는 액체 재료를 수용하는 액체실(51)에 인접하여 피에조 소자(52)가 설치되어 있다. 액체실(51)에는, 액체 재료를 수용하는 재료 탱크를 포함하는 액체 재료 공급계(53)를 통하여 액체재료가 공급된다. 피에조 소자(52)는 구동 회로(54)에 접속되고 있고, 이 구동 회로(54)를 통하여 피에조 소자(52)에 전압을 인가하고, 피에조 소자(52)를 변형시킴으로써, 액체실(51)이 변형하고, 토출 노즐(55)로부터 액적이 토출된다. 이 경우, 인가 전압의 값을 변화시킴으로써 피에조 소자(52)의 왜곡량이 제어된다. 또한, 인가 전압의 주파수를 변화시킴으로써 피에조 소자(52)의 왜곡 속도가 제어된다. 피에조 방식에 의한 액적 토출은 재료에 열을 가하지 않기 때문에 , 재료의 조성에 영향을 끼치기 어렵다고 하는 이점을 갖는다.
여기에서, 액적 토출법의 그 밖의 토출 기술로서는, 대전제어 방식, 가압진동 방식, 전기기계변환 방식, 전기열변환 방식, 정전흡인 방식 등을 들 수 있다. 대전제어 방식은 토출하는 액체 재료에 대전 전극에서 전하를 부여하고, 편향 전극에서 재료의 비상 방향을 제어하여 토출 노즐로부터 토출시키는 것이다. 또한, 가압진동 방식은 재료에 30kg/cm2 정도의 초고압을 인가하여 노즐 선단측에 액체 재료 를 토출시키는 것이며, 제어 전압을 걸지 않을 경우에는 액체재료가 직진하여 토출 노즐로부터 토출되고, 제어 전압을 걸면 액체 재료 간에 정전(靜電)적인 반발이 일어나고, 액체 재료가 비산하여 토출 노즐로부터 토출되지 않는다. 또한, 전기기계변환 방식은 이미 설명한 피에조 방식이다.
또한, 전기열변환 방식은 액체 재료를 저장한 공간 내에 설치한 히터에 의해, 액체 재료를 급격하게 기화시켜서 버블(기포)을 발생시켜, 버블의 압력에 의해 공간 내의 액체 재료를 토출시키는 것이다. 정전흡인 방식은 액체 재료를 저장한 공간 내에 미소 압력을 가하고, 토출 노즐에 액체 재료의 메니스커스를 형성하고, 이 상태에서 정전 인력을 가한 후 액체 재료를 인출하는 것이다. 또한, 이밖에, 전장(電場)에 의한 유체의 점성 변화를 이용하는 방식이나, 방전 불꽃으로 블로(blow) 하는 방식 등의 기술도 적용 가능하다. 액적 토출법은 액체 재료의 사용에 낭비가 적고, 또한 원하는 위치에 원하는 양의 액체 재료의 액적을 정확하게 배치할 수 있다는 이점을 가진다. 또, 액적 토출법에 의해 토출되는 액적의 한 방울의 양은 예를 들면 1∼300 나노그램이다.
다음으로, 도 9는 플라즈마 처리 장치의 구성을 나타내는 단면도이다. 도 9에 나타내는 플라즈마 처리 장치는 교류 전원(61)에 접속된 전극(62)과, 접지 전극인 시료 테이블(60)을 갖고 있다. 시료 테이블(60)은 시료인 TFT 기판(2)을 지지하면서 Y축 방향으로 이동 가능하게 되어 있다. 전극(62)의 밑면에는, 이동 방향과 직교하는 X축 방향으로 연장하는 2개의 평행한 방전 발생부(63)가 돌출 설치되어 있는 동시에, 방전 발생부(63)를 둘러싸도록 유전체 부재(64)가 설치되어 있다. 유전체 부재(64)는 방전 발생부(63)의 이상 방전을 방지하는 것이다. 그리고, 유전체 부재(64)를 포함하는 전극(62)의 밑면은 대략 평면상으로 되고 있고, 방전 발생부(63) 및 유전체 부재(64)와 TFT 기판(2) 사이에는 작은 공간(방전갭)이 형성되도록 이루어져 있다. 또한, 전극(62)의 중앙에는 X축 방향으로 가늘고 길게 형성된 처리 가스 공급부의 일부를 구성하는 가스 분출구(65)가 설치되어 있다. 가스 분출구(65)는 전극 내부의 가스 통로(66) 및 중간 챔버(67)를 통하여 가스 도입구(68)에 접속되어 있다.
가스 통로(66)를 통하여 가스 분출구(65)로부터 분사된 처리 가스를 포함하는 소정의 가스는, 상기 공간 내부를 이동 방향(Y축 방향)의 전방 및 후방으로 나뉘어 흐르고, 유전체 부재(64)의 전단 및 후단으로부터 외부에 배기 된다. 이것과 동시에, 교류 전원(61)으로부터 전극(62)에 소정의 전압이 인가되어, 방전 발생부(63)와 시료 테이블(60) 사이에서 기체 방전이 발생한다. 그리고, 이 기체 방전에 의해 생성되는 플라즈마에서 상기 소정 가스의 여기 활성종이 생성되어, 방전 영역을 통과하는 TFT 기판(2)의 표면 전체가 연속적으로 처리된다.
본 실시예에서는 상기 소정 가스는, 처리 가스인 산소(O2)와, 대기압 근방의 압력 하에서 방전을 용이하게 개시시키고 또한 안정적으로 유지하기 위한 헬륨(He), 아르곤(Ar) 등의 희가스(rare gas)나 질소(N2) 등의 불활성 가스를 혼합한 것이다. 특히, 처리 가스로서 산소를 사용함으로써, 1층째 뱅크(9)의 저부에서의 뱅크 형성시의 유기물(레지스트나 HMDS) 잔사를 제거할 수 있다. 즉, 1층째 뱅크(9) 의 친액 처리 공정 전의 불산 처리에서는, 1층째 뱅크(9)의 저부의 HMDS(유기물)이 완전하게 제거되지 않는 경우가 있다. 또한, 1층째 뱅크(9)의 저부에 뱅크 형성시의 레지스트(유기물)가 남아 있을 경우도 있다. 여기에서, O2 플라즈마 처리를 행함으로써, 1층째 뱅크(9)의 저부의 잔사가 제거된다.
이하에서는, 본 발명의 전기 광학 장치의 일례인 액정 표시 장치에 관하여 설명한다. 도 10은 본 발명에 따른 액정 표시 장치에서, 액정 표시 장치를 대향 기판측에서 본 평면도이며, 도 11은 도 10의 액정 표시 장치의 H-H'를 따른 단면도이다. 또한, 도 12는 액정 표시 장치의 복수의 화소에서의 소자, 배선 등의 등가 회로도이다. 또, 이하의 설명에 이용한 각 도면에서는, 각 층이나 각 부재를 도면상에서 인식 가능한 정도의 크기로 하기 위하여, 각 층이나 각 부재마다 축척을 다르게 하고 있다.
도 10 및 도 11에서, 본 실시예의 액정 표시 장치(전기 광학 장치)(100)는 쌍을 이루는 TFT 기판(2)과 대향 기판(120)이 광경화성 밀봉재인 실재(152)에 의해 접착되고, 이 실 부재(152)에 의해 구획된 영역 내에 액정(150)이 봉입, 유지되어 있다. 실재(152)는 기판 면 내의 영역에서 닫힌 테두리 모양으로 형성되어 있다.
실재(152)의 형성 영역의 내측의 영역에는 차광성 재료로 이루어지는 주변 커버(153)가 형성되어 있다. 실재(152)의 외측 영역에는, 데이터선 구동 회로(101) 및 실장 단자(102)가 TFT 기판(2)의 1변을 따라 형성되어 있고, 이 1변에 인접하는 2변을 따라 주사선 구동 회로(104)가 형성되어 있다. TFT 기판(2)의 남은 1변에는, 화상 표시 영역의 양측에 설치된 주사선 구동 회로(104) 사이를 접속하기 위한 복수의 배선(105)이 설치되어 있다. 또한, 대향 기판(120)의 코너부의 적어도 1개소에서는, TFT 기판(2)과 대향 기판(120) 사이에서 전기적 도통을 취하기 위한 기판간 도통재(106)가 배열 설치되어 있다.
또한, 데이터선 구동 회로(101) 및 주사선 구동 회로(104)를 TFT 기판(2) 위에 형성하는 대신에, 예를 들면 구동용 LSI가 실장된 TAB(Tape Automated Bonding)기판과 TFT 기판(2)의 주변부에 형성된 단자군을 이방성 도전막을 통하여 전기적 및 기계적으로 접속하도록 하여도 좋다. 또, 액정 표시 장치(100)에서는, 사용하는 액정(150)의 종류, 즉, TN(Twisted Nematic) 모드, STN(Super Twisted Nematic) 모드 등의 동작 모드나, 노멀리 화이트(Normally white) 모드/노멀리 블랙(Normally black) 별로, 위상차판, 편광판 등이 소정의 방향으로 배치되지만, 여기에서는 도시를 생략한다. 또한, 액정 표시 장치(100)를 컬러 표시용으로서 구성할 경우에는, 대향 기판(120)에서, TFT 기판(2)의 각 화소 전극(8)에 대향하는 영역에, 예를 들면 빨강(R), 초록(G), 파랑(B)의 컬러 필터를 그 보호막과 함께 형성한다.
이러한 구조를 갖는 액정 표시 장치(100)의 화상표시 영역에서는, 도 12에 도시된 바와 같이 복수의 화소(100a)가 매트릭스 형상으로 구성되어 있는 동시에, 이들 화소(100a) 각각에는, 화소 스위칭용 TFT(스위칭 소자)(1)가 형성되어 있고, 화소 신호(S1, S2, …, Sn)를 공급하는 데이터 선(160a)이 TFT(1)의 소스에 전기적으로 접속되어 있다. 데이터 선(160a)에 기입하는 화소 신호(S1, S2, …, Sn)는 이 순서로 선(線) 순차로 공급하여도 되고, 서로 인접하는 복수의 데이터 선(160a)끼리에 대하여, 그룹마다 공급하도록 하여도 된다. 또한, TFT(1)의 게이트에는 주사선(130a, 130b)이 전기적으로 접속되고 있고, 소정의 타이밍에서, 주사선(130a)에 펄스식으로 주사 신호(G1, G2, …, Gm)를 이 순서로 선 순차로 인가하도록 구성되어 있다.
화소 전극(8)은 TFT(1)의 드레인에 전기적으로 접속되고 있고, 스위칭 소자인 TFT(1)를 일정 기간만 온(On) 상태로 함으로써, 데이터 선(160a)으로부터 공급되는 화소 신호(S1, S2, …, Sn)를 각 화소에 소정의 타이밍에서 기입한다. 이렇게 하여 화소 전극(8)을 통하여 액정(150)에 기입된 소정 레벨의 화소 신호(S1, S2, …, Sn)는 도 11에 도시된 대향 기판(120)의 대향 전극(121) 사이에서 일정 기간 유지된다. 또, 유지된 화소 신호(S1, S2, …, Sn)가 링크(link) 하는 것을 방지하기 위하여, 화소 전극(8)과 대향 전극(121) 사이에 형성되는 액정 용량과 병렬로 축적 용량(170)이 부가되어 있다. 예를 들면, 화소 전극(8)의 전압은 소스 전압이 인가된 시간보다도 긴 시간, 축적 용량(170)에 의해 유지된다. 이에 따라, 전하의 유지 특성은 개선되어, 콘트라스트비가 높은 액정 표시 장치(100)를 실현시킬 수 있다.
또한, 상기 실시예에서는 TFT(1)를 액정 표시 장치(100)의 구동을 위한 스위칭소자로서 이용하는 구성으로 하였지만, 액정 표시 장치 이외에도, 예를 들면, 유기 EL(일렉트로루미네선스) 표시 디바이스에 응용이 가능하다. 유기 EL 표시 디바이스는, 형광성의 무기 및 유기 화합물을 포함하는 박막을 음극과 양극 사이에 삽 입한 구성을 갖고, 상기 박막에 전자 및 정공(홀)을 주입하여 여기시킴으로써 여기자(엑시톤)을 생성시켜, 이 엑시톤이 재결합할 때의 광의 방출(형광·인광)을 이용하여 발광시키는 소자이다. 그리고, 상기 TFT(1)를 갖는 기판 상에, 유기 EL 표시 소자에 이용할 수 있는 형광성 재료 중, 빨강, 초록 및 청색의 각 발광색을 띠는 재료 즉, 발광층 형성 재료 및 정공주입/전자수송층을 형성하는 액체 재료를 액적으로 하여 각각을 패터닝함으로써 자발광 풀 컬러 EL 디바이스를 제조할 수 있다. 본 발명에서의 디바이스(전기 광학 장치)의 범위에는 이러한 유기 EL 디바이스도 포함한다.
또한, 본 발명에 따른 디바이스(전기 광학 장치)로서는, 상기 이외에, PDP(플라즈마 디스플레이 패널)이나, 기판상에 형성된 소 면적의 박막에 막 면에 평행하게 전류를 흘리는 함으로써, 전자 방출이 생기는 현상을 이용하는 표면 전도형 전자 방출 소자(FED(Field Emission Display)나 SED(Surface-conduction Electron-Emitter Display)) 등에도 적용 가능하다.
다음으로, 본 발명의 전자기기의 구체적인 예에 관하여 설명한다. 도 13의 (a)는 휴대전화의 일례를 나타낸 사시도이다. 도 13의 (a)에서, 600은 휴대전화 본체를 지시하고, 601은 상기 실시예의 액정 표시 장치를 구비한 액정 표시부를 나타내고 있다. 도 13의 (b)는 워드프로세서, PC(퍼스널 컴퓨터) 등의 휴대형 정보 처리 장치의 일례를 나타낸 사시도이다. 도 13의 (b)에서, 700은 PC, 701은 키보드 등의 입력부, 703은 정보 처리부, 702는 상기 실시예의 액정 표시 장치를 구비한 액정 표시부를 나타내고 있다. 도 13의 (c)는 손목 시계형 전자기기의 일례를 나타낸 사시도이다. 도 13의 (c)에서, 800은 전자시계를 나타내고, 801은 상기 실시예의 액정 표시 장치를 구비한 액정 표시부를 나타내고 있다. 도 13의 (a) 내지 (c)에 도시된 전자 기기는 상기 실시예의 액정 표시 장치를 구비한 것이며, 양호하게 세선(細線)화 된 배선의 패턴을 갖고 있다. 또한, 본 실시예의 전자 기기는 액정 장치를 구비하는 것이라고 했지만, 유기 일렉트로루미네선스 표시 장치, 플라즈마형 표시 장치 등, 다른 전기 광학 장치를 구비한 전자 기기로 할 수도 있다. 전자 기기로서, 또한 전자 사전, 휴대 게임기, 전자 계산기, 소형 텔레비전, 내비게이션 장치, POS 단말 등을 들 수 있다.
또한, 본 발명은 상기 실시예에 한정되는 것이 아니고, 다음과 같은 변형예를 들 수 있다.
(변형예 1)
중간층 재료 배치 공정에 있어서, Mn의 게이트 중간층(10)을 게이트 전극 영역(5a) 및 게이트 배선 영역(3a)의 전면(全面)에 형성하지 않고, 게이트 전극 영역(5a) 전면과, 게이트 전극 영역(5a)에 바로 근접한 액적(32a)이 배치되는 게이트 배선 영역(3a)의 일부분에만, Mn의 게이트 중간층(10)을 형성해도 좋다. 게이트 중간층(10)의 형성 시간을 단축할 수 있다.
(변형예 2)
배선의 주요부인 게이트 도전층(11)을 액적 토출 장치(40)에 의해 형성하고, 다른 게이트 중간층(10) 및 게이트 피복층(12)을 기존 방법의 CVD에 의해 형성해도 좋다. 이렇게 하면, 기존 방법도 병행하여 활용할 수 있다.
(변형예 3)
액적(31, 32, 33)의 배치 간격(P)은 일정한 간격에 한정되지 않고, 간격(P)을 띄우지 않고 배치하여도 좋다. 게이트 중간층(10), 게이트 도전층(11), 게이트 피복층(12)의 기능을 유지하고, 각 층의 두께를 조정할 수 있다.
이하, 실시예의 효과에 대하여 정리하여 기재한다.
(1) TFT(1)의 게이트 배선 영역(3a)과 연속하는 미소 폭의 게이트 전극 영역(5a)에, 배선의 주요부인 Ag의 게이트 도전층(11)을 형성하기 위하여, Ag를 함유하는 도전성 기능액의 액적(32)과 친액성을 갖는 Mn으로 이루어지는 게이트 중간층(10)을, 게이트 도전층(11)의 하지(下地)로 하여 형성한다. 다음에, 게이트 배선 영역(3a)의 게이트 전극 영역(5a) 근방에 액적(32)을 액적 토출 장치(40)에 의해 토출한다. 액적(32)은 게이트 중간층(10)과의 친액성에 의해 게이트 전극 영역(5a)에 자기(自己) 유동하여, 게이트 도전층(11)을 형성한다. 이와 같이, 게이트 전극 영역(5a)의 폭보다 작은 액적(32)의 토출이 곤란한 미소폭의 게이트 전극 영역(5a)에 대하여, 게이트 전극 영역(5a)에 직접 액적(32)을 토출하지 않고, 게이트 도전층(11)을 형성할 수 있다. 따라서, 게이트 전극 영역(5a)의 주변에, 게이트 절연층(13)으로 확산하기 쉬운 Ag의 잔사를 생기게 하는 일이 없다.
(2) 동일하게, 게이트 도전층(11)의 형성에 준하여, 게이트 도전층(11)에 겹쳐서, 게이트 배선 영역(3a)에 Ni를 함유하는 피복층 형성 기능액의 액적(33)을 토출한다. 액적(33)을 게이트 전극 영역(5a)에 자기 유동시켜서, 게이트 전극 영역 (5a)에 게이트 피복층(12)을 형성한다. 게이트 전극 영역(5a)의 폭보다 작은 액적(33)의 토출이 곤란한 미소폭의 게이트 전극 영역(5a)에 대하여, 게이트 전극 영역(5a)에 직접 액적(33)을 토출하지 않고 게이트 피복층(12)을 형성할 수 있다.
(3) TFT 기판(2)의 표면인 1층째 뱅크(9) 사이의 저부(34)가 친액성을 갖고, 1층째 뱅크(9) 자체가 발액성을 갖고 있기 때문에, Mn을 함유하고 게이트 전극 영역(5a)의 폭(W1)보다 큰 직경의 액적(31)이라도, 게이트 전극 영역(5a)를 형성하는 1층째 뱅크(9) 상에 남아있지 않고, 저부(34)에 강하게 이끌려서, 1층째 뱅크(9) 사이에 수용된다. 이렇게 하여, 게이트 전극 영역(5a)에 Mn의 게이트 중간층(10)을 형성할 수 있다. Mn은 1층째 뱅크(9)에 잔사로서 남아도 확산 등의 반응을 하지 않고, 따라서 직접 게이트 전극 영역(5a)에 액적(31)을 토출할 수 있다.
(4) 게이트 도전층(11)을 형성하는 도전성 기능액으로서, 은 또는 은의 합금을 함유하는 도전성 기능액을 이용한다. 은 또는 은의 합금의 미립자를 함유하는 도전성 기능액은 액의 취급 및 액적 토출이 용이하고, 또한 비교적 저온에서 소성 등이 가능하기 때문에, 액적 토출법을 이용한 도전층의 형성시에는, 바람직한 재료이다.
(5) 게이트 도전층(11)을 형성하는 은 또는 은의 합금은 게이트 절연층(13)의 SiN으로 확산한다. 이러한 확산을 방지하기 위하여, 게이트 도전층(11)을 덮도록 Ni의 게이트 피복층(12)을 형성한다. 니켈 또는 니켈의 합금은 안정한 특성을 보유하고 있어, 게이트 피복층(12)의 형성에 있어서 바람직하다.

Claims (15)

  1. 액적 토출 장치를 사용하여 기능액의 액적을 토출하는 방법에 의해, 기판 표면에 기능층의 패턴을 형성하는 패턴 형성 방법으로서,
    상기 패턴이 형성되는 패턴 영역은 경계층에 의해 테두리지어져 있고, 제 1 영역과, 상기 제 1 영역에 연속하여 상기 제 1 영역보다 좁은 폭을 갖는 제 2 영역을 갖고 있고,
    상기 제 1 영역 및 상기 제 2 영역에, 상기 기판과의 밀착성을 갖는 동시에 상기 기능액에 대하여 친액성을 갖는 중간층을 형성하는 공정과,
    상기 제 1 영역에 대하여 상기 기능액의 액적을 토출하는 공정과,
    상기 제 1 영역에 토출된 상기 기능액의 액적을 상기 중간층과의 친액성에 의해 상기 제 2 영역에 자기 유동시키는 공정을 갖는 것을 특징으로 하는 패턴 형성 방법.
  2. 액적 토출 장치를 사용하여 기능액의 액적을 토출하는 방법에 의해, 기판 표면에 도전성 기능액에 의해 형성되는 도전층을 포함하는 배선을 형성하는 배선 형성 방법으로서,
    상기 배선이 형성되는 영역은 경계층에 의해 테두리지어져 있고, 제 1 영역과, 상기 제 1 영역에 연속하여 상기 제 1 영역보다 좁은 폭을 갖는 제 2 영역을 갖고 있고,
    상기 제 1 영역 및 상기 제 2 영역에, 상기 기판과의 밀착성을 갖는 동시에 상기 도전성 기능액에 대하여 친액성을 갖는 중간층을 형성하는 공정과,
    상기 제 1 영역에 대하여 상기 도전성 기능액의 액적을 토출하는 공정과,
    상기 제 1 영역에 토출된 상기 도전성 기능액의 액적을 상기 중간층과의 친액성에 의해 상기 제 2 영역에 자기 유동시키는 공정과,
    상기 도전층의 전면(全面)을 덮도록 피복층을 형성하는 공정을 갖는 것을 특징으로 하는 배선 형성 방법.
  3. 제 2항에 있어서,
    상기 중간층을 형성하는 공정은 상기 기판과의 밀착성을 갖는 동시에 상기 도전성 기능액에 대하여 친액성을 갖는 중간층 형성 기능액의 액적을 상기 제 1 영역 및 상기 제 2 영역에 대하여 토출하는 공정인 것을 특징으로 하는 배선 형성 방법.
  4. 제 2항에 있어서,
    상기 피복층을 형성하는 공정은 상기 제 1 영역에 대하여 피복층 형성 기능액의 액적을 토출하는 공정과,
    상기 제 1 영역에 토출된 상기 피복층 형성 기능액의 액적을 상기 도전층과의 친액성에 의해 상기 제 2 영역에 자기 유동시키는 공정을 갖는 것을 특징으로 하는 배선 형성 방법.
  5. 제 2항 내지 제 4항 중 어느 한 항에 있어서,
    상기 중간층에 대한 상기 도전성 기능액의 액적의 접촉각 및 상기 도전층에 대한 상기 피복층 형성 기능액의 액적의 접촉각은 각각 20도 이하인 것을 특징으로 하는 배선 형성 방법.
  6. 제 2항에 있어서,
    상기 액적에 대하여 상기 기판은 친액성을 갖고, 상기 경계층은 발액성을 갖는 것을 특징으로 하는 배선 형성 방법.
  7. 제 2항에 있어서,
    상기 도전성 기능액의 액적은 은 또는 은의 합금의 미립자를 함유하고 있는 것을 특징으로 하는 배선 형성 방법.
  8. 제 3항에 있어서,
    상기 중간층 형성 기능액의 액적은 망간 또는 망간의 합금의 미립자를 함유하고 있는 것을 특징으로 하는 배선 형성 방법.
  9. 제 4항에 있어서,
    상기 피복층 형성 기능액의 액적은 니켈 또는 니켈의 합금의 미립자를 함유 하고 있는 것을 특징으로 하는 배선 형성 방법.
  10. 제 2항에 있어서,
    상기 액적은 상기 액적 토출 장치로부터 각각 토출된 후, 적어도 건조 또는 소성되어 각각이 대응하는 중간층, 도전층, 피복층을 형성하는 것을 특징으로 하는 배선 형성 방법.
  11. 삭제
  12. 액적 토출 장치를 사용하여 기능액의 액적을 토출하는 방법에 의해, 기판 표면에 도전성 기능액에 의해 형성되는 도전층을 포함하는 배선을 포함하고,
    상기 배선이 형성되는 영역은 경계층에 의해 테두리지어져 있고, 제 1 영역과, 상기 제 1 영역에 연속하여 상기 제 1 영역보다 좁은 폭을 갖는 제 2 영역을 갖고 있으며,
    상기 제 1 영역 및 상기 제 2 영역에, 상기 기판과의 밀착성을 갖는 동시에 상기 도전성 기능액에 대하여 친액성을 갖는 중간층을 형성하는 공정과,
    상기 제 1 영역에 대하여 상기 도전성 기능액의 액적을 토출하는 공정과,
    상기 제 1 영역에 토출된 상기 도전성 기능액의 액적을 상기 중간층과의 친액성에 의해 상기 제 2 영역에 자기 유동시키는 공정과,
    상기 도전층의 전면을 덮도록 피복층을 형성하는 공정을 갖는 배선 형성 방법으로 형성된 배선을 갖는 TFT 디바이스로서,
    상기 TFT 디바이스의 게이트 배선 영역은 상기 제 1 영역이고,
    게이트 전극 영역은 상기 제 2 영역인 것을 특징으로 하는 TFT 디바이스.
  13. 삭제
  14. 삭제
  15. 삭제
KR1020050095577A 2004-10-12 2005-10-11 패턴 형성 방법, 배선 형성 방법, 반도체 장치, tft디바이스, 전기 광학 장치 및 전자 기기 KR100733057B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004297207A JP4389747B2 (ja) 2004-10-12 2004-10-12 パターン形成方法および配線形成方法
JPJP-P-2004-00297207 2004-10-12

Publications (2)

Publication Number Publication Date
KR20060052185A KR20060052185A (ko) 2006-05-19
KR100733057B1 true KR100733057B1 (ko) 2007-06-27

Family

ID=36144374

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050095577A KR100733057B1 (ko) 2004-10-12 2005-10-11 패턴 형성 방법, 배선 형성 방법, 반도체 장치, tft디바이스, 전기 광학 장치 및 전자 기기

Country Status (5)

Country Link
US (1) US7429530B2 (ko)
JP (1) JP4389747B2 (ko)
KR (1) KR100733057B1 (ko)
CN (1) CN100410790C (ko)
TW (1) TWI283151B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101187205B1 (ko) * 2006-06-09 2012-10-02 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US8253137B2 (en) 2007-07-18 2012-08-28 Ricoh Company, Ltd. Laminate structure, electronic device, and display device
JP2013187203A (ja) * 2012-03-05 2013-09-19 Fujifilm Corp パターン形成方法
JP6681019B2 (ja) * 2015-02-25 2020-04-15 日立金属株式会社 電子部品用積層配線膜および被覆層形成用スパッタリングターゲット材
CN109300955B (zh) * 2018-09-29 2020-07-07 南京中电熊猫液晶显示科技有限公司 一种显示基板及其制造方法、显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960035065A (ko) * 1995-03-31 1996-10-24 미따라이 후지오 컬러 필터, 및 이의 제조 방법과 제조 장치, 및 컬러 필터를 사용하는 디스플레이 장치, 및 착색 상태 균일화 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2306384A1 (en) * 1997-10-14 1999-04-22 Patterning Technologies Limited Method of forming an electronic device
JP4003273B2 (ja) * 1998-01-19 2007-11-07 セイコーエプソン株式会社 パターン形成方法および基板製造装置
JP2000174282A (ja) * 1998-12-03 2000-06-23 Semiconductor Energy Lab Co Ltd 半導体装置
JP4035968B2 (ja) * 2000-06-30 2008-01-23 セイコーエプソン株式会社 導電膜パターンの形成方法
JP3603896B2 (ja) * 2002-04-19 2004-12-22 セイコーエプソン株式会社 デバイスの製造方法、デバイス製造装置、デバイス及び電子機器
JP4068883B2 (ja) 2002-04-22 2008-03-26 セイコーエプソン株式会社 導電膜配線の形成方法、膜構造体の製造方法、電気光学装置の製造方法、及び電子機器の製造方法
JP4170049B2 (ja) * 2002-08-30 2008-10-22 シャープ株式会社 パターン形成基材およびパターン形成方法
JP4098039B2 (ja) 2002-08-30 2008-06-11 シャープ株式会社 パターン形成基材およびパターン形成方法
JP2004200244A (ja) * 2002-12-16 2004-07-15 Sharp Corp パターン形成方法及びパターン形成装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960035065A (ko) * 1995-03-31 1996-10-24 미따라이 후지오 컬러 필터, 및 이의 제조 방법과 제조 장치, 및 컬러 필터를 사용하는 디스플레이 장치, 및 착색 상태 균일화 방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1019960035065

Also Published As

Publication number Publication date
US7429530B2 (en) 2008-09-30
JP2006114527A (ja) 2006-04-27
CN100410790C (zh) 2008-08-13
US20060076563A1 (en) 2006-04-13
JP4389747B2 (ja) 2009-12-24
CN1763616A (zh) 2006-04-26
TW200618701A (en) 2006-06-01
KR20060052185A (ko) 2006-05-19
TWI283151B (en) 2007-06-21

Similar Documents

Publication Publication Date Title
KR100606948B1 (ko) 박막 패턴의 형성 방법 및 디바이스의 제조 방법, 전기광학 장치 및 전자 기기
KR100619486B1 (ko) 박막 패턴의 형성 방법 및 디바이스의 제조 방법
EP1478016B1 (en) Fabrication of a wiring pattern and an active matrix substrate
KR100690547B1 (ko) 박막 패턴의 형성 방법 및 디바이스의 제조 방법, 전기광학 장치 및 전자 기기
KR100753954B1 (ko) 배선 패턴의 형성 방법, 디바이스의 제조 방법, 및디바이스
KR100626911B1 (ko) 막 패턴 형성 방법, 디바이스의 제조 방법, 전기 광학장치, 전자 기기, 및 액티브 매트릭스 기판의 제조 방법
KR100703020B1 (ko) 배선 패턴의 형성 방법, 막 패턴 형성 방법, 반도체 장치,전기 광학 장치 및 전자 기기
JP2004363560A (ja) 基板、デバイス、デバイス製造方法、アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器
KR100671813B1 (ko) 박막 패턴 형성 방법, 반도체 장치, 전기 광학 장치, 및전자 기기
JP2005012181A (ja) パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法
US7138304B2 (en) Method for forming thin film pattern, device and production method therefor, electro-optical apparatus and electronic apparatus, and production method for active matrix substrate
KR100733057B1 (ko) 패턴 형성 방법, 배선 형성 방법, 반도체 장치, tft디바이스, 전기 광학 장치 및 전자 기기
JP2005013985A (ja) 膜パターン形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器、アクティブマトリクス基板の製造方法、アクティブマトリクス基板
KR100669934B1 (ko) 배선 패턴 형성 방법, 디바이스의 제조 방법, 디바이스,전기 광학 장치 및 전자 기기
JP4075929B2 (ja) パターン形成方法
JP2004337779A (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP2004305989A (ja) 膜パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、並びに電子機器
JP2006269884A (ja) 膜パターンの形成方法、デバイスの製造方法、電気光学装置、並びに電子機器
JP2004337780A (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP2007242911A (ja) パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置及び電子機器
JP2006043623A (ja) パターンの形成方法、デバイスの製造方法、デバイス、アクティブマトリクス基板の製造方法、電気光学装置及び電子機器
JP2007288203A (ja) 薄膜トランジスタ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130520

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150518

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee