KR101187205B1 - 박막 트랜지스터 표시판 및 그 제조 방법 - Google Patents

박막 트랜지스터 표시판 및 그 제조 방법 Download PDF

Info

Publication number
KR101187205B1
KR101187205B1 KR1020060052008A KR20060052008A KR101187205B1 KR 101187205 B1 KR101187205 B1 KR 101187205B1 KR 1020060052008 A KR1020060052008 A KR 1020060052008A KR 20060052008 A KR20060052008 A KR 20060052008A KR 101187205 B1 KR101187205 B1 KR 101187205B1
Authority
KR
South Korea
Prior art keywords
gate
organic semiconductor
gate insulating
insulating member
thin film
Prior art date
Application number
KR1020060052008A
Other languages
English (en)
Other versions
KR20070117850A (ko
Inventor
조승환
김영민
송근규
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020060052008A priority Critical patent/KR101187205B1/ko
Priority to US11/559,162 priority patent/US7781774B2/en
Priority to CN2006101486421A priority patent/CN101086996B/zh
Priority to EP13189781.1A priority patent/EP2690663A3/en
Priority to EP07010837A priority patent/EP1865558A3/en
Priority to JP2007151432A priority patent/JP5268290B2/ja
Publication of KR20070117850A publication Critical patent/KR20070117850A/ko
Application granted granted Critical
Publication of KR101187205B1 publication Critical patent/KR101187205B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/125Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/12Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/484Insulated gate field-effect transistors [IGFETs] characterised by the channel regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 기판, 상기 기판 위에 형성되어 있는 데이터선, 상기 데이터선과 교차하며 게이트 전극을 포함하는 게이트선, 상기 데이터선과 연결되어 있는 소스 전극, 상기 소스 전극과 마주하는 드레인 전극, 상기 소스 전극 및 상기 드레인 전극과 일부 접촉되어 있는 유기 반도체, 상기 게이트 전극 및 상기 유기 반도체 사이에 위치하는 게이트 절연 부재, 그리고 상기 유기 반도체 및 상기 게이트 절연 부재가 위치하며 가로부 및 세로부가 교차하는 십자형으로 형성되어 있는 개구부를 가지는 격벽을 포함하는 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
유기 박막 트랜지스터, 격벽, 잉크젯 인쇄, 표면 개질

Description

박막 트랜지스터 표시판 및 그 제조 방법{THIN FILM TRANSISTOR ARRAY PANEL AND METHOD FOR MANUFACTURING THE SAME}
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고,
도 2는 도 1의 박막 트랜지스터 표시판을 II-II 선을 따라 잘라 도시한 단면도이고,
도 3, 도 5, 도 7, 도 9, 도 14 및 도 17은 도 1 및 도 2의 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법을 차례로 도시한 배치도이고,
도 4는 도 3의 박막 트랜지스터 표시판을 IV-IV 선을 따라 잘라 도시한 단면도이고,
도 6은 도 5의 박막 트랜지스터 표시판을 VI-VI 선을 따라 잘라 도시한 단면도이고,
도 8은 도 7의 박막 트랜지스터 표시판을 VIII-VIII 선을 따라 잘라 도시한 단면도이고,
도 10은 도 9의 박막 트랜지스터 표시판을 X-X 선을 따라 잘라 도시한 단면도이고,
도 11a 및 도 11b는 도 1의 'A" 부분을 확대하여 도시한 개구부에 게이트 절연 부재 용액을 적하하는 모습을 차례로 도시한 개략도이고,
도 12는 개구부에 게이트 절연 용액을 적하할 수 있는 공정 마진 범위를 도시한 개략도이고,
도 13은 도 11a 내지 도 13에 따라 형성된 박막 트랜지스터 표시판의 단면도이고,
도 15는 도 14의 박막 트랜지스터 표시판을 XV-XV 선을 따라 잘라 도시한 단면도이고,
도 16은 게이트 절연 용액을 적하할 수 있는 공정 마진 영역을 도시한 개략도이고,
도 18은 도 17의 박막 트랜지스터 표시판을 XVIII-XVIII 선을 따라 잘라 도시한 단면도이다.
<도면 부호의 설명>
110: 기판 121: 게이트선
124: 게이트 전극 140: 게이트 절연 부재
154: 유기 반도체 163, 165: 저항성 접촉 부재
171: 데이터선 173: 데이터선의 돌출부
180: 보호막 191: 화소 전극
192: 연결 전극 193: 소스 전극
195: 드레인 전극 361: 격벽
365: 개구부 363, 369: 접촉 구멍
본 발명은 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
일반적으로 액정 표시 장치(liquid crystal display, LCD), 유기 발광 표시 장치(organic light emitting diode display, OLED display), 전기 영동 표시 장치(electrophoretic display) 등의 평판 표시 장치는 복수 쌍의 전기장 생성 전극과 그 사이에 들어 있는 전기 광학(electro-optical) 활성층을 포함한다. 액정 표시 장치의 경우 전기 광학 활성층으로 액정층을 포함하고, 유기 발광 표시 장치의 경우 전기 광학 활성층으로 유기 발광층을 포함한다.
한 쌍을 이루는 전기장 생성 전극 중 하나는 통상 스위칭 소자에 연결되어 전기 신호를 인가받고, 전기 광학 활성층은 이 전기 신호를 광학 신호로 변환함으로써 영상을 표시한다.
평판 표시 장치에서는 스위칭 소자로서 삼단자 소자인 박막 트랜지스터(thin film transistor, TFT)를 사용하며, 이 박막 트랜지스터를 제어하기 위한 주사 신호를 전달하는 게이트선(gate line)과 화소 전극에 인가될 신호를 전달하는 데이터선(data line)이 평판 표시 장치에 구비된다.
이러한 박막 트랜지스터 중에서, 규소(Si)와 같은 무기 반도체 대신 유기 반도체를 포함하는 유기 박막 트랜지스터(organic thin film transistor, OTFT)에 대한 연구가 활발히 이루어지고 있다.
유기 박막 트랜지스터는 유기 물질의 특성상 섬유(fiber) 또는 필름(film)과 같은 형태로 만들 수 있어서 가요성 표시 장치(flexible display device)의 핵심 소자로 주목받고 있다.
또한 유기 박막 트랜지스터는 저온에서 용액 공정(solution process)으로 제작할 수 있어서 증착 공정 만으로 한계가 있는 대면적 평판 표시 장치에도 쉽게 적용할 수 있다.
용액 공정 중 잉크젯 인쇄(inkjet printing) 방법은 격벽(partition)에 의해 정의되어 있는 소정 영역에 유기 용액을 적하하는 방법으로, 유기 반도체 또는 절연막과 같은 유기 박막을 용이하게 형성할 수 있다.
그러나 잉크젯 인쇄 방법으로 형성된 유기 박막은 두께가 불균일하다. 특히 유기 반도체와 이를 둘러싸고 있는 격벽의 표면 특성에 의해, 유기 반도체 중 격벽과 밀착되어 있는 부분은 두껍게 형성되고 격벽으로부터 멀어질수록 얇게 형성될 수 있다. 이 경우 유기 반도체 중 채널이 형성되는 부분의 두께가 균일하지 못하여 박막 트랜지스터의 특성에 영향을 미칠 수 있다.
또한 유기 박막 트랜지스터는 기존의 박막 트랜지스터와 비교하여 그 구조 및 제조 방법이 다르며, 이를 제조하는데 소요되는 마스크 수가 증가하여 제조 비용이 현저하게 늘어난다.
따라서 본 발명이 이루고자 하는 기술적 과제는 이를 해결하기 위한 것으로서 유기 박막 트랜지스터의 특성을 유지하고 소요되는 마스크 수를 줄이는 것이다.
본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은 기판, 상기 기판 위에 형성되어 있는 데이터선, 상기 데이터선과 교차하며 게이트 전극을 포함하는 게이트선, 상기 데이터선과 연결되어 있는 소스 전극, 상기 소스 전극과 마주하는 드레인 전극, 상기 소스 전극 및 상기 드레인 전극과 일부 접촉되어 있는 유기 반도체, 상기 게이트 전극 및 상기 유기 반도체 사이에 위치하는 게이트 절연 부재, 그리고 상기 유기 반도체 및 상기 게이트 절연 부재가 위치하며 가로부 및 세로부가 교차하는 십자형으로 형성되어 있는 개구부를 가지는 격벽을 포함한다.
상기 소스 전극 및 상기 드레인 전극은 각각 상기 세로부를 따라 길게 형성되어 있을 수 있다.
상기 게이트 절연 부재는 상기 가로부 및 상기 세로부를 따라 형성되고, 상기 유기 반도체는 상기 세로부를 따라 형성될 수 있다.
상기 소스 전극 및 상기 드레인 전극은 ITO 또는 IZO를 포함할 수 있다.
상기 격벽은 상기 게이트 절연 부재의 두께 및 상기 유기 반도체의 두께의 합보다 두꺼울 수 있다.
상기 유기 반도체 및 상기 게이트 절연 부재는 용해성 유기 물질을 포함할 수 있다.
본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은 기판 위에 데이터선을 형성하는 단계, 상기 데이터선 위에 층간 절연막을 형성하는 단계, 상기 층간 절연막 위에 게이트 전극을 포함하는 게이트선을 형성하는 단계, 상기 층간 절연막 및 상기 게이트선 위에 감광막을 형성하는 단계, 상기 감광막을 노광 및 현상하여 상기 게이트 전극을 드러내며 가로부 및 세로부를 포함하는 십자형인 개구부를 형성하는 단계, 상기 개구부에 게이트 절연 부재를 형성하는 단계, 상기 감광막 및 상기 게이트 절연 부재 위에 소스 전극 및 드레인 전극을 형성하는 단계, 그리고 상기 개구부에 위치하는 상기 소스 전극 및 상기 드레인 전극 위에 유기 반도체를 형성하는 단계를 포함한다.
상기 게이트 절연 부재를 형성하는 단계 및 상기 유기 반도체를 형성하는 단계는 잉크젯 인쇄 방법으로 수행할 수 있다.
상기 게이트 절연 부재를 형성하는 단계는 상기 가로부를 따라 게이트 절연 부재 용액을 적하하는 단계, 그리고 상기 세로부를 따라 게이트 절연 부재 용액을 적하하는 단계를 포함할 수 있다.
상기 유기 반도체를 형성하는 단계는 상기 세로부를 따라 유기 반도체 용액을 적하할 수 있다.
상기 소스 전극 및 상기 드레인 전극은 상기 세로부를 따라 길게 형성할 수 있다.
상기 개구부를 형성하는 단계 후에 상기 감광막 표면을 개질하는 단계를 더 포함할 수 있다.
상기 감광막 표면을 개질하는 단계는 상기 감광막 표면을 소수성 처리할 수 있다.
상기 소수성 처리는 상기 감광막 위에 불소 함유 기체를 공급하여 상기 감광막 표면을 불소화 처리할 수 있다.
상기 게이트 절연 부재를 형성하는 단계 및 상기 유기 반도체를 형성하는 단계 중 적어도 하나는 상기 불소화 처리에 의해 상기 개구부에만 게이트 절연 부재 또는 유기 반도체 용액을 남길 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그러면 도 1 및 도 2를 참고로 하여 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판에 대하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 2는 도 1의 박막 트랜지스터 표시판을 II-II 선을 따라 잘라 도시한 단면도이다.
투명한 유리, 실리콘(silicone) 또는 플라스틱(plastic) 따위로 만들어진 절연 기판(substrate)(110) 위에 복수의 데이터선(data line)(171)이 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 있다. 각 데이터선(171)은 옆으로 돌출한 복수의 돌출부(projection)(173)와 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(179)을 포함한다. 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 데이터 구동 회로가 기판(110) 위에 집적되어 있는 경우, 데이터선(171)이 연장되어 이와 직접 연결될 수 있다.
데이터선(171)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 금(Ag)이나 금 합금 등 금 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위의 저저항 도전체로 만들어질 수 있다. 그러나 이들은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다.
데이터선(171)은 그 측면이 기판(110) 면에 대하여 30 내지 80도 정도의 경사각으로 기울어진 것이 바람직하다.
데이터선(171) 위에는 층간 절연막(160)이 형성되어 있다. 층간 절연막(160)은 질화규소(SiNx) 또는 산화규소(SiO2) 따위의 무기 절연물로 만들어질 수 있으며, 그 두께는 약 2,000 내지 5,000Å일 수 있다.
층간 절연막(160)은 데이터선(171)의 돌출부(173) 및 끝 부분(179)을 각각 드러내는 복수의 접촉 구멍(163, 162)을 가진다.
층간 절연막(160) 위에는 복수의 게이트선(gate line)(121)이 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 데이터선(171)과 교차한다. 각 게이트선(121)은 위로 돌출한 복수의 게이트 전극(gate electrode)(124)과 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(129)을 포함한다. 게이트 신호를 생성하는 게이트 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 게이트 구동 회로가 기판(110) 위에 집적되어 있는 경우 게이트선(121)이 연장되어 게이트 구동 회로와 직접 연결될 수 있다.
게이트선(121)은 상술한 데이터선(171)의 재료에서 선택된 도전 물질로 만들어질 수 있다.
게이트선(121)의 측면 또한 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30 내지 약 80도인 것이 바람직하다.
게이트선(121) 및 층간 절연막(160)을 포함한 기판 전면에는 격벽(361)이 형성되어 있다. 격벽(361)은 용액 공정이 가능한 감광성 유기 물질로 만들어질 수 있으며, 그 두께는 약 5,000Å 내지 4㎛일 수 있다.
격벽(361)은 복수의 개구부(365) 및 복수의 접촉 구멍(363, 369)을 가진다.
개구부(365)는 가로 방향으로 길게 형성되어 있는 가로부(366)와 세로 방향 으로 길게 형성되어 있는 세로부(367)가 교차되어 있는 모양이며, 게이트 전극(124)을 드러낸다.
개구부(365)에는 게이트 절연 부재(140)가 형성되어 있다. 게이트 절연 부재(140)는 십자형으로 형성되어 있는 개구부(365)를 모두 채우고 있다.
게이트 절연 부재(140)는 비교적 높은 유전 상수를 가지는 유기 물질 또는 무기 물질로 만들어진다. 이러한 유기 물질의 예로는 폴리이미드(polyimide)계 화합물, 폴리비닐알코올(polyvinyl alcohol)계 화합물, 폴리플루오란(polyfluorane)계 화합물, 파릴렌(parylene) 등의 용해성 고분자 화합물을 들 수 있으며, 무기 물질의 예로는 옥타데실트리클로로실란(octadecyl trichloro silane, OTS)으로 표면처리된 산화규소 따위를 들 수 있다.
접촉 구멍(363, 369)은 각각 데이터선(171)의 돌출부(173) 및 게이트선(121)의 끝 부분(129)을 드러낸다.
격벽(361) 및 게이트 절연 부재(140) 위에는 복수의 연결 전극(192), 복수의 화소 전극(pixel electrode)(191) 및 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다.
연결 전극(192)은 섬(island)형일 수 있다. 연결 전극(192)은 개구부(365)의 가로부(366)의 일부에 걸쳐 있으며 접촉 구멍(163, 363)을 통하여 데이터선(171)과 연결되어 있는 연결부(194)와 개구부(365)의 세로부(367)를 따라 형성되어 있는 부분(이하, '소스 전극'이라 함)(193)을 포함한다.
화소 전극(191)은 개구부(365)의 세로부(367)를 따라 형성되어 있으며 게이 트 전극(124)을 중심으로 소스 전극(193)과 마주하는 부분(이하, '드레인 전극'이라 함)(195)을 포함한다.
화소 전극(191)은 박막 트랜지스터에서 데이터 전압을 인가 받아 공통 전압(common voltage)을 인가 받는 다른 표시판(도시하지 않음)의 공통 전극(common electrode)(도시하지 않음)과 함께 전기장을 생성함으로써 두 전극 사이의 액정층(도시하지 않음)의 액정 분자의 방향을 결정한다. 화소 전극(191)과 공통 전극은 축전기[이하 “액정 축전기(liquid crystal capacitor)”라 함]를 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지한다.
화소 전극(191)은 게이트선(121) 및/또는 데이터선(171)과 중첩하여 개구율(aperture ratio)을 높일 수 있다.
접촉 보조 부재(81, 82)는 각각 접촉 구멍(369, 162)을 통하여 게이트선(121)의 끝 부분(129)과 데이터선(171)의 끝 부분(179)과 각각 연결된다. 접촉 보조 부재(81, 82)는 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 외부 장치와의 접착성을 보완하고 이들을 보호한다.
소스 전극(193), 화소 전극(191) 및 접촉 보조 부재(81, 82)는 IZO 또는 ITO 등과 같은 투명한 도전 물질로 만들어지며, 그 두께는 약 300Å 내지 약 2000Å일 수 있다.
격벽(365)의 개구부(365)에는 복수의 섬형 유기 반도체(organic semiconductor island)(154)가 형성되어 있다. 유기 반도체(154)는 개구부(365)의 세로부(367)를 따라 형성되며, 도 1에서 빗금으로 표시하였다.
유기 반도체(154)는 소스 전극(193) 및 드레인 전극(195)과 접하며, 그 높이가 격벽(361)보다 낮아서 격벽(361)으로 완전히 갇혀 있다. 이와 같이 유기 반도체(154)가 격벽(361)에 의해 완전히 갇혀 측면이 노출되지 않으므로 후속 공정에서 유기 반도체(154)의 측면으로 화학액 따위가 침투하는 것을 방지할 수 있다.
유기 반도체(154)는 수용액이나 유기 용매에 용해되는 고분자 화합물이나 저분자 화합물을 포함할 수 있다.
유기 반도체(154)는 테트라센(tetracene) 또는 펜타센(pentacene)의 치환기를 포함하는 유도체를 포함할 수 있다. 유기 반도체(154)는 또한 티오펜 링(thiophene ring)의 2, 5 위치에서 연결된 4 내지 8개의 티오펜을 포함하는 올리고티오펜(oligothiophene)을 포함할 수 있다.
유기 반도체(154)는 폴리티닐렌비닐렌(polythienylenevinylene), 폴리-3-헥실티오펜(poly 3-hexylthiophene), 폴리티오펜(polythiophene), 프탈로시아닌(phthalocyanine), 금속화 프탈로시아닌(metallized phthalocyanine) 또는 그의 할로겐화 유도체를 포함할 수 있다. 유기 반도체(154)는 또한 페릴렌테트라카르복실산 이무수물(perylenetetracarboxylic dianhydride, PTCDA), 나프탈렌테트라카르복실산 이무수물(naphthalenetetracarboxylic dianhydride, NTCDA) 또는 이들의 이미드(imide) 유도체를 포함할 수 있다. 유기 반도체(154)는 페릴렌(perylene) 또는 코로넨(coronene)과 그들의 치환기를 포함하는 유도체를 포함할 수도 있다.
유기 반도체(154)의 두께는 약 300Å 내지 3,000Å일 수 있다.
격벽(361)은 게이트 절연 부재(140)의 두께 및 유기 반도체(154)의 두께의 합보다 두꺼우므로 게이트 절연 부재(140) 및 유기 반도체(154)의 측면을 완전히 둘러싸고 있다.
하나의 게이트 전극(124), 하나의 소스 전극(193) 및 하나의 드레인 전극(195)은 유기 반도체(154)와 함께 하나의 박막 트랜지스터를 이루며, 박막 트랜지스터의 채널(channel)(Q)은 소스 전극(193)과 드레인 전극(195) 사이의 유기 반도체(154)에 형성된다.
유기 반도체(154) 위에는 보호 부재(180)가 형성되어 있다. 보호 부재(180)는 유기 박막 트랜지스터를 보호하기 위한 것으로, 기판의 일부분 또는 전면에 형성될 수 있으며, 경우에 따라 생략할 수도 있다.
그러면 도 1 및 도 2에 도시한 유기 박막 트랜지스터 표시판을 제조하는 방법에 대하여 도 3 내지 도 18을 참고하여 상세히 설명한다.
도 3, 도 5, 도 7, 도 9, 도 14 및 도 17은 도 1 및 도 2의 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법을 차례로 도시한 배치도이고, 도 4는 도 3의 박막 트랜지스터 표시판을 IV-IV 선을 따라 잘라 도시한 단면도이고, 도 6은 도 5의 박막 트랜지스터 표시판을 VI-VI 선을 따라 잘라 도시한 단면도이고, 도 8은 도 7의 박막 트랜지스터 표시판을 VIII-VIII 선을 따라 잘라 도시한 단면도이고, 도 10은 도 9의 박막 트랜지스터 표시판을 X-X 선을 따라 잘라 도시한 단면도이고, 도 11a 및 도 11b는 도 1의 'A" 부분을 확대하여 도시한 개구부에 게이트 절연 부재 용액을 적하하는 모습을 차례로 도시한 개략도이고, 도 12는 개구부에 게이트 절연 용액을 적하할 수 있는 공정 마진 범위를 도시한 개략도이고, 도 13은 도 11a 내지 도 13에 따라 형성된 박막 트랜지스터 표시판의 단면도이고, 도 15는 도 14의 박막 트랜지스터 표시판을 XV-XV 선을 따라 잘라 도시한 단면도이고, 도 16은 게이트 절연 용액을 적하할 수 있는 공정 마진 영역을 도시한 개략도이고, 도 18은 도 17의 박막 트랜지스터 표시판을 XVIII-XVIII 선을 따라 잘라 도시한 단면도이다.
먼저, 도 3 및 도 4에 도시한 바와 같이, 기판(110) 위에 스퍼터링(sputtering) 따위의 방법으로 도전층을 적층하고 이를 사진 식각하여 돌출부(173) 및 끝 부분(179)을 포함하는 데이터선(171)을 형성한다.
다음, 도 5 및 도 6에 도시한 바와 같이, 질화규소를 화학 기상 증착(chemical vapor deposition, CVD)하여 층간 절연막(160)을 형성하고, 그 위에 감광막을 도포하고 사진 식각하여 접촉 구멍(162, 163)을 형성한다.
다음, 도 7 및 도 8에 도시한 바와 같이, 스퍼터링 따위의 방법으로 도전층을 적층하고 이를 사진 식각하여 게이트 전극(124) 및 끝 부분(129)을 포함하는 게이트선(121)을 형성한다.
다음, 도 9 및 도 10에 도시한 바와 같이, 기판 전면에 감광막을 도포하고 노광 및 현상하여 복수의 개구부(365) 및 복수의 접촉 구멍(363, 369)을 가지는 격벽(361)을 형성한다. 이 때 개구부(365)는 가로 방향으로 길게 형성되어 있는 가로부(366)와 세로 방향으로 길게 형성되어 있는 세로부(367)를 포함하는 십자형으로 형성한다.
격벽(361)은 소망하는 두께보다 두껍게 형성하며, 예컨대 20,000 내지 30,000Å의 두께로 형성할 수 있다.
다음, 격벽(361)의 표면을 개질한다. 표면 개질이란 플라스마(plasma)를 이용하여 물질의 표면을 친수성(hydrophilic) 또는 소수성(hydrophobic)으로 바꾸는 기술이다.
본 실시예에서는 격벽(361)을 플라스마 분위기에서 불소화 처리한다. 예컨대, 건식 식각 챔버에서 CF4, C2F6 또는 SF6와 같은 불소 함유 기체를 산소 기체(O2) 및/또는 불활성 기체와 함께 공급한다. 이 경우, 유기 물질로 만들어진 격벽(361)은 표면에서 탄소(C)-불소(F) 결합이 이루어져 불소화 처리되며, 개구부(365)를 통하여 노출되어 있는 층간 절연막(160) 및 게이트 전극(124)은 무기 물질로 만들어지므로 불소화 처리가 되지 않는다. 이와 같이 불소화 처리함에 따라 격벽(361) 표면은 소수성(hydrophobic)으로 개질되고 개구부(365)를 통하여 노출된 부분을 상대적으로 친수성을 가진다.
다음, 개구부(365)에 게이트 절연 부재(140)를 형성한다.
게이트 절연 부재(140)는 잉크젯 인쇄(inkjet printing) 방법으로 형성할 수 있으며, 이에 대하여는 도 11a 내지 도 13을 참고하여 설명한다.
도 11a 및 도 11b는 도 1의 'A" 부분을 확대하여 도시한 개구부(365)에 게이트 절연 부재 용액을 적하하는 모습을 차례로 도시한 개략도이다.
도 11a와 같이 개구부(365)의 세로부(367)를 따라 게이트 절연 용액(140a)을 여러 방울 적하한다. 도면에서는 J2를 따라 게이트 절연 용액(140a)을 적하한 모 습만 도시하였지만, 상술한 바와 같이 격벽(361)의 표면은 소수성으로 표면 처리되어 있기 때문에 J1 또는 J3과 같이 세로부(367)와 같은 방향을 따라 적하하면 친수성인 게이트 절연 용액(140a)은 상대적으로 친수성을 가지는 개구부(365) 내로 모이게 된다.
이어서, 도 11b와 같이, 개구부(365)의 가로부(366)를 따라 게이트 절연 용액(140b)을 여러 방울 적하한다. 마찬가지로 도면에서는 K2를 따라 게이트 절연 용액(140b)을 적하한 모습만 도시하였지만, K1 또는 K3와 같이 가로부(366)와 같은 방향을 따라 적하하면 친수성인 게이트 절연 용액(140b)은 개구부(365) 내로 모이게 된다.
도 12는 개구부에 게이트 절연 용액을 적하할 수 있는 공정 마진 범위를 도시한 개략도로, 격벽(361)의 표면 개질에 따라 게이트 절연 용액이 개구부(365) 내에 정확하게 분사되지 않은 경우라도 J1~J3 또는 K1~K3 영역에만 분사되면 개구부(365) 내로 모이게 된다. 따라서 게이트 절연 용액을 적하할 수 있는 영역이 넓어져서 공정 마진을 크게 할 수 있다.
다음 건조 과정 등을 통하여 용매를 제거하면 도 13과 같이 개구부(365)에 게이트 절연 부재(140)가 형성된다.
다음, 도 14 및 도 15에 도시한 바와 같이, 격벽(361) 및 개구부(365)에 ITO 또는 IZO를 스퍼터링한 후 사진 식각하여 소스 전극(193) 및 연결부(194)를 포함하는 연결 전극(192), 드레인 전극(195)을 포함하는 화소 전극(191) 및 접촉 보조 부재(81, 82)를 형성한다.
다음, 도 16에 도시한 바와 같이, 개구부(365)의 세로부(367)를 따라 유기 반도체 용액(154a)을 여러 방울 적하한다.
도면에서는 L2를 따라 유기 반도체 용액(154a)을 적하하는 모습만 도시하였지만, 상술한 바와 같이 격벽(361)의 표면은 소수성으로 표면 처리되었기 때문에 L1 또는 L3과 같이 세로부(367)와 같은 방향을 따라 적하하면 친수성인 유기 반도체 용액(140a)은 상대적으로 친수성을 가지는 개구부(365) 내로 모이게 된다. 따라서 유기 반도체 용액(154a)을 적하할 수 있는 영역이 넓어져서 공정 마진을 크게 할 수 있다.
유기 반도체 용액(154a)은 개구부(365)의 가로부(366)를 따라서 적하하는 단계는 수행하지 않는다.
상술한 바와 같이, 본 발명의 한 실시예에 따르면 게이트 절연 부재(140) 및 유기 반도체(154)를 하나의 개구부(365)에 형성한다. 따라서 게이트 절연 부재(140) 및 유기 반도체(154)를 모두 잉크젯 인쇄 방법으로 수행하는 경우에 이들을 각각 가두기 위한 별도의 격벽을 형성하는데 소요되는 마스크 수를 하나 줄일 수 있다.
한편, 이와 같이 하나의 격벽으로 게이트 절연 부재(140) 및 유기 반도체(154)를 형성하는 경우, 친수성을 가진 유기 반도체 용액이 하부에 위치한 연결 전극(192) 및 화소 전극(191)을 따라 흘러 넘칠 수 있다.
본 발명의 한 실시예에서는 이를 해결하기 위하여 개구부(365)를 가로부(366)와 세로부(367)를 포함하는 십자형으로 형성하고, 박막 트랜지스터의 채 널(Q)이 형성될 부분을 따라 길게 형성된 세로부(367)를 따라서만 유기 반도체 용액(154a)을 적하함으로써 채널과 무관한 연결부(194) 및/또는 화소 전극(191) 측으로 유기 반도체 용액(154a)이 흘러 넘치는 것을 방지할 수 있다.
이 경우 유기 반도체 용액(154a)이 격벽(361)과 맞닿는 면적 또한 작아지기 때문에 유기 반도체 중 격벽과 밀착되어 있는 부분이 두껍게 형성되고 채널이 형성되는 중심 부분은 얇게 형성되는 두께 불균일을 줄이고 박막 트랜지스터의 채널이 형성되는 부분의 두께를 균일하게 형성할 수 있다. 이에 따라 유기 박막 트랜지스터의 특성이 불량해지는 것을 방지할 수 있다.
다음 건조 과정 등을 통하여 용매를 제거하면 도 17 및 도 18과 같이 개구부(365)에 유기 반도체(154)가 형성된다.
다음, 도 1 및 도 2에 도시한 바와 같이, 기판 전면에 절연막을 도포하고 사진 식각하여 유기 반도체(154)를 덮는 보호막(180)을 형성한다.
이상에서 본 발명의 바람직한 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구 범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
게이트 절연 부재 및 유기 반도체를 하나의 격벽에 의해 가둠으로써 별도의 격벽을 형성하는데 소요되는 마스크를 줄일 수 있으며, 격벽의 표면 처리에 의해 잉크젯 분사의 공정 마진을 크게 할 수 있다. 또한 격벽의 개구부의 모양을 조절 함으로써 용액이 넘치거나 박막 트랜지스터 특성이 불량해지는 것을 방지할 수 있다.

Claims (15)

  1. 기판,
    상기 기판 위에 형성되어 있는 데이터선,
    상기 데이터선과 교차하며 게이트 전극을 포함하는 게이트선,
    상기 데이터선과 연결되어 있는 소스 전극,
    상기 소스 전극과 마주하는 드레인 전극,
    상기 소스 전극 및 상기 드레인 전극과 일부 접촉되어 있는 유기 반도체,
    상기 게이트 전극 및 상기 유기 반도체 사이에 위치하는 게이트 절연 부재, 그리고
    상기 유기 반도체 및 상기 게이트 절연 부재가 위치하며 가로부 및 세로부가 교차하는 십자형으로 형성되어 있는 개구부를 가지는 격벽
    을 포함하는 박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 소스 전극 및 상기 드레인 전극은 각각 상기 세로부를 따라 길게 형성되어 있는 박막 트랜지스터 표시판.
  3. 제2항에서,
    상기 게이트 절연 부재는 상기 가로부 및 상기 세로부를 따라 형성되고,
    상기 유기 반도체는 상기 세로부를 따라 형성되는
    박막 트랜지스터 표시판.
  4. 삭제
  5. 제1항에서,
    상기 격벽은 상기 게이트 절연 부재의 두께 및 상기 유기 반도체의 두께의 합보다 두꺼운 박막 트랜지스터 표시판.
  6. 제1항에서,
    상기 유기 반도체 및 상기 게이트 절연 부재는 용해성 유기 물질을 포함하는 박막 트랜지스터 표시판.
  7. 기판 위에 데이터선을 형성하는 단계,
    상기 데이터선 위에 층간 절연막을 형성하는 단계,
    상기 층간 절연막 위에 게이트 전극을 포함하는 게이트선을 형성하는 단계,
    상기 층간 절연막 및 상기 게이트선 위에 감광막을 형성하는 단계,
    상기 감광막을 노광 및 현상하여 상기 게이트 전극을 드러내며 가로부 및 세 로부를 포함하는 십자형인 개구부를 형성하는 단계,
    상기 개구부에 게이트 절연 부재를 형성하는 단계,
    상기 감광막 및 상기 게이트 절연 부재 위에 소스 전극 및 드레인 전극을 형성하는 단계, 그리고
    상기 개구부에 위치하는 상기 소스 전극 및 상기 드레인 전극 위에 유기 반도체를 형성하는 단계
    를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  8. 제7항에서,
    상기 게이트 절연 부재를 형성하는 단계 및 상기 유기 반도체를 형성하는 단계는 잉크젯 인쇄 방법으로 수행하는 박막 트랜지스터 표시판의 제조 방법.
  9. 제8항에서,
    상기 게이트 절연 부재를 형성하는 단계는
    상기 가로부를 따라 게이트 절연 부재 용액을 적하하는 단계, 그리고
    상기 세로부를 따라 게이트 절연 부재 용액을 적하하는 단계
    를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  10. 삭제
  11. 삭제
  12. 제7항에서,
    상기 개구부를 형성하는 단계 후에 상기 감광막 표면을 개질하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
  13. 제12항에서,
    상기 감광막 표면을 개질하는 단계는 상기 감광막 표면을 소수성 처리하는 박막 트랜지스터 표시판의 제조 방법.
  14. 삭제
  15. 삭제
KR1020060052008A 2006-06-09 2006-06-09 박막 트랜지스터 표시판 및 그 제조 방법 KR101187205B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020060052008A KR101187205B1 (ko) 2006-06-09 2006-06-09 박막 트랜지스터 표시판 및 그 제조 방법
US11/559,162 US7781774B2 (en) 2006-06-09 2006-11-13 Thin film transistor array panel
CN2006101486421A CN101086996B (zh) 2006-06-09 2006-11-20 薄膜晶体管阵列面板及其制造方法
EP13189781.1A EP2690663A3 (en) 2006-06-09 2007-06-01 Method of manufacturing thin film transistor array panel
EP07010837A EP1865558A3 (en) 2006-06-09 2007-06-01 Thin film transistor array panel and method of manufacturing the same
JP2007151432A JP5268290B2 (ja) 2006-06-09 2007-06-07 薄膜トランジスタ表示板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060052008A KR101187205B1 (ko) 2006-06-09 2006-06-09 박막 트랜지스터 표시판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20070117850A KR20070117850A (ko) 2007-12-13
KR101187205B1 true KR101187205B1 (ko) 2012-10-02

Family

ID=38521797

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060052008A KR101187205B1 (ko) 2006-06-09 2006-06-09 박막 트랜지스터 표시판 및 그 제조 방법

Country Status (5)

Country Link
US (1) US7781774B2 (ko)
EP (2) EP2690663A3 (ko)
JP (1) JP5268290B2 (ko)
KR (1) KR101187205B1 (ko)
CN (1) CN101086996B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070053060A (ko) * 2005-11-19 2007-05-23 삼성전자주식회사 표시장치와 이의 제조방법
JP5151172B2 (ja) * 2007-02-14 2013-02-27 ソニー株式会社 画素回路および表示装置
GB0803702D0 (en) 2008-02-28 2008-04-09 Isis Innovation Transparent conducting oxides
KR101124545B1 (ko) * 2008-02-29 2012-03-15 고려대학교 산학협력단 유기 박막 트랜지스터 및 그 제조 방법
CN101710586B (zh) * 2009-01-09 2011-12-28 深超光电(深圳)有限公司 提高开口率的储存电容及其制作方法
GB0915376D0 (en) 2009-09-03 2009-10-07 Isis Innovation Transparent conducting oxides
CN102034750B (zh) * 2009-09-25 2015-03-11 北京京东方光电科技有限公司 阵列基板及其制造方法
JP5621273B2 (ja) * 2010-02-23 2014-11-12 ソニー株式会社 薄膜トランジスタ構造体およびその製造方法、ならびに電子機器
KR101540039B1 (ko) * 2010-04-23 2015-07-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101705367B1 (ko) * 2010-07-26 2017-02-10 엘지디스플레이 주식회사 유기박막트랜지스터의 제조방법
JP6519911B2 (ja) * 2012-08-02 2019-05-29 株式会社Joled 有機el表示パネルとその製造方法
JP6242121B2 (ja) * 2013-09-02 2017-12-06 株式会社ジャパンディスプレイ 発光素子表示装置及び発光素子表示装置の製造方法
KR102285384B1 (ko) * 2014-09-15 2021-08-04 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 그 제조방법 및 표시 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100658288B1 (ko) 2004-06-25 2006-12-14 삼성에스디아이 주식회사 개량된 구조의 트랜지스터를 구비한 화소 회로 및 유기발광 표시장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999048339A1 (fr) * 1998-03-17 1999-09-23 Seiko Epson Corporation Substrat de formation de motifs sur film mince et son traitement de surface
JP3646510B2 (ja) * 1998-03-18 2005-05-11 セイコーエプソン株式会社 薄膜形成方法、表示装置およびカラーフィルタ
KR100333983B1 (ko) * 1999-05-13 2002-04-26 윤종용 광시야각 액정 표시 장치용 박막 트랜지스터 어레이 기판 및그의 제조 방법
EP1559299A1 (en) * 2002-10-07 2005-08-03 Koninklijke Philips Electronics N.V. Method for manufacturing a light emitting display
JP3788467B2 (ja) * 2003-05-28 2006-06-21 セイコーエプソン株式会社 パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法
KR100973811B1 (ko) * 2003-08-28 2010-08-03 삼성전자주식회사 유기 반도체를 사용한 박막 트랜지스터 표시판 및 그 제조방법
KR100549984B1 (ko) * 2003-12-29 2006-02-07 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광 소자 및 그 제조방법
US7022534B2 (en) * 2004-01-14 2006-04-04 Osram Opto Semiconductors Gmbh Optimal bank height for inkjet printing
JP4389747B2 (ja) * 2004-10-12 2009-12-24 セイコーエプソン株式会社 パターン形成方法および配線形成方法
KR101090250B1 (ko) * 2004-10-15 2011-12-06 삼성전자주식회사 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법
JP2006251120A (ja) * 2005-03-09 2006-09-21 Seiko Epson Corp 画素構造、アクティブマトリクス基板、アクティブマトリクス基板の製造方法、電気光学装置、並びに電子機器
JP5148086B2 (ja) * 2005-08-18 2013-02-20 三星電子株式会社 有機薄膜トランジスタ表示板

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100658288B1 (ko) 2004-06-25 2006-12-14 삼성에스디아이 주식회사 개량된 구조의 트랜지스터를 구비한 화소 회로 및 유기발광 표시장치

Also Published As

Publication number Publication date
EP2690663A2 (en) 2014-01-29
JP5268290B2 (ja) 2013-08-21
EP2690663A3 (en) 2014-07-23
US7781774B2 (en) 2010-08-24
CN101086996A (zh) 2007-12-12
EP1865558A2 (en) 2007-12-12
US20070284585A1 (en) 2007-12-13
CN101086996B (zh) 2011-07-27
JP2007335862A (ja) 2007-12-27
KR20070117850A (ko) 2007-12-13
EP1865558A3 (en) 2013-02-13

Similar Documents

Publication Publication Date Title
KR101187205B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101197053B1 (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR101261605B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070052067A (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
US8399311B2 (en) Thin film transistor array panel and method of manufacture
KR20070063300A (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR101240654B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080013297A (ko) 박막 트랜지스터 표시판의 제조 방법
KR101251997B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080013300A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070115221A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101240653B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080014386A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101189274B1 (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR20080042441A (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR101272331B1 (ko) 유기 박막 트랜지스터 표시판 및 그의 제조 방법
KR20070096609A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080044436A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080051818A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080026989A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070094252A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070101030A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080026236A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070105446A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080006876A (ko) 박막 트랜지스터 표시판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160831

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180829

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190822

Year of fee payment: 8