KR101240653B1 - 박막 트랜지스터 표시판 및 그 제조 방법 - Google Patents

박막 트랜지스터 표시판 및 그 제조 방법 Download PDF

Info

Publication number
KR101240653B1
KR101240653B1 KR1020060037566A KR20060037566A KR101240653B1 KR 101240653 B1 KR101240653 B1 KR 101240653B1 KR 1020060037566 A KR1020060037566 A KR 1020060037566A KR 20060037566 A KR20060037566 A KR 20060037566A KR 101240653 B1 KR101240653 B1 KR 101240653B1
Authority
KR
South Korea
Prior art keywords
electrode
forming
gate
line
interlayer insulating
Prior art date
Application number
KR1020060037566A
Other languages
English (en)
Other versions
KR20070105445A (ko
Inventor
송근규
조승환
김보성
이용욱
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020060037566A priority Critical patent/KR101240653B1/ko
Priority to JP2006221910A priority patent/JP5148086B2/ja
Priority to US11/507,095 priority patent/US7994494B2/en
Priority to CN2006101155541A priority patent/CN1917226B/zh
Priority to TW095130504A priority patent/TW200711145A/zh
Publication of KR20070105445A publication Critical patent/KR20070105445A/ko
Application granted granted Critical
Publication of KR101240653B1 publication Critical patent/KR101240653B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 기판, 상기 기판 위에 형성되어 있는 제1 신호선, 상기 제1 신호선과 교차하며 게이트 전극을 포함하는 제2 신호선, 상기 제1 신호선 및 상기 제2 신호선 위에 형성되어 있으며 상기 게이트 전극을 드러내는 제1 개구부를 가지는 제1 층간 절연막, 상기 제1 개구부에 형성되어 있는 게이트 절연체, 상기 게이트 절연체 위에 위치하며 상기 제1 신호선과 연결되어 있는 소스 전극, 상기 게이트 절연체 위에 위치하며 상기 소스 전극과 마주하는 드레인 전극을 포함하는 화소 전극, 상기 제1 신호선 및 상기 제2 신호선 중 적어도 어느 하나와 평행하며 상기 화소 전극과 적어도 일부 중첩하는 부분을 포함하는 유지 전극선, 상기 소스 전극 및 상기 드레인 전극 위에 형성되어 있으며 상기 소스 전극 및 상기 드레인 전극의 일부를 드러내는 제2 개구부를 정의하는 격벽, 그리고 상기 제2 개구부에 형성되어 있는 유기 반도체를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
유기 반도체, 유지 용량, 잉크젯, 격벽

Description

박막 트랜지스터 표시판 및 그 제조 방법{THIN FILM TRANSISTOR ARRAY PANEL AND METHOD FOR MANUFACTURING THE SAME}
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고,
도 2는 도 1의 박막 트랜지스터 표시판을 II-II 선을 따라 잘라 도시한 단면도이고,
도 3, 도 5, 도 7, 도 9, 도 11, 도 13 및 도 15는 도 1 및 도 2의 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도이고,
도 4는 도 3의 박막 트랜지스터 표시판을 IV-IV 선을 따라 잘라 도시한 단면도이고,
도 6은 도 5의 박막 트랜지스터 표시판을 VI-VI 선을 따라 잘라 도시한 단면도이고,
도 8은 도 7의 박막 트랜지스터 표시판을 VIII-VIII 선을 따라 잘라 도시한 단면도이고,
도 10은 도 9의 박막 트랜지스터 표시판을 X-X 선을 따라 잘라 도시한 단면도이고,
도 12는 도 11의 박막 트랜지스터 표시판을 XII-XII 선을 따라 잘라 도시한 단면도이고,
도 14는 도 13의 박막 트랜지스터 표시판을 XIV-XIV 선을 따라 잘라 도시한 단면도이고,
도 16은 도 15의 박막 트랜지스터 표시판을 XVI-XVI 선을 따라 잘라 도시한 단면도이고,
도 17은 본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고,
도 18은 도 17의 박막 트랜지스터 표시판을 XVIII-XVIII 선을 따라 잘라 도시한 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
110: 절연 기판 121: 게이트선
124: 게이트 전극 129: 게이트선의 끝 부분
131: 유지 전극선 137: 유지 전극
140, 160: 층간 절연막 180: 격벽
146: 게이트 절연체 154: 유기 반도체
171: 데이터선 179: 데이터선의 끝 부분
81, 82: 접촉 보조 부재 141, 143, 162, 163: 접촉 구멍
144, 183: 개구부 186: 보호 부재
191: 화소 전극 193: 소스 전극
195: 드레인 전극 Q: 유기 박막 트랜지스터
본 발명은 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
일반적으로 액정 표시 장치(liquid crystal display, LCD)나 유기 발광 표시 장치(organic light emitting diode display, OLED display), 전기 영동 표시 장치(electrophoretic display) 등의 평판 표시 장치는 복수 쌍의 전기장 생성 전극과 그 사이에 들어 있는 전기광학(electro-optical) 활성층을 포함한다. 액정 표시 장치의 경우 전기광학 활성층으로 액정층을 포함하고, 유기 발광 표시 장치의 경우 전기광학 활성층으로 유기 발광층을 포함한다.
한 쌍을 이루는 전기장 생성 전극 중 하나는 통상 스위칭 소자에 연결되어 전기 신호를 인가받고, 전기광학 활성층은 이 전기 신호를 광학 신호를 변환함으로써 영상을 표시한다.
평판 표시 장치에서는 스위칭 소자로서 삼단자 소자인 박막 트랜지스터(thin film transistor, TFT)를 사용하며, 이 박막 트랜지스터를 제어하기 위한 주사 신호를 전달하는 게이트선(gate line)과 화소 전극에 인가될 신호를 전달하는 데이터선(data line)이 평판 표시 장치에 구비된다.
이러한 박막 트랜지스터 중에서, 규소(Si)와 같은 무기 반도체 대신 유기 반도체를 사용하는 유기 박막 트랜지스터(organic thin film transistor, OTFT)에 대한 연구가 활발히 이루어지고 있다.
유기 박막 트랜지스터는 저온에서 용액 공정(solution process)으로 제작할 수 있어서 증착 공정 만으로 한계가 있는 대면적 평판 표시 장치에도 쉽게 적용할 수 있다. 또한 유기 물질의 특성상 섬유(fiber) 또는 필름(film)과 같은 형태로 만들 수 있어서 가요성 표시 장치(flexible display device)의 핵심 소자로 주목받고 있다.
그러나 유기 반도체는 내화학성이 약하여 공정 도중에 쉽게 손상될 수 있어서 기존의 박막 트랜지스터와 다른 구조가 요구된다.
또한 유기 반도체는 무기 반도체에 비하여 전류 비(Ion/Ioff)가 낮아서 이를 개선하기 위한 방안이 요구된다.
따라서 본 발명이 이루고자 하는 기술적 과제는 이를 해결하기 위한 것으로서 유기 반도체가 손상되는 것을 방지하는 동시에 박막 트랜지스터의 특성을 개선하는 것이다.
본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은 기판, 상기 기판 위에 형성되어 있는 제1 신호선, 상기 제1 신호선과 교차하며 게이트 전극을 포함하는 제2 신호선, 상기 제1 신호선 및 상기 제2 신호선 위에 형성되어 있으며 상기 게이트 전극을 드러내는 제1 개구부를 가지는 제1 층간 절연막, 상기 제1 개구부에 형성되어 있는 게이트 절연체, 상기 게이트 절연체 위에 위치하며 상기 제1 신호선과 연결되어 있는 소스 전극, 상기 게이트 절연체 위에 위치하며 상기 소스 전극과 마주하는 드레인 전극을 포함하는 화소 전극, 상기 제1 신호선 및 상기 제2 신호선 중 적어도 어느 하나와 평행하며 상기 화소 전극과 적어도 일부 중첩하는 부분을 포함하는 유지 전극선, 상기 소스 전극 및 상기 드레인 전극 위에 형성되어 있으며 상기 소스 전극 및 상기 드레인 전극의 일부를 드러내는 제2 개구부를 정의하는 격벽, 그리고 상기 제2 개구부에 형성되어 있는 유기 반도체를 포함한다.
또한, 상기 유지 전극선 및 상기 화소 전극 사이에는 상기 제1 층간 절연막이 위치할 수 있다.
또한, 상기 유지 전극선 및 상기 화소 전극 사이에 위치하는 제2 층간 절연막을 더 포함할 수 있다.
또한, 상기 제1 층간 절연막은 유기 물질을 포함하고, 상기 제2 층간 절연막은 무기 물질을 포함할 수 있다.
또한, 상기 유기 반도체 위에 형성되어 있는 보호 부재를 더 포함할 수 있다.
또한, 상기 제1 층간 절연막, 상기 게이트 절연체, 상기 격벽, 상기 유기 반도체 및 상기 보호 부재 중 적어도 하나는 용해성 물질을 포함할 수 있다.
또한, 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은 기판 위에 제1 신호선을 형성하는 단계, 상기 제1 신호선 위에 제1 절연막을 형성하는 단계, 상기 제1 절연막 위에 게이트 전극을 포함하는 제2 신호선을 형성하는 단계, 상기 제2 신호선 위에 제2 절연막을 형성하는 단계, 상기 제2 절연막에 상기 게이트 전극을 드러내는 제1 개구부를 형성하는 단계, 상기 제1 개구부에 게이트 절연체를 형성하는 단계, 상기 게이트 절연체 위에 상기 제1 신호선과 연결되는 소스 전극 및 상기 소스 전극과 마주하는 드레인 전극을 포함하는 화소 전극을 형성하는 단계, 상기 소스 전극 및 상기 화소 전극 위에 제2 개구부를 가지는 격벽을 형성하는 단계, 그리고 상기 제2 개구부에 유기 반도체를 형성하는 단계를 포함하며, 상기 제1 신호선을 형성하는 단계 및 상기 제2 신호선을 형성하는 단계 중 적어도 하나의 단계에 상기 화소 전극과 중첩되는 위치에 유지 전극선을 함께 형성한다.
또한, 상기 제2 절연막을 형성하는 단계, 상기 게이트 절연체를 형성하는 단계, 상기 격벽을 형성하는 단계 및 상기 유기 반도체를 형성하는 단계 중 적어도 하나는 용액 공정으로 수행할 수 있다.
또한, 상기 게이트 절연체를 형성하는 단계 및 상기 유기 반도체를 형성하는 단계 중 적어도 하나는 잉크젯 인쇄 방법으로 수행할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포 함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
[실시예 1]
그러면 도 1 및 도 2를 참고로 하여 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판에 대하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 2는 도 1의 박막 트랜지스터 표시판을 II-II 선을 따라 잘라 도시한 단면도이다.
투명한 유리, 실리콘(silicone) 또는 플라스틱(plastic) 따위로 만들어진 절연 기판(substrate)(110) 위에 복수의 데이터선(data line)(171)이 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 있다. 각 데이터선(171)은 옆으로 돌출한 복수의 돌출부(projection)(173)와 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(179)을 포함한다. 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 데이터 구동 회로가 기판(110) 위에 집적되어 있는 경우, 데이터선(171)이 연장되어 이와 직접 연결될 수 있다.
데이터선(171)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 금(Ag)이나 금 합금 등 금 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리 브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다. 그러나 이들은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다.
데이터선(171)은 그 측면이 기판(110) 면에 대하여 30°내지 80° 정도의 경사각으로 기울어진 것이 바람직하다.
데이터선(171) 위에는 하부 층간 절연막(lower interlayer insulating layer)(160)이 형성되어 있다. 하부 층간 절연막(160)은 무기 절연물로 만들어질 수 있으며, 무기 절연물의 예로는 질화규소(SiNx) 또는 산화규소(SiO2)를 들 수 있다. 하부 층간 절연막(160)의 두께는 약 2,000Å 내지 4㎛일 수 있다.
하부 층간 절연막(160)에는 데이터선(171)의 돌출부(173) 및 끝 부분(179)을 각각 드러내는 복수의 접촉 구멍(163, 162)을 가질 수 있다.
하부 층간 절연막(160) 위에는 복수의 게이트선(gate line)(121) 및 복수의유지 전극선(storage electrode line)(131)이 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 데이터선(171)과 교차한다. 각 게이트선(121)은 위로 돌출한 복수의 게이트 전극(gate electrode)(124)과 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(129)을 포함한다. 게이트 신호를 생성하는 게이트 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 게이트 구동 회로가 기판(110) 위에 집적되어 있는 경우 게이트선(121)이 연장되어 게이트 구동 회로와 직접 연결될 수 있다.
유지 전극선(131)은 소정의 전압을 인가 받으며 게이트선(121)과 거의 나란하게 뻗는다. 각 유지 전극선(131)은 두 게이트선(121) 사이에 위치하며 두 게이트선(121) 중 위쪽에 가깝다. 유지 전극선(131)은 위 및/또는 아래로 확장되어 있는 유지 전극(storage electrode)(137)을 포함한다. 그러나 유지 전극선(131) 및 유지 전극(137)의 모양 및 배치는 여러 가지로 변형될 수 있다.
게이트선(121) 및 유지 전극선(131)은 데이터선(171)과 동일한 재료로 만들어질 수 있다.
게이트선(121) 및 유지 전극선(131)의 측면 또한 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30° 내지 약 80° 인 것이 바람직하다.
게이트선(121) 및 유지 전극선(131) 위에는 상부 층간 절연막(140) 이 형성되어 있다. 상부 층간 절연막(140)은 유기 물질로 만들어질 수 있으며, 그 예로는 폴리아크릴(polyacryl)계 화합물, 폴리스티렌(polystyrene)계 화합물, 벤조시클로부탄(benzocyclobutane, BCB) 따위의 용해성 고분자 화합물을 들 수 있다. 상부 층간 절연막(140)의 두께는 5,000Å 내지 4㎛ 정도일 수 있다.
상부 층간 절연막(140)은 데이터선(171)의 끝 부분(179) 부근에는 존재하지않는다. 이는 데이터선(171)의 끝 부분(179) 위에 형성된 하부 층간 절연막(160)과 상부 층간 절연막(140)이 접착성(adhesion) 불량으로 분리되는 것을 방지하는 한편, 데이터선(171)의 끝 부분(179)과 외부 회로가 효과적으로 연결되도록 층간 절 연막의 두께를 줄이기 위함이다.
상부 층간 절연막(140)에는 게이트 전극(124)을 드러내는 복수의 제1 개구부(144), 게이트선(121)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(141) 및 데이터선(171)의 돌출부(173)를 드러내는 복수의 접촉 구멍(143)이 형성되어 있다.
상부 층간 절연막(140)의 제1 개구부(144) 안에는 게이트 절연체(gate insulator)(146)가 형성되어 있다. 게이트 절연체(146)는 게이트 전극(124)을 덮으며, 그 두께는 1,000 내지 10,000Å 정도이다. 제1 개구부(144)의 측벽은 그 높이가 상부 층간 절연막(140)보다 높아서 상부 층간 절연막(140)이 둑(bank)의 역할을 하며, 제1 개구부(144)는 게이트 절연체(146)의 표면이 평탄해질 수 있도록 충분한 크기를 가진다.
게이트 절연체(146)는 유기 물질 또는 무기 물질로 만들어진다. 이러한 유기 물질의 예로는 폴리이미드(polyimide)계 화합물, 폴리비닐알코올(polyvinyl alcohol)계 화합물, 폴리플루오란(polyfluorane)계 화합물, 파릴렌(parylene) 등의 용해성 고분자 화합물을 들 수 있으며, 무기 물질의 예로는 옥타데실트리클로로실란(octadecyl trichloro silane, OTS)로 표면처리된 산화규소 따위를 들 수 있다.
상부 층간 절연막(140) 및 게이트 절연체(146) 위에는 복수의 소스 전극(source electrode)(193), 복수의 화소 전극(pixel electrode)(191) 및 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다. 이들은 IZO 또는 ITO 등과 같은 투명한 도전 물질로 만들어질 수 있으며, 그 두께는 약 300Å 내지 약 800Å일 수 있다.
ITO 또는 IZO는 유기 반도체와 일 함수(work function) 차이가 크지 않은 도전 물질로서, 유기 반도체(154)와 직접 접촉하는 소스 전극(193) 및 드레인 전극(195)이 ITO 또는 IZO로 만들어짐으로써 유기 반도체와 전극 사이에 쇼트키 장벽(schottky barrier)을 낮추어 캐리어 주입 및 이동을 용이하게 할 수 있다.
소스 전극(193)은 접촉 구멍(143)을 통하여 데이터선(171)의 돌출부(173)와 연결되어 있으며 게이트 전극(124) 위로 뻗어 있다.
화소 전극(191)은 게이트 전극(124)을 중심으로 소스 전극(193)과 마주하는 부분(이하 '드레인 전극'이라 함)(195)을 포함한다. 드레인 전극(195)과 소스 전극(193)의 마주하는 두 변은 서로 나란하며 구불구불하게 사행(蛇行)한다.
화소 전극(191)의 일부는 유지 전극(137)을 포함한 유지 전극선(131)과 중첩하여 유지 축전기(storage capacitor)를 이룬다.
유지 축전기는 화소 전극(191) 및 유지 전극선(131)과 그 사이에 위치하는 상부 층간 절연막(140)에서 형성된다.
이와 같이 화소 전극(191)과 중첩하는 유지 전극선(131)이 형성됨으로써 액정 축전기를 보완하여 유지 정전량을 늘릴 수 있다. 이에 따라 유기 반도체의 재료적 한계에 의하여 온/오프 전류 비(Ion/Ioff)가 낮아지는 것을 보완할 수 있다.
화소 전극(191)은 게이트선(121) 및 데이터선(171)과 중첩하여 개구율(aperture ratio)을 높인다.
접촉 보조 부재(81, 82)는 각각 접촉 구멍(141, 162)을 통하여 게이트 선(121)의 끝 부분(129)과 데이터선(171)의 끝 부분(179)과 각각 연결된다. 접촉 보조 부재(81, 82)는 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 외부 장치와의 접착성을 보완하고 이들을 보호한다.
소스 전극(193), 화소 전극(191) 및 상부 층간 절연막(140) 위에는 복수의 격벽(partition)(180)이 형성되어 있다.
격벽(180)에는 복수의 제2 개구부(184)가 형성되어 있다. 제2 개구부(184)는 게이트 전극(124) 및 상부 층간 절연막(140)의 제1 개구부(144) 위에 위치하며 소스 전극(193)과 드레인 전극(195)의 일부와 그 사이의 게이트 절연체(146)를 노출한다.
격벽(180)은 용액 공정이 가능한 감광성 유기 물질로 만들어지며, 그 두께는 약 5,000Å 내지 4㎛ 일 수 있다. 격벽(180)의 제2 개구부(184)는 상부 층간 절연막(140)의 제1 개구부(144)보다 작다. 이로써, 하부에 형성되어 있는 게이트 절연체(146)를 격벽(180)이 단단하게 고정하여 들뜨는 것(lifting)을 방지할 수 있고, 후속 제조 과정에서 화학 용액이 침투하는 것을 줄일 수 있다.
격벽(180)의 제2 개구부(184)에는 복수의 섬형 유기 반도체(organic semiconductor island)(154)가 형성되어 있다. 유기 반도체(154)는 게이트 전극(124) 상부에서 소스 전극(193) 및 드레인 전극(195)과 접하며, 그 높이가 격벽(180)보다 낮아서 격벽(180)으로 완전히 갇혀 있다. 이와 같이 유기 반도체(154)가 격벽(180)에 의해 완전히 갇혀 측면이 노출되지 않으므로 후속 공정에서 유기 반도체(154)의 측면으로 화학액 따위가 침투하는 것을 방지할 수 있다.
유기 반도체(154)는 수용액이나 유기 용매에 용해되는 고분자 화합물이나 저분자 화합물을 포함할 수 있으며, 잉크젯 인쇄 방법(inkjet printing)으로 형성될 수 있다. 그러나 유기 반도체(154)는 스핀 코팅(spin coating), 슬릿 코팅(slit coating) 따위의 다른 용액 공정(solution process) 또는 증착(deposition) 등의 방법으로 형성될 수도 있다. 증착으로 형성되는 경우 격벽(180)은 생략될 수 있다.
유기 반도체(154)는 테트라센(tetracene) 또는 펜타센(pentacene)의 치환기를 포함하는 유도체를 포함할 수 있다. 유기 반도체(154)는 또한 티오펜 링(thiophene ring)의 2, 5 위치에서 연결된 4 내지 8개의 티오펜을 포함하는 올리고티오펜(oligothiophene)을 포함할 수 있다.
유기 반도체(154)는 폴리티닐렌비닐렌(polythienylenevinylene), 폴리-3-헥실티오펜(poly 3-hexylthiophene), 폴리티오펜(polythiophene), 프탈로시아닌(phthalocyanine), 금속화 프탈로시아닌(metallized phthalocyanine) 또는 그의 할로겐화 유도체를 포함할 수 있다. 유기 반도체(154)는 또한 페릴렌테트라카르복실산 이무수물(perylenetetracarboxylic dianhydride, PTCDA), 나프탈렌테트라카르복실산 이무수물(naphthalenetetracarboxylic dianhydride, NTCDA) 또는 이들의 이미드(imide) 유도체를 포함할 수 있다. 유기 반도체(154)는 페릴렌(perylene) 또는 코로넨(coronene)과 그들의 치환기를 포함하는 유도체를 포함할 수도 있다.
유기 반도체의 두께는 약 300Å 내지 3,000Å일 수 있다.
하나의 게이트 전극(124), 하나의 소스 전극(193) 및 하나의 드레인 전극(195)은 유기 반도체(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)(Q)를 이룬다. 박막 트랜지스터(Q)의 채널(channel)은 소스 전극(193)과 드레인 전극(195) 사이의 유기 반도체(154)에 형성되며, 소스 전극(193)과 드레인 전극(195)의 마주보는 면을 구불구불하게 형성하는 경우 채널 폭을 늘릴 수 있어서 전류 특성을 개선할 수 있다.
화소 전극(191)은 박막 트랜지스터(Q)에서 데이터 전압을 인가 받아 공통 전압(common voltage)을 인가 받는 다른 표시판(도시하지 않음)의 공통 전극(common electrode)(도시하지 않음)과 함께 전기장을 생성함으로써 두 전극 사이의 액정층(도시하지 않음)의 액정 분자의 방향을 결정한다. 화소 전극(191)과 공통 전극은 축전기[이하 “액정 축전기(liquid crystal capacitor)”라 함]를 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지한다.
유기 반도체(154) 위에는 보호 부재(186)가 형성되어 있다. 보호 부재(186)는 불소계 탄화수소 화합물 또는 폴리비닐알코올계 화합물 따위로 만들어지며, 외부의 열, 플라스마 또는 화학 물질로부터 유기 반도체(154)를 보호한다.
그러면 도 1 및 도 2에 도시한 박막 트랜지스터를 제조하는 방법에 대하여 도 3 내지 도 16을 참고하여 상세히 설명한다.
도 3, 도 5, 도 7, 도 9, 도 11, 도 13 및 도 15는 도 1 및 도 2의 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도이고, 도 4는 도 3의 박막 트랜지스터 표시판을 IV-IV 선을 따라 잘라 도시한 단면도이고, 도 6은 도 5의 박막 트랜지스터 표시판을 VI-VI 선을 따라 잘라 도시한 단면도이고, 도 8은 도 7의 박막 트랜지스터 표시판을 VIII-VIII 선을 따라 잘라 도시한 단면도이고, 도 10은 도 9의 박막 트랜지스터 표시판을 X-X 선을 따라 잘라 도시한 단면도이고, 도 12는 도 11의 박막 트랜지스터 표시판을 XII-XII 선을 따라 잘라 도시한 단면도이고, 도 14는 도 13의 박막 트랜지스터 표시판을 XIV-XIV 선을 따라 잘라 도시한 단면도이고, 도 16은 도 15의 박막 트랜지스터 표시판을 XVI-XVI 선을 따라 잘라 도시한 단면도이다.
먼저 기판(110) 위에 스퍼터링(sputtering) 따위의 방법으로 도전층을 적층하고 이를 사진 식각하여, 도 3 및 도 4에 도시한 바와 같이, 돌출부(173) 및 끝 부분(179)을 포함하는 데이터선(171)을 형성한다.
다음, 도 5 및 도 6에 도시한 바와 같이, 무기 물질을 화학 기상 증착(chemical vapor deposition, CVD)하여 접촉 구멍(163, 162)을 가지는 하부 층간 절연막(160)을 형성한다.
다음, 도 7 및 도 8에 도시한 바와 같이, 하부 층간 절연막(160) 위에 도전층을 적층하고 사진 식각하여, 게이트 전극(124) 및 끝 부분(129)을 포함하는 게이트선(121) 및 유지 전극(137)을 포함하는 유지 전극선(131)을 형성한다.
다음, 도 9 및 도 10에 도시한 바와 같이, 감광성 유기물 등을 스핀 코팅하고 패터닝하여 제1 개구부(144) 및 접촉 구멍(141, 143)의 상부 측벽을 가지는 상부 층간 절연막(140)을 형성한다. 이 때 데이터선(171)의 끝 부분(179) 부근은 유기물이 모두 제거되도록 한다.
다음, 도 11 및 도 12에 도시한 바와 같이, 상부 층간 절연막(140)의 제1 개구부(144)에 잉크젯 인쇄 방법 등으로 게이트 절연체(146)를 형성한다. 잉크젯 인쇄 방법으로 게이트 절연체(146)를 형성하는 경우 제1 개구부(144)에 용액을 적하한 다음 건조한다. 그러나 이에 한정하지 않고 스핀 코팅, 슬릿 코팅 등의 다양한 용액 공정으로 형성할 수도 있다.
다음, 도 13 및 도 14에 도시한 바와 같이, 비정질 ITO 등을 스퍼터링한 후 사진 식각하여 데이터 전극(195)을 포함하는 화소 전극(191), 소스 전극(193) 및 접촉 보조 부재(81, 82)를 형성한다. 스퍼터링 온도는 25℃ 내지 130℃의 저온, 특히 상온인 것이 바람직하며, 비정질 ITO는 약염기성 식각액을 사용하여 식각하는 것이 바람직하다. 이와 같이 ITO를 저온에서 형성하고 약염기성 식각액으로 식각함으로써 유기물로 만들어진 하부의 게이트 절연체(146) 및 상부 층간 절연막(140)이 열 및 화학액으로 인하여 손상되는 것을 방지할 수 있다.
다음, 도 15 및 도 16에 도시한 바와 같이, 감광성 유기막을 도포하고 현상하여 제2 개구부(184)를 가지는 격벽(180)을 형성한다.
다음, 도 1 및 도 2에 도시한 바와 같이, 개구부(183)에 잉크젯 인쇄 방법 등으로 유기 반도체(154) 및 보호 부재(180)를 연속하여 형성한다.
[실시예 2]
그러면 도 17 및 도 18을 참고로 하여 본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시판에 대하여 상세하게 설명한다.
전술한 실시예와 중복되는 설명은 생략한다.
도 17은 본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 18은 도 17의 박막 트랜지스터 표시판을 XVIII-XVIII 선을 따라 잘라 도 시한 단면도이다.
절연 기판(110) 위에 복수의 데이터선(171) 및 유지 전극선(131)이 형성되어 있다. 전술한 실시예와 달리, 유지 전극선(131)은 데이터선(171)과 동일한 층에 형성되어 있으며 데이터선(171)과 평행하다.
데이터선(171)은 주로 세로 방향으로 뻗어 있으며, 각 데이터선(171)은 옆으로 돌출한 복수의 돌출부(173)와 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(179)을 포함한다.
유지 전극선(131)은 소정의 전압을 인가 받으며 데이터선(171)과 거의 나란하게 뻗는다. 각 유지 전극선(131)은 두 데이터선(171) 사이에 위치하며 두 데이터트선(171) 중 왼쪽에 가깝다. 유지 전극선(131)은 양 옆으로 확장되어 있는 유지 전극(137)을 포함한다. 그러나 유지 전극선(131)의 모양 및 배치는 여러 가지로 변형될 수 있다.
데이터선(171) 및 유지 전극선(131) 위에는 하부 층간 절연막(160)이 형성되어 있다. 하부 층간 절연막(160)은 무기 절연물로 만들어질 수 있으며, 무기 절연물의 예로는 질화규소(SiNx) 또는 산화규소(SiO2)를 들 수 있다.
하부 층간 절연막(160)에는 데이터선(171)의 돌출부(173) 및 끝 부분(179)을 각각 드러내는 복수의 접촉 구멍(163, 162)을 가질 수 있다.
하부 층간 절연막(160) 위에는 복수의 게이트선(121)이 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 데이터 선(171) 및 유지 전극선(131)과 교차한다. 각 게이트선(121)은 위로 돌출한 복수의 게이트 전극(gate electrode)(124)과 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(129)을 포함한다.
게이트선(121) 위에는 상부 층간 절연막(140) 이 형성되어 있다. 상부 층간 절연막(140)은 유기 물질로 만들어질 수 있으며, 그 예로는 폴리아크릴(polyacryl)계 화합물, 폴리스티렌(polystyrene)계 화합물, 벤조시클로부탄(benzocyclobutane, BCB) 따위의 용해성 고분자 화합물을 들 수 있다.
상부 층간 절연막(140)은 데이터선(171)의 끝 부분(179) 부근에는 존재하지않는다.
상부 층간 절연막(140)에는 게이트 전극(124)을 드러내는 복수의 제1 개구부(144), 게이트선(121)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(141) 및 데이터선(171)의 돌출부(173)를 드러내는 복수의 접촉 구멍(143)이 형성되어 있다.
상부 층간 절연막(140)의 제1 개구부(144) 안에는 게이트 절연체(gate insulator)(146)가 형성되어 있다.
상부 층간 절연막(140) 및 게이트 절연체(146) 위에는 복수의 소스 전극(source electrode)(193), 복수의 화소 전극(pixel electrode)(191) 및 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다.
소스 전극(193)은 접촉 구멍(143)을 통하여 데이터선(171)의 돌출부(173)와 연결되어 있으며 게이트 전극(124) 위로 뻗어 있다.
화소 전극(191)은 게이트 전극(124)을 중심으로 소스 전극(193)과 마주하는 부분(이하 '드레인 전극'이라 함)(195)을 포함한다. 드레인 전극(195)과 소스 전극(193)의 마주하는 두 변은 서로 나란하며 구불구불하게 사행(蛇行)한다.
화소 전극(191)의 일부는 유지 전극(137)을 포함한 유지 전극선(131)과 중첩하여 유지 축전기(storage capacitor)를 이룬다. 유지 축전기는 화소 전극(191) 및 유지 전극선(131)과 그 사이에 위치하는 하부 층간 절연막(160) 및 상부 층간 절연막(140)에서 형성되며, 이는 액정 축전기의 전압 유지 능력을 강화한다.
이 경우, 실시예 1과 달리, 무기 물질로 만들어진 하부 층간 절연막(160)과 함께 유지 축전기를 형성하므로 유지 용량을 늘릴 수 있다.
화소 전극(191)은 게이트선(121) 및 데이터선(171)과 중첩하여 개구율(aperture ratio)을 높인다.
접촉 보조 부재(81, 82)는 각각 접촉 구멍(141, 162)을 통하여 게이트선(121)의 끝 부분(129)과 데이터선(171)의 끝 부분(179)과 각각 연결된다.
소스 전극(193), 화소 전극(191) 및 상부 층간 절연막(140) 위에는 복수의 격벽(partition)(180)이 형성되어 있다.
격벽(180)에는 복수의 제2 개구부(184)가 형성되어 있다. 제2 개구부(184)는 게이트 전극(124) 및 상부 층간 절연막(140)의 제1 개구부(144) 위에 위치하며 소스 전극(193)과 드레인 전극(195)의 일부와 그 사이의 게이트 절연체(146)를 노출한다.
격벽(180)의 제2 개구부(184)에는 복수의 섬형 유기 반도체(organic semiconductor island)(154)가 형성되어 있다.
유기 반도체(154) 위에는 보호 부재(186)가 형성되어 있다.
이상에서 본 발명의 바람직한 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구 범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
별도의 공정 추가 없이 유지 축전기를 형성하여 액정 축전기의 전압 유지 능력을 강화할 수 있다. 또한 도전층 및 절연층 형성 후 유기 반도체를 형성함으로써 유기 반도체가 공정 중에 열 또는 화학액에 노출되는 것을 방지하는 한편, 유기 반도체가 형성될 영역을 한정하는 격벽 및 보호 부재를 포함함으로써 공정에 의해 유기 반도체에 미치는 영향을 최소화할 수 있다.

Claims (10)

  1. 기판,
    상기 기판 위에 형성되어 있는 데이터선,
    상기 데이터선과 교차하며 게이트 전극을 포함하는 게이트선,
    상기 데이터선 및 상기 게이트선 위에 형성되어 있으며 상기 게이트 전극을 드러내는 제1 개구부를 가지는 상부 층간 절연막,
    상기 제1 개구부에 형성되어 있는 게이트 절연체,
    상기 게이트 절연체 위에 위치하며 상기 데이터선과 연결되어 있는 소스 전극,
    상기 게이트 절연체 위에 위치하며 상기 소스 전극과 마주하는 드레인 전극을 포함하는 화소 전극,
    상기 데이터선 및 상기 게이트선 중 적어도 어느 하나와 평행하며 상기 화소 전극과 적어도 일부 중첩하는 부분을 포함하는 유지 전극선,
    상기 소스 전극 및 상기 드레인 전극 위에 형성되어 있으며 상기 소스 전극 및 상기 드레인 전극의 일부를 드러내는 제2 개구부를 정의하는 격벽, 그리고
    상기 제2 개구부에 형성되어 있는 유기 반도체
    를 포함하는 박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 유지 전극선 및 상기 화소 전극 사이에는 상기 상부 층간 절연막이 위치하는 박막 트랜지스터 표시판.
  3. 제2항에서,
    상기 유지 전극선 및 상기 화소 전극 사이에 위치하는 하부 층간 절연막을 더 포함하는 박막 트랜지스터 표시판.
  4. 제3항에서,
    상기 상부 층간 절연막은 유기 물질을 포함하고, 상기 하부 층간 절연막은 무기 물질을 포함하는 박막 트랜지스터 표시판.
  5. 제1항에서,
    상기 유기 반도체 위에 형성되어 있는 보호 부재를 더 포함하는 박막 트랜지스터 표시판.
  6. 제5항에서,
    상기 상부 층간 절연막, 상기 게이트 절연체, 상기 격벽, 상기 유기 반도체 및 상기 보호 부재 중 적어도 하나는 용해성 물질을 포함하는 박막 트랜지스터 표시판.
  7. 기판 위에 데이터선을 형성하는 단계,
    상기 데이터선 위에 하부 층간 절연막을 형성하는 단계,
    상기 하부 층간 절연막 위에 게이트 전극을 포함하는 게이트선을 형성하는 단계,
    상기 게이트선 위에 상부 층간 절연막을 형성하는 단계,
    상기 상부 층간 절연막에 상기 게이트 전극을 드러내는 제1 개구부를 형성하는 단계,
    상기 제1 개구부에 게이트 절연체를 형성하는 단계,
    상기 게이트 절연체 위에 상기 데이터선과 연결되는 소스 전극 및 상기 소스 전극과 마주하는 드레인 전극을 포함하는 화소 전극을 형성하는 단계,
    상기 소스 전극 및 상기 화소 전극 위에 제2 개구부를 가지는 격벽을 형성하는 단계, 그리고
    상기 제2 개구부에 유기 반도체를 형성하는 단계를 포함하며,
    상기 데이터선을 형성하는 단계 및 상기 게이트선을 형성하는 단계 중 적어도 하나의 단계에 상기 화소 전극과 중첩되는 위치에 유지 전극선을 함께 형성하는
    박막 트랜지스터 표시판의 제조 방법.
  8. 제7항에서,
    상기 상부 층간 절연막을 형성하는 단계, 상기 게이트 절연체를 형성하는 단계, 상기 격벽을 형성하는 단계 및 상기 유기 반도체를 형성하는 단계 중 적어도 하나는 용액 공정으로 수행하는 박막 트랜지스터 표시판의 제조 방법.
  9. 제8항에서,
    상기 게이트 절연체를 형성하는 단계 및 상기 유기 반도체를 형성하는 단계 중 적어도 하나는 잉크젯 인쇄 방법으로 수행하는 박막 트랜지스터 표시판의 제조 방법.
  10. 제7항에서,
    상기 소스 전극 및 상기 화소 전극을 형성하는 단계는
    25 내지 130℃에서 투명 도전체를 형성하는 단계, 그리고
    상기 투명 도전체를 약염기성 식각액으로 식각하는 단계
    를 포함하는 박막 트랜지스터 표시판의 제조 방법.
KR1020060037566A 2005-08-18 2006-04-26 박막 트랜지스터 표시판 및 그 제조 방법 KR101240653B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020060037566A KR101240653B1 (ko) 2006-04-26 2006-04-26 박막 트랜지스터 표시판 및 그 제조 방법
JP2006221910A JP5148086B2 (ja) 2005-08-18 2006-08-16 有機薄膜トランジスタ表示板
US11/507,095 US7994494B2 (en) 2005-08-18 2006-08-18 Organic thin film transistor array panel and method for manufacturing the same
CN2006101155541A CN1917226B (zh) 2005-08-18 2006-08-18 有机薄膜晶体管阵列面板及其制造方法
TW095130504A TW200711145A (en) 2005-08-18 2006-08-18 Organic thin film transistor array panel and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060037566A KR101240653B1 (ko) 2006-04-26 2006-04-26 박막 트랜지스터 표시판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20070105445A KR20070105445A (ko) 2007-10-31
KR101240653B1 true KR101240653B1 (ko) 2013-03-08

Family

ID=38818889

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060037566A KR101240653B1 (ko) 2005-08-18 2006-04-26 박막 트랜지스터 표시판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101240653B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101197059B1 (ko) 2006-07-11 2012-11-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101954978B1 (ko) * 2012-09-06 2019-03-08 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
CN102945855B (zh) * 2012-11-13 2016-08-03 京东方科技集团股份有限公司 发光显示背板、显示装置和像素界定层的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040062190A (ko) * 2002-12-31 2004-07-07 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR20050023012A (ko) * 2003-08-28 2005-03-09 삼성전자주식회사 유기 반도체를 사용한 박막 트랜지스터 표시판 및 그 제조방법
KR20050123403A (ko) * 2004-06-25 2005-12-29 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 구비한 유기 전계 발광 소자

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040062190A (ko) * 2002-12-31 2004-07-07 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR20050023012A (ko) * 2003-08-28 2005-03-09 삼성전자주식회사 유기 반도체를 사용한 박막 트랜지스터 표시판 및 그 제조방법
KR20050123403A (ko) * 2004-06-25 2005-12-29 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 구비한 유기 전계 발광 소자

Also Published As

Publication number Publication date
KR20070105445A (ko) 2007-10-31

Similar Documents

Publication Publication Date Title
US7919778B2 (en) Making organic thin film transistor array panels
KR101197053B1 (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR20070052067A (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
JP5148086B2 (ja) 有機薄膜トランジスタ表示板
US7712888B2 (en) Inkjet printing system for manufacturing thin film transistor array
US8399311B2 (en) Thin film transistor array panel and method of manufacture
KR20070117850A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070063300A (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR20080013297A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20080026957A (ko) 박막 트랜지스터 표시판의 제조 방법
KR101240654B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20090010699A (ko) 유기 박막 트랜지스터 표시판 및 그 제조방법
KR101240653B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101251997B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080013300A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070052505A (ko) 잉크젯 프린팅 시스템 및 이를 이용한 유기 박막트랜지스터 표시판의 제조 방법
KR101189274B1 (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR20080014386A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080026989A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101326130B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080042441A (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR20070062743A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070096609A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101272331B1 (ko) 유기 박막 트랜지스터 표시판 및 그의 제조 방법
KR20070094252A (ko) 박막 트랜지스터 표시판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 8