JPH02132831A - 配線形成基板面の平坦化方法 - Google Patents

配線形成基板面の平坦化方法

Info

Publication number
JPH02132831A
JPH02132831A JP28569688A JP28569688A JPH02132831A JP H02132831 A JPH02132831 A JP H02132831A JP 28569688 A JP28569688 A JP 28569688A JP 28569688 A JP28569688 A JP 28569688A JP H02132831 A JPH02132831 A JP H02132831A
Authority
JP
Japan
Prior art keywords
wiring
film
resin film
substrate
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28569688A
Other languages
English (en)
Inventor
Makoto Sasaki
誠 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP28569688A priority Critical patent/JPH02132831A/ja
Publication of JPH02132831A publication Critical patent/JPH02132831A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は配線形成基板面の平坦化方法に関するものであ
る。
〔従来の技術〕
例えば、画素電極を薄膜トランジスタによって駆動する
アクティブマトリックス型の液晶表示素子に使用される
TPTパネルは、ガラスからなる透明基板面に、多数本
のゲート配線と多数本のデータ配線とを互いに直交させ
て配線するとともに、この各配線に沿わせて、前記ゲー
ト配線をゲート電極とし前記データ配線をドレイン電極
とする多数の薄膜トランジスタと、この各薄膜トランジ
スタのソース電極に接続された透明画素電極とを縦横に
配列した構成となっている。
このTPTパネルに形成される薄膜トランジスタは、一
般に逆スタガー型とされている。この逆スタガー型薄膜
トランジスタは、第5図に示すように、前記透明基板1
面にC『等からなるゲート配線2を形成し、その上にS
IN等からなる透明なゲート絶縁膜3を形成するととも
に、このゲート絶縁膜3の上に前記ゲート配線2のゲー
ト電極部に対向させてi−a−81半導体膜4を形成し
、この半導体膜4の上に、n”−a−Si層5を介して
、C『等からなるドレイン電極6とソース電極7とを形
成した構造となっており、前記ドレイン電極6は、ゲー
ト絶縁膜3上に配線されたドレイン配線(図示せず)に
つながっている。なお、8はゲート絶縁膜3の上に形成
されたITO等からなる透明画素電極であり、この画素
電極8は、その端部を上記薄膜トランジスタのソース電
極7上に重ねて形成することによってこのソース電極7
に接続されている。
ところで、上記逆スタガー型薄膜トランジスタにおいて
は、基板1面に形成されているゲート配線2が基板1上
に突出しているために、このゲート配線2を形成した基
板1面にそのままゲート絶縁膜3を形成すると、このゲ
ート絶縁膜3に基板1面とゲート配線2との間の段差に
応じた段差部ができ、そのためにゲート絶縁膜3の段差
部にクラック等が発生して、ゲート絶縁膜3上に形成さ
れる半導体膜4と前記ゲート配線2との間に短絡を生じ
てしまうことがある。
このため、従来から、ゲート配線2を形成した基板1面
を平坦化し、その上にゲート絶縁膜3を形成することが
行なわれている。
第4図はゲート配線2を形成した基板1面を平坦化する
従来の方法を示したもので、この配線形成基板面の平坦
化は、上記基板1の配線形成面上に、SOG(スビンオ
ンガラス)をゲート配線2の厚さの2〜3倍の厚さに塗
布し、このSOG膜9をその膜面が図に鎖線で示すレベ
ル(ゲート配線2の表面レベル)になるまでエッチング
バックすることによって行なわれている。
〔発明が解決しようとする課題〕
しかしながら上記のような従来の平坦化方法では、配線
形成基板面の段差はかなり滑らかにはなるものの、ゲー
ト配線2の2〜3倍の厚さのSOG膜9をゲート配線2
0表面レベルまでエッチングバックしなければならず、
しかもSOG膜9はそのエッチング速度が遅いために、
平坦化に時間がかかるという問題があった。しかも、上
記従来の平坦化方法では、SOG膜9のエッチング量の
コントロールが難しいために、ゲート配線2上のSOG
膜9が完全に除去されずに薄く残ってしまうことがあり
、このようにゲート配線2上にSOG膜9が残ると、そ
の上にゲート絶縁膜3、半導体膜4、n÷一a−Si層
5、ソースおよびドレイン電極6.7を積層形成して構
成される薄膜トランジスタが、第5図に示したように、
ゲート配線2とゲート絶縁膜3との間にSOG膜9が介
在した構造となってしまうために、このSOG膜9が薄
膜トランジスタの特性に影響を及ぼすという問題もあっ
た。なお、上記SOG膜9のエッチング時間を長くとれ
ば、ゲート配線2上のSOG膜9を完全に除去すること
は可能であるが、このように長時間のエッチングバック
を行なうと、SOG膜9の各部におけるエッチングレー
トの“ばらつき”の影響が出やすくなるために、基板1
上に残されるSOG膜9の表面が平坦にならなくなり(
極端な場合には、SOG膜9が部分的に基板1面までエ
ッチングされることもある)、そのために、平坦化を達
成することができなくなる。
本発明は上記にような実情にかんがみてなされたもので
あって、その目的とするところは、短時間で簡単に、し
かも配線表面を確実に露出させた平坦化を行なうことが
できる配線形成基板面の平坦化方法を提供することにあ
る。
〔課題を解決するための手段〕
本発明の配線形成基板面の平坦化方法は、配線を形成し
た基板面に有機樹脂膜を前記配線とほぼ同じ厚さに形成
し、この樹脂膜上に前記配線と対向する部分を除いてレ
ジストマスクを形成した後、前記レジストマスクをエッ
チングしながら前記樹脂膜の露出部分を同時にエッチン
グしてこの樹脂膜の前記配線上に重なる突出部分を除去
するとともに、前記樹脂膜上に残った前記レジストマス
クを剥離することを特徴とするものである。
〔作用〕
この平坦化方法によれば、配線を形成した基板面に有機
樹脂膜を前記配線とほぼ同じ厚さに形成し、この樹脂膜
上に前記配線と対向する部分を除いてレジストマスクを
形成して、この樹脂膜のレジストマスクで覆われていな
い露出部分をエッチングすることにより、この樹脂膜の
配線上に重なる突出部分を除去するようにしているから
、この樹脂膜をその下の配線の表面を完全に露出させる
までエッチングしても、この樹脂膜の他の部分つまり基
板面に残すべき部分はレジストマスクで保護されてエッ
チングされることはない。したがって、前記樹脂膜の基
板面に残すべき部分を配線とほぼ同じ厚さに保ったまま
配線上の樹脂膜を除去してその下の配線の表面を確実に
露出させることができる。しかもこの平坦化方法では、
前記.樹脂膜の露出部分のエッチングを、前記レジスト
マスクをエッチングしながら同時に行なっているために
、配線両側部の樹脂膜の突出部(基板面から配線上にか
けての樹脂膜の立上り段差部)も、レジストマスクの側
縁のエッチングにともなって露出されることになり、し
たがって、配線両側部の樹脂膜の突出部も配線上の樹脂
膜と同様にエッチングすることができるから、この後に
基板面に残った樹脂膜上のレジストマスクを剥離すれば
、基板の配線形成面が、配線間の部分をこの配線とほぼ
同じ厚さの前記樹脂膜で平坦化した平坦面となる。
また、この平坦化方法では、前記樹脂膜を基板面の配線
とほぼ同じ厚さに形成しているために、配線上のエッチ
ングすべき樹脂膜の厚さは薄<、シかもこの樹脂膜は有
機樹脂膜であるためにエッチング速度が速いし、また、
基板面に残すべき樹脂膜はレジストマスクで保護されて
いるから、配線上の樹脂膜のエッチング除去は短時間で
かつ簡単に行なうことができる。
〔実施例〕
以下、本発明の一実施例を、逆スタガー型薄膜トランジ
スタのゲート配線を形成した基板面の平坦化について説
明する。
第1図は、平坦化工程を示したもので、図中1はガラス
からなる透明基板、2はこの基板1面に形成されたCr
等からなるゲート配線であり、この基板1面の平坦化は
次のようにして行なう。
まず、第1図(a)に示すように、ゲート配線2を形成
した透明基板1面に、ポリイミド等からなる透明な有機
樹脂膜10を、スビンコート法等によってゲート配線2
とほぼ同じ厚さに形成し、この樹脂膜10の上にネガテ
ィブ型のフォトレジストを前記樹脂膜10よりも厚く塗
布した後、透明基板1の裏面側から光aを照射して、上
記フォトレジスト膜11のゲート配線2と対向する部分
以外の部分を、ゲート配線2を遮光膜として利用して選
択的に露光する。
次に、露光したフォトレジスト膜11を現像処理するこ
とにより、第1図(b)に示すように、前記樹脂膜10
上をゲート配線2と対向する部分を除いて覆うレジスト
マスク11aを形成する。
次に、前記レジストマスクllaとポリイミド等の有機
樹脂膜10との両方をほぼ同速度でエッチングできるエ
ッチングガス(例えば酸素ガス)を用い、ガス圧を1〜
2Torrに制御してプラズマエッチングを行ない、レ
ジストマスク11aをエッチングしながら、樹脂膜10
の露出部分を同時にエッチングしてこの樹脂膜10のゲ
ート配線2上に重なる突出部分を第1図(C)に示すよ
うに除去する。このとき、エッチング開始時点では、ゲ
ート配線2の両側部の樹脂膜10の突出部(基板1面か
らゲート配線2上にかけての樹脂膜10の立上り段差部
)はレジストマスクllaで覆われているが、エッチン
グガス圧を1〜2TOrrにすると、エッチングは縦方
向にも横方向にも進むために、レジストマスク11aは
その上面側からも側面側からもエッチングされて行き、
このレジストマスクllaの側縁のエッチングにともな
ってゲート配線両側部の樹脂膜10が露出されて行くか
ら、ゲート配線両側部の樹脂膜10の突出部も、ゲート
配線2上の樹脂膜と同様にエッチングすることができる
。なお、前記樹脂膜10のエッチングは、ゲート配線両
側部の樹脂膜10の表面がゲート配線2の表面と面一に
なるまで行なうのが理想的であるが、ゲート配線2の表
面を確実に露出させるには、樹脂膜10のエッチングを
、ゲート配線両側部の樹脂膜10の表面が図示のように
ゲート配線2の表面より若干低くなるまで行なうのが望
ましい。ただし、前記樹脂膜10の厚さは薄く、またそ
のエッチング速度も速いために、この樹脂膜10はエッ
チングレートの“ばらつき”がほとんどない状態でエッ
チングされるから、ゲート配線両側部の樹脂膜10の表
面がゲート配線2の表面より僅かだけ低くなるまでエッ
チングすれば、ゲート配線2上の樹脂膜10を完全に除
去することができ、したがって、ゲート配線両側部の樹
脂膜10の表面とゲート配線2の表面との差はほとんど
無視できる程度に小さくおさえることができる。
この後は、第1図(d)に示すように、前記樹脂膜10
上に残ったレジストマスク11aを剥離すればよく、こ
のレジストマスク11aを剥離すれば、基板1の配線形
成面が、ゲート配線2間の部分をこの配線2とほぼ同じ
厚さの樹脂膜10で平坦化した平坦面となる。
しかして、上記平坦化方法によれば、ゲート配線2を形
成した透明基板1面に有機樹脂膜10を前記ゲート配線
2とほぼ同じ厚さに形成し、その上にこの樹脂膜10上
をゲート配線2と対向する部分を除いて覆うレジストマ
スクllaを形成して、この樹脂膜10のレジストマス
クllaで覆われていない露出部分をエッチングするこ
とにより、この樹脂膜10のゲート配線゛2上に重なる
突出部分を除去するようにしているから、この樹脂膜1
0をその下のゲート配線2の表面を完全に露出させるま
でエッチングしても、この樹脂膜10の他の部分つまり
基板1面に残すべき部分はレジストマスク11aで保護
されてエッチングされることはない。したがって、前記
樹脂膜10の基板1面に残すべき部分をゲート配線2と
ほぼ同じ厚さに保ったままゲート配線2上の樹脂膜10
を除去して、その下のゲート配線2の表面を確実に露出
させることができる。しかもこの平坦化方法では、前記
樹脂膜10の露出部分のエッチングを、前記レジストマ
スク11aをエッチングしながら同時に行なっているた
めに、ゲート配線両側部の樹脂膜10の突出部も、レジ
ストマスク11aの側縁のエッチングにともなって露出
されることになり、したがって、ゲート配線両側部の樹
脂膜10の突出部もゲート配線2上の樹脂膜と同様にエ
ッチングすることができるから、この後に基板1面に残
った樹脂膜10上のレジストマスク11aを剥離すれば
、基板1の配線形成面が、ゲ一ト配線間の部分をこのゲ
ート配線2とほぼ同じ厚さの樹脂膜10で平坦化した平
坦面となる。また、この平坦化方法では、前記樹脂膜1
0を基板1面のゲート配線2とほぼ同じ厚さに形成して
いるために、ゲート配線2上のエッチングすべき樹脂膜
10の厚さは薄く、しかもこの樹脂膜10はポリイミド
等の有機樹脂膜であるためにエッチング速度が速いし、
また、基板1面に残すべき樹脂膜10はレジストマスク
llaで保護されているから、ゲート配線2上の樹脂膜
10のエッチング除去は短時間でかつ簡単に行なうこと
ができる。
さらにこの平坦化方法では、前記樹脂膜10を透明膜と
し、この樹脂膜10上にネガティブ型のフォトレジスト
11を塗布して、このフォトレジスト膜11を透明基板
1の裏面側から基板1面のゲート配線2を遮光膜として
利用して露光するようにしているから、このフォトレジ
スト膜11を現像処理して形成される前記レジストマス
クllaを、前記ゲート配線2に正確に対向させて形成
することができるとともに、フォトレジスト11の露光
処理を別の露光マスクを用いて行なう場合のように、露
光マスクの製作や露光処理時のマスク合せを必要とする
こともない。また平坦化膜として使用したポリイミド等
の有機樹脂膜10は、SOG膜のように反りやクラック
を発生しにくいから、平坦化膜の信頼性も十分である。
第2図は、上記平坦化方法によって配線形成面を平坦化
した基板1上に、ゲート絶縁膜3、半導体膜4、n”−
a−Sl層5、ソースおよびドレイン電極6,7を積層
形成して逆スタガー型薄膜トランジスタを構成した状態
を示しており、上記平坦化方法によれば、ゲート配線2
の表面を確実に露出させることができるために、従来の
ようにゲート配線2とゲート絶縁膜3との間に平坦化膜
(SOG膜)が介在して薄膜トランジスタの特性に影響
を及ぼすことはない。なお、第2図において8はゲート
絶縁膜3上に形成された透明画素電極である。
なお、第2図ではゲート絶縁膜3上に画素電極8を形成
しているが、ゲート絶縁膜3上に半導体膜4、n”−a
−Si層5、ドレイン電極6およびソース電極7を形成
した後、この面を再度上記平坦化方法と同様な方法によ
って平坦化して、第3図に示すようにドレイン電極6お
よびソース電極7の表面を露出させる上層の平坦化膜つ
まり透明有機樹脂膜10を形成し、この上層の樹脂膜1
0の上に画素電極8をその端部をソース電極7上に重ね
る形成すれば、画素電極8から段差部をなくしてその断
線を防ぐことができる。
また、上記実施例では、基板1面に形成した樹脂膜10
上に塗布するフォトレジストをネガティブ型とし、この
フォトレジスト膜11を基板lの裏面側から基板1面の
ゲート配線2を遮光膜として利用して露光して現像処理
することによりレジストマスクllaを形成しているが
、前記フォトレジスト膜の露光処理は、フォトレジスト
膜の表面側からゲート配線2のパターンに対応する露光
マスクを使用して行なってもよく、その場合は、使用す
るフォトレジストはネガティブ型でもポジティブ型でも
よい。さらに上記実施例では、逆スタガー型薄膜トラン
ジスタのゲート配線2を形成した基板1面の平坦化につ
いて説明したが、本発明の平坦化方法は、スタガー型ま
たはコブラナー型の薄膜トランジスタを製造する際の、
データ配線およびソース配線(または電極)を形成した
基板面の平坦化等にも適用できることはもちろんである
〔発明の効果〕
本発明の配線形成基板面の平坦化方法は、配線を形成し
た基板面に有機樹脂膜を前記配線とほぼ同じ厚さに形成
し、この樹脂膜上に前記配線と対向する部分を除いてレ
ジストマスクを形成した後、前記レジストマスクをエッ
チングしながら前記樹脂膜の露出部分を同時にエッチン
グしてこの樹脂膜の前記配線上に重なる突出部分を除去
するとともに、前記樹脂膜上に残った前記レジストマス
クを剥離するものであるから、短時間で簡単に、しかも
配線表面を確実に露出させた平坦化を行なうことができ
る。
【図面の簡単な説明】
第1図は本発明の一実施例を示す平坦化工程図、第2図
および第3図はそれぞれ本発明の平坦化方法を適用して
製造された薄膜トランジスタの断面図、第4図は従来の
平坦化方法を示すSOG膜塗布状態の断面図、第5図は
従来の平坦化方法を適用して製造された薄膜トランジス
タの断面図である。 1・・・透明基板、2・・・ゲート配線、10・・・ネ
ガティブ型フォトレジスト膜、11a・・・レジストマ
スク。 t  t  t  t t  t  L,出願人  カ
シオ計算機株式会社 第1 因 第2 図 第3 口 第4 日 第5図

Claims (1)

    【特許請求の範囲】
  1. 配線を形成した基板面に有機樹脂膜を前記配線とほぼ同
    じ厚さに形成し、この樹脂膜上に前記配線と対向する部
    分を除いてレジストマスクを形成した後、前記レジスト
    マスクをエッチングしながら前記樹脂膜の露出部分を同
    時にエッチングしてこの樹脂膜の前記配線上に重なる突
    出部分を除去するとともに、前記樹脂膜上に残った前記
    レジストマスクを剥離することを特徴とする配線形成基
    板面の平坦化方法。
JP28569688A 1988-11-14 1988-11-14 配線形成基板面の平坦化方法 Pending JPH02132831A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28569688A JPH02132831A (ja) 1988-11-14 1988-11-14 配線形成基板面の平坦化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28569688A JPH02132831A (ja) 1988-11-14 1988-11-14 配線形成基板面の平坦化方法

Publications (1)

Publication Number Publication Date
JPH02132831A true JPH02132831A (ja) 1990-05-22

Family

ID=17694851

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28569688A Pending JPH02132831A (ja) 1988-11-14 1988-11-14 配線形成基板面の平坦化方法

Country Status (1)

Country Link
JP (1) JPH02132831A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005203579A (ja) * 2004-01-16 2005-07-28 Chi Mei Electronics Corp 配線抵抗を低減したアレイ基板およびその製造方法
US7622385B2 (en) 2004-10-27 2009-11-24 Seiko Epson Corporation Wiring pattern forming method, film pattern forming method, semiconductor device, electro-optical device, and electronic equipment
JP2018503981A (ja) * 2014-12-31 2018-02-08 深▲セン▼市華星光電技術有限公司 Ltps tft画素ユニット及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005203579A (ja) * 2004-01-16 2005-07-28 Chi Mei Electronics Corp 配線抵抗を低減したアレイ基板およびその製造方法
US7622385B2 (en) 2004-10-27 2009-11-24 Seiko Epson Corporation Wiring pattern forming method, film pattern forming method, semiconductor device, electro-optical device, and electronic equipment
JP2018503981A (ja) * 2014-12-31 2018-02-08 深▲セン▼市華星光電技術有限公司 Ltps tft画素ユニット及びその製造方法

Similar Documents

Publication Publication Date Title
KR100376355B1 (ko) 액정표시장치 및 그 제조방법
KR100482735B1 (ko) 패턴형성방법 및 액정표시장치 제조방법
KR100966453B1 (ko) 액정표시소자 제조방법
JP4817178B2 (ja) 液晶表示装置の製造方法
JP5528475B2 (ja) アクティブマトリクス基板及びその製造方法
JPH0990397A (ja) アクティブマトリクス基板およびそれを用いた表示装置
JP2001319876A (ja) 写真エッチング用装置及び方法、そしてこれを利用した液晶表示装置用薄膜トランジスタ基板の製造方法
JPH1020298A (ja) 液晶表示装置
JPH1124101A (ja) アクティブ素子アレイ基板およびその製造方法
WO2018188160A1 (zh) Tft基板及其制作方法
WO2019205433A1 (zh) 阵列基板的制作方法
US20160336360A1 (en) Array substrate and manufacturing method thereof
JPH1062818A (ja) 液晶表示装置の製造方法
US20170373099A1 (en) Array substrate, manufacturing method thereof and display device
JPH02132831A (ja) 配線形成基板面の平坦化方法
US20190056626A1 (en) Method for fabricating array substrate, array substrate and display device
JP2715521B2 (ja) 薄膜トランジスタの製造方法
JPH0262051A (ja) 薄膜トランジスタの製造方法
JPH1020341A (ja) 液晶表示装置及びその製造方法
JP3071964B2 (ja) 液晶表示装置の製造方法
KR100190035B1 (ko) 액정표시장치의 제조방법
JPH01165127A (ja) 表面平坦化法
JPH02210872A (ja) Tftパネルおよびその製造方法
JP2000187241A (ja) 液晶表示装置及びその製造方法
JPH04269837A (ja) 薄膜トランジスタの製造方法