JP2018503981A - Ｌｔｐｓ ｔｆｔ画素ユニット及びその製造方法 - Google Patents

Ｌｔｐｓ ｔｆｔ画素ユニット及びその製造方法 Download PDF

Info

Publication number
JP2018503981A
JP2018503981A JP2017534662A JP2017534662A JP2018503981A JP 2018503981 A JP2018503981 A JP 2018503981A JP 2017534662 A JP2017534662 A JP 2017534662A JP 2017534662 A JP2017534662 A JP 2017534662A JP 2018503981 A JP2018503981 A JP 2018503981A
Authority
JP
Japan
Prior art keywords
layer
insulating layer
semiconductor pattern
forming
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017534662A
Other languages
English (en)
Other versions
JP6542897B2 (ja
Inventor
楊祖有
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
TCL China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd, TCL China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Publication of JP2018503981A publication Critical patent/JP2018503981A/ja
Application granted granted Critical
Publication of JP6542897B2 publication Critical patent/JP6542897B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78627—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with a significant overlap between the lightly doped drain and the gate electrode, e.g. GOLDD

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Element Separation (AREA)

Abstract

【課題】本発明は、偏側性効果を軽減することができるとともに、ＬＴＰＳ ＴＦＴ画素ユニットの電気特性を向上させるＬＴＰＳ ＴＦＴ画素ユニット及びその製造方法を提供する。【解決手段】前記方法は、以下の手順を備える。基板を提供するとともに、基板上にバッファ層を形成する手順。バッファ層上に半導体パターン層と第１絶縁層を形成し、半導体パターン層と第１絶縁層を同じ層に設けるとともに、半導体パターン層の高さと第１絶縁層の高さを同じにする手順。上述の方法によって、本発明はＬＴＰＳ ＴＦＴ画素ユニットの偏側性効果を減らすことができるとともに、その電気特性を向上させることができる。【選択図】図１

Description

本発明は、表示技術分野に関し、特に、ＬＴＰＳ ＴＦＴ画素ユニット及びその製造方法に関する。
従来技術のＬＴＰＳ ＴＦＴ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ−ｓｉｌｉｃｏｎ Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、 低温ポリシリコン薄膜トランジスタ）画素ユニットの形成工程は、まずバッファ層を堆積してから、バッファ層上に半導体パターン層を形成し、さらに半導体パターン層上に絶縁層、ゲート電極等のＬＴＰＳ ＴＦＴ画素ユニットのその他の部分を形成する。
従来技術のＬＴＰＳ ＴＦＴ画素ユニットは、半導体パターン層がバッファ層上に形成される、つまり、半導体パターン層がバッファ層から上向きに突き出るため、続いて形成される絶縁層が半導体パターン層の両端にステップ凸状構造を形成し、それによって絶縁層上に形成されるゲート電極と半導体パターン層の間隔が不均一になり、偏側性効果を引き起こす。また、バッファ層のステップ構造の存在により、信号を送信する工程が不安定になることによって、ＬＴＰＳ ＴＦＴ画素ユニットの電気特性に影響を与える。
本発明は、偏側性効果を軽減することができるとともに、ＬＴＰＳ ＴＦＴ画素ユニットの電気特性を向上させるＬＴＰＳ ＴＦＴ画素ユニット及びその製造方法提供することを目的とする。
上述の技術問題を解決するため、本発明が採用する１つの技術案は、ＬＴＰＳ ＴＦＴ画素ユニットの製造方法を提供する。前記方法は、以下の手順を備える。基板を提供するとともに、基板上にバッファ層を形成する手順。バッファ層上に半導体パターン層と第１絶縁層を形成し、半導体パターン層と第１絶縁層を同じ層に設けるとともに、半導体パターン層の高さと第１絶縁層の高さを同じにする手順。そのうち、基板上にバッファ層を形成する手順は、以下の手順を備える。基板上に窒化ケイ素層とシリコン酸化層を順番に形成する手順。バッファ層上に半導体パターン層と第１絶縁層を形成し、半導体パターン層と第１絶縁層を同じ層に設けるとともに、半導体パターン層の高さと第１絶縁層の高さを同じにする手順は、以下の手順を備える。バッファ層上にアモルファスシリコン層を形成するとともに、アモルファスシリコン層に結晶操作を行うことによって、ポリシリコン層を形成する手順。第１フォトマスク工程でポリシリコン層をパターン化することによって、半導体パターン層を形成する手順。半導体パターン層上と半導体パターン層が形成されていないバッファ層上に半導体パターン層と高さが同じである窒化ケイ素層を形成する手順。窒化ケイ素層上における半導体パターン層に対応しない位置にネガ型フォトレジストをコーティングする手順。第２フォトマスク工程によって窒化ケイ素層をパターン化処理する手順。さらに、半導体パターン層上方の窒化ケイ素層にエッチングを行うことによって、半導体パターン層上の窒化ケイ素層をエッチングし、半導体パターン層の両端に半導体パターン層の高さと同じ第１絶縁層を形成する手順。
そのうち、ＬＴＰＳ ＴＦＴ画素ユニットの製造方法は、さらに以下の手順を備える。第３フォトマスク工程と第１ドーピング工程によって半導体パターン層上に真性領域と真性領域の両側に位置する高濃度ドープ領域を形成する手順。さらに、第４フォトマスク工程と第２ドーピング工程によって半導体パターン層上に真性領域と高濃度ドープ領域の間に位置する低濃度ドープ領域を形成する手順。
そのうち、ＬＴＰＳ ＴＦＴ画素ユニットの製造方法は、さらに以下の手順を備える。半導体パターン層と第１絶縁層上に第２絶縁層を形成する手順。第２絶縁層上にゲート電極層を形成するとともに、第５フォトマスク工程でゲート電極層をパターン化処理することによって、ゲート電極を形成する手順。ゲート電極上に第３絶縁層を形成する手順。第３絶縁層上にＬＴＰＳ ＴＦＴユニットのソース電極とドレイン電極を形成し、そのうちソース電極とドレイン電極を、それぞれ第２絶縁層と第３絶縁層を通り抜ける第１スルーホールによって半導体パターン層と電気的に接続させる手順。ソース電極とドレイン電極上に第４絶縁層を形成するとともに、第４絶縁層上に画素電極を形成し、画素電極を、第４絶縁層を通り抜ける第２スルーホールによってソース電極またはドレイン電極のうちの１つと電気的に接続させる手順。
そのうち、ＬＴＰＳ ＴＦＴ画素ユニットの製造方法は、さらに以下の手順を備える。第４絶縁層とソース電極およびドレイン電極の間にさらに第５絶縁層を形成する手順。第５絶縁層と第４絶縁層の間にさらに共通電極を形成し、液晶コンデンサを形成するのに画素電極を用いる手順。
上述の技術問題を解決するため、本発明が採用する別の技術案は、ＬＴＰＳ ＴＦＴ画素ユニットの製造方法を提供する。前記方法は、以下の手順を備える。基板を提供するとともに、基板上にバッファ層を形成する手順。バッファ層上に半導体パターン層と第１絶縁層を形成し、半導体パターン層と第１絶縁層を同じ層に設けるとともに、半導体パターン層の高さと第１絶縁層の高さを同じにする手順。
そのうち、基板上にバッファ層を形成する手順は、以下の手順を備える。基板上に窒化ケイ素層とシリコン酸化層を順番に形成する手順。
そのうち、バッファ層上に半導体パターン層と第１絶縁層を形成し、半導体パターン層と第１絶縁層を同じ層に設けるとともに、半導体パターン層の高さと第１絶縁層の高さを同じにする手順は、以下の手順を備える。バッファ層上にアモルファスシリコン層を形成するとともに、アモルファスシリコン層に結晶操作を行うことによって、ポリシリコン層を形成する手順。第１フォトマスク工程でポリシリコン層をパターン化することによって、半導体パターン層を形成する手順。半導体パターン層上と半導体パターン層が形成されていないバッファ層上に半導体パターン層と高さが同じである窒化ケイ素層を形成する手順。窒化ケイ素層上における半導体パターン層に対応しない位置にネガ型フォトレジストをコーティングする手順。第２フォトマスク工程によって窒化ケイ素層をパターン化処理する手順。さらに半導体パターン層上方の窒化ケイ素層にエッチングを行うことによって、半導体パターン層上の窒化ケイ素層をエッチングし、半導体パターン層の両端に半導体パターン層の高さと同じ第１絶縁層を形成する手順。
そのうち、ＬＴＰＳ ＴＦＴ画素ユニットの製造方法は、さらに以下の手順を備える。第３フォトマスク工程と第１ドーピング工程によって半導体パターン層上に真性領域と真性領域の両側に位置する高濃度ドープ領域を形成する手順。さらに第４フォトマスク工程と第２ドーピング工程によって半導体パターン層上に真性領域と高濃度ドープ領域の間に位置する低濃度ドープ領域を形成する手順。
そのうち、ＬＴＰＳ ＴＦＴ画素ユニットの製造方法は、さらに以下の手順を備える。半導体パターン層と第１絶縁層上に第２絶縁層を形成する手順。第２絶縁層上にゲート電極層を形成するとともに、第５フォトマスク工程でゲート電極層をパターン化処理することによって、ゲート電極を形成する手順。ゲート電極上に第３絶縁層を形成する手順。第３絶縁層上にＬＴＰＳ ＴＦＴユニットのソース電極とドレイン電極を形成し、そのうちソース電極とドレイン電極を、それぞれ第２絶縁層と第３絶縁層を通り抜ける第１スルーホールによって半導体パターン層と電気的に接続させる手順。ソース電極とドレイン電極上に第４絶縁層を形成するとともに、第４絶縁層上に画素電極を形成し、画素電極を、第４絶縁層を通り抜ける第２スルーホールによってソース電極またはドレイン電極のうちの１つと電気的に接続させる手順。
そのうち、ＬＴＰＳ ＴＦＴ画素ユニットの製造方法は、さらに以下の手順を備える。第４絶縁層とソース電極およびドレイン電極の間にさらに第５絶縁層を形成する手順。第５絶縁層と第４絶縁層の間にさらに共通電極を形成し、液晶コンデンサを形成するのに画素電極を用いる手順。
上述の技術問題を解決するため、本発明が採用する別の技術案は、ＬＴＰＳ ＴＦＴ画素ユニットを提供する。前記ＬＴＰＳ ＴＦＴユニットは、基板と、基板上に設けられるバッファ層と、バッファ層上の同じ層に設けられるとともに、半導体パターン層の高さと第１絶縁層の高さが同じである半導体パターン層と第１絶縁層と、からなる。
そのうち、バッファ層は、基板上に順番に設けられる窒化ケイ素層とシリコン酸化層を備える。
そのうち、ＬＴＰＳ ＴＦＴ画素ユニットは、さらに、第２絶縁層と、ゲート電極と、第３絶縁層と、ソース電極とドレイン電極と、第４絶縁層と、画素電極を備える。前記第２絶縁層は、半導体パターン層と第１絶縁層上に設けられる。前記ゲート電極は、第２絶縁層上に設けられる。前記第３絶縁層は、ゲート電極上に設けられる。前記ソース電極とドレイン電極は、第３絶縁層上に設けられ、そのうちソース電極とドレイン電極は、それぞれ第２絶縁層と第３絶縁層を通り抜ける第１スルーホールによって半導体パターン層と電気的に接続される。前記第４絶縁層は、ソース電極とドレイン電極上に設けられる。前記画素電極は、第４絶縁層上に設けられるとともに、第４絶縁層を通り抜ける第２スルーホールによってソース電極またはドレイン電極のうちの１つと電気的に接続される。
そのうち、ＬＴＰＳ ＴＦＴ画素ユニットは、さらに第５絶縁層と、共通電極を備える。前記第５絶縁層は、第４絶縁層とソース電極及びドレイン電極の間に設けられる。前記共通電極は、第５絶縁層と第４絶縁層の間に設けられ、画素電極が液晶コンデンサを形成するのに用いられる。
従来技術の状況と異なる点として、本発明は、バッファ層上に、同じ層に設けられるとともに高さが同じである半導体パターン層と第１絶縁層を形成することで、第１絶縁層と半導体パターン層上に続いて形成される第２絶縁層を平坦な状態、凸状等がない構造にすることができる上、ゲート電極層が平坦な第２絶縁層上に置かれることによって、ゲート電極層と半導体パターン層の間隔が等しくなることが保証され、これにより、第２絶縁層の凸状等の構造によってゲート電極層と半導体パターン層の間隔が不均一になり、それにより偏側性効果が引き起こされるのを防止すると同時に、ＬＴＰＳ ＴＦＴ画素ユニットの電気特性が向上する。
本発明の実施例が提供するＴＦＴ画素ユニットの製造方法のフローチャートである。 図１に示す方法に対応する工程図である。 本発明の実施例が提供するＴＦＴ画素ユニットの構造を示した図である。
図１と図２を合わせて参照する。図１は、本発明の実施例が提供するＬＴＰＳ ＴＦＴ画素ユニットの製造方法のフローチャートである。図２は、図１に示す方法に対応する工程図である。図１と図２に示すように、本発明の実施例が提供する方法は、以下の手順を備える。
手順Ｓ１は、基板１１を提供するとともに、基板１１上にバッファ層１２を形成する。
具体的には、基板１１上に窒化ケイ素層１２１とシリコン酸化層１２２を順番に形成し、バッファ層１２とする。
手順Ｓ２は、バッファ層１２上に半導体パターン層１３と第１絶縁層１４を形成し、半導体パターン層１３と第１絶縁層１４２を、同じ層に設けるとともに、半導体パターン層１３の高さと第１絶縁層１４２の高さを同じにする。
本手順は、具体的にはまずバッファ層１２上にアモルファスシリコン層１３３を形成する。具体的には、本実施例では、シリコン酸化層１２２上にアモルファスシリコン層１３３を形成する。その後アモルファスシリコン層１３３に結晶操作を行うことによって、ポリシリコン層１３４を形成する。具体的には、エキシマレーザアニール（ＥＬＡ）によって結晶化を完成させ、さらに第１フォトマスク工程でポリシリコン層１３４をパターン化することによって、半導体パターン層１３を形成する。さらに、半導体パターン層１３上と、半導体パターン層１３を形成していないバッファ層１２に、具体的にはシリコン酸化層１２２上に、半導体パターン層１３と高さが同じである窒化ケイ素層１４を形成する。窒化ケイ素層１４上における半導体パターン層１３に対応していない位置に、ネガ型フォトレジスト１４１をコーティングし、第２フォトマスク工程によって窒化ケイ素層１４をパターン化処理する。さらに、半導体パターン層１３上方の窒化ケイ素層１４にエッチングを行うことによって、半導体パターン層１３上の窒化ケイ素層１４をエッチングし、半導体パターン層１３の両端に半導体パターン層１３の高さと同じ第１絶縁層１４２を形成する。
そのうち、第１フォトマスク工程によってポリシリコン層１３４をパターン化する。具体的には、まずポリシリコン層１３４上にフォトレジスト層をコーティングしてから、露出や現像等の工程を行うことによって、余分なポリシリコン層１３４を除去する。理解されるべき点として、以下で言及するフォトマスク工程は、特に説明されない限り、その原理は第１フォトマスク工程の原理と同じである。
第１絶縁層１４２を形成した後、さらに第３フォトマスク工程と第１ドーピング工程によって半導体パターン層１３上に真性領域１３０と真性領域１３０の両側に位置する高濃度ドープ領域１３１を形成してから、さらに第４フォトマスク工程と第２ドーピング工程によって半導体パターン層１３上に真性領域１３０と高濃度ドープ領域１３１の間に位置する低濃度ドープ領域１３２を形成する。
そのうち、高濃度ドープ領域１３１と低濃度ドープ領域１３２は、どちらもイオン注入方法によってＮ型ドープされ、その違いは、ドーピングの割合の違いである。
本発明の実施例における製造方法は、さらに以下の手順を備える。半導体パターン層１３と第１絶縁層１４２上に第２絶縁層１５を形成する手順。第２絶縁層１５上にゲート電極層１６を形成する手順。半導体パターン層１３と第１絶縁層１４２の高さが同じであるため、第２絶縁層１５の表面を、平坦な状態にすることができ、これにより、第２絶縁層１５の表面が凸凹である、例えば凸状等を備える構造によって、ゲート電極層１６と半導体パターン層１３の間の間隔が不均一になり偏側性効果が引き起こされるのを防止する。これにより、後に続く信号の送信がさらに安定し、ＬＴＰＳ ＴＦＴ画素ユニット１０の電気特性が向上する。
本発明の実施例は、さらにゲート電極層１６に第５フォトマスク工程を行うことによって、ゲート電極１６１を形成することができる。同時に、さらにゲート電極１６１上に第３絶縁層１７を形成する。そのうち、本実施例において、第３絶縁層１７は、シリコン酸化層１７１と窒化ケイ素層１７２を備える。
さらに、第３絶縁層１７上にＬＴＰＳ ＴＦＴユニット１０のソース電極１８とドレイン電極１９を形成する。そのうち、ソース電極１８とドレイン電極１９の形成工程とゲート電極１６１の形成工程は同じであるため、ここでは贅言しない。本実施例において、ソース電極１８とドレイン電極１９は、それぞれ第２絶縁層１５と第３絶縁層１７を通り抜ける第１スルーホールＭ１によって半導体パターン層１３と電気的に接続される。
さらに、ソース電極１８とドレイン電極１９上に第４絶縁層１１０を形成するとともに、第４絶縁層１１０上に画素電極１００を形成し、画素電極１００は、第４絶縁層１１０を通り抜ける第２スルーホールＭ２によってソース電極１８またはドレイン電極１９のうちの１つと電気的に接続される。本実施例において、具体的には画素電極１００とドレイン電極１９は電気的に接続される。その他の実施例において、画素電極１００とソース電極１８が電気的に接続されてもよい。
さらに、第４絶縁層１１０と、ソース電極１８及びドレイン電極１９の間にはさらに第５絶縁層１２０が形成される。第５絶縁層１２０と第４絶縁層１１０の間には、さらに共通電極１３０が形成され、画素電極１００が液晶コンデンサを形成するのに用いられる。
よって、本発明の実施例における製造方法によって生成されたＬＴＰＳ ＴＦＴ画素ユニット１０の偏側性効果はさらに軽減されるとともに、さらに強い電気特性を備える。
本発明の実施例は、さらに上述の前記方法に基づいてＬＴＰＳ ＴＦＴ画素ユニットを提供する。具体的には図３を参照する。
図３に示すように、本発明の実施例が提供するＬＴＰＳ ＴＦＴ画素ユニット１０は、基板１１と、バッファ層１２と、半導体パターン層１３と、第１絶縁層１４２と、からなる。
そのうち、バッファ層１２は、窒化ケイ素層１２１とシリコン酸化層１２２を備え、 窒化ケイ素層１２１とシリコン酸化層１２２は、基板１１上に順番に設けられる。
半導体パターン層１３と第１絶縁層１４２は、バッファ層１２上の同じ層に設けられ、具体的にはシリコン酸化層１２２上に設けられるとともに、半導体パターン層１３の高さと第１絶縁層１４２の高さは同じである。そのうち、半導体パターン層１３と第１絶縁層１４２の製造工程は、上述の通りであるため、ここでは贅言しない。
本実施例において、半導体パターン層１３は、さらに真性領域１３０と真性領域１３０の両側に位置する高濃度ドープ領域１３１を備える。さらに、半導体パターン層１３は、さらに真性領域１３０と高濃度ドープ領域１３１の間に位置する低濃度ドープ領域１３２を備える。
さらに、ＬＴＰＳ ＴＦＴ画素ユニット１０は、さらに第２絶縁層１５と、ゲート電極１６１と、第３絶縁層１７と、ソース電極１８と、ドレイン電極１９と、第４絶縁層１１０と、画素電極１００を備える。
そのうち、第２絶縁層１５は、半導体パターン層１３と第１絶縁層１４２上に設けられる。ゲート電極１６１は、第２絶縁層１５上に設けられる。第３絶縁層１７は、シリコン酸化層１７１と窒化ケイ素層１７２を備え、ゲート電極１６１上に順番に設けられる。ソース電極１８とドレイン電極１９は、第３絶縁層１７上に設けられる。そのうち、ソース電極１８とドレイン電極１９は、それぞれ第２絶縁層１５と第３絶縁層１７を通り抜ける第１スルーホールＭ１によって半導体パターン層１３と電気的に接続される。第４絶縁層１１０は、ソース電極１８とドレイン電極１９上に設けられる。画素電極１００は、第４絶縁層１１０上に設けられるとともに、第４絶縁層１１０を通り抜ける第２スルーホールＭ２によってソース電極１８またはドレイン電極１９のうち１つと電気的に接続される。
さらに、ＬＴＰＳ ＴＦＴ画素ユニット１０は、さらに第５絶縁層１２０と共通電極１３０を備える。そのうち、第５絶縁層１２０は、第４絶縁層１１０と、ソース電極１８及びドレイン電極１９の間に設けられる。共通電極１３０は、第５絶縁層１２０と第４絶縁層１１０の間に設けられ、画素電極１００が液晶コンデンサを形成するのに用いられる。
要約すると、本発明は、ＬＴＰＳ ＴＦＴ画素ユニット１０の偏側性効果を軽減させることができるとともに、その電気特性を向上させることができる。
上述は、本発明の実施例に過ぎず、これによって本発明の特許請求の範囲が制限されるわけではなく、本発明の説明書及び図の内容を利用して行われた同等の構造または同等の工程の変更全て、直接または間接的にその他の関連する技術領域で運用したりするなどはどれも同様に本発明の特許請求の保護範囲内に含まれるものとする。
１１ 基板
１２ バッファ層
１２１ １７２ 窒化ケイ素層
１２２ １７１ シリコン酸化層
１３ 半導体パターン層
１４２ 第１絶縁層
１３３ アモルファスシリコン層
１３４ ポリシリコン層
１４ 窒化ケイ素層
１４１ ネガ型フォトレジスト
１３０ 真性領域
１３１ 高濃度ドープ領域
１３２ 低濃度ドープ領域
１５ 第２絶縁層
１６ ゲート電極層
１６１ ゲート電極
１７ 第３絶縁層
１８ ソース電極
１９ ドレイン電極
Ｍ１ 第１スルーホール
１１０ 第４絶縁層
１００ 画素電極
Ｍ２ 第２スルーホール
１２０ 第５絶縁層
１３０ 共通電極
１０ ＬＴＰＳ ＴＦＴ画素ユニット

Claims (14)

  1. ＬＴＰＳ ＴＦＴ画素ユニットの製造方法であって、
    そのうち、前記方法は、
    基板を提供するとともに、前記基板上にバッファ層を形成する手順と、
    前記バッファ層上に半導体パターン層と第１絶縁層を形成させ、前記半導体パターン層と前記第１絶縁層を、同じ層に設けるとともに、前記半導体パターン層の高さと前記第１絶縁層の高さを同じにする手順と、からなり、
    そのうち、前記基板上にバッファ層を形成する手順は、
    前記基板上に窒化ケイ素層とシリコン酸化層を順番に形成する手順からなり、
    前記バッファ層上に半導体パターン層と第１絶縁層を形成させ、前記半導体パターン層と前記第１絶縁層を、同じ層に設けるとともに、前記半導体パターン層の高さと前記第１絶縁層の高さを同じにする手順は、
    前記バッファ層上にアモルファスシリコン層を形成するとともに、前記アモルファスシリコン層に結晶操作を行うことによって、ポリシリコン層を形成する手順と、
    第１フォトマスク工程で前記ポリシリコン層をパターン化することによって、前記半導体パターン層を形成する手順と、
    前記半導体パターン層上と、前記半導体パターン層が形成されていない前記バッファ層上に、前記半導体パターン層と高さが同じである窒化ケイ素層を形成する手順と、
    前記窒化ケイ素層上における前記半導体パターン層に対応しない位置にネガ型フォトレジストをコーティングする手順と、
    第２フォトマスク工程によって前記窒化ケイ素層をパターン化処理する手順と、
    さらに、前記半導体パターン層上方の前記窒化ケイ素層にエッチングを行うことによって、前記半導体パターン層上の窒化ケイ素層をエッチングし、前記半導体パターン層の両端に前記半導体パターン層の高さと同じである前記第１絶縁層を形成する手順と、からなる
    ことを特徴とする、ＬＴＰＳ ＴＦＴ画素ユニットの製造方法。
  2. 前記方法はさらに、
    前記半導体パターン層上に第３フォトマスク工程と第１ドーピング工程によって真性領域と前記真性領域の両側に位置する高濃度ドープ領域を形成する手順と、
    さらに、前記半導体パターン層上に第４フォトマスク工程と第２ドーピング工程によって前記真性領域と前記高濃度ドープ領域の間に位置する低濃度ドープ領域を形成する手順と、からなる
    ことを特徴とする、請求項１に記載の製造方法。
  3. 前記方法はさらに、
    前記半導体パターン層と前記第１絶縁層上に第２絶縁層を形成する手順と、
    前記第２絶縁層上にゲート電極層を形成するとともに、第５フォトマスク工程で前記ゲート電極層をパターン化処理することによって、ゲート電極を形成する手順と、
    前記ゲート電極上に第３絶縁層を形成する手順と、
    前記第３絶縁層上に前記ＬＴＰＳ ＴＦＴユニットのソース電極とドレイン電極を形成し、そのうち、前記ソース電極とドレイン電極を、それぞれ前記第２絶縁層と第３絶縁層を通り抜ける第１スルーホールによって前記半導体パターン層と電気的に接続させる手順と、
    前記ソース電極とドレイン電極上に第４絶縁層を形成するとともに、前記第４絶縁層上に画素電極を形成し、前記画素電極を、前記第４絶縁層を通り抜ける第２スルーホールによって前記ソース電極またはドレイン電極のうち１つと電気的に接続させる手順と、からなる
    ことを特徴とする、請求項２に記載の製造方法。
  4. 前記方法はさらに、
    前記第４絶縁層と、前記ソース電極及びドレイン電極の間にさらに第５絶縁層を形成する手順と、
    前記第５絶縁層と前記第４絶縁層の間にさらに共通電極を形成することによって、液晶コンデンサを形成するために前記画素電極を用いる手順と、からなる
    ことを特徴とする、請求項３に記載の製造方法。
  5. ＬＴＰＳ ＴＦＴ画素ユニットの製造方法であって、そのうち、前記方法は、
    基板を提供するとともに、前記基板上にバッファ層を形成する手順と、
    前記バッファ層上に半導体パターン層と第１絶縁層を形成し、前記半導体パターン層と前記第１絶縁層を同じ層に設けるとともに、前記半導体パターン層の高さと前記第１絶縁層の高さを同じにする手順と、からなる
    ことを特徴とする、ＬＴＰＳ ＴＦＴ画素ユニットの製造方法。
  6. 前記基板上にバッファ層を形成する手順は、
    前記基板上に窒化ケイ素層とシリコン酸化層を順番に形成する手順からなる
    ことを特徴とする、請求項５に記載の製造方法。
  7. 前記バッファ層上に半導体パターン層と第１絶縁層を形成し、前記半導体パターン層と前記第１絶縁層を同じ層に設けるとともに、前記半導体パターン層の高さと前記第１絶縁層の高さを同じにする手順は、
    前記バッファ層上にアモルファスシリコン層を形成するとともに、前記アモルファスシリコン層に結晶操作を行い、ポリシリコン層を形成する手順と、
    第１フォトマスク工程によって前記ポリシリコン層をパターン化することで、前記半導体パターン層を形成する手順と、
    前記半導体パターン層上と前記半導体パターン層を形成していない前記バッファ層上に前記半導体パターン層と高さが同じである窒化ケイ素層を形成する手順と、
    前記窒化ケイ素層上における前記半導体パターン層に対応しない位置にネガ型フォトレジストをコーティングする手順と、
    第２フォトマスク工程によって前記窒化ケイ素層をパターン化処理する手順と、
    さらに前記半導体パターン層上方の前記窒化ケイ素層にエッチングを行うことによって、前記半導体パターン層上の窒化ケイ素層をエッチングし、前記半導体パターン層の両端に前記半導体パターン層の高さと同じである前記第１絶縁層を形成する手順と、からなる
    ことを特徴とする、請求項５に記載の製造方法。
  8. 前記方法はさらに、
    前記半導体パターン層上に第３フォトマスク工程と第１ドーピング工程によって真性領域と前記真性領域の両側に位置する高濃度ドープ領域を形成する手順と、
    さらに、前記半導体パターン層上に第４フォトマスク工程と第２ドーピング工程によって前記真性領域と前記高濃度ドープ領域の間に位置する低濃度ドープ領域を形成する手順と、からなる
    ことを特徴とする、請求項７に記載の製造方法。
  9. 前記方法はさらに、
    前記半導体パターン層と前記第１絶縁層上に第２絶縁層を形成する手順と、
    前記第２絶縁層上にゲート電極層を形成するとともに、第５フォトマスク工程で前記ゲート電極層をパターン化処理することによって、ゲート電極を形成する手順と、
    前記ゲート電極上に第３絶縁層を形成する手順と、
    前記第３絶縁層上に前記ＬＴＰＳ ＴＦＴユニットのソース電極とドレイン電極を形成し、そのうち前記ソース電極とドレイン電極を、それぞれ前記第２絶縁層と第３絶縁層を通り抜ける第１スルーホールによって前記半導体パターン層と電気的に接続させる手順と、
    前記ソース電極とドレイン電極上に第４絶縁層を形成するとともに、前記第４絶縁層上に画素電極を形成し、前記画素電極を、前記第４絶縁層を通り抜ける第２スルーホールによって前記ソース電極またはドレイン電極のうちの１つと電気的に接続させる手順と、からなる
    ことを特徴とする、請求項８に記載の製造方法。
  10. 前記方法はさらに、
    前記第４絶縁層と、前記ソース電極及びドレイン電極の間にさらに第５絶縁層を形成する手順と、
    前記第５絶縁層と前記第４絶縁層の間にさらに共通電極を形成し、液晶コンデンサを形成するために前記画素電極を用いる手順と、からなる
    ことを特徴とする、請求項９に記載の製造方法。
  11. ＬＴＰＳ ＴＦＴ画素ユニットであって、そのうち、前記ＬＴＰＳ ＴＦＴユニットは、基板と、バッファ層と、半導体パターン層と第１絶縁層と、からなり、
    前記バッファ層は、前記基板上に設けられ、
    前記半導体パターン層と前記第１絶縁層は、前記バッファ層上の同じ層に設けられるとともに、前記半導体パターン層の高さと前記第１絶縁層の高さは同じである
    ことを特徴とする、ＬＴＰＳ ＴＦＴ画素ユニット。
  12. 前記バッファ層は、前記基板上に順番に設けられる窒化ケイ素層とシリコン酸化層を備える
    ことを特徴とする、請求項１１に記載のＬＴＰＳ ＴＦＴ画素ユニット。
  13. 前記ＬＴＰＳ ＴＦＴ画素ユニットは、さらに第２絶縁層と、ゲート電極と、第３絶縁層と、ソース電極とドレイン電極と、第４絶縁層と、画素電極を備え、
    前記第２絶縁層は、前記半導体パターン層と前記第１絶縁層上に設けられ、
    前記ゲート電極は、前記第２絶縁層上に設けられ、
    前記第３絶縁層は、前記ゲート電極上に設けられ、
    前記ソース電極とドレイン電極は、前記第３絶縁層上に設けられ、そのうち前記ソース電極とドレイン電極は、それぞれ前記第２絶縁層と第３絶縁層を通り抜ける第１スルーホールによって前記半導体パターン層と電気的に接続され、
    前記第４絶縁層は、前記ソース電極とドレイン電極上に設けられ、
    前記画素電極は、前記第４絶縁層上に設けられるとともに、前記第４絶縁層を通り抜ける第２スルーホールによって前記ソース電極またはドレイン電極のうちの１つと電気的に接続される
    ことを特徴とする、請求項１２に記載のＬＴＰＳ ＴＦＴ画素ユニット。
  14. 前記ＬＴＰＳ ＴＦＴ画素ユニットは、さらに第５絶縁層と、共通電極を備え、
    前記第５絶縁層は、前記第４絶縁層と、前記ソース電極及びドレイン電極の間に設けられ、
    前記共通電極は、前記第５絶縁層と前記第４絶縁層の間に設けられ、、前記画素電極が液晶コンデンサを形成するのに用いられる
    ことを特徴とする、請求項１３に記載のＬＴＰＳ ＴＦＴ画素ユニット。
JP2017534662A 2014-12-31 2015-01-28 Ｌｔｐｓ ｔｆｔ画素ユニット及びその製造方法 Active JP6542897B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201410856610.1A CN104538354B (zh) 2014-12-31 2014-12-31 一种ltps tft像素单元及其制造方法
CN201410856610.1 2014-12-31
PCT/CN2015/071708 WO2016106923A1 (zh) 2014-12-31 2015-01-28 一种ltps tft像素单元及其制造方法

Publications (2)

Publication Number Publication Date
JP2018503981A true JP2018503981A (ja) 2018-02-08
JP6542897B2 JP6542897B2 (ja) 2019-07-10

Family

ID=52853858

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017534662A Active JP6542897B2 (ja) 2014-12-31 2015-01-28 Ｌｔｐｓ ｔｆｔ画素ユニット及びその製造方法

Country Status (7)

Country Link
US (1) US9589999B2 (ja)
JP (1) JP6542897B2 (ja)
KR (1) KR101963066B1 (ja)
CN (1) CN104538354B (ja)
GB (1) GB2548732B (ja)
RU (1) RU2670219C1 (ja)
WO (1) WO2016106923A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105355632A (zh) * 2015-10-14 2016-02-24 深圳市华星光电技术有限公司 一种ltps阵列基板以及液晶显示面板
CN105527771A (zh) * 2016-02-18 2016-04-27 武汉华星光电技术有限公司 阵列基板及液晶显示装置
CN106653686B (zh) * 2016-11-28 2020-04-28 昆山工研院新型平板显示技术中心有限公司 薄膜晶体管及其制备方法、阵列基板、显示设备
CN116454097A (zh) * 2020-03-31 2023-07-18 群创光电股份有限公司 电子装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01173648A (ja) * 1987-12-28 1989-07-10 Nippon Telegr & Teleph Corp <Ntt> 薄膜トランジスタの製造方法
JPH02132831A (ja) * 1988-11-14 1990-05-22 Casio Comput Co Ltd 配線形成基板面の平坦化方法
JP2003298065A (ja) * 2002-04-02 2003-10-17 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2004165678A (ja) * 2003-12-09 2004-06-10 Semiconductor Energy Lab Co Ltd アクティブマトリクス型表示装置の作製方法
JP2005328016A (ja) * 2004-04-16 2005-11-24 Seiko Epson Corp 半導体装置及びその製造方法、集積回路、電気光学装置、電子機器
JP2009010365A (ja) * 2007-06-01 2009-01-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2010139600A (ja) * 2008-12-10 2010-06-24 Seiko Epson Corp 液晶表示装置の製造方法
JP2010243624A (ja) * 2009-04-02 2010-10-28 Sony Corp 液晶装置および電子機器
CN103943630A (zh) * 2013-12-24 2014-07-23 厦门天马微电子有限公司 Tft基板及其制作方法、显示面板
WO2015172543A1 (zh) * 2014-05-14 2015-11-19 京东方科技集团股份有限公司 多晶硅薄膜、多晶硅薄膜晶体管及阵列基板的制备方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299632A (ja) * 2001-03-30 2002-10-11 Sanyo Electric Co Ltd 半導体装置及びアクティブマトリクス型表示装置
JP4610982B2 (ja) * 2003-11-11 2011-01-12 シャープ株式会社 半導体装置の製造方法
CN100335955C (zh) * 2003-12-24 2007-09-05 友达光电股份有限公司 透射反射式液晶显示板
JP5044273B2 (ja) * 2007-04-27 2012-10-10 三菱電機株式会社 薄膜トランジスタアレイ基板、その製造方法、及び表示装置
KR101223417B1 (ko) * 2007-12-18 2013-01-17 삼성전자주식회사 반도체 소자 및 이의 제조방법
CN101656233B (zh) * 2008-08-22 2012-10-24 群康科技(深圳)有限公司 薄膜晶体管基板的制造方法
CN102197485B (zh) * 2008-10-23 2013-07-17 夏普株式会社 半导体装置及其制造方法以及显示装置
CN102709284A (zh) * 2011-05-27 2012-10-03 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管阵列基板及其制作方法
JP2013030467A (ja) * 2011-06-24 2013-02-07 Semiconductor Energy Lab Co Ltd 発光装置および発光装置の作製方法
KR101811703B1 (ko) * 2011-08-04 2017-12-26 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
CN103018974B (zh) * 2012-11-30 2016-05-25 京东方科技集团股份有限公司 液晶显示装置、多晶硅阵列基板及制作方法
CN103268855B (zh) * 2012-12-19 2015-12-09 上海天马微电子有限公司 多晶硅形成方法、tft阵列基板制造方法及显示装置
CN103489828B (zh) * 2013-09-30 2015-07-01 深圳市华星光电技术有限公司 薄膜晶体管阵列基板的制造方法
KR20150044327A (ko) 2013-10-16 2015-04-24 삼성디스플레이 주식회사 전계 완화 박막트랜지스터, 이의 제조 방법 및 이를 포함하는 표시장치
KR102124025B1 (ko) * 2013-12-23 2020-06-17 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 제조방법
CN104022076B (zh) * 2014-05-27 2017-01-25 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN203871327U (zh) * 2014-05-28 2014-10-08 京东方科技集团股份有限公司 一种阵列基板及显示装置
KR20160053001A (ko) * 2014-10-30 2016-05-13 삼성디스플레이 주식회사 투명 표시 기판, 투명 표시 장치 및 투명 표시 장치의 제조 방법

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01173648A (ja) * 1987-12-28 1989-07-10 Nippon Telegr & Teleph Corp <Ntt> 薄膜トランジスタの製造方法
JPH02132831A (ja) * 1988-11-14 1990-05-22 Casio Comput Co Ltd 配線形成基板面の平坦化方法
JP2003298065A (ja) * 2002-04-02 2003-10-17 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2004165678A (ja) * 2003-12-09 2004-06-10 Semiconductor Energy Lab Co Ltd アクティブマトリクス型表示装置の作製方法
JP2005328016A (ja) * 2004-04-16 2005-11-24 Seiko Epson Corp 半導体装置及びその製造方法、集積回路、電気光学装置、電子機器
JP2009010365A (ja) * 2007-06-01 2009-01-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2010139600A (ja) * 2008-12-10 2010-06-24 Seiko Epson Corp 液晶表示装置の製造方法
JP2010243624A (ja) * 2009-04-02 2010-10-28 Sony Corp 液晶装置および電子機器
CN103943630A (zh) * 2013-12-24 2014-07-23 厦门天马微电子有限公司 Tft基板及其制作方法、显示面板
WO2015172543A1 (zh) * 2014-05-14 2015-11-19 京东方科技集团股份有限公司 多晶硅薄膜、多晶硅薄膜晶体管及阵列基板的制备方法

Also Published As

Publication number Publication date
GB201708786D0 (en) 2017-07-19
RU2670219C1 (ru) 2018-10-19
CN104538354B (zh) 2018-01-09
CN104538354A (zh) 2015-04-22
JP6542897B2 (ja) 2019-07-10
KR20170101978A (ko) 2017-09-06
US9589999B2 (en) 2017-03-07
GB2548732A (en) 2017-09-27
KR101963066B1 (ko) 2019-07-31
WO2016106923A1 (zh) 2016-07-07
GB2548732B (en) 2020-09-23
US20160343749A1 (en) 2016-11-24

Similar Documents

Publication Publication Date Title
JP6570640B2 (ja) 配列基板と、表示パネルと、配列基板の調製方法
US10249734B2 (en) Poly-silicon thin film transistor and manufacturing method thereof, array substrate and manufacturing method thereof, and display device
TWI604529B (zh) 薄膜電晶體及其製造方法
US9640569B2 (en) Doping method for array substrate and manufacturing equipment of the same
WO2016029564A1 (zh) 阵列基板及其制备方法、显示面板和显示装置
WO2019179246A1 (zh) 阵列基板的制作方法、阵列基板及液晶显示面板
US9842935B2 (en) Low temperature poly silicon (LTPS) thin film transistor (TFT) and the manufacturing method thereof
JP2015514321A (ja) Ｔｆｔ、該ｔｆｔを製造するマスク、アレイ基板及び表示装置
US9450103B2 (en) Thin film transistor, method for manufacturing the same, display device and electronic product
US7674658B2 (en) Semiconductor device and manufacturing method thereof
US20210225883A1 (en) Ltps array substrate and method for manufacturing same
JP2018503981A (ja) Ｌｔｐｓ ｔｆｔ画素ユニット及びその製造方法
WO2020077861A1 (zh) 一种阵列基板及其制备方法
JP5788259B2 (ja) 薄膜トランジスタ表示板の製造方法
WO2018077239A1 (zh) 显示基板及其制造方法、显示装置
WO2019090868A1 (zh) 垂直结构薄膜晶体管的制造方法及垂直结构薄膜晶体管
CN108598086B (zh) Tft阵列基板的制作方法及tft阵列基板
CN101740524A (zh) 薄膜晶体管阵列基板的制造方法
US10437122B2 (en) Display device, array substrate, pixel structure, and manufacturing method thereof
JP5747423B2 (ja) 薄膜トランジスタデバイスを作成する方法
US20210005756A1 (en) Thin film transistor and manufacturing method thereof
CN112736087A (zh) 一种阵列基板的制作方法、阵列基板及显示面板
WO2018223642A1 (zh) 阵列基板及其制造方法、显示面板以及显示装置
JP2014033136A (ja) 表示装置およびその製造方法
KR101291896B1 (ko) 표시장치용 박막트랜지스터 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180518

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181001

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190529

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190613

R150 Certificate of patent or registration of utility model

Ref document number: 6542897

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250