JP2005328016A - 半導体装置及びその製造方法、集積回路、電気光学装置、電子機器 - Google Patents
半導体装置及びその製造方法、集積回路、電気光学装置、電子機器 Download PDFInfo
- Publication number
- JP2005328016A JP2005328016A JP2004206954A JP2004206954A JP2005328016A JP 2005328016 A JP2005328016 A JP 2005328016A JP 2004206954 A JP2004206954 A JP 2004206954A JP 2004206954 A JP2004206954 A JP 2004206954A JP 2005328016 A JP2005328016 A JP 2005328016A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- semiconductor
- semiconductor film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 221
- 238000004519 manufacturing process Methods 0.000 title claims description 34
- 238000000034 method Methods 0.000 claims abstract description 66
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 230000005669 field effect Effects 0.000 claims abstract description 15
- 230000008569 process Effects 0.000 claims description 20
- 239000011344 liquid material Substances 0.000 claims description 15
- 238000005498 polishing Methods 0.000 claims description 11
- 239000000126 substance Substances 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 239000010408 film Substances 0.000 abstract description 388
- 239000010409 thin film Substances 0.000 abstract description 37
- 230000005684 electric field Effects 0.000 abstract description 14
- 238000005516 engineering process Methods 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 20
- 229910052814 silicon oxide Inorganic materials 0.000 description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 15
- 230000006870 function Effects 0.000 description 11
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 6
- 229920001709 polysilazane Polymers 0.000 description 6
- 238000004528 spin coating Methods 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- CTQNGGLPUBDAKN-UHFFFAOYSA-N O-Xylene Chemical compound CC1=CC=CC=C1C CTQNGGLPUBDAKN-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 239000012670 alkaline solution Substances 0.000 description 2
- 150000001412 amines Chemical class 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000001272 nitrous oxide Substances 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 229920001690 polydopamine Polymers 0.000 description 2
- 239000004814 polyurethane Substances 0.000 description 2
- 229920002635 polyurethane Polymers 0.000 description 2
- 238000011946 reduction process Methods 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 239000008096 xylene Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 239000000370 acceptor Substances 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000002612 dispersion medium Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F24—HEATING; RANGES; VENTILATING
- F24F—AIR-CONDITIONING; AIR-HUMIDIFICATION; VENTILATION; USE OF AIR CURRENTS FOR SCREENING
- F24F13/00—Details common to, or for air-conditioning, air-humidification, ventilation or use of air currents for screening
- F24F13/02—Ducting arrangements
- F24F13/0209—Ducting arrangements characterised by their connecting means, e.g. flanges
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F24—HEATING; RANGES; VENTILATING
- F24F—AIR-CONDITIONING; AIR-HUMIDIFICATION; VENTILATION; USE OF AIR CURRENTS FOR SCREENING
- F24F13/00—Details common to, or for air-conditioning, air-humidification, ventilation or use of air currents for screening
- F24F13/02—Ducting arrangements
- F24F13/0245—Manufacturing or assembly of air ducts; Methods therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Combustion & Propulsion (AREA)
- Mechanical Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
- Electroluminescent Light Sources (AREA)
- Element Separation (AREA)
Abstract
【課題】 薄膜トランジスタ等の半導体装置において半導体膜のエッジ部分における電界集中を回避して信頼性を向上させることを可能とする技術を提供すること。
【解決手段】 半導体膜、絶縁膜及び電極を積層した構造を用いる電界効果型の半導体装置の製造方法であって、少なくとも一面が絶縁性となっている基板(10)の当該一面上に島状の半導体膜(12)を形成する第１工程と、基板の一面上に、第１の絶縁膜(14)を、半導体膜を覆い、かつ半導体膜の上側以外の部分の膜厚が当該半導体膜の膜厚と略同じかそれ以上となるように形成する第２工程と、第１の絶縁膜の少なくとも半導体膜の上側の領域の膜厚を減少させる第３工程と、膜厚を減少させた後の第１の絶縁膜の上側であって半導体膜の所定位置の上側を通るように電極(18)を形成する第４工程と、を含む。
【選択図】 図６
【解決手段】 半導体膜、絶縁膜及び電極を積層した構造を用いる電界効果型の半導体装置の製造方法であって、少なくとも一面が絶縁性となっている基板(10)の当該一面上に島状の半導体膜(12)を形成する第１工程と、基板の一面上に、第１の絶縁膜(14)を、半導体膜を覆い、かつ半導体膜の上側以外の部分の膜厚が当該半導体膜の膜厚と略同じかそれ以上となるように形成する第２工程と、第１の絶縁膜の少なくとも半導体膜の上側の領域の膜厚を減少させる第３工程と、膜厚を減少させた後の第１の絶縁膜の上側であって半導体膜の所定位置の上側を通るように電極(18)を形成する第４工程と、を含む。
【選択図】 図６
Description
本発明は、ＭＯＳトランジスタ等の電界効果型の半導体装置の改良技術に関する。
近年、低温プロセスによって形成された結晶性半導体膜（例えば、多結晶シリコン膜）を用いて、電流駆動能力の高い薄膜トランジスタを形成する技術の研究、開発が進められている。一般に、多結晶シリコン膜は非晶質シリコン膜に対してレーザ照射を行って結晶化することにより形成される。ところが、このようにして形成される多結晶シリコン膜は、結晶化の際に各所で成長した結晶粒同士の境界（粒界）が隆起して突起状となり、表面の凹凸が大きくなる傾向にある。この多結晶シリコン膜の上側にゲート絶縁膜及びゲート電極を形成した電界効果型の薄膜トランジスタでは、多結晶シリコン膜の表面の突起部分に電界が集中してゲート絶縁膜の絶縁破壊を生じやすい。このような問題に対して、特開２０００−４０８２８号公報（特許文献１）には、多結晶シリコン膜を成膜した後にその表面を研磨して平坦化することにより、薄膜トランジスタにおけるゲート絶縁膜の絶縁破壊を回避する技術が開示されている。
ところで、薄膜トランジスタの微細化を進めるためにゲート絶縁膜の膜厚をより薄くした場合には、半導体膜のエッジ部分におけるゲート絶縁膜が薄くなりやすい。特に、スパッタ法やＣＶＤ法などの段差被覆性（ステップカバレッジ）が低い成膜法を用いてゲート絶縁膜を形成する場合にこの傾向が顕著となる。かかるエッジ部分を横切るようにゲート電極が形成されるとその部分で電界集中が生じ、絶縁破壊に至ることが多くなる。これにより、薄膜トランジスタの信頼性が低下するという不都合が生じる。上述した従来技術では、このような半導体膜のエッジ部分における電界集中の緩和を達成することは難しく、更なる改良技術が望まれていた。
そこで、本発明は、薄膜トランジスタ等の半導体装置において半導体膜のエッジ部分における電界集中を回避して信頼性を向上させることを可能とする技術を提供することを目的とする。
第１の態様の本発明は、半導体膜、絶縁膜及び電極を積層した構造（ＭＩＳ構造、ＭＯＳ構造等）を用いる電界効果型の半導体装置の製造方法であって、少なくとも一面が絶縁性となっている基板の当該一面上に島状の半導体膜を形成する第１工程と、上記基板の一面上に、第１の絶縁膜を、上記半導体膜を覆い、かつ上記半導体膜の上側以外の部分の膜厚が当該半導体膜の膜厚と略同じかそれ以上となるように形成する第２工程と、上記第１の絶縁膜の少なくとも上記半導体膜の上側の領域の膜厚を減少させる第３工程と、膜厚を減少させた後の上記第１の絶縁膜の上側であって上記半導体膜の所定位置の上側を通るように電極を形成する第４工程と、を含むものである。
かかる製造方法では、半導体膜の周囲に該当する部分における膜厚が十分に確保されるように厚膜に第１の絶縁膜の成膜がなされ、その後、半導体膜の上側部分の絶縁膜についてはデバイス特性上の都合に合わせて所望の膜厚に調整される。したがって、半導体装置として必要な特性を損なうことなく、半導体膜のエッジ部分における電界集中を回避して信頼性を向上させることが可能となる。
好ましくは、上記第２工程は、液体材料を塗布し、固化させることによって上記第１の絶縁膜を形成する。
液体材料を用いた成膜方法を採用することにより、第１の絶縁膜を厚膜に成膜することが容易となる。
好ましくは、上記第４工程に先立って、上記第１の絶縁膜上に第２の絶縁膜を形成する第５工程を更に含み、上記第４工程は、上記第２の絶縁膜の上側に上記電極を形成する。
これにより、必要なデバイス特性を達成するために必要な絶縁膜の特性は主に第２の絶縁膜が担い、第１の絶縁膜については主に半導体膜のエッジ部分における電極との相互間を絶縁する機能を担うように機能分離することができる。したがって、第１の絶縁膜については厚膜に成膜するのにより適した成膜条件を選択し、第２の絶縁膜については必要な特性を確保するのにより適した成膜条件を選択することが可能となり、製造プロセスの選択の幅が広がる利点がある。
好ましくは、上記第３工程は、上記半導体膜の上面が露出するまで上記第１の絶縁膜の膜厚を減少させる処理を行い、上記第５工程は、露出した上記半導体膜の上面が覆われるようにして上記第２の絶縁膜を形成する。
これにより、半導体膜の上面に形成される絶縁膜、すなわちデバイス特性に特に関係する絶縁膜が第２の絶縁膜のみとなるので、必要な特性を確保するための製造条件の設定が更に容易となる。
好ましくは、上記第３工程は、上記半導体膜の上面の凹凸を平坦化するようにして上記第１の絶縁膜の膜厚を減少させる処理を行う。
これにより、半導体膜の上面における電界集中による絶縁耐性の低下も回避することが容易となる。また、凹凸が平坦化されることにより、その後に成膜される第２の絶縁膜の膜厚をより薄くすることが可能となる。
好ましくは、上記第３工程は化学的機械的研磨法によって行われる。
これにより、膜厚を減少させる工程を容易に行うことができる。特に、半導体膜の上面の凹凸を平坦化する場合に都合がよい。
好ましくは、上記半導体膜は多結晶半導体膜（例えば、多結晶シリコン膜）である。
本発明にかかる製造方法は、特に半導体膜として多結晶半導体膜を採用する際に効果的であり、信頼性の良好な半導体装置が得られる。
第２の態様の本発明は、半導体膜、絶縁膜及び電極を積層した構造を用いる電界効果型の半導体装置の製造方法であって、少なくとも一面が絶縁性となっている基板の当該一面上に半導体膜を形成すべき領域を開口した第１の絶縁膜を形成する第１工程と、上記基板の一面上に、半導体膜を少なくとも上記第１の絶縁膜の開口部を埋め込むように形成する第２工程と、上記第１の絶縁膜の上面と上記半導体膜の上面とが同一面となるように少なくとも該半導体膜の膜厚を減少させる第３工程と、を含むものである。
かかる製造方法では、半導体膜の上面と（素子分離の）絶縁膜の上面とが同一面となるように形成される。あるいは半導体膜と（素子分離の）絶縁膜とが同一膜厚となるように形成される。したがって、この後のプロセスにおける半導体膜の上面及びエッジ部におけるゲート絶縁膜等の膜形成を平坦に行うことが出来、従来の半導体膜のエッジ部におけるステップカバレッジ低下を回避することが出来る。半導体膜のエッジ部分における電界集中を回避して信頼性を向上させることが可能となる。
好ましくは、上記半導体膜の上に第２の絶縁膜を形成する第４工程と、上記第２の絶縁膜の上側であって上記半導体膜の所定位置の上側を通るように電極を形成する第５工程と、を更に含む。
これにより、半導体膜及び素子分離絶縁膜上にゲート絶縁膜（第２の絶縁膜）を平坦に形成することが出来、半導体膜中及びゲート絶縁膜中の電界の集中する部分をなくすことか可能となるため、トランジスタ特性が向上し、ゲート絶縁膜の信頼性も向上する。また、ゲート絶縁膜の形成方法としてスパッタやＥＣＲ−ＣＶＤ等の段差被覆率の低いプロセスも適用可能となる利点がある。
好ましくは、上記第３工程を化学的機械的研磨法によって行う。
これにより、膜厚を減少させる工程を容易に行うことができる。特に、半導体膜の上面の凹凸を平坦化する場合に都合がよい。
第２の態様の本発明は、上述した発明にかかる製造方法により製造される半導体装置に関するものであり、以下のような構造を備える。
すなわち、第３の態様の本発明は、半導体膜、絶縁膜及び電極を積層した構造を用いる電界効果型の半導体装置であって、少なくとも一面が絶縁性となっている基板上に形成される島状の半導体膜と、上記基板の一面上に、上記半導体膜の周囲を囲むとともに当該半導体の上面を露出させるように形成される第１の絶縁膜と、上記半導体膜の上面を覆うようにして上記第１の絶縁膜上に形成される第２の絶縁膜と、上記第２の絶縁膜の上側であって上記半導体膜の所定位置の上側を通るように形成される電極と、を備えるものである。
かかる構成によれば、半導体装置として必要な特性を損なうことなく、半導体膜のエッジ部分における電界集中を回避して信頼性を向上させることが可能となる。また、必要なデバイス特性を達成するために必要な絶縁膜の特性は主に第２の絶縁膜が担い、第１の絶縁膜については主に半導体膜のエッジ部分における電極との相互間を絶縁する機能を担うように機能分離することができる利点もある。かかる機能分離により、半導体膜の上面に形成される絶縁膜、すなわちデバイス特性に特に関係する絶縁膜が第２の絶縁膜のみとなるので、必要な特性を確保するためのデバイス設計がより容易となる。
好ましくは、上記第１の絶縁膜と上記半導体膜とがほぼ同じ膜厚に形成される。
これにより、平坦面に第２の絶縁膜を形成することができるようになり、第２の絶縁膜の薄膜化がより容易になる。
好ましくは、上記第１の絶縁膜の上面と前記半導体膜の上面とがほぼ同一面となるように形成されている。
これにより、平坦面に第２の絶縁膜を形成することができるようになり、第２の絶縁膜の薄膜化がより容易になる。
好ましくは、上記第１の絶縁膜と上記第２の絶縁膜とは材質が異なる。
これにより、各絶縁膜をそれぞれに要求される特性に応じた材料を選択して形成し得る。
好ましくは、上記半導体膜は多結晶半導体膜である。
第４の態様の本発明は、上述した発明にかかる製造方法により製造される半導体装置に関するものであり、以下のような構造を備える。
すなわち、第４の態様の本発明は、半導体膜、絶縁膜及び電極を積層した構造を用いる電界効果型の半導体装置であって、少なくとも一面が絶縁性となっている基板上に形成される島状の半導体膜と、上記基板の一面上に、上記半導体膜を覆い、かつ上記半導体膜の上側領域以外に対応する第１の膜厚が当該半導体膜の膜厚と同じかそれ以上となり、上記半導体の上側領域の第２の膜厚が上記第１の膜厚よりも小さくなるように形成される第１の絶縁膜と、上記第１の絶縁膜の上側であって上記半導体膜の所定位置の上側を通るように形成される電極と、を備えるものである。
かかる構成によれば、半導体装置として必要な特性を損なうことなく、半導体膜のエッジ部分における電界集中を回避して信頼性を向上させることが可能となる。
好ましくは、上記第１の絶縁膜上に形成される第２の絶縁膜を更に含み、上記電極は上記第２の絶縁膜の上側に形成される。
これにより、半導体膜と電極との間の絶縁性をより高めることが可能となる。
好ましくは、上記第１の絶縁膜と上記第２の絶縁膜とは材質が異なる。
これにより、各絶縁膜をそれぞれに要求される特性に応じた材料を選択して形成し得る。
好ましくは、上記半導体膜は多結晶半導体膜である。
第５の態様の本発明は、上記した発明にかかる半導体装置を備える集積回路である。ここで「集積回路」とは、一定の機能を奏するように半導体装置及び関連する配線等が集積され配線された回路（チップ）をいう。なお、本発明においては、この回路（チップ）が基板上の所定の一箇所あるいは複数箇所に配置された回路基板も提供することができる。
第６の態様の本発明は、上記した発明にかかる半導体装置を備える電気光学装置である。ここで「電気光学装置」とは、本発明にかかる半導体装置を備えた、電気的作用によって発光するあるいは外部からの光の状態を変化させる電気光学素子を備えた装置一般をいい、自ら光を発するものと外部からの光の通過を制御するもの双方を含む。例えば、電気光学素子として、液晶素子、電気泳動粒子が分散した分散媒体を有する電気泳動素子、ＥＬ（エレクトロルミネッセンス）素子、電界の印加により発生した電子を発光板に当てて発光させる電子放出素子を備えたアクティブマトリクス型の表示装置等をいう。
第７の態様の本発明は、上記した発明にかかる半導体装置を備える電子機器である。ここで「電子機器」とは、本発明に係る半導体装置を備えた一定の機能を奏する機器一般をいい、例えば電気光学装置やメモリを備えて構成される。その構成に特に限定が無いが、例えば、ＩＣカード、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクター、さらに表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＰＤＡ、電子手帳、電光掲示盤、宣伝公告用ディスプレイ等が含まれる。
以下、本発明の実施の態様について説明する。
図１は、本実施形態の薄膜トランジスタの構造を説明する平面図である。図２は、薄膜トランジスタの図１に示すII−II線方向（チャネル幅方向）における断面図である。図３は、薄膜トランジスタの図１に示すIII−III線方向（チャネル長方向）における断面図である。各図に示す薄膜トランジスタは、例えば、有機ＥＬ表示装置や液晶表示装置などの画素駆動素子として用いられるものである。
図１〜図３に示すように、薄膜トランジスタ１は、少なくとも一面が絶縁性となっている基板（例えば、ガラス基板）１０上に形成されるものであり、島状の半導体膜１２、絶縁膜（第１の絶縁膜）１４、ゲート絶縁膜（第２の絶縁膜）１６、ゲート電極１８、ソース電極２０、ドレイン電極２２、絶縁膜２４を含んで構成されている。本実施形態の薄膜トランジスタ１は、半導体膜、絶縁膜及び電極を積層した構造（ＭＯＳ構造）を用いる電界効果型トランジスタである。
半導体膜１２は、薄膜トランジスタの活性領域を担うものであり、結晶性半導体膜が用いられる。本実施形態では、半導体膜１２として多結晶シリコン膜（ポリシリコン膜）を用いている。
絶縁膜１４は、基板１０の一面上に、半導体膜１２の周囲を囲むとともに当該半導体膜１２の上面を露出させるように形成されている。この絶縁膜１４は、半導体膜１２とほぼ同じ膜厚に形成されている。また、絶縁膜１４の上面と半導体膜１２の上面とはほぼ同じ面になるように、面一に形成されている。絶縁膜１４としては、例えば酸化シリコン（ＳｉＯ2）膜、シリコン窒化物（Ｓｉ3Ｎ4）膜、リンシリケートガラス（ＰＳＧ）膜などが好適に用いられる。詳細は後述するが本実施形態では、当該絶縁膜１４は、比較的に厚膜に形成する必要がある反面、ゲート絶縁膜１６ほどには絶縁耐圧、固定電荷密度等の特性を要求されないことから、高速成膜に適した製造条件を採用して形成される。
ゲート絶縁膜１６は、半導体膜１２の上面を覆うようにして絶縁膜１４上に形成されている。ゲート絶縁膜１６としても、例えば酸化シリコン（ＳｉＯ2）膜、シリコン窒化物（Ｓｉ3Ｎ4）膜、リンシリケートガラス（ＰＳＧ）膜などが好適に用いられる。詳細は後述するが、ゲート絶縁膜１６は、厚膜に形成する必要性は少ないが、絶縁耐圧、固定電荷密度等について高い特性を要求されることから、より良好な膜質が得られる製造条件（一般には低速成膜）を採用して形成される。
ゲート電極１８は、絶縁膜１４及びゲート絶縁膜１６の上側であって、半導体膜１２の所定位置の上側を通るように形成されている。詳細には、ゲート電極１８は、図１又は図２に示すように半導体膜１２の平行な二辺を横切るように形成されている。このゲート電極１８は、例えば、タンタル、クロム、アルミニウム等の導電体膜からなる。
ソース電極２０及びドレイン電極２２は、それぞれともに、絶縁膜２４、ゲート絶縁膜１６を貫通して半導体膜１２に接続されている。これらのソース電極２０等は、例えば、アルミニウム等の導電体膜からなる。
絶縁膜２４は、ゲート電極１８等の上面を覆うようにしてゲート絶縁膜１６上に形成されている。この絶縁膜２４としても、例えば酸化シリコン（ＳｉＯ2）膜、シリコン窒化物（Ｓｉ3Ｎ4）膜、リンシリカゲートガラス（ＰＳＧ）膜などが好適に用いられる。
なお、図１〜図３に示す薄膜トランジスタでは、半導体膜１２の上面が露出するようにして第１の絶縁膜（絶縁膜１４）を形成していたが、半導体膜１２の上面を露出させないようにして第１の絶縁膜を形成してもよい。
図４及び図５は、半導体膜１２の上面を露出させない場合の薄膜トランジスタの構造を説明する断面図である。図４は上記図２と同方向における断面、図５は上記図３と同方向における断面をそれぞれ示している。なお、薄膜トランジスタの平面配置については上記図１と同様であり、図示を省略する。
図４及び図５に示す薄膜トランジスタ１ａは、基本的には上述した薄膜トランジスタ１と同様な構成を備えているが、第１の絶縁膜として機能する絶縁膜１４ａの構成が異なっている。本例における絶縁膜１４ａは、半導体膜１２を覆い、かつ半導体膜１２の上側領域以外に対応する第１の膜厚が当該半導体膜１２の膜厚と同じかそれ以上となり、半導体１２の上側領域に対応する第２の膜厚が第１の膜厚よりも小さくなるように形成されている。換言すれば、絶縁膜１４ａは、半導体膜１２の周囲が厚く、半導体膜１２の上面が薄くなるように形成されている。そして、この絶縁膜１４ａ上に第２の絶縁膜としてのゲート絶縁膜１６が形成されており、ゲート電極は当該ゲート絶縁膜１６の上側に形成されている。なお、原理上は、この第２の絶縁膜としてのゲート絶縁膜１６を省略し、第１の絶縁膜としての絶縁膜１４ａがゲート絶縁膜としての機能を兼ねるように構成することも可能である。
本実施形態の薄膜トランジスタはこのような構成を備えており、次に当該薄膜トランジスタの製造方法の好適な一例について説明する。
図６及び図７は、薄膜トランジスタ１の製造方法を説明する図である。図６が上記図２と同方向の断面図を示し、図７が上記図３と同方向の断面図を示す。
（半導体膜形成工程）
まず、図６（Ａ）及び図７（Ａ）に示すように、基板１０上に島状の半導体膜１２を形成する。例えば、基板１０上の略全面に、ＰＥＣＶＤ法、ＬＰＣＶＤ法、常圧化学気相堆積法（ＡＰＣＶＤ法）、スパッタリング法などの成膜法によって非晶質シリコン膜を成膜する。次に、この非晶質シリコン膜に対してエキシマレーザ等を照射する処理（レーザアニール処理）を行うことにより、非晶質シリコン膜を多結晶シリコン膜に変換する。その後、フォトリソグラフィ及びエッチングによるパターン形成処理を行うことにより、多結晶シリコン膜からなる島状の半導体膜１２を得る。このとき、レーザ照射による結晶化処理を行って得られる多結晶シリコン膜の表面には、各結晶粒の境界（粒界）が隆起することによる凹凸３０が生じることが多い。
まず、図６（Ａ）及び図７（Ａ）に示すように、基板１０上に島状の半導体膜１２を形成する。例えば、基板１０上の略全面に、ＰＥＣＶＤ法、ＬＰＣＶＤ法、常圧化学気相堆積法（ＡＰＣＶＤ法）、スパッタリング法などの成膜法によって非晶質シリコン膜を成膜する。次に、この非晶質シリコン膜に対してエキシマレーザ等を照射する処理（レーザアニール処理）を行うことにより、非晶質シリコン膜を多結晶シリコン膜に変換する。その後、フォトリソグラフィ及びエッチングによるパターン形成処理を行うことにより、多結晶シリコン膜からなる島状の半導体膜１２を得る。このとき、レーザ照射による結晶化処理を行って得られる多結晶シリコン膜の表面には、各結晶粒の境界（粒界）が隆起することによる凹凸３０が生じることが多い。
（第１の絶縁膜形成工程）
次に、図６（Ｂ）及び図７（Ｂ）に示すように、基板１０の一面上に、半導体膜１２を覆い、かつ半導体膜１２の上側以外の部分の膜厚が当該半導体膜１２の膜厚と略同じかそれ以上となるように、絶縁膜１４を形成する。上述したように本実施形態では、比較的に短時間で厚く成膜できる条件を採用して絶縁膜１４を形成する。かかる高速成膜の方法としては、例えば、スピンコート法により基板１０の略全面に液体材料を塗布し、その後この塗布された液体材料を焼成して固化させる手法を採用できる。例えば、液体材料として、ポリシラザン（例えばペルヒドロポリシラザン）を有機溶媒（例えば２０％キシレン溶液）に溶かしたものを用い、当該液体材料をスピンコート法（例えば、２０００ｒｐｍ、２０秒間）で塗布した後、４５０℃程度の温度で大気中で焼成することにより、厚膜の酸化シリコン膜が得られる。ここで上述した「ペルヒドロポリシラザン」とは、無機ポリシラザンの一種であり、大気中で焼成することによって酸化シリコン膜に転化するものである。また、基板１０上に液体材料として感光性ポリシラザンを適量滴下した後に、スピンコート法（例えば、１０００ｒｐｍ、２０秒間）で塗布し、１００℃程度で焼成することによっても酸化シリコン膜が得られる。
次に、図６（Ｂ）及び図７（Ｂ）に示すように、基板１０の一面上に、半導体膜１２を覆い、かつ半導体膜１２の上側以外の部分の膜厚が当該半導体膜１２の膜厚と略同じかそれ以上となるように、絶縁膜１４を形成する。上述したように本実施形態では、比較的に短時間で厚く成膜できる条件を採用して絶縁膜１４を形成する。かかる高速成膜の方法としては、例えば、スピンコート法により基板１０の略全面に液体材料を塗布し、その後この塗布された液体材料を焼成して固化させる手法を採用できる。例えば、液体材料として、ポリシラザン（例えばペルヒドロポリシラザン）を有機溶媒（例えば２０％キシレン溶液）に溶かしたものを用い、当該液体材料をスピンコート法（例えば、２０００ｒｐｍ、２０秒間）で塗布した後、４５０℃程度の温度で大気中で焼成することにより、厚膜の酸化シリコン膜が得られる。ここで上述した「ペルヒドロポリシラザン」とは、無機ポリシラザンの一種であり、大気中で焼成することによって酸化シリコン膜に転化するものである。また、基板１０上に液体材料として感光性ポリシラザンを適量滴下した後に、スピンコート法（例えば、１０００ｒｐｍ、２０秒間）で塗布し、１００℃程度で焼成することによっても酸化シリコン膜が得られる。
なお、上述した液体材料を用いる手法以外の手法によっても、絶縁膜を高速成膜することが可能であり、例えばＣＶＤ法を適用して成膜を行うことができる。ＣＶＤ法を用いる場合には、特にプラズマ励起ＣＶＤ法（ＰＥＣＶＤ法）が好適であり、以下のような成膜条件を適用可能である。例えば、原料ガスとしてテトラエトキシシラン（ＴＥＯＳ）及び酸素（Ｏ2）を用い、それぞれの流量を２００ｓｃｃｍ、５ｓｌｍとし、雰囲気温度を３５０℃、ＲＦパワーを１．３ｋＷ、圧力を２００Ｐａという条件にすることにより、約３００ｎｍ／ｍｉｎという高速な成膜速度で酸化シリコン膜を成膜することが可能である。また、原料ガスとしてモノシラン（ＳｉＨ4）、亜酸化窒素（Ｎ2Ｏ）及びアルゴン（Ａｒ）を用い、それぞれの流量を１６０ｓｃｃｍ、３ｓｌｍ、５ｓｌｍとし、雰囲気温度を４００℃、ＲＦパワーを８００Ｗ、圧力を１７０Ｐａという条件にすることによっても、約３００ｎｍ／ｍｉｎという高速な成膜速度で酸化シリコン膜を成膜することが可能である。絶縁膜としては、窒化シリコン膜（ＳｉＮ）を使用しても良い。
（膜厚減少工程）
次に、図６（Ｃ）及び図７（Ｃ）に示すように、半導体膜１２の上面が露出して表面の凹凸３０が平坦化されるまで絶縁膜１４を研磨し、膜厚を減少させる。本実施形態では、ＣＭＰ法（化学的機械的研磨法）を採用して本工程を行う。これにより、図示のように、絶縁膜１４の上面と半導体膜１２の上面との高さが揃い、平坦性の高い面が得られる。ＣＭＰ法による研磨の好適な条件としては、例えば、軟質ポリウレタン製のパッドと、アンモニア系又はアミン系のアルカリ溶液にシリカ粒子を分散させた研磨剤（スラリー）を組み合わせて用い、圧力３００００Ｐａ、回転数５０回転／分、研磨剤の流量を２００ｓｃｃｍ、という条件を採用できる。
次に、図６（Ｃ）及び図７（Ｃ）に示すように、半導体膜１２の上面が露出して表面の凹凸３０が平坦化されるまで絶縁膜１４を研磨し、膜厚を減少させる。本実施形態では、ＣＭＰ法（化学的機械的研磨法）を採用して本工程を行う。これにより、図示のように、絶縁膜１４の上面と半導体膜１２の上面との高さが揃い、平坦性の高い面が得られる。ＣＭＰ法による研磨の好適な条件としては、例えば、軟質ポリウレタン製のパッドと、アンモニア系又はアミン系のアルカリ溶液にシリカ粒子を分散させた研磨剤（スラリー）を組み合わせて用い、圧力３００００Ｐａ、回転数５０回転／分、研磨剤の流量を２００ｓｃｃｍ、という条件を採用できる。
なお、上述した図４及び図５に示した薄膜トランジスタ１ａを製造する場合には、本工程において、絶縁膜１４の少なくとも半導体膜１２の上側の領域を所望の膜厚（ゲート絶縁膜として好適な膜厚）になるように膜厚を減少させつつ、半導体膜１２の上面は露出しないようにして絶縁膜１４を研磨するとよい。
（第２の絶縁膜形成工程）
次に、図６（Ｄ）及び図７（Ｄ）に示すように、露出した半導体膜１２の上面が覆われるようにして、ゲート絶縁膜１６を形成する。例えば、ＰＥＣＶＤ法によって酸化シリコン膜からなるゲート絶縁膜１６を形成する。例えば、原料ガスとしてテトラエトキシシラン（ＴＥＯＳ）及び酸素（Ｏ2）を用い、それぞれの流量を５０ｓｃｃｍ、５ｓｌｍとし、雰囲気温度を３５０℃、ＲＦパワーを１．３ｋＷ、圧力を２００Ｐａという条件にして酸化シリコン膜を成膜する。この場合には、成膜速度が３０ｎｍ／ｍｉｎ程度となり、ゲート絶縁膜に適した耐圧特性等を備える良好な酸化シリコン膜を得ることができる。
次に、図６（Ｄ）及び図７（Ｄ）に示すように、露出した半導体膜１２の上面が覆われるようにして、ゲート絶縁膜１６を形成する。例えば、ＰＥＣＶＤ法によって酸化シリコン膜からなるゲート絶縁膜１６を形成する。例えば、原料ガスとしてテトラエトキシシラン（ＴＥＯＳ）及び酸素（Ｏ2）を用い、それぞれの流量を５０ｓｃｃｍ、５ｓｌｍとし、雰囲気温度を３５０℃、ＲＦパワーを１．３ｋＷ、圧力を２００Ｐａという条件にして酸化シリコン膜を成膜する。この場合には、成膜速度が３０ｎｍ／ｍｉｎ程度となり、ゲート絶縁膜に適した耐圧特性等を備える良好な酸化シリコン膜を得ることができる。
（電極形成工程）
次に、図６（Ｅ）及び図７（Ｅ）に示すように、タンタル、アルミニウム等の金属薄膜をスパッタリング法により形成した後、パターニングすることによって、ゲート絶縁膜１６上の所定位置にゲート電極１８を形成する。
次に、図６（Ｅ）及び図７（Ｅ）に示すように、タンタル、アルミニウム等の金属薄膜をスパッタリング法により形成した後、パターニングすることによって、ゲート絶縁膜１６上の所定位置にゲート電極１８を形成する。
なお、上述した図４及び図５に示した薄膜トランジスタ１ａにおいて、更に第２の絶縁膜としてのゲート絶縁膜を省略する場合には、第１の絶縁膜としての絶縁膜１４ａ上の所定位置にゲート電極１８が形成される。
（ソース電極・ドレイン電極形成工程）
次に、ゲート電極１８をマスクとして半導体膜１２に対してドナーまたはアクセプターとなる不純物イオンを打ち込む。これにより、ゲート電極１８の下側にチャネル形成領域が形成され、それ以外の部分（イオン注入がされた部分）にソース／ドレイン領域が形成される。ＮＭＯＳトランジスタを作製する場合、例えば、不純物元素としてリン（Ｐ）を１×１０16ｃｍ-2の濃度でソース／ドレイン領域に打ち込む。その後、ＸｅＣｌエキシマレーザを照射エネルギー密度２００〜４００ｍＪ／ｃｍ2程度で照射するか、２５０℃〜４５０℃程度の温度で熱処理することにより不純物元素の活性化を行う。その後、図６（Ｆ）及び図７（Ｆ）に示すように、絶縁膜１６及びゲート電極１８の上面に絶縁膜２４を形成する。絶縁膜２４として、例えば、ＰＥＣＶＤ法で約５００ｎｍの酸化シリコン膜を形成する。そして、絶縁膜１６、２４を貫通し、半導体膜１２のソース／ドレイン領域に至るコンタクトホールを形成し、当該コンタクトホール内及び絶縁膜２４上にソース電極２０及びドレイン電極２２を形成する。ソース電極２０及びドレイン電極２２は、例えばスパッタリング法によりアルミニウムを堆積し、パターニングすることにより形成可能である。
次に、ゲート電極１８をマスクとして半導体膜１２に対してドナーまたはアクセプターとなる不純物イオンを打ち込む。これにより、ゲート電極１８の下側にチャネル形成領域が形成され、それ以外の部分（イオン注入がされた部分）にソース／ドレイン領域が形成される。ＮＭＯＳトランジスタを作製する場合、例えば、不純物元素としてリン（Ｐ）を１×１０16ｃｍ-2の濃度でソース／ドレイン領域に打ち込む。その後、ＸｅＣｌエキシマレーザを照射エネルギー密度２００〜４００ｍＪ／ｃｍ2程度で照射するか、２５０℃〜４５０℃程度の温度で熱処理することにより不純物元素の活性化を行う。その後、図６（Ｆ）及び図７（Ｆ）に示すように、絶縁膜１６及びゲート電極１８の上面に絶縁膜２４を形成する。絶縁膜２４として、例えば、ＰＥＣＶＤ法で約５００ｎｍの酸化シリコン膜を形成する。そして、絶縁膜１６、２４を貫通し、半導体膜１２のソース／ドレイン領域に至るコンタクトホールを形成し、当該コンタクトホール内及び絶縁膜２４上にソース電極２０及びドレイン電極２２を形成する。ソース電極２０及びドレイン電極２２は、例えばスパッタリング法によりアルミニウムを堆積し、パターニングすることにより形成可能である。
以上の工程を経て、半導体膜、絶縁膜及び電極を積層したＭＯＳ構造を用いる電界効果型の薄膜トランジスタ１（又は１ａ）が得られる。
このように、本実施形態によれば、電界効果型の薄膜トランジスタとして必要な特性を損なうことなく、半導体膜のエッジ部分における電界集中を回避して信頼性を向上させることが可能となる。
次に、本発明の半導体装置の製造方法の他の実施例（トランジスタの製造方法）について図８を参照して説明する。図８において、図６と対応する部分には同一符号を付している。
この実施例では、絶縁基板上に絶縁膜で素子分離領域を形成した後、半導体膜を形成する。この半導体膜をエッチバックすることによって、半導体膜の上面と素子分離領域の絶縁膜の上面とがほぼ同一面（面一）となるように形成する。それにより、半導体膜のエッジ部の露出をなくし、ゲート絶縁膜が半導体膜のエッジ部で曲がらないように（平坦に）に形成される。
この実施例では、絶縁基板上に絶縁膜で素子分離領域を形成した後、半導体膜を形成する。この半導体膜をエッチバックすることによって、半導体膜の上面と素子分離領域の絶縁膜の上面とがほぼ同一面（面一）となるように形成する。それにより、半導体膜のエッジ部の露出をなくし、ゲート絶縁膜が半導体膜のエッジ部で曲がらないように（平坦に）に形成される。
（絶縁膜形成工程）
まず、図８（Ａ）に示すように、基板１０上に絶縁膜１４を形成する。前述したように、比較的に短時間で厚く成膜できる条件を採用する場合には、例えば、スピンコート法により基板１０の略全面に液体材料を塗布し、その後この塗布された液体材料を焼成して固化させる手法を採用できる。例えば、液体材料として、ポリシラザン（例えばペルヒドロポリシラザン）を有機溶媒（例えば２０％キシレン溶液）に溶かしたものを用い、当該液体材料をスピンコート法（例えば、２０００ｒｐｍ、２０秒間）で塗布した後、４５０℃程度の温度で大気中で焼成することにより、厚膜の酸化シリコン膜が得られる。ここで上述した「ペルヒドロポリシラザン」とは、無機ポリシラザンの一種であり、大気中で焼成することによって酸化シリコン膜に転化するものである。また、基板１０上に液体材料として感光性ポリシラザンを適量滴下した後に、スピンコート法（例えば、１０００ｒｐｍ、２０秒間）で塗布し、１００℃程度で焼成することによっても酸化シリコン膜が得られる。
まず、図８（Ａ）に示すように、基板１０上に絶縁膜１４を形成する。前述したように、比較的に短時間で厚く成膜できる条件を採用する場合には、例えば、スピンコート法により基板１０の略全面に液体材料を塗布し、その後この塗布された液体材料を焼成して固化させる手法を採用できる。例えば、液体材料として、ポリシラザン（例えばペルヒドロポリシラザン）を有機溶媒（例えば２０％キシレン溶液）に溶かしたものを用い、当該液体材料をスピンコート法（例えば、２０００ｒｐｍ、２０秒間）で塗布した後、４５０℃程度の温度で大気中で焼成することにより、厚膜の酸化シリコン膜が得られる。ここで上述した「ペルヒドロポリシラザン」とは、無機ポリシラザンの一種であり、大気中で焼成することによって酸化シリコン膜に転化するものである。また、基板１０上に液体材料として感光性ポリシラザンを適量滴下した後に、スピンコート法（例えば、１０００ｒｐｍ、２０秒間）で塗布し、１００℃程度で焼成することによっても酸化シリコン膜が得られる。
なお、上述した液体材料を用いる手法以外の手法によっても、絶縁膜を高速成膜することが可能であり、例えばＣＶＤ法を適用して成膜を行うことができる。ＣＶＤ法を用いる場合には、特にプラズマ励起ＣＶＤ法（ＰＥＣＶＤ法）が好適であり、以下のような成膜条件を適用可能である。例えば、原料ガスとしてテトラエトキシシラン（ＴＥＯＳ）及び酸素（Ｏ2）を用い、それぞれの流量を２００ｓｃｃｍ、５ｓｌｍとし、雰囲気温度を３５０℃、ＲＦパワーを１．３ｋＷ、圧力を２００Ｐａという条件にすることにより、約３００ｎｍ／ｍｉｎという高速な成膜速度で酸化シリコン膜を成膜することが可能である。また、原料ガスとしてモノシラン（ＳｉＨ4）、亜酸化窒素（Ｎ2Ｏ）及びアルゴン（Ａｒ）を用い、それぞれの流量を１６０ｓｃｃｍ、３ｓｌｍ、５ｓｌｍとし、雰囲気温度を４００℃、ＲＦパワーを８００Ｗ、圧力を１７０Ｐａという条件にすることによっても、約３００ｎｍ／ｍｉｎという高速な成膜速度で酸化シリコン膜を成膜することが可能である。絶縁膜としては、窒化シリコン膜（ＳｉＮ）を使用しても良い。
次に、図８（Ｂ）に示すように、基板１０上に形成された絶縁膜１４を半導体形成領域を開口するマスクを用いてエッチングし、絶縁膜１４を開口して基板１０上に半導体形成領域（素子形成領域）を露出させる。絶縁膜１４は素子分離膜となる。
（半導体膜形成工程）
次に、図８（Ｃ）に示すように、基板１０上の絶縁膜１４上面及び絶縁膜１４に開口した半導体形成領域に半導体膜１２を形成し、絶縁膜１４に開口した半導体形成領域を半導体膜１２で埋め込む。前述したように、例えば、基板１０上の略全面に、ＰＥＣＶＤ法、ＬＰＣＶＤ法、常圧化学気相堆積法（ＡＰＣＶＤ法）、スパッタリング法などの成膜法によって非晶質シリコン膜を成膜する。次に、この非晶質シリコン膜に対してエキシマレーザ等を照射する処理（レーザアニール処理）を行うことにより、非晶質シリコン膜を多結晶シリコン膜に変換する。レーザ照射による結晶化処理を行って得られる多結晶シリコン膜の表面には、各結晶粒の境界（粒界）が隆起することによる凹凸３０が生じることが多い。
次に、図８（Ｃ）に示すように、基板１０上の絶縁膜１４上面及び絶縁膜１４に開口した半導体形成領域に半導体膜１２を形成し、絶縁膜１４に開口した半導体形成領域を半導体膜１２で埋め込む。前述したように、例えば、基板１０上の略全面に、ＰＥＣＶＤ法、ＬＰＣＶＤ法、常圧化学気相堆積法（ＡＰＣＶＤ法）、スパッタリング法などの成膜法によって非晶質シリコン膜を成膜する。次に、この非晶質シリコン膜に対してエキシマレーザ等を照射する処理（レーザアニール処理）を行うことにより、非晶質シリコン膜を多結晶シリコン膜に変換する。レーザ照射による結晶化処理を行って得られる多結晶シリコン膜の表面には、各結晶粒の境界（粒界）が隆起することによる凹凸３０が生じることが多い。
（膜厚減少工程）
次に、図８（Ｄ）に示すように、半導体膜１２の上面が露出して表面の凹凸３０が平坦化されるまで絶縁膜１４を研磨し、膜厚を減少させる。本実施形態では、ＣＭＰ法（化学的機械的研磨法）を採用して本工程を行う。これにより、図示のように、絶縁膜１４の上面と半導体膜１２の上面との高さが揃い、平坦性の高い面が得られる。ＣＭＰ法による研磨の好適な条件としては、例えば、軟質ポリウレタン製のパッドと、アンモニア系又はアミン系のアルカリ溶液にシリカ粒子を分散させた研磨剤（スラリー）を組み合わせて用い、圧力３００００Ｐａ、回転数５０回転／分、研磨剤の流量を２００ｓｃｃｍ、という条件を採用できる。
次に、図８（Ｄ）に示すように、半導体膜１２の上面が露出して表面の凹凸３０が平坦化されるまで絶縁膜１４を研磨し、膜厚を減少させる。本実施形態では、ＣＭＰ法（化学的機械的研磨法）を採用して本工程を行う。これにより、図示のように、絶縁膜１４の上面と半導体膜１２の上面との高さが揃い、平坦性の高い面が得られる。ＣＭＰ法による研磨の好適な条件としては、例えば、軟質ポリウレタン製のパッドと、アンモニア系又はアミン系のアルカリ溶液にシリカ粒子を分散させた研磨剤（スラリー）を組み合わせて用い、圧力３００００Ｐａ、回転数５０回転／分、研磨剤の流量を２００ｓｃｃｍ、という条件を採用できる。
この後は、前述した図６（Ｄ）〜同（Ｆ）に示される、第２の絶縁膜（ゲート絶縁膜）形成工程、ゲート電極形成工程、ソース電極・ドレイン電極形成工程、保護膜（絶縁膜）形成工程を行なうことによって、半導体装置（トランジスタ）が製造される。
なお、半導体膜としてはシリコン膜に限られない。また、液体シリコンを用いた半導体膜形成プロセスであっても良い。
なお、半導体膜としてはシリコン膜に限られない。また、液体シリコンを用いた半導体膜形成プロセスであっても良い。
このように、本実施形態によれば、半導体膜１２とゲート絶縁膜１６の平坦化を行うことが出来、半導体膜及びゲート絶縁膜中の電界の集中する部分をなくすることが出来るためトランジスタ特性が向上する。また、ゲート絶縁膜の形成に段差被覆率の低いプロセスを使用することも可能となって都合がよい。
次に、上述した半導体装置を含んで構成される集積回路、電気光学装置、電子機器の具体例について説明する。
図９は、半導体装置を含んで構成される電気光学装置１００の回路図である。本実施形態の電気光学装置（表示装置）１００は、各画素領域に電界発光効果により発光可能な発光層ＯＥＬＤ、それを駆動するための電流を記憶する保持容量を備え、さらに本発明にかかる半導体装置（薄膜トランジスタＴ１〜Ｔ４）を備えて構成されている。ドライバ１０１からは、走査線Ｖsel及び発光制御線Ｖgpが各画素領域に供給されている。ドライバ１０２からは、データ線Ｉdataおよび電源線Ｖddが各画素領域に供給されている。走査線Ｖselとデータ線Ｉdataとを制御することにより、各画素領域に対する電流プログラムが行われ、発光部ＯＥＬＤによる発光が制御可能になっている。
なお、上記駆動回路は、発光要素に電界発光素子を使用する場合の回路の一例であり他の回路構成も可能である。また、ドライバ１０１、１０２のそれぞれを構成する集積回路を本発明に係る半導体装置によって形成することも好適である。
図１０は、上述した電気光学装置を含んで構成される電子機器の具体例を説明する図である。図１０（Ａ）は携帯電話への適用例であり、当該携帯電話５３０はアンテナ部５３１、音声出力部５３２、音声入力部５３３、操作部５３４、および本発明の電気光学装置１００を備えている。このように本発明に係る電気光学装置は表示部として利用可能である。図１０（Ｂ）はビデオカメラへの適用例であり、当該ビデオカメラ５４０は受像部５４１、操作部５４２、音声入力部５４３、および本発明の電気光学装置１００を備えている。図１０（Ｃ）はテレビジョンへの適用例であり、当該テレビジョン５５０は本発明の電気光学装置１００を備えている。なお、パーソナルコンピュータ等に用いられるモニタ装置に対しても同様に本発明に係る電気光学装置を適用し得る。図１０（Ｄ）はロールアップ式テレビジョンへの適用例であり、当該ロールアップ式テレビジョン５６０は本発明の電気光学装置１００を備えている。また、電子機器はこれらに限定されず、表示機能を有する各種の電子機器に適用可能である。例えばこれらの他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、電子手帳、電光掲示盤、宣伝公告用ディスプレイなども含まれる。なお、本発明にかかる半導体装置は、電気光学装置の構成部品として上記のような電子機器に含まれる場合の他に、単独で電子機器の構成部品としても適用し得る。
また、上記例に限らず本発明にかかる半導体装置の製造方法は、あらゆる電子機器の製造に適用可能である。例えば、この他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＰＤＡ、電子手帳、電光掲示盤、宣伝公告用ディスプレイ、ＩＣカードなどにも適用することができる。
なお、本発明は上述した各実施形態に限定されることなく、本発明の要旨の範囲内で種々の変形実施が可能である。
例えば、上述した実施形態では、半導体膜の一例として多結晶シリコン膜を採り上げて説明していたが、半導体膜はこれに限定されるものではない。
また、上述した実施形態では、電界効果型の半導体素子の一例として薄膜トランジスタを採り上げていたが、他にも、単結晶ＳＯＩ（silicon on insulator）トランジスタにおいて各トランジスタの相互間をエッチング等によって素子分離する構造の半導体装置などに対しても同様にして本発明を適用することが可能である。
１…薄膜トランジスタ、 １０…基板、 １２…半導体膜、 １４…第１の絶縁膜、 １６…第２の絶縁膜（ゲート絶縁膜）、 １８…ゲート電極、 ２０…ソース電極、 ２２…ドレイン電極
Claims (20)
- 半導体膜、絶縁膜及び電極を積層した構造を用いる電界効果型の半導体装置の製造方法であって、
少なくとも一面が絶縁性となっている基板の当該一面上に島状の半導体膜を形成する第１工程と、
前記基板の一面上に、第１の絶縁膜を、前記半導体膜を覆い、かつ前記半導体膜の上側以外の部分の膜厚が当該半導体膜の膜厚と略同じかそれ以上となるように形成する第２工程と、
前記第１の絶縁膜の少なくとも前記半導体膜の上側の領域の膜厚を減少させる第３工程と、
膜厚を減少させた後の前記第１の絶縁膜の上側であって前記半導体膜の所定位置の上側を通るように電極を形成する第４工程と、
を含む、半導体装置の製造方法。 - 前記第２工程は、液体材料を塗布し、固化させることによって前記第１の絶縁膜を形成する、請求項１に記載の半導体装置の製造方法。
- 前記第４工程に先立って、前記第１の絶縁膜上に第２の絶縁膜を形成する第５工程を更に含み、
前記第４工程は、前記第２の絶縁膜の上側に前記電極を形成する、請求項１に記載の半導体装置の製造方法。 - 前記第３工程は、前記半導体膜の上面が露出するまで前記第１の絶縁膜の膜厚を減少させる処理を行い、
前記第５工程は、露出した前記半導体膜の上面が覆われるようにして前記第２の絶縁膜を形成する、請求項３に記載の半導体装置の製造方法。 - 前記第３工程は、前記半導体膜の上面の凹凸を平坦化するようにして前記第１の絶縁膜の膜厚を減少させる処理を行う、請求項４に記載の半導体装置の製造方法。
- 前記第３工程を化学的機械的研磨法によって行う、請求項１乃至５のいずれかに記載の半導体装置の製造方法。
- 前記半導体膜が多結晶半導体膜である、請求項１に記載の半導体装置の製造方法。
- 半導体膜、絶縁膜及び電極を積層した構造を用いる電界効果型の半導体装置の製造方法であって、
少なくとも一面が絶縁性となっている基板の当該一面上に半導体膜を形成すべき領域を開口した第１の絶縁膜を形成する第１工程と、
前記基板の一面上に、半導体膜を少なくとも前記第１の絶縁膜の開口部を埋め込むように形成する第２工程と、
前記第１の絶縁膜の上面と前記半導体膜の上面とが同一面となるように少なくとも該半導体膜の膜厚を減少させる第３工程と、
を含む、半導体装置の製造方法。 - 前記半導体膜の上に第２の絶縁膜を形成する第４工程と、
前記第２の絶縁膜の上側であって前記半導体膜の所定位置の上側を通るように電極を形成する第５工程と、
を更に含む、請求項８に記載の半導体装置の製造方法。 - 前記第３工程を化学的機械的研磨法によって行う、請求項８又は９に記載の半導体装置の製造方法。
- 半導体膜、絶縁膜及び電極を積層した構造を用いる電界効果型の半導体装置であって、
少なくとも一面が絶縁性となっている基板上に形成される島状の半導体膜と、
前記基板の一面上に、前記半導体膜の周囲を囲むとともに当該半導体の上面を露出させるように形成される第１の絶縁膜と、
前記半導体膜の上面を覆うようにして前記第１の絶縁膜上に形成される第２の絶縁膜と、
前記第２の絶縁膜の上側であって前記半導体膜の所定位置の上側を通るように形成される電極と、
を備える、半導体装置。 - 前記第１の絶縁膜と前記半導体膜とがほぼ同じ膜厚に形成されている、請求項１１に記載の半導体装置。
- 前記第１の絶縁膜の上面と前記半導体膜の上面とがほぼ同一面となるように形成されている、請求項１１に記載の半導体装置。
- 前記第１の絶縁膜と前記第２の絶縁膜とは材質が異なる、請求項１１に記載の半導体装置。
- 前記半導体膜が多結晶半導体膜である、請求項１１乃至１４のいずれかに記載の半導体装置。
- 半導体膜、絶縁膜及び電極を積層した構造を用いる電界効果型の半導体装置であって、
少なくとも一面が絶縁性となっている基板上に形成される島状の半導体膜と、
前記基板の一面上に、前記半導体膜を覆い、かつ前記半導体膜の上側領域以外に対応する第１の膜厚が当該半導体膜の膜厚と同じかそれ以上となり、前記半導体の上側領域の第２の膜厚が前記第１の膜厚よりも小さくなるように形成される第１の絶縁膜と、
前記第１の絶縁膜の上側であって前記半導体膜の所定位置の上側を通るように形成される電極と、
を備える、半導体装置。 - 前記第１の絶縁膜上に形成される第２の絶縁膜を更に含み、
前記電極は前記第２の絶縁膜の上側に形成される、請求項１６に記載の半導体装置。 - 請求項１１乃至１７のいずれかに記載の半導体装置を備える集積回路。
- 請求項１１乃至１７のいずれかに記載の半導体装置を備える電気光学装置。
- 請求項１１乃至１７のいずれかに記載の半導体装置を備える電子機器。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004206954A JP4449076B2 (ja) | 2004-04-16 | 2004-07-14 | 半導体装置の製造方法 |
| KR1020050021283A KR100647102B1 (ko) | 2004-04-16 | 2005-03-15 | 반도체 장치와 그 제조 방법, 집적 회로, 전기 광학 장치및 전자 기기 |
| US11/088,973 US7384827B2 (en) | 2004-04-16 | 2005-03-24 | Method of manufacturing semiconductor device using liquid phase deposition of an interlayer dielectric |
| TW094112105A TWI278009B (en) | 2004-04-16 | 2005-04-15 | Semiconductor device and manufacturing method thereof, integrated circuit, electro-optic device, and electronic equipment |
| CNB2005100673110A CN100447949C (zh) | 2004-04-16 | 2005-04-18 | 半导体装置以及其制造方法、电光学装置、电子设备 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004122050 | 2004-04-16 | ||
| JP2004206954A JP4449076B2 (ja) | 2004-04-16 | 2004-07-14 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005328016A true JP2005328016A (ja) | 2005-11-24 |
| JP4449076B2 JP4449076B2 (ja) | 2010-04-14 |
Family
ID=35096824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004206954A Expired - Fee Related JP4449076B2 (ja) | 2004-04-16 | 2004-07-14 | 半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7384827B2 (ja) |
| JP (1) | JP4449076B2 (ja) |
| KR (1) | KR100647102B1 (ja) |
| CN (1) | CN100447949C (ja) |
| TW (1) | TWI278009B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009170794A (ja) * | 2008-01-18 | 2009-07-30 | Advanced Lcd Technologies Development Center Co Ltd | 薄膜半導体装置の製造方法 |
| JP2018503981A (ja) * | 2014-12-31 | 2018-02-08 | 深▲セン▼市華星光電技術有限公司 | Ｌｔｐｓ ｔｆｔ画素ユニット及びその製造方法 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW504846B (en) * | 2000-06-28 | 2002-10-01 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
| US20070096107A1 (en) * | 2005-11-03 | 2007-05-03 | Brown Dale M | Semiconductor devices with dielectric layers and methods of fabricating same |
| KR20130006945A (ko) * | 2011-06-27 | 2013-01-18 | 삼성디스플레이 주식회사 | 평판 표시 장치 및 그 제조방법 |
| US8956912B2 (en) * | 2012-01-26 | 2015-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| KR102110226B1 (ko) * | 2013-09-11 | 2020-05-14 | 삼성디스플레이 주식회사 | 표시패널 및 그 제조방법 |
| JP6559444B2 (ja) | 2014-03-14 | 2019-08-14 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP6744108B2 (ja) | 2015-03-02 | 2020-08-19 | 株式会社半導体エネルギー研究所 | トランジスタ、トランジスタの作製方法、半導体装置および電子機器 |
| KR102619722B1 (ko) * | 2016-10-27 | 2024-01-02 | 삼성디스플레이 주식회사 | 트랜지스터 표시판의 제조 방법 및 이에 이용되는 연마 슬러리 |
| KR102544980B1 (ko) * | 2018-03-08 | 2023-06-20 | 삼성디스플레이 주식회사 | 박막트랜지스터 기판, 이를 구비한 디스플레이 장치, 박막트랜지스터 기판 제조방법 및 디스플레이 장치 제조방법 |
| US10991702B2 (en) * | 2019-05-15 | 2021-04-27 | Nanya Technology Corporation | Semiconductor device and method of preparing the same |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4735679A (en) * | 1987-03-30 | 1988-04-05 | International Business Machines Corporation | Method of improving silicon-on-insulator uniformity |
| JPH07111962B2 (ja) * | 1992-11-27 | 1995-11-29 | 日本電気株式会社 | 選択平坦化ポリッシング方法 |
| KR0162510B1 (ko) * | 1993-07-12 | 1999-02-01 | 가네꼬 히사시 | 반도체 장치 및 그 제조방법 |
| JP2654607B2 (ja) * | 1994-09-22 | 1997-09-17 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6060387A (en) * | 1995-11-20 | 2000-05-09 | Compaq Computer Corporation | Transistor fabrication process in which a contact metallization is formed with different silicide thickness over gate interconnect material and transistor source/drain regions |
| US5858865A (en) * | 1995-12-07 | 1999-01-12 | Micron Technology, Inc. | Method of forming contact plugs |
| JP4027447B2 (ja) | 1996-04-24 | 2007-12-26 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| US5683941A (en) * | 1996-07-02 | 1997-11-04 | National Semiconductor Corporation | Self-aligned polycide process that utilizes a planarized layer of material to expose polysilicon structures to a subsequently deposited metal layer that is reacted to form the metal silicide |
| US5843834A (en) * | 1996-08-08 | 1998-12-01 | National Semiconductor Corporation | Self-aligned POCL3 process flow for submicron microelectronics applications using amorphized polysilicon |
| US5928960A (en) * | 1996-10-24 | 1999-07-27 | International Business Machines Corporation | Process for reducing pattern factor effects in CMP planarization |
| US5885887A (en) * | 1997-04-21 | 1999-03-23 | Advanced Micro Devices, Inc. | Method of making an igfet with selectively doped multilevel polysilicon gate |
| US5930634A (en) * | 1997-04-21 | 1999-07-27 | Advanced Micro Devices, Inc. | Method of making an IGFET with a multilevel gate |
| US6074921A (en) * | 1997-06-30 | 2000-06-13 | Vlsi Technology, Inc. | Self-aligned processing of semiconductor device features |
| US5966597A (en) * | 1998-01-06 | 1999-10-12 | Altera Corporation | Method of forming low resistance gate electrodes |
| TW374227B (en) * | 1998-04-18 | 1999-11-11 | United Microelectronics Corp | Method for manufacturing a metal-oxide semiconductor transistor of a metal gate |
| US6265315B1 (en) * | 1998-06-24 | 2001-07-24 | Taiwan Semiconductor Manufacturing Company | Method for improving chemical/mechanical polish uniformity over rough topography for semiconductor integrated circuits |
| JP2000040828A (ja) | 1998-07-24 | 2000-02-08 | Toshiba Corp | 薄膜トランジスタの製造方法 |
| US6194253B1 (en) * | 1998-10-07 | 2001-02-27 | International Business Machines Corporation | Method for fabrication of silicon on insulator substrates |
| US6258651B1 (en) * | 1999-12-21 | 2001-07-10 | United Microelectronics Corp. | Method for forming an embedded memory and a logic circuit on a single substrate |
| TWI246755B (en) * | 2001-01-29 | 2006-01-01 | Seiko Epson Corp | Semiconductor device, circuit board, electro-optical device, and electronic apparatus |
| US6558994B2 (en) * | 2001-03-01 | 2003-05-06 | Chartered Semiconductors Maufacturing Ltd. | Dual silicon-on-insulator device wafer die |
| JP4091304B2 (ja) * | 2002-01-07 | 2008-05-28 | セイコーインスツル株式会社 | 半導体集積回路の製造方法及び半導体集積回路 |
| US6815353B2 (en) * | 2002-02-05 | 2004-11-09 | Micrel, Incorporated | Multi-layer film stack polish stop |
| JP2003298065A (ja) | 2002-04-02 | 2003-10-17 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| TW578273B (en) * | 2003-01-23 | 2004-03-01 | Macronix Int Co Ltd | Memory device that comprises self-aligned contact and fabrication method thereof |
| US7005330B2 (en) * | 2003-06-27 | 2006-02-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method for forming the gate electrode in a multiple-gate transistor |
| US20050056881A1 (en) * | 2003-09-15 | 2005-03-17 | Yee-Chia Yeo | Dummy pattern for silicide gate electrode |
-
2004
- 2004-07-14 JP JP2004206954A patent/JP4449076B2/ja not_active Expired - Fee Related
-
2005
- 2005-03-15 KR KR1020050021283A patent/KR100647102B1/ko active IP Right Grant
- 2005-03-24 US US11/088,973 patent/US7384827B2/en active Active
- 2005-04-15 TW TW094112105A patent/TWI278009B/zh not_active IP Right Cessation
- 2005-04-18 CN CNB2005100673110A patent/CN100447949C/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009170794A (ja) * | 2008-01-18 | 2009-07-30 | Advanced Lcd Technologies Development Center Co Ltd | 薄膜半導体装置の製造方法 |
| JP2018503981A (ja) * | 2014-12-31 | 2018-02-08 | 深▲セン▼市華星光電技術有限公司 | Ｌｔｐｓ ｔｆｔ画素ユニット及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100447949C (zh) | 2008-12-31 |
| JP4449076B2 (ja) | 2010-04-14 |
| US20050233575A1 (en) | 2005-10-20 |
| CN1684230A (zh) | 2005-10-19 |
| TW200539287A (en) | 2005-12-01 |
| KR20060043631A (ko) | 2006-05-15 |
| TWI278009B (en) | 2007-04-01 |
| US7384827B2 (en) | 2008-06-10 |
| KR100647102B1 (ko) | 2006-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100647102B1 (ko) | 반도체 장치와 그 제조 방법, 집적 회로, 전기 광학 장치및 전자 기기 | |
| JP5090658B2 (ja) | 薄膜トランジスタ、及びその製造方法、並びにアクティブマトリクス型表示装置 | |
| US7154119B2 (en) | Thin film transistor with plural channels and corresponding plural overlapping electrodes | |
| US6864508B2 (en) | Light emitting device | |
| JP5371144B2 (ja) | 半導体装置及び半導体装置の作製方法、並びに電子機器 | |
| EP1005094A2 (en) | Semiconductor devices having a thin film field-effect transistor and corresponding manufacturing methods | |
| TW201041048A (en) | Semiconductor device and manufacturing method thereof | |
| US7781308B2 (en) | Method for manufacturing SOI substrate | |
| TWI487117B (zh) | 半導體裝置及其製造方法 | |
| US20080035933A1 (en) | Thin film transistor array substrate, manufacturing method thereof and display device | |
| US7800114B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP4479006B2 (ja) | 半導体装置の製造方法 | |
| JP4839904B2 (ja) | 半導体装置、集積回路、及び電子機器 | |
| JP2007109733A (ja) | 半導体装置および半導体装置の製造方法 | |
| US7393724B2 (en) | Reduced dielectric breakdown/leakage semiconductor device and a method of manufacturing the same, integrated circuit, electro-optical device, and electric apparatus | |
| JP2006279015A (ja) | 半導体装置の製造方法、集積回路、電気光学装置、及び電子機器 | |
| JP4711042B2 (ja) | 半導体膜の製造方法、および半導体装置の製造方法 | |
| JP2005340466A (ja) | 半導体装置、電気光学装置、集積回路及び電子機器 | |
| JP2008109077A (ja) | 薄膜トランジスタの製造方法、電気光学装置および電子機器 | |
| JP2005259883A (ja) | 半導体膜の製造方法、半導体装置の製造方法、集積回路、電気光学装置、電子機器 | |
| JP2007189105A (ja) | 半導体装置の製造方法、半導体装置、集積回路、電気光学装置、電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071101 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081020 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090318 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090518 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100104 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100117 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4449076 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130205 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130205 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |