CN100447949C - 半导体装置以及其制造方法、电光学装置、电子设备 - Google Patents
半导体装置以及其制造方法、电光学装置、电子设备 Download PDFInfo
- Publication number
- CN100447949C CN100447949C CNB2005100673110A CN200510067311A CN100447949C CN 100447949 C CN100447949 C CN 100447949C CN B2005100673110 A CNB2005100673110 A CN B2005100673110A CN 200510067311 A CN200510067311 A CN 200510067311A CN 100447949 C CN100447949 C CN 100447949C
- Authority
- CN
- China
- Prior art keywords
- film
- dielectric film
- semiconductor film
- semiconductor
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 197
- 238000004519 manufacturing process Methods 0.000 title claims description 30
- 238000000034 method Methods 0.000 claims abstract description 65
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 230000005669 field effect Effects 0.000 claims abstract description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 26
- 230000015572 biosynthetic process Effects 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 22
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 16
- 238000000227 grinding Methods 0.000 claims description 13
- 230000008569 process Effects 0.000 claims description 12
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 9
- 239000011248 coating agent Substances 0.000 claims description 8
- 238000000576 coating method Methods 0.000 claims description 8
- 238000004528 spin coating Methods 0.000 claims description 8
- 238000005224 laser annealing Methods 0.000 claims description 5
- 239000011344 liquid material Substances 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims description 4
- 239000010408 film Substances 0.000 abstract description 390
- 239000010409 thin film Substances 0.000 abstract description 37
- 230000005684 electric field Effects 0.000 abstract description 15
- 238000005516 engineering process Methods 0.000 abstract description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 15
- 229920005591 polysilicon Polymers 0.000 description 15
- 230000006870 function Effects 0.000 description 12
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 238000009413 insulation Methods 0.000 description 7
- 239000000126 substance Substances 0.000 description 7
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 239000004411 aluminium Substances 0.000 description 4
- 238000005266 casting Methods 0.000 description 4
- 239000003795 chemical substances by application Substances 0.000 description 4
- 238000002425 crystallisation Methods 0.000 description 4
- 230000008025 crystallization Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- JOXCDOKKASTCHR-UHFFFAOYSA-N [Si](O)(O)(O)O.[P] Chemical compound [Si](O)(O)(O)O.[P] JOXCDOKKASTCHR-UHFFFAOYSA-N 0.000 description 3
- 239000012298 atmosphere Substances 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 3
- CTQNGGLPUBDAKN-UHFFFAOYSA-N O-Xylene Chemical compound CC1=CC=CC=C1C CTQNGGLPUBDAKN-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 150000001412 amines Chemical class 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 238000001962 electrophoresis Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000008187 granular material Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 229920002635 polyurethane Polymers 0.000 description 2
- 239000004814 polyurethane Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 239000008096 xylene Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000032696 parturition Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000000108 ultra-filtration Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F24—HEATING; RANGES; VENTILATING
- F24F—AIR-CONDITIONING; AIR-HUMIDIFICATION; VENTILATION; USE OF AIR CURRENTS FOR SCREENING
- F24F13/00—Details common to, or for air-conditioning, air-humidification, ventilation or use of air currents for screening
- F24F13/02—Ducting arrangements
- F24F13/0209—Ducting arrangements characterised by their connecting means, e.g. flanges
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F24—HEATING; RANGES; VENTILATING
- F24F—AIR-CONDITIONING; AIR-HUMIDIFICATION; VENTILATION; USE OF AIR CURRENTS FOR SCREENING
- F24F13/00—Details common to, or for air-conditioning, air-humidification, ventilation or use of air currents for screening
- F24F13/02—Ducting arrangements
- F24F13/0245—Manufacturing or assembly of air ducts; Methods therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Combustion & Propulsion (AREA)
- Mechanical Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
- Electroluminescent Light Sources (AREA)
- Element Separation (AREA)
Abstract
本发明提供在薄膜晶体管等的半导体装置中，可以避免在半导体膜的边缘部分的电场集中，使可靠性提高的技术。其是使用层叠了半导体膜、绝缘膜以及电极的构造的场效应型半导体装置的制造方法。包括：第1工序，在至少一面为绝缘性的基板(10)的该面上，形成岛状半导体膜(12)的；第2工序，在基板的一面上，形成第1绝缘膜(14)，以覆盖半导体膜而且使在半导体膜的上部以外的部分的膜厚和该半导体膜的膜厚大致相同或者大于此膜厚；第3工序，使第1绝缘膜的至少在半导体膜上部区域的膜厚减小；第4工序，形成电极(18)，以使其在使膜厚减小之后的第1绝缘膜的上部并贯通半导体膜的规定位置的上部。
Description
技术领域
本发明涉及MOS晶体管等的场效应型半导体装置的改进技术。
背景技术
近年，使用通过低温过程形成的晶体半导体膜(例如，多晶硅膜)形成电流驱动力高的薄膜晶体管的技术的研究、开发不断进展。一般地，多晶硅膜是通过激光照射非晶硅膜进行结晶而形成的。但是，这样形成的多晶硅膜在结晶时存在各处成长的结晶粒子之间的边界(晶粒间界)隆起、变为突起状，具有表面的凸凹变大的倾向。在此多晶硅膜的上部形成了栅绝缘膜以及栅极的场效应型薄膜晶体管中，在多晶硅膜表面的突起部分，电场集中，容易产生对栅绝缘膜的绝缘破坏。对于这样的问题，在专利2000-40828号公报(专利文献1)中，记载了通过在多晶硅膜成膜之后，对其表面进行研磨，使其平坦化，避免在薄膜晶体管中栅绝缘膜的绝缘破坏的技术。
但是，为推进薄膜晶体管的微细化而使栅绝缘膜的膜厚变得更薄的情况下，在半导体膜的边缘部分，栅绝缘膜容易变薄。特别是，当采用溅射法和CVD法等的阶梯复盖性(step coverage)低的成膜法形成栅绝缘膜的情况下，此倾向变得显著。如果以横切相关的边缘部分方式形成栅极，在此部分会产生电场集中，导致绝缘破坏的情况较多。由此，产生薄膜晶体管的可靠性下降这样不良情况的发生。在上述的以往的技术中，使在这样的半导体膜的边缘部分上的电场集中减轻比较困难，期望更好的改进技术。
专利文献1：特开2000-40828号公报
发明内容
因此，本发明的目的在于提供一种在薄膜晶体管等的半导体装置中，避免在半导体膜的边缘部分的电场集中，以使可靠性提高的技术。
第1方式的本发明是具有在基板上将半导体膜、绝缘膜和电极层叠后的结构的场效应型半导体装置的制造方法，包括：将基板上的非晶性的半导体膜形成为岛状的工序；对所述非晶性的半导体膜实施激光退火处理，使所述半导体膜多晶化的多晶化工序；覆盖所述半导体膜、且按照在所述半导体膜周围的膜厚与所述半导体膜的厚度大致相同或为其以上的方式形成第1绝缘膜；研磨所述第1绝缘膜和所述导体膜的上面使之平坦化，并使所述第1绝缘膜的上面与所述半导体膜的上面之间的高度一致的研磨工序；在所述第1绝缘膜和所述半导体膜的上面形成第2绝缘膜的工序；在所述第2绝缘膜上的规定位置形成电极的工序，所述研磨工序中的研磨，至少进行到使所述多晶化工序中所发生的所述半导体膜上面的凹凸平坦化为止。
在相关的制造方法中，在半导体膜的周围，进行第1绝缘膜的成膜为充分确保在半导体膜的周围的那一部分的膜厚的厚膜，其后，对于在半导体膜的上部部分的绝缘膜，配合器件特性上的情况调整为所期望的膜厚。因此，不损失作为半导体装置必要的特性，避免在半导体膜的边缘部分的电场集中，使可靠性得到提高成为可能。
优选上述第2工序是通过涂敷液体材料并使其固化，形成上述第1绝缘膜。
通过采用使用了液体材料的成膜方法，使容易实现第1绝缘膜成膜为厚膜。
优选在上述第4工序之前，还包括在上述第1绝缘膜上形成第2绝缘膜的第5工序，上述第4工序在上述第2绝缘膜的上部形成上述电极。
由此，能够为了达到必要的器件特性，进行功能分离为：第2绝缘膜主要承担必要的绝缘膜特性，第1绝缘膜主要承担在半导体绝缘膜的边缘部分与电极相互间绝缘的功能。因此，能够实现对于第1绝缘膜，为了成膜为厚膜而选择较为合适的成膜条件，对于第2绝缘膜，为确保必要的特性而选择较为合适的成膜条件，从而具有制造工序过程的选择范围大的优点。
优选上述第3工序直到上述半导体膜的上表面露出为止进行使上述第1绝缘膜的膜厚减小的处理，上述第5工序以覆盖露出的上述半导体膜的上表面的方式形成上述第2绝缘膜。
由此，因为在半导体膜的上表面形成的绝缘膜，即特别关系到器件特性的绝缘膜只是第2绝缘膜，所以用于确保必要特性的制造条件的设定变得更加容易。
优选上述第3工序进行以使上述半导体膜的上表面的凸凹平坦化的方式使上述第1绝缘膜的膜厚减小的处理。
由此，容易避免由于在半导体膜的上表面的电场集中带来的耐绝缘性的降低。另外，通过使凸凹平坦化，能使其后成膜的第2绝缘膜的膜厚更薄。
优选上述第3工序通过化学性机械性研磨法进行。
由此，能容易进行使膜厚减小的工序。特别是当半导体膜的上表面凸凹进行平坦化处理时，情况更好。
优选上述半导体膜是多晶半导体膜(例如，多晶硅膜)。
关于本发明的制造方法，特别在作为半导体膜采用多晶半导体膜时效果良好，能够得到可靠性良好的半导体装置。
第2方式的本发明是使用层叠了半导体膜、绝缘膜以及电极的构造的场效应型的半导体装置的制造方法，其是包括了：在至少一面为绝缘性的基板的该面上，形成在应当形成半导体膜的区域开口的第1绝缘膜的第1工序；在上述基板的一面上，形成半导体膜使其至少埋入上述第1绝缘膜的开口部的第2工序；至少使该半导体膜的膜厚减小以使上述第1绝缘膜的上表面和上述半导体膜的上表面为同一平面的第3工序的制造方法。
在相关的制造方法中，是使半导体膜的上表面和(元件分离的)绝缘膜的表面为同一平面这样形成的。或者是使半导体膜和(元件分离的)绝缘膜形成为同一膜厚。因此，在此后的工程中，能够使半导体膜的上表面以及边缘部分的栅绝缘膜等的膜形成平坦地进行，能够避免在以往半导体膜的边缘部分中的阶梯复盖降低。能避免在半导体膜的边缘部分的电场集中，从而使可靠性提高成为可能。
优选还包括在上述半导体膜上形成第2绝缘膜的第4工序和形成电极以使其在上述第2绝缘膜上部并贯通上述半导体膜规定位置的上部的第5工序。
由此，由于能在半导体膜以及元件分离绝缘膜上，平坦地形成栅绝缘膜(第2绝缘膜)，并能消除半导体膜中以及栅绝缘膜中的电场的集中部分成为可，所以晶体管特性提高，栅绝缘膜的可靠性也提高。另外，还具有作为栅绝缘膜的形成方法能适用溅射或ECR-CVD等的阶梯复盖率低的工程的优点。
优选通过化学性机械性研磨法进行上述第3工序。
由此，能容易地进行使膜厚减小的工序。特别是，当对半导体膜的表面凸凹进行平坦化处理时，情况更好。
本发明的第2方式是关于由上述发明相关的制造方法制造的半导体装置，具有以下这样的构造。
即，第3方式的本发明是使用层叠了半导体膜、绝缘膜以及电极的构造的场效应型的半导体装置，是包括了：在至少一面为绝缘性的基板上形成的岛状的半导体膜；在上述基板一面上，以包围上述半导体膜的周围并使该半导体的上表面露出的方式形成的第1绝缘膜；以覆盖上述半导体膜的上表面的方式在上述第1绝缘膜上形成的第2绝缘膜；在上述第1绝缘膜的上部并以贯通上述半导体膜的规定位置的上部的方式形成的电极的装置。
根据相关的构成，不损失作为半导体装置必要的特性，避免在半导体膜的边缘部分电场集中，使可靠性提高成为可能。另外，还具有能够进行功能分离为了达到必要的器件特性由第2绝缘膜主要承担必要的绝缘膜特性，对于第1绝缘膜主要承担在半导体绝缘膜的边缘部分与电极相互间绝缘的功能这样的优点。通过相关的功能分离，因为在半导体膜上表面上形成的绝缘膜，即和器件特性特别相关的绝缘膜只是第2绝缘膜，所以用于确保必要的特性的器件设计变得更容易。
优选上述第1绝缘膜和上述半导体膜形成为大致相同的膜厚。
由此，能在平坦面上形成第2绝缘膜，使第2绝缘膜的薄膜化变得更容易。
优选使上述第1绝缘膜的上表面和前述半导体膜的上表面形成为几乎是同一平面。
由此，能在平坦面上形成第2绝缘膜，使第2绝缘膜的薄膜化变得更容易。
优选上述第1绝缘膜和上述第2绝缘膜的材质不同。
由此，能选择分别适应所要求的特性的材料，形成并得到各绝缘膜。
优选上述半导体膜为多晶半导体膜。
本发明的第4方式是关于由关于上述发明的制造方法制造的半导体装置，包括以下这样的构造。
即，第4方式的本发明是使用层叠了半导体膜、绝缘膜以及电极的构造的场效应型的半导体装置，是包括了：在至少一面为绝缘性的基板上形成的岛状的半导体膜；在上述基板的一面上，以覆盖上述半导体膜并且使对应上述半导体膜的上部区域以外部分的第1膜厚和该半导体膜的膜厚相同或者大于其膜厚，并使在上述半导体上部区域部分的第2膜厚比上述第1膜厚还要小的方式形成的第1绝缘膜；在上述第1绝缘膜的上部并以贯通上述半导体膜的规定位置的上部的方式形成的电极的装置。
根据相关的构成，不损失作为半导体装置必要的特性，避免在半导体膜的边缘部分的电场集中，使可靠性提高成为可能。
优选还包括在上述第1绝缘膜上形成的第2绝缘膜，上述电极在上述第2绝缘膜的上部形成。
由此，使半导体膜和电极之间的绝缘性更加提高成为可能。
优选上述第1绝缘膜和上述第2绝缘膜材质不同。
由此，能选择分别适应所要求的特性的材料，形成并得到各绝缘膜。
优选上述半导体膜为多晶半导体膜。
第5方式的本发明是具有关于上述发明的半导体装置的集成电路。此处所谓的“集成电路”是指将半导体装置以及相关的布线等集成、布线的电路(芯片)以发挥一定的功能。还有，在本发明中，也能提供将此电路(芯片)配置在基板上的规定的一处或者多处的电路基板。
第6方式的本发明是具有关于上述发明的半导体装置的电光学装置。此处所谓的“电光学装置”一般是指具有关于本发明的半导体装置的、包括了根据电作用发光或者使来自外部的光的状态变化的电光学元件的装置，包括自身发光的装置和控制来自外部的光的通过的装置两方面。例如，指具有将液晶元件、有分散了电泳粒子的分散介质的电泳元件、EL(电致发光)元件、通过施加电场产生的电子碰撞发光板使其发光的电子放射元件作为电光学元件的有源矩阵型的显示装置等。
第7方式的本发明是具有关于上述发明的半导体装置的电子设备。此处所谓的“电子设备”一般是指包括了关于本发明的半导体装置的、发挥一定功能的设备。例如是包括电光学装置和存储器而构成的。对于其构成没有特别限定。例如，包括IC卡、携带电话机、摄像机、个人计算机、头部置式显示器、背投或者正投投影机、还包括带有显示功能的传真机装置、数字照相机的取景器、便携式电视机、PDA、电子记事本、电光揭示板、宣传布告用显示器等。
附图说明
图1是说明本实施方式的薄膜晶体管的构造的俯视图。
图2是薄膜晶体管的图1所示的II-II线方向(沟道宽方向)的剖面图。
图3是薄膜晶体管的图1所示的III-III线方向(沟道长方向)的剖面图。
图4是说明不露出半导体膜的上表面的情况下的薄膜晶体管的构造的剖面图。
图5是说明不露出半导体膜的上表面的情况下的薄膜晶体管的构造的剖面图。
图6是说明薄膜晶体管的制造方法的图。
图7是说明薄膜晶体管的制造方法的图。
图8是说明薄膜晶体管的制造方法的图。
图9是包括半导体装置构成的电光学装置的电路图。
图10是说明电子设备具体例子的图。
图中：1-薄膜晶体管，10-基板，12-半导体膜，14-第1绝缘膜，16-第2绝缘膜(栅绝缘膜)，18-栅极，20-源极，22-漏极。
具体实施方式
以下，对于本发明的实施方式进行说明。
图1是说明本实施方式的薄膜晶体管的构造的俯视图。图2是薄膜晶体管的图1所示的II-II线方向(沟道宽方向)的剖面图。图3是薄膜晶体管的图1所示的III-III线方向(沟道长方向)的剖面图。各图中所示的薄膜晶体管是作为例如有机EL显示装置或液晶显示装置等的象素驱动元件使用的。
如图1～3所示，薄膜晶体管1是在至少一面为绝缘性的基板(例如，玻璃基板)10上形成的晶体管，包括岛状的半导体膜12、绝缘膜(第1绝缘膜)14、栅绝缘膜(第2绝缘膜)16、栅极18、源极20、漏极22、绝缘膜24构成的。本实施方式的薄膜晶体管1是使用层叠了半导体膜、绝缘膜以及电极的构造(MOS构造)的场效应型晶体管。
半导体膜12是担当薄膜晶体管有源区域的部分，采用了晶体半导体膜。在本实施方式中，作为半导体膜12采用多晶硅膜(polysilicon膜)。
绝缘膜14是在基板10的一面上，包围半导体膜12周围并形成为使该半导体膜12的上表面露出。此绝缘膜14是以与半导体膜12几乎相同的膜厚形成的。另外，以绝缘膜14的上表面和半导体膜12的上表面几乎为同一平面形成单一面。作为绝缘膜14适合于采用例如氧化硅(SiO2)膜、硅氮化物(Si3N4)膜、硅酸磷玻璃(PSG)膜等。详细方面后面叙述，在本实施方式中，由于该绝缘膜14有必要以较厚膜形成，但相反，不要求象栅绝缘膜16那样具有绝缘耐压、固定电荷密度等的特性，所以能采用适于高速成膜的制造条件形成。
使栅绝缘膜16覆盖以半导体膜12的上表面的方式形成在绝缘膜14上。作为栅绝缘膜16也适合于采用例如氧化硅(SiO2)膜、硅氮化物(Si3N4)膜、硅酸磷玻璃(PSG)膜等。详细方面后面叙述，栅绝缘膜16虽然形成为厚膜的必要性小，但对于绝缘耐压、固定电荷密度等要求了较高的特性，所以采用能得到更良好的膜质量的制造条件(一般是低速成膜)形成。
栅极18是在绝缘膜14以及栅绝缘膜16的上部，以贯通半导体膜12的规定位置的上部的方式形成。详细地说，栅极18如图1或者图2所示，形成为横切半导体膜12的平行的两边。此栅极18由例如钽、铬、铝等的导电体膜构成。
源极20以及漏极22分别同时贯穿绝缘膜24、栅绝缘膜16，与半导体膜12相连。这些源极20等由例如铝等的导电体膜构成。
绝缘膜24以覆盖栅极18等的上表面的方式形成在栅绝缘膜16上。作为此绝缘膜24也适合于采用例如氧化硅(SiO2)膜、硅氮化物(Si3N4)膜、硅酸磷玻璃(PSG)膜等。
还有，在图1～图3所示的薄膜晶体管中，是以露出半导体膜12的上表面的方式形成第1绝缘膜(绝缘膜14)，但也可以以不使半导体膜12的上表面露出的方式形成第1绝缘膜。
图4以及图5是说明不使半导体膜12的上表面露出的情况下的薄膜晶体管的构造的剖面图。图4表示和上述图2同方向的剖面、图5表示和上述图3同方向的剖面。还有，对于薄膜晶体管的平面配置和上述图1相同，省略其图示。
图4以及图5所示的薄膜晶体管1a基本包括和上述的薄膜晶体管1同样的构成，但作为第1绝缘膜发挥功能的绝缘膜14a的构成不同。在本例中的绝缘膜14a是以覆盖半导体膜12而且使对应于半导体膜12的上部区域以外的第1膜厚和该半导体膜12的膜厚相同或者大于此膜厚，且使对应于半导体膜12的上部区域的第2膜厚比第1膜厚还要小的方式形成的。换言之，绝缘膜14a是形成为在半导体膜12的周围厚，在半导体膜12的上表面薄。然后，在此绝缘膜14a上形成作为第2绝缘膜的栅绝缘膜16。栅极在该绝缘膜16的上部形成。还有，在原理上可以以省略作为此第2绝缘膜的栅绝缘膜16，使作为第1绝缘膜的绝缘膜14a同时承担作为栅绝缘膜的功能的方式构成。
本实施方式的薄膜晶体管包括这样的构成，接着，对于该薄膜晶体管的制造方法的较好的一例进行说明。
图6以及图7是说明薄膜晶体管1的制造方法的图。图6表示和上述图2相同方向的剖面图，图7表示和上述图3相同方向的剖面图。
(半导体膜形成工序)
首先，如图6(A)以及图7(A)所示，在基板10上形成岛状的半导体膜12。例如，在基板10的几乎全部上表面上通过PECVD法、LPCVD法、常压化学气相堆积法(APCVD)法、溅射法等的成膜方法使非晶硅膜成膜。接着，对此非晶硅膜通过进行准分子激光器等照射的处理(激光退火处理)，将非晶硅膜变换为多晶硅膜。其后，通过进行由光刻以及蚀刻的图案形成处理，得到由多晶硅膜构成的岛状的半导体膜12。此时，在进行由激光照射的结晶化处理得到的多晶硅膜的表面上，多产生由于各结晶粒子的边界(晶粒间界)隆起产生的凸凹30。
(第1绝缘膜形成工序)
接着，如图6(B)以及图7(B)所示，在基板10的一面上，以覆盖半导体膜12而且使在半导体膜12上部以外部分的膜厚和该半导体膜12的膜厚大致相同或者大于此膜厚的方式形成绝缘膜14。在上述这样的本实施方式中，采用能在比较短的时间内较厚地成膜的条件形成绝缘膜14。作为有关的高速成膜的方法，例如能采用由自旋涂敷法在基板10的几乎全部表面上涂敷液体材料，其后烘焙此涂敷的液体材料使其固化的方法。例如，作为液体材料使用将聚硅氨烷(例如，全氢聚硅氨烷)溶解于有机溶剂(例如，20％二甲苯溶液)中的液体材料，将该液体材料用自旋涂敷法(例如，2000rpm、20秒钟)涂敷之后，通过在450°左右的温度下，在空气中烘焙，得到厚膜的氧化硅膜。此处，上述的“全氢聚硅氨烷”是无机聚硅氨烷的一种，是通过在空气中烘焙转变为氧化硅膜的物质。另外，在基板10上适量地滴下作为液体材料的感光性聚硅氨烷之后，由自旋涂敷法(例如，1000rpm、20秒钟)涂敷，通过在100°左右烘焙也能得到氧化硅膜。
还有，通过使用上述的液体材料方法以外的方法使绝缘膜高速成膜也是可能的，例如能适用CVD法进行成膜。当采用CVD法的情况下，特别是等离子增强CVD法(PECVD法)很适合，也能采用以下这样的成膜条件。例如，可以是作为原料气体使用四乙氧基硅烷(TEOS)以及氧(O2)，通过在各自的流量为200sccm、5slm，气体氛围温度为350°、RF功率为1.3kW，压力为200Pa这样的条件下，以大约300nm/min这样的高速成膜速度使氧化硅膜成膜。另外，可以是作为原料气体使用硅烷(SiH4)、一氧化氮(N2O)以及氩(Ar)，使各自的流量为160sccm、3slm、5slm，通过在气体氛围温度为400°、RF功率为800W，压力为170Pa这样的条件下，以大约300nm/min这样的高速成膜速度使氧化硅膜成膜。作为绝缘膜也可以使用氮化硅膜(SiN)。
(膜厚减小工序)
接着，如图6(C)以及图7(C)所示，直到半导体膜12的上表面露出、上表面的凸凹30变平坦为止研磨绝缘膜14，使膜厚减小。在本实施方式中，采用CMP法(化学性机械性研磨法)进行本工序。由此，如图所示，绝缘膜14的上表面和半导体膜12的上表面的高度一致，得到了平坦性高的上表面。作为根据CMP法研磨的适当条件，能采用例如组合使用软聚氨酯制的焊盘和使二氧化硅粒子分散在氨系或者胺系的碱溶液中的研磨剂(悬浮体)，压力为30000Pa、旋转数为50转/分、研磨剂的流量为200secm这样的条件。
还有，当制造上述图4以及图5中表示的薄膜晶体管1a时，在本工序中，使膜厚不断减小以使绝缘膜14的至少在半导体膜12上部的区域为所期望的膜厚(作为栅绝缘膜适当的厚度)，研磨绝缘膜14直至使半导体膜12的上表面不露出即可。
(第2绝缘膜形成工序)
接着，如图6(D)以及图7(D)所示，以覆盖露出的半导体膜12的上表面的方式形成栅绝缘膜16。例如，通过PECVD法形成由氧化硅膜构成的栅绝缘膜16。例如，作为原料气体使用四乙氧基硅烷(TEOS)以及氧(O2)，使各自的流量为50sccm、5slm，在气体氛围温度为350°、RF功率为1.3kW、压力为200Pa这样的条件使氧化硅膜成膜。此种情况下，成膜速度为30nm/min左右，能得到具有适于栅绝缘膜的耐压特性等的良好的氧化硅膜。
(电极形成工序)
接着，如图6(E)以及图7(E)所示，通过溅射法形成了钽、铝等的金属薄膜之后，通过图案形成，在栅绝缘膜16上的规定位置上形成栅极18。
还有，在上述图4以及图5表示的薄膜晶体管1a中，在省略作为第2绝缘膜的栅绝缘膜的情况下，还在作为第1绝缘膜的绝缘膜14a上规定的位置形成栅极18。
(源极/漏极形成工序)
接着，将栅极18作为掩模，对于半导体膜12注入成为施子或者受子的杂质离子。由此，在栅极18的下方形成沟道形成区域，在其以外的部分(被离子注入的部分)形成源/漏区。制作NMOS晶体管的情况下，例如作为杂质元素将磷(P)以1×1016cm-2的浓度注入源/漏区域。其后，以照射能量密度为200～400mJ/cm2左右照射XeCI准分子激光器，在250℃～450℃左右的温度下，通过进行热处理，进行杂质元素的激活。其后，如图6(F)以及图7(F)所示，在绝缘膜16以及栅极18的上表面形成绝缘膜24。作为绝缘膜24，例如由PECVD法形成约500nm的氧化硅膜。然后，形成贯穿绝缘膜16、24直到达到半导体膜12的源/漏区域的接触孔，在该接触孔内以及绝缘膜24上形成源极20以及漏极22。源极20以及漏极22可以例如通过溅射法堆积铝，并通过进行图案形成来形成。
通过以上的工序，能得到采用层叠了半导体膜、绝缘膜以及电极的MOS构造的场效应型的薄膜晶体管1(或者1a)。
这样，根据本实施方式，不损失作为场效应型薄膜晶体管必要的特性，可以避免在半导体膜的边缘部分电场集中，使可靠性提高。
下面，对于本发明的半导体装置的制造方法的其他实施例(晶体管的制造方法)，参照附图8进行说明。在图8中和图6对应的部分采用同一符号。
在此实施例中，在绝缘基板上由绝缘膜形成了元件分离区域之后，形成半导体膜。通过蚀回(etchback)此半导体膜，使半导体膜的上表面和元件分离区的绝缘膜的上表面几乎形成为同一平面(单独平面)。由此，消除了半导体膜边缘部分的露出，使栅绝缘膜形成为在半导体膜的边缘部分没有弯曲(平坦)。
(绝缘膜形成工序)
首先，如图8(A)所示，在基板10上形成绝缘膜14。如前述这样，当采用能在短时间内较厚地成膜的条件的情况下，例如能采用通过自旋涂敷法在基板10的几乎全部上表面上将液体材料涂敷，其后将此涂敷的液体材料烘焙使其固化的方法。例如，作为液体材料使用将聚硅氨烷(例如，全氢聚硅氨烷)溶解于有机溶剂(例如，20％二甲苯溶液)中的液体材料，将该液体材料通过自旋涂敷法(例如，2000rpm、20秒钟)涂敷之后，通过在450°左右的温度下，在空气中烘焙，能得到厚膜的氧化硅膜。此处，上述的“全氢聚硅氨烷”是无机聚硅氨烷的一种，是通过在空气中烘焙转变为氧化硅膜的物质。另外，在基板10上适量地滴下作为液体材料的感光性聚硅氨烷之后，由自旋涂敷法(例如，1000rpm、20秒钟)涂敷，通过在100°左右烘焙也能得到氧化硅膜。
还有，通过使用上述液体材料的方法之外的方法也能将绝缘膜高速成膜。例如采用CVD法能够进行成膜。当采用CVD法时，特别是等离子激励CVD法(PECVD法)较为合适，能适用以下这样的成膜条件。例如，可以是通过作为原料气体使用四乙氧基硅烷(TEOS)以及氧(O2)，使各自的流量为200sccm、5slm，环境温度为350°、RF功率为1.3kW、压力为200Pa这样的条件以大约30nm/min这样的高速成膜速度使氧化硅膜成膜。另外，也可以通过作为原料气体使用硅烷(SiH4)、一氧化氮(N2O)以及氩(Ar)，使各自的流量为160sccm、3slm、5slm，使环境温度为400°、RF功率为800W，压力为170Pa这样的条件，以大约300nm/min这样的高速成膜速度使氧化硅膜成膜。作为绝缘膜也可以使用氮化硅膜(SiN)。
接着，如图8(B)所示，将在基板10上形成的绝缘膜14使用将半导体形成区域开口的掩模进行蚀刻，使绝缘膜14开口，在基板10上使半导体形成区域(元件形成区域)露出。绝缘膜14成为元件分离膜。
(半导体膜形成工序)
接着，如图8(C)所示，在基板10上的绝缘膜14的上表面以及在绝缘膜14上开口的半导体形成区上形成半导体膜12，将在绝缘膜14上开口的半导体形成区用半导体膜12埋入。如前述这样，例如，在基板10的几乎全部上表面上通过PECVD法、LPCVD法、常压化学气相沉积法(APCVD法)、溅射法等成膜法使非晶硅膜成膜。接着，对此非晶硅膜通过进行照射准分子激光器等的处理(激光退火处理)，将非晶硅膜变换为多晶硅膜。在通过激光照射进行结晶处理得到的多晶硅膜的表面上，多产生由于各结晶粒子的边界(晶粒间界)隆起产生的凸凹30。
(膜厚减小工序)
接着，如图8(D)所示，直到半导体膜12的上表面露出、上表面的凸凹30变平坦为止研磨绝缘膜14，使膜厚减小。在本实施方式中，采用CMP法(化学性机械性研磨法)进行本工序。由此，如图所示，绝缘膜14的上表面和半导体膜12的上表面的高度一致，能得到平坦性高的面。作为根据CMP法研磨的合适条件，能采用例如组合使用软聚氨酯制的焊盘和使二氧化硅粒子分散在氨系或者胺系的碱溶液中的研磨剂(悬浮体)，压力为30000Pa、旋转数为50转/分、研磨剂的流量为200secm这样的条件。
此后，如前述的图6(D)～同图(F)所示，通过进行第2绝缘膜(栅绝缘膜)形成工序、栅极形成工序、源极/漏极形成工序、保护膜(绝缘膜)形成工序，制造半导体装置(晶体管)。
还有，作为半导体膜并非限定于硅膜。另外，也可以是使用了液体硅的半导体膜形成工程。
这样，根据本实施方式，由于能进行半导体膜12和栅绝缘膜16的平坦化处理，能消除半导体膜以及栅绝缘膜中的电场的集中部分，所以晶体管特性提高。另外，在栅绝缘膜的形成过程中，也可以使用阶梯复盖性低的工程，情况良好。
下面，对于包括上述的半导体装置构成的集成电路、电光学装置、电子设备的具体例进行说明。
图9是包括半导体装置构成的电光学装置100的电路图。本实施方式的电光学装置(显示装置)100是由包括在各象素区能通过电场发光效果发光的发光层OLED和存储用于驱动其的电流的保持电容，还包括关于本发明的半导体装置(薄膜晶体管T1～T4)构成的。从驱动器101为各象素区提供扫描线Vsel以及发光控制线Vgp。从驱动器102为各象素区提供数据线Idata以及电源线Vdd。通过控制扫描线Vsel和数据线Idata，执行对各象素区的电流程序，可以控制由发光部OLED的发光。
还有，上述驱动电路只是在发光要素方面使用电场发光元件时的电路的一例，也可以为其他的电路构成。另外，构成各个驱动器101、102的集成电路也适合由有关本发明的半导体装置形成。
图10是说明包括上述的电光学装置构成的电子设备的具体例的图。图10(A)是适用于携带电话机的适用例，该携带电话极530包括：天线部531、语音输出部532、语音输入部533、操作部534以及本发明的电光学装置100。如这样有关本发明的电光学装置可以作为显示部使用。图10(B)是适用于摄像机的适用例，该摄像机540包括显像部541、操作部542、语音输入部543以及本发明的电光学装置100。图10(C)是适用于电视机的适用例，该电视机550包括本发明的电光学装置100。还有，对于用于个人计算机等的监视器装置，也能适用有关本发明的电光学装置。图10(D)是适用于卷合式电视机(roll-up televison)的适用例，该卷合式电视机560包括本发明的电光学装置100。另外，电子设备并非限定于这些设备，适用于具有显示功能的各种电子设备都是可能的。例如除了这些，还包括带有显示功能的传真机、数字照相机的取景器、携带式电视机、电子记事本、电光揭示板、宣传公告用的显示器等。还有，关于本发明的半导体装置作为电光学装置的构成部件除了包括在上述这样的电子设备中，也能适用于单独作为电子设备的构成部件。
另外，并非限定于上述例子，有关本发明的半导体装置的制造方法，也能适用于所有电子设备的制造。例如，除此之外，也能适用于带有显示功能的传真机、数字照相机的取景器、携带式电视机、PDA、电子记事本、电光揭示板、宣传公告用的显示器、IC卡等。
还有，本发明不限定于上述的各种实施方式，在本发明宗旨的范围内可以有各种变形实施方式。
例如，在上述的实施方式中，作为半导体膜的一例采用多晶硅膜进行了说明，但半导体膜并非限定于这些物质。
另外，在上述的实施方式中，作为场效应型的半导体元件的一例采用了薄膜晶体管，其它的、对于单晶SOI(silicon on insulator)晶体管中，对在各晶体管相互间通过蚀刻等进行元件分离的构造的半导体装置同样地也能适用本发明。
Claims (9)
1、一种半导体装置的制造方法，是具有在基板上将半导体膜、绝缘膜和电极层叠后的结构的场效应型半导体装置的制造方法，其特征在于，包括：
将基板上的非晶性的半导体膜形成为岛状的工序；
对所述非晶性的半导体膜实施激光退火处理，使所述半导体膜多晶化的多晶化工序；
覆盖所述半导体膜、且按照在所述半导体膜周围的膜厚与所述半导体膜的厚度大致相同或为其以上的方式形成第1绝缘膜；
研磨所述第1绝缘膜和所述半导体膜的上面使之平坦化，并使所述第1绝缘膜的上面与所述半导体膜的上面之间的高度一致的研磨工序；在所述第1绝缘膜和所述半导体膜的上面形成第2绝缘膜的工序；
在所述第2绝缘膜上的规定位置形成电极的工序，
所述研磨工序中的研磨，至少进行到使所述多晶化工序中所发生的所述半导体膜上面的凹凸平坦化为止。
2、根据权利要求1所述的半导体装置的制造方法，其特征在于，
形成所述第1绝缘膜的工序，包括通过自旋涂敷法在所述基板上涂敷液体材料之后，烘焙涂敷后的所述液体材料形成所述第1绝缘膜的工序。
3、根据权利要求1或2所述的半导体装置的制造方法，其特征在于，
所述第2绝缘膜，是由PECVD法形成的氧化硅膜构成的栅极绝缘膜，
所述电极为导电体膜构成的栅极电极，
所述规定位置为横切所述半导体膜的平行的两边的位置。
4、一种半导体装置的制造方法，是具有在基板上层叠半导体膜、绝缘膜和电极后的结构的场效应型半导体装置的制造方法，其特征在于，包括：
在基板上，形成具有开口部的第1绝缘膜的工序；
填充所述开口部，且在所述第1绝缘膜的上面形成非晶性半导体膜的工序；
对所述非晶性半导体膜实施激光退火处理，使所述半导体膜多晶化的多晶化工序；
研磨所述半导体膜和所述第1绝缘膜的上面使之平坦化，并使所述开口部中的所述半导体膜的上面与包围所述开口部的所述第1绝缘膜的上面之间的高度一致的研磨工序；
在所述第1绝缘膜和所述半导体膜的上面形成第2绝缘膜的工序；
在所述第2绝缘膜上的规定位置形成电极的工序，
所述研磨工序中的研磨，至少进行到使所述多晶化工序中所发生的所述半导体膜上面的凹凸平坦化为止。
5、根据权利要求4所述的半导体装置的制造方法，其特征在于，
形成所述第1绝缘膜的工序，包括通过自旋涂敷法在所述基板上涂敷液体材料之后，烘焙涂敷后的所述液体材料形成所述第1绝缘膜的工序。
6、根据权利要求4或5所述的半导体装置的制造方法，其特征在于，
所述第2绝缘膜，是由PECVD法形成的氧化硅膜构成的栅极绝缘膜，
所述电极为由导电体膜构成的栅极电极，
所述规定位置，为横切所述半导体膜的平行的两边的位置。
7、一种半导体装置，通过权利要求1～6中任一项所述的半导体装置制造方法制造。
8、一种电光学装置，其特征在于，
包括权利要求7所述的半导体装置。
9、一种电子设备，其特征在于，
具备权利要求8所述的电光学装置。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004122050 | 2004-04-16 | ||
| JP2004122050 | 2004-04-16 | ||
| JP2004206954 | 2004-07-14 | ||
| JP2004206954A JP4449076B2 (ja) | 2004-04-16 | 2004-07-14 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1684230A CN1684230A (zh) | 2005-10-19 |
| CN100447949C true CN100447949C (zh) | 2008-12-31 |
Family
ID=35096824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100673110A Expired - Fee Related CN100447949C (zh) | 2004-04-16 | 2005-04-18 | 半导体装置以及其制造方法、电光学装置、电子设备 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7384827B2 (zh) |
| JP (1) | JP4449076B2 (zh) |
| KR (1) | KR100647102B1 (zh) |
| CN (1) | CN100447949C (zh) |
| TW (1) | TWI278009B (zh) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW504846B (en) * | 2000-06-28 | 2002-10-01 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
| US20070096107A1 (en) * | 2005-11-03 | 2007-05-03 | Brown Dale M | Semiconductor devices with dielectric layers and methods of fabricating same |
| JP2009170794A (ja) * | 2008-01-18 | 2009-07-30 | Advanced Lcd Technologies Development Center Co Ltd | 薄膜半導体装置の製造方法 |
| KR20130006945A (ko) * | 2011-06-27 | 2013-01-18 | 삼성디스플레이 주식회사 | 평판 표시 장치 및 그 제조방법 |
| US8956912B2 (en) * | 2012-01-26 | 2015-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| KR102110226B1 (ko) * | 2013-09-11 | 2020-05-14 | 삼성디스플레이 주식회사 | 표시패널 및 그 제조방법 |
| JP6559444B2 (ja) | 2014-03-14 | 2019-08-14 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| CN104538354B (zh) * | 2014-12-31 | 2018-01-09 | 深圳市华星光电技术有限公司 | 一种ltps tft像素单元及其制造方法 |
| JP6744108B2 (ja) | 2015-03-02 | 2020-08-19 | 株式会社半導体エネルギー研究所 | トランジスタ、トランジスタの作製方法、半導体装置および電子機器 |
| KR102619722B1 (ko) * | 2016-10-27 | 2024-01-02 | 삼성디스플레이 주식회사 | 트랜지스터 표시판의 제조 방법 및 이에 이용되는 연마 슬러리 |
| KR102544980B1 (ko) * | 2018-03-08 | 2023-06-20 | 삼성디스플레이 주식회사 | 박막트랜지스터 기판, 이를 구비한 디스플레이 장치, 박막트랜지스터 기판 제조방법 및 디스플레이 장치 제조방법 |
| US10991702B2 (en) * | 2019-05-15 | 2021-04-27 | Nanya Technology Corporation | Semiconductor device and method of preparing the same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000040828A (ja) * | 1998-07-24 | 2000-02-08 | Toshiba Corp | 薄膜トランジスタの製造方法 |
| CN1369917A (zh) * | 2001-01-29 | 2002-09-18 | 精工爱普生株式会社 | 半导体器件、电路衬底、光电装置和电子设备 |
| CN1433065A (zh) * | 2002-01-07 | 2003-07-30 | 精工电子有限公司 | 半导体集成电路的制造方法及半导体集成电路 |
| JP2003298065A (ja) * | 2002-04-02 | 2003-10-17 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4735679A (en) * | 1987-03-30 | 1988-04-05 | International Business Machines Corporation | Method of improving silicon-on-insulator uniformity |
| JPH07111962B2 (ja) * | 1992-11-27 | 1995-11-29 | 日本電気株式会社 | 選択平坦化ポリッシング方法 |
| KR0162510B1 (ko) * | 1993-07-12 | 1999-02-01 | 가네꼬 히사시 | 반도체 장치 및 그 제조방법 |
| JP2654607B2 (ja) * | 1994-09-22 | 1997-09-17 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6060387A (en) * | 1995-11-20 | 2000-05-09 | Compaq Computer Corporation | Transistor fabrication process in which a contact metallization is formed with different silicide thickness over gate interconnect material and transistor source/drain regions |
| US5858865A (en) * | 1995-12-07 | 1999-01-12 | Micron Technology, Inc. | Method of forming contact plugs |
| JP4027447B2 (ja) | 1996-04-24 | 2007-12-26 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| US5683941A (en) * | 1996-07-02 | 1997-11-04 | National Semiconductor Corporation | Self-aligned polycide process that utilizes a planarized layer of material to expose polysilicon structures to a subsequently deposited metal layer that is reacted to form the metal silicide |
| US5843834A (en) * | 1996-08-08 | 1998-12-01 | National Semiconductor Corporation | Self-aligned POCL3 process flow for submicron microelectronics applications using amorphized polysilicon |
| US5928960A (en) * | 1996-10-24 | 1999-07-27 | International Business Machines Corporation | Process for reducing pattern factor effects in CMP planarization |
| US5885887A (en) * | 1997-04-21 | 1999-03-23 | Advanced Micro Devices, Inc. | Method of making an igfet with selectively doped multilevel polysilicon gate |
| US5930634A (en) * | 1997-04-21 | 1999-07-27 | Advanced Micro Devices, Inc. | Method of making an IGFET with a multilevel gate |
| US6074921A (en) * | 1997-06-30 | 2000-06-13 | Vlsi Technology, Inc. | Self-aligned processing of semiconductor device features |
| US5966597A (en) * | 1998-01-06 | 1999-10-12 | Altera Corporation | Method of forming low resistance gate electrodes |
| TW374227B (en) * | 1998-04-18 | 1999-11-11 | United Microelectronics Corp | Method for manufacturing a metal-oxide semiconductor transistor of a metal gate |
| US6265315B1 (en) * | 1998-06-24 | 2001-07-24 | Taiwan Semiconductor Manufacturing Company | Method for improving chemical/mechanical polish uniformity over rough topography for semiconductor integrated circuits |
| US6194253B1 (en) * | 1998-10-07 | 2001-02-27 | International Business Machines Corporation | Method for fabrication of silicon on insulator substrates |
| US6258651B1 (en) * | 1999-12-21 | 2001-07-10 | United Microelectronics Corp. | Method for forming an embedded memory and a logic circuit on a single substrate |
| US6558994B2 (en) * | 2001-03-01 | 2003-05-06 | Chartered Semiconductors Maufacturing Ltd. | Dual silicon-on-insulator device wafer die |
| US6815353B2 (en) * | 2002-02-05 | 2004-11-09 | Micrel, Incorporated | Multi-layer film stack polish stop |
| TW578273B (en) * | 2003-01-23 | 2004-03-01 | Macronix Int Co Ltd | Memory device that comprises self-aligned contact and fabrication method thereof |
| US7005330B2 (en) * | 2003-06-27 | 2006-02-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method for forming the gate electrode in a multiple-gate transistor |
| US20050056881A1 (en) * | 2003-09-15 | 2005-03-17 | Yee-Chia Yeo | Dummy pattern for silicide gate electrode |
-
2004
- 2004-07-14 JP JP2004206954A patent/JP4449076B2/ja not_active Expired - Fee Related
-
2005
- 2005-03-15 KR KR1020050021283A patent/KR100647102B1/ko active IP Right Grant
- 2005-03-24 US US11/088,973 patent/US7384827B2/en active Active
- 2005-04-15 TW TW094112105A patent/TWI278009B/zh not_active IP Right Cessation
- 2005-04-18 CN CNB2005100673110A patent/CN100447949C/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000040828A (ja) * | 1998-07-24 | 2000-02-08 | Toshiba Corp | 薄膜トランジスタの製造方法 |
| CN1369917A (zh) * | 2001-01-29 | 2002-09-18 | 精工爱普生株式会社 | 半导体器件、电路衬底、光电装置和电子设备 |
| CN1433065A (zh) * | 2002-01-07 | 2003-07-30 | 精工电子有限公司 | 半导体集成电路的制造方法及半导体集成电路 |
| JP2003298065A (ja) * | 2002-04-02 | 2003-10-17 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4449076B2 (ja) | 2010-04-14 |
| US20050233575A1 (en) | 2005-10-20 |
| CN1684230A (zh) | 2005-10-19 |
| TW200539287A (en) | 2005-12-01 |
| KR20060043631A (ko) | 2006-05-15 |
| TWI278009B (en) | 2007-04-01 |
| US7384827B2 (en) | 2008-06-10 |
| KR100647102B1 (ko) | 2006-11-23 |
| JP2005328016A (ja) | 2005-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100447949C (zh) | 半导体装置以及其制造方法、电光学装置、电子设备 | |
| US7601572B2 (en) | Semiconductor device and manufacturing method thereof | |
| US7700947B2 (en) | Semiconductor device | |
| US9035316B2 (en) | Device comprising EL element electrically connected to P-channel transistor | |
| US9035314B2 (en) | Method for manufacturing an electrooptical device | |
| US7923779B2 (en) | Semiconductor device and method of manufacturing the same | |
| CN101504930B (zh) | Soi衬底的制造方法 | |
| US8227808B2 (en) | Method for manufacturing thin film transistor (TFT) and OLED display having TFTS manufactured by the same | |
| CN102903759A (zh) | 薄膜晶体管的制造方法及显示装置的制造方法 | |
| JP2008042044A (ja) | 薄膜トランジスタアレイ基板、その製造方法、及び表示装置 | |
| US7118994B2 (en) | Semiconductor device and method for manufacturing same | |
| US7393724B2 (en) | Reduced dielectric breakdown/leakage semiconductor device and a method of manufacturing the same, integrated circuit, electro-optical device, and electric apparatus | |
| JP2003303833A (ja) | 半導体装置の作製方法 | |
| JPH11111985A (ja) | 薄膜トランジスタの製造方法および液晶表示装置の製造方法 | |
| CN115881630A (zh) | 显示面板及其制作方法、激光设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20081231 Termination date: 20210418 |