JP2008109077A - 薄膜トランジスタの製造方法、電気光学装置および電子機器 - Google Patents
薄膜トランジスタの製造方法、電気光学装置および電子機器 Download PDFInfo
- Publication number
- JP2008109077A JP2008109077A JP2007124504A JP2007124504A JP2008109077A JP 2008109077 A JP2008109077 A JP 2008109077A JP 2007124504 A JP2007124504 A JP 2007124504A JP 2007124504 A JP2007124504 A JP 2007124504A JP 2008109077 A JP2008109077 A JP 2008109077A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon oxide
- forming
- silicon nitride
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】シリコン層とゲート絶縁膜の間の界面準位密度を低下させることができる薄膜トランジスタの製造方法を提供する。
【解決手段】本実施形態に係る薄膜トランジスタの製造方法は、基板2上にシリコン層4を形成する工程と、シリコン層4上にテトラエトキシシランを原料ガスとして用いた化学気相堆積法により酸化シリコン膜5aを形成する工程と、酸化シリコン膜5aの上層に窒化シリコン膜5bを形成する工程と、アニール処理を行なう工程と、を有する。
【選択図】図1
【解決手段】本実施形態に係る薄膜トランジスタの製造方法は、基板2上にシリコン層4を形成する工程と、シリコン層4上にテトラエトキシシランを原料ガスとして用いた化学気相堆積法により酸化シリコン膜5aを形成する工程と、酸化シリコン膜5aの上層に窒化シリコン膜5bを形成する工程と、アニール処理を行なう工程と、を有する。
【選択図】図1
Description
本発明は、薄膜トランジスタの製造方法、当該薄膜トランジスタを備える電気光学装置および電子機器に関する。
液晶や有機EL(Electro Luminescence)といった表示装置における駆動回路、例えばアクティブマトリクス回路では、ガラス基板上に薄膜トランジスタ(TFT)を作製するために、プロセス最高温度が600℃程度の低温プロセスが採用されている。
低温プロセスでは、TFTの活性層とゲート絶縁膜との界面に欠陥(未結合手)が生じることにより、界面準位密度の高い領域が発生する。界面準位密度が高いと、キャリアの移動度が低下するため、トランジスタの動作速度を大きくすることができない。
従来、この界面準位密度を低下させるため、TFTを形成した後にパッシベーション膜として窒化シリコン膜を形成し、熱処理をすることにより、未結合手を水素で終端させる水素化処理が行なわれていた(特許文献1〜3参照)。
特開昭60−136259号公報
特開平3−165066号公報
特開平11−46000号公報
TFTのさらなる特性向上のため、界面準位密度をさらに低減することが望まれている。一方で、従来、ゲート絶縁膜の作製方法が水素化処理の効果に及ぼす影響については考慮されていなかった。
本発明に係る幾つかの態様は、上記の事情に鑑みてなされたものであり、その態様の目的は、シリコン層と絶縁膜の間の界面準位密度を低下させることができる薄膜トランジスタの製造方法、当該薄膜トランジスタを備えた電気光学装置および電子機器を提供することにある。
本発明に係る薄膜トランジスタの製造方法は、基板上にシリコン層を形成する工程と、前記シリコン層上にテトラエトキシシランを原料ガスとして用いた化学気相堆積法により酸化シリコン膜を形成する工程と、前記酸化シリコン膜の上層に窒化シリコン膜を形成する工程と、前記窒化シリコン膜の形成後にアニール処理を行なう工程と、を有する。
本発明では、酸化シリコン膜の上層に窒化シリコン膜を形成した後に、アニール処理を施すことにより、窒化シリコン膜中の水素が拡散し、シリコン層と酸化シリコン膜との界面に存在する未結合手を終端して、界面準位密度が低下する。窒化シリコン膜は、酸化シリコン膜の直上であっても、酸化シリコン膜との間に他の層が介在していてもよい。本発明では、シリコン層との界面を形成する絶縁膜として、テトラエトキシシランを原料ガスとして用いた化学気相堆積法により酸化シリコン膜を形成することにより、大きな界面準位低下効果を奏することができる。
例えば、前記酸化シリコン膜は、ゲート絶縁膜として形成するものであり、前記酸化シリコン膜を形成する工程の後、前記窒化シリコン膜を形成する工程の前に、ゲート電極を形成する工程をさらに有する。
例えば、前記酸化シリコン膜および前記窒化シリコン膜は、ゲート絶縁膜として形成するものであり、前記窒化シリコン膜を形成する工程の後、ゲート電極を形成する工程をさらに有する。酸化シリコン膜に比べて誘電率の高い窒化シリコン膜をゲート絶縁膜に含めることにより、ゲート絶縁膜の実効膜厚を薄くすることができる。
例えば、前記窒化シリコン膜を形成する工程の後に、酸化シリコン膜を形成する工程をさらに有し、前記酸化シリコン膜、前記窒化シリコン膜および前記酸化シリコン膜の積層膜からなるゲート絶縁膜の上に、ゲート電極を形成する工程をさらに有する。これにより、リーク電流を減少させることができる。
本発明に係る電気光学装置は、上記薄膜トランジスタの製造方法を用いて製造された薄膜トランジスタを備える。これにより、高品質な電気光学装置を実現することができる。
本発明に係る電子機器は、上記電気光学装置を備える。これにより、高品質な電子機器を実現することができる。
(薄膜トランジスタの構造例1)
以下に、本発明の実施の形態について、図面を参照して説明する。
図1は、本実施形態に係る薄膜トランジスタの断面図である。
図1に示すように、本実施形態に係る薄膜トランジスタ1は、基板2上に形成されている。基板2としては、ガラス基板等の透明絶縁基板が用いている。なお、基板2は、これに限るものではなくシリコン基板やステンレス等の金属基板を用いてもよい。基板2上には、下地絶縁膜3を介して例えばポリシリコンからなるシリコン層4が形成されている。ただし、シリコン層4は、アモルファスシリコンであってもよい。
以下に、本発明の実施の形態について、図面を参照して説明する。
図1は、本実施形態に係る薄膜トランジスタの断面図である。
図1に示すように、本実施形態に係る薄膜トランジスタ1は、基板2上に形成されている。基板2としては、ガラス基板等の透明絶縁基板が用いている。なお、基板2は、これに限るものではなくシリコン基板やステンレス等の金属基板を用いてもよい。基板2上には、下地絶縁膜3を介して例えばポリシリコンからなるシリコン層4が形成されている。ただし、シリコン層4は、アモルファスシリコンであってもよい。
シリコン層4上には、ゲート絶縁膜5が形成されている。ゲート絶縁膜5は、酸化シリコン膜5aと、窒化シリコン膜5bと、酸化シリコン膜5cの積層膜からなる。本実施形態では、原料ガスとしてテトラエトキシシラン(TEOS)を用いた化学気相堆積(CVD:Chemical Vapor Deposition)法により酸化シリコン膜5aを形成することを特徴としている。窒化シリコン膜5bは、プラズマCVD法により形成される。酸化シリコン膜5cの製法に限定はないが、例えば酸化シリコン膜5aと同様の方法により製造される。
ゲート絶縁膜5上には、シリコン層4に重なるようにゲート電極6が形成されている。ゲート電極6は、導電材料であれば特に限定はないが、例えばTaNとTaの積層膜からなる。
ゲート電極6を被覆するようにしてゲート絶縁膜5上には、層間絶縁膜7が形成されている。層間絶縁膜7は、例えば酸化シリコンからなる。層間絶縁膜7上には、シリコン層4に達するコンタクトホールが形成されており、当該コンタクトホールを埋め込むソース・ドレイン電極8が形成されている。ソース・ドレイン電極8および層間絶縁膜7上には、例えば窒化シリコンからなるパッシベーション膜9が形成されている。
上記の薄膜トランジスタでは、後述するように低い界面準位密度が得られることに加えて、酸化シリコン膜5aに比べて誘電率の高い窒化シリコン膜5bをゲート絶縁膜5に含めていることから、ゲート絶縁膜5の実効膜厚を薄くすることができる。また、窒化シリコン膜5b上に酸化シリコン膜5cを配置することにより、リーク電流を少なくすることができる。
(薄膜トランジスタの製造方法)
図2〜図4は、本実施形態に係る薄膜トランジスタの製造方法を示す工程断面図である。
図2〜図4は、本実施形態に係る薄膜トランジスタの製造方法を示す工程断面図である。
図2(a)に示すように、ガラス基板からなる基板2の全面に、シラン(SiH4)を用いたECR(electron cyclotron resonance)−CVD法により、酸化シリコンからなる下地絶縁膜3を形成する。下地絶縁膜3の膜厚は、薄膜トランジスタの下地として十分な絶縁を保てる程度の厚み、例えば200nmである。
次に、図2(b)に示すように、下地絶縁膜3上の全面に、Si2H6ガスを原料としたLPCVD法により、50nm程度の膜厚のアモルファスシリコン層4aを形成する。成膜温度は、効果的な成膜が行なえる温度、例えば425度である。
次に、図2(c)に示すように、アモルファスシリコン層4aにレーザーアニールを施す。すなわち、アモルファスシリコン層4aにXeClエキシマレーザを照射して、アモルファスシリコン層4aを溶融再結晶化させて、アモルファスシリコン層4aをポリシリコン層4bに変換する。
次に、図2(d)に示すように、ポリシリコン層4bをパターニングして、島状のシリコン層4を形成する。
次に、図3(a)に示すように、下地絶縁膜3およびシリコン層4上の全面に、TEOSと酸素を原料ガスとして用いたCVD法により、酸化シリコン膜5aを形成する。CVD法としては、プラズマCVD法を用いる。CVD法による酸化シリコン膜形成に適する環境下で成膜すればよいが、例えば、基板温度を350℃、圧力を250Pa、RF電力を1300Wに設定する。なお、本発明は、TEOSを原料としていればよく、他の条件を適宜変更してもよい。
次に、図3(b)に示すように、酸化シリコン膜5a上に、プラズマCVD法により窒化シリコン膜5bを形成する。例えば、原料ガスSiH4/NH3/N2を180/3000/3000sccmの流量で流し、基板温度を430℃、RF電力を1700W、圧力を250Paに設定する。プラズマCVD法を採用することにより、膜中に大量の水素を含有する窒化シリコン膜5bを形成できる。
次に、図3(c)に示すように、窒化シリコン膜5b上に、酸化シリコン膜5cを形成する。酸化シリコン膜5cの製法に限定はないが、例えば、酸化シリコン膜5aと同様の方法を採用する。
これにより、酸化シリコン膜5a、窒化シリコン膜5b、酸化シリコン膜5cの積層膜からなるゲート絶縁膜5が形成される。例えば、各膜5a、5b、5cの厚さを30nmとし、ゲート絶縁膜5の厚さを90nmとする。
本実施形態では、少なくとも窒化シリコン膜5bを形成した後に、アニール処理を行なう。このアニール処理により、窒化シリコン膜5b中に大量に含まれる水素が拡散し、シリコン層4と酸化シリコン膜5aの界面の未結合手を終端することにより、界面準位密度を低下させることができる。好ましくは、酸化シリコン膜5cを形成した後にアニール処理を行なうことが好ましい。酸化シリコン膜5cにより窒化シリコン膜5b中の水素が外部へ拡散するのを防止することができるからである。なお、アニール処理の時期は、窒化シリコン膜5bの形成後であればいつでもよい。例えば、パッシベーション膜9を形成した後にアニール処理を行なってもよい。
アニール処理の温度は350℃以上550℃以下が好ましい。350℃以上としたのは、350℃未満の場合には、窒化シリコン膜5b中の水素を効果的に拡散させることができないからである。550℃以下としたのは、550℃を超えると、一度未結合手を終端した水素が再び脱離してしまうからである。
次に、図4(a)に示すように、ゲート絶縁膜5上に、TaNとTaの積層膜をスパッタリングした後、当該積層膜をパターニングすることにより、ゲート電極6を形成する。スパッタリングにおいて、例えば、基板温度を150℃とする。続いて、ゲート電極6をマスクとして不純物をイオンドーピングすることにより、シリコン層4にソース・ドレイン領域を形成する。nチャネルTFTの場合には、n型不純物としてPH3をドーピングし、pチャネルTFTの場合には、p型不純物としてB2H6をドーピングする。
次に、図4(b)に示すように、ゲート絶縁膜5およびゲート電極6を被覆する層間絶縁膜7を形成する。層間絶縁膜7として、例えば、プラズマCVD法により、酸化シリコン膜を500nm堆積させる。続いて、不純物の活性化のために熱処理を行う。熱処理は、例えば、窒素雰囲気下において、300℃で4時間行なう。
次に、図4(c)に示すように、レジストマスクを用いたエッチングにより、層間絶縁膜7にコンタクトホールを形成した後、コンタクトホールを埋め込むソース・ドレイン電極8を形成する。ソース・ドレイン電極8は、例えば、スパッタリング法によりアルミニウムを堆積し、アルミニウム膜をパターニングすることにより形成される。
最後に、プラズマCVD法により窒化シリコンからなるパッシベーション膜9を形成することにより、薄膜トランジスタ1が製造される。
(薄膜トランジスタの構造例2)
図5は、本実施形態に係る薄膜トランジスタの他の例を示す図である。
図5に示すように、ゲート絶縁膜5は、酸化シリコン膜5aと窒化シリコン膜5bの2層構造であってもよい。酸化シリコン膜5aおよび窒化シリコン膜5bの製法については、上述した通りである。
図5は、本実施形態に係る薄膜トランジスタの他の例を示す図である。
図5に示すように、ゲート絶縁膜5は、酸化シリコン膜5aと窒化シリコン膜5bの2層構造であってもよい。酸化シリコン膜5aおよび窒化シリコン膜5bの製法については、上述した通りである。
図5に示す薄膜トランジスタ1は、図3(c)に示す酸化シリコン膜5cの形成工程を省略することにより、製造できる。この場合においても、アニール処理の時期は、窒化シリコン膜5bの形成後であれば特に限定はない。
上記の薄膜トランジスタでは、後述するように低い界面準位密度が得られることに加えて、構造例1と同様に、ゲート絶縁膜5の実効膜厚を薄くすることができる。
(薄膜トランジスタの構造例3)
図6は、本実施形態に係る薄膜トランジスタ1の他の例を示す図である。
図6に示すように、ゲート絶縁膜5は、酸化シリコン膜5aの単層構造であってもよい。この場合には、パッシベーション膜9として、上述した窒化シリコン膜5bと同様の方法で製造する。すなわち、プラズマCVD法を用いて窒化シリコン膜からなるパッシベーション膜9を形成する。
図6は、本実施形態に係る薄膜トランジスタ1の他の例を示す図である。
図6に示すように、ゲート絶縁膜5は、酸化シリコン膜5aの単層構造であってもよい。この場合には、パッシベーション膜9として、上述した窒化シリコン膜5bと同様の方法で製造する。すなわち、プラズマCVD法を用いて窒化シリコン膜からなるパッシベーション膜9を形成する。
図6に示す薄膜トランジスタ1は、図3(b)および(c)に示す窒化シリコン膜5bおよび酸化シリコン膜5cの形成工程を省略することにより製造できる。この場合において、アニール処理は、パッシベーション膜9の形成後に行えばよい。ただし、窒化シリコン膜の成膜温度、および、アニール処理の温度は下層の構造に悪影響がない範囲で行う必要がある。例えば、ソース・ドレイン電極としてアルミニウムを用いた場合には400度以下で処理を行う必要がある。
(絶縁膜の初期特性評価)
次に、上述したゲート絶縁膜の作製方法の効果について説明する。
Si基板上に表1に示す積層構造をもつ9種類の絶縁膜を積層した。9種類の絶縁膜は、TEOS系SiO2膜、SiH4系SiO2膜およびSiN膜の組み合わせからなる。表1では、例えば6番目の絶縁膜について、下層側にTEOS系SiO2膜、上層側にSiN膜が積層されていることを示す。表1のうち、5番の積層構造は、本実施形態の構造例1のゲート絶縁膜に対応し、6番の積層構造は、構造例2のゲート絶縁膜に対応する。
次に、上述したゲート絶縁膜の作製方法の効果について説明する。
Si基板上に表1に示す積層構造をもつ9種類の絶縁膜を積層した。9種類の絶縁膜は、TEOS系SiO2膜、SiH4系SiO2膜およびSiN膜の組み合わせからなる。表1では、例えば6番目の絶縁膜について、下層側にTEOS系SiO2膜、上層側にSiN膜が積層されていることを示す。表1のうち、5番の積層構造は、本実施形態の構造例1のゲート絶縁膜に対応し、6番の積層構造は、構造例2のゲート絶縁膜に対応する。
成膜には、平行平板型RF−PECVD装置を用いた。積層膜中の各絶縁膜(TEOS系SiO2膜、SiH4系SiO2膜およびSiN膜)の成膜条件を表2に示す。
400℃で1時間熱処理を行った後、水銀プローブを用いて絶縁膜の特性を測定した。具体的には、Q−V測定、I−V測定により界面準位密度および絶縁耐圧の評価を行なった。熱処理は、水蒸気雰囲気下および窒素雰囲気下で行なった。
図7は、9種類の絶縁膜についての界面準位密度の評価結果を示す図である。図7において、横軸の番号は、表1に示す絶縁膜の番号に対応している。図7において、A1は比較例であり熱処理を行わなかった場合、A2は本発明に係り、水蒸気雰囲気下で熱処理をした場合、A3は本発明に係り、窒素雰囲気下で熱処理をした場合の結果を示す。
図7に示す結果から、Si基板上にSiO2、SiNの順に積層した場合(番号2、3、5、6参照)、熱処理により界面準位密度が劇的に下がり、1010cm-2eV-1台となることがわかる。そして、熱処理時の雰囲気には依存せず、水蒸気雰囲気(A2)でも窒素雰囲気(A3)でも同様に界面準位密度は低下することがわかる。また、SiH4系よりもTEOS系のSiO2の方がより大きく界面準位密度が下がり、1010cm-2eV-1台前半にまで界面準位密度が低下することがわかる。さらに、Siとの界面が窒化シリコン膜の場合には(番号7、8、9参照)、熱処理後も界面準位密度がほとんど低下しないことがわかる。
以上のように、TEOS系酸化シリコン膜と、窒化シリコン膜を順に積層して熱処理した、本実施形態の構造例1、2については、界面準位密度を劇的に低下できることがわかる。なお、窒化シリコン膜の存在下における熱処理の効果は、TEOS系酸化シリコン膜と窒化シリコン膜とが接触している場合とそうでない場合とで同様である。したがって、構造例3についても、界面準位密度を同等レベルまで低下させることができる。
図8は、9種類の絶縁膜についての絶縁耐圧Fbdの評価結果を示す図である。図8において、横軸の番号は、表1に示す絶縁膜の番号に対応している。図8において、B1は水蒸気雰囲気下で熱処理をした場合、B2は窒素雰囲気下で熱処理をした場合の結果を示す。B1、B2ともに、本発明に係る。
図8に示す絶縁耐圧は、絶縁破壊電圧を誘電率を考慮したSiO2換算膜厚で割って得られた値である。耐圧は積層構造には依存せず、概ね10MV/cm程度の電界で絶縁破壊が起きていることがわかる。この絶縁耐圧であれば実用上全く問題ないレベルである。
以上の結果から、シリコン層との界面にTEOSを用いて酸化シリコン膜を形成し、窒化シリコン膜の存在下で熱処理を施した構造例1〜3のゲート絶縁膜は、いずれも高品質なゲート絶縁膜であることが確認された。
(アニール温度と界面準位密度との関係)
次に、アニール温度と界面準位密度との関係を調べた。TEOS系SiO2膜/SiN膜/TEOS系SiO2膜の積層膜と、SiH4系SiO2膜/SiN膜/SiH4系SiO2膜の積層膜と、SiO2膜の単層膜について、1時間窒素雰囲気で350℃から550℃の5条件で熱処理を行い、熱処理後の界面準位密度を調べた。
次に、アニール温度と界面準位密度との関係を調べた。TEOS系SiO2膜/SiN膜/TEOS系SiO2膜の積層膜と、SiH4系SiO2膜/SiN膜/SiH4系SiO2膜の積層膜と、SiO2膜の単層膜について、1時間窒素雰囲気で350℃から550℃の5条件で熱処理を行い、熱処理後の界面準位密度を調べた。
図9は、アニール温度と界面準位密度との関係を示す図である。図9において、C1はTEOS系SiO2膜/SiN膜/TEOS系SiO2膜の積層膜(構造例1に対応)の場合、C2はSiH4系SiO2膜/SiN膜/SiH4系SiO2膜の積層膜の場合、C3はポストメタライゼーションアニールを施したTEOS系SiO2膜の単層膜の場合の結果を示す。
図9に示すように、350℃から550℃のアニール処理に対して、TEOS系SiO2膜/SiN膜/TEOS系SiO2膜の積層膜が最も界面準位密度が安定していることがわかる。窒化シリコン膜が存在しない場合(C3)には、350℃以上の熱処理を行うと急激に界面準位密度が上昇する。これは、未結合手を終端した水素が抜けて、欠陥が増加したためと考えられる。これに対して、本発明に係るSiO2膜/SiN膜/SiO2膜の積層膜の場合、熱による劣化の程度が少ない。特にTEOS系SiO2膜を用いた場合には550℃まで温度を上昇させてもほとんど劣化が無く、界面準位密度は1010cm-2eV-1台を保っている。550℃まで加熱しても界面の品質が保たれているのはSiO2/Si界面が窒化膜に覆われているためSiから脱離した水素が膜の外部に出ることができなかったためか、または、アニールによって再度多量の水素が界面に供給されたためだと考えられる。
図9に示す結果から、本実施形態において、アニール処理は350℃以上550℃以下が好ましいことがわかる。350℃以上としたのは、350℃未満の場合には、水素が有効に拡散せず、低い界面準位密度が得られないからである。また、550℃以下としたのは、550℃を超えると、未結合手を終端した水素が抜けて、欠陥が増加してしまうからである。
(界面準位密度の製造工程における安定性)
次に、界面準位密度のTFT製造工程に対する安定性を調べた。実験方法は次のとおりである。まずSi基板上にゲート絶縁膜を成膜し、アニール処理を行った。以後、ゲート絶縁膜成膜とアニール処理をあわせてゲート絶縁膜形成と呼ぶ。そして、この基板にゲート絶縁膜形成後の工程を順次処理していき、各工程処理後の界面準位密度を調べた。
次に、界面準位密度のTFT製造工程に対する安定性を調べた。実験方法は次のとおりである。まずSi基板上にゲート絶縁膜を成膜し、アニール処理を行った。以後、ゲート絶縁膜成膜とアニール処理をあわせてゲート絶縁膜形成と呼ぶ。そして、この基板にゲート絶縁膜形成後の工程を順次処理していき、各工程処理後の界面準位密度を調べた。
図10は、TFT製造工程における界面準位密度の推移を示す図である。図10の横軸は、各工程E1〜E9を示す。工程E1はゲート絶縁膜の形成工程であり、工程E2はゲート電極となるTa膜のスパッタリング工程である。工程2以降は、ゲート電極のパターニング(E3)、不純物注入のマスクとなるAlのスパッタリング(E4)、Alのパターニング(E5)、層間絶縁膜の形成(E6)、各種アニール処理(E7〜E9)を行なった。図10において、D1はTEOS系SiO2膜/SiN膜/TEOS系SiO2膜の積層膜のデータを示す。D2はECR−CVDで酸化シリコン膜を室温成膜して水蒸気雰囲気で熱処理をすることによって得られた絶縁膜のデータを示す。D3はプラズマCVDで単層のTEOS系SiO2膜を堆積して水蒸気雰囲気で熱処理を行った絶縁膜のデータを示す。D4はプラズマCVDで単層のTEOS系SiO2膜を堆積した後にPMA(ポストメタライゼーションアニール)を施した絶縁膜のデータを示す。
図10に示すように、酸化シリコン膜の上層に窒化シリコン膜が存在しない場合には、形成当初は界面準位密度が十分低くても、ゲート電極となるTaのスパッタリング工程(E2)で大きく界面準位密度が高くなってしまう。Taのスパッタリング工程では、基板温度は150℃に制御されていたが、少なくとも基板の最表面ではプラズマからの荷電粒子やクラスターの衝撃によって350℃以上程度にまで温度が上がり、未結合手を終端していた水素が抜けてしまうものと考えられる。
それに対してTEOS系SiO2膜/SiN膜/TEOS系SiO2膜の積層膜でゲート絶縁膜を形成した場合、ゲート絶縁膜/Si界面のTFT製造工程中での劣化はごくわずかであり、TFT完成後も界面準位密度は1010cm-2eV-1台を保っている。
以上のように、TEOS系SiO2膜/SiN膜/TEOS系SiO2膜の積層膜からなるゲート絶縁膜の界面の品質はきわめて安定しており、他のゲート絶縁膜の形成方法と比較して優れているといえる。また、E8、E9のアニール処理で界面準位密度が下がっていることからも、少なくとも窒化シリコン膜を形成した後であれば、アニール処理の時期はいつでもよいことがわかる。
(TFTの特性評価)
TEOS系SiO2膜/SiN膜/TEOS系SiO2膜の積層膜からなるゲート絶縁膜をもつTFTと、単層のTEOS系SiO2膜からなるゲート絶縁膜をもつTFTの特性を調べた。双方のゲート絶縁膜の膜厚は、SiO2膜厚換算で75nmとした。
TEOS系SiO2膜/SiN膜/TEOS系SiO2膜の積層膜からなるゲート絶縁膜をもつTFTと、単層のTEOS系SiO2膜からなるゲート絶縁膜をもつTFTの特性を調べた。双方のゲート絶縁膜の膜厚は、SiO2膜厚換算で75nmとした。
図11は、両者のTFT伝達特性を示す図である。図11において、F1はTEOS系SiO2膜/SiN膜/TEOS系SiO2膜の積層膜からなるゲート絶縁膜をもつTFTの特性を示す。F2は単層のTEOS系SiO2膜からなるゲート絶縁膜をもつTFTの特性を示す。図11では、ドレイン電圧Vdが±0.1Vの場合についての伝達特性を示している。
積層膜からなるゲート絶縁膜をもつTFTは、Pチャネルの場合、移動度uが109cm2/Vs、閾値電圧Vtが−4.27V、S値が147mV/decであった。Nチャネルの場合、移動度uが210cm2/Vs、閾値電圧Vtが−0.040V、S値が173mV/decであった。S値とは、ドレイン電圧一定にてドレイン電流を1桁変化させるのに必要なサブスレッシュホールド領域でのゲート電圧をいう。
単層構造のゲート絶縁膜をもつTFTは、Pチャネルの場合、移動度uが92cm2/Vs、閾値電圧Vtが−4.33V、S値が178mV/decであった。Nチャネルの場合、移動度uが188cm2/Vs、閾値電圧Vtが1.58V、S値が287mV/decであった。
これら2つのTFT特性を比較すると、ゲート絶縁膜にTEOS系SiO2膜/SiN膜/TEOS系SiO2膜の積層膜を適用することにより、TFTの特性が向上しており、特にサブスレッシュホールド特性の向上が著しい。サブスレッシュホールド特性を示すS値を低下させることができると、閾値電圧を低く設定できるため、低電圧動作が可能となる。ゲート絶縁膜のSiO2換算膜厚は同じであることから、これらの特性の違いはゲート絶縁膜/Si界面の準位密度に起因すると考えられる。
以上説明したように、本実施形態に係る薄膜トランジスタの製造方法によれば、半導体層の直上にTEOSを用いて酸化シリコン膜を形成し、酸化シリコン膜の上層に窒化シリコン膜を形成した後にアニール処理を施すことにより、絶縁膜とシリコン層との界面準位を低下させることができ、高品質な絶縁膜/Si界面を形成することができる。
また、高品質な界面には耐熱性があり、少なくとも550℃の加熱に耐えることがわかった。その結果、他の低温プロセスで形成した高品質絶縁膜/Si界面とは異なり、TFT製造工程を経ても界面準位密度は1010cm-2eV-1台で安定していることがわかった。これを実際にTFTに適用し、TFTの特性が向上することが実証できた。特に、サブスレショルド特性が大きく向上した。これらの効果は、上述した構造例1〜3のいずれにおいても奏することができる。
また、高品質な界面には耐熱性があり、少なくとも550℃の加熱に耐えることがわかった。その結果、他の低温プロセスで形成した高品質絶縁膜/Si界面とは異なり、TFT製造工程を経ても界面準位密度は1010cm-2eV-1台で安定していることがわかった。これを実際にTFTに適用し、TFTの特性が向上することが実証できた。特に、サブスレショルド特性が大きく向上した。これらの効果は、上述した構造例1〜3のいずれにおいても奏することができる。
このようにして形成された薄膜トランジスタは、例えば電気光学装置に使用される。電気光学装置とは、電気的作用によって発光あるいは外部からの光の状態を変化させる電気光学素子を備えた装置一般をいい、自ら発光するものと外部からの光の通過を制御するものの双方を含む。例えば、電気光学素子としては、液晶素子、電気泳動素子、EL(エレクトロルミネッセンス)素子などが挙げられる。
図12は、アクティブマトリクス方式で駆動する電気光学装置の回路図である。
本実施形態の電気光学装置(表示装置)100は、各画素領域に電界発光効果により発光可能な発光層OELD、それを駆動するための電流を記憶する保持容量を備え、さらに本実施形態に係る半導体装置(薄膜トランジスタT1〜T4)を備えて構成されている。ドライバ101からは、走査線Vselおよび発光制御線Vgpが各画素領域に供給されている。ドライバ102からは、データ線Idataおよび電源線Vddが各画素領域に供給されている。走査線Vselとデータ線Idataとを制御することにより、各画素領域に対する電流プログラムが行なわれ、発光部OELDによる発光が制御可能になっている。
本実施形態の電気光学装置(表示装置)100は、各画素領域に電界発光効果により発光可能な発光層OELD、それを駆動するための電流を記憶する保持容量を備え、さらに本実施形態に係る半導体装置(薄膜トランジスタT1〜T4)を備えて構成されている。ドライバ101からは、走査線Vselおよび発光制御線Vgpが各画素領域に供給されている。ドライバ102からは、データ線Idataおよび電源線Vddが各画素領域に供給されている。走査線Vselとデータ線Idataとを制御することにより、各画素領域に対する電流プログラムが行なわれ、発光部OELDによる発光が制御可能になっている。
上記駆動回路は、発光要素に電界発光素子を使用する場合の回路の一例であり、他の回路構成も可能である。また、ドライバ102,103のそれぞれを本発明に係る薄膜トランジスタによって形成することもできる。
上記の電気光学装置は、本実施形態に係る薄膜トランジスタを備えていることから、高品質な電気光学装置を実現することができる。
図13は、上述した電気光学装置を含んで構成される電子機器の具体例を説明する図である。
図13(a)は、携帯電話への適用例であり、当該携帯電話330はアンテナ部331、音声出力部332、音声入力部333、操作部334、および電気光学装置100を備えている。このように電気光学装置は表示部として利用可能である。
図13(b)は、ビデオカメラへの適用例であり、当該ビデオカメラ340は受像部341、操作部342、音声入力部343、および電気光学装置100を備えている。
図13(c)は、携帯型パーソナルコンピュータへの適用例であり、当該携帯型パーソナルコンピュータ350は、カメラ部351、操作部352、および電気光学装置100を備えている。
図13(d)は、ヘッドマウントディスプレイへの適用例であり、当該ヘッドマウントディスプレイ360は、バンド部361、光学系収納部362、および電気光学装置100を備えている。
図13(e)は、リア型プロジェクタへの適用例であり、当該リア型プロジェクタ370は、光源372、光学系373、ミラー374、ミラー375、スクリーン376、および電気光学装置を筐体377内に備えている。
図13(f)は、フロント型プロジェクタへの適用例であり、フロント型プロジェクタ380は、電気光学装置100および光学系381を筐体382内に備えており、画像をスクリーン383に表示可能とされている。
以上のような電子機器は、本実施形態に係る電気光学装置を備えていることから、高品質な電子機器を実現することができる。
本発明の電子機器はこれらに限定されず、各種の電子機器に適用可能である。例えばこれらの他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型TV、電子手帳、電光掲示盤、宣伝広告用ディスプレイなども含まれる。なお、本発明に係る薄膜トランジスタは、電気光学装置の構成部品として電子機器に含まれる場合の他に、単独で電子機器の構成部品として適用し得る。
1…薄膜トランジスタ、2…基板、3…下地絶縁膜、4…シリコン層、4a…アモルファスシリコン層、4b…ポリシリコン層、5…ゲート絶縁膜、5a…酸化シリコン膜、5b…窒化シリコン膜、5c…酸化シリコン膜、6…ゲート電極、7…層間絶縁膜、8…ソース・ドレイン電極、9…パッシベーション膜
Claims (6)
- 基板上にシリコン層を形成する工程と、
前記シリコン層上にテトラエトキシシランを原料ガスとして用いた化学気相堆積法により酸化シリコン膜を形成する工程と、
前記酸化シリコン膜の上層に窒化シリコン膜を形成する工程と、
前記窒化シリコン膜の形成後にアニール処理を行なう工程と、
を有する薄膜トランジスタの製造方法。 - 前記酸化シリコン膜は、ゲート絶縁膜として形成するものであり、
前記酸化シリコン膜を形成する工程の後、前記窒化シリコン膜を形成する工程の前に、ゲート電極を形成する工程をさらに有する、
請求項1記載の薄膜トランジスタの製造方法。 - 前記酸化シリコン膜および前記窒化シリコン膜は、ゲート絶縁膜として形成するものであり、
前記窒化シリコン膜を形成する工程の後、ゲート電極を形成する工程をさらに有する、
請求項1記載の薄膜トランジスタの製造方法。 - 前記窒化シリコン膜を形成する工程の後に、酸化シリコン膜を形成する工程をさらに有し、
前記酸化シリコン膜、前記窒化シリコン膜および前記酸化シリコン膜の積層膜からなるゲート絶縁膜の上に、ゲート電極を形成する工程をさらに有する、
請求項1記載の薄膜トランジスタの製造方法。 - 請求項1記載の薄膜トランジスタの製造方法を用いて製造された薄膜トランジスタを備える、
電気光学装置。 - 請求項5記載の電気光学装置を備える、
電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007124504A JP2008109077A (ja) | 2006-09-28 | 2007-05-09 | 薄膜トランジスタの製造方法、電気光学装置および電子機器 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006264769 | 2006-09-28 | ||
JP2007124504A JP2008109077A (ja) | 2006-09-28 | 2007-05-09 | 薄膜トランジスタの製造方法、電気光学装置および電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008109077A true JP2008109077A (ja) | 2008-05-08 |
Family
ID=39442151
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007124504A Withdrawn JP2008109077A (ja) | 2006-09-28 | 2007-05-09 | 薄膜トランジスタの製造方法、電気光学装置および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008109077A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200112788A (ko) * | 2013-12-04 | 2020-10-05 | 주성엔지니어링(주) | 게이트 절연막 및 그를 이용한 박막 트랜지스터 |
-
2007
- 2007-05-09 JP JP2007124504A patent/JP2008109077A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200112788A (ko) * | 2013-12-04 | 2020-10-05 | 주성엔지니어링(주) | 게이트 절연막 및 그를 이용한 박막 트랜지스터 |
KR102268435B1 (ko) * | 2013-12-04 | 2021-06-23 | 주성엔지니어링(주) | 게이트 절연막 및 그를 이용한 박막 트랜지스터 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6101391B2 (ja) | 発光装置 | |
JP4562835B2 (ja) | 半導体装置の作製方法 | |
JP4994513B2 (ja) | 半導体装置の作製方法 | |
JP2005167051A (ja) | 薄膜トランジスタおよび薄膜トランジスタの製造方法 | |
KR100647102B1 (ko) | 반도체 장치와 그 제조 방법, 집적 회로, 전기 광학 장치및 전자 기기 | |
JP4993938B2 (ja) | 半導体装置の作製方法 | |
US7544550B2 (en) | Method of fabricating semiconductor device and semiconductor fabricated by the same method | |
US8044576B2 (en) | Organic light emitting display and method of fabricating the same | |
JP2006229185A (ja) | 薄膜トランジスタ基板、その製造方法、半導体装置及び液晶表示装置 | |
JP4729881B2 (ja) | 薄膜半導体装置の製造方法および薄膜半導体装置 | |
JP2004253520A (ja) | 表示装置とその製造方法 | |
JP4338997B2 (ja) | 表示装置の作製方法 | |
JP2002198364A (ja) | 半導体装置の作製方法 | |
US10186618B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2008109077A (ja) | 薄膜トランジスタの製造方法、電気光学装置および電子機器 | |
JP4463377B2 (ja) | 半導体装置およびその作製方法 | |
JP2010147269A (ja) | 薄膜半導体装置の製造方法 | |
JP4387090B2 (ja) | 半導体装置の作製方法 | |
JP2007053355A (ja) | 半導体装置 | |
JP4006990B2 (ja) | 薄膜トランジスタの製造方法,液晶表示装置の製造方法,エレクトロルミネッセンス表示装置の製造方法 | |
JP2001053286A (ja) | 半導体膜およびその作製方法 | |
JP2002261290A (ja) | 半導体薄膜の形成方法及びそれを用いた薄膜トランジスタの製造方法 | |
JP2009224360A (ja) | 薄膜トランジスタの製造方法および表示装置の製造方法 | |
JP2001196306A (ja) | 半導体膜及び半導体装置の作製方法 | |
JP2006041115A (ja) | 半導体装置及びその製造方法、集積回路、電気光学装置、電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100215 |
|
A761 | Written withdrawal of application |
Effective date: 20111222 Free format text: JAPANESE INTERMEDIATE CODE: A761 |