JP2001196306A - 半導体膜及び半導体装置の作製方法 - Google Patents
半導体膜及び半導体装置の作製方法Info
- Publication number
- JP2001196306A JP2001196306A JP2000002028A JP2000002028A JP2001196306A JP 2001196306 A JP2001196306 A JP 2001196306A JP 2000002028 A JP2000002028 A JP 2000002028A JP 2000002028 A JP2000002028 A JP 2000002028A JP 2001196306 A JP2001196306 A JP 2001196306A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor film
- film
- insulating film
- amorphous semiconductor
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 非晶質半導体膜を熱結晶化法やレーザー結晶
化法を用いて作製される結晶質半導体膜の配向性を高め
ることを目的とする。さらに、そのような結晶質半導体
膜を用いることでＴＦＴの特性を向上させ、特性バラツ
キを低減させることを目的とする。 【解決手段】 基板上に第１の絶縁膜を形成する第１の
工程と、第1の絶縁膜上に非晶質半導体膜を形成する第
２の工程と、非晶質半導体膜の表面からフッ素を注入す
る第３の工程と、非晶質半導体膜中または非晶質半導体
膜に接して該非晶質半導体膜の結晶化を助長する触媒元
素を付加する第４の工程と、非晶質半導体膜を第１の加
熱処理を行い結晶質半導体膜を形成する第５の工程と結
晶質半導体膜にレーザー光を照射して前記結晶質半導体
膜の結晶性を高める第６の工程とを有することを特徴と
する。
化法を用いて作製される結晶質半導体膜の配向性を高め
ることを目的とする。さらに、そのような結晶質半導体
膜を用いることでＴＦＴの特性を向上させ、特性バラツ
キを低減させることを目的とする。 【解決手段】 基板上に第１の絶縁膜を形成する第１の
工程と、第1の絶縁膜上に非晶質半導体膜を形成する第
２の工程と、非晶質半導体膜の表面からフッ素を注入す
る第３の工程と、非晶質半導体膜中または非晶質半導体
膜に接して該非晶質半導体膜の結晶化を助長する触媒元
素を付加する第４の工程と、非晶質半導体膜を第１の加
熱処理を行い結晶質半導体膜を形成する第５の工程と結
晶質半導体膜にレーザー光を照射して前記結晶質半導体
膜の結晶性を高める第６の工程とを有することを特徴と
する。
Description
【０００１】
【発明の属する技術分野】本発明は結晶構造を有する半
導体膜及びその半導体膜を用いて作製される半導体装置
の作製方法に関する。尚、本明細書において半導体装置
とは、液晶表示装置やエレクトロルミネッセンス（Ｅ
Ｌ）材料を用いたＥＬ表示装置等の電気光学装置及び該
電気光学装置を部品として含む電子装置を含むものとす
る。
導体膜及びその半導体膜を用いて作製される半導体装置
の作製方法に関する。尚、本明細書において半導体装置
とは、液晶表示装置やエレクトロルミネッセンス（Ｅ
Ｌ）材料を用いたＥＬ表示装置等の電気光学装置及び該
電気光学装置を部品として含む電子装置を含むものとす
る。
【０００２】
【従来の技術】薄膜トランジスタ（以下、ＴＦＴと記
す）は、基板上に形成した半導体膜を用いて作製するこ
とができる。ＴＦＴは能動素子として各種集積回路を形
成することが可能であるが、特にアクティブマトリック
ス型の液晶表示装置の画素部に設けるスイッチング素子
として、或いは画素部の周辺に設けられる駆動回路を形
成する素子として利用することができる。
す）は、基板上に形成した半導体膜を用いて作製するこ
とができる。ＴＦＴは能動素子として各種集積回路を形
成することが可能であるが、特にアクティブマトリック
ス型の液晶表示装置の画素部に設けるスイッチング素子
として、或いは画素部の周辺に設けられる駆動回路を形
成する素子として利用することができる。
【０００３】半導体膜として非晶質シリコン膜を用いた
ＴＦＴはプロセス温度が低く生産が容易であるが、電気
的特性が低いという欠点がある。そのために各画素に設
けるスイッチング素子としての利用形態はあるが、画素
部の駆動回路を形成することは出来なかった。一方、結
晶構造を有する半導体膜（以下、結晶質半導体膜と記
す）でＴＦＴを形成すると電気的特性を高めることがで
きることが知られている。半導体膜としては代表的には
シリコン膜が利用されているが、結晶構造を有するシリ
コン膜は多結晶シリコン膜、ポリシリコン膜、微結晶シ
リコン膜などとしても知られている。ＴＦＴの技術分野
では非晶質シリコン膜を光や熱エネルギーによって結晶
化させた結晶質シリコン膜が用いられている。
ＴＦＴはプロセス温度が低く生産が容易であるが、電気
的特性が低いという欠点がある。そのために各画素に設
けるスイッチング素子としての利用形態はあるが、画素
部の駆動回路を形成することは出来なかった。一方、結
晶構造を有する半導体膜（以下、結晶質半導体膜と記
す）でＴＦＴを形成すると電気的特性を高めることがで
きることが知られている。半導体膜としては代表的には
シリコン膜が利用されているが、結晶構造を有するシリ
コン膜は多結晶シリコン膜、ポリシリコン膜、微結晶シ
リコン膜などとしても知られている。ＴＦＴの技術分野
では非晶質シリコン膜を光や熱エネルギーによって結晶
化させた結晶質シリコン膜が用いられている。
【０００４】しかし、熱エネルギーを用いる熱結晶法は
６００℃以上の温度での熱処理が必要であり、処理時間
も１０時間程度を要するものである。従って、アクティ
ブマトリックス型液晶表示装置などＴＦＴを用いた製品
を量産する場合には、その生産性を低下させてしまう問
題がある。一方、光エネルギーを用いる結晶化技術はエ
キシマレーザー光やＹＡＧレーザー光を用いたレーザー
結晶化法が知られているが、熱結晶化法で作製したＴＦ
Ｔと比較して電気的特性が劣るという問題がある。
６００℃以上の温度での熱処理が必要であり、処理時間
も１０時間程度を要するものである。従って、アクティ
ブマトリックス型液晶表示装置などＴＦＴを用いた製品
を量産する場合には、その生産性を低下させてしまう問
題がある。一方、光エネルギーを用いる結晶化技術はエ
キシマレーザー光やＹＡＧレーザー光を用いたレーザー
結晶化法が知られているが、熱結晶化法で作製したＴＦ
Ｔと比較して電気的特性が劣るという問題がある。
【０００５】その他に、結晶質半導体膜を触媒元素を用
いた熱結晶化法により形成する技術が知られている。例
えば、特開平７−１３０６５２号公報、特開平８−７８
３２９号公報などで開示された技術を用いることができ
る。触媒元素を用いた熱結晶化法によれば非晶質シリコ
ン膜にニッケルなどの触媒元素を導入し、５５０℃、４
時間の熱処理により結晶質シリコン膜を形成することが
できる。
いた熱結晶化法により形成する技術が知られている。例
えば、特開平７−１３０６５２号公報、特開平８−７８
３２９号公報などで開示された技術を用いることができ
る。触媒元素を用いた熱結晶化法によれば非晶質シリコ
ン膜にニッケルなどの触媒元素を導入し、５５０℃、４
時間の熱処理により結晶質シリコン膜を形成することが
できる。
【０００６】
【発明が解決しようとする課題】ガラスなどの基板上に
酸化シリコン、窒化シリコン、酸化窒化シリコンなどか
ら成る下地膜を形成し、その上に堆積した非晶質半導体
膜を熱結晶化法やレーザー結晶化法で結晶化して得られ
る結晶質半導体膜は、下地膜と半導体膜との界面エネル
ギーの大小関係の兼ね合いで＜１１１＞に優先的に配向
し、その他の方向にもランダムな方位を持った結晶粒が
多数存在してしまうことが電子線回折の解析から知られ
ている。一方、ニッケルなどの触媒元素を用いた熱結晶
化法で作製される結晶質半導体膜は、その結晶粒の大部
分は＜１１０＞に配向している。しかしながら前述のよ
うに下地膜と半導体膜との界面エネルギーとの兼ね合い
で＜１１１＞などのその他の配向が若干混在してしま
う。
酸化シリコン、窒化シリコン、酸化窒化シリコンなどか
ら成る下地膜を形成し、その上に堆積した非晶質半導体
膜を熱結晶化法やレーザー結晶化法で結晶化して得られ
る結晶質半導体膜は、下地膜と半導体膜との界面エネル
ギーの大小関係の兼ね合いで＜１１１＞に優先的に配向
し、その他の方向にもランダムな方位を持った結晶粒が
多数存在してしまうことが電子線回折の解析から知られ
ている。一方、ニッケルなどの触媒元素を用いた熱結晶
化法で作製される結晶質半導体膜は、その結晶粒の大部
分は＜１１０＞に配向している。しかしながら前述のよ
うに下地膜と半導体膜との界面エネルギーとの兼ね合い
で＜１１１＞などのその他の配向が若干混在してしま
う。
【０００７】複数の結晶粒から成る結晶質半導体膜にお
いて配向性が低いと結晶粒界で不対結合手が多く形成さ
れ、結晶質半導体膜中のキャリア（電子・ホール）の輸
送特性を低下させる。即ち、キャリアが散乱されたりト
ラップされたりするため、このような結晶質半導体膜で
ＴＦＴを作製しても高い電界効果移動度を有するＴＦＴ
を作製することができない。また、結晶粒界はランダム
に存在するため、個々のＴＦＴの電気的特性のバラツキ
の要因ともなる。
いて配向性が低いと結晶粒界で不対結合手が多く形成さ
れ、結晶質半導体膜中のキャリア（電子・ホール）の輸
送特性を低下させる。即ち、キャリアが散乱されたりト
ラップされたりするため、このような結晶質半導体膜で
ＴＦＴを作製しても高い電界効果移動度を有するＴＦＴ
を作製することができない。また、結晶粒界はランダム
に存在するため、個々のＴＦＴの電気的特性のバラツキ
の要因ともなる。
【０００８】本発明はこのような問題点を解決する手段
を提供することを目的とし、非晶質半導体膜を熱結晶化
法やレーザー結晶化法を用いて作製される結晶質半導体
膜の配向性を高めることを目的とする。さらに、そのよ
うな結晶質半導体膜を用いることでＴＦＴの特性を向上
させ、特性バラツキを低減させることを目的とする。
を提供することを目的とし、非晶質半導体膜を熱結晶化
法やレーザー結晶化法を用いて作製される結晶質半導体
膜の配向性を高めることを目的とする。さらに、そのよ
うな結晶質半導体膜を用いることでＴＦＴの特性を向上
させ、特性バラツキを低減させることを目的とする。
【０００９】
【課題を解決するための手段】上記問題点を解決するた
めに本発明の構成は、基板上に第１の絶縁膜を形成する
第１の工程と、第1の絶縁膜上に非晶質半導体膜を形成
する第２の工程と、非晶質半導体膜の表面からフッ素を
注入する第３の工程と、非晶質半導体膜中または非晶質
半導体膜に接して該非晶質半導体膜の結晶化を助長する
触媒元素を付加する第４の工程と、非晶質半導体膜を第
１の加熱処理を行い結晶質半導体膜を形成する第５の工
程とを有し、さらに結晶質半導体膜にレーザー光を照射
して前記結晶質半導体膜の結晶性を高める第６の工程を
付加しても良い。
めに本発明の構成は、基板上に第１の絶縁膜を形成する
第１の工程と、第1の絶縁膜上に非晶質半導体膜を形成
する第２の工程と、非晶質半導体膜の表面からフッ素を
注入する第３の工程と、非晶質半導体膜中または非晶質
半導体膜に接して該非晶質半導体膜の結晶化を助長する
触媒元素を付加する第４の工程と、非晶質半導体膜を第
１の加熱処理を行い結晶質半導体膜を形成する第５の工
程とを有し、さらに結晶質半導体膜にレーザー光を照射
して前記結晶質半導体膜の結晶性を高める第６の工程を
付加しても良い。
【００１０】また、他の発明の構成は、基板上に第１の
絶縁膜を形成する第１の工程と、第１の絶縁膜の表面を
フッ素化する第２の工程と、第1の絶縁膜上に非晶質半
導体膜を形成する第３の工程と、非晶質半導体膜中また
は前記非晶質半導体膜に接して該非晶質半導体膜の結晶
化を助長する触媒元素を付加する第４の工程と、非晶質
半導体膜に第１の加熱処理を行い結晶質半導体膜を形成
する第５の工程とを有し、さらに結晶質半導体膜にレー
ザー光を照射して前記結晶質半導体膜の結晶性を高める
第６の工程を行うことも効果的である。
絶縁膜を形成する第１の工程と、第１の絶縁膜の表面を
フッ素化する第２の工程と、第1の絶縁膜上に非晶質半
導体膜を形成する第３の工程と、非晶質半導体膜中また
は前記非晶質半導体膜に接して該非晶質半導体膜の結晶
化を助長する触媒元素を付加する第４の工程と、非晶質
半導体膜に第１の加熱処理を行い結晶質半導体膜を形成
する第５の工程とを有し、さらに結晶質半導体膜にレー
ザー光を照射して前記結晶質半導体膜の結晶性を高める
第６の工程を行うことも効果的である。
【００１１】また、他の発明の構成は、基板上に第１の
絶縁膜を形成する第１の工程と、第１の絶縁膜の表面を
フッ素化する第２の工程と、第1の絶縁膜上に少なくと
もフッ素と水素とを含む反応ガスから非晶質半導体膜を
形成する第３の工程と、非晶質半導体膜中または前記非
晶質半導体膜に接して該非晶質半導体膜の結晶化を助長
する触媒元素を付加する第４の工程と、非晶質半導体膜
を加熱処理して結晶質半導体膜を形成する第５の工程と
を有し、さらに結晶質半導体膜にレーザー光を照射して
前記結晶質半導体膜の結晶性を高める第６の工程を行う
ことも可能である。
絶縁膜を形成する第１の工程と、第１の絶縁膜の表面を
フッ素化する第２の工程と、第1の絶縁膜上に少なくと
もフッ素と水素とを含む反応ガスから非晶質半導体膜を
形成する第３の工程と、非晶質半導体膜中または前記非
晶質半導体膜に接して該非晶質半導体膜の結晶化を助長
する触媒元素を付加する第４の工程と、非晶質半導体膜
を加熱処理して結晶質半導体膜を形成する第５の工程と
を有し、さらに結晶質半導体膜にレーザー光を照射して
前記結晶質半導体膜の結晶性を高める第６の工程を行う
ことも可能である。
【００１２】また、他の発明の構成は、基板上に第１の
絶縁膜を形成する第１の工程と、第１の絶縁膜の表面を
フッ素化する第２の工程と、第1の絶縁膜上に非晶質半
導体膜を形成する第３の工程と、非晶質半導体膜中また
は非晶質半導体膜に接して該非晶質半導体膜の結晶化を
助長する触媒元素を付加する第４の工程と、非晶質半導
体膜に第１の加熱処理をして結晶質半導体膜を形成する
第５の工程と、結晶質半導体膜の選択された領域にリン
が添加された領域を形成する第６の工程と、前記第６の
工程の後に第２の加熱処理を行う第７の工程とを有する
ことを特徴としている。
絶縁膜を形成する第１の工程と、第１の絶縁膜の表面を
フッ素化する第２の工程と、第1の絶縁膜上に非晶質半
導体膜を形成する第３の工程と、非晶質半導体膜中また
は非晶質半導体膜に接して該非晶質半導体膜の結晶化を
助長する触媒元素を付加する第４の工程と、非晶質半導
体膜に第１の加熱処理をして結晶質半導体膜を形成する
第５の工程と、結晶質半導体膜の選択された領域にリン
が添加された領域を形成する第６の工程と、前記第６の
工程の後に第２の加熱処理を行う第７の工程とを有する
ことを特徴としている。
【００１３】また、他の発明の構成は、基板上に第１の
絶縁膜を形成する第１の工程と、第１の絶縁膜の表面を
フッ素化する第２の工程と、第1の絶縁膜上に少なくと
もフッ素と水素とを含む反応ガスから非晶質半導体膜を
形成する第３の工程と、非晶質半導体膜中または前記非
晶質半導体膜に接して該非晶質半導体膜の結晶化を助長
する触媒元素を付加する第４の工程と、非晶質半導体膜
を加熱処理して結晶質半導体膜を形成する第５の工程
と、結晶質半導体膜の選択された領域にリンが添加され
た領域を形成する第６の工程と、第６の工程の後に第２
の加熱処理を行う第７の工程とを有することを特徴とし
ている。
絶縁膜を形成する第１の工程と、第１の絶縁膜の表面を
フッ素化する第２の工程と、第1の絶縁膜上に少なくと
もフッ素と水素とを含む反応ガスから非晶質半導体膜を
形成する第３の工程と、非晶質半導体膜中または前記非
晶質半導体膜に接して該非晶質半導体膜の結晶化を助長
する触媒元素を付加する第４の工程と、非晶質半導体膜
を加熱処理して結晶質半導体膜を形成する第５の工程
と、結晶質半導体膜の選択された領域にリンが添加され
た領域を形成する第６の工程と、第６の工程の後に第２
の加熱処理を行う第７の工程とを有することを特徴とし
ている。
【００１４】上記本発明の構成において、第１の絶縁膜
の表面をフッ素化する工程は、フッ素原子またはフッ素
ラジカルを含むプラズマに晒すことで行っても良いし、
四フッ化珪素または三フッ化窒素をプラズマ化した雰囲
気中に晒すことで行っても良い。
の表面をフッ素化する工程は、フッ素原子またはフッ素
ラジカルを含むプラズマに晒すことで行っても良いし、
四フッ化珪素または三フッ化窒素をプラズマ化した雰囲
気中に晒すことで行っても良い。
【００１５】
【発明の実施の形態】[実施形態１]図１（Ａ）において
基板１００１にはバリウムホウケイ酸ガラスやアルミノ
ホウケイ酸ガラスなどの無アルカリガラス基板を用い
る。例えば、コーニング社の#７０５９ガラスや#１７３
７ガラス基などを好適に用いることができる。その他
に、石英基板をはじめ、表面に酸化シリコン膜や窒化シ
リコン膜などの絶縁膜を形成したセラミック基板やステ
ンレス基板を適用することができる。
基板１００１にはバリウムホウケイ酸ガラスやアルミノ
ホウケイ酸ガラスなどの無アルカリガラス基板を用い
る。例えば、コーニング社の#７０５９ガラスや#１７３
７ガラス基などを好適に用いることができる。その他
に、石英基板をはじめ、表面に酸化シリコン膜や窒化シ
リコン膜などの絶縁膜を形成したセラミック基板やステ
ンレス基板を適用することができる。
【００１６】基板１１０１の半導体膜を形成する側の表
面には、基板１１０１からのアルカリ金属元素などの不
純物拡散を防ぐために、酸化シリコン膜、窒化シリコン
膜または酸化窒化シリコン（ＳｉＯｘＮｙ）膜などのシ
リコンを含む絶縁膜を形成する。このような絶縁膜を本
明細書では下地膜と呼ぶ。
面には、基板１１０１からのアルカリ金属元素などの不
純物拡散を防ぐために、酸化シリコン膜、窒化シリコン
膜または酸化窒化シリコン（ＳｉＯｘＮｙ）膜などのシ
リコンを含む絶縁膜を形成する。このような絶縁膜を本
明細書では下地膜と呼ぶ。
【００１７】下地膜１１０２は上記材料の１層で形成し
ても良いし、２層以上の積層構造としても良い。いずれ
にしてもその厚さが１００〜３００nm程度になるように
形成する。例えば、プラズマＣＶＤ法でＳｉＨ4、Ｎ
Ｈ3、Ｎ2Ｏから作製される第１の酸化窒化シリコン膜１
１０２ａを１０〜１００nmの厚さに形成し、ＳｉＨ4、
Ｎ2Ｏから作製される第２の酸化窒化シリコン膜１１０
２ｂを１００〜２００ｎｍの厚さに積層形成した２層構
造として下地膜１１０２を形成する。
ても良いし、２層以上の積層構造としても良い。いずれ
にしてもその厚さが１００〜３００nm程度になるように
形成する。例えば、プラズマＣＶＤ法でＳｉＨ4、Ｎ
Ｈ3、Ｎ2Ｏから作製される第１の酸化窒化シリコン膜１
１０２ａを１０〜１００nmの厚さに形成し、ＳｉＨ4、
Ｎ2Ｏから作製される第２の酸化窒化シリコン膜１１０
２ｂを１００〜２００ｎｍの厚さに積層形成した２層構
造として下地膜１１０２を形成する。
【００１８】第１の酸化窒化シリコン膜１１０２ａは従
来の平行平板型のプラズマＣＶＤ法を用いて形成する。
その作製条件の一例は、ＳｉＨ4を１０SCCM、ＮＨ3を１
００SCCM、Ｎ2Ｏを２０SCCMとして反応室に導入し、基
板温度３２５℃、反応圧力４０Pa、放電電力密度０．４
１W/cm2、放電周波数６０MHzとする。一方、第２の酸化
窒化シリコン膜１１０２ｂの作製条件の一例は、ＳｉＨ
4を４SCCM、Ｎ2Ｏを４００SCCM、として反応室に導入
し、基板温度４００℃、反応圧力４０Pa、放電電力密度
０．４１W/cm2、放電周波数６０MHzとする。これらの膜
は、基板温度を変化させ、反応ガスの切り替えのみで連
続して形成することもできる。また、第１の酸化窒化シ
リコン膜は基板を中心に考えて、その内部応力が引張り
応力となるように形成する。第２の酸化窒化シリコン膜
も同様な方向に内部応力を持たせるが、第１の酸化窒化
シリコン膜よりも絶対値で比較して小さい応力となるよ
うにする。
来の平行平板型のプラズマＣＶＤ法を用いて形成する。
その作製条件の一例は、ＳｉＨ4を１０SCCM、ＮＨ3を１
００SCCM、Ｎ2Ｏを２０SCCMとして反応室に導入し、基
板温度３２５℃、反応圧力４０Pa、放電電力密度０．４
１W/cm2、放電周波数６０MHzとする。一方、第２の酸化
窒化シリコン膜１１０２ｂの作製条件の一例は、ＳｉＨ
4を４SCCM、Ｎ2Ｏを４００SCCM、として反応室に導入
し、基板温度４００℃、反応圧力４０Pa、放電電力密度
０．４１W/cm2、放電周波数６０MHzとする。これらの膜
は、基板温度を変化させ、反応ガスの切り替えのみで連
続して形成することもできる。また、第１の酸化窒化シ
リコン膜は基板を中心に考えて、その内部応力が引張り
応力となるように形成する。第２の酸化窒化シリコン膜
も同様な方向に内部応力を持たせるが、第１の酸化窒化
シリコン膜よりも絶対値で比較して小さい応力となるよ
うにする。
【００１９】下地膜１１０２を形成した後その表面処理
を行う。これはハロゲン元素を用いた表面処理であり、
特にフッ素またはフッ素ラジカルの雰囲気中に下地膜１
１０２の表面を晒し、表面をフッ素でコーティングする
ことを目的としている。ハロゲン元素としてはその他に
塩素や臭素などを用いることも可能である。
を行う。これはハロゲン元素を用いた表面処理であり、
特にフッ素またはフッ素ラジカルの雰囲気中に下地膜１
１０２の表面を晒し、表面をフッ素でコーティングする
ことを目的としている。ハロゲン元素としてはその他に
塩素や臭素などを用いることも可能である。
【００２０】具体的には、四フッ化珪素（ＳｉＦ4）ま
たは三フッ化窒素（ＮＦ3）を導入しプラズマ化してフ
ッ素原子またはフッ素ラジカルを生成させる。その手段
として、例えばプラズマＣＶＤ装置を適用することがで
きる。プラズマＣＶＤ装置には、容量結合型または誘導
結合型のものをはじめ、ＥＣＲ（電子サイクロトン共
鳴）プラズマＣＶＤ装置やマイクロ波ＣＶＤ装置などい
ずれの形式の装置を適用しても良い。特に、ＥＣＲプラ
ズマやマイクロ波プラズマはガスの分解効率が高いの
で、フッ素ラジカルを効率良く生成することができる。
たは三フッ化窒素（ＮＦ3）を導入しプラズマ化してフ
ッ素原子またはフッ素ラジカルを生成させる。その手段
として、例えばプラズマＣＶＤ装置を適用することがで
きる。プラズマＣＶＤ装置には、容量結合型または誘導
結合型のものをはじめ、ＥＣＲ（電子サイクロトン共
鳴）プラズマＣＶＤ装置やマイクロ波ＣＶＤ装置などい
ずれの形式の装置を適用しても良い。特に、ＥＣＲプラ
ズマやマイクロ波プラズマはガスの分解効率が高いの
で、フッ素ラジカルを効率良く生成することができる。
【００２１】図１（Ａ）の例では下地膜１１０２として
第１の酸化窒化シリコン膜１１０２ａと第２の酸化窒化
シリコン膜１１０２ｂとを形成してあるので、その場合
には第２の酸化窒化シリコン膜の表面をフッ素で表面処
理することになる。第２の酸化窒化シリコン膜の最表面
ではフッ素の電気陰性度が酸素よりも大きいので、酸素
と置換してフッ素で表面の不対結合手（ダングリングボ
ンド）を終端させることができる。このような効果は酸
化窒化シリコン膜に限らず、酸化シリコン膜や窒化シリ
コン膜などでも同様に実現することができる。
第１の酸化窒化シリコン膜１１０２ａと第２の酸化窒化
シリコン膜１１０２ｂとを形成してあるので、その場合
には第２の酸化窒化シリコン膜の表面をフッ素で表面処
理することになる。第２の酸化窒化シリコン膜の最表面
ではフッ素の電気陰性度が酸素よりも大きいので、酸素
と置換してフッ素で表面の不対結合手（ダングリングボ
ンド）を終端させることができる。このような効果は酸
化窒化シリコン膜に限らず、酸化シリコン膜や窒化シリ
コン膜などでも同様に実現することができる。
【００２２】そして、図１（Ｂ）で示すように非晶質構
造を有する半導体膜１１０３を２５〜１００nmの厚さで
形成する。非晶質構造を有する半導体膜の代表例として
は非晶質シリコン（ａ−Ｓｉ）膜、非晶質シリコン・ゲ
ルマニウム（ａ−ＳｉＧｅ）膜、非晶質炭化シリコン
（ａ−ＳｉＣ）膜，非晶質シリコン・スズ（ａ−ＳｉＳ
ｎ）膜などが適用できる。これらの非晶質半導体膜は水
素を０．１〜４０atomic%程度含有するようにして形成
すると良い。これらの非晶質構造を有する半導体膜はプ
ラズマＣＶＤ法やスパッタ法、或いは減圧ＣＶＤ法など
により作製する。例えば、プラズマＣＶＤ法でＳｉＨ4
またはＳｉＨ4とＨ2から作製される非晶質シリコン膜を
５５nmの厚さで形成する。尚、ＳｉＨ4の代わりにＳｉ2
Ｈ6を使用しても良い。
造を有する半導体膜１１０３を２５〜１００nmの厚さで
形成する。非晶質構造を有する半導体膜の代表例として
は非晶質シリコン（ａ−Ｓｉ）膜、非晶質シリコン・ゲ
ルマニウム（ａ−ＳｉＧｅ）膜、非晶質炭化シリコン
（ａ−ＳｉＣ）膜，非晶質シリコン・スズ（ａ−ＳｉＳ
ｎ）膜などが適用できる。これらの非晶質半導体膜は水
素を０．１〜４０atomic%程度含有するようにして形成
すると良い。これらの非晶質構造を有する半導体膜はプ
ラズマＣＶＤ法やスパッタ法、或いは減圧ＣＶＤ法など
により作製する。例えば、プラズマＣＶＤ法でＳｉＨ4
またはＳｉＨ4とＨ2から作製される非晶質シリコン膜を
５５nmの厚さで形成する。尚、ＳｉＨ4の代わりにＳｉ2
Ｈ6を使用しても良い。
【００２３】そして、重量換算で１０ｐｐｍの触媒元素
を含む水溶液をスピナーで基板を回転させて塗布するス
ピンコート法で触媒元素を含有する層１１０４を形成す
る。触媒元素にはニッケル（Ｎｉ）、ゲルマニウム（Ｇ
ｅ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓ
ｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、
銅（Ｃｕ）、金（Ａｕ）などである。この触媒元素を含
有する層１１０４は、スピンコート法の他に印刷法やス
プレー法、バーコーター法、或いはスパッタ法や真空蒸
着法によって上記触媒元素の層を１〜５nmの厚さに形成
しても良い。
を含む水溶液をスピナーで基板を回転させて塗布するス
ピンコート法で触媒元素を含有する層１１０４を形成す
る。触媒元素にはニッケル（Ｎｉ）、ゲルマニウム（Ｇ
ｅ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓ
ｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、
銅（Ｃｕ）、金（Ａｕ）などである。この触媒元素を含
有する層１１０４は、スピンコート法の他に印刷法やス
プレー法、バーコーター法、或いはスパッタ法や真空蒸
着法によって上記触媒元素の層を１〜５nmの厚さに形成
しても良い。
【００２４】図１（Ｃ）で示す結晶化の工程では、まず
４００〜５００℃で１時間程度の熱処理を行い、非晶質
シリコン膜の含有水素量を５atom％以下にする。非晶質
シリコン膜の含有水素量が成膜後において最初からこの
値である場合にはこの熱処理は必ずしも必要でない。そ
して、ファーネスアニール炉を用い、窒素雰囲気中で５
５０〜６００℃で１〜８時間の熱結晶化を行う。好適に
は、５５０℃で４時間の熱処理を行う。こうして結晶質
シリコン膜から成る結晶質半導体膜１１０５を得ること
ができる。
４００〜５００℃で１時間程度の熱処理を行い、非晶質
シリコン膜の含有水素量を５atom％以下にする。非晶質
シリコン膜の含有水素量が成膜後において最初からこの
値である場合にはこの熱処理は必ずしも必要でない。そ
して、ファーネスアニール炉を用い、窒素雰囲気中で５
５０〜６００℃で１〜８時間の熱結晶化を行う。好適に
は、５５０℃で４時間の熱処理を行う。こうして結晶質
シリコン膜から成る結晶質半導体膜１１０５を得ること
ができる。
【００２５】しかし、この熱結晶化によって作製された
結晶質半導体膜１１０５は、光学顕微鏡観察により観察
すると局所的に非晶質領域が残存していることが観察さ
れることがある。このような場合、同様にラマン分光法
では４８０ｃｍ-1にブロードなピークを持つ非晶質成分
が観測される。レーザー結晶化法はこのように残存する
非晶質領域を結晶化させる目的において適した方法であ
る。
結晶質半導体膜１１０５は、光学顕微鏡観察により観察
すると局所的に非晶質領域が残存していることが観察さ
れることがある。このような場合、同様にラマン分光法
では４８０ｃｍ-1にブロードなピークを持つ非晶質成分
が観測される。レーザー結晶化法はこのように残存する
非晶質領域を結晶化させる目的において適した方法であ
る。
【００２６】レーザー結晶化法において用いるレーザー
光源にはエキシマレーザー、ＹＡＧレーザー、ＹＶＯ4
レーザー、ＹＡｌＯ3レーザー、ＹＬＦレーザーなどを
用いることができる。エキシマレーザーでは４００nm以
下の波長の光を高出力で放射させることができるので半
導体膜の結晶化に好適に用いることができる。一方、Ｙ
ＡＧレーザー、ＹＶＯ4レーザー、ＹＡｌＯ3レーザー、
ＹＬＦレーザーなどの固体レーザーではその第２高調波
（５３２nm）、第３高調波（３５５nm）、第４高調波
（２６６nm）を用いる。光の侵入長により、第２高調波
（５３２nm）を用いる場合には半導体膜の表面及び内部
から、第３高調波（３５５nm）や第４高調波（２６６n
m）の場合にはエキシマレーザーと同様に半導体膜の表
面から加熱して結晶化を行うことができる。
光源にはエキシマレーザー、ＹＡＧレーザー、ＹＶＯ4
レーザー、ＹＡｌＯ3レーザー、ＹＬＦレーザーなどを
用いることができる。エキシマレーザーでは４００nm以
下の波長の光を高出力で放射させることができるので半
導体膜の結晶化に好適に用いることができる。一方、Ｙ
ＡＧレーザー、ＹＶＯ4レーザー、ＹＡｌＯ3レーザー、
ＹＬＦレーザーなどの固体レーザーではその第２高調波
（５３２nm）、第３高調波（３５５nm）、第４高調波
（２６６nm）を用いる。光の侵入長により、第２高調波
（５３２nm）を用いる場合には半導体膜の表面及び内部
から、第３高調波（３５５nm）や第４高調波（２６６n
m）の場合にはエキシマレーザーと同様に半導体膜の表
面から加熱して結晶化を行うことができる。
【００２７】図１（Ｄ）はその様子を示すものであり、
例えば、Ｎｄ：ＹＡＧレーザーを用い、そのパルス発振
周波数を１〜１０kHzとし、レーザーエネルギー密度を
１００〜５００mJ/cm2(代表的には１００〜４００mJ/cm
2)として、シリンドリカルレンズなどを含む光学系にて
形成した線状レーザー光１１０７をその長手方向に対し
垂直な方向に走査して（或いは、相対的に基板を移動さ
せて）する。線状レーザー光１１０７の線幅は１００〜
１０００μm、例えば４００μmとする。このようにして
熱結晶化法とレーザー結晶化法を併用することにより、
結晶性の高い結晶質半導体膜１１０８を形成することが
できる。
例えば、Ｎｄ：ＹＡＧレーザーを用い、そのパルス発振
周波数を１〜１０kHzとし、レーザーエネルギー密度を
１００〜５００mJ/cm2(代表的には１００〜４００mJ/cm
2)として、シリンドリカルレンズなどを含む光学系にて
形成した線状レーザー光１１０７をその長手方向に対し
垂直な方向に走査して（或いは、相対的に基板を移動さ
せて）する。線状レーザー光１１０７の線幅は１００〜
１０００μm、例えば４００μmとする。このようにして
熱結晶化法とレーザー結晶化法を併用することにより、
結晶性の高い結晶質半導体膜１１０８を形成することが
できる。
【００２８】熱結晶化法やレーザー結晶化法で作製され
る結晶質半導体膜は、下地膜として形成した酸化シリコ
ンや酸化窒化シリコンとシリコンとの界面エネルギーが
低いため、このような下地膜上に形成した非晶質シリコ
ン膜を熱結晶化法やレーザー結晶化法で結晶化させると
＜１１１＞に優先的に配向し、その他にランダムな方位
を持った結晶粒が多数存在することが電子線回折の解析
から知られている。一方、ニッケルなどの触媒元素を用
いた熱結晶化法で作製される結晶質シリコン膜は、微視
的に見れば複数の針状または棒状の結晶が集合した構造
を有している。しかし、隣接する結晶粒の連続性が高く
不対結合手（ダングリングボンド）が殆ど形成されない
ことが見込まれている。また、その結晶粒の大部分は＜
１１０＞に配向している。その理由の一つとして、ニッ
ケルなどの触媒元素を用いた場合の結晶成長過程は、触
媒元素のシリサイド化物が関与しているものと考えら
れ、半導体膜の膜厚が２５〜１００nmと薄いのでその初
期核のうち（１１１）面が基板表面とほぼ垂直なものが
優先的に成長するため実質的に＜１１０＞の配向性が高
くなると考えられる。しかしながら前述のように酸化シ
リコンとシリコンとの界面エネルギーが低いので＜１１
１＞晶帯に含まれる他の面方位をとることも可能とな
る。従って、その他の配向が若干混在してしまう。
る結晶質半導体膜は、下地膜として形成した酸化シリコ
ンや酸化窒化シリコンとシリコンとの界面エネルギーが
低いため、このような下地膜上に形成した非晶質シリコ
ン膜を熱結晶化法やレーザー結晶化法で結晶化させると
＜１１１＞に優先的に配向し、その他にランダムな方位
を持った結晶粒が多数存在することが電子線回折の解析
から知られている。一方、ニッケルなどの触媒元素を用
いた熱結晶化法で作製される結晶質シリコン膜は、微視
的に見れば複数の針状または棒状の結晶が集合した構造
を有している。しかし、隣接する結晶粒の連続性が高く
不対結合手（ダングリングボンド）が殆ど形成されない
ことが見込まれている。また、その結晶粒の大部分は＜
１１０＞に配向している。その理由の一つとして、ニッ
ケルなどの触媒元素を用いた場合の結晶成長過程は、触
媒元素のシリサイド化物が関与しているものと考えら
れ、半導体膜の膜厚が２５〜１００nmと薄いのでその初
期核のうち（１１１）面が基板表面とほぼ垂直なものが
優先的に成長するため実質的に＜１１０＞の配向性が高
くなると考えられる。しかしながら前述のように酸化シ
リコンとシリコンとの界面エネルギーが低いので＜１１
１＞晶帯に含まれる他の面方位をとることも可能とな
る。従って、その他の配向が若干混在してしまう。
【００２９】しかし、触媒元素を用いた熱結晶化法にお
いて、下地膜として形成した酸化シリコン膜、窒化シリ
コン膜、酸化窒化シリコン膜などの表面をフッ素で終端
させておくことにより、下地との界面の影響を低減させ
ることができ、実質的にその影響を無視することができ
る。その結果、結晶の配向性は表面エネルギーのみに影
響されることになるが、触媒元素を用いた結晶成長では
＜１１０＞の配向性が高まる。このような効果は通常の
熱結晶化法やレーザー結晶化法などでも実現することが
できるが、触媒元素を用いた熱結晶化法においてより顕
著に得ることができる。
いて、下地膜として形成した酸化シリコン膜、窒化シリ
コン膜、酸化窒化シリコン膜などの表面をフッ素で終端
させておくことにより、下地との界面の影響を低減させ
ることができ、実質的にその影響を無視することができ
る。その結果、結晶の配向性は表面エネルギーのみに影
響されることになるが、触媒元素を用いた結晶成長では
＜１１０＞の配向性が高まる。このような効果は通常の
熱結晶化法やレーザー結晶化法などでも実現することが
できるが、触媒元素を用いた熱結晶化法においてより顕
著に得ることができる。
【００３０】以上のようにして作製された結晶質半導体
膜１１０８を用いてＴＦＴを作製することができる。結
晶質半導体膜１１０８はチャネル形成領域をはじめ、ソ
ース領域、ドレイン領域、ＬＤＤ領域などを形成するの
に好適に用いることができる。必要であれば図１（Ｅ）
に示すように結晶質半導体膜１１０８を所定の形状にエ
ッチングして島状半導体層１１０９を形成しても良い。
いずれにしても、本発明を用いることにより配向性が揃
った結晶質半導体膜を使用することにより電気的特性及
びそのバラツキの少ないＴＦＴを作製することを可能と
する。
膜１１０８を用いてＴＦＴを作製することができる。結
晶質半導体膜１１０８はチャネル形成領域をはじめ、ソ
ース領域、ドレイン領域、ＬＤＤ領域などを形成するの
に好適に用いることができる。必要であれば図１（Ｅ）
に示すように結晶質半導体膜１１０８を所定の形状にエ
ッチングして島状半導体層１１０９を形成しても良い。
いずれにしても、本発明を用いることにより配向性が揃
った結晶質半導体膜を使用することにより電気的特性及
びそのバラツキの少ないＴＦＴを作製することを可能と
する。
【００３１】[実施形態２]実施形態１で作製した結晶質
半導体膜中には熱結晶化で用いた触媒元素が１×１０17
〜１×１０20atoms/cm3程度の濃度で膜中に残存してし
まう。勿論、その状態でもＴＦＴなどの素子を作製して
動作させることはできるが、さらに好ましくは触媒元素
を膜中から除去することが望ましい。本実施形態は、実
施形態１で示した触媒元素を用いた熱結晶化法におい
て、結晶質半導体膜を形成した後でその触媒元素を結晶
質半導体膜から除去する工程を行う一例を示す。その方
法として特開平１０−２４７７３５、特開平１０−１３
５４６８号公報または特開平１０−１３５４６９号公報
などに記載された技術を用いることができる。
半導体膜中には熱結晶化で用いた触媒元素が１×１０17
〜１×１０20atoms/cm3程度の濃度で膜中に残存してし
まう。勿論、その状態でもＴＦＴなどの素子を作製して
動作させることはできるが、さらに好ましくは触媒元素
を膜中から除去することが望ましい。本実施形態は、実
施形態１で示した触媒元素を用いた熱結晶化法におい
て、結晶質半導体膜を形成した後でその触媒元素を結晶
質半導体膜から除去する工程を行う一例を示す。その方
法として特開平１０−２４７７３５、特開平１０−１３
５４６８号公報または特開平１０−１３５４６９号公報
などに記載された技術を用いることができる。
【００３２】特開平１０−２４７７３５号公報に記載さ
れた技術は、非晶質半導体膜の結晶化に用いた触媒元素
を結晶化後にリンのゲッタリング作用を用いて除去する
技術である。この技術を用いることで、結晶質半導体膜
中の触媒元素の濃度を１×１０17atoms/cm3以下、好ま
しくは１×１０16atoms/cm3にまで低減することができ
る。
れた技術は、非晶質半導体膜の結晶化に用いた触媒元素
を結晶化後にリンのゲッタリング作用を用いて除去する
技術である。この技術を用いることで、結晶質半導体膜
中の触媒元素の濃度を１×１０17atoms/cm3以下、好ま
しくは１×１０16atoms/cm3にまで低減することができ
る。
【００３３】まず、実施形態１と同様にして図１（Ａ）
〜（Ｄ）までに示す工程を行い結晶質半導体膜１１０８
を形成する。以降の工程は図２を用いて説明する。そし
て、結晶質半導体膜１１０８の表面にマスク用の絶縁膜
（例えば酸化シリコン膜）１１１０を５０〜２００nm、
例えば１５０ｎｍの厚さに形成する。そしてエッチング
処理により開孔１１１１を絶縁膜１１１０に形成してそ
の部分の結晶質半導体膜１１０８の表面を露呈させる。
〜（Ｄ）までに示す工程を行い結晶質半導体膜１１０８
を形成する。以降の工程は図２を用いて説明する。そし
て、結晶質半導体膜１１０８の表面にマスク用の絶縁膜
（例えば酸化シリコン膜）１１１０を５０〜２００nm、
例えば１５０ｎｍの厚さに形成する。そしてエッチング
処理により開孔１１１１を絶縁膜１１１０に形成してそ
の部分の結晶質半導体膜１１０８の表面を露呈させる。
【００３４】そして、イオンドープ法などによりリンド
ープの工程を行い結晶質半導体膜１１０８にリンが添加
された領域１１１２を形成する。この領域のリン濃度は
特に限定されるものではないが、１×１０18〜１×１０
20atoms/cm3程度にすると良い。
ープの工程を行い結晶質半導体膜１１０８にリンが添加
された領域１１１２を形成する。この領域のリン濃度は
特に限定されるものではないが、１×１０18〜１×１０
20atoms/cm3程度にすると良い。
【００３５】この状態で、窒素雰囲気中で５５０〜８０
０℃、５〜２４時間、例えば６００℃、１２時間の熱処
理を行うと、結晶質半導体膜１１０８にリンが添加され
た領域１１１２がゲッタリングサイトとして働き、結晶
質半導体膜１１０８に残存していた触媒元素をリンが添
加された領域１１１２に偏析させることができる。
０℃、５〜２４時間、例えば６００℃、１２時間の熱処
理を行うと、結晶質半導体膜１１０８にリンが添加され
た領域１１１２がゲッタリングサイトとして働き、結晶
質半導体膜１１０８に残存していた触媒元素をリンが添
加された領域１１１２に偏析させることができる。
【００３６】そして、マスク用の絶縁膜１１１０はエッ
チングして除去しする。さらにリンが添加された領域１
１１２をエッチングして除去することにより、熱結晶化
法で使用した触媒元素の濃度を１×１０17atoms/cm3以
下にまで低減させるれたれた結晶質半導体膜１１１３を
形成することができる。
チングして除去しする。さらにリンが添加された領域１
１１２をエッチングして除去することにより、熱結晶化
法で使用した触媒元素の濃度を１×１０17atoms/cm3以
下にまで低減させるれたれた結晶質半導体膜１１１３を
形成することができる。
【００３７】[実施形態３]実施形態１では非晶質構造を
有する半導体膜１１０３をプラズマＣＶＤ法でＳｉＨ4
またはＳｉＨ4とＨ2から作製する例について示した。本
実施形態では他のガスを用いて作製する場合について示
す。
有する半導体膜１１０３をプラズマＣＶＤ法でＳｉＨ4
またはＳｉＨ4とＨ2から作製する例について示した。本
実施形態では他のガスを用いて作製する場合について示
す。
【００３８】本実施形態の作製方法の特徴は、非晶質構
造を有する半導体膜１１０３はハロゲン元素と水素を含
む反応ガスで形成することにある。具体的には、非晶質
構造を有する半導体膜として例えば非晶質シリコン膜を
作製する時にハロゲン元素と水素とを混合させる。ハロ
ゲン元素としては特にフッ素を用いると良く、フッ素は
シリコンに対しエッチングする作用があり、膜の堆積過
程において結合の弱い部分を優先的にエッチングするこ
とができる。また、水素を供給することにより膜中に残
存してしまうフッ素濃度を低減させることができる。そ
して、フッ素と水素の作用を利用してボイドや空孔の少
ない緻密な非晶質シリコン膜を作製することができる。
このような効果は非晶質シリコン膜の他に非晶質シリコ
ン・ゲルマニウム（ａ−ＳｉＧｅ）膜、非晶質炭化シリ
コン（ａ−ＳｉＣ）膜，非晶質シリコン・スズ（ａ−Ｓ
ｉＳｎ）膜などにも適用することができる。
造を有する半導体膜１１０３はハロゲン元素と水素を含
む反応ガスで形成することにある。具体的には、非晶質
構造を有する半導体膜として例えば非晶質シリコン膜を
作製する時にハロゲン元素と水素とを混合させる。ハロ
ゲン元素としては特にフッ素を用いると良く、フッ素は
シリコンに対しエッチングする作用があり、膜の堆積過
程において結合の弱い部分を優先的にエッチングするこ
とができる。また、水素を供給することにより膜中に残
存してしまうフッ素濃度を低減させることができる。そ
して、フッ素と水素の作用を利用してボイドや空孔の少
ない緻密な非晶質シリコン膜を作製することができる。
このような効果は非晶質シリコン膜の他に非晶質シリコ
ン・ゲルマニウム（ａ−ＳｉＧｅ）膜、非晶質炭化シリ
コン（ａ−ＳｉＣ）膜，非晶質シリコン・スズ（ａ−Ｓ
ｉＳｎ）膜などにも適用することができる。
【００３９】フッ素と水素の供給方法は、非晶質半導体
膜として非晶質シリコン膜を作製する場合には、反応ガ
スとして四フッ化珪素（ＳｉＦ4）と水素（Ｈ2）、また
はＳｉＦ4とＳｉＨ4、またはＳｉＦ4とＳｉＨ4とＨ2の
組み合わせを選択することができる。ＳｉＦ4の代わり
にトリフロロシラン（ＳｉＨＦ3）、ジフロロシラン
（ＳｉＨ2Ｆ2）、モノフロロシラン（ＳｉＨ3Ｆ）を適
用することもできる。また、ＳｉＨ4とＦ2を直接反応さ
せても良い。さらに、非晶質シリコン・ゲルマニウム膜
を作製する場合にはゲルマン（ＧｅＨ4）や四フッ化ゲ
ルマニウム（ＧｅＦ4）を、非晶質炭化シリコンを作製
する場合にはメタン（ＣＨ4）や四フッ化メタン（Ｃ
Ｆ4）などを、非晶質シリコン・スズ膜を形成する場合
には水素化スズ（ＳｎＨ4）を適宣添加すれば良い。
膜として非晶質シリコン膜を作製する場合には、反応ガ
スとして四フッ化珪素（ＳｉＦ4）と水素（Ｈ2）、また
はＳｉＦ4とＳｉＨ4、またはＳｉＦ4とＳｉＨ4とＨ2の
組み合わせを選択することができる。ＳｉＦ4の代わり
にトリフロロシラン（ＳｉＨＦ3）、ジフロロシラン
（ＳｉＨ2Ｆ2）、モノフロロシラン（ＳｉＨ3Ｆ）を適
用することもできる。また、ＳｉＨ4とＦ2を直接反応さ
せても良い。さらに、非晶質シリコン・ゲルマニウム膜
を作製する場合にはゲルマン（ＧｅＨ4）や四フッ化ゲ
ルマニウム（ＧｅＦ4）を、非晶質炭化シリコンを作製
する場合にはメタン（ＣＨ4）や四フッ化メタン（Ｃ
Ｆ4）などを、非晶質シリコン・スズ膜を形成する場合
には水素化スズ（ＳｎＨ4）を適宣添加すれば良い。
【００４０】非晶質構造を有する半導体膜１１０３の厚
さは２５〜１００nmの厚さで形成する。膜の堆積初期の
段階ではフッ素の効果により下地膜１１０２の表面をフ
ッ素化することができる。
さは２５〜１００nmの厚さで形成する。膜の堆積初期の
段階ではフッ素の効果により下地膜１１０２の表面をフ
ッ素化することができる。
【００４１】このようにフッ素と水素とを含む反応ガス
で作製された非晶質構造を有する半導体膜１１０３に
は、成膜時の基板温度にも依存するが、膜中に水素が
０．１〜２０atomic%、フッ素が０．１〜１０atomic%含
有するように形成する。膜中に残存するフッ素や水素は
その後の熱結晶化の工程で膜中から放出されて膜中に残
存する濃度はさらに低下するが、緻密化した非晶質半導
体膜と、最表面をフッ素で終端した下地膜との相互作用
により＜１１０＞の配向性をより高めることができる。
で作製された非晶質構造を有する半導体膜１１０３に
は、成膜時の基板温度にも依存するが、膜中に水素が
０．１〜２０atomic%、フッ素が０．１〜１０atomic%含
有するように形成する。膜中に残存するフッ素や水素は
その後の熱結晶化の工程で膜中から放出されて膜中に残
存する濃度はさらに低下するが、緻密化した非晶質半導
体膜と、最表面をフッ素で終端した下地膜との相互作用
により＜１１０＞の配向性をより高めることができる。
【００４２】[実施形態４]下地膜の表面または下地膜と
非晶質半導体膜との界面をフッ素化する方法として、図
１で示すように基板１１０１上に下地膜１１０２を形成
し、そのまま非晶質半導体膜１１０３を形成した後で非
晶質半導体膜１１０３の表面からフッ素を注入しても良
い。その手法としてイオンドープ法やイオン注入法を用
いる。
非晶質半導体膜との界面をフッ素化する方法として、図
１で示すように基板１１０１上に下地膜１１０２を形成
し、そのまま非晶質半導体膜１１０３を形成した後で非
晶質半導体膜１１０３の表面からフッ素を注入しても良
い。その手法としてイオンドープ法やイオン注入法を用
いる。
【００４３】イオンドープ法ではイオン原としてＳｉＦ
4やヘリウム（Ｈｅ）希釈のＦ2を用いイオン化して非晶
質半導体膜の表面から注入する。加速電圧は高めに設定
して、非晶質半導体膜１１０３と下地膜１１０２との界
面またはその近傍に注入されたフッ素の濃度分布のピー
クが存在するようにする。その場合、ピーク濃度は１×
１０19〜１×１０21atoms/cm3となるようにする。イオ
ンドープ法では質量分離されないのでフッ素以外の元素
も同時に注入されてしまうが、液晶表示装置などの大面
積基板を処理するのに適している。また、イオン注入法
でも同様な濃度でフッ素を非晶質半導体膜１１０３と下
地膜１１０２との界面またはその近傍に注入することが
できる。
4やヘリウム（Ｈｅ）希釈のＦ2を用いイオン化して非晶
質半導体膜の表面から注入する。加速電圧は高めに設定
して、非晶質半導体膜１１０３と下地膜１１０２との界
面またはその近傍に注入されたフッ素の濃度分布のピー
クが存在するようにする。その場合、ピーク濃度は１×
１０19〜１×１０21atoms/cm3となるようにする。イオ
ンドープ法では質量分離されないのでフッ素以外の元素
も同時に注入されてしまうが、液晶表示装置などの大面
積基板を処理するのに適している。また、イオン注入法
でも同様な濃度でフッ素を非晶質半導体膜１１０３と下
地膜１１０２との界面またはその近傍に注入することが
できる。
【００４４】このようにフッ素を注入した状態で実施形
態１と同様にして非晶質半導体膜１１０３に接して触媒
元素を含有する層を設けて結晶化させると同様の効果を
得ることができる。
態１と同様にして非晶質半導体膜１１０３に接して触媒
元素を含有する層を設けて結晶化させると同様の効果を
得ることができる。
【００４５】
【実施例】[実施例１]本実施例では、本発明で作製され
る結晶化半導体膜を用いてＴＦＴを作製する方法の一例
について示す。図３〜図５に示すのは表示装置の一例で
あり、画素部の画素ＴＦＴおよび保持容量と、表示領域
の周辺に設けられる駆動回路のＴＦＴを同時に作製する
方法について図３〜図５を用い工程に従って詳細に説明
する。
る結晶化半導体膜を用いてＴＦＴを作製する方法の一例
について示す。図３〜図５に示すのは表示装置の一例で
あり、画素部の画素ＴＦＴおよび保持容量と、表示領域
の周辺に設けられる駆動回路のＴＦＴを同時に作製する
方法について図３〜図５を用い工程に従って詳細に説明
する。
【００４６】図３（Ａ）において、基板１０１にはコー
ニング社の＃７０５９ガラスや＃１７３７ガラスなどに
代表されるバリウムホウケイ酸ガラスやアルミノホウケ
イ酸ガラスなどのガラス基板などを用いる。ガラス基板
は、ガラス歪み点よりも１０〜２０℃程度低い温度であ
らかじめ熱処理しておいても良い。そして、基板１０１
のＴＦＴを形成する表面に基板１０１からの不純物拡散
を防ぐために、酸化シリコン膜、窒化シリコン膜または
酸化窒化シリコン膜などの絶縁膜から成る下地膜１０２
を形成する。例えば、プラズマＣＶＤ法でＳｉＨ4、Ｎ
Ｈ3、Ｎ2Ｏから作製される酸化窒化シリコン膜１０２ａ
を１０〜２００nm（好ましくは５０〜１００nm）、同様
にＳｉＨ4、Ｎ2Ｏから作製される酸化窒化水素化シリコ
ン膜１０２ｂを５０〜２００ｎｍ（好ましくは１００〜
１５０nm）の厚さに積層形成する。
ニング社の＃７０５９ガラスや＃１７３７ガラスなどに
代表されるバリウムホウケイ酸ガラスやアルミノホウケ
イ酸ガラスなどのガラス基板などを用いる。ガラス基板
は、ガラス歪み点よりも１０〜２０℃程度低い温度であ
らかじめ熱処理しておいても良い。そして、基板１０１
のＴＦＴを形成する表面に基板１０１からの不純物拡散
を防ぐために、酸化シリコン膜、窒化シリコン膜または
酸化窒化シリコン膜などの絶縁膜から成る下地膜１０２
を形成する。例えば、プラズマＣＶＤ法でＳｉＨ4、Ｎ
Ｈ3、Ｎ2Ｏから作製される酸化窒化シリコン膜１０２ａ
を１０〜２００nm（好ましくは５０〜１００nm）、同様
にＳｉＨ4、Ｎ2Ｏから作製される酸化窒化水素化シリコ
ン膜１０２ｂを５０〜２００ｎｍ（好ましくは１００〜
１５０nm）の厚さに積層形成する。
【００４７】その後、下地膜として形成した酸化窒化水
素化シリコン膜１０２ｂの表面処理を行いその表面をフ
ッ素化する。例えば、下地膜１０２を形成したプラズマ
ＣＶＤ装置を用い、ＳｉＦ4ガスまたはＮＦ3ガスを導入
し、高周波電力を印加して前記ガスをプラズマ化してフ
ッ素原子またはフッ素ラジカルを生成させる。こうして
形成したプラズマに酸化窒化水素化シリコン膜１０２ｂ
の表面を晒すことにより、表面にフッ素またはフッ素ラ
ジカルが供給され、フッ素の電気陰性度が酸素よりも大
きいので酸素を置換してフッ素で表面の結合手を終端さ
せることができる。
素化シリコン膜１０２ｂの表面処理を行いその表面をフ
ッ素化する。例えば、下地膜１０２を形成したプラズマ
ＣＶＤ装置を用い、ＳｉＦ4ガスまたはＮＦ3ガスを導入
し、高周波電力を印加して前記ガスをプラズマ化してフ
ッ素原子またはフッ素ラジカルを生成させる。こうして
形成したプラズマに酸化窒化水素化シリコン膜１０２ｂ
の表面を晒すことにより、表面にフッ素またはフッ素ラ
ジカルが供給され、フッ素の電気陰性度が酸素よりも大
きいので酸素を置換してフッ素で表面の結合手を終端さ
せることができる。
【００４８】そして、実施形態１または３に従って、下
地膜１０２上に非晶質半導体膜を形成し、それを結晶化
させて結晶質半導体膜を形成する。その結晶質半導体膜
から図１（Ａ）に示すように島状半導体膜１０４〜１０
８を形成する。本実施例では、プラズマＣＶＤ法で非晶
質シリコン膜を５５ｎｍの厚さに形成したものから、結
晶質シリコン膜を形成する。非晶質シリコン膜はＳｉＨ
4またはＳｉＨ4とＨ2を反応ガスとして用いプラズマＣ
ＶＤ法を用いて形成する。或いは、反応ガスとしてＳｉ
Ｆ4と水Ｈ2、またはＳｉＦ4とＳｉＨ4、またはＳｉＦ4
とＳｉＨ4とＨ2の組み合わせを選択することもできる。
また、下地膜１０２と表面処理と非晶質半導体膜との形
成はプラズマＣＶＤ装置を用いて連続的に処理すること
もできる。さらにこの連続的な処理を同一の反応室で行
うこともできる。このようにして一旦大気雰囲気に晒す
ことなく連続的に処理することにより、酸化窒化水素化
シリコン膜１０２ｂの表面の汚染を防ぐことが可能とな
り、作製するＴＦＴの特性バラツキやしきい値電圧の変
動を低減させることが可能となる。
地膜１０２上に非晶質半導体膜を形成し、それを結晶化
させて結晶質半導体膜を形成する。その結晶質半導体膜
から図１（Ａ）に示すように島状半導体膜１０４〜１０
８を形成する。本実施例では、プラズマＣＶＤ法で非晶
質シリコン膜を５５ｎｍの厚さに形成したものから、結
晶質シリコン膜を形成する。非晶質シリコン膜はＳｉＨ
4またはＳｉＨ4とＨ2を反応ガスとして用いプラズマＣ
ＶＤ法を用いて形成する。或いは、反応ガスとしてＳｉ
Ｆ4と水Ｈ2、またはＳｉＦ4とＳｉＨ4、またはＳｉＦ4
とＳｉＨ4とＨ2の組み合わせを選択することもできる。
また、下地膜１０２と表面処理と非晶質半導体膜との形
成はプラズマＣＶＤ装置を用いて連続的に処理すること
もできる。さらにこの連続的な処理を同一の反応室で行
うこともできる。このようにして一旦大気雰囲気に晒す
ことなく連続的に処理することにより、酸化窒化水素化
シリコン膜１０２ｂの表面の汚染を防ぐことが可能とな
り、作製するＴＦＴの特性バラツキやしきい値電圧の変
動を低減させることが可能となる。
【００４９】島状半導体膜を形成した後、プラズマＣＶ
Ｄ法またはスパッタ法により５０〜１００ｎｍの厚さの
酸化シリコン膜によるマスク層１９４を形成する。
Ｄ法またはスパッタ法により５０〜１００ｎｍの厚さの
酸化シリコン膜によるマスク層１９４を形成する。
【００５０】この状態で島状半導体膜に対し、ＴＦＴの
しきい値電圧（Ｖth）を制御する目的でｐ型を付与する
不純物元素を１×１０16〜５×１０17atoms／cm3程度の
濃度で島状半導体膜の全面に添加しても良い。半導体に
対してｐ型を付与する不純物元素には、ホウ素（Ｂ）、
アルミニウム（Ａｌ）、ガリウム（Ｇａ）など周期律表
第１３族の元素が知られている。その方法として、イオ
ン注入法やイオンドープ法を用いることができるが、大
面積基板を処理するにはイオンドープ法が適している。
イオンドープ法ではジボラン（Ｂ2Ｈ6）をソースガスと
して用いホウ素（Ｂ）を添加する。このような不純物元
素の注入は必ずしも必要でなく省略しても差し支えない
が、特にｎチャネル型ＴＦＴのしきい値電圧を所定の範
囲内に収めるために好適に用いる手法である。
しきい値電圧（Ｖth）を制御する目的でｐ型を付与する
不純物元素を１×１０16〜５×１０17atoms／cm3程度の
濃度で島状半導体膜の全面に添加しても良い。半導体に
対してｐ型を付与する不純物元素には、ホウ素（Ｂ）、
アルミニウム（Ａｌ）、ガリウム（Ｇａ）など周期律表
第１３族の元素が知られている。その方法として、イオ
ン注入法やイオンドープ法を用いることができるが、大
面積基板を処理するにはイオンドープ法が適している。
イオンドープ法ではジボラン（Ｂ2Ｈ6）をソースガスと
して用いホウ素（Ｂ）を添加する。このような不純物元
素の注入は必ずしも必要でなく省略しても差し支えない
が、特にｎチャネル型ＴＦＴのしきい値電圧を所定の範
囲内に収めるために好適に用いる手法である。
【００５１】次に、駆動回路のｎチャネル型ＴＦＴのＬ
ＤＤ領域を形成するために、ｎ型を付与する不純物元素
を島状半導体膜１０５、１０７に選択的に添加する。あ
らかじめレジストマスク１９５ａ〜１９５ｅを形成す
る。ｎ型を付与する不純物元素としては、リン（Ｐ）や
砒素（Ａｓ）を用いれば良く、ここではリン（Ｐ）を添
加すべく、フォスフィン（ＰＨ3）を用いたイオンドー
プ法を適用する。形成された不純物領域は低濃度ｎ型不
純物領域１９６、１９７として、このリン（Ｐ）濃度は
２×１０16〜５×１０19atoms／cm3の範囲とすれば良
い。本明細書中では、ここで形成された不純物領域１９
６、１９７に含まれるｎ型を付与する不純物元素の濃度
を（ｎ-）と表す。また、不純物領域１９８は、画素部
の保持容量を形成するための半導体膜であり、この領域
にも同じ濃度でリン（Ｐ）を添加する（図３（Ｂ））。
ＤＤ領域を形成するために、ｎ型を付与する不純物元素
を島状半導体膜１０５、１０７に選択的に添加する。あ
らかじめレジストマスク１９５ａ〜１９５ｅを形成す
る。ｎ型を付与する不純物元素としては、リン（Ｐ）や
砒素（Ａｓ）を用いれば良く、ここではリン（Ｐ）を添
加すべく、フォスフィン（ＰＨ3）を用いたイオンドー
プ法を適用する。形成された不純物領域は低濃度ｎ型不
純物領域１９６、１９７として、このリン（Ｐ）濃度は
２×１０16〜５×１０19atoms／cm3の範囲とすれば良
い。本明細書中では、ここで形成された不純物領域１９
６、１９７に含まれるｎ型を付与する不純物元素の濃度
を（ｎ-）と表す。また、不純物領域１９８は、画素部
の保持容量を形成するための半導体膜であり、この領域
にも同じ濃度でリン（Ｐ）を添加する（図３（Ｂ））。
【００５２】その後、添加した不純物元素を活性化させ
る処理を行う。活性化の処理は実施形態７で説明したレ
ーザーアニール法により行う。その条件の一例は、レー
ザーパルス発振周波数１kHzとし、レーザーエネルギー
密度を１００〜３００mJ/cm2(代表的には１５０〜２５
０mJ/cm2)とする。そして線状ビームを基板全面に渡っ
て照射し、この時の線状ビームの重ね合わせ率（オーバ
ーラップ率）を８０〜９９％（好ましくは、９５〜９９
％）として行う。レーザーアニール法に用いるレーザー
発振器には、ガスレーザーであるエキシマレーザーや固
体レーザーであるＹＡＧレーザー、ＹＶＯ4レーザー、
ＹＡｌＯ3レーザー、ＹＬＦレーザーなどを用いること
ができる。前記ＹＡＧレーザーなどの固体レーザーの場
合には、その基本波（１０６４nm）の他にその第２高調
波（５３２nm）、第３高調波（３５５nm）を用いること
ができる。
る処理を行う。活性化の処理は実施形態７で説明したレ
ーザーアニール法により行う。その条件の一例は、レー
ザーパルス発振周波数１kHzとし、レーザーエネルギー
密度を１００〜３００mJ/cm2(代表的には１５０〜２５
０mJ/cm2)とする。そして線状ビームを基板全面に渡っ
て照射し、この時の線状ビームの重ね合わせ率（オーバ
ーラップ率）を８０〜９９％（好ましくは、９５〜９９
％）として行う。レーザーアニール法に用いるレーザー
発振器には、ガスレーザーであるエキシマレーザーや固
体レーザーであるＹＡＧレーザー、ＹＶＯ4レーザー、
ＹＡｌＯ3レーザー、ＹＬＦレーザーなどを用いること
ができる。前記ＹＡＧレーザーなどの固体レーザーの場
合には、その基本波（１０６４nm）の他にその第２高調
波（５３２nm）、第３高調波（３５５nm）を用いること
ができる。
【００５３】ゲート絶縁膜１０９はプラズマＣＶＤ法ま
たはスパッタ法を用い、膜厚を４０〜１５０ｎｍとして
シリコンを含む絶縁膜で形成する。例えば、１２０ｎｍ
の厚さで酸化窒化シリコン膜から形成すると良い。ま
た、ＳｉＨ4とＮ2ＯにＯ2を添加させて作製された酸化
窒化シリコン膜は、膜中の固定電荷密度が低減されてい
るのでこの用途に対して好ましい材料となる。勿論、ゲ
ート絶縁膜はこのような酸化窒化シリコン膜に限定され
るものでなく、他のシリコンを含む絶縁膜を単層または
積層構造として用いても良い。
たはスパッタ法を用い、膜厚を４０〜１５０ｎｍとして
シリコンを含む絶縁膜で形成する。例えば、１２０ｎｍ
の厚さで酸化窒化シリコン膜から形成すると良い。ま
た、ＳｉＨ4とＮ2ＯにＯ2を添加させて作製された酸化
窒化シリコン膜は、膜中の固定電荷密度が低減されてい
るのでこの用途に対して好ましい材料となる。勿論、ゲ
ート絶縁膜はこのような酸化窒化シリコン膜に限定され
るものでなく、他のシリコンを含む絶縁膜を単層または
積層構造として用いても良い。
【００５４】そして、図３（Ｅ）に示すように、ゲート
絶縁膜１０９上にゲート電極を形成するための耐熱性導
電層を形成する。耐熱性導電層は単層で形成しても良い
が、必要に応じて二層あるいは三層といった複数の層か
ら成る積層構造としても良い。このような耐熱性導電性
材料を用い、導電層１１１を形成する。導電層１１１は
タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍ
ｏ）、タングステン（Ｗ）から選ばれた元素、または前
記元素を主成分とする合金か、前記元素を組み合わせた
合金膜（代表的にはＭｏ−Ｗ合金膜、Ｍｏ−Ｔａ合金
膜）で形成すれば良い。このような材料から成る導電層
１１１の下には窒化タンタル（ＴａＮ）、窒化タングス
テン（ＷＮ）、窒化チタン（ＴｉＮ）膜、窒化モリブデ
ン（ＭｏＮ）などの窒化物、タングステンシリサイド、
チタンシリサイド、モリブデンシリサイドなどのシリサ
イドを形成しておいても良い。導電層１１１は低抵抗化
を図るために含有する不純物濃度を低減させることが好
ましく、特に酸素濃度に関しては３０ｐｐｍ以下とする
と良かった。例えば、タングステン（Ｗ）は酸素濃度を
３０ｐｐｍ以下とすることで２０μΩｃｍ以下の比抵抗
値を実現することができる。
絶縁膜１０９上にゲート電極を形成するための耐熱性導
電層を形成する。耐熱性導電層は単層で形成しても良い
が、必要に応じて二層あるいは三層といった複数の層か
ら成る積層構造としても良い。このような耐熱性導電性
材料を用い、導電層１１１を形成する。導電層１１１は
タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍ
ｏ）、タングステン（Ｗ）から選ばれた元素、または前
記元素を主成分とする合金か、前記元素を組み合わせた
合金膜（代表的にはＭｏ−Ｗ合金膜、Ｍｏ−Ｔａ合金
膜）で形成すれば良い。このような材料から成る導電層
１１１の下には窒化タンタル（ＴａＮ）、窒化タングス
テン（ＷＮ）、窒化チタン（ＴｉＮ）膜、窒化モリブデ
ン（ＭｏＮ）などの窒化物、タングステンシリサイド、
チタンシリサイド、モリブデンシリサイドなどのシリサ
イドを形成しておいても良い。導電層１１１は低抵抗化
を図るために含有する不純物濃度を低減させることが好
ましく、特に酸素濃度に関しては３０ｐｐｍ以下とする
と良かった。例えば、タングステン（Ｗ）は酸素濃度を
３０ｐｐｍ以下とすることで２０μΩｃｍ以下の比抵抗
値を実現することができる。
【００５５】導電層１１１は２００〜４００ｎｍ（好ま
しくは２５０〜３５０ｎｍ）の厚さに形成する。例え
ば、導電層１１１をＷで形成するには、Ｗをターゲット
としたスパッタ法で、アルゴン（Ａｒ）ガスを導入して
２５０nmの厚さに形成する。その他の方法として、Ｗ膜
は６フッ化タングステン（ＷＦ6）を用いて熱ＣＶＤ法
で形成することもできる。いずれにしてもゲート電極と
して使用するためには低抵抗化を図る必要があり、Ｗ膜
の抵抗率は２０μΩｃｍ以下にすることが望ましい。Ｗ
膜は結晶粒を大きくすることで低抵抗率化を図ることが
できるが、Ｗ中に酸素などの不純物元素が多い場合には
結晶化が阻害され高抵抗化する。このことより、スパッ
タ法による場合、純度９９．９９９９％のＷターゲット
を用い、さらに成膜時に気相中からの不純物の混入がな
いように十分配慮してＷ膜を形成することにより、抵抗
率９〜２０μΩｃｍを実現することができる（図３
（Ａ））。
しくは２５０〜３５０ｎｍ）の厚さに形成する。例え
ば、導電層１１１をＷで形成するには、Ｗをターゲット
としたスパッタ法で、アルゴン（Ａｒ）ガスを導入して
２５０nmの厚さに形成する。その他の方法として、Ｗ膜
は６フッ化タングステン（ＷＦ6）を用いて熱ＣＶＤ法
で形成することもできる。いずれにしてもゲート電極と
して使用するためには低抵抗化を図る必要があり、Ｗ膜
の抵抗率は２０μΩｃｍ以下にすることが望ましい。Ｗ
膜は結晶粒を大きくすることで低抵抗率化を図ることが
できるが、Ｗ中に酸素などの不純物元素が多い場合には
結晶化が阻害され高抵抗化する。このことより、スパッ
タ法による場合、純度９９．９９９９％のＷターゲット
を用い、さらに成膜時に気相中からの不純物の混入がな
いように十分配慮してＷ膜を形成することにより、抵抗
率９〜２０μΩｃｍを実現することができる（図３
（Ａ））。
【００５６】次に、フォトリソグラフィーの技術を使用
してレジストマスク１１２〜１１７を形成し、導電層１
１１をエッチングしてゲート電極１１８〜１２２と容量
配線１２３を形成する（図４（Ａ））。
してレジストマスク１１２〜１１７を形成し、導電層１
１１をエッチングしてゲート電極１１８〜１２２と容量
配線１２３を形成する（図４（Ａ））。
【００５７】導電層１１１をエッチングする方法は実施
者が適宣選択すれば良いが、前述のようにＷを主成分と
する材料で形成されている場合には、高速でかつ精度良
くエッチングを実施するために高密度プラズマを用いた
ドライエッチング法を適用することが望ましい。高密度
プラズマを得る手法の一つとして、誘導結合プラズマ
（Inductively Coupled Plasma：ＩＣＰ）エッチング装
置を用いると良い。ＩＣＰエッチング装置を用いたＷの
エッチング法は、エッチングガスにＣＦ4とＣｌ2の２種
のガスを反応室に導入し、圧力０．５〜１．５Ｐａ（好
ましくは１Ｐａ）とし、誘導結合部に２００〜１０００
Ｗの高周波（１３．５６ＭＨｚ）電力を印加する。この
時、基板が置かれたステージには２０Ｗの高周波電力が
印加され、自己バイアスで負電位に帯電することによ
り、正イオンが加速されて異方性のエッチングを行うこ
とができる。ＩＣＰエッチング装置を使用することによ
り、Ｗなどの硬い金属膜も２〜５nm／秒のエッチング速
度を得ることができる。また、残渣を残すことなくエッ
チングするためには、１０〜２０％程度の割合でエッチ
ング時間を増しオーバーエッチングをすると良い。しか
し、この時に下地とのエッチングの選択比に注意する必
要がある。例えば、Ｗ膜に対する酸化窒化シリコン膜
（ゲート絶縁膜１０９）の選択比は２．５〜３であるの
で、このようなオーバーエッチング処理により、酸化窒
化シリコン膜が露出した面は２０〜５０nm程度エッチン
グされて実質的に薄くなる。
者が適宣選択すれば良いが、前述のようにＷを主成分と
する材料で形成されている場合には、高速でかつ精度良
くエッチングを実施するために高密度プラズマを用いた
ドライエッチング法を適用することが望ましい。高密度
プラズマを得る手法の一つとして、誘導結合プラズマ
（Inductively Coupled Plasma：ＩＣＰ）エッチング装
置を用いると良い。ＩＣＰエッチング装置を用いたＷの
エッチング法は、エッチングガスにＣＦ4とＣｌ2の２種
のガスを反応室に導入し、圧力０．５〜１．５Ｐａ（好
ましくは１Ｐａ）とし、誘導結合部に２００〜１０００
Ｗの高周波（１３．５６ＭＨｚ）電力を印加する。この
時、基板が置かれたステージには２０Ｗの高周波電力が
印加され、自己バイアスで負電位に帯電することによ
り、正イオンが加速されて異方性のエッチングを行うこ
とができる。ＩＣＰエッチング装置を使用することによ
り、Ｗなどの硬い金属膜も２〜５nm／秒のエッチング速
度を得ることができる。また、残渣を残すことなくエッ
チングするためには、１０〜２０％程度の割合でエッチ
ング時間を増しオーバーエッチングをすると良い。しか
し、この時に下地とのエッチングの選択比に注意する必
要がある。例えば、Ｗ膜に対する酸化窒化シリコン膜
（ゲート絶縁膜１０９）の選択比は２．５〜３であるの
で、このようなオーバーエッチング処理により、酸化窒
化シリコン膜が露出した面は２０〜５０nm程度エッチン
グされて実質的に薄くなる。
【００５８】そして、画素ＴＦＴのｎチャネル型ＴＦＴ
にＬＤＤ領域を形成するために、ｎ型を付与する不純物
元素添加の工程（ｎ--ドープ工程）を行う。ゲート電極
１１８〜１２２をマスクとして自己整合的にｎ型を付与
する不純物元素をイオンドープ法で添加した。ｎ型を付
与する不純物元素として添加するリン（Ｐ）の濃度は１
×１０16〜５×１０19atoms／cm3の濃度範囲で添加す
る。このようにして、図４（Ｂ）に示すように島状半導
体膜に低濃度ｎ型不純物領域１２４〜１２９を形成す
る。
にＬＤＤ領域を形成するために、ｎ型を付与する不純物
元素添加の工程（ｎ--ドープ工程）を行う。ゲート電極
１１８〜１２２をマスクとして自己整合的にｎ型を付与
する不純物元素をイオンドープ法で添加した。ｎ型を付
与する不純物元素として添加するリン（Ｐ）の濃度は１
×１０16〜５×１０19atoms／cm3の濃度範囲で添加す
る。このようにして、図４（Ｂ）に示すように島状半導
体膜に低濃度ｎ型不純物領域１２４〜１２９を形成す
る。
【００５９】次に、ｎチャネル型ＴＦＴに対して、ソー
ス領域またはドレイン領域として機能する高濃度ｎ型不
純物領域の形成を行う（ｎ+ドープ工程）。まず、レジ
ストのマスク１３０〜１３４を形成し、ｎ型を付与する
不純物元素を添加して高濃度ｎ型不純物領域１３５〜１
４０を形成する。ｎ型を付与する不純物元素にはリン
（Ｐ）を用い、その濃度が１×１０20〜１×１０21atom
s／cm3の濃度範囲となるようにフォスフィン（ＰＨ3）
を用いたイオンドープ法で行う（図４（Ｃ））。
ス領域またはドレイン領域として機能する高濃度ｎ型不
純物領域の形成を行う（ｎ+ドープ工程）。まず、レジ
ストのマスク１３０〜１３４を形成し、ｎ型を付与する
不純物元素を添加して高濃度ｎ型不純物領域１３５〜１
４０を形成する。ｎ型を付与する不純物元素にはリン
（Ｐ）を用い、その濃度が１×１０20〜１×１０21atom
s／cm3の濃度範囲となるようにフォスフィン（ＰＨ3）
を用いたイオンドープ法で行う（図４（Ｃ））。
【００６０】そして、ｐチャネル型ＴＦＴを形成する島
状半導体膜１０４、１０６にソース領域およびドレイン
領域とする高濃度ｐ型不純物領域１４４、１４５を形成
する。ここでは、ゲート電極１１８、１２０をマスクと
してｐ型を付与する不純物元素を添加し、自己整合的に
高濃度ｐ型不純物領域を形成する。このときｎチャネル
型ＴＦＴを形成する島状半導体膜１０５、１０７、１０
８はレジストマスク１４１〜１４３を形成し全面を被覆
しておく。高濃度ｐ型不純物領域１４４、１４５はジボ
ラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成する。こ
の領域のボロン（Ｂ）濃度は３×１０20〜３×１０21at
oms／cm3となるようにする（図４（Ｄ））。
状半導体膜１０４、１０６にソース領域およびドレイン
領域とする高濃度ｐ型不純物領域１４４、１４５を形成
する。ここでは、ゲート電極１１８、１２０をマスクと
してｐ型を付与する不純物元素を添加し、自己整合的に
高濃度ｐ型不純物領域を形成する。このときｎチャネル
型ＴＦＴを形成する島状半導体膜１０５、１０７、１０
８はレジストマスク１４１〜１４３を形成し全面を被覆
しておく。高濃度ｐ型不純物領域１４４、１４５はジボ
ラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成する。こ
の領域のボロン（Ｂ）濃度は３×１０20〜３×１０21at
oms／cm3となるようにする（図４（Ｄ））。
【００６１】この高濃度ｐ型不純物領域１４４、１４５
には、前工程においてリン（Ｐ）が添加されていて、高
濃度ｐ型不純物領域１４４ａ、１４５ａには１×１０20
〜１×１０21atoms／cm3の濃度で、高濃度ｐ型不純物領
域１４４ｂ、１４５ｂには１×１０16〜５×１０19atom
s／cm3の濃度で含有しているが、この工程で添加するボ
ロン（Ｂ）の濃度を１．５から３倍とすることにより、
ｐチャネル型ＴＦＴのソース領域およびドレイン領域と
して機能する上で何ら問題は生じない。
には、前工程においてリン（Ｐ）が添加されていて、高
濃度ｐ型不純物領域１４４ａ、１４５ａには１×１０20
〜１×１０21atoms／cm3の濃度で、高濃度ｐ型不純物領
域１４４ｂ、１４５ｂには１×１０16〜５×１０19atom
s／cm3の濃度で含有しているが、この工程で添加するボ
ロン（Ｂ）の濃度を１．５から３倍とすることにより、
ｐチャネル型ＴＦＴのソース領域およびドレイン領域と
して機能する上で何ら問題は生じない。
【００６２】その後、図５（Ａ）に示すように、ゲート
電極およびゲート絶縁膜上から保護絶縁膜１４６を形成
する。保護絶縁膜は酸化シリコン膜、酸化窒化シリコン
膜、窒化シリコン膜、またはこれらを組み合わせた積層
膜で形成すれば良い。いずれにしても保護絶縁膜１４６
は無機絶縁物材料から形成する。保護絶縁膜１４６の膜
厚は１００〜２００ｎｍとする。ここで、酸化シリコン
膜を用いる場合には、プラズマＣＶＤ法で、ＴＥＯＳ
（Tetraethyl Orthosilicate）とＯ2とを混合し、反応
圧力４０Pa、基板温度３００〜４００℃とし、高周波
（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電
させて形成する。酸化窒化シリコン膜を用いる場合に
は、プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3から作
製される酸化窒化シリコン膜、またはＳｉＨ4、Ｎ2Ｏか
ら作製される酸化窒化シリコン膜で形成すれば良い。こ
の場合の作製条件は反応圧力２０〜２００Pa、基板温度
３００〜４００℃とし、高周波（６０MHz）電力密度
０．１〜１．０W/cm2で形成することができる。また、
ＳｉＨ4、Ｎ2Ｏ、Ｈ2から作製される酸化窒化水素化シ
リコン膜を適用しても良い。窒化シリコン膜も同様にプ
ラズマＣＶＤ法でＳｉＨ4、ＮＨ3から作製することが可
能である。
電極およびゲート絶縁膜上から保護絶縁膜１４６を形成
する。保護絶縁膜は酸化シリコン膜、酸化窒化シリコン
膜、窒化シリコン膜、またはこれらを組み合わせた積層
膜で形成すれば良い。いずれにしても保護絶縁膜１４６
は無機絶縁物材料から形成する。保護絶縁膜１４６の膜
厚は１００〜２００ｎｍとする。ここで、酸化シリコン
膜を用いる場合には、プラズマＣＶＤ法で、ＴＥＯＳ
（Tetraethyl Orthosilicate）とＯ2とを混合し、反応
圧力４０Pa、基板温度３００〜４００℃とし、高周波
（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電
させて形成する。酸化窒化シリコン膜を用いる場合に
は、プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3から作
製される酸化窒化シリコン膜、またはＳｉＨ4、Ｎ2Ｏか
ら作製される酸化窒化シリコン膜で形成すれば良い。こ
の場合の作製条件は反応圧力２０〜２００Pa、基板温度
３００〜４００℃とし、高周波（６０MHz）電力密度
０．１〜１．０W/cm2で形成することができる。また、
ＳｉＨ4、Ｎ2Ｏ、Ｈ2から作製される酸化窒化水素化シ
リコン膜を適用しても良い。窒化シリコン膜も同様にプ
ラズマＣＶＤ法でＳｉＨ4、ＮＨ3から作製することが可
能である。
【００６３】その後、それぞれの濃度で添加されたｎ型
またはｐ型を付与する不純物元素を活性化する工程を行
う。この工程はファーネスアニール炉を用いる熱アニー
ル法で行うこともできるが、実施形態７で説明したレー
ザー光を用いた熱処理方法で活性化させても良い。この
場合の熱処理条件は前述のものと同様なものとする。一
方、熱アニール法で行う場合には酸素濃度が１ｐｐｍ以
下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４０
０〜７００℃、代表的には５００〜６００℃で行うもの
であり、本実施例では５５０℃で４時間の熱処理を行っ
た。また、基板１０１に耐熱温度が低いプラスチック基
板を用いる場合には、本発明のレーザー光を用いた熱処
理方法を適用することが好ましい（図５（Ｂ））。
またはｐ型を付与する不純物元素を活性化する工程を行
う。この工程はファーネスアニール炉を用いる熱アニー
ル法で行うこともできるが、実施形態７で説明したレー
ザー光を用いた熱処理方法で活性化させても良い。この
場合の熱処理条件は前述のものと同様なものとする。一
方、熱アニール法で行う場合には酸素濃度が１ｐｐｍ以
下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４０
０〜７００℃、代表的には５００〜６００℃で行うもの
であり、本実施例では５５０℃で４時間の熱処理を行っ
た。また、基板１０１に耐熱温度が低いプラスチック基
板を用いる場合には、本発明のレーザー光を用いた熱処
理方法を適用することが好ましい（図５（Ｂ））。
【００６４】熱処理を行った後、さらに、３〜１００％
の水素を含む雰囲気中で、３００〜４５０℃で１〜１２
時間の熱処理を行い、島状半導体膜を水素化する工程を
行った。この工程は熱的に励起された水素により島状半
導体膜にある１０16〜１０18/cm3のダングリングボンド
を終端する工程である。水素化の他の手段として、プラ
ズマ水素化（プラズマにより励起された水素を用いる）
を行っても良い。
の水素を含む雰囲気中で、３００〜４５０℃で１〜１２
時間の熱処理を行い、島状半導体膜を水素化する工程を
行った。この工程は熱的に励起された水素により島状半
導体膜にある１０16〜１０18/cm3のダングリングボンド
を終端する工程である。水素化の他の手段として、プラ
ズマ水素化（プラズマにより励起された水素を用いる）
を行っても良い。
【００６５】そして、有機絶縁物材料からなる層間絶縁
膜１４７を１．０〜２．０μｍの平均膜厚で形成する。
有機樹脂材料としては、ポリイミド、アクリル、ポリア
ミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテ
ン）等を使用することができる。例えば、基板に塗布
後、熱重合するタイプのポリイミドを用いる場合には、
クリーンオーブンで３００℃で焼成して形成する。ま
た、アクリルを用いる場合には、２液性のものを用い、
主材と硬化剤を混合した後、スピナーを用いて基板全面
に塗布した後、ホットプレートで８０℃で６０秒の予備
加熱を行い、さらにクリーンオーブンで２５０℃で６０
分焼成して形成することができる。
膜１４７を１．０〜２．０μｍの平均膜厚で形成する。
有機樹脂材料としては、ポリイミド、アクリル、ポリア
ミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテ
ン）等を使用することができる。例えば、基板に塗布
後、熱重合するタイプのポリイミドを用いる場合には、
クリーンオーブンで３００℃で焼成して形成する。ま
た、アクリルを用いる場合には、２液性のものを用い、
主材と硬化剤を混合した後、スピナーを用いて基板全面
に塗布した後、ホットプレートで８０℃で６０秒の予備
加熱を行い、さらにクリーンオーブンで２５０℃で６０
分焼成して形成することができる。
【００６６】このように、層間絶縁膜を有機絶縁物材料
で形成することにより、表面を良好に平坦化させること
ができる。また、有機樹脂材料は一般に誘電率が低いの
で、寄生容量を低減するできる。しかし、吸湿性があり
保護膜としては適さないので、本実施例のように、保護
絶縁膜１４６として形成した酸化シリコン膜、酸化窒化
シリコン膜、窒化シリコン膜などと組み合わせて用いる
必要がある。
で形成することにより、表面を良好に平坦化させること
ができる。また、有機樹脂材料は一般に誘電率が低いの
で、寄生容量を低減するできる。しかし、吸湿性があり
保護膜としては適さないので、本実施例のように、保護
絶縁膜１４６として形成した酸化シリコン膜、酸化窒化
シリコン膜、窒化シリコン膜などと組み合わせて用いる
必要がある。
【００６７】その後、所定のパターンのレジストマスク
を形成し、それぞれの島状半導体膜に形成されたソース
領域またはドレイン領域に達するコンタクトホールを形
成する。コンタクトホールの形成はドライエッチング法
により行う。この場合、エッチングガスにＣＦ4、Ｏ2、
Ｈｅの混合ガスを用い有機樹脂材料から成る層間絶縁膜
をまずエッチングし、その後、続いてエッチングガスを
ＣＦ4、Ｏ2として保護絶縁膜１４６をエッチングする。
さらに、島状半導体膜との選択比を高めるために、エッ
チングガスをＣＨＦ3に切り替えてゲート絶縁膜をエッ
チングすることにより、良好にコンタクトホールを形成
することができる。
を形成し、それぞれの島状半導体膜に形成されたソース
領域またはドレイン領域に達するコンタクトホールを形
成する。コンタクトホールの形成はドライエッチング法
により行う。この場合、エッチングガスにＣＦ4、Ｏ2、
Ｈｅの混合ガスを用い有機樹脂材料から成る層間絶縁膜
をまずエッチングし、その後、続いてエッチングガスを
ＣＦ4、Ｏ2として保護絶縁膜１４６をエッチングする。
さらに、島状半導体膜との選択比を高めるために、エッ
チングガスをＣＨＦ3に切り替えてゲート絶縁膜をエッ
チングすることにより、良好にコンタクトホールを形成
することができる。
【００６８】そして、導電性の金属膜をスパッタ法や真
空蒸着法で形成し、レジストマスクパターンを形成し、
エッチングによってソース配線１４８〜１５２とドレイ
ン配線１５３〜１５７を形成する。ここで、ドレイン配
線１５７は画素電極として機能するものである。図示し
ていないが、本実施例ではこの電極を、Ｔｉ膜を５０〜
１５０nmの厚さで形成し、島状半導体膜のソースまたは
ドレイン領域を形成する半導体膜とコンタクトを形成
し、そのＴｉ膜上に重ねてアルミニウム（Ａｌ）を３０
０〜４００nmの厚さで形成して配線とする。
空蒸着法で形成し、レジストマスクパターンを形成し、
エッチングによってソース配線１４８〜１５２とドレイ
ン配線１５３〜１５７を形成する。ここで、ドレイン配
線１５７は画素電極として機能するものである。図示し
ていないが、本実施例ではこの電極を、Ｔｉ膜を５０〜
１５０nmの厚さで形成し、島状半導体膜のソースまたは
ドレイン領域を形成する半導体膜とコンタクトを形成
し、そのＴｉ膜上に重ねてアルミニウム（Ａｌ）を３０
０〜４００nmの厚さで形成して配線とする。
【００６９】この状態で水素化処理を行うとＴＦＴの特
性向上に対して好ましい結果が得られる。例えば、３〜
１００％の水素を含む雰囲気中で、３００〜４５０℃で
１〜１２時間の熱処理を行うと良く、あるいはプラズマ
水素化法を用いても同様の効果が得られる。また、この
ような熱処理により保護絶縁膜１４６や、下地膜１０２
にに存在する水素を島状半導体膜１０４〜１０８に拡散
させ水素化をすることもできる。いずれにしても、島状
半導体膜１０４〜１０８中の欠陥密度を１０16/cm3以下
とすることが望ましく、そのために水素を０．０１〜
０．１atomic％程度付与すれば良い（図５（Ｃ））。
性向上に対して好ましい結果が得られる。例えば、３〜
１００％の水素を含む雰囲気中で、３００〜４５０℃で
１〜１２時間の熱処理を行うと良く、あるいはプラズマ
水素化法を用いても同様の効果が得られる。また、この
ような熱処理により保護絶縁膜１４６や、下地膜１０２
にに存在する水素を島状半導体膜１０４〜１０８に拡散
させ水素化をすることもできる。いずれにしても、島状
半導体膜１０４〜１０８中の欠陥密度を１０16/cm3以下
とすることが望ましく、そのために水素を０．０１〜
０．１atomic％程度付与すれば良い（図５（Ｃ））。
【００７０】こうして同一の基板上に、駆動回路のＴＦ
Ｔと画素部の画素ＴＦＴとを有した基板を完成させるこ
とができる。駆動回路には第１のｐチャネル型ＴＦＴ２
００、第１のｎチャネル型ＴＦＴ２０１、第２のｐチャ
ネル型ＴＦＴ２０２、第２のｎチャネル型ＴＦＴ２０
３、画素部には画素ＴＦＴ２０４、保持容量２０５が形
成されている。本明細書では便宜上このような基板をア
クティブマトリクス基板と呼ぶ。
Ｔと画素部の画素ＴＦＴとを有した基板を完成させるこ
とができる。駆動回路には第１のｐチャネル型ＴＦＴ２
００、第１のｎチャネル型ＴＦＴ２０１、第２のｐチャ
ネル型ＴＦＴ２０２、第２のｎチャネル型ＴＦＴ２０
３、画素部には画素ＴＦＴ２０４、保持容量２０５が形
成されている。本明細書では便宜上このような基板をア
クティブマトリクス基板と呼ぶ。
【００７１】駆動回路の第１のｐチャネル型ＴＦＴ２０
０には、島状半導体膜１０４にチャネル形成領域２０
６、高濃度ｐ型不純物領域から成るソース領域２０７
ａ、２０７ｂ、ドレイン領域２０８ａ，２０８ｂを有し
たシングルドレインの構造を有している。第１のｎチャ
ネル型ＴＦＴ２０１には、島状半導体膜１０５にチャネ
ル形成領域２０９、ゲート電極１１９と重なるＬＤＤ領
域２１０、ソース領域２１２、ドレイン領域２１１を有
している。このＬＤＤ領域において、ゲート電極１１９
と重なるＬＤＤ領域をＬovとするとそのチャネル長方向
の長さは０．５〜３．０μｍ、好ましくは１．０〜２．
０μｍとした。ｎチャネル型ＴＦＴにおけるＬＤＤ領域
の長さをこのようにすることにより、ドレイン領域近傍
に発生する高電界を緩和して、ホットキャリアの発生を
防ぎ、ＴＦＴの劣化を防止することができる。駆動回路
の第２のｐチャネル型ＴＦＴ２０２は同様に、島状半導
体膜１０６にチャネル形成領域２１３、高濃度ｐ型不純
物領域から成るソース領域２１４ａ、２１４ｂ、ドレイ
ン領域２１５ａ，２１５ｂを有したシングルドレインの
構造を有している。第２のｎチャネル型ＴＦＴ２０３に
は、島状半導体膜１０７にチャネル形成領域２１６、ゲ
ート電極１２１と一部が重なるＬＤＤ領域２１７、２１
８、ソース領域２２０、ドレイン領域２１９が形成され
ている。このＴＦＴのゲート電極と重なるＬovの長さも
０．５〜３．０μｍ、好ましくは１．０〜２．０μｍと
した。また、ゲート電極と重ならないＬＤＤ領域をＬof
fとして、このチャネル長方向の長さは０．５〜４．０
μｍ、好ましくは１．０〜２．０μｍとした。画素ＴＦ
Ｔ２０４には、島状半導体膜１０８にチャネル形成領域
２２１、２２２、ＬＤＤ領域２２３〜２２５、ソースま
たはドレイン領域２２６〜２２８を有している。ＬＤＤ
領域（Ｌoff）のチャネル長方向の長さは０．５〜４．
０μｍ、好ましくは１．５〜２．５μｍである。さら
に、容量配線１２３と、ゲート絶縁膜と同じ材料から成
る絶縁膜と、画素ＴＦＴ２０４のドレイン領域２２８に
接続する半導体膜２２９とから保持容量２０５が形成さ
れている。図５（Ｃ）では画素ＴＦＴ２０４をダブルゲ
ート構造としたが、シングルゲート構造でも良いし、複
数のゲート電極を設けたマルチゲート構造としても差し
支えない。
０には、島状半導体膜１０４にチャネル形成領域２０
６、高濃度ｐ型不純物領域から成るソース領域２０７
ａ、２０７ｂ、ドレイン領域２０８ａ，２０８ｂを有し
たシングルドレインの構造を有している。第１のｎチャ
ネル型ＴＦＴ２０１には、島状半導体膜１０５にチャネ
ル形成領域２０９、ゲート電極１１９と重なるＬＤＤ領
域２１０、ソース領域２１２、ドレイン領域２１１を有
している。このＬＤＤ領域において、ゲート電極１１９
と重なるＬＤＤ領域をＬovとするとそのチャネル長方向
の長さは０．５〜３．０μｍ、好ましくは１．０〜２．
０μｍとした。ｎチャネル型ＴＦＴにおけるＬＤＤ領域
の長さをこのようにすることにより、ドレイン領域近傍
に発生する高電界を緩和して、ホットキャリアの発生を
防ぎ、ＴＦＴの劣化を防止することができる。駆動回路
の第２のｐチャネル型ＴＦＴ２０２は同様に、島状半導
体膜１０６にチャネル形成領域２１３、高濃度ｐ型不純
物領域から成るソース領域２１４ａ、２１４ｂ、ドレイ
ン領域２１５ａ，２１５ｂを有したシングルドレインの
構造を有している。第２のｎチャネル型ＴＦＴ２０３に
は、島状半導体膜１０７にチャネル形成領域２１６、ゲ
ート電極１２１と一部が重なるＬＤＤ領域２１７、２１
８、ソース領域２２０、ドレイン領域２１９が形成され
ている。このＴＦＴのゲート電極と重なるＬovの長さも
０．５〜３．０μｍ、好ましくは１．０〜２．０μｍと
した。また、ゲート電極と重ならないＬＤＤ領域をＬof
fとして、このチャネル長方向の長さは０．５〜４．０
μｍ、好ましくは１．０〜２．０μｍとした。画素ＴＦ
Ｔ２０４には、島状半導体膜１０８にチャネル形成領域
２２１、２２２、ＬＤＤ領域２２３〜２２５、ソースま
たはドレイン領域２２６〜２２８を有している。ＬＤＤ
領域（Ｌoff）のチャネル長方向の長さは０．５〜４．
０μｍ、好ましくは１．５〜２．５μｍである。さら
に、容量配線１２３と、ゲート絶縁膜と同じ材料から成
る絶縁膜と、画素ＴＦＴ２０４のドレイン領域２２８に
接続する半導体膜２２９とから保持容量２０５が形成さ
れている。図５（Ｃ）では画素ＴＦＴ２０４をダブルゲ
ート構造としたが、シングルゲート構造でも良いし、複
数のゲート電極を設けたマルチゲート構造としても差し
支えない。
【００７２】図１５は画素部のほぼ一画素分を示す上面
図である。図中に示すＡ−Ａ'断面が図５（Ｃ）に示す
画素部の断面図に対応している。画素ＴＦＴ２０４のゲ
ート電極１２２は、図示されていないゲート絶縁膜を介
してその下の島状半導体膜１０８と交差している。ま
た、ゲート電極１２２はＡｌやＣｕなどの材料を用いて
形成される低抵抗導電性材料から成るゲート配線９００
と島状半導体膜１０８の外側でコンタクトホールを介さ
ず接触している。図示はしていないが、島状半導体膜１
０８には、ソース領域、ドレイン領域、ＬＤＤ領域が形
成されている。また、２５６はソース配線１５２とソー
ス領域２２６とのコンタクト部、２５７はドレイン配線
１５７とドレイン領域２２８とのコンタクト部である。
保持容量２０５は、画素ＴＦＴ２０４のドレイン領域２
２８から延在する半導体膜２２９とゲート絶縁膜を介し
て容量配線１２３が重なる領域で形成されている。この
構成におて半導体膜２２９には価電子制御を目的とした
不純物元素は添加されていない。
図である。図中に示すＡ−Ａ'断面が図５（Ｃ）に示す
画素部の断面図に対応している。画素ＴＦＴ２０４のゲ
ート電極１２２は、図示されていないゲート絶縁膜を介
してその下の島状半導体膜１０８と交差している。ま
た、ゲート電極１２２はＡｌやＣｕなどの材料を用いて
形成される低抵抗導電性材料から成るゲート配線９００
と島状半導体膜１０８の外側でコンタクトホールを介さ
ず接触している。図示はしていないが、島状半導体膜１
０８には、ソース領域、ドレイン領域、ＬＤＤ領域が形
成されている。また、２５６はソース配線１５２とソー
ス領域２２６とのコンタクト部、２５７はドレイン配線
１５７とドレイン領域２２８とのコンタクト部である。
保持容量２０５は、画素ＴＦＴ２０４のドレイン領域２
２８から延在する半導体膜２２９とゲート絶縁膜を介し
て容量配線１２３が重なる領域で形成されている。この
構成におて半導体膜２２９には価電子制御を目的とした
不純物元素は添加されていない。
【００７３】以上の様な構成は、画素ＴＦＴおよび駆動
回路が要求する仕様に応じて各回路を構成するＴＦＴの
構造を最適化し、半導体装置の動作性能と信頼性を向上
させることを可能としている。さらにゲート電極を耐熱
性を有する導電性材料で形成することによりＬＤＤ領域
やソース領域およびドレイン領域の活性化を容易として
いる。このようなＴＦＴを設けたアクティブマトリクス
基板を作製するために、本発明の結晶化法を用いて＜１
１０＞の配向性が高い結晶質シリコン膜を用いてＴＦＴ
を作製することにより、電界効果移動度などの電気的特
性を向上させることができる。また、個々のＴＦＴの特
性のバラツキを小さくすることができる。このようなア
クティブマトリクス基板を用いて液晶表示装置やＥＬ表
示装置を作製することができる。
回路が要求する仕様に応じて各回路を構成するＴＦＴの
構造を最適化し、半導体装置の動作性能と信頼性を向上
させることを可能としている。さらにゲート電極を耐熱
性を有する導電性材料で形成することによりＬＤＤ領域
やソース領域およびドレイン領域の活性化を容易として
いる。このようなＴＦＴを設けたアクティブマトリクス
基板を作製するために、本発明の結晶化法を用いて＜１
１０＞の配向性が高い結晶質シリコン膜を用いてＴＦＴ
を作製することにより、電界効果移動度などの電気的特
性を向上させることができる。また、個々のＴＦＴの特
性のバラツキを小さくすることができる。このようなア
クティブマトリクス基板を用いて液晶表示装置やＥＬ表
示装置を作製することができる。
【００７４】[実施例２]実施例１ではＴＦＴのゲート電
極の材料にＷやＴａなどの耐熱性導電性材料を用いる例
を示した。このような材料を用いる理由は、ゲート電極
形成後に価電子制御を目的として半導体膜に添加した不
純物元素を４００〜７００℃の熱アニールによって活性
化させること、エレクトロマイグレーションの防止、耐
腐蝕性の向上など複数の要因に起因している。しかしな
がら、このような耐熱性導電性材料は面積抵抗で１０Ω
程度あり、画面サイズが４インチクラスかそれ以上の液
晶表示装置やＥＬ表示装置には適していない。ゲート電
極に接続するゲート配線を同じ材料で形成すると、基板
面上における引回し長さが必然的に大きくなり、配線抵
抗の影響による遅延時間を無視することができなくなる
ためである。
極の材料にＷやＴａなどの耐熱性導電性材料を用いる例
を示した。このような材料を用いる理由は、ゲート電極
形成後に価電子制御を目的として半導体膜に添加した不
純物元素を４００〜７００℃の熱アニールによって活性
化させること、エレクトロマイグレーションの防止、耐
腐蝕性の向上など複数の要因に起因している。しかしな
がら、このような耐熱性導電性材料は面積抵抗で１０Ω
程度あり、画面サイズが４インチクラスかそれ以上の液
晶表示装置やＥＬ表示装置には適していない。ゲート電
極に接続するゲート配線を同じ材料で形成すると、基板
面上における引回し長さが必然的に大きくなり、配線抵
抗の影響による遅延時間を無視することができなくなる
ためである。
【００７５】例えば、画素密度がＶＧＡの場合、４８０
本のゲート配線と６４０本のソース配線が形成され、Ｘ
ＧＡの場合には７６８本のゲート配線と１０２４本のソ
ース配線が形成される。表示領域の画面サイズは、１３
インチクラスの場合対角線の長さは３４０ｍｍとなり、
１８インチクラスの場合には４６０ｍｍとなる。本実施
例ではこのような液晶表示装置を実現する手段として、
ゲート配線をＡｌや銅（Ｃｕ）などの低抵抗導電性材料
で形成する方法について図６を用いて説明する。
本のゲート配線と６４０本のソース配線が形成され、Ｘ
ＧＡの場合には７６８本のゲート配線と１０２４本のソ
ース配線が形成される。表示領域の画面サイズは、１３
インチクラスの場合対角線の長さは３４０ｍｍとなり、
１８インチクラスの場合には４６０ｍｍとなる。本実施
例ではこのような液晶表示装置を実現する手段として、
ゲート配線をＡｌや銅（Ｃｕ）などの低抵抗導電性材料
で形成する方法について図６を用いて説明する。
【００７６】まず、実施例１と同様にして図３（Ａ）〜
図４（Ｄ）に示す工程を行う。そして、価電子制御を目
的としてそれぞれの島状半導体膜に添加された不純物元
素を活性化する処理を行う。この活性化の処理は実施形
態７で示すレーザー光を用いた熱処理方法を用いること
が最も好ましい。さらに、３〜１００％の水素を含む雰
囲気中で、３００〜４５０℃で１〜１２時間の熱処理を
行い、島状半導体膜を水素化する処理を行う。この工程
は熱的に励起された水素により半導体膜のダングリング
ボンドを終端する工程である。水素化の他の手段とし
て、プラズマ水素化（プラズマにより励起された水素を
用いる）を行っても良い（図６（Ａ））。
図４（Ｄ）に示す工程を行う。そして、価電子制御を目
的としてそれぞれの島状半導体膜に添加された不純物元
素を活性化する処理を行う。この活性化の処理は実施形
態７で示すレーザー光を用いた熱処理方法を用いること
が最も好ましい。さらに、３〜１００％の水素を含む雰
囲気中で、３００〜４５０℃で１〜１２時間の熱処理を
行い、島状半導体膜を水素化する処理を行う。この工程
は熱的に励起された水素により半導体膜のダングリング
ボンドを終端する工程である。水素化の他の手段とし
て、プラズマ水素化（プラズマにより励起された水素を
用いる）を行っても良い（図６（Ａ））。
【００７７】活性化および水素化の処理が終了したら、
ゲート配線を低抵抗導電性材料で形成する。この低抵抗
導電性層はＡｌやＣｕを主成分とする導電膜で形成す
る。例えば、Ｔｉを０．１〜２重量％含むＡｌ膜を導電
膜として全面に形成する（図示せず）。導電膜は２００
〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）とすれ
ば良い。そして、フォトマスクを用いて所定のレジスト
パターンを形成し、エッチング処理して、ゲート配線１
６３、１６４と容量配線１６５を形成する。エッチング
処理はリン酸系のエッチング溶液によるウエットエッチ
ングで導電膜を除去することにより、下地との選択加工
性を保ってゲート配線を形成することができる。そして
保護絶縁膜１４６を形成する（図６（Ｂ））。
ゲート配線を低抵抗導電性材料で形成する。この低抵抗
導電性層はＡｌやＣｕを主成分とする導電膜で形成す
る。例えば、Ｔｉを０．１〜２重量％含むＡｌ膜を導電
膜として全面に形成する（図示せず）。導電膜は２００
〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）とすれ
ば良い。そして、フォトマスクを用いて所定のレジスト
パターンを形成し、エッチング処理して、ゲート配線１
６３、１６４と容量配線１６５を形成する。エッチング
処理はリン酸系のエッチング溶液によるウエットエッチ
ングで導電膜を除去することにより、下地との選択加工
性を保ってゲート配線を形成することができる。そして
保護絶縁膜１４６を形成する（図６（Ｂ））。
【００７８】その後、実施例１と同様にして有機絶縁物
材料から成る層間絶縁膜１４７、ソース配線１４８〜１
５１、１６７、ドレイン配線１５３〜１５６、１６８を
形成してアクティブマトリクス基板を完成させることが
できる。図７（Ａ）、（Ｂ）はこの状態の上面図を示
し、図７（Ａ）のＢ−Ｂ'断面および図７（Ｂ）のＣ−
Ｃ'断面は図６（Ｃ）のＡ−Ａ'およびＣ−Ｃ'に対応し
ている。図７（Ａ）、（Ｂ）ではゲート絶縁膜、保護絶
縁膜、層間絶縁膜を省略して示しているが、島状半導体
膜１０４、１０５、１０８の図示されていないソースお
よびドレイン領域にソース配線１４８、１４９、１６７
とドレイン配線１５３、１５４、１６８がコンタクトホ
ールを介して接続している。また、図７（Ａ）のＤ−
Ｄ'断面および図７（Ｂ）のＥ−Ｅ'断面を図８（Ａ）と
（Ｂ）にそれぞれ示す。ゲート配線１６３はゲート電極
１１８、１１９と、またゲート配線１６４はゲート電極
１２２と島状半導体膜１０４、１０５、１０８の外側で
重なるように形成され、ゲート電極とゲート配線が接触
して電気的に導通している。このようにゲート配線低抵
抗導電性材料で形成することにより、配線抵抗を十分低
減できる。従って、画素部（画面サイズ）が４インチク
ラス以上の液晶表示装置やＥＬ表示装置に適用すること
ができる。
材料から成る層間絶縁膜１４７、ソース配線１４８〜１
５１、１６７、ドレイン配線１５３〜１５６、１６８を
形成してアクティブマトリクス基板を完成させることが
できる。図７（Ａ）、（Ｂ）はこの状態の上面図を示
し、図７（Ａ）のＢ−Ｂ'断面および図７（Ｂ）のＣ−
Ｃ'断面は図６（Ｃ）のＡ−Ａ'およびＣ−Ｃ'に対応し
ている。図７（Ａ）、（Ｂ）ではゲート絶縁膜、保護絶
縁膜、層間絶縁膜を省略して示しているが、島状半導体
膜１０４、１０５、１０８の図示されていないソースお
よびドレイン領域にソース配線１４８、１４９、１６７
とドレイン配線１５３、１５４、１６８がコンタクトホ
ールを介して接続している。また、図７（Ａ）のＤ−
Ｄ'断面および図７（Ｂ）のＥ−Ｅ'断面を図８（Ａ）と
（Ｂ）にそれぞれ示す。ゲート配線１６３はゲート電極
１１８、１１９と、またゲート配線１６４はゲート電極
１２２と島状半導体膜１０４、１０５、１０８の外側で
重なるように形成され、ゲート電極とゲート配線が接触
して電気的に導通している。このようにゲート配線低抵
抗導電性材料で形成することにより、配線抵抗を十分低
減できる。従って、画素部（画面サイズ）が４インチク
ラス以上の液晶表示装置やＥＬ表示装置に適用すること
ができる。
【００７９】[実施例３]実施例１で作製したアクティブ
マトリクス基板はそのまま反射型の液晶表示装置に適用
することができる。一方、透過型の液晶表示装置とする
場合には画素部の各画素に設ける画素電極を透明電極で
形成すれば良い。本実施例では透過型の液晶表示装置に
対応するアクティブマトリクス基板の作製方法について
図１０を用いて説明する。
マトリクス基板はそのまま反射型の液晶表示装置に適用
することができる。一方、透過型の液晶表示装置とする
場合には画素部の各画素に設ける画素電極を透明電極で
形成すれば良い。本実施例では透過型の液晶表示装置に
対応するアクティブマトリクス基板の作製方法について
図１０を用いて説明する。
【００８０】アクティブマトリクス基板は実施例１と同
様に作製する。図１０（Ａ）では、ソース配線とドレイ
ン配線は導電性の金属膜をスパッタ法や真空蒸着法で形
成する。これは、Ｔｉ膜を５０〜１５０nmの厚さで形成
し、島状半導体膜のソースまたはドレイン領域を形成す
る半導体膜とコンタクトを形成し、そのＴｉ膜上に重ね
てアルミニウム（Ａｌ）を３００〜４００nmの厚さで形
成し、さらにＴｉ膜または窒化チタン（ＴｉＮ）膜を１
００〜２００nmの厚さで形成して３層構造とした。その
後、透明導電膜を全面に形成し、フォトマスクを用いた
パターニング処理およびエッチング処理により画素電極
１７１を形成する。画素電極１７１は、層間絶縁膜１４
７上に形成され、画素ＴＦＴのドレイン配線１６９と重
なる部分を設け、接続構造を形成している。
様に作製する。図１０（Ａ）では、ソース配線とドレイ
ン配線は導電性の金属膜をスパッタ法や真空蒸着法で形
成する。これは、Ｔｉ膜を５０〜１５０nmの厚さで形成
し、島状半導体膜のソースまたはドレイン領域を形成す
る半導体膜とコンタクトを形成し、そのＴｉ膜上に重ね
てアルミニウム（Ａｌ）を３００〜４００nmの厚さで形
成し、さらにＴｉ膜または窒化チタン（ＴｉＮ）膜を１
００〜２００nmの厚さで形成して３層構造とした。その
後、透明導電膜を全面に形成し、フォトマスクを用いた
パターニング処理およびエッチング処理により画素電極
１７１を形成する。画素電極１７１は、層間絶縁膜１４
７上に形成され、画素ＴＦＴのドレイン配線１６９と重
なる部分を設け、接続構造を形成している。
【００８１】図１０（Ｂ）では最初に層間絶縁膜１４７
上に透明導電膜を形成し、パターニング処理およびエッ
チング処理をして画素電極１９３を形成した後、ドレイ
ン配線１６９を画素電極１９３と重なる部分を設けて形
成した例である。ドレイン配線１６９はＴｉ膜を５０〜
１５０nmの厚さで形成し、島状半導体膜のソースまたは
ドレイン領域を形成する半導体膜とコンタクトを形成
し、そのＴｉ膜上に重ねてアルミニウム（Ａｌ）を３０
０〜４００nmの厚さで形成して設ける。この構成にする
と、画素電極１７１はドレイン配線１６９を形成するＴ
ｉ膜のみと接触することになる。その結果、透明導電膜
材料とＡｌとが反応するのを防止できる。
上に透明導電膜を形成し、パターニング処理およびエッ
チング処理をして画素電極１９３を形成した後、ドレイ
ン配線１６９を画素電極１９３と重なる部分を設けて形
成した例である。ドレイン配線１６９はＴｉ膜を５０〜
１５０nmの厚さで形成し、島状半導体膜のソースまたは
ドレイン領域を形成する半導体膜とコンタクトを形成
し、そのＴｉ膜上に重ねてアルミニウム（Ａｌ）を３０
０〜４００nmの厚さで形成して設ける。この構成にする
と、画素電極１７１はドレイン配線１６９を形成するＴ
ｉ膜のみと接触することになる。その結果、透明導電膜
材料とＡｌとが反応するのを防止できる。
【００８２】透明導電膜の材料は、酸化インジウム（Ｉ
ｎ2Ｏ3）や酸化インジウム酸化スズ合金（Ｉｎ2Ｏ3―Ｓ
ｎＯ2；ＩＴＯ）などをスパッタ法や真空蒸着法などを
用いて形成して用いることができる。このような材料の
エッチング処理は塩酸系の溶液により行う。しかし、特
にＩＴＯのエッチングは残渣が発生しやすいので、エッ
チング加工性を改善するために酸化インジウム酸化亜鉛
合金（Ｉｎ2Ｏ3―ＺｎＯ）を用いても良い。酸化インジ
ウム酸化亜鉛合金は表面平滑性に優れ、ＩＴＯに対して
熱安定性にも優れているので、ドレイン配線１６９の端
面で接触するＡｌとの腐蝕反応を防止できる。同様に、
酸化亜鉛（ＺｎＯ）も適した材料であり、さらに可視光
の透過率や導電率を高めるためにガリウム（Ｇａ）を添
加した酸化亜鉛（ＺｎＯ：Ｇａ）などを用いることがで
きる。
ｎ2Ｏ3）や酸化インジウム酸化スズ合金（Ｉｎ2Ｏ3―Ｓ
ｎＯ2；ＩＴＯ）などをスパッタ法や真空蒸着法などを
用いて形成して用いることができる。このような材料の
エッチング処理は塩酸系の溶液により行う。しかし、特
にＩＴＯのエッチングは残渣が発生しやすいので、エッ
チング加工性を改善するために酸化インジウム酸化亜鉛
合金（Ｉｎ2Ｏ3―ＺｎＯ）を用いても良い。酸化インジ
ウム酸化亜鉛合金は表面平滑性に優れ、ＩＴＯに対して
熱安定性にも優れているので、ドレイン配線１６９の端
面で接触するＡｌとの腐蝕反応を防止できる。同様に、
酸化亜鉛（ＺｎＯ）も適した材料であり、さらに可視光
の透過率や導電率を高めるためにガリウム（Ｇａ）を添
加した酸化亜鉛（ＺｎＯ：Ｇａ）などを用いることがで
きる。
【００８３】このようにして、透過型の液晶表示装置に
対応したアクティブマトリクス基板を完成させることが
できる。本実施例では、実施例１と同様な工程として説
明したが、このような構成は実施例２や実施例３で示す
アクティブマトリクス基板に適用することができる。
対応したアクティブマトリクス基板を完成させることが
できる。本実施例では、実施例１と同様な工程として説
明したが、このような構成は実施例２や実施例３で示す
アクティブマトリクス基板に適用することができる。
【００８４】[実施例４]実施形態１または実施形態３で
示したように非晶質半導体膜の結晶化を助長する触媒元
素を用いて結晶質半導体膜を得る方法は、電界効果移動
度が高いＴＦＴを作製する目的に対し有効である。しか
しこの場合、結晶質半導体膜中には微量（１×１０17〜
１×１０19atoms/cm3程度）の触媒元素が残留してしま
う。勿論、そのような状態でもＴＦＴを完成させること
が可能であるが、オフ電流を下げる為に残留する触媒元
素を少なくともチャネル形成領域から除去する方がより
好ましい。この触媒元素を除去する手段の一つに実施形
態２で示したようにリン（Ｐ）によるゲッタリング作用
を利用する手段がある。
示したように非晶質半導体膜の結晶化を助長する触媒元
素を用いて結晶質半導体膜を得る方法は、電界効果移動
度が高いＴＦＴを作製する目的に対し有効である。しか
しこの場合、結晶質半導体膜中には微量（１×１０17〜
１×１０19atoms/cm3程度）の触媒元素が残留してしま
う。勿論、そのような状態でもＴＦＴを完成させること
が可能であるが、オフ電流を下げる為に残留する触媒元
素を少なくともチャネル形成領域から除去する方がより
好ましい。この触媒元素を除去する手段の一つに実施形
態２で示したようにリン（Ｐ）によるゲッタリング作用
を利用する手段がある。
【００８５】リン（Ｐ）によるゲッタリング処理は、図
５（Ｂ）で説明した活性化工程で同時に行うことができ
る。この様子を図９で説明する。ゲッタリングに必要な
リン（Ｐ）の濃度は高濃度ｎ型不純物領域の不純物濃度
と同程度でよく、活性化工程の熱アニールにより、ｎチ
ャネル型ＴＦＴおよびｐチャネル型ＴＦＴのチャネル形
成領域から触媒元素をその濃度でリン（Ｐ）を含有する
不純物領域へ偏析させることができる（図９で示す矢印
の方向）。その結果その不純物領域には１×１０17〜１
×１０19atoms/cm3程度の触媒元素が偏析した。このよ
うにして作製したＴＦＴはオフ電流値が下がり、結晶性
が良いことから高い電界効果移動度が得られ、良好な特
性を達成することができる。
５（Ｂ）で説明した活性化工程で同時に行うことができ
る。この様子を図９で説明する。ゲッタリングに必要な
リン（Ｐ）の濃度は高濃度ｎ型不純物領域の不純物濃度
と同程度でよく、活性化工程の熱アニールにより、ｎチ
ャネル型ＴＦＴおよびｐチャネル型ＴＦＴのチャネル形
成領域から触媒元素をその濃度でリン（Ｐ）を含有する
不純物領域へ偏析させることができる（図９で示す矢印
の方向）。その結果その不純物領域には１×１０17〜１
×１０19atoms/cm3程度の触媒元素が偏析した。このよ
うにして作製したＴＦＴはオフ電流値が下がり、結晶性
が良いことから高い電界効果移動度が得られ、良好な特
性を達成することができる。
【００８６】[実施例５]本実施例では実施例１で作製し
たアクティブマトリクス基板から、アクティブマトリク
ス型液晶表示装置を作製する工程を説明する。まず、図
１１（Ａ）に示すように、図５（Ｃ）の状態のアクティ
ブマトリクス基板に柱状スペーサから成るスペーサを形
成する。スペーサは数μｍの粒子を散布して設ける方法
でも良いが、ここでは基板全面に樹脂膜を形成した後こ
れをパターニングして形成する方法を採用する。このよ
うなスペーサの材料に限定はないが、例えば、ＪＳＲ社
製のＮＮ７００を用い、スピナーで塗布した後、露光と
現像処理によって所定のパターンに形成する。さらにク
リーンオーブンなどで１５０〜２００℃で加熱して硬化
させる。このようにして作製されるスペーサは露光と現
像処理の条件によって形状を異ならせることができる
が、好ましくは、柱状スペーサ１７３の形状は柱状で頂
部が平坦な形状となるようにすると、対向側の基板を合
わせたときに液晶表示パネルとしての機械的な強度を確
保することができる。形状は円錐状、角錐状など特別の
限定はないが、例えば円錐状としたときに具体的には、
その高さを１．２〜５μｍとし、平均半径を５〜７μ
ｍ、平均半径と底部の半径との比を１対１．５程度とす
る。このとき断面から見たテーパー角は±１５°以下と
すると良い。
たアクティブマトリクス基板から、アクティブマトリク
ス型液晶表示装置を作製する工程を説明する。まず、図
１１（Ａ）に示すように、図５（Ｃ）の状態のアクティ
ブマトリクス基板に柱状スペーサから成るスペーサを形
成する。スペーサは数μｍの粒子を散布して設ける方法
でも良いが、ここでは基板全面に樹脂膜を形成した後こ
れをパターニングして形成する方法を採用する。このよ
うなスペーサの材料に限定はないが、例えば、ＪＳＲ社
製のＮＮ７００を用い、スピナーで塗布した後、露光と
現像処理によって所定のパターンに形成する。さらにク
リーンオーブンなどで１５０〜２００℃で加熱して硬化
させる。このようにして作製されるスペーサは露光と現
像処理の条件によって形状を異ならせることができる
が、好ましくは、柱状スペーサ１７３の形状は柱状で頂
部が平坦な形状となるようにすると、対向側の基板を合
わせたときに液晶表示パネルとしての機械的な強度を確
保することができる。形状は円錐状、角錐状など特別の
限定はないが、例えば円錐状としたときに具体的には、
その高さを１．２〜５μｍとし、平均半径を５〜７μ
ｍ、平均半径と底部の半径との比を１対１．５程度とす
る。このとき断面から見たテーパー角は±１５°以下と
すると良い。
【００８７】柱状スペーサの配置は任意に決定すれば良
いが、好ましくは、図１１（Ａ）で示すように、画素部
においてはドレイン配線１６１（画素電極）のコンタク
ト部２３５と重ねてその部分を覆うように柱状スペーサ
１６８を形成すると良い。コンタクト部２３５は平坦性
が損なわれこの部分では液晶がうまく配向しなくなるの
で、このようにしてコンタクト部２３５にスペーサ用の
樹脂を充填する形で柱状スペーサ１６８を形成すること
でディスクリネーションなどを防止することができる。
いが、好ましくは、図１１（Ａ）で示すように、画素部
においてはドレイン配線１６１（画素電極）のコンタク
ト部２３５と重ねてその部分を覆うように柱状スペーサ
１６８を形成すると良い。コンタクト部２３５は平坦性
が損なわれこの部分では液晶がうまく配向しなくなるの
で、このようにしてコンタクト部２３５にスペーサ用の
樹脂を充填する形で柱状スペーサ１６８を形成すること
でディスクリネーションなどを防止することができる。
【００８８】その後、配向膜１７４を形成する。通常液
晶表示素子の配向膜にはポリイミド樹脂を用る。配向膜
を形成した後、ラビング処理を施して液晶分子がある一
定のプレチルト角を持って配向するようにした。画素部
に設けた柱状スペーサ１７３の端部からラビング方向に
対してラビングされない領域が２μｍ以下となるように
した。また、ラビング処理では静電気の発生がしばしば
問題となるが、駆動回路のＴＦＴ上にもスペーサ１７２
を形成しておくと、スペーサとしての本来の役割と、静
電気からＴＦＴを保護する効果を得ることができる。
晶表示素子の配向膜にはポリイミド樹脂を用る。配向膜
を形成した後、ラビング処理を施して液晶分子がある一
定のプレチルト角を持って配向するようにした。画素部
に設けた柱状スペーサ１７３の端部からラビング方向に
対してラビングされない領域が２μｍ以下となるように
した。また、ラビング処理では静電気の発生がしばしば
問題となるが、駆動回路のＴＦＴ上にもスペーサ１７２
を形成しておくと、スペーサとしての本来の役割と、静
電気からＴＦＴを保護する効果を得ることができる。
【００８９】対向側の対向基板１７５には、遮光膜１７
６、透明導電膜１７７および配向膜１７８を形成する。
遮光膜１７６はＴｉ、Ｃｒ、Ａｌなどを１５０〜３００
nmの厚さで形成する。そして、画素部と駆動回路が形成
されたアクティブマトリクス基板と対向基板とをシール
剤１７９で貼り合わせる。シール剤１７９にはフィラー
１８０が混入されていて、このフィラー１８０とスペー
サ１７２、１７３によって均一な間隔を持って２枚の基
板が貼り合わせられる。その後、両基板の間に液晶材料
６０６を注入し、封止剤（図示せず）によって完全に封
止する。液晶材料には公知の液晶材料を用いれば良い。
このようにして図１１（Ｂ）に示すアクティブマトリク
ス型の液晶表示装置が完成する。
６、透明導電膜１７７および配向膜１７８を形成する。
遮光膜１７６はＴｉ、Ｃｒ、Ａｌなどを１５０〜３００
nmの厚さで形成する。そして、画素部と駆動回路が形成
されたアクティブマトリクス基板と対向基板とをシール
剤１７９で貼り合わせる。シール剤１７９にはフィラー
１８０が混入されていて、このフィラー１８０とスペー
サ１７２、１７３によって均一な間隔を持って２枚の基
板が貼り合わせられる。その後、両基板の間に液晶材料
６０６を注入し、封止剤（図示せず）によって完全に封
止する。液晶材料には公知の液晶材料を用いれば良い。
このようにして図１１（Ｂ）に示すアクティブマトリク
ス型の液晶表示装置が完成する。
【００９０】図１１ではスペーサ１７２を駆動回路のＴ
ＦＴ上の全面に形成する例を示したが、図１２に示すよ
うにこのスペーサを複数個に分割してスペーサ１７２ａ
〜１７２ｅとして形成しても良い。駆動回路が形成され
ている部分に設けるスペーサは、このように少なくとも
駆動回路のソース配線およびドレイン配線を覆うように
形成すれば良い。このような構成とすることによって、
駆動回路の各ＴＦＴは、保護絶縁膜１４６と層間絶縁膜
１４７とスペーサ１７２またはスペーサ１７２ａ〜１７
２ｅによって完全に覆われ保護されることになる。
ＦＴ上の全面に形成する例を示したが、図１２に示すよ
うにこのスペーサを複数個に分割してスペーサ１７２ａ
〜１７２ｅとして形成しても良い。駆動回路が形成され
ている部分に設けるスペーサは、このように少なくとも
駆動回路のソース配線およびドレイン配線を覆うように
形成すれば良い。このような構成とすることによって、
駆動回路の各ＴＦＴは、保護絶縁膜１４６と層間絶縁膜
１４７とスペーサ１７２またはスペーサ１７２ａ〜１７
２ｅによって完全に覆われ保護されることになる。
【００９１】図１３はスペーサとシール剤を形成したア
クティブマトリクス基板の上面図を示し、画素部および
駆動回路部とスペーサおよびシール剤の位置関係を示す
上面図である。画素部１８８の周辺に駆動回路として走
査信号駆動回路１８５と画像信号駆動回路１８６が設け
られている。さらに、その他ＣＰＵやメモリなどの信号
処理回路１８７も付加されていても良い。そして、これ
らの駆動回路は接続配線１８３によって外部入出力端子
１８２と接続されている。画素部１８８では走査信号駆
動回路１８５から延在するゲート配線群１８９と画像信
号駆動回路１８６から延在するソース配線群１９０がマ
トリクス状に交差して画素を形成し、各画素にはそれぞ
れ画素ＴＦＴ２０４と保持容量２０５が設けられてい
る。
クティブマトリクス基板の上面図を示し、画素部および
駆動回路部とスペーサおよびシール剤の位置関係を示す
上面図である。画素部１８８の周辺に駆動回路として走
査信号駆動回路１８５と画像信号駆動回路１８６が設け
られている。さらに、その他ＣＰＵやメモリなどの信号
処理回路１８７も付加されていても良い。そして、これ
らの駆動回路は接続配線１８３によって外部入出力端子
１８２と接続されている。画素部１８８では走査信号駆
動回路１８５から延在するゲート配線群１８９と画像信
号駆動回路１８６から延在するソース配線群１９０がマ
トリクス状に交差して画素を形成し、各画素にはそれぞ
れ画素ＴＦＴ２０４と保持容量２０５が設けられてい
る。
【００９２】画素部において設けられる柱状スペーサ１
７３は、すべての画素に対して設けても良いが、マトリ
クス状に配列した画素の数個から数十個おきに設けても
良い。即ち、画素部を構成する画素の全数に対するスペ
ーサの数の割合は２０〜１００％とすると良い。また、
駆動回路部に設けるスペーサ１７２、１７２'、１７
２''はその全面を覆うように設けても良いし、図２２で
示したように各ＴＦＴのソースおよびドレイン配線の位
置にあわせて複数個に分割して設けても良い。シール剤
１７９は、基板１０１上の画素部１８８および走査信号
制御回路１８５、画像信号制御回路１８６、その他の信
号処理回路１８７の外側であって、外部入出力端子１８
２よりも内側に形成する。
７３は、すべての画素に対して設けても良いが、マトリ
クス状に配列した画素の数個から数十個おきに設けても
良い。即ち、画素部を構成する画素の全数に対するスペ
ーサの数の割合は２０〜１００％とすると良い。また、
駆動回路部に設けるスペーサ１７２、１７２'、１７
２''はその全面を覆うように設けても良いし、図２２で
示したように各ＴＦＴのソースおよびドレイン配線の位
置にあわせて複数個に分割して設けても良い。シール剤
１７９は、基板１０１上の画素部１８８および走査信号
制御回路１８５、画像信号制御回路１８６、その他の信
号処理回路１８７の外側であって、外部入出力端子１８
２よりも内側に形成する。
【００９３】このようなアクティブマトリクス型液晶表
示装置の構成を図１４の斜視図を用いて説明する。図１
４においてアクティブマトリクス基板は、ガラス基板１
０１上に形成された、画素部１８８と、走査信号駆動回
路１８５と、画像信号駆動回路１８６とその他の信号処
理回路１８７とで構成される。画素部１８８には画素Ｔ
ＦＴ２０４と保持容量２０５が設けられ、画素部の周辺
に設けられる駆動回路はＣＭＯＳ回路を基本として構成
されている。走査信号駆動回路１８５と、画像信号駆動
回路１８６はそれぞれゲート配線１２２とソース配線１
５２で画素ＴＦＴ２０４に接続している。また、フレキ
シブルプリント配線板（Flexible Printed Circuit：Ｆ
ＰＣ）１９１が外部入力端子１８２に接続していて画像
信号などを入力するのに用いる。そして接続配線１８３
でそれぞれの駆動回路に接続している。また、対向基板
１７５には図示していないが、遮光膜や透明電極が設け
られている。
示装置の構成を図１４の斜視図を用いて説明する。図１
４においてアクティブマトリクス基板は、ガラス基板１
０１上に形成された、画素部１８８と、走査信号駆動回
路１８５と、画像信号駆動回路１８６とその他の信号処
理回路１８７とで構成される。画素部１８８には画素Ｔ
ＦＴ２０４と保持容量２０５が設けられ、画素部の周辺
に設けられる駆動回路はＣＭＯＳ回路を基本として構成
されている。走査信号駆動回路１８５と、画像信号駆動
回路１８６はそれぞれゲート配線１２２とソース配線１
５２で画素ＴＦＴ２０４に接続している。また、フレキ
シブルプリント配線板（Flexible Printed Circuit：Ｆ
ＰＣ）１９１が外部入力端子１８２に接続していて画像
信号などを入力するのに用いる。そして接続配線１８３
でそれぞれの駆動回路に接続している。また、対向基板
１７５には図示していないが、遮光膜や透明電極が設け
られている。
【００９４】このような構成の液晶表示装置は、実施例
１〜４で示すアクティブマトリクス基板を用いて形成す
ることができる。実施例１〜３で示すアクティブマトリ
クス基板を用いれば反射型の液晶表示装置が得られ、実
施例４で示すアクティブマトリクス基板を用いると透過
型の液晶表示装置を得ることができる。
１〜４で示すアクティブマトリクス基板を用いて形成す
ることができる。実施例１〜３で示すアクティブマトリ
クス基板を用いれば反射型の液晶表示装置が得られ、実
施例４で示すアクティブマトリクス基板を用いると透過
型の液晶表示装置を得ることができる。
【００９５】[実施例６]本実施例では、実施例１で示し
たアクティブマトリクス基板を用いてエレクトロルミネ
ッセンス（ＥＬ：Electro Luminescence）材料を用いた
自発光型の表示パネル（以下、ＥＬ表示装置と記す）を
作製する例について説明する。図１６（Ａ）は本発明を
用いたＥＬ表示パネルの上面図である。図１６（Ａ）に
おいて、１０は基板、１１は画素部、１２はソース側駆
動回路、１３はゲート側駆動回路であり、それぞれの駆
動回路は配線１４〜１６を経てＦＰＣ１７に至り、外部
機器へと接続される。
たアクティブマトリクス基板を用いてエレクトロルミネ
ッセンス（ＥＬ：Electro Luminescence）材料を用いた
自発光型の表示パネル（以下、ＥＬ表示装置と記す）を
作製する例について説明する。図１６（Ａ）は本発明を
用いたＥＬ表示パネルの上面図である。図１６（Ａ）に
おいて、１０は基板、１１は画素部、１２はソース側駆
動回路、１３はゲート側駆動回路であり、それぞれの駆
動回路は配線１４〜１６を経てＦＰＣ１７に至り、外部
機器へと接続される。
【００９６】図１６（Ｂ）は図１６（Ａ）のＡ−Ａ'断
面を表す図であり、このとき少なくとも画素部上、好ま
しくは駆動回路及び画素部上に対向板８０を設ける。対
向板８０はシール材１９でＴＦＴとＥＬ材料を用いた自
発光層が形成されているアクティブマトリクス基板と貼
り合わされている。シール剤１９にはフィラー（図示せ
ず）が混入されていて、このフィラーによりほぼ均一な
間隔を持って２枚の基板が貼り合わせられている。さら
に、シール材１９の外側とＦＰＣ１７の上面及び周辺は
封止剤８１で密封する構造とする。封止剤８１はシリコ
ーン樹脂、エポキシ樹脂、フェノール樹脂、ブチルゴム
などの材料を用いる。
面を表す図であり、このとき少なくとも画素部上、好ま
しくは駆動回路及び画素部上に対向板８０を設ける。対
向板８０はシール材１９でＴＦＴとＥＬ材料を用いた自
発光層が形成されているアクティブマトリクス基板と貼
り合わされている。シール剤１９にはフィラー（図示せ
ず）が混入されていて、このフィラーによりほぼ均一な
間隔を持って２枚の基板が貼り合わせられている。さら
に、シール材１９の外側とＦＰＣ１７の上面及び周辺は
封止剤８１で密封する構造とする。封止剤８１はシリコ
ーン樹脂、エポキシ樹脂、フェノール樹脂、ブチルゴム
などの材料を用いる。
【００９７】このように、シール剤１９によりアクティ
ブマトリクス基板１０と対向基板８０とが貼り合わされ
ると、その間には空間が形成される。その空間には充填
剤８３が充填される。この充填剤８３は対向板８０を接
着する効果も合わせ持つ。充填剤８３はＰＶＣ（ポリビ
ニルクロライド）、エポキシ樹脂、シリコーン樹脂、Ｐ
ＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビ
ニルアセテート）などを用いることができる。また、自
発光層は水分をはじめ湿気に弱く劣化しやすいので、こ
の充填剤８３の内部に酸化バリウムなどの乾燥剤を混入
させておくと吸湿効果を保持できるので望ましい。ま
た、自発光層上に窒化シリコン膜や酸化窒化シリコン膜
などで形成するパッシベーション膜８２を形成し、充填
剤８３に含まれるアルカリ元素などによる腐蝕を防ぐ構
造としていある。
ブマトリクス基板１０と対向基板８０とが貼り合わされ
ると、その間には空間が形成される。その空間には充填
剤８３が充填される。この充填剤８３は対向板８０を接
着する効果も合わせ持つ。充填剤８３はＰＶＣ（ポリビ
ニルクロライド）、エポキシ樹脂、シリコーン樹脂、Ｐ
ＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビ
ニルアセテート）などを用いることができる。また、自
発光層は水分をはじめ湿気に弱く劣化しやすいので、こ
の充填剤８３の内部に酸化バリウムなどの乾燥剤を混入
させておくと吸湿効果を保持できるので望ましい。ま
た、自発光層上に窒化シリコン膜や酸化窒化シリコン膜
などで形成するパッシベーション膜８２を形成し、充填
剤８３に含まれるアルカリ元素などによる腐蝕を防ぐ構
造としていある。
【００９８】対向板８０にはガラス板、アルミニウム
板、ステンレス板、ＦＲＰ（Fiberglass-Reinforced Pl
astics）板、ＰＶＦ（ポリビニルフルオライド）フィル
ム、マイラーフィルム（デュポン社の商品名）、ポリエ
ステルフィルム、アクリルフィルムまたはアクリル板な
どを用いることができる。また、数十μｍのアルミニウ
ム箔をＰＶＦフィルムやマイラーフィルムで挟んだ構造
のシートを用い、耐湿性を高めることもできる。このよ
うにして、ＥＬ素子は密閉された状態となり外気から遮
断されている。
板、ステンレス板、ＦＲＰ（Fiberglass-Reinforced Pl
astics）板、ＰＶＦ（ポリビニルフルオライド）フィル
ム、マイラーフィルム（デュポン社の商品名）、ポリエ
ステルフィルム、アクリルフィルムまたはアクリル板な
どを用いることができる。また、数十μｍのアルミニウ
ム箔をＰＶＦフィルムやマイラーフィルムで挟んだ構造
のシートを用い、耐湿性を高めることもできる。このよ
うにして、ＥＬ素子は密閉された状態となり外気から遮
断されている。
【００９９】また、図１６（Ｂ）において基板１０、下
地膜２１の上に駆動回路用ＴＦＴ（但し、ここではｎチ
ャネル型ＴＦＴとｐチャネル型ＴＦＴを組み合わせたＣ
ＭＯＳ回路を図示している。）２２及び画素部用ＴＦＴ
２３（但し、ここではＥＬ素子への電流を制御するＴＦ
Ｔだけ図示している。）が形成されている。これらのＴ
ＦＴの内特にｎチャネル型ＴＦＴにははホットキャリア
効果によるオン電流の低下や、Ｖthシフトやバイアスス
トレスによる特性低下を防ぐため、本実施形態で示す構
成のＬＤＤ領域が設けられている。
地膜２１の上に駆動回路用ＴＦＴ（但し、ここではｎチ
ャネル型ＴＦＴとｐチャネル型ＴＦＴを組み合わせたＣ
ＭＯＳ回路を図示している。）２２及び画素部用ＴＦＴ
２３（但し、ここではＥＬ素子への電流を制御するＴＦ
Ｔだけ図示している。）が形成されている。これらのＴ
ＦＴの内特にｎチャネル型ＴＦＴにははホットキャリア
効果によるオン電流の低下や、Ｖthシフトやバイアスス
トレスによる特性低下を防ぐため、本実施形態で示す構
成のＬＤＤ領域が設けられている。
【０１００】例えば、駆動回路用ＴＦＴ２２とし、図５
（Ｃ）に示すｐチャネル型ＴＦＴ２００、２０２とｎチ
ャネル型ＴＦＴ２０１、２０３を用いれば良い。また、
画素部用ＴＦＴ２３には図５（Ｂ）に示す画素ＴＦＴ２
０４またはそれと同様な構造を有するｐチャネル型ＴＦ
Ｔを用いれば良い。
（Ｃ）に示すｐチャネル型ＴＦＴ２００、２０２とｎチ
ャネル型ＴＦＴ２０１、２０３を用いれば良い。また、
画素部用ＴＦＴ２３には図５（Ｂ）に示す画素ＴＦＴ２
０４またはそれと同様な構造を有するｐチャネル型ＴＦ
Ｔを用いれば良い。
【０１０１】図５（Ｃ）または図６（Ｃ）の状態のアク
ティブマトリクス基板からＥＬ表示装置を作製するに
は、ソース配線、ドレイン配線上に樹脂材料でなる層間
絶縁膜（平坦化膜）２６を形成し、その上に画素部用Ｔ
ＦＴ２３のドレインと電気的に接続する透明導電膜でな
る画素電極２７を形成する。透明導電膜には酸化インジ
ウムと酸化スズとの化合物（ＩＴＯと呼ばれる）または
酸化インジウムと酸化亜鉛との化合物を用いることがで
きる。そして、画素電極２７を形成したら、絶縁膜２８
を形成し、画素電極２７上に開口部を形成する。
ティブマトリクス基板からＥＬ表示装置を作製するに
は、ソース配線、ドレイン配線上に樹脂材料でなる層間
絶縁膜（平坦化膜）２６を形成し、その上に画素部用Ｔ
ＦＴ２３のドレインと電気的に接続する透明導電膜でな
る画素電極２７を形成する。透明導電膜には酸化インジ
ウムと酸化スズとの化合物（ＩＴＯと呼ばれる）または
酸化インジウムと酸化亜鉛との化合物を用いることがで
きる。そして、画素電極２７を形成したら、絶縁膜２８
を形成し、画素電極２７上に開口部を形成する。
【０１０２】次に、自発光層２９を形成する。自発光層
２９は公知のＥＬ材料（正孔注入層、正孔輸送層、発光
層、電子輸送層または電子注入層）を自由に組み合わせ
て積層構造または単層構造とすれば良い。どのような構
造とするかは公知の技術を用いれば良い。また、ＥＬ材
料には低分子系材料と高分子系（ポリマー系）材料があ
る。低分子系材料を用いる場合は蒸着法を用いるが、高
分子系材料を用いる場合には、スピンコート法、印刷法
またはインクジェット法等の簡易な方法を用いることが
可能である。
２９は公知のＥＬ材料（正孔注入層、正孔輸送層、発光
層、電子輸送層または電子注入層）を自由に組み合わせ
て積層構造または単層構造とすれば良い。どのような構
造とするかは公知の技術を用いれば良い。また、ＥＬ材
料には低分子系材料と高分子系（ポリマー系）材料があ
る。低分子系材料を用いる場合は蒸着法を用いるが、高
分子系材料を用いる場合には、スピンコート法、印刷法
またはインクジェット法等の簡易な方法を用いることが
可能である。
【０１０３】自発光層はシャドーマスクを用いて蒸着
法、またはインクジェット法、ディスペンサー法などで
形成する。いずれにしても、画素毎に波長の異なる発光
が可能な発光層（赤色発光層、緑色発光層及び青色発光
層）を形成することで、カラー表示が可能となる。その
他にも、色変換層（ＣＣＭ）とカラーフィルターを組み
合わせた方式、白色発光層とカラーフィルターを組み合
わせた方式があるがいずれの方法を用いても良い。勿
論、単色発光のＥＬ表示装置とすることもできる。
法、またはインクジェット法、ディスペンサー法などで
形成する。いずれにしても、画素毎に波長の異なる発光
が可能な発光層（赤色発光層、緑色発光層及び青色発光
層）を形成することで、カラー表示が可能となる。その
他にも、色変換層（ＣＣＭ）とカラーフィルターを組み
合わせた方式、白色発光層とカラーフィルターを組み合
わせた方式があるがいずれの方法を用いても良い。勿
論、単色発光のＥＬ表示装置とすることもできる。
【０１０４】自発光層２９を形成したら、その上に陰極
３０を形成する。陰極３０と自発光層２９の界面に存在
する水分や酸素は極力排除しておくことが望ましい。従
って、真空中で自発光層２９と陰極３０を連続して形成
するか、自発光層２９を不活性雰囲気で形成し、大気解
放しないで真空中で陰極３０を形成するといった工夫が
必要である。本実施例ではマルチチャンバー方式（クラ
スターツール方式）の成膜装置を用いることで上述のよ
うな成膜を可能とする。
３０を形成する。陰極３０と自発光層２９の界面に存在
する水分や酸素は極力排除しておくことが望ましい。従
って、真空中で自発光層２９と陰極３０を連続して形成
するか、自発光層２９を不活性雰囲気で形成し、大気解
放しないで真空中で陰極３０を形成するといった工夫が
必要である。本実施例ではマルチチャンバー方式（クラ
スターツール方式）の成膜装置を用いることで上述のよ
うな成膜を可能とする。
【０１０５】なお、本実施例では陰極３０として、Ｌｉ
Ｆ（フッ化リチウム）膜とＡｌ（アルミニウム）膜の積
層構造を用いる。具体的には自発光層２９上に蒸着法で
１nm厚のＬｉＦ（フッ化リチウム）膜を形成し、その上
に３００nm厚のアルミニウム膜を形成する。勿論、公知
の陰極材料であるＭｇＡｇ電極を用いても良い。そして
陰極３０は３１で示される領域において配線１６に接続
される。配線１６は陰極３０に所定の電圧を与えるため
の電源供給線であり、異方性導電性ペースト材料３２を
介してＦＰＣ１７に接続される。ＦＰＣ１７上にはさら
に樹脂層８０が形成され、この部分の接着強度を高めて
いる。
Ｆ（フッ化リチウム）膜とＡｌ（アルミニウム）膜の積
層構造を用いる。具体的には自発光層２９上に蒸着法で
１nm厚のＬｉＦ（フッ化リチウム）膜を形成し、その上
に３００nm厚のアルミニウム膜を形成する。勿論、公知
の陰極材料であるＭｇＡｇ電極を用いても良い。そして
陰極３０は３１で示される領域において配線１６に接続
される。配線１６は陰極３０に所定の電圧を与えるため
の電源供給線であり、異方性導電性ペースト材料３２を
介してＦＰＣ１７に接続される。ＦＰＣ１７上にはさら
に樹脂層８０が形成され、この部分の接着強度を高めて
いる。
【０１０６】３１に示された領域において陰極３０と配
線１６とを電気的に接続するために、層間絶縁膜２６及
び絶縁膜２８にコンタクトホールを形成する必要があ
る。これらは層間絶縁膜２６のエッチング時（画素電極
用コンタクトホールの形成時）や絶縁膜２８のエッチン
グ時（自発光層形成前の開口部の形成時）に形成してお
けば良い。また、絶縁膜２８をエッチングする際に、層
間絶縁膜２６まで一括でエッチングしても良い。この場
合、層間絶縁膜２６と絶縁膜２８が同じ樹脂材料であれ
ば、コンタクトホールの形状を良好なものとすることが
できる。また、配線１６はシーリル１９と基板１０との
間を隙間（但し封止剤８１で塞がれている。）を通って
ＦＰＣ１７に電気的に接続される。なお、ここでは配線
１６について説明したが、他の配線１４、１５も同様に
してシーリング材１８の下を通ってＦＰＣ１７に電気的
に接続される。
線１６とを電気的に接続するために、層間絶縁膜２６及
び絶縁膜２８にコンタクトホールを形成する必要があ
る。これらは層間絶縁膜２６のエッチング時（画素電極
用コンタクトホールの形成時）や絶縁膜２８のエッチン
グ時（自発光層形成前の開口部の形成時）に形成してお
けば良い。また、絶縁膜２８をエッチングする際に、層
間絶縁膜２６まで一括でエッチングしても良い。この場
合、層間絶縁膜２６と絶縁膜２８が同じ樹脂材料であれ
ば、コンタクトホールの形状を良好なものとすることが
できる。また、配線１６はシーリル１９と基板１０との
間を隙間（但し封止剤８１で塞がれている。）を通って
ＦＰＣ１７に電気的に接続される。なお、ここでは配線
１６について説明したが、他の配線１４、１５も同様に
してシーリング材１８の下を通ってＦＰＣ１７に電気的
に接続される。
【０１０７】ここで画素部のさらに詳細な断面構造を図
１７に、上面構造を図１８（Ａ）に、回路図を図１８
（Ｂ）に示す。図１７（Ａ）において、基板２４０１上
に設けられたスイッチング用ＴＦＴ２４０２は実施例１
の図５（Ｃ）の画素ＴＦＴ２０４と同じ構造で形成され
る。ダブルゲート構造とすることで実質的に二つのＴＦ
Ｔが直列された構造となり、オフ電流値を低減すること
ができるという利点がある。なお、本実施例ではダブル
ゲート構造としているがトリプルゲート構造やそれ以上
のゲート本数を持つマルチゲート構造でも良い。
１７に、上面構造を図１８（Ａ）に、回路図を図１８
（Ｂ）に示す。図１７（Ａ）において、基板２４０１上
に設けられたスイッチング用ＴＦＴ２４０２は実施例１
の図５（Ｃ）の画素ＴＦＴ２０４と同じ構造で形成され
る。ダブルゲート構造とすることで実質的に二つのＴＦ
Ｔが直列された構造となり、オフ電流値を低減すること
ができるという利点がある。なお、本実施例ではダブル
ゲート構造としているがトリプルゲート構造やそれ以上
のゲート本数を持つマルチゲート構造でも良い。
【０１０８】また、電流制御用ＴＦＴ２４０３は図５
（Ｃ）で示すｎチャネル型ＴＦＴ２０１を用いて形成す
る。このとき、スイッチング用ＴＦＴ２４０２のドレイ
ン線３５は配線３６によって電流制御用ＴＦＴのゲート
電極３７に電気的に接続されている。また、３８で示さ
れる配線は、スイッチング用ＴＦＴ２４０２のゲート電
極３９a、３９bを電気的に接続するゲート線である。
（Ｃ）で示すｎチャネル型ＴＦＴ２０１を用いて形成す
る。このとき、スイッチング用ＴＦＴ２４０２のドレイ
ン線３５は配線３６によって電流制御用ＴＦＴのゲート
電極３７に電気的に接続されている。また、３８で示さ
れる配線は、スイッチング用ＴＦＴ２４０２のゲート電
極３９a、３９bを電気的に接続するゲート線である。
【０１０９】このとき、電流制御用ＴＦＴ２４０３が本
発明の構造であることは非常に重要な意味を持つ。電流
制御用ＴＦＴはＥＬ素子を流れる電流量を制御するため
の素子であるため、多くの電流が流れ、熱による劣化や
ホットキャリアによる劣化の危険性が高い素子でもあ
る。そのため、電流制御用ＴＦＴにゲート電極と一部が
重なるＬＤＤ領域を設けることでＴＦＴの劣化を防ぎ、
動作の安定性を高めることができる。また、本発明によ
り作製される配向性の高い結晶質半導体膜を用いること
により、ＴＦＴの特性である電界効果移動度やオン電流
などを高めることができる。
発明の構造であることは非常に重要な意味を持つ。電流
制御用ＴＦＴはＥＬ素子を流れる電流量を制御するため
の素子であるため、多くの電流が流れ、熱による劣化や
ホットキャリアによる劣化の危険性が高い素子でもあ
る。そのため、電流制御用ＴＦＴにゲート電極と一部が
重なるＬＤＤ領域を設けることでＴＦＴの劣化を防ぎ、
動作の安定性を高めることができる。また、本発明によ
り作製される配向性の高い結晶質半導体膜を用いること
により、ＴＦＴの特性である電界効果移動度やオン電流
などを高めることができる。
【０１１０】また、本実施例では電流制御用ＴＦＴ２４
０３をシングルゲート構造で図示しているが、複数のＴ
ＦＴを直列につなげたマルチゲート構造としても良い。
さらに、複数のＴＦＴを並列につなげて実質的にチャネ
ル形成領域を複数に分割し、熱の放射を高い効率で行え
るようにした構造としても良い。このような構造は熱に
よる劣化対策として有効である。
０３をシングルゲート構造で図示しているが、複数のＴ
ＦＴを直列につなげたマルチゲート構造としても良い。
さらに、複数のＴＦＴを並列につなげて実質的にチャネ
ル形成領域を複数に分割し、熱の放射を高い効率で行え
るようにした構造としても良い。このような構造は熱に
よる劣化対策として有効である。
【０１１１】また、図１８（Ａ）に示すように、電流制
御用ＴＦＴ２４０３のゲート電極３７となる配線は２４
０４で示される領域で、電流制御用ＴＦＴ２４０３のド
レイン線４０と絶縁膜を介して重なる。このとき、２４
０４で示される領域ではコンデンサが形成される。この
コンデンサ２４０４は電流制御用ＴＦＴ２４０３のゲー
トにかかる電圧を保持するためのコンデンサとして機能
する。なお、ドレイン線４０は電流供給線（電源線）２
５０１に接続され、常に一定の電圧が加えられている。
御用ＴＦＴ２４０３のゲート電極３７となる配線は２４
０４で示される領域で、電流制御用ＴＦＴ２４０３のド
レイン線４０と絶縁膜を介して重なる。このとき、２４
０４で示される領域ではコンデンサが形成される。この
コンデンサ２４０４は電流制御用ＴＦＴ２４０３のゲー
トにかかる電圧を保持するためのコンデンサとして機能
する。なお、ドレイン線４０は電流供給線（電源線）２
５０１に接続され、常に一定の電圧が加えられている。
【０１１２】スイッチング用ＴＦＴ２４０２及び電流制
御用ＴＦＴ２４０３の上には第１パッシベーション膜４
１が設けられ、その上に樹脂絶縁膜でなる平坦化膜４２
が形成される。平坦化膜４２を用いてＴＦＴによる段差
を平坦化することは非常に重要である。後に形成される
自発光層は非常に薄いため、段差が存在することによっ
て発光不良を起こす場合がある。従って、自発光層をで
きるだけ平坦面に形成しうるように画素電極を形成する
前に平坦化しておくことが望ましい。
御用ＴＦＴ２４０３の上には第１パッシベーション膜４
１が設けられ、その上に樹脂絶縁膜でなる平坦化膜４２
が形成される。平坦化膜４２を用いてＴＦＴによる段差
を平坦化することは非常に重要である。後に形成される
自発光層は非常に薄いため、段差が存在することによっ
て発光不良を起こす場合がある。従って、自発光層をで
きるだけ平坦面に形成しうるように画素電極を形成する
前に平坦化しておくことが望ましい。
【０１１３】また、４３は反射性の高い導電膜でなる画
素電極（ＥＬ素子の陰極）であり、電流制御用ＴＦＴ２
４０３のドレインに電気的に接続される。画素電極４３
としてはアルミニウム合金膜、銅合金膜または銀合金膜
など低抵抗な導電膜またはそれらの積層膜を用いること
が好ましい。勿論、他の導電膜との積層構造としても良
い。また、絶縁膜（好ましくは樹脂）で形成されたバン
ク４４a、４４bにより形成された溝（画素に相当する）
の中に発光層４４が形成される。なお、ここでは一画素
しか図示していないが、Ｒ（赤）、Ｇ（緑）、Ｂ（青）
の各色に対応した発光層を作り分けても良い。発光層と
する有機ＥＬ材料としてはπ共役ポリマー系材料を用い
る。代表的なポリマー系材料としては、ポリパラフェニ
レンビニレン（ＰＰＶ）系、ポリビニルカルバゾール
（ＰＶＫ）系、ポリフルオレン系などが挙げられる。
尚、ＰＰＶ系有機ＥＬ材料としては様々な型のものがあ
るが、例えば「H. Shenk,H.Becker,O.Gelsen,E.Kluge,
W.Kreuder,and H.Spreitzer,“Polymers for Light Emi
tting Diodes”,Euro Display,Proceedings,1999,p.33-
37」や特開平１０−９２５７６号公報に記載されたよう
な材料を用いれば良い。
素電極（ＥＬ素子の陰極）であり、電流制御用ＴＦＴ２
４０３のドレインに電気的に接続される。画素電極４３
としてはアルミニウム合金膜、銅合金膜または銀合金膜
など低抵抗な導電膜またはそれらの積層膜を用いること
が好ましい。勿論、他の導電膜との積層構造としても良
い。また、絶縁膜（好ましくは樹脂）で形成されたバン
ク４４a、４４bにより形成された溝（画素に相当する）
の中に発光層４４が形成される。なお、ここでは一画素
しか図示していないが、Ｒ（赤）、Ｇ（緑）、Ｂ（青）
の各色に対応した発光層を作り分けても良い。発光層と
する有機ＥＬ材料としてはπ共役ポリマー系材料を用い
る。代表的なポリマー系材料としては、ポリパラフェニ
レンビニレン（ＰＰＶ）系、ポリビニルカルバゾール
（ＰＶＫ）系、ポリフルオレン系などが挙げられる。
尚、ＰＰＶ系有機ＥＬ材料としては様々な型のものがあ
るが、例えば「H. Shenk,H.Becker,O.Gelsen,E.Kluge,
W.Kreuder,and H.Spreitzer,“Polymers for Light Emi
tting Diodes”,Euro Display,Proceedings,1999,p.33-
37」や特開平１０−９２５７６号公報に記載されたよう
な材料を用いれば良い。
【０１１４】具体的な発光層としては、赤色に発光する
発光層にはシアノポリフェニレンビニレン、緑色に発光
する発光層にはポリフェニレンビニレン、青色に発光す
る発光層にはポリフェニレンビニレン若しくはポリアル
キルフェニレンを用いれば良い。膜厚は３０〜１５０nm
（好ましくは４０〜１００nm）とすれば良い。但し、以
上の例は発光層として用いることのできる有機ＥＬ材料
の一例であって、これに限定する必要はまったくない。
発光層、電荷輸送層または電荷注入層を自由に組み合わ
せて自発光層（発光及びそのためのキャリアの移動を行
わせるための層）を形成すれば良い。例えば、本実施例
ではポリマー系材料を発光層として用いる例を示した
が、低分子系有機ＥＬ材料を用いても良い。また、電荷
輸送層や電荷注入層として炭化珪素等の無機材料を用い
ることも可能である。これらの有機ＥＬ材料や無機材料
は公知の材料を用いることができる。
発光層にはシアノポリフェニレンビニレン、緑色に発光
する発光層にはポリフェニレンビニレン、青色に発光す
る発光層にはポリフェニレンビニレン若しくはポリアル
キルフェニレンを用いれば良い。膜厚は３０〜１５０nm
（好ましくは４０〜１００nm）とすれば良い。但し、以
上の例は発光層として用いることのできる有機ＥＬ材料
の一例であって、これに限定する必要はまったくない。
発光層、電荷輸送層または電荷注入層を自由に組み合わ
せて自発光層（発光及びそのためのキャリアの移動を行
わせるための層）を形成すれば良い。例えば、本実施例
ではポリマー系材料を発光層として用いる例を示した
が、低分子系有機ＥＬ材料を用いても良い。また、電荷
輸送層や電荷注入層として炭化珪素等の無機材料を用い
ることも可能である。これらの有機ＥＬ材料や無機材料
は公知の材料を用いることができる。
【０１１５】本実施例では発光層４５の上にＰＥＤＯＴ
（ポリチオフェン）またはＰＡｎｉ（ポリアニリン）で
なる正孔注入層４６を設けた積層構造の自発光層として
いる。そして、正孔注入層４６の上には透明導電膜でな
る陽極４７が設けられる。本実施例の場合、発光層４５
で生成された光は上面側に向かって（ＴＦＴの上方に向
かって）放射されるため、陽極は透光性でなければなら
ない。透明導電膜としては酸化インジウムと酸化スズと
の化合物や酸化インジウムと酸化亜鉛との化合物を用い
ることができるが、耐熱性の低い発光層や正孔注入層を
形成した後で形成するため、可能な限り低温で成膜でき
るものが好ましい。
（ポリチオフェン）またはＰＡｎｉ（ポリアニリン）で
なる正孔注入層４６を設けた積層構造の自発光層として
いる。そして、正孔注入層４６の上には透明導電膜でな
る陽極４７が設けられる。本実施例の場合、発光層４５
で生成された光は上面側に向かって（ＴＦＴの上方に向
かって）放射されるため、陽極は透光性でなければなら
ない。透明導電膜としては酸化インジウムと酸化スズと
の化合物や酸化インジウムと酸化亜鉛との化合物を用い
ることができるが、耐熱性の低い発光層や正孔注入層を
形成した後で形成するため、可能な限り低温で成膜でき
るものが好ましい。
【０１１６】陽極４７まで形成された時点で自発光素子
２４０５が完成する。なお、ここでいうＥＬ素子２４０
５は、画素電極（陰極）４３、発光層４５、正孔注入層
４６及び陽極４７で形成されたコンデンサを指す。図１
８（Ａ）に示すように画素電極４３は画素の面積にほぼ
一致するため、画素全体がＥＬ素子として機能する。従
って、発光の利用効率が非常に高く、明るい画像表示が
可能となる。
２４０５が完成する。なお、ここでいうＥＬ素子２４０
５は、画素電極（陰極）４３、発光層４５、正孔注入層
４６及び陽極４７で形成されたコンデンサを指す。図１
８（Ａ）に示すように画素電極４３は画素の面積にほぼ
一致するため、画素全体がＥＬ素子として機能する。従
って、発光の利用効率が非常に高く、明るい画像表示が
可能となる。
【０１１７】ところで、本実施例では、陽極４７の上に
さらに第２パッシベーション膜４８を設けている。第２
パッシベーション膜４８としては窒化珪素膜または窒化
酸化珪素膜が好ましい。この目的は、外部とＥＬ素子と
を遮断することであり、有機ＥＬ材料の酸化による劣化
を防ぐ意味と、有機ＥＬ材料からの脱ガスを抑える意味
との両方を併せ持つ。これによりＥＬ表示装置の信頼性
が高められる。
さらに第２パッシベーション膜４８を設けている。第２
パッシベーション膜４８としては窒化珪素膜または窒化
酸化珪素膜が好ましい。この目的は、外部とＥＬ素子と
を遮断することであり、有機ＥＬ材料の酸化による劣化
を防ぐ意味と、有機ＥＬ材料からの脱ガスを抑える意味
との両方を併せ持つ。これによりＥＬ表示装置の信頼性
が高められる。
【０１１８】以上のように本願発明のＥＬ表示パネルは
図１８のような構造の画素からなる画素部を有し、オフ
電流値の十分に低いスイッチング用ＴＦＴと、ホットキ
ャリア注入に強い電流制御用ＴＦＴとを有する。従っ
て、高い信頼性を有し、且つ、良好な画像表示が可能な
ＥＬ表示パネルが得られる。
図１８のような構造の画素からなる画素部を有し、オフ
電流値の十分に低いスイッチング用ＴＦＴと、ホットキ
ャリア注入に強い電流制御用ＴＦＴとを有する。従っ
て、高い信頼性を有し、且つ、良好な画像表示が可能な
ＥＬ表示パネルが得られる。
【０１１９】図１７（Ｂ）は自発光層の構造を反転させ
た例を示す。電流制御用ＴＦＴ２６０１は図５（Ｂ）の
ｐチャネル型ＴＦＴ２００を用いて形成される。作製プ
ロセスは実施例１を参照すれば良い。本実施例では、画
素電極（陽極）５０として透明導電膜を用いる。具体的
には酸化インジウムと酸化亜鉛との化合物でなる導電膜
を用いる。勿論、酸化インジウムと酸化スズとの化合物
でなる導電膜を用いても良い。
た例を示す。電流制御用ＴＦＴ２６０１は図５（Ｂ）の
ｐチャネル型ＴＦＴ２００を用いて形成される。作製プ
ロセスは実施例１を参照すれば良い。本実施例では、画
素電極（陽極）５０として透明導電膜を用いる。具体的
には酸化インジウムと酸化亜鉛との化合物でなる導電膜
を用いる。勿論、酸化インジウムと酸化スズとの化合物
でなる導電膜を用いても良い。
【０１２０】そして、絶縁膜でなるバンク５１a、５１b
が形成された後、溶液塗布によりポリビニルカルバゾー
ルでなる発光層５２が形成される。その上にはカリウム
アセチルアセトネート（ａｃａｃＫと表記される）でな
る電子注入層５３、アルミニウム合金でなる陰極５４が
形成される。この場合、陰極５４がパッシベーション膜
としても機能する。こうしてＥＬ素子２６０２が形成さ
れる。本実施例の場合、発光層５３で発生した光は、矢
印で示されるようにＴＦＴが形成された基板の方に向か
って放射される。本実施例のような構造とする場合、電
流制御用ＴＦＴ２６０１はｐチャネル型ＴＦＴで形成す
ることが好ましい。
が形成された後、溶液塗布によりポリビニルカルバゾー
ルでなる発光層５２が形成される。その上にはカリウム
アセチルアセトネート（ａｃａｃＫと表記される）でな
る電子注入層５３、アルミニウム合金でなる陰極５４が
形成される。この場合、陰極５４がパッシベーション膜
としても機能する。こうしてＥＬ素子２６０２が形成さ
れる。本実施例の場合、発光層５３で発生した光は、矢
印で示されるようにＴＦＴが形成された基板の方に向か
って放射される。本実施例のような構造とする場合、電
流制御用ＴＦＴ２６０１はｐチャネル型ＴＦＴで形成す
ることが好ましい。
【０１２１】以上のような本実施例の構成は、実施形態
１〜３に示す本発明の方法で配向性の高い結晶質半導体
膜を作製し、実施例１〜２のＴＦＴの構成を自由に組み
合わせて実施することが可能である。また、実施例８の
電子機器の表示部として本実施例のＥＬ表示パネルを用
いることは有効である。
１〜３に示す本発明の方法で配向性の高い結晶質半導体
膜を作製し、実施例１〜２のＴＦＴの構成を自由に組み
合わせて実施することが可能である。また、実施例８の
電子機器の表示部として本実施例のＥＬ表示パネルを用
いることは有効である。
【０１２２】[実施例７]本実施例では、図１８（Ｂ）に
示した回路図とは異なる構造の画素とした場合の例につ
いて図１９に示す。なお、本実施例において、２７０１
はスイッチング用ＴＦＴ２７０２のソース配線、２７０
３はスイッチング用ＴＦＴ２７０２のゲート配線、２７
０４は電流制御用ＴＦＴ、２７０５はコンデンサ、２７
０６、２７０８は電流供給線、２７０７はＥＬ素子とす
る。
示した回路図とは異なる構造の画素とした場合の例につ
いて図１９に示す。なお、本実施例において、２７０１
はスイッチング用ＴＦＴ２７０２のソース配線、２７０
３はスイッチング用ＴＦＴ２７０２のゲート配線、２７
０４は電流制御用ＴＦＴ、２７０５はコンデンサ、２７
０６、２７０８は電流供給線、２７０７はＥＬ素子とす
る。
【０１２３】図１９（Ａ）は、二つの画素間で電流供給
線２７０６を共通とした場合の例である。即ち、二つの
画素が電流供給線２７０６を中心に線対称となるように
形成されている点に特徴がある。この場合、電源供給線
の本数を減らすことができるため、画素部をさらに高精
細化することができる。
線２７０６を共通とした場合の例である。即ち、二つの
画素が電流供給線２７０６を中心に線対称となるように
形成されている点に特徴がある。この場合、電源供給線
の本数を減らすことができるため、画素部をさらに高精
細化することができる。
【０１２４】また、図１９（Ｂ）は、電流供給線２７０
８をゲート配線２７０３と平行に設けた場合の例であ
る。尚、図１９（Ｂ）では電流供給線２７０８とゲート
配線２７０３とが重ならないように設けた構造となって
いるが、両者が異なる層に形成される配線であれば、絶
縁膜を介して重なるように設けることもできる。この場
合、電源供給線２７０８とゲート配線２７０３とで専有
面積を共有させることができるため、画素部をさらに高
精細化することができる。
８をゲート配線２７０３と平行に設けた場合の例であ
る。尚、図１９（Ｂ）では電流供給線２７０８とゲート
配線２７０３とが重ならないように設けた構造となって
いるが、両者が異なる層に形成される配線であれば、絶
縁膜を介して重なるように設けることもできる。この場
合、電源供給線２７０８とゲート配線２７０３とで専有
面積を共有させることができるため、画素部をさらに高
精細化することができる。
【０１２５】また、図１９（Ｃ）は、図１９（Ｂ）の構
造と同様に電流供給線２７０８をゲート配線２７０３と
平行に設け、さらに、二つの画素を電流供給線２７０８
を中心に線対称となるように形成する点に特徴がある。
また、電流供給線２７０８をゲート配線２７０３のいず
れか一方と重なるように設けることも有効である。この
場合、電源供給線の本数を減らすことができるため、画
素部をさらに高精細化することができる。図１９
（Ａ）、図１９（Ｂ）では電流制御用ＴＦＴ２４０３の
ゲートにかかる電圧を保持するためにコンデンサ２４０
４を設ける構造としているが、コンデンサ２４０４を省
略することも可能である。
造と同様に電流供給線２７０８をゲート配線２７０３と
平行に設け、さらに、二つの画素を電流供給線２７０８
を中心に線対称となるように形成する点に特徴がある。
また、電流供給線２７０８をゲート配線２７０３のいず
れか一方と重なるように設けることも有効である。この
場合、電源供給線の本数を減らすことができるため、画
素部をさらに高精細化することができる。図１９
（Ａ）、図１９（Ｂ）では電流制御用ＴＦＴ２４０３の
ゲートにかかる電圧を保持するためにコンデンサ２４０
４を設ける構造としているが、コンデンサ２４０４を省
略することも可能である。
【０１２６】電流制御用ＴＦＴ２４０３として図１７
（Ａ）に示すような本願発明のｎチャネル型ＴＦＴを用
いているため、ゲート絶縁膜を介してゲート電極（と重
なるように設けられたＬＤＤ領域を有している。この重
なり合った領域には一般的にゲート容量と呼ばれる寄生
容量が形成されるが、本実施例ではこの寄生容量をコン
デンサ２４０４の代わりとして積極的に用いる点に特徴
がある。この寄生容量のキャパシタンスは上記ゲート電
極とＬＤＤ領域とが重なり合った面積で変化するため、
その重なり合った領域に含まれるＬＤＤ領域の長さによ
って決まる。また、図１９（Ａ）、（Ｂ）、（Ｃ）の構
造においても同様にコンデンサ２７０５を省略すること
は可能である。
（Ａ）に示すような本願発明のｎチャネル型ＴＦＴを用
いているため、ゲート絶縁膜を介してゲート電極（と重
なるように設けられたＬＤＤ領域を有している。この重
なり合った領域には一般的にゲート容量と呼ばれる寄生
容量が形成されるが、本実施例ではこの寄生容量をコン
デンサ２４０４の代わりとして積極的に用いる点に特徴
がある。この寄生容量のキャパシタンスは上記ゲート電
極とＬＤＤ領域とが重なり合った面積で変化するため、
その重なり合った領域に含まれるＬＤＤ領域の長さによ
って決まる。また、図１９（Ａ）、（Ｂ）、（Ｃ）の構
造においても同様にコンデンサ２７０５を省略すること
は可能である。
【０１２７】以上のような本実施例の構成は、実施形態
１〜３に示す本発明の方法で配向性の高い結晶質半導体
膜を作製し、実施例１〜２のＴＦＴの構成を自由に組み
合わせて実施することが可能である。また、実施例８の
電子機器の表示部として本実施例のＥＬ表示パネルを用
いることは有効である。
１〜３に示す本発明の方法で配向性の高い結晶質半導体
膜を作製し、実施例１〜２のＴＦＴの構成を自由に組み
合わせて実施することが可能である。また、実施例８の
電子機器の表示部として本実施例のＥＬ表示パネルを用
いることは有効である。
【０１２８】[実施例８]本実施例では、本発明のＴＦＴ
回路によるアクティブマトリクス型液晶表示装置を組み
込んだ半導体装置について図２０、図２１、図２２で説
明する。
回路によるアクティブマトリクス型液晶表示装置を組み
込んだ半導体装置について図２０、図２１、図２２で説
明する。
【０１２９】このような半導体装置には、携帯情報端末
（電子手帳、モバイルコンピュータ、携帯電話等）、ビ
デオカメラ、スチルカメラ、パーソナルコンピュータ、
テレビ等が挙げられる。それらの一例を図２０と図２１
に示す。
（電子手帳、モバイルコンピュータ、携帯電話等）、ビ
デオカメラ、スチルカメラ、パーソナルコンピュータ、
テレビ等が挙げられる。それらの一例を図２０と図２１
に示す。
【０１３０】図２０（Ａ）は携帯電話であり、本体９０
０１、音声出力部９００２、音声入力部９００３、表示
装置９００４、操作スイッチ９００５、アンテナ９００
６から構成されている。本発明はアクティブマトリクス
基板を備えた表示装置９００４に適用することができ
る。
０１、音声出力部９００２、音声入力部９００３、表示
装置９００４、操作スイッチ９００５、アンテナ９００
６から構成されている。本発明はアクティブマトリクス
基板を備えた表示装置９００４に適用することができ
る。
【０１３１】図２０（Ｂ）はビデオカメラであり、本体
９１０１、表示装置９１０２、音声入力部９１０３、操
作スイッチ９１０４、バッテリー９１０５、受像部９１
０６から成っている。本発明はアクティブマトリクス基
板を備えた表示装置９１０２、受像部９１０６として設
けられるイメージセンサーの読み取り回路を構成するＴ
ＦＴなどに適用することができる。
９１０１、表示装置９１０２、音声入力部９１０３、操
作スイッチ９１０４、バッテリー９１０５、受像部９１
０６から成っている。本発明はアクティブマトリクス基
板を備えた表示装置９１０２、受像部９１０６として設
けられるイメージセンサーの読み取り回路を構成するＴ
ＦＴなどに適用することができる。
【０１３２】図２０（Ｃ）はモバイルコンピュータ或い
は携帯型情報端末であり、本体９２０１、カメラ部９２
０２、受像部９２０３、操作スイッチ９２０４、表示装
置９２０５で構成されている。本発明は受像部９２０３
として設けられるイメージセンサーの読み取り回路を構
成するＴＦＴやアクティブマトリクス基板を備えた表示
装置９２０５に適用することができる。
は携帯型情報端末であり、本体９２０１、カメラ部９２
０２、受像部９２０３、操作スイッチ９２０４、表示装
置９２０５で構成されている。本発明は受像部９２０３
として設けられるイメージセンサーの読み取り回路を構
成するＴＦＴやアクティブマトリクス基板を備えた表示
装置９２０５に適用することができる。
【０１３３】図２０（Ｄ）はヘッドマウントディスプレ
イであり、本体９３０１、表示装置９３０２、アーム部
９３０３で構成される。本発明は表示装置９３０２に適
用することができる。また、表示されていないが、その
他の信号制御用回路を形成するＴＦＴなどに使用するこ
ともできる。
イであり、本体９３０１、表示装置９３０２、アーム部
９３０３で構成される。本発明は表示装置９３０２に適
用することができる。また、表示されていないが、その
他の信号制御用回路を形成するＴＦＴなどに使用するこ
ともできる。
【０１３４】図２０（Ｅ）はテレビであり、本体９４０
１、スピーカー９４０２、表示装置９４０３、受信装置
９４０４、増幅装置９４０５等で構成される。実施例５
で示す液晶表示装置や、実施例６または７で示すＥＬ表
示装置は表示装置９４０３に適用することができる。
１、スピーカー９４０２、表示装置９４０３、受信装置
９４０４、増幅装置９４０５等で構成される。実施例５
で示す液晶表示装置や、実施例６または７で示すＥＬ表
示装置は表示装置９４０３に適用することができる。
【０１３５】図２０（Ｆ）は携帯書籍であり、本体９５
０１、表示装置９５０２、９５０３、記憶媒体９５０
４、操作スイッチ９５０５、アンテナ９５０６から構成
されており、ミニディスク（ＭＤ）やＤＶＤに記憶され
たデータや、アンテナで受信したデータを表示するもの
である。表示装置９５０２、９５０３は直視型の表示装
置であり本発明はこれらに適用することができる。
０１、表示装置９５０２、９５０３、記憶媒体９５０
４、操作スイッチ９５０５、アンテナ９５０６から構成
されており、ミニディスク（ＭＤ）やＤＶＤに記憶され
たデータや、アンテナで受信したデータを表示するもの
である。表示装置９５０２、９５０３は直視型の表示装
置であり本発明はこれらに適用することができる。
【０１３６】図２１（Ａ）はパーソナルコンピュータで
あり、本体９６０１、画像入力部９６０２、表示装置９
６０３、キーボード９６０４で構成される。実施例５で
示す液晶表示装置や、実施例６または７で示すＥＬ表示
装置は表示装置９６０３に適用することができる。
あり、本体９６０１、画像入力部９６０２、表示装置９
６０３、キーボード９６０４で構成される。実施例５で
示す液晶表示装置や、実施例６または７で示すＥＬ表示
装置は表示装置９６０３に適用することができる。
【０１３７】図２１（Ｂ）はプログラムを記録した記録
媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであ
り、本体９７０１、表示装置９７０２、スピーカ部９７
０３、記録媒体９７０４、操作スイッチ９７０５で構成
される。なお、この装置は記録媒体としてＤＶＤ（Ｄｉ
ｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等
を用い、音楽鑑賞や映画鑑賞やゲームやインターネット
を行うことができる。実施例５で示す液晶表示装置や、
実施例６または７で示すＥＬ表示装置は表示装置９７０
２に適用することができる。
媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであ
り、本体９７０１、表示装置９７０２、スピーカ部９７
０３、記録媒体９７０４、操作スイッチ９７０５で構成
される。なお、この装置は記録媒体としてＤＶＤ（Ｄｉ
ｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等
を用い、音楽鑑賞や映画鑑賞やゲームやインターネット
を行うことができる。実施例５で示す液晶表示装置や、
実施例６または７で示すＥＬ表示装置は表示装置９７０
２に適用することができる。
【０１３８】図２１（Ｃ）はデジタルカメラであり、本
体９８０１、表示装置９８０２、接眼部９８０３、操作
スイッチ９８０４、受像部（図示しない）で構成され
る。実施例５で示す液晶表示装置や、実施例６または７
で示すＥＬ表示装置は表示装置９８０２に適用すること
ができる。
体９８０１、表示装置９８０２、接眼部９８０３、操作
スイッチ９８０４、受像部（図示しない）で構成され
る。実施例５で示す液晶表示装置や、実施例６または７
で示すＥＬ表示装置は表示装置９８０２に適用すること
ができる。
【０１３９】図２２（Ａ）はフロント型プロジェクター
であり、投射装置３６０１、スクリーン３６０２で構成
される。本発明は投射装置３６０１やその他の信号制御
回路に適用することができる。
であり、投射装置３６０１、スクリーン３６０２で構成
される。本発明は投射装置３６０１やその他の信号制御
回路に適用することができる。
【０１４０】図２２（Ｂ）はリア型プロジェクターであ
り、本体３７０１、投射装置３７０２、ミラー３７０
３、スクリーン３７０４で構成される。本発明は投射装
置３７０２やその他の信号制御回路に適用することがで
きる。
り、本体３７０１、投射装置３７０２、ミラー３７０
３、スクリーン３７０４で構成される。本発明は投射装
置３７０２やその他の信号制御回路に適用することがで
きる。
【０１４１】尚、図２２（Ｃ）は、図２２（Ａ）及び図
２２（Ｂ）中における投射装置３６０１、３７０２の構
造の一例を示した図である。投射装置３６０１、３７０
２は、光源光学系３８０１、ミラー３８０２、３８０４
〜３８０６、ダイクロイックミラー３８０３、プリズム
３８０７、液晶表示装置３８０８、位相差板３８０９、
投射光学系３８１０で構成される。投射光学系３８１０
は、投射レンズを含む光学系で構成される。本実施例は
三板式の例を示したが、特に限定されず、例えば単板式
であってもよい。また、図２２（Ｃ）中において矢印で
示した光路に実施者が適宜、光学レンズや、偏光機能を
有するフィルムや、位相差を調節するためのフィルム、
ＩＲフィルム等の光学系を設けてもよい。
２２（Ｂ）中における投射装置３６０１、３７０２の構
造の一例を示した図である。投射装置３６０１、３７０
２は、光源光学系３８０１、ミラー３８０２、３８０４
〜３８０６、ダイクロイックミラー３８０３、プリズム
３８０７、液晶表示装置３８０８、位相差板３８０９、
投射光学系３８１０で構成される。投射光学系３８１０
は、投射レンズを含む光学系で構成される。本実施例は
三板式の例を示したが、特に限定されず、例えば単板式
であってもよい。また、図２２（Ｃ）中において矢印で
示した光路に実施者が適宜、光学レンズや、偏光機能を
有するフィルムや、位相差を調節するためのフィルム、
ＩＲフィルム等の光学系を設けてもよい。
【０１４２】また、図２２（Ｄ）は、図２２（Ｃ）中に
おける光源光学系３８０１の構造の一例を示した図であ
る。本実施例では、光源光学系３８０１は、リフレクタ
ー３８１１、光源３８１２、レンズアレイ３８１３、３
８１４、偏光変換素子３８１５、集光レンズ３８１６で
構成される。なお、図２２（Ｄ）に示した光源光学系は
一例であって特に限定されない。例えば、光源光学系に
実施者が適宜、光学レンズや、偏光機能を有するフィル
ムや、位相差を調節するフィルム、ＩＲフィルム等の光
学系を設けてもよい。
おける光源光学系３８０１の構造の一例を示した図であ
る。本実施例では、光源光学系３８０１は、リフレクタ
ー３８１１、光源３８１２、レンズアレイ３８１３、３
８１４、偏光変換素子３８１５、集光レンズ３８１６で
構成される。なお、図２２（Ｄ）に示した光源光学系は
一例であって特に限定されない。例えば、光源光学系に
実施者が適宜、光学レンズや、偏光機能を有するフィル
ムや、位相差を調節するフィルム、ＩＲフィルム等の光
学系を設けてもよい。
【０１４３】
【発明の効果】本発明を用いることにより非晶質半導体
膜を熱結晶化法やレーザー結晶化法を用いて作製される
結晶質半導体膜の配向性を高めることができる。さら
に、そのような結晶質半導体膜を用いることでＴＦＴの
特性を向上させ、特性バラツキを低減させることができ
る。
膜を熱結晶化法やレーザー結晶化法を用いて作製される
結晶質半導体膜の配向性を高めることができる。さら
に、そのような結晶質半導体膜を用いることでＴＦＴの
特性を向上させ、特性バラツキを低減させることができ
る。
【図１】 本発明の結晶化方法の工程を示す図。
【図２】 本発明の結晶化方法の工程を示す図。
【図３】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を
示す断面図。
示す断面図。
【図４】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を
示す断面図。
示す断面図。
【図５】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を
示す断面図。
示す断面図。
【図６】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を
示す断面図。
示す断面図。
【図７】 駆動回路のＴＦＴと画素ＴＦＴの構造を示す
上面図。
上面図。
【図８】 駆動回路のＴＦＴと画素ＴＦＴの構造を示す
断面図。
断面図。
【図９】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を
示す断面図。
示す断面図。
【図１０】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程
を示す断面図。
を示す断面図。
【図１１】 アクティブマトリクス型液晶表示装置の作
製工程を示す断面図。
製工程を示す断面図。
【図１２】 アクティブマトリクス型液晶表示装置の構
成を示す断面図。
成を示す断面図。
【図１３】 液晶表示装置の入力端子、配線、回路配
置、スペーサ、シール剤の配置を説明する上面図。
置、スペーサ、シール剤の配置を説明する上面図。
【図１４】 液晶表示装置の構成を説明する斜視図。
【図１５】 画素部の画素を示す上面図。
【図１６】 ＥＬ表示装置の構造を示す上面図及び断面
図。
図。
【図１７】 ＥＬ表示装置の画素部の断面図。
【図１８】 ＥＬ表示装置の画素部の上面図と回路図。
【図１９】 ＥＬ表示装置の画素部の回路図の例。
【図２０】 半導体装置の一例を示す図。
【図２１】 半導体装置の一例を示す図。
【図２２】 投影型液晶表示装置の構成を示す図。
フロントページの続き Ｆターム(参考） 5C094 AA03 BA03 BA29 BA45 CA19 EB05 FB14 GB10 5F052 AA02 AA17 BA07 BB02 BB07 DA02 DA10 DB02 DB03 DB07 EA11 EA15 EA16 FA06 FA19 HA01 HA06 JA01 5F110 AA30 BB02 CC02 DD01 DD02 DD03 DD13 DD14 DD15 EE01 EE02 EE03 EE04 EE05 EE06 EE15 EE28 EE44 EE45 FF02 FF03 FF04 FF09 FF28 FF30 GG02 GG04 GG13 GG25 GG32 GG34 GG43 GG45 GG47 GG51 GG52 GG57 HJ01 HJ04 HJ18 HJ23 HL03 HL04 HL11 HL23 HM15 NN04 NN22 NN23 NN24 NN27 NN35 NN36 PP03 PP06 PP10 PP13 PP23 PP29 PP34 PP35 QQ09 QQ24 QQ25 QQ28
Claims (16)
- 【請求項１】基板上に第１の絶縁膜を形成する第１の工
程と、 前記第1の絶縁膜上に非晶質半導体膜を形成する第２の
工程と、 前記非晶質半導体膜の表面からフッ素を注入する第３の
工程と、 前記非晶質半導体膜中または前記非晶質半導体膜に接し
て該非晶質半導体膜の結晶化を助長する触媒元素を付加
する第４の工程と、 前記非晶質半導体膜を第１の加熱処理を行い結晶質半導
体膜を形成する第５の工程とを有することを特徴とする
半導体装置の作製方法。 - 【請求項２】基板上に第１の絶縁膜を形成する第１の工
程と、 前記第1の絶縁膜上に非晶質半導体膜を形成する第２の
工程と、 前記非晶質半導体膜の表面からフッ素を注入する第３の
工程と、 前記非晶質半導体膜中または前記非晶質半導体膜に接し
て該非晶質半導体膜の結晶化を助長する触媒元素を付加
する第４の工程と、 前記非晶質半導体膜に第１の加熱処理を行い結晶質半導
体膜を形成する第５の工程と、 前記結晶質半導体膜にレーザー光を照射して前記結晶質
半導体膜の結晶性を高める第６の工程とを有することを
特徴とする半導体装置の作製方法。 - 【請求項３】基板上に第１の絶縁膜を形成する第１の工
程と、 前記第１の絶縁膜の表面をフッ素化する第２の工程と、 前記第1の絶縁膜上に非晶質半導体膜を形成する第３の
工程と、 前記非晶質半導体膜中または前記非晶質半導体膜に接し
て該非晶質半導体膜の結晶化を助長する触媒元素を付加
する第４の工程と、 前記非晶質半導体膜を第１の加熱処理を行い結晶質半導
体膜を形成する第５の工程とを有することを特徴とする
半導体装置の作製方法。 - 【請求項４】基板上に第１の絶縁膜を形成する第１の工
程と、 前記第１の絶縁膜の表面をフッ素化する第２の工程と、 前記第1の絶縁膜上に非晶質半導体膜を形成する第３の
工程と、 前記非晶質半導体膜中または前記非晶質半導体膜に接し
て該非晶質半導体膜の結晶化を助長する触媒元素を付加
する第４の工程と、 前記非晶質半導体膜に第１の加熱処理を行い結晶質半導
体膜を形成する第５の工程と、 前記結晶質半導体膜にレーザー光を照射して前記結晶質
半導体膜の結晶性を高める第６の工程とを有することを
特徴とする半導体装置の作製方法。 - 【請求項５】基板上に第１の絶縁膜を形成する第１の工
程と、 前記第１の絶縁膜の表面をフッ素化する第２の工程と、 前記第1の絶縁膜上に少なくともフッ素と水素とを含む
反応ガスから非晶質半導体膜を形成する第３の工程と、 前記非晶質半導体膜中または前記非晶質半導体膜に接し
て該非晶質半導体膜の結晶化を助長する触媒元素を付加
する第４の工程と、 前記非晶質半導体膜に第１の加熱処理を行い結晶質半導
体膜を形成する第５の工程とを有することを特徴とする
半導体装置の作製方法。 - 【請求項６】基板上に第１の絶縁膜を形成する第１の工
程と、 前記第１の絶縁膜の表面をフッ素化する第２の工程と、 前記第1の絶縁膜上に少なくともフッ素と水素とを含む
反応ガスから非晶質半導体膜を形成する第３の工程と、 前記非晶質半導体膜中または前記非晶質半導体膜に接し
て該非晶質半導体膜の結晶化を助長する触媒元素を付加
する第４の工程と、 前記非晶質半導体膜を加熱処理して結晶質半導体膜を形
成する第５の工程と前記結晶質半導体膜にレーザー光を
照射して前記結晶質半導体膜の結晶性を高める第６の工
程とを有することを特徴とする半導体装置の作製方法。 - 【請求項７】基板上に第１の絶縁膜を形成する第１の工
程と、 前記第１の絶縁膜の表面をフッ素化する第２の工程と、 前記第1の絶縁膜上に非晶質半導体膜を形成する第３の
工程と、 前記非晶質半導体膜中または前記非晶質半導体膜に接し
て該非晶質半導体膜の結晶化を助長する触媒元素を付加
する第４の工程と、 前記非晶質半導体膜に第１の加熱処理をして結晶質半導
体膜を形成する第５の工程と、 前記結晶質半導体膜の選択された領域にリンが添加され
た領域を形成する第６の工程と、 前記第６の工程の後に第２の加熱処理を行う第７の工程
とを有することを特徴とする半導体装置の作製方法。 - 【請求項８】基板上に第１の絶縁膜を形成する第１の工
程と、 前記第１の絶縁膜の表面をフッ素化する第２の工程と、 前記第1の絶縁膜上に非晶質半導体膜を形成する第３の
工程と、 前記非晶質半導体膜中または前記非晶質半導体膜に接し
て該非晶質半導体膜の結晶化を助長する触媒元素を付加
する第４の工程と、 前記非晶質半導体膜に第１の加熱処理をして結晶質半導
体膜を形成する第５の工程と、 前記結晶質半導体膜にレーザー光を照射して前記結晶質
半導体膜の結晶性を高める第６の工程と前記結晶質半導
体膜の選択された領域にリンが添加された領域を形成す
る第７の工程と、 前記第７の工程の後に第２の加熱処理を行う第８の工程
とを有することを特徴とする半導体装置の作製方法。 - 【請求項９】基板上に第１の絶縁膜を形成する第１の工
程と、 前記第１の絶縁膜の表面をフッ素化する第２の工程と、 前記第1の絶縁膜上に少なくともフッ素と水素とを含む
反応ガスから非晶質半導体膜を形成する第３の工程と、 前記非晶質半導体膜中または前記非晶質半導体膜に接し
て該非晶質半導体膜の結晶化を助長する触媒元素を付加
する第４の工程と、 前記非晶質半導体膜を加熱処理して結晶質半導体膜を形
成する第５の工程と、 前記結晶質半導体膜の選択された領域にリンが添加され
た領域を形成する第６の工程と、 前記第６の工程の後に第２の加熱処理を行う第７の工程
とを有することを特徴とする半導体装置の作製方法。 - 【請求項１０】基板上に第１の絶縁膜を形成する第１の
工程と、 前記第１の絶縁膜の表面をフッ素化する第２の工程と、 前記第1の絶縁膜上に少なくともフッ素と水素とを含む
反応ガスから非晶質半導体膜を形成する第３の工程と、 前記非晶質半導体膜中または前記非晶質半導体膜に接し
て該非晶質半導体膜の結晶化を助長する触媒元素を付加
する第４の工程と、 前記非晶質半導体膜を加熱処理して結晶質半導体膜を形
成する第５の工程と、前記結晶質半導体膜にレーザー光
を照射して前記結晶質半導体膜の結晶性を高める第６の
工程と 前記結晶質半導体膜の選択された領域にリンが添加され
た領域を形成する第７の工程と、 前記第７の工程の後に第２の加熱処理を行う第８の工程
とを有することを特徴とする半導体装置の作製方法。 - 【請求項１１】請求項３乃至請求項１０のいずれか一項
において、前記第１の絶縁膜の表面をフッ素化する工程
は、フッ素原子またはフッ素ラジカルを含むプラズマに
晒すことを特徴とする半導体装置の作製方法。 - 【請求項１２】請求項３乃至請求項１０のいずれか一項
において、前記第１の絶縁膜の表面をフッ素化する工程
は、四フッ化珪素をプラズマ化した雰囲気中に晒すこと
を特徴とする半導体装置の作製方法。 - 【請求項１３】請求項３乃至請求項１０のいずれか一項
において、前記第１の絶縁膜の表面をフッ素化する工程
は、三フッ化窒素をプラズマ化した雰囲気中に晒すこと
を特徴とする半導体装置の作製方法。 - 【請求項１４】請求項３乃至請求項１０のいずれか一項
において、前記触媒元素はニッケル（Ｎｉ）、ゲルマニ
ウム（Ｇｅ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ
（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐ
ｔ）、銅（Ｃｕ）、金（Ａｕ）であることを特徴とする
半導体装置の作製方法。 - 【請求項１５】請求項２、請求項４、請求項６、請求項
８、請求項１０のいずれか一項において、前記レーザー
光は波長４００nm以下のエキシマレーザー光であること
を特徴とする半導体装置の作製方法。 - 【請求項１６】請求項２、請求項４、請求項６、請求項
８、請求項１０のいずれか一項において、前記レーザー
光はＹＡＧレーザー、ＹＶＯ4レーザー、ＹＡｌＯ3レー
ザー、ＹＬＦレーザーから選ばれた一つのレーザー光で
あって、その第２高調波（５３２nm）、第３高調波（３
５５nm）、第４高調波（２６６nm）から選ばれた一つで
あることを特徴とする半導体装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000002028A JP4472082B2 (ja) | 2000-01-07 | 2000-01-07 | 半導体装置の作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000002028A JP4472082B2 (ja) | 2000-01-07 | 2000-01-07 | 半導体装置の作製方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001196306A true JP2001196306A (ja) | 2001-07-19 |
| JP2001196306A5 JP2001196306A5 (ja) | 2007-02-15 |
| JP4472082B2 JP4472082B2 (ja) | 2010-06-02 |
Family
ID=18531184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000002028A Expired - Fee Related JP4472082B2 (ja) | 2000-01-07 | 2000-01-07 | 半導体装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4472082B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007221137A (ja) * | 2006-02-17 | 2007-08-30 | Samsung Electronics Co Ltd | シリコン層の形成方法及びそれを用いた表示基板の製造方法 |
| CN100347809C (zh) * | 2001-08-30 | 2007-11-07 | 株式会社半导体能源研究所 | 制造半导体器件的方法 |
| CN100447941C (zh) * | 2002-08-19 | 2008-12-31 | 纽约市哥伦比亚大学托管会 | 一种用于处理薄膜样本的方法、系统及其薄膜区域结构 |
| JP2015092570A (ja) * | 2001-08-10 | 2015-05-14 | 株式会社半導体エネルギー研究所 | 発光装置 |
-
2000
- 2000-01-07 JP JP2000002028A patent/JP4472082B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015092570A (ja) * | 2001-08-10 | 2015-05-14 | 株式会社半導体エネルギー研究所 | 発光装置 |
| CN100347809C (zh) * | 2001-08-30 | 2007-11-07 | 株式会社半导体能源研究所 | 制造半导体器件的方法 |
| CN100447941C (zh) * | 2002-08-19 | 2008-12-31 | 纽约市哥伦比亚大学托管会 | 一种用于处理薄膜样本的方法、系统及其薄膜区域结构 |
| JP2007221137A (ja) * | 2006-02-17 | 2007-08-30 | Samsung Electronics Co Ltd | シリコン層の形成方法及びそれを用いた表示基板の製造方法 |
| KR101224377B1 (ko) * | 2006-02-17 | 2013-01-21 | 삼성디스플레이 주식회사 | 실리콘층의 형성방법 및 이를 이용한 표시기판의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4472082B2 (ja) | 2010-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5593424B2 (ja) | 液晶表示装置 | |
| KR100794154B1 (ko) | 반도체 장치의 제작방법 | |
| US7709894B2 (en) | Semiconductor device including a transistor with a gate electrode having a taper portion | |
| JP2001175198A (ja) | 半導体装置およびその作製方法 | |
| JP3901893B2 (ja) | 半導体装置およびその作製方法 | |
| JP2012089854A (ja) | 半導体装置及び半導体装置の作製方法 | |
| JP2001156017A (ja) | レーザー装置及びレーザー光を用いた熱処理方法並びに半導体装置の作製方法 | |
| JP2006126855A (ja) | 表示装置 | |
| JP4494369B2 (ja) | 液晶表示装置 | |
| JP2006313363A (ja) | 表示装置 | |
| JP2006293385A (ja) | 表示装置 | |
| JP4939689B2 (ja) | 半導体装置およびその作製方法 | |
| JP4076720B2 (ja) | 半導体装置の作製方法 | |
| JP4801249B2 (ja) | 半導体装置の作製方法 | |
| JP5046439B2 (ja) | 半導体装置の作製方法 | |
| JP4896286B2 (ja) | 半導体装置の作製方法 | |
| JP5292453B2 (ja) | 半導体装置の作製方法 | |
| JP4776773B2 (ja) | 半導体装置の作製方法 | |
| JP4472082B2 (ja) | 半導体装置の作製方法 | |
| JP2001338873A (ja) | 半導体装置の作製方法 | |
| JP4663063B2 (ja) | 半導体装置の作製方法 | |
| JP2001326178A (ja) | 半導体装置及びその作製方法 | |
| JP4641586B2 (ja) | 半導体装置の作製方法 | |
| JP3913689B2 (ja) | 半導体装置及びその作製方法 | |
| JP2001015764A (ja) | 半導体装置およびその作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061222 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061222 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091208 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100302 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100303 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140312 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |