JP2001015764A - 半導体装置およびその作製方法 - Google Patents

半導体装置およびその作製方法

Info

Publication number
JP2001015764A
JP2001015764A JP2000130314A JP2000130314A JP2001015764A JP 2001015764 A JP2001015764 A JP 2001015764A JP 2000130314 A JP2000130314 A JP 2000130314A JP 2000130314 A JP2000130314 A JP 2000130314A JP 2001015764 A JP2001015764 A JP 2001015764A
Authority
JP
Japan
Prior art keywords
silicon oxynitride
oxynitride film
tft
semiconductor device
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000130314A
Other languages
English (en)
Other versions
JP4463377B2 (ja
JP2001015764A5 (ja
Inventor
Hideto Kitakado
英人 北角
Masahiko Hayakawa
昌彦 早川
Shunpei Yamazaki
舜平 山崎
Takeomi Asami
勇臣 浅見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2000130314A priority Critical patent/JP4463377B2/ja
Publication of JP2001015764A publication Critical patent/JP2001015764A/ja
Publication of JP2001015764A5 publication Critical patent/JP2001015764A5/ja
Application granted granted Critical
Publication of JP4463377B2 publication Critical patent/JP4463377B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 (修正有) 【課題】 アルカリ金属元素を含むガラスを基板とする
TFTの電気特性のばらつきをなくし、信頼性の高い製
造方法を提供する。 【解決手段】 基板ガラス101のバックチャネル側
に、SiH4、NH3、N2Oから作製される酸化窒化シ
リコン膜102aと、SiH4、N2Oから作製される酸
化窒化シリコン膜102bとをそれぞれ酸素濃度、窒素
濃度、水素濃度及び組成比を適切にして積層させたブロ
ッキング層102を設け、基板からのアルカリ金属元素
の汚染を防止する。また島状半導体層104、105a
を形成して活性層とし、マスク107、及び108によ
って、p型及びn型の適切な濃度の不純物を注入して、
しきい値電圧を制御できるチャネルを形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、基板上に形成した
薄膜トランジスタ(以下、TFTと記す)でなる回路を
設けた半導体装置とその作製方法に関する。特に、TF
Tの活性層とする半導体層と基板との間に設ける絶縁膜
に関するものである。このような絶縁膜はブロッキング
層或いは下地膜とも呼ぶ。本発明は良好なTFTの特性
を得ると共にTFTの劣化を防止するのに好適な絶縁膜
の構成およびその作製方法に関する。
【0002】本発明の半導体装置は、TFTやTFTで
作製された半導体回路を有する表示装置やイメージセン
サなどの電気光学装置を含むものであり、更に本発明の
半導体装置は、これらの表示装置および電気光学装置を
搭載した電子機器を範疇に含んでいる。
【0003】
【従来の技術】近年、結晶質半導体層で活性層を形成し
た薄膜トランジスタ(以下、TFTと省略する)を用
い、画素のスイッチング素子としたり、駆動回路を形成
したアクティブマトリクス型の表示装置が、高精細で高
画質の画像表示を実現する手段として注目されている。
結晶質半導体層の材料には、例えば、非晶質シリコン層
をレーザーアニール法や熱アニール法などの方法で結晶
化させた結晶質シリコン層が好適に用いられている。結
晶質シリコン層を用いたTFTは高い電界効果移動度を
実現でき電流駆動能力が高いので、微細加工が可能とな
り、画素部の高開口率化も可能となった。
【0004】このようなアクティブマトリクス型の表示
装置において、大面積でかつ安価な表示装置を実現する
ためには、石英基板よりも安価なガラス基板を用いるこ
とが前提となり、耐熱温度の理由から製造工程における
最高温度は600〜700℃以下とすることが要求され
ている。しかしながら、ガラス基板にはナトリウム(N
a)などのアルカリ金属が微量に含まれているので、少
なくともガラス基板のTFTが形成される側の表面には
酸化シリコン膜や窒化シリコン膜などからなるブロッキ
ング層を形成し、アルカリ金属元素がTFTの活性層に
混入しないようにしておく必要があった。
【0005】ガラス基板上に作製されるTFTは、トッ
プゲート型とボトムゲート型(或いは逆スタガ型)の構
造が知られていた。トップゲート型は活性層の基板側と
は反対側の面に少なくともゲート絶縁膜とゲート電極と
が設けられた構造となっている。そして、活性層がゲー
ト絶縁膜と接する反対側の面(以降、本明細書では便宜
上バックチャネル側と記す)には上述のようなブロッキ
ング層が形成されている。
【0006】TFTの特性は、代表的パラメータとして
電界効果移動度、しきい値電圧(以下、Vthと省略す
る)などで表すことができる。Vthは図23(A)で
示すように、(ドレイン電流(以下、Idと省略する)
1/2対ゲート電圧(以下、Vgと省略する)特性におい
て、直線領域を外挿してVg軸と交差する電圧値として
求めることができる。また、Vth近傍またはそれ以下
におけるドレイン電流とゲート電圧の関係はサブスレッ
ショルド特性とも呼ばれ、スイッチング素子としてTF
Tの性能を決める重要な特性である。このサブスレッシ
ョルド特性の良さを表す定数としてサブスレッショルド
係数(以下、S値と省略して記す)が用いられている。
S値は図23(B)で示すようにサブスレッショルド特
性を片対数グラフにプロットしたときにドレイン電流が
一桁変化するのに要するゲート電圧として定義される。
そしてS値が小さければ小さいほど、TFTは高速で低
消費電力の動作が可能となる。また、駆動回路に形成す
るシフトレジスタ回路では、S値が大きいと(サブスレ
ッショルド特性が悪いと)リーク電流による電荷消失が
起こって致命的な動作不良を引き起こすことになる。
【0007】ところで、Vthの値は回路を動作させる
上で、nチャネル型TFTで0.5〜2.5V、pチャ
ネル型TFTで−0.5〜−2.5V程度とすると良い
が、意図しない原因によって活性層がn型の導電型とな
ってしまうと、Vthが−4〜−3V程度にシフトして
しまうことがある。すると、nチャネル型TFTはゲー
ト電圧を印加しない状態でもオン状態となり、設計通り
にスイッチング特性を得ることができなくなり、回路を
動作させることができなくなる。
【0008】Vthの値を制御するために、活性層のチ
ャネル形成領域に1×1016〜5×1017atoms/cm3
度濃度でp型を付与する不純物元素を添加する方法がと
られている。このような処置をチャネルドープと呼び、
TFTの作製工程では重要なものとなっている。
【0009】
【発明が解決しようとする課題】トップゲート型のTF
Tにおいて、ゲート電極に電圧が印加されるとその極性
によってはガラス基板中のアルカリ金属元素のうちイオ
ン化したものが活性層側に引き寄せられる。そして、ブ
ロッキング層の質が悪いと容易に活性層に混入し、TF
Tの電気的な特性を変動させ、経時的な信頼性も確保で
きなくなる。
【0010】ブロッキング層として窒化シリコン膜を用
いると、不純物イオンのブロッキング効果は高いが、ト
ラップ準位が多く、また内部応力が大きいので活性層に
直接接して形成するとTFTの特性に問題が生じる懸念
があった。一方、酸化シリコン膜は窒化シリコン膜より
もバンドギャップが広く絶縁性に優れ、トラップ準位も
少ない長所がある。しかし、吸湿性があり不純物イオン
に対するブロッキング効果が低い短所があった。
【0011】このようなブロッキング層を設け、その上
に非晶質半導体層を形成してレーザーアニール法や熱ア
ニール法で結晶質半導体層を形成すると、ブロッキング
層の内部応力が変化する。そのことによって結晶質半導
体層に歪みを与え、このような状況でTFTを完成させ
たとしても、VthやS値などの電気的特性が目標値か
らずれてしまう。その結果、所望の電圧でTFTを動作
させることが不可能となる。
【0012】チャネルドープは、Vthを制御するため
に効果的な方法であるが、同一の基板上に、nチャネル
型TFTとpチャネル型TFTの両方を形成してCMO
S回路などを形成するとき、Vthが−4〜−3V程度
にシフトしていると、一回のチャネルドープで両方のT
FTのVthを制御することは困難であった。すなわ
ち、nチャネル型TFTのVthを0.5〜2.5V、
pチャネル型TFTのVthを−0.5〜−2.5Vと
するために添加しなければならない不純物元素の量は同
じでなかった。チャネルドープを2回行うと、工程数が
増え、製造コストが高くなる要因となってしまった。
【0013】本発明は、VthやS値に代表されるTF
Tの特性がばらつくことなく作製することが可能で、安
定な特性が得られるTFTおよびその作製方法を提供
し、そうようなTFTを用てアクティブマトリクス型の
液晶表示装置を提供することを目的とする。
【0014】
【課題を解決するための手段】上述の問題点を解決する
ために、本発明はTFTのバックチャネル側に、SiH
4、NH3、N2Oから作製される酸化窒化シリコン膜
(A)と、SiH4、N2Oから作製される酸化窒化シリ
コン膜(B)とを積層させたブロッキング層を設ける。
このような酸化窒化シリコン膜の積層構造とすることに
より、基板からのアルカリ金属元素の汚染を防止し、か
つTFTに与える内部応力によるストレスの影響を緩和
することができる。
【0015】酸化窒化シリコン膜の作製方法は、プラズ
マCVD法や減圧CVD法やECR―CVD法などを用
いる。原料ガスにはSiH4、NH3、N2Oを用いる。
組成比は原料ガスの供給量を制御してやるか、反応圧力
や、放電電力、放電周波数、基板温度などの成膜に係わ
るパラメーターを調節することで可能である。NH3
酸化窒化シリコン膜の窒化を補うものであり、供給量を
適宣調節することで効果的に酸化窒化シリコン膜の窒素
の含有量を制御することができる。
【0016】酸化窒化シリコン膜(A)は、含有する酸
素濃度を20atomic%以上30atomic%以下、窒素濃度
を20atomic%以上30atomic%以下とする。或いは、
酸素に対する窒素の組成比を0.6以上1.5以下とす
る。また、酸化窒化シリコン膜(B)は、含有する酸素
濃度を55atomic%以上65atomic%以下、窒素濃度を
1atomic%以上20atomic%以下とする。或いは、酸素
に対する窒素の組成比を0.01以上0.4以下とす
る。酸化窒化シリコン膜(A)の水素濃度は10atomic
%以上20atomic%以下とし、酸化窒化シリコン膜
(B)の水素濃度は0.1atomic%以上10atomic%以
下とする。
【0017】アルカリ金属元素のブロッキング性を高め
るためには、酸化窒化シリコン膜の窒素含有量を増やす
ことで膜を緻密化する必要がある。しかし、酸化窒化シ
リコン膜に含有する窒素の割合を高めると、トラップ準
位が増加し、また内部応力が大きくなるので、この上に
直接活性層を形成することは適していない。従って、窒
素含有量が酸素含有量よりも少ない別の組成を有する酸
化窒化シリコン膜を設ける。
【0018】また、非晶質半導体層よりも先に形成する
ブロッキング層は、非晶質半導体層の結晶化の工程前後
で内部応力が変化する。そこで、結晶質半導体層への影
響を考慮すると、内部応力の変化量が小さいことが必要
になる。このような特性をブロッキング層に備えるため
には、酸化窒化シリコン膜の組成と膜厚に適当な範囲が
必要であり、本発明はそのような値を見出したものであ
る。
【0019】アルカリ金属元素に対するブロッキング性
は、ガラス基板に密接して設ける酸化窒化シリコン膜
(A)を10〜150nm、好ましくは20〜60nmの厚
さで設け、その上に酸化窒化シリコン膜(B)を10〜
250nm、好ましくは20〜100nmの厚さで設ける。
【0020】そして、酸化窒化シリコン膜(A)は、密
度が8×1022/cm3以上2×1023/cm3以下とし、酸化
窒化シリコン膜(B)は、密度が6×1022/cm3以上9
×1022/cm3以下とする。このような酸化窒化シリコン
膜(A)のフッ化水素アンモニウム(NH4HF2)を
7.13%とフッ化アンモニウム(NH4F)を15.
4%含む混合水溶液の20℃におけるエッチングレート
は60〜70nm/min(500℃、1時間+550℃、
4時間の熱処理後では、40〜50nm/min)であり、
酸化窒化リコン膜(B)のエッチングレートは110〜
130nm/min(500℃、1時間+550℃、4時間
の熱処理後では、90〜100nm/min)である。ここ
で定義したエッチングレートはエッチング溶液として、
NH4HF2を7.13%、NH4Fを15.4%含む水
溶液を用い、20℃のときに得られる値である。
【0021】ブロッキング層は酸化窒化シリコン膜
(A)と酸化窒化リコン膜(B)とを積層させて形成す
るので、積層した状態での内部応力を考慮する必要があ
り、結晶化工程の前後における内部応力の変化量が1×
104Pa以下となるようにする。
【0022】
【発明の実施の形態】[実施形態1]本実施形態では、n
チャネル型TFTとpチャネル型TFTでなるCMOS
回路の作製工程を説明する。合わせて、本発明に至る過
程を説明する。本発明の実施形態を図1と図2を用いて
説明する。ここではCMOS回路を形成するのに必要な
nチャネル型TFTとpチャネル型TFTとを同一基板
上に作製する方法について工程に従って詳細に説明す
る。そして、TFTのVthやS値を所望の値にするの
に適したブロッキング層の組成および構造を明らかにし
た。
【0023】<ブロッキング層の形成と非晶質半導体層
の形成:図1(A)>図1(A)において、基板101
にはコーニング社の#7059ガラスや#1737ガラス
基などに代表されるバリウムホウケイ酸ガラスやアルミ
ノホウケイ酸ガラスなどを用いる。このようなガラス基
板には微量ではあるがナトリウムなどのアルカリ金属元
素が含まれていた。そして、ガラス歪み点よりも10〜
20℃程度低い温度であらかじめ熱処理しておいても良
い。この基板101のTFTを形成する表面には、基板
101から前記アルカリ金属元素やその他の不純物の汚
染を防ぐためにブロッキング層102を形成する。ブロ
ッキング層102は、SiH4、NH3、N2Oから作製
する酸化窒化シリコン膜(A)102aと、SiH4
2Oから作製する酸化窒化シリコン膜(B)102b
で形成する。酸化窒化シリコン膜(A)102aは10
〜100nm(好ましくは20〜60nm)の厚さで形成
し、酸化窒化シリコン膜(B)102bは10〜200
nm(好ましくは20〜100nm)の厚さで形成する。
【0024】酸化窒化シリコン膜(A)と酸化窒化シリ
コン膜(B)は公知の成膜法で形成すれば良いが、プラ
ズマCVD法を用いることが最も好ましい。その時の代
表的な作製条件を表1に示す。また、表1には対比とし
て層間絶縁膜に使用するのに適した作製条件も示し、酸
化窒化シリコン膜(C)とした。ガス流量比はそれぞれ
表1に示す条件とし、他の作製条件においては、酸化窒
化シリコン膜(A)は、基板温度325℃、反応圧力4
0Pa、放電電力密度0.41W/cm2、放電周波数60MHz
とした。酸化窒化シリコン膜(B)の作製条件は、基板
温度400℃とし、ガス流量比以外の他の作製条件は酸
化窒化シリコン膜(A)と同様にした。酸化窒化シリコ
ン膜(C)は酸化窒化シリコン膜(B)に対してガス流
量比を異ならせ、さらに反応圧力93Pa、放電電力密度
0.12W/cm2、放電周波数13.56MHzとした。
【0025】
【表1】
【0026】このような条件で作製された酸化窒化シリ
コン膜(A)〜(C)の諸特性を表2にまとめて示す。
表2には、ラザフォード・バックスキャッタリング・ス
ペクトロメトリー(Rutherford Backscattering Spectr
ometry:以下、RBSと省略して記す。使用装置 シス
テム;3S−R10、加速器;NEC3SDH pelletr
on エンドステーション;CE&A RBS−400)か
ら求めた水素(H)、窒素(N)、酸素(O)、シリコ
ン(Si)の組成比と密度、フーリエ変換赤外分光法
(以下、FT−IRと記す。使用装置 Nicolet Magna-
IR 760)から求めたN−H結合とSi−H結合の密度、
フッ化水素アンモニウム(NH4HF2)を7.13%と
フッ化アンモニウム(NH4F)を15.4%含む混合
溶液(ステラケミファ社製、商品名LAL500)の2
0℃におけるエッチング速度、および熱アニールによる
内部応力の変化量を示す。内部応力の測定器はIonic Sy
stem社製のModel-30114を使用し、シリコンウエハー基
板上に作製した試料で測定した。内部応力の表記で
(+)の記号は引張り応力(膜を内側にして変形する応
力)を表し、(―)の記号は圧縮応力(膜を外側にして
変形する応力)を表している。
【0027】
【表2】
【0028】酸化窒化シリコン膜(A)は酸素に対する
窒素の組成比が0.91であり、酸化窒化シリコン膜
(B)の0.12と比較して、窒素の含有比率が高くな
る条件とした。このとき、酸化窒化シリコン膜(A)で
は酸素に対する水素の組成比が0.62となり、酸化窒
化シリコン膜(B)では0.03であった。その結果膜
の密度が高まり、ウエットエッチング速度は酸化窒化シ
リコン膜(B)の96nm/min(熱アニール後)と比較し
て酸化窒化シリコン膜(A)44nm/min(熱アニール
後)となり、速度が遅くなることから緻密な膜であるこ
とが推定できた。ウエットエッチング速度から比較する
と、酸化窒化シリコン膜(C)は酸化窒化シリコン膜
(B)よりも速く、密度が小さい膜であることが推定で
きる。
【0029】勿論、酸化窒化シリコン膜の作製条件は表
1に限定されるものではない。酸化窒化シリコン膜
(A)は、SiH4とNH3とN2Oとを用い、基板温度
250〜450℃、反応圧力10〜100Pa、電源周波
数13.56MHz以上を用い、放電電力密度0.15〜
0.80W/cm2として、水素濃度10〜30atomic%、
窒素濃度20〜30atomic%、酸素濃度20〜30atom
ic%、密度8×1022〜2×1023/cm3、上記フッ化水
素アンモニウム(NH4HF2)を7.13%とフッ化ア
ンモニウム(NH4F)を15.4%含む混合溶液エッ
チング速度が40〜70nm/minとなるようにすれば良
い。一方、酸化窒化シリコン膜(B)は、SiH4とN2
Oとを用い、基板温度250〜450℃、反応圧力10
〜100Pa、電源周波数13.56MHz以上を用い、放
電電力密度0.15〜0.80W/cm2として、水素濃度
0.1〜10atomic%、窒素濃度1〜20atomic%、酸
素濃度55〜65atomic%、密度6×1022〜9×10
22/cm3、上記フッ化水素アンモニウム(NH4HF2)を
7.13%とフッ化アンモニウム(NH4F)を15.
4%含む混合溶液エッチング速度が90〜130nm/min
となるようにすれば良い。
【0030】また、表2では結合水素量、ウエットエッ
チング速度、内部応力については膜の堆積後の値と、熱
処理(500℃、1時間+550℃、4時間:結晶化の
工程における処理条件と同等なもの)後の値を示した。
表2の特性から明らかなように、この熱処理によって酸
化窒化シリコン膜から水素が放出され、また膜が緻密化
して引張り応力が大きくなる方向へ変化した。
【0031】次に、25〜80nm(好ましくは30〜
60nm)の厚さで非晶質構造を有する半導体層103
aを、プラズマCVD法やスパッタ法などの公知の方法
で形成する。本実施形態では、プラズマCVD法で非晶
質シリコン膜を55nmの厚さに形成した。非晶質構造
を有する半導体膜としては、非晶質半導体膜や微結晶半
導体膜があり、非晶質シリコンゲルマニウム膜などの非
晶質構造を有する化合物半導体膜を適用しても良い。ま
た、ブロッキング層102と非晶質半導体層103aと
は両者を連続形成しても良い。例えば、ブロッキング層
102bをプラズマCVD法で成膜後、反応ガスをSi
4、N2OからSiH4とH2或いはSiH4のみに切り
替えれば、一旦大気雰囲気に晒すことなく連続形成でき
る。その結果、ブロッキング層102bの表面の汚染を
防ぐことが可能となり、作製するTFTの特性バラツキ
やしきい値電圧の変動を低減させることができる。
【0032】<結晶化の工程:図1(B)>そして、公
知の結晶化技術を使用して非晶質半導体層103aから
結晶質半導体層103bを形成する。例えば、レーザー
アニール法や熱アニール法(固相成長法)、またはラピ
ットサーマルアニール法(RTA法)を適用すれば良
い。RTA法では、赤外線ランプ、ハロゲンランプ、メ
タルハライドランプ、キセノンランプなどを光源に用い
る。或いは特開平7−130652号公報で開示された
技術に従って、触媒元素を用いる結晶化法で結晶質半導
体層103bを形成することもできる。結晶化の工程で
はまず、非晶質半導体層が含有する水素を放出させてお
くことが肝要であり、400〜500℃で1時間程度の
熱処理を行い含有する水素量を5atom%以下にしてから
結晶化させることが望ましい。
【0033】結晶化をレーザーアニール法にて行う場合
には、パルス発振型または連続発光型のエキシマレーザ
ーやアルゴンレーザーをその光源とする。パルス発振型
のエキシマレーザーを用いる場合には、レーザー光を線
状に加工してレーザーアニールを行う。レーザーアニー
ル条件は実施者が適宣選択するものであるが、例えば、
レーザーパルス発振周波数30Hzとし、レーザーエネ
ルギー密度を100〜500mJ/cm2(代表的には300
〜400mJ/cm2)とする。そして線状ビームを基板全面
に渡って照射し、この時の線状ビームの重ね合わせ率
(オーバーラップ率)を80〜98%として行う。この
ようにして結晶質半導体層を形成することができる。
【0034】その他にも個体レーザーであるYAGレー
ザー、YVO4レーザー、YAlO3レーザー、YLFレ
ーザーなどを用いることができる。これらの個体レーザ
ーは1064nmの基本波よりは、むしろその第2高調波
(532nm)、第3高調波(355nm)、第4高調波
(266nm)が利用される。光の侵入長により、第2高
調波(532nm)を用いる場合には半導体膜の表面及び
内部から、第3高調波(355nm)や第4高調波(26
6nm)の場合にはエキシマレーザーと同様に半導体膜の
表面から加熱して結晶化を行うことができる。
【0035】非晶質半導体膜の結晶化条件の一例は、N
d:YAGレーザーのパルス発振周波数を1〜10kHz
とし、レーザーエネルギー密度を100〜500mJ/cm2
(代表的には100〜400mJ/cm2)として、シリンドリ
カルレンズなどを含む光学系にて形成した線状レーザー
光306をその長手方向に対し垂直な方向に走査して
(或いは、相対的に基板を移動させて)する。線状レー
ザー光の線幅は100〜1000μm、例えば400μm
とする。このようにして熱結晶化法とレーザー結晶化法
を併用することにより、結晶性の高い結晶質半導体膜を
形成することができる。
【0036】熱アニール法による場合にはファーネスア
ニール炉を用い、窒素雰囲気中で600〜660℃程度
の温度でアニールを行う。いずれにしても非晶質半導体
層を結晶化させると原子の再配列が起こり緻密化するの
で、作製される結晶質半導体層の厚さは当初の非晶質半
導体層の厚さ(本実施例では55nm)よりも1〜15
%程度減少した。
【0037】<島状半導体層形成、マスク層形成:図1
(C)>そして、結晶質半導体層103b上にフォトレ
ジストパターンを形成し、ドライエッチングによって結
晶質半導体層を島状に分割して島状半導体層104、1
05aを形成し活性層とする。ドライエッチングにはC
4とO2の混合ガスを用いた。その後、プラズマCVD
法や減圧CVD法、またはスパッタ法により50〜10
0nmの厚さの酸化シリコン膜によるマスク層106を
形成する。例えば、プラズマCVD法による場合、オル
トケイ酸テトラエチル(Tetraethyl Orthosilicate:T
EOS)とO2とを混合し、反応圧力40Pa、基板温度
300〜400℃とし、高周波(13.56MHz)電力
密度0.5〜0.8W/cm2で放電させ、100〜150n
m代表的には130nmの厚さに形成する。
【0038】<チャネルドープ工程:図1(D)>そし
てフォトレジストマスク107を設け、nチャネル型T
FTを形成する島状半導体層105aにしきい値電圧を
制御する目的で1×1016〜5×1017atoms/cm3程度
の濃度でp型を付与する不純物元素を添加する。半導体
に対してp型を付与する不純物元素には、ホウ素
(B)、アルミニウム(Al)、ガリウム(Ga)など
周期律表第13族の元素が知られている。ここではイオ
ンドープ法でジボラン(B26)を用いホウ素(B)を
添加した。ホウ素(B)添加は必ずしも必要でなく省略
しても差し支えないが、ホウ素(B)を添加した半導体
層105bはnチャネル型TFTのしきい値電圧を所定
の範囲内に収めるために形成することができた。
【0039】<n-ドープ工程:図1(E)>nチャネ
ル型TFTのLDD領域を形成するために、n型を付与
する不純物元素を島状半導体層105bに選択的に添加
する。半導体に対してn型を付与する不純物元素には、
リン(P)、砒素(As)、アンチモン(Sb)など周
期律表第15族の元素が知られている。フォトレジスト
マスク108を形成し、ここではリン(P)を添加すべ
く、フォスフィン(PH3)を用いたイオンドープ法を
適用した。形成される不純物領域109におけるリン
(P)濃度は2×1016〜5×1019atoms/cm3の範囲
とする。本明細書中では、不純物領域109に含まれる
n型を付与する不純物元素の濃度を(n-)と表す。
【0040】<マスク層除去、レーザー活性化、ゲート
絶縁膜形成:図1(F)>次に、マスク層106を純水
で希釈したフッ酸などのエッチング液により除去した。
そして、図1(D)と図1(E)で島状半導体層105
bに添加した不純物元素を活性化させる工程を行う。活
性化は窒素雰囲気中で500〜600℃で1〜4時間の
熱アニールや、レーザーアニールなどの方法により行う
ことができる。また、両方の方法を併用して行っても良
い。本実施例では、レーザー活性化の方法を用い、Kr
Fエキシマレーザー光(波長248nm)を用い、線状
ビームを形成して、発振周波数5〜50Hz、エネルギ
ー密度100〜500mJ/cm2として線状ビームの
オーバーラップ割合を80〜98%として走査して、島
状半導体層が形成された基板全面を処理した。尚、レー
ザー光の照射条件には何ら限定される事項はなく、実施
者が適宣決定すれば良い。
【0041】次に、ゲート絶縁膜110をプラズマCV
D法またはスパッタ法を用いて40〜150nmの厚さ
でシリコンを含む絶縁膜で形成する。例えば、120n
mの厚さで酸化窒化シリコン膜(B)で形成すると良
い。その他に、ゲート絶縁膜を他のシリコンを含む絶縁
膜を単層または積層構造として用いても良い。
【0042】<第1の導電層の形成:図2(A)>ゲー
ト絶縁膜上には、ゲート電極を形成するために導電層を
成膜する。この導電層は単層で形成しても良いが、必要
に応じて二層あるいは三層といった積層構造とすること
もできる。本実施例では、導電性の窒化物金属膜から成
る導電層(A)111と金属膜から成る導電層(B)1
12とを積層させた。導電層(B)112はタンタル
(Ta)、チタン(Ti)、モリブデン(Mo)、タン
グステン(W)から選ばれた元素、または前記元素を主
成分とする合金か、前記元素を組み合わせた合金膜(代
表的にはMo−W合金膜、Mo−Ta合金膜)で形成す
れば良く、導電層(A)111は窒化タンタル(Ta
N)、窒化タングステン(WN)、窒化チタン(Ti
N)膜、窒化モリブデン(MoN)などで形成する。ま
た、導電層(A)111はタングステンシリサイド、チ
タンシリサイド、モリブデンシリサイドを適用しても良
い。導電層(B)112は低抵抗化を図るために含有す
る不純物濃度を低減させると良く、特に酸素濃度に関し
ては30ppm以下とすると良かった。例えば、タング
ステン(W)は酸素濃度を30ppm以下とすることで
20μΩcm以下の比抵抗値を実現することができた。
【0043】導電層(A)111は10〜50nm(好
ましくは20〜30nm)とし、導電層(B)112は
200〜400nm(好ましくは250〜350nm)
とすれば良い。本実施例では、導電層(A)111に3
0nmの厚さのTaN膜を、導電層(B)112には3
50nmのTa膜を用い、いずれもスパッタ法で形成し
た。TaN膜はTaをターゲットとしてスパッタガスに
Arと窒素との混合ガスを用いて成膜した。Taはスパ
ッタガスにArを用いた。また、これらのスパッタガス
中に適量のXeやKrを加えておくと、形成する膜の内
部応力を緩和して膜の剥離を防止することができる。α
相のTa膜の抵抗率は20μΩcm程度でありゲート電極
に使用することができるが、β相のTa膜の抵抗率は1
80μΩcm程度でありゲート電極とすすには不向きであ
った。TaN膜はα相に近い結晶構造を持つので、この
上にTa膜を形成すればα相のTa膜が容易に得られ
た。尚、図示しないが、導電層(A)111の下に2〜
20nm程度の厚さでリン(P)をドープしたシリコン
膜を形成しておくことは有効である。これにより、その
上に形成される導電膜の密着性向上と酸化防止を図ると
同時に、導電層(A)または導電層(B)が微量に含有
するアルカリ金属元素がゲート絶縁膜110に拡散する
のを防ぐことができる。いずれにしても、導電層(B)
は抵抗率を10〜500μΩcmの範囲ですることが好ま
しい。
【0044】<ゲート電極形成:図2(B)>次に、フ
ォトレジストマスク113を形成し、導電層(A)11
1と導電層(B)112とを一括でエッチングしてゲー
ト電極114、115を形成する。例えば、ドライエッ
チング法によりCF4とO2の混合ガス、またはCl2
用いて1〜20Paの反応圧力で行うことができる。ゲー
ト電極114、115は、導電層(A)から成る114
a、115aと、導電層(B)から成る114b、11
5bとが一体として形成されている。この時、nチャネ
ル型TFTのゲート電極115は不純物領域109の一
部と、ゲート絶縁膜110を介して重なるように形成す
る。また、ゲート電極は導電層(B)のみで形成するこ
とも可能である。
【0045】<p+ドープ工程:図2(C)>次いで、
pチャネル型TFTのソース領域およびドレイン領域と
する不純物領域117を形成する。ここでは、ゲート電
極114をマスクとしてp型を付与する不純物元素を添
加し、自己整合的に不純物領域を形成する。このとき、
nチャネル型TFTを形成する島状半導体層はフォトレ
ジストマスク116で被覆しておく。そして、不純物領
域117はジボラン(B26)を用いたイオンドープ法
で形成する。この領域のボロン(B)濃度は3×1020
〜3×1021atoms/cm3となるようにする。本明細書中
では、ここで形成された不純物領域117に含まれるp
型を付与する不純物元素の濃度を(p+)と表す。
【0046】<n+ドープ工程:図2(D)>次に、n
チャネル型TFTのソース領域またはドレイン領域を形
成する不純物領域118の形成を行った。ここでは、フ
ォスフィン(PH3)を用いたイオンドープ法で行い、
この領域のリン(P)濃度を1×1020〜1×1021at
oms/cm3とした。本明細書中では、ここで形成された不
純物領域118に含まれるn型を付与する不純物元素の
濃度を(n+)と表す。不純物領域117にも同時にリ
ン(P)が添加されるが、既に前の工程で添加されたボ
ロン(B)濃度と比較して不純物領域117に添加され
たリン(P)濃度はその1/2〜1/3程度なのでp型
の導電性が確保され、TFTの特性に何ら影響を与える
ことはなかった。
【0047】<保護絶縁層形成、活性化工程、水素化工
程:図2(E)>その後、それぞれの濃度で添加された
n型またはp型を付与する不純物元素を活性化する工程
を熱アニール法で行う。この工程はファーネスアニール
炉を用いれば良い。その他に、レーザーアニール法、ま
たはラピッドサーマルアニール法(RTA法)で行うこ
とができる。アニール処理は酸素濃度が1ppm以下、
好ましくは0.1ppm以下の窒素雰囲気中で400〜
700℃、代表的には500〜600℃で行うものであ
り、本実施例では550℃で4時間の熱処理を行った。
また、アニール処理の前に、50〜200nmの厚さの保
護絶縁層119を酸化窒化シリコン膜や酸化シリコン膜
などで形成すると良い。酸化窒化シリコン膜は表1のい
ずれの条件でも形成できるが、その他にも、SiH4
27SCCM、N2Oを900SCCMとして反応圧力160P
a、基板温度325℃、放電電力密度0.1W/cm2で形成
すると良い。
【0048】レーザーアアニール法による結晶化は、エ
キシマレーザーや、YAGレーザー、YVO4レーザ
ー、YAlO3レーザー、YLFレーザーなどで行う。
YAGレーザーなどの個体レーザーは基本波から第2、
第3高調波のいずれかを適用すると良い。
【0049】活性化の工程の後、さらに、3〜100%
の水素を含む雰囲気中で、300〜450℃で1〜12
時間の熱処理を行い、島状半導体層を水素化する工程を
行った。この工程は熱的に励起された水素により半導体
層のダングリングボンドを終端する工程である。水素化
の他の手段として、プラズマ水素化(プラズマにより励
起された水素を用いる)を行っても良い。
【0050】<層間絶縁層、ソース配線およびドレイン
配線形成、パッシベーション膜形成:図2(F)>活性
化および水素化の工程が終了したら、保護絶縁層上にさ
らに酸化窒化シリコン膜または酸化シリコン膜を積層さ
せ、層間絶縁層120を形成する。酸化窒化シリコン膜
は保護絶縁層119と同様にしてSiH4を27SCCM、
2Oを900SCCMとして反応圧力160Pa、基板温度
325℃とし、放電電力密度を0.15W/cm2として、
500〜1500nm(好ましくは600〜800nm)の
厚さで形成する。
【0051】そして、層間絶縁層120および保護絶縁
層119TFTのソース領域またはドレイン領域に達す
るコンタクトホールを形成し、ソース配線121、12
4と、ドレイン配線122、123を形成する。図示し
ていないが、本実施例ではこの電極を、Ti膜を100
nm、Tiを含むアルミニウム膜300nm、Ti膜1
50nmをスパッタ法で連続して形成した3層構造の積
層膜とした。
【0052】次に、パッシベーション膜125として、
窒化シリコン膜または酸化窒化シリコン膜を50〜50
0nm(代表的には100〜300nm)の厚さで形成
する。さらに、この状態で水素化処理を行うとTFTの
特性向上に対して好ましい結果が得られた。例えば、3
〜100%の水素を含む雰囲気中で、300〜450℃
で1〜12時間の熱処理を行うと良く、あるいはプラズ
マ水素化法を用いても同様の効果が得られた。
【0053】こうして基板101上に、nチャネル型T
FT134とpチャネル型TFT133とを完成させる
ことができた。pチャネル型TFT133には、島状半
導体層104にチャネル形成領域126、ソース領域1
27、ドレイン領域128を有している。nチャネル型
TFT134には、島状半導体層105にチャネル形成
領域129、ゲート電極115と重なるLDD領域13
0(以降、このようなLDD領域をLovと記す)、ソー
ス領域132、ドレイン領域131を有している。この
Lov領域のチャネル長方向の長さは、チャネル長3〜8
μmに対して、0.5〜3.0μm(好ましくは1.0〜
1.5μm)とした。図2ではそれぞれのTFTをシン
グルゲート構造としたが、ダブルゲート構造でも良い
し、複数のゲート電極を設けたマルチゲート構造として
も差し支えない。
【0054】このように作製したTFTの特性を評価し
た。TFTで形成した回路を所望の駆動電圧で正常に動
作させるために着目する特性は、Vth、S値、電界効
果移動度などであり、ここでは特にVthとS値につい
て着目した。TFTのサイズはpチャネル型およびnチ
ャネル型TFT共にチャネル長L=8μm、チャネル幅
W=8μmであり、nチャネル型TFTにはLDDとし
てLov=2μmを設けてある。
【0055】図3は、チャネルドープをしていないnチ
ャネル型TFTのS値とVshiftの関係を、各種ブロッ
キング層の膜厚をパラメータとして示したものである。
ここで、Vshiftとは図23(C)に示すように、ドレ
イン電流(Id)対ゲート電圧(Vg)のサブスレッシ
ョルド特性において、傾きが最大になる点に引かれた接
線がId=1×10-12Aの水平線と交差する電圧値とし
て定義する。Vshiftは小さいほど良く、理想的にはVs
hift=0Vであることが望ましい。図3に示すデータで
は、S値とVshiftの間には明らかな相間が見られ、Vs
hiftが0Vに近づくほどS値が小さくなり、TFTの特
性として理想的な状態になって行くことが明らかであ
る。
【0056】図3では、nチャネル型TFTのVshift
の値ブロッキング層102を構成する酸化窒化シリコン
膜(A)と酸化窒化シリコン膜(B)との膜厚について
検討した結果である。図3でプロットしたデータはいず
れもチャネルドープをしていない試料のものであり、V
shiftの値を所定の範囲内にするには最適な膜厚の組み
合わせがあることを示している。例えば、Vshiftをー
1.5〜―0.5Vの範囲にするには、酸化窒化シリコ
ン膜(A)の厚さを50nmまたは200nmとし、酸化窒
化シリコン膜(B)の厚さを30nmまたは200nmとす
れば良いことがわかる。
【0057】図4(A)〜(F)は、nチャネル型TF
Tおよびpチャネル型TFTにおけるVth、S値、V
shiftの第1のブロッキング層102aの膜厚依存性を
示す。第2のブロッキング層102bの厚さは200nm
一定とした。第1のブロッキング層102aの膜厚の変
化50〜200nmに対して特性の変化は観測されていな
い。
【0058】また、図5(A)〜(F)は、nチャネル
型TFTおよびpチャネル型TFTにおけるVth、S
値、Vshiftの第2のブロッキング層102bの膜厚依
存性を示す。第1のブロッキング層102aの厚さは5
0nm一定とした。図5に示すデータには、第2のブロッ
キング層102bに酸化窒化シリコン膜(B)を適用し
た場合と、酸化窒化シリコン膜(C)を適用した場合と
を示した。その結果、まず第2のブロッキング層102
bが厚くなるとS値が悪くなり、Vthの変動も大きく
なった。その傾向は酸化窒化シリコン膜(C)を適用し
た場合において顕著であった。その原因は十分明らかで
ないが、表2で示したように酸化窒化シリコン膜(B)
と(C)とではウエットエッチング速度に差があり、酸
化窒化シリコン膜(B)のようにウエットエッチング速
度が遅く、緻密で硬い膜の方が良いことが明らであっ
た。
【0059】図6は、ブロッキング層102のアルカリ
金属元素の汚染防止効果を、2次イオン質量分析法(S
IMS)で測定した結果を示す。測定に用いた装置は、
Physical Electronics社製Model-6600であり、試料
は、ガラス基板上にまず酸化窒化シリコン膜(A)を5
0nmの厚さに密接形成し、その上に酸化窒化シリコン膜
(B)を125nm、さらにシリコン膜を50nm形成し、
ファーネスアニール炉を用い熱アニール法による結晶化
温度(500℃で1時間と、550℃で4時間の熱アニ
ール処理)で処理したものである。図6のデータは、シ
リコン(Si)と酸素(O)と窒素(N)の分布を2次
イオン強度で表し、その分布に対するナトリウム(N
a)の分布を定量化して示した。その結果、ガラス基板
から酸化窒化シリコン膜(A)への拡散もしくはしみ出
しは観測されず、酸化窒化シリコン膜(A)の膜厚が5
0nmでも十分ブロッキング層として効果があることが確
認できた。
【0060】図7は、前述の結晶化温度における処理前
後のブロッキング層の内部応力変化に対するVshiftの
変化を示す。酸化窒化シリコン膜(A)と酸化窒化シリ
コン膜(B)との膜厚の組み合わせについて検討されて
いるが、内部応力の変化量が少ない程Vshiftが小さく
なることが明らかとなった。
【0061】完成したTFTにおいてnチャネル型TF
Tでは、S値を0.10V/dec以上0.30V/dec以下、
Vthを0.5V以上2.5V以下、電界効果移動度は
120cm2/V・sec以上250cm2/V・sec以下とすることが
できる。また、pチャネル型TFTでは、S値を0.1
0V/dec以上0.30V/dec以下、Vthを−0.5V以
上−2.5V以下、電界効果移動度は80cm2/V・sec以
上150cm2/V・sec以下とすることができる。このよう
にバックチャネル側に設ける酸化窒化シリコン膜を用い
たブロッキング層の膜厚および膜質には最適な範囲があ
り、適した組み合わせとすることによりTFTの特性を
安定化させることができる。
【0062】[実施形態2]実施形態1で示したブロッキ
ング層を設けることで、図3で示したようにVthをー
0.5〜―1.5V程度の範囲とすることができ、チャ
ネルドープ工程を簡略化することができる。実施形態1
と同様にして図1(C)までの工程を行い、基板101
上にブロッキング層102、島状半導体層104、10
5、マスク層106を形成する。そして、図21に示す
ようにしきい値電圧を制御する目的で実施形態1と同様
に、イオンドープ法でジボラン(B26)を用いホウ素
(B)を添加して、ボロン(B)が添加された島状半導
体層104b、105bを形成する。これは特別にフォ
トレジストマスクを設けずに行う全面チャネルドープ工
程とする。添加するボロン(B)濃度を1×1016atom
s/cm3で添加するとnチャネル型TFTのVthを0.
5〜2.5Vの範囲にすることができた。このボロン
(B)濃度では、pチャネル型TFTのVthは殆ど変
化せず、−0.5〜―1.5Vの範囲であった。その他
の方法として、非晶質半導体層を形成するときにジボラ
ン(B26)を同時に添加しても同様な効果を得ること
ができる。以降は図1(E)以降の工程を実施形態1と
同様にして行えば図2(F)に示す構造のnチャネル型
TFTとpチャネル型TFTとを形成できる。ここでチ
ャネル形成領域126、129には図21で添加した濃
度のボロン(B)が含まれている。このような工程とす
ることで、チャネルドープ用のフォトマスクを1枚削減
でき、実施形態1と比較して工程数を削減することがで
きる。
【0063】[実施形態3]本実施形態では、Vthの値
を精密に制御する形態について示す。まず、実施形態1
と同様にして図1(C)までの工程を行い、基板101
上にブロッキング層102、島状半導体層104、10
5、マスク層106を形成する。そして、図22(A)
で示すように実施形態2と同様にして全面チャネルドー
プ工程を行い、ボロン(B)が添加された島状半導体層
104b、105bを形成する。さらに、図22(B)
に示すように、フォトレジストマスク107を形成し、
1×1016〜5×1017atoms/cm3程度の濃度でp型を
付与する不純物元素を添加して、ボロン(B)が添加さ
れた島状半導体層105cを形成する。以降は図1
(E)以降の工程を実施形態1と同様にして行えば図2
(F)に示す構造のnチャネル型TFTとpチャネル型
TFTとを形成できる。ここでチャネル形成領域12
6、129には図21で添加した濃度のボロン(B)が
含まれている。このような工程とすることで、nチャネ
ル型TFTのVthを0.5〜2.5Vの範囲に精密に
制御することが可能となり、pチャネル型TFTのVt
hを−0.5〜―1.5Vの範囲とすることができる。
【0064】
【実施例】[実施例1]本発明の実施例を図8〜図12
を用いて説明する。ここでは画素部の画素TFTと、画
素部の周辺に設けられる駆動回路のTFTを同一基板上
に作製する方法について工程に従って詳細に説明する。
但し、説明を簡単にするために、制御回路ではシフトレ
ジスタ回路、バッファ回路などの基本回路であるCMO
S回路と、サンプリング回路を形成するnチャネル型T
FTとを図示することにする。
【0065】図8(A)において、基板201にはバリ
ウムホウケイ酸ガラス基板やアルミノホウケイ酸ガラス
基板を用いる。本実施例ではアルミノホウケイ酸ガラス
基板を用いた。この時ガラス歪み点よりも10〜20℃
程度低い温度であらかじめ熱処理しておいても良い。こ
の基板201のTFTを形成する表面には、基板201
からのアルカリ金属元素をはじめとする不純物拡散を防
ぐために、酸化窒化シリコン膜(A)202aを50nm
の厚さに形成し、さらにその上に酸化窒化シリコン膜
(B)202bを100nmを積層させてブロッキング層
202とする。
【0066】次に、25〜80nm(好ましくは30〜
60nm)の厚さで非晶質構造を有する半導体層203
aを、プラズマCVD法やスパッタ法などの公知の方法
で形成する。本実施例では、プラズマCVD法で非晶質
シリコン膜を55nmの厚さに形成した。非晶質構造を
有する半導体膜としては、非晶質半導体膜や微結晶半導
体膜があり、非晶質シリコンゲルマニウム膜などの非晶
質構造を有する化合物半導体膜を適用しても良い。ま
た、ブロッキング層202と非晶質シリコン層203a
とは同じ成膜法で形成することが可能であるので、両者
を連続形成しても良い。下地膜を形成した後、一旦大気
雰囲気に晒さないことでその表面の汚染を防ぐことが可
能となり、作製するTFTの特性バラツキやしきい値電
圧の変動を低減させることができる。(図8(A))
【0067】そして、公知の結晶化技術を使用して非晶
質シリコン層203aから結晶質シリコン層203bを
形成する。例えば、レーザーアニール法や熱アニール法
(固相成長法)を適用すれば良いが、ここでは特開平7
−130652号公報で開示された技術に従って、触媒
元素を用いる結晶化法で結晶質シリコン層203bを形
成した。まず、重量換算で10ppmの触媒元素を含む
水溶液をスピンコート法で塗布して触媒元素を含有する
層を形成した(図示せず)。触媒元素にはニッケル(N
i)、ゲルマニウム(Ge)、鉄(Fe)、パラジウム
(Pd)、スズ(Sn)、鉛(Pb)、コバルト(C
o)、白金(Pt)、銅(Cu)、金(Au)などであ
る。結晶化の工程では、まず400〜500℃で1時間
程度の熱処理を行い、非晶質シリコン膜の含有水素量を
5atom%以下にする。そして、ファーネスアニール炉を
用い、窒素雰囲気中で550〜600℃で1〜8時間の
熱アニールを行う。以上の工程までで結晶質シリコン膜
を得ることができる。この状態で表面に残存する触媒元
素の濃度は3×1010〜2×1011atoms/cm2であっ
た。その後、結晶化率を高めるためにレーザーアニール
法を併用しても良い。例えば、XClエキシマレーザー
(波長308nm)を用い、光学系で線状ビームを形成し
て、発振周波数5〜50Hz、エネルギー密度100〜5
00mJ/cm2として線状ビームのオーバーラップ割合を8
0〜98%として照射する。このようにして、結晶性シ
リコン膜203bを得る。(図8(B))
【0068】そして、結晶質シリコン膜203bをエッ
チング処理して島状に分割し、島状半導体層204〜2
07を形成し活性層とする。その後、プラズマCVD法
や減圧CVD法、またはスパッタ法により50〜100
nmの厚さの酸化シリコン膜によるマスク層208を形
成する。例えば、減圧CVD法でSiH4とO2との混合
ガスを用い、266Paにおいて400℃に加熱して酸化
シリコン膜を形成する。(図8(C))
【0069】そしてチャネルドープ工程を行う。まず、
フォトレジストマスク209を設け、nチャネル型TF
Tを形成する島状半導体層205〜207の全面にしき
い値電圧を制御する目的で1×1016〜5×1017atom
s/cm3程度の濃度でp型を付与する不純物元素としてボ
ロン(B)を添加した。ボロン(B)の添加はイオンド
ープ法で実施しても良いし、非晶質シリコン膜を成膜す
るときに同時に添加しておくこともできる。ここでのボ
ロン(B)添加は必ずしも必要でないが、ボロン(B)
を添加した半導体層210〜212はnチャネル型TF
Tのしきい値電圧を所定の範囲内に収めるために形成す
ることが好ましかった。このチャネルドープ工程は、実
施形態2または実施形態3で示した方法で行っても良
い。(図8(D))
【0070】駆動回路のnチャネル型TFTのLDD領
域を形成するために、n型を付与する不純物元素を島状
半導体層210、211に選択的に添加する。そのた
め、あらかじめフォトレジストマスク213〜216を
形成した。ここではリン(P)を添加すべく、フォスフ
ィン(PH3)を用いたイオンドープ法を適用した。形
成された不純物領域(n-)217、218のリン
(P)濃度は2×1016〜5×1019atoms/cm3のとす
る。また、不純物領域219は、画素部の保持容量を形
成するための半導体層であり、この領域にも同じ濃度で
リン(P)を添加した。(図9(A))
【0071】次に、マスク層208をフッ酸などにより
除去して、図8(D)と図9(A)で添加した不純物元
素を活性化させる工程を行う。活性化は、窒素雰囲気中
で500〜600℃で1〜4時間の熱アニールや、レー
ザーアニールの方法により行うことができる。また、両
者を併用して行っても良い。本実施例では、レーザー活
性化の方法を用い、KrFエキシマレーザー光(波長2
48nm)を用い、線状ビームを形成して、発振周波数
5〜50Hz、エネルギー密度100〜500mJ/c
2として線状ビームのオーバーラップ割合を80〜9
8%として走査して、島状半導体層が形成された基板全
面を処理した。尚、レーザー光の照射条件には何ら限定
される事項はなく、実施者が適宣決定すれば良い。
【0072】そして、ゲート絶縁膜220をプラズマC
VD法またはスパッタ法を用いて40〜150nmの厚
さでシリコンを含む絶縁膜で形成する。例えば酸化窒化
シリコン膜(B)で形成する。ゲート絶縁膜には、他の
シリコンを含む絶縁膜を単層または積層構造として用い
ても良い。(図9(B))
【0073】次に、ゲート電極を形成するために第1の
導電層を成膜する。本実施例では導電性の窒化物金属膜
から成る導電層(A)221と金属膜から成る導電層
(B)222とを積層させた。ここでは、Taをターゲ
ットとしたスパッタ法で導電層(B)222をタンタル
(Ta)で250nmの厚さに形成し、導電層(A)22
1は窒化タンタル(TaN)で50nmの厚さに形成し
た。(図9(C))
【0074】次に、フォトレジストマスク223〜22
7を形成し、導電層(A)221と導電層(B)222
とを一括でエッチングしてゲート電極228〜231と
容量配線232を形成する。ゲート電極228〜231
と容量配線232は、導電層(A)から成る228a〜
232aと、導電層(B)から成る228b〜232b
とが一体として形成されている。この時、駆動回路に形
成するゲート電極229、230は不純物領域217、
218の一部と、ゲート絶縁膜220を介して重なるよ
うに形成する。(図9(D))
【0075】次いで、駆動回路のpチャネル型TFTの
ソース領域およびドレイン領域を形成するために、p型
を付与する不純物元素を添加する工程を行う。ここで
は、ゲート電極228をマスクとして、自己整合的に不
純物領域を形成する。nチャネル型TFTが形成される
領域はフォトレジストマスク233で被覆しておく。そ
して、ジボラン(B26)を用いたイオンドープ法で不
純物領域(p+)234を1×1021atoms/cm3の濃度
で形成した。(図10(A))
【0076】次に、nチャネル型TFTにおいて、ソー
ス領域またはドレイン領域として機能する不純物領域の
形成を行った。レジストのマスク235〜237を形成
し、n型を付与する不純物元素が添加して不純物領域2
38〜242を形成した。これは、フォスフィン(PH
3)を用いたイオンドープ法で行い、不純物領域(n+
238〜242の(P)濃度を5×1020atoms/cm3
した。不純物領域238には、既に前工程で添加された
ボロン(B)が含まれているが、それに比して1/2〜
1/3の濃度でリン(P)が添加されるので、添加され
たリン(P)の影響は考えなくても良く、TFTの特性
に何ら影響を与えることはなかった。(図10(B))
【0077】そして、画素部のnチャネル型TFTのL
DD領域を形成するために、n型を付与する不純物添加
の工程を行った。ここではゲート電極231をマスクと
して自己整合的にn型を付与する不純物元素をイオンド
ープ法で添加した。添加するリン(P)の濃度は5×1
16atoms/cm3とし、図9(A)および図10(A)と
図10(B)で添加する不純物元素の濃度よりも低濃度
で添加することで、実質的には不純物領域(n--)24
3、244のみが形成される。(図10(C))
【0078】その後、それぞれの濃度で添加されたn型
またはp型を付与する不純物元素を活性化するために熱
処理工程を行う。この工程はファーネスアニール炉を用
いた熱アニール法、レーザーアニール法、またはラピッ
ドサーマルアニール法(RTA法)で行うことができ
る。ここではファーネスアニール法で活性化工程を行っ
た。熱処理は酸素濃度が1ppm以下、好ましくは0.
1ppm以下の窒素雰囲気中で400〜700℃、代表
的には500〜600℃で行うものであり、本実施例で
は550℃で4時間の熱処理を行った。
【0079】この熱アニールにおいて、ゲート電極22
8〜231と容量配線232形成するTa膜228b〜
232bは、表面から5〜80nmの厚さでTaNから
成る導電層(C)228c〜232cが形成される。そ
の他に導電層(B)228b〜232bがタングステン
(W)の場合には窒化タングステン(WN)が形成さ
れ、チタン(Ti)の場合には窒化チタン(TiN)を
形成することができる。また、窒素またはアンモニアな
どを用いた窒素を含むプラズマ雰囲気にゲート電極22
8〜231を晒しても同様に形成することができる。さ
らに、3〜100%の水素を含む雰囲気中で、300〜
450℃で1〜12時間の熱アニールを行い、島状半導
体層を水素化する工程を行った。この工程は熱的に励起
された水素により半導体層のダングリングボンドを終端
する工程である。水素化の他の手段として、プラズマ水
素化(プラズマにより励起された水素を用いる)を行っ
ても良い。
【0080】本実施例のように、島状半導体層を非晶質
シリコン膜から触媒元素を用いる結晶化の方法で作製し
た場合、島状半導体層中には微量(1×1017〜1×1
19atoms/cm3程度)の触媒元素が残留した。勿論、そ
のような状態でもTFTを完成させることが可能である
が、残留する触媒元素を少なくともチャネル形成領域か
ら除去する方がより好ましかった。この触媒元素を除去
する手段の一つにリン(P)によるゲッタリング作用を
利用する手段があった。ゲッタリングに必要なリン
(P)の濃度は図10(B)で形成した不純物領域(n
+)と同程度であれば良く、ここで実施される活性化工
程の熱アニールにより、nチャネル型TFTおよびpチ
ャネル型TFTのチャネル形成領域から触媒元素を不純
物領域238〜242に偏析させゲッタリングをするこ
とができた。その結果不純物領域238〜242には1
×1017〜1×1019atoms/cm3程度の触媒元素が偏析
した。(図3(D))
【0081】図13(A)および図14(A)はここま
での工程におけるTFTの上面図であり、A−A'断面
およびC−C'断面は図10(D)のA−A'およびC−
C'に対応している。また、B−B'断面およびD−D'
断面は図15(A)および図16(A)の断面図に対応
している。図13および図14の上面図はゲート絶縁膜
を省略しているが、ここまでの工程で少なくとも島状半
導体層204〜207上にゲート電極228〜231と
容量配線232が図に示すように形成されている。
【0082】活性化および水素化の工程が終了したら、
ゲート配線とする第2の導電層を形成する。この第2の
導電層は低抵抗材料であるアルミニウム(Al)や銅
(Cu)を主成分とする導電層(D)で形成する。いず
れにしても、第2の導電層の抵抗率は0.1〜10μΩ
cm程度とする。さらに、チタン(Ti)やタンタル(T
a)、タングステン(W)、モリブデン(Mo)から成
る導電層(E)を積層形成すると良い。本実施例では、
チタン(Ti)を0.1〜2重量%含むアルミニウム
(Al)膜を導電層(D)245とし、チタン(Ti)
膜を導電層(E)246として形成した。導電層(D)
245は200〜400nm(好ましくは250〜35
0nm)とすれば良く、導電層(E)246は50〜2
00(好ましくは100〜150nm)で形成すれば良
い。(図11(A))
【0083】そして、ゲート電極に接続するゲート配線
を形成するために導電層(E)246と導電層(D)2
45とをエッチング処理して、ゲート配線247、24
8と容量配線249を形成た。エッチング処理は最初に
SiCl4とCl2とBCl3との混合ガスを用いたドラ
イエッチング法で導電層(E)の表面から導電層(D)
の途中まで除去し、その後リン酸系のエッチング溶液に
よるウエットエッチングで導電層(D)を除去すること
により、下地との選択加工性を保ってゲート配線を形成
することができた。
【0084】図13(B)および図14(B)はこの状
態の上面図を示し、A−A'断面およびC−C'断面は図
11(B)のA−A'およびC−C'に対応している。ま
た、B−B'断面およびD−D'断面は図15(B)およ
び図16(B)のB−B'およびD−D'に対応してい
る。図13(B)および図14(B)において、ゲート
配線147、148の一部は、ゲート電極128、12
9、131の一部と重なり電気的に接触している。この
様子はB−B'断面およびD−D'断面に対応した図15
(B)および図16(B)の断面構造図からも明らか
で、第1の導電層を形成する導電層(C)と第2の導電
層を形成する導電層(D)とが電気的に接触している。
【0085】第1の層間絶縁膜250は500〜150
0nmの厚さで酸化シリコン膜または酸化窒化シリコン
膜で形成する。本実施例では、SiH4を27SCCM、N2
Oを900SCCM、として反応圧力160Pa、基板温度3
25℃で放電電力密度0.15W/cm2で形成した。その
後、それぞれの島状半導体層に形成されたソース領域ま
たはドレイン領域に達するコンタクトホールを形成し、
ソース配線251〜254と、ドレイン配線255〜2
58を形成する。図示していないが、本実施例ではこの
電極を、Ti膜を100nm、Tiを含むアルミニウム
膜300nm、Ti膜150nmをスパッタ法で連続し
て形成した3層構造の積層膜とした。
【0086】次に、パッシベーション膜259として、
窒化シリコン膜、酸化シリコン膜、または酸化窒化シリ
コン膜を50〜500nm(代表的には100〜300
nm)の厚さで形成する。この状態で水素化処理を行う
とTFTの特性向上に対して好ましい結果が得られた。
例えば、3〜100%の水素を含む雰囲気中で、300
〜450℃で1〜12時間の熱処理を行うと良く、ある
いはプラズマ水素化法を用いても同様の効果が得られ
た。なお、ここで後に画素電極とドレイン配線を接続す
るためのコンタクトホールを形成する位置において、パ
ッシベーション膜259に開口部を形成しておいても良
い。(図11(C))
【0087】図13(C)および図14(C)のはこの
状態の上面図を示し、A−A'断面およびC−C'断面は
図11(C)のA−A'およびC−C'に対応している。
また、B−B'断面およびD−D'断面は図15(C)お
よび図16(C)のB−B'およびD−D'に対応してい
る。図13(C)と図14(C)では第1の層間絶縁膜
を省略して示すが、島状半導体層204、205、20
7の図示されていないソースおよびドレイン領域にソー
ス配線251、252、254とドレイン配線255、
256、258が第1の層間絶縁膜に形成されたコンタ
クトホールを介して接続している。
【0088】その後、有機樹脂からなる第2の層間絶縁
膜260を1.0〜1.5μmの厚さに形成する。有機
樹脂としては、ポリイミド、アクリル、ポリアミド、ポ
リイミドアミド、BCB(ベンゾシクロブテン)等を使
用することができる。ここでは、基板に塗布後、熱重合
するタイプのポリイミドを用い、300℃で焼成して形
成した。そして、第2の層間絶縁膜260にドレイン配
線258に達するコンタクトホールを形成し、画素電極
261、262を形成する。画素電極は、透過型液晶表
示装置とする場合には透明導電膜を用いれば良く、反射
型の液晶表示装置とする場合には金属膜を用いれば良
い。本実施例では透過型の液晶表示装置とするために、
酸化インジウム・スズ(ITO)膜を100nmの厚さ
にスパッタ法で形成した。(図12)
【0089】こうして同一基板上に、駆動回路のTFT
と画素部の画素TFTとを有した基板を完成させること
ができた。駆動回路にはpチャネル型TFT301、第
1のnチャネル型TFT302、第2のnチャネル型T
FT303、画素部には画素TFT304、保持容量3
05が形成した。本明細書では便宜上このような基板を
アクティブマトリクス基板と呼ぶ。
【0090】駆動回路のpチャネル型TFT301に
は、島状半導体層204にチャネル形成領域306、ソ
ース領域307a、307b、ドレイン領域308a,
308bを有している。第1のnチャネル型TFT30
2には、島状半導体層205にチャネル形成領域30
9、ゲート電極229と重なるLDD領域(Lov)31
0、ソース領域311、ドレイン領域312を有してい
る。このLov領域のチャネル長方向の長さは0.5〜
3.0μm、好ましくは1.0〜1.5μmとした。第
2のnチャネル型TFT303には、島状半導体層20
6にチャネル形成領域313、Lov領域とLoff領域
(ゲート電極と重ならないLDD領域であり、以降Lof
f領域と記す)とが形成され、このLoff領域のチャネル
長方向の長さは0.3〜2.0μm、好ましくは0.5
〜1.5μmである。画素TFT304には、島状半導
体層207にチャネル形成領域318、319、Loff
領域320〜323、ソースまたはドレイン領域324
〜326を有している。Loff領域のチャネル長方向の
長さは0.5〜3.0μm、好ましくは1.5〜2.5
μmである。さらに、容量配線232、249と、ゲー
ト絶縁膜と同じ材料から成る絶縁膜と、画素TFT30
4のドレイン領域326に接続し、n型を付与する不純
物元素が添加された半導体層327とから保持容量30
5が形成されている。図12では画素TFT304をダ
ブルゲート構造としたが、シングルゲート構造でも良い
し、複数のゲート電極を設けたマルチゲート構造として
も差し支えない。
【0091】以上の様に本発明は、画素TFTおよび駆
動回路が要求する仕様に応じて各回路を構成するTFT
の構造を最適化し、半導体装置の動作性能と信頼性を向
上させることを可能とすることができる。さらにゲート
電極を耐熱性を有する導電性材料で形成することにより
LDD領域やソース領域およびドレイン領域の活性化を
容易とし、ゲート配線低抵抗材料で形成することによ
り、配線抵抗を十分低減できる。従って、表示領域(画
面サイズ)が4インチクラス以上の表示装置に適用する
ことができる。そして、実施形態で示したように、ブロ
ッキング層202を酸化窒化シリコン膜(A)と酸化窒
化シリコン膜(B)で形成することにより、完成したT
FTにおいてnチャネル型TFTでは、S値を0.10
V/dec以上0.30V/dec以下、Vthを0.5V以上
2.5V以下、電界効果移動度は120cm2/V・sec以上
250cm2/V・sec以下とすることができる。また、pチ
ャネル型TFTでは、S値を0.10V/dec以上0.3
0V/dec以下、Vthを−0.5V以上−2.5V以
下、電界効果移動度は80cm2/V・sec以上150cm2/V・s
ec以下とすることができる。その結果、駆動電圧を低く
することができ消費電力を低くすることができる。
【0092】[実施例2]本実施例では、実施例1で作
製したアクティブマトリクス基板から、アクティブマト
リクス型液晶表示装置を作製する工程を説明する。図1
8に示すように、図12の状態のアクティブマトリクス
基板に対し、配向膜601を形成する。通常液晶表示素
子の配向膜にはポリイミド樹脂が多く用いられている。
対向側の対向基板602には、遮光膜603、透明導電
膜604および配向膜605を形成した。配向膜を形成
した後、ラビング処理を施して液晶分子がある一定のプ
レチルト角を持って配向するようにした。そして、画素
マトリクス回路と、CMOS回路が形成されたアクティ
ブマトリクス基板と対向基板とを、公知のセル組み工程
によってシール材やスペーサ(共に図示せず)などを介
して貼りあわせる。その後、両基板の間に液晶材料60
6を注入し、封止剤(図示せず)によって完全に封止し
た。液晶材料には公知の液晶材料を用いれば良い。この
ようにして図18に示すアクティブマトリクス型液晶表
示装置が完成した。
【0093】次に、このアクティブマトリクス型液晶表
示装置の構成を、図19の斜視図および図20の上面図
を用いて説明する。尚、図19と図20は、図8〜図1
2と図18の断面構造図と対応付けるため、共通の符号
を用いている。また、図20で示すE―E’に沿った断
面構造は、図12に示す画素マトリクス回路の断面図に
対応している。
【0094】図19においてアクティブマトリクス基板
は、ガラス基板201上に形成された、画素部406
と、走査信号駆動回路404と、画像信号駆動回路40
5で構成される。表示領域には画素TFT304が設け
られ、周辺に設けられる駆動回路はCMOS回路を基本
として構成されている。走査信号駆動回路404と、画
像信号駆動回路405はそれぞれゲート配線231とソ
ース配線254で画素TFT304に接続している。ま
た、FPC(Flexible Print Circuit)731が外部
入力端子734に接続され、入力配線402、403で
それぞれの駆動回路に接続している。
【0095】図20は表示領域406のほぼ一画素分を
示す上面図である。ゲート配線248は、図示されてい
ないゲート絶縁膜を介してその下の半導体層207と交
差している。図示はしていないが、半導体層には、ソー
ス領域、ドレイン領域、n--領域でなるLoff領域が形
成されている。また、263はソース配線254とソー
ス領域324とのコンタクト部、264はドレイン配線
258とドレイン領域326とのコンタクト部、265
はドレイン配線258と画素電極261のコンタクト部
である。保持容量305は、画素TFT304のドレイ
ン領域326から延在する半導体層327とゲート絶縁
膜を介して容量配線232、249が重なる領域で形成
されている。
【0096】なお、本実施例のアクティブマトリクス型
液晶表示装置は、実施例1で説明した構造と照らし合わ
せて説明したが、実施例1の構成に限定されるものでな
く、実施形態1〜3で示した工程を実施例1に応用して
完成させたアクティブマトリクス基板を用いても良い。
いずれにしても、本発明におけるブロッキング層を設け
たアクティブマトリクス基板であれば自由に組み合わせ
てアクティブマトリクス型液晶表示装置を作製すること
ができる。
【0097】[実施例3]図17は液晶表示装置の入出
力端子、表示領域、駆動回路の配置の一例を示す図であ
る。画素部406にはm本のゲート配線とn本のソース
配線がマトリクス状に交差している。例えば、画素密度
がVGAの場合、480本のゲート配線と640本のソ
ース配線が形成され、XGAの場合には768本のゲー
ト配線と1024本のソース配線が形成される。表示領
域の画面サイズは、13インチクラスの場合対角線の長
さは340mmとなり、18インチクラスの場合には4
60mmとなる。このような液晶表示装置を実現するに
は、ゲート配線を実施例1で示したような低抵抗材料で
形成する必要がある。ゲート配線の時定数(抵抗×容
量)が大きくなると走査信号の応答速度が遅くなり、液
晶を高速で駆動できなくなる。例えば、ゲート配線を形
成する材料の比抵抗が100μΩcmである場合には6イ
ンチクラスの画面サイズがほぼ限界となるが、3μΩcm
である場合には27インチクラスの画面サイズまで対応
できる。
【0098】表示領域406の周辺には走査信号駆動回
路404と画像信号駆動回路405が設けられている。
これらの駆動回路のゲート配線の長さも表示領域の画面
サイズの大型化と共に必然的に長くなるので、大画面を
実現するためには実施例1で示したようなアルミニウム
(Al)や銅(Cu)などの低抵抗材料で形成すること
が好ましい。また、本発明は入力端子401から各駆動
回路までを接続する入力配線402、403をゲート配
線と同じ材料で形成することができ、配線抵抗の低抵抗
化に寄与することができる。
【0099】[実施例4]本発明を実施して作製された
アクティブマトリクス基板および液晶表示装置は様々な
電気光学装置に用いることができる。そして、そのよう
な電気光学装置を表示媒体として組み込んだ電子機器全
てに本発明を適用することがでできる。電子機器として
は、パーソナルコンピュータ、デジタルカメラ、ビデオ
カメラ、携帯情報端末(モバイルコンピュータ、携帯電
話、電子書籍など)、ナビゲーションシステムなどが上
げられる。それらの一例を図24に示す。
【0100】図24(A)はパーソナルコンピュータで
あり、マイクロプロセッサやメモリーなどを備えた本体
2001、画像入力部2002、表示装置2003、キ
ーボード2004で構成される。本発明は表示装置20
03やその他の信号処理回路を形成することができる。
【0101】図24(B)はビデオカメラであり、本体
2101、表示装置2102、音声入力部2103、操
作スイッチ2104、バッテリー2105、受像部21
06で構成される。本発明は表示装置2102やその他
の信号制御回路に適用することができる。
【0102】図24(C)は携帯情報端末であり、本体
2201、カメラ部2202、受像部2203、操作ス
イッチ2204、表示装置2205で構成される。本発
明は表示装置2205やその他の信号制御回路に適用す
ることができる。
【0103】図24(D)はテレビゲームまたはビデオ
ゲームなどの電子遊技機器であり、CPU等の電子回路
2308、記録媒体2304などが搭載された本体23
01、コントローラ2305、表示装置2303、本体
2301に組み込まれた表示装置2302で構成され
る。表示装置2303と本体2301に組み込まれた表
示装置2302とは、同じ情報を表示しても良いし、前
者を主表示装置とし、後者を副表示装置として記録媒体
2304の情報を表示したり、機器の動作状態を表示し
たり、或いはタッチセンサーの機能を付加して操作盤と
することもできる。また、本体2301とコントローラ
2305と表示装置2303とは、相互に信号を伝達す
るために有線通信としても良いし、センサ部2306、
2307を設けて無線通信または光通信としても良い。
本発明は、表示装置2302、2303に適用すること
ができる。表示装置2303は従来のCRTを用いるこ
ともできる。
【0104】図24(D)はプログラムを記録した記録
媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであ
り、本体2401、表示装置2402、スピーカー部2
403、記録媒体2404、操作スイッチ2405で構
成される。尚、記録媒体にはDVD(Digital Versati
le Disc)やコンパクトディスク(CD)などを用い、
音楽プログラムの再生や映像表示、ビデオゲーム(また
はテレビゲーム)やインターネットを介した情報表示な
どを行うことができる。本発明は表示装置2402やそ
の他の信号制御回路に好適に利用することができる。
【0105】図24(E)はデジタルカメラであり、本
体2501、表示装置2502、接眼部2503、操作
スイッチ2504、受像部(図示しない)で構成され
る。本発明は表示装置2502やその他の信号制御回路
に適用することができる。
【0106】図25(A)はフロント型プロジェクター
であり、光源光学系および表示装置2601、スクリー
ン2602で構成される。本発明は表示装置やその他の
信号制御回路に適用することができる。図25(B)は
リア型プロジェクターであり、本体2701、光源光学
系および表示装置2702、ミラー2703、スクリー
ン2704で構成される。本発明は表示装置やその他の
信号制御回路に適用することができる。
【0107】なお、図25(C)に、図25(A)およ
び図25(B)における光源光学系および表示装置26
01、2702の構造の一例を示す。光源光学系および
表示装置2601、2702は光源光学系2801、ミ
ラー2802、2804〜2806、ダイクロイックミ
ラー2803、ビームスプリッター2807、液晶表示
装置2808、位相差板2809、投射光学系2810
で構成される。投射光学系2810は複数の光学レンズ
で構成される。図25(C)では液晶表示装置2808
を三つ使用する三板式の例を示したが、このような方式
に限定されず、単板式の光学系で構成しても良い。ま
た、図25(C)中で矢印で示した光路には適宣光学レ
ンズや偏光機能を有するフィルムや位相を調節するため
のフィルムや、IRフィルムなどを設けても良い。ま
た、図25(D)は図25(C)における光源光学系2
801の構造の一例を示した図である。本実施例では、
光源光学系2801はリフレクター2811、光源28
12、レンズアレイ2813、2814、偏光変換素子
2815、集光レンズ2816で構成される。尚、図2
5(D)に示した光源光学系は一例であって図示した構
成に限定されるものではない。
【0108】また、ここでは図示しなかったが、本発明
はその他にも、ナビゲーションシステムやイメージセン
サの読み取り回路などにも適用することも可能である。
このように本願発明の適用範囲はきわめて広く、あらゆ
る分野の電子機器に適用することが可能である。また、
本実施例の電子機器は実施形態1〜3および、実施例1
〜3のどのような組み合わせから成る構成を用いても実
現することができる。 [実施例5]本実施例では、実施例1と同様なアクティ
ブマトリクス基板を、エレクトロルミネッセンス(E
L:Electro Luminescence)材料を用いた自発光型の表
示パネル(以下、EL表示装置と記す)に応用する例に
ついて説明する。図26(A)はそのEL表示パネルの
上面図を示す。図26(A)において、10は基板、1
1は画素部、12はソース側駆動回路、13はゲート側
駆動回路であり、それぞれの駆動回路は配線14〜16
を経てFPC17に至り、外部機器へと接続される。
【0109】図26(A)のA−A'線に対応する断面
図を図26(B)に示す。このとき少なくとも画素部の
上方、好ましくは駆動回路及び画素部の上方に対向板8
0を設ける。対向板80はシール材19でTFTとEL
材料を用いた自発光層が形成されているアクティブマト
リクス基板と貼り合わされている。シール剤19にはフ
ィラー(図示せず)が混入されていて、このフィラーに
よりほぼ均一な間隔を持って2枚の基板が貼り合わせら
れている。さらに、シール材19の外側とFPC17の
上面及び周辺は封止剤81で密封する構造とする。封止
剤81はシリコーン樹脂、エポキシ樹脂、フェノール樹
脂、ブチルゴムなどの材料を用いる。
【0110】このように、シール剤19によりアクティ
ブマトリクス基板10と対向基板80とが貼り合わされ
ると、その間には空間が形成される。その空間には充填
剤83が充填される。この充填剤83は対向板80を接
着する効果も合わせ持つ。充填剤83はPVC(ポリビ
ニルクロライド)、エポキシ樹脂、シリコーン樹脂、P
VB(ポリビニルブチラル)またはEVA(エチレンビ
ニルアセテート)などを用いることができる。また、自
発光層は水分をはじめ湿気に弱く劣化しやすいので、こ
の充填剤83の内部に酸化バリウムなどの乾燥剤を混入
させておくと吸湿効果を保持できるので望ましい。ま
た、自発光層上に窒化シリコン膜や酸化窒化シリコン膜
などで形成するパッシベーション膜82を形成し、充填
剤83に含まれるアルカリ元素などによる腐蝕を防ぐ構
造としていある。
【0111】対向板80にはガラス板、アルミニウム
板、ステンレス板、FRP(Fiberglass-Reinforced Pl
astics)板、PVF(ポリビニルフルオライド)フィル
ム、マイラーフィルム(デュポン社の商品名)、ポリエ
ステルフィルム、アクリルフィルムまたはアクリル板な
どを用いることができる。また、数十μmのアルミニウ
ム箔をPVFフィルムやマイラーフィルムで挟んだ構造
のシートを用い、耐湿性を高めることもできる。このよ
うにして、EL素子は密閉された状態となり外気から遮
断されている。
【0112】また、図17(B)において基板10、ブ
ロッキング層21の上に駆動回路用TFT(但し、ここ
ではnチャネル型TFTとpチャネル型TFTを組み合
わせたCMOS回路を図示している)22及び画素部用
TFT23(但し、ここではEL素子への電流を制御す
るTFTだけ図示している)が形成されている。ブロッ
キング層21は実施例1と同様に酸化窒化シリコン膜
(A)と酸化窒化シリコン膜(B)とを積層して形成し
てある。nチャネル型TFTにははホットキャリア効果
によるオン電流の低下や、Vthシフトやバイアスストレ
スによる特性低下を防ぐため、本実施形態で示す構成の
LDD領域が設けられている。
【0113】例えば、駆動回路用TFT22として、図
12に示すpチャネル型TFT301とnチャネル型T
FT302を用いれば良い。また、画素部のTFTに
は、駆動電圧にもよるが、10V以上であれば図12に
示す第1のnチャネル型TFT304またはそれと同様
な構造を有するpチャネル型TFTを用いれば良い。第
1のnチャネル型TFT302はドレイン側にゲート電
極とオーバーラップするLDDが設けられた構造である
が、駆動電圧が10V以下であれば、ホットキャリア効
果によるTFTの劣化は殆ど無視できるので、あえて設
ける必要はない。
【0114】図12の状態のアクティブマトリクス基板
からEL表示装置を作製するには、ソース配線、ドレイ
ン配線上に樹脂材料でなる層間絶縁膜(平坦化膜)26
を形成し、その上に画素部用TFT23のドレインと電
気的に接続する透明導電膜でなる画素電極27を形成す
る。透明導電膜には酸化インジウムと酸化スズとの化合
物(ITOと呼ばれる)または酸化インジウムと酸化亜
鉛との化合物を用いることができる。そして、画素電極
27を形成したら、絶縁膜28を形成し、画素電極27
上に開口部を形成する。
【0115】次に形成する自発光層29は、公知のEL
材料(正孔注入層、正孔輸送層、発光層、電子輸送層ま
たは電子注入層)を自由に組み合わせて積層構造または
単層構造とすれば良い。どのような構造とするかは公知
の技術を用いれば良い。また、EL材料には低分子系材
料と高分子系(ポリマー系)材料がある。低分子系材料
を用いる場合は蒸着法を用いるが、高分子系材料を用い
る場合には、スピンコート法、印刷法またはインクジェ
ット法等の簡易な方法を用いることが可能である。
【0116】自発光層はシャドーマスクを用いて蒸着
法、またはインクジェット法、ディスペンサー法などで
形成する。いずれにしても、画素毎に波長の異なる発光
が可能な発光層(赤色発光層、緑色発光層及び青色発光
層)を形成することで、カラー表示が可能となる。その
他にも、色変換層(CCM)とカラーフィルターを組み
合わせた方式、白色発光層とカラーフィルターを組み合
わせた方式があるがいずれの方法を用いても良い。勿
論、単色発光のEL表示装置とすることもできる。
【0117】自発光層29を形成したら、その上に陰極
30を形成する。陰極30と自発光層29の界面に存在
する水分や酸素は極力排除しておくことが望ましい。従
って、真空中で自発光層29と陰極30を連続して形成
するか、自発光層29を不活性雰囲気で形成し、大気解
放しないで真空中で陰極30を形成するといった工夫が
必要である。本実施例ではマルチチャンバー方式(クラ
スターツール方式)の成膜装置を用いることで上述のよ
うな成膜を可能とする。
【0118】なお、本実施例では陰極30として、Li
F(フッ化リチウム)膜とAl(アルミニウム)膜の積
層構造を用いる。具体的には自発光層29上に蒸着法で
1nm厚のLiF(フッ化リチウム)膜を形成し、その上
に300nm厚のアルミニウム膜を形成する。勿論、公知
の陰極材料であるMgAg電極を用いても良い。そして
陰極30は31で示される領域において配線16に接続
される。配線16は陰極30に所定の電圧を与えるため
の電源供給線であり、異方性導電性ペースト材料32を
介してFPC17に接続される。FPC17上にはさら
に樹脂層80が形成され、この部分の接着強度を高めて
いる。
【0119】31に示された領域において陰極30と配
線16とを電気的に接続するために、層間絶縁膜26及
び絶縁膜28にコンタクトホールを形成する必要があ
る。これらは層間絶縁膜26のエッチング時(画素電極
用コンタクトホールの形成時)や絶縁膜28のエッチン
グ時(自発光層形成前の開口部の形成時)に形成してお
けば良い。また、絶縁膜28をエッチングする際に、層
間絶縁膜26まで一括でエッチングしても良い。この場
合、層間絶縁膜26と絶縁膜28が同じ樹脂材料であれ
ば、コンタクトホールの形状を良好なものとすることが
できる。
【0120】また、配線16はシーリル19と基板10
との間を隙間(但し封止剤81で塞がれている。)を通
ってFPC17に電気的に接続される。なお、ここでは
配線16について説明したが、他の配線14、15も同
様にしてシーリング材18の下を通ってFPC17に電
気的に接続される。
【0121】ここで画素部のさらに詳細な断面構造を図
27に、上面構造を図28(A)に、回路図を図28
(B)に示す。図27(A)において、基板2401上
には最初にブロッキング層が形成されており、その上に
形成されるスイッチング用TFT2402は実施例1の
図12の画素TFT304と同じ構造で形成する。ダブ
ルゲート構造とすることで実質的に二つのTFTが直列
された構造となり、オフ電流値を低減することができる
という利点がある。尚、本実施例ではダブルゲート構造
としているがトリプルゲート構造やそれ以上のゲート本
数を持つマルチゲート構造でも良い。
【0122】また、電流制御用TFT2403は図12
で示す第1のnチャネル型TFT302を用いて形成す
る。このTFT構造は、ドレイン側にのみゲート電極と
オーバーラップするLDDが設けられた構造であり、ゲ
ートとドレイン間の寄生容量や直列抵抗を低減させて電
流駆動能力を高める構造となっている。別な観点から
も、構造であることは非常に重要な意味を持つ。電流制
御用TFTはEL素子を流れる電流量を制御するための
素子であるため、多くの電流が流れ、熱による劣化やホ
ットキャリアによる劣化の危険性が高い素子でもある。
そのため、電流制御用TFTにゲート電極と一部が重な
るLDD領域を設けることでTFTの劣化を防ぎ、動作
の安定性を高めることができる。また、電流によって制
御されるEL層は電流制御用TFTの特性ばらつきがそ
のまま表示斑となってしまう懸念がある。しかし、本発
明のようにブロッキング層の応力管理をすることによ
り、VthやS値が規定の範囲に収めることによりそのば
らつきを少なくすることができる。スイッチング用TF
T2402のドレイン線35は配線36によって電流制
御用TFTのゲート電極37に電気的に接続されてい
る。また、38で示される配線は、スイッチング用TF
T2402のゲート電極39a、39bを電気的に接続す
るゲート線である。
【0123】また、本実施例では電流制御用TFT24
03をシングルゲート構造で図示しているが、複数のT
FTを直列につなげたマルチゲート構造としても良い。
さらに、複数のTFTを並列につなげて実質的にチャネ
ル形成領域を複数に分割し、熱の放射を高い効率で行え
るようにした構造としても良い。このような構造は熱に
よる劣化対策として有効である。
【0124】また、図28(A)に示すように、電流制
御用TFT2403のゲート電極37となる配線は24
04で示される領域で、電流制御用TFT2403のド
レイン線40と絶縁膜を介して重なる。このとき、24
04で示される領域ではコンデンサが形成される。この
コンデンサ2404は電流制御用TFT2403のゲー
トにかかる電圧を保持するためのコンデンサとして機能
する。なお、ドレイン線40は電流供給線(電源線)2
501に接続され、常に一定の電圧が加えられている。
【0125】スイッチング用TFT2402及び電流制
御用TFT2403の上には第1パッシベーション膜4
1が設けられ、その上に樹脂絶縁膜でなる平坦化膜42
が形成される。平坦化膜42を用いてTFTによる段差
を平坦化することは非常に重要である。後に形成される
自発光層は非常に薄いため、段差が存在することによっ
て発光不良を起こす場合がある。従って、自発光層をで
きるだけ平坦面に形成しうるように画素電極を形成する
前に平坦化しておくことが望ましい。
【0126】また、43は反射性の高い導電膜でなる画
素電極(EL素子の陰極)であり、電流制御用TFT2
403のドレインに電気的に接続される。画素電極43
としてはアルミニウム合金膜、銅合金膜または銀合金膜
など低抵抗な導電膜またはそれらの積層膜を用いること
が好ましい。勿論、他の導電膜との積層構造としても良
い。また、絶縁膜(好ましくは樹脂)で形成されたバン
ク44a、44bにより形成された溝(画素に相当する)
の中に発光層44が形成される。なお、ここでは一画素
しか図示していないが、R(赤)、G(緑)、B(青)
の各色に対応した発光層を作り分けても良い。発光層と
する有機EL材料としてはπ共役ポリマー系材料を用い
る。代表的なポリマー系材料としては、ポリパラフェニ
レンビニレン(PPV)系、ポリビニルカルバゾール
(PVK)系、ポリフルオレン系などが挙げられる。
尚、PPV系有機EL材料としては様々な型のものがあ
るが、例えば「H. Shenk,H.Becker,O.Gelsen,E.Kluge,
W.Kreuder,and H.Spreitzer,“Polymers for Light Emi
tting Diodes”,Euro Display,Proceedings,1999,p.33-
37」や特開平10−92576号公報に記載されたよう
な材料を用いれば良い。
【0127】具体的な発光層としては、赤色に発光する
発光層にはシアノポリフェニレンビニレン、緑色に発光
する発光層にはポリフェニレンビニレン、青色に発光す
る発光層にはポリフェニレンビニレン若しくはポリアル
キルフェニレンを用いれば良い。膜厚は30〜150nm
(好ましくは40〜100nm)とすれば良い。但し、以
上の例は発光層として用いることのできる有機EL材料
の一例であって、これに限定する必要はまったくない。
発光層、電荷輸送層または電荷注入層を自由に組み合わ
せて自発光層(発光及びそのためのキャリアの移動を行
わせるための層)を形成すれば良い。例えば、本実施例
ではポリマー系材料を発光層として用いる例を示した
が、低分子系有機EL材料を用いても良い。また、電荷
輸送層や電荷注入層として炭化珪素等の無機材料を用い
ることも可能である。これらの有機EL材料や無機材料
は公知の材料を用いることができる。
【0128】本実施例では発光層45の上にPEDOT
(ポリチオフェン)またはPAni(ポリアニリン)で
なる正孔注入層46を設けた積層構造の自発光層として
いる。そして、正孔注入層46の上には透明導電膜でな
る陽極47が設けられる。本実施例の場合、発光層45
で生成された光は上面側に向かって(TFTの上方に向
かって)放射されるため、陽極は透光性でなければなら
ない。透明導電膜としては酸化インジウムと酸化スズと
の化合物や酸化インジウムと酸化亜鉛との化合物を用い
ることができるが、耐熱性の低い発光層や正孔注入層を
形成した後で形成するため、可能な限り低温で成膜でき
るものが好ましい。
【0129】陽極47まで形成された時点で自発光素子
2405が完成する。なお、ここでいうEL素子240
5は、画素電極(陰極)43、発光層45、正孔注入層
46及び陽極47で形成されたコンデンサを指す。図2
8(A)に示すように画素電極43は画素の面積にほぼ
一致するため、画素全体がEL素子として機能する。従
って、発光の利用効率が非常に高く、明るい画像表示が
可能となる。
【0130】ところで、本実施例では、陽極47の上に
さらに第2パッシベーション膜48を設けている。第2
パッシベーション膜48としては窒化珪素膜または窒化
酸化珪素膜が好ましい。この目的は、外部とEL素子と
を遮断することであり、有機EL材料の酸化による劣化
を防ぐ意味と、有機EL材料からの脱ガスを抑える意味
との両方を併せ持つ。これによりEL表示装置の信頼性
が高められる。
【0131】以上のように本願発明のEL表示パネルは
図28のような構造の画素からなる画素部を有し、オフ
電流値の十分に低いスイッチング用TFTと、ホットキ
ャリア注入に強い電流制御用TFTとを有する。従っ
て、高い信頼性を有し、且つ、良好な画像表示が可能な
EL表示パネルが得られる。
【0132】図27(B)は自発光層の構造を反転させ
た例を示す。電流制御用TFT2601は図1のpチャ
ネル型TFT146と同じ構造て形成する。作製プロセ
スは実施例1を参照すれば良い。本実施例では、画素電
極(陽極)50として透明導電膜を用いる。具体的には
酸化インジウムと酸化亜鉛との化合物でなる導電膜を用
いる。勿論、酸化インジウムと酸化スズとの化合物でな
る導電膜を用いても良い。
【0133】そして、絶縁膜でなるバンク51a、51b
が形成された後、溶液塗布によりポリビニルカルバゾー
ルでなる発光層52が形成される。その上にはカリウム
アセチルアセトネート(acacKと表記される)でな
る電子注入層53、アルミニウム合金でなる陰極54が
形成される。この場合、陰極54がパッシベーション膜
としても機能する。こうしてEL素子2602が形成さ
れる。本実施例の場合、発光層53で発生した光は、矢
印で示されるようにTFTが形成された基板の方に向か
って放射される。本実施例のような構造とする場合、電
流制御用TFT2601はpチャネル型TFTで形成す
ることが好ましい。
【0134】以上のような、本実施例で示すEL表示装
置は、実施例7の電子機器の表示部として用いることが
できる。
【0135】[実施例6]本実施例では、図28(B)に
示した回路図とは異なる構造の画素とした場合の例につ
いて図29に示す。なお、本実施例において、2701
はスイッチング用TFT2702のソース配線、270
3はスイッチング用TFT2702のゲート配線、27
04は電流制御用TFT、2705はコンデンサ、27
06、2708は電流供給線、2707はEL素子とす
る。
【0136】図29(A)は、二つの画素間で電流供給
線2706を共通とした場合の例である。即ち、二つの
画素が電流供給線2706を中心に線対称となるように
形成されている点に特徴がある。この場合、電源供給線
の本数を減らすことができるため、画素部をさらに高精
細化することができる。
【0137】また、図29(B)は、電流供給線270
8をゲート配線2703と平行に設けた場合の例であ
る。尚、図29(B)では電流供給線2708とゲート
配線2703とが重ならないように設けた構造となって
いるが、両者が異なる層に形成される配線であれば、絶
縁膜を介して重なるように設けることもできる。この場
合、電源供給線2708とゲート配線2703とで専有
面積を共有させることができるため、画素部をさらに高
精細化することができる。
【0138】また、図29(C)は、図29(B)の構
造と同様に電流供給線2708をゲート配線2703と
平行に設け、さらに、二つの画素を電流供給線2708
を中心に線対称となるように形成する点に特徴がある。
また、電流供給線2708をゲート配線2703のいず
れか一方と重なるように設けることも有効である。この
場合、電源供給線の本数を減らすことができるため、画
素部をさらに高精細化することができる。図29
(A)、図29(B)では電流制御用TFT2704の
ゲートにかかる電圧を保持するためにコンデンサ270
5を設ける構造としているが、コンデンサ2705を省
略することも可能である。
【0139】電流制御用TFT2403として図27
(A)に示すような本願発明のnチャネル型TFTを用
いているため、ゲート絶縁膜を介してゲート電極(と重
なるように設けられたLDD領域を有している。この重
なり合った領域には一般的にゲート容量と呼ばれる寄生
容量が形成されるが、本実施例ではこの寄生容量をコン
デンサ2404の代わりとして積極的に用いる点に特徴
がある。この寄生容量のキャパシタンスは上記ゲート電
極とLDD領域とが重なり合った面積で変化するため、
その重なり合った領域に含まれるLDD領域の長さによ
って決まる。また、図29(A)、(B)、(C)の構
造においても同様にコンデンサ2705を省略すること
は可能である。
【0140】尚、本実施例で示すEL表示装置の回路構
成は、実施例1で示すTFTの構成から選択して図29
に示す回路を形成すれば良い。また、実施例4の電子機
器の表示部として本実施例のEL表示パネルを用いるこ
とが可能である。
【0141】
【発明の効果】ガラス基板上に形成したTFTを有する
半導体装置において、ガラス基板に密接してSiH4
NH3、N2Oから作製される酸化窒化シリコン膜(A)
を形成することで、活性層がアルカリ金属元素などの不
純物で汚染されるのを防止することができる。
【0142】さらに、酸化窒化シリコン膜(A)にSi
4、N2Oから作製される酸化窒化シリコン膜(B)を
積層してブロッキング層とし、これらの膜が含有する酸
素、窒素、水素の濃度や、原子密度、エッチング速度、
および熱アニールによる内部応力の変化をある範囲内の
値とすることにより、TFTのVthやS値などの特性
を所望の値とすることができる。
【0143】このようなTFTを用いれば低消費電力で
駆動できるアクティブマトリクス型の液晶表示装置に代
表される電気光学装置を作製することができる。
【図面の簡単な説明】
【図1】 TFTの作製工程を示す断面図。
【図2】 TFTの作製工程を示す断面図。
【図3】 S値とVshiftとの関係をブロッキング層の
膜厚をパラメータとして説明するグラフ図。
【図4】 第1のブロッキング層膜厚に対するVth、
Vshift、S値の特性変化を示すグラフ図。
【図5】 第2のブロッキング層膜厚に対するVth、
Vshift、S値の特性変化を示すグラフ図。
【図6】 ガラス基板上に酸化窒化シリコン膜(A)と
酸化窒化シリコン膜(B)とシリコン膜とを積層し、熱
アニールした後のナトリウム(Na)の分布をSIMS
で分析した結果を示すグラフ図。
【図7】 ブロッキング層の熱アニールによる内部応力
変化量とVshiftの関係を示すグラフ図。
【図8】 画素TFT、保持容量、駆動回路のTFTの
作製工程を示す断面図。
【図9】 画素TFT、保持容量、駆動回路のTFTの
作製工程を示す断面図。
【図10】 画素TFT、保持容量、駆動回路のTFT
の作製工程を示す断面図。
【図11】 画素TFT、保持容量、駆動回路のTFT
の作製工程を示す断面図。
【図12】 画素TFT、保持容量、駆動回路のTFT
の断面図。
【図13】 駆動回路のTFTの作製工程を示す上面
図。
【図14】 画素TFT、保持容量のTFTの作製工程
を示す上面図。
【図15】 駆動回路のTFTの作製工程を示す上面
図。
【図16】 画素TFTの作製工程を示す上面図。
【図17】 液晶表示装置の入出力端子、配線回路配置
を示す上面図。
【図18】 液晶表示装置の構造を示す断面図。
【図19】 液晶表示装置の構造を示す斜視図。
【図20】 表示領域の画素を示す上面図。
【図21】 TFTの作製工程を示す断面図。
【図22】 TFTの作製工程を示す断面図。
【図23】 Vth、S値、Vshiftの定義を説明する
図。
【図24】 半導体装置の一例を示す図。
【図25】 半導体装置の一例を示す図。
【図26】 EL表示装置の構造を示す上面図及び断面
図。
【図27】 EL表示装置の画素部の断面図。
【図28】 EL表示装置の画素部の上面図と回路図。
【図29】 EL表示装置の画素部の回路図の例。
【符号の説明】
101、201 基板 102a、202a 酸化窒化シリコン膜(A) 102b、202b 酸化窒化シリコン膜(B) 103a、203a 非晶質半導体層 103b、203b 結晶質半導体層 104、105、204〜207 島状半導体層 106、208 マスク層 110、220 ゲート絶縁膜 114、115、228〜231 ゲート電極 119 保護絶縁膜 120、250 第1の層間絶縁膜 121、124、251〜254 ソース配線 122、123、255〜258 ドレイン配線 125、259 パッシベーション膜 232 保持容量電極 247、249 ゲート配線 260 第2の層間絶縁膜 261 画素電極
フロントページの続き (72)発明者 浅見 勇臣 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内

Claims (37)

    【特許請求の範囲】
  1. 【請求項1】基板上にTFTを設けた半導体装置であっ
    て、前記基板に密接して形成した酸化窒化シリコン膜
    (A)と、該酸化窒化シリコン膜(A)に密接して形成
    した酸化窒化シリコン膜(B)と、該酸化窒化シリコン
    膜(B)上に形成した半導体層とを有し、前記酸化窒化
    シリコン膜(A)の酸素に対する窒素の組成比は0.6
    以上1.5以下であり、前記酸化窒化シリコン膜(B)
    の酸素に対する窒素の組成比は0.01以上0.4以下
    であることを特徴とする半導体装置。
  2. 【請求項2】基板上にTFTを設けた半導体装置であっ
    て、前記基板に密接して形成した酸化窒化シリコン膜
    (A)と、該酸化窒化シリコン膜(A)に密接して形成
    した酸化窒化シリコン膜(B)と、該酸化窒化シリコン
    膜(B)上に形成した半導体層とを有し、前記酸化窒化
    シリコン膜(A)の酸素濃度は20atomic%以上30at
    omic%以下であり、かつ、窒素濃度は20atomic%以上
    30atomic%以下であり、前記酸化窒化シリコン膜
    (B)の酸素濃度は55atomic%以上65atomic%以下
    であり、かつ、窒素濃度は1atomic%以上20atomic%
    以下であることを特徴とする半導体装置。
  3. 【請求項3】請求項1または請求項2において、前記T
    FTは、ゲート絶縁膜の厚さが40〜150nmであり、
    少なくともチャネル形成領域の半導体層の厚さが25〜
    80nmであって、前記TFTは、S値が0.10V/dec
    以上0.30V/dec以下の値を有することを特徴とする
    半導体装置。
  4. 【請求項4】請求項1乃至請求項3のいずれか一項にお
    いて、前記TFTのゲート電極は、窒化タンタル、窒化
    タングステン、窒化チタン、窒化モリブデンから選ばれ
    た一種を成分とする導電層(A)と、タンタル、タング
    ステン、チタン、モリブデンから選ばれた一種または複
    数種を成分とする導電層(B)とを有することを特徴と
    する半導体装置。
  5. 【請求項5】請求項1乃至請求項3のいずれか一項にお
    いて、前記TFTのゲート電極は、タンタル、タングス
    テン、チタン、モリブデンから選ばれた一種または複数
    種を成分とする導電層(B)であることを特徴とする半
    導体装置。
  6. 【請求項6】画素部に設けた画素TFTと、該画素部の
    周辺に設けた駆動回路のnチャネル型TFTとpチャネ
    ル型TFTとを同一の基板上に備えた半導体装置であっ
    て、前記基板に密接して形成した酸化窒化シリコン膜
    (A)と、該酸化窒化シリコン膜(A)に密接して形成
    した酸化窒化シリコン膜(B)と、該酸化窒化シリコン
    膜(B)上に形成した前記画素TFTと前記駆動回路の
    nチャネル型TFTとpチャネル型TFTとを有し、前
    記酸化窒化シリコン膜(A)の酸素に対する窒素の組成
    比は0.6以上1.5以下であり、前記酸化窒化シリコ
    ン膜(B)の酸素に対する窒素の組成比は0.01以上
    0.4以下であることを特徴とする半導体装置。
  7. 【請求項7】画素部に設けた画素TFTと、該画素部の
    周辺に設けた駆動回路のnチャネル型TFTとpチャネ
    ル型TFTとを同一の基板上に備えた半導体装置であっ
    て、前記基板に密接して形成した酸化窒化シリコン膜
    (A)と、該酸化窒化シリコン膜(A)に密接して形成
    した酸化窒化シリコン膜(B)と、該酸化窒化シリコン
    膜(B)上に形成した前記画素TFTと前記駆動回路の
    nチャネル型TFTとpチャネル型TFTとを有し、前
    記酸化窒化シリコン膜(A)の酸素濃度は20atomic%
    以上30atomic%以下であり、かつ、窒素濃度は20at
    omic%以上30atomic%以下であり、前記酸化窒化シリ
    コン膜(B)の酸素濃度は55atomic%以上65atomic
    %以下であり、かつ、窒素濃度は1atomic%以上20at
    omic%以下であることを特徴とする半導体装置。
  8. 【請求項8】請求項6または請求項7において、前記画
    素TFTは、ゲート絶縁膜の厚さが40〜150nmであ
    り、少なくともチャネル形成領域の半導体層の厚さが2
    5〜80nmであって、前記画素TFTのS値が0.10
    V/dec以上0.30V/dec以下であることを特徴とする半
    導体装置。
  9. 【請求項9】請求項6または請求項7において、前記画
    素TFTは、ゲート絶縁膜の厚さが40〜150nmであ
    り、少なくともチャネル形成領域の半導体層の厚さが2
    5〜80nmであって、前記画素TFTのしきい値電圧が
    0.5V以上2.5V以下であることを特徴とする半導
    体装置。
  10. 【請求項10】請求項6または請求項7において、前記
    画素TFTは、ゲート絶縁膜の厚さが40〜150nmで
    あり、少なくともチャネル形成領域の半導体層の厚さが
    25〜80nmであって、前記画素TFTは、電界効果移
    動度が120cm2/V・sec以上250cm2/V・sec以下である
    ことを特徴とする半導体装置。
  11. 【請求項11】請求項6または請求項7において、前記
    駆動回路のnチャネル型TFTとpチャネル型TFTと
    は、ゲート絶縁膜の厚さが40〜150nmであり、少な
    くともチャネル形成領域の半導体層の厚さが25〜80
    nmであって、前記駆動回路のnチャネル型TFTとpチ
    ャネル型TFTとは、S値が0.10V/dec以上0.3
    0V/dec以下であることを特徴とする半導体装置。
  12. 【請求項12】請求項6または請求項7において、前記
    駆動回路のnチャネル型TFTとpチャネル型TFTと
    は、ゲート絶縁膜の厚さが40〜150nmであり、少な
    くともチャネル形成領域の半導体層の厚さが25〜80
    nmであって、前記駆動回路のnチャネル型TFTのしき
    い値電圧が0.5V以上2.5V以下であって、前記駆
    動回路のpチャネル型TFTのしきい値電圧が−0.5
    V以上−2.5V以下であることを特徴とする半導体装
    置。
  13. 【請求項13】請求項6または請求項7において、前記
    駆動回路のnチャネル型TFTとpチャネル型TFTと
    は、ゲート絶縁膜の厚さが40〜150nmであり、少な
    くともチャネル形成領域の半導体層の厚さが25〜80
    nmであって、前記駆動回路のnチャネル型TFTの電界
    効果移動度は120cm2/V・sec以上250cm2/V・sec以下
    であって、前記駆動回路のpチャネル型TFTの電界効
    果移動度は80cm2/V・sec以上150cm2/V・sec以下であ
    ることを特徴とする半導体装置。
  14. 【請求項14】請求項6乃至請求項13のいずれか一項
    において、前記画素TFTと前記駆動回路のnチャネル
    型TFTとpチャネル型TFTのそれぞれのゲート電極
    は、窒化タンタル、窒化タングステン、窒化チタン、窒
    化モリブデンから選ばれた一種を成分とする導電層
    (A)と、タンタル、タングステン、チタン、モリブデ
    ンから選ばれた一種または複数種を成分とする導電層
    (B)とを有することを特徴とする半導体装置。
  15. 【請求項15】請求項6乃至請求項13のいずれか一項
    において、前記画素TFTと前記駆動回路のnチャネル
    型TFTとpチャネル型TFTのそれぞれのゲート電極
    は、タンタル、タングステン、チタン、モリブデンから
    選ばれた一種または複数種を成分とする導電層(B)で
    あることを特徴とする半導体装置。
  16. 【請求項16】請求項1乃至請求項15のいずれか一項
    において、前記酸化窒化シリコン膜(A)の酸素に対す
    る水素の組成比は0.3以上1.5以下であり、前記酸
    化窒化シリコン膜(B)の酸素に対する水素の組成比は
    0.001以上0.15以下であることを特徴とする半
    導体装置。
  17. 【請求項17】請求項1乃至請求項15のいずれか一項
    において、前記酸化窒化シリコン膜(A)の水素濃度は
    10atomic%以上20atomic%以下であり、前記酸化窒
    化シリコン膜(B)の水素濃度は0.1atomic%以上1
    0atomic%以下であることを特徴とする半導体装置。
  18. 【請求項18】請求項1乃至請求項15のいずれか一項
    において、前記酸化窒化シリコン膜(A)は、密度が8
    ×1022/cm3以上2×1023/cm3以下であり、前記酸化
    窒化シリコン膜(B)は、密度が6×1022/cm3以上9
    ×1022/cm3以下であることを特徴とする半導体装置。
  19. 【請求項19】請求項1乃至請求項15のいずれか一項
    において、前記酸化窒化シリコン膜(A)は、フッ化水
    素アンモニウム(NH4HF2)を7.13%とフッ化ア
    ンモニウム(NH4F)を15.4%含むの混合水溶液
    の20℃におけるエッチング速度が、40nm/min以上7
    0nm/min以下であり、前記酸化窒化シリコン膜(B)
    は、フッ化水素アンモニウム(NH4HF2)を7.13
    %とフッ化アンモニウム(NH4F)を15.4%含む
    の混合水溶液の20℃におけるエッチング速度が、90
    nm/min以上130nm/min以下であることを特徴とする半
    導体装置。
  20. 【請求項20】請求項1乃至請求項15のいずれか一項
    において、前記酸化窒化シリコン膜(A)の厚さが10
    nm以上150nm以下であり、前記酸化窒化シリコン膜
    (B)の厚さが10nm以上250nm以下であることを特
    徴とする半導体装置。
  21. 【請求項21】請求項1乃至請求項20のいずれか一項
    において、前記半導体装置は、パーソナルコンピュー
    タ、ビデオカメラ、携帯型情報端末、デジタルカメラ、
    デジタルビデオディスクプレーヤー、電子遊技機器であ
    ることを特徴とする半導体装置。
  22. 【請求項22】基板上にTFTを設けた半導体装置の作
    製方法において、 前記基板に密接して酸化窒化シリコン膜(A)と、該酸
    化窒化シリコン膜(A)に密接して酸化窒化シリコン膜
    (B)を形成する第1の工程と、前記酸化窒化シリコン
    膜(B)上に半導体層を形成する第2の工程と、前記半
    導体層上にゲート絶縁膜を形成する第3の工程と、前記
    ゲート絶縁膜上にゲート電極を形成する第4の工程とを
    有し、前記酸化窒化シリコン膜(A)の酸素に対する窒
    素の組成比は0.6以上1.5以下であり、 前記酸化窒化シリコン膜(B)の酸素に対する窒素の組
    成比は0.01以上0.4以下であることを特徴とする
    半導体装置の作製方法。
  23. 【請求項23】基板上にTFTを設けた半導体装置の作
    製方法において、 前記基板に密接して酸化窒化シリコン膜(A)と、該酸
    化窒化シリコン膜(A)に密接して酸化窒化シリコン膜
    (B)を形成する第1の工程と、前記酸化窒化シリコン
    膜(B)上に半導体層を形成する第2の工程と、前記半
    導体層上にゲート絶縁膜を形成する第3の工程と、前記
    ゲート絶縁膜上にゲート電極を形成する第4の工程とを
    有し、 前記酸化窒化シリコン膜(A)の酸素濃度は20atomic
    %以上30atomic%以下であり、かつ、窒素濃度は20
    atomic%以上30atomic%以下であり、 前記酸化窒化シリコン膜(B)の酸素濃度は55atomic
    %以上65atomic%以下であり、かつ、窒素濃度は1at
    omic%以上20atomic%以下であることを特徴とする半
    導体装置の作製方法。
  24. 【請求項24】請求項22または請求項23において、
    前記ゲート電極は、窒化タンタル、窒化タングステン、
    窒化チタン、窒化モリブデンから選ばれた一種を成分と
    する導電層(A)と、タンタル、タングステン、チタ
    ン、モリブデンから選ばれた一種または複数種を成分と
    する導電層(B)とから形成することを特徴とする半導
    体装置の作製方法。
  25. 【請求項25】請求項22または請求項23において、
    前記ゲート電極は、タンタル、タングステン、チタン、
    モリブデンから選ばれた一種または複数種を成分とする
    導電層(B)から形成することを特徴とする半導体装置
    の作製方法。
  26. 【請求項26】請求項24または請求項25において、
    前記ゲート電極を形成した後に、500℃以上700℃
    以下の温度で熱アニールを行うことを特徴とする半導体
    装置の作製方法。
  27. 【請求項27】画素部に設けた画素TFTと、該画素部
    の周辺に設けた駆動回路のnチャネル型TFTとpチャ
    ネル型TFTとを同一の基板上に備えた半導体装置の作
    製方法において、 前記基板に密接して酸化窒化シリコン膜(A)と、該酸
    化窒化シリコン膜(A)に密接して酸化窒化シリコン膜
    (B)を形成する工程と、 前記酸化窒化シリコン膜(B)上に、前記画素TFTと
    前記駆動回路のnチャネル型TFTとpチャネル型TF
    Tとを形成する工程とを有し、 前記酸化窒化シリコン膜(A)の酸素に対する窒素の組
    成比は0.6以上1.5以下で形成し、 前記酸化窒化シリコン膜(B)の酸素に対する窒素の組
    成比は0.01以上0.4以下で形成することを特徴と
    する半導体装置の作製方法。
  28. 【請求項28】画素部に設けた画素TFTと、該画素部
    の周辺に設けた駆動回路のnチャネル型TFTとpチャ
    ネル型TFTとを同一の基板上に備えた半導体装置の作
    製方法において、 前記基板に密接して酸化窒化シリコン膜(A)と、該酸
    化窒化シリコン膜(A)に密接して酸化窒化シリコン膜
    (B)を形成する工程と、 前記酸化窒化シリコン膜(B)上に、前記画素TFTと
    前記駆動回路のnチャネル型TFTとpチャネル型TF
    Tとを形成する工程とを有し、 前記酸化窒化シリコン膜(A)の酸素濃度は20atomic
    %以上30atomic%以下であり、かつ、窒素濃度は20
    atomic%以上30atomic%以下で形成し、 前記酸化窒化シリコン膜(B)の酸素濃度は55atomic
    %以上65atomic%以下であり、かつ、窒素濃度は1at
    omic%以上20atomic%以下で形成することを特徴とす
    る半導体装置の作製方法。
  29. 【請求項29】請求項27または請求項28において、
    前記画素TFTと前記駆動回路のnチャネル型TFTと
    pチャネル型TFTとのゲート電極は、窒化タンタル、
    窒化タングステン、窒化チタン、窒化モリブデンから選
    ばれた一種を成分とする導電層(A)と、タンタル、タ
    ングステン、チタン、モリブデンから選ばれた一種また
    は複数種を成分とする導電層(B)とから形成すること
    を特徴とする半導体装置の作製方法。
  30. 【請求項30】請求項27または請求項28において、
    前記画素TFTと前記駆動回路のnチャネル型TFTと
    pチャネル型TFTとゲート電極は、タンタル、タング
    ステン、チタン、モリブデンから選ばれた一種または複
    数種を成分とする導電層(B)から形成することを特徴
    とする半導体装置の作製方法。
  31. 【請求項31】請求項29または請求項30において、
    前記ゲート電極を形成した後に、500℃以上700℃
    以下の温度で熱アニールを行うことを特徴とする半導体
    装置の作製方法。
  32. 【請求項32】請求項22乃至請求項31のいずれか一
    項において、前記酸化窒化シリコン膜(A)の酸素に対
    する水素の組成比は0.3以上1.5以下で形成し、前
    記酸化窒化シリコン膜(B)の酸素に対する水素の組成
    比は0.001以上0.15以下で形成することを特徴
    とする半導体装置の作製方法。
  33. 【請求項33】請求項22乃至請求項31のいずれか一
    項において、前記酸化窒化シリコン膜(A)の水素濃度
    は10atomic%以上20atomic%以下で形成し、前記酸
    化窒化シリコン膜(B)の水素濃度は0.1atomic%以
    上10atomic%以下で形成することを特徴とする半導体
    装置の作製方法。
  34. 【請求項34】請求項22乃至請求項31のいずれか一
    項において、前記酸化窒化シリコン膜(A)は、密度が
    8×1022/cm3以上2×1023/cm3以下で形成し、前記
    酸化窒化シリコン膜(B)は、密度が6×1022/cm3
    上9×1022/cm3以下で形成することを特徴とする半導
    体装置の作製方法。
  35. 【請求項35】請求項22乃至請求項33のいずれか一
    項において、前記酸化窒化シリコン膜(A)は、フッ化
    水素アンモニウム(NH4HF2)を7.13%とフッ化
    アンモニウム(NH4F)を15.4%含むの混合水溶
    液の20℃におけるエッチング速度が、40nm/min以上
    70nm/min以下となるように形成し、前記酸化窒化シリ
    コン膜(B)は、フッ化水素アンモニウム(NH4
    2)を7.13%とフッ化アンモニウム(NH4F)を
    15.4%含むの混合水溶液の20℃におけるエッチン
    グ速度が、90nm/min以上130nm/min以下となるよう
    に形成することを特徴とする半導体装置の作製方法。
  36. 【請求項36】請求項22乃至請求項33のいずれか一
    項において、前記酸化窒化シリコン膜(A)の厚さが1
    0nm以上150nm以下で形成し、前記酸化窒化シリコン
    膜(B)の厚さが10nm以上250nm以下で形成するこ
    とを特徴とする半導体装置の作製方法。
  37. 【請求項37】請求項22乃至請求項36のいずれか一
    項において、前記半導体装置は、パーソナルコンピュー
    タ、ビデオカメラ、携帯型情報端末、デジタルカメラ、
    デジタルビデオディスクプレーヤー、電子遊技機器であ
    ることを特徴とする半導体装置の作製方法。
JP2000130314A 1999-04-30 2000-04-28 半導体装置およびその作製方法 Expired - Fee Related JP4463377B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000130314A JP4463377B2 (ja) 1999-04-30 2000-04-28 半導体装置およびその作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP12539299 1999-04-30
JP11-125392 1999-04-30
JP2000130314A JP4463377B2 (ja) 1999-04-30 2000-04-28 半導体装置およびその作製方法

Publications (3)

Publication Number Publication Date
JP2001015764A true JP2001015764A (ja) 2001-01-19
JP2001015764A5 JP2001015764A5 (ja) 2006-04-27
JP4463377B2 JP4463377B2 (ja) 2010-05-19

Family

ID=26461843

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000130314A Expired - Fee Related JP4463377B2 (ja) 1999-04-30 2000-04-28 半導体装置およびその作製方法

Country Status (1)

Country Link
JP (1) JP4463377B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217422A (ja) * 2000-01-31 2001-08-10 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2001250956A (ja) * 2000-03-08 2001-09-14 Semiconductor Energy Lab Co Ltd 半導体装置
WO2002061816A1 (en) * 2001-02-01 2002-08-08 Sony Corporation Method for forming thin semiconductor film, method for fabricating semiconductor device, system for executing these methods and electrooptic device
KR100400753B1 (ko) * 2001-10-19 2003-10-08 엘지전자 주식회사 금속기판을 이용한 고온 다결정 실리콘 박막트랜지스터제조 방법
JP2016058756A (ja) * 2003-02-24 2016-04-21 株式会社半導体エネルギー研究所 半導体装置
CN113169055A (zh) * 2018-12-05 2021-07-23 三菱电机株式会社 半导体装置及半导体装置的制造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217422A (ja) * 2000-01-31 2001-08-10 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4493779B2 (ja) * 2000-01-31 2010-06-30 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2001250956A (ja) * 2000-03-08 2001-09-14 Semiconductor Energy Lab Co Ltd 半導体装置
US6492681B2 (en) 2000-03-08 2002-12-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6784495B2 (en) 2000-03-08 2004-08-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2002061816A1 (en) * 2001-02-01 2002-08-08 Sony Corporation Method for forming thin semiconductor film, method for fabricating semiconductor device, system for executing these methods and electrooptic device
KR100400753B1 (ko) * 2001-10-19 2003-10-08 엘지전자 주식회사 금속기판을 이용한 고온 다결정 실리콘 박막트랜지스터제조 방법
JP2016058756A (ja) * 2003-02-24 2016-04-21 株式会社半導体エネルギー研究所 半導体装置
CN113169055A (zh) * 2018-12-05 2021-07-23 三菱电机株式会社 半导体装置及半导体装置的制造方法
CN113169055B (zh) * 2018-12-05 2023-08-08 三菱电机株式会社 半导体装置及半导体装置的制造方法

Also Published As

Publication number Publication date
JP4463377B2 (ja) 2010-05-19

Similar Documents

Publication Publication Date Title
US6617644B1 (en) Semiconductor device and method of manufacturing the same
US6787407B2 (en) Method of manufacturing a semiconductor device
US9673223B2 (en) Electroluminescence display device
US7202499B2 (en) Semiconductor device including two transistors and capacitive part
US20050202602A1 (en) Method of manufacturing a semiconductor device
JP2010219549A (ja) 液晶表示装置
JP3901893B2 (ja) 半導体装置およびその作製方法
JP4583529B2 (ja) 半導体装置およびその作製方法
JP2000216399A (ja) 半導体装置およびその作製方法
JP4076720B2 (ja) 半導体装置の作製方法
JP4986332B2 (ja) 半導体装置の作製方法
JP4850326B2 (ja) 半導体装置の作製方法
JP4493778B2 (ja) 半導体装置の作製方法
JP2001210832A (ja) 半導体装置及びその作製方法
JP4463377B2 (ja) 半導体装置およびその作製方法
JP2001053286A (ja) 半導体膜およびその作製方法
JP2000357799A (ja) 半導体装置およびその作製方法
JP4472082B2 (ja) 半導体装置の作製方法
JP5159005B2 (ja) 半導体装置の作製方法
JP4527070B2 (ja) 半導体装置およびその作製方法、並びに電子機器
JP4527069B2 (ja) 表示装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060301

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060301

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100216

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100217

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130226

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4463377

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130226

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130226

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140226

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees