JP2000357799A

JP2000357799A - 半導体装置およびその作製方法

Info

Publication number: JP2000357799A
Application number: JP2000110445A
Authority: JP
Inventors: Shunpei Yamazaki; 舜平山崎; Jun Koyama; 潤小山; Toru Takayama; 徹高山; Toshiji Hamaya; 敏次浜谷
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1999-04-12
Filing date: 2000-04-12
Publication date: 2000-12-26
Anticipated expiration: 2020-04-12
Also published as: JP4536202B2

Abstract

(57)【要約】【課題】アクティブマトリクス型の表示装置の画面の
大面積化を可能とするゲート電極とゲート配線を提供す
ることを第１の課題とする。【解決手段】表示領域に画素ＴＦＴを設けた半導体装
置において、前記画素ＴＦＴのゲート電極１３１を第１
の導電層で形成し、前記ゲート電極１３１は第２の導電
層で形成されるゲート配線１４８と接続部で電気的に接
触し、前記接続部は前記画素ＴＦＴの半導体層１０７の
外側に設ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、絶縁表面を有する
基板上に薄膜トランジスタ（以下、ＴＦＴと記す）によ
る能動回路を設けた半導体装置およびその作製方法に関
する。特に本発明は、画像表示領域とその駆動回路とを
同一基板上に設けた液晶表示装置に代表される電気光学
装置、および電気光学装置を搭載した電子機器に好適に
利用できる。尚、本明細書における半導体装置とは、半
導体特性を利用することで機能する装置全般を指し、上
記電気光学装置およびその電気光学装置を搭載した電子
機器をその範疇に含んでいる。

【０００２】

【従来の技術】結晶質シリコン膜で半導体層を形成した
ＴＦＴ（以下、結晶質シリコンＴＦＴと記す）は電界効
果移動度が高く、いろいろな機能回路を形成することが
可能である。結晶質シリコンＴＦＴを用いたアクティブ
マトリクス型液晶表示装置は、画像表示領域と画像表示
を行うための駆動回路が同一の基板上に形成されてい
る。画像表示領域にはｎチャネル型ＴＦＴで形成した画
素ＴＦＴと保持容量が設けられおり、駆動回路にはＣＭ
ＯＳ回路を基本として形成されるシフトレジスタ回路、
レベルシフタ回路、バッファ回路、サンプリング回路な
どから構成されている。

【０００３】しかし、画素ＴＦＴと駆動回路のＴＦＴと
では動作条件が同一でなく、従ってＴＦＴに要求される
特性は少なからず異なっている。例えば、画素ＴＦＴは
スイッチ素子として機能するものであり、液晶に電圧を
印加して駆動させるものである。液晶は交流で駆動させ
るので、フレーム反転駆動と呼ばれる方式が多く採用さ
れている。この方式では消費電力を低く抑えるために、
画素ＴＦＴに要求される特性はオフ電流値（ＴＦＴがオ
フ動作時に流れるドレイン電流）を十分低くすることで
ある。一方、制御回路のバッファ回路は高い駆動電圧が
印加されるため、高電圧が印加されても壊れないように
耐圧を高めておく必要がある。また電流駆動能力を高め
るために、オン電流値（ＴＦＴがオン動作時に流れるド
レイン電流）を十分確保する必要がある。

【０００４】オフ電流値を低減するためのＴＦＴの構造
として、低濃度ドレイン（ＬＤＤ：Lightly Doped Dr
ain）構造が知られている。この構造はチャネル形成領
域と、高濃度に不純物元素を添加して形成するソース領
域またはドレイン領域との間に低濃度に不純物元素を添
加した領域を設けたものであり、この領域をＬＤＤ領域
と呼んでいる。また、ホットキャリアによるオン電流値
の劣化を防ぐための手段として、ＬＤＤ領域をゲート絶
縁膜を介してゲート電極と重ねて配置させた、いわゆる
ＧＯＬＤ（Gate-drain Overlapped LDD）構造が知ら
れている。このような構造とすることで、ドレイン近傍
の高電界が緩和されてホットキャリア注入を防ぎ、劣化
現象の防止に有効であることが知られている。

【０００５】一方、アクティブマトリクス型液晶表示装
置の商品としての価値を高めるために、画面の大型化お
よび高精細化が要求がなされている。しかし、画面の大
型化および高精細化により走査線（ゲート配線）の数が
増えその長さも増大するので、ゲート配線の低抵抗化が
より必要となる。すなわち走査線が増えるに従って液晶
への充電時間が短くなり、ゲート配線の時定数（抵抗×
容量）を小さくして高速で応答させる必要がある。例え
ば、ゲート配線を形成する材料の比抵抗が１００μΩｃ
ｍの場合には画面サイズが６インチクラスがほぼ限界と
なるが、３μΩｃｍの場合には２７インチクラス相当ま
で表示が可能とされている。

【０００６】

【発明が解決しようとする課題】しかしながら、画素マ
トリクス回路の画素ＴＦＴと、シフトレジスタ回路やバ
ッファ回路などの制御回路のＴＦＴとでは、その要求さ
れる特性は必ずしも同じではない。例えば、画素ＴＦＴ
においてはゲートに大きな逆バイアス（ｎチャネル型Ｔ
ＦＴでは負の電圧）が印加されるが、制御回路のＴＦＴ
は基本的に逆バイアス状態で動作することはない。ま
た、動作速度に関しても、画素ＴＦＴは制御回路のＴＦ
Ｔの１／１００以下で良い。

【０００７】また、ＧＯＬＤ構造はオン電流値の劣化を
防ぐ効果は高いが、その反面、通常のＬＤＤ構造と比べ
てオフ電流値が大きくなってしまう問題があった。従っ
て、画素ＴＦＴに適用するには好ましい構造ではなかっ
た。逆に通常のＬＤＤ構造はオフ電流値を抑える効果は
高いが、ドレイン近傍の電界を緩和してホットキャリア
注入による劣化を防ぐ効果は低かった。このように、ア
クティブマトリクス型液晶表示装置のような動作条件の
異なる複数の集積回路を有する半導体装置において、全
てのＴＦＴを同じ構造で形成することは必ずしも好まし
くなかった。このような問題点は、特に結晶質シリコン
ＴＦＴにおいて、その特性が高まり、またアクティブマ
トリクス型液晶表示装置に要求される性能が高まるほど
顕在化してきた。

【０００８】大画面のアクティブマトリクス型の液晶表
示装置を実現するために、配線材料としてアルミニウム
（Ａｌ）や銅（Ｃｕ）を使用することも考えられるが、
耐食性や耐熱性が悪いといった欠点があった。従って、
ＴＦＴのゲート電極をこのような材料で形成することは
必ずしも好ましくなく、そのような材料をＴＦＴの製造
工程に導入することは容易ではなかった。勿論、配線を
他の導電性材料で形成することも可能であるが、アルミ
ニウム（Ａｌ）や銅（Ｃｕ）ほど低抵抗な材料はなく、
大画面の表示装置を作製することはできなかった。

【０００９】

【課題を解決するための手段】上記問題点を解決するた
めに、本発明の構成は、表示領域に設けた画素ＴＦＴ
と、該表示領域の周辺に設けた駆動回路のＴＦＴとを同
一の基板上に有する半導体装置において、前記画素ＴＦ
Ｔと前記駆動回路のＴＦＴとは、第１の導電層で形成さ
れるゲート電極を有し、前記ゲート電極は、第２の導電
層で形成されるゲート配線と接続部で電気的に接触し、
前記接続部は、前記画素ＴＦＴと前記駆動回路のＴＦＴ
とが有するチャネル形成領域の外側に設けられているこ
とを特徴としている。

【００１０】また、他の発明の構成は、表示領域に設け
た画素ＴＦＴと、該表示領域の周辺に設けた駆動回路の
ＴＦＴとを同一の基板上に有する半導体装置において、
前記画素ＴＦＴと前記駆動回路のＴＦＴとは、第１の導
電層で形成されるゲート電極を有し、前記ゲート電極
は、第２の導電層で形成されるゲート配線と、前記画素
ＴＦＴと前記駆動回路のＴＦＴとが有するチャネル形成
領域の外側に設けられた接続部で電気的に接触し、前記
画素ＴＦＴのＬＤＤ領域は、該画素ＴＦＴのゲート電極
と重ならないように配置され、前記駆動回路の第１のｎ
チャネル型ＴＦＴのＬＤＤ領域は、該第１のｎチャネル
型ＴＦＴのゲート電極と重なるように配置され、前記駆
動回路の第２のｎチャネル型ＴＦＴのＬＤＤ領域は、該
第１のｎチャネル型ＴＦＴのゲート電極と少なくとも一
部が重なるように配置されていることを特徴としてい
る。

【００１１】上記本発明の構成において、前記第１の導
電層は、タンタル、タングステン、チタン、モリブデン
から選ばれた少なくとも１種と窒素とを含む導電層
（Ａ）と、該導電層（Ａ）上に形成され、タンタル、タ
ングステン、チタン、モリブデンから選ばれた少なくと
も１種を主成分とする導電層（Ｂ）と、該導電層（Ｂ）
が該導電層（Ａ）に接しない領域に形成され、タンタ
ル、タングステン、チタン、モリブデンから選ばれた少
なくとも１種と窒素とを含む導電層（Ｃ）とを有し、前
記第２の導電層は、少なくとも、アルミニウムまたは銅
を主成分とする導電層（Ｄ）と、タンタル、タングステ
ン、チタン、モリブデンから選ばれた少なくとも１種を
主成分とする導電層（Ｅ）とを有し、前記接続部で導電
層（Ｃ）と導電層（Ｄ）が接触していることを特徴とし
ている。前記導電層（Ｂ）は、添加元素としてアルゴン
を含み、かつ、該導電層（Ｂ）中の酸素濃度が３０ｐｐ
ｍ以下であることをが望ましい。

【００１２】上記問題点を解決するために、本発明の半
導体装置の作製方法は、表示領域に設けた画素ＴＦＴ
と、該表示領域の周辺に設けた駆動回路のＴＦＴとを同
一の基板上に有する半導体装置の作製方法において、前
記画素ＴＦＴと前記駆動回路のＴＦＴとのゲート電極
を、第１の導電層で形成する工程と、前記ゲート電極に
接続するゲート配線を、第２の導電層で形成する工程と
を有し、前記ゲート電極と前記ゲート配線とは、前記画
素ＴＦＴと前記駆動回路のＴＦＴとのチャネル形成領域
の外側に設けられた接続部で接続することを特徴として
いる。

【００１３】また、本発明の半導体装置の作製方法は、
表示領域に設けた画素ＴＦＴと、該表示領域の周辺に設
けた駆動回路のＴＦＴとを同一の基板上に有する半導体
装置において、前記駆動回路を形成する第１および第２
のｎチャネル型ＴＦＴの半導体層に、２×１０¹⁶〜５×
１０¹⁹atoms／cm³の濃度範囲でｎ型を付与する不純物元
素を選択的に添加する第１の工程と、前記画素ＴＦＴと
前記駆動回路のＴＦＴとのゲート電極を第１の導電層で
形成する第２の工程と、前記駆動回路を形成するｐチャ
ネル型ＴＦＴの半導体層に、３×１０²⁰〜３×１０²¹at
oms／cm³の濃度範囲でｐ型を付与する不純物元素を選択
的に添加する第３の工程と、前記駆動回路を形成する第
１および第２のｎチャネル型ＴＦＴの半導体層と、前記
画素ＴＦＴの半導体層とに、１×１０²⁰〜１×１０²¹at
oms／cm³の濃度範囲でｎ型を付与する不純物元素を選択
的に添加する第４の工程と、前記画素ＴＦＴの半導体層
に、ゲート電極をマスクとして、１×１０¹⁶〜５×１０
¹⁸atoms／cm³の濃度範囲でｎ型を付与する不純物元素を
選択的に添加する第５の工程と、前記画素ＴＦＴと前記
駆動回路のＴＦＴとのゲート配線を第２の導電層で形成
する第６の工程とを有し、前記ゲート電極と前記ゲート
配線とは、前記画素ＴＦＴと前記駆動回路のＴＦＴとの
チャネル形成領域の外側に設けられた接続部で接続する
ことを特徴としている。

【００１４】上記本発明の半導体装置の作製方法におい
て、前記第１の導電層は、タンタル、タングステン、チ
タン、モリブデンから選ばれた少なくとも１種と窒素と
を含む導電層（Ａ）を形成する工程と、該導電層（Ａ）
上に形成されタンタル、タングステン、チタン、モリブ
デンから選ばれた少なくとも１種を主成分とする導電層
（Ｂ）を形成する工程と、該導電層（Ｂ）が該導電層
（Ａ）に接しない領域に形成されタンタル、タングステ
ン、チタン、モリブデンから選ばれた少なくとも１種と
窒素とを含む導電層（Ｃ）を形成する工程とから形成さ
れ、前記第２の導電層は、少なくとも、アルミニウムま
たは銅を主成分とする導電層（Ｄ）を形成する工程と、
タンタル、タングステン、チタン、モリブデンから選ば
れた少なくとも１種を主成分とする導電層（Ｅ）を形成
する工程とから形成され、前記接続部で導電層（Ｃ）と
導電層（Ｄ）が接続していることを特徴としている。導
電層（Ａ）は、アルゴンと窒素またはアンモニアとの混
合雰囲気中で、タンタル、タングステン、チタン、モリ
ブデンから選ばれた少なくとも１種を主成分とするター
ゲットを用いたスパッタ法で形成することが可能であ
り、導電層（Ｃ）は、酸素濃度が１ｐｐｍ以下の窒素雰
囲気中で導電層（Ｂ）を熱処理して形成することが望ま
しい。また、導電層（Ｃ）は、酸素濃度が１ｐｐｍ以下
の窒素プラズマ雰囲気中で導電層（Ｂ）を熱処理して形
成しても良い。

【００１５】

【発明の実施の形態】[実施形態１]本発明の実施形態を
図１〜図５を用いて説明する。ここでは表示領域の画素
ＴＦＴと、表示領域の周辺に設けられる駆動回路のＴＦ
Ｔを同一基板上に作製する方法について工程に従って詳
細に説明する。但し、説明を簡単にするために、制御回
路ではシフトレジスタ回路、バッファ回路などの基本回
路であるＣＭＯＳ回路と、サンプリング回路を形成する
ｎチャネル型ＴＦＴとを図示することにする。

【００１６】図１（Ａ）において、基板１０１には低ア
ルカリガラス基板や石英基板を用いることができる。本
実施例では低アルカリガラス基板を用いた。この場合、
ガラス歪み点よりも１０〜２０℃程度低い温度であらか
じめ熱処理しておいても良い。この基板１０１のＴＦＴ
を形成する表面には、基板１０１からの不純物拡散を防
ぐために、酸化シリコン膜、窒化シリコン膜または酸化
窒化シリコン膜などの下地膜１０２を形成する。例え
ば、プラズマＣＶＤ法でＳｉＨ₄、ＮＨ₃、Ｎ₂Ｏから作
製される酸化窒化シリコン膜を１００ｎｍ、同様にＳｉ
Ｈ₄、Ｎ₂Ｏから作製される酸化窒化シリコン膜を２００
ｎｍの厚さに積層形成する。

【００１７】次に、２０〜１５０ｎｍ（好ましくは３０
〜８０ｎｍ）の厚さで非晶質構造を有する半導体膜１０
３ａを、プラズマＣＶＤ法やスパッタ法などの公知の方
法で形成する。本実施例では、プラズマＣＶＤ法で非晶
質シリコン膜を５５ｎｍの厚さに形成した。非晶質構造
を有する半導体膜としては、非晶質半導体膜や微結晶半
導体膜があり、非晶質シリコンゲルマニウム膜などの非
晶質構造を有する化合物半導体膜を適用しても良い。ま
た、下地膜１０２と非晶質シリコン膜１０３ａとは同じ
成膜法で形成することが可能であるので、両者を連続形
成しても良い。下地膜を形成した後、一旦大気雰囲気に
晒さないことでその表面の汚染を防ぐことが可能とな
り、作製するＴＦＴの特性バラツキやしきい値電圧の変
動を低減させることができる。（図１（Ａ））

【００１８】そして、公知の結晶化技術を使用して非晶
質シリコン膜１０３ａから結晶質シリコン膜１０３ｂを
形成する。例えば、レーザー結晶化法や熱結晶化法（固
相成長法）を適用すれば良いが、ここでは、特開平７−
１３０６５２号公報で開示された技術に従って、触媒元
素を用いる結晶化法で結晶質シリコン膜１０３ｂを形成
した。結晶化の工程に先立って、非晶質シリコン膜の含
有水素量にもよるが、４００〜５００℃で１時間程度の
熱処理を行い、含有水素量を５atom％以下にしてから結
晶化させることが望ましい。非晶質シリコン膜を結晶化
させると原子の再配列が起こり緻密化するので、作製さ
れる結晶質シリコン膜の厚さは当初の非晶質シリコン膜
の厚さ（本実施例では５５ｎｍ）よりも１〜１５％程度
減少した。（図１（Ｂ））

【００１９】そして、結晶質シリコン膜１０３ｂを島状
に分割して、島状半導体層１０４〜１０７を形成する。
その後、プラズマＣＶＤ法またはスパッタ法により５０
〜１００ｎｍの厚さの酸化シリコン膜によるマスク層１
０８を形成する。（図１（Ｃ））

【００２０】そしてレジストマスク１０９を設け、ｎチ
ャネル型ＴＦＴを形成する島状半導体層１０５〜１０７
の全面にしきい値電圧を制御する目的で１×１０¹⁶〜５
×１０¹⁷atoms／cm³程度の濃度でｐ型を付与する不純物
元素としてボロン（Ｂ）を添加した。ボロン（Ｂ）の添
加はイオンドープ法で実施しても良いし、非晶質シリコ
ン膜を成膜するときに同時に添加しておくこともでき
る。ここでのボロン（Ｂ）添加は必ずしも必要でない
が、ボロン（Ｂ）を添加した半導体層１１０〜１１２は
ｎチャネル型ＴＦＴのしきい値電圧を所定の範囲内に収
めるために形成することが好ましかった。（図１
（Ｄ））

【００２１】駆動回路のｎチャネル型ＴＦＴのＬＤＤ領
域を形成するために、ｎ型を付与する不純物元素を島状
半導体層１１０、１１１に選択的に添加する。そのた
め、あらかじめレジストマスク１１３〜１１６を形成し
た。ｎ型を付与する不純物元素としては、リン（Ｐ）や
砒素（Ａｓ）を用いれば良く、ここではリン（Ｐ）を添
加すべく、フォスフィン（ＰＨ₃）を用いたイオンドー
プ法を適用した。形成された不純物領域１１７、１１８
のリン（Ｐ）濃度は２×１０¹⁶〜５×１０¹⁹atoms／cm³
の範囲とすれば良い。本明細書中では、ここで形成され
た不純物領域１１７〜１１９に含まれるｎ型を付与する
不純物元素の濃度を（ｎ^-）と表す。また、不純物領域
１１９は、画素マトリクス回路の保持容量を形成するた
めの半導体層であり、この領域にも同じ濃度でリン
（Ｐ）を添加した。（図２（Ａ））

【００２２】次に、マスク層１０８をフッ酸などにより
除去して、図１（Ｄ）と図２（Ａ）で添加した不純物元
素を活性化させる工程を行う。活性化は、窒素雰囲気中
で５００〜６００℃で１〜４時間の熱処理や、レーザー
活性化の方法により行うことができる。また、両者を併
用して行っても良い。本実施例では、レーザー活性化の
方法を用い、ＫｒＦエキシマレーザー光（波長２４８ｎ
ｍ）を用い、線状ビームを形成して、発振周波数５〜５
０Ｈｚ、エネルギー密度１００〜５００ｍＪ／ｃｍ²と
して線状ビームのオーバーラップ割合を８０〜９８％と
して走査して、島状半導体層が形成された基板全面を処
理した。尚、レーザー光の照射条件には何ら限定される
事項はなく、実施者が適宣決定すれば良い。

【００２３】そして、ゲート絶縁膜１２０をプラズマＣ
ＶＤ法またはスパッタ法を用いて１０〜１５０ｎｍの厚
さでシリコンを含む絶縁膜で形成する。例えば、１２０
ｎｍの厚さで酸化窒化シリコン膜を形成する。ゲート絶
縁膜には、他のシリコンを含む絶縁膜を単層または積層
構造として用いても良い。（図２（Ｂ））

【００２４】次に、ゲート電極を形成するために第１の
導電層を成膜する。この第１の導電層は単層で形成して
も良いが、必要に応じて二層あるいは三層といった積層
構造としても良い。本実施例では、導電性の窒化物金属
膜から成る導電層（Ａ）１２１と金属膜から成る導電層
（Ｂ）１２２とを積層させた。導電層（Ｂ）１２２はタ
ンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍ
ｏ）、タングステン（Ｗ）から選ばれた元素、または前
記元素を主成分とする合金か、前記元素を組み合わせた
合金膜（代表的にはＭｏ−Ｗ合金膜、Ｍｏ−Ｔａ合金
膜）で形成すれば良く、導電層（Ａ）１２１は窒化タン
タル（ＴａＮ）、窒化タングステン（ＷＮ）、窒化チタ
ン（ＴｉＮ）膜、窒化モリブデン（ＭｏＮ）で形成す
る。また、導電層（Ａ）１２１は代替材料として、タン
グステンシリサイド、チタンシリサイド、モリブデンシ
リサイドを適用しても良い。導電層（Ｂ）は低抵抗化を
図るために含有する不純物濃度を低減させると良く、特
に酸素濃度に関しては３０ｐｐｍ以下とすると良かっ
た。例えば、タングステン（Ｗ）は酸素濃度を３０ｐｐ
ｍ以下とすることで２０μΩｃｍ以下の比抵抗値を実現
することができた。

【００２５】導電層（Ａ）１２１は１０〜５０ｎｍ（好
ましくは２０〜３０ｎｍ）とし、導電層（Ｂ）１２２は
２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）
とすれば良い。本実施例では、導電層（Ａ）１２１に３
０ｎｍの厚さの窒化タンタル膜を、導電層（Ｂ）１２２
には３５０ｎｍのＴａ膜を用い、いずれもスパッタ法で
形成した。このスパッタ法による成膜では、スパッタ用
のガスのＡｒに適量のＸｅやＫｒを加えておくと、形成
する膜の内部応力を緩和して膜の剥離を防止することが
できる。尚、図示しないが、導電層（Ａ）１２１の下に
２〜２０ｎｍ程度の厚さでリン（Ｐ）をドープしたシリ
コン膜を形成しておくことは有効である。これにより、
その上に形成される導電膜の密着性向上と酸化防止を図
ると同時に、導電層（Ａ）または導電層（Ｂ）が微量に
含有するアルカリ金属元素がゲート絶縁膜１２０に拡散
するのを防ぐことができる。（図２（Ｃ））

【００２６】次に、レジストマスク１２３〜１２７を形
成し、導電層（Ａ）１２１と導電層（Ｂ）１２２とを一
括でエッチングしてゲート電極１２８〜１３１と容量配
線１３２を形成する。ゲート電極１２８〜１３１と容量
配線１３２は、導電層（Ａ）から成る１２８ａ〜１３２
ａと、導電層（Ｂ）から成る１２８ｂ〜１３２ｂとが一
体として形成されている。この時、駆動回路に形成する
ゲート電極１２９、１３０は不純物領域１１７、１１８
の一部と、ゲート絶縁膜１２０を介して重なるように形
成する。（図２（Ｄ））

【００２７】次いで、駆動回路のｐチャネル型ＴＦＴの
ソース領域およびドレイン領域を形成するために、ｐ型
を付与する不純物元素を添加する工程を行う。ここで
は、ゲート電極１２８をマスクとして、自己整合的に不
純物領域を形成する。このとき、ｎチャネル型ＴＦＴが
形成される領域はレジストマスク１３３で被覆してお
く。そして、ジボラン（Ｂ₂Ｈ₆）を用いたイオンドープ
法で不純物領域１３４を形成した。この領域のボロン
（Ｂ）濃度は３×１０²⁰〜３×１０²¹atoms／cm³となる
ようにする。本明細書中では、ここで形成された不純物
領域１３４に含まれるｐ型を付与する不純物元素の濃度
を（ｐ⁺）と表す。（図３（Ａ））

【００２８】次に、ｎチャネル型ＴＦＴにおいて、ソー
ス領域またはドレイン領域として機能する不純物領域の
形成を行った。レジストのマスク１３５〜１３７を形成
し、ｎ型を付与する不純物元素が添加して不純物領域１
３８〜１４２を形成した。これは、フォスフィン（ＰＨ
₃）を用いたイオンドープ法で行い、この領域のリン
（Ｐ）濃度を１×１０²⁰〜１×１０²¹atoms／cm³とし
た。本明細書中では、ここで形成された不純物領域１３
８〜１４２に含まれるｎ型を付与する不純物元素の濃度
を（ｎ⁺）と表す。（図３（Ｂ））

【００２９】不純物領域１３８〜１４２には、既に前工
程で添加されたリン（Ｐ）またはボロン（Ｂ）が含まれ
ているが、それに比して十分に高い濃度でリン（Ｐ）が
添加されるので、前工程で添加されたリン（Ｐ）または
ボロン（Ｂ）の影響は考えなくても良い。また、不純物
領域１３８に添加されたリン（Ｐ）濃度は図３（Ａ）で
添加されたボロン（Ｂ）濃度の１／２〜１／３なのでｐ
型の導電性が確保され、ＴＦＴの特性に何ら影響を与え
ることはなかった。

【００３０】そして、画素マトリクス回路のｎチャネル
型ＴＦＴのＬＤＤ領域を形成するためのｎ型を付与する
不純物添加の工程を行った。ここではゲート電極１３１
をマスクとして自己整合的にｎ型を付与する不純物元素
をイオンドープ法で添加した。添加するリン（Ｐ）の濃
度は１×１０¹⁶〜５×１０¹⁸atoms／cm³であり、図２
（Ａ）および図３（Ａ）と図３（Ｂ）で添加する不純物
元素の濃度よりも低濃度で添加することで、実質的には
不純物領域１４３、１４４のみが形成される。本明細書
中では、この不純物領域１４３、１４４に含まれるｎ型
を付与する不純物元素の濃度を（ｎ^--）と表す。（図３
（Ｃ））

【００３１】その後、それぞれの濃度で添加されたｎ型
またはｐ型を付与する不純物元素を活性化するために熱
処理工程を行う。この工程はファーネスアニール法、レ
ーザーアニール法、またはラピッドサーマルアニール法
（ＲＴＡ法）で行うことができる。ここではファーネス
アニール法で活性化工程を行った。熱処理は酸素濃度が
１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲
気中で４００〜８００℃、代表的には５００〜６００℃
で行うものであり、本実施例では５５０℃で４時間の熱
処理を行った。また、基板１０１に石英基板のような耐
熱性を有するものを使用した場合には、８００℃で１時
間の熱処理としても良く、不純物元素の活性化と、該不
純物元素が添加された不純物領域とチャネル形成領域と
の接合を良好に形成することができた。

【００３２】この熱処理において、ゲート電極１２８〜
１３１と容量配線１３２形成する金属膜１２８ｂ〜１３
２ｂは、表面から５〜８０ｎｍの厚さで導電層（Ｃ）１
２８ｃ〜１３２ｃが形成される。例えば、導電層（Ｂ）
１２８ｂ〜１３２ｂがタングステン（Ｗ）の場合には窒
化タングステン（ＷＮ）が形成され、タンタル（Ｔａ）
の場合には窒化タンタル（ＴａＮ）を形成することがで
きる。また、導電層（Ｃ）１２８ｃ〜１３２ｃは、窒素
またはアンモニアなどを用いた窒素を含むプラズマ雰囲
気にゲート電極１２８〜１３１を晒しても同様に形成す
りことができる。さらに、３〜１００％の水素を含む雰
囲気中で、３００〜４５０℃で１〜１２時間の熱処理を
行い、島状半導体層を水素化する工程を行った。この工
程は熱的に励起された水素により半導体層のダングリン
グボンドを終端する工程である。水素化の他の手段とし
て、プラズマ水素化（プラズマにより励起された水素を
用いる）を行っても良い。

【００３３】島状半導体層が、非晶質シリコン膜から触
媒元素を用いる結晶化の方法で作製された場合、島状半
導体層中には微量の触媒元素が残留した。勿論、そのよ
うな状態でもＴＦＴを完成させることが可能であるが、
残留する触媒元素を少なくともチャネル形成領域から除
去する方がより好ましかった。この触媒元素を除去する
手段の一つにリン（Ｐ）によるゲッタリング作用を利用
する手段があった。ゲッタリングに必要なリン（Ｐ）の
濃度は図３（Ｂ）で形成した不純物領域（ｎ⁺）と同程
度であり、ここで実施される活性化工程の熱処理によ
り、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴのチ
ャネル形成領域から触媒元素をゲッタリングをすること
ができた。（図３（Ｄ））

【００３４】図６（Ａ）および図７（Ａ）はここまでの
工程におけるＴＦＴの上面図であり、Ａ−Ａ'断面およ
びＣ−Ｃ'断面は図３（Ｄ）のＡ−Ａ'およびＣ−Ｃ'に
対応している。また、Ｂ−Ｂ'断面およびＤ−Ｄ'断面は
図８（Ａ）および図９（Ａ）の断面図に対応している。
図６および図７の上面図はゲート絶縁膜を省略している
が、ここまでの工程で少なくとも島状半導体層１０４〜
１０７上にゲート電極１２８〜１３１と容量配線１３２
が図に示すように形成されている。

【００３５】活性化および水素化の工程が終了したら、
ゲート配線とする第２の導電膜を形成する。この第２の
導電膜は低抵抗材料であるアルミニウム（Ａｌ）や銅
（Ｃｕ）を主成分とする導電層（Ｄ）と、チタン（Ｔ
ｉ）やタンタル（Ｔａ）、タングステン（Ｗ）、モリブ
デン（Ｍｏ）から成る導電層（Ｅ）とで形成すると良
い。本実施例では、チタン（Ｔｉ）を０．１〜２重量％
含むアルミニウム（Ａｌ）膜を導電層（Ｄ）１４５と
し、チタン（Ｔｉ）膜を導電層（Ｅ）１４６として形成
した。導電層（Ｄ）１４５は２００〜４００ｎｍ（好ま
しくは２５０〜３５０ｎｍ）とすれば良く、導電層
（Ｅ）１４６は５０〜２００（好ましくは１００〜１５
０ｎｍ）で形成すれば良い。（図４（Ａ））

【００３６】そして、ゲート電極に接続するゲート配線
を形成するために導電層（Ｅ）１４６と導電層（Ｄ）１
４５とをエッチング処理して、ゲート配線１４７、１４
８と容量配線１４９を形成た。エッチング処理は最初に
ＳｉＣｌ₄とＣｌ₂とＢＣｌ₃との混合ガスを用いたドラ
イエッチング法で導電層（Ｅ）の表面から導電層（Ｄ）
の途中まで除去し、その後リン酸系のエッチング溶液に
よるウエットエッチングで導電層（Ｄ）を除去すること
により、下地との選択加工性を保ってゲート配線を形成
することができた。

【００３７】図６（Ｂ）および図７（Ｂ）はこの状態の
上面図を示し、Ａ−Ａ'断面およびＣ−Ｃ'断面は図４
（Ｂ）のＡ−Ａ'およびＣ−Ｃ'に対応している。また、
Ｂ−Ｂ'断面およびＤ−Ｄ'断面は図８（Ｂ）および図９
（Ｂ）のＢ−Ｂ'およびＤ−Ｄ'に対応している。図６
（Ｂ）および図７（Ｂ）において、ゲート配線１４７、
１４８の一部は、ゲート電極１２８、１２９、１３１の
一部と重なり電気的に接触している。この様子はＢ−
Ｂ'断面およびＤ−Ｄ'断面に対応した図８（Ｂ）および
図９（Ｂ）の断面構造図からも明らかで、第１の導電層
を形成する導電層（Ｃ）と第２の導電層を形成する導電
層（Ｄ）とが電気的に接触している。

【００３８】第１の層間絶縁膜１５０は５００〜１５０
０ｎｍの厚さで酸化シリコン膜または酸化窒化シリコン
膜で形成され、その後、それぞれの島状半導体層に形成
されたソース領域またはドレイン領域に達するコンタク
トホールを形成し、ソース配線１５１〜１５４と、ドレ
イン配線１５５〜１５８を形成する。図示していない
が、本実施例ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔ
ｉを含むアルミニウム膜３００ｎｍ、Ｔｉ膜１５０ｎｍ
をスパッタ法で連続して形成した３層構造の積層膜とし
た。

【００３９】次に、パッシベーション膜１５９として、
窒化シリコン膜、酸化シリコン膜、または窒化酸化シリ
コン膜を５０〜５００ｎｍ（代表的には１００〜３００
ｎｍ）の厚さで形成する。この状態で水素化処理を行う
とＴＦＴの特性向上に対して好ましい結果が得られた。
例えば、３〜１００％の水素を含む雰囲気中で、３００
〜４５０℃で１〜１２時間の熱処理を行うと良く、ある
いはプラズマ水素化法を用いても同様の効果が得られ
た。なお、ここで後に画素電極とドレイン配線を接続す
るためのコンタクトホールを形成する位置において、パ
ッシベーション膜１５９に開口部を形成しておいても良
い。（図４（Ｃ））

【００４０】図６（Ｃ）および図７（Ｃ）のはこの状態
の上面図を示し、Ａ−Ａ'断面およびＣ−Ｃ'断面は図４
（Ｃ）のＡ−Ａ'およびＣ−Ｃ'に対応している。また、
Ｂ−Ｂ'断面およびＤ−Ｄ'断面は図８（Ｃ）および図９
（Ｃ）のＢ−Ｂ'およびＤ−Ｄ'に対応している。図６
（Ｃ）と図７（Ｃ）では第１の層間絶縁膜を省略して示
すが、島状半導体層１０４、１０５、１０７の図示され
ていないソースおよびドレイン領域にソース配線１５
１、１５２、１５４とドレイン配線１５５、１５６、１
５８が第１の層間絶縁膜に形成されたコンタクトホール
を介して接続している。

【００４１】その後、有機樹脂からなる第２の層間絶縁
膜１６０を１．０〜１．５μｍの厚さに形成する。有機
樹脂としては、ポリイミド、アクリル、ポリアミド、ポ
リイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使
用することができる。ここでは、基板に塗布後、熱重合
するタイプのポリイミドを用い、３００℃で焼成して形
成した。そして、第２の層間絶縁膜１６０にドレイン配
線１５８に達するコンタクトホールを形成し、画素電極
１６１、１６２を形成する。画素電極は、透過型液晶表
示装置とする場合には透明導電膜を用いれば良く、反射
型の液晶表示装置とする場合には金属膜を用いれば良
い。本実施例では透過型の液晶表示装置とするために、
酸化インジウム・スズ（ＩＴＯ）膜を１００ｎｍの厚さ
にスパッタ法で形成した。（図５）

【００４２】こうして同一基板上に、駆動回路のＴＦＴ
と表示領域の画素ＴＦＴとを有した基板を完成させるこ
とができた。駆動回路にはｐチャネル型ＴＦＴ２０１、
第１のｎチャネル型ＴＦＴ２０２、第２のｎチャネル型
ＴＦＴ２０３、表示領域には画素ＴＦＴ２０４、保持容
量２０５が形成した。本明細書では便宜上このような基
板をアクティブマトリクス基板と呼ぶ。

【００４３】駆動回路のｐチャネル型ＴＦＴ２０１に
は、島状半導体層１０４にチャネル形成領域２０６、ソ
ース領域２０７ａ、２０７ｂ、ドレイン領域２０８ａ，
２０８ｂを有している。第１のｎチャネル型ＴＦＴ２０
２には、島状半導体層１０５にチャネル形成領域２０
９、ゲート電極１２９と重なるＬＤＤ領域２１０（以
降、このようなＬＤＤ領域をＬovと記す）、ソース領域
２１１、ドレイン領域２１２を有している。このＬov領
域のチャネル長方向の長さは０．５〜３．０μｍ、好ま
しくは１．０〜１．５μｍとした。第２のｎチャネル型
ＴＦＴ２０３には、島状半導体層１０６にチャネル形成
領域２１３、ＬＤＤ領域２１４，２１５、ソース領域２
１６、ドレイン領域２１７を有している。このＬＤＤ領
域はＬov領域とゲート電極１３０と重ならないＬＤＤ領
域（以降、このようなＬＤＤ領域をＬoffと記す）とが
形成され、このＬoff領域のチャネル長方向の長さは
０．３〜２．０μｍ、好ましくは０．５〜１．５μｍで
ある。画素ＴＦＴ２０４には、島状半導体層１０７にチ
ャネル形成領域２１８、２１９、Ｌoff領域２２０〜２
２３、ソースまたはドレイン領域２２４〜２２６を有し
ている。Ｌoff領域のチャネル長方向の長さは０．５〜
３．０μｍ、好ましくは１．５〜２．５μｍである。さ
らに、容量配線１３２、１４９と、ゲート絶縁膜と同じ
材料から成る絶縁膜と、画素ＴＦＴ２０４のドレイン領
域２２６に接続し、ｎ型を付与する不純物元素が添加さ
れた半導体層２２７とから保持容量２０５が形成されて
いる。図５では画素ＴＦＴ２０４をダブルゲート構造と
したが、シングルゲート構造でも良いし、複数のゲート
電極を設けたマルチゲート構造としても差し支えない。

【００４４】以上の様に本発明は、画素ＴＦＴおよび駆
動回路が要求する仕様に応じて各回路を構成するＴＦＴ
の構造を最適化し、半導体装置の動作性能と信頼性を向
上させることを可能とすることができる。さらにゲート
電極を耐熱性を有する導電性材料で形成することにより
ＬＤＤ領域やソース領域およびドレイン領域の活性化を
容易とし、ゲート配線低抵抗材料で形成することによ
り、配線抵抗を十分低減できる。従って、表示領域（画
面サイズ）が４インチクラス以上の表示装置に適用する
ことができる。

【００４５】[実施形態２]図１６はゲート電極とゲート
配線の他の実施形態を示す図である。図１６のゲート電
極とゲート配線は実施形態１で示す工程と同様にして形
成されるものであり、島状半導体層９０１とゲート絶縁
膜９０２の上方に形成さている。

【００４６】図１６（Ａ）において、ゲート電極とする
第１の導電層には、導電層（Ａ）９０３は窒化タンタル
（ＴａＮ）、窒化タングステン（ＷＮ）、窒化チタン
（ＴｉＮ）膜、窒化モリブデン（ＭｏＮ）で形成する。
導電層（Ｂ）９０４はタンタル（Ｔａ）、チタン（Ｔ
ｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）から選
ばれた元素、または前記元素を主成分とする合金か、前
記元素を組み合わせた合金膜で形成し、その表面に実施
形態１と同様にして導電層（Ｃ）９０５を形成する。導
電層（Ａ）９０３は１０〜５０ｎｍ（好ましくは２０〜
３０ｎｍ）とし、導電層（Ｂ）９０４は２００〜４００
ｎｍ（好ましくは２５０〜３５０ｎｍ）とすれば良い。
ゲート配線とする第２の導電層は低抵抗材料であるアル
ミニウム（Ａｌ）や銅（Ｃｕ）を主成分とする導電層
（Ｄ）と、その上にチタン（Ｔｉ）やタンタル（Ｔａ）
などで形成する導電層（Ｅ）とを積層形成する。アルミ
ニウム（Ａｌ）や銅（Ｃｕ）はストレスマイグレーショ
ンやエレクトロマイグレーションで容易に拡散するた
め、第２の導電層を被覆するように窒化シリコン膜９０
８を５０〜１５０ｎｍの厚さで形成することが必要であ
る。

【００４７】図１６（Ｂ）は実施形態１と同様に作製さ
れるゲート電極とゲート配線であり、ゲート電極の下に
リン（Ｐ）をドープしたシリコン膜９０９を形成してあ
る。リン（Ｐ）をドープしたシリコン膜９０９はゲート
電極中に含まれる微量のアルカリ金属元素がゲート絶縁
膜へ拡散することを防ぐ効果があり、ＴＦＴの信頼性を
確保する目的で有用である。

【００４８】図１６（Ｃ）は、ゲート電極を形成する第
１の導電層にリン（Ｐ）をドープしたシリコン膜９１０
で形成した例である。リン（Ｐ）をドープしたシリコン
膜は他の導電性金属材料と比較して高抵抗材料である
が、ゲート配線を形成する第２の導電層をアルミニウム
（Ａｌ）や銅（Ｃｕ）で形成することにより、大面積の
液晶表示装置にも適用することができる。ここでは、ゲ
ート配線を、Ｔｉ膜９１１を１００ｎｍ、Ｔｉを含むア
ルミニウム（Ａｌ）膜９１２を３００ｎｍ、Ｔｉ膜９１
３を１５０ｎｍで形成した３層構造とし、アルミニウム
（Ａｌ）膜とリン（Ｐ）をドープしたシリコン膜とを直
接接触しないようにすることにより、耐熱性を持たせる
ことができる。

【００４９】[実施形態３]図１５は本発明のＴＦＴの構
造を説明するための図であり、半導体層のチャネル形成
領域と、ＬＤＤ領域と、半導体層上のゲート絶縁膜と、
ゲート絶縁膜上のゲート電極とを有するＴＦＴにおい
て、ゲート電極とＬＤＤ領域の位置関係を説明してい
る。

【００５０】図１５（Ａ）において、チャネル形成領域
２０９、ＬＤＤ領域２１０、ドレイン領域２１２を有す
る半導体層と、その上のゲート絶縁膜１２０とゲート電
極１２９が設けられた構成を示している。ＬＤＤ領域２
１０はゲート絶縁膜１２０を介してゲート電極１２９と
重なるように設けられてたＬovとなっている。Ｌovはド
レイン近傍で発生する高電界を緩和する作用があり、ホ
ットキャリアによる劣化を防ぐことができ、制御回路の
シフトレジスタ回路、レベルシフタ回路、バッファ回路
などのｎチャネル型ＴＦＴに用いるのに適している。

【００５１】図１５（Ｂ）において、チャネル形成領域
２１３、ＬＤＤ領域２１５ａ、２１５ｂ、ドレイン領域
２１７を有する半導体層と、半導体層の上にゲート絶縁
膜１２０とゲート電極１３０が設けられた構成を示して
いる。ＬＤＤ領域２１５ａはゲート絶縁膜１２０を介し
てゲート電極１３０と重なるように設けられている。ま
た、ＬＤＤ領域２１５ｂはゲート電極１３０と重ならな
いように設けられたＬoffとなっている。Ｌoffはオフ電
流値を低減させる作用があり、ＬovとＬoffとを設けた
構成にすることで、ホットキャリアによる劣化を防ぐと
同時にオフ電流値を低減させることができ、制御回路の
サンプリング回路のｎチャネル型ＴＦＴに用いるのに適
している。

【００５２】図１５（Ｃ）は、半導体層に、チャネル形
成領域２１９、ＬＤＤ領域２２３、ドレイン領域２２６
が設けられている。ＬＤＤ領域２２３は、ゲート電極１
３１と重ならないように設けられたＬoffであり、オフ
電流値を効果的に低減させることが可能となり、画素Ｔ
ＦＴに用いるのに適している。画素ＴＦＴのＬＤＤ領域
２２３におけるｎ型を付与する不純物元素の濃度は、駆
動回路のＬＤＤ領域２１０、２１５の濃度よりも１／２
から１／１０にすることが望ましい。

【００５３】[実施形態４]本実施形態では、アクティブ
マトリクス基板から、アクティブマトリクス型液晶表示
装置を作製する工程を説明する。図１１に示すように、
実施形態１で作製した図５の状態のアクティブマトリク
ス基板に対し、配向膜６０１を形成する。通常液晶表示
素子の配向膜にはポリイミド樹脂が多く用いられてい
る。対向側の対向基板６０２には、遮光膜６０３、透明
導電膜６０４および配向膜６０５を形成した。配向膜を
形成した後、ラビング処理を施して液晶分子がある一定
のプレチルト角を持って配向するようにした。そして、
画素マトリクス回路と、ＣＭＯＳ回路が形成されたアク
ティブマトリクス基板と対向基板とを、公知のセル組み
工程によってシール材やスペーサ（共に図示せず）など
を介して貼りあわせる。その後、両基板の間に液晶材料
６０６を注入し、封止剤（図示せず）によって完全に封
止した。液晶材料には公知の液晶材料を用いれば良い。
このようにして図１１に示すアクティブマトリクス型液
晶表示装置が完成した。

【００５４】次にこのアクティブマトリクス型液晶表示
装置の構成を、図１２の斜視図および図１３の上面図を
用いて説明する。尚、図１２と図１３は、図１〜図５と
図１１の断面構造図と対応付けるため、共通の符号を用
いている。また、図１３で示すＥ―Ｅ’に沿った断面構
造は、図５に示す画素マトリクス回路の断面図に対応し
ている。

【００５５】図１２においてアクティブマトリクス基板
は、ガラス基板１０１上に形成された、表示領域３０６
と、走査信号駆動回路３０４と、画像信号駆動回路３０
５で構成される。表示領域には画素ＴＦＴ２０４が設け
られ、周辺に設けられる駆動回路はＣＭＯＳ回路を基本
として構成されている。走査信号駆動回路３０４と、画
像信号駆動回路３０５はそれぞれゲート配線１４８とソ
ース配線１５４で画素ＴＦＴ２０４に接続している。ま
た、ＦＰＣ７３１が外部入出力端子７３４に接続され、
入力配線３０２、３０３でそれぞれの駆動回路に接続し
ている。

【００５６】図１３は表示領域３０６のほぼ一画素分を
示す上面図である。ゲート配線１４８は、図示されてい
ないゲート絶縁膜を介してその下の半導体層１０７と交
差している。図示はしていないが、半導体層には、ソー
ス領域、ドレイン領域、ｎ^--領域でなるＬoff領域が形
成されている。また、１６３はソース配線１５４とソー
ス領域２２４とのコンタクト部、１６４はドレイン配線
１５８とドレイン領域２２６とのコンタクト部、１６５
はドレイン配線１５８と画素電極１６１のコンタクト部
である。保持容量２０５は、画素ＴＦＴ２０４のドレイ
ン領域２２６から延在する半導体層２２７とゲート絶縁
膜を介して容量配線１３２、１４９が重なる領域で形成
されている。

【００５７】なお、本実施例のアクティブマトリクス型
液晶表示装置は、実施形態１で説明した構造と照らし合
わせて説明したが、実施形態２の構成とも自由に組み合
わせてアクティブマトリクス型液晶表示装置を作製する
ことができる。

【００５８】[実施形態５]図１０は液晶表示装置の入出
力端子、表示領域、駆動回路の配置の一例を示す図であ
る。表示領域３０６にはｍ本のゲート配線とｎ本のソー
ス配線がマトリクス状に交差している。例えば、画素密
度がＶＧＡの場合、４８０本のゲート配線と６４０本の
ソース配線が形成され、ＸＧＡの場合には７６８本のゲ
ート配線と１０２４本のソース配線が形成される。表示
領域の画面サイズは、１３インチクラスの場合対角線の
長さは３４０ｍｍとなり、１８インチクラスの場合には
４６０ｍｍとなる。このような液晶表示装置を実現する
には、ゲート配線を実施形態１および実施形態２で示し
たような低抵抗材料で形成する必要がある。

【００５９】表示領域３０６の周辺には走査信号駆動回
路３０４と画像信号駆動回路３０５が設けられている。
これらの駆動回路のゲート配線の長さも表示領域の画面
サイズの大型化と共に必然的に長くなるので、大画面を
実現するためには実施形態１および実施形態２で示した
ような低抵抗材料で形成することが好ましい。

【００６０】また、本発明は入力端子３０１から各駆動
回路までを接続する入力配線３０２、３０３をゲート配
線と同じ材料で形成することができ、配線抵抗の低抵抗
化に寄与することができる。

【００６１】[実施形態６]図１４は実施形態１または実
施形態２で示したアクティブマトリクス基板の回路構成
の一例であり、直視型の表示装置の回路構成を示す図で
ある。本実施例のアクティブマトリクス基板は、画像信
号駆動回路１００１、走査信号駆動回路（Ａ）１００
７、走査信号駆動回路（Ｂ）１０１１、プリチャージ回
路１０１２、表示領域１００６を有している。尚、本明
細書中において記した駆動回路とは、画像信号駆動回路
１００１、走査信号駆動回路（Ａ）１００７を含めた総
称である。

【００６２】画像信号駆動回路１００１は、シフトレジ
スタ回路１００２、レベルシフタ回路１００３、バッフ
ァ回路１００４、サンプリング回路１００５を備えてい
る。また、走査信号駆動回路（Ａ）１００７は、シフト
レジスタ回路１００８、レベルシフタ回路１００９、バ
ッファ回路１０１０を備えている。走査信号駆動回路
（Ｂ）１０１１も同様な構成である。

【００６３】シフトレジスタ回路１００２、１００８は
駆動電圧が５〜１６Ｖ（代表的には１０Ｖ）であり、こ
の回路を形成するＣＭＯＳ回路のｎチャネル型ＴＦＴは
図５の２０２で示される構造が適している。また、レベ
ルシフタ回路１００３、１００９やバッファ回路１００
４、１０１０は駆動電圧が１４〜１６Ｖと高くなるが、
シフトレジスタ回路と同様に、図５のｎチャネル型ＴＦ
Ｔ２０２を含むＣＭＯＳ回路が適している。これらの回
路において、ゲートをマルチゲート構造で形成すると耐
圧が高まり、回路の信頼性を向上させる上で有効であ
る。

【００６４】サンプリング回路１００５は駆動電圧が１
４〜１６Ｖであるが、極性が交互に反転して駆動される
上、オフ電流値を低減させる必要があるため、図５のｎ
チャネル型ＴＦＴ２０３を含むＣＭＯＳ回路が適してい
る。図５では、ｎチャネル型ＴＦＴしか表示はされてい
ないが、実際のサンプリング回路においてはｐチャネル
型ＴＦＴも組み合わせて形成される。この時、ｐチャネ
ル型ＴＦＴは同図の２０１で示される構造で十分であ
る。

【００６５】また、画素ＴＦＴ２０４は駆動電圧が１４
〜１６Ｖであり、低消費電力化の観点からサンプリング
回路よりもさらにオフ電流値を低減することが要求さ
れ、画素ＴＦＴ２０４のようにゲート電極に対して重な
らないように設けられたＬＤＤ（Ｌoff）領域を有した
構造とするのが望ましい。

【００６６】尚、本実施形態の構成は、実施形態１に示
した工程に従ってＴＦＴを作製することによって容易に
実現することができる。本実施形態では、表示領域と駆
動回路の構成のみを示しているが、実施形態１の工程に
従えば、その他にも信号分割回路、分周波回路、Ｄ／Ａ
コンバータ、γ補正回路、オペアンプ回路、さらにメモ
リ回路や演算処理回路などの信号処理回路、あるいは論
理回路を同一基板上に形成することが可能である。この
ように、本発明は同一基板上に表示領域とその駆動回路
とを含む半導体装置、例えば信号駆動回路および表示領
域を具備した半導体装置を実現することができる。

【００６７】[実施形態７]本発明を実施して作製された
アクティブマトリクス基板および液晶表示装置は様々な
電気光学装置に用いることができる。そして、そのよう
な電気光学装置を表示媒体として組み込んだ電子機器全
てに本発明を適用することがでできる。電子機器として
は、パーソナルコンピュータ、デジタルカメラ、ビデオ
カメラ、携帯情報端末（モバイルコンピュータ、携帯電
話、電子書籍など）、ナビゲーションシステムなどが上
げられる。それらの一例を図１７に示す。

【００６８】図１７（Ａ）はパーソナルコンピュータで
あり、マイクロプロセッサやメモリーなどを備えた本体
２００１、画像入力部２００２、表示装置２００３、キ
ーボード２００４で構成される。本発明は表示装置２０
０３やその他の信号処理回路を形成することができる。

【００６９】図１７（Ｂ）はビデオカメラであり、本体
２１０１、表示装置２１０２、音声入力部２１０３、操
作スイッチ２１０４、バッテリー２１０５、受像部２１
０６で構成される。本発明は表示装置２１０２やその他
の信号制御回路に適用することができる。

【００７０】図１７（Ｃ）は携帯情報端末であり、本体
２２０１、画像入力部２２０２、受像部２２０３、操作
スイッチ２２０４、表示装置２２０５で構成される。本
発明は表示装置２２０５やその他の信号制御回路に適用
することができる。

【００７１】図１７（Ｄ）はプログラムを記録した記録
媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであ
り、本体２４０１、表示装置２４０２、スピーカー部２
４０３、記録媒体２４０４、操作スイッチ２４０５で構
成される。尚、記録媒体にはＤＶＤ（Digital Versati
le Disc）やコンパクトディスク（ＣＤ）などを用い、
音楽プログラムの再生や映像表示、ビデオゲーム（また
はテレビゲーム）やインターネットを介した情報表示な
どを行うことができる。本発明は表示装置２４０２やそ
の他の信号制御回路に好適に利用することができる。

【００７２】図１７（Ｅ）はデジタルカメラであり、本
体２５０１、表示装置２５０２、接眼部２５０３、操作
スイッチ２５０４、受像部（図示しない）で構成され
る。本発明は表示装置２５０２やその他の信号制御回路
に適用することができる。

【００７３】このように、本願発明の適用範囲はきわめ
て広く、あらゆる分野の電子機器に適用することが可能
である。また、本実施例の電子機器は実施例１〜６のど
のような組み合わせから成る構成を用いても実現するこ
とができる。

【００７４】[実施形態８]本実施形態では、実施形態１
と同様なアクティブマトリクス基板で、エレクトロルミ
ネッセンス（ＥＬ：Electro Luminescence）材料を用い
た自発光型の表示パネル（以下、ＥＬ表示装置と記す）
を作製する例について説明する。図１８（Ａ）はそのＥ
Ｌ表示パネルの上面図を示す。図１８（Ａ）において、
１０は基板、１１は画素部、１２はソース側駆動回路、
１３はゲート側駆動回路であり、それぞれの駆動回路は
配線１４〜１６を経てＦＰＣ１７に至り、外部機器へと
接続される。

【００７５】図１８（Ａ）のＡ−Ａ'線に対応する断面
図を図１８（Ｂ）に示す。このとき少なくとも画素部の
上方、好ましくは駆動回路及び画素部の上方に対向板８
０を設ける。対向板８０はシール材１９でＴＦＴとＥＬ
材料を用いた自発光層が形成されているアクティブマト
リクス基板と貼り合わされている。シール剤１９にはフ
ィラー（図示せず）が混入されていて、このフィラーに
よりほぼ均一な間隔を持って２枚の基板が貼り合わせら
れている。さらに、シール材１９の外側とＦＰＣ１７の
上面及び周辺は封止剤８１で密封する構造とする。封止
剤８１はシリコーン樹脂、エポキシ樹脂、フェノール樹
脂、ブチルゴムなどの材料を用いる。

【００７６】このように、シール剤１９によりアクティ
ブマトリクス基板１０と対向基板８０とが貼り合わされ
ると、その間には空間が形成される。その空間には充填
剤８３が充填される。この充填剤８３は対向板８０を接
着する効果も合わせ持つ。充填剤８３はＰＶＣ（ポリビ
ニルクロライド）、エポキシ樹脂、シリコーン樹脂、Ｐ
ＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビ
ニルアセテート）などを用いることができる。また、自
発光層は水分をはじめ湿気に弱く劣化しやすいので、こ
の充填剤８３の内部に酸化バリウムなどの乾燥剤を混入
させておくと吸湿効果を保持できるので望ましい。ま
た、自発光層上に窒化シリコン膜や酸化窒化シリコン膜
などで形成するパッシベーション膜８２を形成し、充填
剤８３に含まれるアルカリ元素などによる腐蝕を防ぐ構
造としている。

【００７７】対向板８０にはガラス板、アルミニウム
板、ステンレス板、ＦＲＰ（Fiberglass-Reinforced Pl
astics）板、ＰＶＦ（ポリビニルフルオライド）フィル
ム、マイラーフィルム（デュポン社の商品名）、ポリエ
ステルフィルム、アクリルフィルムまたはアクリル板な
どを用いることができる。また、数十μｍのアルミニウ
ム箔をＰＶＦフィルムやマイラーフィルムで挟んだ構造
のシートを用い、耐湿性を高めることもできる。このよ
うにして、ＥＬ素子は密閉された状態となり外気から遮
断されている。

【００７８】また、図１８（Ｂ）において基板１０、下
地膜２１の上に駆動回路用ＴＦＴ（但し、ここではｎチ
ャネル型ＴＦＴとｐチャネル型ＴＦＴを組み合わせたＣ
ＭＯＳ回路を図示している。）２２及び画素部用ＴＦＴ
２３（但し、ここではＥＬ素子への電流を制御するＴＦ
Ｔだけ図示している。）が形成されている。これらのＴ
ＦＴの内、特にｎチャネル型ＴＦＴにははホットキャリ
ア効果によるオン電流の低下や、Ｖthシフトやバイアス
ストレスによる特性低下を防ぐため、本実施形態で示す
構成のＬＤＤ領域が設けられている。

【００７９】例えば、駆動回路用ＴＦＴ２２として、図
５に示すｐチャネル型ＴＦＴ２０１とｎチャネル型ＴＦ
Ｔ２０２を用いれば良い。また、画素部のＴＦＴには、
駆動電圧にもよるが、１０Ｖ以上であれば図５に示す第
１のｎチャネル型ＴＦＴ２０４またはそれと同様な構造
を有するｐチャネル型ＴＦＴを用いれば良い。第１のｎ
チャネル型ＴＦＴ２０２はドレイン側にゲート電極とオ
ーバーラップするＬＤＤが設けられた構造であるが、駆
動電圧が１０Ｖ以下であれば、ホットキャリア効果によ
るＴＦＴの劣化は殆ど無視できるので、あえて設ける必
要はない。

【００８０】図１の状態のアクティブマトリクス基板か
らＥＬ表示装置を作製するには、ソース配線、ドレイン
配線上に樹脂材料でなる層間絶縁膜（平坦化膜）２６を
形成し、その上に画素部用ＴＦＴ２３のドレインと電気
的に接続する透明導電膜でなる画素電極２７を形成す
る。透明導電膜には酸化インジウムと酸化スズとの化合
物（ＩＴＯと呼ばれる）または酸化インジウムと酸化亜
鉛との化合物を用いることができる。そして、画素電極
２７を形成したら、絶縁膜２８を形成し、画素電極２７
上に開口部を形成する。

【００８１】次に、自発光層２９を形成する。自発光層
２９は公知のＥＬ材料（正孔注入層、正孔輸送層、発光
層、電子輸送層または電子注入層）を自由に組み合わせ
て積層構造または単層構造とすれば良い。どのような構
造とするかは公知の技術を用いれば良い。また、ＥＬ材
料には低分子系材料と高分子系（ポリマー系）材料があ
る。低分子系材料を用いる場合は蒸着法を用いるが、高
分子系材料を用いる場合には、スピンコート法、印刷法
またはインクジェット法等の簡易な方法を用いることが
可能である。

【００８２】自発光層はシャドーマスクを用いて蒸着
法、またはインクジェット法、ディスペンサー法などで
形成する。いずれにしても、画素毎に波長の異なる発光
が可能な発光層（赤色発光層、緑色発光層及び青色発光
層）を形成することで、カラー表示が可能となる。その
他にも、色変換層（ＣＣＭ）とカラーフィルターを組み
合わせた方式、白色発光層とカラーフィルターを組み合
わせた方式があるがいずれの方法を用いても良い。勿
論、単色発光のＥＬ表示装置とすることもできる。

【００８３】自発光層２９を形成したら、その上に陰極
３０を形成する。陰極３０と自発光層２９の界面に存在
する水分や酸素は極力排除しておくことが望ましい。従
って、真空中で自発光層２９と陰極３０を連続して形成
するか、自発光層２９を不活性雰囲気で形成し、大気解
放しないで真空中で陰極３０を形成するといった工夫が
必要である。本実施例ではマルチチャンバー方式（クラ
スターツール方式）の成膜装置を用いることで上述のよ
うな成膜を可能とする。

【００８４】なお、本実施例では陰極３０として、Ｌｉ
Ｆ（フッ化リチウム）膜とＡｌ（アルミニウム）膜の積
層構造を用いる。具体的には自発光層２９上に蒸着法で
１nm厚のＬｉＦ（フッ化リチウム）膜を形成し、その上
に３００nm厚のアルミニウム膜を形成する。勿論、公知
の陰極材料であるＭｇＡｇ電極を用いても良い。そして
陰極３０は３１で示される領域において配線１６に接続
される。配線１６は陰極３０に所定の電圧を与えるため
の電源供給線であり、異方性導電性ペースト材料３２を
介してＦＰＣ１７に接続される。ＦＰＣ１７上にはさら
に樹脂層８０が形成され、この部分の接着強度を高めて
いる。

【００８５】３１に示された領域において陰極３０と配
線１６とを電気的に接続するために、層間絶縁膜２６及
び絶縁膜２８にコンタクトホールを形成する必要があ
る。これらは層間絶縁膜２６のエッチング時（画素電極
用コンタクトホールの形成時）や絶縁膜２８のエッチン
グ時（自発光層形成前の開口部の形成時）に形成してお
けば良い。また、絶縁膜２８をエッチングする際に、層
間絶縁膜２６まで一括でエッチングしても良い。この場
合、層間絶縁膜２６と絶縁膜２８が同じ樹脂材料であれ
ば、コンタクトホールの形状を良好なものとすることが
できる。

【００８６】また、配線１６はシール材１９と基板１０
との間を隙間（但し封止剤８１で塞がれている。）を通
ってＦＰＣ１７に電気的に接続される。なお、ここでは
配線１６について説明したが、他の配線１４、１５も同
様にしてシーリング材１８の下を通ってＦＰＣ１７に電
気的に接続される。

【００８７】ここで画素部のさらに詳細な断面構造を図
１９に、上面構造を図２０（Ａ）に、回路図を図２０
（Ｂ）に示す。図１９（Ａ）において、基板２４０１上
に設けられたスイッチング用ＴＦＴ２４０２は実施形態
１の図５の画素ＴＦＴ２０４と同じ構造で形成する。ダ
ブルゲート構造とすることで実質的に二つのＴＦＴが直
列された構造となり、ゲート電極と重ならないオフセッ
ト領域が設けられたＬＤＤを形成することでオフ電流値
を低減することができるという利点がある。尚、本実施
例ではダブルゲート構造としているがトリプルゲート構
造やそれ以上のゲート本数を持つマルチゲート構造でも
良い。

【００８８】また、電流制御用ＴＦＴ２４０３は図５で
示す第１のｎチャネル型ＴＦＴ２０２を用いて形成す
る。このＴＦＴ構造は、ドレイン側にのみゲート電極と
オーバーラップするＬＤＤが設けられた構造であり、ゲ
ートとドレイン間の寄生容量や直列抵抗を低減させて電
流駆動能力を高める構造となっている。別な観点から
も、構造であることは非常に重要な意味を持つ。電流制
御用ＴＦＴはＥＬ素子を流れる電流量を制御するための
素子であるため、多くの電流が流れ、熱による劣化やホ
ットキャリアによる劣化の危険性が高い素子でもある。
そのため、電流制御用ＴＦＴにゲート電極と一部が重な
るＬＤＤ領域を設けることでＴＦＴの劣化を防ぎ、動作
の安定性を高めることができる。このとき、スイッチン
グ用ＴＦＴ２４０２のドレイン線３５は配線３６によっ
て電流制御用ＴＦＴのゲート電極３７に電気的に接続さ
れている。また、３８で示される配線は、スイッチング
用ＴＦＴ２４０２のゲート電極３９a、３９bを電気的に
接続するゲート線である。

【００８９】また、本実施例では電流制御用ＴＦＴ２４
０３をシングルゲート構造で図示しているが、複数のＴ
ＦＴを直列につなげたマルチゲート構造としても良い。
さらに、複数のＴＦＴを並列につなげて実質的にチャネ
ル形成領域を複数に分割し、熱の放射を高い効率で行え
るようにした構造としても良い。このような構造は熱に
よる劣化対策として有効である。

【００９０】また、図２０（Ａ）に示すように、電流制
御用ＴＦＴ２４０３のゲート電極３７となる配線は２４
０４で示される領域で、電流制御用ＴＦＴ２４０３のド
レイン線４０と絶縁膜を介して重なる。このとき、２４
０４で示される領域ではコンデンサが形成される。この
コンデンサ２４０４は電流制御用ＴＦＴ２４０３のゲー
トにかかる電圧を保持するためのコンデンサとして機能
する。なお、ドレイン線４０は電流供給線（電源線）２
５０１に接続され、常に一定の電圧が加えられている。

【００９１】スイッチング用ＴＦＴ２４０２及び電流制
御用ＴＦＴ２４０３の上には第１パッシベーション膜４
１が設けられ、その上に樹脂絶縁膜でなる平坦化膜４２
が形成される。平坦化膜４２を用いてＴＦＴによる段差
を平坦化することは非常に重要である。後に形成される
自発光層は非常に薄いため、段差が存在することによっ
て発光不良を起こす場合がある。従って、自発光層をで
きるだけ平坦面に形成しうるように画素電極を形成する
前に平坦化しておくことが望ましい。

【００９２】また、４３は反射性の高い導電膜でなる画
素電極（ＥＬ素子の陰極）であり、電流制御用ＴＦＴ２
４０３のドレインに電気的に接続される。画素電極４３
としてはアルミニウム合金膜、銅合金膜または銀合金膜
など低抵抗な導電膜またはそれらの積層膜を用いること
が好ましい。勿論、他の導電膜との積層構造としても良
い。また、絶縁膜（好ましくは樹脂）で形成されたバン
ク４４a、４４bにより形成された溝（画素に相当する）
の中に発光層４４が形成される。なお、ここでは一画素
しか図示していないが、Ｒ（赤）、Ｇ（緑）、Ｂ（青）
の各色に対応した発光層を作り分けても良い。発光層と
する有機ＥＬ材料としてはπ共役ポリマー系材料を用い
る。代表的なポリマー系材料としては、ポリパラフェニ
レンビニレン（ＰＰＶ）系、ポリビニルカルバゾール
（ＰＶＫ）系、ポリフルオレン系などが挙げられる。
尚、ＰＰＶ系有機ＥＬ材料としては様々な型のものがあ
るが、例えば「H. Shenk,H.Becker,O.Gelsen,E.Kluge,
W.Kreuder,and H.Spreitzer,“Polymers for Light Emi
tting Diodes”,Euro Display,Proceedings,1999,p.33-
37」や特開平１０−９２５７６号公報に記載されたよう
な材料を用いれば良い。

【００９３】具体的な発光層としては、赤色に発光する
発光層にはシアノポリフェニレンビニレン、緑色に発光
する発光層にはポリフェニレンビニレン、青色に発光す
る発光層にはポリフェニレンビニレン若しくはポリアル
キルフェニレンを用いれば良い。膜厚は３０〜１５０nm
（好ましくは４０〜１００nm）とすれば良い。但し、以
上の例は発光層として用いることのできる有機ＥＬ材料
の一例であって、これに限定する必要はまったくない。
発光層、電荷輸送層または電荷注入層を自由に組み合わ
せて自発光層（発光及びそのためのキャリアの移動を行
わせるための層）を形成すれば良い。例えば、本実施例
ではポリマー系材料を発光層として用いる例を示した
が、低分子系有機ＥＬ材料を用いても良い。また、電荷
輸送層や電荷注入層として炭化珪素等の無機材料を用い
ることも可能である。これらの有機ＥＬ材料や無機材料
は公知の材料を用いることができる。

【００９４】本実施例では発光層４５の上にＰＥＤＯＴ
（ポリチオフェン）またはＰＡｎｉ（ポリアニリン）で
なる正孔注入層４６を設けた積層構造の自発光層として
いる。そして、正孔注入層４６の上には透明導電膜でな
る陽極４７が設けられる。本実施例の場合、発光層４５
で生成された光は上面側に向かって（ＴＦＴの上方に向
かって）放射されるため、陽極は透光性でなければなら
ない。透明導電膜としては酸化インジウムと酸化スズと
の化合物や酸化インジウムと酸化亜鉛との化合物を用い
ることができるが、耐熱性の低い発光層や正孔注入層を
形成した後で形成するため、可能な限り低温で成膜でき
るものが好ましい。

【００９５】陽極４７まで形成された時点で自発光素子
２４０５が完成する。なお、ここでいうＥＬ素子２４０
５は、画素電極（陰極）４３、発光層４５、正孔注入層
４６及び陽極４７で形成されたコンデンサを指す。図２
０（Ａ）に示すように画素電極４３は画素の面積にほぼ
一致するため、画素全体がＥＬ素子として機能する。従
って、発光の利用効率が非常に高く、明るい画像表示が
可能となる。

【００９６】ところで、本実施例では、陽極４７の上に
さらに第２パッシベーション膜４８を設けている。第２
パッシベーション膜４８としては窒化珪素膜または窒化
酸化珪素膜が好ましい。この目的は、外部とＥＬ素子と
を遮断することであり、有機ＥＬ材料の酸化による劣化
を防ぐ意味と、有機ＥＬ材料からの脱ガスを抑える意味
との両方を併せ持つ。これによりＥＬ表示装置の信頼性
が高められる。

【００９７】以上のように本願発明のＥＬ表示パネルは
図２０のような構造の画素からなる画素部を有し、オフ
電流値の十分に低いスイッチング用ＴＦＴと、ホットキ
ャリア注入に強い電流制御用ＴＦＴとを有する。従っ
て、高い信頼性を有し、且つ、良好な画像表示が可能な
ＥＬ表示パネルが得られる。

【００９８】図１９（Ｂ）は自発光層の構造を反転させ
た例を示す。電流制御用ＴＦＴ２６０１は図５のｐチャ
ネル型ＴＦＴ２０１と同じ構造て形成する。作製プロセ
スは実施形態１を参照すれば良い。本実施例では、画素
電極（陽極）５０として透明導電膜を用いる。具体的に
は酸化インジウムと酸化亜鉛との化合物でなる導電膜を
用いる。勿論、酸化インジウムと酸化スズとの化合物で
なる導電膜を用いても良い。

【００９９】そして、絶縁膜でなるバンク５１a、５１b
が形成された後、溶液塗布によりポリビニルカルバゾー
ルでなる発光層５２が形成される。その上にはカリウム
アセチルアセトネート（ａｃａｃＫと表記される）でな
る電子注入層５３、アルミニウム合金でなる陰極５４が
形成される。この場合、陰極５４がパッシベーション膜
としても機能する。こうしてＥＬ素子２６０２が形成さ
れる。本実施例の場合、発光層５３で発生した光は、矢
印で示されるようにＴＦＴが形成された基板の方に向か
って放射される。本実施例のような構造とする場合、電
流制御用ＴＦＴ２６０１はｐチャネル型ＴＦＴで形成す
ることが好ましい。

【０１００】以上のような、本実施例で示すＥＬ表示装
置は、実施形態７の電子機器の表示部として用いること
ができる。

【０１０１】[実施形態９]本実施形態では、図２０
（Ｂ）に示した回路図とは異なる構造の画素とした場合
の例について図２１に示す。なお、本実施例において、
２７０１はスイッチング用ＴＦＴ２７０２のソース配
線、２７０３はスイッチング用ＴＦＴ２７０２のゲート
配線、２７０４は電流制御用ＴＦＴ、２７０５はコンデ
ンサ、２７０６、２７０８は電流供給線、２７０７はＥ
Ｌ素子とする。

【０１０２】図２１（Ａ）は、二つの画素間で電流供給
線２７０６を共通とした場合の例である。即ち、二つの
画素が電流供給線２７０６を中心に線対称となるように
形成されている点に特徴がある。この場合、電源供給線
の本数を減らすことができるため、画素部をさらに高精
細化することができる。

【０１０３】また、図２１（Ｂ）は、電流供給線２７０
８をゲート配線２７０３と平行に設けた場合の例であ
る。尚、図２１（Ｂ）では電流供給線２７０８とゲート
配線２７０３とが重ならないように設けた構造となって
いるが、両者が異なる層に形成される配線であれば、絶
縁膜を介して重なるように設けることもできる。この場
合、電源供給線２７０８とゲート配線２７０３とで専有
面積を共有させることができるため、画素部をさらに高
精細化することができる。

【０１０４】また、図２１（Ｃ）は、図２１（Ｂ）の構
造と同様に電流供給線２７０８をゲート配線２７０３と
平行に設け、さらに、二つの画素を電流供給線２７０８
を中心に線対称となるように形成する点に特徴がある。
また、電流供給線２７０８をゲート配線２７０３のいず
れか一方と重なるように設けることも有効である。この
場合、電源供給線の本数を減らすことができるため、画
素部をさらに高精細化することができる。図２１
（Ａ）、図２１（Ｂ）では電流制御用ＴＦＴ２７０４の
ゲートにかかる電圧を保持するためにコンデンサ２７０
５を設ける構造としているが、コンデンサ２７０５を省
略することも可能である。

【０１０５】電流制御用ＴＦＴ２４０３として図１９
（Ａ）に示すような本願発明のｎチャネル型ＴＦＴを用
いているため、ゲート絶縁膜を介してゲート電極（と重
なるように設けられたＬＤＤ領域を有している。この重
なり合った領域には一般的にゲート容量と呼ばれる寄生
容量が形成されるが、本実施例ではこの寄生容量をコン
デンサ２４０４の代わりとして積極的に用いる点に特徴
がある。この寄生容量のキャパシタンスは上記ゲート電
極とＬＤＤ領域とが重なり合った面積で変化するため、
その重なり合った領域に含まれるＬＤＤ領域の長さによ
って決まる。また、図２１（Ａ）、（Ｂ）、（Ｃ）の構
造においても同様にコンデンサ２７０５を省略すること
は可能である。

【０１０６】尚、本実施形態で示すＥＬ表示装置の回路
構成は、実施形態１で示すＴＦＴの構成から選択して図
２１に示す回路を形成すれば良い。また、実施形態７の
電子機器の表示部として本実施例のＥＬ表示パネルを用
いることが可能である。

【０１０７】

【実施例】[実施例１]実施形態１で示すように、ＴＦＴ
のゲート電極とゲート配線は、島状半導体層の外側でコ
ンタクトホールを介することなく重なり合って接触して
いる。このような構造において、ゲート電極とゲート配
線の抵抗を評価した結果を表１と表２に示す。表１はゲ
ート電極およびゲート配線を形成する材料のシート抵抗
値を示している。

【０１０８】

【表１】

【０１０９】表２は、ゲート電極とゲート配線のコンタ
クト抵抗を評価するためにコンタクトチェーン（コンタ
クト数１００〜２００）を形成し、その測定値からコン
タクト部一つ当たりの接触抵抗を求めた結果を示す。一
つ当たりのコンタクト部の面積は、４μm×１０μmまた
は６μm×１０μmとした。

【０１１０】

【表２】

【０１１１】ゲート電極はＴａＮ膜とＴａ膜を積層した
膜とＷ膜の２種類を作製した。ゲート配線はＡｌで形成
した。但し、このＡｌにはＮｄが１重量％添加されてい
る（以下、Ａｌ−Ｎｄ膜と表記する）。表２で示す値よ
り、ゲート電極とゲート配線の重なり部の面積を４０μ
m2と仮定すると、ＴａＮ膜とＴａ膜を積層した膜では約
２００Ω、Ｗ膜では約０．１Ωとなった。

【０１１２】図２２はＴａＮ膜とＴａ膜を積層して形成
したゲート電極と、Ａｌ−Ｎｄ膜の重ね合わせ部を、透
過型電子顕微鏡（ＴＥＭ:Transmission Electron Micro
scope）で観察した結果を示す。図２３はＴａ膜とＡｌ
−Ｎｄ膜の界面を拡大して観察したものであり、図に示
す＊１〜＊４の点においてエネルギー分散型Ｘ線分光分
析（ＥＤＸ:Energy Dispersion X-ray Spectroscopy）
で組成を調べた。その結果、＊１ではＡｌが、＊４では
Ｔａであることが確認されたものの、＊２ではＡｌと酸
素が、＊３ではＴａと酸素がそれぞれ検出され、酸化物
を含有する層が形成されていることが判明した。この原
因は、ゲート電極としてＴａ膜を形成した後に、不純物
元素を活性化するための熱処理工程が行われることによ
り、Ｔａ膜の表面が酸化されるためであると考えられ
る。さらに、Ａｌ−Ｎｄ膜を形成すると、Ｔａ膜の表面
の酸素がＡｌ−Ｎｄ膜を酸化させるためであると考えら
れる。このような、コンタクト抵抗の増加はＴａを用い
た時に特に顕著に現れる結果であった。

【０１１３】しかし、シミュレーションによりコンタク
ト抵抗が信号波形に与える影響を調べると、２００Ω程
度ではあまり影響ないことを確認することができた。図
２６（Ａ）、（Ｂ）は立ち上がり波形および立ち下がり
波形の抵抗値による変化を示す。計算に用いた等価回路
を図中に挿入して示す。ここでは、コンタクト抵抗に相
当するＲ２を１Ωから１ＭΩまで変化させて計算した
が、１０ｋΩ程度まではコンタクト抵抗の影響が殆どな
いことを確認することができた。

【０１１４】また、コンタクト部の信頼性試験として通
電試験を行い、コンタクト抵抗の変化を調べた。コンタ
クト部の面積を４０μm2、コンタクト数２００のテスト
サンプルを作製し、１８０℃の雰囲気中で１mAの電流を
１時間通電した。上記２種類のゲート電極材料について
調べたが、コンタクト抵抗の変化は殆ど観測されなかっ
た。

【０１１５】[実施例２]作製されるＴＦＴの信頼性はバ
イアス−熱ストレス試験（以下、ＢＴ試験と記す）で調
べた。ＴＦＴのサイズはチャネル長８μm、チャネル幅
８μmである。試験条件は、ｎチャネル型ＴＦＴに対し
てゲート電圧＋２０Ｖ、ドレイン電圧０Ｖとして１５０
℃で１時間保持した。図２４（Ａ）、（Ｂ）はそれぞれ
ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴの結果を示す
が、いずれにしても殆どバイアスストレスによる劣化は
観測されていない。

【０１１６】[実施例３]ゲート配線の材料の違いによる
信号遅延の影響を評価した。図２５は入力部と末端部に
おける信号波形を示し、図２５（Ａ）は立ち上がり波
形、図２５（Ｂ）は立ち下がり波形を示している。入力
部と末端部の間隔は８３mmである。図２５においてＪ２
と表記された特性はＴａＮ膜とＴａ膜を積層してゲート
配線を形成し、Ｊ４と表記されたサンプルはＡｌ−Ｎｄ
膜でゲート配線を形成したサンプルである。ゲート配線
の幅は１０μmである。前者のサンプルでは入力部と末
端部の立ち上がりおよび立ち下がり時間に大きな差があ
るのに対し、後者のサンプルではその差が非常に小さく
なっている。表３に遅延時間についてまとめた結果を示
す。Ｊ２サンプルの遅延時間はＪ４サンプルの約十倍で
あり、表１で示すシート抵抗値から見て明らかなよう
に、配線材料の抵抗が影響していると判断することがで
きる。

【０１１７】

【表３】

【０１１８】この結果より、画面サイズが４インチクラ
ス以上の場合には、本発明のようにゲート電極に接続す
るゲート配線を低抵抗材料で形成する必要があることが
示された。

【０１１９】

【発明の効果】本発明を用いることで、同一の基板上に
複数の機能回路が形成された半導体装置（ここでは具体
的には電気光学装置）において、その機能回路が要求す
る仕様に応じて適切な性能のＴＦＴを配置することが可
能となり、その動作特性や信頼性を大幅に向上させるこ
とができる。特に、画素マトリクス回路のｎチャネル型
ＴＦＴのＬＤＤ領域をｎ^--の濃度でかつＬoffのみとし
て形成することにより、大幅にオフ電流値を低減でき、
画素マトリクス回路の低消費電力化に寄与することがで
きる。また、制御回路のｎチャネル型ＴＦＴのＬＤＤ領
域をｎ^-の濃度でかつＬovのみとして形成することによ
り、電流駆動能力を高め、かつ、ホットキャリアによる
劣化を防ぎ、オン電流値の劣化を低減することができ
る。また、そのような電気光学装置を表示媒体として有
する半導体装置（ここでは具体的に電子機器）の動作性
能と信頼性も向上させることができる。

【０１２０】さらに画素ＴＦＴおよび駆動回路のＴＦＴ
のゲート電極を耐熱性の高い導電性材料で形成し、ゲー
ト電極に接続するゲート配線をアルミニウム（Ａｌ）な
どの低抵抗材料で形成することで、上記のような良好な
ＴＦＴ特性を実現し、そのようなＴＦＴを用いて４イン
チクラス以上の大画面の表示装置を実現することができ
る。

【図面の簡単な説明】

【図１】画素ＴＦＴ、保持容量、駆動回路のＴＦＴの
作製工程を示す断面図。

【図２】画素ＴＦＴ、保持容量、駆動回路のＴＦＴの
作製工程を示す断面図。

【図３】画素ＴＦＴ、保持容量、駆動回路のＴＦＴの
作製工程を示す断面図。

【図４】画素ＴＦＴ、保持容量、駆動回路のＴＦＴの
作製工程を示す断面図。

【図５】画素ＴＦＴ、保持容量、駆動回路のＴＦＴの
断面図。

【図６】画素ＴＦＴ、保持容量、駆動回路のＴＦＴの
作製工程を示す上面図。

【図７】画素ＴＦＴ、保持容量、駆動回路のＴＦＴの
作製工程を示す上面図。

【図８】駆動回路のＴＦＴの作製工程を示す上面図。

【図９】画素ＴＦＴの作製工程を示す上面図。

【図１０】液晶表示装置の入出力端子、配線回路配置
を示す上面図。

【図１１】液晶表示装置の構造を示す断面図。

【図１２】液晶表示装置の構造を示す斜視図。

【図１３】表示領域の画素を示す上面図

【図１４】液晶表示装置の回路ブロック図

【図１５】ゲート電極とＬＤＤ領域の位置関係を示す
図。

【図１６】ゲート電極とゲート配線の接続を示す図。

【図１７】半導体装置の一例を示す図。

【図１８】ＥＬ表示装置の構造を示す上面図及び断面
図。

【図１９】ＥＬ表示装置の画素部の断面図。

【図２０】ＥＬ表示装置の画素部の上面図と回路図。

【図２１】ＥＬ表示装置の画素部の回路図の例。

【図２２】ゲート電極とゲート配線の重ね合わせ部に
おける断面ＴＥＭ写真。

【図２３】ゲート電極（Ｔａ）とゲート配線（Ａｌ−
Ｎｄ）の界面付近における断面ＴＥＭ写真。

【図２４】ＴＦＴのＶＧ−ＩＤ特性であり、バイアス
−熱ストレス試験の結果を示すグラフ。

【図２５】ゲート配線の入力部および末端部における
信号波形の立ち上がり時間（Ａ）と立ち下がり時間
（Ｂ）を示すグラフ。

【図２６】ゲート電極とゲート配線のコンタクト抵抗
の影響をシミュレーションで計算した結果を示すグラ
フ。

【符号の説明】

１０１基板１０２下地膜１０３ｂ結晶質半導体層１０４〜１０７島状半導体層１２８〜１３１ゲート電極、１３２容量配線１２８ａ〜１３２ａ導電層（Ａ）１２８ｂ〜１３２ｂ導電層（Ｂ）１２８ｃ〜１３２ｃ導電層（Ｃ）１４７、１４８ゲート配線、１４９容量配線１４７ａ〜１４９ａ導電層（Ｄ）１４７ｂ〜１４９ｂ導電層（Ｅ）１５０第１の層間絶縁膜１５１〜１５４ソース配線１５５〜１５８ドレイン電極１５９パッシベーション膜１６０第２の層間絶縁膜１６１、１６２画素電極

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 21/3205 Ｈ０１Ｌ 21/88 Ｒ 29/43 29/62 Ｇ 29/78 ６１２Ｂ６１７Ｌ (72)発明者浜谷敏次神奈川県厚木市長谷398番地株式会社半導体エネルギー研究所内

Claims

【特許請求の範囲】

【請求項１】表示領域に設けた画素ＴＦＴと、該表示領
域の周辺に設けた駆動回路のＴＦＴとを同一の基板上に
有する半導体装置において、前記画素ＴＦＴと前記駆動
回路のＴＦＴとは、第１の導電層で形成されるゲート電
極を有し、前記ゲート電極は、第２の導電層で形成され
るゲート配線と接続部で電気的に接触し、前記接続部
は、前記画素ＴＦＴと前記駆動回路のＴＦＴとが有する
チャネル形成領域の外側に設けられていることを特徴と
する半導体装置。
【請求項２】表示領域に設けた画素ＴＦＴと、該表示領
域の周辺に設けた駆動回路のＴＦＴとを同一の基板上に
有する半導体装置において、前記画素ＴＦＴと前記駆動
回路のＴＦＴとは、第１の導電層で形成されるゲート電
極を有し、前記ゲート電極は、第２の導電層で形成され
るゲート配線と、前記画素ＴＦＴと前記駆動回路のＴＦ
Ｔとが有するチャネル形成領域の外側に設けられた接続
部で電気的に接触し、前記画素ＴＦＴのＬＤＤ領域は、
該画素ＴＦＴのゲート電極と重ならないように配置さ
れ、前記駆動回路の第１のｎチャネル型ＴＦＴのＬＤＤ
領域は、該第１のｎチャネル型ＴＦＴのゲート電極と重
なるように配置され、前記駆動回路の第２のｎチャネル
型ＴＦＴのＬＤＤ領域は、該第２のｎチャネル型ＴＦＴ
のゲート電極と少なくとも一部が重なるように配置され
ていることを特徴とする半導体装置。
【請求項３】表示領域と該表示領域の周辺に設けた駆動
回路とを同一の基板上に有する半導体装置において、前
記表示領域には、ＬＤＤ領域がゲート電極と重ならない
ように設けられた画素ＴＦＴを有し、前記駆動回路に
は、ＬＤＤ領域の全部がゲート電極と重なるように設け
た第１のｎチャネル型ＴＦＴと、ＬＤＤ領域の一部がゲ
ート電極と重なるように設けた第２のｎチャネル型ＴＦ
Ｔとを少なくとも有し、前記画素ＴＦＴと、前記第１お
よび第２のｎチャネル型ＴＦＴのゲート電極は、第１の
導電層で形成され、該ゲート電極に接続するゲート配線
は第２の導電層で形成され、前記ゲート電極と前記ゲー
ト配線とは、前記画素ＴＦＴと前記駆動回路のＴＦＴと
のチャネル形成領域の外側の接続部で電気的に接続して
いることを特徴とする半導体装置。
【請求項４】請求項１乃至請求項３のいずれか一項にお
いて、前記表示領域には、前記画素ＴＦＴのソースまた
はドレイン領域に接続し一導電型の不純物元素を含む半
導体層と、容量配線と、該半導体層と該容量配線との間
の絶縁膜とで保持容量が形成され、前記容量配線は第１
の導電層と第２の導電層とで形成されることを特徴とす
る半導体装置。
【請求項５】請求項１乃至請求項４のいずれか一項にお
いて、前記第１の導電層が、タンタル、タングステン、
チタン、モリブデンから選ばれた少なくとも１種を主成
分とし、前記第２の導電層が、アルミニウムまたは銅を
主成分とすることを特徴とする半導体装置。
【請求項６】請求項１乃至請求項４のいずれか一項にお
いて、前記第１の導電層は、タンタル、タングステン、
チタン、モリブデンから選ばれた少なくとも１種と窒素
とを含む導電層（Ａ）と、該導電層（Ａ）上に形成さ
れ、タンタル、タングステン、チタン、モリブデンから
選ばれた少なくとも１種を主成分とする導電層（Ｂ）
と、該導電層（Ｂ）が該導電層（Ａ）に接しない領域に
形成され、タンタル、タングステン、チタン、モリブデ
ンから選ばれた少なくとも１種と窒素とを含む導電層
（Ｃ）とを有し、前記第２の導電層は、少なくとも、ア
ルミニウムまたは銅を主成分とする導電層（Ｄ）と、タ
ンタル、タングステン、チタン、モリブデンから選ばれ
た少なくとも１種を主成分とする導電層（Ｅ）とを有す
ることを特徴とする半導体装置。
【請求項７】請求項１乃至請求項４のいずれか一項にお
いて、前記第１の導電層は、タンタル、タングステン、
チタン、モリブデンから選ばれた少なくとも１種と窒素
とを含む導電層（Ａ）と、該導電層（Ａ）上に形成さ
れ、タンタル、タングステン、チタン、モリブデンから
選ばれた少なくとも１種を主成分とする導電層（Ｂ）
と、該導電層（Ｂ）が該導電層（Ａ）に接しない領域に
形成され、タンタル、タングステン、チタン、モリブデ
ンから選ばれた少なくとも１種と窒素とを含む導電層
（Ｃ）とを有し、前記第２の導電層は、少なくとも、ア
ルミニウムまたは銅を主成分とする導電層（Ｄ）と、タ
ンタル、タングステン、チタン、モリブデンから選ばれ
た少なくとも１種を主成分とする導電層（Ｅ）とを有
し、前記接続部で導電層（Ｃ）と導電層（Ｄ）が接触し
ていることを特徴とする半導体装置。
【請求項８】請求項６または請求項７において、前記導
電層（Ｂ）は、添加元素としてアルゴンを含み、かつ、
該導電層（Ｂ）中の酸素濃度が３０ｐｐｍ以下であるこ
とを特徴とする半導体装置。
【請求項９】請求項１乃至請求項８のいずれか一項にお
いて、前記半導体装置はパーソナルコンピュータ、ビデ
オカメラ、携帯型情報端末、デジタルカメラ、デジタル
ビデオディスクプレーヤーから選ばれた一つであること
を特徴とする半導体装置。
【請求項１０】表示領域に設けた画素ＴＦＴと、該表示
領域の周辺に設けた駆動回路のＴＦＴとを同一の基板上
に有する半導体装置の作製方法において、前記画素ＴＦ
Ｔと前記駆動回路のＴＦＴとのゲート電極を、第１の導
電層で形成する工程と、前記ゲート電極に接続するゲー
ト配線を、第２の導電層で形成する工程とを有し、前記
ゲート電極と前記ゲート配線とは、前記画素ＴＦＴと前
記駆動回路のＴＦＴとのチャネル形成領域の外側に設け
られた接続部で接続することを特徴とする半導体装置の
作製方法。
【請求項１１】表示領域に設けた画素ＴＦＴと、該表示
領域の周辺に設けた駆動回路のＴＦＴとを同一の基板上
に有する半導体装置において、前記駆動回路を形成する
第１および第２のｎチャネル型ＴＦＴの半導体層に、２
×１０¹⁶〜５×１０¹⁹atoms／cm³の濃度範囲でｎ型を付
与する不純物元素を選択的に添加する第１の工程と、前
記画素ＴＦＴと前記駆動回路のＴＦＴとのゲート電極を
第１の導電層で形成する第２の工程と、前記駆動回路を
形成するｐチャネル型ＴＦＴの半導体層に、３×１０²⁰
〜３×１０²¹atoms／cm³の濃度範囲でｐ型を付与する不
純物元素を選択的に添加する第３の工程と、前記駆動回
路を形成する第１および第２のｎチャネル型ＴＦＴの半
導体層と、前記画素ＴＦＴの半導体層とに、１×１０²⁰
〜１×１０²¹atoms／cm³の濃度範囲でｎ型を付与する不
純物元素を選択的に添加する第４の工程と、前記画素Ｔ
ＦＴの半導体層に、ゲート電極をマスクとして、１×１
０¹⁶〜５×１０¹⁸atoms／cm³の濃度範囲でｎ型を付与す
る不純物元素を選択的に添加する第５の工程と、前記画
素ＴＦＴと前記駆動回路のＴＦＴとのゲート配線を第２
の導電層で形成する第６の工程とを有し、前記ゲート電
極と前記ゲート配線とは、前記画素ＴＦＴと前記駆動回
路のＴＦＴとのチャネル形成領域の外側に設けられた接
続部で接続することを特徴とする半導体装置の作製方
法。
【請求項１２】表示領域に設けた画素ＴＦＴと、該表示
領域の周辺に設けた駆動回路のＴＦＴとを同一の基板上
に有する半導体装置において、前記駆動回路を形成する
第１および第２のｎチャネル型ＴＦＴの半導体層と、前
記表示領域の保持容量を形成する半導体層とに、２×１
０¹⁶〜５×１０¹⁹atoms／cm³の濃度範囲でｎ型を付与す
る不純物元素を選択的に添加する第１の工程と、前記画
素ＴＦＴと前記駆動回路のＴＦＴとのゲート電極を第１
の導電層で形成する第２の工程と、前記駆動回路を形成
するｐチャネル型ＴＦＴの半導体層に、３×１０²⁰〜３
×１０²¹atoms／cm³の濃度範囲でｐ型を付与する不純物
元素を選択的に添加する第３の工程と、前記駆動回路を
形成する第１および第２のｎチャネル型ＴＦＴの半導体
層と、前記画素ＴＦＴの半導体層とに、１×１０²⁰〜１
×１０²¹atoms／cm³の濃度範囲でｎ型を付与する不純物
元素を選択的に添加する第４の工程と、前記画素ＴＦＴ
の半導体層に、ゲート電極をマスクとして、１×１０¹⁶
〜５×１０¹⁸atoms／cm³の濃度範囲でｎ型を付与する不
純物元素を選択的に添加する第５の工程と、前記画素Ｔ
ＦＴと前記駆動回路のＴＦＴとのゲート配線を第２の導
電層で形成する第６の工程とを有し、前記ゲート電極と
前記ゲート配線とは、前記画素ＴＦＴと前記駆動回路の
ＴＦＴとのチャネル形成領域の外側に設けられた接続部
で接続することを特徴とする半導体装置の作製方法。
【請求項１３】請求項１０乃至請求項１２のいずれか一
項において、前記第１の導電層は、タンタル、タングス
テン、チタン、モリブデンから選ばれた少なくとも１種
を主成分として形成し、前記第２の導電層は、アルミニ
ウムまたは銅を主成分として形成することを特徴とする
半導体装置の作製方法。
【請求項１４】請求項１０乃至請求項１２のいずれか一
項において、前記第１の導電層は、タンタル、タングス
テン、チタン、モリブデンから選ばれた少なくとも１種
と窒素とを含む導電層（Ａ）を形成する工程と、該導電
層（Ａ）上に形成されタンタル、タングステン、チタ
ン、モリブデンから選ばれた少なくとも１種を主成分と
する導電層（Ｂ）を形成する工程と、該導電層（Ｂ）が
該導電層（Ａ）に接しない領域に形成されタンタル、タ
ングステン、チタン、モリブデンから選ばれた少なくと
も１種と窒素とを含む導電層（Ｃ）を形成する工程とか
ら形成され、前記第２の導電層は、少なくとも、アルミ
ニウムまたは銅を主成分とする導電層（Ｄ）を形成する
工程と、タンタル、タングステン、チタン、モリブデン
から選ばれた少なくとも１種を主成分とする導電層
（Ｅ）を形成する工程とから形成されることを特徴とす
る半導体装置の作製方法。
【請求項１５】請求項１０乃至請求項１２のいずれか一
項において、前記第１の導電層は、タンタル、タングス
テン、チタン、モリブデンから選ばれた少なくとも１種
と窒素とを含む導電層（Ａ）を形成する工程と、該導電
層（Ａ）上に形成されタンタル、タングステン、チタ
ン、モリブデンから選ばれた少なくとも１種を主成分と
する導電層（Ｂ）を形成する工程と、該導電層（Ｂ）が
該導電層（Ａ）に接しない領域に形成されタンタル、タ
ングステン、チタン、モリブデンから選ばれた少なくと
も１種と窒素とを含む導電層（Ｃ）を形成する工程とか
ら形成され、前記第２の導電層は、少なくとも、アルミ
ニウムまたは銅を主成分とする導電層（Ｄ）を形成する
工程と、タンタル、タングステン、チタン、モリブデン
から選ばれた少なくとも１種を主成分とする導電層
（Ｅ）を形成する工程とから形成され、前記接続部で導
電層（Ｃ）と導電層（Ｄ）が接続していることを特徴と
する半導体装置の作製方法。
【請求項１６】請求項１４または請求項１５において、
導電層（Ａ）は、アルゴンと窒素またはアンモニアとの
混合雰囲気中で、タンタル、タングステン、チタン、モ
リブデンから選ばれた少なくとも１種を主成分とするタ
ーゲットを用いたスパッタ法で形成することを特徴とす
る半導体装置の作製方法。
【請求項１７】請求項１４または請求項１５において、
導電層（Ｃ）は、酸素濃度が１ｐｐｍ以下の窒素雰囲気
中で導電層（Ｂ）を熱処理して形成することを特徴とす
る半導体装置の作製方法。
【請求項１８】請求項１４または請求項１５において、
導電層（Ｃ）は、酸素濃度が１ｐｐｍ以下の窒素プラズ
マ雰囲気中で導電層（Ｂ）を熱処理して形成することを
特徴とする半導体装置の作製方法。
【請求項１９】請求項１０乃至請求項１８のいずれか一
項において、前記半導体装置はパーソナルコンピュー
タ、ビデオカメラ、携帯型情報端末、デジタルカメラ、
デジタルビデオディスクプレーヤーから選ばれた一つで
あることを特徴とする半導体装置の作製方法。