JP2009065051A - 半導体装置、電気光学装置、電子機器、半導体装置の製造方法及び電気光学装置の製造方法 - Google Patents
半導体装置、電気光学装置、電子機器、半導体装置の製造方法及び電気光学装置の製造方法 Download PDFInfo
- Publication number
- JP2009065051A JP2009065051A JP2007233023A JP2007233023A JP2009065051A JP 2009065051 A JP2009065051 A JP 2009065051A JP 2007233023 A JP2007233023 A JP 2007233023A JP 2007233023 A JP2007233023 A JP 2007233023A JP 2009065051 A JP2009065051 A JP 2009065051A
- Authority
- JP
- Japan
- Prior art keywords
- conductive material
- recess
- gate electrode
- insulating film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
【解決手段】半導体装置を、基板上に形成された半導体膜(13)と、半導体膜上にゲート絶縁膜を介して形成され、第1導電性材料よりなるゲート電極部(G)と、ゲート電極部と同一層に、ゲート電極部と電気的に接続されるよう配置され、前記前記第1導電性材料とは異なる第2導電性材料を含有する配線部(GL)と、を有するよう構成する。ゲート電極部と配線部とを異なる材料で構成することで、ゲート電極部および配線部の構成材料を最適化できる。例えば、チャネル領域上のゲート電極(G)部を拡散し難いNi配線で構成し、チャネル領域とは重ならないゲート配線(GL)部は、抵抗の低いAg配線を用い、配線の低抵抗化を図る。
【選択図】図4
Description
以下、本発明の実施の形態を図面を参照しながら詳細に説明する。なお、同一の機能を有するものには同一もしくは関連の符号を付し、その繰り返しの説明を省略する。
[薄膜トランジスタの構造]
図1〜図6は、本実施の形態の薄膜トランジスタの製造方法を示す断面図又は平面図である。なお、平面図においても図面を解り易くするため適宜ハッチングを付してある。
[薄膜トランジスタの製造方法]
次いで、図1〜図6を参照しながら、本実施の形態の薄膜トランジスタの製造方法について説明するとともに、その構成をより明確にする。
<実施の形態2>
本実施の形態においては、実施の形態1の変形例および応用例について図7〜図11を参照しながら説明する。図7〜図11は、本実施の形態の半導体装置の製造工程を示す平面図又は断面図である。
<電気光学装置および電子機器>
図12は、本実施形態の薄膜トランジスタを用いた電気光学装置(表示装置)の構成例を示す回路図および部分平面図である。図12(A)に示すように、表示装置は、表示領域(1a)内にマトリクス状に配置された複数の画素を有する。この画素は、配線Lとゲート配線GLとの交点に配置されている。また、各画素は、画素電極PEおよび薄膜トランジスタTを有している。例えば、配線Lは、Xドライバにより駆動され、また、ゲート配線GLは、Yドライバにより駆動される。
Claims (15)
- 基板上に形成された半導体膜と、
前記半導体膜上にゲート絶縁膜を介して配置され、第1導電性材料よりなるゲート電極部と、
前記ゲート電極部と同一層に、前記ゲート電極部と電気的に接続されるよう配置され、前記第1導電性材料とは異なる第2導電性材料を含有する配線部と、
を有する半導体装置。 - 基板上に形成された半導体膜と、
前記半導体膜上にゲート絶縁膜を介して配置されたゲート電極部と、
前記ゲート電極部の両側の前記半導体膜中に形成されたソース、ドレイン領域と、
前記ソース、ドレイン領域上に形成され、第1導電性材料よりなるソース、ドレイン電極部と、
前記ソース、ドレイン電極部と同一層に、前記ソース、ドレイン電極部と電気的に接続されるよう配置され、前記第1導電性材料とは異なる第2導電性材料を含有する配線部と、
を有する半導体装置。 - 前記配線部と、前記半導体膜とは、重ならないことを特徴とする請求項1又は2記載の半導体装置。
- 前記ゲート電極部と前記配線部とは、前記ゲート絶縁膜上に配置された層間絶縁膜中の凹部内に設けられることを特徴とする請求項1記載の半導体装置。
- 前記ソース、ドレイン電極部と前記配線部とは、前記ゲート絶縁膜上に配置された層間絶縁膜中の凹部内に設けられることを特徴とする請求項2記載の半導体装置。
- 前記第1導電性材料より前記第2導電性材料が低抵抗であることを特徴とする請求項1乃至5のうちいずれか一項記載の半導体装置。
- 前記第1および第2導電性材料は、それぞれ金属を含有し、
前記第2導電性材料の構成金属より前記第1導電性材料の構成金属は、拡散し難いことを特徴とする請求項1乃至6のうちいずれか一項記載の半導体装置。 - 前記第1導電性材料は、ニッケル(Ni)、Au(金)、酸化インジウムスズ(ITO)、又はマンガン(Mn)を含有することを特徴とする請求項1乃至7のうちいずれか一項記載の半導体装置。
- 前記第2導電性材料は、銀(Ag)又は銅(Cu)を含有することを特徴とする請求項1乃至8のうちいずれか一項記載の半導体装置。
- 請求項1乃至9のうちいずれか一項記載の半導体装置を有することを特徴とする電気光学装置。
- 請求項10記載の電気光学装置を有することを特徴とする電子機器。
- 基板上に形成された半導体膜上に、ゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上を含む前記基板の上部に絶縁膜を形成する工程と、
前記絶縁膜を選択的に除去することにより凹部を形成する工程であって、
前記半導体膜上に形成された第1凹部と、前記第1凹部と繋がり、前記半導体膜とは、重ならない領域に形成された第2凹部とからなる凹部を形成する工程と、
前記第1凹部内に、第1導電性材料よりなるゲート電極部を形成し、前記第2凹部内に1導電性材料とは異なる第2導電性材料よりなる配線部を形成する工程と、
を有することを特徴とする半導体装置の製造方法。 - 基板上に形成された半導体膜上に、ゲート絶縁膜を介しゲート電極を形成する工程と、
前記ゲート絶縁膜上を含む前記基板の上部に絶縁膜を形成する工程と、
前記ゲート電極の両側の半導体膜上の前記ゲート絶縁膜および前記絶縁膜を選択的に除去することにより凹部を形成する工程であって、
前記ゲート電極の両側の半導体膜上に形成された第1凹部と、前記第1凹部と繋がり、前記半導体膜とは、重ならない領域に形成された第2凹部とからなる凹部を形成する工程と、
前記第1凹部内に、第1導電性材料よりなるソース、ドレイン電極部を形成し、前記第2凹部内に1導電性材料とは異なる第2導電性材料よりなる配線部を形成する工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記ゲート電極部又は前記ソース、ドレイン電極部は、前記第1導電性材料を含有する液を前記第1凹部に液滴吐出法を用いて吐出することにより形成され、
前記配線部は、前記第2導電性材料を含有する液を前記第2凹部に液滴吐出法を用いて吐出することにより形成されること
を特徴とする請求項12又は13記載の半導体装置の製造方法。 - 請求項12乃至14のうちいずれか一項記載の半導体装置の製造方法を有することを特徴とする電気光学装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007233023A JP5288234B2 (ja) | 2007-09-07 | 2007-09-07 | 半導体装置、電気光学装置、電子機器、半導体装置の製造方法及び電気光学装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007233023A JP5288234B2 (ja) | 2007-09-07 | 2007-09-07 | 半導体装置、電気光学装置、電子機器、半導体装置の製造方法及び電気光学装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009065051A true JP2009065051A (ja) | 2009-03-26 |
JP5288234B2 JP5288234B2 (ja) | 2013-09-11 |
Family
ID=40559351
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007233023A Active JP5288234B2 (ja) | 2007-09-07 | 2007-09-07 | 半導体装置、電気光学装置、電子機器、半導体装置の製造方法及び電気光学装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5288234B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH033247A (ja) * | 1989-05-30 | 1991-01-09 | Kyocera Corp | 薄膜トランジスタの製造方法 |
JPH0799318A (ja) * | 1993-09-28 | 1995-04-11 | Kobe Steel Ltd | ダイヤモンド薄膜電界効果トランジスタ及びその製造方法 |
JP2000357799A (ja) * | 1999-04-12 | 2000-12-26 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP2001015758A (ja) * | 1999-06-29 | 2001-01-19 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2001210833A (ja) * | 1999-11-18 | 2001-08-03 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
-
2007
- 2007-09-07 JP JP2007233023A patent/JP5288234B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH033247A (ja) * | 1989-05-30 | 1991-01-09 | Kyocera Corp | 薄膜トランジスタの製造方法 |
JPH0799318A (ja) * | 1993-09-28 | 1995-04-11 | Kobe Steel Ltd | ダイヤモンド薄膜電界効果トランジスタ及びその製造方法 |
JP2000357799A (ja) * | 1999-04-12 | 2000-12-26 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP2001015758A (ja) * | 1999-06-29 | 2001-01-19 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2001210833A (ja) * | 1999-11-18 | 2001-08-03 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5288234B2 (ja) | 2013-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4677937B2 (ja) | 膜パターンの形成方法、デバイス、電気光学装置、電子機器、及びアクティブマトリクス基板の製造方法 | |
US7510905B2 (en) | Forming method of contact hole, and manufacturing method of semiconductor device, liquid crystal display device and EL display device | |
US7767504B2 (en) | Methods for forming film patterns by disposing a liquid within a plural-level partition structure | |
JP4667012B2 (ja) | 半導体素子及び液晶表示装置の作製方法 | |
US20070264814A1 (en) | Method for forming metal wiring line, method for manufacturing active matrix substrate, device, electro-optical device, and electronic apparatus | |
JP3922280B2 (ja) | 配線パターンの形成方法及びデバイスの製造方法 | |
JP2006148050A (ja) | 薄膜トランジスタ、電気光学装置、及び電子機器 | |
JP4619060B2 (ja) | 半導体装置の作製方法 | |
TWI304378B (en) | Method for forming film pattern, and method for manufacturing device, electro-optical device, electronic apparatus and active matrix substrate | |
JP4524680B2 (ja) | 半導体装置の製造方法、電子機器の製造方法、半導体装置および電子機器 | |
TWI304600B (en) | Bank structure, wiring pattern forming method, device, electro-optical device, and electronic apparatus | |
JP4684625B2 (ja) | 半導体装置の作製方法 | |
JP2007299850A (ja) | 半導体装置の製造方法、電子機器の製造方法、半導体装置および電子機器 | |
JP2007142022A (ja) | 金属配線とその製造方法、薄膜トランジスタ、電気光学装置、及び電子機器 | |
JP3874003B2 (ja) | 配線パターン形成方法、及び膜パターン形成方法 | |
JP5288234B2 (ja) | 半導体装置、電気光学装置、電子機器、半導体装置の製造方法及び電気光学装置の製造方法 | |
JP2008060201A (ja) | 半導体装置の製造方法、薄膜トランジスタとその製造方法、電気光学装置とその製造方法、及び電子機器 | |
JP3966306B2 (ja) | パターンの形成方法、パターン形成装置、導電膜配線、デバイスの製造方法、電気光学装置、並びに電子機器 | |
JP2006065021A (ja) | アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置並びに電子機器 | |
JP2005333118A (ja) | 半導体装置及びその作製方法 | |
JP4572814B2 (ja) | アクティブマトリクス基板とその製造方法、及び電気光学装置並びに電子機器 | |
JP2006065019A (ja) | アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置及び電子機器 | |
JP2007139953A (ja) | アクティブマトリクス基板とその製造方法、及び電気光学装置並びに電子機器 | |
JP2007116050A (ja) | パターン形成方法、薄膜トランジスタ、及び電子機器 | |
JP2006332313A (ja) | 導電膜パターンの形成方法、デバイスの製造方法、電気光学装置、及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100729 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121017 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121019 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121218 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130510 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130523 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5288234 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |