JP4572814B2 - アクティブマトリクス基板とその製造方法、及び電気光学装置並びに電子機器 - Google Patents
アクティブマトリクス基板とその製造方法、及び電気光学装置並びに電子機器 Download PDFInfo
- Publication number
- JP4572814B2 JP4572814B2 JP2005331439A JP2005331439A JP4572814B2 JP 4572814 B2 JP4572814 B2 JP 4572814B2 JP 2005331439 A JP2005331439 A JP 2005331439A JP 2005331439 A JP2005331439 A JP 2005331439A JP 4572814 B2 JP4572814 B2 JP 4572814B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- substrate
- active matrix
- conductive layer
- matrix substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
Description
前記下基板(アクティブマトリックス基板)の一例を、図21に示す。同図に示すように、下基板1は、ガラス基板2と、このガラス基板2上に互いに交差するように配線されたゲート走査電極3及びソース電極4と、同じくガラス基板2上に配線されたドレイン電極5と、このドレイン電極5に接続された画素電極(ITO)6と、ゲート走査電極3とソース電極4との間に介在された絶縁層7と、薄膜半導体からなるTFT(Thin Film Transistor)8とを備えて構成されている。
ところが、この技術では、ドライプロセスとフォトリソエッチングを組み合わせた処理を複数回行っているので、材料費や管理費がかさみやすく、また歩留まりも上げにくいという問題がある。
例えば、特許文献2、特許文献3などには、パターン形成用材料を含んだ機能液を液滴吐出ヘッドから基板上に吐出することにより、パターン形成面に材料を配置(塗布)して半導体集積回路などの微細な配線パターンを形成する技術が開示されている。
ゲート電極上に形成されるTFT素子の特性は、アモルファスシリコンの平坦性に左右され、またアモルファスシリコンの平坦性はゲート電極の平坦性に影響を受ける。
特に、ゲート電極を上述した液滴吐出方式で形成した場合、例えば銀微粒子を含む液滴を用いる場合には、焼成時の加熱で微粒子が融着して粒子が大きくなるため、表面が粗くなり平坦性が低下するという問題が生じてしまう。
本発明のアクティブマトリクス基板の製造方法は、基板上に第1配線と、前記第1配線より幅狭で該第1配線に接続される第2配線とが形成されるアクティブマトリクス基板の製造方法であって、基板上の第1配線形成領域及び第2配線形成領域に跨る第1導電層を成膜する工程と、前記第1配線形成領域においては前記第1導電層上に積層状態で、且つ前記第2配線形成領域においては前記第1導電層に対して非積層状態で配置される第2導電層を成膜する工程とを有することを特徴とするものである。
これにより、本発明では、平坦性が向上した第2配線上に形成されたスイッチング素子の特性を向上させることができる。
これにより、本発明では、液状体の消費に無駄が少なく、任意のパターンをフォトリソグラフィーなどの手段を用いず直接塗布することが出来るといった利点をもたらすことになる。
これにより、本発明では第1配線形成領域に着弾した第1液滴が幅狭の第2配線形成領域に流動しやすくなるとともに、第1配線形成領域に着弾した第2液滴が第2配線形成領域に流動することを抑制することができる。
また、前記半導体膜にハーフ露光処理を施して前記スイッチング素子を形成する工程を含む手順も好適に採用可能である。
従って、本発明では、容易にスイッチング素子を形成することができる。
この構成では、これらの配線の接触が回避されるので、これらの配線を同一面上に同時に形成することが可能となる。
従って、本発明では、平坦性に優れた配線パターンを有し、スイッチング素子の特性が向上したアクティブマトリクス基板を得ることができる。
さらに、本発明の電子機器は、先に記載のアクティブマトリクス基板を備えることを特徴としている。
これにより、本発明では、スイッチング素子の特性が向上した高品質の電気光学装置及び電子機器を得ることができる。
図1は、本発明に係るアクティブマトリクス基板の一部を拡大した図である。
アクティブマトリクス基板20上は、格子状に配線されたゲート配線(第1配線)40とソース配線42とを備える。すなわち、複数のゲート配線40がX方向に延びるように形成され、ソース配線42がY方向に延びるように形成されている。
また、ゲート配線40には、ゲート配線40の一部としてゲート配線40よりも幅狭のゲート電極(第2配線)41が接続され、ゲート電極41上に絶縁層を介してTFT(スイッチング素子)30が配置される。一方、ソース配線42には、ソース電極43が接続され、ソース電極43の一端は、TFT30に接続する。
また、アクティブマトリクス基板20上には、ゲート配線40と略平行するように、容量線46が配線される。容量線46は、画素電極45及びソース配線42の下層に絶縁層を介して配置される。
なお、これらゲート配線40、ゲート電極41、ソース配線42、容量線46は、本発明に係る配線パターンを構成し、同一の面上に形成される。
アクティブマトリクス基板20を液晶表示装置に用いた場合には、画像表示領域には複数の画素100aがマトリクス状に構成される。これらの画素100aの各々には、画素スイッチング用のTFT30が形成されており、画素信号S1、S2、…、Snを供給するソース配線42が図1に示したソース電極43を介してTFT30のソースに電気的に接続されている。ソース配線42に供給する画素信号S1、S2、…、Snは、この順に線順次で供給してもよく、相隣接する複数のソース配線42同士に対して、グループ毎に供給するようにしてもよい。
また、TFT30のゲートには、ゲート配線40が図1に示したゲート電極41を介して電気的に接続されている。そして、所定のタイミングで、ゲート配線40にパルス的に走査信号G1、G2、…、Gmをこの順に線順次で印加するように構成されている。
なお、保持された画素信号S1、S2、…、Snがリークするのを防ぐために、容量線46によって、画素電極45と対向電極121との間に形成される液晶容量と並列に蓄積容量48が付加されている。例えば、画素電極45の電圧は、ソース電圧が印加された時間よりも3桁も長い時間だけ蓄積容量48により保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い液晶表示装置100を実現することができる。
次に、上述したアクティブマトリクス基板20の製造に用いられる液滴吐出装置について図3及び図4を参照して説明する。
図3に示すように、液滴吐出装置(インクジェット装置)IJは、液滴吐出ヘッドから基板Pに対して液滴を吐出(滴下)するものであって、液滴吐出ヘッド301と、X方向駆動軸304と、Y方向ガイド軸305と、制御装置CONTと、ステージ307と、クリーニング機構308と、基台309と、ヒータ315とを備えている。ステージ307は、この液滴吐出装置IJによりインク(液体材料、液状体)を設けられる基板Pを支持するものであって、基板Pを基準位置に固定する不図示の固定機構を備えている。
Y方向ガイド軸305は、基台309に対して動かないように固定されている。ステージ307は、Y方向駆動モータ303を備えている。Y方向駆動モータ303はステッピングモータ等であり、制御装置CONTからY方向の駆動信号が供給されると、ステージ307をY方向に移動する。
クリーニング機構308は、液滴吐出ヘッド301をクリーニングするものである。クリーニング機構308には、図示しないY方向の駆動モータが備えられている。このY方向の駆動モータの駆動により、クリーニング機構は、Y方向ガイド軸305に沿って移動する。クリーニング機構308の移動も制御装置CONTにより制御される。
ヒータ315は、ここではランプアニールにより基板Pを熱処理する手段であり、基板P上に塗布された液体材料に含まれる溶媒の蒸発及び乾燥を行う。このヒータ315の電源の投入及び遮断も制御装置CONTにより制御される。
したがって、液滴吐出ヘッド301の吐出ノズルは、非走査方向であるY方向に一定間隔で並んで設けられている。なお、図3では、液滴吐出ヘッド301は、基板Pの進行方向に対し直角に配置されているが、液滴吐出ヘッド301の角度を調整し、基板Pの進行方向に対して交差させるようにしてもよい。このようにすれば、液滴吐出ヘッド301の角度を調整することで、ノズル間のピッチを調節することが出来る。また、基板Pとノズル面との距離を任意に調節することが出来るようにしてもよい。
液滴吐出ヘッド301には、液体材料(配線用インク等)を収容する液体室321に隣接してピエゾ素子322が設置されている。液体室321には、液体材料を収容する材料タンクを含む液体材料供給系323を介して液体材料が供給される。
ピエゾ素子322は駆動回路324に接続されており、この駆動回路324を介してピエゾ素子322に電圧を印加し、ピエゾ素子322を変形させることにより、液体室321が変形し、ノズル325から液体材料が吐出される。
この場合、印加電圧の値を変化させることにより、ピエゾ素子322の歪み量が制御される。また、印加電圧の周波数を変化させることにより、ピエゾ素子322の歪み速度が制御される。ピエゾ方式による液滴吐出は材料に熱を加えないため、材料の組成に影響を与えにくいという利点を有する。
インクジェット法を用いて液体材料を液滴として吐出する際、粘度が1mPa・sより小さい場合にはノズル周辺部がインクの流出により汚染されやすく、また粘度が50mPa・sより大きい場合は、ノズル孔での目詰まり頻度が高くなり円滑な液滴の吐出が困難となる。
次に、アクティブマトリクス基板20の製造方法について図を参照して説明する。
アクティブマトリクス基板20は、基板P上に格子パターンの配線を形成する第1工程と、積層部35を形成する第2工程と、画素電極45等を形成する第3工程により製造される。
以下、各工程毎に詳細に説明する。
図5、図6は、第1工程である配線形成工程を説明する図である。なお、図5(b)及び図6(b)は、それぞれ図5(a)、図6(a)におけるA−A’線に沿う断面図である。
ゲート配線40やソース配線42等の格子パターンの配線が形成される基板Pとしては、ガラス、石英ガラス、Siウエハ、プラスチックフィルム、金属板など各種の材料を用いることができる。また、これら各種の素材基板の表面に半導体膜、金属膜、誘電体膜、有機膜などが下地層として形成されたものも含む。
具体的には、図5(a)に示すように、洗浄した基板Pの上面に、格子パターンの配線の形成位置に対応した複数の開口部52,53,54,55を有するバンク51をフォトリソグラフィ法に基づいて形成する。
バンク51の材料としては、例えば、アクリル樹脂、ポリイミド樹脂、オレフィン樹脂、メラミン樹脂などの高分子材料が用いられる。
残渣処理としては、紫外線を照射することにより残渣処理を行う紫外線(UV)照射処理や大気雰囲気中で酸素を処理ガスとするO2プラズマ処理等を選択できるが、ここではO2プラズマ処理を実施する。
具体的には、基板Pに対しプラズマ放電電極からプラズマ状態の酸素を照射することで行う。O2プラズマ処理の条件としては、例えばプラズマパワーが50〜1000W、酸素ガス流量が50〜100ml/min、プラズマ放電電極に対する基板Pの板搬送速度が0.5〜10mm/sec、基板温度が70〜90℃とされる。
なお、基板Pがガラス基板の場合、その表面は配線パターン形成材料に対して親液性を有しているが、本実施の形態のように残渣処理のためにO2プラズマ処理や紫外線照射処理を施すことで、基板表面の親液性を高めることができる。
このような撥液化処理を行うことにより、バンク51にはこれを構成する樹脂中にフッ素基が導入され、高い撥液性が付与される。なお、上述した親液化処理としてのO2プラズマ処理は、バンク51の形成前に行ってもよいが、O2プラズマによる前処理がなされると、バンク51がフッ素化(撥液化)されやすいという性質があるため、バンク51を形成した後にO2プラズマ処理することが好ましい。
なお、バンク51に対する撥液化処理により、先に親液化処理した基板P表面に対し多少は影響があるものの、特に基板Pがガラス等からなる場合には、撥液化処理によるフッ素基の導入が起こりにくいため、基板Pはその親液性、すなわち濡れ性が実質上損なわれることはない。
また、バンク51については、もともと撥液性を有する材料(例えばフッ素基を有する樹脂材料)によって形成することにより、その撥液処理を省略するようにしてもよい。
具体的には、X方向に延びるように形成された開口部52,53は、ゲート配線40、容量線46の形成位置に対応する。そして、ゲート配線40の形成位置に対応する開口部52には、ゲート電極41の形成位置に対応する開口部54が接続している。また、Y方向に延びるように形成された開口部55は、ソース配線42の形成位置に対応する。なお、Y方向に延びる開口部55は、X方向に延びる開口部52,53と交差しないように、交差部56において分断されるように形成される。
配線用インクは、導電性微粒子を分散媒に分散させた分散液や有機銀化合物や酸化銀ナノ粒子を溶媒(分散媒)に分散した溶液からなるものである。導電性微粒子としては、例えば、金、銀、銅、錫、鉛等の金属微粒子の他、これらの酸化物、並びに導電性ポリマーや超電導体の微粒子などが用いられる。これらの導電性微粒子は、分散性を向上させるために表面に有機物などをコーティングして使うこともできる。
なお、ここでは、図7〜図10参照してゲート配線40及びゲート電極41を成膜する場合について説明する。
乾燥処理としては、例えば基板Pを加熱する通常のホットプレート、電気炉などによる加熱処理によって行うことができる。例えば180℃加熱を60分間程度行う。
焼成処理及の処理温度としては、分散媒の沸点(蒸気圧)、微粒子の分散性や酸化性等の熱的挙動、コーティング剤の有無や量、基材の耐熱温度などを考慮して適宜決定される。例えば、有機物からなるコーティング剤を除去するために、約250℃で焼成することが必要である。
これにより、図7(c)及びこの図におけるA−A線視断面である図8(a)に示すように、開口部(第1配線形成領域)52及び開口部(第2配線形成領域)54に跨るニッケル層F1が成膜される。
図11〜図14は、第2工程である積層部形成工程を説明する図である。なお、図11(b)〜図14(b)は、それぞれ図11(a)〜図14(a)におけるA−A’線に沿う断面図であり、図12(c)〜図14(c)は、それぞれ図12(a)〜図14(a)におけるB−B’線に沿う断面図である。
より詳細には、まず、プラズマCVD法により、基板P上の全面に対して、絶縁膜31、活性層32、コンタクト層33の連続成膜を行う。具体的には、図11に示すように、絶縁膜31として窒化シリコン膜、活性層32としてアモルファスシリコン膜、コンタクト層33としてn+型シリコン膜を原料ガスやプラズマ条件を変化させることにより連続して形成する。
なお、交差部56上に配置するレジスト58aと容量線46上に配置するレジスト58bとは、接触しなように離間して配置形成される。また、ゲート電極41上に配置するレジスト58cには、ハーフ露光を行うことにより、図12(b)に示すように、溝59を形成する。
これにより、図13に示すように、レジスト58(58a〜58c)を配置した所定位置以外の領域から、コンタクト層33、活性層32、絶縁膜31が取り除かれる。一方、レジスト58が配置された所定位置には、絶縁膜31と半導体膜(コンタクト層33,活性層32)からなる積層部35が形成される。
このようにして、積層部35の形成が完了する。
図15〜図17は、第3工程である画素電極45等の形成工程を説明する図である。なお、図15(b)〜図17(b)は、それぞれ図15(a)〜図17(a)におけるA−A’線に沿う断面図であり、図15(c)〜図17(c)は、それぞれ図15(a)〜図17(a)におけるB−B’線に沿う断面図である。
ソース電極43、ドレイン電極44、導電層49及び画素電極45はいずれも、例えばITO(Indium Tin Oxide:インジウムスズ酸化物)等の透光性材料によって形成することができる。また、これらの電極等の形成には、第1工程と同様に、液滴吐出法が用いられる。
また、開口部62は、図15(b)に示すように、ゲート電極41上に形成した積層部35(TFT30)の一部が露出するように形成される。すなわち、バンク61が積層部35(TFT30)をX方向に2分割するように形成される。
バンク61の材料としては、例えば、バンク51と同様に、アクリル樹脂、ポリイミド樹脂、オレフィン樹脂、メラミン樹脂などの高分子材料が用いられる。また、バンク51と同様に、撥液性処理を施される。
なお、本実施形態においては、バンク61の開口部62内及びバンク61により取り囲まれた領域内に吐出・配置する材料を透明導電材料としたが、接続抵抗を重視する場合には、分断されたソース配線42を連結する導電層49、ソース電極43には、銀や銅のような導電材料を使うこともできる。
また、本実施形態においては、透明導電性材料を液滴吐出法により配置する方法について説明したが、スパッタ処理とエッチング処理を行うことにより配置してもよい。この場合には、バンク61は不要となる。
そのため、本実施形態では、ゲート電極41上に配置されゲート電極41の平坦度が転写されるTFT30の平坦度も向上させることができる。特にボトムゲート構造のTFT30においては、チャンネル部のアモルファスシリコン膜の活性層32で、電子が絶縁膜31との界面側を流れるため、活性層32の平坦度が低く電子の移動距離が長くなると、電子の流れを阻害することになる。従って、活性層32の下地となるゲート電極41の平坦度を向上させることにより、活性層32が平滑化して電子の流れが円滑になることで、TFT30の特性を向上させることができる。
すなわち、積層部35を形成する層のうち、コンタクト層33は導電性膜であり、そして、交差部56上の積層部35(コンタクト層33)上には、ソース配線42を連結する導電部49が形成される。このため、ソース配線42を流れる電流は、コンタクト層33にも流れる。したがって、容量線46上の積層部35と交差部56上の積層部35と接触していると、上述したように、ソース配線42を流れる電流が容量線46上の積層部35に流れ込んでしまうという現象が発生してしまう。
したがって、本発明のアクティブマトリクス基板20によれば、このような不都合が回避されるので、所望の性能を発揮することが可能となる。
次に、アクティブマトリクス基板20を用いた電気光学装置の一例である液晶表示装置100について説明する。
図18は、液晶表示装置100を対向基板側から見た平面図であり、図19は、図18のH−H’線に沿う断面図である。
なお、以下の説明に用いた各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。
また、液晶表示装置100においては、使用する液晶150の種類、すなわち、TN(Twisted Nematic)モード、C−TN法、VA方式、IPS方式モード等の動作モードや、ノーマリホワイトモード/ノーマリブラックモードの別に応じて、位相差板、偏光板等が所定の向きに配置されるが、ここでは図示を省略する。
また、液晶表示装置100をカラー表示用として構成する場合には、対向基板120において、TFTアレイ基板110の後述する各画素電極に対向する領域に、例えば、赤(R)、緑(G)、青(B)のカラーフィルタをその保護膜とともに形成する。
有機EL表示装置は、蛍光性の無機および有機化合物を含む薄膜を、陰極と陽極とで挟んだ構成を有し、前記薄膜に電子および正孔(ホール)を注入して励起させることにより励起子(エキシトン)を生成させ、このエキシトンが再結合する際の光の放出(蛍光・燐光)を利用して発光させる素子である。
そして、TFT30を有するアクティブマトリクス基板20上に、有機EL表示素子に用いられる蛍光性材料のうち、赤、緑および青色の各発光色を呈する材料すなわち発光層形成材料及び正孔注入/電子輸送層を形成する材料をインクとし、各々をパターニングすることで、自発光フルカラー有機EL表示装置を製造することができる。
次に、本発明の電子機器の具体例について説明する。
図20(a)は、携帯電話の一例を示した斜視図である。図20(a)において、600は携帯電話本体を示し、601は上記実施形態の液晶表示装置100を備えた表示部を示している。
図20(b)は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図20(b)において、700は情報処理装置、701はキーボードなどの入力部、703は情報処理本体、702は上記実施形態の液晶表示装置100を備えた表示部を示している。
図20(c)は、腕時計型電子機器の一例を示した斜視図である。図20(c)において、800は時計本体を示し、801は上記実施形態の液晶表示装置100を備えた表示部を示している。
このように、図20(a)〜(c)に示す電子機器は、上記実施形態の液晶表示装置100を備えたものであるので、高い品質や性能が得られる。
また、テレビやモニター等の大型液晶パネルにおいても本実施形態を用いることができる。
Claims (6)
- 基板上に第1配線と、前記第1配線より幅狭で該第1配線に接続される第2配線とが形成されるアクティブマトリクス基板の製造方法であって、
基板上の第1配線形成領域及び第2配線形成領域に跨る第1導電層を成膜する工程と、
前記第1配線形成領域においては前記第1導電層上に積層状態で、且つ前記第2配線形成領域においては前記第1導電層に対して非積層状態で配置される第2導電層を成膜する工程と、
前記第1配線形成領域においては前記第2導電層上に積層状態で、且つ前記第2配線形成領域においては前記第1導電層に対して非積層状態で配置される第3導電層を成膜する工程と、
を有し、
前記第1導電層、前記第2導電層および前記第3導電層は、それぞれ有機系溶媒を有する第1液滴、水系溶媒を有する第2液滴および水系溶媒を有する第3液滴を吐出して形成されることを特徴とするアクティブマトリクス基板の製造方法。 - 請求項1記載のアクティブマトリクス基板の製造方法において、
前記第2配線の少なくとも一部上にスイッチング素子を形成する工程を有することを特徴とするアクティブマトリクス基板の製造方法。 - 請求項1または2記載のアクティブマトリクス基板の製造方法において、
前記第2配線形成領域における前記第1導電層は、前記第1配線形成領域に吐出した前記第1液滴を前記第2配線形成領域に流動させて形成することを特徴とするアクティブマトリクス基板の製造方法。 - 請求項1〜3のいずれか一項に記載の製造方法を用いて製造されたことを特徴とするアクティブマトリクス基板。
- 請求項4に記載のアクティブマトリクス基板を備えることを特徴とする電気光学装置。
- 請求項5に記載の電気光学装置を備えることを特徴とする電子機器。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005331439A JP4572814B2 (ja) | 2005-11-16 | 2005-11-16 | アクティブマトリクス基板とその製造方法、及び電気光学装置並びに電子機器 |
US11/556,771 US7560297B2 (en) | 2005-11-16 | 2006-11-06 | Active matrix substrate, manufacturing method thereof, electro-optical device, and electronic apparatus |
KR1020060111718A KR100820663B1 (ko) | 2005-11-16 | 2006-11-13 | 액티브 매트릭스 기판과 그 제조 방법, 전기 광학 장치 및전자 기기 |
TW095141959A TWI354173B (en) | 2005-11-16 | 2006-11-13 | Active matrix substrate, manufacturing method ther |
CNB2006101485946A CN100456448C (zh) | 2005-11-16 | 2006-11-15 | 有源矩阵基板及其制造方法、以及电光学装置及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005331439A JP4572814B2 (ja) | 2005-11-16 | 2005-11-16 | アクティブマトリクス基板とその製造方法、及び電気光学装置並びに電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007139954A JP2007139954A (ja) | 2007-06-07 |
JP4572814B2 true JP4572814B2 (ja) | 2010-11-04 |
Family
ID=38041481
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005331439A Expired - Fee Related JP4572814B2 (ja) | 2005-11-16 | 2005-11-16 | アクティブマトリクス基板とその製造方法、及び電気光学装置並びに電子機器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7560297B2 (ja) |
JP (1) | JP4572814B2 (ja) |
KR (1) | KR100820663B1 (ja) |
CN (1) | CN100456448C (ja) |
TW (1) | TWI354173B (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8293590B2 (en) * | 2007-09-05 | 2012-10-23 | Sharp Kabushiki Kaisha | Active matrix substrate in a display device and method for manufacturing active matrix substrate |
JP2009103732A (ja) | 2007-10-19 | 2009-05-14 | Sony Corp | 表示装置およびその製造方法 |
JP2009169217A (ja) * | 2008-01-18 | 2009-07-30 | Seiko Epson Corp | カラーフィルターの製造方法、カラーフィルター、画像表示装置、および、電子機器 |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01134342A (ja) * | 1987-11-19 | 1989-05-26 | Sharp Corp | アクティブマトリクス基板 |
JPH01167826A (ja) * | 1987-12-24 | 1989-07-03 | Fujitsu Ltd | アクティブマトリクス型液晶表示装置の製造方法 |
JPH02170135A (ja) * | 1988-12-23 | 1990-06-29 | Nec Corp | 薄膜電界効果型トランジスタ素子アレイ |
JPH02184824A (ja) * | 1989-01-10 | 1990-07-19 | Fujitsu Ltd | 薄膜トランジスタマトリクスの製造方法 |
JPH0382130A (ja) * | 1989-08-25 | 1991-04-08 | Fujitsu Ltd | 薄膜トランジスタマトリクスの製造方法 |
JPH04280231A (ja) * | 1991-03-08 | 1992-10-06 | Oki Electric Ind Co Ltd | 薄膜トランジスタアレイ基板及びその製造方法 |
JPH0926600A (ja) * | 1995-07-13 | 1997-01-28 | Sanyo Electric Co Ltd | 液晶表示装置 |
JP2001281704A (ja) * | 2000-01-26 | 2001-10-10 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP2002268084A (ja) * | 2001-03-08 | 2002-09-18 | Sharp Corp | アクティブマトリクス基板及びその製造方法 |
JP2003282244A (ja) * | 2002-03-20 | 2003-10-03 | Seiko Epson Corp | 薄膜、薄膜の製造方法、薄膜製造装置、有機el装置、有機el装置の製造方法、有機el装置の製造装置、及び電子機器 |
JP2005012181A (ja) * | 2003-05-28 | 2005-01-13 | Seiko Epson Corp | パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法 |
JP2005302766A (ja) * | 2004-04-06 | 2005-10-27 | Seiko Epson Corp | 膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器、アクティブマトリクス基板の製造方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100414411C (zh) * | 1995-10-03 | 2008-08-27 | 精工爱普生株式会社 | 有源矩阵基板的制造方法和薄膜元件的制造方法 |
JP4741045B2 (ja) | 1998-03-25 | 2011-08-03 | セイコーエプソン株式会社 | 電気回路、その製造方法および電気回路製造装置 |
JP2000216330A (ja) | 1999-01-26 | 2000-08-04 | Seiko Epson Corp | 積層型半導体装置およびその製造方法 |
KR100795344B1 (ko) * | 2001-05-29 | 2008-01-17 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이 기판 및 그의 제조방법 |
JP2003222854A (ja) * | 2002-01-31 | 2003-08-08 | Casio Comput Co Ltd | 液晶表示装置およびその製造方法 |
JP2004062426A (ja) | 2002-07-26 | 2004-02-26 | Ge Medical Systems Global Technology Co Llc | 医用画像撮像システム、サーバ装置、及びその制御方法、及びプログラム、及び記憶媒体 |
US7167217B2 (en) * | 2002-08-23 | 2007-01-23 | Lg.Philips Lcd Co., Ltd. | Liquid crystal display device and method for manufacturing the same |
JP2005013986A (ja) * | 2003-05-30 | 2005-01-20 | Seiko Epson Corp | デバイスとその製造方法、アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器 |
JP4400138B2 (ja) * | 2003-08-08 | 2010-01-20 | セイコーエプソン株式会社 | 配線パターンの形成方法 |
JP4597627B2 (ja) | 2003-10-02 | 2010-12-15 | 株式会社半導体エネルギー研究所 | 配線基板の作製方法 |
KR101100625B1 (ko) * | 2003-10-02 | 2012-01-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 배선 기판 및 그 제조방법, 및 박막트랜지스터 및 그제조방법 |
JP4614652B2 (ja) | 2003-11-27 | 2011-01-19 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタの作製方法、及び表示装置の作製方法 |
JP2006065021A (ja) * | 2004-08-27 | 2006-03-09 | Seiko Epson Corp | アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置並びに電子機器 |
JP2006065020A (ja) * | 2004-08-27 | 2006-03-09 | Seiko Epson Corp | アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置並びに電子機器 |
-
2005
- 2005-11-16 JP JP2005331439A patent/JP4572814B2/ja not_active Expired - Fee Related
-
2006
- 2006-11-06 US US11/556,771 patent/US7560297B2/en not_active Expired - Fee Related
- 2006-11-13 TW TW095141959A patent/TWI354173B/zh not_active IP Right Cessation
- 2006-11-13 KR KR1020060111718A patent/KR100820663B1/ko not_active IP Right Cessation
- 2006-11-15 CN CNB2006101485946A patent/CN100456448C/zh not_active Expired - Fee Related
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01134342A (ja) * | 1987-11-19 | 1989-05-26 | Sharp Corp | アクティブマトリクス基板 |
JPH01167826A (ja) * | 1987-12-24 | 1989-07-03 | Fujitsu Ltd | アクティブマトリクス型液晶表示装置の製造方法 |
JPH02170135A (ja) * | 1988-12-23 | 1990-06-29 | Nec Corp | 薄膜電界効果型トランジスタ素子アレイ |
JPH02184824A (ja) * | 1989-01-10 | 1990-07-19 | Fujitsu Ltd | 薄膜トランジスタマトリクスの製造方法 |
JPH0382130A (ja) * | 1989-08-25 | 1991-04-08 | Fujitsu Ltd | 薄膜トランジスタマトリクスの製造方法 |
JPH04280231A (ja) * | 1991-03-08 | 1992-10-06 | Oki Electric Ind Co Ltd | 薄膜トランジスタアレイ基板及びその製造方法 |
JPH0926600A (ja) * | 1995-07-13 | 1997-01-28 | Sanyo Electric Co Ltd | 液晶表示装置 |
JP2001281704A (ja) * | 2000-01-26 | 2001-10-10 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP2002268084A (ja) * | 2001-03-08 | 2002-09-18 | Sharp Corp | アクティブマトリクス基板及びその製造方法 |
JP2003282244A (ja) * | 2002-03-20 | 2003-10-03 | Seiko Epson Corp | 薄膜、薄膜の製造方法、薄膜製造装置、有機el装置、有機el装置の製造方法、有機el装置の製造装置、及び電子機器 |
JP2005012181A (ja) * | 2003-05-28 | 2005-01-13 | Seiko Epson Corp | パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法 |
JP2005302766A (ja) * | 2004-04-06 | 2005-10-27 | Seiko Epson Corp | 膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器、アクティブマトリクス基板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
TW200725135A (en) | 2007-07-01 |
CN1967802A (zh) | 2007-05-23 |
US20070111507A1 (en) | 2007-05-17 |
CN100456448C (zh) | 2009-01-28 |
JP2007139954A (ja) | 2007-06-07 |
TWI354173B (en) | 2011-12-11 |
KR20070052202A (ko) | 2007-05-21 |
KR100820663B1 (ko) | 2008-04-11 |
US7560297B2 (en) | 2009-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3788467B2 (ja) | パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法 | |
JP2005019955A (ja) | 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器 | |
JP2004363560A (ja) | 基板、デバイス、デバイス製造方法、アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器 | |
JP2004314056A (ja) | 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器 | |
JP4297106B2 (ja) | 膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器 | |
JP4380552B2 (ja) | アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置並びに電子機器 | |
KR100749111B1 (ko) | 액티브 매트릭스 기판의 제조 방법, 액티브 매트릭스 기판,전기 광학 장치 및 전자 기기 | |
JP4337744B2 (ja) | 膜パターンの形成方法、アクティブマトリクス基板の製造方法 | |
KR100716217B1 (ko) | 액티브 매트릭스 기판의 제조 방법 | |
JP2005013985A (ja) | 膜パターン形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器、アクティブマトリクス基板の製造方法、アクティブマトリクス基板 | |
JP4572814B2 (ja) | アクティブマトリクス基板とその製造方法、及び電気光学装置並びに電子機器 | |
KR100841284B1 (ko) | 금속 배선 형성 방법 및 액티브 매트릭스 기판의 제조 방법 | |
JP2004335851A (ja) | 線パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器 | |
JP4075929B2 (ja) | パターン形成方法 | |
JP4192674B2 (ja) | 薄膜パターン形成方法及びデバイスの製造方法 | |
JP4042625B2 (ja) | 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器 | |
JP2007280987A (ja) | 金属配線形成方法及びアクティブマトリクス基板の製造方法 | |
JP2007184445A (ja) | 配線形成方法、薄膜トランジスタの製造方法及びデバイス製造方法並びに電子機器 | |
JP2007189130A (ja) | デバイスとその製造方法、配線形成方法及び電気光学装置並びに電子機器 | |
JP2004311530A (ja) | パターン形成方法、デバイスとその製造方法、液晶表示装置の製造方法、プラズマディスプレイパネルの製造方法、有機elデバイスの製造方法、フィールドエミッションディスプレイの製造方法及び電気光学装置並びに電子機器 | |
JP2007142023A (ja) | デバイスとその製造方法、配線形成方法及び電気光学装置並びに電子機器 | |
JP2004330164A (ja) | 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器 | |
JP2004305989A (ja) | 膜パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、並びに電子機器 | |
JP2006269884A (ja) | 膜パターンの形成方法、デバイスの製造方法、電気光学装置、並びに電子機器 | |
JP2007139953A (ja) | アクティブマトリクス基板とその製造方法、及び電気光学装置並びに電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070405 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100311 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100420 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100617 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100720 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100802 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130827 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |