KR100820663B1 - 액티브 매트릭스 기판과 그 제조 방법, 전기 광학 장치 및전자 기기 - Google Patents

액티브 매트릭스 기판과 그 제조 방법, 전기 광학 장치 및전자 기기 Download PDF

Info

Publication number
KR100820663B1
KR100820663B1 KR1020060111718A KR20060111718A KR100820663B1 KR 100820663 B1 KR100820663 B1 KR 100820663B1 KR 1020060111718 A KR1020060111718 A KR 1020060111718A KR 20060111718 A KR20060111718 A KR 20060111718A KR 100820663 B1 KR100820663 B1 KR 100820663B1
Authority
KR
South Korea
Prior art keywords
wiring
conductive layer
substrate
forming
droplet
Prior art date
Application number
KR1020060111718A
Other languages
English (en)
Other versions
KR20070052202A (ko
Inventor
요이치 노다
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20070052202A publication Critical patent/KR20070052202A/ko
Application granted granted Critical
Publication of KR100820663B1 publication Critical patent/KR100820663B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing

Abstract

본 발명은 평탄성이 높은 패턴을 형성하는 것을 과제로 한다.
기판 위에 제 1 배선(40)과, 제 1 배선(40)보다 폭이 좁고 제 1 배선(40)에 접속되는 제 2 배선(41)이 형성된다. 기판 위의 제 1 배선 형성 영역(52) 및 제 2 배선 형성 영역(54)에 걸친 제 1 도전층(F1)을 성막(成膜)하는 공정과, 제 1 배선 형성 영역(52)에서는 제 1 도전층(F1) 위에 적층 상태로, 또한 제 2 배선 형성 영역(54)에서는 제 1 도전층(F1)에 대하여 비적층 상태로 배치되는 제 2 도전층(F2)을 성막하는 공정을 갖는다.
도전층, 게이트 배선, 액적, 액티브 매트릭스 기판

Description

액티브 매트릭스 기판과 그 제조 방법, 전기 광학 장치 및 전자 기기{ACTIVE MATRIX SUBSTRATE, MANUFACTURING METHOD THEREOF, ELECTRO-OPTICAL DEVICE, AND ELECTRONIC APPARATUS}
도 1은 액티브 매트릭스 기판의 일부 확대도.
도 2는 액티브 매트릭스 기판의 등가회로도.
도 3은 액적 토출 장치의 개략 사시도.
도 4는 액적 토출 헤드의 단면도.
도 5는 액티브 매트릭스 기판을 제조하는 순서를 나타낸 도면.
도 6은 도 5에 연속되는 순서를 나타낸 도면.
도 7은 게이트 배선 및 게이트 전극을 형성하는 순서를 나타낸 도면.
도 8은 게이트 배선 및 게이트 전극을 형성하는 순서를 나타낸 도면.
도 9는 게이트 배선 및 게이트 전극을 형성하는 순서를 나타낸 도면.
도 10은 게이트 배선 및 게이트 전극을 형성하는 순서를 나타낸 도면.
도 11은 도 6에 연속되는 순서를 나타낸 도면.
도 12는 도 11에 연속되는 순서를 나타낸 도면.
도 13은 도 12에 연속되는 순서를 나타낸 도면.
도 14는 도 13에 연속되는 순서를 나타낸 도면.
도 15는 도 14에 연속되는 순서를 나타낸 도면.
도 16은 도 15에 연속되는 순서를 나타낸 도면.
도 17은 도 16에 연속되는 순서를 나타낸 도면.
도 18은 액정 표시 장치를 대향 기판 측에서 본 평면도.
도 19는 액정 표시 장치의 단면도.
도 20은 전자 기기의 구체적인 예를 나타낸 도면.
도 21은 종래의 액티브 매트릭스 기판을 나타낸 도면.
도면의 주요 부분에 대한 부호의 설명
F1 : 니켈층(제 1 도전층) F2 : 은층(제 2 도전층)
L1 : 액적(제 1 액적) L2 : 액적(제 2 액적)
P : 기판 S : 촉매
20 : 액티브 매트릭스 기판 30 : TFT(스위칭 소자)
35 : 적층부
40 : 게이트 배선(제 1 배선, 배선 패턴)
41 : 게이트 전극(제 2 배선, 배선 패턴)
42 : 소스 배선(제 2 배선 패턴, 배선 패턴)
46 : 용량선(배선 패턴) 49 : 도전층
51 : 뱅크(격벽) 52 : 개구부(제 1 배선 형성 영역)
54 : 개구부(제 2 배선 형성 영역) 56 : 교차부
100 : 액정 표시 장치(전기 광학 장치)
600 : 휴대 전화 본체(전자 기기)
700 : 정보 처리 장치(전자 기기) 800 : 시계 본체(전자 기기)
본 발명은 액티브 매트릭스 기판과 그 제조 방법, 전기 광학 장치 및 전자 기기에 관한 것이다.
노트북형 퍼스널 컴퓨터, 휴대 전화 등의 휴대 기기 보급에 따라, 박형이며 경량인 액정 표시 장치 등이 폭넓게 사용되고 있다. 이러한 액정 표시 장치 등은 상부 기판 및 하부 기판 사이에 액정층을 삽입한 것으로 되어 있다.
상기 하부 기판(액티브 매트릭스 기판)의 일례를 도 21에 나타낸다. 도 21에 나타낸 바와 같이, 하부 기판(1)은 유리 기판(2)과, 이 유리 기판(2) 위에 서로 교차하도록 배선된 게이트 주사 전극(3) 및 소스 전극(4)과, 마찬가지로 유리 기판(2) 위에 배선된 드레인 전극(5)과, 이 드레인 전극(5)에 접속된 화소 전극(ITO)(6)과, 게이트 주사 전극(3)과 소스 전극(4) 사이에 개재(介在)된 절연층(7)과, 박막 반도체로 이루어지는 TFT(Thin Film Transistor)(8)를 구비하여 구성되어 있다.
상기 하부 기판(1)에서의 각 금속 배선의 형성에서는, 예를 들어 특허문헌 1에 개시된 바와 같이, 건식 프로세스와 포토리소그래피 에칭을 조합시킨 공정을 복수회 반복하는 수법이 이용되고 있다.
그런데, 이 기술에서는 건식 프로세스와 포토리소그래피 에칭을 조합시킨 처리를 복수회 행하고 있기 때문에, 재료비나 관리비가 증가되기 쉽고, 또한 제조 수율도 향상시키기 어렵다는 문제가 있다.
그래서, 최근, 전자 장치의 제조 과정에 이용되는 도포 기술로서, 액체 토출 방식의 이용이 확대되는 경향이 있다. 액체 토출 방식에 의한 도포 기술은, 일반적으로 기판과 액체 토출 헤드를 상대적으로 이동시키면서, 액체 토출 헤드에 설치된 복수의 노즐로부터 액상체를 액적으로서 토출하고, 그 액적을 기판 위에 반복적으로 부착시켜 도포막을 형성하는 것으로서, 액상체의 소비에 낭비가 적으며, 임의의 패턴을 포트리소그래피 등의 수단을 이용하지 않고 직접 도포할 수 있다는 이점(利點)을 갖는다.
예를 들어 특허문헌 2 및 특허문헌 3 등에는, 패턴 형성용 재료를 함유한 기능액을 액적 토출 헤드로부터 기판 위에 토출함으로써, 패턴 형성면에 재료를 배치(도포)하여 반도체 집적 회로 등의 미세한 배선 패턴을 형성하는 기술이 개시되어 있다.
또한, 특허문헌 4에는, 게이트 배선에 대하여 폭이 좁은 게이트 전극을 형성할 때, 게이트 배선용 홈에 도전성 재료를 함유하는 액적을 도포하고, 이 액상체의 자기 유동(流動)(모관현상(毛管現象))에 의해 게이트 전극용 홈에 액상체를 배치하는 구성이 개시되어 있다.
[특허문헌 1] 일본국 특허제3261699호 공보
[특허문헌 2] 일본국 공개특허평11-274671호 공보
[특허문헌 3] 일본국 공개특허2000-216330호 공보
[특허문헌 4] 일본국 공개특허2005-012181호 공보
그러나, 상술한 바와 같은 종래 기술에는 이하와 같은 문제가 존재한다.
게이트 전극 위에 형성되는 TFT 소자의 특성은 비정질 실리콘의 평탄성에 좌우되고, 또한 비정질 실리콘의 평탄성은 게이트 전극의 평탄성에 영향을 받는다.
특히 게이트 전극을 상술한 액적 토출 방식에 의해 형성한 경우, 예를 들어 은 미립자를 함유하는 액적을 사용할 경우에는 소성(燒成) 시의 가열에 의해 미립자가 융착(融着)되어 입자가 커지기 때문에, 표면이 거칠어져 평탄성이 저하된다는 문제가 생기게 된다.
본 발명은 이상과 같은 점을 고려하여 안출된 것으로서, 평탄성이 높은 패턴을 형성할 수 있는 액티브 매트릭스 기판과 그 제조 방법, 이 액티브 매트릭스 기판을 구비한 전기 광학 장치 및 전자 기기를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명은 이하의 구성을 채용하고 있다.
본 발명의 액티브 매트릭스 기판의 제조 방법은, 기판 위에 제 1 배선과, 상기 제 1 배선보다 폭이 좁고 상기 제 1 배선에 접속되는 제 2 배선이 형성되는 액티브 매트릭스 기판의 제조 방법으로서, 기판 위의 제 1 배선 형성 영역 및 제 2 배선 형성 영역에 걸친 제 1 도전층(導電層)을 성막(成膜)하는 공정과, 상기 제 1 배선 형성 영역에서는 상기 제 1 도전층 위에 적층 상태로, 또한 상기 제 2 배선 형성 영역에서는 상기 제 1 도전층에 대하여 비적층 상태로 배치되는 제 2 도전층을 성막하는 공정을 갖는 것을 특징으로 하는 것이다.
따라서, 본 발명의 액티브 매트릭스 기판의 제조 방법에서는, 금이나 은 등의 가열에 의해 평탄성이 저하되는 재료와는 상이한 니켈 등의 재료로 제 1 도전층을 형성하고, 은 등의 재료로 제 2 도전층을 형성함으로써, 제 2 배선의 평탄성을 향상시킬 수 있게 되는 동시에, 제 1 배선에서는 낮은 전기 저항을 확보하는 것이 가능해진다.
또한, 본 발명에서는, 상기 제 2 배선의 적어도 일부 위에 스위칭 소자를 형성하는 공정을 갖는 순서를 적합하게 채용할 수 있다.
이것에 의해, 본 발명에서는 평탄성이 향상된 제 2 배선 위에 형성된 스위칭 소자의 특성을 향상시킬 수 있다.
상기 제 1 도전층 및 상기 제 2 도전층으로서는, 제 1 도전 재료를 함유하는 제 1 액적 및 제 2 도전 재료를 함유하는 제 2 액적을 토출하여 각각 형성하는 것이 바람직하다.
이것에 의해, 본 발명에서는 액상체의 소비에 낭비가 적으며, 임의의 패턴을 포트리소그래피 등의 수단을 이용하지 않고 직접 도포할 수 있다는 이점을 초래하게 된다.
상기 제 2 배선 형성 영역에서의 상기 제 1 도전층으로서는, 상기 제 1 배선 형성 영역에 토출한 상기 제 1 액적을 상기 제 2 배선 형성 영역에 유동(流動)시켜 형성하는 순서를 적합하게 채용할 수 있다. 이것에 의해, 본 발명에서는 예를 들 어 제 2 액적의 비상(飛翔) 직경보다도 폭이 좁은 제 2 배선 형성 영역에 대해서도 액적을 도포하는 것이 가능해져 미세 패턴을 형성할 수 있다.
또한, 본 발명에서는, 상기 제 1 액적이 유기계 용매를 갖고, 상기 제 2 액적이 수계(水系) 용매를 갖는 구성도 적합하게 채용할 수 있다.
이것에 의해, 본 발명에서는 제 1 배선 형성 영역에 착탄된 제 1 액적이 폭이 좁은 제 2 배선 형성 영역에 유동하기 쉬워지는 동시에, 제 1 배선 형성 영역에 착탄된 제 2 액적이 제 2 배선 형성 영역에 유동하는 것을 억제할 수 있다.
또한, 본 발명에서는, 상기 제 1 배선 및 상기 제 2 배선을 포함하고, 교차부에서 어느 한쪽이 분단(分斷)된 격자 형상의 배선 패턴을 상기 기판 위에 형성하는 공정과, 상기 교차부 및 상기 배선 패턴의 일부 위에 절연막과 반도체막으로 이루어지는 적층부를 형성하는 공정과, 상기 적층부 위에 상기 분단된 배선 패턴을 전기적으로 접속시키는 도전층, 및 상기 반도체막을 통하여 상기 배선 패턴과 전기적으로 접속되는 화소 전극을 형성하는 공정을 갖는 순서를 적합하게 채용할 수 있다.
이것에 의해, 본 발명에서는 동일한 평면 상에서 교차하는 격자 형상의 배선 패턴 중 교차부에서 분단된 배선 패턴을 절연막을 통하여 형성된 도전층에 의해 전기적으로 접속할 수 있다. 또한, 본 발명에서는 건식 프로세스와 포토리소그래피 에칭을 조합시킨 처리를 감소시킬 수 있어, 제조 비용의 저감이나 제조 수율의 향상을 도모할 수 있다.
또한, 상기 반도체막에 하프(half) 노광 처리를 실시하여 상기 스위칭 소자 를 형성하는 공정을 포함하는 순서도 적합하게 채용할 수 있다.
따라서, 본 발명에서는 스위칭 소자를 용이하게 형성할 수 있다.
또한, 본 발명에서는, 상기 배선 패턴이 소스 배선, 게이트 전극을 갖는 게이트 배선, 및 게이트 배선을 따라 대략 직선상으로 연장되는 용량선을 갖고, 상기 소스 배선이 상기 교차부에서 분단되며, 상기 제 1 배선이 상기 게이트 배선을 포함하고, 상기 제 2 배선이 상기 게이트 전극을 포함하는 구성을 적용할 수 있다.
이 구성에서는 이들 배선의 접촉이 회피되기 때문에, 이들 배선을 동일한 면 위에 동시에 형성하는 것이 가능해진다.
한편, 본 발명의 액티브 매트릭스 기판은, 앞서 기재된 제조 방법을 이용하여 제조된 것을 특징으로 하고 있다.
따라서, 본 발명에서는 평탄성이 우수한 배선 패턴을 갖고, 스위칭 소자의 특성이 향상된 액티브 매트릭스 기판을 얻을 수 있다.
또한, 본 발명의 전기 광학 장치는, 앞서 기재된 액티브 매트릭스 기판을 구비하는 것을 특징으로 하고 있다.
또한, 본 발명의 전자 기기는, 앞서 기재된 액티브 매트릭스 기판을 구비하는 것을 특징으로 하고 있다.
이것에 의해, 본 발명에서는 스위칭 소자의 특성이 향상된 고품질의 전기 광학 장치 및 전자 기기를 얻을 수 있다.
이하, 본 발명의 액티브 매트릭스 기판과 그 제조 방법, 전기 광학 장치 및 전자 기기의 실시예를 도 1 내지 도 20을 참조하여 설명한다.
<액티브 매트릭스 기판>
도 1은 본 발명에 따른 액티브 매트릭스 기판의 일부를 확대한 도면이다.
액티브 매트릭스 기판(20) 위는 격자 형상으로 배선된 게이트 배선(제 1 배선)(40)과 소스 배선(42)을 구비한다. 즉, 복수의 게이트 배선(40)이 X방향으로 연장되도록 형성되고, 소스 배선(42)이 Y방향으로 연장되도록 형성된다.
또한, 게이트 배선(40)에는 게이트 배선(40)의 일부로서 게이트 배선(40)보다도 폭이 좁은 게이트 전극(제 2 배선)(41)이 접속되고, 게이트 전극(41) 위에 절연층을 통하여 TFT(스위칭 소자)(30)가 배치된다. 한편, 소스 배선(42)에는 소스 전극(43)이 접속되고, 소스 전극(43)의 일단(一端)은 TFT(30)에 접속된다.
그리고, 게이트 배선(40)과 소스 배선(42)으로 둘러싸인 영역에는 화소 전극(45)이 배치되고, 드레인 전극(44)을 통하여 TFT(30)에 접속된다.
또한, 액티브 매트릭스 기판(20) 위에는 게이트 배선(40)과 대략 평행으로 되도록 용량선(46)이 배선된다. 용량선(46)은 화소 전극(45) 및 소스 배선(42)의 하층에 절연층을 통하여 배치된다.
또한, 이들 게이트 배선(40), 게이트 전극(41), 소스 배선(42), 용량선(46)은 본 발명에 따른 배선 패턴을 구성하고, 동일한 면 위에 형성된다.
도 2는 액티브 매트릭스 기판(20)의 등가회로도로서, 액정 표시 장치에 사용한 경우이다.
액티브 매트릭스 기판(20)을 액정 표시 장치에 사용한 경우에는, 화상 표시 영역에는 복수의 화소(100a)가 매트릭스 형상으로 구성된다. 이들 화소(100a)의 각각에는 화소 스위칭용 TFT(30)가 형성되어 있고, 화소 신호 S1, S2, …, Sn을 공급하는 소스 배선(42)이 도 1에 나타낸 소스 전극(43)을 통하여 TFT(30)의 소스에 전기적으로 접속되어 있다. 소스 배선(42)에 공급하는 화소 신호 S1, S2, …, Sn은 이 순서에 의해 선순차로 공급할 수도 있고, 서로 인접하는 복수의 소스 배선(42)끼리에 대하여 그룹마다 공급하게 할 수도 있다.
또한, TFT(30)의 게이트에는 게이트 배선(40)이 도 1에 나타낸 게이트 전극(41)을 통하여 전기적으로 접속되어 있다. 그리고, 소정의 타이밍에서 게이트 배선(40)에 펄스식으로 주사 신호 G1, G2, …, Gm을 이 순서에 의해 선순차로 인가하도록 구성되어 있다.
화소 전극(45)은 TFT(30)의 드레인에 드레인 전극(44)을 통하여 전기적으로 접속되어 있다. 그리고, 스위칭 소자인 TFT(30)를 일정 기간만큼 온(on) 상태로 함으로써, 소스 배선(42)으로부터 공급되는 화소 신호 S1, S2, …, Sn을 각 화소에 소정의 타이밍에서 기입한다. 이렇게 하여 화소 전극(45)을 통하여 액정에 기입된 소정 레벨의 화소 신호 S1, S2, …, Sn은 도 19에 나타낸 대향 기판(120)의 대향 전극(121)과의 사이에서 일정 기간 유지된다.
또한, 유지된 화소 신호 S1, S2, …, Sn이 누설되는 것을 방지하기 위해, 용량선(46)에 의해, 화소 전극(45)과 대향 전극(121) 사이에 형성되는 액정 용량과 병렬로 축적 용량(48)이 부가된다. 예를 들어 화소 전극(45)의 전압은 소스 전압이 인가된 시간보다도 3자릿수나 긴 시간만큼 축적 용량(48)에 의해 유지된다. 이것에 의해, 전하의 유지 특성은 개선되고, 콘트라스트비가 높은 액정 표시 장치 (100)를 실현할 수 있다.
<액적 토출 장치>
다음으로, 상술한 액티브 매트릭스 기판(20)의 제조에 사용되는 액적 토출 장치에 대해서 도 3 및 도 4를 참조하여 설명한다.
도 3에 나타낸 바와 같이, 액적 토출 장치(잉크젯 장치)(IJ)는 액적 토출 헤드로부터 기판(P)에 대하여 액적을 토출(적하)하는 것으로서, 액적 토출 헤드(301)와, X방향 구동축(304)과, Y방향 가이드축(305)과, 제어 장치(CONT)와, 스테이지(307)와, 클리닝 기구(308)와, 베이스(309)와, 히터(315)를 구비하고 있다. 스테이지(307)는 이 액적 토출 장치(IJ)에 의해 잉크(액체 재료, 액상체)가 배치되는 기판(P)을 지지하는 것으로서, 기판(P)을 기준 위치에 고정시키는 고정 기구(도시 생략)를 구비하고 있다.
액적 토출 헤드(301)는 복수의 토출 노즐을 구비한 멀티 노즐 타입의 액적 토출 헤드이며, 길이 방향과 X축 방향을 일치시키고 있다. 복수의 토출 노즐은 액적 토출 헤드(301)의 하면(下面)에 X축 방향으로 나란히 일정 간격에 의해 설치되어 있다. 액적 토출 헤드(301)의 토출 노즐로부터는 스테이지(307)에 의해 지지되어 있는 기판(P)에 대하여 도전성 미립자를 함유하는 잉크가 토출된다.
X방향 구동축(304)에는 X방향 구동 모터(302)가 접속되어 있다. X방향 구동 모터(302)는 스테핑 모터(stepping motor) 등이며, 제어 장치(CONT)로부터 X방향의 구동 신호가 공급되면, X방향 구동축(304)을 회전시킨다. X방향 구동축(304)이 회전하면, 액적 토출 헤드(301)는 X축 방향으로 이동한다.
Y방향 가이드축(305)은 베이스(309)에 대하여 움직이지 않게 고정되어 있다. 스테이지(307)는 Y방향 구동 모터(303)를 구비하고 있다. Y방향 구동 모터(303)는 스테핑 모터 등이며, 제어 장치(CONT)로부터 Y방향의 구동 신호가 공급되면, 스테이지(307)를 Y방향으로 이동시킨다.
제어 장치(CONT)는 액적 토출 헤드(301)에 액적의 토출 제어용 전압을 공급한다. 또한, X방향 구동 모터(302)에 액적 토출 헤드(301)의 X방향 이동을 제어하는 구동 펄스 신호를, Y방향 구동 모터(303)에 스테이지(307)의 Y방향 이동을 제어하는 구동 펄스 신호를 공급한다.
클리닝 기구(308)는 액적 토출 헤드(301)를 클리닝하는 것이다. 클리닝 기구(308)에는 Y방향의 구동 모터(도시 생략)가 구비되어 있다. 이 Y방향의 구동 모터의 구동에 의해, 클리닝 기구는 Y방향 가이드축(305)을 따라 이동한다. 클리닝 기구(308)의 이동도 제어 장치(CONT)에 의해 제어된다.
히터(315)는, 여기서는 램프 어닐링에 의해 기판(P)을 열처리하는 수단이며, 기판(P) 위에 도포된 액체 재료에 함유되는 용매의 증발 및 건조를 행한다. 이 히터(315)의 전원 투입 및 차단도 제어 장치(CONT)에 의해 제어된다.
액적 토출 장치(IJ)는 액적 토출 헤드(301)와 기판(P)을 지지하는 스테이지(307)를 상대적으로 주사하면서 기판(P)에 대하여 액적을 토출한다. 여기서, 이하의 설명에서 Y방향을 주사 방향, Y방향과 직교하는 X방향을 비(非)주사 방향으로 한다.
따라서, 액적 토출 헤드(301)의 토출 노즐은 비주사 방향인 X방향으로 일정 한 간격에 의해 나란히 설치되어 있다. 또한, 도 3에서는 액적 토출 헤드(301)가 기판(P)의 진행 방향에 대하여 직각으로 배치되어 있지만, 액적 토출 헤드(301)의 각도를 조정하여 기판(P)의 진행 방향에 대하여 교차시키게 할 수도 있다. 이와 같이 하면, 액적 토출 헤드(301)의 각도를 조정함으로써, 노즐간의 피치를 조절할 수 있다. 또한, 기판(P)과 노즐면의 거리를 임의로 조절할 수 있게 할 수도 있다.
도 4는 액적 토출 헤드(301)의 단면도이다.
액적 토출 헤드(301)에는 액체 재료(배선용 잉크 등)를 수용하는 액체실(321)에 인접하여 피에조 소자(322)가 설치되어 있다. 액체실(321)에는 액체 재료를 수용하는 재료 탱크를 포함하는 액체 재료 공급계(323)를 통하여 액체 재료가 공급된다.
피에조 소자(322)는 구동 회로(324)에 접속되어 있으며, 이 구동 회로(324)를 통하여 피에조 소자(322)에 전압을 인가하여 피에조 소자(322)를 변형시킴으로써 액체실(321)이 변형되고, 노즐(325)로부터 액체 재료가 토출된다.
이 경우, 인가 전압의 값을 변화시킴으로써, 피에조 소자(322)의 왜곡량이 제어된다. 또한, 인가 전압의 주파수를 변화시킴으로써, 피에조 소자(322)의 왜곡 속도가 제어된다. 피에조 방식에 의한 액적 토출은 재료에 열을 가하지 않기 때문에, 재료의 조성(組成)에 영향을 주기 어렵다는 이점을 갖는다.
또한, 액적 토출법의 토출 기술로서는, 대전 제어 방식, 가압 진동 방식, 전기 기계 변환식, 전기 열 변환 방식, 정전 흡인 방식 등을 들 수 있다. 대전 제어 방식은 재료에 대전 전극에 의해 전하를 부여하고, 편향 전극에 의해 재료의 비상 방향을 제어하여 노즐로부터 토출시키는 것이다. 또한, 가압 진동 방식은 재료에 예를 들어 30㎏/㎠ 정도의 초고압을 인가하여 노즐 선단(先端) 측에 재료를 토출시키는 것으로서, 제어 전압을 인가하지 않을 경우에는 재료가 직진하여 노즐로부터 토출되고, 제어 전압을 인가하면 재료 사이에 정전적인 반발이 일어나 재료가 비산(飛散)되어 노즐로부터 토출되지 않는다. 또한, 전기 기계 변환 방식은 피에조 소자(압전 소자)가 펄스적인 전기 신호를 받아 변형되는 성질을 이용한 것으로서, 피에조 소자가 변형됨으로써 재료를 저장한 공간에 가요(可撓) 물질을 통하여 압력을 부여하고, 이 공간으로부터 재료를 압출(壓出)하여 노즐로부터 토출시키는 것이다.
또한, 전기 열 변환 방식은 재료를 저장한 공간 내에 설치한 히터에 의해 재료를 급격하게 기화(氣化)시켜 버블(기포)을 발생시키고, 버블의 압력에 의해 공간 내의 재료를 토출시키는 것이다. 정전 흡인 방식은 재료를 저장한 공간 내에 미소 압력을 가하여 노즐에 재료의 메니스커스를 형성하며, 이 상태에서 정전 인력을 가하고 나서 재료를 인출하는 것이다. 또한, 그 이외에, 전기장에 의한 유체(流體)의 점성 변화를 이용하는 방식이나, 방전 불꽃에 의해 비산시키는 방식 등의 기술도 적용할 수 있다. 액적 토출법은 재료의 사용에 낭비가 적으며, 또한 원하는 위치에 원하는 양의 재료를 정확하게 배치할 수 있다는 이점을 갖는다. 또한, 액적 토출법에 의해 토출되는 액상 재료(유동체)의 1방울의 양은 예를 들어 1∼300나노그램이다.
또한, 액적으로서 토출되는 용액에 함유되는 도전성 미립자로서는, 예를 들어 금, 은, 구리, 주석, 납 등의 금속 미립자 이외에, 이들의 산화물, 및 도전성 폴리머나 초전도체의 미립자 등이 사용된다. 이들 도전성 미립자는 분산성을 향상시키기 위해 표면에 유기물 등을 코팅하여 사용할 수도 있다.
도전성 미립자의 입경은 1㎚이상 0.1㎛ 이하인 것이 바람직하다. 0.1㎛보다 크면, 후술하는 액적 토출 헤드의 노즐에 막힘이 생길 우려가 있다. 또한, 1㎚보다 작으면, 도전성 미립자에 대한 코팅제의 부피비가 커져 얻어지는 막 중의 유기물의 비율이 과다해진다.
분산매로서는, 상기 도전성 미립자를 분산시킬 수 있는 것이며, 응집(凝集)을 일으키지 않는 것이면 특별히 한정되지 않는다. 예를 들어 물 이외에, 메탄올, 에탄올, 프로판올, 부탄올 등의 알코올류, n-헵탄, n-옥탄, 데칸, 도데칸, 테트라데칸, 톨루엔, 크실렌, 시멘, 듀렌, 인덴, 디펜텐, 테트라히드로나프탈렌, 데카히드로나프탈렌, 시클로헥실벤젠 등의 탄화수소계 화합물, 또한 에틸렌글리콜디메틸에테르, 에틸렌글리콜디에틸에테르, 에틸렌글리콜메틸에틸에테르, 디에틸렌글리콜디메틸에테르, 디에틸렌글리콜디에틸에테르, 디에틸렌글리콜메틸에틸에테르, 1,2-디메톡시에탄, 비스(2-메톡시에틸)에테르, p-디옥산 등의 에테르계 화합물, 또한 프로필렌카보네이트, γ-부티로락톤, N-메틸-2-피롤리돈, 디메틸포름아미드, 디메틸설폭시드, 시클로헥사논 등의 극성 화합물을 예시할 수 있다. 이들 중 미립자의 분산성과 분산액의 안정성, 또한 액적 토출법(잉크젯법)에 대한 적용의 용이성 면에서 물, 알코올류, 탄화수소계 화합물, 에테르계 화합물이 바람직하고, 보다 바람직한 분산매로서는, 물, 탄화수소계 화합물을 들 수 있다.
도전성 미립자의 분산액의 표면장력은 예를 들어 0.02N/m 이상 0.07N/m 이하 의 범위 내인 것이 바람직하다. 잉크젯법에 의해 액체를 토출할 때, 표면장력이 0.02N/m 미만이면, 잉크 조성물의 노즐면에 대한 습윤성이 증대되기 때문에 비행 구부러짐이 생기기 쉬워지고, 0.07N/m을 초과하면, 노즐 선단(先端)에서의 메니스커스 형상이 안정되지 않기 때문에 토출량이나, 토출 타이밍의 제어가 곤란해진다. 표면장력을 조정하기 위해, 상기 분산액에는 기판과의 접촉각을 크게 저하시키지 않는 범위에서 불소계, 실리콘계, 노니온계 등의 표면장력 조절제를 미량 첨가하는 것이 좋다. 노니온계 표면장력 조절제는 액체의 기판에 대한 습윤성을 향상시키고, 막의 레벨링성을 개량하여 막의 미세한 요철(凹凸) 발생 등의 방지에 도움이 되는 것이다. 상기 표면장력 조절제는 필요에 따라 알코올, 에테르, 에스테르, 케톤 등의 유기 화합물을 함유할 수도 있다.
분산액의 점도는 예를 들어 1m㎩·s 이상 50m㎩·s 이하인 것이 바람직하다. 잉크젯법을 이용하여 액체 재료를 액적으로서 토출할 때, 점도가 1m㎩·s보다 작을 경우에는 노즐 주변부가 잉크의 유출에 의해 오염되기 쉽고, 또한 점도가 50m㎩·s보다 클 경우는 노즐 구멍에서의 막힘 빈도가 높아져 원활한 액적의 토출이 곤란해진다.
<액티브 매트릭스 기판의 제조 방법>
다음으로, 액티브 매트릭스 기판(20)의 제조 방법에 대해서 도면을 참조하여 설명한다.
액티브 매트릭스 기판(20)은 기판(P) 위에 격자 패턴의 배선을 형성하는 제 1 공정과, 적층부(35)를 형성하는 제 2 공정과, 화소 전극(45) 등을 형성하는 제 3 공정에 의해 제조된다.
이하, 각 공정마다 상세하게 설명한다.
(제 1 공정: 배선 형성)
도 5 및 도 6은 제 1 공정인 배선 형성 공정을 설명하는 도면이다. 또한, 도 5의 (b) 및 도 6의 (b)는 각각 도 5의 (a) 및 도 6의 (a)에서의 A-A'선에 따른 단면도이다.
게이트 배선(40)이나 소스 배선(42) 등의 격자 패턴 배선이 형성되는 기판(P)으로서는, 유리, 석영 유리, Si 웨이퍼, 플라스틱 필름, 금속판 등 각종 재료를 사용할 수 있다. 또한, 이들 각종 소재 기판의 표면에 반도체막, 금속막, 유전체막, 유기막 등이 하지층으로서 형성된 것도 포함한다.
그리고, 우선, 도 5에 나타낸 바와 같이, 기판(P) 위에 절연성 유기 수지로 이루어지는 뱅크(51)가 형성된다. 뱅크는 후술하는 배선용 잉크를 기판(P)의 소정 위치에 배치하기 위한 것이다.
구체적으로는, 도 5의 (a)에 나타낸 바와 같이, 세정한 기판(P)의 상면에 격자 패턴의 배선 형성 위치에 대응한 복수의 개구부(52, 53, 54, 55)를 갖는 뱅크(51)를 포토리소그래피법에 의거하여 형성한다.
뱅크(51)의 재료로서는, 예를 들어 아크릴 수지, 폴리이미드 수지, 올레핀 수지, 멜라민 수지 등의 고분자 재료가 사용된다.
다음으로, 뱅크 사이에서의 뱅크 형성 시의 레지스트(유기물) 잔사(殘渣)를 제거하기 위해, 기판(P)에 대하여 잔사 처리를 실시한다.
잔사 처리로서는, 자외선을 조사함으로써 잔사 처리를 행하는 자외선(UV) 조사 처리나 대기 분위기 중에서 산소를 처리 가스로 하는 O2 플라스마 처리 등을 선택할 수 있지만, 여기서는 O2 플라스마 처리를 실시한다.
구체적으로는, 기판(P)에 대하여 플라스마 방전 전극으로부터 플라스마 상태의 산소를 조사함으로써 행한다. O2 플라스마 처리의 조건으로서는, 예를 들어 플라스마 파워가 50∼1000W, 산소 가스 유량이 50∼100㎖/min, 플라스마 방전 전극에 대한 기판(P)의 반송 속도가 0.5∼10㎜/sec, 기판 온도가 70∼90℃로 된다.
또한, 기판(P)이 유리 기판인 경우, 그 표면은 배선 패턴 형성 재료에 대하여 친액성을 갖고 있지만, 본 실시예와 같이 잔사 처리를 위해 O2 플라스마 처리나 자외선 조사 처리를 실시함으로써, 기판 표면의 친액성을 높일 수 있다.
다음으로, 뱅크(51)에는 개구부(52, 53, 54, 55) 내에 배선 패턴용 잉크를 양호하게 배치시키기 위해, 발액성 처리가 실시된다. 발액성 처리로서, CF4 플라스마 처리 등(불소 성분을 갖는 가스를 사용한 플라스마 처리)을 실시한다.
이와 같은 발액화 처리를 행함으로써, 뱅크(51)에는 이것을 구성하는 수지 중에 불소기가 도입되어 높은 발액성이 부여된다. 또한, 상술한 친액화 처리로서의 O2 플라스마 처리는 뱅크(51)의 형성 전에 행할 수도 있지만, O2 플라스마에 의한 전처리가 실행되면, 뱅크(51)가 불소화(발액화)되기 쉽다는 성질이 있기 때문에, 뱅크(51)를 형성한 후에 O2 플라스마 처리하는 것이 바람직하다.
또한, 뱅크(51)에 대한 발액화 처리에 의해, 앞서 친액화 처리된 기판(P) 표면에 대하여 다소는 영향이 있지만, 특히 기판(P)이 유리 등으로 이루어질 경우에는, 발액화 처리에 의한 불소기의 도입이 일어나기 어렵기 때문에, 기판(P)은 그 친액성, 즉, 습윤성이 실질적으로 손상되지는 않는다.
또한, 뱅크(51)에 대해서는 원래 발액성을 갖는 재료(예를 들어 불소기를 갖는 수지 재료)에 의해 형성함으로써, 그 발액 처리를 생략할 수도 있다.
이 뱅크(51)에 의해 형성되는 개구부(52, 53, 54, 55)는 게이트 배선(40)이나 소스 배선(42) 등의 격자 패턴 배선에 대응하고 있다. 즉, 뱅크(51)의 개구부(52, 53, 54, 55)에 배선용 금속 재료를 배치함으로써, 게이트 배선(40)이나 소스 배선(42) 등의 격자 패턴 배선이 형성된다.
구체적으로는, X방향으로 연장되도록 형성된 개구부(52, 53)는 게이트 배선(40), 용량선(46)의 형성 위치에 대응한다. 그리고, 게이트 배선(40)의 형성 위치에 대응하는 개구부(52)에는 게이트 전극(41)의 형성 위치에 대응하는 개구부(54)가 접속되어 있다. 또한, Y방향으로 연장되도록 형성된 개구부(55)는 소스 배선(42)의 형성 위치에 대응한다. 또한, Y방향으로 연장되는 개구부(55)는 X방향으로 연장되는 개구부(52, 53)와 교차하지 않도록 교차부(56)에서 분단되도록 형성된다.
그리고, 상술한 액적 토출 장치(IJ)에 의해, 도전성 미립자를 함유하는 배선용 잉크를 개구부(52, 53, 54, 55) 내에 토출·배치함으로써, 기판(P) 위에 게이트 배선(40)이나 소스 배선(42) 등으로 이루어지는 격자 패턴의 배선을 형성한다.
배선용 잉크는 도전성 미립자를 분산매에 분산시킨 분산액이나 유기 은 화합 물이나 산화 은나노 입자를 용매(분산매)에 분산시킨 용액으로 이루어지는 것이다. 도전성 미립자로서는, 예를 들어 금, 은, 구리, 주석, 납 등의 금속 미립자 이외에, 이들의 산화물, 및 도전성 폴리머나 초전도체의 미립자 등이 사용된다. 이들 도전성 미립자는 분산성을 향상시키기 위해 표면에 유기물 등을 코팅하여 사용할 수도 있다.
본 실시예에서는 게이트 배선(40), 소스 배선(42), 용량선(46)을 도 6의 (b)에 나타낸 바와 같이(도 6의 (b)에서는 소스 배선(42)만 도시) 3층 구조로 하고, 게이트 전극(41)을 1층 구조로 하여 배선 패턴을 형성한다. 구체적으로는, 본 실시예에서는 게이트 배선(40), 소스 배선(42), 용량선(46)은 하층으로부터 니켈층(제 1 도전층)(F1), 은층(F2), 니켈층(F3)의 3층으로 구성되고, 게이트 전극(41)은 니켈층(F1)의 1층으로 구성된다.
또한, 여기서는 도 7 내지 도 10을 참조하여 게이트 배선(40) 및 게이트 전극(41)을 성막하는 경우에 대해서 설명한다.
상술한 개구부(52, 54)에 니켈층(F1)을 형성하기 위해서는, 우선, 도 7의 (a)에 나타낸 바와 같이, 유기계 분산매에 도전성 미립자로서 니켈(Ni)을 분산시킨 기능액(L1)의 액적(제 1 액적)을 액적 토출 헤드(301)에 의해 개구부(52)의 소정 위치에 배치한다. 기능액(L1)의 액적을 개구부(52)에 배치할 때에는, 개구부(52)의 상방으로부터 액적 토출 헤드(301)를 사용하여 액적을 개구부(52)에 토출한다. 본 실시예에서는, 도 7의 (a)에 나타낸 바와 같이, 기능액(L1)의 액적은 개구부(52)의 길이 방향(X축 방향)을 따라 소정 간격으로 배치된다. 이 때, 기능액(L1) 의 액적은 개구부(52) 중 개구부(52)와 개구부(54)가 접속되는 접속부(37) 근방(교차 영역)에도 배치된다.
도 7의 (b)에 나타낸 바와 같이, 개구부(52)에 배치된 기능액(L1)은 자기 유동에 의해 개구부(52) 내에서 습윤 확장된다. 또한, 개구부(52)에 배치된 기능액(L1)은, 기판(P)의 표면이 친액성을 갖고 있기 때문에, 모관현상 및 표면장력에 의한 자기 유동에 의해 개구부(54)에도 습윤 확장된다. 이것에 의해, 개구부(54)에 대하여 직접적으로 액적을 토출하지 않고, 개구부(54)에도 기능액(L1)을 배치할 수 있다.
기판(P)에 배선용 잉크를 토출한 후에는, 분산매의 제거를 위해, 필요에 따라 건조 처리, 소성 처리를 행한다. 이와 같은 건조·소성 처리에 의해, 도전성 미립자 사이의 전기적 접촉이 확보되어 도전성 막으로 변환된다.
건조 처리로서는, 예를 들어 기판(P)을 가열하는 통상의 핫플레이트(hot plate), 전기로 등에 의한 가열 처리에 의해 행할 수 있다. 예를 들어 180℃ 가열을 60분간 정도 행한다.
소성 처리 및 처리 온도로서는, 분산매의 비점(沸點)(증기압), 미립자의 분산성이나 산화성 등의 열적 거동, 코팅제의 유무나 양, 기재(基材)의 내열 온도 등을 고려하여 적절히 결정된다. 예를 들어 유기물로 이루어지는 코팅제를 제거하기 위해, 약 250℃에서 소성하는 것이 필요하다.
이것에 의해, 도 7의 (c) 및 도 7의 (c)에서의 A-A선에 따른 단면인 도 8의 (a)에 나타낸 바와 같이, 개구부(제 1 배선 형성 영역)(52) 및 개구부(제 2 배선 형성 영역)(54)에 걸친 니켈층(F1)이 성막된다.
다음으로, 은층(F2)을 형성하기 위해, 수계의 분산매에 도전성 미립자로서 은(Ag)을 분산시킨 기능액(L2)의 액적(제 2 액적)을, 도 9의 (a)에 나타낸 바와 같이, 액적 토출 헤드(301)에 의해 개구부(52)의 소정 위치(니켈층(F1) 형성 시와 동일한 위치)에 배치한다. 개구부(52)에 배치된 기능액(L2)은 자기 유동에 의해 개구부(52) 내에서 습윤 확장되지만, 기능액(L2)의 분산매가 수계이며, 또한 폭이 좁은 개구부(54)를 형성하는 뱅크(51)가 발액성을 갖고 있기 때문에, 기능액(L2)의 액적은 개구부(54)에는 유입되지 않아 개구부(52)에만 습윤 확장된다.
그리고, 분산매의 제거를 위해, 건조 처리, 소성 처리를 행함으로써, 도 9의 (b) 및 도 8의 (b)에 나타낸 바와 같이, 개구부(52)에서는 니켈층(F1) 위에 적층 상태로, 또한 개구부(54)에서는 니켈층(F1)에 대하여 비적층 상태로 배치되는 은층(F2)이 성막된다.
이어서, 니켈층(F3)을 형성하기 위해, 수계의 분산매에 도전성 미립자로서 니켈을 분산시킨 기능액(L3)의 액적을, 도 10의 (a)에 나타낸 바와 같이, 액적 토출 헤드(301)에 의해 개구부(52)의 은층(F2) 위의 소정 위치(니켈층(F1) 및 은층(F2) 형성 시와 동일한 위치)에 배치한다. 이 경우, 기능액(L3)은, 기능액(L2)을 토출한 경우와 동일하게 자기 유동에 의해 개구부(52) 내에서 습윤 확장되지만, 기능액(L3)의 분산매가 수계이며, 또한 폭이 좁은 개구부(54)를 형성하는 뱅크(51)가 발액성을 갖고 있기 때문에, 기능액(L3)의 액적은 개구부(54)에는 유입되지 않아 개구부(52)에만 습윤 확장된다.
그리고, 분산매의 제거를 위해, 건조 처리, 소성 처리를 행함으로써, 도 10의 (b) 및 도 8의 (c)에 나타낸 바와 같이, 개구부(52)에서는 은층(F2) 위에 적층 상태로, 또한 개구부(54)에서는 니켈층(F1)에 대하여 비적층 상태로 배치되는 니켈층(F3)이 성막된다.
이와 같이 성막된 게이트 배선(40)에 있어서, 니켈층(F1)은 하지층으로서 작용하고, 니켈층(F3)은 보호막으로서 작용한다. 이 보호막은 은이나 구리 등으로 이루어지는 도전성 막의 (일렉트로)마이그레이션(migration) 현상 등을 억제하기 위한 박막으로서 작용하는 것이다. 또한, 니켈층(F1)은 개구부(54)에서 게이트 전극(41)으로서 기능하게 된다.
(제 2 공정: 적층부 형성)
도 11 내지 도 14는 제 2 공정인 적층부 형성 공정을 설명하는 도면이다. 또한, 도 11의 (b) 내지 도 14의 (b)는 각각 도 11의 (a) 내지 도 14의 (a)에서의 A-A'선에 따른 단면도이고, 도 12의 (c) 내지 도 14의 (c)는 각각 도 12의 (a) 내지 도 14의 (a)에서의 B-B'선에 따른 단면도이다.
제 2 공정에서는, 뱅크(51) 및 격자 패턴의 배선으로 이루어지는 층 위의 소정 위치에 절연막(31)이 반도체막(컨택트층(33), 활성층(32))으로 이루어지는 적층부(35)를 형성한다.
보다 상세하게는, 우선, 플라스마 CVD법에 의해, 기판(P) 위의 전면(全面)에 대하여 절연막(31), 활성층(32), 컨택트층(33)의 연속 성막을 행한다. 구체적으로는, 도 11에 나타낸 바와 같이, 절연막(31)으로서 질화실리콘막, 활성층(32)으로서 비정질 실리콘막, 컨택트층(33)으로서 n+형 실리콘막을 원료 가스나 플라스마 조건을 변화시킴으로써 연속적으로 형성한다.
이어서, 도 12에 나타낸 바와 같이, 포토리소그래피법을 이용하여 소정 위치에 레지스트(58(58a∼58c))를 배치한다. 소정 위치는, 도 12의 (a)에 나타낸 바와 같이, 게이트 배선(40)과 소스 배선(42)의 교차부(56) 위(레지스트(58a)), 게이트 전극(41) 위(레지스트(58c)), 및 용량선(46) 위(레지스트(58b))이다.
또한, 교차부(56) 위에 배치하는 레지스트(58a)와 용량선(46) 위에 배치하는 레지스트(58b)는 접촉하지 않도록 이간(離間)되어 배치 형성된다. 또한, 게이트 전극(41) 위에 배치하는 레지스트(58c)에는 하프(half) 노광을 행함으로써, 도 12의 (b)에 나타낸 바와 같이, 홈(59)을 형성한다.
이어서, 기판(P)의 전면에 대하여 에칭 처리를 실시하여, 레지스트(58(58a∼58c))를 마스크로 하여 컨택트층(33) 및 활성층(32)을 제거한다. 또한, 에칭 처리를 실시하여 절연막(31)을 제거한다.
이것에 의해, 도 13에 나타낸 바와 같이, 레지스트(58(58a∼58c))를 배치한 소정 위치 이외의 영역으로부터 컨택트층(33), 활성층(32), 절연막(31)이 제거된다. 한편, 레지스트(58)가 배치된 소정 위치에는 절연막(31)이 반도체막(컨택트층(33), 활성층(32))으로 이루어지는 적층부(35)가 형성된다.
또한, 게이트 전극(41) 위에 형성되는 적층부(35)에서는, 레지스트(58c)에 하프 노광을 행하여 홈(59)을 형성하여 두었기 때문에, 에칭 전에 다시 현상(現象) 함으로써 홈을 관통한다. 도 13의 (b)나타낸 바와 같이, 홈(59)에 대응하는 컨택트층(33)이 제거되고, 2개로 분단된 상태로 형성된다. 이것에 의해, 게이트 전극(41) 위에 활성층(32) 및 컨택트층(33)으로 이루어지는 스위칭 소자로서 TFT(30)가 형성된다.
그리고, 도 14에 나타낸 바와 같이, 컨택트층(33)을 보호하는 보호막(60)으로서 질화실리콘막을 기판(P)의 전면에 성막한다.
이렇게 하여, 적층부(35)의 형성이 완료된다.
(제 3 공정)
도 15 내지 도 17은 제 3 공정인 화소 전극(45) 등의 형성 공정을 설명하는 도면이다. 또한, 도 15의 (b) 내지 도 17의 (b)는 각각 도 15의 (a) 내지 도 17의 (a)에서의 A-A'선에 따른 단면도이고, 도 15의 (c) 내지 도 17의 (c)는 각각 도 15의 (a) 내지 도 17의 (a)에서의 B-B'선에 따른 단면도이다.
제 3 공정에서는 소스 전극(43), 드레인 전극(44), 도전층(49) 및 화소 전극(45)을 형성한다.
소스 전극(43), 드레인 전극(44), 도전층(49) 및 화소 전극(45)은 모두 예를 들어 ITO(Indium Tin Oxide: 인듐 주석 산화물) 등의 투광성 재료에 의해 형성할 수 있다. 또한, 이들 전극 등의 형성에는, 제 1 공정과 동일하게, 액적 토출법이 이용된다.
우선, 게이트 배선(40) 및 소스 배선(42) 등을 덮도록 뱅크(61)를 포토리소그래피법에 의거하여 형성한다. 즉, 도 15에 나타낸 바와 같이, 대략 격자 형상의 뱅크(61)가 형성된다. 또한, 소스 배선(42)과 게이트 배선(40), 및 소스 배선(42)과 용량선(46)의 교차부(56)에는 개구부(62)가 형성된다.
또한, 개구부(62)는, 도 15의 (b)에 나타낸 바와 같이, 게이트 전극(41) 위에 형성한 적층부(35)(TFT(30))의 일부가 노출되도록 형성된다. 즉, 뱅크(61)가 적층부(35)(TFT(30))를 X방향으로 2분할하도록 형성된다.
뱅크(61)의 재료로서는, 예를 들어 뱅크(51)와 동일하게, 아크릴 수지, 폴리이미드 수지, 올레핀 수지, 멜라민 수지 등의 고분자 재료가 사용된다. 또한, 뱅크(51)와 동일하게 발액성 처리가 실시된다.
뱅크(61)에 의해 형성되는 개구부(62)는, 분단된 소스 배선(42)을 연결하는 도전층(49) 또는 소스 전극(43)의 형성 위치에 대응하고 있다. 또한, 뱅크(61)에 의해 둘러싸인 영역은 화소 전극(45) 및 드레인 전극(44)의 형성 위치에 대응하고 있다. 즉, 뱅크(61)의 개구부(62) 내 및 뱅크(61)에 의해 둘러싸인 영역에 투명 도전성 재료를 배치함으로써, 분단된 소스 배선(42)을 연결하는 도전층(49), 소스 전극(43), 드레인 전극(44), 화소 전극(45)이 형성된다. 또한, 개구부(62)에는 투명 도전성 재료 이외의 도전성 재료를 배치할 수도 있다.
이어서, 기판(P)의 전면에 성막한 보호막(60)을 뱅크(61)를 마스크로 하여 에칭 처리에 의해 제거한다. 이것에 의해, 도 16에 나타낸 바와 같이, 뱅크(61)가 배치되지 않은 영역 위에 성막한 보호층(60)은 제거된다. 또한, 격자 패턴의 배선 위에 형성한 금속 보호막(47)도 제거된다.
이어서, 상술한 액적 토출 장치(IJ)에 의해, 투명 도전성 재료를 뱅크(61)의 개구부(62) 내 및 뱅크(61)에 의해 둘러싸인 영역 내에 토출·배치한다. 투명 도전성 재료는 ITO의 도전성 미립자를 분산매에 분산시킨 분산액이다.
그리고, 기판(P)에 투명 도전성 재료를 토출한 후에는 분산매의 제거를 위해, 필요에 따라 건조 처리, 소성 처리를 행한다. 건조·소성 처리에 의해, 도전성 미립자 사이의 전기적 접촉이 확보되어 도전성 막으로 변환된다.
이렇게 하여, 기판(P) 위에는, 도 17에 나타낸 바와 같이, 분단된 소스 배선(42)을 연결하는 도전층(49), 소스 전극(43), 드레인 전극(44), 화소 전극(45)이 형성되고, 액티브 매트릭스 기판(20)이 제조된다.
또한, 본 실시예에서는 뱅크(61)의 개구부(62) 내 및 뱅크(61)에 의해 둘러싸인 영역 내에 토출·배치하는 재료를 투명 도전 재료로 하였지만, 접속 저항을 중시할 경우에는, 분단된 소스 배선(42)을 연결하는 도전층(49), 소스 전극(43)에는 은이나 구리와 같은 도전 재료를 사용할 수도 있다.
또한, 본 실시예에서는 투명 도전성 재료를 액적 토출법에 의해 배치하는 방법에 대해서 설명했지만, 스퍼터링 처리와 에칭 처리를 행함으로써 배치할 수도 있다. 이 경우에는 뱅크(61)가 불필요해진다.
이상 설명한 바와 같이, 본 실시예에서는 게이트 전극(41)이 니켈층(F1)의 1층 구조로 형성되어 있기 때문에, 가열에 의해 평탄성이 저하되는 은 등의 재료를 사용한 경우와 같이 표면이 거칠어지지 않아 평탄성 및 치밀성이 우수한 배선 패턴을 형성하는 것이 가능해진다.
따라서, 본 실시예에서는 게이트 전극(41) 위에 배치되어 게이트 전극(41)의 평탄도가 전사(轉寫)되는 TFT(30)의 평탄도도 향상시킬 수 있다. 특히 보텀(bottom) 게이트 구조의 TFT(30)에서는, 채널부의 비정질 실리콘막의 활성층(32)에서 전자가 절연막(31)과의 계면 측을 흐르기 때문에, 활성층(32)의 평탄도가 낮고 전자의 이동 거리가 길어지면, 전자의 흐름을 저해하게 된다. 따라서, 활성층(32)의 하지(下地)로 되는 게이트 전극(41)의 평탄도를 향상시킴으로써, 활성층(32)이 평활화되어 전자의 흐름이 원활해지기 때문에 TFT(30)의 특성을 향상시킬 수 있다.
또한, 본 실시예에서는 개구부(52)에 배치한 기능액(L1)을 유동시켜 개구부(54)에 배치하기 때문에, 예를 들어 토출한 액적 직경보다도 폭이 좁은 개구부(54)일지라도, 기능액을 충전하는 것이 가능해져 미세한 패턴을 용이하게 형성할 수 있다.
또한, 상기 실시예에서는 건식 프로세스와 포토리소그래피 에칭을 조합시킨 처리를 감소시킬 수 있다. 즉, 게이트 배선(40) 및 소스 배선(42)을 동시에 형성하게 했기 때문에, 건식 프로세스와 포토리소그래피 에칭을 조합시킨 처리를 1회 감소시킬 수 있다. 또한, 제 1 공정이나 제 3 공정에서, 도전성 재료를 액적 토출법을 이용하여 기판(P) 위에 배치함으로써, 건식 프로세스와 포토리소그래피 에칭을 조합시킨 처리를 더 감소시키는 것이 가능해진다.
또한, 본 실시예에서는 용량선(46) 위에 형성되는 적층부(35)(절연막(31), 활성층(32), 컨택트층(33))가 교차부(56) 위에 형성되는 적층부(35)와 접촉하지 않게 분단되어 형성되기 때문에, 소스 배선(42)을 흐르는 전류가 용량선(46) 위의 적층부(35)에 유입되는 결점을 회피할 수 있다.
즉, 적층부(35)를 형성하는 층 중 컨택트층(33)은 도전성 막이며, 그리고 교차부(56) 위의 적층부(35)(컨택트층(33)) 위에는 소스 배선(42)을 연결하는 도전층(49)이 형성된다. 따라서, 소스 배선(42)을 흐르는 전류는 컨택트층(33)에도 흐른다. 따라서, 용량선(46) 위의 적층부(35)와 교차부(56) 위의 적층부(35)가 접촉하고 있으면, 상술한 바와 같이, 소스 배선(42)을 흐르는 전류가 용량선(46) 위의 적층부(35)에 유입되는 현상이 발생하게 된다.
따라서, 본 발명의 액티브 매트릭스 기판(20)에 의하면, 이와 같은 결점이 회피되기 때문에, 원하는 성능을 발휘하는 것이 가능해진다.
<전기 광학 장치>
다음으로, 액티브 매트릭스 기판(20)을 사용한 전기 광학 장치의 일례인 액정 표시 장치(100)에 대해서 설명한다.
도 18은 액정 표시 장치(100)를 대향 기판 측에서 본 평면도이고, 도 19는 도 18의 H-H'선에 따른 단면도이다.
또한, 이하의 설명에 사용한 각 도면에서는 각층이나 각 부재를 도면상에서 인식할 수 있는 정도의 크기로 하기 위해, 각층이나 각 부재마다 축척을 상이하게 한다.
도 18 및 도 19에 있어서, 액정 표시 장치(전기 광학 장치)(100)는 액티브 매트릭스 기판(20)을 포함하는 TFT 어레이 기판(110)과 대향 기판(120)이 광경화성 밀봉재인 밀봉재(152)에 의해 접합되고, 이 밀봉재(152)에 의해 구획된 영역 내에 액정(150)이 봉입(封入), 유지되어 있다. 밀봉재(152)는 기판면 내의 영역에서 폐 색된 프레임 형상으로 형성되어 이루어지고, 액정 주입구를 구비하지 않아 밀봉재에 의해 밀봉된 흔적이 없는 구성으로 되어 있다.
밀봉재(152) 형성 영역의 내측 영역에는 차광성 재료로 이루어지는 주변 구획(153)이 형성되어 있다. 밀봉재(152)의 외측 영역에는 데이터선 구동 회로(201) 및 실장 단자(202)가 TFT 어레이 기판(110)의 한 변을 따라 형성되어 있고, 이 한 변에 인접하는 두 변을 따라 주사선 구동 회로(204)가 형성되어 있다. TFT 어레이 기판(110)의 나머지 한 변에는, 화상 표시 영역의 양측에 설치된 주사선 구동 회로(204) 사이를 접속하기 위한 복수의 배선(205)이 설치되어 있다. 또한, 대향 기판(120)의 코너부 중 적어도 1개소에서는, TFT 어레이 기판(110)과 대향 기판(120) 사이에서 전기적 도통을 취하기 위한 기판간 도통재(206)가 배열 설치되어 있다.
또한, 데이터선 구동 회로(201) 및 주사선 구동 회로(204)를 TFT 어레이 기판(110) 위에 형성하는 대신에, 예를 들어 구동용 LSI가 실장(實裝)된 TAB(Tape Automated Bonding) 기판과 TFT 어레이 기판(110)의 주변부에 형성된 단자 그룹을 이방성 도전막을 통하여 전기적 및 기계적으로 접속하도록 할 수도 있다.
또한, 액정 표시 장치(100)에서는, 사용하는 액정(150)의 종류, 즉, TN(Twisted Nematic) 모드, C-TN법, VA 방식, IPS 방식 모드 등의 동작 모드나, 표준 백색 모드/표준 흑색 모드 별로 위상차판, 편광판 등이 소정의 방향으로 배치되지만, 여기서는 도시를 생략한다.
또한, 액정 표시 장치(100)를 컬러 표시용으로서 구성할 경우에는, 대향 기판(120)에 있어서, TFT 어레이 기판(110)의 후술하는 각 화소 전극에 대향하는 영 역에 예를 들어 적색(R), 녹색(G), 청색(B)의 컬러 필터를 그 보호막과 함께 형성한다.
또한, 액티브 매트릭스 기판(20)을 사용한 전기 광학 장치로서는, 예를 들어 유기 EL(일렉트로루미네선스) 표시 장치에 응용할 수 있다.
유기 EL 표시 장치는 형광성 무기 및 유기 화합물을 함유하는 박막을 음극과 양극 사이에 끼운 구성을 갖고, 상기 박막에 전자 및 정공(hole)을 주입하여 여기(勵起)시킴으로써 여기자(엑시톤)를 생성시키고, 이 엑시톤이 재결합할 때의 광의 방출(형광·인광)을 이용하여 발광시키는 소자이다.
그리고, TFT(30)를 갖는 액티브 매트릭스 기판(20) 위에 유기 EL 표시 소자에 사용되는 형광성 재료 중 적색, 녹색 및 청색의 각 발광색을 나타내는 재료, 즉, 발광층 형성 재료 및 정공 주입/전자 수송층을 형성하는 재료를 잉크로 하고, 각각을 패터닝함으로써, 자발광 풀 컬러(full-color) 유기 EL 표시 장치를 제조할 수 있다.
또한, 액티브 매트릭스 기판(20)은 PDP(플라스마 디스플레이 패널)나, 기판 위에 형성된 소(小)면적의 박막에 막 면과 평행하게 전류를 흐르게 함으로써, 전자 방출이 생기는 현상을 이용하는 표면 전도형 전자 방출 소자 등에도 적용할 수 있다.
<전자 기기>
다음으로, 본 발명의 전자 기기의 구체적인 예에 대해서 설명한다.
도 20의 (a)는 휴대 전화의 일례를 나타낸 사시도이다. 도 20의 (a)에서, 참조부호 600은 휴대 전화 본체를 나타내고, 참조부호 601은 상기 실시예의 액정 표시 장치(100)를 구비한 표시부를 나타내고 있다.
도 20의 (b)은 워드프로세서, 퍼스널 컴퓨터 등의 휴대형 정보 처리 장치의 일례를 나타낸 사시도이다. 도 20의 (b)에서, 참조부호 700은 정보 처리 장치, 참조부호 701은 키보드 등의 입력부, 참조부호 703은 정보 처리 본체, 참조부호 702는 상기 실시예의 액정 표시 장치(100)를 구비한 표시부를 나타내고 있다.
도 20의 (c)는 손목 시계형 전자 기기의 일례를 나타낸 사시도이다. 도 20의 (c)에서, 참조부호 800은 시계 본체를 나타내고, 참조부호 801은 상기 실시예의 액정 표시 장치(100)를 구비한 표시부를 나타내고 있다.
이와 같이, 도 20의 (a) 내지 (c)에 나타낸 전자 기기는 상기 실시예의 액정 표시 장치(100)를 구비한 것이기 때문에, 높은 품질이나 성능을 얻을 수 있다.
또한, 텔레비전이나 모니터 등의 대형 액정 패널에서도 본 실시예를 사용할 수 있다.
또한, 본 실시예의 전자 기기는 액정 표시 장치(100)를 구비하는 것으로 했지만, 유기 일렉트로루미네선스 표시 장치, 플라스마형 표시 장치 등 다른 전기 광학 장치를 구비한 전자 기기로 할 수도 있다.
이상 첨부 도면을 참조하면서 본 발명에 따른 적합한 실시예에 대해서 설명했지만, 본 발명이 이러한 예에 한정되지는 않는다. 상술한 예에서 나타낸 각 구성 부재의 모든 형상이나 조합 등은 일례로서, 본 발명의 주지로부터 일탈하지 않는 범위에서 설계 요구 등에 의거하여 다양하게 변경할 수 있다.
예를 들어 상기 실시예에서는 소스 배선(42)을 교차부(56)에서 분할하는 경우에 대해서 설명했지만, 게이트 배선(40)을 교차부(56)에서 분할하는 경우일 수도 있다. 또한, 용량선(46) 위의 적층부(35)와 교차부(56) 위의 적층부(35)가 비접촉으로 되게 하여, 소스 배선(42)을 흐르는 전류가 용량선(46) 위의 적층부(35)에 유입되는 결점을 회피하는 경우에 대해서 설명했지만, 교차부(56) 위의 적층부(35)에서의 컨택트층(33)을 TFT(30)의 형성 시에 동시에 제거하게 됨으로써, 상기 결점을 회피할 수도 있다.
상술한 바와 같이 본 발명에 의하면, 평탄성이 높은 패턴을 형성할 수 있는 액티브 매트릭스 기판과 그 제조 방법, 이 액티브 매트릭스 기판을 구비한 전기 광학 장치 및 전자 기기를 제공할 수 있다.

Claims (11)

  1. 기판 위에 제 1 배선과, 상기 제 1 배선보다 폭이 좁고 상기 제 1 배선에 접속되는 제 2 배선이 형성되는 액티브 매트릭스 기판의 제조 방법으로서,
    기판 위의 제 1 배선 형성 영역 및 제 2 배선 형성 영역에 걸친 제 1 도전층(導電層)을 성막(成膜)하는 공정과,
    상기 제 1 배선 형성 영역에서는 상기 제 1 도전층 위에 적층 상태로, 또한 상기 제 2 배선 형성 영역에서는 상기 제 1 도전층에 대하여 비적층 상태로 배치되는 제 2 도전층을 성막하는 공정을 구비하며,
    상기 제 1 도전층을 구성하는 제 1 도전 재료는 가열에 의해서 평탄성이 저하되지 않는 재료이며, 상기 제 2 도전층을 구성하는 제 2 도전 재료는 낮은 전기 저항을 갖는 재료인 것을 특징으로 하는 액티브 매트릭스 기판의 제조 방법.
  2. 제 1 항에 있어서,
    상기 제 2 배선의 적어도 일부 위에 스위칭 소자를 형성하는 공정을 갖는 것을 특징으로 하는 액티브 매트릭스 기판의 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 도전층 및 상기 제 2 도전층은, 제 1 도전 재료를 함유하는 제 1 액적 및 제 2 도전 재료를 함유하는 제 2 액적을 토출하여 각각 형성되는 것을 특징으로 하는 액티브 매트릭스 기판의 제조 방법.
  4. 제 3 항에 있어서,
    상기 제 2 배선 형성 영역에서의 상기 제 1 도전층은, 상기 제 1 배선 형성 영역에 토출한 상기 제 1 액적을 상기 제 2 배선 형성 영역에 유동(流動)시켜 형성하는 것을 특징으로 하는 액티브 매트릭스 기판의 제조 방법.
  5. 제 3 항에 있어서,
    상기 제 1 액적은 유기계 용매를 갖고,
    상기 제 2 액적은 수계(水系) 용매를 갖는 것을 특징으로 하는 액티브 매트릭스 기판의 제조 방법.
  6. 제 1 항에 있어서,
    상기 제 1 배선 및 상기 제 2 배선을 포함하고, 교차부에서 어느 한쪽이 분단(分斷)된 격자 형상의 배선 패턴을 상기 기판 위에 형성하는 공정과,
    상기 교차부 및 상기 배선 패턴의 일부 위에 절연막과 반도체막으로 이루어지는 적층부를 형성하는 공정과,
    상기 적층부 위에 상기 분단된 배선 패턴을 전기적으로 접속시키는 도전층, 및 상기 반도체막을 통하여 상기 배선 패턴과 전기적으로 접속되는 화소 전극을 형성하는 공정을 갖는 것을 특징으로 하는 액티브 매트릭스 기판의 제조 방법.
  7. 제 6 항에 있어서,
    상기 반도체막에 하프(half) 노광 처리를 실시하여 상기 스위칭 소자를 형성하는 공정을 포함하는 것을 특징으로 하는 액티브 매트릭스 기판의 제조 방법.
  8. 제 6 항 또는 제 7 항에 있어서,
    상기 배선 패턴은 소스 배선, 게이트 전극을 갖는 게이트 배선, 및 게이트 배선을 따라 대략 직선상으로 연장되는 용량선을 갖고,
    상기 소스 배선이 상기 교차부에서 분단되며,
    상기 제 1 배선이 상기 게이트 배선을 포함하고, 상기 제 2 배선이 상기 게이트 전극을 포함하는 것을 특징으로 하는 액티브 매트릭스 기판의 제조 방법.
  9. 기판 위에 제 1 배선과, 상기 제 1 배선보다 폭이 좁고 상기 제 1 배선에 접속되는 제 2 배선이 형성된 액티브 매트릭스 기판으로서,
    기판 위의 상기 제 1 배선의 형성 영역 및 상기 제 2 배선의 형성 영역에 형성된 제 1 도전층과,
    상기 제 1 배선의 형성 영역에 형성된 상기 제 1 도전층 위에는 적층되고, 또한 상기 제 2 배선의 형성 영역에 형성된 상기 제 1 도전층 위에는 적층되지 않은 제 2 도전층을 포함하며,
    상기 제 1 도전층을 구성하는 재료는 가열에 의해서 평탄성이 저하되지 않는 재료이며, 상기 제 2 도전층을 구성하는 재료는 낮은 전기 저항을 갖는 재료인 것을 특징으로 하는 액티브 매트릭스 기판.
  10. 제 9 항에 기재된 액티브 매트릭스 기판을 구비하는 것을 특징으로 하는 전기 광학 장치.
  11. 제 10 항에 기재된 전기 광학 장치를 구비하는 것을 특징으로 하는 전자 기기.
KR1020060111718A 2005-11-16 2006-11-13 액티브 매트릭스 기판과 그 제조 방법, 전기 광학 장치 및전자 기기 KR100820663B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00331439 2005-11-16
JP2005331439A JP4572814B2 (ja) 2005-11-16 2005-11-16 アクティブマトリクス基板とその製造方法、及び電気光学装置並びに電子機器

Publications (2)

Publication Number Publication Date
KR20070052202A KR20070052202A (ko) 2007-05-21
KR100820663B1 true KR100820663B1 (ko) 2008-04-11

Family

ID=38041481

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060111718A KR100820663B1 (ko) 2005-11-16 2006-11-13 액티브 매트릭스 기판과 그 제조 방법, 전기 광학 장치 및전자 기기

Country Status (5)

Country Link
US (1) US7560297B2 (ko)
JP (1) JP4572814B2 (ko)
KR (1) KR100820663B1 (ko)
CN (1) CN100456448C (ko)
TW (1) TWI354173B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101971234B (zh) * 2007-09-05 2012-11-07 夏普株式会社 有源矩阵基板、显示装置、有源矩阵基板的制造方法
JP2009103732A (ja) 2007-10-19 2009-05-14 Sony Corp 表示装置およびその製造方法
JP2009169217A (ja) * 2008-01-18 2009-07-30 Seiko Epson Corp カラーフィルターの製造方法、カラーフィルター、画像表示装置、および、電子機器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040103777A (ko) * 2003-05-30 2004-12-09 세이코 엡슨 가부시키가이샤 디바이스와 그 제조 방법, 액티브 매트릭스 기판의 제조방법 및 전기 광학 장치 및 전자 기기
JP2005062355A (ja) * 2003-08-08 2005-03-10 Seiko Epson Corp バンクの形成方法及び配線パターンの形成方法、電気光学装置及び電子機器
JP2005129922A (ja) * 2003-10-02 2005-05-19 Semiconductor Energy Lab Co Ltd 配線基板の作製方法、薄膜トランジスタの作製方法、配線基板及び薄膜トランジスタ
JP2005159143A (ja) * 2003-11-27 2005-06-16 Semiconductor Energy Lab Co Ltd 配線の作製方法、薄膜トランジスタの作製方法、及び表示装置の作製方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01134342A (ja) * 1987-11-19 1989-05-26 Sharp Corp アクティブマトリクス基板
JP2545902B2 (ja) * 1987-12-24 1996-10-23 富士通株式会社 アクティブマトリクス型液晶表示装置の製造方法
JPH02170135A (ja) * 1988-12-23 1990-06-29 Nec Corp 薄膜電界効果型トランジスタ素子アレイ
JPH07113726B2 (ja) * 1989-01-10 1995-12-06 富士通株式会社 薄膜トランジスタマトリクスの製造方法
JP2775883B2 (ja) * 1989-08-25 1998-07-16 富士通株式会社 薄膜トランジスタマトリクスの製造方法
JP2625585B2 (ja) * 1991-03-08 1997-07-02 沖電気工業株式会社 薄膜トランジスタアレイ基板及びその製造方法
JPH0926600A (ja) * 1995-07-13 1997-01-28 Sanyo Electric Co Ltd 液晶表示装置
CN103956361A (zh) 1995-10-03 2014-07-30 精工爱普生株式会社 有源矩阵基板的制造方法和薄膜元件的制造方法
JP4741045B2 (ja) 1998-03-25 2011-08-03 セイコーエプソン株式会社 電気回路、その製造方法および電気回路製造装置
JP2000216330A (ja) 1999-01-26 2000-08-04 Seiko Epson Corp 積層型半導体装置およびその製造方法
JP4485078B2 (ja) * 2000-01-26 2010-06-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2002268084A (ja) * 2001-03-08 2002-09-18 Sharp Corp アクティブマトリクス基板及びその製造方法
KR100795344B1 (ko) * 2001-05-29 2008-01-17 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그의 제조방법
JP2003222854A (ja) * 2002-01-31 2003-08-08 Casio Comput Co Ltd 液晶表示装置およびその製造方法
JP4075425B2 (ja) * 2002-03-20 2008-04-16 セイコーエプソン株式会社 有機ｅｌ装置、有機ｅｌ装置の製造方法、有機ｅｌ装置の製造装置、及び電子機器
JP2004062426A (ja) 2002-07-26 2004-02-26 Ge Medical Systems Global Technology Co Llc 医用画像撮像システム、サーバ装置、及びその制御方法、及びプログラム、及び記憶媒体
US7167217B2 (en) * 2002-08-23 2007-01-23 Lg.Philips Lcd Co., Ltd. Liquid crystal display device and method for manufacturing the same
JP3788467B2 (ja) * 2003-05-28 2006-06-21 セイコーエプソン株式会社 パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法
KR101100625B1 (ko) 2003-10-02 2012-01-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 배선 기판 및 그 제조방법, 및 박막트랜지스터 및 그제조방법
JP4400290B2 (ja) * 2004-04-06 2010-01-20 セイコーエプソン株式会社 膜パターンの形成方法及びデバイスの製造方法、アクティブマトリクス基板の製造方法
JP2006065020A (ja) * 2004-08-27 2006-03-09 Seiko Epson Corp アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置並びに電子機器
JP2006065021A (ja) * 2004-08-27 2006-03-09 Seiko Epson Corp アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置並びに電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040103777A (ko) * 2003-05-30 2004-12-09 세이코 엡슨 가부시키가이샤 디바이스와 그 제조 방법, 액티브 매트릭스 기판의 제조방법 및 전기 광학 장치 및 전자 기기
JP2005062355A (ja) * 2003-08-08 2005-03-10 Seiko Epson Corp バンクの形成方法及び配線パターンの形成方法、電気光学装置及び電子機器
JP2005129922A (ja) * 2003-10-02 2005-05-19 Semiconductor Energy Lab Co Ltd 配線基板の作製方法、薄膜トランジスタの作製方法、配線基板及び薄膜トランジスタ
JP2005159143A (ja) * 2003-11-27 2005-06-16 Semiconductor Energy Lab Co Ltd 配線の作製方法、薄膜トランジスタの作製方法、及び表示装置の作製方法

Also Published As

Publication number Publication date
TWI354173B (en) 2011-12-11
CN100456448C (zh) 2009-01-28
JP2007139954A (ja) 2007-06-07
US20070111507A1 (en) 2007-05-17
KR20070052202A (ko) 2007-05-21
CN1967802A (zh) 2007-05-23
US7560297B2 (en) 2009-07-14
JP4572814B2 (ja) 2010-11-04
TW200725135A (en) 2007-07-01

Similar Documents

Publication Publication Date Title
KR100620881B1 (ko) 패턴 형성 방법, 디바이스의 제조 방법, 및 액티브 매트릭스 기판의 제조 방법
US7235415B2 (en) Film pattern formation method, device and method for manufacturing the same, electro-optical device, electronic device, and method for manufacturing active matrix substrate
JP2004363561A (ja) パターンとその形成方法、デバイスとその製造方法、電気光学装置、電子機器及びアクティブマトリクス基板の製造方法
JP2004363560A (ja) 基板、デバイス、デバイス製造方法、アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器
KR100710020B1 (ko) 막 패턴의 형성 방법 및 디바이스의 제조 방법, 전기 광학장치 및 전자 기기
KR20060121691A (ko) 막 패턴의 형성 방법, 액티브 매트릭스 기판, 전기 광학장치, 및 전자 기기
JP2005013986A (ja) デバイスとその製造方法、アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器
KR100749111B1 (ko) 액티브 매트릭스 기판의 제조 방법, 액티브 매트릭스 기판,전기 광학 장치 및 전자 기기
KR100753953B1 (ko) 액티브 매트릭스 기판의 제조 방법, 액티브 매트릭스 기판,전기 광학 장치및 전자 기기
KR100716217B1 (ko) 액티브 매트릭스 기판의 제조 방법
KR100737307B1 (ko) 막 패턴의 형성 방법, 디바이스 및 그 제조 방법, 전기광학 장치와 전자기기
JP2005013985A (ja) 膜パターン形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器、アクティブマトリクス基板の製造方法、アクティブマトリクス基板
JP4517583B2 (ja) 線パターン形成方法およびデバイスの製造方法
KR100820663B1 (ko) 액티브 매트릭스 기판과 그 제조 방법, 전기 광학 장치 및전자 기기
KR100841284B1 (ko) 금속 배선 형성 방법 및 액티브 매트릭스 기판의 제조 방법
JP4075929B2 (ja) パターン形成方法
JP4192674B2 (ja) 薄膜パターン形成方法及びデバイスの製造方法
JP2007189130A (ja) デバイスとその製造方法、配線形成方法及び電気光学装置並びに電子機器
JP2004311530A (ja) パターン形成方法、デバイスとその製造方法、液晶表示装置の製造方法、プラズマディスプレイパネルの製造方法、有機ｅｌデバイスの製造方法、フィールドエミッションディスプレイの製造方法及び電気光学装置並びに電子機器
JP2004330164A (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP2006269884A (ja) 膜パターンの形成方法、デバイスの製造方法、電気光学装置、並びに電子機器
JP2004337780A (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP2007139953A (ja) アクティブマトリクス基板とその製造方法、及び電気光学装置並びに電子機器
JP2007142023A (ja) デバイスとその製造方法、配線形成方法及び電気光学装置並びに電子機器
JP2006065019A (ja) アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置及び電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130321

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140319

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170302

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee