KR20040103777A - 디바이스와 그 제조 방법, 액티브 매트릭스 기판의 제조방법 및 전기 광학 장치 및 전자 기기 - Google Patents

디바이스와 그 제조 방법, 액티브 매트릭스 기판의 제조방법 및 전기 광학 장치 및 전자 기기 Download PDF

Info

Publication number
KR20040103777A
KR20040103777A KR1020040036995A KR20040036995A KR20040103777A KR 20040103777 A KR20040103777 A KR 20040103777A KR 1020040036995 A KR1020040036995 A KR 1020040036995A KR 20040036995 A KR20040036995 A KR 20040036995A KR 20040103777 A KR20040103777 A KR 20040103777A
Authority
KR
South Korea
Prior art keywords
substrate
conductive film
bank
liquid
forming
Prior art date
Application number
KR1020040036995A
Other languages
English (en)
Other versions
KR100670985B1 (ko
Inventor
하세이히로노리
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20040103777A publication Critical patent/KR20040103777A/ko
Application granted granted Critical
Publication of KR100670985B1 publication Critical patent/KR100670985B1/ko

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/88Dummy elements, i.e. elements having non-functional features
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60Forming conductive regions or layers, e.g. electrodes
    • H10K71/611Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/122Pixel-defining structures or layers, e.g. banks

Abstract

이 디바이스는 기판 위에 뱅크가 형성되고, 상기 뱅크 사이의 홈 내의 소정의 패턴 형성 영역에 액체방울 토출에 의해 도전성 막이 형성되는 디바이스로서, 상기 패턴 형성 영역의 외측에, 상기 도전성 막과 전기적으로 분리된 제 2 도전성 막이 액체방울 토출에 의해서 형성된다.

Description

디바이스와 그 제조 방법, 액티브 매트릭스 기판의 제조 방법 및 전기 광학 장치 및 전자 기기{DEVICE, METHOD OF MANUFACTURE THEREFOR, MANUFACTURING METHOD FOR ACTIVE-MATRIX SUBSTRATE, ELECTROOPTICAL APPARATUS AND ELECTRONIC APPARATUS}
본 발명은 디바이스와 그 제조 방법, 액티브 매트릭스 기판의 제조 방법 및 전기 광학 장치 및 전자 기기에 관한 것이다.
본원은 2003년 5월 30일에 출원된 일본국 특허 출원 제2003-155863호, 및 2004년 4월 9일에 출원된 일본국 특허 출원 제2004-115372호에 대하여 우선권을 주장하고, 그 내용을 여기에 원용한다.
종래 반도체 집적회로 등의 미세한 배선 패턴의 제조 방법으로서는, 포토리소그래피법이 다용(多用)되고 있다. 한편 예를 들면 일본국 특개평11-274671호 공보나, 일본국 특개2000-216330호 공보 등에는, 액체방울 토출 방식을 사용한 방법이 개시되어 있다. 이들 공보에 개시되어 있는 기술은, 패턴 형성용 재료를 포함한 기능액을 액체방울 토출 헤드로부터 기판 위에 토출함으로써, 패턴 형성면에 재료를 배치(도포)하여 배선 패턴을 형성하는 것이며, 소량 다종(多種) 생산에 대응할 수 있는 등 매우 유효하다고 되어 있다.
그런데, 최근에는 디바이스를 구성하는 회로의 고밀도화가 더욱 더 진행하여, 예를 들면 배선 패턴에 대하여도, 더욱 미세화, 세선(細線)화가 요구되고 있다.
그러나 이와 같은 미세한 배선 패턴을 상기의 액체방울 토출 방식에 의한 방법에 의해 형성하고자 한 경우, 특히 그 배선 폭의 정밀도를 충분히 내는 것이 어렵다. 그래서 예를 들면 일본국 특개평9-203803호 공보나, 일본국 특개평9-230129호 공보에는, 기판 위에 구획 부재인 뱅크를 설치하는 동시에, 뱅크의 상부를 발액성(撥液性)으로 하고, 그 이외의 부분이 친액성(親液性)으로 되도록 표면 처리를 실시하는 기술이 기재되어 있다.
이 기술을 사용함으로써 세선이라도 배선 패턴의 폭을 뱅크 사이의 폭으로 규정하여 세선을 형성할 수 있다.
그러나 상술한 것과 같은 종래 기술에는, 이하와 같은 문제가 존재한다.
액체방울 토출 방식에 의한 잉크 도포는 직경이 ㎛ 오더의 액체방울을 고해상도로 토출, 도포할 수 있다. 그런데 기판 위에 도포된 미소 액체의 건조는 극히 빠르고, 또한 기판 위의 도포 영역에 있어서의 단부(상단, 하단, 우측단, 좌측단)에서는 미소 액체로부터 증발된 용매 분자 분압(용매 증기 농도)이 낮기 때문에, 일반적으로 빨리 마르기 시작한다.
이와 같이 기판 위에 도포된 액상체의 건조 시간의 차는, 도전막 배선의 막 두께의 불균일을 발생시킨다. 그리고 이 막 두께 불균일은 도전성 등, 전기 특성의 불균일이라고 하는 문제를 초래하게 된다.
본 발명은 이상과 같은 점을 고려하여 이루어진 것으로, 막 두께의 불균일을 발생시키지 않고, 전기 특성의 불균일성을 해소할 수 있는 디바이스와 그 제조 방법, 액티브 매트릭스 기판의 제조 방법 및 전기 광학 장치 및 전자 기기를 제공하는 것을 목적으로 한다.
도 1은 액체방울 토출 장치의 개략 사시도.
도 2는 피에조 방식에 의한 액상체의 토출 원리를 설명하기 위한 도면.
도 3의 (a) 및 도 3의 (b)는 패턴을 형성하는 기판의 평면도.
도 4의 (a) 내지 도 4의 (d)는 배선 패턴을 형성하는 순서을 나타내는 도면.
도 5는 배선의 일부를 나타내는 확대 모식도.
도 6의 (a) 내지 도 6의 (c)는 토출된 액상체의 거동을 설명하기 위한 도면.
도 7은 패턴의 위치와 용매 증기압 농도와의 관계를 나타내는 도면.
도 8은 액정 표시 장치를 대향 기판 측으로부터 본 평면도.
도 9는 도 8의 H-H'선을 따르는 단면도.
도 10은 액정 표시 장치의 등가 회로도.
도 11의 (a) 및 도 11의 (b)는 액정 표시 장치의 부분 확대 단면도.
도 12는 유기 EL 장치의 부분 확대 단면도.
도 13은 박막 트랜지스터를 제조하는 공정을 설명하기 위한 도면.
도 14는 박막 트랜지스터를 제조하는 공정을 설명하기 위한 도면.
도 15는 박막 트랜지스터를 제조하는 공정을 설명하기 위한 도면.
도 16은 박막 트랜지스터를 제조하는 공정을 설명하기 위한 도면.
도 17은 액정 표시 장치의 다른 형태를 나타내는 도면.
도 18은 플라스마형 표시 장치의 분해 사시도.
도 19는 비접촉형 카드 매체의 분해 사시도.
도 20의 (a) 내지 도 20의 (c)는 본 발명의 전자 기기의 구체적인 예를 나타내는 도면.
*도면의 주요 부분에 대한 부호의 설명*
B 뱅크,
B2 뱅크(제 2 뱅크),
DP 더미 패턴(제 2 도전성 막),
EP 전극 패턴(도전성 막),
L 피치,
P 기판,
PI 배선 패턴 영역(패턴 형성 영역),
PO 더미 영역,
31 홈,
32 액체방울(기능액),
32a ~ 32c 액상체(기능액),
100 액정 표시 장치(전기 광학 장치),
400 비접촉형 카드 매체(전자 기기),
500 플라스마형 표시 장치(전기 광학 장치),
600 휴대 전화 본체(전자 기기),
7O0 정보 처리 장치(전자 기기),
800 시계 본체(전자 기기)
본 발명의 제 1 태양은 디바이스로서, 기판과, 상기 기판 위에 형성된 뱅크와, 상기 뱅크간의 홈 내의 소정 패턴 형성 영역에 액체방울 토출에 의해서 형성된 도전성 막과, 상기 패턴 형성 영역의 외측에 배치되고, 또한 상기 도전성 막과 전기적으로 분리되고, 액체방울 토출에 의해 형성된 제 2 도전성 막을 구비한다.
따라서 본 발명의 디바이스에서는, 건조가 빠른 기판 단부에서 더미 배선으로서의 제 2 도전성 막의 건조가 진행하지만, 실제로 배선으로서 사용하는 배선 패턴 영역에서는 제 2 도전성 막의 존재에 의해서 용매 증기 농도(분위기)가 균일하게 되어, 도전성 막의 건조, 소성(燒成) 분위기를 균일하게 하여 막 두께를 일정하게 하는 것이 가능하게 된다. 그 때문에, 본 발명에서는 막 두께 불균일 등에 기인하는 도전성 등, 전기 특성의 불균일성을 해소할 수 있다.
또한, 토출하는 액체방울로서는, 금속 미립자를 함유하는 것을 채용할 수 있다. 제 2 도전성 막을 단지 더미 배선으로서 사용하는 것 이외에도 접속 단자로서 사용하는 구성도 적절하다.
또한, 액체방울로서는 가열 또는 광조사에 의해서 도전성을 발현하는 재료를 포함하는 것을 선택하는 것도 가능하다.
제 2 도전성 막으로서는 상기 패턴 형성 영역의 외측에 형성된 제 2 뱅크 사이의 홈 내에 형성하는 구성도 채용 가능하다.
상기 뱅크와 상기 제 2 뱅크와의 적어도 한쪽은, 각각의 사이의 홈보다도 높은 발액성을 갖는 것이 바람직하다.
이에 의해서 본 발명에서는, 토출된 액체방울의 일부가 뱅크위에 있어도, 뱅크 표면이 발액성으로 되어 있음으로써 뱅크로부터 튀겨져서, 뱅크간의 홈으로 쉽게 흘러들어 가게 된다.
제 2 도전성 막으로서는, 상기 도전성 막과 동일한 재료로 형성되어 있는 것이 바람직하다.
이것에 의해, 본 발명에서는, 액상체를 교환하지 않고 연속적으로 토출할 수 있기 때문에, 액상체 교환에 수반되는 작업을 생략할 수 있게 되어 생상 효율을 향상시킬 수 있다.
또한, 제 2 도전성 막으로서는, 상기 도전성 막과 대략 동일한 배열(배열 제원(諸元))로, 또한 연속적으로 형성되는 것이 바람직하다. 예를 들면, 배열 피치, 배선 폭 등의 배선 제원을 도전성 막과 동일하게 하고, 또한 도전성 막과 연속적으로 배열하는 것으로써, 액체방울 토출시의 도트 패턴(비트 맵) 등을 개별로 작성할 필요가 없어져서 작업성을 향상시킬 수 있다.
도전성 막이 서로 다른 복수의 피치로 배열된 경우에는, 제 2 도전성 막이상기 복수의 피치를 평균한 피치로 배열되는 구성도 적절하다.
이 경우, 도전성 막 사이에서 용매 증기 농도차가 불균일하게 되는 것을 방지할 수 있다.
또한, 제 2 도전성 막은 상기 도전성 막의 길이 방향에 대하여, 그 도전성 막의 양단보다도 각각 돌출하는 길이로 형성되는 구성도 적절하다.
이 경우, 도전성 막의 길이 방향에 관해서도, 도전성 막의 건조의 불균일성을 완화하여 막 두께를 일정하게 하는 것이 가능하게 된다.
또한, 본 발명의 제 2 태양은 전기 광학 장치로서, 상기의 디바이스를 구비한다.
이에 의해, 본 발명에서는, 균일한 막 두께로 배선 패턴이 형성되기 때문에, 배선의 막 두께 불균일 등에 기인하는 전기 특성의 불균일성이 해소된 고품질의 전기 광학 장치를 얻을 수 있다.
또한, 본 발명의 제 3 태양은 전자 기기로서, 상기의 전기 광학 장치를 구비한다.
이에 의해, 본 발명에서는, 균일한 막 두께로 배선 패턴이 형성되므로, 배선의 막 두께 불균일 등에 기인하는 전기 특성의 불균일성이 해소된 고품질의 전자 기기를 얻을 수 있다.
한편, 본 발명의 제 4 태양은 디바이스의 제조 방법으로서, 기판 위의 소정의 패턴 형성 영역에 뱅크를 형성하는 공정과, 상기 뱅크 간의 홈 내에 액체방울을 토출하여, 도전성 막을 형성하는 공정과, 상기 패턴 형성 영역의 외측에 액체방울을 토출하여, 상기 도전성 막과 전기적으로 분리된 제 2 도전성 막을 형성하는 공정을 갖는다.
이에 의해, 본 발명에서는, 건조가 빠른 기판 단부에서 더미 배선으로서의 제 2 도전성 막의 건조가 진행하지만, 실제로 배선으로서 사용하는 배선 패턴 영역에서는, 제 2 도전성 막의 존재에 의해 용매 증기 농도(분위기)가 균일하게 되어, 도전성 막의 건조, 소성 분위기를 균일하게 하여 막 두께를 일정하게 하는 것이 가능하게 된다. 그 때문에 본 발명에서는, 막 두께 불균일 등에 기인하는 도전성 등, 전기 특성의 불균일성을 해소할 수 있다.
또한, 본 발명의 제 5 태양은, 액티브 매트릭스 기판의 제조 방법으로서, 기판 위에 게이트 배선을 형성하는 제 1 공정과, 상기 게이트 배선 상에 게이트 절연막을 형성하는 제 2 공정과, 상기 게이트 절연막을 통해서 반도체층을 적층하는 제 3 공정과, 상기 게이트 절연층 위에 소스 전극 및 드레인 전극을 형성하는 제 4 공정과, 상기 소스 전극 및 상기 드레인 전극 위에 절연 재료를 배치하는 제 5 공정과, 상기 절연 재료를 배치한 위에 화소 전극을 형성하는 제 6 공정을 갖고, 상기 제 1 공정 및 상기 제 4 공정 및 상기 제 6 공정 중 적어도 하나의 공정에서는, 상기의 디바이스 제조 방법을 사용한다.
본 발명에 따르면, 게이트 배선, 소스 전극 및 드레인 전극, 화소 전극에 막 두께 불균일 등에 기인하는 도전성 등, 전기 특성의 불균일성이 해소되고, 세선(細線)의 박막 패턴이 형성된 박형 액티브 매트릭스 기판을 얻을 수 있게 된다.
실시예
이하, 본 발명의 디바이스와 그 제조 방법, 액티브 매트릭스 기판의 제조 방법 및 전기 광학 장치 및 전자 기기의 실시형태를, 도 1에서 도 20을 참조하여 설명하겠다.
(제 1 실시형태)
본 실시형태에서는, 액체방울 토출법에 의해서 액체 토출 헤드의 노즐로부터 도전성 미립자를 함유한 배선 패턴(박막 패턴)용 잉크(기능액)를 액체방울 형상으로 토출하여, 기판 위에 도전성 막으로 형성된 배선 패턴을 형성하는 경우의 예를 사용하여 설명한다.
이 배선 패턴용 잉크는 도전성 미립자를 분산매에 분산시킨 분산액이나 유기 은 화합물이나 산화 은나노 입자를 용매(분산매)에 분산시킨 용액으로 이루어지는 것이다.
본 실시형태에서는 도전성 미립자로서, 예를 들면 금, 은, 동, 파라듐, 및 니켈 중의 어느 것을 함유하는 금속 미립자 이외에, 이들의 산화물, 및 도전성 폴리머나 초전도체의 미립자 등이 사용된다.
이 도전성 미립자는 분산성을 향상시키기 위해서 표면에 유기물 등을 코팅하여 사용할 수도 있다. 도전성 미립자의 입경은 1nm 이상 O.1㎛ 이하인 것이 바람직하다. O.1㎛ 보다 크면, 후술하는 액체 토출 헤드의 노즐에 막힘이 생길 우려가 있다. 또한, 1nm보다 작으면, 도전성 미립자에 대한 코팅제(劑)의 체적비가 커져서, 얻어지는 막 중의 유기물의 비율이 과다하게 된다.
분산매로서는, 상기의 도전성 미립자를 분산할 수 있는 것으로서, 응집을 일으키지 않는 것이면, 특히 한정되지 않는다. 예를 들면, 물 이외에, 메탄올, 에탄올, 프로판올, 부탄올 등의 알코올류, n-헵탄, n-옥탄, 데칸, 도데칸, 테트라데칸, 톨루엔, 크실렌, 시멘, 듀렌, 인덴, 디펜텐, 테트라하이드로나프탈렌, 데카하이드로나프탈렌, 시클로헥실벤젠 등의 탄화수소계 화합물, 또한 에틸렌글리콜디메틸에테르, 에틸렌글리콜디에틸에테르, 에틸렌글리콜메틸에틸에테르, 디에틸렌글리콜디메틸에테르, 디에틸렌글리콜디에틸에테르, 디에틸렌글리콜메틸에틸에테르, 1, 2-디메톡시에탄, 비스(2-메톡시에틸)에테르, p-디옥산 등의 에테르계 화합물, 또한 프로필렌카보네이트, γ-부틸로락톤, N-메틸-2-피롤리돈, 디메틸포름아미드, 디메틸설폭시드, 시클로헥사논 등의 극성 화합물을 예시할 수 있다. 이들 중, 미립자의 분산성과 분산액의 안정성, 또 액체방울 토출법(잉크젯법)에의 적용이 용이한 점에서, 물, 알코올류, 탄화수소계 화합물, 에테르계 화합물이 바람직하고, 보다 바람직한 분산매로서는, 물, 탄화수소계 화합물을 들 수 있다.
상기 도전성 미립자의 분산액의 표면 장력은 0.02N/m 이상 0.07N/m 이하의 범위 내인 것이 바람직하다. 잉크젯법으로 액체를 토출할 때, 표면 장력이 0.02N/m 미만이면, 잉크 조성물의 노즐면에 대한 습윤성이 증대되므로 비행 굽어짐이 생기기 쉬워지고, 0.07N/m를 초과하면 노즐 선단에서의 메니스커스 형상이 안정되지 않기 때문에 토출량이나, 토출 타이밍의 제어가 곤란하게 된다. 표면 장력을 조정하기 위해서, 상기 분산액에는, 기판과의 접촉각을 크게 저하시키지 않는 범위에서, 불소계, 실리콘계, 노니온계 등의 표면 장력 조절제를 미량 첨가하면 된다. 노니온계 표면 장력 조절제는, 액체의 기판에의 습윤성을 향상시키고, 막의 레벨링성(性)을 개량하여, 막의 미세한 요철의 발생 등의 방지에 도움이 되는 것이다. 상기 표면 장력 조절제는, 필요에 따라 알코올, 에테르, 에스테르, 케톤 등의 유기 화합물을 함유하여도 된다.
상기 분산액의 점도는 1mPaㆍs 이상 50mPaㆍs 이하인 것이 바람직하다. 잉크젯법을 사용하여 액체 재료를 액체방울로서 토출할 때, 점도가 1mPaㆍs보다 작을 경우에는 노즐 주변부가 잉크의 유출에 의해서 오염되기 쉽고, 또한 점도가 50mPaㆍs보다 클 경우는 노즐 구멍에서의 막힘 빈도가 높아져서 원활한 액체방울의 토출이 곤란하게 된다.
배선 패턴이 형성되는 기판으로서는, 유리, 석영 유리, Si 웨이퍼, 플라스틱 필름, 금속판 등 각종의 것을 사용할 수 있다. 또한, 이들 각종 소재 기판의 표면에 반도체막, 금속막, 유전체막, 유기막 등이 하지층으로서 형성된 것도 포함된다.
여기서, 액체방울 토출법의 토출 기술로서는, 대전 제어 방식, 가압 진동 방식, 전기 기계 변환식, 전기 열변환 방식, 정전(靜電) 흡인 방식 등을 들 수 있다. 대전 제어 방식은 재료에 대전 전극으로 전하를 부여하고, 편향 전극으로 재료의 비상 방향을 제어하여 노즐로부터 토출시키는 것이다. 또한 가압 진동 방식은 재료에 3Okg/cm2정도의 초고압을 인가하여 노즐 선단측으로 재료를 토출시키는 것이며, 제어 전압을 가하지 않은 경우에는 재료가 직진하여 노즐로부터 토출되고, 제어 전압을 가하면 재료간에 정전적인 반발이 일어나, 재료가 비산되어 노즐로부터 토출되지 않는다. 또한, 전기 기계 변환 방식은, 피에조 소자(압전 소자)가 펄스적인 전기 신호를 받아서 변형되는 성질을 사용한 것으로서, 피에조 소자가 변형함으로써 재료를 저장한 공간에 가요(可撓) 물질을 통해서 압력을 가하고, 이 공간으로부터 재료를 밀어내어 노즐로부터 토출시키는 것이다.
또한, 전기 열변환 방식은 재료를 저장한 공간 내에 설치한 히터에 의해서, 재료를 급격하게 기화시켜서 버블(거품)을 발생시키고, 버블의 압력에 의해서 공간 내의 재료를 토출시키는 것이다. 정전 흡인 방식은 재료를 저장한 공간 내에 미소압력을 가하여 노즐에 재료의 메니스커스를 형성하고, 이 상태에서 정전 인력(引力)을 가한 후 재료를 꺼내는 것이다. 또한, 이 이외에 전장(電場)에 의한 유체의 점성 변화를 이용하는 방식이나, 방전 불꽃으로 날리는 방식 등의 기술도 적용 가능하다. 액체방울 토출법은 재료의 사용에 낭비가 적고, 또한 소망하는 위치에 소망하는 양의 재료를 정확하게 배치할 수 있는 이점을 갖는다. 또한, 액체방울 토출법에 의해서 토출되는 액상 재료(유동체)의 한 방울의 양은 예를 들면 1~300 나노그램이다.
다음으로, 본 발명에 의한 디바이스를 제조할 때에 사용되는 디바이스 제조장치에 대하여 설명하겠다.
이 디바이스 제조장치로서는, 액체방울 토출 헤드로부터 기판에 대하여 액체방울을 토출함으로써 디바이스를 제조하는 액체방울 토출 장치(잉크젯 장치)가 사용된다.
도 1은 액체방울 토출 장치(IJ)의 개략 구성을 나타낸 사시도이다.
액체방울 토출 장치(IJ)는 액체방울 토출 헤드(1)와, X축 방향 구동축(4)과,Y축 방향 가이드축(5)과, 제어 장치(CONT)와, 스테이지(7)과, 클리닝 기구(8)와, 기대(基臺)(9)와, 히터(15)를 구비하고 있다.
스테이지(7)는 이 액체방울 토출 장치(IJ)에 의해서 잉크(액체 재료)가 설치되는 기판(P)을 지지하는 것으로서, 기판(P)을 기준 위치에 고정하는 도시하지 않은 고정 기구를 구비하고 있다.
액체방울 토출 헤드(1)는, 복수의 토출 노즐을 구비한 멀티 노즐 타입의 액체방울 토출 헤드이고, 길이 방향과 X축 방향을 일치시키고 있다. 복수의 토출 노즐은 액체방울 토출 헤드(1)의 하면에 Y축 방향으로 배열하여 일정 간격으로 설치되어 있다. 액체방울 토출 헤드(1)의 토출 노즐로부터는, 스테이지(7)에 지지되어 있는 기판(P)에 대하여, 상술한 도전성 미립자를 포함하는 잉크가 토출된다.
X축 방향 구동축(4)에는 X축 방향 구동 모터(2)가 접속되어 있다. X축 방향 구동 모터(2)는 스텝핑 모터 등이고, 제어 장치(CONT)로부터 X축 방향의 구동신호가 공급되면, X축 방향 구동축(4)을 회전시킨다. X축 방향 구동축(4)이 회전되면, 액체방울 토출 헤드(1)는 X축 방향으로 이동한다.
Y축 방향 가이드 축(5)은 기대(9)에 대하여 움직이지 않도록 고정되어 있다. 스테이지(7)는 Y축 방향 구동 모터(3)를 구비하고 있다. Y축 방향 구동 모터(3)는 스텝핑 모터 등이며, 제어 장치(CONT)로부터 Y축 방향의 구동신호가 공급되면, 스테이지(7)를 Y축 방향으로 이동한다.
제어 장치(CONT)는 액체방울 토출 헤드(1)에 액체방울의 토출 제어용의 전압을 공급한다. 또한, X축 방향 구동 모터(2)에 액체방울 토출 헤드(1)의 X축 방향의 이동을 제어하는 구동 펄스 신호를, Y축 방향 구동 모터(3)에 스테이지(7)의 Y축 방향의 이동을 제어하는 구동 펄스 신호를 공급한다.
클리닝 기구(8)는 액체방울 토출 헤드(1)를 클리닝하는 것이다. 클리닝 기구(8)에는 도시하지 않은 Y축 방향의 구동 모터가 구비되어 있다. 이 Y축 방향의 구동 모터의 구동에 의해서, 클리닝 기구는 Y축 방향 가이드 축(5)을 따라 이동한다. 클리닝 기구(8)의 이동도 제어 장치(CONT)에 의해서 제어된다.
히터(15)는 여기에서는 램프 어닐에 의해 기판(P)을 열처리하는 수단이고, 기판(P) 위에 도포된 액체 재료에 포함되는 용매의 증발 및 건조를 행한다. 이 히터(15)의 전원의 투입 및 차단도 제어 장치(CONT)에 의해서 제어된다.
액체방울 토출 장치(IJ)는 액체방울 토출 헤드(1)와 기판(P)을 지지하는 스테이지(7)를 상대적으로 주사하면서 기판(P)에 대하여 액체방울을 토출한다. 여기서, 이하의 설명에서, X축 방향을 주사 방향, X축 방향과 직교되는 Y축 방향을 비주사 방향으로 한다. 따라서 액체방울 토출 헤드(1)의 토출 노즐은, 비주사 방향인 Y축 방향으로 일정 간격으로 나란히 설치되어 있다. 또한, 도 1에서 액체방울 토출 헤드(1)는 기판(P)의 진행 방향에 대하여 직각으로 배치되어 있으나, 액체방울 토출 헤드(1)의 각도를 조정하여, 기판(P)의 진행 방향에 대하여 교차시키도록 하여도 된다.
이와 같이 하면, 액체방울 토출 헤드(1)의 각도를 조정하는 것으로써, 노즐간의 피치를 조절할 수 있다. 또한, 기판(P)과 노즐면과의 거리를 임의로 조절할 수 있도록 하여도 된다.
도 2는 피에조 방식에 의한 액체 재료의 토출 원리를 설명하기 위한 도면이다.
도 2에 있어서, 액체 재료(배선 패턴용 잉크, 기능액)를 수용하는 액체실(21)에 인접하여 피에조 소자(22)가 설치되어 있다. 액체실(21)에는 액체 재료를 수용하는 재료 탱크를 포함하는 액체 재료 공급계(23)를 통해서 액체 재료가 공급된다. 피에조 소자(22)는 구동 회로(24)에 접속되어 있고, 이 구동회로(24)를 통해서 피에조 소자(22)에 전압을 인가하고, 피에조 소자(22)를 변형시킴으로써, 액체실(21)이 변형되어 노즐(25)로부터 액체 재료가 토출된다. 이 경우, 인가 전압의 값을 소정의 구동 파형으로 변화시킴으로써, 피에조 소자(22)의 변형량(歪量)이 제어된다. 또한, 인가 전압의 주파수를 변화시킴으로써, 피에조 소자(22)의 변형속도가 제어된다. 피에조 방식에 의한 액체방울 토출은 재료에 열을 가하지 않기 때문에, 재료의 조성에 영향을 주기 어렵다는 이점을 갖는다.
다음으로, 본 발명의 배선 패턴 형성 방법(박막 패턴 형성 방법)의 실시형태의 일례로서, 기판 위에 도전막 배선을 형성하는 방법에 대하여, 도 3에서 도 7을 참조하여 설명한다.
본 실시형태에서는 도 3의 (a)에 나타낸 것과 같이, 기판(P) 위의 대략 중앙부에 위치하는 배선 패턴 영역(패턴 형성 영역)(PI)에 전극 패턴(도전성 막)(EP)을 형성하고, 배선 패턴 영역(PI)의 외측(주위)의 더미 영역(PO)에 전극 패턴(EP)과는 전기적으로 분리하여 배선되는 더미 패턴(제 2 도전성 막)(DP)을 형성한다.
전극 패턴(EP)은 여기서는 라인 폭 120㎛, 라인 스페이스 240㎛의 배열 피치 360㎛로 배선된다. 더미 패턴(DP)은 전극 패턴(EP)과 동일한 재료로 형성되고, 전극 패턴(EP)과 동일한 배열(라인 폭 120㎛, 라인 스페이스 240㎛의 배열 피치 360㎛)이며, 또한 연속적으로 배열되도록, 배선 패턴 영역(PI)과 더미 영역(PO)과의 경계에서 서로 인접되는 전극 패턴(EP)과의 라인 스페이스도 240㎛로 배선된다.
본 실시형태에 따른 배선 패턴 형성 방법은, 상술한 배선 패턴용의 잉크를 기판(P) 위에 배치하고, 그 기판(P) 위에 배선용의 도전막 패턴(전극 패턴(EP) 및 더미 패턴(DP))을 형성하는 것이며, 뱅크 형성 공정, 잔사(殘渣) 처리 공정, 발액화 처리 공정, 재료 배치 공정 및 중간 건조 공정, 소성 공정으로 개략 구성된다.
이하 각 공정마다 상세히 설명한다.
(뱅크 형성 공정)
뱅크는 구획 부재로서 기능하는 부재이고, 뱅크의 형성은 리소그래피법이나 인쇄법 등, 임의의 방법으로 행할 수 있다. 예를 들면 리소그래피법을 사용하는 경우는, 스핀 코트, 스프레이 코트, 롤 코트, 다이 코트, 딥 코트 등 소정의 방법으로, 기판(P) 위에 뱅크의 높이에 맞추어서 유기계 감광성 재료를 도포하고, 그 위에 레지스트 층을 도포한다. 그리고 뱅크 형상(전극 패턴(EP) 및 더미 패턴(DP))에 맞추어서 마스크를 실시하여 레지스트를 노광ㆍ현상함으로써 뱅크 형상에 맞춘 레지스트를 남긴다. 마지막으로 에칭하여 마스크 이외의 부분의 뱅크 재료를 제거한다.
또한, 하층(下層)은 무기물 또는 유기물로 기능액에 대하여 친액성을 나타내는 재료이며, 상층(上層)은 유기물로 발액성을 나타내는 재료로 구성된 2층 이상으로 뱅크(凸부)를 형성하여도 된다.
이에 의해서, 도 4의 (a)에 나타낸 것과 같이, 배선 패턴 영역(PI)에서의 전극 패턴(EP)을 형성해야 할 영역인 홈(31)을 둘러싸도록, 예를 들면 10㎛ 폭으로 뱅크(B)가 돌출 설치된다. 또한, 더미 영역(PO)에 있어서도 더미 패턴(DP)을 형성해야 할 홈의 외측에는 뱅크(제 2 뱅크)(B2)가 형성되지만, 단면 형상에 대해서는 양쪽 모두 동일하므로, 도 4의 (a) 내지 도 4의 (d)에서는, 전극 패턴(EP) 및 더미 패턴(DP)의 쌍방을 도시하는 것으로 한다.
또한, 기판(P)에 대하여는, 유기 재료 도포 전에 표면 개질 처리로서, HMDS 처리((CH3)3SiNHSi(CH3)3)를 증기 상태로 하여 도포하는 방법)가 실시되고 있으나, 도 4의 (a) 내지 도 4의 (d)에서는 그 도시를 생략하고 있다.
뱅크를 형성하는 유기 재료로서는, 액체 재료에 대하여 원래 발액성을 나타내는 재료라도 되고, 후술하는 것과 같이 플라스마 처리에 의한 발액화가 가능하여 하지 기판과의 밀착성이 좋고, 포토리소그래피에 의한 패터닝을 하기 쉬운 절연 유기 재료라도 된다. 예를 들면, 아크릴 수지, 폴리이미드 수지, 올레핀 수지, 멜라민 수지 등의 고분자 재료를 사용하는 것이 가능하다.
(잔사 처리 공정(친액화 처리공정))
다음으로, 뱅크간에서의 뱅크 형성시의 레지스트(유기물) 잔사를 제거하기 위해서, 기판(P)에 대하여 잔사 처리를 행한다.
잔사 처리로서는, 자외선을 조사함으로써 잔사 처리를 행하는 자외선(UV) 조사 처리나 대기 분위기 중에서 산소를 처리 가스로 하는 O2플라스마 처리 등을 선택할 수 있으나, 여기서는 O2플라스마 처리를 실시한다.
구체적으로는, 기판(P)에 대하여 플라스마 방전 전극으로부터 플라스마 상태의 산소를 조사하는 것으로 행한다. O2플라스마 처리의 조건으로서는, 예를 들면 플라스마 파워가 5O ~ 1000W, 산소 가스 유량이 50 ~ 100ml/min, 플라스마 방전 전극에 대한 기판(P)의 판 반송 속도가 0.5 ~ 10mm/sec, 기판 온도는 70 ~ 90℃로 된다.
또한, 기판(P)은 유리 기판의 경우, 그 표면은 배선 패턴 형성 재료에 대하여 친액성을 갖고 있으나, 본 실시형태와 같이 잔사 처리를 위해서 O2플라스마 처리나, 자외선 조사 처리를 실시함으로써 홈(31)의 친액성을 높일 수 있다. 본 실시형태에서는 배선 패턴 형성 재료로서 사용하는 유기은 화합물(후술)에 대한 홈(31)의 접촉각이 10°이하로 되도록 플라스마 처리 조건을 조정했다(예를 들면, 기판(P)의 반송속도를 느리게 하여 플라스마 처리 시간을 길게 한다).
(발액화 처리 공정)
계속해서, 뱅크(B, B2)에 대하여 발액화 처리를 행하여, 그 표면에 발액성을 부여한다. 발액화 처리로서는, 예를 들면 대기 분위기 중에서 테트라플루오로메탄을 처리 가스로 하는 플라스마 처리법(CF4플라스마 처리법)을 채용할 수 있다. CF4플라스마 처리의 조건은, 예를 들면 플라스마 파워가 50 ~ 1000kW, 4불화 메탄가스 유량이 50 ~ 100ml/min, 플라스마 방전 전극에 대한 기체 반송 속도가 0.5 ~ 1020mm/sec, 기체 온도는 70 ~ 90℃로 된다.
또한, 처리 가스로서는 테트라플루오로메탄(4불화 탄소)에 한하지 않고, 다른 플루오로카본계의 가스를 사용할 수도 있다. 본 실시형태에서는 배선 패턴 형성 재료로서 사용하는 유기 은화합물에 대한 뱅크(B)의 접촉각이 60°이상으로 되도록 플라스마 처리 조건을 조정했다(예를 들면 기판(P)의 반송 속도를 느리게 하여 플라스마 처리 시간을 길게 한다).
이와 같은 발액화 처리를 행함으로써, 뱅크(B, B2)에는 이것을 구성하는 수지 중에 불소기가 도입되어, 홈부(31)에 대하여 높은 발액성이 부여된다. 또 상술한 친액화 처리로서의 O2플라스마 처리는, 뱅크(B)의 형성 전에 행하여도 되지만, 아크릴 수지나 폴리이미드 수지 등은, O2플라스마에 의한 전(前) 처리가 이루어진 쪽이 보다 불소화(발액화)되기 쉽다고 하는 성질이 있기 때문에, 뱅크(B, B2)를 형성한 후에 O2플라스마 처리하는 것이 바람직하다.
또한, 뱅크(B, B2)에 대한 발액화 처리에 의해서, 먼저 친액화 처리한 기판(P) 표면에 대하여 다소는 영향이 있으나, 특히 기판(P)이 유리 등으로 이루어지는 경우에는, 발액화 처리에 의한 불소기의 도입이 일어나지 않기 때문에, 기판(P)은 그 친액성, 즉 습윤성이 실질상 손상되는 일은 없다.
또한, 뱅크(B)에 대하여는 발액성을 갖는 재료(예를 들면 불소기를 갖는 수지 재료)에 의해서 형성함으로써, 그 발액 처리를 생략하도록 하여도 된다.
이들 뱅크 형성 공정, 잔사 처리 공정 및 발액화 처리공정에 의해서, 박막 패터닝용 기판이 형성된다.
(재료 배치 공정 및 중간 건조 공정)
다음으로, 액체방울 토출 장치(IJ)에 의한 액체방울 토출법을 사용하여, 배선 패턴 형성 재료를 기판(P) 위의 홈(31)에 도포한다. 또한, 여기서는 도전성 미립자로서 은을 사용하여, 용매(분산매)로서 디에틸렌글리콜디에틸에테르를 사용한 잉크(분산액)를 토출 하는 것으로서 설명한다.
즉, 재료 배치 공정에서는, 도시하지 않은 플러싱 영역에 대하여 예비 토출을 행한 후에, 뱅크간의 홈에 액체방울을 토출함으로써, 더미 영역(PO)(예를 들면 도 3의 (a) 중, 좌측의 더미 영역)에서의 더미 패턴(DP), 배선 패턴 영역(PI)에서의 전극 패턴(EP), 더미 영역(PO)(예를 들면 도 3의 (a) 중, 우측의 더미 영역)에서의 더미 패턴(DP)을 순차 형성한다.
이를 상세히 설명하면, 상술한 액체방울 토출 장치(IJ)의 액체방울 토출 헤드(1)와 기판(P)을 상대 이동시키면서, 도 4의 (b)에 나타낸 것과 같이, 액체 토출 헤드(1)로부터 배선 패턴 형성재료를 포함하는 액체 재료를 액체방울(32)로서 토출하고, 그 액체방울(32)을 기판(P) 위의 홈(31)에 배치한다. 구체적으로는 홈(31)의 길이 방향(배선 패턴의 형성 방향)을 따라, 액체방울 토출 헤드(1)와, 기판(P)을 상대 이동시키면서, 소정 피치로 액체방울(32)을 복수 토출함으로써, 후술과 같이 선 형상의 배선 패턴을 형성한다.
또한, 본 예에서는 액체방울(32)의 직경(D)이 뱅크(B, B2)에 의한 홈부(31)의 폭(W)(본 예에서는 홈부(31)의 개구부에서의 폭)보다 큰 것으로 한다.
여기서, 액체방울 토출 장치(IJ)의 제어 장치(CONT)는, 도 5에 나타낸 것과 같이, 기판(P) 위에 격자 형상의 복수 비트(단위 격자)로 이루어지는 비트 맵을 설정하고, 기판(P) 위에 설정한 비트 맵에 기초해서, 기판(P)에 대해서 X축 방향으로 주사하면서, 비트 맵에서의 복수 비트 중, 소정 비트(전극 패턴(31) 및 더미 패턴(32)을 형성하는 비트)에 대한 액체방울의 토출 동작을 행함으로써, 기판(P) 위에는 전극 패턴(EP) 및 더미 패턴(DP)이 같은 공정 내에서 연속적으로 형성된다.
이 때, 액체방울(32)을 액체방울 토출 헤드(1)로부터 토출하여, 홈부(31) 내에 액상체를 배치하면, 뱅크(B, B2)의 표면이 발액성으로 되어 있고, 또한 테이퍼 형상으로 되어 있으므로, 이들 뱅크(B, B2) 위에 있는 액체방울(32) 부분은 뱅크(B, B2)로부터 튀겨지고, 더 나아가서는 홈(31)의 모세관 현상에 의해서 그 홈(31) 내에 흘러내린다.
그런데, 액체방울(32)은 그 직경(D)이 홈부(31)의 폭(W)보다 크기 때문에, 도 6의 (a)에 나타내는(도 4의 (c)에서 2점 쇄선으로 나타냄) 것과 같이 토출된 액상체(부호 32a로 나타냄)의 일부가 넘쳐서 뱅크(B, B2) 위에 남게 되는 일이 있다.
그리고, 계속해서 피치(L) 떨어진 홈(31) 내의 위치에 액체방울(32)을 토출하지만, 이 토출 피치(L)는 홈(31) 내에 토출된 액상체(액체방울)가 젖어 번졌을 때, 피치(L) 이간하여 토출된, 인접하는 액상체와 연결되는 크기로 설정되어 있고, 미리 실험 등에 의해서 구해지고 있는 것이다.
즉, 도 6의 (b)에 나타나는 것과 같이, 액상체(32a)에 대하여 거리(L) 이간하여 토출된 액상체(부호(32b)로 나타냄)는, 젖어서 번지는 것이며, 먼저 토출된 액상체(32a)와 연결된다. 이 때, 액상체(32b)에서도, 그 일부가 넘쳐서 뱅크(B, B2) 위에 남을 가능성이 있으나, 액상체(32a, 32b)가 이어졌을 때에 접촉부가 끌어당김으로써, 뱅크(B, B2)에 남은 액상체가 도면 중 화살표로 나타낸 것과 같이, 홈(31) 내에 끌려 들어간다.
그 결과, 도 4의 (c) 및 도 6의 (c)에 부호(32c)로 나타낸 것과 같이, 액상체는 뱅크(B, B2)에 넘치지 않고 홈(31) 내에 들어가서 선 형상으로 형성된다.
또한, 홈(31) 내로 토출되고, 또는 뱅크(B, B2)로부터 흘러내린 액상체(32a, 32b)는, 기판(P)이 친액 처리되어 있음으로써 보다 번지기 쉽게 되어 있고, 이에 의해서 액상체(32a, 32b)는 보다 균일하게 홈(31) 내를 메우게 된다. 따라서 홈(31)의 폭(W)이 액체방울(32)의 직경(D)보다 좁음(작음)에도 불구하고, 홈(31) 내를 향해서 토출된 액체방울(32)(액상체(32a, 32b))은, 뱅크(B, B2) 위에 잔류되지 않고, 홈(31) 내에 양호하게 들어가서 이것을 균일하게 매립하게 된다.
(중간 건조 공정)
기판(P)에 액체방울을 토출한 후, 분산매의 제거를 위해, 필요에 따라서 건조 처리(중간 건조)를 한다. 건조 처리는 예를 들면 기판(P)을 가열하는 통상의 핫 플레이트, 전기로 등에 의한 가열 처리에 의해서 행할 수 있다. 본 실시형태에서는, 예를 들면 180 ℃ 가열을 60분간 정도 행한다. 이 가열은 N2분위기하(下) 등, 반드시 대기 중에 행할 필요는 없다.
또한, 이 건조처리는 램프 어닐에 의해 행할 수도 있다.
램프 어닐에 사용하는 광의 광원으로서는, 특히 한정되지 않지만, 적외선 램프, 크세논 램프, YAG 레이저, 아르곤 레이저, 탄산가스 레이저, XeF, XeCl, XeBr, KrF, KrCl, ArF, ArCl 등의 엑시머 레이저 등을 광원으로서 사용할 수 있다. 이들 광원은 일반적으로는, 출력 10W 이상 5000W 이하의 범위의 것이 사용되지만, 본 실시형태에서는 10OW 이상 100OW 이하의 범위에서 충분하다.
이 중간 건조 공정과 상기 재료 배치 공정을 반복하여 행함으로써, 배선 패턴을 소망하는 막 두께로 형성할 수 있다.
(소성 공정)
토출 공정 후의 건조막은, 미립자간의 전기적 접촉을 양호하게 하기 위해서, 분산매를 완전히 제거할 필요가 있다. 또한, 도전성 미립자의 표면에 분산성을 향상시키기 위해서, 유기물 등의 코팅제가 코팅되어 있는 경우에는, 이 코팅제도 제거할 필요가 있다. 그 때문에 토출 공정 후의 기판에는 열처리 및/또는 광처리가 실시된다.
열처리 및/또는 광처리는 통상 대기 중에서 행해지지만, 필요에 따라서 질소, 아르곤, 헬륨 등의 불활성 가스 분위기 중에서 행할 수도 있다. 열처리 및/또는 광처리의 처리 온도는 분산매의 비점(沸點)(증기압), 분위기 가스의 종류나 압력, 미립자의 분산성이나 산화성 등의 열적 거동, 코팅제의 유무나 양, 기재(基材)의 내열 온도 등을 고려하여 적당히 결정된다.
예를 들면, 유기물로 이루어지는 코팅제를 제거하기 위해서는, 약 300℃에서소성할 필요가 있다. 또한, 플라스틱 등의 기판을 사용하는 경우에는, 실온 이상 10O℃ 이하에서 행하는 것이 바람직하다.
이상의 공정에 의해 토출 공정 후의 건조막은 미립자간의 전기적 접촉이 확보되어, 도전성 막으로 변환됨으로써, 도 4의 (d)에 나타낸 것과 같이, 선 형상으로 연속된 막으로서의 도전성 패턴, 즉 전극 패턴(EP)(또는 더미 패턴(DP))을 얻는다.
여기서, 열 처리시에서의 기판 위의 패턴의 위치와 용매 증기압 농도와의 관계를 도 7에 나타낸다.
이 도면에 나타낸 것과 같이, 더미 패턴(DP)이 배선된 기판의 단부에서는, 패턴(기능액)으로부터 증발한 용매 증기 농도가 낮아, 건조가 빠르게 진행하는데 대하여, 전극 패턴(EP)이 배선된 기판 내측에서는, 더미 패턴(DP)의 존재에 의해 용매 증기 농도가 외측에 비교해서 높은 값으로 일정하게 되어 있다. 즉, 소성 상태가 불량으로 될 우려가 있는 영역(분산매 제거, 코팅제의 균일 제거)은 배선 패턴 영역(PI)의 외측의 더미 영역(PO)으로 되어, 표시에 사용되는 영역에 배선된 전극 패턴(EP)은 양호한 소성 상태로 된다.
이상, 설명한 일련의 공정에 의해서, 기판 위에 선 형상의 도전막 패턴(도전막 배선)이 형성된다.
이와 같이, 본 실시형태에서는, 액체방울 토출에 의해서 배선 패턴 영역(PI)의 외측에 더미 패턴(DP)을 배선했으므로, 건조ㆍ소성시에 용매 증기 농도의 분포가 생겨도, 전극 패턴(EP)에 관하여는 양호한 소성 상태를 용이하게 얻을 수 있어,막 두께 불균일의 발생을 억제가 가능하게 된다. 그 때문에, 종래에는 거듭 도포된 도전막 패턴끼리 건조 상태의 불균일에 의해 선폭이나 막 두께가 균일하게 되지 않았거나 하는 것을 방지할 수 있고, 선폭, 막 두께에 불균형이 생기지 않도록 거듭해서 패턴 형성할 수 있다. 따라서, 막 두께 불균일에 기인하는 도전성 등, 전기 특성의 불균일이 생기는 것을 방지할 수 있어서, 고품질의 디바이스를 제조하는 것이 가능하게 된다.
또한, 본 실시형태에서는 전극 패턴(EP)과 더미 패턴(DP)을 동일한 재료로 형성하고 있으므로, 동일한 토출 처리 공정(재료 배치 공정)으로 양 패턴(EP, DP)을 형성할 수 있어, 액상체 교환에 요하는 시간을 삭감하여 생산 효율을 향상시킬 수 있게 된다. 또한, 본 실시형태에서는 전극 패턴(EP)과 더미 패턴(DP)을 동일한 배열(제원(諸元))로 배치하여, 연속적으로 액체방울 토출 처리를 행하고 있으므로, 액체방울 토출시의 비트 맵(도트 패턴)을 개별로 작성할 필요가 없어지게 되어, 비트 맵 작성에 필요한 시간도 단축할 수 있다.
또한, 본 실시형태에서는 뱅크(B, B2)에 홈(31)보다도 높은 발액성을 부여하고 있으므로, 토출된 액체방울의 일부가 뱅크(B, B2) 상에 오른 경우에도, 발액성에 의해 액체방울을 튀겨서 홈(31)으로 흘러 내리게 함으로써 액상체를 보다 균일하게 도포할 수 있기에, 균일한 막 두께를 갖는 전극 패턴(EP)을 얻을 수 있다. 이에 더하여, 본 실시형태에서는 홈(31)의 폭이 액체방울(32)의 직경보다 작을 경우에도, 홈(31) 내를 액상체로 메울 수 있으므로, 보다 세선인 배선 패턴이 형성된 소형의 디바이스를 얻는 것이 가능한 동시에, 단락(短絡) 등의 불량이 생기지 않는고품질의 디바이스를 얻는 것이 가능하다.
또한, 저항 체크 등, 전극 패턴(EP)에 대한 도통 시험이나 밀착성 시험 등의 품질 검사를 더미 패턴(DP)을 사용하여 행하는 것으로써, 전극 패턴(EP)에 손상이 나거나 하는 것도 방지할 수 있고, 또한 더미 패턴(DP)이 단부에 배치되어 있으므로, 전극 패턴(EP)에 비교해서 시험시의 액세스가 용이하게 된다고 하는 효과도 얻을 수 있다.
(제 2 실시형태)
제 2 실시형태로서, 본 발명의 전기 광학 장치의 일례인 액정 표시 장치에 대하여 설명한다.
도 8은 본 발명에 의한 액정 표시 장치에 대하여, 각 구성요소와 함께 나타낸 대향 기판 측으로부터 본 평면도이고, 도 9는 도 8의 H-H'선을 따르는 단면도이다. 도 10은 액정 표시 장치의 화상 표시 영역에서, 매트릭스 형상으로 형성된 복수의 화소에서의 각종 소자, 배선 등의 등가 회로도이고, 도 11은 액정 표시 장치의 부분 확대 단면도이다. 또한, 이하의 설명에 사용한 각 도면에서는, 각 층이나 각 부재를 도면 상에서 인식할 수 있을 정도의 크기로 하기 때문에, 각 층이나 각 부재 마다 축척을 달리하고 있다.
도 8 및 도 9에서, 본 실시형태의 액정 표시 장치(전기 광학 장치)(100)는, 쌍을 이루는 TFT 어레이 기판(10)과 대향 기판(20)이 광경화성의 밀봉재인 실재(seal材)(52)에 의해서 접합되고, 이 실재(52)에 의해서 구획된 영역 내에 액정(50)이 밀봉, 유지되어 있다. 실재(52)는 기판 면 내의 영역에서 닫힌 프레임 형상으로 형성되어 이루어지고, 액정 주입구를 구비하지 않고, 밀봉재로 밀봉된 흔적이 없는 구성으로 되어 있다.
실재(52)의 형성 영역의 내측 영역에는, 차광성 재료로 이루어지는 주변 구분선(break line, 見切)(53)이 형성되어 있다. 실재(52)의 외측 영역에는 데이터선 구동회로(201) 및 실장 단자(202)가 TFT 어레이 기판(10)의 1변을 따라 형성되어 있고, 이 1변에 인접하는 2변을 따라 주사선 구동회로(204)가 형성되어 있다. TFT 어레이 기판(10)의 남은 1변에는, 화상 표시 영역의 양측에 설치된 주사선 구동 회로(204) 사이를 접속하기 위한 복수의 배선(205)이 설치되어 있다. 또한, 대향 기판(20) 코너부의 적어도 1개소에서는, TFT 어레이 기판(10)과 대향 기판(20) 사이에서 전기적 도통을 취하기 위한 기판간 도통재(206)가 배설되어 있다.
또한, 데이터선 구동회로(201) 및 주사선 구동회로(204)를 TFT 어레이 기판(10) 위에 형성하는 것 대신에, 예를 들면 구동용 LSI가 실장된 TAB(Tape Automated Bonding) 기판과 TFT 어레이 기판(10)의 주변부에 형성된 단자군을 이방성 도전막을 통해서 전기적 및 기계적으로 접속하도록 하여도 된다. 또한, 액정 표시 장치(100)에서는 사용하는 액정(50)의 종류, 즉 TN(Twisted Nematic) 모드, C-TN 법, VA 방식, IPS 방식 등의 동작 모드나, 노멀리 화이트 모드/노멀리 블랙 모드별로 이에 따라서, 위상차판, 편광판 등이 소정 방향으로 배치되지만, 여기서는 도시를 생략한다.
또한, 액정 표시 장치(100)를 컬러 표시용으로서 구성하는 경우에는, 대향 기판(20)에서 TFT 어레이 기판(10)의 후술하는 각 화소 전극에 대향하는 영역에,예를 들면 적색(R), 녹색(G), 청색(B)의 컬러 필터를 그 보호막과 함께 형성한다.
이와 같은 구조를 갖는 액정 표시 장치(100)의 화상 표시 영역에서는, 도 1O에 나타낸 것과 같이 복수의 화소(1OOa)는 매트릭스 형상으로 구성되어 있는 동시에, 이 화소(100a)의 각각에는 화소 스위칭용의 TFT(스위칭 소자)(30)가 형성되어 있고, 화소 신호(S1, S2, …, Sn을 공급하는 데이터선(6a)이 TFT(30)의 소스에 전기적으로 접속되어 있다. 데이터선(6a)에 기입하는 화소 신호(S1, S2, …, Sn)은 이 차례로 선 순차로 공급하여도 되고, 서로 인접하는 복수의 데이터선(6a) 끼리에 대하여, 그룹마다 공급하도록 해도 된다. 또한, TFT(30)의 게이트에는 주사선(3a)이 전기적으로 접속되어 있고, 소정의 타이밍으로 주사선(3a)에 펄스적으로 주사 신호(G1, G2, …, Gm)를 이 차례로 선 순차로 인가하도록 구성되어 있다.
화소 전극(19)은 TFT(30)의 드레인에 전기적으로 접속되어 있고, 스위칭 소자인 TFT(30)를 일정 기간만 ON 상태로 함으로써, 데이터선(6a)으로부터 공급되는 화소 신호(S1, S2, …, Sn)를 각 화소에 소정 타이밍으로 기입한다. 이와 같이 하여 화소 전극(19)을 통해서 액정에 기입된 소정 레벨의 화소 신호(S1, S2, …, Sn)은 도 9에 나타낸 대향기판(20)의 대향전극(121)과의 사이에서 일정 기간 유지된다. 또 유지된 화소 신호(S1, S2, …, Sn)가 리크되는 것을 방지하기 위해서, 화소 전극(19)과 대향 전극(121)과의 사이에 형성되는 액정 용량과 병렬로 축적 용량(60)이 부가되어 있다. 예를 들면 화소 전극(19)의 전압은 소스 전압이 인가된 시간보다 3자리 수나 긴 시간만큼 축적 용량(60)에 의해 유지된다. 이에 의해서 전하의 유지 특성은 개선되어, 콘트라스트 비(比)가 높은 액정 표시 장치(100)를 실현할 수 있다.
도 11의 (a)는 보텀 게이트형 TFT(30)를 갖는 액정 표시 장치(100)의 부분 확대 단면도로서, TFT 어레이 기판(10)을 구성하는 유리 기판(P) 위에는 뱅크(67, 67)가 돌출 설치되어 있고, 뱅크(67, 67)간의 홈(68) 내에는 상기 제 1 실시형태의 배선 패턴 형성 방법에 의해서 게이트 배선(61)이 형성되어 있다. 또한, 본 실시형태에서는 후술하는 비정질 실리콘 층을 형성하는 프로세스로 약 350℃까지 가열되므로, 그 온도에 견딜수 있는 재료로서 무기질의 뱅크(67)를 사용하고 있다.
게이트 배선(61) 위에는, SiNx로 이루어지는 게이트 절연막(62)을 통해서 비정질 실리콘(a-Si) 층으로 이루어지는 반도체 층(63)이 적층되어 있다. 이 게이트 배선 부분에 대향하는 반도체 층(63) 부분이 채널 영역으로 되어 있다. 반도체 층(63) 위에는, 오믹(ohmic) 접합을 얻기 위한 예를 들면 n+형 a-Si 층으로 이루어지는 접합층(64a 및 64b)이 적층되어 있고, 채널 영역의 중앙부에서의 반도체 층(63) 위에는, 채널을 보호하기 위한 SiNx로 이루어지는 절연성의 에치스톱 막(65)이 형성되어 있다. 또한, 이들 게이트 절연막(62), 반도체 층(63), 및 에치스톱 막(65)은, 증착(CVD) 후에 레지스트 도포, 감광ㆍ현상, 포토에칭이 실시됨으로써, 도시되는 바와 같이 패터닝된다.
또한, 접합층(64a, 64b) 및 ITO(Indium Tin Oxide: 인듐 주석 산화물)로 이루어지는 화소 전극(19)도 똑같이 성막되는 동시에, 포토에칭이 실시됨으로써, 도시한 바와 같이 패터닝된다. 그리고, 화소 전극(19), 게이트 절연막(62) 및 에치스톱 막(65) 위에 각각 뱅크(66 …)를 돌출 설치하고, 이 뱅크(66 …)간에 상술한 액체방울 토출 장치(IJ)를 사용하여, 은 화합물의 액체방울을 토출함으로써 소스 선, 드레인 선을 형성할 수 있다.
또 도 11의 (b)에 나타낸 것과 같이, 게이트 절연막(62)에 오목(凹)부를 설치하여, 이 오목(凹)부 내에 게이트 절연막(62)의 표면과 대략 한 면에 반도체 층(63)을 형성하고, 그 위에 접합층(64a, 64b), 화소 전극(19), 에치스톱 막(65)을 형성할 수도 있다. 이 경우 뱅크(66) 간의 홈 저부를 플랫으로 함으로써, 이들 각층 및 소스선, 드레인 선을 단면(斷面)적으로 굴곡시키지 않고, 평탄성이 우수한 고특성의 TFT로 할 수 있다.
상기 구성의 TFT에서는, 상술한 액체방울 토출 장치(IJ)를 사용하여, 예를 들면 은 화합물의 액체방울을 토출하는 것으로써, 게이트 선, 소스 선, 드레인 선 등을 형성할 수 있기 때문에, 세선화에 의한 소형ㆍ박형화가 실현되어, 전기 특성의 불균일이 생기지 않는 고품질의 액정 표시 장치를 얻을 수 있다.
(제 3 실시형태)
상기 실시형태에서는 TFT(30)를 액정 표시 장치(100)의 구동을 위한 스위칭 소자로서 사용하는 구성으로 했으나, 액정 표시 장치 이외에도 예를 들면 유기 EL(일렉트로루머네선스) 표시 디바이스에 응용이 가능하다. 유기 EL 표시 디바이스는 형광성의 무기 및 유기 화합물을 포함하는 박막을, 음극과 양극으로 사이에 끼운 구성을 갖고, 상기 박막에 전자 및 정공(홀)을 주입하여 여기시킴으로써 여기자(익사이톤)를 생성시키고, 이 익사이톤이 재결합할 때의 광의 방출(형광ㆍ인광)을 이용하여 발광시키는 소자이다.
그리고, 상기의 TFT(30)를 갖는 기판 위에, 유기 EL표시 소자에 사용되는 형광성 재료 중, 적색, 녹색 및 청색의 각 발광색을 나타내는 재료 즉 발광층 형성재료 및 정공 주입/전자 수송층을 형성하는 재료를 잉크로 하고, 각각을 패터닝함으로써, 자발광 풀 컬러 EL 디바이스를 제조할 수 있다.
본 발명에 있어서의 디바이스(전기 광학 장치)의 범위에는 이와 같은 유기 EL 디바이스도 포함되며, 소형ㆍ박형화가 실현되어, 전기 특성의 불균일이 생기지 않은 고품질의 유기 EL 디바이스를 얻을 수 있다.
도 12는 상기 액체방울 토출 장치(IJ)에 의해서 일부의 구성요소가 제조된 유기 EL 장치의 측단면도이다. 도 12를 참조하면서 유기 EL장치의 개략 구성을 설명한다.
도 12에서 유기 EL장치(301)는 기판(311), 회로 소자부(321), 화소 전극(331), 뱅크부(341), 발광 소자(351), 음극(361)(대향전극), 및 밀봉 기판(371)으로 구성된 유기 EL소자(302)에, 플렉서블 기판(도시 생략)의 배선 및 구동 IC(도시 생략)를 접속한 것이다. 회로 소자부(321)는 액티브 소자인 TFT(30)가 기판(311) 위에 형성되고, 복수의 화소 전극(331)이 회로 소자부(321) 위에 정렬하여 구성된 것이다. 그리고 TFT(30)를 구성하는 게이트 배선(61)이, 상술한 실시형태의 배선 패턴의 형성 방법에 의해서 형성되어 있다.
각 화소 전극(331)간에는 뱅크부(341)가 격자 형상으로 형성되어 있고, 뱅크부(341)에 의해 생긴 오목(凹) 개구(344)에 발광 소자(351)가 형성되어 있다. 또발광 소자(351)는 적색의 발광을 이루는 소자와, 녹색의 발광을 이루는 소자와, 청색의 발광을 이루는 소자로 이루어져 있고, 이에 의해서 유기 EL장치(301)는 풀 컬러 표시를 실현하는 것으로 되어 있다. 음극(361)은 뱅크부(341) 및 발광 소자(351)의 상부 전(全)면에 형성되고, 음극(361) 위에는 밀봉용 기판(371)이 적층되어 있다.
유기 EL소자를 포함한 유기 EL장치(301)의 제조 프로세스는, 뱅크부(341)를 형성하는 뱅크부 형성 공정과, 발광 소자(351)를 적절히 형성하기 위한 플라스마 처리 공정과, 발광 소자(351)를 형성하는 발광 소자 형성 공정과, 음극(361)을 형성하는 대향 전극 형성 공정과, 밀봉용 기판(371)을 음극(361) 위에 적층하여 밀봉하는 밀봉 공정을 구비하고 있다.
발광 소자 형성 공정은 오목(凹) 개구(344), 즉 화소 전극(331) 위에 정공 주입층(352) 및 발광층(353)을 형성함으로써 발광 소자(351)를 형성하는 것이며, 정공 주입층 형성 공정과 발광층 형성 공정을 구비하고 있다. 그리고, 정공 주입층 형성 공정은 정공 주입층(352)을 형성하기 위한 액상체 재료를 각 화소 전극(331) 위에 토출하는 제 1 토출 공정과, 토출된 액상체 재료를 건조시켜서 정공 주입층(352)을 형성하는 제 1 건조 공정을 갖고 있다. 또 발광층 형성 공정은 발광층(353)을 형성하기 위한 액상체 재료를 정공 주입층(352) 위에 토출하는 제 2 토출 공정과, 토출된 액상체 재료를 건조시켜서 발광층(353)을 형성하는 제 2 건조 공정을 갖고 있다. 또한, 발광층(353)은 전술한 것과 같이 적색, 녹색, 청색의 3색에 대응하는 재료에 의해서 3종류의 것이 형성하도록 되어 있고, 따라서 상기의제 2 토출 공정은, 3종류의 재료를 각각에 토출하기 위해서 3개의 공정으로 되어 있다.
이 발광 소자 형성 공정에 있어서, 정공 주입층 형성 공정에서의 제 1 토출 공정과, 발광층 형성 공정에서의 제 2 토출 공정에서 상기의 액체방울 토출 장치(IJ)를 사용할 수 있다.
(제 4 실시형태)
상술한 실시형태에 있어서는, 본 발명에 의한 패턴 형성 방법을 사용하여, TFT(박막 트랜지스터)의 게이트 배선을 형성하고 있으나, 소스 전극, 드레인 전극, 화소 전극 등의 다른 구성요소를 제조하는 것도 가능하다. 이하 TFT를 제조하는 방법에 대해서 도 13 내지 도 16을 참조하면서 설명한다.
도 13에 나타낸 것과 같이, 우선 세정된 유리 기판(510) 상면에 1화소 피치의 1/20~1/10의 홈(511a)을 설치하기 위한 제 1 층째의 뱅크(511)가, 포토리소그래피 법에 의하여 형성된다. 이 뱅크(511)로서는, 형성 후에 광투과성과 발액성을 구비할 필요가 있고, 그 소재로서는 아크릴 수지, 폴리이미드 수지, 올레핀 수지, 멜라민 수지 등의 고분자 재료 이외 폴리실라잔 등의 무기계(係)의 재료가 적절히 사용된다.
이 형성 후의 뱅크(511)에 발액성을 갖도록 하기 위해서, CF4플라스마 처리 등(불소 성분을 갖는 가스를 사용한 플라스마 처리)을 실시할 필요가 있으나, 그 대신에 뱅크(511)의 소재 자체에 미리 발액 성분(불소기 등)을 충전해 두어도 된다. 이 경우에는 CF4플라스마 처리 등을 생략할 수 있다.
이상과 같이 하여 발액화된 뱅크(511)의, 토출 잉크에 대한 접촉각(角)으로서는 40°이상, 또는 유리면의 접촉각으로서는 10°이하를 확보하는 것이 바람직하다. 즉, 본 발명자들이 시험에 의해 확인한 결과, 예를 들면 도전성 미립자(테트라데칸 용매)에 대한 처리 후의 접촉 각은, 뱅크(511)의 소재로서 아크릴 수지계를 채용한 경우에는 약 54.0°(미처리의 경우에는 10°이하)를 확보할 수 있다. 또한, 이들 접촉 각은 플라스마 파워 550W 하에서, 4불화 메탄가스를 0.1L(liter)/min로 공급하는 처리 조건 하에서 얻은 것이다.
상기 제 1 층째의 뱅크 형성 공정에 이어지는 게이트 주사 전극 형성 공정(제 1 번째의 도전성 패턴 형성 공정)에서는, 뱅크(511)로 구획된 묘화 영역인 상기 홈(511a) 내를 채우도록, 도전성 재료를 포함한 액체방울을 잉크젯으로 토출함으로써 게이트 주사 전극(512)을 형성한다. 그리고, 게이트 주사 전극(512)을 형성할 때에, 본 발명에 의한 패턴의 형성 방법이 적용된다.
이 때의 도전성 재료로서는, Ag, Al, Au, Cu, 파라듐, Ni, W-si, 도전성 폴리머 등이 적절히 채용 가능하다. 이와 같이 하여 형성된 게이트 주사 전극(512)은, 뱅크(511)에 충분한 발액성이 미리 주어져 있으므로, 홈(511a)으로부터 불거져 나오는 일 없이 미세한 배선 패턴을 형성하는 것이 가능해지고 있다.
이상의 공정에 의해서 기판(510) 위에는, 뱅크(511)와 게이트 주사 전극(512)으로 이루어지는 평탄한 표면을 구비한 은(Ag)으로 이루어지는 제 1 도전층(A1)이 형성된다.
또한, 홈(511a) 내에서의 양호한 토출 결과를 얻기 위해서는, 도 13에 나타낸 것과 같이, 이 홈(511a)의 형상으로서 준(準) 테이퍼(토출원을 향해서 열리는 방향의 테이퍼 형상)를 채용하는 것이 바람직하다. 이에 의해서 토출된 액체방울을 충분히 안쪽 깊숙히 까지 들어갈 수 있도록 할 수 있다.
다음에 도 14에 나타낸 것과 같이, 플라스마 CVD 법에 의해서 게이트 절연막(513), 활성층(521), 콘택트층(509)의 연속 성막을 행한다. 게이트 절연막(513)으로서 질화 실리콘 막, 활성층(521)으로서 비정질 실리콘 막, 콘택트층(509)으로서 n+형 실리콘 막을 원료 가스나 플라스마 조건을 변화시킴으로써 형성한다. CVD 법으로 형성하는 경우, 300℃ ~ 350℃의 열이력이 필요하게 되지만, 무기계의 재료를 뱅크에 사용함으로써 투명성, 내열성에 관한 문제를 회피할 수 있다.
상기 반도체층 형성 공정에 이어지는 제 2 층째의 뱅크 형성 공정에서는, 도 15에 나타낸 것과 같이, 게이트 절연막(513) 상면에, 1화소 피치의 1/20 ~ 1/10로, 또한 상기 홈(511a)과 교차되는 홈(514a))을 설치하기 위한 2층째의 뱅크(514)를 포토리소그래피 법에 의해서 형성한다. 이 뱅크(514)로서는 형성 후에 광투과성과 발액성을 구비할 필요가 있으며, 그 소재로서는 아크릴 수지, 폴리이미드 수지, 올레핀 수지, 멜라민 수지 등의 고분자 재료 이외 폴리실라잔 등의 무기계의 재료가 적절히 사용된다.
이 형성 후의 뱅크(514)에 발액성을 갖도록 하기 위해서 CF4플라스마 처리등(불소성분을 갖는 가스를 사용한 플라스마 처리)을 실시할 필요가 있으나, 대신에 뱅크(514)의 소재 자체에 미리 발액성분(불소기 등)을 충전해 두는 것으로 해도 된다. 이 경우에는 CF4플라스마 처리 등을 생략할 수 있다.
이상과 같이 하여 발액화된 뱅크(514)의 토출 잉크에 대한 접촉각으로서는, 4O°이상을 확보하는 것이 바람직하다.
상기 제 2 층째의 뱅크 형성 공정에 계속되는 소스ㆍ드레인 전극 형성 공정(제 2 번째의 도전성 패턴 형성 공정)에서는 뱅크(514)로 구획된 묘화영역인 상기 홈(514a) 내를 채우도록, 도전성 재료를 포함하는 액체방울을 잉크젯으로 토출함으로써, 도 16에 나타낸 것과 같이 상기 게이트 주사 전극(512)에 대하여, 교차되는 소스 전극(515) 및 소스 전극(516)이 형성된다. 또한, 소스 전극(515) 및 드레인 전극(516)을 형성할 때, 본 발명에 의한 디바이스 제조 방법이 적용된다.
이 때의 도전성 재료로서는, Ag, Al, Au, Cu, 파라듐, Ni, W-si, 도전성 폴리머 등이 적절히 채용 가능하다. 이와 같이 하여 형성된 소스 전극(515) 및 드레인 전극(516)은 뱅크(514)에 충분한 발액성이 미리 주어져 있으므로, 홈(514a)으로부터 불거져 나오는 일 없이 미세한 배선 패턴을 형성하는 것이 가능해지고 있다.
또한, 소스 전극(515) 및 드레인 전극(516)을 배치한 홈(514a)을 메우도록 절연 재료(517)가 배치된다. 이상 공정에 의해서 기판(510) 위에는 뱅크(514)와 절연 재료(517)로 이루어지는 평탄한 표면(520)이 형성된다.
그리고, 절연 재료(517)에 콘택트 홀(519)을 형성하는 동시에, 표면(520) 위에 패터닝된 화소 전극(ITO)(518)을 형성하고, 콘택트 홀(519)을 통해서 드레인 전극(516)과 화소 전극(518)을 접속함으로써, TFT가 형성된다.
(제 5 실시형태)
도 17은 액정 표시 장치의 다른 실시형태를 나타낸 도면이다.
도 17에 나타낸 액정 표시 장치(전기 광학 장치)(901)는, 크게 나누면 컬러의 액정 패널(전기 광학 패널)(902)과, 액정 패널(902)에 접속되는 회로 기판(903)을 구비하고 있다. 또한, 필요에 따라서 백 라이트 등의 조명 장치, 기타의 부대 기기가 액정 패널(902)에 부설되어 있다.
액정 패널(902)은 실재(904)에 의해서 접착된 한 쌍의 기판(905a) 및 기판(905b)을 갖고, 이들 기판(905b)과 기판(905b) 사이에 형성되는 간극, 이른바 셀 갭에는 액정이 밀봉되어 있다. 이들 기판(905a) 및 기판(905b)은 일반적으로는 투광성 재료, 예를 들면 유리, 합성 수지 등에 의해서 형성되어 있다. 기판(905a) 및 기판(905b)의 외측 표면에는 편광판(906a) 및 또 하나의 편광 판이 접합되어 있다. 또 도 17에 있어서는 또 하나의 편광판의 도시를 생략하고 있다.
또 기판(905a)의 내측 표면에는 전극(907a)이 형성되고, 기판(905b)의 내측 표면에는 전극(907b)이 형성되어 있다. 이들 전극(907a, 907b)은 스트라이프 형상 또는 문자, 숫자, 기타의 적당한 패턴 형상으로 형성되어 있다. 또한, 이들 전극(907a, 907b)은 예를 들면 ITO 등의 투광성 재료에 의해서 형성되어 있다. 기판(905a)은 기판(905b)에 대하여 돌출된 돌출부를 갖고, 이 돌출부에 복수의 단자(908)가 형성되어 있다. 이들 단자(908)는 기판(905a) 위에 전극(907a)을 형성할때에 전극(907a)과 동시에 형성된다. 따라서 이들 단자(908)는 예를 들면 ITO에 의해서 형성되어 있다. 이 단자(908)에는 전극(907a)으로부터 일체로 연장되는 것, 및 도전재(도시 생략)를 통해서 전극(907b)에 접속되는 것이 포함된다.
회로 기판(903)에는 배선 기판(909) 위의 소정 위치에 액정 구동용 IC로서의 반도체 소자(900)가 실장(實裝)되어 있다. 또 도시는 생략되어 있으나, 반도체 소자(900)가 실장되는 부위 이외 부위의 소정 위치에는 저항, 콘덴서, 기타의 칩 부품이 실장되어 있어도 된다. 배선 기판(909)은 예를 들면 폴리이미드 등의 가요성을 갖는 필름상의 베이스 기판(911) 위에 형성된 Cu 등의 금속막을 패터닝하여 배선 패턴(912)을 형성함으로써 제조되고 있다.
본 실시형태에서는, 액정 패널(902)에서의 전극(907a, 907b) 및 회로 기판(903)에서의 배선 패턴(912)이 상기 디바이스 제조 방법에 의해서 형성되어 있다.
본 실시형태의 액정 표시 장치에 의하면, 소형화, 박형화가 실현되어, 전기특성의 불균일이 생기지 않는 고품질의 액정 표시 장치를 얻을 수 있다.
또한, 전술한 예는 패시브형의 액정 패널이지만, 액티브 매트릭스 형의 액정 패널로 해도 된다. 즉 한쪽 기판에 박막 트랜지스터(TFT)를 형성하고, 각 TFT에 대하여 화소 전극을 형성한다. 또한, 각 TFT에 전기적으로 접속하는 배선(게이트 배선, 소스 배선)을 상기와 같이 잉크젯 기술을 사용하여 형성할 수 있다. 한편, 대향하는 기판에는 대향 전극 등이 형성되어 있다. 이와 같은 액티브 매트릭스형의 액정 패널에도 본 발명을 적용할 수 있다.
(제 6 실시형태)
다음으로, 제 6 실시형태로서, 본 발명의 전기 광학 장치의 일례인 플라스마형 표시 장치에 대하여 설명한다.
도 18은 본 실시형태의 플라스마형 표시 장치(500)의 분해 사시도를 나타내고 있다. 플라스마형 표시 장치(500)는 서로 대향하여 배치된 기판(501, 502), 및 이들 사이에 형성되는 방전 표시부(510)를 포함하여 구성된다.
방전 표시부(510)는 복수의 방전실(516)이 집합된 것이다. 복수의 방전실(516) 중, 적색 방전실(516(R)), 녹색 방전실(516(G)), 청색 방전실(516(B))의 3개의 방전실(516)이 쌍으로 되어서 1화소를 구성하도록 배치되어 있다.
기판(501) 상면에는 소정 간격을 두고 스트라이프 형상으로 어드레스 전극(511)이 형성되고, 어드레스 전극(511)과 기판(501) 상면을 덮도록 유전체 층(519)이 형성되어 있다.
유전체 층(519) 위에는 어드레스 전극(511, 511)간에 위치하고 또한 각 어드레스 전극(511)을 따르도록 격벽(515)이 형성되어 있다. 격벽(515)은 어드레스 전극(511)의 폭 방향 좌우 양측에 인접하는 격벽과, 어드레스 전극(511)과 직교하는 방향으로 연장하여 설치된 격벽을 포함한다. 또한, 격벽(515)에 의해서 구획된 직4각 형상의 영역에 대응하여 방전실(516)이 형성되어 있다.
또한, 격벽(515)에 의해서 구획되는 직4각 형상 영역의 내측에는 형광체(517)가 배치되어 있다. 형광체(517)는 적색, 녹색, 청색 중의 어느 것인가의 형광을 발광하는 것이며, 적색 방전실(516(R))의 저부에는 적색 형광체(517(R))가, 녹색 방전실(516(G))의 저부에는 녹색 형광체(517(G))가, 청색 방전실(516(B))의저부에는 청색 형광체(517(B))가 각각 배치되어 있다.
한편, 기판(502)에는 앞서의 어드레스 전극(511)과 직교되는 방향으로 복수의 표시 전극(512)이 스트라이프 형상으로 소정 간격을 두고 형성되어 있다. 또한, 이들을 덮도록 유전체층(513), 및 MgO 등으로 이루어지는 보호막(514)이 형성되어 있다. 기판(501)과 기판(502)은, 상기 어드레스 전극(511…)과 표시 전극(512…)을 서로 직교시키도록 대향시켜서 상호 접합되어 있다.
상기 어드레스 전극(511)과 표시 전극(512)은 도시 생략의 교류 전원에 접속되어 있다. 각 전극에 통전함으로써, 방전 표시부(510)에서 형광체(517)가 여기 발광하여, 컬러 표시가 가능하게 된다.
본 실시형태에서는 상기 어드레스 전극(511), 및 표시 전극(512)이 각각 상술한 디바이스 제조 방법에 의거해서 형성되어 있기 때문에, 소형ㆍ박형화가 실현되어, 전기 특성의 불균일이 생기지 않는 고품질의 플라스마형 표시 장치를 얻을 수 있다.
(제 7 실시형태)
계속해서, 제 7 실시형태로서 비접촉형 카드 매체의 실시형태에 대하여 설명한다. 도 19에 나타낸 것과 같이, 본 실시형태에 의한 비접촉형 카드 매체(전자 기기)(400)는, 카드 기체(基體)(402)와 카드 커버(418)로 이루어지는 케이싱 내에, 반도체 집적회로 칩(408)과 안테나 회로(412)를 내장하고, 도시되지 않은 외부의 송수신기와 전자파 또는 정전용량 결합의 적어도 한쪽에 의해서 전력 공급 또는 데이터 수수의 적어도 한쪽을 행하도록 되어 있다.
본 실시형태에서는 상기 안테나 회로(412)가, 상기 실시형태에 의한 디바이스 제조 방법에 의해서 형성되어 있다.
본 실시형태의 비접촉형 카드 매체에 의하면, 소형ㆍ박형화가 실현되어, 전기 특성의 불균일이 생기지 않는 고품질의 비접촉형 카드 매체를 얻을 수 있다.
또한, 본 발명에 의한 디바이스(전기 광학 장치)로서는, 상기 이외에 기판 위에 형성된 소면적의 박막의 막면에 평행하게 전류를 흘림으로써, 전자 방출이 생기는 현상을 이용하는 표면 전도형 전자 방출 소자 등에도 적용 가능하다.
(제 8 실시형태)
제 8 실시형태로서 본 발명의 전자 기기의 구체적인 예에 대하여 설명한다.
도 20의 (a)는 휴대 전화의 일례를 나타낸 사시도이다. 도 20의 (a)에 있어서, 부호(600)는 휴대전화 본체를 나타내고, 부호(601)는 상기 실시형태의 액정 표시 장치를 구비한 액정 표시부를 나타내고 있다.
도 20의 (b)는 워드프로세서, 컴퓨터 등의 휴대형 정보 처리 장치의 일례를 나타낸 사시도이다. 도 20의 (b)에서 부호(700)는 정보 처리 장치, 부호(701)는 키보드 등의 입력부, 부호(703)는 정보 처리 본체, 부호(702)는 상기 실시형태의 액정 표시 장치를 구비한 액정 표시부를 나타내고 있다.
도 20의 (c)는 손목 시계형 전자 기기의 일례를 나타낸 사시도이다. 도 20의 (c)에서 부호(800)는 시계 본체를 나타내고, 부호(801)는 상기 실시형태의 액정 표시 장치를 구비한 액정 표시부를 나타내고 있다.
도 20의 (a)A 내지 20의 (c)에 나타낸 전자 기기는, 상기 실시형태의 액정표시 장치를 구비한 것이므로, 소형화, 박형화 및 고품질화가 가능하게 된다.
또 본 실시형태의 전자 기기는 액정장치를 구비한 것으로 했으나, 유기 일렉트로루머네슨스 표시 장치, 플라스마형 표시 장치 등, 다른 전기 광학 장치를 구비한 전자 기기로 할 수도 있다.
이상 첨부 도면을 참조하면서 본 발명에 의한 적절한 실시형태예에 대하여 설명했으나, 본 발명은 관계되는 예에 한정되지 않음은 말할 필요도 없다. 상술한 예에서 나타낸 각 구성 부재의 여러 형상이나 조합 등은 일례로서, 본 발명의 주지(主旨)에서 벗어나지 않은 범위에서 설계 요구 등에 의해서 여러 가지 변경이 가능하다.
예를 들면 상기 실시형태에서는, 더미 패턴(DP)은 뱅크(B2) 사이에 형성되는 구성으로 했으나, 이에 한정되는 것은 아니고, 더미 영역(PO)에 뱅크(B2)를 형성하지 않고, 더미 패턴(DP)을 배선하는 구성으로 해도 되고, 또 더미 패턴을 일체의 선 형상으로 배선할 필요도 없고, 간격을 두고 배치된 복수의 점으로 이루어지는 패턴이라도 된다.
또한, 상기 실시형태에서는 전극 패턴(EP)의 배열 제원을 따라 더미 패턴(DP)을 형성하는 구성으로 했으나, 이에 한정되지 않고, 다른 배열 제원으로 더미 패턴(DP)을 형성하여도 된다. 그리고, 상기 실시형태, 예를 들면 도 3의 (a)에서는 전극 패턴(EP)과 더미 패턴(DP)을 같은 길이로 형성하는 것으로서 나타내고 있으나, 이에 한정되지 않고, 더미 패턴(DP)에 관하여는 도 3의 (b)에 나타낸 것과 같이, 길이 방향에 대하여 전극 패턴(EP)의 양단보다 각각 돌출하는 길이로 형성하는 구성도 바람직하다.
이 경우, 전극 패턴의 길이 방향에 관하여도, 전극 패턴의 건조의 불균일성을 완화하여 막 두께를 일정하게 하는 것이 가능하게 된다.
또한, 상기 실시형태에서는 전극 패턴(EP)이 일정한 피치로 배열되는 구성으로서 설명했으나, 서로 다른 복수의 피치로 배열되는 구성으로 해도 된다. 이 경우, 이들 복수의 피치를 평균한 피치로 더미 패턴(DP)을 형성하는 것이 바람직하다. 이에 의해서 전극 패턴간에서 용매 증기 농도차가 불균일하게 되는 것을 방지할 수 있다.
또 상기 실시형태로 형성된 제 2 도전성 막은 더미 패턴인 것으로 해서 설명했으나, 이에 한정되는 것은 아니고, 단부에 접속 단자를 설치하는 것으로써 전극 패턴과는 다른 접속 배선으로서 사용하는 것이 가능하다.
또한, 도전성 막과 제 2 도전성 막과는, 반드시 동일 재료로 형성될 필요는 없으며, 다른 재료로 형성하는 구성이어도 된다.
또한, 상기 실시형태에서는 도전성 미립자를 분산매에 분산시킨 분산액으로 이루어지는 기능액을 사용하는 구성으로 했으나, 이에 한정되는 것은 아니고, 예를 들면 패턴 형성 후에 가열 등의 열처리 또는 광조사 등의 광처리에 의해서 도전성을 발현시키는 재료를 사용하여도 된다.
본 발명에 따르면, 게이트 배선, 소스 전극 및 드레인 전극, 화소 전극에 막 두께 불균일 등에 기인하는 도전성 등, 전기 특성의 불균일성이 해소되고, 세선(細線)의 박막 패턴이 형성된 박형 액티브 매트릭스 기판을 얻을 수 있게 된다.

Claims (14)

  1. 기판 위의 소정 패턴 형성 영역에 뱅크를 형성하는 공정과,
    상기 뱅크간의 홈 내에 액체방울을 토출하여 도전성 막을 형성하는 공정과,
    상기 패턴 형성 영역의 외측에 액체방울을 토출하여, 상기 도전성 막과 전기적으로 분리된 제 2 도전성 막을 형성하는 공정을 갖는 디바이스의 제조 방법.
  2. 기판과,
    상기 기판 위에 형성된 뱅크와,
    상기 뱅크간의 홈 내의 소정 패턴 형성 영역에 액체방울 토출에 의해서 형성된 도전성 막과,
    상기 패턴 형성 영역의 외측에 배치되고, 또한 상기 도전성 막과 전기적으로 분리되어, 액체방울 토출에 의해서 형성된 제 2 도전성 막을 구비하는 디바이스.
  3. 제 2 항에 있어서,
    상기 제 2 도전성 막은 상기 패턴 형성 영역의 외측에 형성된 제 2 뱅크 사이의 홈 내에 형성되는 디바이스.
  4. 제 3 항에 있어서,
    상기 뱅크와 상기 제 2 뱅크의 적어도 한쪽은, 각각 사이의 홈보다도 높은발액성을 갖는 디바이스.
  5. 제 2 항에 있어서,
    상기 제 2 도전성 막은 상기 도전성 막과 동일한 재료로 형성되는 다바이스.
  6. 제 2 항에 있어서,
    상기 제 2 도전성 막은 상기 도전성 막과 대략 동일한 배열이며, 또한 연속적으로 형성되는 디바이스.
  7. 제 2 항에 있어서,
    상기 도전성 막은 서로 다른 복수의 피치로 배열되고,
    상기 제 2 도전성 막은 상기 복수의 피치를 평균한 피치로 배열되는 디바이스.
  8. 제 2 항에 있어서,
    상기 제 2 도전성 막은 상기 도전성 막의 길이 방향에 대하여 그 도전성 막의 양단보다도 각각 돌출되는 길이로 형성되는 디바이스.
  9. 제 2 항에 있어서,
    상기 제 2 도전성 막의 단부는 접속단자인 디바이스.
  10. 제 2 항에 있어서,
    상기 액체방울은 금속 미립자를 함유한 디바이스.
  11. 제 2 항에 있어서,
    상기 액체방울은 가열 또는 광조사에 의해서 도전성을 발현하는 재료를 포함한 디바이스.
  12. 제 2 항에 기재된 디바이스를 구비하는 전기 광학 장치.
  13. 제 12 항에 기재된 전기 광학 장치를 구비하는 전자 기기.
  14. 기판 위에 게이트 배선을 형성하는 제 1 공정과,
    상기 게이트 배선 위에 게이트 절연막을 형성하는 제 2 공정과,
    상기 게이트 절연막을 통해서 반도체층을 적층하는 제 3 공정과,
    상기 게이트 절연층 위에 소스 전극 및 드레인 전극을 형성하는 제 4 공정과,
    상기 소스 전극 및 상기 드레인 전극 위에 절연 재료를 배치하는 제 5 공정과,
    상기 절연 재료를 배치한 위에 화소 전극을 형성하는 제 6 공정을 갖고,
    상기 제 1 공정 및 상기 제 4 공정 및 상기 제 6 공정의 적어도 하나의 공정에서는 제 1 항에 기재된 디바이스 제조 방법을 사용하는 액티브 매트릭스 기판의 제조 방법.
KR1020040036995A 2003-05-30 2004-05-24 디바이스와 그 제조 방법, 액티브 매트릭스 기판의 제조방법 및 전기 광학 장치 및 전자 기기 KR100670985B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00155863 2003-05-30
JP2003155863 2003-05-30
JPJP-P-2004-00115372 2004-04-09
JP2004115372A JP2005013986A (ja) 2003-05-30 2004-04-09 デバイスとその製造方法、アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器

Publications (2)

Publication Number Publication Date
KR20040103777A true KR20040103777A (ko) 2004-12-09
KR100670985B1 KR100670985B1 (ko) 2007-01-17

Family

ID=34196630

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040036995A KR100670985B1 (ko) 2003-05-30 2004-05-24 디바이스와 그 제조 방법, 액티브 매트릭스 기판의 제조방법 및 전기 광학 장치 및 전자 기기

Country Status (5)

Country Link
US (1) US7282779B2 (ko)
JP (1) JP2005013986A (ko)
KR (1) KR100670985B1 (ko)
CN (1) CN1573493A (ko)
TW (1) TWI292282B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100805870B1 (ko) * 2005-05-16 2008-02-20 세이코 엡슨 가부시키가이샤 뱅크 구조, 배선 패턴 형성 방법, 디바이스, 전기 광학장치, 및 전자 기기
KR100820663B1 (ko) * 2005-11-16 2008-04-11 세이코 엡슨 가부시키가이샤 액티브 매트릭스 기판과 그 제조 방법, 전기 광학 장치 및전자 기기

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100692850B1 (ko) * 2003-07-31 2007-03-13 엘지전자 주식회사 전계 발광 표시장치 및 그 제조방법
WO2005012161A1 (ja) * 2003-07-31 2005-02-10 National Institute Of Advenced Industrial Science And Technology. 立体構造物の製造方法および微細立体構造物
US7821199B2 (en) * 2004-09-08 2010-10-26 Toray Industries, Inc. Organic electroluminescent device and manufacturing method thereof
JP2006100325A (ja) * 2004-09-28 2006-04-13 Seiko Epson Corp 薄膜トランジスタの製造方法
JP4148213B2 (ja) * 2004-10-21 2008-09-10 セイコーエプソン株式会社 パターン形成方法および機能性膜
JP5082217B2 (ja) * 2005-09-27 2012-11-28 セイコーエプソン株式会社 膜パターンの形成方法、デバイスの製造方法
US7414262B2 (en) 2005-09-30 2008-08-19 Lexmark International, Inc. Electronic devices and methods for forming the same
KR101212151B1 (ko) * 2005-12-29 2012-12-13 엘지디스플레이 주식회사 패턴 형성 방법을 이용한 액정표시소자 제조방법
JP4542527B2 (ja) * 2006-06-30 2010-09-15 株式会社フューチャービジョン 白色の色度差を低減した表示装置とその製造方法
JP4896843B2 (ja) * 2007-09-20 2012-03-14 積水化学工業株式会社 有機el素子の製造方法
CN101681997B (zh) * 2008-02-28 2011-06-01 松下电器产业株式会社 有机电致发光显示屏
JP4968276B2 (ja) * 2009-02-24 2012-07-04 ソニー株式会社 表示装置およびその製造方法
KR101182226B1 (ko) 2009-10-28 2012-09-12 삼성디스플레이 주식회사 도포 장치, 이의 도포 방법 및 이를 이용한 유기막 형성 방법
JP5653686B2 (ja) * 2010-08-24 2015-01-14 株式会社ジャパンディスプレイ タッチ検出機能付き表示装置
JP5869859B2 (ja) * 2011-12-09 2016-02-24 東レエンジニアリング株式会社 回路基板及び回路パターンの形成方法
KR101876540B1 (ko) 2011-12-28 2018-07-10 삼성디스플레이 주식회사 가요성 표시 장치 및 가요성 표시 장치의 제조 방법
US8944802B2 (en) * 2013-01-25 2015-02-03 Radiant Fabrication, Inc. Fixed printhead fused filament fabrication printer and method
US9792867B2 (en) * 2013-02-19 2017-10-17 Sakai Display Products Corporation Display apparatus
CN104393019B (zh) * 2014-11-07 2017-11-10 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置
TWI533773B (zh) * 2015-10-29 2016-05-11 華邦電子股份有限公司 電路板之製作方法
CN106793568B (zh) * 2015-11-19 2020-03-13 华邦电子股份有限公司 电路板的制作方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0812294B2 (ja) * 1989-07-31 1996-02-07 凸版印刷株式会社 カラーフィルターの製造方法
JP2932343B2 (ja) 1994-06-27 1999-08-09 小松フォークリフト株式会社 荷役車両用油圧回路
US5519524A (en) * 1994-07-05 1996-05-21 Fergason; James L. Active matrix liquid crystal having a counterelectrode substrate extended and connected to an external circuit
JPH09203803A (ja) 1996-01-25 1997-08-05 Asahi Glass Co Ltd カラーフィルタの製造方法及びそれを用いた液晶表示素子
JPH09230129A (ja) 1996-02-26 1997-09-05 Asahi Glass Co Ltd カラーフィルタの製造方法及びそれを用いた液晶表示素子
JP3721682B2 (ja) 1996-12-26 2005-11-30 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法
JPH10282321A (ja) * 1997-04-09 1998-10-23 Asahi Glass Co Ltd カラーフィルタの製造方法及びカラーフィルタ
CN100530759C (zh) 1998-03-17 2009-08-19 精工爱普生株式会社 薄膜构图的衬底及其表面处理
JP4741045B2 (ja) 1998-03-25 2011-08-03 セイコーエプソン株式会社 電気回路、その製造方法および電気回路製造装置
JP3894261B2 (ja) * 1999-08-24 2007-03-14 セイコーエプソン株式会社 カラーフィルタおよびその製造方法、電気光学装置、電子機器
US6630274B1 (en) * 1998-12-21 2003-10-07 Seiko Epson Corporation Color filter and manufacturing method therefor
JP4138117B2 (ja) 1998-12-21 2008-08-20 セイコーエプソン株式会社 カラーフィルタ基板の製造方法
JP2000208881A (ja) * 1999-01-12 2000-07-28 Nitto Denko Corp プリント配線板の導体パタ―ン形成方法およびプリント配線板
JP2000216330A (ja) 1999-01-26 2000-08-04 Seiko Epson Corp 積層型半導体装置およびその製造方法
KR100623977B1 (ko) 1999-07-08 2006-09-13 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
US6524876B1 (en) * 1999-04-08 2003-02-25 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
CA2394895C (en) * 1999-12-21 2014-01-28 Plastic Logic Limited Forming interconnects
JP3951162B2 (ja) 2000-03-31 2007-08-01 セイコーエプソン株式会社 微細構造体の製造方法、有機el装置の製造方法、および電子デバイスの製造方法
JP4048687B2 (ja) 2000-04-07 2008-02-20 セイコーエプソン株式会社 有機el素子および有機el素子の製造方法
JP2001353973A (ja) * 2000-06-16 2001-12-25 Canon Inc 印刷用凹版とそれを用いたオフセット印刷方法
US6734029B2 (en) * 2000-06-30 2004-05-11 Seiko Epson Corporation Method for forming conductive film pattern, and electro-optical device and electronic apparatus
JP3702859B2 (ja) * 2001-04-16 2005-10-05 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2003014760A (ja) 2001-04-27 2003-01-15 Canon Inc プローブ担体、プローブ固定用担体およびそれらの製造方法
US6852524B2 (en) * 2001-04-27 2005-02-08 Canon Kabushiki Kaisha Probe carrier, probe fixing carrier and method of manufacturing the same
WO2002099477A1 (en) * 2001-06-01 2002-12-12 Seiko Epson Corporation Color filter and electro-optical device
JP3733947B2 (ja) * 2001-12-11 2006-01-11 セイコーエプソン株式会社 表示装置及び電子機器
CN1245703C (zh) * 2001-12-11 2006-03-15 精工爱普生株式会社 显示装置及其电子机器
JP2003233329A (ja) 2002-02-07 2003-08-22 Toshiba Corp 表示装置のリペア方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100805870B1 (ko) * 2005-05-16 2008-02-20 세이코 엡슨 가부시키가이샤 뱅크 구조, 배선 패턴 형성 방법, 디바이스, 전기 광학장치, 및 전자 기기
KR100820663B1 (ko) * 2005-11-16 2008-04-11 세이코 엡슨 가부시키가이샤 액티브 매트릭스 기판과 그 제조 방법, 전기 광학 장치 및전자 기기

Also Published As

Publication number Publication date
TW200428899A (en) 2004-12-16
US7282779B2 (en) 2007-10-16
US20050042320A1 (en) 2005-02-24
KR100670985B1 (ko) 2007-01-17
JP2005013986A (ja) 2005-01-20
TWI292282B (en) 2008-01-01
CN1573493A (zh) 2005-02-02

Similar Documents

Publication Publication Date Title
KR100670985B1 (ko) 디바이스와 그 제조 방법, 액티브 매트릭스 기판의 제조방법 및 전기 광학 장치 및 전자 기기
KR100620881B1 (ko) 패턴 형성 방법, 디바이스의 제조 방법, 및 액티브 매트릭스 기판의 제조 방법
KR100654197B1 (ko) 디바이스 및 디바이스 제조 방법
US7235415B2 (en) Film pattern formation method, device and method for manufacturing the same, electro-optical device, electronic device, and method for manufacturing active matrix substrate
KR100619486B1 (ko) 박막 패턴의 형성 방법 및 디바이스의 제조 방법
KR100631358B1 (ko) 패턴과 그 형성 방법, 디바이스와 그 제조 방법, 전기광학 장치, 전자 기기 및 액티브 매트릭스 기판의 제조 방법
KR100726271B1 (ko) 패턴 형성 구조, 패턴 형성 방법, 디바이스 및 전기 광학장치, 전자 기기
KR100753954B1 (ko) 배선 패턴의 형성 방법, 디바이스의 제조 방법, 및디바이스
KR100634110B1 (ko) 박막 패턴 형성 방법, 디바이스와 그 제조 방법 및 전기광학 장치 및 전자 기기, 액티브 매트릭스 기판의 제조 방법
KR20040103345A (ko) 박막 패턴 형성 방법, 디바이스와 그 제조 방법, 액정표시 장치의 제조 방법, 액정 표시 장치, 액티브 매트릭스기판의 제조 방법, 전기 광학 장치 및 전자기기
KR20040086601A (ko) 박막 패턴의 형성 방법 및 디바이스의 제조 방법, 전기광학 장치 및 전자 기기
JP2005013985A (ja) 膜パターン形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器、アクティブマトリクス基板の製造方法、アクティブマトリクス基板
JP4517583B2 (ja) 線パターン形成方法およびデバイスの製造方法
JP4075929B2 (ja) パターン形成方法
JP4042625B2 (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP4192674B2 (ja) 薄膜パターン形成方法及びデバイスの製造方法
JP2004356321A (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP2004311530A (ja) パターン形成方法、デバイスとその製造方法、液晶表示装置の製造方法、プラズマディスプレイパネルの製造方法、有機elデバイスの製造方法、フィールドエミッションディスプレイの製造方法及び電気光学装置並びに電子機器
JP2004330164A (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP2004337780A (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP2007288203A (ja) 薄膜トランジスタ
JP2004342917A (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131218

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141219

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee