JP4542527B2

JP4542527B2 - 白色の色度差を低減した表示装置とその製造方法

Info

Publication number: JP4542527B2
Application number: JP2006180841A
Authority: JP
Inventors: 阿部　　誠; 田中　　勉
Original assignee: Future Vision Inc
Current assignee: Future Vision Inc
Priority date: 2006-06-30
Filing date: 2006-06-30
Publication date: 2010-09-15
Anticipated expiration: 2026-06-30
Also published as: EP1873576A1; US7733445B2; TW200801667A; JP2008009214A; US20080002113A1; KR20080003164A; CN101097363A

Description

本発明は、表示装置に係り、特に画素毎の光学特性の違いに起因する白色表示の色度差を低減して高忠実な色再現性を実現した表示装置とその製造方法に関する。

画素ごとに点灯を制御するアクティブ方式のフラットパネル型表示装置では、表示パネルと周辺回路および必要な構造部材を組み合わせて構成される。その表示パネルは、薄膜トランジスタ（ＴＦＴ）に代表されるスイッチング素子（以下、ＴＦＴで説明）とこのＴＦＴで駆動される画素電極を有する多数の画素を絶縁基板上に行および列にマトリクス状に配置して構成されるのが一般的である。

そして、マトリクス配置された多数のＴＦＴを行毎に選択する走査信号を供給する複数のゲート配線と、選択されたゲート配線に接続したＴＦＴに表示データを供給する複数のデータ配線とは、上記行および列に対応してマトリクス状に交差配置される。これらの配線は、所謂薄膜配線と称される。そして、この各薄膜配線（ゲート配線とデータ配線）の交差部のそれぞれに画素が配置されている。なお、表示装置によっては、ゲート配線とデータ配線の他に当該表示装置の表示方式に応じて必要な薄膜配線を有するものがある。以下の説明は、このような薄膜配線にも同様に適用できる。

画素毎に画素電極を備えるこの種の表示装置の典型例は液晶表示装置であり、他に有機ＥＬ表示装置なども知られている。以下では液晶表示装置を例として説明する。図１７は、従来の液晶表示装置を説明するパネルの模式断面図である。なお、有機ＥＬ表示装置についても、透明電極を用いる点では同様である。

液晶表示装置は、ガラスを好適とする絶縁平板からなる第１基板ＳＵＢ１と第２基板ＳＵＢ２の間に液晶ＬＣを挟持して構成される。第１基板ＳＵＢ１の内面には、データ信号配線、走査信号配線、薄膜トランジスタＴＦＴなどが形成されているが、図示は省略した。薄膜トランジスタでオン・オフ制御される３色（赤、緑、青）の画素電極ＰＸＲ、ＰＸＧ、ＰＸＢが形成されており、それらの上層に第１配向膜ＯＲＩ１が成膜されている。この第１基板ＳＵＢ１は薄膜トランジスタ基板（ＴＦＴ基板）とも呼ばれる。

一方、第２基板ＳＵＢ２の内面には、３色（赤、緑、青）のカラーフィルタＲＦ、ＧＦ、ＢＦが第１基板ＳＵＢ１の画素電極ＰＸＲ、ＰＸＧ、ＰＸＢとそれぞれ対応して形成されている。そして、カラーフィルタＲＦ、ＧＦ、ＢＦを覆って対向電極（共通電極）ＡＴがべた形成され、さらにその上に第２配向膜ＯＲＩ２が成膜されている。この第２基板ＳＵＢ２はカラーフィルタ基板（ＣＦ基板）とも呼ばれる。

画素電極ＰＸＲ、ＰＸＧ、ＰＸＢと対向電極（共通電極）ＡＴはＩＴＯを好適とする透明導電膜で形成される。そして、これら画素電極ＰＸＲ、ＰＸＧ、ＰＸＢおよび対向電極ＡＴを構成する透明導電膜の屈折率、膜厚は画素によらず一定である。例えば、ＩＴＯの場合、屈折率は２．０、膜厚を１３０ｎｍとしたとき、透過率は９４．９８％で、ＣＩＥ１９３１ｘｙ色度座標上の標準白色に対して色度差は０．００４４１となる。図１８にＣＩＥ１９３１ｘｙ色度座標を示す。

上記の色度差は、「ＣＩＥ１９３１ｘｙ色度座標の標準色に対する座標上の距離」と定義される。標準白色は、全波長域で透過率１００％となるスペクトルより得られる色度座標（ｘｗ，ｙｗ）＝（０．３３３,０．３３３）を示す。図１８上のある点（ｘ，ｙ）の色度差は、座標（ｘｗ，ｙｗ）との距離ΔＬで表される。すなわち、ΔＬ＝｛（ｘ-ｘｗ）²＋（ｙ-ｙｗ）²｝^1/2である。

色度差に関する一般論として次の事実が知られている。すなわち、色度差が０．００４以上になると色の違いを認識できる。ただし、青（Ｇ）方向では距離変化に対する認知が鈍く（色度差が０．００４を超えても色の違いを認識し難い）、黄色（Ｙ）方向では認知が鋭い（色度差が０．００４以下でも色の違いを認識し易い）。

なお、特許文献１は、画素を構成する透明電極の屈折率、膜厚を制御して光源のピーク波長における干渉スペクトルの差による表示輝度ムラを抑制した液晶表示装置を開示する。
特開平４−１６６９１５号公報

従来の表示装置では、画素の画素電極、対向電極を構成する透明電極の屈折率、膜厚は３色（赤、緑、青）の画素で同じに形成されている。３色（赤、緑、青）の画素の透明電極の透過率が異なるため、透明電極を透過した各色光には色度差が発生し、白色座標にずれが生じる（着色する）。

本発明の目的は、画素を構成する透明導電膜（透明電極）を光が透過する際の３色の画素の透過率の差に起因する色度差を低減して高忠実な色再現性を有する画像表示を可能とした表示装置とその製造方法を提供することにある。

上記目的を達成するために、本発明は、画素を構成する透明導電膜の光学膜厚を画素のカラーフィルタごとに異ならせた。光学膜厚は、屈折率nと膜厚ｄの積ｎｄで表す。

透明導電膜は、インジウム・チン・オキサイド（ＩＴＯ）、インジウム・ジンク・オキサイド（ＩＺＯ）、インジウム・チン/ジンク・オキサイド（ＩＴＺＯ）などの透明導電膜材料の微粒子をバインダに分散したインクをインクジェット装置のノズルで塗布（インクジェットの場合は滴下とも称する）し、その後焼成して形成する。所望の膜厚は、インクの塗布量（滴下数）で制御し、屈折率は形成した透明導電膜に含有する導電性材料の微粒子とバインダの各屈折率の体積比で制御する。

カラー画素を構成する複数の画素の透明導電膜（透明電極）のそれぞれを光が透過する際の当該透明導電膜の膜厚と屈折率の相違による３色の画素の透過率の差に起因して起こる色度差が低減し、高忠実な色再現性を有する画像表示が得られる。

以下、本発明の実施の形態につき、実施例の図面を参照して詳細に説明する。

図１は、本発明による表示装置用基板の実施例１を説明する液晶パネルの模式断面図である。図示しないが、この液晶パネルはガラスを好適とする第１基板ＳＵＢ１の主面（内面）に配線や薄膜トランジスタ等の画素オン・オフ制御回路が作り込まれている。カラー画素を構成する３色の画素は、第１基板ＳＵＢ１の主面に第１の透明導電膜である画素電極ＰＸＲ、ＰＸＧ、ＰＸＢを有している。これらの画素電極はＩＴＯである。そして、画素電極ＰＸＲ、ＰＸＧ、ＰＸＢを覆って第１の配向膜ＯＲＩ１が成膜されている。

一方、同じくガラスを好適とする第２基板ＳＵＢ２の主面には、画素電極ＰＸＲ、ＰＸＧ、ＰＸＢのそれぞれと対向して各画素を構成するカラーフィルタＲＦ、ＧＦ、ＢＦが形成されている。カラーフィルタＲＦ、ＧＦ、ＢＦを覆って第２の透明導電膜である共通電極（対向電極）ＡＴが成膜されている。共通電極ＡＴもＩＴＯである。共通電極ＡＴの上には第２の配向膜ＯＲＩ２が形成されている。

第１の配向膜ＯＲＩ１と第２の配向膜ＯＲＩ２の間に液晶層ＬＣが封止されて液晶表示パネルが構成されている。

実施例１では、３色の画素電極ＰＸＲ、ＰＸＧ、ＰＸＢの膜厚および屈折率を異ならせている。具体的には、赤画素の画素電極ＰＸＲの膜厚は１６０ｎｍ屈折率は１．９、緑画素の画素電極ＰＸＧの膜厚は１３０ｎｍで屈折率は２．１、青画素の画素電極ＰＸＢの膜厚は１２０ｎｍで屈折率は１．９である。共通電極ＡＴの膜厚と屈折率は３色の画素について同じである。

実施例１の構成では、透過率は９５．３９％、色度差は０．００２２５である。この色度差は０．００４よりもかなり小さく、白色の座標での変位は殆ど無く、白表示での着色は認識されない。ちなみに、図１７で説明した従来構造すなわち、３色画素でその画素電極を同じ膜厚とし、色度差が実施例１と同じになるように設計した場合の透過率は９３．６１％であり、これに対して実施例１の透過率は１．７８％向上している。

実施例２では、図１の構造において、３色の画素電極ＰＸＲ、ＰＸＧ、ＰＸＢの屈折率を同じ２．０とし、赤画素の画素電極ＰＸＲの膜厚を１５０ｎｍ、緑画素の画素電極ＰＸＧの膜厚を１４０ｎｍ、青画素の画素電極ＰＸＢの膜厚を１２０ｎｍとした。

実施例２の構成では、透過率は９５．３４％、色度差は０．００２５７である。この色度差も０．００４よりもかなり小さく、白色の座標での変位は殆ど無く、白表示での着色は認識されない。ちなみに、図１７で説明した従来構造すなわち、３色画素でその画素電極を同じ膜厚とし、色度差が実施例２と同じになるように設計した場合の透過率は９３．８２％であり、これに対して実施例２の透過率は１．５２％向上している。

実施例３は、図１７に示した従来例の構造で３色の画素電極ＰＸＲ、ＰＸＧ、ＰＸＢの膜厚を同じとし、屈折率を異ならせたものである。具体的には、各画素の画素電極の膜厚は１３０ｎｍとし、赤画素の画素電極ＰＸＲの屈折率を２．２、緑画素の画素電極ＰＸＧの屈折率を１．９、青画素の画素電極ＰＸＢの屈折率を１．８とした。共通電極ＡＴの膜厚と屈折率は３色の画素について同じである。

実施例３の構成では、透過率は９５．３８％、色度差は０．００２９８である。この色度差も０．００４よりもかなり小さく、白色の座標での変位は殆ど無く、白表示での着色は認識されない。ちなみに、図１７で説明した従来構造で色度差が実施例３と同じになるように設計した場合の透過率は９４．０８％であり、これに対して実施例３の透過率は１．３０％向上している。

実施例４は、図１に示した実施例１の構造で、３色の画素電極ＰＸＲ、ＰＸＧ、ＰＸＢの屈折率を同じ１．８とし、赤画素の画素電極ＰＸＲの膜厚を１７０ｎｍ、緑画素の画素電極ＰＸＧの膜厚を１５０ｎｍ、青画素の画素電極ＰＸＢの膜厚を１３０ｎｍとした。

実施例４の構成では、透過率は９５．３５％、色度差は０．００２３５である。この色度差も０．００４よりもかなり小さく、白色の座標での変位は殆ど無く、白表示での着色は認識されない。ちなみに、図１７で説明した従来構造すなわち、３色画素でその画素電極を同じ膜厚とし、色度差が実施例４と同じになるように設計した場合の透過率は９３．６８％であり、これに対して実施例４の透過率は１．６７％向上している。

図２は、本発明による表示装置用基板の実施例５を説明する液晶パネルの模式断面図である。図示しないが、この液晶パネルでもガラスを好適とする第１基板ＳＵＢ１の主面（内面）に配線や薄膜トランジスタ等の画素オン・オフ制御回路が作り込まれている。カラー画素を構成する３色の画素は、第１基板ＳＵＢ１の主面に第１の透明導電膜である画素電極ＰＸＲ、ＰＸＧ、ＰＸＢを有している。これらの画素電極はＩＴＯである。そして、画素電極ＰＸＲ、ＰＸＧ、ＰＸＢを覆って第１の配向膜ＯＲＩ１が成膜されている。

一方、同じくガラスを好適とする第２基板ＳＵＢ２の主面には、画素電極ＰＸＲ、ＰＸＧ、ＰＸＢのそれぞれと対向して各画素を構成するカラーフィルタＲＦ、ＧＦ、ＢＦが形成されている。カラーフィルタＲＦ、ＧＦ、ＢＦを覆って第２の透明導電膜である共通電極（対向電極）ＡＴが島状に成膜されている。この共通電極ＡＴもＩＴＯであり、赤、緑青各色の島状共通電極ＡＴＲ、ＡＴＧ、ＡＴＢは対応する画素電極ＰＸＲ、ＰＸＧ、ＰＸＢと対応している。なお、これら共通電極ＡＴＲ、ＡＴＧ、ＡＴＢは表示パネルの適当な部分で電気的に接続される。そして、共通電極ＡＴＲ、ＡＴＧ、ＡＴＢを覆って第２の配向膜ＯＲＩ２が形成されている。

実施例５では、３色の画素電極ＰＸＲ、ＰＸＧ、ＰＸＢの膜厚および対応する共通電極ＡＴＲ、ＡＴＧ、ＡＴＢの膜厚を各色で異ならせている。図２では画素電極ＰＸＲ、ＰＸＧ、ＰＸＢと共通電極ＡＴＲ、ＡＴＧ、ＡＴＢの各膜厚を各色で同じような厚さの変化で示してあるが、これに限るものではなく、各色についての電極の合計膜厚（画素電極の膜厚＋共通電極の膜厚）が異なればよい。ここでは、赤の画素についての合計電極膜厚が１７０ｎｍ、緑の画素についての合計電極膜厚が１５０ｎｍ、青の画素についての合計電極膜厚が１３０ｎｍとなるようにする。３色の画素電極ＰＸＲ、ＰＸＧ、ＰＸＢおよび共通電極ＡＴＲ、ＡＴＧ、ＡＴＢの屈折率は１．８で同じとしてある。

実施例５の構成では、透過率は９５．７３％、色度差は０．０００３６である。この色度差は０．００４よりも小さく、白色の座標での変位は殆ど無く、白表示での着色は認識されない。ちなみに、図１７で説明した従来構造すなわち、３色画素でその画素電極を同じ膜厚とし、色度差が実施例５と同じになるように設計することは不可であり、色度差が最小（０．０００６９）となる透過率は９２．３６％であった。これに対して実施例５の透過率は３．３７％向上している。

通常、ＩＴＯの屈折率ｎは、可視領域内で波長の増加に伴い漸次小さくなるような波長分散を持つ。以上の各実施例では、説明を単純化するため、このような波長分散を持たない仮定の上で算出した。しかし、可視光として大局的にみた場合、上記各実施例の説明に誤りはない。

次に、本発明の製造方法について説明する。図３は、本発明の製造方法を適用する液晶表示装置における第１基板の１画素の構成例を説明する模式平面図である。また、図４は、図３の矢印Ｘに沿った模式断面図である。図３において、１つの画素は２本の走査配線（ゲート線）ＧＬと２本の映像信号配線（データ線）ＤＬで囲まれた領域（画素領域）に形成される。

画素のオン・オフを制御する薄膜トランジスタＴＦＴは画素領域の隅に配置される。薄膜トランジスタＴＦＴは、ゲート線ＧＬから延びるゲート電極ＧＴ、シリコン半導体層ＳＩ、データ線ＤＬから延びるソース電極ＳＤ１、ドレイン電極ＳＤ２で構成される。なお、ソース電極ＳＤ１とドレイン電極ＳＤ２は表示動作中に入れ替わるが、ここでは混乱をさけるため、上記のように固定した表記で説明する。

ドレイン電極ＳＤ２には、コンタクトホールＣＨで画素電極ＰＸに接続される。なお、この構成では、液晶の保持容量を形成するための容量線ＣＬが画素領域を横断して形成されている。

本発明の液晶表示装置は、その配線や電極の一部又は全部をインクジェット装置を用いた塗布印刷方式（インクジェット方式と称する）で形成する。この製造プロセスの概要を図４で説明する。先ず、第１基板ＳＵＢ１の主面にゲート線とゲート電極のパターン溝を有するゲートバンクＢＮＫ−Ｇを形成し、インクジェット方式でゲート線ＧＬとゲート電極ＧＴを形成する。その上をゲート絶縁膜ＧＩで被覆する。

シリコン半導体膜を被覆し、パターニングして薄膜トランジスタの能動層であるシリコン半導体層ＳＩを形成する。このとき、シリコン半導体層の上層にｎ＋層を形成し、薄膜トランジスタのチャネルとなる部分を除去する。ソース電極とドレイン電極のパターン溝にソース・ドレインバンク（以下、ソースバンクと称する）ＢＮＫ−ＳＤを形成し、インクジェット方式でソース電極ＳＤ１、ドレイン電極ＳＤ２を形成する。

その後、保護膜ＰＡＳを成膜し、この保護膜ＰＡＳにドレイン電極ＳＤ２に達するコンタクトホールＣＨを形成する。画素電極の領域に開口をもつ画素バンクＢＮＫ―Ｐを形成し、インクジェット方式で画素電極ＰＸを形成する。最後に、図示しない第１配向膜を塗布して第１基板側の製造を完了する。なお、上記の各バンクは感光性レジストを用いたホトリソ工程で形成し、プロセス完了後にも透明性を維持する樹脂材料を用いる。

次に、上記の液晶表示装置の製造プロセスを図５〜図７の工程図と図８〜図１３の要部構造図を参照して説明する。なお、図８は図５のプロセス（Ｐ−７）完了状態を示す（ａ）画素部平面図、（ｂ）（ａ）の矢印ｘに沿った断面図である。図９は図５のプロセス（Ｐ−１１）完了状態を示す（ａ）画素部平面図、（ｂ）（ａ）の矢印ｘに沿った断面図である。図１０は図６のプロセス（Ｐ−１４）完了状態を示す（ａ）画素部平面図、（ｂ）（ａ）の矢印ｘに沿った断面図である。図１１は図６のプロセス（Ｐ−２０）完了状態を示す（ａ）画素部平面図、（ｂ）（ａ）の矢印ｘに沿った断面図である。図１２は図７のプロセス（Ｐ−２４）完了状態を示す（ａ）画素部平面図、（ｂ）（ａ）の矢印ｘに沿った断面図である。図１３は図７のプロセス（Ｐ−３０）完了状態を示す（ａ）画素部平面図、（ｂ）（ａ）の矢印ｘに沿った断面図である。

図５において、搬入したガラス基板の初期洗浄を行い（Ｐ−１）、ゲートバンクＢＮＫ−Ｇの感光性レジストを塗布する（Ｐ−２）。ゲート線とゲート電極（および容量線）に応じたパターンの露光マスクを介して露光し、現像して、ゲート線とゲート電極（および容量線）のパターンの溝部分の感光性レジストを除去する（Ｐ−３）。残留した感光性レジストを焼成してゲートバンクＢＮＫ−Ｇを形成する（Ｐ−４）。

ゲートバンクＢＮＫ−Ｇの溝を親液処理すると共にその他の部分を撥液処理し（Ｐ−５）し、溝内にインクジェット方式のノズルからゲートメタル（ゲート線、ゲート電極用の金属粒子をバインダに分散させたインク）を吐出（滴下）して塗布する（Ｐ−６）。これを焼成してゲート線ＧＬとゲート電極ＧＴ（および容量線ＣＴ）を形成する（Ｐ−７）。この状態での画素部の構造を図８に示す。

次に、窒化シリコンをスパッタ等で成膜してゲート絶縁層ＧＩを形成し、その上にシリコン半導体（例えば、ａ−Ｓｉおよびｎ＋Ｓｉ）膜を被覆して形成する（Ｐ−８）。感光性レジストを塗布し、薄膜トランジスタの能動層となる部分に島状のシリコン半導体層をホトリソプロセスでパターニングする（Ｐ−８）。ａ−Ｓｉおよびｎ＋Ｓｉをエッチングし（Ｐ−１０）、感光性レジストを剥離除去する（Ｐ−１１）。この状態での画素部の構造を図９に示す。

感光性レジストを塗布し、ホトリソプロセスでｎ＋Ｓｉの中央部分にチャネルとなるａ−Ｓｉを露出させるようにエッチングする（Ｐ−１２）。（Ｐ−１３）。その後、感光性レジストを剥離除去する（Ｐ−１４）。この状態での画素部の構造を図１０に示す。

ソースバンクＢＮＫ−ＳＤとなるレジストを塗布し（Ｐ−１５）、ホトリソプロセスでソース線、ソース電極、ドレイン電極となる部分を露光し、現像して除去し（Ｐ−１６）、焼成してソース線、ソース電極、ドレイン電極の部分に溝を有するソースバンクＢＮＫ−ＳＤを形成する（Ｐ−１７）。

ソースバンクＢＮＫ−ＳＤの溝を親液処理し、その他の部分を撥液処理する（Ｐ−１８）。ソースバンクＢＮＫ−ＳＤの溝にソース線、ソース電極、ドレイン電極となる導電性インクであるソースメタルをインクジェット方式で吐出して塗布する（Ｐ−１９）。これを焼成してソース電極ＳＤ１、ドレイン電極ＳＤ２等を形成する（Ｐ−２０）。この状態での画素部の構造を図１１に示す。

次に、基板前面に窒化シリコンをスパッタ等で成膜し、保護膜ＰＡＳを形成する（Ｐ−２１）。感光性レジストを塗布し、ホトマスクで露光し、現像して保護膜ＰＡＳにドレイン電極ＳＤ２に達するコンタクトホールＣＨを形成する（Ｐ−２２）、（Ｐ−２３）。残留した感光性レジストを剥離除去した状態（Ｐ−２４）を図１２に示す。

画素バンク用のレジストを塗布し（Ｐ−２５）、ホトリソプロセスで露光、現像し（Ｐ−２６）、焼成して（Ｐ−２７）、画素電極ＰＸの領域に開口を持つ画素バンクＢＮＫ―Ｐを形成する。画素電極ＰＸ領域の開口を親液処理し、その他の部分を撥液処理する（Ｐ−２８）。画素電極ＰＸ領域の開口にＩＴＯを好適とする透明導電材料の微粒子をバインダに分散させた画素電極用インクをインクジェット方式で塗布する（Ｐ−２９）。これを焼成して画素電極ＰＸを形成する（Ｐ−３０）。この状態での画素部の構造を図１３に示す。

図１４は、本発明の液晶表示装置における画素電極の膜厚を色毎に変える方法を説明する模式図である。図１４（ａ）はインクジェット方式で画素電極用インクを吐出して塗布する状態、図１４（ｂ）に焼成後の画素電極の構成を示す。図１４（ａ）において、第１基板ＳＵＢ１の主面にはゲートバンクＢＮＫ―Ｇ、ゲート絶縁膜ＧＩ、データ線ＤＬ、ソースバンクＢＮＫ―ＳＤ、保護膜ＰＡＳ、画素バンクＢＮＫ―Ｐが形成されている。

本発明では、図１４（ａ）のように、インクジェット装置のノズルヘッドＪＨＤをＳ方向に走査しながら、赤画素Ｒ、緑画素Ｇ、青画素Ｂのそれぞれの画素領域に画素電極用インク滴ＤＬＰを滴下して塗布する。塗布されたインクＰＸＲＩ、ＰＸＧＩ、ＰＸＢＩは画素バンクＢＮＫ―Ｐで互いに区画されて貯留される。これを焼成することで図１４（ｂ）に示したように、色ごとに膜厚が異なる画素電極ＰＸＲ、ＰＸＧ、ＰＸＢを形成する。この膜厚の差は、各画素のインク滴の吐出量（塗布量、すなわち滴下数）で焼成された画素電極が所要の膜厚となるように制御する。

図１５は、焼成後の画素電極の膜厚と画素電極用インク滴の滴下数の一例を説明する図である。この例では、画素電極用インクとしてバインダにＩＴＯを分散したものを用いた。赤画素Ｒ、緑画素Ｇ、青画素Ｂのそれぞれの画素電極ＰＸＲ、ＰＸＧ、ＰＸＢの膜厚を、１６０ｎｍ、１３０ｎｍ、１２０ｎｍとする場合に、画素電極用インクの滴下数は、それぞれ１６滴、１３滴、１２滴である。なお、この例での画素電極領域の面積は、約０．００２ｍｍ²である。

図１６は、インクジェット方式で形成する画素電極の屈折率の変更方法を説明するも式断面図である。導電性微粒子ＰＣとしてはＩＴＯを用いた。画素電極を構成する透明導電膜の屈折率は、その中に含まれる導電性微粒子ＰＣとバインダＢＤＲの各々の屈折率の体積比となる。例えば、屈折率２．０の導電性微粒子５０％と屈折率１．５のバインダ５０％含有の透明導電膜の屈折率は１．７５となる。また、屈折率２．２の導電性微粒子８０％と屈折率１．５のバインダ２０％含有の透明導電膜の屈折率は２．０６である。

導電性微粒子としては、ＩＴＯの他にアンチモン含有酸化錫（ＡＴＯ）、アルミニウム含有酸化亜鉛、アンチモン含有酸化インジウム（ＡＩＯ）等の金属酸化物、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）イリジウム（Ｉｒ）等の金属から選ばれた１又は２以上を含む金属微粒子を用いることができる。

また、上記のバインダとしては、有機系、無機系いずれも使用可能であるが、紫外線硬化型樹脂、電子線硬化型樹脂、カチオン重合系樹脂、熱硬化型樹脂、熱可塑性樹脂等の有機系が使用できる。中でも、紫外線硬化型樹脂は安価で入手が容易で、透明基材、特に透明プラスチック基材との密着性に優れていることから、本発明のバインダとして好適である。

紫外線硬化型樹脂は、ウエットコーティングに用いられる感光性の樹脂であればよく、例えば、アクリル系、アクリルウレタン系、シリコーン系、エポキシ系等の感光性樹脂は導電性微粒子の分散性を損なうことがない、等の理由で好適である。

以上では、第１基板に有する第１の透明電極（画素電極）についての実施例を説明したが、第２基板に形成する第２の透明電極（対向電極）の膜厚、屈折率の制御についても同様である。

本発明は、液晶表示装置に限るものではなく、有機ＥＬ表示装置等、表示光が透明導電膜を透過する構造をもつ表示装置、その他の電子装置の色度差の調整にも適用可能である。

本発明による表示装置用基板の実施例１を説明する液晶パネルの模式断面図である。本発明による表示装置用基板の実施例５を説明する液晶パネルの模式断面図である。本発明の製造方法を適用する液晶表示装置における第１基板の１画素の構成例を説明する模式平面図である。図３の矢印Ｘに沿った模式断面図である。本発明による液晶表示装置の製造プロセスを説明する工程図である。本発明による液晶表示装置の製造プロセスを説明する図５に続く工程図である。本発明による液晶表示装置の製造プロセスを説明する図６に続く工程図である。本発明による液晶表示装置の製造プロセスにおける要部構造図である。本発明による液晶表示装置の製造プロセスにおける要部構造図である。本発明による液晶表示装置の製造プロセスにおける要部構造図である。本発明による液晶表示装置の製造プロセスにおける要部構造図である。本発明による液晶表示装置の製造プロセスにおける要部構造図である。本発明による液晶表示装置の製造プロセスにおける要部構造図である。本発明の液晶表示装置における画素電極の膜厚を色毎に変える方法を説明する模式図である。焼成後の画素電極の膜厚と画素電極用インク滴の滴下数の一例を説明する図である。インクジェット方式で形成する画素電極の屈折率の変更方法を説明するも式断面図である。従来の液晶表示装置を説明するパネルの模式断面図である。ＣＩＥ１９３１ｘｙ色度座標図である。

符号の説明

ＳＵＢ１・・・第１基板、ＳＵＢ２・・・第２基板、ＰＸＲ、ＰＸＧ、ＰＸＢ・・・画素電極、ＯＲＩ１・・・第１の配向膜、ＯＲＩ２・・・第２の配向膜、ＲＦ、ＧＦ、ＢＦ・・・カラーフィルタ、ＡＴ・・・共通電極（対向電極）、ＬＣ・・・液晶層。

Claims

独立にオン・オフ制御される第１の透明導電膜と、全ての画素に共通な対向電極として機能する第２の透明導電膜と、複数の前記第１の透明導電膜と前記第２の透明導電膜の間に封入された液晶層と、前記第２の透明導電膜の液晶層と反対の面に配置されて異なる色の光を透過させるカラーフィルタを有し、少なくとも３つの画素で１つのカラー画素を構成してカラーの画像を表示する表示装置の製造方法であって、
画素のオン・オフ制御のための電極や回路を形成した第１絶縁基板の主面にバインダ分散導電膜材料インクを塗布し焼成して前記３つの画素で同一膜厚の前記第１の透明導電膜とし、当該第１の透明導電膜の屈折率と膜厚の積で表される光学膜厚を前記少なくとも前記３つの画素で異ならせると共に、
カラー１画素内の前記３つの画素のそれぞれをＲ，Ｇ，Ｂとし、Ｒ，Ｇ，Ｂ各画素に対応する島状の透明導電膜をＰＸＲ，ＰＸＧ，ＰＸＢとし、ＰＸＲ，ＰＸＧ，ＰＸＢの各膜厚をｄＲ，ｄＧ，ｄＢとしたとき、
ｄＲ＝ｄＧ＝ｄＢ
とし、
Ｒ，Ｇ，Ｂ各画素のカラーフィルタの透過波長域中心値をλＲ，λＧ，λＢとし、ＰＸＲの前記透過波長域中心値λＲにおける屈折率をｎＲ、ＰＸＧの前記透過波長域中心値λＧにおける屈折率をｎＧ、ＰＸＢの前記透過波長域中心値λＢにおける屈折率をｎＢとしたとき、
ｎＲ＞ｎＧ＞ｎＢ
とすることにより、透過率を低下させることなく白色の色度差を低減した表示を行う表示装置を製造することを特徴とする表示装置の製造方法。
請求項１において、
前記第１絶縁基板の主面にバインダ分散導電膜材料インクをインクジェット塗布方式で塗布する工程と、
塗布されたバインダ分散導電膜材料インクを焼成して前記第１の透明導電膜を形成する工程を含み、
前記インクジェット塗布方式による前記バインダ分散導電膜材料インクに含まれる導電性微粒子とバインダの体積比で前記３つの画素の透明導電膜の屈折率を異ならせることにより、透過率を低下させることなく白色の色度差を低減した表示を行う表示装置を製造することを特徴とする表示装置の製造方法。
請求項１において、
前記第１絶縁基板に形成した画素のオン・オフ制御のための電極や回路をインクジェット塗布方式による導電性材料インクの塗布と焼成で形成することを特徴とする表示装置の製造方法。
請求項１において、
前記第１の透明導電膜と前記第２の透明導電膜の形成がＩＴＯ、ＩＺＯ、ＩＴＺＯの何れかを主成分とするバインダ分散導電膜材料インクを用いることを特徴とする表示装置の製造方法。