JP3721682B2 - アクティブマトリクス基板の製造方法 - Google Patents
アクティブマトリクス基板の製造方法 Download PDFInfo
- Publication number
- JP3721682B2 JP3721682B2 JP34817196A JP34817196A JP3721682B2 JP 3721682 B2 JP3721682 B2 JP 3721682B2 JP 34817196 A JP34817196 A JP 34817196A JP 34817196 A JP34817196 A JP 34817196A JP 3721682 B2 JP3721682 B2 JP 3721682B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- color filter
- matrix substrate
- manufacturing
- active matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、マトリクス形成される画素領域の各々に対し、薄膜トランジスタまたはダイオードからなる薄膜スイッチング素子と、該薄膜スイッチング素子に導電接続する画素電極とを有するアクティブマトリクス液晶表示装置、およびその製造方法に関するものである。さらに詳しくは、アクティブマトリクス液晶表示装置のアクティブマトリスク基板にカラーフィルタを内蔵させるための技術に関するものである。
【０００２】
【従来の技術】
アクティブマトリクス液晶表示装置では、画素スイッチング用の薄膜スイッチング素子として、薄膜トランジスタ（Thin Film Transistor／以下、ＴＦＴという。）またはＭＩＭ（Metal-Insulator-Metal ）ダイオードのいずれを用いた場合でも、２枚の透明基板の間に封入した液晶を各透明基板に形成した対向電極と画素電極との間で駆動する。また、図１３に示すように、アクティブマトリックス型のカラー液晶表示装置１では、液晶３０を封入した２枚の透明基板１０、２０のうち透明基板１０の側には、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色の有色層からなるカラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂによってカラーフィルタ１３０が構成されている。３色のカラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂの間には色と色の隙間を遮光するためのブラックマトリックス１２０が形成され、カラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂ上には対向電極１１となる透明導電膜が形成されている。カラーフィルタ１３０を製造する際には、透明基板１０上に例えばクロム等の金属からなる遮光膜を形成した後、周知のフォトリソグラフィー技術を用いてこれを格子状にパターニングし、ブラックマトリックス１２０とする。次にカラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂを形成するが、カラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂの代表的な形成法としては、染色法、顔料分散法等がある。染色法は、染色基材となるレジストを塗布、パターニング後、染色液中に浸漬してレジストを染色する方法である。顔料分散法は、予め着色した顔料レジストを塗布、パターニングする方法である。
【０００３】
一方、透明基板２０上にはデータ線３１と走査線１５とによって画素領域２が区画形成され、各画素領域２のそれぞれに対しては画素電極４への信号電圧の供給を制御するＴＦＴ４０などの薄膜スイッチング素子が形成されている。従って、カラー液晶表示装置１を製造する際には、各カラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂと、各画素領域２とが対向するように透明基板１０、２０を貼り合わせる。
【０００４】
但し、カラー液晶表示装置１の製造工程では、透明基板１０、２０同士の貼り合わせ精度を高めるのに限界がある一方、各カラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂと各画素領域２との間にずれがあると、色情報の表示に乱れが発生する。そこで従来は、このようなずれがあっても色情報の表示に乱れが発生しないように、画素領域２の面積からみれば画素電極２１を小さめに形成せざるを得ず、このような画素電極２の縮小はその分、高品位の表示を妨げることになる。
【０００５】
そこで、本出願人は、特願平５−８９８０９号（特開平６−３０１０５７号公報）において、図１４に示すカラーフィルタ一体型のアクティブマトリクス基板を提案している。このアクティブマトリクス基板では、透明基板２０の上に、下層側からＴＦＴ４０などの薄膜スイッチング素子、カラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂ（カラーフィルタ１３０）、および画素電極４をこの順に積層してある。すなわち、ＴＦＴ４０の上層側にカラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂを形成した後、これらのカラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂのコンタクトホール１３１を介して画素電極４をＴＦＴ４０のドレイン領域４６に導電接続している。この構造によれば、対向電極を備える方の前記透明基板と、アクティブマトリクス基板を構成する透明基板１０とを貼り合わせる際に、カラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂと各画素領域２とがずれることがない。従って、画素電極４を最大限に拡張しても色情報の表示に乱れが発生することがないので、画素電極２を拡張できる分、高品位の表示を行うことができる。
【０００６】
【発明が解決しようとする課題】
しかしながら、図１４に示す構造のアクティブマトリクス基板では、シリコン酸化膜などからなる層間絶縁膜４８のコンタクトホール４８１のみを介して画素電極４をＴＦＴ４０のドレイン領域４６に導電接続する構造と違って、層間絶縁膜４８からみれば厚いカラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂに形成したコンタクトホール１３１を介しても画素電極４をＴＦＴ４０のドレイン領域４６に導電接続させる必要がある。すなわち、カラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂは、たとえば０．５μｍ〜３μｍの膜厚であり、通常用いられている層間絶縁膜からみれば厚いことから、カラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂに形成したコンタクトホール１３１はアスペクト比が大きい。従って、画素電極４を形成する際にＩＴＯ膜（Indium Tin Oxide）をスパッタ法で形成すると、画素電極４の表面にコンタクトホール１３１の凹部形状などといった下層側の凹凸がそのまま反映し、大きな段差４００が形成されてしまう。このような段差４００の存在は、ラビングが不安定になって液晶の配向が乱れる原因となるため、好ましくない。また、段差４００の存在はリバースチルトドメインの発生などに起因する表示品位の低下の原因ともなる。さらに、コンタクトホール１３１の段差により画素電極４が断線したり、ドレイン領域４６と画素電極４との導電接続が不十分になるという問題点もある。
【０００７】
以上の問題点に鑑みて、本発明の課題は、カラーフィルタ一体型のアクティブマトリクス基板でありながら、画素電極の表面に凹凸が発生することを防止することによって、液晶の配向が乱れやリバースチルトドメインの発生などを防止し、表示品位の向上を図ることのできるアクティブマトリクス液晶表示装置およびその製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
本発明のマトリクス基板の製造方法は、マトリクス形成された各画素領域に、スイッチング素子と、該スイッチング素子に導電接続する画素電極とを有するアクティブマトリクス基板の製造方法であって、前記基板上に、前記スイッチング素子を形成する工程と、前記スイッチング素子を前記画素電極に導電接続するための中継電極を高融点金属により形成する工程と、前記スイッチング素子及び前記中継電極上にカラーフィルタ部を形成する工程と、前記カラーフィルタ部に前記中継電極に至るようにコンタクトホールを形成する工程と、透明導電膜の前駆体を前記コンタクトホール及び前記カラーフィルタ部の上に塗布した後、該前駆体に熱処理を行って導電性透明塗布膜とすることにより、前記画素電極を形成する工程と、を有することを特徴とする。
本発明のマトリクス基板の製造方法は、マトリクス形成された各画素領域には、スイッチング素子と、該スイッチング素子に導電接続する画素電極とを有するアクティブマトリクス基板の製造方法であって、前記基板上に、前記スイッチング素子を形成する工程と、前記スイッチング素子上にカラーフィルタ部を形成する工程と、該カラーフィルタ部にコンタクトホールを形成する工程と、前記コンタクトホール及び前記カラーフィルタ部の上にスパッタ法を用いて導電性スパッタ膜を形成した後に、前記導電性スパッタ膜上に導電性透明塗布膜の前駆体を塗布し、該前駆体に熱処理を行って導電性塗布膜とすることにより、前記画素電極を形成する工程と、を有することを特徴とする。
また、本願発明のアクティブマトリクス基板の製造方法は、上記のアクティブマトリクス基板の製造方法において、前記導電性塗布膜はインクジェット法により塗布成膜された膜であることを特徴とする。
また、本願発明のアクティブマトリクス基板の製造方法は、上記のアクティブマトリクス基板の製造方法において、前記前駆体は、有機インジウムと有機スズを含み、前記導電性透明塗布膜はＩＴＯ膜であることを特徴とする。
また、本願発明のアクティブマトリクス基板の製造方法は、上記のアクティブマトリクス基板の製造方法において、前記カラーフィルタ層を形成する工程は、インクジェットヘッドから吐出された前記前駆体が周囲に流出することを防止する突状のバンクを形成する工程と、前記バンクにより区画され、スイッチング素子上を含む領域に、インクジェット法により前記前駆体を塗布し定着させる工程と、を含むことを特徴とする。
また、本願発明のアクティブマトリクス基板の製造方法は、上記のアクティブマトリクス基板の製造方法において、前記アクティブマトリクス基板は、前記スイッチング素子に接続されるデータ線と走査線とを有しており、前記バンクは前記データ線に沿って形成されていることを特徴とする。
また、本願発明のアクティブマトリクス基板の製造方法は、上記のアクティブマトリクス基板の製造方法において、前記前駆体に熱処理を行って導電性塗布膜とする工程は、酸素含有雰囲気中もしくは非還元性雰囲気中で熱加熱する第１の熱加熱工程と、還元性雰囲気中で熱処理を行う第２の熱加熱工程とを含むことを特徴とする。
また、本願発明のアクティブマトリクス基板の製造方法は、上記のアクティブマトリクス基板の製造方法において、前記第１の熱加熱工程及び前記第２の熱加熱工程とを施した後、画素電極のパターンを形成することを特徴とする。
また、本願発明のアクティブマトリクス基板の製造方法は、上記のアクティブマトリクス基板の製造方法において、前記前駆体を熱処理するにあたっては、該前駆体に対してランプアニールまたはレーザアニールを行うことを特徴とする。
本発明のマトリクス基板は、マトリクス形成された各画素領域には、薄膜スイッチング素子と、該薄膜スイッチング素子に導電接続する画素電極とを有するアクティブマトリクス基板であって、 前記基板上には、下層側から前記薄膜スイッチング素子、カラーフィルタ層、および前記画素電極がこの順に積層されているとともに、前記画素電極は、前記カラーフィルタ層より上層側に、該カラーフィルタ層に形成されたコンタクトホールを介して前記薄膜スイッチング素子に導電接続する導電性透明塗布膜を備えていることを特徴とする。
【０００９】
本発明では、アクティブマトリクス基板の側にカラーフィルタ層を設けてあるため、対向電極を備える方の基板と、アクティブマトリクス基板（画素電極が構成されている側の基板）とを貼り合わせた際に、カラーフィルタ層と画素領域との間にずれが発生しない。従って、画素電極を最大限に拡張しても色情報の表示に乱れが発生することがなく、画素電極を拡張できる分、画素領域における開口率を向上させることができるなど、高品位の表示を行うことができる。また、対向電極を備える方の基板には精度が必要となるパターンがないため、この基板とアクティブマトリクス基板を貼り合わす際にアライメント作業が不要となり、貼り合わせ工程のコストを低減できる。
【００１０】
ここで、画素電極は液晶を駆動するためにカラーフィルタ層の上層側に形成されるが、この画素電極をＩＴＯ膜などから構成するにあたって、スパッタ法を用いると、図１４を参照して説明したように、画素電極の表面にはコンタクトホールの凹部形状などといった下層側の凹凸がそのまま反映し、大きな段差が形成されてしまう。しかるに本発明では、画素電極を形成するにあたって、スピンコート法、ディップ法や印刷法などといった塗布成膜法を行って導電性透明塗布膜を形成する。この導電性透明塗布膜は、液状またはペースト状の塗布材を塗布するため塗布材が凹凸をスムーズに埋めるので、画素電極の表面形状は下層側の凹凸の影響を受けにくい。それ故、カラーフィルタ層の上層側に画素電極を構成したためアクペクト比の大きなコンンタクトホールを介して画素電極がＴＦＴのドレイン領域に導電接続することになっても、表面に段差のない平坦な画素電極を形成できる。それ故、ラビングを安定に行えるとともに、リバースチルトドメインの発生などを防止できる。よって、本発明によれば、表示品位が向上する。
【００１１】
本発明において、前記導電性透明塗布膜の形成にあたっては、スピンコート法、ディップ法や印刷法などといった塗布成膜法を利用してもよいが、インクジェット法により塗布成膜した膜を利用してもよい。
【００１２】
本発明の前記スイッチング素子は、例えば薄膜トランジスタであってもよい。
【００１３】
本発明において、前記導電性透明塗布膜は塗布ＩＴＯ膜などである。
【００１４】
本発明において、前記画素電極は、前記導電性透明塗布膜の下層側に透明な導電性スパッタ膜を有し、この導電性スパッタ膜を介して前記導電性透明塗布膜が薄膜スイッチング素子に導電接続していることが好ましい。塗布成膜法により形成したＩＴＯ膜（導電性透明塗布膜）は、スパッタ法により形成したＩＴＯ膜や金属膜に比較してドレイン領域（シリコン膜）とのコンタクト抵抗が高い傾向にあるが、本発明では、塗布成膜法により形成したＩＴＯ膜はあくまで導電性スパッタ膜を介してドレイン領域に電気的接続することになるので、前記のコンタクト抵抗が大きいという問題点も解消できる。
【００１５】
また、前記導電性スパッタ膜は、前記導電性透明塗布膜の下層側に積層されている透明な導電性スパッタ膜であることが好ましい。このように構成すると、画素電極は前記導電性透明塗布膜と透明な導電性スパッタ膜とを備えるので、塗布成膜法により形成したＩＴＯ膜（導電性透明塗布膜）がスパッタ法により形成したＩＴＯ膜や金属膜に比較してシート抵抗が大きい傾向にあっても、このシート抵抗が大きいという問題点はシート抵抗の小さい導電性スパッタ膜が解消してくれる。
【００１６】
本発明において、前記カラーフィルタ層はインクジェットプリンタにより定着された色素材であることが好ましい。
【００１７】
この場合には、前記色素材の定着領域は、該色素材の表面よりも上層側に突出して前記カラーフィルタ層を形成する際にプリンタヘッドから吐出されたインクが周囲に流出することを防止する突条のバンクによって囲まれていることが好ましい。このように構成すると、インクジェットプリンタのヘッドからインクを吐出したときにインクの流出をバンクによって防止できるので、いわゆる色にじみが発生しない。
本発明の液晶装置は、上記のアクティブマトリクス基板を備えていることを特徴としている。
【００１８】
このような構成を有するアクティブマトリクス基板の製造方法では、前記導電性透明塗布膜を形成するにあたって、前記カラーフィルタ層より上層側に透明導電膜の前駆体を塗布成膜した後、該前駆体に熱処理を行って導電膜とし、しかる後に該導電膜をパターニングして前記導電性透明塗布膜とする。このように、透明導電膜の前駆体に熱処理を行うとしてもこの状態ではカラーフィルタ層が透明導電膜の前駆体に覆われた状態にある。従って、この熱処理をたとえ大気中で行ったとしてもカラーフィルタ層は加熱時に大気に触れない状態にあるので、耐酸化性が低いカラーフィルタ層であってもカラーフィルタ層は劣化しない。
【００１９】
この場合に、前記前駆体を熱処理するにあっては、該前駆体に対してランプアニールまたはレーザアニールを行うことが好ましい。このように構成すると、前駆体へのアニール時にカラーフィルタ層はランプあるいはレーザによって局部的に加熱されるだけで、瞬時に冷却することになるので、透明基板の変形やカラーフィルタ層の劣化を防止できる。
【００２０】
【発明の実施の形態】
図面を参照して、本発明の実施の形態を説明する。なお、以下に説明する各形態において、従来のカラー液晶表示装置と共通する機能を有する部分には同一符号を付してある。
【００２１】
［実施の形態１］
（全体構成）
図１は本発明を適用したカラー液晶表示装置の構成図、図２は、このカラー液晶表示装置に用いたアクティブマトリクス基板に区画形成されている画素領域の一部を拡大して示す断面図、図３は、その平面図である。なお、図２は図３のＹ−Ｙ′線における断面図に相当する。
【００２２】
図１に示すカラー液晶表示装置１では、２枚の透明基板１０、２０の間に封入した液晶３０を各透明基板１０、２０に形成した対向電極１１と画素電極４との間で駆動するようになっている。すなわち、透明基板１０の方には透明な対向電極１１が形成されている一方、透明基板２０上にはデータ線４１と走査線４５とによって画素領域２が区画形成され、各画素領域２のそれぞれに対しては画素電極４と、この画素電極４への信号電圧の供給を制御する画素スイッチング用のＴＦＴ４０（薄膜スイッチング素子）が形成されている。
【００２３】
本形態のカラー液晶表示装置１では、２枚の透明基板１０、２０のうちアクティブマトリクス基板とされる透明基板２０の側には、各画素領域２毎に、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色の有色層からなるカラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂが交互に形成され、これらのカラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂによってカラーフィルタ１３０が構成されている。これらのカラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂは、染色法、顔料分散法等の方法で製造可能であるが、本形態では、後述するように、インクジェットプリンタのヘッドから吐出したインクを色素材として定着させたものである。なお、染色法は、染色基材となるレジストを塗布、パターニング後、染色液中に浸漬してレジストを染色する方法である。顔料分散法は、予め着色した顔料レジストを塗布、パターニングする方法である。
【００２４】
（アクティブマトリクス基板の構造）
図２に示すように、本形態のカラー液晶表示装置１に用いたアクティブマトリクス基板では、画素スイッチング用のＴＦＴ４０、膜厚がたとえば０．５μｍ〜３μｍのカラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂ（カラーフィルタ１３０）、および画素電極４は、下層側からこの順に絶縁性の透明基板２０の上に積層されている。ＴＦＴ４０は、ソース領域４４、ドレイン領域４６、ソース領域４４とドレイン領域４６との間にチャネルを形成するためのチャネル領域４７、およびこのチャネル領域４７にゲート絶縁膜４３を介して対峙するゲート電極４５、このゲート電極４５の表面側に形成された膜厚が５００ｎｍの層間絶縁膜４８、この層間絶縁膜４８のコンタクトホール４８２を介してソース領域４４に電気的接続するアルミニウム膜からなるソース電極３１、および層間絶縁膜４８のコンタクトホール４８１を介してドレイン領域４６に電気的接続する中継電極４９とを有している。中継電極４９はソース電極３１と同時形成されたアルミニウム膜であり、光透過性がないので、画素領域２の開口率を低下させないようにその形成領域はコンタクトホール４８１の内部および周囲に限定されている。ソース電極４１はデータ線の一部であり、ゲート電極４５は走査線の一部である。
【００２５】
本形態では、層間絶縁膜４８の表面側に膜厚が０．５μｍ〜３μｍのカラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂが形成され、このカラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂの表面側に画素電極４が形成されている。カラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂには、中継電極４９が位置する領域（ＴＦＴ４０のドレイン領域４６に対応する領域）にコンタクトホール１３１が形成され、このアスペクト比の大きなコンタクトホール１３１を介して、画素電極４は中継電極４９に導電接続している。従って、画素電極４はカラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂのコンタクトホール１３１を介してＴＦＴ４０のドレイン領域４６に導電接続しているといえる。
【００２６】
ここで、ソース電極４１は層間絶縁膜４８の表面上に積層されているのに対して、画素電極４は、カラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂの表面上に形成され、ソース電極４１と画素電極４とは異なる層間に位置している。従って、ソース電極４１と画素電極４は短絡することはないので、本形態ではいずれの画素領域２においても、図３からわかるように、画素電極４は、外周縁４０１、４０２が隣接画素領域との間においてデータ線４１の上方に位置するように形成されている。また、画素電極４は、外周縁４０３、４０４が隣接画素領域との間において走査線４５の上方に位置するように形成されている。すなわち、画素電極４は、その一部がデータ線４１および走査線４５の上方に被さっているので、画素素電極４の外周縁４０１、４０２、４０３、４０４と、データ線４１および走査線４５との間には隙間がない。それ故、データ線４１および走査線４５は、それら自身がブラックマトリクスとして機能するので、工程数を増やさなくても高品位の表示を行うことができる。
【００２７】
図２および図３に示すように、ソース電極４１（データ線４１）の表面にはそれに沿って、後述するように色素材をインクジェットプリンタにより定着させる際に、インクの流出を防止する突条のバンク１３３が形成されている。このバンク１３３は、色素材の表面よりも上層側に突出する厚さに形成されたポリイミドなどの感光性のレジスト膜、アモルファスシリコン膜、その他の絶縁膜である。本形態ではアモルファスシリコン膜が用いられている。また、バンク１３３は、層間絶縁膜４８の表面のうち、走査線４５の表面に相当する位置にもそれに沿うように形成されている。従って、カラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂの形成領域（画素領域２）はバンク１３３で囲まれている状態にある。
【００２８】
再び図２において、本形態では、画素電極４は、カラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂの表面にスパッタ形成されたスパッタＩＴＯ膜４Ａ（導電性スパッタ膜）と、このＩＴＯ膜の表面上に塗布成膜された塗布ＩＴＯ膜４Ｂ（導電性透明塗布膜）との２層構造になっている。従って、塗布ＩＴＯ膜４Ｂは、その下層側に位置するスパッタＩＴＯ膜４Ａを介して中継電極４９に導電接続し、ＴＦＴ４０のドレイン領域４６に導電接続している。スパッタＩＴＯ膜４Ａと塗布ＩＴＯ膜４Ｂとは、後述するように、順次形成された後に一括してパターニング形成されたものであるため、それらの形成領域は同一である。なお、後述するように、スパッタＩＴＯ膜４Ａによって塗布ＩＴＯ膜４Ｂのシート抵抗が大きいことを補うという観点からすれば、スパッタＩＴＯ膜４Ａは塗布ＩＴＯ膜４Ｂよりも狭い領域に形成されていてもよい。また、塗布ＩＴＯ膜４Ｂのシート抵抗が大きいことを補うという観点だけからすれば、スパッタＩＴＯ膜４Ａは塗布ＩＴＯ膜４Ｂの上層側に形成することもある。
【００２９】
（本形態の構造に関する主な効果）
このように構成したアクティブマトリクス基板を用いたカラー液晶表示装置１では、アクティブマトリクス基板の側にカラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂを設けてあるため、対向電極１１を備える方の透明基板１０と、アクティブマトリクス基板（透明基板２０）とを貼り合わせた際に、カラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂと画素領域２との間にずれが発生しない。従って、画素電極４を最大限に拡張しても色情報の表示に乱れが発生することがないので、従来のものと比して画素電極４を拡張できた分、高品位の表示を行うことができる。また、対向電極１１を備える方の透明基板１０には精度が必要となるパターンがないため、この基板とアクティブマトリクス基板（透明基板２０）を貼り合わす際にアライメント作業が不要となり、貼り合わせ工程のコストを低減できる。
【００３０】
また、カラーフィルタ一体型のアクティブマトリクス基板では、液晶を駆動するためには画素電極４をカラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂの上層側に形成する必要があることから、膜厚が０．５μｍ〜３μｍもあるカラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂのコンタクトホール１３１を介して、画素電極４がＴＦＴ４０のドレイン領域４６に導電接続することになる。すなわち、シリコン酸化膜などからなる層間絶縁膜に比して厚いカラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂに形成したアクペクト比の大きなコンタクトホール１３１を介して、画素電極４がＴＦＴ４０のドレイン領域４６に導電接続することになる。それでも本形態では、後述するように、スピンコート法、ディップ法や印刷法などといった塗布成膜法を用いて形成した段差被覆性のよい導電性透明塗布膜４Ｂを利用して画素電極４を構成しているため、表面に段差のない平坦な画素電極４を形成できる。それ故、ラビングを安定に行えるとともに、リバースチルトドメインの発生などを防止できる。よって、本発明に係るカラー液晶表示装置１によれば、表示品位が向上する。
【００３１】
さらに、塗布ＩＴＯ膜４Ｂの下層側にはスパッタＩＴＯ膜４Ａが形成されているので、塗布成膜法により形成したＩＴＯ膜が、スパッタ法により形成したＩＴＯ膜に比較してシート抵抗が大きい傾向にあっても、このシート抵抗が大きいという問題はシート抵抗の小さいスパッタＩＴＯ膜４Ａが解消してくれる。
【００３２】
（アクティブマトリクス基板の製造方法）
このようなアクティブマトリクス基板の製造方法を、図４ないし図６を参照して説明する。図４および図６は、本形態のアクティブマトリクス基板の製造方法で行う工程の一部を示す工程断面図であり、図５は、インクジェット法によりカラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂを形成する際の説明図である。
【００３３】
（ＴＦＴ形成工程）
本形態では、図４（Ａ）に示すように、絶縁基板２０として汎用の無アリカリガラスを用いる。まず、絶縁基板２０を清浄化した後、絶縁基板２０の上にＣＶＤ法（Chemical Vapor Deposition ）やＰＶＤ法（Physical Vapor Deposition ）により膜厚が３００ｎｍのシリコン酸化膜などからなる下地保護膜２１を形成する。ＣＶＤ法としては、たとえば減圧ＣＶＤ法（ＬＰＣＶＤ法）やプラズマＣＶＤ法（ＰＥＣＶＤ法）などがある。ＰＶＤ法としては、たとえばスパッタ法などがある。
【００３４】
次に、ＴＦＴの能動層となるべき真性のシリコン膜などの半導体膜をＣＶＤ法やＰＶＤ法により形成した後、それに島状にパターニングする。このようにして得られる半導体膜４２は、成膜したままのａｓ−ｄｅｐｏｓｉｔｅｄ膜としてＴＦＴのチャネル領域などの半導体層として用いることができる。また、半導体膜４２に対しては、パターニングする前に、あるいはパターニングした後にランプ光やレーザ光などの光学エネルギーまたは電磁エネルギーを短時間照射して結晶化を進めてもよい。
【００３５】
次に、半導体膜４２の表面側にＰＶＤ法やＣＶＤ法などで膜厚が１００ｎｍのゲート絶縁膜４３を形成した後、ゲート電極となるアルミニウム膜などの薄膜（図示せず。）をスパッタ形成する。通常はゲート電極とゲート配線とは、同一の金属材料などで同一の工程により形成される。ゲート電極となる薄膜を堆積した後、パターニングを行い、ゲート電極４５を形成する。このとき走査線も形成される。次に、半導体膜４２に対してゲート電極４５をマスクとして不純物イオンを導入し、ソース領域４４およびドレイン領域４６を形成する。不純物イオンが導入されなかった部分はチャネル領域４７となる。この方法では、ゲート電極４５がイオン注入のマスクとなるため、チャネル領域４７は、ゲート電極４５下のみに形成される自己整合構造となるが、オフセットゲート構造やＬＤＤ構造のＴＦＴを構成してもよい。不純物イオンの導入は、質量非分離型イオン注入装置を用いてドーパントとなる不純物元素と水素とを同時に注入するイオン・ドーピング法、あるいは質量分離型イオン注入装置を用いて所望の不純物イオンのみを注入するイオン打ち込み法などを適用することができる。イオン・ドーピング法の原料ガスとしては、水素中に希釈された濃度が０．１％程度のホスフィンやジボランなどの注入不純物の水素化物を用いる。
【００３６】
このようにしてＴＦＴ４０のソース領域４４、ドレイン領域４６、チャネル領域４７、ゲート絶縁膜４３、およびゲート電極４５を形成した後、ゲート電極４５の表面側に膜厚が５００ｎｍのシリコン酸化膜からなる層間絶縁膜４８をＣＶＤ法あるいはＰＶＤ法で形成する。
【００３７】
次に、図４（Ｂ）に示すように、層間絶縁膜４８のうち、ソース領域４４およびドレイン領域４６に相当する位置のそれぞれにコンタクトホール４８１、４８２を形成する。次に、層間絶縁膜４８の表面側にアルミニウム膜をスパッタ法により形成した後、このアルミニウム膜をパターニングし、ソース電極４１、中継電極４９、およびデータ線を同時形成する。
【００３８】
（バンク形成工程）
次に、層間絶縁膜４８の表面側に真性のアモリファスシリコン膜を減圧ＣＶＤ法やＰＥＣＶＤ法、あるいはスパッタ法などに厚めに形成した後、このアモルファスシリコン膜を格子状にパターニングして、図４（Ｃ）に示すように、ソース電極４１（データ線４１）の表面にはそれに沿って突条のバンク１３３を形成する。この際には、図２を参照して説明したように、層間絶縁膜４８の表面のうち、走査線４５の表面に相当する位置にもそれに沿うように突条のバンク１３３を形成する。従って、画素領域２はバンク１３３で囲まれ、その内側がカラーフィルタ層形成予定領域１３９となる。
【００３９】
この際には、アモルファスシリコン膜のエッチングにＣＤＥ（Chemical Dry Etching）法を用い、テーパエッチングを行ってもよい。この際のＣＤＥの条件としては、エッチングガスをＣＦ4 ／Ｏ4 とし、マイクロ波プラズマエッチング装置を用い、周波数２．５４GHz 、マイクロ波パワー７００W 、圧力３０Pa、ＣＦ4 ガス流量９９０sccm 、Ｏ2 ガス流量９０sccm、エッチングレート２５００オングストローム／分、エッチング時間１２分とする。この条件でエッチングを行うと、バンク１３３はテーパ角が６０°〜８０°程度のテーパエッチングされた形状となる。このようにしてテーパエッチングを行うと、バンク１３３で区画形成されたカラーフィルタ層形成予定領域１３９は、底面側から開口側に向かって幅が拡張された形状となる。それ故、カラーフィルタ層形成予定領域１３９にインクを注入する際にカラーフィルタ層形成予定領域１３９内にインクを注入しやすいという利点がある。
【００４０】
（カラーフィルタ層形成工程）
次に、図４（Ｄ）に示すように、バンク１３３によって区画形成されているカラーフィルタ層形成予定領域１３９内にＲ、Ｇ、Ｂの各インク５１Ｒ、５１Ｇ、５１Ｂをそれぞれ注入する。この際には、一般のインクジェットプリンタを用いることができるが、プリンタヘッド５０のＲ、Ｇ、Ｂの各ノズル５２の間隔は、隣接する画素領域２の中心間の距離に一致するように調整しておく。
【００４１】
すなわち、図５に、バンク１３３で区画形成されたカラーフィルタ層形成予定領域１３９の平面構造を拡大して示すように、カラーフィルタ層形成予定領域１３９の寸法はたとえば２５０μｍ×８０μｍ程度であり、バンク１３３の幅は５μｍ〜２０μｍ程度である。従って、プリンタヘッド５０の各ノズル５２の間隔は８５μｍ〜１００μｍ程度とすればよい。また、使用するインクジェットプリンタの解像度が３６０dpi の場合、インク１ドットの径は７０μｍ〜１００μｍ程度であるから、平面的な寸法だけから見ると、１つのカラーフィルタ層形成予定領域１３９内にインク５１Ｒ、５１Ｇ、５１Ｂを３ドットずつ注入することができる。ここで、インク１ドットの占める体積は通常決まっているが、カラーフィルタ層形成予定領域１３９の平面寸法も液晶表示装置毎にたとえば２５０μｍ×８０μｍと定まっている。従って、インクが多過ぎたり、少な過ぎたりしないように、バンク１３３の高さとインクの注入ドット数を適宜最適条件に設定する。但し、バンク１３３からインク５１Ｒ、５１Ｇ、５１Ｂがはみ出ると、カラーフィルタ１３０に色にじみが発生するため、本形態では、バンク１３３をやや厚めに形成してインク５１Ｒ、５１Ｇ、５１Ｂのはみ出しを防止してある。
【００４２】
ここで用いることのできるインクの種類としては、たとえば表１に示すようなものがあげられる。
【００４３】
【表１】
【００４４】
この表１に示すように、顔料系インク、染料系インクのいずれを用いてもよいが、インクに色素材として求められる特性としては、カラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂとなった時にその機能を満たすことは勿論、インクジェットプリンタに適応できるように、粘度が１０cps 以下、表面張力が３０dyne/cm 前後の特性を有する必要がある。なお、表１中の「湿潤剤」、「浸透剤」とは、インクの表面張力を低下させて濡れ性を高めるために含有させるものである。
【００４５】
図４（Ｄ）に示すようにインク５１Ｒ、５１Ｇ、５１Ｂの注入を終えた後には、透明基板２０全体をオーブン内で加熱して、インク５１Ｒ、５１Ｇ、５１Ｂを乾燥、定着させる。その条件としては、空気中雰囲気、温度１１０℃、時間１０分とする。なお、雰囲気は窒素雰囲気でもよく、温度は８０℃〜１４０℃程度、時間は１０分〜１時間程度でよい。
【００４６】
この工程を経てインク５１Ｒ、５１Ｇ、５１Ｂが乾燥すると、図６（Ａ）に示すように、表面が平坦化した３色のカラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂが形成される。
【００４７】
（画素電極形成工程）
次に、図６（Ｂ）に示すように、カラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂにコンタクトホール１３１を開口した後、カラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂの表面全体にスパッタ法によりスパッタＩＴＯ膜４Ａ（導電性スパッタ膜）を形成する。
【００４８】
続いて、スパッタＩＴＯ膜４Ａの表面上に塗布ＩＴＯ膜４Ｂ（導電性透明塗布膜）を形成する。
【００４９】
この塗布ＩＴＯ膜４Ｂの形成にあたっては、各種の液状またはペースト状の塗布材（透明導電膜の前駆体）を用いることができる。これらの塗布材のうち、液状のものであればディップ法やスピンコート法などを用いることができ、ペースト状のものであればスクリーン印刷法などを用いることができる。本形態で用いた塗布材は、有機インジウムと有機スズとがキシロール中に９７：３の比率で８％配合された液状のもの（たとえば、旭電化工業株式会社製の商品名：アデカＩＴＯ塗布膜／ＩＴＯ−１０３Ｌ）であり、透明基板２０の表面側（スパッタＩＴＯ膜４Ａの表面）にスピンコート法で塗布できる。ここで、塗布材としては、有機インジウムと有機スズとの比が９９／１から９０／１０までの範囲にあるものを使用することができる。
【００５０】
本形態では、透明基板２０の表面側に塗布した液状またはペースト状の塗膜については、溶剤を乾燥、除去した後、熱処理装置内で熱処理を行う。
【００５１】
このとき熱処理条件としては、たとえば炉内での熱処理であれば、温度が２００℃〜３００℃の空気中あるいは酸素含有雰囲気中または非還元性雰囲気中で３０分から６０分の第１の熱処理（焼成）を行った後、温度が約２００℃の水素含有の還元性雰囲気中で３０分から６０分の第２の熱処理を行う。いずれの場合でも、第１の熱処理で安定化した皮膜が熱劣化しないように、第２の熱処理での処理温度は第１の熱処理での処理温度よりも低く設定する。このような熱処理を行うと、有機成分が除去されるとともに、塗膜はインジウム酸化物と錫酸化物の混合膜（塗布ＩＴＯ膜４Ｂ）となる。その結果、膜厚が約５００オングストローム〜約２０００オングストロームの塗布ＩＴＯ膜４Ｂは、シート抵抗が１０3 Ω／□〜１０5 Ω／□で、光透過率が９０％以上となり、スパッタＩＴＯ膜４Ａとともに十分な性能を備えた画素電極４を構成することができる。
【００５２】
しかる後に、基板温度が１５０℃以下になるまで透明基板２０を第２の熱処理を行った還元性雰囲気中または窒素ガスなどの非酸化性雰囲気中、あるいはその他の非酸化性雰囲気中に保持し、基板温度が１５０℃以下になった以降、透明基板２０を熱処理装置から大気中に取り出す。このように、透明基板２０の温度が約１５０℃以下に低下した後に大気にさらすのであれば、水素含有雰囲気下での第２の熱処理での還元により低抵抗化した皮膜が再び酸化してしまうことを防止できるので、シート抵抗の小さな塗布ＩＴＯ膜４Ｂを得ることができる。透明基板２０を熱処理装置から大気中に取り出すときの温度は、塗布ＩＴＯ膜４Ｂの再酸化を防止するためには１００℃以下であることがより望ましい。塗布ＩＴＯ膜４Ｂの比抵抗は膜中の酸素欠陥が多い程低くなるので、大気中の酸素によって塗布ＩＴＯ膜４Ｂの再酸化が起きると比抵抗が増大するからである。
【００５３】
このような熱処理を行うといっても、その下層側に位置するカラーフィルタ層１３Ｒ、１３Ｇ、１３ＢはスパッタＩＴＯ膜４Ａ、および塗布ＩＴＯ膜４Ｂを形成するための塗膜によって覆われているので、空気に晒されていない。それ故、塗布ＩＴＯ膜４Ｂを形成するために熱処理を行ってもカラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂには空気酸化などの劣化が生じない。
【００５４】
このような熱処理を行うにあたっては、炉内での熱処理に代えて、ランプアニール（急速加熱処理）やレーザアニールを行うことが好ましい。このようなランプアニールやレーザアニールはいずれも、ＴＦＴの製造工程においてアモルファスシリコン膜を結晶化するための熱処理として広く用いられており、ランプ光あるいはレーザ光によって絶縁基板２０の表面側に塗布した液状またはペースト状の塗膜を局部的に順次加熱していく。このため、局部的にはたとえば３００℃にまで加熱されたとしても、その加熱時間は短時間で、かつ瞬時に冷却されることになる。従って、透明基板２０に熱変形が起きるのを防止できるとともに、カラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂが熱劣化するのを防止できる。
【００５５】
このようにしてスパッタＩＴＯ膜４Ａおよび塗布ＩＴＯ膜４Ｂを形成した後、それらを一括して王水系やＨＢｒなどのエッチング液で、またはＣＦ4 などを用いたドライエッチングによりパターニングして図２に示すように画素電極４を形成する。
【００５６】
図３を参照して説明したように、いずれの画素領域２においても、画素電極４の外周縁４０１、４０２、４０３、４０４が隣接画素領域との間においてデータ線４１および走査線４５に被さるようにパターニングするだけで、データ線４１および走査線４５からなるブラックマトリクスを構成できる。すなわち、データ線４１および走査線４５は通常、金属膜で構成されているので、これらのデータ線４１および走査線４５が遮光膜となる。それ故、工程数を増やさなくても高品位の表示を行うことができる。しかも、画素電極４をデータ線４１および走査線４５に被さるまでその形成範囲を最大限拡張したため、画素領域２の開口率が高いので、表示の品位が向上する。
【００５７】
このように構成したアクティブマトリクス基板を用いてカラー液晶表示装置１を製造しても、カラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂは画素電極２の下層側に位置するので、走査線４５を介して供給される制御信号によってＴＦＴを駆動すれば、画素電極４と対向基板（図示せず。）との間に構成されている液晶セルには、データ線４１からＴＦＴ４０を介して画像情報が書き込まれ、所定の表示を行うことができる。
【００５８】
（本形態の製造方法に関する主な効果）
また本形態では、画素電極４を形成するにあたっては塗布ＩＴＯ膜４Ｂを用いている。この塗布成膜法は段差被覆性に優れているので、塗布ＩＴＯ膜４Ｂを構成するための液状またはペースト状の塗布材は、コンタクトホール１３１に起因して生じたスパッタＩＴＯ膜４Ｂ表面の凹凸などをスムーズに埋める。また、カラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂを形成するのにインクジェット法を用いているため、インクを絶縁基板２０上に塗布すると、凹部となっている部分ではその分厚く、凸部となっている部分ではその分薄いカラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂが形成される。従って、データ線４１や走査線４５に起因する凹凸などが画素電極４の表面に反映されない。それ故、表面に段差のない平坦な画素電極４を形成できるので、ラビングを安定に行えるとともに、リバースチルトドメインの発生などを防止できる。よって、本発明によれば、表示品位が向上する。
【００５９】
また、カラーフィルタ１３０の製造にインクジェット法を用い、しかも、プリンタヘッド５０の各ノズル５２Ｒ、５２Ｇ、５２Ｂの間隔を、カラーフィタ形成予定領域の中心間の距離に一致させたため、カラーフィタ形成予定領域内にインクインク５１Ｒ、５１Ｇ、５１Ｂを高速で注入することができる。従って、カラーフィルタ１３０全体の製造に要する時間を格段に短縮することができる。また、完成したカラーフィルタ１３０にインク５１Ｒ、５１Ｇ、５１Ｂが注入されていない部分、いわゆる欠陥があったような場合、インクジェット法であれば、その個所にのみ再度インク５１Ｒ、５１Ｇ、５１Ｂを注入することができ、欠陥を補修することが可能である。さらに、カラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂの形成に関しては、使用する装置がインクジェットプリンタとインク乾燥用のオーブンなどで済むため、設備コストを低く抑えることが可能となる。また、インク５１Ｒ、５１Ｇ、５１Ｂの注入を行う際にバンク１３３が、いわゆるインクを収容するための槽を構成し、このインク収容槽内にインクを注入するようになっているので、インク５１Ｒ、５１Ｇ、５１Ｂが他の領域にはみ出ない。従って、インク５１Ｒ、５１Ｇ、５１Ｂが所定領域内に各々閉じ込められた状態にあるため、色にじみのないカラーフィルタ１３０を実現することができる。それ故、表示品位の高い液晶表示装置１を実現することができる。
【００６０】
また、インク５１Ｒ、５１Ｇ、５１Ｂの注入を行う際のはみ出しを確実に防止するためのバンク１３３を高くしても、塗布ＩＴＯ膜４Ｂを厚膜化することにより、バンク１３３と塗布ＩＴＯ膜４Ｂ（画素電極４）の表面の高さ位置を合わすことができる。従って、画素電極４の表面にはバンク１３３に起因する凹凸がない。それ故、セルギャップが５μｍ以下のカラー液晶表示装置１にも適応することができる。しかも、カラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂは画素電極４に覆われ、外気と隔絶されているため、カラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂの経時的な変色を防ぐことができる。
【００６１】
［実施の形態２］
以下に説明するいずれの形態でも、基本的な構成が実施の形態１と同様であるので、対応する主要部分には同じ符号を付して図示するとともに、それらの説明を省略する。
【００６２】
実施の形態１では、ゲート電極４５の表面側に形成された層間絶縁膜４８の表面上にカラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂを直接、形成したが、図７に示すように、ソース電極４１および中継電極４９を形成した後、その表面側にシリコン酸化膜などの上層側の層間絶縁膜４８Ａを形成し、この層間絶縁膜４８Ａの表面にカラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂを形成してもよい。このような構成でも、画素スイッチング用のＴＦＴ４０、カラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂ（カラーフィルタ１３０）、および画素電極４は、下層側からこの順に絶縁性の透明基板２０の上に積層されるので、画素電極４は、カラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂのコンタクトホール１３１、および上層側の層間絶縁膜４８Ａのコンタクトホール４８１Ａを介して中継電極４９に導電接続することになる。このような構成では、上層側の層間絶縁膜４８Ａが加わった分、アスペクト比の大きなコンタクトホール１３１、４８１Ａを介して、画素電極４が中継電極４９に導電接続することになる。それでも、本発明では画素電極４に、段差被覆性のよい塗布ＩＴＯ膜４Ｂを利用しているので、表面が平坦な画素電極４を構成できる。
【００６３】
［実施の形態３］
図２または図７に示した構造の画素電極４からスパッタＩＴＯ膜４Ｂを省略して、塗布ＩＴＯ膜４Ａがアルミニウム膜からなる中継電極４９に直接、導電接続する構造としてもよい。このような構造でも、スパッタＩＴＯ膜４Ｂはあくまで中継電極４９を介してＴＦＴ４０のドレイン領域４６（シリコン膜）に導電接続している。それ故、塗布ＩＴＯ膜４ＢはスパッタＩＴＯ膜やその他の金属電極に比較してドレイン領域（シリコン膜）とのコンタクト抵抗が高い傾向にあっても、このようなコンタクト抵抗の問題は中継電極４９が解消してくれる。
【００６４】
このような構成を採用するにあたって、中継電極４９としてアルミニウムを用いたが、アルミニウムと高融点金属との２層膜を中継電極４９に用い、高融点金属が塗布ＩＴＯ膜４Ｂと接触するように構成すれば、塗布ＩＴＯ膜４Ｂと中継電極４９とのコンタクト抵抗をより低く抑えることができる。すなわち、タングステンやモリブデンなどの高融点金属はアルミニウムに比して酸化されにくいため、酸素を多量に含む塗布ＩＴＯ膜４Ｂと接触しても酸化されることがない。それ故、中継電極４９と塗布ＩＴＯ膜４Ｂとのコンタクト抵抗を低く保つことができる。
【００６５】
［実施の形態４］
また、図２または図７に示した構造から中継電極４９を省略して、図８（Ａ）、（Ｂ）に示す構造としてもよい。これらの構造のうち、図８（Ａ）に示す形態では、画素電極４は、カラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂのコンタクトホール１３１、および層間絶縁膜４８のコンタクトホール４８１を介して直接、ＴＦＴ４０のドレイン領域４６に導電接続している。また、図８（Ｂ）に示す形態では、画素電極４は、カラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂのコンタクトホール１３１、上層側の層間絶縁膜４８Ａのコンタクトホール４８１Ａ、および下層側の層間絶縁膜４８のコンタクトホール４８１を介して直接、ＴＦＴ４０のドレイン領域４６に導電接続している。このような構造では中継電極を省略した分、アスペクト比の大きなコンタクトホールを介して、画素電極４がＴＦＴ４０のドレイン領域４６に導電接続することになる。それでも、本発明では画素電極４に、段差被覆性のよい塗布ＩＴＯ膜４Ｂを利用しているので、表面が平坦な画素電極４を構成できる。
【００６６】
また、図８（Ａ）、（Ｂ）に示す形態では中継電極がないので、画素電極４はＴＦＴ４０のドレイン領域４６に直接、導電接続することになる。それでも、本発明では、画素電極４の塗布ＩＴＯ膜４Ｂの下層側にスパッタＩＴＯ膜４Ａが形成されているので、塗布ＩＴＯ膜４ＢとＴＦＴ４０のドレイン領域４６（シリコン膜）とはスパッタＩＴＯ膜４Ａを介して導電接続している。それ故、塗布ＩＴＯ膜４ＢはスパッタＩＴＯ膜４Ａに比較してドレイン領域（シリコン膜）とのコンタクト抵抗が高い傾向にあっても、このようなコンタクト抵抗の問題はスパッタＩＴＯ膜４Ａが解消してくれる。
【００６７】
［実施の形態５］
図９（Ａ）、（Ｂ）に示すように、図２または図７に示した構造から中継電極４９を省略してある。また、本形態では、ソース電極や走査線に沿ってカラーフィルタ層形成予定領域（インクジェット法により定着させて色素材の定着領域）を囲むバンク１３３を省略してある。従って、本形態では、インクジェット法ではなく、染色法や顔料分散法によって、カラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂを形成してある。但し、隣接するカラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂ同士はいずれの部分でも重なっていない。染色法は、染色基材となるレジストを塗布、パターニング後、染色液中に浸漬してレジストを染色する方法である。顔料分散法は、予め着色した顔料レジストを塗布、パターニングする方法である。従って、カラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂ自身は、インクジェット法で形成したカラーフィルタ層と違って段差被覆性が格段に劣っているが、それでも、本形態では画素電極４に、段差被覆性のよい塗布ＩＴＯ膜を利用しているので、表面が平坦な画素電極４を構成できる。この場合でも、画素電極４の塗布ＩＴＯ膜４Ｂの下層側にスパッタＩＴＯ膜を形成し、塗布ＩＴＯ膜４ＢはスパッタＩＴＯ膜に比較してドレイン領域（シリコン膜）とのコンタクト抵抗が高いという問題をスパッタＩＴＯ膜によって解消してもよい。
【００６８】
［実施の形態５］
また、上記のいずれの形態もプレーナ型のＴＦＴを例に説明したが、逆スタガ型等のＴＦＴに本発明を適用してもよい。たとえば、図１０に示す逆スタガ型のＴＦＴ４０において、透明基板２０上には、下層側からＴＦＴ４０、カラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂ、および画素電極４がこの順に積層されているとともに、画素電極４に塗布ＩＴＯ膜を用いてあるので、画素電極４表面の平坦化を図ることができる。このＴＦＴ４０では、絶縁基板２０の表面側に下地保護膜２１、ゲート電極４５、ゲート絶縁膜４３、チャネル領域４７を構成する真性のアモルファスシリコン膜、およびチャネル保護用の絶縁膜２９がこの順序で積層されている。チャネル保護用の絶縁膜２９の両側には高濃度Ｎ型のアモルファスシリコン膜がソース・ドレイン領域４４、４６として構成され、これらのソース・ドレイン領域４４、４６の表面にはクロム、アルミニウム、チタンなどのスパッタ膜からなるソース電極４１および中継電極４９が構成されている。さらに、それらの表面側にはカラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂ、および画素電極４が構成されている。ここで、画素電極４は、カラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂのアスペクト比の大きいコンタクトホール１３１を介して中継電極４９に電気的接続しているが、画素電極４には段差被覆性のよい塗布ＩＴＯ膜を用いてあるので、画素電極４表面の平坦化を図ることができる。また、画素電極４は、スパッタ膜からなる中継電極４９を介してドレイン領域４６に電気接続しているため、塗布ＩＴＯ膜からなる画素電極４はドレイン領域４６（シリコン膜）とのコンタクト抵抗が高いという問題を解消できる。さらに、画素電極４は、ソース電極４１と異なる層間に構成されているため、これらの電極が短絡することがない。それ故、逆スタガ型のＴＦＴ４０を用いた場合でも、画素電極４がソース電極４（データ線）や走査線（図示せず。）に被さる位まで画素電極４を広い領域に形成できるので、データ線や走査線自身をブラックマトリクスとして利用できるとともに、画素領域の開口率を高めることができる。
【００６９】
また、この場合でも、カラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂをインクジェット法で形成するのであれば、カラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂ（色素材）の表面よりも上層側に突出してプリンタヘッドから吐出されたインクが周囲に流出することを防止する突条のバンク１３３を形成しておく。
【００７０】
［その他の実施の形態］
なお、工程数を最小限とするという観点からは中継電極４９（導電性スパッタ膜）をソース電極４１およびデータ線と同時形成してそれらと同一材質からなる金属膜（アルミニウム膜）から構成するのが好ましいが、ソース電極４１と異なる材料のいずれであってもよい。
【００７１】
またいずれの形態でも、画素電極の塗布ＩＴＯ膜を形成するにあたって、液状の塗布材から塗布ＩＴＯ膜を形成するためスピンコート法を用いたが、ペースト状の塗布材を用いれば印刷法を用いて塗布ＩＴＯ膜を形成することができる。このペースト状の塗布材を用いればスクリーン印刷を利用することもできるので、画素電極を形成すべき領域のみにペースト状の塗布材（透明導電膜の前駆体）を印刷し、それに乾燥、熱処理を行ったものをそのまま画素電極として用いてもよい。この場合にはエッチングによるＩＴＯ膜に対するパターニングが不要であるため、製造コストを大幅に低減できるという利点がある。
【００７２】
また、図２、図６、図７、図８、図１０に示すように、画素電極４を構成する塗布ＩＴＯ膜などの導電性透明塗布膜はバンク１３３の内側領域に形成される。従って、導電性透明塗布膜を形成する際には、インクジェット法により液状の塗布材（透明導電膜の前駆体）をバンク１３３の内側領域の塗布成膜し、しかる後にこの塗布膜に熱処理などを加えてもよい。
【００７３】
さらに、カラーフィルタ１３０の配列には、図１１（Ａ）〜（Ｅ）にそれぞれ示すように、縦ストライプ型、横ストライプ型、モザイク型、トライアングル型（カラーローテーション有り）、トライアングル型（カラーローテーション無し）など方式があり、本発明のカラーフィルタはこれらいずれの方式にも適用できる。特に、ストライプ方式では前記のインク流出防止用のバンクもストライプ形状でよいので、インクジェットプリンタによるカラーフィルタ形成工程が簡単になる。
【００７４】
また、図１２（Ａ）、（Ｂ）に示すように、アクティブマトリクス基板を構成する透明基板に形成する画素スイッチング用の駆動素子（薄膜スイッチング素子）としては、ＴＦＴに代えて、ＭＩＭダイオード６０を形成してもよい。すなわち、ＭＩＭダイオード６０のタンタル膜からなる下電極６１にはその表面にタンタル酸化膜６２が形成され、それにクロム膜からなる上電極６３が部分的に重なっている。ＭＩＭダイオード６０の表面側にはカラーフィルタ層１３Ｒ、１３Ｇ・・が形成され、そのコンタクトホール１３１を介して、画素電極４は上電極６３に導電接続している。このような構造のアクティブマトリクス基板を用いたカラー液晶表示装置でも、カラーフィルタ層１３Ｒ、１３Ｇ・・のアスペクト比の大きなコンタクトホール１３１を介して、画素電極４が上電極６３に導電接続することになる。それでも、本発明では画素電極４に段差被覆性のよい塗布ＩＴＯ膜を利用しているので、表面が平坦な画素電極４を構成できる。
【００７５】
なお、カラーフィルタやカラー液晶表示装置を構成する各膜の膜厚等の具体的な数値、あるいは各製造工程における具体的な製造条件等に関しては、上記実施の形態に限らず、適宜設計変更が可能なことは勿論である。また、本発明の液晶表示装置は、例えばパーソナルコンピュータ、プロジェクター、ビューファインダー等の機器に適用することができ、用途に限定がないことも勿論である。
【００７６】
【発明の効果】
以上説明したように、本発明に係るアクティブマトリクス液晶表示装置では、アクティブマトリクス基板側の基板上には、下層側から薄膜スイッチング素子、カラーフィルタ層、および画素電極がこの順に積層され、かつ、画素電極はカラーフィルタ層のコンタクトホールを介して薄膜スイッチング素子に導電接続する導電性透明塗布膜を備えていることを特徴とする。従って、本発明によれば、アクティブマトリクス基板の側にカラーフィルタ層を設けてあるため、対向電極を備える方の基板とアクティブマトリクス基板を貼り合わせる際に、カラーフィルタ層と画素領域との間にずれが発生しない。従って、画素電極を最大限にまで拡張しても色情報の表示に乱れが発生することがなく、画素電極を拡張できた分、画素領域における開口率を向上させることができるなど、高品位の表示を行うことができる。また、対向電極を備える方の基板には精度が必要となるパターンがないため、この基板とアクティブマトリクス基板を貼り合わす際にアライメント作業が不要となり、貼り合わせ工程のコストを低減できる。
【図面の簡単な説明】
【図１】本発明を適用したカラー液晶表示装置の構成図である。
【図２】本発明の実施の形態１に係るカラー液晶表示装置に用いたアクティブマトリクス基板に区画形成されている画素領域の一部を拡大して示す断面図である。
【図３】図２に示す画素領域の平面図である。
【図４】図１に示すアクティブマトリクス基板の製造方法を示す工程断面図である。
【図５】図１に示すアクティブマトリクス基板の製造方法において、インクジェット法によりカラーフィルタ層を形成する工程の説明図である。
【図６】図１に示すアクティブマトリクス基板を製造するにあたって、図４に示す工程以降に行う各工程を示す工程断面図である。
【図７】本発明の実施の形態２に係るカラー液晶表示装置に用いたアクティブマトリクス基板に区画形成されている画素領域の一部を拡大して示す断面図である。
【図８】（Ａ）、（Ｂ）のいずれも、本発明の実施の形態３に係るカラー液晶表示装置に用いたアクティブマトリクス基板に区画形成されている画素領域の一部を拡大して示す断面図である。
【図９】（Ａ）、（Ｂ）のいずれも、本発明の実施の形態４に係るカラー液晶表示装置に用いたアクティブマトリクス基板に区画形成されている画素領域の一部を拡大して示す断面図である。
【図１０】本発明の実施の形態５に係るカラー液晶表示装置に用いたアクティブマトリクス基板に区画形成されている画素領域の一部を拡大して示す断面図である。
【図１１】（Ａ）ないし（Ｅ）は、それぞれ本発明の別の実施の形態に係るカラーフィルタに構成されるカラーフィルタ層の配置を示す説明図である。
【図１２】（Ａ）は、ＭＩＭダイオードを駆動素子に用いたカラー液晶表示装置のアクティブマトリクス基板の画素領域の一部を示す平面図、（Ｂ）はＸ−Ｘ′線における断面図である。
【図１３】従来のカラー液晶表示装置の構成図である。
【図１４】従来のカラー液晶表示装置に用いたカラーフィルタ一体型のアクティブマトリクス基板に区画形成されている画素領域の一部を拡大して示す断面図である。
【符号の説明】
１ カラー液晶表示装置
２ 画素領域
４ 画素電極
４Ａ スパッタＩＴＯ膜（導電性スパッタ膜）
４Ｂ 塗布ＩＴＯ膜（透明導電性塗布膜）
１０ 透明基板
１１ 対向電極
１３Ｒ、１３Ｇ、１３Ｂ カラーフィルタ層
１３０ カラーフィルタ
１３１ カラーフィルタ層に形成したコンタクトホール
１３３ インクの流出を防ぐためのバンク
２０ 透明基板
２１ 下地保護膜
３０ 液晶
４０ ＴＦＴ
４１ ソース電極（データ線）
４３ ゲート絶縁膜
４４ ソース領域
４５ ゲート電極（走査線）
４６ ドレイン領域
４７ チャネル領域
４８、４８Ａ 層間絶縁膜
４８１、４８１Ａ 層間絶縁膜のコンタクトホール
４９ アルミニウムスパッタ膜等の中継電極
５０ プリンタヘッド
５１Ｒ、５１Ｇ、５１Ｂ インク
５２ ノズル
６０ ＭＩＭダイオード
６１ 下電極
６２ タンタル酸化膜
６３ 上電極
【発明の属する技術分野】
本発明は、マトリクス形成される画素領域の各々に対し、薄膜トランジスタまたはダイオードからなる薄膜スイッチング素子と、該薄膜スイッチング素子に導電接続する画素電極とを有するアクティブマトリクス液晶表示装置、およびその製造方法に関するものである。さらに詳しくは、アクティブマトリクス液晶表示装置のアクティブマトリスク基板にカラーフィルタを内蔵させるための技術に関するものである。
【０００２】
【従来の技術】
アクティブマトリクス液晶表示装置では、画素スイッチング用の薄膜スイッチング素子として、薄膜トランジスタ（Thin Film Transistor／以下、ＴＦＴという。）またはＭＩＭ（Metal-Insulator-Metal ）ダイオードのいずれを用いた場合でも、２枚の透明基板の間に封入した液晶を各透明基板に形成した対向電極と画素電極との間で駆動する。また、図１３に示すように、アクティブマトリックス型のカラー液晶表示装置１では、液晶３０を封入した２枚の透明基板１０、２０のうち透明基板１０の側には、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色の有色層からなるカラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂによってカラーフィルタ１３０が構成されている。３色のカラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂの間には色と色の隙間を遮光するためのブラックマトリックス１２０が形成され、カラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂ上には対向電極１１となる透明導電膜が形成されている。カラーフィルタ１３０を製造する際には、透明基板１０上に例えばクロム等の金属からなる遮光膜を形成した後、周知のフォトリソグラフィー技術を用いてこれを格子状にパターニングし、ブラックマトリックス１２０とする。次にカラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂを形成するが、カラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂの代表的な形成法としては、染色法、顔料分散法等がある。染色法は、染色基材となるレジストを塗布、パターニング後、染色液中に浸漬してレジストを染色する方法である。顔料分散法は、予め着色した顔料レジストを塗布、パターニングする方法である。
【０００３】
一方、透明基板２０上にはデータ線３１と走査線１５とによって画素領域２が区画形成され、各画素領域２のそれぞれに対しては画素電極４への信号電圧の供給を制御するＴＦＴ４０などの薄膜スイッチング素子が形成されている。従って、カラー液晶表示装置１を製造する際には、各カラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂと、各画素領域２とが対向するように透明基板１０、２０を貼り合わせる。
【０００４】
但し、カラー液晶表示装置１の製造工程では、透明基板１０、２０同士の貼り合わせ精度を高めるのに限界がある一方、各カラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂと各画素領域２との間にずれがあると、色情報の表示に乱れが発生する。そこで従来は、このようなずれがあっても色情報の表示に乱れが発生しないように、画素領域２の面積からみれば画素電極２１を小さめに形成せざるを得ず、このような画素電極２の縮小はその分、高品位の表示を妨げることになる。
【０００５】
そこで、本出願人は、特願平５−８９８０９号（特開平６−３０１０５７号公報）において、図１４に示すカラーフィルタ一体型のアクティブマトリクス基板を提案している。このアクティブマトリクス基板では、透明基板２０の上に、下層側からＴＦＴ４０などの薄膜スイッチング素子、カラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂ（カラーフィルタ１３０）、および画素電極４をこの順に積層してある。すなわち、ＴＦＴ４０の上層側にカラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂを形成した後、これらのカラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂのコンタクトホール１３１を介して画素電極４をＴＦＴ４０のドレイン領域４６に導電接続している。この構造によれば、対向電極を備える方の前記透明基板と、アクティブマトリクス基板を構成する透明基板１０とを貼り合わせる際に、カラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂと各画素領域２とがずれることがない。従って、画素電極４を最大限に拡張しても色情報の表示に乱れが発生することがないので、画素電極２を拡張できる分、高品位の表示を行うことができる。
【０００６】
【発明が解決しようとする課題】
しかしながら、図１４に示す構造のアクティブマトリクス基板では、シリコン酸化膜などからなる層間絶縁膜４８のコンタクトホール４８１のみを介して画素電極４をＴＦＴ４０のドレイン領域４６に導電接続する構造と違って、層間絶縁膜４８からみれば厚いカラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂに形成したコンタクトホール１３１を介しても画素電極４をＴＦＴ４０のドレイン領域４６に導電接続させる必要がある。すなわち、カラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂは、たとえば０．５μｍ〜３μｍの膜厚であり、通常用いられている層間絶縁膜からみれば厚いことから、カラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂに形成したコンタクトホール１３１はアスペクト比が大きい。従って、画素電極４を形成する際にＩＴＯ膜（Indium Tin Oxide）をスパッタ法で形成すると、画素電極４の表面にコンタクトホール１３１の凹部形状などといった下層側の凹凸がそのまま反映し、大きな段差４００が形成されてしまう。このような段差４００の存在は、ラビングが不安定になって液晶の配向が乱れる原因となるため、好ましくない。また、段差４００の存在はリバースチルトドメインの発生などに起因する表示品位の低下の原因ともなる。さらに、コンタクトホール１３１の段差により画素電極４が断線したり、ドレイン領域４６と画素電極４との導電接続が不十分になるという問題点もある。
【０００７】
以上の問題点に鑑みて、本発明の課題は、カラーフィルタ一体型のアクティブマトリクス基板でありながら、画素電極の表面に凹凸が発生することを防止することによって、液晶の配向が乱れやリバースチルトドメインの発生などを防止し、表示品位の向上を図ることのできるアクティブマトリクス液晶表示装置およびその製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
本発明のマトリクス基板の製造方法は、マトリクス形成された各画素領域に、スイッチング素子と、該スイッチング素子に導電接続する画素電極とを有するアクティブマトリクス基板の製造方法であって、前記基板上に、前記スイッチング素子を形成する工程と、前記スイッチング素子を前記画素電極に導電接続するための中継電極を高融点金属により形成する工程と、前記スイッチング素子及び前記中継電極上にカラーフィルタ部を形成する工程と、前記カラーフィルタ部に前記中継電極に至るようにコンタクトホールを形成する工程と、透明導電膜の前駆体を前記コンタクトホール及び前記カラーフィルタ部の上に塗布した後、該前駆体に熱処理を行って導電性透明塗布膜とすることにより、前記画素電極を形成する工程と、を有することを特徴とする。
本発明のマトリクス基板の製造方法は、マトリクス形成された各画素領域には、スイッチング素子と、該スイッチング素子に導電接続する画素電極とを有するアクティブマトリクス基板の製造方法であって、前記基板上に、前記スイッチング素子を形成する工程と、前記スイッチング素子上にカラーフィルタ部を形成する工程と、該カラーフィルタ部にコンタクトホールを形成する工程と、前記コンタクトホール及び前記カラーフィルタ部の上にスパッタ法を用いて導電性スパッタ膜を形成した後に、前記導電性スパッタ膜上に導電性透明塗布膜の前駆体を塗布し、該前駆体に熱処理を行って導電性塗布膜とすることにより、前記画素電極を形成する工程と、を有することを特徴とする。
また、本願発明のアクティブマトリクス基板の製造方法は、上記のアクティブマトリクス基板の製造方法において、前記導電性塗布膜はインクジェット法により塗布成膜された膜であることを特徴とする。
また、本願発明のアクティブマトリクス基板の製造方法は、上記のアクティブマトリクス基板の製造方法において、前記前駆体は、有機インジウムと有機スズを含み、前記導電性透明塗布膜はＩＴＯ膜であることを特徴とする。
また、本願発明のアクティブマトリクス基板の製造方法は、上記のアクティブマトリクス基板の製造方法において、前記カラーフィルタ層を形成する工程は、インクジェットヘッドから吐出された前記前駆体が周囲に流出することを防止する突状のバンクを形成する工程と、前記バンクにより区画され、スイッチング素子上を含む領域に、インクジェット法により前記前駆体を塗布し定着させる工程と、を含むことを特徴とする。
また、本願発明のアクティブマトリクス基板の製造方法は、上記のアクティブマトリクス基板の製造方法において、前記アクティブマトリクス基板は、前記スイッチング素子に接続されるデータ線と走査線とを有しており、前記バンクは前記データ線に沿って形成されていることを特徴とする。
また、本願発明のアクティブマトリクス基板の製造方法は、上記のアクティブマトリクス基板の製造方法において、前記前駆体に熱処理を行って導電性塗布膜とする工程は、酸素含有雰囲気中もしくは非還元性雰囲気中で熱加熱する第１の熱加熱工程と、還元性雰囲気中で熱処理を行う第２の熱加熱工程とを含むことを特徴とする。
また、本願発明のアクティブマトリクス基板の製造方法は、上記のアクティブマトリクス基板の製造方法において、前記第１の熱加熱工程及び前記第２の熱加熱工程とを施した後、画素電極のパターンを形成することを特徴とする。
また、本願発明のアクティブマトリクス基板の製造方法は、上記のアクティブマトリクス基板の製造方法において、前記前駆体を熱処理するにあたっては、該前駆体に対してランプアニールまたはレーザアニールを行うことを特徴とする。
本発明のマトリクス基板は、マトリクス形成された各画素領域には、薄膜スイッチング素子と、該薄膜スイッチング素子に導電接続する画素電極とを有するアクティブマトリクス基板であって、 前記基板上には、下層側から前記薄膜スイッチング素子、カラーフィルタ層、および前記画素電極がこの順に積層されているとともに、前記画素電極は、前記カラーフィルタ層より上層側に、該カラーフィルタ層に形成されたコンタクトホールを介して前記薄膜スイッチング素子に導電接続する導電性透明塗布膜を備えていることを特徴とする。
【０００９】
本発明では、アクティブマトリクス基板の側にカラーフィルタ層を設けてあるため、対向電極を備える方の基板と、アクティブマトリクス基板（画素電極が構成されている側の基板）とを貼り合わせた際に、カラーフィルタ層と画素領域との間にずれが発生しない。従って、画素電極を最大限に拡張しても色情報の表示に乱れが発生することがなく、画素電極を拡張できる分、画素領域における開口率を向上させることができるなど、高品位の表示を行うことができる。また、対向電極を備える方の基板には精度が必要となるパターンがないため、この基板とアクティブマトリクス基板を貼り合わす際にアライメント作業が不要となり、貼り合わせ工程のコストを低減できる。
【００１０】
ここで、画素電極は液晶を駆動するためにカラーフィルタ層の上層側に形成されるが、この画素電極をＩＴＯ膜などから構成するにあたって、スパッタ法を用いると、図１４を参照して説明したように、画素電極の表面にはコンタクトホールの凹部形状などといった下層側の凹凸がそのまま反映し、大きな段差が形成されてしまう。しかるに本発明では、画素電極を形成するにあたって、スピンコート法、ディップ法や印刷法などといった塗布成膜法を行って導電性透明塗布膜を形成する。この導電性透明塗布膜は、液状またはペースト状の塗布材を塗布するため塗布材が凹凸をスムーズに埋めるので、画素電極の表面形状は下層側の凹凸の影響を受けにくい。それ故、カラーフィルタ層の上層側に画素電極を構成したためアクペクト比の大きなコンンタクトホールを介して画素電極がＴＦＴのドレイン領域に導電接続することになっても、表面に段差のない平坦な画素電極を形成できる。それ故、ラビングを安定に行えるとともに、リバースチルトドメインの発生などを防止できる。よって、本発明によれば、表示品位が向上する。
【００１１】
本発明において、前記導電性透明塗布膜の形成にあたっては、スピンコート法、ディップ法や印刷法などといった塗布成膜法を利用してもよいが、インクジェット法により塗布成膜した膜を利用してもよい。
【００１２】
本発明の前記スイッチング素子は、例えば薄膜トランジスタであってもよい。
【００１３】
本発明において、前記導電性透明塗布膜は塗布ＩＴＯ膜などである。
【００１４】
本発明において、前記画素電極は、前記導電性透明塗布膜の下層側に透明な導電性スパッタ膜を有し、この導電性スパッタ膜を介して前記導電性透明塗布膜が薄膜スイッチング素子に導電接続していることが好ましい。塗布成膜法により形成したＩＴＯ膜（導電性透明塗布膜）は、スパッタ法により形成したＩＴＯ膜や金属膜に比較してドレイン領域（シリコン膜）とのコンタクト抵抗が高い傾向にあるが、本発明では、塗布成膜法により形成したＩＴＯ膜はあくまで導電性スパッタ膜を介してドレイン領域に電気的接続することになるので、前記のコンタクト抵抗が大きいという問題点も解消できる。
【００１５】
また、前記導電性スパッタ膜は、前記導電性透明塗布膜の下層側に積層されている透明な導電性スパッタ膜であることが好ましい。このように構成すると、画素電極は前記導電性透明塗布膜と透明な導電性スパッタ膜とを備えるので、塗布成膜法により形成したＩＴＯ膜（導電性透明塗布膜）がスパッタ法により形成したＩＴＯ膜や金属膜に比較してシート抵抗が大きい傾向にあっても、このシート抵抗が大きいという問題点はシート抵抗の小さい導電性スパッタ膜が解消してくれる。
【００１６】
本発明において、前記カラーフィルタ層はインクジェットプリンタにより定着された色素材であることが好ましい。
【００１７】
この場合には、前記色素材の定着領域は、該色素材の表面よりも上層側に突出して前記カラーフィルタ層を形成する際にプリンタヘッドから吐出されたインクが周囲に流出することを防止する突条のバンクによって囲まれていることが好ましい。このように構成すると、インクジェットプリンタのヘッドからインクを吐出したときにインクの流出をバンクによって防止できるので、いわゆる色にじみが発生しない。
本発明の液晶装置は、上記のアクティブマトリクス基板を備えていることを特徴としている。
【００１８】
このような構成を有するアクティブマトリクス基板の製造方法では、前記導電性透明塗布膜を形成するにあたって、前記カラーフィルタ層より上層側に透明導電膜の前駆体を塗布成膜した後、該前駆体に熱処理を行って導電膜とし、しかる後に該導電膜をパターニングして前記導電性透明塗布膜とする。このように、透明導電膜の前駆体に熱処理を行うとしてもこの状態ではカラーフィルタ層が透明導電膜の前駆体に覆われた状態にある。従って、この熱処理をたとえ大気中で行ったとしてもカラーフィルタ層は加熱時に大気に触れない状態にあるので、耐酸化性が低いカラーフィルタ層であってもカラーフィルタ層は劣化しない。
【００１９】
この場合に、前記前駆体を熱処理するにあっては、該前駆体に対してランプアニールまたはレーザアニールを行うことが好ましい。このように構成すると、前駆体へのアニール時にカラーフィルタ層はランプあるいはレーザによって局部的に加熱されるだけで、瞬時に冷却することになるので、透明基板の変形やカラーフィルタ層の劣化を防止できる。
【００２０】
【発明の実施の形態】
図面を参照して、本発明の実施の形態を説明する。なお、以下に説明する各形態において、従来のカラー液晶表示装置と共通する機能を有する部分には同一符号を付してある。
【００２１】
［実施の形態１］
（全体構成）
図１は本発明を適用したカラー液晶表示装置の構成図、図２は、このカラー液晶表示装置に用いたアクティブマトリクス基板に区画形成されている画素領域の一部を拡大して示す断面図、図３は、その平面図である。なお、図２は図３のＹ−Ｙ′線における断面図に相当する。
【００２２】
図１に示すカラー液晶表示装置１では、２枚の透明基板１０、２０の間に封入した液晶３０を各透明基板１０、２０に形成した対向電極１１と画素電極４との間で駆動するようになっている。すなわち、透明基板１０の方には透明な対向電極１１が形成されている一方、透明基板２０上にはデータ線４１と走査線４５とによって画素領域２が区画形成され、各画素領域２のそれぞれに対しては画素電極４と、この画素電極４への信号電圧の供給を制御する画素スイッチング用のＴＦＴ４０（薄膜スイッチング素子）が形成されている。
【００２３】
本形態のカラー液晶表示装置１では、２枚の透明基板１０、２０のうちアクティブマトリクス基板とされる透明基板２０の側には、各画素領域２毎に、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色の有色層からなるカラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂが交互に形成され、これらのカラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂによってカラーフィルタ１３０が構成されている。これらのカラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂは、染色法、顔料分散法等の方法で製造可能であるが、本形態では、後述するように、インクジェットプリンタのヘッドから吐出したインクを色素材として定着させたものである。なお、染色法は、染色基材となるレジストを塗布、パターニング後、染色液中に浸漬してレジストを染色する方法である。顔料分散法は、予め着色した顔料レジストを塗布、パターニングする方法である。
【００２４】
（アクティブマトリクス基板の構造）
図２に示すように、本形態のカラー液晶表示装置１に用いたアクティブマトリクス基板では、画素スイッチング用のＴＦＴ４０、膜厚がたとえば０．５μｍ〜３μｍのカラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂ（カラーフィルタ１３０）、および画素電極４は、下層側からこの順に絶縁性の透明基板２０の上に積層されている。ＴＦＴ４０は、ソース領域４４、ドレイン領域４６、ソース領域４４とドレイン領域４６との間にチャネルを形成するためのチャネル領域４７、およびこのチャネル領域４７にゲート絶縁膜４３を介して対峙するゲート電極４５、このゲート電極４５の表面側に形成された膜厚が５００ｎｍの層間絶縁膜４８、この層間絶縁膜４８のコンタクトホール４８２を介してソース領域４４に電気的接続するアルミニウム膜からなるソース電極３１、および層間絶縁膜４８のコンタクトホール４８１を介してドレイン領域４６に電気的接続する中継電極４９とを有している。中継電極４９はソース電極３１と同時形成されたアルミニウム膜であり、光透過性がないので、画素領域２の開口率を低下させないようにその形成領域はコンタクトホール４８１の内部および周囲に限定されている。ソース電極４１はデータ線の一部であり、ゲート電極４５は走査線の一部である。
【００２５】
本形態では、層間絶縁膜４８の表面側に膜厚が０．５μｍ〜３μｍのカラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂが形成され、このカラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂの表面側に画素電極４が形成されている。カラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂには、中継電極４９が位置する領域（ＴＦＴ４０のドレイン領域４６に対応する領域）にコンタクトホール１３１が形成され、このアスペクト比の大きなコンタクトホール１３１を介して、画素電極４は中継電極４９に導電接続している。従って、画素電極４はカラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂのコンタクトホール１３１を介してＴＦＴ４０のドレイン領域４６に導電接続しているといえる。
【００２６】
ここで、ソース電極４１は層間絶縁膜４８の表面上に積層されているのに対して、画素電極４は、カラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂの表面上に形成され、ソース電極４１と画素電極４とは異なる層間に位置している。従って、ソース電極４１と画素電極４は短絡することはないので、本形態ではいずれの画素領域２においても、図３からわかるように、画素電極４は、外周縁４０１、４０２が隣接画素領域との間においてデータ線４１の上方に位置するように形成されている。また、画素電極４は、外周縁４０３、４０４が隣接画素領域との間において走査線４５の上方に位置するように形成されている。すなわち、画素電極４は、その一部がデータ線４１および走査線４５の上方に被さっているので、画素素電極４の外周縁４０１、４０２、４０３、４０４と、データ線４１および走査線４５との間には隙間がない。それ故、データ線４１および走査線４５は、それら自身がブラックマトリクスとして機能するので、工程数を増やさなくても高品位の表示を行うことができる。
【００２７】
図２および図３に示すように、ソース電極４１（データ線４１）の表面にはそれに沿って、後述するように色素材をインクジェットプリンタにより定着させる際に、インクの流出を防止する突条のバンク１３３が形成されている。このバンク１３３は、色素材の表面よりも上層側に突出する厚さに形成されたポリイミドなどの感光性のレジスト膜、アモルファスシリコン膜、その他の絶縁膜である。本形態ではアモルファスシリコン膜が用いられている。また、バンク１３３は、層間絶縁膜４８の表面のうち、走査線４５の表面に相当する位置にもそれに沿うように形成されている。従って、カラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂの形成領域（画素領域２）はバンク１３３で囲まれている状態にある。
【００２８】
再び図２において、本形態では、画素電極４は、カラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂの表面にスパッタ形成されたスパッタＩＴＯ膜４Ａ（導電性スパッタ膜）と、このＩＴＯ膜の表面上に塗布成膜された塗布ＩＴＯ膜４Ｂ（導電性透明塗布膜）との２層構造になっている。従って、塗布ＩＴＯ膜４Ｂは、その下層側に位置するスパッタＩＴＯ膜４Ａを介して中継電極４９に導電接続し、ＴＦＴ４０のドレイン領域４６に導電接続している。スパッタＩＴＯ膜４Ａと塗布ＩＴＯ膜４Ｂとは、後述するように、順次形成された後に一括してパターニング形成されたものであるため、それらの形成領域は同一である。なお、後述するように、スパッタＩＴＯ膜４Ａによって塗布ＩＴＯ膜４Ｂのシート抵抗が大きいことを補うという観点からすれば、スパッタＩＴＯ膜４Ａは塗布ＩＴＯ膜４Ｂよりも狭い領域に形成されていてもよい。また、塗布ＩＴＯ膜４Ｂのシート抵抗が大きいことを補うという観点だけからすれば、スパッタＩＴＯ膜４Ａは塗布ＩＴＯ膜４Ｂの上層側に形成することもある。
【００２９】
（本形態の構造に関する主な効果）
このように構成したアクティブマトリクス基板を用いたカラー液晶表示装置１では、アクティブマトリクス基板の側にカラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂを設けてあるため、対向電極１１を備える方の透明基板１０と、アクティブマトリクス基板（透明基板２０）とを貼り合わせた際に、カラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂと画素領域２との間にずれが発生しない。従って、画素電極４を最大限に拡張しても色情報の表示に乱れが発生することがないので、従来のものと比して画素電極４を拡張できた分、高品位の表示を行うことができる。また、対向電極１１を備える方の透明基板１０には精度が必要となるパターンがないため、この基板とアクティブマトリクス基板（透明基板２０）を貼り合わす際にアライメント作業が不要となり、貼り合わせ工程のコストを低減できる。
【００３０】
また、カラーフィルタ一体型のアクティブマトリクス基板では、液晶を駆動するためには画素電極４をカラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂの上層側に形成する必要があることから、膜厚が０．５μｍ〜３μｍもあるカラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂのコンタクトホール１３１を介して、画素電極４がＴＦＴ４０のドレイン領域４６に導電接続することになる。すなわち、シリコン酸化膜などからなる層間絶縁膜に比して厚いカラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂに形成したアクペクト比の大きなコンタクトホール１３１を介して、画素電極４がＴＦＴ４０のドレイン領域４６に導電接続することになる。それでも本形態では、後述するように、スピンコート法、ディップ法や印刷法などといった塗布成膜法を用いて形成した段差被覆性のよい導電性透明塗布膜４Ｂを利用して画素電極４を構成しているため、表面に段差のない平坦な画素電極４を形成できる。それ故、ラビングを安定に行えるとともに、リバースチルトドメインの発生などを防止できる。よって、本発明に係るカラー液晶表示装置１によれば、表示品位が向上する。
【００３１】
さらに、塗布ＩＴＯ膜４Ｂの下層側にはスパッタＩＴＯ膜４Ａが形成されているので、塗布成膜法により形成したＩＴＯ膜が、スパッタ法により形成したＩＴＯ膜に比較してシート抵抗が大きい傾向にあっても、このシート抵抗が大きいという問題はシート抵抗の小さいスパッタＩＴＯ膜４Ａが解消してくれる。
【００３２】
（アクティブマトリクス基板の製造方法）
このようなアクティブマトリクス基板の製造方法を、図４ないし図６を参照して説明する。図４および図６は、本形態のアクティブマトリクス基板の製造方法で行う工程の一部を示す工程断面図であり、図５は、インクジェット法によりカラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂを形成する際の説明図である。
【００３３】
（ＴＦＴ形成工程）
本形態では、図４（Ａ）に示すように、絶縁基板２０として汎用の無アリカリガラスを用いる。まず、絶縁基板２０を清浄化した後、絶縁基板２０の上にＣＶＤ法（Chemical Vapor Deposition ）やＰＶＤ法（Physical Vapor Deposition ）により膜厚が３００ｎｍのシリコン酸化膜などからなる下地保護膜２１を形成する。ＣＶＤ法としては、たとえば減圧ＣＶＤ法（ＬＰＣＶＤ法）やプラズマＣＶＤ法（ＰＥＣＶＤ法）などがある。ＰＶＤ法としては、たとえばスパッタ法などがある。
【００３４】
次に、ＴＦＴの能動層となるべき真性のシリコン膜などの半導体膜をＣＶＤ法やＰＶＤ法により形成した後、それに島状にパターニングする。このようにして得られる半導体膜４２は、成膜したままのａｓ−ｄｅｐｏｓｉｔｅｄ膜としてＴＦＴのチャネル領域などの半導体層として用いることができる。また、半導体膜４２に対しては、パターニングする前に、あるいはパターニングした後にランプ光やレーザ光などの光学エネルギーまたは電磁エネルギーを短時間照射して結晶化を進めてもよい。
【００３５】
次に、半導体膜４２の表面側にＰＶＤ法やＣＶＤ法などで膜厚が１００ｎｍのゲート絶縁膜４３を形成した後、ゲート電極となるアルミニウム膜などの薄膜（図示せず。）をスパッタ形成する。通常はゲート電極とゲート配線とは、同一の金属材料などで同一の工程により形成される。ゲート電極となる薄膜を堆積した後、パターニングを行い、ゲート電極４５を形成する。このとき走査線も形成される。次に、半導体膜４２に対してゲート電極４５をマスクとして不純物イオンを導入し、ソース領域４４およびドレイン領域４６を形成する。不純物イオンが導入されなかった部分はチャネル領域４７となる。この方法では、ゲート電極４５がイオン注入のマスクとなるため、チャネル領域４７は、ゲート電極４５下のみに形成される自己整合構造となるが、オフセットゲート構造やＬＤＤ構造のＴＦＴを構成してもよい。不純物イオンの導入は、質量非分離型イオン注入装置を用いてドーパントとなる不純物元素と水素とを同時に注入するイオン・ドーピング法、あるいは質量分離型イオン注入装置を用いて所望の不純物イオンのみを注入するイオン打ち込み法などを適用することができる。イオン・ドーピング法の原料ガスとしては、水素中に希釈された濃度が０．１％程度のホスフィンやジボランなどの注入不純物の水素化物を用いる。
【００３６】
このようにしてＴＦＴ４０のソース領域４４、ドレイン領域４６、チャネル領域４７、ゲート絶縁膜４３、およびゲート電極４５を形成した後、ゲート電極４５の表面側に膜厚が５００ｎｍのシリコン酸化膜からなる層間絶縁膜４８をＣＶＤ法あるいはＰＶＤ法で形成する。
【００３７】
次に、図４（Ｂ）に示すように、層間絶縁膜４８のうち、ソース領域４４およびドレイン領域４６に相当する位置のそれぞれにコンタクトホール４８１、４８２を形成する。次に、層間絶縁膜４８の表面側にアルミニウム膜をスパッタ法により形成した後、このアルミニウム膜をパターニングし、ソース電極４１、中継電極４９、およびデータ線を同時形成する。
【００３８】
（バンク形成工程）
次に、層間絶縁膜４８の表面側に真性のアモリファスシリコン膜を減圧ＣＶＤ法やＰＥＣＶＤ法、あるいはスパッタ法などに厚めに形成した後、このアモルファスシリコン膜を格子状にパターニングして、図４（Ｃ）に示すように、ソース電極４１（データ線４１）の表面にはそれに沿って突条のバンク１３３を形成する。この際には、図２を参照して説明したように、層間絶縁膜４８の表面のうち、走査線４５の表面に相当する位置にもそれに沿うように突条のバンク１３３を形成する。従って、画素領域２はバンク１３３で囲まれ、その内側がカラーフィルタ層形成予定領域１３９となる。
【００３９】
この際には、アモルファスシリコン膜のエッチングにＣＤＥ（Chemical Dry Etching）法を用い、テーパエッチングを行ってもよい。この際のＣＤＥの条件としては、エッチングガスをＣＦ4 ／Ｏ4 とし、マイクロ波プラズマエッチング装置を用い、周波数２．５４GHz 、マイクロ波パワー７００W 、圧力３０Pa、ＣＦ4 ガス流量９９０sccm 、Ｏ2 ガス流量９０sccm、エッチングレート２５００オングストローム／分、エッチング時間１２分とする。この条件でエッチングを行うと、バンク１３３はテーパ角が６０°〜８０°程度のテーパエッチングされた形状となる。このようにしてテーパエッチングを行うと、バンク１３３で区画形成されたカラーフィルタ層形成予定領域１３９は、底面側から開口側に向かって幅が拡張された形状となる。それ故、カラーフィルタ層形成予定領域１３９にインクを注入する際にカラーフィルタ層形成予定領域１３９内にインクを注入しやすいという利点がある。
【００４０】
（カラーフィルタ層形成工程）
次に、図４（Ｄ）に示すように、バンク１３３によって区画形成されているカラーフィルタ層形成予定領域１３９内にＲ、Ｇ、Ｂの各インク５１Ｒ、５１Ｇ、５１Ｂをそれぞれ注入する。この際には、一般のインクジェットプリンタを用いることができるが、プリンタヘッド５０のＲ、Ｇ、Ｂの各ノズル５２の間隔は、隣接する画素領域２の中心間の距離に一致するように調整しておく。
【００４１】
すなわち、図５に、バンク１３３で区画形成されたカラーフィルタ層形成予定領域１３９の平面構造を拡大して示すように、カラーフィルタ層形成予定領域１３９の寸法はたとえば２５０μｍ×８０μｍ程度であり、バンク１３３の幅は５μｍ〜２０μｍ程度である。従って、プリンタヘッド５０の各ノズル５２の間隔は８５μｍ〜１００μｍ程度とすればよい。また、使用するインクジェットプリンタの解像度が３６０dpi の場合、インク１ドットの径は７０μｍ〜１００μｍ程度であるから、平面的な寸法だけから見ると、１つのカラーフィルタ層形成予定領域１３９内にインク５１Ｒ、５１Ｇ、５１Ｂを３ドットずつ注入することができる。ここで、インク１ドットの占める体積は通常決まっているが、カラーフィルタ層形成予定領域１３９の平面寸法も液晶表示装置毎にたとえば２５０μｍ×８０μｍと定まっている。従って、インクが多過ぎたり、少な過ぎたりしないように、バンク１３３の高さとインクの注入ドット数を適宜最適条件に設定する。但し、バンク１３３からインク５１Ｒ、５１Ｇ、５１Ｂがはみ出ると、カラーフィルタ１３０に色にじみが発生するため、本形態では、バンク１３３をやや厚めに形成してインク５１Ｒ、５１Ｇ、５１Ｂのはみ出しを防止してある。
【００４２】
ここで用いることのできるインクの種類としては、たとえば表１に示すようなものがあげられる。
【００４３】
【表１】
この表１に示すように、顔料系インク、染料系インクのいずれを用いてもよいが、インクに色素材として求められる特性としては、カラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂとなった時にその機能を満たすことは勿論、インクジェットプリンタに適応できるように、粘度が１０cps 以下、表面張力が３０dyne/cm 前後の特性を有する必要がある。なお、表１中の「湿潤剤」、「浸透剤」とは、インクの表面張力を低下させて濡れ性を高めるために含有させるものである。
【００４５】
図４（Ｄ）に示すようにインク５１Ｒ、５１Ｇ、５１Ｂの注入を終えた後には、透明基板２０全体をオーブン内で加熱して、インク５１Ｒ、５１Ｇ、５１Ｂを乾燥、定着させる。その条件としては、空気中雰囲気、温度１１０℃、時間１０分とする。なお、雰囲気は窒素雰囲気でもよく、温度は８０℃〜１４０℃程度、時間は１０分〜１時間程度でよい。
【００４６】
この工程を経てインク５１Ｒ、５１Ｇ、５１Ｂが乾燥すると、図６（Ａ）に示すように、表面が平坦化した３色のカラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂが形成される。
【００４７】
（画素電極形成工程）
次に、図６（Ｂ）に示すように、カラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂにコンタクトホール１３１を開口した後、カラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂの表面全体にスパッタ法によりスパッタＩＴＯ膜４Ａ（導電性スパッタ膜）を形成する。
【００４８】
続いて、スパッタＩＴＯ膜４Ａの表面上に塗布ＩＴＯ膜４Ｂ（導電性透明塗布膜）を形成する。
【００４９】
この塗布ＩＴＯ膜４Ｂの形成にあたっては、各種の液状またはペースト状の塗布材（透明導電膜の前駆体）を用いることができる。これらの塗布材のうち、液状のものであればディップ法やスピンコート法などを用いることができ、ペースト状のものであればスクリーン印刷法などを用いることができる。本形態で用いた塗布材は、有機インジウムと有機スズとがキシロール中に９７：３の比率で８％配合された液状のもの（たとえば、旭電化工業株式会社製の商品名：アデカＩＴＯ塗布膜／ＩＴＯ−１０３Ｌ）であり、透明基板２０の表面側（スパッタＩＴＯ膜４Ａの表面）にスピンコート法で塗布できる。ここで、塗布材としては、有機インジウムと有機スズとの比が９９／１から９０／１０までの範囲にあるものを使用することができる。
【００５０】
本形態では、透明基板２０の表面側に塗布した液状またはペースト状の塗膜については、溶剤を乾燥、除去した後、熱処理装置内で熱処理を行う。
【００５１】
このとき熱処理条件としては、たとえば炉内での熱処理であれば、温度が２００℃〜３００℃の空気中あるいは酸素含有雰囲気中または非還元性雰囲気中で３０分から６０分の第１の熱処理（焼成）を行った後、温度が約２００℃の水素含有の還元性雰囲気中で３０分から６０分の第２の熱処理を行う。いずれの場合でも、第１の熱処理で安定化した皮膜が熱劣化しないように、第２の熱処理での処理温度は第１の熱処理での処理温度よりも低く設定する。このような熱処理を行うと、有機成分が除去されるとともに、塗膜はインジウム酸化物と錫酸化物の混合膜（塗布ＩＴＯ膜４Ｂ）となる。その結果、膜厚が約５００オングストローム〜約２０００オングストロームの塗布ＩＴＯ膜４Ｂは、シート抵抗が１０3 Ω／□〜１０5 Ω／□で、光透過率が９０％以上となり、スパッタＩＴＯ膜４Ａとともに十分な性能を備えた画素電極４を構成することができる。
【００５２】
しかる後に、基板温度が１５０℃以下になるまで透明基板２０を第２の熱処理を行った還元性雰囲気中または窒素ガスなどの非酸化性雰囲気中、あるいはその他の非酸化性雰囲気中に保持し、基板温度が１５０℃以下になった以降、透明基板２０を熱処理装置から大気中に取り出す。このように、透明基板２０の温度が約１５０℃以下に低下した後に大気にさらすのであれば、水素含有雰囲気下での第２の熱処理での還元により低抵抗化した皮膜が再び酸化してしまうことを防止できるので、シート抵抗の小さな塗布ＩＴＯ膜４Ｂを得ることができる。透明基板２０を熱処理装置から大気中に取り出すときの温度は、塗布ＩＴＯ膜４Ｂの再酸化を防止するためには１００℃以下であることがより望ましい。塗布ＩＴＯ膜４Ｂの比抵抗は膜中の酸素欠陥が多い程低くなるので、大気中の酸素によって塗布ＩＴＯ膜４Ｂの再酸化が起きると比抵抗が増大するからである。
【００５３】
このような熱処理を行うといっても、その下層側に位置するカラーフィルタ層１３Ｒ、１３Ｇ、１３ＢはスパッタＩＴＯ膜４Ａ、および塗布ＩＴＯ膜４Ｂを形成するための塗膜によって覆われているので、空気に晒されていない。それ故、塗布ＩＴＯ膜４Ｂを形成するために熱処理を行ってもカラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂには空気酸化などの劣化が生じない。
【００５４】
このような熱処理を行うにあたっては、炉内での熱処理に代えて、ランプアニール（急速加熱処理）やレーザアニールを行うことが好ましい。このようなランプアニールやレーザアニールはいずれも、ＴＦＴの製造工程においてアモルファスシリコン膜を結晶化するための熱処理として広く用いられており、ランプ光あるいはレーザ光によって絶縁基板２０の表面側に塗布した液状またはペースト状の塗膜を局部的に順次加熱していく。このため、局部的にはたとえば３００℃にまで加熱されたとしても、その加熱時間は短時間で、かつ瞬時に冷却されることになる。従って、透明基板２０に熱変形が起きるのを防止できるとともに、カラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂが熱劣化するのを防止できる。
【００５５】
このようにしてスパッタＩＴＯ膜４Ａおよび塗布ＩＴＯ膜４Ｂを形成した後、それらを一括して王水系やＨＢｒなどのエッチング液で、またはＣＦ4 などを用いたドライエッチングによりパターニングして図２に示すように画素電極４を形成する。
【００５６】
図３を参照して説明したように、いずれの画素領域２においても、画素電極４の外周縁４０１、４０２、４０３、４０４が隣接画素領域との間においてデータ線４１および走査線４５に被さるようにパターニングするだけで、データ線４１および走査線４５からなるブラックマトリクスを構成できる。すなわち、データ線４１および走査線４５は通常、金属膜で構成されているので、これらのデータ線４１および走査線４５が遮光膜となる。それ故、工程数を増やさなくても高品位の表示を行うことができる。しかも、画素電極４をデータ線４１および走査線４５に被さるまでその形成範囲を最大限拡張したため、画素領域２の開口率が高いので、表示の品位が向上する。
【００５７】
このように構成したアクティブマトリクス基板を用いてカラー液晶表示装置１を製造しても、カラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂは画素電極２の下層側に位置するので、走査線４５を介して供給される制御信号によってＴＦＴを駆動すれば、画素電極４と対向基板（図示せず。）との間に構成されている液晶セルには、データ線４１からＴＦＴ４０を介して画像情報が書き込まれ、所定の表示を行うことができる。
【００５８】
（本形態の製造方法に関する主な効果）
また本形態では、画素電極４を形成するにあたっては塗布ＩＴＯ膜４Ｂを用いている。この塗布成膜法は段差被覆性に優れているので、塗布ＩＴＯ膜４Ｂを構成するための液状またはペースト状の塗布材は、コンタクトホール１３１に起因して生じたスパッタＩＴＯ膜４Ｂ表面の凹凸などをスムーズに埋める。また、カラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂを形成するのにインクジェット法を用いているため、インクを絶縁基板２０上に塗布すると、凹部となっている部分ではその分厚く、凸部となっている部分ではその分薄いカラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂが形成される。従って、データ線４１や走査線４５に起因する凹凸などが画素電極４の表面に反映されない。それ故、表面に段差のない平坦な画素電極４を形成できるので、ラビングを安定に行えるとともに、リバースチルトドメインの発生などを防止できる。よって、本発明によれば、表示品位が向上する。
【００５９】
また、カラーフィルタ１３０の製造にインクジェット法を用い、しかも、プリンタヘッド５０の各ノズル５２Ｒ、５２Ｇ、５２Ｂの間隔を、カラーフィタ形成予定領域の中心間の距離に一致させたため、カラーフィタ形成予定領域内にインクインク５１Ｒ、５１Ｇ、５１Ｂを高速で注入することができる。従って、カラーフィルタ１３０全体の製造に要する時間を格段に短縮することができる。また、完成したカラーフィルタ１３０にインク５１Ｒ、５１Ｇ、５１Ｂが注入されていない部分、いわゆる欠陥があったような場合、インクジェット法であれば、その個所にのみ再度インク５１Ｒ、５１Ｇ、５１Ｂを注入することができ、欠陥を補修することが可能である。さらに、カラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂの形成に関しては、使用する装置がインクジェットプリンタとインク乾燥用のオーブンなどで済むため、設備コストを低く抑えることが可能となる。また、インク５１Ｒ、５１Ｇ、５１Ｂの注入を行う際にバンク１３３が、いわゆるインクを収容するための槽を構成し、このインク収容槽内にインクを注入するようになっているので、インク５１Ｒ、５１Ｇ、５１Ｂが他の領域にはみ出ない。従って、インク５１Ｒ、５１Ｇ、５１Ｂが所定領域内に各々閉じ込められた状態にあるため、色にじみのないカラーフィルタ１３０を実現することができる。それ故、表示品位の高い液晶表示装置１を実現することができる。
【００６０】
また、インク５１Ｒ、５１Ｇ、５１Ｂの注入を行う際のはみ出しを確実に防止するためのバンク１３３を高くしても、塗布ＩＴＯ膜４Ｂを厚膜化することにより、バンク１３３と塗布ＩＴＯ膜４Ｂ（画素電極４）の表面の高さ位置を合わすことができる。従って、画素電極４の表面にはバンク１３３に起因する凹凸がない。それ故、セルギャップが５μｍ以下のカラー液晶表示装置１にも適応することができる。しかも、カラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂは画素電極４に覆われ、外気と隔絶されているため、カラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂの経時的な変色を防ぐことができる。
【００６１】
［実施の形態２］
以下に説明するいずれの形態でも、基本的な構成が実施の形態１と同様であるので、対応する主要部分には同じ符号を付して図示するとともに、それらの説明を省略する。
【００６２】
実施の形態１では、ゲート電極４５の表面側に形成された層間絶縁膜４８の表面上にカラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂを直接、形成したが、図７に示すように、ソース電極４１および中継電極４９を形成した後、その表面側にシリコン酸化膜などの上層側の層間絶縁膜４８Ａを形成し、この層間絶縁膜４８Ａの表面にカラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂを形成してもよい。このような構成でも、画素スイッチング用のＴＦＴ４０、カラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂ（カラーフィルタ１３０）、および画素電極４は、下層側からこの順に絶縁性の透明基板２０の上に積層されるので、画素電極４は、カラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂのコンタクトホール１３１、および上層側の層間絶縁膜４８Ａのコンタクトホール４８１Ａを介して中継電極４９に導電接続することになる。このような構成では、上層側の層間絶縁膜４８Ａが加わった分、アスペクト比の大きなコンタクトホール１３１、４８１Ａを介して、画素電極４が中継電極４９に導電接続することになる。それでも、本発明では画素電極４に、段差被覆性のよい塗布ＩＴＯ膜４Ｂを利用しているので、表面が平坦な画素電極４を構成できる。
【００６３】
［実施の形態３］
図２または図７に示した構造の画素電極４からスパッタＩＴＯ膜４Ｂを省略して、塗布ＩＴＯ膜４Ａがアルミニウム膜からなる中継電極４９に直接、導電接続する構造としてもよい。このような構造でも、スパッタＩＴＯ膜４Ｂはあくまで中継電極４９を介してＴＦＴ４０のドレイン領域４６（シリコン膜）に導電接続している。それ故、塗布ＩＴＯ膜４ＢはスパッタＩＴＯ膜やその他の金属電極に比較してドレイン領域（シリコン膜）とのコンタクト抵抗が高い傾向にあっても、このようなコンタクト抵抗の問題は中継電極４９が解消してくれる。
【００６４】
このような構成を採用するにあたって、中継電極４９としてアルミニウムを用いたが、アルミニウムと高融点金属との２層膜を中継電極４９に用い、高融点金属が塗布ＩＴＯ膜４Ｂと接触するように構成すれば、塗布ＩＴＯ膜４Ｂと中継電極４９とのコンタクト抵抗をより低く抑えることができる。すなわち、タングステンやモリブデンなどの高融点金属はアルミニウムに比して酸化されにくいため、酸素を多量に含む塗布ＩＴＯ膜４Ｂと接触しても酸化されることがない。それ故、中継電極４９と塗布ＩＴＯ膜４Ｂとのコンタクト抵抗を低く保つことができる。
【００６５】
［実施の形態４］
また、図２または図７に示した構造から中継電極４９を省略して、図８（Ａ）、（Ｂ）に示す構造としてもよい。これらの構造のうち、図８（Ａ）に示す形態では、画素電極４は、カラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂのコンタクトホール１３１、および層間絶縁膜４８のコンタクトホール４８１を介して直接、ＴＦＴ４０のドレイン領域４６に導電接続している。また、図８（Ｂ）に示す形態では、画素電極４は、カラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂのコンタクトホール１３１、上層側の層間絶縁膜４８Ａのコンタクトホール４８１Ａ、および下層側の層間絶縁膜４８のコンタクトホール４８１を介して直接、ＴＦＴ４０のドレイン領域４６に導電接続している。このような構造では中継電極を省略した分、アスペクト比の大きなコンタクトホールを介して、画素電極４がＴＦＴ４０のドレイン領域４６に導電接続することになる。それでも、本発明では画素電極４に、段差被覆性のよい塗布ＩＴＯ膜４Ｂを利用しているので、表面が平坦な画素電極４を構成できる。
【００６６】
また、図８（Ａ）、（Ｂ）に示す形態では中継電極がないので、画素電極４はＴＦＴ４０のドレイン領域４６に直接、導電接続することになる。それでも、本発明では、画素電極４の塗布ＩＴＯ膜４Ｂの下層側にスパッタＩＴＯ膜４Ａが形成されているので、塗布ＩＴＯ膜４ＢとＴＦＴ４０のドレイン領域４６（シリコン膜）とはスパッタＩＴＯ膜４Ａを介して導電接続している。それ故、塗布ＩＴＯ膜４ＢはスパッタＩＴＯ膜４Ａに比較してドレイン領域（シリコン膜）とのコンタクト抵抗が高い傾向にあっても、このようなコンタクト抵抗の問題はスパッタＩＴＯ膜４Ａが解消してくれる。
【００６７】
［実施の形態５］
図９（Ａ）、（Ｂ）に示すように、図２または図７に示した構造から中継電極４９を省略してある。また、本形態では、ソース電極や走査線に沿ってカラーフィルタ層形成予定領域（インクジェット法により定着させて色素材の定着領域）を囲むバンク１３３を省略してある。従って、本形態では、インクジェット法ではなく、染色法や顔料分散法によって、カラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂを形成してある。但し、隣接するカラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂ同士はいずれの部分でも重なっていない。染色法は、染色基材となるレジストを塗布、パターニング後、染色液中に浸漬してレジストを染色する方法である。顔料分散法は、予め着色した顔料レジストを塗布、パターニングする方法である。従って、カラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂ自身は、インクジェット法で形成したカラーフィルタ層と違って段差被覆性が格段に劣っているが、それでも、本形態では画素電極４に、段差被覆性のよい塗布ＩＴＯ膜を利用しているので、表面が平坦な画素電極４を構成できる。この場合でも、画素電極４の塗布ＩＴＯ膜４Ｂの下層側にスパッタＩＴＯ膜を形成し、塗布ＩＴＯ膜４ＢはスパッタＩＴＯ膜に比較してドレイン領域（シリコン膜）とのコンタクト抵抗が高いという問題をスパッタＩＴＯ膜によって解消してもよい。
【００６８】
［実施の形態５］
また、上記のいずれの形態もプレーナ型のＴＦＴを例に説明したが、逆スタガ型等のＴＦＴに本発明を適用してもよい。たとえば、図１０に示す逆スタガ型のＴＦＴ４０において、透明基板２０上には、下層側からＴＦＴ４０、カラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂ、および画素電極４がこの順に積層されているとともに、画素電極４に塗布ＩＴＯ膜を用いてあるので、画素電極４表面の平坦化を図ることができる。このＴＦＴ４０では、絶縁基板２０の表面側に下地保護膜２１、ゲート電極４５、ゲート絶縁膜４３、チャネル領域４７を構成する真性のアモルファスシリコン膜、およびチャネル保護用の絶縁膜２９がこの順序で積層されている。チャネル保護用の絶縁膜２９の両側には高濃度Ｎ型のアモルファスシリコン膜がソース・ドレイン領域４４、４６として構成され、これらのソース・ドレイン領域４４、４６の表面にはクロム、アルミニウム、チタンなどのスパッタ膜からなるソース電極４１および中継電極４９が構成されている。さらに、それらの表面側にはカラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂ、および画素電極４が構成されている。ここで、画素電極４は、カラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂのアスペクト比の大きいコンタクトホール１３１を介して中継電極４９に電気的接続しているが、画素電極４には段差被覆性のよい塗布ＩＴＯ膜を用いてあるので、画素電極４表面の平坦化を図ることができる。また、画素電極４は、スパッタ膜からなる中継電極４９を介してドレイン領域４６に電気接続しているため、塗布ＩＴＯ膜からなる画素電極４はドレイン領域４６（シリコン膜）とのコンタクト抵抗が高いという問題を解消できる。さらに、画素電極４は、ソース電極４１と異なる層間に構成されているため、これらの電極が短絡することがない。それ故、逆スタガ型のＴＦＴ４０を用いた場合でも、画素電極４がソース電極４（データ線）や走査線（図示せず。）に被さる位まで画素電極４を広い領域に形成できるので、データ線や走査線自身をブラックマトリクスとして利用できるとともに、画素領域の開口率を高めることができる。
【００６９】
また、この場合でも、カラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂをインクジェット法で形成するのであれば、カラーフィルタ層１３Ｒ、１３Ｇ、１３Ｂ（色素材）の表面よりも上層側に突出してプリンタヘッドから吐出されたインクが周囲に流出することを防止する突条のバンク１３３を形成しておく。
【００７０】
［その他の実施の形態］
なお、工程数を最小限とするという観点からは中継電極４９（導電性スパッタ膜）をソース電極４１およびデータ線と同時形成してそれらと同一材質からなる金属膜（アルミニウム膜）から構成するのが好ましいが、ソース電極４１と異なる材料のいずれであってもよい。
【００７１】
またいずれの形態でも、画素電極の塗布ＩＴＯ膜を形成するにあたって、液状の塗布材から塗布ＩＴＯ膜を形成するためスピンコート法を用いたが、ペースト状の塗布材を用いれば印刷法を用いて塗布ＩＴＯ膜を形成することができる。このペースト状の塗布材を用いればスクリーン印刷を利用することもできるので、画素電極を形成すべき領域のみにペースト状の塗布材（透明導電膜の前駆体）を印刷し、それに乾燥、熱処理を行ったものをそのまま画素電極として用いてもよい。この場合にはエッチングによるＩＴＯ膜に対するパターニングが不要であるため、製造コストを大幅に低減できるという利点がある。
【００７２】
また、図２、図６、図７、図８、図１０に示すように、画素電極４を構成する塗布ＩＴＯ膜などの導電性透明塗布膜はバンク１３３の内側領域に形成される。従って、導電性透明塗布膜を形成する際には、インクジェット法により液状の塗布材（透明導電膜の前駆体）をバンク１３３の内側領域の塗布成膜し、しかる後にこの塗布膜に熱処理などを加えてもよい。
【００７３】
さらに、カラーフィルタ１３０の配列には、図１１（Ａ）〜（Ｅ）にそれぞれ示すように、縦ストライプ型、横ストライプ型、モザイク型、トライアングル型（カラーローテーション有り）、トライアングル型（カラーローテーション無し）など方式があり、本発明のカラーフィルタはこれらいずれの方式にも適用できる。特に、ストライプ方式では前記のインク流出防止用のバンクもストライプ形状でよいので、インクジェットプリンタによるカラーフィルタ形成工程が簡単になる。
【００７４】
また、図１２（Ａ）、（Ｂ）に示すように、アクティブマトリクス基板を構成する透明基板に形成する画素スイッチング用の駆動素子（薄膜スイッチング素子）としては、ＴＦＴに代えて、ＭＩＭダイオード６０を形成してもよい。すなわち、ＭＩＭダイオード６０のタンタル膜からなる下電極６１にはその表面にタンタル酸化膜６２が形成され、それにクロム膜からなる上電極６３が部分的に重なっている。ＭＩＭダイオード６０の表面側にはカラーフィルタ層１３Ｒ、１３Ｇ・・が形成され、そのコンタクトホール１３１を介して、画素電極４は上電極６３に導電接続している。このような構造のアクティブマトリクス基板を用いたカラー液晶表示装置でも、カラーフィルタ層１３Ｒ、１３Ｇ・・のアスペクト比の大きなコンタクトホール１３１を介して、画素電極４が上電極６３に導電接続することになる。それでも、本発明では画素電極４に段差被覆性のよい塗布ＩＴＯ膜を利用しているので、表面が平坦な画素電極４を構成できる。
【００７５】
なお、カラーフィルタやカラー液晶表示装置を構成する各膜の膜厚等の具体的な数値、あるいは各製造工程における具体的な製造条件等に関しては、上記実施の形態に限らず、適宜設計変更が可能なことは勿論である。また、本発明の液晶表示装置は、例えばパーソナルコンピュータ、プロジェクター、ビューファインダー等の機器に適用することができ、用途に限定がないことも勿論である。
【００７６】
【発明の効果】
以上説明したように、本発明に係るアクティブマトリクス液晶表示装置では、アクティブマトリクス基板側の基板上には、下層側から薄膜スイッチング素子、カラーフィルタ層、および画素電極がこの順に積層され、かつ、画素電極はカラーフィルタ層のコンタクトホールを介して薄膜スイッチング素子に導電接続する導電性透明塗布膜を備えていることを特徴とする。従って、本発明によれば、アクティブマトリクス基板の側にカラーフィルタ層を設けてあるため、対向電極を備える方の基板とアクティブマトリクス基板を貼り合わせる際に、カラーフィルタ層と画素領域との間にずれが発生しない。従って、画素電極を最大限にまで拡張しても色情報の表示に乱れが発生することがなく、画素電極を拡張できた分、画素領域における開口率を向上させることができるなど、高品位の表示を行うことができる。また、対向電極を備える方の基板には精度が必要となるパターンがないため、この基板とアクティブマトリクス基板を貼り合わす際にアライメント作業が不要となり、貼り合わせ工程のコストを低減できる。
【図面の簡単な説明】
【図１】本発明を適用したカラー液晶表示装置の構成図である。
【図２】本発明の実施の形態１に係るカラー液晶表示装置に用いたアクティブマトリクス基板に区画形成されている画素領域の一部を拡大して示す断面図である。
【図３】図２に示す画素領域の平面図である。
【図４】図１に示すアクティブマトリクス基板の製造方法を示す工程断面図である。
【図５】図１に示すアクティブマトリクス基板の製造方法において、インクジェット法によりカラーフィルタ層を形成する工程の説明図である。
【図６】図１に示すアクティブマトリクス基板を製造するにあたって、図４に示す工程以降に行う各工程を示す工程断面図である。
【図７】本発明の実施の形態２に係るカラー液晶表示装置に用いたアクティブマトリクス基板に区画形成されている画素領域の一部を拡大して示す断面図である。
【図８】（Ａ）、（Ｂ）のいずれも、本発明の実施の形態３に係るカラー液晶表示装置に用いたアクティブマトリクス基板に区画形成されている画素領域の一部を拡大して示す断面図である。
【図９】（Ａ）、（Ｂ）のいずれも、本発明の実施の形態４に係るカラー液晶表示装置に用いたアクティブマトリクス基板に区画形成されている画素領域の一部を拡大して示す断面図である。
【図１０】本発明の実施の形態５に係るカラー液晶表示装置に用いたアクティブマトリクス基板に区画形成されている画素領域の一部を拡大して示す断面図である。
【図１１】（Ａ）ないし（Ｅ）は、それぞれ本発明の別の実施の形態に係るカラーフィルタに構成されるカラーフィルタ層の配置を示す説明図である。
【図１２】（Ａ）は、ＭＩＭダイオードを駆動素子に用いたカラー液晶表示装置のアクティブマトリクス基板の画素領域の一部を示す平面図、（Ｂ）はＸ−Ｘ′線における断面図である。
【図１３】従来のカラー液晶表示装置の構成図である。
【図１４】従来のカラー液晶表示装置に用いたカラーフィルタ一体型のアクティブマトリクス基板に区画形成されている画素領域の一部を拡大して示す断面図である。
【符号の説明】
１ カラー液晶表示装置
２ 画素領域
４ 画素電極
４Ａ スパッタＩＴＯ膜（導電性スパッタ膜）
４Ｂ 塗布ＩＴＯ膜（透明導電性塗布膜）
１０ 透明基板
１１ 対向電極
１３Ｒ、１３Ｇ、１３Ｂ カラーフィルタ層
１３０ カラーフィルタ
１３１ カラーフィルタ層に形成したコンタクトホール
１３３ インクの流出を防ぐためのバンク
２０ 透明基板
２１ 下地保護膜
３０ 液晶
４０ ＴＦＴ
４１ ソース電極（データ線）
４３ ゲート絶縁膜
４４ ソース領域
４５ ゲート電極（走査線）
４６ ドレイン領域
４７ チャネル領域
４８、４８Ａ 層間絶縁膜
４８１、４８１Ａ 層間絶縁膜のコンタクトホール
４９ アルミニウムスパッタ膜等の中継電極
５０ プリンタヘッド
５１Ｒ、５１Ｇ、５１Ｂ インク
５２ ノズル
６０ ＭＩＭダイオード
６１ 下電極
６２ タンタル酸化膜
６３ 上電極
Claims (9)
- マトリクス形成された各画素領域に、スイッチング素子と、該スイッチング素子に導電接続する画素電極とを有するアクティブマトリクス基板の製造方法であって、
前記基板上に、前記スイッチング素子を形成する工程と、
前記スイッチング素子を前記画素電極に導電接続するための中継電極を高融点金属により形成する工程と、
前記スイッチング素子及び前記中継電極上にカラーフィルタ部を形成する工程と、
前記カラーフィルタ部に前記中継電極に至るようにコンタクトホールを形成する工程と、
透明導電膜の前駆体を前記コンタクトホール及び前記カラーフィルタ部の上に塗布した後、該前駆体に熱処理を行って導電性透明塗布膜とすることにより、前記画素電極を形成する工程と、を有することを特徴とするアクティブマトリクス基板の製造方法。 - マトリクス形成された各画素領域には、スイッチング素子と、該スイッチング素子に導電接続する画素電極とを有するアクティブマトリクス基板の製造方法であって、
前記基板上に、前記スイッチング素子を形成する工程と、
前記スイッチング素子上にカラーフィルタ部を形成する工程と、
該カラーフィルタ部にコンタクトホールを形成する工程と、
前記コンタクトホール及び前記カラーフィルタ部の上にスパッタ法を用いて導電性スパッタ膜を形成した後に、前記導電性スパッタ膜上に導電性透明塗布膜の前駆体を塗布し、該前駆体に熱処理を行って導電性塗布膜とすることにより、前記画素電極を形成する工程と、を有することを特徴とするアクティブマトリクス基板の製造方法。 - 請求項１又は２に記載のアクティブマトリクス基板の製造方法において、前記導電性塗布膜はインクジェット法により塗布成膜された膜であることを特徴とするアクティブマトリクス基板の製造方法。
- 請求項１ないし３のいずれかに記載のアクティブマトリクス基板の製造方法において、
前記前駆体は、有機インジウムと有機スズを含み、
前記導電性透明塗布膜はＩＴＯ膜であることを特徴とするアクティブマトリクス基板の製造方法。 - 請求項１ないし４のいずれかに記載のアクティブマトリクス基板の製造方法において、
前記カラーフィルタ層を形成する工程は、
インクジェットヘッドから吐出された前記前駆体が周囲に流出することを防止する突状のバンクを形成する工程と、
前記バンクにより区画され、スイッチング素子上を含む領域に、インクジェット法により前記前駆体を塗布し定着させる工程と、
を含むことを特徴とするアクティブマトリクス基板の製造方法。 - 請求項１ないし５のいずれかに記載のアクティブマトリクス基板の製造方法において、
前記アクティブマトリクス基板は、前記スイッチング素子に接続されるデータ線と走査線とを有しており、
前記バンクは前記データ線に沿って形成されていることを特徴とするアクティブマトリクス基板の製造方法。 - 請求項１ないし６のいずれかに記載のアクティブマトリクス基板の製造方法において、
前記前駆体に熱処理を行って導電性塗布膜とする工程は、
酸素含有雰囲気中もしくは非還元性雰囲気中で熱加熱する第１の熱加熱工程と、
還元性雰囲気中で熱処理を行う第２の熱加熱工程とを含むことを特徴とするアクティブマトリクス基板の製造方法。 - 請求項７に記載のアクティブマトリクス基板の製造方法において、
前記第１の熱加熱工程及び前記第２の熱加熱工程とを施した後、画素電極のパターンを形成することを特徴とするアクティブマトリクス基板の製造方法。 - 請求項１ないし６のいずれかに記載のアクティブマトリクス基板の製造方法において、
前記前駆体を熱処理するにあたっては、該前駆体に対してランプアニールまたはレーザアニールを行うことを特徴とするアクティブマトリクス基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34817196A JP3721682B2 (ja) | 1996-12-26 | 1996-12-26 | アクティブマトリクス基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34817196A JP3721682B2 (ja) | 1996-12-26 | 1996-12-26 | アクティブマトリクス基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10186412A JPH10186412A (ja) | 1998-07-14 |
| JP3721682B2 true JP3721682B2 (ja) | 2005-11-30 |
Family
ID=18395228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34817196A Expired - Fee Related JP3721682B2 (ja) | 1996-12-26 | 1996-12-26 | アクティブマトリクス基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3721682B2 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100546702B1 (ko) * | 1998-11-26 | 2006-03-23 | 엘지.필립스 엘시디 주식회사 | 잉크젯 컬러필터 액정표시소자 |
| US6563482B1 (en) | 1999-07-21 | 2003-05-13 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP2007193351A (ja) * | 1999-07-21 | 2007-08-02 | Semiconductor Energy Lab Co Ltd | 液晶表示装置及び電子機器 |
| JP3597769B2 (ja) * | 2000-09-18 | 2004-12-08 | シャープ株式会社 | 電子部品の製造方法 |
| JP3548711B2 (ja) * | 2000-09-25 | 2004-07-28 | シャープ株式会社 | 液晶用マトリクス基板の製造方法ならびにコンタクトホール形成方法 |
| JP4785236B2 (ja) * | 2000-10-20 | 2011-10-05 | キヤノン株式会社 | 液晶素子の製造方法 |
| KR100766493B1 (ko) * | 2001-02-12 | 2007-10-15 | 삼성전자주식회사 | 박막트랜지스터 액정표시장치 |
| JP2002296609A (ja) * | 2001-03-29 | 2002-10-09 | Nec Corp | 液晶表示装置及びその製造方法 |
| JP4042099B2 (ja) | 2002-04-22 | 2008-02-06 | セイコーエプソン株式会社 | デバイスの製造方法、デバイス及び電子機器 |
| JP3787839B2 (ja) | 2002-04-22 | 2006-06-21 | セイコーエプソン株式会社 | デバイスの製造方法、デバイス及び電子機器 |
| KR20040080778A (ko) | 2003-03-13 | 2004-09-20 | 삼성전자주식회사 | 4색 구동 액정 표시 장치 및 이에 사용하는 표시판 |
| KR100935670B1 (ko) * | 2003-04-04 | 2010-01-07 | 삼성전자주식회사 | 액정표시장치, 박막 트랜지스터 표시판 및 그의 제조 방법 |
| JP4179026B2 (ja) * | 2003-04-10 | 2008-11-12 | セイコーエプソン株式会社 | 膜パターン形成方法及びデバイスの製造方法 |
| JP4344270B2 (ja) | 2003-05-30 | 2009-10-14 | セイコーエプソン株式会社 | 液晶表示装置の製造方法 |
| JP2005013986A (ja) | 2003-05-30 | 2005-01-20 | Seiko Epson Corp | デバイスとその製造方法、アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器 |
| US7482208B2 (en) | 2003-09-18 | 2009-01-27 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and method of manufacturing the same |
| JP5198066B2 (ja) * | 2005-10-05 | 2013-05-15 | 出光興産株式会社 | Ｔｆｔ基板及びｔｆｔ基板の製造方法 |
| JP2007108795A (ja) * | 2007-01-29 | 2007-04-26 | Seiko Epson Corp | 液晶表示装置 |
| KR101547855B1 (ko) * | 2008-11-18 | 2015-08-28 | 삼성디스플레이 주식회사 | 반도체 박막 트랜지스터 기판과 그 제조 방법 |
| JP5707960B2 (ja) * | 2011-01-20 | 2015-04-30 | 凸版印刷株式会社 | カラーフィルタ層の欠陥修正方法および、カラー液晶表示素子 |
| CN102799014B (zh) * | 2012-09-07 | 2014-09-10 | 深圳市华星光电技术有限公司 | 液晶显示面板的制作方法 |
-
1996
- 1996-12-26 JP JP34817196A patent/JP3721682B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10186412A (ja) | 1998-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3721682B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JP3876994B2 (ja) | アクティブマトリクス基板及び電子機器の製造方法 | |
| US7847873B2 (en) | Display device and manufacturing method thereof | |
| KR100235472B1 (ko) | 표시장치용 기판 및 그 제조방법 | |
| KR100614074B1 (ko) | 박막 디바이스의 제조 방법 및 트랜지스터의 제조 방법 | |
| US20110254007A1 (en) | Thin-film transistor substrate, method of manufacturing the same and display apparatus having the same | |
| JPH08122824A (ja) | カラー表示装置 | |
| JP4050347B2 (ja) | カラーフィルター、液晶表示装置およびその製造方法 | |
| TWI390316B (zh) | 液晶顯示裝置及其製造方法 | |
| JPH0667210A (ja) | アクティブマトリクス液晶表示装置とその作製方法 | |
| JP4737971B2 (ja) | 液晶表示装置および液晶表示装置の作製方法 | |
| JP3843485B2 (ja) | カラーフィルター、カラー表示装置、カラー液晶装置 | |
| JP2004304022A (ja) | トランジスタの製造方法、トランジスタ、トランジスタを用いた集積回路、電気光学装置及び電子機器 | |
| JP4341255B2 (ja) | トランジスタの製造方法、電気光学装置の製造方法、及び電子機器の製造方法 | |
| JPH06281958A (ja) | 液晶表示装置 | |
| KR101982097B1 (ko) | 박막트랜지스터 어레이 기판 및 그 제조방법 | |
| JP2008233451A (ja) | カラーフィルタ、液晶表示装置、及び、カラーフィルタの製造方法 | |
| JP2001242476A (ja) | 液晶装置及びその製造方法、並びに電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050428 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050510 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050621 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050823 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050905 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080922 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130922 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| LAPS | Cancellation because of no payment of annual fees |