JP2004304022A - トランジスタの製造方法、トランジスタ、トランジスタを用いた集積回路、電気光学装置及び電子機器 - Google Patents
トランジスタの製造方法、トランジスタ、トランジスタを用いた集積回路、電気光学装置及び電子機器 Download PDFInfo
- Publication number
- JP2004304022A JP2004304022A JP2003096513A JP2003096513A JP2004304022A JP 2004304022 A JP2004304022 A JP 2004304022A JP 2003096513 A JP2003096513 A JP 2003096513A JP 2003096513 A JP2003096513 A JP 2003096513A JP 2004304022 A JP2004304022 A JP 2004304022A
- Authority
- JP
- Japan
- Prior art keywords
- film
- transistor
- insulating film
- region
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 52
- 239000010408 film Substances 0.000 claims abstract description 609
- 238000000034 method Methods 0.000 claims abstract description 133
- 239000000758 substrate Substances 0.000 claims abstract description 119
- 239000011344 liquid material Substances 0.000 claims abstract description 73
- 239000012535 impurity Substances 0.000 claims abstract description 53
- 239000004065 semiconductor Substances 0.000 claims abstract description 50
- 239000000463 material Substances 0.000 claims abstract description 36
- 239000010409 thin film Substances 0.000 claims abstract description 36
- 238000010438 heat treatment Methods 0.000 claims description 112
- 229910052710 silicon Chemical group 0.000 claims description 52
- 239000011521 glass Substances 0.000 claims description 23
- 238000000059 patterning Methods 0.000 claims description 21
- 125000004429 atom Chemical group 0.000 claims description 15
- 229910052698 phosphorus Inorganic materials 0.000 claims description 8
- 229910052796 boron Inorganic materials 0.000 claims description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 5
- 125000004437 phosphorous atom Chemical group 0.000 claims description 4
- ICSWLKDKQBNKAY-UHFFFAOYSA-N 1,1,3,3,5,5-hexamethyl-1,3,5-trisilinane Chemical compound C[Si]1(C)C[Si](C)(C)C[Si](C)(C)C1 ICSWLKDKQBNKAY-UHFFFAOYSA-N 0.000 claims description 2
- 238000000576 coating method Methods 0.000 abstract description 116
- 239000011248 coating agent Substances 0.000 abstract description 109
- 238000007599 discharging Methods 0.000 abstract description 7
- 239000011229 interlayer Substances 0.000 description 84
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 50
- 239000010703 silicon Substances 0.000 description 50
- 239000004973 liquid crystal related substance Substances 0.000 description 49
- 239000010410 layer Substances 0.000 description 45
- 239000011159 matrix material Substances 0.000 description 44
- 239000007788 liquid Substances 0.000 description 40
- 230000015572 biosynthetic process Effects 0.000 description 31
- 229910052718 tin Inorganic materials 0.000 description 27
- 229910052782 aluminium Inorganic materials 0.000 description 21
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 20
- 238000005229 chemical vapour deposition Methods 0.000 description 20
- 229920001709 polysilazane Polymers 0.000 description 20
- 238000004544 sputter deposition Methods 0.000 description 18
- 229910052751 metal Inorganic materials 0.000 description 17
- 239000002184 metal Substances 0.000 description 17
- 239000000243 solution Substances 0.000 description 17
- 239000002904 solvent Substances 0.000 description 17
- 150000003377 silicon compounds Chemical class 0.000 description 15
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 12
- 239000001301 oxygen Substances 0.000 description 12
- 229910052760 oxygen Inorganic materials 0.000 description 12
- 238000000137 annealing Methods 0.000 description 11
- 238000005530 etching Methods 0.000 description 10
- 230000008569 process Effects 0.000 description 10
- 238000012545 processing Methods 0.000 description 10
- 230000001681 protective effect Effects 0.000 description 10
- 238000005240 physical vapour deposition Methods 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 239000007789 gas Substances 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 238000004528 spin coating Methods 0.000 description 8
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 238000003860 storage Methods 0.000 description 7
- 239000002585 base Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- 238000005224 laser annealing Methods 0.000 description 6
- CTQNGGLPUBDAKN-UHFFFAOYSA-N O-Xylene Chemical compound CC1=CC=CC=C1C CTQNGGLPUBDAKN-UHFFFAOYSA-N 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 230000008901 benefit Effects 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 239000001257 hydrogen Substances 0.000 description 5
- 229910052739 hydrogen Inorganic materials 0.000 description 5
- 239000003960 organic solvent Substances 0.000 description 5
- 238000009832 plasma treatment Methods 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- 239000010419 fine particle Substances 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000010365 information processing Effects 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 229920000642 polymer Polymers 0.000 description 4
- 238000002834 transmittance Methods 0.000 description 4
- 239000008096 xylene Substances 0.000 description 4
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 3
- XEKOWRVHYACXOJ-UHFFFAOYSA-N Ethyl acetate Chemical compound CCOC(C)=O XEKOWRVHYACXOJ-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- YXFVVABEGXRONW-UHFFFAOYSA-N Toluene Chemical compound CC1=CC=CC=C1 YXFVVABEGXRONW-UHFFFAOYSA-N 0.000 description 3
- 125000000217 alkyl group Chemical group 0.000 description 3
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 3
- -1 boron ions Chemical class 0.000 description 3
- 239000003086 colorant Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000001035 drying Methods 0.000 description 3
- 229910003437 indium oxide Inorganic materials 0.000 description 3
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 3
- 229910001887 tin oxide Inorganic materials 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 239000004215 Carbon black (E152) Substances 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229930195733 hydrocarbon Natural products 0.000 description 2
- 150000002430 hydrocarbons Chemical group 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 238000000638 solvent extraction Methods 0.000 description 2
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 241000951471 Citrus junos Species 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910007991 Si-N Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910006294 Si—N Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- WUOACPNHFRMFPN-UHFFFAOYSA-N alpha-terpineol Chemical compound CC1=CCC(C(C)(C)O)CC1 WUOACPNHFRMFPN-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000010407 anodic oxide Substances 0.000 description 1
- LUXIMSHPDKSEDK-UHFFFAOYSA-N bis(disilanyl)silane Chemical compound [SiH3][SiH2][SiH2][SiH2][SiH3] LUXIMSHPDKSEDK-UHFFFAOYSA-N 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000007766 curtain coating Methods 0.000 description 1
- SQIFACVGCPWBQZ-UHFFFAOYSA-N delta-terpineol Natural products CC(C)(O)C1CCC(=C)CC1 SQIFACVGCPWBQZ-UHFFFAOYSA-N 0.000 description 1
- 238000004925 denaturation Methods 0.000 description 1
- 230000036425 denaturation Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000003618 dip coating Methods 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000004210 ether based solvent Substances 0.000 description 1
- 125000001495 ethyl group Chemical group [H]C([H])([H])C([H])([H])* 0.000 description 1
- 125000005843 halogen group Chemical group 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 230000029052 metamorphosis Effects 0.000 description 1
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000003607 modifier Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000005871 repellent Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229940116411 terpineol Drugs 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 231100000331 toxic Toxicity 0.000 description 1
- 230000002588 toxic effect Effects 0.000 description 1
- 230000032258 transport Effects 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electroluminescent Light Sources (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
- Manufacturing & Machinery (AREA)
Abstract
【課題】液状材料を用いた液滴吐出方式によって薄膜デバイスを構成する薄膜を形成し、特に半導体膜内に不純物原子を拡散させるトランジスタの製造方法、トランジスタ、トランジスタを用いた集積回路、電気光学装置及び電子機器を提供すること。
【解決手段】基材10上に、ゲート電極18と、ゲート絶縁膜15と、チャネル領域14Cと、ソース領域14S及びドレイン領域14Dとが順次配置されたトランジスタを製造する方法において、ソース領域14S及びドレイン領域14Cを形成する工程は、露出状態の半導体膜14の一部を被覆する被覆部16を形成する工程と、被覆部16で一部が被覆された半導体膜14の露出部に不純物を含有する液状材料19を接触配置させる工程と、液状材料19と半導体膜14とを接触配置させた状態で不純物原子を半導体膜14内に拡散させる工程とを具備することを特徴とする。
【選択図】 図2
【解決手段】基材10上に、ゲート電極18と、ゲート絶縁膜15と、チャネル領域14Cと、ソース領域14S及びドレイン領域14Dとが順次配置されたトランジスタを製造する方法において、ソース領域14S及びドレイン領域14Cを形成する工程は、露出状態の半導体膜14の一部を被覆する被覆部16を形成する工程と、被覆部16で一部が被覆された半導体膜14の露出部に不純物を含有する液状材料19を接触配置させる工程と、液状材料19と半導体膜14とを接触配置させた状態で不純物原子を半導体膜14内に拡散させる工程とを具備することを特徴とする。
【選択図】 図2
Description
【0001】
【発明の属する技術分野】
本発明は、トランジスタの製造方法、トランジスタ、トランジスタを用いた集積回路、電気光学装置及び電子機器に関する。
【0002】
【従来の技術】
通常、薄膜デバイスは、導電膜、絶縁膜、及び半導体膜等の薄膜で構成されたトランジスタを具備しており、特に、液晶表示装置等に採用される薄膜デバイスでは、加えて透明導電膜が使用される。
これらの薄膜を機能的に分類した場合、絶縁膜は、ゲート絶縁膜と層間絶縁膜とに分類され、導電膜は、ゲート電極、ソース・ドレイン電極、画素電極などの電極に用いられる導電膜と、配線として用いられる導電膜とに分類される。このような絶縁膜及び導電膜の形成には、主にCVD(Chemical Vapor Deposition)法やスパッタ法が採用されてきた。半導体膜は、主にアモルファスシリコン膜やポリシリコン膜のシリコン膜が用いられている。シリコン膜の形成方法としては、モノシランガスやジシランガスを用いた熱CVD法やプラズマCVD、光CVD等が採用されており、一般的には、ポリシリコン膜の形成には熱CVDが用いられ、また、アモルファスシリコンの形成にはプラズマCVDが用いられている。
【0003】
更に、半導体膜は、ソース、ドレイン、チャネルと呼ばれる領域を有しており、チャネル領域近傍の電界の作用によって、ソース、ドレイン領域間で電子の移動が生じ、所望のスイッチング特性が得られるようになっている。このようなソース・ドレイン領域は、ボロンイオン又はリンイオン等の不純物をシリコン膜内に注入することによって形成され、最も一般的な形成方法としては、イオン打ち込み法が用いられる。
また、その他にもいくつかの技術が開示されている。例えば、ソース、ドレイン領域にイオン打ち込み法によって不純物を導入した後にレーザーアニール法によって不純物を活性化する方法(例えば、特許文献1)、その他には、ソース、ドレイン領域にレーザ光線を照射して雰囲気中の不純物を半導体層中に導入する方法(例えば、特許文献2)、その他には、不純物を含むガスを用いたプラズマ処理により、表面の特定領域に不純物拡散層を形成し、その上に半導体層を形成した後にレーザ光の照射により半導体層に不純物拡層を形成する方法(例えば、特許文献3)、その他には、半導体膜上に不純物含有のスピンオングラス膜を形成し、レーザ光の照射により半導体層に不純物拡散層を形成する方法(例えば、特許文献4)等が挙げられる。
【0004】
【特許文献1】
特開平6−275641号公報
【特許文献2】
特開平9−129888号公報
【特許文献3】
特開平8−78699号公報
【特許文献4】
特開平8−316482号公報
【0005】
【発明が解決しようとする課題】
ところが、従来のCVD法やスパッタ法においては、真空装置を用いること、基板加熱を必要とすること、プラズマ等の電源が必要となること、基板以外の装置内壁等の不要な部分にも成膜されその膜が剥がれて異物欠陥の原因となる等の特徴が起因し、生産性が低い、欠陥が多く歩留まりが悪い、表面の凹凸部での膜厚が不均一となる、配線パターンでは段差部で断線する等の課題があった。これらの課題は、結果的にCVD法やスパッタ法で製造された薄膜デバイスのコストアップにつながる。
また、特許文献1に記載の技術においては、イオン打ち込み法を用いるために、下地膜にダメージを与えてしまうと共に、大型な装置を要するため、装置のコストアップを招いてしまうという問題がある。
また、特許文献2に記載の技術においては、不純物含有の雰囲気を作り出すには、毒性、可燃性のガスが必要となり、当該ガスの漏洩等を抑制しつつ安全性を確保するための装置が大掛かりになってしまい、結果的に装置のコストアップを招いてしまうという問題がある。
また、特許文献3に記載の技術においては、プラズマを生成するための電源が必要になり、装置のコストアップを招いてしまうという問題がある。
また、特許文献4に記載の技術においては、適用範囲に限界があり、例えば、逆スタガ構造のTFT(薄膜トランジスタ)の形成が困難であるという問題がある。
【0006】
本発明は、上記事情を鑑みてなされたもので、液状材料を用いた液滴吐出方式によって薄膜デバイスの薄膜を形成し、特に半導体膜内に不純物原子を拡散させることによるトランジスタの製造方法、トランジスタ、トランジスタを用いた集積回路、電気光学装置及び電子機器を提供することを目的とする。
【0007】
【課題を解決するための手段】
前記課題を解決するために、本発明のトランジスタの製造方法においては、基材上面に、ゲート電極と、ゲート絶縁膜と、チャネル領域と、ソース領域及びドレイン領域とが順次配置されたトランジスタを製造する方法において、ソース領域及びドレイン領域を形成する工程は、露出状態の半導体膜に不純物原子を含有する液状材料を接触配置させる工程と、液状材料を熱処理して不純物含有薄膜を形成する工程と、不純物含有薄膜から不純物原子を半導体膜内に拡散させる工程とを具備することを特徴としている。
上記の方法によれば、スピンコート法等の容易な塗布方法で、半導体膜の露出部にソース領域及びドレイン領域を形成することが可能となる。真空処理装置によらないので、小型で安価な装置により、生産性が高く、欠陥が少なく、歩留まりが高く、段差部で断線等がなく、低コストで、半導体膜内への不純物原子の拡散を行い、ソース領域及びドレイン領域を形成することが可能となる。
また、熱処理によって半導体膜への不純物原子の拡散を効率的に行い、ソース領域及びドレイン領域を結晶化を施すことができ、好適なソース領域及びドレイン領域を形成することが可能となる。
【0008】
本発明のトランジスタの製造方法においては、露出状態の半導体膜の一部を被覆する被覆部を形成する工程を具備することを特徴としている。
ここで被覆部とは絶縁膜であって、ソース領域及びドレイン領域を形成するために露出部を区画するものである。
上記の方法によれば、被覆部で被覆した部分にチャネル領域を形成すると共に、ソース領域及びドレイン領域を区画して形成することができる。また、絶縁膜を形成することによって、ソース領域及びドレイン領域を形成するための液状材料が相互に接触することを防止し、電気的に絶縁することができる。
【0009】
本発明のトランジスタの製造方法においては、マスクパターンを用いたパターニングにより、被覆部を形成することを特徴としている。
ここで、マスクパターンを用いたパターニングとは、洗浄工程、レジスト塗布工程、成膜工程、露光工程、現像工程、エッチング工程等の一連の工程を意味する。
上記の方法によれば、パターニングによって絶縁膜を半導体膜の上に形成することが可能になる。
【0010】
本発明のトランジスタの製造方法においては、ゲート電極は半導体膜より先に形成され、基板下面からの露光によりゲート電極をマスクとして被覆部形成用レジストをパターニングし、パターニングされた当該被覆部形成用レジストをマスクとして、被覆部を形成することを特徴としている。
上記の方法によれば、露光装置に載置されるマスクが不要になるので、低コストで絶縁膜を形成することができる。
【0011】
本発明のトランジスタの製造方法においては、被覆部を形成する工程は液滴吐出方式を用いることを特徴としている。
上記の方法によれば、液滴吐出方式によって被覆部を形成するので、所望の領域だけに塗布することができ、材料を節約させることが可能となる。また、成膜工程、レジスト塗布工程、露光工程、現像工程、エッチング工程が省略され、工程の簡略化ができる。
【0012】
本発明のトランジスタの製造方法においては、半導体膜に前記液状材料を接触配置させる工程は液滴吐出方式を用いることを特徴としている。
上記の方法によれば、液滴吐出方式で液状材料を半導体膜に塗布してソース領域及びドレイン領域を形成するので、液状材料を所望の領域だけに塗布することができ、液状材料を節約させることが可能となる。
【0013】
本発明のトランジスタの製造方法においては、液状材料はリン原子又はボロン原子を含むSOG(Spin On Glass)を含有していることを特徴としている。
上記の方法によれば、N型又はP型の高濃度不純物領域を形成することができると共に、SOG膜は、量産ラインを従来に比較して極めて少ない投資で構築することができ、また、製造装置のスループットを高くし、製造コストを大幅に削減することができる。
【0014】
本発明のトランジスタの製造方法においては、液状材料はリン原子又はボロン原子とSi原子を含むシクロシランを含有していることを特徴としている。
上記の方法によれば、N型又はP型の高濃度不純物領域を形成することができると共に、量産ラインを従来に比較して極めて少ない投資で構築することができ、また、製造装置のスループットを高くし、製造コストを大幅に削減することができる。
【0015】
本発明のトランジスタの製造方法においては、熱処理は高温短時間で行うことを特徴としている。
上記の方法によれば、高温で、かつ、短時間だけ熱を加えることができるので、更に効率的に半導体膜への不純物原子の拡散を行い、ソース領域及びドレイン領域の結晶化を施すことができると共に、ガラス基板等の他の膜に悪影響を及ぼすことが少ないという効果がある。
【0016】
本発明のトランジスタにおいては、基材上に、ゲート電極と、ゲート絶縁膜と、チャネル領域と、ソース領域及びドレイン領域とが順次配置されたトランジスタであって、先に記載の製造方法で製造されることを特徴としている。
上記の構成によれば、液滴吐出方式等の容易な塗布方法でソース領域及びドレイン領域の形成を行うことが可能となる。また、真空処理装置によらないので、小型で安価な装置により、生産性が高く、欠陥が少なく、歩留まりが高く、段差部で断線等がなく、低コストでトランジスタを形成することが可能となる。
また、先に記載の製造方法と同様の効果が得られる。
【0017】
本発明のトランジスタにおいては、前記ソース領域及び前記ドレイン領域の膜厚は、前記チャネル領域の膜厚よりも大きいことを特徴としている。
上記の構成によれば、ソース領域及びドレイン領域に形成するコンタクトホールに導電性材料を埋設した際には、良好な導電性を得ることが可能となる。また、チャネル領域がソース領域及びドレイン領域よりも薄くなり、好適なスイッチング特性を得ることが可能となる。
【0018】
本発明の集積回路においては、先に記載のトランジスタを用いたことを特徴としている。
上記の構成によれば、低コストのトランジスタを備えた集積回路を形成することが可能となる。
【0019】
本発明の電気光学装置においては、画素電極と、画素電極のスイッチング用の薄膜トランジスタとを備える電気光学装置であって、先に記載のトランジスタを用いたことを特徴としている。
上記の構成によれば、低コストのトランジスタを備えた薄膜トランジスタを備えるので、低コストの電気光学装置を形成することが可能となる。
【0020】
本発明の電子機器においては、電気光学装置を表示手段として備える電子機器であって、先に記載の電気光学装置を備えることを特徴としている。
上記の構成によれば、電気光学装置が低コストとなるので、電子機器も低コストとすることが可能となる。
【0021】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態によるトランジスタの製造方法、トランジスタ、トランジスタを用いた集積回路、電気光学装置及び電子機器について詳細に説明する。
【0022】
〔第1の実施形態〕
(トランジスタの構造の説明)
トランジスタの基本的な構造例として、図3(o)にボトムゲート型の多結晶シリコンを用いた薄膜トランジスタ(以下、TFTと表記する)の断面図を示す。図3(o)において、ガラス基板(基材)10上に第1絶縁膜12が形成され、その上に多結晶シリコンTFTが形成されている。第1絶縁膜12の上に形成されたゲート電極18、図示しないゲート線、ゲート絶縁膜として機能する第2絶縁膜15、該第2絶縁膜15上に多結晶シリコン膜(半導体膜)14、第3絶縁膜16(被覆部)が形成される。多結晶シリコン膜14は、不純物原子が高濃度にドープされたソース領域14S及びドレイン領域14Dと、ソース領域14Sとドレイン領域14Dとの間のチャネル領域(半導体膜)14Cとで構成される。
【0023】
更に、チャネル領域14Cの上に形成された第3絶縁膜(被覆部)16及び第4絶縁膜(層間絶縁膜)20が形成される。第4絶縁膜(層間絶縁膜)20に形成された開口部を介して、ドレイン電極22がドレイン領域14Dに接続され、ソース線24がソース領域14Sに接続される。最上層の保護膜26は省略されることもある。なお、第1絶縁膜12はガラス基板10からの汚染を防ぎ、多結晶シリコン膜14が形成される表面状態を整えることを目的としているが、省略されることもある。
【0024】
図3(o)は、基本的なTFTの構造を示すものであり、これらのバリエーションは非常に多岐にわたっている。例えば、このようなTFTを表示装置のスイッチング素子として用いる場合は、開口率を上げるためにドレイン電極22は画素電極として構成されることになり、該画素電極とソース線24の間に更に層間絶縁膜を設けて、ドレイン電極22(画素電極)とソース線24の間隔を狭める構造とすることができる。或いは、ゲート電極18に接続される図示しないゲート線やソース線24の配線抵抗の低減や配線の冗長化を目的として、前記ゲート線とソース線24とを多層膜とすることができる。また、工程の簡略化のために第4絶縁膜20は省略することも可能である。
【0025】
(絶縁膜の形成方法)
図4は、液体を塗布し熱処理することにより薄膜、例えば、絶縁膜を形成する塗布型絶縁膜形成装置を示す。塗布された後に熱処理されることで絶縁膜となる液体として、ポリシラザン(Si−N結合を有する高分子の総称である)を挙げることができる。ポリシラザンのひとつは、[SiH2NH]n(nは正の整数)であり、ポリペルヒドロシラザンと言われる。この製品は、東燃(株)より「東燃ポリシラザン」の製品名で市販されている。なお、[SiH2NH]n中のHがアルキル基(例えばメチル基、エチル基など)で置換されると、有機ポリシラザンとなり、無機ポリシラザンとは区別されることがある。本実施形態では、無機ポリシラザンを使用することが好ましい。ポリシラザンをキシレンなどの液体に混合して、基板上に、例えばスピンコートする。この塗布膜は、水蒸気または酸素を含む雰囲気で熱処理することにより、SiO2に転化する。
【0026】
また、塗布された後に熱処理することで絶縁膜となる液体として、SOG(Spin−On−Glass)膜を挙げることもできる。該SOG膜は、シロキサン結合を基本構造とするポリマーで、アルキル基を有する有機SOGとアルキル基を持たない無機SOGがあり、アルコールなどが溶媒として使用される。SOG膜は平坦化を目的としてLSIの層間絶縁膜に使用されている。有機SOG膜は酸素プラズマ処理に対してエッチングされ易く、無機SOG膜は数百nmの膜厚でもクラックが発生し易すいなどの問題があり、単層で層間絶縁膜などに使用されることは殆どなく、CVD絶縁膜の上層の平坦化層として利用される。この点、ポリシラザンはクラック耐性が高く、また耐酸素プラズマ性があり、単層でもある程度厚い絶縁膜として使用可能である。したがって、ここではポリシラザンを使用する場合について説明する。
【0027】
図4において、ローダ101は、カセットに収納されている複数枚のガラス基板を一枚づつ取り出し、スピンコータ102にガラス基板10を搬送する。スピンコータ102では、図6に示すように、ステージ130上にガラス基板10が真空吸着され、ディスペンサ134のノズル136からポリシラザン138がガラス基板10上に滴下される。滴下されたポリシラザン138はガラス基板10の中央部に広がる。ポリシラザンとキシレンの混合液ははキャニスター缶と呼ばれる容器に入れられており、図4、図6に示す液体保管部105に保管される。ポリシラザンとキシレンの混合液は、液体保管部105から供給管140を介してディスペンサ134に供給され、ガラス基板10上に塗布される。更に、ステージ130の回転により、図7に示すように、ポリシラザン138がガラス基板10の全面に引き延ばされて塗布される。
【0028】
図4に示す制御部106では、ステージ130の回転数や回転時間が制御され、数秒間で1000rpmまで回転数が上昇し、1000rpmで20秒程度保持され、更に数秒後に停止する。この塗布条件にて、ポリシラザンの塗布膜の膜厚は約700nmとなる。次に、ガラス基板10は第1熱処理部103Aに搬送され、水蒸気雰囲気で温度100〜350℃、10〜60分間熱処理され、SiO2に変成される。この熱処理は、温度制御部107で制御される。
【0029】
ここで、ゲート絶縁膜である第2絶縁膜15は、TFTの電気的特性を左右する重要な絶縁膜であり、膜厚、膜質と同時にシリコン膜との界面特性も制御されなければならない。したがって、ゲート絶縁膜15の膜質をよくすることと、及び塗布形成前のシリコン膜14の界面特性をよくするために、第1熱処理部103Aの他に、該第1熱処理部103Aとアンローダ104との間に、第2熱処理部103Bを設けている。この第2熱処理部103Bでは、第1の熱処理部103Aでの上述した熱処理の後に、第1熱処理部103Aでの熱処理温度より高い400〜500℃にて30〜60分の熱処理を行うか、あるいは、レーザアニール、ランプアニール、フラッシュアニール等の高温短時間の熱処理を行うのが望ましい。
【0030】
各熱処理部103A、103Bは、塗布型絶縁膜形成装置の処理能力を高くするため、スピンコータ102のタクトタイムと熱処理時間が整合するように、熱処理部の長さや該炉内の基板収容枚数が設定される。ポリシラザンが混合される液体には、例えばキシレンが用いられ、また変成時に水素やアンモニアなどが発生するため、少なくともスピンコータ102と第2熱処理部103Bには、排気設備108が必要となる。熱処理され絶縁膜が形成されたガラス基板10は、アンローダ104でカセットに収納される。
【0031】
図4に示す塗布型絶縁膜形成装置は、従来のCVD装置に比較して、装置構成が著しく簡単であり、従って装置価格が格段に安くなる。しかもCVD装置に比較してスループットが高く、メンテナンスが簡単であり装置の稼動率が高いなどの特徴がある。この特徴により、前記塗布型絶縁膜形成装置で製造された薄膜デバイスを使用する画像表示装置や電子機器のコストを大幅に低減することができる。前記塗布型絶縁膜形成装置では、図3(o)に示す第1絶縁膜12、第2絶縁膜15、第3絶縁膜16、第4絶縁膜20、保護膜26の全ての絶縁膜を成膜することが可能となる。また、ドレイン電極22とソース配線24との間に絶縁膜を追加形成する場合に、その追加の絶縁膜を図4の装置を利用して塗布膜に形成することで、絶縁膜表面を平坦化する効果もあり、特に有効である。前記各絶縁膜や保護膜は薄膜デバイスの所望の特性を得るため、膜厚や膜質が互いに異なる場合が多いが、その制御は液状材料の濃度、スピンコータ−の回転数と回転時間及び第1の熱処理部と第1の熱処理部の雰囲気、熱処理温度、熱処理時間を変えることが出来る。
【0032】
なお、界面特性に関して言えば、塗布絶縁膜に比べて真空雰囲気で形成されるCVD膜の方が制御し易いため、高性能なTFTが要求される場合には、TFTを構成する絶縁膜のうちゲート絶縁膜はCVD膜で形成し、その他の絶縁膜を本発明による塗布絶縁膜で形成してもよい。また、本実施形態では、塗布方法としてスピンコート法を採用したが、例えば、ロールコート法、カーテンコート法、ディップコート法、スプレー法、もしくは、液滴吐出方式等の方法で基板上に塗布膜を形成することも可能である。更に、図4ではインライン型の装置構成を示したが、搬送室を中心にしてその周囲に各処理室を配置するマルチチャンバ構成の装置構成としてもよい。
【0033】
(シリコン膜の形成方法)
図5に、液状材料を塗布し、熱処理することによりシリコン膜(半導体膜)を形成する塗布型シリコン膜形成装置を示す。塗布型シリコン膜形成装置は、ローダ101と、液滴吐出方式の塗布装置を有する成膜室110と、第1の熱処理部103Aと、第2の熱処理部103B、及びアンローダ104とがインライン接続している。成膜室110には、液状材料を保管する塗布液保管部105と、塗布膜の膜厚や成膜室110の雰囲気を制御するための制御部が接続されている。
【0034】
シリコン膜を形成するために、液状材料が含むケイ素化合物は、例えば、一般式SinXm(ここで、nは5以上の整数を表し、mはn又は2n−2又は2nの整数を表し、Xは水素原子及び/又はハロゲン原子を表す)で表される環系を有するケイ素化合物を用いる。特に、上記一般式SinXmのケイ素化合物として、nが5以上20以下であるものが好ましく、nが5または6であるものがより好ましい。nが5より小さい場合、ケイ素化合物自体が環構造による歪みにより不安定となるため取り扱いが難しくなり、またnが20より大きい場合、ケイ素化合物の凝集力に起因して溶液中での溶解性が低下し、実際に使用可能な溶媒の選択性が狭くなる。また、本発明におけるシリコン膜形成において使用されるケイ素化合物は、上記一般式SinXmで表される環系を有するケイ素化合物を必須成分とする溶液を用いるが、該溶液に、n−ペンタシラン、n−ヘキサシラン、n−ヘプタシラン等のケイ素化合物が含まれていてもよい。
【0035】
上記ケイ素化合物溶液の濃度は、1〜80重量%程度であり、所望のシリコン膜厚に応じて調整することができる。前記濃度が80%を超えると固形物が析出しやすく均一な塗布膜が得られない。前記ケイ素化合物溶液は、目的の機能を損なわない範囲で必要に応じてフッ素系、シリコン系、ノニオン系等の表面張力調節剤を微量添加することができる。ノニオン系表面張力調節剤は、溶液の塗布対象物への濡れ性を良好化し、塗布した膜のレベルリング性を改良し、塗布膜のぶつぶつの発生、ゆず肌の発生等の防止に役立つものである。
【0036】
また、上記ケイ素化合物溶液の粘度は、通常1〜100mPa・sの範囲のものであり、塗布位置や目的の塗布膜厚に応じて適宜選択することができる。100mPa・sを超えると均一な塗布膜を得ることが困難になる。
【0037】
更に、上記一般式SinXmのケイ素化合物を溶媒に溶解した溶液を基板に塗布する。上記溶液に使用する溶媒は、通常、室温での蒸気圧が0.001〜100mmHgのものを用いる。蒸気圧が100mmHgより高い場合には、コーティングで塗布膜を形成する場合に溶媒が先に蒸発してしまい良好な塗布膜を形成することが困難になることがある。一方、蒸気圧が0.001mmHgより低い溶媒の場合、乾燥が遅くなりケイ素化合物のコーティング膜中に溶媒が残留し易くなり、後工程の熱処理にも良好のシリコン膜が得られがたいことがある。また、溶媒は、ケイ素化合物の溶解性と、溶液の安定性の点で、炭化水素系の溶媒、またはエーテル系溶媒が好ましく、更に好ましい溶媒としては、炭化水素系溶媒が挙げられる。
【0038】
成膜室110にて液状材料を塗布された基板は、第1熱処理部103Aにて、塗布絶縁膜形成の場合と同様な熱処理条件にて熱処理される。このとき、塗布膜中の溶媒が除去され、環ケイ素化合物が開環し、更にケイ素化合物が分解し固体のシリコン膜が基板に形成される。更に、第2熱処理部103Bにて、前記基板は、第1熱処理部103Aでの熱処理温度より高い温度で熱処理される。この熱処理は、レーザアニール、フラッシュアニール、ランプアニール等により短時間で行う。加熱温度は、レーザアニールやフラッシュアニールの場合はシリコン膜の融点付近の温度、加熱時間は、数10ns〜数ms程度が好ましく、ランプアニールの場合には、約500〜1200℃、数秒〜数分程度が好ましい。この第2熱処理部103Bにて再度熱処理することで、第1熱処理部103Aのみで熱処理されたものと比較して、シリコン膜の結晶性、緻密性及び他の膜との密着性が向上する。
【0039】
(シリコン膜への不純物拡散方法)
次に、シリコン膜への不純物拡散方法について説明する。この不純物拡散方法は、図5に示す装置を用いて行うことができる。このとき、図5の塗布液保管部105に保管される液状材料には不純物原子が含まれており、本実施形態の液状材料としては、リンガラス又はボロンガラスを含むSOG膜を不純物含有塗布液として用いている。N型の高濃度不純物領域を形成する場合は、エタノール及び酢酸エチルを溶媒としてSi濃度が数wt%となるようにシロキサンポリマーを含有する液体に、該液体100mlあたり数百μgのP2O5を含有するSOG膜を不純物含有塗布液として使用する。このような不純物含有塗布液を液滴吐出方式により基板上のシリコン膜に塗布する。
【0040】
また、更に図5の第2の熱処理部103Bにて、ランプアニールやレーザアニール等の高温短時間の熱処理を行うと、前記不純物含有塗布膜からシリコン膜内にリン(P)が拡散すると共に、シリコン膜の結晶性が向上し、ソース領域及びドレイン領域に必要な低抵抗のシリコン膜を得ることが出来る。
このように熱処理が施されたTFT基板は最後にアンローダ104でカセットに収納される。
この不純物拡散方法では、塗布工程及び高温短時間のアニール工程とも1分以内の処理が可能であり、非常に高い生産性を有する。なお、第1の熱処理部での熱処理工程は数分から数10分程度の時間が必要であるが熱処理炉の長さや構造を工夫することによりタクト時間が削減される。
【0041】
(導電膜の形成方法)
次に、導電性粒子を含有した液状材料を塗布して塗布導電膜を形成する方法について説明する。この塗布導電膜は、図5に示す装置を用いて製造することができる。このとき、図5の塗布液保管部105に保管される液状材料は、金属などの導電性物質の微粒子を液体例えば有機溶媒に分散させたものを用いる。例えば、粒径8〜10nmの銀微粒子をテルピネオールやトルエンなどの有機溶媒に分散させたものを、基板上に液滴吐出方式により塗布する。
【0042】
更に、図5における第1の熱処理部103Aにて、250〜300℃で熱処理すれば、数百nmの導電膜を得ることができる。導電性物質の微粒子には、そのほかにAu、Al、Cu、Ni、Co、Cr、ITOなどがあり、それぞれの導電性物質に対応した微粒子分散型の液状材料や有機系液状材料を用いて塗布型導電膜形成装置により導電膜を形成することができる。塗布時や塗布膜は、微粒子の集合であり非常に活性度が高いものがあるため、成膜室110と、第1の熱処理部103Aとは、不活性ガス雰囲気にする必要がある。
【0043】
また、塗布導電膜の抵抗値はバルクの抵抗値に比べると1桁程度高くなることがある。この場合には、図5の第2の熱処理部103Bにて、塗布導電膜を300〜500℃にて更に熱処理すると、導電膜の抵抗値が低下する。このとき同時に、TFTのソース領域と、塗布導電膜で形成したソース配線とのコンタクト抵抗、更にはドレイン領域と、塗布導電膜で形成したドレイン電極とのコンタクト抵抗を低減することができる。第2の熱処理部103Bにて、ランプアニールやレーザアニールなどの高温短時間の熱処理を行うと、塗布導電膜の低抵抗化とコンタクト抵抗の低減をより効果的に行うことができる。また、異種の金属を多層形成して、信頼性を向上させることもできる。Al等の金属は比較的空気中で酸化され易いので、その上に空気中で酸化されにくいAgやAuなどの貴金属を形成するとよい。
【0044】
(液状材料の塗布方法)
図8から図10は、薄膜を形成するための液状材料やフォトエッチング時のマスクに使用されるレジスト等の液体を塗布する塗布装置を示す図である。本実施形態では、導電性粒子を含有した液状材料を塗布して塗布導電膜を形成する場合を例に挙げて説明する。
【0045】
図8において、ステージ301上に基板302が真空吸着されている。液状材料は、液体保管部307から供給管306を通してディスペンサヘッド304に供給される。液状材料は、更に、ディスペンサヘッド307に設けられた複数のノズル305から、基板302上に複数の島領域303に塗布膜が形成される。通常、導電膜は配線や電極として用いられるため、塗布導電膜も複数の島領域として形成されることになる。ノズル305から吐出される1つの液滴は略同じサイズのドットパターンを形成することになるため、ドット303は前記島領域の大きさに対応した大きさに形成される。従って、前期島領域はその大きさに対応して異なる数の液滴を含むことになる。また、液滴間のピッチを変えることにより、島領域毎に塗布膜の膜厚を変えることも可能である。
【0046】
図9にノズル305の詳細断面図を示す。図9は、液滴吐出方式プリンタのヘッドと同様な構造であり、ピエゾ素子の振動で液状材料を吐出するようになっている。液状材料は、入り口部311から供給口312を介してキャビティ部313に溜まる。振動板315に密着しているピエゾ素子314の伸縮により該振動板315が動き、キャビティ313の体積が減少または増加する。液状材料は、キャビティ313の体積が減少するときノズル口316から吐出され、キャビティ313の体積が増加するとき、液状材料は、供給口312からキャビティ313に供給される。ノズル口316は、例えば、図10に示すように2次元的に複数個配列されており、図8に示したように、基板302またはディスペンサ304が相対的に移動することによって、基板面の所望の位置に液状材料を吐出し島状に塗布膜を形成することができる。
【0047】
図10において、ノズル口316の配列ピッチは、横方向ピッチP1が数100μm、縦方向ピッチP2が数mmである。ノズル口316の口径は数10μm乃至数100μmである。一回の吐出量は数〜数100ngで、吐出される液状材料の液滴の大きさは直径数〜数100μmである。所定の島領域内に適当なピッチでドット状に吐出される液状材料を前記島領域内に均一な膜厚で塗布膜を形成する。なお、フォトレジストや絶縁膜を基板全面に形成する場合は、対応する液状材料を基板全面に適当なピッチ間隔で吐出した後、回転数が数百−数千rpmで数乃至数10秒間基板を回転すれば、均一な膜厚の塗布膜が得られる。塗布膜の膜厚は基板の回転数や回転時間だけでなく、ノズル口316の口径及び吐出する液滴のピッチによっても制御可能である。
【0048】
液滴吐出方式の液体塗布方法は、所望の領域だけに塗布膜を形成できるので任意の大きさの島状パターンや線状のパターンを形成できる。即ち、フォトリソグラフィー工程が不要な直接描画法で薄膜を形成できる。この方法によればトランジスタが形成される領域のみにシリコン膜を形成することや電極や配線となる領域のみに導電膜が形成できるので、材料の使用効率が著しく高くなる。
また、基板全面に塗布膜を形成する場合は、基板全面に適量の液滴を吐出した後、基板を回転することにより基板全面に均一に塗布膜を形成できるので液状材料を効率的に使用することができる。なお、従来のスピンコート法では液状材料の使用効率は数%以下であるが、本方式では数10%以上とすることができる。この方式は、基板全面に薄膜が形成されるレジスト膜や絶縁膜、ゲート絶縁膜、層間絶縁膜などに適用できる。
【0049】
(トランジスタの製造方法)
本実施形態では逆スタガ型トランジスタを備えたTFTを一例として、図1から図3を用いて、トランジスタの製造方法について説明する。
図1(a)に示すようにガラス基板10上に、第1絶縁膜12が形成される。第1絶縁膜12は、例えば、ポリシラザンを溶媒に混合した第1の液状材料をスピンコート法により塗布され、熱処理によりSiO2に転化されて形成される。
【0050】
次に、フォト工程によりゲート電極18が形成されるゲート電極形成領域がレジストでパターン形成される。第1絶縁膜12の上には、第1レジスト膜17aが形成され、図1(b)に示すように、該第1レジスト膜17aのパターンに合わせて第1レジスト膜17aと第1絶縁膜12のゲート電極形成領域がエッチングされる。レジストパターンを形成後、最初に酸素含有ガスでプラズマ処理を行い、次にF含有のプラズマ処理を行う。酸素含有ガスのプラズマ処理により、ゲート電極形成領域は親水性になり、第1レジスト膜17aの表面はF含有のプラズマ処理により撥水性になる。前記プラズマ処理後、導電性粒子が含有された第2の液状材料は、図1(c)に示すように、液滴吐出方式によりゲート電極形成領域に向けて滴下される。第1レジスト膜17aの表面の撥水性と第2の液状材料が接触する第1絶縁膜12の表面の親水性により、第2の液状材料は、スムースにゲート電極形成領域に進入することが可能となる。第2の液状材料の塗布の終了後、熱処理によって、第2の液状材料に含有していた有機溶剤が除去される。この熱処理の加熱温度は、100〜150℃、加熱時間は約数分間である。
【0051】
図1(d)に示すように、熱処理後第1レジスト膜17aは剥離され、更に、第1の熱処理及び第2の熱処理によってシリコン塗布膜は固体化され、シリコン膜14が形成される。
【0052】
図1(e)に示すように、シリコン膜14の形成後、後にゲート絶縁膜となる第2絶縁膜15が形成される。第2絶縁膜15は、下層の絶縁膜と同様に、例えば、ポリシラザンを溶媒に混合した第1の液状材料をスピンコート法により塗布され、熱処理によりSiO2に転化されて形成される。
【0053】
図1(f)に示すように、第2絶縁膜15形成後、図1(c)と同様に、フォトエッチング工程によりシリコン膜形成領域がパターニングされる。第2絶縁膜15上には、第2レジスト膜17bが形成され、シリコン膜形成領域がパターニングされる。このとき、第2レジスト膜17bの表面をフッ素を含有するガスを用いたプラズマで処理することによりレジスト膜の表面を撥液性にさせるのが望ましい。被膜の形成後、シリコン原子が含有された第3の液状材料は、液滴吐出方式によりシリコン膜形成領域に向けて滴下される。第2レジスト膜17bの表面は、撥水性(撥水性は撥液性に統一する;液状材料の性質により、水に対する撥水性=疎水性、親水性とは必ずしも一致しない)を有し、更に、第3の液状材料が接触する第2絶縁膜15の表面は親水性(親液性に統一する)を有するので、第3の液状材料は、スムースにシリコン膜形成領域に進入することが可能となる。第3の液状材料の塗布の終了後、熱処理によって、第3の液状材料に含有していた有機溶剤が除去される。この熱処理の加熱温度は、80〜150℃、加熱時間は、数分間である。
【0054】
このように熱処理が行われた後、第2レジスト膜17bは剥離され、更に第2の熱処理によって、シリコン膜は微密化され、図1(g)に示すようにシリコン膜14が形成される。
次に、図1(h)に示すようにシリコン膜14上に第3絶縁膜16が形成される。
ここで、第3絶縁膜16は、後の工程で形成されるソース領域14S及びドレイン領域14Dを形成するためにシリコン膜14を区画し、かつ、第3絶縁膜16によって被覆されたシリコン膜14にチャネル領域14Cを形成するものである。
【0055】
更に、図2(i)に示すように液滴吐出方式を用いて、シリコン膜14にリンガラスを含むSOG膜を有した不純物塗布液(不純物を含有する液状材料)19を塗布し、シリコン膜14と不純物塗布液19とを接触配置させる。更に、前述の熱処理によって不純物がシリコン膜14へ拡散し、ソース領域14S及びドレイン領域14Dが形成されると共に、不純物塗布液は緻密な絶縁膜となる。図2(j)に示すように、第1絶縁膜12上にソース領域14S、ドレイン領域14D及びチャネル領域14Cとが形成され、ソース領域14Sとドレイン領域14Dの膜厚は、チャネル領域14Cの膜厚よりも大きくなる。
【0056】
図2(k)に示すように、ソース領域14S、ドレイン領域14D及びチャネル領域14Cが形成された後に、層間絶縁膜となる第4絶縁膜20が形成される。第4絶縁膜20は、下層の絶縁膜と同様に、例えば、ポリシラザンを溶媒に混合した第1の液状材料をスピンコート法により塗布され、熱処理によりSiO2に転化されて形成される。
【0057】
図2(l)に示すように、第4絶縁膜20上には、コンタクトホールを形成するための第3レジスト膜17cが形成され、シリコン膜14の表面までエッチングをし、コンタクトホールを開口する。
【0058】
図3(m)に示すように、コンタクトホール形成後、更に第3レジスト膜17c上に追加露光してソース電極及びドレイン電極の形成領域をパターニングし、第4絶縁膜20の表面までエッチングを行う。
【0059】
図3(n)に示すように、電極パターン領域形成後、アルミニウム等の金属粒子が含有された第4の液状材料は、液滴吐出方式によりソース・ドレイン各電極形成領域に向けて滴下される。第3レジスト膜17cの表面は、CF4プラズマの作用で撥水性を有し、更に、第4の液状材料が接触する第4絶縁膜20の表面は親水性を有するので、第4の液状材料は、スムースにソース・ドレイン各電極領域に進入することが可能となる。第4の液状材料の塗布の終了後、第1の熱処理によって、第4の液状材料に含有していた有機溶剤が除去され、固体状の金属膜が形成される。
【0060】
図3(o)に示すように、熱処理後、第3レジスト膜17cは、剥離され、更に、第2の熱処理によって、金属膜は焼成され、低抵抗のソース電極24とドレイン電極22とが形成される。電極形成後、最上層に保護膜(保護用絶縁層)26が形成される。
【0061】
なお、本第1の実施形態では、アクティブマトリクス型TFTを例に挙げて薄膜デバイスを説明したが、同じアクティブマトリクス基板としてMIM(金属−絶縁−金属)、MIS(金属−絶縁−シリコン)などの他の2端子、3端子素子を画素スイッチング素子とするものにも同様に適用できる。例えばMIMを用いたアクティブマトリクス基板の薄膜積層構造は半導体層を含まず、導電層と絶縁層のみで構成されるが、この場合にも本発明を適用できる。更には、本発明はアクティブマトリクス基板にのみでなく、表示要素としても液晶によらずに、例えば、EL(エレクトロ ルミネッセンス)などを用いるものでも良い。更には、TFTを含む半導体デバイス、DMD(デジタル ミラー デバイス)など、導電層と絶縁層を含み、更には半導体層を含む種々の薄膜積層構造を有する薄膜デバイスに本発明を適用可能である。
【0062】
また、本第1の実施形態の第3絶縁膜16は、露光装置に載置されたマスクのパターンを転写して形成されるが、ゲート電極18のパターンをマスクとして第3絶縁膜16を形成してもよい。これは、基板全面に形成された絶縁膜材料にレジスト(被覆部形成用レジスト)を塗布し、基板の裏面から露光光を照射し、ゲート電極のパターンをレジストに転写し、照射されなかったレジストを除去し、除去されたレジスト部分にゲート絶縁膜を形成する方法である。
また、液滴吐出方式を用いて、絶縁膜の材料となるポリシラザンを含有する液状材料を基板上のシリコン膜14に塗布してもよい。この方法においては、液状材料の塗布後に、水蒸気または酸素を含む雰囲気で熱処理することにより、絶縁膜が形成される。
【0063】
上述したように、このトランジスタの製造方法によれば、スピンコート法等の容易な塗布方法で、シリコン膜14の露出部にソース領域14S及びドレイン領域14Dを形成することが可能となる。真空処理装置によらないので、小型で安価な装置により、生産性が高く、欠陥が少なく、歩留まりが高く、段差部で断線等がなく、低コストで、半導体膜内への不純物原子の拡散を行い、不純物含有半導体膜を形成することが可能となる。
また、パターニングによって第3絶縁膜15をシリコン膜14の上に形成することが可能になる。第3絶縁膜15を形成することによって、ソース領域14S及びドレイン領域14Dを形成するための不純物塗布液19が相互に接触することを防止し、電気的に絶縁することができると共に、シリコン膜14にチャネル領域を形成することが可能となる。このパターニングにおいてゲート電極18をマスクとして用いることで、露光装置に載置されるマスクが不要になり、低コストで第3絶縁膜15を形成することができる。
また、液滴吐出方式で液状材料をシリコン膜14に塗布し、第3絶縁膜15を形成するので、液状材料を所望の領域だけに塗布することができ、液状材料を節約させることが可能となる。また、成膜工程、レジスト塗布工程、露光工程、現像工程、エッチング工程が省略され、工程の簡略化ができる。
また、液滴吐出方式で不純物塗布液19をシリコン膜14に塗布してソース領域14S及びドレイン領域14Dを形成するので、不純物塗布液19を所望の領域だけに塗布することができ、不純物塗布液19を節約させることが可能となる。
また、N型又はP型の高濃度不純物領域を形成することができると共に、SOG膜は、量産ラインを従来に比較して極めて少ない投資で構築することができ、また、製造装置のスループットを高くし、製造コストを大幅に削減することができる。
また、熱処理によって、シリコン膜14への不純物原子の拡散を効率的に行い、ソース領域14S及びドレイン領域14Dの結晶化を施すことができ、好適なソース領域14S及びドレイン領域14Dを形成することが可能となる。
また、アニール処理によって、高温で、かつ、微小時間だけ熱を加えることができるので、更に効率的に半導体膜への不純物原子の拡散を行い、ソース領域14S及びドレイン領域14Dの結晶化を施すことができると共に、ガラス基板10等の他の膜に悪影響を及ぼすことが少ないという効果がある。
【0064】
また、上記の製造方法で製造されたトランジスタによれば、上記の製造方法と同様の効果が得られると共に、ソース領域14Sとドレイン領域14Dの膜厚は、チャネル領域14Cの膜厚よりも大きいので、ソース領域14S及びドレイン領域14Dに形成するコンタクトホールに導電性材料を埋設した際には、良好な導電性を得ることが可能となる。また、チャネル領域14Cがソース領域14S及びドレイン領域14Dよりも薄くなり、好適なスイッチング特性を得ることが可能となる。また、陽極酸化膜18aによってゲート電極18と、ソース領域14S及びドレイン領域14Dとが電気的に絶縁され、良好な絶縁性を得ることが可能となる。
【0065】
〔第2の実施形態〕
次に、本発明を電気光学装置である液晶表示装置用のアクティブマトリクス基板に適用し、特に、画素電極を液滴吐出方式による導電性塗布膜にて形成する実施形態について説明する。
【0066】
(透明電極の形成方法)
液滴吐出方式法による塗布ITO膜を用いた透明電極の形成方法について説明する。この塗布ITOの成膜も、図5と同じ装置を用いて実施できる。本実施形態で用いる液状材料は、有機インジウムと有機スズとがキシロール中に97:3の比率で8%配合された液状のもの(たとえば、旭電化工業株式会社製の商品名:アデカITO塗布膜/ITO−103L)である。なお、液状材料としては、有機インジウムと有機スズとの比が99:1から90:10までの範囲にあるものを使用することができる。
【0067】
液状材料は、図5の塗布液保管部105に保管され、成膜室110にて液滴吐出方式の塗布装置により基板上に吐出され、塗布膜が形成される。形成後、該塗布膜の熱処理が実施されるが、熱処理条件は下記の通り設定する。まず、図5の第1の熱処理部103Aにて、250〜450℃の空気中あるいは酸素雰囲気中で30分から60分の第1の熱処理を行う。次に、第2の熱処理部103Bにて、200〜400℃の水素含有雰囲気中で30〜60分の第2の熱処理を行う。
【0068】
上記の結果、有機成分が除去され、インジウム酸化物と錫酸化物の混合膜(ITO膜)が形成される。熱処理により、膜厚が約50〜約200nmのITO膜は、シート抵抗が102〜104Ω/□で、光透過率が90%以上となり、画素電極として十分な性能を備えたITO膜とすることができる。前記第1の熱処理後のITO膜のシート抵抗は105〜106Ω/□のオーダであるが、前記第2の熱処理のよりシート抵抗は102〜104Ω/□のオーダまで低下する。
【0069】
(液晶表示装置の第1の実施形態)
図11は、液晶表示装置用のアクティブマトリクス基板に区画形成されている画素領域の一部を拡大して示す平面図であり、図12は、そのI−I′線に相当する位置での断面図である。
【0070】
図11及び図12において、液晶表示装置用のアクティブマトリクス基板400は、絶縁基板410上がデータ線Sn,Sn+1…と走査線Gm,Gm+1とによって複数の画素領域402に区画形成され、各画素領域402の各々に対してはTFT404が形成されている。
【0071】
TFT404は、ソース領域414とドレイン領域416との間にチャネルを形成するためのチャネル領域417、該チャネル領域417にゲート絶縁膜413を介して対峙するゲート電極415、該ゲート電極415の表面側に形成された層間絶縁膜421、該層間絶縁膜421のコンタクトホール421Aを介してソース領域414に電気的接続するソース電極431、及び層間絶縁膜421のコンタクトホール421Bを介してドレイン領域416に電気的接続するITO膜からなる画素電極441を有している。ソース電極431はデータ線Sn,Sn+1…の一部であり、ゲート電極415は走査線Gm、Gm+1…の一部である。
【0072】
画素電極441は、ソース電極(データ線)431と同様、層間絶縁膜421の表面に形成される。このため、これらの電極同士が短絡しないように、画素電極441は、データ線Sn、Sn+1と平行な外周縁441A、441Bがデータ線Sn、Sn+1よりもかなり内側に位置するように構成されている。
【0073】
図13(a)〜(d)、図14(a)〜(c)は、本実施形態のアクティブマトリクス基板の製造方法を示す工程断面図である。アクティブマトリクス基板400の製造方法では、まず、図13(a)に示すように、絶縁基板410として汎用の無アルカリガラスを用いる。
【0074】
まず、絶縁基板410を清浄化した後、絶縁基板410の上にCVD法やPVD法によりシリコン酸化膜などからなる下地保護膜411を形成する。CVD法としては、たとえば減圧CVD法(LPCVD法)やプラズマCVD法(PECVD法)などがある。PVD法としては、たとえばスパッタ法などがある。なお、下地保護膜411は、絶縁基板410に含まれる不純物や該基板表面の清浄度などにより省略することも可能である。
【0075】
次に、TFT404の能動層となるべき真性のシリコン膜などの半導体膜406を形成する。この半導体膜406もCVD法やPVD法により形成できる。このようにして得られる半導体膜406は、そのままアモルファスシリコン膜としてTFTのチャネル領域などの半導体層として用いることができる。また、半導体膜120は、図13(b)に示すように、レーザ光などの光学エネルギーまたは電磁エネルギーを短時間照射して結晶化を進めてもよい。
【0076】
次に、所定のパターンをもつレジストマスクを形成した後、このレジストマスクを用いて半導体膜406をパターニングし、図13(c)に示すように、島状の半導体膜412とする。半導体膜412にパターニングし、半導体膜412に対して液滴吐出法によって不純物塗布液を吐出し、熱処理又はアニール処理を施すことで、ソース領域414及びドレイン領域416を形成する。不純物イオンが導入されなかった部分はチャネル領域417となる。その後は、PVD法やCVD法などでゲート絶縁膜413を形成する。
【0077】
次に、ゲート電極となるアルミニウム膜などの薄膜をスパッタ形成する。通常はゲート電極とゲート配線とは、同一の金属材料などで同一の工程により形成される。ゲート電極となる薄膜を堆積した後、図13(d)に示すように、パターニングを行い、ゲート電極415を形成する。このとき走査線も形成される。ここで、チャネル領域417は、ゲート電極415下のみに形成される自己整合構造となるが、オフセットゲート構造やLDD構造のTFTを構成してもよい。
【0078】
次に、図14(a)に示すように、シリコン酸化膜からなる層間絶縁膜421をCVD法あるいはPVD法で形成する。イオン注入と層間絶縁膜421の形成後、350℃程度以下の適当な熱環境下にて数十分から数時間の熱処理を施して注入イオンの活性化及び層間絶縁膜421の焼き締めを行う。
【0079】
次に、図14(b)に示すように、層間絶縁膜421のうち、ソース領域414及びドレイン領域416に相当する位置にコンタクトホール421A及び421Bを形成する。次に、ソース電極を形成するためのアルミニウム膜などをスパッタ形成した後、それをパターニングして、ソース電極431を形成する。このときデータ線も形成される。
【0080】
次に、図14(c)に示すように、層間絶縁膜421の表面全体にITO膜408を塗布成膜する。この塗布成膜にあたっては、液状材料の塗布材を用いることができ、かつ、液滴吐出方式法による塗布ができる。この第2の実施形態でも、絶縁基板410の表面側に塗布した膜については、溶剤を乾燥、除去した後、熱処理(焼成)を行う。このとき熱処理条件としては、たとえば、250〜450℃の空気中あるいは酸素雰囲気中で30〜60分の第1の熱処理を行った後、200〜400℃の水素含有雰囲気中で30〜60分の第2の熱処理を行う。その結果、有機成分が除去され、インジウム酸化物と錫酸化物の混合膜(ITO膜)が形成される。
【0081】
熱処理により、膜厚が約50〜約200nmのITO膜は、シート抵抗が102Ω/□〜104Ω/□で、光透過率が90%以上となり、画素電極441として十分な性能を備えたITO膜とすることができる。第1の熱処理後のITO膜のシート抵抗は105〜106Ω/□のオーダであるが、第2の熱処理のよりシート抵抗は102〜104Ω/□のオーダまで低下する。
【0082】
ITO膜408を形成した後、パターニングして、図12に示すように、画素電極441を形成すると、各画素領域402にTFT404が形成される。したがって、走査線Gmを介して供給される制御信号によってTFT404を駆動すれば、画素電極441と対向基板(図示せず)との間に封入されている液晶セルには、データ線SnからTFT404を介して画像情報が書き込まれ、所定の表示を行うことができる。
【0083】
このように、第2の実施形態では、画素電極441を形成するためのITO膜とソース領域414及びドレイン領域416を形成するにあたって、液状の塗布材を、大型基板の処理に適している液滴吐出方式法などの塗布成膜法によって塗布したため、イオン注入装置のような高価な装置が不要となると共に、スパッタ法などの真空系を備えた大がかりな成膜装置を必要とする成膜法と違って、安価な成膜装置で成膜できる。
【0084】
しかも、塗布成膜法よれば、図18(b)に示すように、画素電極441を構成するための液状またはペースト状の塗布材を、層間絶縁膜421の表面に塗布した際に塗布材がコンタクトホール421Bをスムースに埋めるので、画素電極441の表面形状は下層側の凹凸などの影響を受けにくい。それ故、表面に段差のない平坦な画素電極441(導電膜)を形成できるので、ラビングを安定に行えるとともに、リバースチルトドメインの発生を防止できる。よって、この第2実施例によれば、表示品位が向上する。
【0085】
これに対して図18(a)のように、画素電極をスパッタITO膜450で形成すると、このスパッタITO膜450が形成される面の段差にならってスパッタITO膜450が形成されてしまう。スパッタITO膜450の表面に形成される段差は、不安定なラビングとリバースチルトドメインの原因となって、表示品質を低下させてしまう。
【0086】
更に、スパッタITO膜450は、コンタクトホール421Bを全て埋め込むように形成することが困難であるので、そこに開口部が形成されてしまう。この開口部の存在も、不安定なラビングとリバースチルトドメインの原因となる。したがって、図18(b)のように塗布ITO膜にて画素電極441を形成することが有用である。
【0087】
〔第3の実施形態〕
(液晶表示装置の第2の実施形態)
図15は、液晶表示装置用のアクティブマトリクス基板に区画形成されている画素領域の一部を拡大して示す平面図であり、図16は、そのII−II′線に相当する位置での断面図である。
【0088】
図15及び図16において、第3の実施形態に係る液晶表示装置用のアクティブマトリクス基板401上の薄膜デバイス構造が、第2の実施形態のアクティブマトリクス基板400上の薄膜デバイス構造と相違する点は下記の通りである。まず、この第3の実施形態では、層間絶縁膜を、ゲート電極415の表面側において、下層側に位置する下層側層間絶縁膜421と、該下層側層間絶縁膜421の表面に形成された上層側層間絶縁膜422との2層構造としている。ここで、ソース電極431は、下層側層間絶縁膜421の表面に形成され、下層側層間絶縁膜421のコンタクトホール421Aを介してソース領域414に電気的接続している。
【0089】
これに対して、画素電極441は上層側層間絶縁膜422の表面に形成され、上層側層間絶縁膜422及び下層側層間絶縁膜421のコンタタトホール422Aを介してドレイン領域416に電気的接続している。このように画素電極441はソース電極431と異なる層に構成されているので、これらの電極同士が短絡することはない。
【0090】
そこで、第3の実施形態では、図15からわかるように、いずれの画素領域402においても、画素電極441は、データ線Sn、Sn+1と平行な2辺の外周縁441A、441Bが、隣接画素間においてデータ線Sn、Sn+1の上方に位置するように形成されている。また、画素電極441は、走査線Gm、Gm+1に平行な2辺の外周縁441C、441Dが、隣接画素間において走査線Gm、Gm+1の上方に位置するように形成されている。すなわち、画素電極441は、その一部がデータ線Sn、Sn+1及び走査線Gm、Gm+1の上方に被さっている。従って、画素電極441の4辺の外周縁441A〜441Dと、データ線Sn,Sn+1、走査線Gm,Gm+1との間には、平面から見て隙間がない。それ故、データ線Sn、Sn+1、走査線Gm、Gm+1は、それら自身がブラックマトリクスとして機能する。この結果、ブラックマトリクス層形成のための工程数を増やさなくても、高品位の表示を行うことができる。
【0091】
このようなアクティブマトリクス基板401の製造方法は、第2の実施形態で説明した図13(a)〜図13(d)が共通する。そこで、以下の説明では、図13(d)に示す工程を行った以降の工程について、図17(a)〜(d)を参照して説明する。
【0092】
まず、図17(a)に示すように、ソース領域414、ドレイン領域416、チャネル領域417、ゲート絶縁膜413、及びゲート電極415を形成した後、ゲート電極415の表面側に、シリコン酸化膜からなる下層側層間絶縁膜421をCVD法あるいはPVD法で形成する。
【0093】
次に、図17(b)に示すように、下層側層間絶縁膜421のうち、ソース領域414に相当する位置にコンタクトホール421Aを形成する。次に、ソース電極431及びデータ線を形成するためのアルミニウム膜をスパッタ形成した後、それをパターニングして、ソース電極431及びデータ線Sn、Sn+1…を形成する。
【0094】
次に、図17(c)に示すように、下層側層間絶縁膜421の表面にシリコン酸化膜からなる上層側層間絶縁膜422をCVD法あるいはPVD法で形成する。次に、下層側層間絶縁膜421及び上層側層間絶縁膜422のうち、ドレイン領域416に相当する位置にコンタクトホール422Aを形成する。次に、図17(d)に示すように、層間絶縁膜422の表面全体にITO膜409を塗布成膜する。
【0095】
この塗布成膜にあたっても、第1及び第2実施形態と同様、液状の塗布材を用いることができ、液滴吐出方式法で塗布することができる。また、この第3の実施形態でも、塗布したITO膜409については、上述した第1、第2の熱処理が実施され、シート抵抗が低下される。
【0096】
しかる後に、ITO膜409をパターニングして、図16に示すように、画素電極441を形成する。この際に、図15を参照して説明したように、いずれの画素領域2においても、画素電極441の4辺の外周縁441A〜441Dが隣接する画素間においてデータ線Sn、Sn+1、走査線Gm、Gm+1に被さるようにパターニングされる。通常、データ線及び走査線は金属膜で形成されるので、これらのデータ線及び走査線が遮光膜となり、ブラックマトリクスとして利用できる。それ故、工程数を増やさなくても高品位の表示を行うことができる。
【0097】
しかも、画素領域441がデータ線及び走査線に被さるまでその形成範囲を最大限拡張したので、画素領域402の開口率が高い。これによって表示の輝度が向上する。また、この第3の実施形態では、画素電極441を形成するためのITO膜を形成するにあたって、液状の塗布材を、大型基板の処理に適している液滴吐出方式法によって絶縁基板410上に塗布したため、図18(b)に示すように、画素電極441は下層側が凹部となっている部分ではその分厚く、凸部となっている部分ではその分薄く形成される。従って、データ線に起因する凹凸が画素電極441の表面に反映されない。それ故、表面に段差のない平坦な画素電極441を形成できるので、ラビングを安定に行えるとともに、リバースチルトドメインの発生を防止できる。このような利点は、走査線の上層側においても同様である。よって、本発明によれば、表示品位が向上する。
【0098】
更に、画素電極441を形成するためのITO膜を形成するにあたって、液状の塗布材をスピンコート法によって絶縁基板410上に塗布するため、スパッタ法などといった真空系を備えた大がかりな成膜装置を必要とする成膜法と違って、安価な成膜装置で成膜できる。
【0099】
しかも、塗布成膜法は段差被覆性に優れているので、下層側に下層側層間絶縁膜421及び上層側層間絶縁膜422のコンタクトホール421A、422Aが存在していても、その大きな凹凸は画素電極441(ITO膜)の表面形状に影響を及ぼさない。すなわち、下層側層間絶縁膜421及び上層側層間絶縁膜422からなる2層構造の層間絶縁膜を形成したため、コンタクトホール421A、422Aに起因する凹凸が大きくても、表面に段差のない平坦な画素電極441を形成できる。従って、画素電極441がドレイン領域416に直接接続する構造を採用でき、下層側層間絶縁膜421と上層側層間絶縁膜422との層間にドレイン領域416に電気的接続する中継電極(ビア)を形成しなくてもよい分、製造工程を簡略化できる。
【0100】
なお、第3の実施形態でも、画素電極441を形成するにあたって、液状の塗布材からITO膜を形成したため、液滴吐出方式法を用いたが、ペースト状の塗布材を用いれば印刷法を用いてITO膜を形成することができる。更に、ペースト状の塗布材を用いればスクリーン印刷を利用することもできるので、画素電極441を形成すべき領域のみにペースト状の塗布材を印刷し、それに乾燥、熱処理を行ったものをそのまま画素電極441として用いてもよい。この場合にはエッチングによるITO膜に対するパターニングが不要であるため、製造コストを大幅に低減できるという利点がある。
【0101】
また、第2及び第3の実施形態のいずれでも、層間絶縁膜のコンタクトホールの存在が画素電極441の表面形状に影響を及ぼしやすいプレーナ型のTFTを例に説明したが、逆スタガ型等のTFTにおいても、下層側に凹凸のある領域に画素電極を形成する場合に本発明を適用すれば、かかる凹凸が画素電極の表面形状に及ぼす影響を除去することができる。
【0102】
〔第4の実施形態〕
(液晶表示装置の第3の実施形態)
第4の実施形態の構造として、図15のII−II’断面が第3の実施形態の17とは異なる構造を図19に示す。第4の実施形態においても、層間絶縁膜420は、下層側に位置する下層側層間絶縁膜421と、この下層側層間絶縁膜421の表面上に積層された上層側層間絶縁膜422との2層構造になっている。
【0103】
図19に示す構造が図16と異なる点として、画素電極441が、上層側層間絶縁膜422の表面にスパッタ形成されたスパッタITO膜446(導電性スパッタ膜)と、このスパッタITO膜446の表面上に塗布成膜された塗布ITO膜447(導電性透明塗布膜)との2層構造になっている点である。したがって、塗布ITO膜447は、その下層側に位置するスパッタITO膜446を介してドレイン領域416に電気的接続している。スパッタITO膜446と塗布ITO膜447とは、後述するように一括してパターニング形成されたものであるため、それらの形成領域は同一である。この点以外の構造は図16と同じであるので、図16で用いた符号と同一符号を付して、その詳細な説明を省略する。
【0104】
この第4の実施形態の構造においても、その平面的レイアウトは、第3の実施形態で説明した図15と同一となるので、データ線Sn、Sn+1…及び走査線Gm、Gm+1…は、それら自身がブラックマトリクスとして機能する。したがって、工程数を増やさなくても高品位の表示を行うことができる。
【0105】
第3の実施形態において、ドレイン領域416にコンタクトする塗布ITO膜447は、スパッタITO膜に比較してのコンタクト抵抗が高い傾向にある。第4の実施形態では、塗布ITO膜447はあくまで、スパッタITO膜446を介してドレイン領域416に電気的接続しているので、コンタクト抵抗が大きいという問題点を解消できる利点がある。
【0106】
このようなアクティブマトリクス基板401の製造方法を、図20(a)〜(e)及び図21(a)〜(e)を参照して説明する。ここで、図20(a)〜(e)は、第3の実施形態の工程を示す図13(a)〜(d)及び図17(a)と同じであるので、その説明を省略する。また、図21(b)、(c)は、第3の実施形態の工程を示す図17(b)、(c)と同一である。
【0107】
図21(a)は、図21(b)の前工程としてのレジストパターン形成工程を示している。図21(b)に示すソース電極431及びソース線を形成するために、図21(a)ではアルミニウム膜460をスパッタ法により形成している。その後、このアルミニウム膜460の上に、パターニングされたレジストマスク461を形成している。このレジスト膜461を用いてアルミニウム膜460をエッチングすることで、図21(b)に示すようにソース電極431及びデータ線が形成される。
【0108】
次に、図21(c)に示すように、下層側層間絶縁膜421の表面にシリコン酸化膜からなる上層側層間絶縁膜422をCVD法あるいはPVD法で形成する。イオン注入と層間絶縁膜420の形成後、350℃程度以下の適当な熱環境下にて数十分から数時間の熱処理を施して注入イオンの活性化、及び層間絶縁膜420(下層側層間絶縁膜421及び上層側層間絶縁膜422)の焼き締めを行う。
【0109】
次に、下層側層間絶縁膜421及び上層側層間絶縁膜422のうち、ドレイン領域416に相当する位置にコンタクトホール422Aを形成する。次に、図21(d)に示すように、下層側層間絶縁膜421及び上層側層間絶縁膜422からなる層間絶縁膜420の表面全体にスパッタ法によりスパッタITO膜446(導電性スパッタ膜)を形成する。
【0110】
続いて、図21(e)に示すように、スパッタITO膜446の表面上に塗布ITO膜447(導電性透明塗布膜)を形成する。この塗布ITO膜447の形成にあたっては、第2及び第3の実施形態と同一のプロセス条件を採用できる。この第4の実施形態に表面側に塗布した液状またはペースト状の塗膜については、溶剤を乾燥、除去した後、熱処理装置内で熱処理を行う。
【0111】
熱処理条件としては、例えば、温度が250〜500℃、好ましくは250〜400℃の空気中あるいは酸素含有雰囲気中または非還元性雰囲気中で30〜60分の第1の熱処理(焼成)を行った後、温度が200℃以上、好ましくは200〜350℃の水素含有の還元性雰囲気中で30〜60分の第2の熱処理を行う。いずれの場合でも、第1の熱処理で安定化した皮膜が熱劣化しないように、第2の熱処理での処理温度は第1の熱処理での処理温度よりも低く設定する。
【0112】
このような熱処理を行うと、有機成分が除去されるとともに、塗膜はインジウム酸化物と錫酸化物の混合膜(塗布ITO膜447)となる。その結果、膜厚が約50〜約200nmの塗布ITO膜447は、シート抵抗が102〜104Ω/□で、光透過率が90%以上となり、スパッタITO膜446とともに十分な性能を備えた画素電極441を構成することができる。しかる後に、基板温度が200℃以下になるまで絶縁基板410を第2の熱処理を行った還元性雰囲気中または窒素ガスなどの非酸化性雰囲気中、あるいはその他の非酸化性雰囲気中に保持し、基板温度が200℃以下になった以降、絶縁基板410を熱処理装置から大気中に取り出す。
【0113】
このように、絶縁基板410の温度が約200℃以下に低下した後に大気にさらすのであれば、水素含有雰囲気下での第2の熱処理での還元により低抵抗化した皮膜が再び酸化してしまうことを防止できるので、シート抵抗の小さな塗布ITO膜447を得ることができる。絶縁基板410を熱処理装置から大気中に取り出すときの温度は、塗布ITO膜447の再酸化を防止するためには100℃以下であることがより望ましい。塗布ITO膜447の比抵抗は膜中の酸素欠陥が多い程低くなるので、大気中の酸素によって塗布ITO膜447の再酸化が起きると比抵抗が増大するからである。
【0114】
このようにしてスパッタITO膜446及び塗布ITO膜447を形成した後、図21(e)に示すようにレジストマスク462を形成し、それらを一括して王水系やHBrなどのエッチング液で、またはCH4などを用いたドライエッチングによりパターニングして、図19に示すように、画素電極441を形成する。これにより、各画素領域402のそれぞれにTFTが形成される。したがって、走査線Gmを介して供給される制御信号によってTFTを駆動すれば、画素電極441と対向基板(不図示)との間に封入されている液晶には、データ線SnからTFTを介して画像情報が書き込まれ、所定の表示を行うことができる。
【0115】
また、本実施形態では、画素電極441を形成するにあたっては塗布ITO膜447を用いている。この塗布成膜法は段差被覆性に優れているので、図32(b)に示すように、塗布ITO膜447を構成するための液状またはペースト状の塗布材は、コンタクトホール422Aに起因して生じたスパッタITO膜446表面の凹凸などをスムースに埋める。また、塗布材を絶縁基板410上に塗布すると、塗布ITO膜447は凹部となっている部分ではその分厚く、凸部となっている部分ではその分薄く形成される。
【0116】
したがって、データ線431に起因する凹凸も画素電極441の表面に反映されない。走査線415の上層側においても同様である。それ故、表面に段差のない平坦な画素電極441を形成できるので、ラビングを安定に行えるとともに、リバースチルトドメインの発生などを防止できる。よって、本発明によれば、表示品位が向上する。
【0117】
一方、図32(a)のように、画素電極をスパッタITO膜446のみで形成すると、このスパッタITO膜446が形成される面の段差にならってスパッタITO膜446が形成されてしまう。スパッタITO膜446の表面に形成される段差は、不安定なラビングとリバースチルトドメインの原因となって、表示品質を低下させてしまう。しかも、スパッタITO膜446は、コンタクトホール422Aを全て埋め込むように形成することが困難であるので、そこに開口部が形成されてしまう。この開口部の存在も、不安定なラビングとリバースチルトドメインの原因となる。従って、塗布ITO膜447を形成することが有用である。
【0118】
また、第4の実施形態のように、画素電極441とソース電極431とを異なる層間に形成することを目的に層間絶縁膜420を2層構造とした場合には、コンタクトホール422Aのアスペクト比が大きくなるが、塗布ITO膜447を用いると、平坦な画素電極441を形成できるという効果が顕著である。また、スパッタITO膜446は塗布ITO膜447に比較してレジストマスクとの密着性が悪いという傾向にあるが、本実施形態では、塗布ITO膜447の表面にレジストマスク462を形成するので、パターニング精度が低くなるという問題点も生じない。それ故、高精細パターンをもつ画素電極441を構成できる。
【0119】
〔第5の実施形態〕
(液晶表示装置の第4の実施形態)
図22は、本発明を適用した液晶表示用のアクティブマトリクス基板に区画形成されている画素領域の一部を拡大して示す平面図であり、図23はそのIII−III′線に相当する位置での断面図である。なお、この第5の実施形態において、第4の実施形態と共通する部分については同一の符号を付してそれらの説明を省略する。
【0120】
図22において、この第5に実施形態に係る液晶表示用のアクティブマトリクス基板401も、絶縁基板410上がデータ線431と走査線415とによって複数の画素領域402に区画形成され、各画素領域402の各々に対してはTFTが形成されている。
【0121】
この第5の実施形態の構造においても、その平面的レイアウトはスパッタITO膜を除いて、第3及び第4実施形態で説明した図15と同一となるので、データ線Sn、Sn+1…及び走査線Gm、Gm+1…は、それら自身がブラックマトリクスとして機能する。従って、工程数を増やさなくても高品位の表示を行うことができる。
【0122】
この第5の実施形態が第4の実施形態と相違する点は、スパッタITO膜456と塗布ITO膜457とは、後述するように別々にパターニング形成されたものであるため、それらの形成領域は相違し、塗布ITO膜457の形成領域はスパッタITO膜456の形成領域よりも広くなっている。ここで、第4の実施形態のように、塗布ITO膜とスパッタITO膜とを同一の領域に形成する場合には、両ITO膜を一括してパターニングすることができる。即ち、レジストマスクは、それとの密着性のよい塗布ITO膜の表面にのみ形成され、レジストマスクとの密着性のわるいスパッタITO膜の表面に形成する必要はなかった。それ故、高精細パターンを達成できる。
【0123】
これに対して第5の実施形態の場合には、スパッタITO膜の表面にもレジストマスクを形成する必要が生ずる。しかし、塗布ITO膜がスパッタITO膜の形成領域よりも広い領域に形成されている場合には、たとえスパッタITO膜とレジストマスクとの密着性がわるくてパターニング精度が低くても、レジストマスクとの密着性がよい塗布ITO膜のパターニング精度が最終的なパターンを規定するので、高精細パターンを達成できる。
【0124】
このような構成のアクティブマトリクス基板401の製造方法は、第4の実施形態で説明した図20(a)〜図20(e)に示す工程が共通し、更に、図24(a)〜(c)の工程も共通する。そこで、以下の説明では、図24(d)に示す工程以降の工程のみについて、図24(d)〜(f)を参照して説明する。
【0125】
図24(c)では、下層側層間絶縁膜421の表面にシリコン酸化膜からなる上層側層間絶縁膜422が形成され、かつ、コンタクトホール422Aが形成されている。
【0126】
次に、図24(d)に示すように、下層側層間絶縁膜421及び上層側層間絶縁膜422からなる層間絶縁膜420の表面全体にスパッタ法によりITO膜456(導電性スパッタ膜)を形成する。ここまでの工程も第4の実施形態と同様である。但し、この第5の実施形態では、スパッタITO膜456だけをまず王水系やHBrなどのエッチング液、またはCH4などを用いたドライエッチングによりパターニングする。即ち、スパッタITO膜456を形成した後、図24(d)に示すように、レジストマスク464を形成し、それをパターニングする。このレジストマスク464を使用してスパッタITO膜456をエッチングして、図30(E)に示すように、画素電極441の形成予定領域よりも狭い領域にスパッタITO膜456を残す。
【0127】
次にスパッタITO膜456の表面側に塗布ITO膜457(導電性透明塗布膜)を形成する。この塗布ITO膜457の形成にあたっても、上述した各実施形態にて説明した塗布材を用いることができる。
【0128】
このようにして塗布ITO膜457を形成した後、図24(F)に示すように、レジストマスク462を形成し、それを王水系やHBrなどのエッチング液、またはCH4などを用いたドライエッチングによりパターニングして、図23に示すように、画素電極441を形成する。
【0129】
この第5の実施形態の構造においても、第4の実施形態の構造と同様の効果を奏することができる。特に、ドレイン領域416にコンタクトする塗布ITO膜457は、スパッタITO膜に比較してのコンタクト抵抗が高い傾向にあるが、第5の実施形態では塗布ITO膜457はあくまで、スパッタITO膜456を介してドレイン領域416に電気的接続しているので、コンタクト抵抗が大きいという問題点を解消できる利点がある。また、スパッタITO膜456は薄くてよいため、たとえレジストマスク464との密着性が悪くても短時間のエッチングで済むので、パターニングに支障がない。また、パターニング精度の高い塗布ITO膜457に対するパターニング精度が画素電極441の最終的なパターン精度を規定するので、高精細パターンを達成できる。
【0130】
〔第6の実施形態〕
(液晶表示装置の第5の実施形態)
図25は、本発明を適用した液晶表示用のアクティブマトリクス基板に区画形成されている画素領域の一部を拡大して示す平面図であり、図26は、そのIV−IV′線に相当する位置での断面図である。
【0131】
この第6の実施形態の特徴的構造は、画素電極441は上層側層間絶縁膜422の表面に塗布成膜された塗布ITO膜468(導電性透明塗布膜)から構成され、この塗布ITO膜468は、下層側層間絶縁膜421の表面にスパッタ法により形成されたアルミニウム膜からなる中継電極466に対して、上層側層間絶縁膜422のコンタクトホール422Aを介して電気的に接続されている。また、中継電極466は下層側層間絶縁膜421のコンタクトホール421Bを介してドレイン領域416に電気的に接続されている。従って、画素電極441は、その下層側に位置する中継電極466を介してドレイン領域416に電気的接続していることになる。
【0132】
ここで、中継電極466はアルミニウム膜であり、光透過性がないので、開口率を低下させないように、その形成領域はコンタクトホール421Bの内部及び周囲に限定されている。
【0133】
このような構成のアクティブマトリクス基板401の製造方法は、第4の実施形態で説明した図20(a)〜図20(e)に示す工程が共通する。そこで、以下の説明では、図20(e)に示す工程の後に行う工程のみについて図27(a)〜(d)を参照して説明する。
【0134】
図27(a)に示すように、下層側層間絶縁膜421のうち、ソース領域414及びドレイン領域416に相当する位置にコンタクトホール421A、421Bを形成した後、ソース電極431及びデータ線を形成するためのアルミニウム膜460(導電性スパッタ膜/金属膜)をスパッタ形成する。
【0135】
次に、レジストマスク470を形成し、このレジストマスク470を用いてアルミニウム膜460をパターニングする。この結果、図27(b)に示すように、ソース電極431、データ線、及び中継電極466を同時形成する。
【0136】
次に、図27(c)に示すように、下層側層間絶縁膜421の表面にシリコン酸化膜からなる上層側層間絶縁膜422をCVD法あるいはPVD法で形成する。次に、上層側層間絶縁膜422のうち、中継電極466に相当する位置(ドレイン領域416に相当する位置)にコンタクトホール422Aを形成する。
【0137】
次に、図27(d)に示すように、下層側層間絶縁膜421及び上層側層間絶縁膜422からなる層間絶縁膜420の表面全体に塗布ITO膜468(導電性透明塗布膜)を形成する。この塗布ITO膜468の形成にあたっても、上述した各実施形態にて説明した塗布材を用いることができる。
【0138】
このようにしてITO膜468を形成した後、レジストマスク462を形成し、それをパターニングして、図26に示すように、画素電極441を形成する。この際にも、図25からわかるように、データ線Sn、Sn+1…及び走査線Gm、Gm+1…からなるブラックマトリクスを構成できる。しかも、画素領域402の開口率が高くなり、表面に段差のない平坦な画素電極441を形成できるので、ラビングを安定に行えるとともに、リバースチルトドメインの発生などを防止できる。
【0139】
また、塗布ITO膜468からなる画素電極441はスパッタITO膜などに比較してドレイン領域416(シリコン膜)とのコンタクト抵抗が高い傾向にあるが、この第6の実施形態では、塗布ITO膜468がスパッタ形成したアルミニウム膜からなる中継電極466を介してドレイン領域416に電気的接続しているので、コンタクト抵抗が大きいという問題点も解消できる。
【0140】
なお、本実施形態では、中継電極466としてアルミニウムを用いたが、アルミニウムと高融点金属、或いはそれら金属シリサイドとの2層膜を中継電極466に用いれば、塗布ITO膜468とのコンタクト抵抗をより低く抑えることができる。即ち、タングステンやモリブデンなどの高融点金属はアルミニウムに比して酸化されにくいため、酸素を多量に含む塗布ITO膜468と接触しても酸化されることがない。それ故、中継電極466と塗布ITO膜468とのコンタクト抵抗を低く保つことができる。
【0141】
〔第7の実施形態〕
(液晶表示装置の第6の実施形態)
図28は、本発明を適用した液晶表示用のアクティブマトリクス基板に区画形成されている画素領域の一部を拡大して示す平面図であり、図29は、そのV−V′線に相当する位置での断面図である。
【0142】
この第7の実施形態は、図11及び図11に示す第2の実施形態の構造を改良し、中継電極480により塗布ITO膜441とドレイン領域416との電気的接続を確保した点に特徴がある。
【0143】
図28において、この第7の実施形態に係るアクティブマトリクス基板401も、絶縁基板410上がデータ線431と走査線415とによって複数の画素領域402に区画形成され、各画素領域402の各々に対してはTFT(画素スイッチング用の非線型素子)が形成されている。ここで、画素電極の平坦化やそのコンタクト抵抗の低減だけを目的とするのであれば、以下のように構成できる。即ち、図29に示すように、第7の実施形態では、層間絶縁膜421は、1層のシリコン酸化膜だけからなっている。
【0144】
塗布ITO膜から成る画素電極441は、その下層側において層間絶縁膜421の表面にスパッタ法により形成されたアルミニウム膜(導電性スパッタ膜/金属膜)からなる中継電極480の表面側に形成されている。したがって、画素電極441は中継電極480を介してドレイン領域416に電気的に接続されている。ここでも、中継電極480はアルミニウム膜であり、光透過性がないので、その形成領域はコンタクトホール421Bの内部及びその周囲のみに限定されている。
【0145】
この第7の実施形態では、画素電極441はソース電極431と同一の層間に構成されているので、これらの電極同士が短絡しないように配置される。(図28、図29参照)
【0146】
このような構成のアクティブマトリクス基板401の製造方法は、第4の実施形態で説明した図20(a)〜図20(e)に示す工程が概ね共通する。そこで、以下の説明では、図20(e)に示す工程の後に行う工程のみについて図30(a)〜図30(c)を参照して説明する。
【0147】
図30(a)に示すように、層間絶縁膜421のうち、ソース領域414及びドレイン領域416に相当する位置にコンタクトホール421A,421Bを形成する。
【0148】
次に、ソース電極431及びデータ線を形成するためのアルミニウム膜460をスパッタ形成した後、レジストマスク470を形成する。
【0149】
次に、レジストマスク470を用いてアルミニウム膜460をパターニングして、図30(b)に示すように、ソース電極431、データ線、及び中継電極480を形成する。
【0150】
次に、図30(c)に示すように、層間絶縁膜421の表面側全体に塗布ITO膜482(導電性透明塗布膜)を形成する。この塗布ITO膜482を形成するにあたっても、上述した各実施例の塗布材を用いることができる。
【0151】
このようにして塗布ITO膜482を形成した後、レジストマスク484を形成し、それを用いてITO膜482をパターニングして、図29に示すように、画素電極441を形成する。
【0152】
この第7の実施形態でも画素電極441を形成するにあたっては、段差被覆性に優れている塗布成膜法を用いるため、表面に段差のない平坦な画素電極441を形成できる。したがって、ラビングを安定に行えるとともに、リバースチルトドメインの発生などを防止できる。また、中継電極が介在することで、塗布成膜法により形成したITO膜からなる画素電極441とドレイン領域416とのコンタクト抵抗が高くなる問題を解消できる。
【0153】
なお、本発明は上記実施例に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、第6及び第7の実施形態では、工程数を最小限とするという観点から中継電極466、480をソース電極431及びデータ線と同時形成してそれらと同一材質からなる金属膜(アルミニウム膜)から構成した。これに代えて、図31(a)に示すように、層間絶縁膜420を下層側層間絶縁膜421及び上層側層間絶縁膜422から構成した場合に、塗布成膜により形成したITO膜からなる画素電極441及び導電性スパッタ膜から形成した中継電極486の双方を、上層側層間絶縁膜422の表面上に形成してもよい。
【0154】
このように構成した場合には、第6の実施形態と違って、画素電極441の形成領域を拡張できるので、データ線及び走査線をブラックマトリクスとして利用できる。また、中継電極486(導電性スパッタ膜)をソース電極431と異なる工程で形成することになるので、その材質についてはソース電極431と同一の金属材料、あるいは異なる材料のいずれであってもよい。
【0155】
また、第6及び第7の実施形態ではいずれも、層間絶縁膜のコンタクトホールの存在が画素電極の表面形状に影響を及ぼしやすいプレーナ型のTFTを例に説明したが、逆スタガ型等のTFTに本発明を適用することも可能である。特に、凹凸のある領域の上に画素電極を形成せざるを得ない場合に、本発明のように塗布成膜により形成した導電性透明塗布膜を用いた画素電極を形成すれば、かかる凹凸が画素電極の表面形状に及ぼす影響を除去することができる。
【0156】
例えば、図31(b)に示す逆スタガ型のTFTにおいて、画素電極441に塗布ITO膜を用いれば、画素電極441表面の平坦化を図ることができる。図31(b)に示すTFTでは、絶縁基板410の表面側に下地保護膜411、ゲート電極415、ゲート絶縁膜413、チャネル領域417を構成する真性のアモルファスシリコン膜、及びチャネル保護用の絶縁膜490がこの順序で積層されている。チャネル保護用の絶縁膜490の両側には高濃度N型のアモルファスシリコン膜がソース・ドレイン領域414、416が構成され、これらのソース・ドレイン領域414、416の表面にはクロム、アルミニウム、チタンなどのスパッタ膜からなるソース電極431及び中継電極492が構成されている。
【0157】
更に、それらの表面側には層間絶縁膜494及び画素電極441が構成されている。ここで、画素電極441は塗布ITO膜から構成されているので、表面が平坦である。また、画素電極441は、層間絶縁膜441のコンタクトホールを介して中継電極496に電気的接続している。即ち、画素電極441は、スパッタ膜からなる中継電極496を介してドレイン領域416に電気接続しているため、塗布ITO膜からなる画素電極441はドレイン領域416(シリコン膜)とのコンタクト抵抗が高いという問題を解消できる。更に、画素電極441は、ソース電極431と異なる層間に構成されているため、これらの電極が短絡することがない。それ故、画素電極441がデータ線や走査線(不図示)に被さる位まで画素電極441を広い領域に形成できるので、データ線や走査線自身をブラックマトリクスとして利用できるとともに、画素領域の開口率を高めることができる。
【0158】
更に、画素電極を形成するにあたって、液状の塗布材から塗布ITO膜を形成するため液滴吐出方式法を用いたが、ペースト状の塗布材を用いれば印刷法を用いて塗布ITO膜を形成することができる。更に、ペースト状の塗布材を用いればスクリーン印刷を利用することもできるので、画素電極を形成すべき領域のみにペースト状の塗布材を印刷し、それに乾燥、熱処理を行ったものをそのまま画素電極として用いてもよい。この場合にはエッチングによるITO膜に対するパターニングが不要であるため、製造コストを大幅に低減できるという利点がある。
【0159】
なお、第2の実施形態〜第7の実施形態は、画素電極を塗布膜にて形成する例を説明したが、第1実施例にて説明した通り、画素電極以外の絶縁膜、導電層、半導体膜、不純物半導体膜のいずれか或いは全てを塗布膜にて形成できることは言うまでもない。
【0160】
〔第8の実施形態〕
(電子機器)
上述の実施形態の液晶表示装置を用いて構成される電子機器は、図33に示す表示情報出力源1000、表示情報処理回路1002、表示駆動回路1004、液晶パネルなどの表示パネル1006、クロック発生回路1008及び電源回路1010を含んで構成される。
【0161】
表示情報出力源1000は、ROM、RAMなどのメモリ、テレビ信号を同調して出力する同調回路などを含んで構成され、クロック発生回路1008からのクロックに基づいて、ビデオ信号などの表示情報を出力する。表示情報処理回路1002は、クロック発生回路1008からのクロックに基づいて表示情報を処理して出力する。この表示情報処理回路1002は、例えば増幅・極性反転回路、相展開回路、ローテーション回路、ガンマ補正回路あるいはクランプ回路等を含むことができる。表示駆動回路1004は、走査側駆動回路及びデータ側駆動回路を含んで構成され、液晶パネル1006を表示駆動する。電源回路1010は、上述の各回路に電力を供給する。
【0162】
このような構成の電子機器として、図34に示す液晶プロジェクタ、図35に示すマルチメディア対応のパーソナルコンピュータ(PC)及びエンジニアリング・ワークステーション(EWS)、図36に示すページャ、あるいは携帯電話、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、POS端末、タッチパネルを備えた装置などを挙げることができる。
【0163】
図34に示す液晶プロジェクタは、透過型液晶パネルをライトバルブとして用いた投写型プロジェクタであり、例えば3板プリズム方式の光学系を用いている。図34において、プロジェクタ1100では、白色光源のランプユニット1102から射出された投写光がライトガイド1104の内部で、複数のミラー1106及び2枚のダイクロイックミラー1108によってR、G、Bの3原色に分けられ、それぞれの色の画像を表示する3枚の液晶パネル1110R、1110G及び1110Bに導かれる。そして、それぞれの液晶パネル1110R、1110G及び1110Bによって変調された光は、ダイクロイックプリズム1112に3方向から入射される。ダイクロイックプリズム1112では、レッドR及びブルーBの光が90°曲げられ、グリーンGの光が直進するので各色の画像が合成され、投写レンズ1114を通してスクリーンなどにカラー画像が投写される。
【0164】
図35に示すパーソナルコンピュータ1200は、キーボード1202を備えた本体部1204と、液晶表示画面1206とを有する。
図36に示すページャ1300は、金属製フレーム1302内に、液晶表示基板1304、バックライト1306aを備えたライトガイド1306、回路基板1308、第1及び第2のシールド板1310、1312、2つの弾性導電体1314,1316、及びフィルムキャリアテープ1318を有する。2つの弾性導電体1314,1316及びフィルムキャリアテープ1318は、液晶表示基板1304と回路基板1308とを接続するものである。
【0165】
ここで、液晶表示基板1304は、2枚の透明基板1304a,1304bの間に液晶を封入したもので、これにより少なくともドットマトリクス型の液晶表示パネルが構成される。一方の透明基板に、図33に示す駆動回路1004、あるいはこれに加えて表示情報処理回路1002を形成することができる。液晶表示基板1304に搭載されない回路は、液晶表示基板の外付け回路とされ、図36の場合には回路基板1308に搭載できる。
【0166】
図36はページャの構成を示すものであるから、液晶表示基板1304以外に回路基板1308が必要となるが、電子機器用の一部品として液晶表示装置が使用される場合であって、透明基板に表示駆動回路などが搭載される場合には、その液晶表示装置の最小単位は液晶表示基板1304である。あるいは、液晶表示基板1304を筺体としての金属フレーム1302に固定したものを、電子機器用の一部品である液晶表示装置として使用することもできる。更に、バックライト式の場合には、金属製フレーム1302内に、液晶表示基板1304と、バックライト1306aを備えたライトガイド1306とを組み込んで、液晶表示装置を構成することができる。
【0167】
これらに代えて、図37に示すように、液晶表示基板1304を構成する2枚の透明基板1304a,1304bの一方に、金属の導電膜が形成されたポリイミドテープ1322にICチップ1324を実装したTCP(Tape Carrier Package)1320を接続して、電子機器用の一部品である液晶表示装置として使用することもできる。
【図面の簡単な説明】
【図1】第1実施形態の薄膜トランジスタの製造過程を示す断面図。
【図2】第1実施形態の薄膜トランジスタの製造過程を示す断面図。
【図3】第1実施形態の薄膜トランジスタの製造過程を示す断面図。
【図4】第1実施形態のスピンコータによる塗布膜形成装置の構成図。
【図5】第1実施形態の液滴吐出方式による塗布膜形成装置の構成図。
【図6】第1実施形態の液体塗布装置の構成図。
【図7】図6の液体塗布装置による処理後の状態を示す概略説明図。
【図8】第1実施形態の他の液体塗布装置の構成図。
【図9】図8の液体塗布装置の部分拡大図。
【図10】図8の液体塗布装置の部分拡大図。
【図11】第2実施形態のアクティブマトリクス基板を拡大した平面図。
【図12】図11のI−I′線に相当する位置で切断した断面図。
【図13】図11のアクティブマトリクス基板の製造方法を示す断面図。
【図14】図13に示す工程以降に行う各工程を示す断面図。
【図15】第3実施形態のアクティブマトリクス基板を拡大した平面図。
【図16】図15のII−II′線で切断した断面図。
【図17】図15のアクティブマトリクス基板の製造方法を示す断面図。
【図18】比較例及びコンタクトホール付近の縦断面図。
【図19】図15のII−II′線で切断した第4実施形態の縦断面図。
【図20】図19のアクティブマトリクス基板の製造方法を示す断面図。
【図21】図20の工程に引き続き実施される工程を示す断面図。
【図22】第5実施形態のアクティブマトリクス基板を拡大した平面図。
【図23】図22のIII−III′線で切断した断面図。
【図24】図22のアクティブマトリクス基板の製造方法を示す断面図。
【図25】第6実施形態のアクティブマトリクス基板を拡大した平面図。
【図26】図25のIV−IV′線で切断した断面図。
【図27】図25のアクティブマトリクス基板の製造方法を示す断面図。
【図28】第7実施形態のアクティブマトリクス基板を拡大した平面図。
【図29】図28のV−V′線に相当する位置での断面図である。
【図30】図28のアクティブマトリクス基板の製造方法を示す断面図。
【図31】他の実施形態のアクティブマトリクス基板の説明図。
【図32】比較例及びコンタクトホール付近の縦断面図。
【図33】第8実施形態の電子機器が有する液晶表示装置のブロック図。
【図34】図33の液晶表示装置を用いたプロジェクタの概略断面図。
【図35】パーソナルコンピュータの概略説明図。
【図36】ページャの組立分解斜視図。
【図37】TCPを有する液晶表示装置を示す概略説明図。
【符号の説明】
10 ガラス基板、12、411 第1絶縁膜、14、406 シリコン膜(半導体膜)、14C、417 チャネル領域、14D、416 ドレイン領域、14S、414 ソース領域、15、413 第2絶縁膜(ゲート絶縁膜)、16第3絶縁膜(被覆部)、17a 第1レジスト膜(レジスト層)、17b 第2レジスト膜(レジスト層)、18、415 ゲート電極、19 不純物塗布液、20、421 第4絶縁膜(層間絶縁膜)、22、441 ドレイン電極、画素電極、24、431 ソース電極、26 保護膜(保護用絶縁層)、305 ノズル(液状液滴吐出ノズル)、316 ノズル口(吐出口)、400 アクティブマトリクス基板、404 薄膜トランジスタ、Gm 走査線、Sn データ線
【発明の属する技術分野】
本発明は、トランジスタの製造方法、トランジスタ、トランジスタを用いた集積回路、電気光学装置及び電子機器に関する。
【0002】
【従来の技術】
通常、薄膜デバイスは、導電膜、絶縁膜、及び半導体膜等の薄膜で構成されたトランジスタを具備しており、特に、液晶表示装置等に採用される薄膜デバイスでは、加えて透明導電膜が使用される。
これらの薄膜を機能的に分類した場合、絶縁膜は、ゲート絶縁膜と層間絶縁膜とに分類され、導電膜は、ゲート電極、ソース・ドレイン電極、画素電極などの電極に用いられる導電膜と、配線として用いられる導電膜とに分類される。このような絶縁膜及び導電膜の形成には、主にCVD(Chemical Vapor Deposition)法やスパッタ法が採用されてきた。半導体膜は、主にアモルファスシリコン膜やポリシリコン膜のシリコン膜が用いられている。シリコン膜の形成方法としては、モノシランガスやジシランガスを用いた熱CVD法やプラズマCVD、光CVD等が採用されており、一般的には、ポリシリコン膜の形成には熱CVDが用いられ、また、アモルファスシリコンの形成にはプラズマCVDが用いられている。
【0003】
更に、半導体膜は、ソース、ドレイン、チャネルと呼ばれる領域を有しており、チャネル領域近傍の電界の作用によって、ソース、ドレイン領域間で電子の移動が生じ、所望のスイッチング特性が得られるようになっている。このようなソース・ドレイン領域は、ボロンイオン又はリンイオン等の不純物をシリコン膜内に注入することによって形成され、最も一般的な形成方法としては、イオン打ち込み法が用いられる。
また、その他にもいくつかの技術が開示されている。例えば、ソース、ドレイン領域にイオン打ち込み法によって不純物を導入した後にレーザーアニール法によって不純物を活性化する方法(例えば、特許文献1)、その他には、ソース、ドレイン領域にレーザ光線を照射して雰囲気中の不純物を半導体層中に導入する方法(例えば、特許文献2)、その他には、不純物を含むガスを用いたプラズマ処理により、表面の特定領域に不純物拡散層を形成し、その上に半導体層を形成した後にレーザ光の照射により半導体層に不純物拡層を形成する方法(例えば、特許文献3)、その他には、半導体膜上に不純物含有のスピンオングラス膜を形成し、レーザ光の照射により半導体層に不純物拡散層を形成する方法(例えば、特許文献4)等が挙げられる。
【0004】
【特許文献1】
特開平6−275641号公報
【特許文献2】
特開平9−129888号公報
【特許文献3】
特開平8−78699号公報
【特許文献4】
特開平8−316482号公報
【0005】
【発明が解決しようとする課題】
ところが、従来のCVD法やスパッタ法においては、真空装置を用いること、基板加熱を必要とすること、プラズマ等の電源が必要となること、基板以外の装置内壁等の不要な部分にも成膜されその膜が剥がれて異物欠陥の原因となる等の特徴が起因し、生産性が低い、欠陥が多く歩留まりが悪い、表面の凹凸部での膜厚が不均一となる、配線パターンでは段差部で断線する等の課題があった。これらの課題は、結果的にCVD法やスパッタ法で製造された薄膜デバイスのコストアップにつながる。
また、特許文献1に記載の技術においては、イオン打ち込み法を用いるために、下地膜にダメージを与えてしまうと共に、大型な装置を要するため、装置のコストアップを招いてしまうという問題がある。
また、特許文献2に記載の技術においては、不純物含有の雰囲気を作り出すには、毒性、可燃性のガスが必要となり、当該ガスの漏洩等を抑制しつつ安全性を確保するための装置が大掛かりになってしまい、結果的に装置のコストアップを招いてしまうという問題がある。
また、特許文献3に記載の技術においては、プラズマを生成するための電源が必要になり、装置のコストアップを招いてしまうという問題がある。
また、特許文献4に記載の技術においては、適用範囲に限界があり、例えば、逆スタガ構造のTFT(薄膜トランジスタ)の形成が困難であるという問題がある。
【0006】
本発明は、上記事情を鑑みてなされたもので、液状材料を用いた液滴吐出方式によって薄膜デバイスの薄膜を形成し、特に半導体膜内に不純物原子を拡散させることによるトランジスタの製造方法、トランジスタ、トランジスタを用いた集積回路、電気光学装置及び電子機器を提供することを目的とする。
【0007】
【課題を解決するための手段】
前記課題を解決するために、本発明のトランジスタの製造方法においては、基材上面に、ゲート電極と、ゲート絶縁膜と、チャネル領域と、ソース領域及びドレイン領域とが順次配置されたトランジスタを製造する方法において、ソース領域及びドレイン領域を形成する工程は、露出状態の半導体膜に不純物原子を含有する液状材料を接触配置させる工程と、液状材料を熱処理して不純物含有薄膜を形成する工程と、不純物含有薄膜から不純物原子を半導体膜内に拡散させる工程とを具備することを特徴としている。
上記の方法によれば、スピンコート法等の容易な塗布方法で、半導体膜の露出部にソース領域及びドレイン領域を形成することが可能となる。真空処理装置によらないので、小型で安価な装置により、生産性が高く、欠陥が少なく、歩留まりが高く、段差部で断線等がなく、低コストで、半導体膜内への不純物原子の拡散を行い、ソース領域及びドレイン領域を形成することが可能となる。
また、熱処理によって半導体膜への不純物原子の拡散を効率的に行い、ソース領域及びドレイン領域を結晶化を施すことができ、好適なソース領域及びドレイン領域を形成することが可能となる。
【0008】
本発明のトランジスタの製造方法においては、露出状態の半導体膜の一部を被覆する被覆部を形成する工程を具備することを特徴としている。
ここで被覆部とは絶縁膜であって、ソース領域及びドレイン領域を形成するために露出部を区画するものである。
上記の方法によれば、被覆部で被覆した部分にチャネル領域を形成すると共に、ソース領域及びドレイン領域を区画して形成することができる。また、絶縁膜を形成することによって、ソース領域及びドレイン領域を形成するための液状材料が相互に接触することを防止し、電気的に絶縁することができる。
【0009】
本発明のトランジスタの製造方法においては、マスクパターンを用いたパターニングにより、被覆部を形成することを特徴としている。
ここで、マスクパターンを用いたパターニングとは、洗浄工程、レジスト塗布工程、成膜工程、露光工程、現像工程、エッチング工程等の一連の工程を意味する。
上記の方法によれば、パターニングによって絶縁膜を半導体膜の上に形成することが可能になる。
【0010】
本発明のトランジスタの製造方法においては、ゲート電極は半導体膜より先に形成され、基板下面からの露光によりゲート電極をマスクとして被覆部形成用レジストをパターニングし、パターニングされた当該被覆部形成用レジストをマスクとして、被覆部を形成することを特徴としている。
上記の方法によれば、露光装置に載置されるマスクが不要になるので、低コストで絶縁膜を形成することができる。
【0011】
本発明のトランジスタの製造方法においては、被覆部を形成する工程は液滴吐出方式を用いることを特徴としている。
上記の方法によれば、液滴吐出方式によって被覆部を形成するので、所望の領域だけに塗布することができ、材料を節約させることが可能となる。また、成膜工程、レジスト塗布工程、露光工程、現像工程、エッチング工程が省略され、工程の簡略化ができる。
【0012】
本発明のトランジスタの製造方法においては、半導体膜に前記液状材料を接触配置させる工程は液滴吐出方式を用いることを特徴としている。
上記の方法によれば、液滴吐出方式で液状材料を半導体膜に塗布してソース領域及びドレイン領域を形成するので、液状材料を所望の領域だけに塗布することができ、液状材料を節約させることが可能となる。
【0013】
本発明のトランジスタの製造方法においては、液状材料はリン原子又はボロン原子を含むSOG(Spin On Glass)を含有していることを特徴としている。
上記の方法によれば、N型又はP型の高濃度不純物領域を形成することができると共に、SOG膜は、量産ラインを従来に比較して極めて少ない投資で構築することができ、また、製造装置のスループットを高くし、製造コストを大幅に削減することができる。
【0014】
本発明のトランジスタの製造方法においては、液状材料はリン原子又はボロン原子とSi原子を含むシクロシランを含有していることを特徴としている。
上記の方法によれば、N型又はP型の高濃度不純物領域を形成することができると共に、量産ラインを従来に比較して極めて少ない投資で構築することができ、また、製造装置のスループットを高くし、製造コストを大幅に削減することができる。
【0015】
本発明のトランジスタの製造方法においては、熱処理は高温短時間で行うことを特徴としている。
上記の方法によれば、高温で、かつ、短時間だけ熱を加えることができるので、更に効率的に半導体膜への不純物原子の拡散を行い、ソース領域及びドレイン領域の結晶化を施すことができると共に、ガラス基板等の他の膜に悪影響を及ぼすことが少ないという効果がある。
【0016】
本発明のトランジスタにおいては、基材上に、ゲート電極と、ゲート絶縁膜と、チャネル領域と、ソース領域及びドレイン領域とが順次配置されたトランジスタであって、先に記載の製造方法で製造されることを特徴としている。
上記の構成によれば、液滴吐出方式等の容易な塗布方法でソース領域及びドレイン領域の形成を行うことが可能となる。また、真空処理装置によらないので、小型で安価な装置により、生産性が高く、欠陥が少なく、歩留まりが高く、段差部で断線等がなく、低コストでトランジスタを形成することが可能となる。
また、先に記載の製造方法と同様の効果が得られる。
【0017】
本発明のトランジスタにおいては、前記ソース領域及び前記ドレイン領域の膜厚は、前記チャネル領域の膜厚よりも大きいことを特徴としている。
上記の構成によれば、ソース領域及びドレイン領域に形成するコンタクトホールに導電性材料を埋設した際には、良好な導電性を得ることが可能となる。また、チャネル領域がソース領域及びドレイン領域よりも薄くなり、好適なスイッチング特性を得ることが可能となる。
【0018】
本発明の集積回路においては、先に記載のトランジスタを用いたことを特徴としている。
上記の構成によれば、低コストのトランジスタを備えた集積回路を形成することが可能となる。
【0019】
本発明の電気光学装置においては、画素電極と、画素電極のスイッチング用の薄膜トランジスタとを備える電気光学装置であって、先に記載のトランジスタを用いたことを特徴としている。
上記の構成によれば、低コストのトランジスタを備えた薄膜トランジスタを備えるので、低コストの電気光学装置を形成することが可能となる。
【0020】
本発明の電子機器においては、電気光学装置を表示手段として備える電子機器であって、先に記載の電気光学装置を備えることを特徴としている。
上記の構成によれば、電気光学装置が低コストとなるので、電子機器も低コストとすることが可能となる。
【0021】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態によるトランジスタの製造方法、トランジスタ、トランジスタを用いた集積回路、電気光学装置及び電子機器について詳細に説明する。
【0022】
〔第1の実施形態〕
(トランジスタの構造の説明)
トランジスタの基本的な構造例として、図3(o)にボトムゲート型の多結晶シリコンを用いた薄膜トランジスタ(以下、TFTと表記する)の断面図を示す。図3(o)において、ガラス基板(基材)10上に第1絶縁膜12が形成され、その上に多結晶シリコンTFTが形成されている。第1絶縁膜12の上に形成されたゲート電極18、図示しないゲート線、ゲート絶縁膜として機能する第2絶縁膜15、該第2絶縁膜15上に多結晶シリコン膜(半導体膜)14、第3絶縁膜16(被覆部)が形成される。多結晶シリコン膜14は、不純物原子が高濃度にドープされたソース領域14S及びドレイン領域14Dと、ソース領域14Sとドレイン領域14Dとの間のチャネル領域(半導体膜)14Cとで構成される。
【0023】
更に、チャネル領域14Cの上に形成された第3絶縁膜(被覆部)16及び第4絶縁膜(層間絶縁膜)20が形成される。第4絶縁膜(層間絶縁膜)20に形成された開口部を介して、ドレイン電極22がドレイン領域14Dに接続され、ソース線24がソース領域14Sに接続される。最上層の保護膜26は省略されることもある。なお、第1絶縁膜12はガラス基板10からの汚染を防ぎ、多結晶シリコン膜14が形成される表面状態を整えることを目的としているが、省略されることもある。
【0024】
図3(o)は、基本的なTFTの構造を示すものであり、これらのバリエーションは非常に多岐にわたっている。例えば、このようなTFTを表示装置のスイッチング素子として用いる場合は、開口率を上げるためにドレイン電極22は画素電極として構成されることになり、該画素電極とソース線24の間に更に層間絶縁膜を設けて、ドレイン電極22(画素電極)とソース線24の間隔を狭める構造とすることができる。或いは、ゲート電極18に接続される図示しないゲート線やソース線24の配線抵抗の低減や配線の冗長化を目的として、前記ゲート線とソース線24とを多層膜とすることができる。また、工程の簡略化のために第4絶縁膜20は省略することも可能である。
【0025】
(絶縁膜の形成方法)
図4は、液体を塗布し熱処理することにより薄膜、例えば、絶縁膜を形成する塗布型絶縁膜形成装置を示す。塗布された後に熱処理されることで絶縁膜となる液体として、ポリシラザン(Si−N結合を有する高分子の総称である)を挙げることができる。ポリシラザンのひとつは、[SiH2NH]n(nは正の整数)であり、ポリペルヒドロシラザンと言われる。この製品は、東燃(株)より「東燃ポリシラザン」の製品名で市販されている。なお、[SiH2NH]n中のHがアルキル基(例えばメチル基、エチル基など)で置換されると、有機ポリシラザンとなり、無機ポリシラザンとは区別されることがある。本実施形態では、無機ポリシラザンを使用することが好ましい。ポリシラザンをキシレンなどの液体に混合して、基板上に、例えばスピンコートする。この塗布膜は、水蒸気または酸素を含む雰囲気で熱処理することにより、SiO2に転化する。
【0026】
また、塗布された後に熱処理することで絶縁膜となる液体として、SOG(Spin−On−Glass)膜を挙げることもできる。該SOG膜は、シロキサン結合を基本構造とするポリマーで、アルキル基を有する有機SOGとアルキル基を持たない無機SOGがあり、アルコールなどが溶媒として使用される。SOG膜は平坦化を目的としてLSIの層間絶縁膜に使用されている。有機SOG膜は酸素プラズマ処理に対してエッチングされ易く、無機SOG膜は数百nmの膜厚でもクラックが発生し易すいなどの問題があり、単層で層間絶縁膜などに使用されることは殆どなく、CVD絶縁膜の上層の平坦化層として利用される。この点、ポリシラザンはクラック耐性が高く、また耐酸素プラズマ性があり、単層でもある程度厚い絶縁膜として使用可能である。したがって、ここではポリシラザンを使用する場合について説明する。
【0027】
図4において、ローダ101は、カセットに収納されている複数枚のガラス基板を一枚づつ取り出し、スピンコータ102にガラス基板10を搬送する。スピンコータ102では、図6に示すように、ステージ130上にガラス基板10が真空吸着され、ディスペンサ134のノズル136からポリシラザン138がガラス基板10上に滴下される。滴下されたポリシラザン138はガラス基板10の中央部に広がる。ポリシラザンとキシレンの混合液ははキャニスター缶と呼ばれる容器に入れられており、図4、図6に示す液体保管部105に保管される。ポリシラザンとキシレンの混合液は、液体保管部105から供給管140を介してディスペンサ134に供給され、ガラス基板10上に塗布される。更に、ステージ130の回転により、図7に示すように、ポリシラザン138がガラス基板10の全面に引き延ばされて塗布される。
【0028】
図4に示す制御部106では、ステージ130の回転数や回転時間が制御され、数秒間で1000rpmまで回転数が上昇し、1000rpmで20秒程度保持され、更に数秒後に停止する。この塗布条件にて、ポリシラザンの塗布膜の膜厚は約700nmとなる。次に、ガラス基板10は第1熱処理部103Aに搬送され、水蒸気雰囲気で温度100〜350℃、10〜60分間熱処理され、SiO2に変成される。この熱処理は、温度制御部107で制御される。
【0029】
ここで、ゲート絶縁膜である第2絶縁膜15は、TFTの電気的特性を左右する重要な絶縁膜であり、膜厚、膜質と同時にシリコン膜との界面特性も制御されなければならない。したがって、ゲート絶縁膜15の膜質をよくすることと、及び塗布形成前のシリコン膜14の界面特性をよくするために、第1熱処理部103Aの他に、該第1熱処理部103Aとアンローダ104との間に、第2熱処理部103Bを設けている。この第2熱処理部103Bでは、第1の熱処理部103Aでの上述した熱処理の後に、第1熱処理部103Aでの熱処理温度より高い400〜500℃にて30〜60分の熱処理を行うか、あるいは、レーザアニール、ランプアニール、フラッシュアニール等の高温短時間の熱処理を行うのが望ましい。
【0030】
各熱処理部103A、103Bは、塗布型絶縁膜形成装置の処理能力を高くするため、スピンコータ102のタクトタイムと熱処理時間が整合するように、熱処理部の長さや該炉内の基板収容枚数が設定される。ポリシラザンが混合される液体には、例えばキシレンが用いられ、また変成時に水素やアンモニアなどが発生するため、少なくともスピンコータ102と第2熱処理部103Bには、排気設備108が必要となる。熱処理され絶縁膜が形成されたガラス基板10は、アンローダ104でカセットに収納される。
【0031】
図4に示す塗布型絶縁膜形成装置は、従来のCVD装置に比較して、装置構成が著しく簡単であり、従って装置価格が格段に安くなる。しかもCVD装置に比較してスループットが高く、メンテナンスが簡単であり装置の稼動率が高いなどの特徴がある。この特徴により、前記塗布型絶縁膜形成装置で製造された薄膜デバイスを使用する画像表示装置や電子機器のコストを大幅に低減することができる。前記塗布型絶縁膜形成装置では、図3(o)に示す第1絶縁膜12、第2絶縁膜15、第3絶縁膜16、第4絶縁膜20、保護膜26の全ての絶縁膜を成膜することが可能となる。また、ドレイン電極22とソース配線24との間に絶縁膜を追加形成する場合に、その追加の絶縁膜を図4の装置を利用して塗布膜に形成することで、絶縁膜表面を平坦化する効果もあり、特に有効である。前記各絶縁膜や保護膜は薄膜デバイスの所望の特性を得るため、膜厚や膜質が互いに異なる場合が多いが、その制御は液状材料の濃度、スピンコータ−の回転数と回転時間及び第1の熱処理部と第1の熱処理部の雰囲気、熱処理温度、熱処理時間を変えることが出来る。
【0032】
なお、界面特性に関して言えば、塗布絶縁膜に比べて真空雰囲気で形成されるCVD膜の方が制御し易いため、高性能なTFTが要求される場合には、TFTを構成する絶縁膜のうちゲート絶縁膜はCVD膜で形成し、その他の絶縁膜を本発明による塗布絶縁膜で形成してもよい。また、本実施形態では、塗布方法としてスピンコート法を採用したが、例えば、ロールコート法、カーテンコート法、ディップコート法、スプレー法、もしくは、液滴吐出方式等の方法で基板上に塗布膜を形成することも可能である。更に、図4ではインライン型の装置構成を示したが、搬送室を中心にしてその周囲に各処理室を配置するマルチチャンバ構成の装置構成としてもよい。
【0033】
(シリコン膜の形成方法)
図5に、液状材料を塗布し、熱処理することによりシリコン膜(半導体膜)を形成する塗布型シリコン膜形成装置を示す。塗布型シリコン膜形成装置は、ローダ101と、液滴吐出方式の塗布装置を有する成膜室110と、第1の熱処理部103Aと、第2の熱処理部103B、及びアンローダ104とがインライン接続している。成膜室110には、液状材料を保管する塗布液保管部105と、塗布膜の膜厚や成膜室110の雰囲気を制御するための制御部が接続されている。
【0034】
シリコン膜を形成するために、液状材料が含むケイ素化合物は、例えば、一般式SinXm(ここで、nは5以上の整数を表し、mはn又は2n−2又は2nの整数を表し、Xは水素原子及び/又はハロゲン原子を表す)で表される環系を有するケイ素化合物を用いる。特に、上記一般式SinXmのケイ素化合物として、nが5以上20以下であるものが好ましく、nが5または6であるものがより好ましい。nが5より小さい場合、ケイ素化合物自体が環構造による歪みにより不安定となるため取り扱いが難しくなり、またnが20より大きい場合、ケイ素化合物の凝集力に起因して溶液中での溶解性が低下し、実際に使用可能な溶媒の選択性が狭くなる。また、本発明におけるシリコン膜形成において使用されるケイ素化合物は、上記一般式SinXmで表される環系を有するケイ素化合物を必須成分とする溶液を用いるが、該溶液に、n−ペンタシラン、n−ヘキサシラン、n−ヘプタシラン等のケイ素化合物が含まれていてもよい。
【0035】
上記ケイ素化合物溶液の濃度は、1〜80重量%程度であり、所望のシリコン膜厚に応じて調整することができる。前記濃度が80%を超えると固形物が析出しやすく均一な塗布膜が得られない。前記ケイ素化合物溶液は、目的の機能を損なわない範囲で必要に応じてフッ素系、シリコン系、ノニオン系等の表面張力調節剤を微量添加することができる。ノニオン系表面張力調節剤は、溶液の塗布対象物への濡れ性を良好化し、塗布した膜のレベルリング性を改良し、塗布膜のぶつぶつの発生、ゆず肌の発生等の防止に役立つものである。
【0036】
また、上記ケイ素化合物溶液の粘度は、通常1〜100mPa・sの範囲のものであり、塗布位置や目的の塗布膜厚に応じて適宜選択することができる。100mPa・sを超えると均一な塗布膜を得ることが困難になる。
【0037】
更に、上記一般式SinXmのケイ素化合物を溶媒に溶解した溶液を基板に塗布する。上記溶液に使用する溶媒は、通常、室温での蒸気圧が0.001〜100mmHgのものを用いる。蒸気圧が100mmHgより高い場合には、コーティングで塗布膜を形成する場合に溶媒が先に蒸発してしまい良好な塗布膜を形成することが困難になることがある。一方、蒸気圧が0.001mmHgより低い溶媒の場合、乾燥が遅くなりケイ素化合物のコーティング膜中に溶媒が残留し易くなり、後工程の熱処理にも良好のシリコン膜が得られがたいことがある。また、溶媒は、ケイ素化合物の溶解性と、溶液の安定性の点で、炭化水素系の溶媒、またはエーテル系溶媒が好ましく、更に好ましい溶媒としては、炭化水素系溶媒が挙げられる。
【0038】
成膜室110にて液状材料を塗布された基板は、第1熱処理部103Aにて、塗布絶縁膜形成の場合と同様な熱処理条件にて熱処理される。このとき、塗布膜中の溶媒が除去され、環ケイ素化合物が開環し、更にケイ素化合物が分解し固体のシリコン膜が基板に形成される。更に、第2熱処理部103Bにて、前記基板は、第1熱処理部103Aでの熱処理温度より高い温度で熱処理される。この熱処理は、レーザアニール、フラッシュアニール、ランプアニール等により短時間で行う。加熱温度は、レーザアニールやフラッシュアニールの場合はシリコン膜の融点付近の温度、加熱時間は、数10ns〜数ms程度が好ましく、ランプアニールの場合には、約500〜1200℃、数秒〜数分程度が好ましい。この第2熱処理部103Bにて再度熱処理することで、第1熱処理部103Aのみで熱処理されたものと比較して、シリコン膜の結晶性、緻密性及び他の膜との密着性が向上する。
【0039】
(シリコン膜への不純物拡散方法)
次に、シリコン膜への不純物拡散方法について説明する。この不純物拡散方法は、図5に示す装置を用いて行うことができる。このとき、図5の塗布液保管部105に保管される液状材料には不純物原子が含まれており、本実施形態の液状材料としては、リンガラス又はボロンガラスを含むSOG膜を不純物含有塗布液として用いている。N型の高濃度不純物領域を形成する場合は、エタノール及び酢酸エチルを溶媒としてSi濃度が数wt%となるようにシロキサンポリマーを含有する液体に、該液体100mlあたり数百μgのP2O5を含有するSOG膜を不純物含有塗布液として使用する。このような不純物含有塗布液を液滴吐出方式により基板上のシリコン膜に塗布する。
【0040】
また、更に図5の第2の熱処理部103Bにて、ランプアニールやレーザアニール等の高温短時間の熱処理を行うと、前記不純物含有塗布膜からシリコン膜内にリン(P)が拡散すると共に、シリコン膜の結晶性が向上し、ソース領域及びドレイン領域に必要な低抵抗のシリコン膜を得ることが出来る。
このように熱処理が施されたTFT基板は最後にアンローダ104でカセットに収納される。
この不純物拡散方法では、塗布工程及び高温短時間のアニール工程とも1分以内の処理が可能であり、非常に高い生産性を有する。なお、第1の熱処理部での熱処理工程は数分から数10分程度の時間が必要であるが熱処理炉の長さや構造を工夫することによりタクト時間が削減される。
【0041】
(導電膜の形成方法)
次に、導電性粒子を含有した液状材料を塗布して塗布導電膜を形成する方法について説明する。この塗布導電膜は、図5に示す装置を用いて製造することができる。このとき、図5の塗布液保管部105に保管される液状材料は、金属などの導電性物質の微粒子を液体例えば有機溶媒に分散させたものを用いる。例えば、粒径8〜10nmの銀微粒子をテルピネオールやトルエンなどの有機溶媒に分散させたものを、基板上に液滴吐出方式により塗布する。
【0042】
更に、図5における第1の熱処理部103Aにて、250〜300℃で熱処理すれば、数百nmの導電膜を得ることができる。導電性物質の微粒子には、そのほかにAu、Al、Cu、Ni、Co、Cr、ITOなどがあり、それぞれの導電性物質に対応した微粒子分散型の液状材料や有機系液状材料を用いて塗布型導電膜形成装置により導電膜を形成することができる。塗布時や塗布膜は、微粒子の集合であり非常に活性度が高いものがあるため、成膜室110と、第1の熱処理部103Aとは、不活性ガス雰囲気にする必要がある。
【0043】
また、塗布導電膜の抵抗値はバルクの抵抗値に比べると1桁程度高くなることがある。この場合には、図5の第2の熱処理部103Bにて、塗布導電膜を300〜500℃にて更に熱処理すると、導電膜の抵抗値が低下する。このとき同時に、TFTのソース領域と、塗布導電膜で形成したソース配線とのコンタクト抵抗、更にはドレイン領域と、塗布導電膜で形成したドレイン電極とのコンタクト抵抗を低減することができる。第2の熱処理部103Bにて、ランプアニールやレーザアニールなどの高温短時間の熱処理を行うと、塗布導電膜の低抵抗化とコンタクト抵抗の低減をより効果的に行うことができる。また、異種の金属を多層形成して、信頼性を向上させることもできる。Al等の金属は比較的空気中で酸化され易いので、その上に空気中で酸化されにくいAgやAuなどの貴金属を形成するとよい。
【0044】
(液状材料の塗布方法)
図8から図10は、薄膜を形成するための液状材料やフォトエッチング時のマスクに使用されるレジスト等の液体を塗布する塗布装置を示す図である。本実施形態では、導電性粒子を含有した液状材料を塗布して塗布導電膜を形成する場合を例に挙げて説明する。
【0045】
図8において、ステージ301上に基板302が真空吸着されている。液状材料は、液体保管部307から供給管306を通してディスペンサヘッド304に供給される。液状材料は、更に、ディスペンサヘッド307に設けられた複数のノズル305から、基板302上に複数の島領域303に塗布膜が形成される。通常、導電膜は配線や電極として用いられるため、塗布導電膜も複数の島領域として形成されることになる。ノズル305から吐出される1つの液滴は略同じサイズのドットパターンを形成することになるため、ドット303は前記島領域の大きさに対応した大きさに形成される。従って、前期島領域はその大きさに対応して異なる数の液滴を含むことになる。また、液滴間のピッチを変えることにより、島領域毎に塗布膜の膜厚を変えることも可能である。
【0046】
図9にノズル305の詳細断面図を示す。図9は、液滴吐出方式プリンタのヘッドと同様な構造であり、ピエゾ素子の振動で液状材料を吐出するようになっている。液状材料は、入り口部311から供給口312を介してキャビティ部313に溜まる。振動板315に密着しているピエゾ素子314の伸縮により該振動板315が動き、キャビティ313の体積が減少または増加する。液状材料は、キャビティ313の体積が減少するときノズル口316から吐出され、キャビティ313の体積が増加するとき、液状材料は、供給口312からキャビティ313に供給される。ノズル口316は、例えば、図10に示すように2次元的に複数個配列されており、図8に示したように、基板302またはディスペンサ304が相対的に移動することによって、基板面の所望の位置に液状材料を吐出し島状に塗布膜を形成することができる。
【0047】
図10において、ノズル口316の配列ピッチは、横方向ピッチP1が数100μm、縦方向ピッチP2が数mmである。ノズル口316の口径は数10μm乃至数100μmである。一回の吐出量は数〜数100ngで、吐出される液状材料の液滴の大きさは直径数〜数100μmである。所定の島領域内に適当なピッチでドット状に吐出される液状材料を前記島領域内に均一な膜厚で塗布膜を形成する。なお、フォトレジストや絶縁膜を基板全面に形成する場合は、対応する液状材料を基板全面に適当なピッチ間隔で吐出した後、回転数が数百−数千rpmで数乃至数10秒間基板を回転すれば、均一な膜厚の塗布膜が得られる。塗布膜の膜厚は基板の回転数や回転時間だけでなく、ノズル口316の口径及び吐出する液滴のピッチによっても制御可能である。
【0048】
液滴吐出方式の液体塗布方法は、所望の領域だけに塗布膜を形成できるので任意の大きさの島状パターンや線状のパターンを形成できる。即ち、フォトリソグラフィー工程が不要な直接描画法で薄膜を形成できる。この方法によればトランジスタが形成される領域のみにシリコン膜を形成することや電極や配線となる領域のみに導電膜が形成できるので、材料の使用効率が著しく高くなる。
また、基板全面に塗布膜を形成する場合は、基板全面に適量の液滴を吐出した後、基板を回転することにより基板全面に均一に塗布膜を形成できるので液状材料を効率的に使用することができる。なお、従来のスピンコート法では液状材料の使用効率は数%以下であるが、本方式では数10%以上とすることができる。この方式は、基板全面に薄膜が形成されるレジスト膜や絶縁膜、ゲート絶縁膜、層間絶縁膜などに適用できる。
【0049】
(トランジスタの製造方法)
本実施形態では逆スタガ型トランジスタを備えたTFTを一例として、図1から図3を用いて、トランジスタの製造方法について説明する。
図1(a)に示すようにガラス基板10上に、第1絶縁膜12が形成される。第1絶縁膜12は、例えば、ポリシラザンを溶媒に混合した第1の液状材料をスピンコート法により塗布され、熱処理によりSiO2に転化されて形成される。
【0050】
次に、フォト工程によりゲート電極18が形成されるゲート電極形成領域がレジストでパターン形成される。第1絶縁膜12の上には、第1レジスト膜17aが形成され、図1(b)に示すように、該第1レジスト膜17aのパターンに合わせて第1レジスト膜17aと第1絶縁膜12のゲート電極形成領域がエッチングされる。レジストパターンを形成後、最初に酸素含有ガスでプラズマ処理を行い、次にF含有のプラズマ処理を行う。酸素含有ガスのプラズマ処理により、ゲート電極形成領域は親水性になり、第1レジスト膜17aの表面はF含有のプラズマ処理により撥水性になる。前記プラズマ処理後、導電性粒子が含有された第2の液状材料は、図1(c)に示すように、液滴吐出方式によりゲート電極形成領域に向けて滴下される。第1レジスト膜17aの表面の撥水性と第2の液状材料が接触する第1絶縁膜12の表面の親水性により、第2の液状材料は、スムースにゲート電極形成領域に進入することが可能となる。第2の液状材料の塗布の終了後、熱処理によって、第2の液状材料に含有していた有機溶剤が除去される。この熱処理の加熱温度は、100〜150℃、加熱時間は約数分間である。
【0051】
図1(d)に示すように、熱処理後第1レジスト膜17aは剥離され、更に、第1の熱処理及び第2の熱処理によってシリコン塗布膜は固体化され、シリコン膜14が形成される。
【0052】
図1(e)に示すように、シリコン膜14の形成後、後にゲート絶縁膜となる第2絶縁膜15が形成される。第2絶縁膜15は、下層の絶縁膜と同様に、例えば、ポリシラザンを溶媒に混合した第1の液状材料をスピンコート法により塗布され、熱処理によりSiO2に転化されて形成される。
【0053】
図1(f)に示すように、第2絶縁膜15形成後、図1(c)と同様に、フォトエッチング工程によりシリコン膜形成領域がパターニングされる。第2絶縁膜15上には、第2レジスト膜17bが形成され、シリコン膜形成領域がパターニングされる。このとき、第2レジスト膜17bの表面をフッ素を含有するガスを用いたプラズマで処理することによりレジスト膜の表面を撥液性にさせるのが望ましい。被膜の形成後、シリコン原子が含有された第3の液状材料は、液滴吐出方式によりシリコン膜形成領域に向けて滴下される。第2レジスト膜17bの表面は、撥水性(撥水性は撥液性に統一する;液状材料の性質により、水に対する撥水性=疎水性、親水性とは必ずしも一致しない)を有し、更に、第3の液状材料が接触する第2絶縁膜15の表面は親水性(親液性に統一する)を有するので、第3の液状材料は、スムースにシリコン膜形成領域に進入することが可能となる。第3の液状材料の塗布の終了後、熱処理によって、第3の液状材料に含有していた有機溶剤が除去される。この熱処理の加熱温度は、80〜150℃、加熱時間は、数分間である。
【0054】
このように熱処理が行われた後、第2レジスト膜17bは剥離され、更に第2の熱処理によって、シリコン膜は微密化され、図1(g)に示すようにシリコン膜14が形成される。
次に、図1(h)に示すようにシリコン膜14上に第3絶縁膜16が形成される。
ここで、第3絶縁膜16は、後の工程で形成されるソース領域14S及びドレイン領域14Dを形成するためにシリコン膜14を区画し、かつ、第3絶縁膜16によって被覆されたシリコン膜14にチャネル領域14Cを形成するものである。
【0055】
更に、図2(i)に示すように液滴吐出方式を用いて、シリコン膜14にリンガラスを含むSOG膜を有した不純物塗布液(不純物を含有する液状材料)19を塗布し、シリコン膜14と不純物塗布液19とを接触配置させる。更に、前述の熱処理によって不純物がシリコン膜14へ拡散し、ソース領域14S及びドレイン領域14Dが形成されると共に、不純物塗布液は緻密な絶縁膜となる。図2(j)に示すように、第1絶縁膜12上にソース領域14S、ドレイン領域14D及びチャネル領域14Cとが形成され、ソース領域14Sとドレイン領域14Dの膜厚は、チャネル領域14Cの膜厚よりも大きくなる。
【0056】
図2(k)に示すように、ソース領域14S、ドレイン領域14D及びチャネル領域14Cが形成された後に、層間絶縁膜となる第4絶縁膜20が形成される。第4絶縁膜20は、下層の絶縁膜と同様に、例えば、ポリシラザンを溶媒に混合した第1の液状材料をスピンコート法により塗布され、熱処理によりSiO2に転化されて形成される。
【0057】
図2(l)に示すように、第4絶縁膜20上には、コンタクトホールを形成するための第3レジスト膜17cが形成され、シリコン膜14の表面までエッチングをし、コンタクトホールを開口する。
【0058】
図3(m)に示すように、コンタクトホール形成後、更に第3レジスト膜17c上に追加露光してソース電極及びドレイン電極の形成領域をパターニングし、第4絶縁膜20の表面までエッチングを行う。
【0059】
図3(n)に示すように、電極パターン領域形成後、アルミニウム等の金属粒子が含有された第4の液状材料は、液滴吐出方式によりソース・ドレイン各電極形成領域に向けて滴下される。第3レジスト膜17cの表面は、CF4プラズマの作用で撥水性を有し、更に、第4の液状材料が接触する第4絶縁膜20の表面は親水性を有するので、第4の液状材料は、スムースにソース・ドレイン各電極領域に進入することが可能となる。第4の液状材料の塗布の終了後、第1の熱処理によって、第4の液状材料に含有していた有機溶剤が除去され、固体状の金属膜が形成される。
【0060】
図3(o)に示すように、熱処理後、第3レジスト膜17cは、剥離され、更に、第2の熱処理によって、金属膜は焼成され、低抵抗のソース電極24とドレイン電極22とが形成される。電極形成後、最上層に保護膜(保護用絶縁層)26が形成される。
【0061】
なお、本第1の実施形態では、アクティブマトリクス型TFTを例に挙げて薄膜デバイスを説明したが、同じアクティブマトリクス基板としてMIM(金属−絶縁−金属)、MIS(金属−絶縁−シリコン)などの他の2端子、3端子素子を画素スイッチング素子とするものにも同様に適用できる。例えばMIMを用いたアクティブマトリクス基板の薄膜積層構造は半導体層を含まず、導電層と絶縁層のみで構成されるが、この場合にも本発明を適用できる。更には、本発明はアクティブマトリクス基板にのみでなく、表示要素としても液晶によらずに、例えば、EL(エレクトロ ルミネッセンス)などを用いるものでも良い。更には、TFTを含む半導体デバイス、DMD(デジタル ミラー デバイス)など、導電層と絶縁層を含み、更には半導体層を含む種々の薄膜積層構造を有する薄膜デバイスに本発明を適用可能である。
【0062】
また、本第1の実施形態の第3絶縁膜16は、露光装置に載置されたマスクのパターンを転写して形成されるが、ゲート電極18のパターンをマスクとして第3絶縁膜16を形成してもよい。これは、基板全面に形成された絶縁膜材料にレジスト(被覆部形成用レジスト)を塗布し、基板の裏面から露光光を照射し、ゲート電極のパターンをレジストに転写し、照射されなかったレジストを除去し、除去されたレジスト部分にゲート絶縁膜を形成する方法である。
また、液滴吐出方式を用いて、絶縁膜の材料となるポリシラザンを含有する液状材料を基板上のシリコン膜14に塗布してもよい。この方法においては、液状材料の塗布後に、水蒸気または酸素を含む雰囲気で熱処理することにより、絶縁膜が形成される。
【0063】
上述したように、このトランジスタの製造方法によれば、スピンコート法等の容易な塗布方法で、シリコン膜14の露出部にソース領域14S及びドレイン領域14Dを形成することが可能となる。真空処理装置によらないので、小型で安価な装置により、生産性が高く、欠陥が少なく、歩留まりが高く、段差部で断線等がなく、低コストで、半導体膜内への不純物原子の拡散を行い、不純物含有半導体膜を形成することが可能となる。
また、パターニングによって第3絶縁膜15をシリコン膜14の上に形成することが可能になる。第3絶縁膜15を形成することによって、ソース領域14S及びドレイン領域14Dを形成するための不純物塗布液19が相互に接触することを防止し、電気的に絶縁することができると共に、シリコン膜14にチャネル領域を形成することが可能となる。このパターニングにおいてゲート電極18をマスクとして用いることで、露光装置に載置されるマスクが不要になり、低コストで第3絶縁膜15を形成することができる。
また、液滴吐出方式で液状材料をシリコン膜14に塗布し、第3絶縁膜15を形成するので、液状材料を所望の領域だけに塗布することができ、液状材料を節約させることが可能となる。また、成膜工程、レジスト塗布工程、露光工程、現像工程、エッチング工程が省略され、工程の簡略化ができる。
また、液滴吐出方式で不純物塗布液19をシリコン膜14に塗布してソース領域14S及びドレイン領域14Dを形成するので、不純物塗布液19を所望の領域だけに塗布することができ、不純物塗布液19を節約させることが可能となる。
また、N型又はP型の高濃度不純物領域を形成することができると共に、SOG膜は、量産ラインを従来に比較して極めて少ない投資で構築することができ、また、製造装置のスループットを高くし、製造コストを大幅に削減することができる。
また、熱処理によって、シリコン膜14への不純物原子の拡散を効率的に行い、ソース領域14S及びドレイン領域14Dの結晶化を施すことができ、好適なソース領域14S及びドレイン領域14Dを形成することが可能となる。
また、アニール処理によって、高温で、かつ、微小時間だけ熱を加えることができるので、更に効率的に半導体膜への不純物原子の拡散を行い、ソース領域14S及びドレイン領域14Dの結晶化を施すことができると共に、ガラス基板10等の他の膜に悪影響を及ぼすことが少ないという効果がある。
【0064】
また、上記の製造方法で製造されたトランジスタによれば、上記の製造方法と同様の効果が得られると共に、ソース領域14Sとドレイン領域14Dの膜厚は、チャネル領域14Cの膜厚よりも大きいので、ソース領域14S及びドレイン領域14Dに形成するコンタクトホールに導電性材料を埋設した際には、良好な導電性を得ることが可能となる。また、チャネル領域14Cがソース領域14S及びドレイン領域14Dよりも薄くなり、好適なスイッチング特性を得ることが可能となる。また、陽極酸化膜18aによってゲート電極18と、ソース領域14S及びドレイン領域14Dとが電気的に絶縁され、良好な絶縁性を得ることが可能となる。
【0065】
〔第2の実施形態〕
次に、本発明を電気光学装置である液晶表示装置用のアクティブマトリクス基板に適用し、特に、画素電極を液滴吐出方式による導電性塗布膜にて形成する実施形態について説明する。
【0066】
(透明電極の形成方法)
液滴吐出方式法による塗布ITO膜を用いた透明電極の形成方法について説明する。この塗布ITOの成膜も、図5と同じ装置を用いて実施できる。本実施形態で用いる液状材料は、有機インジウムと有機スズとがキシロール中に97:3の比率で8%配合された液状のもの(たとえば、旭電化工業株式会社製の商品名:アデカITO塗布膜/ITO−103L)である。なお、液状材料としては、有機インジウムと有機スズとの比が99:1から90:10までの範囲にあるものを使用することができる。
【0067】
液状材料は、図5の塗布液保管部105に保管され、成膜室110にて液滴吐出方式の塗布装置により基板上に吐出され、塗布膜が形成される。形成後、該塗布膜の熱処理が実施されるが、熱処理条件は下記の通り設定する。まず、図5の第1の熱処理部103Aにて、250〜450℃の空気中あるいは酸素雰囲気中で30分から60分の第1の熱処理を行う。次に、第2の熱処理部103Bにて、200〜400℃の水素含有雰囲気中で30〜60分の第2の熱処理を行う。
【0068】
上記の結果、有機成分が除去され、インジウム酸化物と錫酸化物の混合膜(ITO膜)が形成される。熱処理により、膜厚が約50〜約200nmのITO膜は、シート抵抗が102〜104Ω/□で、光透過率が90%以上となり、画素電極として十分な性能を備えたITO膜とすることができる。前記第1の熱処理後のITO膜のシート抵抗は105〜106Ω/□のオーダであるが、前記第2の熱処理のよりシート抵抗は102〜104Ω/□のオーダまで低下する。
【0069】
(液晶表示装置の第1の実施形態)
図11は、液晶表示装置用のアクティブマトリクス基板に区画形成されている画素領域の一部を拡大して示す平面図であり、図12は、そのI−I′線に相当する位置での断面図である。
【0070】
図11及び図12において、液晶表示装置用のアクティブマトリクス基板400は、絶縁基板410上がデータ線Sn,Sn+1…と走査線Gm,Gm+1とによって複数の画素領域402に区画形成され、各画素領域402の各々に対してはTFT404が形成されている。
【0071】
TFT404は、ソース領域414とドレイン領域416との間にチャネルを形成するためのチャネル領域417、該チャネル領域417にゲート絶縁膜413を介して対峙するゲート電極415、該ゲート電極415の表面側に形成された層間絶縁膜421、該層間絶縁膜421のコンタクトホール421Aを介してソース領域414に電気的接続するソース電極431、及び層間絶縁膜421のコンタクトホール421Bを介してドレイン領域416に電気的接続するITO膜からなる画素電極441を有している。ソース電極431はデータ線Sn,Sn+1…の一部であり、ゲート電極415は走査線Gm、Gm+1…の一部である。
【0072】
画素電極441は、ソース電極(データ線)431と同様、層間絶縁膜421の表面に形成される。このため、これらの電極同士が短絡しないように、画素電極441は、データ線Sn、Sn+1と平行な外周縁441A、441Bがデータ線Sn、Sn+1よりもかなり内側に位置するように構成されている。
【0073】
図13(a)〜(d)、図14(a)〜(c)は、本実施形態のアクティブマトリクス基板の製造方法を示す工程断面図である。アクティブマトリクス基板400の製造方法では、まず、図13(a)に示すように、絶縁基板410として汎用の無アルカリガラスを用いる。
【0074】
まず、絶縁基板410を清浄化した後、絶縁基板410の上にCVD法やPVD法によりシリコン酸化膜などからなる下地保護膜411を形成する。CVD法としては、たとえば減圧CVD法(LPCVD法)やプラズマCVD法(PECVD法)などがある。PVD法としては、たとえばスパッタ法などがある。なお、下地保護膜411は、絶縁基板410に含まれる不純物や該基板表面の清浄度などにより省略することも可能である。
【0075】
次に、TFT404の能動層となるべき真性のシリコン膜などの半導体膜406を形成する。この半導体膜406もCVD法やPVD法により形成できる。このようにして得られる半導体膜406は、そのままアモルファスシリコン膜としてTFTのチャネル領域などの半導体層として用いることができる。また、半導体膜120は、図13(b)に示すように、レーザ光などの光学エネルギーまたは電磁エネルギーを短時間照射して結晶化を進めてもよい。
【0076】
次に、所定のパターンをもつレジストマスクを形成した後、このレジストマスクを用いて半導体膜406をパターニングし、図13(c)に示すように、島状の半導体膜412とする。半導体膜412にパターニングし、半導体膜412に対して液滴吐出法によって不純物塗布液を吐出し、熱処理又はアニール処理を施すことで、ソース領域414及びドレイン領域416を形成する。不純物イオンが導入されなかった部分はチャネル領域417となる。その後は、PVD法やCVD法などでゲート絶縁膜413を形成する。
【0077】
次に、ゲート電極となるアルミニウム膜などの薄膜をスパッタ形成する。通常はゲート電極とゲート配線とは、同一の金属材料などで同一の工程により形成される。ゲート電極となる薄膜を堆積した後、図13(d)に示すように、パターニングを行い、ゲート電極415を形成する。このとき走査線も形成される。ここで、チャネル領域417は、ゲート電極415下のみに形成される自己整合構造となるが、オフセットゲート構造やLDD構造のTFTを構成してもよい。
【0078】
次に、図14(a)に示すように、シリコン酸化膜からなる層間絶縁膜421をCVD法あるいはPVD法で形成する。イオン注入と層間絶縁膜421の形成後、350℃程度以下の適当な熱環境下にて数十分から数時間の熱処理を施して注入イオンの活性化及び層間絶縁膜421の焼き締めを行う。
【0079】
次に、図14(b)に示すように、層間絶縁膜421のうち、ソース領域414及びドレイン領域416に相当する位置にコンタクトホール421A及び421Bを形成する。次に、ソース電極を形成するためのアルミニウム膜などをスパッタ形成した後、それをパターニングして、ソース電極431を形成する。このときデータ線も形成される。
【0080】
次に、図14(c)に示すように、層間絶縁膜421の表面全体にITO膜408を塗布成膜する。この塗布成膜にあたっては、液状材料の塗布材を用いることができ、かつ、液滴吐出方式法による塗布ができる。この第2の実施形態でも、絶縁基板410の表面側に塗布した膜については、溶剤を乾燥、除去した後、熱処理(焼成)を行う。このとき熱処理条件としては、たとえば、250〜450℃の空気中あるいは酸素雰囲気中で30〜60分の第1の熱処理を行った後、200〜400℃の水素含有雰囲気中で30〜60分の第2の熱処理を行う。その結果、有機成分が除去され、インジウム酸化物と錫酸化物の混合膜(ITO膜)が形成される。
【0081】
熱処理により、膜厚が約50〜約200nmのITO膜は、シート抵抗が102Ω/□〜104Ω/□で、光透過率が90%以上となり、画素電極441として十分な性能を備えたITO膜とすることができる。第1の熱処理後のITO膜のシート抵抗は105〜106Ω/□のオーダであるが、第2の熱処理のよりシート抵抗は102〜104Ω/□のオーダまで低下する。
【0082】
ITO膜408を形成した後、パターニングして、図12に示すように、画素電極441を形成すると、各画素領域402にTFT404が形成される。したがって、走査線Gmを介して供給される制御信号によってTFT404を駆動すれば、画素電極441と対向基板(図示せず)との間に封入されている液晶セルには、データ線SnからTFT404を介して画像情報が書き込まれ、所定の表示を行うことができる。
【0083】
このように、第2の実施形態では、画素電極441を形成するためのITO膜とソース領域414及びドレイン領域416を形成するにあたって、液状の塗布材を、大型基板の処理に適している液滴吐出方式法などの塗布成膜法によって塗布したため、イオン注入装置のような高価な装置が不要となると共に、スパッタ法などの真空系を備えた大がかりな成膜装置を必要とする成膜法と違って、安価な成膜装置で成膜できる。
【0084】
しかも、塗布成膜法よれば、図18(b)に示すように、画素電極441を構成するための液状またはペースト状の塗布材を、層間絶縁膜421の表面に塗布した際に塗布材がコンタクトホール421Bをスムースに埋めるので、画素電極441の表面形状は下層側の凹凸などの影響を受けにくい。それ故、表面に段差のない平坦な画素電極441(導電膜)を形成できるので、ラビングを安定に行えるとともに、リバースチルトドメインの発生を防止できる。よって、この第2実施例によれば、表示品位が向上する。
【0085】
これに対して図18(a)のように、画素電極をスパッタITO膜450で形成すると、このスパッタITO膜450が形成される面の段差にならってスパッタITO膜450が形成されてしまう。スパッタITO膜450の表面に形成される段差は、不安定なラビングとリバースチルトドメインの原因となって、表示品質を低下させてしまう。
【0086】
更に、スパッタITO膜450は、コンタクトホール421Bを全て埋め込むように形成することが困難であるので、そこに開口部が形成されてしまう。この開口部の存在も、不安定なラビングとリバースチルトドメインの原因となる。したがって、図18(b)のように塗布ITO膜にて画素電極441を形成することが有用である。
【0087】
〔第3の実施形態〕
(液晶表示装置の第2の実施形態)
図15は、液晶表示装置用のアクティブマトリクス基板に区画形成されている画素領域の一部を拡大して示す平面図であり、図16は、そのII−II′線に相当する位置での断面図である。
【0088】
図15及び図16において、第3の実施形態に係る液晶表示装置用のアクティブマトリクス基板401上の薄膜デバイス構造が、第2の実施形態のアクティブマトリクス基板400上の薄膜デバイス構造と相違する点は下記の通りである。まず、この第3の実施形態では、層間絶縁膜を、ゲート電極415の表面側において、下層側に位置する下層側層間絶縁膜421と、該下層側層間絶縁膜421の表面に形成された上層側層間絶縁膜422との2層構造としている。ここで、ソース電極431は、下層側層間絶縁膜421の表面に形成され、下層側層間絶縁膜421のコンタクトホール421Aを介してソース領域414に電気的接続している。
【0089】
これに対して、画素電極441は上層側層間絶縁膜422の表面に形成され、上層側層間絶縁膜422及び下層側層間絶縁膜421のコンタタトホール422Aを介してドレイン領域416に電気的接続している。このように画素電極441はソース電極431と異なる層に構成されているので、これらの電極同士が短絡することはない。
【0090】
そこで、第3の実施形態では、図15からわかるように、いずれの画素領域402においても、画素電極441は、データ線Sn、Sn+1と平行な2辺の外周縁441A、441Bが、隣接画素間においてデータ線Sn、Sn+1の上方に位置するように形成されている。また、画素電極441は、走査線Gm、Gm+1に平行な2辺の外周縁441C、441Dが、隣接画素間において走査線Gm、Gm+1の上方に位置するように形成されている。すなわち、画素電極441は、その一部がデータ線Sn、Sn+1及び走査線Gm、Gm+1の上方に被さっている。従って、画素電極441の4辺の外周縁441A〜441Dと、データ線Sn,Sn+1、走査線Gm,Gm+1との間には、平面から見て隙間がない。それ故、データ線Sn、Sn+1、走査線Gm、Gm+1は、それら自身がブラックマトリクスとして機能する。この結果、ブラックマトリクス層形成のための工程数を増やさなくても、高品位の表示を行うことができる。
【0091】
このようなアクティブマトリクス基板401の製造方法は、第2の実施形態で説明した図13(a)〜図13(d)が共通する。そこで、以下の説明では、図13(d)に示す工程を行った以降の工程について、図17(a)〜(d)を参照して説明する。
【0092】
まず、図17(a)に示すように、ソース領域414、ドレイン領域416、チャネル領域417、ゲート絶縁膜413、及びゲート電極415を形成した後、ゲート電極415の表面側に、シリコン酸化膜からなる下層側層間絶縁膜421をCVD法あるいはPVD法で形成する。
【0093】
次に、図17(b)に示すように、下層側層間絶縁膜421のうち、ソース領域414に相当する位置にコンタクトホール421Aを形成する。次に、ソース電極431及びデータ線を形成するためのアルミニウム膜をスパッタ形成した後、それをパターニングして、ソース電極431及びデータ線Sn、Sn+1…を形成する。
【0094】
次に、図17(c)に示すように、下層側層間絶縁膜421の表面にシリコン酸化膜からなる上層側層間絶縁膜422をCVD法あるいはPVD法で形成する。次に、下層側層間絶縁膜421及び上層側層間絶縁膜422のうち、ドレイン領域416に相当する位置にコンタクトホール422Aを形成する。次に、図17(d)に示すように、層間絶縁膜422の表面全体にITO膜409を塗布成膜する。
【0095】
この塗布成膜にあたっても、第1及び第2実施形態と同様、液状の塗布材を用いることができ、液滴吐出方式法で塗布することができる。また、この第3の実施形態でも、塗布したITO膜409については、上述した第1、第2の熱処理が実施され、シート抵抗が低下される。
【0096】
しかる後に、ITO膜409をパターニングして、図16に示すように、画素電極441を形成する。この際に、図15を参照して説明したように、いずれの画素領域2においても、画素電極441の4辺の外周縁441A〜441Dが隣接する画素間においてデータ線Sn、Sn+1、走査線Gm、Gm+1に被さるようにパターニングされる。通常、データ線及び走査線は金属膜で形成されるので、これらのデータ線及び走査線が遮光膜となり、ブラックマトリクスとして利用できる。それ故、工程数を増やさなくても高品位の表示を行うことができる。
【0097】
しかも、画素領域441がデータ線及び走査線に被さるまでその形成範囲を最大限拡張したので、画素領域402の開口率が高い。これによって表示の輝度が向上する。また、この第3の実施形態では、画素電極441を形成するためのITO膜を形成するにあたって、液状の塗布材を、大型基板の処理に適している液滴吐出方式法によって絶縁基板410上に塗布したため、図18(b)に示すように、画素電極441は下層側が凹部となっている部分ではその分厚く、凸部となっている部分ではその分薄く形成される。従って、データ線に起因する凹凸が画素電極441の表面に反映されない。それ故、表面に段差のない平坦な画素電極441を形成できるので、ラビングを安定に行えるとともに、リバースチルトドメインの発生を防止できる。このような利点は、走査線の上層側においても同様である。よって、本発明によれば、表示品位が向上する。
【0098】
更に、画素電極441を形成するためのITO膜を形成するにあたって、液状の塗布材をスピンコート法によって絶縁基板410上に塗布するため、スパッタ法などといった真空系を備えた大がかりな成膜装置を必要とする成膜法と違って、安価な成膜装置で成膜できる。
【0099】
しかも、塗布成膜法は段差被覆性に優れているので、下層側に下層側層間絶縁膜421及び上層側層間絶縁膜422のコンタクトホール421A、422Aが存在していても、その大きな凹凸は画素電極441(ITO膜)の表面形状に影響を及ぼさない。すなわち、下層側層間絶縁膜421及び上層側層間絶縁膜422からなる2層構造の層間絶縁膜を形成したため、コンタクトホール421A、422Aに起因する凹凸が大きくても、表面に段差のない平坦な画素電極441を形成できる。従って、画素電極441がドレイン領域416に直接接続する構造を採用でき、下層側層間絶縁膜421と上層側層間絶縁膜422との層間にドレイン領域416に電気的接続する中継電極(ビア)を形成しなくてもよい分、製造工程を簡略化できる。
【0100】
なお、第3の実施形態でも、画素電極441を形成するにあたって、液状の塗布材からITO膜を形成したため、液滴吐出方式法を用いたが、ペースト状の塗布材を用いれば印刷法を用いてITO膜を形成することができる。更に、ペースト状の塗布材を用いればスクリーン印刷を利用することもできるので、画素電極441を形成すべき領域のみにペースト状の塗布材を印刷し、それに乾燥、熱処理を行ったものをそのまま画素電極441として用いてもよい。この場合にはエッチングによるITO膜に対するパターニングが不要であるため、製造コストを大幅に低減できるという利点がある。
【0101】
また、第2及び第3の実施形態のいずれでも、層間絶縁膜のコンタクトホールの存在が画素電極441の表面形状に影響を及ぼしやすいプレーナ型のTFTを例に説明したが、逆スタガ型等のTFTにおいても、下層側に凹凸のある領域に画素電極を形成する場合に本発明を適用すれば、かかる凹凸が画素電極の表面形状に及ぼす影響を除去することができる。
【0102】
〔第4の実施形態〕
(液晶表示装置の第3の実施形態)
第4の実施形態の構造として、図15のII−II’断面が第3の実施形態の17とは異なる構造を図19に示す。第4の実施形態においても、層間絶縁膜420は、下層側に位置する下層側層間絶縁膜421と、この下層側層間絶縁膜421の表面上に積層された上層側層間絶縁膜422との2層構造になっている。
【0103】
図19に示す構造が図16と異なる点として、画素電極441が、上層側層間絶縁膜422の表面にスパッタ形成されたスパッタITO膜446(導電性スパッタ膜)と、このスパッタITO膜446の表面上に塗布成膜された塗布ITO膜447(導電性透明塗布膜)との2層構造になっている点である。したがって、塗布ITO膜447は、その下層側に位置するスパッタITO膜446を介してドレイン領域416に電気的接続している。スパッタITO膜446と塗布ITO膜447とは、後述するように一括してパターニング形成されたものであるため、それらの形成領域は同一である。この点以外の構造は図16と同じであるので、図16で用いた符号と同一符号を付して、その詳細な説明を省略する。
【0104】
この第4の実施形態の構造においても、その平面的レイアウトは、第3の実施形態で説明した図15と同一となるので、データ線Sn、Sn+1…及び走査線Gm、Gm+1…は、それら自身がブラックマトリクスとして機能する。したがって、工程数を増やさなくても高品位の表示を行うことができる。
【0105】
第3の実施形態において、ドレイン領域416にコンタクトする塗布ITO膜447は、スパッタITO膜に比較してのコンタクト抵抗が高い傾向にある。第4の実施形態では、塗布ITO膜447はあくまで、スパッタITO膜446を介してドレイン領域416に電気的接続しているので、コンタクト抵抗が大きいという問題点を解消できる利点がある。
【0106】
このようなアクティブマトリクス基板401の製造方法を、図20(a)〜(e)及び図21(a)〜(e)を参照して説明する。ここで、図20(a)〜(e)は、第3の実施形態の工程を示す図13(a)〜(d)及び図17(a)と同じであるので、その説明を省略する。また、図21(b)、(c)は、第3の実施形態の工程を示す図17(b)、(c)と同一である。
【0107】
図21(a)は、図21(b)の前工程としてのレジストパターン形成工程を示している。図21(b)に示すソース電極431及びソース線を形成するために、図21(a)ではアルミニウム膜460をスパッタ法により形成している。その後、このアルミニウム膜460の上に、パターニングされたレジストマスク461を形成している。このレジスト膜461を用いてアルミニウム膜460をエッチングすることで、図21(b)に示すようにソース電極431及びデータ線が形成される。
【0108】
次に、図21(c)に示すように、下層側層間絶縁膜421の表面にシリコン酸化膜からなる上層側層間絶縁膜422をCVD法あるいはPVD法で形成する。イオン注入と層間絶縁膜420の形成後、350℃程度以下の適当な熱環境下にて数十分から数時間の熱処理を施して注入イオンの活性化、及び層間絶縁膜420(下層側層間絶縁膜421及び上層側層間絶縁膜422)の焼き締めを行う。
【0109】
次に、下層側層間絶縁膜421及び上層側層間絶縁膜422のうち、ドレイン領域416に相当する位置にコンタクトホール422Aを形成する。次に、図21(d)に示すように、下層側層間絶縁膜421及び上層側層間絶縁膜422からなる層間絶縁膜420の表面全体にスパッタ法によりスパッタITO膜446(導電性スパッタ膜)を形成する。
【0110】
続いて、図21(e)に示すように、スパッタITO膜446の表面上に塗布ITO膜447(導電性透明塗布膜)を形成する。この塗布ITO膜447の形成にあたっては、第2及び第3の実施形態と同一のプロセス条件を採用できる。この第4の実施形態に表面側に塗布した液状またはペースト状の塗膜については、溶剤を乾燥、除去した後、熱処理装置内で熱処理を行う。
【0111】
熱処理条件としては、例えば、温度が250〜500℃、好ましくは250〜400℃の空気中あるいは酸素含有雰囲気中または非還元性雰囲気中で30〜60分の第1の熱処理(焼成)を行った後、温度が200℃以上、好ましくは200〜350℃の水素含有の還元性雰囲気中で30〜60分の第2の熱処理を行う。いずれの場合でも、第1の熱処理で安定化した皮膜が熱劣化しないように、第2の熱処理での処理温度は第1の熱処理での処理温度よりも低く設定する。
【0112】
このような熱処理を行うと、有機成分が除去されるとともに、塗膜はインジウム酸化物と錫酸化物の混合膜(塗布ITO膜447)となる。その結果、膜厚が約50〜約200nmの塗布ITO膜447は、シート抵抗が102〜104Ω/□で、光透過率が90%以上となり、スパッタITO膜446とともに十分な性能を備えた画素電極441を構成することができる。しかる後に、基板温度が200℃以下になるまで絶縁基板410を第2の熱処理を行った還元性雰囲気中または窒素ガスなどの非酸化性雰囲気中、あるいはその他の非酸化性雰囲気中に保持し、基板温度が200℃以下になった以降、絶縁基板410を熱処理装置から大気中に取り出す。
【0113】
このように、絶縁基板410の温度が約200℃以下に低下した後に大気にさらすのであれば、水素含有雰囲気下での第2の熱処理での還元により低抵抗化した皮膜が再び酸化してしまうことを防止できるので、シート抵抗の小さな塗布ITO膜447を得ることができる。絶縁基板410を熱処理装置から大気中に取り出すときの温度は、塗布ITO膜447の再酸化を防止するためには100℃以下であることがより望ましい。塗布ITO膜447の比抵抗は膜中の酸素欠陥が多い程低くなるので、大気中の酸素によって塗布ITO膜447の再酸化が起きると比抵抗が増大するからである。
【0114】
このようにしてスパッタITO膜446及び塗布ITO膜447を形成した後、図21(e)に示すようにレジストマスク462を形成し、それらを一括して王水系やHBrなどのエッチング液で、またはCH4などを用いたドライエッチングによりパターニングして、図19に示すように、画素電極441を形成する。これにより、各画素領域402のそれぞれにTFTが形成される。したがって、走査線Gmを介して供給される制御信号によってTFTを駆動すれば、画素電極441と対向基板(不図示)との間に封入されている液晶には、データ線SnからTFTを介して画像情報が書き込まれ、所定の表示を行うことができる。
【0115】
また、本実施形態では、画素電極441を形成するにあたっては塗布ITO膜447を用いている。この塗布成膜法は段差被覆性に優れているので、図32(b)に示すように、塗布ITO膜447を構成するための液状またはペースト状の塗布材は、コンタクトホール422Aに起因して生じたスパッタITO膜446表面の凹凸などをスムースに埋める。また、塗布材を絶縁基板410上に塗布すると、塗布ITO膜447は凹部となっている部分ではその分厚く、凸部となっている部分ではその分薄く形成される。
【0116】
したがって、データ線431に起因する凹凸も画素電極441の表面に反映されない。走査線415の上層側においても同様である。それ故、表面に段差のない平坦な画素電極441を形成できるので、ラビングを安定に行えるとともに、リバースチルトドメインの発生などを防止できる。よって、本発明によれば、表示品位が向上する。
【0117】
一方、図32(a)のように、画素電極をスパッタITO膜446のみで形成すると、このスパッタITO膜446が形成される面の段差にならってスパッタITO膜446が形成されてしまう。スパッタITO膜446の表面に形成される段差は、不安定なラビングとリバースチルトドメインの原因となって、表示品質を低下させてしまう。しかも、スパッタITO膜446は、コンタクトホール422Aを全て埋め込むように形成することが困難であるので、そこに開口部が形成されてしまう。この開口部の存在も、不安定なラビングとリバースチルトドメインの原因となる。従って、塗布ITO膜447を形成することが有用である。
【0118】
また、第4の実施形態のように、画素電極441とソース電極431とを異なる層間に形成することを目的に層間絶縁膜420を2層構造とした場合には、コンタクトホール422Aのアスペクト比が大きくなるが、塗布ITO膜447を用いると、平坦な画素電極441を形成できるという効果が顕著である。また、スパッタITO膜446は塗布ITO膜447に比較してレジストマスクとの密着性が悪いという傾向にあるが、本実施形態では、塗布ITO膜447の表面にレジストマスク462を形成するので、パターニング精度が低くなるという問題点も生じない。それ故、高精細パターンをもつ画素電極441を構成できる。
【0119】
〔第5の実施形態〕
(液晶表示装置の第4の実施形態)
図22は、本発明を適用した液晶表示用のアクティブマトリクス基板に区画形成されている画素領域の一部を拡大して示す平面図であり、図23はそのIII−III′線に相当する位置での断面図である。なお、この第5の実施形態において、第4の実施形態と共通する部分については同一の符号を付してそれらの説明を省略する。
【0120】
図22において、この第5に実施形態に係る液晶表示用のアクティブマトリクス基板401も、絶縁基板410上がデータ線431と走査線415とによって複数の画素領域402に区画形成され、各画素領域402の各々に対してはTFTが形成されている。
【0121】
この第5の実施形態の構造においても、その平面的レイアウトはスパッタITO膜を除いて、第3及び第4実施形態で説明した図15と同一となるので、データ線Sn、Sn+1…及び走査線Gm、Gm+1…は、それら自身がブラックマトリクスとして機能する。従って、工程数を増やさなくても高品位の表示を行うことができる。
【0122】
この第5の実施形態が第4の実施形態と相違する点は、スパッタITO膜456と塗布ITO膜457とは、後述するように別々にパターニング形成されたものであるため、それらの形成領域は相違し、塗布ITO膜457の形成領域はスパッタITO膜456の形成領域よりも広くなっている。ここで、第4の実施形態のように、塗布ITO膜とスパッタITO膜とを同一の領域に形成する場合には、両ITO膜を一括してパターニングすることができる。即ち、レジストマスクは、それとの密着性のよい塗布ITO膜の表面にのみ形成され、レジストマスクとの密着性のわるいスパッタITO膜の表面に形成する必要はなかった。それ故、高精細パターンを達成できる。
【0123】
これに対して第5の実施形態の場合には、スパッタITO膜の表面にもレジストマスクを形成する必要が生ずる。しかし、塗布ITO膜がスパッタITO膜の形成領域よりも広い領域に形成されている場合には、たとえスパッタITO膜とレジストマスクとの密着性がわるくてパターニング精度が低くても、レジストマスクとの密着性がよい塗布ITO膜のパターニング精度が最終的なパターンを規定するので、高精細パターンを達成できる。
【0124】
このような構成のアクティブマトリクス基板401の製造方法は、第4の実施形態で説明した図20(a)〜図20(e)に示す工程が共通し、更に、図24(a)〜(c)の工程も共通する。そこで、以下の説明では、図24(d)に示す工程以降の工程のみについて、図24(d)〜(f)を参照して説明する。
【0125】
図24(c)では、下層側層間絶縁膜421の表面にシリコン酸化膜からなる上層側層間絶縁膜422が形成され、かつ、コンタクトホール422Aが形成されている。
【0126】
次に、図24(d)に示すように、下層側層間絶縁膜421及び上層側層間絶縁膜422からなる層間絶縁膜420の表面全体にスパッタ法によりITO膜456(導電性スパッタ膜)を形成する。ここまでの工程も第4の実施形態と同様である。但し、この第5の実施形態では、スパッタITO膜456だけをまず王水系やHBrなどのエッチング液、またはCH4などを用いたドライエッチングによりパターニングする。即ち、スパッタITO膜456を形成した後、図24(d)に示すように、レジストマスク464を形成し、それをパターニングする。このレジストマスク464を使用してスパッタITO膜456をエッチングして、図30(E)に示すように、画素電極441の形成予定領域よりも狭い領域にスパッタITO膜456を残す。
【0127】
次にスパッタITO膜456の表面側に塗布ITO膜457(導電性透明塗布膜)を形成する。この塗布ITO膜457の形成にあたっても、上述した各実施形態にて説明した塗布材を用いることができる。
【0128】
このようにして塗布ITO膜457を形成した後、図24(F)に示すように、レジストマスク462を形成し、それを王水系やHBrなどのエッチング液、またはCH4などを用いたドライエッチングによりパターニングして、図23に示すように、画素電極441を形成する。
【0129】
この第5の実施形態の構造においても、第4の実施形態の構造と同様の効果を奏することができる。特に、ドレイン領域416にコンタクトする塗布ITO膜457は、スパッタITO膜に比較してのコンタクト抵抗が高い傾向にあるが、第5の実施形態では塗布ITO膜457はあくまで、スパッタITO膜456を介してドレイン領域416に電気的接続しているので、コンタクト抵抗が大きいという問題点を解消できる利点がある。また、スパッタITO膜456は薄くてよいため、たとえレジストマスク464との密着性が悪くても短時間のエッチングで済むので、パターニングに支障がない。また、パターニング精度の高い塗布ITO膜457に対するパターニング精度が画素電極441の最終的なパターン精度を規定するので、高精細パターンを達成できる。
【0130】
〔第6の実施形態〕
(液晶表示装置の第5の実施形態)
図25は、本発明を適用した液晶表示用のアクティブマトリクス基板に区画形成されている画素領域の一部を拡大して示す平面図であり、図26は、そのIV−IV′線に相当する位置での断面図である。
【0131】
この第6の実施形態の特徴的構造は、画素電極441は上層側層間絶縁膜422の表面に塗布成膜された塗布ITO膜468(導電性透明塗布膜)から構成され、この塗布ITO膜468は、下層側層間絶縁膜421の表面にスパッタ法により形成されたアルミニウム膜からなる中継電極466に対して、上層側層間絶縁膜422のコンタクトホール422Aを介して電気的に接続されている。また、中継電極466は下層側層間絶縁膜421のコンタクトホール421Bを介してドレイン領域416に電気的に接続されている。従って、画素電極441は、その下層側に位置する中継電極466を介してドレイン領域416に電気的接続していることになる。
【0132】
ここで、中継電極466はアルミニウム膜であり、光透過性がないので、開口率を低下させないように、その形成領域はコンタクトホール421Bの内部及び周囲に限定されている。
【0133】
このような構成のアクティブマトリクス基板401の製造方法は、第4の実施形態で説明した図20(a)〜図20(e)に示す工程が共通する。そこで、以下の説明では、図20(e)に示す工程の後に行う工程のみについて図27(a)〜(d)を参照して説明する。
【0134】
図27(a)に示すように、下層側層間絶縁膜421のうち、ソース領域414及びドレイン領域416に相当する位置にコンタクトホール421A、421Bを形成した後、ソース電極431及びデータ線を形成するためのアルミニウム膜460(導電性スパッタ膜/金属膜)をスパッタ形成する。
【0135】
次に、レジストマスク470を形成し、このレジストマスク470を用いてアルミニウム膜460をパターニングする。この結果、図27(b)に示すように、ソース電極431、データ線、及び中継電極466を同時形成する。
【0136】
次に、図27(c)に示すように、下層側層間絶縁膜421の表面にシリコン酸化膜からなる上層側層間絶縁膜422をCVD法あるいはPVD法で形成する。次に、上層側層間絶縁膜422のうち、中継電極466に相当する位置(ドレイン領域416に相当する位置)にコンタクトホール422Aを形成する。
【0137】
次に、図27(d)に示すように、下層側層間絶縁膜421及び上層側層間絶縁膜422からなる層間絶縁膜420の表面全体に塗布ITO膜468(導電性透明塗布膜)を形成する。この塗布ITO膜468の形成にあたっても、上述した各実施形態にて説明した塗布材を用いることができる。
【0138】
このようにしてITO膜468を形成した後、レジストマスク462を形成し、それをパターニングして、図26に示すように、画素電極441を形成する。この際にも、図25からわかるように、データ線Sn、Sn+1…及び走査線Gm、Gm+1…からなるブラックマトリクスを構成できる。しかも、画素領域402の開口率が高くなり、表面に段差のない平坦な画素電極441を形成できるので、ラビングを安定に行えるとともに、リバースチルトドメインの発生などを防止できる。
【0139】
また、塗布ITO膜468からなる画素電極441はスパッタITO膜などに比較してドレイン領域416(シリコン膜)とのコンタクト抵抗が高い傾向にあるが、この第6の実施形態では、塗布ITO膜468がスパッタ形成したアルミニウム膜からなる中継電極466を介してドレイン領域416に電気的接続しているので、コンタクト抵抗が大きいという問題点も解消できる。
【0140】
なお、本実施形態では、中継電極466としてアルミニウムを用いたが、アルミニウムと高融点金属、或いはそれら金属シリサイドとの2層膜を中継電極466に用いれば、塗布ITO膜468とのコンタクト抵抗をより低く抑えることができる。即ち、タングステンやモリブデンなどの高融点金属はアルミニウムに比して酸化されにくいため、酸素を多量に含む塗布ITO膜468と接触しても酸化されることがない。それ故、中継電極466と塗布ITO膜468とのコンタクト抵抗を低く保つことができる。
【0141】
〔第7の実施形態〕
(液晶表示装置の第6の実施形態)
図28は、本発明を適用した液晶表示用のアクティブマトリクス基板に区画形成されている画素領域の一部を拡大して示す平面図であり、図29は、そのV−V′線に相当する位置での断面図である。
【0142】
この第7の実施形態は、図11及び図11に示す第2の実施形態の構造を改良し、中継電極480により塗布ITO膜441とドレイン領域416との電気的接続を確保した点に特徴がある。
【0143】
図28において、この第7の実施形態に係るアクティブマトリクス基板401も、絶縁基板410上がデータ線431と走査線415とによって複数の画素領域402に区画形成され、各画素領域402の各々に対してはTFT(画素スイッチング用の非線型素子)が形成されている。ここで、画素電極の平坦化やそのコンタクト抵抗の低減だけを目的とするのであれば、以下のように構成できる。即ち、図29に示すように、第7の実施形態では、層間絶縁膜421は、1層のシリコン酸化膜だけからなっている。
【0144】
塗布ITO膜から成る画素電極441は、その下層側において層間絶縁膜421の表面にスパッタ法により形成されたアルミニウム膜(導電性スパッタ膜/金属膜)からなる中継電極480の表面側に形成されている。したがって、画素電極441は中継電極480を介してドレイン領域416に電気的に接続されている。ここでも、中継電極480はアルミニウム膜であり、光透過性がないので、その形成領域はコンタクトホール421Bの内部及びその周囲のみに限定されている。
【0145】
この第7の実施形態では、画素電極441はソース電極431と同一の層間に構成されているので、これらの電極同士が短絡しないように配置される。(図28、図29参照)
【0146】
このような構成のアクティブマトリクス基板401の製造方法は、第4の実施形態で説明した図20(a)〜図20(e)に示す工程が概ね共通する。そこで、以下の説明では、図20(e)に示す工程の後に行う工程のみについて図30(a)〜図30(c)を参照して説明する。
【0147】
図30(a)に示すように、層間絶縁膜421のうち、ソース領域414及びドレイン領域416に相当する位置にコンタクトホール421A,421Bを形成する。
【0148】
次に、ソース電極431及びデータ線を形成するためのアルミニウム膜460をスパッタ形成した後、レジストマスク470を形成する。
【0149】
次に、レジストマスク470を用いてアルミニウム膜460をパターニングして、図30(b)に示すように、ソース電極431、データ線、及び中継電極480を形成する。
【0150】
次に、図30(c)に示すように、層間絶縁膜421の表面側全体に塗布ITO膜482(導電性透明塗布膜)を形成する。この塗布ITO膜482を形成するにあたっても、上述した各実施例の塗布材を用いることができる。
【0151】
このようにして塗布ITO膜482を形成した後、レジストマスク484を形成し、それを用いてITO膜482をパターニングして、図29に示すように、画素電極441を形成する。
【0152】
この第7の実施形態でも画素電極441を形成するにあたっては、段差被覆性に優れている塗布成膜法を用いるため、表面に段差のない平坦な画素電極441を形成できる。したがって、ラビングを安定に行えるとともに、リバースチルトドメインの発生などを防止できる。また、中継電極が介在することで、塗布成膜法により形成したITO膜からなる画素電極441とドレイン領域416とのコンタクト抵抗が高くなる問題を解消できる。
【0153】
なお、本発明は上記実施例に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、第6及び第7の実施形態では、工程数を最小限とするという観点から中継電極466、480をソース電極431及びデータ線と同時形成してそれらと同一材質からなる金属膜(アルミニウム膜)から構成した。これに代えて、図31(a)に示すように、層間絶縁膜420を下層側層間絶縁膜421及び上層側層間絶縁膜422から構成した場合に、塗布成膜により形成したITO膜からなる画素電極441及び導電性スパッタ膜から形成した中継電極486の双方を、上層側層間絶縁膜422の表面上に形成してもよい。
【0154】
このように構成した場合には、第6の実施形態と違って、画素電極441の形成領域を拡張できるので、データ線及び走査線をブラックマトリクスとして利用できる。また、中継電極486(導電性スパッタ膜)をソース電極431と異なる工程で形成することになるので、その材質についてはソース電極431と同一の金属材料、あるいは異なる材料のいずれであってもよい。
【0155】
また、第6及び第7の実施形態ではいずれも、層間絶縁膜のコンタクトホールの存在が画素電極の表面形状に影響を及ぼしやすいプレーナ型のTFTを例に説明したが、逆スタガ型等のTFTに本発明を適用することも可能である。特に、凹凸のある領域の上に画素電極を形成せざるを得ない場合に、本発明のように塗布成膜により形成した導電性透明塗布膜を用いた画素電極を形成すれば、かかる凹凸が画素電極の表面形状に及ぼす影響を除去することができる。
【0156】
例えば、図31(b)に示す逆スタガ型のTFTにおいて、画素電極441に塗布ITO膜を用いれば、画素電極441表面の平坦化を図ることができる。図31(b)に示すTFTでは、絶縁基板410の表面側に下地保護膜411、ゲート電極415、ゲート絶縁膜413、チャネル領域417を構成する真性のアモルファスシリコン膜、及びチャネル保護用の絶縁膜490がこの順序で積層されている。チャネル保護用の絶縁膜490の両側には高濃度N型のアモルファスシリコン膜がソース・ドレイン領域414、416が構成され、これらのソース・ドレイン領域414、416の表面にはクロム、アルミニウム、チタンなどのスパッタ膜からなるソース電極431及び中継電極492が構成されている。
【0157】
更に、それらの表面側には層間絶縁膜494及び画素電極441が構成されている。ここで、画素電極441は塗布ITO膜から構成されているので、表面が平坦である。また、画素電極441は、層間絶縁膜441のコンタクトホールを介して中継電極496に電気的接続している。即ち、画素電極441は、スパッタ膜からなる中継電極496を介してドレイン領域416に電気接続しているため、塗布ITO膜からなる画素電極441はドレイン領域416(シリコン膜)とのコンタクト抵抗が高いという問題を解消できる。更に、画素電極441は、ソース電極431と異なる層間に構成されているため、これらの電極が短絡することがない。それ故、画素電極441がデータ線や走査線(不図示)に被さる位まで画素電極441を広い領域に形成できるので、データ線や走査線自身をブラックマトリクスとして利用できるとともに、画素領域の開口率を高めることができる。
【0158】
更に、画素電極を形成するにあたって、液状の塗布材から塗布ITO膜を形成するため液滴吐出方式法を用いたが、ペースト状の塗布材を用いれば印刷法を用いて塗布ITO膜を形成することができる。更に、ペースト状の塗布材を用いればスクリーン印刷を利用することもできるので、画素電極を形成すべき領域のみにペースト状の塗布材を印刷し、それに乾燥、熱処理を行ったものをそのまま画素電極として用いてもよい。この場合にはエッチングによるITO膜に対するパターニングが不要であるため、製造コストを大幅に低減できるという利点がある。
【0159】
なお、第2の実施形態〜第7の実施形態は、画素電極を塗布膜にて形成する例を説明したが、第1実施例にて説明した通り、画素電極以外の絶縁膜、導電層、半導体膜、不純物半導体膜のいずれか或いは全てを塗布膜にて形成できることは言うまでもない。
【0160】
〔第8の実施形態〕
(電子機器)
上述の実施形態の液晶表示装置を用いて構成される電子機器は、図33に示す表示情報出力源1000、表示情報処理回路1002、表示駆動回路1004、液晶パネルなどの表示パネル1006、クロック発生回路1008及び電源回路1010を含んで構成される。
【0161】
表示情報出力源1000は、ROM、RAMなどのメモリ、テレビ信号を同調して出力する同調回路などを含んで構成され、クロック発生回路1008からのクロックに基づいて、ビデオ信号などの表示情報を出力する。表示情報処理回路1002は、クロック発生回路1008からのクロックに基づいて表示情報を処理して出力する。この表示情報処理回路1002は、例えば増幅・極性反転回路、相展開回路、ローテーション回路、ガンマ補正回路あるいはクランプ回路等を含むことができる。表示駆動回路1004は、走査側駆動回路及びデータ側駆動回路を含んで構成され、液晶パネル1006を表示駆動する。電源回路1010は、上述の各回路に電力を供給する。
【0162】
このような構成の電子機器として、図34に示す液晶プロジェクタ、図35に示すマルチメディア対応のパーソナルコンピュータ(PC)及びエンジニアリング・ワークステーション(EWS)、図36に示すページャ、あるいは携帯電話、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、POS端末、タッチパネルを備えた装置などを挙げることができる。
【0163】
図34に示す液晶プロジェクタは、透過型液晶パネルをライトバルブとして用いた投写型プロジェクタであり、例えば3板プリズム方式の光学系を用いている。図34において、プロジェクタ1100では、白色光源のランプユニット1102から射出された投写光がライトガイド1104の内部で、複数のミラー1106及び2枚のダイクロイックミラー1108によってR、G、Bの3原色に分けられ、それぞれの色の画像を表示する3枚の液晶パネル1110R、1110G及び1110Bに導かれる。そして、それぞれの液晶パネル1110R、1110G及び1110Bによって変調された光は、ダイクロイックプリズム1112に3方向から入射される。ダイクロイックプリズム1112では、レッドR及びブルーBの光が90°曲げられ、グリーンGの光が直進するので各色の画像が合成され、投写レンズ1114を通してスクリーンなどにカラー画像が投写される。
【0164】
図35に示すパーソナルコンピュータ1200は、キーボード1202を備えた本体部1204と、液晶表示画面1206とを有する。
図36に示すページャ1300は、金属製フレーム1302内に、液晶表示基板1304、バックライト1306aを備えたライトガイド1306、回路基板1308、第1及び第2のシールド板1310、1312、2つの弾性導電体1314,1316、及びフィルムキャリアテープ1318を有する。2つの弾性導電体1314,1316及びフィルムキャリアテープ1318は、液晶表示基板1304と回路基板1308とを接続するものである。
【0165】
ここで、液晶表示基板1304は、2枚の透明基板1304a,1304bの間に液晶を封入したもので、これにより少なくともドットマトリクス型の液晶表示パネルが構成される。一方の透明基板に、図33に示す駆動回路1004、あるいはこれに加えて表示情報処理回路1002を形成することができる。液晶表示基板1304に搭載されない回路は、液晶表示基板の外付け回路とされ、図36の場合には回路基板1308に搭載できる。
【0166】
図36はページャの構成を示すものであるから、液晶表示基板1304以外に回路基板1308が必要となるが、電子機器用の一部品として液晶表示装置が使用される場合であって、透明基板に表示駆動回路などが搭載される場合には、その液晶表示装置の最小単位は液晶表示基板1304である。あるいは、液晶表示基板1304を筺体としての金属フレーム1302に固定したものを、電子機器用の一部品である液晶表示装置として使用することもできる。更に、バックライト式の場合には、金属製フレーム1302内に、液晶表示基板1304と、バックライト1306aを備えたライトガイド1306とを組み込んで、液晶表示装置を構成することができる。
【0167】
これらに代えて、図37に示すように、液晶表示基板1304を構成する2枚の透明基板1304a,1304bの一方に、金属の導電膜が形成されたポリイミドテープ1322にICチップ1324を実装したTCP(Tape Carrier Package)1320を接続して、電子機器用の一部品である液晶表示装置として使用することもできる。
【図面の簡単な説明】
【図1】第1実施形態の薄膜トランジスタの製造過程を示す断面図。
【図2】第1実施形態の薄膜トランジスタの製造過程を示す断面図。
【図3】第1実施形態の薄膜トランジスタの製造過程を示す断面図。
【図4】第1実施形態のスピンコータによる塗布膜形成装置の構成図。
【図5】第1実施形態の液滴吐出方式による塗布膜形成装置の構成図。
【図6】第1実施形態の液体塗布装置の構成図。
【図7】図6の液体塗布装置による処理後の状態を示す概略説明図。
【図8】第1実施形態の他の液体塗布装置の構成図。
【図9】図8の液体塗布装置の部分拡大図。
【図10】図8の液体塗布装置の部分拡大図。
【図11】第2実施形態のアクティブマトリクス基板を拡大した平面図。
【図12】図11のI−I′線に相当する位置で切断した断面図。
【図13】図11のアクティブマトリクス基板の製造方法を示す断面図。
【図14】図13に示す工程以降に行う各工程を示す断面図。
【図15】第3実施形態のアクティブマトリクス基板を拡大した平面図。
【図16】図15のII−II′線で切断した断面図。
【図17】図15のアクティブマトリクス基板の製造方法を示す断面図。
【図18】比較例及びコンタクトホール付近の縦断面図。
【図19】図15のII−II′線で切断した第4実施形態の縦断面図。
【図20】図19のアクティブマトリクス基板の製造方法を示す断面図。
【図21】図20の工程に引き続き実施される工程を示す断面図。
【図22】第5実施形態のアクティブマトリクス基板を拡大した平面図。
【図23】図22のIII−III′線で切断した断面図。
【図24】図22のアクティブマトリクス基板の製造方法を示す断面図。
【図25】第6実施形態のアクティブマトリクス基板を拡大した平面図。
【図26】図25のIV−IV′線で切断した断面図。
【図27】図25のアクティブマトリクス基板の製造方法を示す断面図。
【図28】第7実施形態のアクティブマトリクス基板を拡大した平面図。
【図29】図28のV−V′線に相当する位置での断面図である。
【図30】図28のアクティブマトリクス基板の製造方法を示す断面図。
【図31】他の実施形態のアクティブマトリクス基板の説明図。
【図32】比較例及びコンタクトホール付近の縦断面図。
【図33】第8実施形態の電子機器が有する液晶表示装置のブロック図。
【図34】図33の液晶表示装置を用いたプロジェクタの概略断面図。
【図35】パーソナルコンピュータの概略説明図。
【図36】ページャの組立分解斜視図。
【図37】TCPを有する液晶表示装置を示す概略説明図。
【符号の説明】
10 ガラス基板、12、411 第1絶縁膜、14、406 シリコン膜(半導体膜)、14C、417 チャネル領域、14D、416 ドレイン領域、14S、414 ソース領域、15、413 第2絶縁膜(ゲート絶縁膜)、16第3絶縁膜(被覆部)、17a 第1レジスト膜(レジスト層)、17b 第2レジスト膜(レジスト層)、18、415 ゲート電極、19 不純物塗布液、20、421 第4絶縁膜(層間絶縁膜)、22、441 ドレイン電極、画素電極、24、431 ソース電極、26 保護膜(保護用絶縁層)、305 ノズル(液状液滴吐出ノズル)、316 ノズル口(吐出口)、400 アクティブマトリクス基板、404 薄膜トランジスタ、Gm 走査線、Sn データ線
Claims (14)
- 基材上面に、ゲート電極と、ゲート絶縁膜と、チャネル領域と、ソース領域及びドレイン領域とが順次配置されたトランジスタを製造する方法において、
前記ソース領域及び前記ドレイン領域を形成する工程は、
露出状態の半導体膜に不純物原子を含有する液状材料を接触配置させる工程と、
前記液状材料を熱処理して不純物含有薄膜を形成する工程と、
該不純物含有薄膜から前記不純物原子を前記半導体膜内に拡散させる工程と、
を具備することを特徴とするトランジスタの製造方法。 - 前記露出状態の半導体膜の一部を被覆する被覆部を形成する工程を具備することを特徴とする請求項1に記載のトランジスタの製造方法。
- マスクパターンを用いたパターニングにより、前記被覆部を形成することを特徴とする請求項2に記載のトランジスタの製造方法。
- 前記ゲート電極は前記半導体膜より先に形成され、
基板下面からの露光により前記ゲート電極をマスクとして被覆部形成用レジストをパターニングし、
パターニングされた当該被覆部形成用レジストをマスクとして、前記被覆部を形成することを特徴とする請求項2または請求項3に記載のトランジスタの製造方法。 - 前記被覆部を形成する工程は、液滴吐出方式を用いることを特徴とする請求項2から請求項4のうちいずれかに記載のトランジスタの製造方法。
- 前記半導体膜に前記液状材料を接触配置させる工程は、
液滴吐出方式を用いることを特徴とする請求項1から請求項5のうちいずれかに記載のトランジスタの製造方法。 - 前記液状材料は、リン原子又はボロン原子を含むSOG(Spin On Glass)を含有していることを特徴とする請求項1から請求項6のうちいずれかに記載のトランジスタの製造方法。
- 前記液状材料は、リン原子又はボロン原子とSi原子を含むシクロシランを含有していることを特徴とする請求項1から請求項6のうちいずれかに記載のトランジスタの製造方法。
- 前記熱処理は、高温短時間で行うことを特徴とする請求項1から請求項8のうちいずれかに記載のトランジスタの製造方法。
- 基材上に、ゲート電極と、ゲート絶縁膜と、チャネル領域と、ソース領域及びドレイン領域とが順次配置されたトランジスタであって、
請求項1から請求項9のうちいずれかの製造方法で製造されることを特徴とするトランジスタ。 - 前記ソース領域及び前記ドレイン領域の膜厚は、前記チャネル領域の膜厚よりも大きいことを特徴とする請求項10に記載のトランジスタ。
- トランジスタを用いた集積回路であって、
請求項10又は請求項11に記載のトランジスタを用いたことを特徴とする集積回路。 - 画素電極と、該画素電極のスイッチング用の薄膜トランジスタとを備える電気光学装置であって、
請求項10又は請求項11に記載のトランジスタを用いたことを特徴とする電気光学装置。 - 電気光学装置を表示手段として備える電子機器であって、
請求項13に記載の電気光学装置を備えることを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003096513A JP2004304022A (ja) | 2003-03-31 | 2003-03-31 | トランジスタの製造方法、トランジスタ、トランジスタを用いた集積回路、電気光学装置及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003096513A JP2004304022A (ja) | 2003-03-31 | 2003-03-31 | トランジスタの製造方法、トランジスタ、トランジスタを用いた集積回路、電気光学装置及び電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004304022A true JP2004304022A (ja) | 2004-10-28 |
Family
ID=33408570
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003096513A Pending JP2004304022A (ja) | 2003-03-31 | 2003-03-31 | トランジスタの製造方法、トランジスタ、トランジスタを用いた集積回路、電気光学装置及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004304022A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006259383A (ja) * | 2005-03-17 | 2006-09-28 | Seiko Epson Corp | 電子デバイス用基板の製造方法、電子デバイス用基板、電子デバイスおよび電子機器 |
JP2007193267A (ja) * | 2006-01-23 | 2007-08-02 | Toppan Printing Co Ltd | 薄膜トランジスタ装置及びその製造方法及び薄膜トランジスタアレイ及び薄膜トランジスタディスプレイ |
EP1890322A2 (en) | 2006-08-15 | 2008-02-20 | Kovio, Inc. | Printed dopant layers |
EP2235753A1 (en) * | 2008-01-24 | 2010-10-06 | Soligie, Inc. | Silicon thin film transistors, systems, and methods of making same |
US8304780B2 (en) | 2006-08-15 | 2012-11-06 | Kovio, Inc. | Printed dopant layers |
US9196641B2 (en) | 2006-08-15 | 2015-11-24 | Thin Film Electronics Asa | Printed dopant layers |
CN105336575A (zh) * | 2014-08-11 | 2016-02-17 | 中芯国际集成电路制造(上海)有限公司 | 形成多晶硅电阻的方法及半导体器件 |
-
2003
- 2003-03-31 JP JP2003096513A patent/JP2004304022A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006259383A (ja) * | 2005-03-17 | 2006-09-28 | Seiko Epson Corp | 電子デバイス用基板の製造方法、電子デバイス用基板、電子デバイスおよび電子機器 |
JP2007193267A (ja) * | 2006-01-23 | 2007-08-02 | Toppan Printing Co Ltd | 薄膜トランジスタ装置及びその製造方法及び薄膜トランジスタアレイ及び薄膜トランジスタディスプレイ |
EP1890322A2 (en) | 2006-08-15 | 2008-02-20 | Kovio, Inc. | Printed dopant layers |
EP1890322A3 (en) * | 2006-08-15 | 2012-02-15 | Kovio, Inc. | Printed dopant layers |
US8304780B2 (en) | 2006-08-15 | 2012-11-06 | Kovio, Inc. | Printed dopant layers |
US9196641B2 (en) | 2006-08-15 | 2015-11-24 | Thin Film Electronics Asa | Printed dopant layers |
EP2235753A1 (en) * | 2008-01-24 | 2010-10-06 | Soligie, Inc. | Silicon thin film transistors, systems, and methods of making same |
EP2235753A4 (en) * | 2008-01-24 | 2013-10-02 | Soligie Inc | SILICON THIN FILM TRANSISTORS, SYSTEMS AND MANUFACTURING METHOD THEREFOR |
CN105336575A (zh) * | 2014-08-11 | 2016-02-17 | 中芯国际集成电路制造(上海)有限公司 | 形成多晶硅电阻的方法及半导体器件 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4515809B2 (ja) | 薄膜デバイスの製造方法 | |
JP4103800B2 (ja) | トランジスタの製造方法 | |
JP3059915B2 (ja) | 表示装置および表示装置の製造方法 | |
US7969520B2 (en) | Liquid crystal display device and dielectric film usable in the liquid crystal display device | |
CN1890698B (zh) | 显示器件及其制造方法和电视装置 | |
JP2004304022A (ja) | トランジスタの製造方法、トランジスタ、トランジスタを用いた集積回路、電気光学装置及び電子機器 | |
JP4341255B2 (ja) | トランジスタの製造方法、電気光学装置の製造方法、及び電子機器の製造方法 | |
JP4252595B2 (ja) | 液晶表示装置とその製造方法 | |
JP4963158B2 (ja) | 表示装置の作製方法、電気光学装置の作製方法 | |
JP2005148728A (ja) | 集積回路 | |
JP2001291872A (ja) | 半導体装置の作製方法 |