JP2006259383A - 電子デバイス用基板の製造方法、電子デバイス用基板、電子デバイスおよび電子機器 - Google Patents

電子デバイス用基板の製造方法、電子デバイス用基板、電子デバイスおよび電子機器 Download PDF

Info

Publication number
JP2006259383A
JP2006259383A JP2005078129A JP2005078129A JP2006259383A JP 2006259383 A JP2006259383 A JP 2006259383A JP 2005078129 A JP2005078129 A JP 2005078129A JP 2005078129 A JP2005078129 A JP 2005078129A JP 2006259383 A JP2006259383 A JP 2006259383A
Authority
JP
Japan
Prior art keywords
substrate
electronic device
insulating layer
manufacturing
organic insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005078129A
Other languages
English (en)
Inventor
Tsutomu Miyamoto
勉 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005078129A priority Critical patent/JP2006259383A/ja
Publication of JP2006259383A publication Critical patent/JP2006259383A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】単位長さ当りの画素数の増大を図った場合でも、画素電極を広い形成領域に形成することができる電子デバイス用基板の製造方法、電子デバイス用基板、電子デバイスおよび電子機器を提供すること。
【解決手段】本発明の電子デバイス用基板の製造方法は、薄膜トランジスタ1が設けられた基板2上に、薄膜トランジスタ1を覆うように有機絶縁層11を形成する第1の工程と、有機絶縁層11に、薄膜トランジスタ1のドレイン電極(電気接続部)4の一部を露出させるように、貫通孔111を形成する第2の工程と、有機絶縁層11上に、薄膜トランジスタ1を包含する(と重なる)領域に画素電極41を形成するとともに、貫通孔111内にドレイン電極4と画素電極41とを導通する導電部112を形成する第3の工程とを有する。
【選択図】図2

Description

本発明は、電子デバイス用基板の製造方法、電子デバイス用基板、電子デバイスおよび電子機器に関するものである。
画素電極と、対向電極と、画素電極および対向電極との間に配された電気泳動粒子を有し、画素電極と対向電極との間に電界を生じさせ、電気泳動粒子をいずれかの電極に向かって電気泳動させることによって画像を表示させる電気泳動表示装置は、各構成要素を、薄くかつ可撓性を有するように構成できることから、電子ペーパーの表示ユニット等として期待されている(例えば、非特許文献1参照。)。
このような電気泳動表示装置において、画素電極が形成される回路基板(電子デバイス用基板)は、基板上に、画素電極と、画素電極のON/OFFを制御する薄膜トランジスタと、薄膜トランジスタのソース電極およびゲート電極に電圧を印加するデータ線およびゲート線とが形成されて構成される。
このうち画素電極は、マトリクス状に配列され、この画素電極に対応するように有機薄膜トランジスタがマトリクス状に配列されている。また、データ線およびゲート線は、互いに直交するように略直線状に形成される。
ところで、このような電気泳動表示装置では、画像の精細化を目的として、単位長さ当りの画素数の増大が図られており、それに伴って画素電極の大きさは縮小され、有機薄膜トランジスタ、データ線およびゲート線の数は増大する方向にある。
このため、画素電極形成領域に対して、有機薄膜トランジスタ形成領域および配線形成領域の割合が大きくなっており、表示画像上で、特に配線形成領域に対応する部分が線状に抜けて視認されてしまうという不都合が生じている。
これに対しては、配線の幅を狭小化することで、配線形成領域の割合を小さくすることも考えられるが、配線の幅の狭小化には限界がある。
川瀬健夫,「インクジェット印刷法によるポリマー薄膜トランジスタの作製」,機能材料,株式会社シーエムシー出版,2004年3月,第24巻,第3号,p.33−41
本発明は、単位長さ当りの画素数の増大を図った場合でも、画素電極を広い形成領域に形成することができる電子デバイス用基板の製造方法、電子デバイス用基板、電子デバイスおよび電子機器を提供することにある。
このような目的は、下記の本発明により達成される。
本発明の電子デバイス用基板の製造方法は、有機トランジスタが設けられた基板上に、前記有機トランジスタを覆うように有機絶縁層を形成する第1の工程と、
該有機絶縁層に、前記有機トランジスタの電気接続部の一部を露出させるように、貫通孔を形成する第2の工程と、
前記有機絶縁層上に、前記有機トランジスタと重なる領域に画素電極を形成するとともに、前記貫通孔内に前記電気接続部と前記画素電極とを導通する導電部を形成する第3の工程とを有することを特徴とする。
これにより、単位長さ当りの画素数の増大を図った場合でも、画素電極を広い形成領域に形成することができる。
本発明の電子デバイス用基板の製造方法では、前記第1の工程において、前記有機絶縁層を、ホットメルト樹脂を用いて形成することが好ましい。
これにより、有機絶縁層を、容易に形成することができる。
本発明の電子デバイス用基板の製造方法では、前記ホットメルト樹脂は、フィルム状をなしていることが好ましい。
これにより、有機絶縁層を、より容易に形成することができる。
本発明の電子デバイス用基板の製造方法では、前記第1の工程において、フィルム状の前記ホットメルト樹脂を前記基板に貼着することによって、前記有機絶縁層を形成することが好ましい。
これにより、有機絶縁層を、より容易に形成することができる。
本発明の電子デバイス用基板の製造方法では、フィルム状の前記ホットメルト樹脂を前記基板に貼着する方法は、真空ラミネート法であることが好ましい。
これにより、基板上に形成された配線の断線や薄膜トランジスタの損傷を防止しながら、有機絶縁層を、より容易に形成することができる。
本発明の電子デバイス用基板の製造方法では、前記ホットメルト樹脂は、エチレン−酢酸ビニル共重合体を主成分とするものであることが好ましい。
比較的低温で軟化するため、有機絶縁層を形成する際に、薄膜トランジスタへの熱による悪影響を最小限に抑えることができる。
本発明の電子デバイス用基板の製造方法では、前記第1の工程において、前記有機絶縁層を、液相プロセスによって形成することが好ましい。
これにより、有機絶縁層を、容易に形成することができる。
本発明の電子デバイス用基板の製造方法では、前記第1の工程において、前記有機絶縁層を、水溶性樹脂を用いて形成することが好ましい。
水溶性樹脂を用いることにより、有機絶縁層を水系溶媒を使用する液相プロセスによって容易に形成することができる。これにより、有機絶縁層を形成する際に、溶媒による有機半導体層の膨潤、溶解を防止することができる。
本発明の電子デバイス用基板の製造方法では、前記水溶性樹脂は、ビニルアルコールを含む重合体を主成分とするものであることが好ましい。
ビニルアルコールを含む重合体を主成分とする水溶性樹脂は、下地トランジスタ層に形成時点でダメージを与えずに保護する事が出来るという点で優れている。
本発明の電子デバイス用基板の製造方法では、前記第2の工程の後、前記有機絶縁層に形成された貫通孔の横断面形状を、前記基板に向かって漸減させる処理を行うことが好ましい。
これにより、貫通孔の上面に臨む角部の角度が大きくなる。これにより、この角部において画素電極が断裂するのを防止することができる。
本発明の電子デバイス用基板の製造方法では、前記処理は、アニ−ル処理であることが好ましい。
これにより、貫通孔の横断面形状を基板に向かって、容易に漸減させることができる。
本発明の電子デバイス用基板の製造方法では、前記アニ−ル処理における加熱温度は、前記有機絶縁層を構成する材料の軟化点以上、融点以下であることが好ましい。
これにより、貫通孔の横断面形状を基板に向かって、より確実に漸減させることができる。
本発明の電子デバイス用基板の製造方法では、前記第3の工程において、前記貫通孔を埋めるように前記導電部を形成するとともに、前記画素電極を形成することが好ましい。
本発明の電子デバイス用基板の製造方法では、前記導電部および前記画素電極を液相プロセスによって一括して形成することが好ましい。
液相プロセスによれば、大掛かりな設備を必要とせず、容易かつ安価に、導電部および画素電極を一括して形成することができる。
本発明の電子デバイス用基板の製造方法では、前記液相プロセスにおいて、液滴吐出法を用いることが好ましい。
液滴吐出法によれば、貫通孔を確実に埋めることができるとともに、所定形状の画素電極を選択的に、寸法精度よく形成することができる。
本発明の電子デバイス用基板の製造方法では、前記第3の工程において、前記貫通孔の内面および前記電気接続部の表面に沿って前記導電部を形成するとともに、前記画素電極を形成することが好ましい。
本発明の電子デバイス用基板の製造方法では、前記導電部および前記画素電極を気相プロセスによって一括して形成することが好ましい。
気相プロセスによれば、画素電極および導電部を薄く形成することができ、電子デバイス用基板が大型化すること(特に、厚膜化すること)を防止することができる。また、気相プロセスによれば、緻密で、特性に優れる膜を得ることができる。
本発明の電子デバイス用基板は、本発明の電子デバイス用基板の製造方法によって製造されたことを特徴とする。
これにより、信頼性の高い電子デバイス用基板が得られる。
本発明の電子デバイスは、本発明の電子デバイス用基板を備えることを特徴とする。
これにより、信頼性の高い電子デバイスが得られる。
本発明の電子機器は、本発明の電子デバイスを備えることを特徴とする。
これにより、信頼性の高い電子機器が得られる。
以下、本発明の電子デバイス用基板の製造方法、電子デバイス用基板、電子デバイスおよび電子機器
<電子デバイス用基板>
まず、本発明の電子デバイス用基板について説明する。
図1は、本発明の電子デバイス用基板の実施形態を示す平面図、図2は、図1中のA−A線断面図である。なお、以下の説明では、図1中の紙面手前側を「上」、紙面奥側を「下」、図2中の上側を「上」、下側を「下」と言う。
図1および図2に示す電子デバイス用基板(アクティブマトリクス装置)100は、基板2と、有機薄膜トランジスタ1(以下、「薄膜トランジスタ1」と言う。)と、接続端子9と、配線10と、有機絶縁層11と、画素電極41とで構成され、前記各部1、9、10、11および41が基板2上に設けられている。
基板2は、この上に設けられた前記各部1、9、10、11および41を支持するための支持体である。
基板2には、例えば、ガラス基板、ポリイミド、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリメチルメタクリレート(PMMA)、ポリカーボネート(PC)、ポリエーテルスルホン(PES)、芳香族ポリエステル(液晶ポリマー)等で構成されるプラスチック基板(樹脂基板)、石英基板、シリコン基板、ガリウム砒素基板等を用いることができる。電子デバイス用基板100に可撓性を付与する場合には、基板2には、樹脂基板が選択される。
この基板2上には、下地層が設けられていてもよい。下地層としては、例えば、基板2表面からのイオンの拡散を防止する目的、前記各部1、9および10と基板2との密着性(接合性)を向上させる目的等により設けられる。
下地層の構成材料としては、特に限定されないが、酸化珪素(SiO)、窒化珪素(SiN)、ポリイミド、ポリアミド、あるいは架橋されて不溶化された高分子等が好適に用いられる。
薄膜トランジスタ1は、画素電極41のON/OFFを制御するスイッチング素子となるものであり、ソース電極3およびドレイン電極4と、有機半導体層5と、ゲート絶縁層6と、ゲート電極8とを有し、基板2上にマトリクス状に配列されている。
なお、薄膜トランジスタ1の詳細については、後に説明する。
接続端子9は、複数の第1の端子91および複数の第2の端子92とで構成されている。
各第1の端子91および各第2の端子92は、それぞれ、駆動用ICと接続するための端子を構成する。
また、配線10は、複数のゲート線101と、各ゲート線101とほぼ直交するように設けられた複数のデータ線102とで構成されている。
本実施形態では、一列に配列された薄膜トランジスタ1のゲート電極8が共通電極とされており、この共通電極により、ゲート線101が構成されている。これにより、ゲート線101は、ほぼ直線状をなしている。そして、各ゲート線101は、それぞれの一端部が、第1の端子91に接続されている。
ゲート線101をこのような構成とすることにより、所定数のゲート電極8を一括して形成することができる。その結果として、電子デバイス用基板100の作製時間の短縮を図ることができる。
また、各データ線102の一端部は、それぞれ、第2の端子92と接続され、その途中には、複数の薄膜トランジスタ1のソース電極3が接続されている。
有機絶縁層11は、薄膜トランジスタ1および配線10を覆うように形成されている。この有機絶縁層11は、画素電極41と、薄膜トランジスタ1および配線10とを絶縁するとともに、画素電極41を支持する下地となるものである。
有機絶縁層11には、ドレイン電極4と重なり、かつ、ドレイン電極4に到達する貫通孔111が形成され、この貫通孔111内に導電部112が設けられている。本実施形態では、ドレイン電極4が薄膜トランジスタ1の電気接続部を構成する。
画素電極41は、電子デバイス用基板100を用いて、例えば、後述する電気泳動表示装置20を構築した際に、電気泳動粒子を電気泳動させるための電界を与えるための一方の電極を構成するものであり、有機絶縁層11上にマトリクス状に配列されている。
各画素電極41と、マトリクス状に配列された各薄膜トランジスタ1が備えるドレイン電極4とは、導電部112を介してそれぞれ接続されている。
画素電極41、接続端子9(第1の端子91および第2の端子92)および配線10(ゲート線101およびデータ線102)の構成材料としては、導電性を有するものであれば、いかなるものであってもよいが、例えば、後述するソース電極3およびドレイン電極4の構成材料として挙げるものと同様のものを用いることができる。これにより、後述する電子デバイス用基板の製造工程において、同一の工程内で、これらソース電極3、ドレイン電極4、接続端子9およびデータ線102を同時に形成することができる。
有機絶縁層11の構成材料としては、例えば、ポリエチレン、ポリプロピレン、エチレン−プロピレン共重合体、エチレン−酢酸ビニル共重合体(EVA)等のポリオレフィン、環状ポリオレフィン、変性ポリオレフィン、ポリ塩化ビニル、ポリ塩化ビニリデン、ポリスチレン、ポリアミド、ポリイミド、ポリアミドイミド、ポリカーボネート、ポリ−(4−メチルペンテン−1)、アイオノマー、アクリル系樹脂、ポリメチルメタクリレート、アクリロニトリル−ブタジエン−スチレン共重合体(ABS樹脂)、アクリロニトリル−スチレン共重合体(AS樹脂)、ブタジエン−スチレン共重合体、ポリオキシメチレン、ポリビニルアルコール(PVA)、エチレン−ビニルアルコール共重合体(EVOH)、ポリエチレンテレフタレート(PET)、ポリブチレンテレフタレート(PBT)、ポリシクロヘキサンテレフタレート(PCT)等のポリエステル、ポリエーテル、ポリエーテルケトン(PEK)、ポリエーテルエーテルケトン(PEEK)、ポリエーテルイミド、ポリアセタール(POM)、ポリフェニレンオキシド、変性ポリフェニレンオキシド、ポリサルフォン、ポリエーテルサルフォン、ポリフェニレンサルファイド、ポリアリレート、芳香族ポリエステル(液晶ポリマー)、ポリテトラフルオロエチレン、ポリフッ化ビニリデン、その他フッ素系樹脂、スチレン系、ポリオレフィン系、ポリ塩化ビニル系、ポリウレタン系、ポリエステル系、ポリアミド系、ポリブタジエン系、トランスポリイソプレン系、フッ素ゴム系、塩素化ポリエチレン系等の各種熱可塑性エラストマー、エポキシ樹脂、フェノール樹脂、ユリア樹脂、メラミン樹脂、不飽和ポリエステル、シリコーン樹脂、ポリウレタン等、またはこれらを主とする共重合体、ブレンド体、ポリマーアロイ等が挙げられ、これらのうちの1種または2種以上を組み合わせて(例えば2層以上の積層体として)用いることができる。
これらの中でも、特に、ホットメルト樹脂や水溶性樹脂に分類されるものを用いるのが好ましい。ホットメルト樹脂としてフィルム状のものを用いることにより、後述する電子デバイス用基板100の製造工程において、有機絶縁層11を、ラミネート法によって容易に形成することができる。また、水溶性樹脂を用いることにより、有機絶縁層11を、水系溶媒を使用する液相プロセスによって容易に形成することができる。これにより、有機絶縁層11を形成する際に、溶媒による有機半導体層5の膨潤、溶解を防止することができる。
ホットメルト樹脂としては、例えば、エチレン−酢酸ビニル共重合体、エチレン−エチルアクリレート共重合体、エチレン−メチルアクリレート共重合体、ポリエステル、ポリオレフィン、ポリアミド、アクリル樹脂等が挙げられる。
これらの中でも、ホットメルト樹脂としては、エチレン−酢酸ビニル共重合体を主成分とするものが好ましい。エチレン−酢酸ビニル共重合体を主成分とするホットメルト樹脂は、比較的低温で軟化するため、有機絶縁層11を形成する際に、薄膜トランジスタ1への熱による悪影響を最小限に抑えることができる。
また、水溶性樹脂としては、例えば、ポリビニルアルコール、エチレン−ビニルアルコール共重合体、塩化ビニル−ビニルアルコール共重合体、酢酸ビニル−ビニルアルコール共重合体のようなビニルアルコールを含む重合体、ポリビニルピロリドン等が挙げられる。
これらの中でも、水溶性樹脂としては、ビニルアルコールを含む重合体を主成分とするものが好ましい。ビニルアルコールを含む重合体を主成分とする水溶性樹脂は、下地トランジスタ層に形成時点でダメージを与えずに保護する事が出来るという点で優れている。
有機絶縁層11の厚さ(平均)は、0.1〜500μm程度であるのが好ましく、1〜300μm程度であるのがより好ましい。有機絶縁層11の厚さが前記範囲より薄い場合には、薄膜トランジスタ1および配線10と、画素電極41との絶縁が不十分となるおそれがある。また、有機絶縁層11の厚さを前記範囲より厚くしても、それ以上の絶縁効果の増大が期待できず、電子デバイス用基板100が厚膜化するだけで好ましくない。
次に、薄膜トランジスタ1の構成について説明する。
図2に示す薄膜トランジスタ1は、ソース電極3およびドレイン電極4と、有機半導体層5と、ゲート絶縁層6と、バッファ層7と、ゲート電極8とが、この順で基板2側から積層されて構成されている。
このような薄膜トランジスタ1は、ソース電極3およびドレイン電極4が、ゲート絶縁層6を介してゲート電極8よりも基板2側に設けられた構成の薄膜トランジスタ、すなわち、トップゲート構造の薄膜トランジスタである。
以下、薄膜トランジスタ1を構成する各部について、順次説明する。
基板2上には、ソース電極3とドレイン電極4とが所定間隔離間して設けられている。
ソース電極3およびドレイン電極4の構成材料としては、導電性を有するものであれば特に限定されず、それぞれ、例えば、Pd、Pt、Au、W、Ta、Mo、Al、Cr、Ti、Cuまたはこれらを含む合金等の導電性材料、ITO、FTO、ATO、SnO等の導電性酸化物、カーボンブラック、カーボンナノチューブ、フラーレン等の炭素系材料、ポリアセチレン、ポリピロール、PEDOT(poly−ethylenedioxythiophene)のようなポリチオフェン、ポリアニリン、ポリ(p−フェニレン)、ポリフルオレン、ポリカルバゾール、ポリシランまたはこれらの誘導体等の導電性高分子材料等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。なお、前記導電性高分子材料は、通常、酸化鉄、ヨウ素、無機酸、有機酸、ポリスチレンサルフォニック酸などの高分子でドープされ導電性を付与された状態で用いられる。
これらの中でも、ソース電極3およびドレイン電極4の構成材料としては、それぞれ、Ni、Cu、Co、Au、Pdまたはこれらを含む合金を主とするものが好適に用いられる。これらの金属材料を用いて、ソース電極3およびドレイン電極4を形成することにより、後述するこれら電極3、4の形成工程において、無電解メッキ法を用いて、容易かつ安価に、成膜精度の高い電極3、4を形成することができることから、高い特性を有する薄膜トランジスタ1とすることができる。
ソース電極3およびドレイン電極4の厚さ(平均)は、特に限定されないが、それぞれ、30〜300nm程度であるのが好ましく、50〜150nm程度であるのがより好ましい。
また、ソース電極3とドレイン電極4の間の距離(離間距離)、すなわち、チャネル長Lは、2〜20μm程度であるのが好ましく、3〜10μm程度であるのがより好ましい。チャンネル長Lがより小さいほうが、より大きなドレイン電流を制御でき、さらに、ゲート電極8の容量をより小さくできる。しかしながら、チャネル長Lを前記下限値より小さくすると、電極のパターニングにより高精度なフォトリソグラフィー技術が必要となり、コスト上昇を招く。また、小さなチャンネル長Lを達成しても、ソース電極と有機半導体層5とのコンタクト抵抗の影響で、期待する効果に届かないことが多い。一方、チャネル長Lを前記上限値より大きくすると、ドレイン電流の値が小さくなり、薄膜トランジスタ1の特性が不十分となるおそれがある。
チャネル幅Wは、0.1〜5mm程度であるのが好ましく、0.3〜3mm程度であるのがより好ましい。チャネル幅Wを前記下限値より小さくすると、ドレイン電流の値が小さくなり、薄膜トランジスタ1の特性が不十分となるおそれがある。一方、チャネル幅Wを前記上限値より大きくすると、薄膜トランジスタ1が大型化してしまうとともに、寄生容量の増大や、ゲート絶縁層6を介したゲート電極8へのリーク電流の増大を招くおそれがある。
ソース電極3とドレイン電極4とに接触するようにして、有機半導体層5が設けられている。
この有機半導体層5は、有機半導体材料(半導体的な電気伝導を示す有機材料)を主材料として構成されている。
有機半導体層5は、少なくともチャネル領域51においてチャネル長L方向とほぼ平行となるように配向しているのが好ましい。これにより、チャネル領域51におけるキャリア移動度が高いものとなり、その結果、薄膜トランジスタ1は、その作動速度がより速いものとなる。
有機半導体材料としては、例えば、ナフタレン、アントラセン、テトラセン、ペンタセン、ヘキサセン、フタロシアニン、ペリレン、ヒドラゾン、トリフェニルメタン、ジフェニルメタン、スチルベン、アリールビニル、ピラゾリン、トリフェニルアミン、トリアリールアミン、オリゴチオフェン、フタロシアニンまたはこれらの誘導体のような低分子の有機半導体材料や、ポリ−N−ビニルカルバゾール、ポリビニルピレン、ポリビニルアントラセン、ポリチオフェン、ポリヘキシルチオフェン、ポリ(p−フェニレンビニレン)、ポリチニレンビニレン、ポリアリールアミン、ピレンホルムアルデヒド樹脂、エチルカルバゾールホルムアルデヒド樹脂、フルオレン−ビチオフェン共重合体、フルオレン−アリールアミン共重合体またはこれらの誘導体のような高分子の有機半導体材料(共役系高分子材料)が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができるが、特に、高分子の有機半導体材料(共役系高分子材料)を主とするものを用いるのが好ましい。共役系高分子材料は、その特有な電子雲の広がりにより、キャリアの移動能が特に高い。また、このような高分子の有機半導体材料は、簡易な方法で成膜することができるとともに、比較的容易に配向させることができる。
これらの中でも、有機半導体材料は、フルオレン−ビチオフェン共重合体のようなフルオレンとビチオフェンとを含む共重合体、ポリアリールアミン、フルオレン−アリールアミン共重合体のようなアリールアミンを含む重合体またはこれらの誘導体のうちの少なくとも1種を主成分とするものが好ましく、ポリアリールアミン、フルオレン−ビチオフェン共重合体またはこれらの誘導体のうちの少なくとも1種を主成分とするものが好ましい。このような有機半導体材料は、耐水性および耐酸化性が高いことから、かかる有機半導体材料で構成される有機半導体層5は、一時的に高温多湿な環境下に晒されても、品質劣化が防止される。
また、高分子の有機半導体材料を主材料として構成される有機半導体層5は、薄型化・軽量化が可能であり、可撓性にも優れるため、フレキシブルディスプレイのスイッチング素子等として用いられる薄膜トランジスタへの適用に適している。
有機半導体層5の厚さ(平均)は、0.1〜1000nm程度であるのが好ましく、1〜500nm程度であるのがより好ましく、10〜100nm程度であるのがさらに好ましい。
なお、有機半導体層5は、ソース電極3とドレイン電極4との間の領域(チャネル領域51)に選択的に設けられた構成のものであってもよく、ソース電極3およびドレイン電極4のほぼ全体を覆うように設けられた構成のものであってもよい。
有機半導体層5上には、ゲート絶縁層6が有機半導体層5、ソース電極3およびドレイン電極4を覆い、かつ、有機半導体層5と接触して設けられている。
このゲート絶縁層6は、ソース電極3およびドレイン電極4に対してゲート電極8を絶縁するものである。
ゲート絶縁層6は、主として有機材料(特に有機高分子材料)で構成されているのが好ましい。有機高分子材料を主材料とするゲート絶縁層6は、その形成が容易であるとともに、有機半導体層5との密着性の向上を図ることもできる。
このような有機高分子材料としては、例えば、ポリスチレン、ポリイミド、ポリアミドイミド、ポリビニルフェニレン、ポリカーボネート(PC)、ポリメチルメタクリレート(PMMA)のようなアクリル系樹脂、ポリテトラフルオロエチレン(PTFE)のようなフッ素系樹脂、ポリビニルフェノールあるいはノボラック樹脂のようなフェノール系樹脂、ポリエチレン、ポリプロピレン、ポリイソブチレン、ポリブテンなどのオレフィン系樹脂等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。
ゲート絶縁層6の厚さ(平均)は、特に限定されないが、10〜5000nm程度であるのが好ましく、100〜1000nm程度であるのがより好ましい。ゲート絶縁層6の厚さを前記範囲とすることにより、ソース電極3およびドレイン電極4とゲート電極8とを確実に絶縁しつつ、薄膜トランジスタ1が大型化(特に、厚膜化)することを防止することができる。
なお、ゲート絶縁層6は、単層構成のものに限定されず、複数層の積層構成のものであってもよい。
また、ゲート絶縁層6の構成材料には、例えば、SiO等の無機絶縁材料を用いることもできる。この場合、ゲート絶縁層6は、ポリシリケート、ポリシロキサン、ポリシラザンのような溶液を塗布して、塗布膜を酸素、または水蒸気の存在下で加熱することによって、溶液材料からSiOを得ることができる。また、金属アルコキシド溶液を塗布した後、これを酸素雰囲気で加熱することによって無機絶縁材料を得る(ゾル・ゲル法として知られる)ことができる。
ゲート絶縁層6上には、バッファ層7が形成されている。
このバッファ層7は、ゲート絶縁層6とゲート電極8の密着性(接合性)を向上させるものであり、必要に応じて設けられる。
バッファ層7の構成材料としては、例えば、前述したような水溶性樹脂等が好適に用いられる。
バッファ層7の厚さ(平均)は、特に限定されないが、1〜500nm程度であるのが好ましく、10〜300nm程度であるのがより好ましい。バッファ層7の厚さを前記範囲とすることにより、ゲート電極8の密着性を確実に改善しつつ、薄膜トランジスタ1が大型化(特に、厚膜化)することを防止することができる。
バッファ層7上には、ソース電極3とドレイン電極4との間の領域に対応して、ゲート電極8が設けられている。
ゲート電極8の構成材料としては、前述したソース電極3およびドレイン電極4の構成材料と同様のものを用いることができる。
ゲート電極8の厚さ(平均)は、特に限定されないが、0.1〜5000nm程度であるのが好ましく、1〜5000nm程度であるのがより好ましく、10〜5000nm程度であるのがさらに好ましい。
以上説明したような電子デバイス用基板100では、薄膜トランジスタ1のゲート電極8に印加する電圧を変化させることにより、画素電極41に供給される電流量が制御される。
すなわち、ゲート電極8に電圧が印加されていないOFF状態では、ソース電極3とドレイン電極4との間に電圧を印加しても、有機半導体層5中にほとんどキャリアが存在しないため、微少な電流しか流れない。一方、ゲート電極8に電圧が印加されているON状態では、有機半導体層5のゲート絶縁層6に面した部分に可動電荷(キャリア)が誘起され、チャネル領域51にキャリアの流路が形成される。この状態でソース電極3とドレイン電極4との間に電圧を印加すると、チャネル領域51を通って電流が流れ、画素電極41に電流が供給される。
なお、本実施形態では、ソース電極3およびドレイン電極4の双方が略長方形状に形成され、互いに所定距離離間して並設されたような構成であったが、例えば、ソース電極3およびドレイン電極4の双方が櫛歯状をなし、その歯が互いに噛み合うように構成されていてもよい。
また、薄膜トランジスタ1は、トップゲート構造に限定されず、ボトムゲート構造であってもよい。
<電子デバイス用基板の製造方法>
次に、図1および2に示す電子デバイス用基板100の製造方法、すなわち、本発明の電子デバイス用基板の製造方法について説明する。
図3〜図7は、それぞれ、本発明の電子デバイス用基板の製造方法を説明するための図(縦断面図)である。なお、以下の説明では、図3〜図7中の上側を「上」、下側を「下」と言う。
図3〜図7に示す電子デバイス用基板の製造方法)は、[1]ソース電極、ドレイン電極、データ線および接続端子形成工程と、[2]有機物除去工程と、[3]有機半導体層形成工程と、[4]ゲート絶縁層形成工程と、[5]バッファ層形成工程と、[6]ゲート電極形成工程と、[7]有機絶縁層形成工程と、[8]貫通孔形成工程と、[9]画素電極および導電部形成工程を有している。
以下、これらの各工程について、順次説明する。
[1]ソース電極、ドレイン電極、データ線および接続端子形成工程
まず、基板2上に、ソース電極3、ドレイン電極4、接続端子9およびデータ線102を形成する。
これらは、例えば、プラズマCVD、熱CVD、レーザーCVDのような化学蒸着法(CVD)、真空蒸着、スパッタリング、イオンプレーティング等の乾式メッキ法、電解メッキ、浸漬メッキ、無電解メッキ等の湿式メッキ法、溶射法、ゾル・ゲル法およびMOD法等により、導電性材料により構成される膜(導電膜)を形成した後、不要部分を除去することにより形成することができる。
特に、導電膜は、無電解メッキ法により形成するのが好ましい。電解メッキ法を用いることにより、真空装置等の大がかりな装置を必要とせず、容易かつ安価に、高い成膜精度でソース電極3、ドレイン電極4、接続端子9およびデータ線102を形成することができる。
以下では、ソース電極3、ドレイン電極4、接続端子9およびデータ線102の形成に無電解メッキ法を適用する場合を一例として説明する。
[1−I] まず、図3(a)に示すような基板2を用意し、この基板2を、例えば、水(純水等)、有機溶媒等を単独または適宜組み合わせて洗浄する。これにより、基板2の水に対する濡れ性が向上し、以下に示す各種処理液が接触し易い状態になる。
なお、基板2としてポリイミド等の樹脂基板を用いる場合には、本工程[1−I](工程[1])に先立って、基板2のソース電極3、ドレイン電極4、接続端子9およびデータ線102を形成する面に、これらの密着性を向上させるための密着性向上処理を施しておくのが好ましい。
この密着性向上処理(粗面加工)は、基板2の表面をエッチング液によりエッチング処理した後、還元剤を含む処理液による処理することにより行う。
エッチング液には、例えばCrO、MnO等の遷移金属酸化物と、硫酸、塩酸等の無機酸とを含む液を用いることができる。
一方、処理液に用いる還元剤としては、特に限定されないが、アルカリ金属元素を実質的に含まないものを用いるのが好ましい。これにより、基板2の表面にアルカリ金属イオンが取り込まれることがないので、後工程で形成される有機半導体層5へアルカリ金属イオンが拡散(混入)することが防止され、その結果、有機半導体層5の特性の低下を防止することができる。
このような還元剤としては、亜硫酸アンモニウム水和物、次亜隣酸アンモニウムのようなアンモニウム化合物、ヒドラジン等が挙げられるが、これらの中でも、アンモニウム化合物を主成分とするものが好ましく、亜硫酸アンモニウム水和物を主成分とするものがより好ましい。アンモニウム化合物(特に、亜硫酸アンモニウム水和物)は、還元作用に優れることから好ましい。
[1−II] 次に、基板2に、メッキ膜14を形成するための前処理を行う。
この前処理は、例えば、カチオン性界面活性剤またはアニオン性界面活性剤を含む溶液(界面活性剤溶液)を基板2に接触させることにより行う。これにより、基板2表面にカチオン性界面活性剤またはアニオン性界面活性剤を付着させる。
基板2の表面は、カチオン性界面活性剤が付着することによりプラスに帯電し、アニオン性界面活性剤が付着することによりマイナスに帯電する。これらの帯電に対して、無電解メッキで用いる触媒の帯電極性が反対である場合、触媒が吸着し易いようになり、結果として、形成されるメッキ膜14(ソース電極3、ドレイン電極4、接続端子9およびデータ線102)と基板2との密着性が向上する。
界面活性剤溶液を基板2に接触させる方法としては、例えば、界面活性剤溶液中に基板2を浸漬させる方法(浸漬法)、界面活性剤溶液を基板2にシャワー(噴霧)する方法等が挙げられるが、特に、浸漬法を用いるのが好ましい。浸漬法によれば、大量、大型の基板2を容易に処理することができる。
このように、液体を基板2に接触させる方法には、各種方法があるが、以下の各工程では、液体を接触させる方法として、浸漬法を用いる場合を代表に説明する。
カチオン性界面活性剤としては、例えば、塩化アルキルアンモニウム、塩化ベンザルコニウム、塩化ベンゼトニウム、ステアリン酸等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。
処理に際する界面活性剤溶液の温度は、0〜70℃程度であるのが好ましく、10〜40℃程度であるのがより好ましい。
また、界面活性剤溶液中での基板2の処理時間は、10〜90秒程度であるのが好ましく、30〜60秒程度であるのがより好ましい。
このようにして、前処理が施された基板2を、例えば、純水(超純水)、イオン交換水、蒸留水、RO水等を用いて洗浄する。
[1−III] 次に、基板2の表面に、触媒を吸着させる。
触媒としては、Au、Ag、Pd、Pt、Ni等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。
このうち、触媒としてPdを用いる場合には、Sn−Pd等のPd合金のコロイド液、または塩化パラジウム等のイオン系Pd触媒の溶液中に、基板2を浸漬することにより、Pd合金、またはイオン系Pd触媒を基板2の表面に吸着させる。その後、触媒に関与しない元素を除去することにより、Pdを基板2の表面に露出させる。
例えば、Sn−Pdコロイド液を用いる場合には、基板2をコロイド液に浸漬した後、酸溶液に浸漬する。これにより、Pdに配位しているSnが溶解して除去され、基板2の表面にPdが露出した状態になる。
酸溶液としては、例えば、HBF等の酸と、ブドウ糖等の還元剤とを含む溶液や、これに、さらに硫酸を添加した溶液等を用いることができる。
処理に際する触媒を含む溶液の温度は、0〜70℃程度であるのが好ましく、10〜40℃程度であるのがより好ましい。
触媒を含む溶液中での基板2の処理時間は、10秒〜5分程度であるのが好ましく、20秒〜3分程度であるのがより好ましい。
一方、処理に際する酸溶液の温度は、0〜70℃程度であるのが好ましく、10〜40℃程度であるのがより好ましい。
酸溶液中での基板2の処理時間は、10秒〜5分程度であるのが好ましく、30秒〜3分程度であるのがより好ましい。
このようにして、触媒を付着(吸着)させた基板2を、例えば、純水(超純水)、イオン交換水、蒸留水、RO水等を用いて洗浄する。
[1−IV] 次に、図3(b)に示すように、基板2をメッキ液13に浸漬し、基板2の表面に金属元素(金属単体)を析出させ、メッキ膜14を形成する。
ここで、無電解メッキに用いるメッキ液13としては、メッキ膜14(ソース電極3、ドレイン電極4、接続端子9およびデータ線102)を形成するための金属の金属塩と、還元剤とを含み、アルカリ金属イオンを実質的に含まないものを用いるのが好ましい。
すなわち、メッキ液13は、少なくとも金属塩および還元剤を溶媒に溶解して調製するが、その組成物として、アルカリ金属を構成元素として含まないものを用いるのが好ましい。
これにより、形成されるメッキ膜14にアルカリ金属イオンが混入するのが防止される。その結果、後工程で形成される有機半導体層5へアルカリ金属イオンが拡散(混入)することが防止され、有機半導体層5の特性の低下を防止することができる。
金属塩としては、例えば、硫酸塩、硝酸塩等が好適に用いられる。
還元剤としては、例えば、ヒドラジン、次亜隣酸アンモニウム等が挙げられるが、これらの中でも、ヒドラジンおよび次亜隣酸アンモニウムの少なくとも一方を主成分とするものが好ましい。適切なメッキ液温度、メッキ液pHの下で、還元剤としてこれらのものを用いることにより、メッキ膜14の成膜速度が適正なものとなり、ソース電極3、ドレイン電極4、接続端子9およびデータ線102において求められる最適な膜厚範囲に、容易に膜厚を制御できるようになる。また、形成されるメッキ膜14も、均一な膜厚、かつ、良好な表面性を有する(膜表面モフォロジーが高い)ものとなる。
メッキ液13における金属塩の含有量(溶媒への金属塩の添加量)は、1〜50g/L程度であるのが好ましく、5〜25g/L程度であるのがより好ましい。金属塩の含有量が少な過ぎると、メッキ膜14を形成するのに長時間を要するおそれがある。一方、金属塩の含有量を前記上限値を超えて多くしても、それ以上の効果の増大が期待できない。
また、メッキ液13における還元剤の含有量(溶媒への還元剤の添加量)は、10〜200g/L程度であるのが好ましく、50〜150g/L程度であるのがより好ましい。還元剤の含有量が少な過ぎると、還元剤の種類等によっては、金属イオンの効率のよい還元が困難になるおそれがある。一方、還元剤の含有量を前記上限値を超えて多くしても、それ以上の効果の増大が期待できない。
このようなメッキ液13には、さらにpH調整剤(pH緩衝剤)を混合(添加)するのが好ましい。これにより、無電解メッキの進行に伴って、メッキ液13のpHが低下するのを防止または抑制することができ、その結果、成膜速度の低下や、メッキ膜14の組成、性状の変化を効果的に防止することができる。
このpH調整剤としては、各種のものが挙げられるが、アンモニア水、トリメチルアンモニウムハイドライドおよび硫化アンモニウムのうちの少なくとも1種を主成分とするものであることが好ましい。これらのものは、緩衝作用に優れるため、これらのものをpH調整剤として用いることにより、前記効果がより顕著に発揮される。
以上のようなメッキ液13に、触媒を吸着させた状態の基板2を浸漬すると、触媒を核として無電解メッキ反応が促進され、メッキ膜14が形成される。
処理に際するメッキ液13のpHは、5〜12程度であるのが好ましく、6〜10程度であるのがより好ましい。
処理に際するメッキ液13の温度は、30〜90℃程度であるのが好ましく、40〜80℃程度であるのがより好ましい。
メッキ液13中での基板2の処理時間は、10秒〜5分程度であるのが好ましく、20秒〜3分程度であるのがより好ましい。
メッキ液13のpH、温度、メッキ液13による処理時間を、それぞれ前記範囲とすることにより、成膜速度が特に適正なものとなり、均一な膜厚のメッキ膜14を高い精度で形成することができる。
なお、作業温度(メッキ液の温度)、作業時間(メッキ時間)、メッキ液の量、メッキ液のpH、メッキ回数(ターン数)等のメッキ条件を設定することにより、形成されるメッキ膜14の厚さを調整することができる。
また、メッキ液13中には、例えば、錯化剤、安定化剤等の添加物を、適宜添加するようにしてもよい。
錯化剤としては、例えば、エチレンジアミン四酢酸、酢酸のようなカルボン酸類、酒石酸、クエン酸のようなオキシカルボン酸類、グリシンのようなアミノカルボン酸類、トリエタノールアミンのようなアミン類、グリセリン、ソルビトールのような多価アルコール類等が挙げられる。
安定化剤としては、例えば、2,2’−ビピリジル、シアン化合物、フェロシアン化合物、フェナントロリン、チオ尿素、メルカプトベンゾチアゾール、チオグリコール酸等が挙げられる。
このようにして、メッキ膜14が形成された基板2を、例えば、純水(超純水)、イオン交換水、蒸留水、RO水等を用いて洗浄する。
[1−V] 次に、このメッキ膜14上に、ソース電極3、ドレイン電極4、接続端子9およびデータ線102に対応する形状のレジスト層12を形成する。
まず、図3(c)に示すように、メッキ膜14上に、レジスト材料12’を塗布(供給)する。次いで、ソース電極3、ドレイン電極4、接続端子9およびデータ線102の形状に対応するフォトマスクを介して露光した後、現像液で現像する。これにより、図3(d)に示すように、ソース電極3、ドレイン電極4および図示しないデータ線102および接続端子9に対応する形状にパターニングされたレジスト層12が得られる。
[1−VI] 次に、このレジスト層12をマスクとして、図4(e)に示すように、メッキ膜14の不要部分をエッチングにより除去する。
このエッチングには、プラズマエッチング、リアクティブエッチング、ビームエッチング、光アシストエッチング等の物理的エッチング法、ウェットエッチング等の化学的エッチング法等のうち1種または2種以上を組み合わせて行うことができる。このうち、ウェットエッチングを用いるのが好ましい。これにより、真空装置等の大がかりな装置を用いずに、簡易な装置および工程でエッチングを行うことができる。
ウェットエッチングに用いるエッチング液としては、例えば、塩化第二鉄を含む溶液、硫酸や硝酸、酢酸を含む溶液等が挙げられる。
[1−VII] 次に、レジスト層12を除去することにより、図4(f)に示すようなソース電極3、ドレイン電極4、図示しないデータ線102および接続端子9が得られる。
このレジスト層12の除去には、好ましくはレジスト剥離液が用いられるが、その他、例えば、前述の物理的エッチング法を用いることもできる。
以上のように、フォトリソグラフィー法とエッチングとを組み合わせて用いることにより、寸法精度の高いソース電極3、ドレイン電極4、接続端子9およびデータ線102を、容易かつ確実に形成することができる。
したがって、ソース電極3とドレイン電極4との間の距離(チャネル長L)を比較的短く設定することが可能となり、これにより、しきい電圧の絶対値が低く、またドレイン電流の大きい、すなわちスイッチング素子としての特性に優れた薄膜トランジスタ1を得ることができる。
なお、フォトリソグラフィー法において用いるレジスト材料は、ネガ型のレジスト材料およびポジ型のレジスト材料のいずれであってもよい。
なお、本実施形態においては、ソース電極3、ドレイン電極4、接続端子9およびデータ線102を形成する方法として、基板上に供給したメッキ膜14上に、レジスト層12を形成した後に、メッキ膜14の不要な部分をエッチングにより除去する方法について説明したが、これに代わり、以下のような方法により前記各部3、4、9および102を形成してもよい。
すなわち、基板2上に、前記各部3、4、9および102の形状に対応した開口部を有するレジスト層12を形成し、このレジスト層12が形成された基板2をメッキ液13に浸漬する。これにより、前記各部3、4、9および102の形状に対応したメッキ膜が形成される。その後、レジスト層12を剥離することにより、前記各部3、4、9および102を得ることができる。
[2]有機物除去工程
次に、ソース電極3、ドレイン電極4、接続端子9およびデータ線102が形成された基板2を、例えば、水(純水等)、有機溶媒等を単独または適宜組み合わせて洗浄する。
その後、基板2の有機半導体層5を形成する面側に存在する有機物を除去する。これにより、後工程で形成される有機半導体層5と、ソース電極3およびドレイン電極4間の界面のキャリアに対する障壁が除去され、薄膜トランジスタ1の特性の向上を図ることができる。
この有機物の除去する方法(除去方法)としては、例えば、プラズマ処理、オゾン水での処理、酸・アルカリによるエッチング、機械的な表面層除去、UV(特にディープUV)照射等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。これらの中でも、有機物の除去方法としては、プラズマ処理が好ましい。プラズマ処理によれば、短時間で確実に有機物の除去を行うことができる。
プラズマ処理を行う場合、減圧手段およびプラズマ発生手段を有するチャンバー内に基板2を搬入し、減圧状態となされたチャンバー内でプラズマを発生させることにより処理を行ってもよく、プラズマの噴出口を有するヘッドを使用し、基板表面に向けてプラズマを噴出させることで処理を行ってもよい。
後者の方法によれば、大気圧下でプラズマ処理(大気圧プラズマ処理)を行うことができるため、チャンバーや減圧手段等の使用を不要にでき、製造コストの低減および製造時間の短縮を図ることができ有利である。
大気圧プラズマ処理を用いる場合、その条件は、例えば、ガス流量が10〜300sccm程度、RFパワーが0.005〜0.2W/cm程度で行われる。
プラズマ発生に用いるガスとしては、特に限定されないが、酸素、窒素、アルゴン、ヘリウム、フッ化炭素の少なくとも1種を主成分とするものを用いるのが好ましい。アルゴンまたはヘリウムを主成分に混合することによって、比較的真空度の低い雰囲気下または大気圧下でプラズマを発生することができるので、装置の簡易化を図ることができる。
なお、本工程[A2]は、必要に応じて、省略することもできる。
[3]有機半導体層形成工程
次に、図4(g)に示すように、ソース電極3、ドレイン電極4、接続端子9およびデータ線102が形成された基板2上に、ソース電極3とドレイン電極4とに接触するように有機半導体層5を形成する。
このとき、ソース電極3とドレイン電極4との間の領域には、チャネル領域51が形成される。
有機半導体層5は、例えば、有機高分子材料またはその前駆体を含む溶液を、塗布法を用いて、基板2上にソース電極3とドレイン電極4との間の領域を含む所定の領域に塗布(供給)した後、必要に応じて、この塗膜に対して後処理(例えば加熱、赤外線の照射、超音波の付与等)を施すことにより形成することができる。
このように同一基板上に、複数の薄膜トランジスタ1(素子)を並設する場合に、各素子の有機半導体層5を独立して形成することにより、リーク電流、各素子間のクロストークを抑えることができる。
ここで、塗布法としては、例えば、スピンコート法、キャスティング法、マイクログラビアコート法、グラビアコート法、バーコート法、ロールコート法、ワイヤーバーコート法、ディップコート法、スプレーコート法、スクリーン印刷法、フレキソ印刷法、オフセット印刷法、インクジェット法、マイクロコンタクトプリンティング法等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。
これらの中でも、インクジェット法を用いて、有機半導体層5を形成するのが好ましい。インクジェット法によれば、接続端子9およびデータ線102にレジスト層等を供給することなく、目的とする領域に選択的に有機半導体層5を形成することができる。これにより、有機半導体材料の使用量を削減することができ、製造コストの削減を図ることができる。また、フォトレジストや現像液、剥離液などの化学薬品の使用や、酸素プラズマ、CFプラズマなどのプラズマ処理を省略することができる。そのため、有機半導体材料の特性が変化(例えば、ドープされる)したり、劣化するのを確実に防止することができる。
この場合、有機半導体材料を溶解する溶媒には、例えば、硝酸、硫酸、アンモニア、過酸化水素、水、二硫化炭素、四塩化炭素、エチレンカーボネイト等の無機溶媒や、メチルエチルケトン(MEK)、アセトン、ジエチルケトン、メチルイソブチルケトン(MIBK)、メチルイソプロピルケトン(MIPK)、シクロヘキサノン等のケトン系溶媒、メタノール、エタノール、イソプロパノール、エチレングリコール、ジエチレングリコール(DEG)、グリセリン等のアルコール系溶媒、ジエチルエーテル、ジイソプロピルエーテル、1,2−ジメトキシエタン(DME)、1,4−ジオキサン、テトラヒドロフラン(THF)、テトラヒドロピラン(THP)、アニソール、ジエチレングリコールジメチルエーテル(ジグリム)、ジエチレングリコールエチルエーテル(カルビトール)等のエーテル系溶媒、メチルセロソルブ、エチルセロソルブ、フェニルセロソルブ等のセロソルブ系溶媒、ヘキサン、ペンタン、ヘプタン、シクロヘキサン等の脂肪族炭化水素系溶媒、トルエン、キシレン、ベンゼン等の芳香族炭化水素系溶媒、ピリジン、ピラジン、フラン、ピロール、チオフェン、メチルピロリドン等の芳香族複素環化合物系溶媒、N,N−ジメチルホルムアミド(DMF)、N,N−ジメチルアセトアミド(DMA)等のアミド系溶媒、ジクロロメタン、クロロホルム、1,2−ジクロロエタン等のハロゲン化合物系溶媒、酢酸エチル、酢酸メチル、ギ酸エチル等のエステル系溶媒、ジメチルスルホキシド(DMSO)、スルホラン等の硫黄化合物系溶媒、アセトニトリル、プロピオニトリル、アクリロニトリル等のニトリル系溶媒、ギ酸、酢酸、トリクロロ酢酸、トリフルオロ酢酸等の有機酸系溶媒のような各種有機溶媒、または、これらを含む混合溶媒等を用いることができる。
有機半導体材料は、芳香族炭化水素基、複素環基などの共役系を含むため、一般的に芳香族炭化水素系溶媒に溶けやすい。トルエン、キシレン、トリメチルベンゼン、テトラメチルベンゼン、シクロヘキシルベンゼンなどが特に適する溶媒である。
[4]ゲート絶縁層形成工程
次に、図4(h)に示すように、端子9およびその周辺(基板2の縁部)を除く領域に、ゲート絶縁層6を形成する。
ゲート絶縁層6は、例えば、絶縁材料またはその前駆体を含む溶液を、塗布法を用いて、ソース電極3、ドレイン電極4、有機半導体層5およびデータ線102を覆うように、基板2上に塗布(供給)した後、必要に応じて、この塗膜に対して後処理(例えば加熱、赤外線の照射、超音波の付与等)を施すことにより形成することができる。
また、塗布法には、前記と同様の方法を用いることができる。有機半導体層5が可溶な有機半導体材料で構成されている場合には、絶縁材料用の溶媒が、有機半導体層5を膨潤させたり、溶解しないものを選択するのが好ましい。
前述したように、有機半導体材料は芳香族炭化水素系溶媒に溶けやすいので、絶縁材料を塗布する際には、これを避けることが好ましい。すなわち、水系溶媒、アルコール系溶媒、ケトン系溶媒、エーテル系溶媒、エステル系溶媒、脂肪族炭化水素系溶媒、フッ素系溶媒を用いることが好ましい。
なお、本実施形態では、ゲート絶縁層6は、ソース電極3、ドレイン電極4、有機半導体層5およびデータ線102を覆うような構成としたが、このような構成に限定されず、ゲート絶縁層6は、有機半導体層5上に選択的に形成してもよい。
ゲート絶縁層6の形成には、前者を採用する場合、スピンコート法が、後者を採用する場合、インクジェット法が適している。
[5]バッファ層形成工程
次に、図5(i)に示すように、ゲート絶縁層6上にバッファ層7を形成する。
バッファ層7は、ゲート絶縁層6と同様にして形成することができる。
[6]ゲート線形成工程
次に、図5(j)に示すように、ゲート絶縁層6上に、ゲート線101(ゲート電極8)を形成する。
ゲート線101は、前述したソース電極3およびドレイン電極4と同様の方法によって形成することができる。
また、ゲート線101は、導電性材料またはその前駆体を含む液状材料を、一列に配列された薄膜トランジスタ1のゲート電極8を形成するように塗布法を用いて、ほぼ直線状に供給して塗膜を形成した後、必要に応じて、この塗膜に対して後処理(例えば加熱、赤外線の照射、超音波の付与等)を施すことにより形成することができる。
また、塗布法には、前記と同様の方法を用いることができるが、特に、インクジェット法を用いるのが好ましい。インクジェット法によれば、所定形状のゲート線101を、容易かつ確実に形成することができる。
以下、ゲート線101をインクジェット法を用いて形成する方法について説明する。
インクジェット法では、導電性材料またはその前駆体を含む液状材料(以下、「インク」と言う。)を、液滴吐出ヘッドのノズルから液滴を吐出してパターニングする。
ここで、インクの粘度(常温)は、特に限定されないが、通常、3〜10cps程度であるのが好ましく、4〜8cps程度であるのがより好ましい。インクの粘度をかかる範囲とすることにより、ノズルからの液滴の吐出をより安定的に行うことができる。
また、インクの1滴の量(平均)も、特に限定されないが、通常、0.1〜40pL程度であるのが好ましく、1〜30pL程度であるのがより好ましい。液滴の1滴の量(平均)をかかる範囲とすることにより、より精密な形状を形成することができる。
インクには、例えば、次の<A>〜<D>ようなものが用いられる。
<A> ゲート線101を有機高分子材料で構成する場合、インクとしては、有機高分子材料を溶解した溶液が用いられる。
この場合、溶媒には、前記工程[3]で挙げたものと同様のものを用いることができる。
<B> ゲート線101を無機材料で構成する場合、インクとしては、無機材料粒子(金属粒子)を含む分散液を用いることができる。
特に、無機材料粒子(金属粒子)には、Agを主成分とするものが好適である。Agを主成分とする粒子を用いることにより、インクの調製が容易となるとともに、得られるゲート線101において高い導電性が得られる。
この場合、インクにおける無機材料粒子の含有量は、特に限定されないが、1〜40wt%程度であるのが好ましく、10〜30wt%程度であるのがより好ましい。
また、用いる無機材料粒子の平均粒径は、特に限定されないが、1〜100nm程度であるのが好ましく、2〜30nm程度であるのがより好ましい。
また、無機材料粒子には、常温での凝集を阻止するための凝集阻止剤(分散剤)で被覆したものを用いるのが好ましい。この凝集阻止剤としては、例えば、アルキルアミンのような窒素原子を含む基を有する化合物、アルカンジオールのような酸素原子を含む基を有する化合物、アルキルチオール、アルカンジチオールのような硫黄原子を含む基を有する化合物等が挙げられる。
この場合、インク中には、所定の処理(例えば、加熱等)により、凝集阻止剤を除去し得る除去剤が添加される。この除去剤としては、例えば、ギ酸、酢酸、プロピオン酸、ブタン酸、ヘキサン酸、オクチル酸のような炭素数1〜10の直鎖状または分岐状の飽和カルボン酸、アクリル酸、メタクリル酸、クロトン酸、ケイ皮酸、安息香酸、ソルビン酸のような不飽和カルボン酸、シュウ酸、マロン酸、セバシン酸、マレイン酸、フマル酸、イタコン酸のような二塩基酸等の各種カルボン酸類、これらのカルボン酸類のカルボキシル基をリン酸基やスルホニル基に置換した各種リン酸類や各種スルホン酸類等の有機酸、または、その有機酸エステル、その他、無水フタル酸、無水トリメリット酸、無水ピロメリット酸、無水ベンゾフェノンテトラカルボン酸、エチレングリコールビス(アンヒドロトリメリテート)、グリセロールトリス(アンヒドロトリメリテート)のような芳香族酸無水物、無水マレイン酸、無水コハク酸、テトラヒドロ無水フタル酸、メチルテトラヒドロ無水フタル酸、無水メチルナジック酸、アルケニル無水コハク酸、ヘキサヒドロ無水フタル酸、メチルヘキサヒドロ無水フタル酸、メチルシクロヘキセンテトラカルボン酸無水物のような環状脂肪族酸無水物、ポリアジピン酸無水物、ポリアゼライン酸無水物、ポリセバシン酸無水物などの脂肪族酸無水物等を挙げることができる。
分散媒には、例えば、テルピネオール、ミネラルスピリット、キシレン、トルエン、エチルベンゼン、メシチレン、ヘキサン、ヘプタン、オクタン、デカン、ドデカン、シクロヘキサン、シクロオクタン、エタノール、イソプロパノール(IPA)、水またはこれらを含む混合液を用いることができる。
また、インク中には、フェノール樹脂、エポキシ樹脂、不飽和ポリエステル樹脂、ビニルエステル樹脂、ジアリルフタレート樹脂、オリゴエステルアクリレート樹脂、キシレン樹脂、ビスマレイミドトリアジン樹脂、フラン樹脂、ユリア樹脂、ポリウレタン樹脂、メラミン樹脂、シリコーン樹脂のような各種熱硬化性樹脂の前駆体を添加(混合)するようにしてもよい。
なお、インクの粘度は、例えば、無機材料粒子の含有量、分散媒の種類や組成、添加物の有無や種類等を適宜設定することにより調整することができる。
<C> ゲート線101を金属材料で構成する場合、インクとしては、還元されることにより金属材料となる金属酸化物で構成された金属酸化物粒子と、還元剤とを含む分散液を用いることができる。
この場合、インクにおける金属酸化物粒子の含有量は、特に限定されないが、1〜40wt%程度であるのが好ましく、10〜30wt%程度であるのがより好ましい。
また、用いる金属酸化物粒子の平均粒径は、特に限定されないが、100nm以下であるのが好ましく、30nm以下であるのがより好ましい。
また、還元剤としては、例えば、アスコルビン酸、硫化水素、シュウ酸、一酸化炭素等が挙げられる。
分散媒には、例えば、ブチルセロソルブ、ポリエチレングリコール等の低粘度油脂類、2−プロパノール等のアルコール類またはこれらを含む混合液を用いることができる。
なお、インクの粘度は、例えば、金属酸化物粒子の含有量、分散媒の種類や組成等を適宜設定することにより調整することができる。
<D> ゲート線101を金属酸化物で構成する場合、インクとしては、金属酸化物の前駆体を含む溶液を用いることができる。
用いる金属酸化物の前駆体としては、例えば、金属アルコキシド、酢酸または酢酸誘導体の金属塩のような有機金属化合物、金属塩化物、金属硫化物、金属シアン化物等の無機金属化合物等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。
インクにおける金属酸化物の前駆体の濃度(含有量)は、特に限定されないが、1〜50wt%程度であるのが好ましく、10〜30wt%程度であるのがより好ましい。
また、溶媒には、例えば、水、エチレングリコール、グリセリン、ジエチレングリコール、トリエタノールアミンのような多価アルコール、メタノール、エタノール、イソプロパノール、ブタノール、アリルアルコール、フルフリルアルコール、エチレングリコールモノアセタートのような単価アルコールまたはこれらを含む混合液を用いることができる。
なお、インクの粘度は、例えば、金属酸化物の前駆体の濃度、溶媒の種類や組成等を適宜設定することにより調整することができる。
以上のような工程を経て、薄膜トランジスタ1が形成される。
[7]有機絶縁層形成工程(第1の工程)
次に、図5(k)に示すように、バッファ層7上に薄膜トランジスタ1を覆うように、有機絶縁層11を形成する。
有機絶縁層11は、前述したようなフィルム状のホットメルト樹脂を、バッファ層7上にラミネートすることによっても形成することができる。
ここで、ラミネート法としては、例えば、真空ラミネート法やロールラミネート法等が挙げられる。
真空ラミネート法は、対向配置され、互いに対向する面が曲面となされた一対の弾性部材同士の間に、基板2とホットメルト樹脂を配置し、これら圧着部材同士の間の空間を陰圧とすることによって、一対の弾性部材の曲面を、基板2およびホットメルト樹脂側に押し付け、圧着する方法である。
ロールラミネート法は、対向配置された一対のロールの間を、基板2と、ホットメルト樹脂を通過させることによって圧着させる方法である。
これらの中でも、真空ラミネート法を用いて、有機絶縁層11を形成するのが好ましい。真空ラミネート法を用いることにより、面に対して圧力が加わるため、せん断応力による配線10の断線や薄膜トランジスタ1の損傷をより確実に防止することができる。
ホットメルト樹脂としては、軟化温度が60〜140℃程度のものを使用するのが好ましく、80〜120℃程度のものを使用するのがより好ましい。軟化温度が前記範囲より低い場合には、当該電子デバイス用基板100が適用される装置の動作に際して発生する熱によって、有機絶縁層11が軟化してしまい、熱変形してしまうおそれがある。また、軟化温度が前記範囲より高い場合には、後工程で必要に応じて行われる貫通孔の内面のテーパ化が十分に行われないおそれがある。
また、前述したような水溶性樹脂を用いる場合には、前述した有機半導体層5と同様に、液相プロセスによって形成することができる。
なお、有機絶縁層11の膜厚は、液相プロセスを用いる場合、液状材料中の有機絶縁材料の濃度を調整することにより制御することができる。また、ラミネート法を用いる場合、用いるフィルムの厚さや、圧着に際して加える荷重等を調整することにより制御することができる。
[8]貫通孔形成工程(第2の工程)
次に、図6(l)に示すように、有機絶縁層11に、ドレイン電極4の一部を露出させる貫通孔111を形成する。
貫通孔111を形成する方法としては、例えば、レーザーアブレーション法、プラズマエッチング、リアクティブイオンエッチング、ビームエッチング、光アシストエッチング等の物理的エッチング法、ウェットエッチング等の化学的エッチング法等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。
このようにして貫通孔111を形成した後、図6(m)に示すように、貫通孔111の横断面形状を基板2に向かって漸減させる処理、すなわち、貫通孔111の内面をテーパ状とする処理を行うのが好ましい。これにより、貫通孔111の上面に臨む角部111aの角度が大きくなる。これにより、この角部111aにおいて画素電極41が断裂するのを防止することができる。
この処理としては、例えば、アニ−ル処理(加熱処理)、ブラスト処理、レーザー加工、ウェットブラスト法、機械加工等が挙げられる。
例えば、アニ−ル処理を行うと、有機絶縁層11は、軟化した後、基板2と反対側では冷却により収縮するが、基板2側では摩擦によって収縮が抑制される。これにより、貫通孔111の横断面積が基板2側(下側)よりも基板2と反対側(上側)の方が大きくなり、その結果、貫通孔111の内面がテーパ状となる。また、アニール処理によれば、貫通孔111の内面を容易かつ確実にテーパ状とすることができる。
アニ−ル処理を行う際の加熱温度は、有機絶縁層11を構成する樹脂材料の軟化温度以上、樹脂材料の融点以下とするのが好ましい。これにより、貫通孔111の内面をより確実にテーパ状とすることができる。
[9]画素電極および導電部形成工程(第3の工程)
次に、有機絶縁層11の貫通孔111内に導電部112を形成するとともに、薄膜トランジスタ1を包含する(と重なる)領域に画素電極41を形成する。
例えば、図6(n)に示すように、貫通孔111を埋めるように導電部112を形成するとともに、画素電極41を形成することができる。
これは、液相プロセスにより容易に行うことができる。すなわち、導電性材料を含む液状材料を、貫通孔111内を充填するとともに、有機絶縁層11上に供給して導電膜を形成した後、不要部分を除去することにより行うことができる。
液相プロセスによれば、大掛かりな設備を必要とせず、容易かつ安価に、導電部112および画素電極41を一括して形成することができる。
また、液相プロセスでは、特に、液滴吐出法(インクジェット法)を用いるのが好ましい。液滴吐出法によれば、貫通孔111を確実に埋めることができるとともに、所定形状の画素電極41を選択的に、寸法精度よく形成することができる。また、画素電極41を選択的に形成することができるので、導電膜の不要部分を除去する工程を省略することができる。
また、図7に示すように、貫通孔111の内面およびドレイン電極(電気接続部)4の表面に沿って導電部112を形成するとともに、画素電極41を形成することができる。
これは、気相プロセスにより容易に行うことができる。すなわち、例えば、プラズマCVD、熱CVD、レーザーCVDのような化学蒸着法(CVD)、真空蒸着、スパッタリング、イオンプレーティング等の乾式メッキ法により、導電性材料の膜(導電膜)を有機絶縁層11の上面および貫通孔111内に形成した後、不要部分を除去することにより行うことができる。
気相プロセスによれば、画素電極41および導電部112を薄く形成することができ、電子デバイス用基板100が大型化すること(特に、厚膜化すること)を防止することができる。また、気相プロセスによれば、緻密で、特性に優れる膜を得ることができる。
なお、この場合、貫通孔111の導電部112の内側に形成される空間には、必要に応じて、液相プロセスにより充填物を充填するようにしてもよい。
以上のようにして製造される電子デバイス用基板100では、画素電極41が薄膜トランジスタ1および配線10を覆うように形成された有機絶縁層11上に形成されるので、画素電極41を薄膜トランジスタ1および配線10に重ねて形成することができる。これにより、表示画像上で、配線10や薄膜トランジスタ1に対応する部分が抜けて視認されるのが防止され、良好な表示画像を得ることができる。
<電子デバイス>
次に、前述したような電子デバイス用基板100を備える本発明の電子デバイスについて、電気泳動表示装置を一例に説明する。
図8は、本発明の電子デバイスを電気泳動表示装置に適用した場合の実施形態を示す縦断面図である。
図8に示す電気泳動表示装置20は、電子デバイス用基板100と、この電子デバイス用基板100上に設けられた電気泳動表示部25とで構成されている。
図8に示すように、電気泳動表示部25は、対向基板251と、対向電極252と、マイクロカプセル40と、バインダ材45とを有している。
対向基板251上に、対向電極252が積層され、マイクロカプセル40(表示媒体)がバインダ材45により、対向電極252上に固定されている。
そして、電気泳動表示部25は、マイクロカプセル40が画素電極41に接触するようにして電子デバイス用基板100に接合させている。
また、各カプセル40内には、それぞれ、特性の異なる複数種の電気泳動粒子、本実施形態では、電荷および色(色相)の異なる2種の電気泳動粒子401、402を含む電気泳動分散液400が封入されている。
さらに、電子デバイス用基板100が有する接続端子9(端子91〜82)には、駆動用ICの端子が接続され、これにより、電子デバイス用基板100が備える薄膜トランジスタ1(スイッチング素子)のON/OFFの切り替えが可能となる。
すなわち、このような電気泳動表示装置20では、1本あるいは複数本のゲート線101に選択信号(選択電圧)を供給すると、この選択信号(選択電圧)が供給されたゲート線101に接続されている薄膜トランジスタ1がONとなる。
これにより、かかる薄膜トランジスタ1に接続されているデータ線102と画素電極41とは、実質的に導通する。このとき、データ線102に所望のデータ(電圧)を供給した状態であれば、このデータ(電圧)は画素電極41に供給される。
このとき、画素電極41と対向電極252との間に電界が生じ、この電界の方向、強さ、電気泳動粒子401、402の特性等に応じて、電気泳動粒子401、402は、いずれかの電極の方向に向かって電気泳動する。
一方、この状態から、ゲート線101への選択信号(選択電圧)の供給を停止すると、薄膜トランジスタ1はOFFとなり、かかる薄膜トランジスタ1に接続されているデータ線102と画素電極41とは非導通状態となる。
したがって、ゲート線101への選択信号の供給および停止、あるいは、データ線102へのデータの供給および停止を適宜組み合わせて行うことにより、電気泳動表示装置20の表示面側(対向基板)には、所望の画像(情報)を表示させることができる。
特に、本実施形態の電気泳動表示装置20では、電気泳動粒子401、402の色を異ならせていることにより、多階調の画像を表示することが可能となっている。
また、本実施形態の電気泳動表示装置20は、本発明の電子デバイス用基板100を有することにより、特定のゲート線101に接続された薄膜トランジスタ1を選択的にON/OFFすることができるので、クロストークの問題が生じにくく、また、回路動作の高速化が可能であることから、高い品質の画像(情報)を得ることができる。
また、本実施形態の電気泳動表示装置20は、低い駆動電圧で作動するため、省電力化が可能である。
なお、本実施形態の電気泳動表示装置20は、画素電極41と対向電極252との間に、電気泳動分散液400を封入したマイクロカプセル40を複数介挿した構成のものであったが、電気泳動表示装置20は、隔壁により複数の空間(セル)を画形し、各空間内に前記電気泳動分散液400を封入した構成のものであってもよい。かかる構成の電気泳動表示装置20においても、前述したような作用・効果が好適に発揮される。
なお、本発明の電子デバイスは、このような電気泳動表示装置20への適用に限定されるものではなく、液晶表示装置、有機または無機EL装置等に適用することもできる。
<電子機器>
このような電気泳動表示装置20は、各種電子機器に組み込むことができる。以下、電気泳動表示装置20を備える本発明の電子機器について説明する。
<<電子ペーパー>>
まず、本発明の電子機器を電子ペーパーに適用した場合の実施形態について説明する。
図9は、本発明の電子機器を電子ペーパーに適用した場合の実施形態を示す斜視図である。
この図に示す電子ペーパー600は、紙と同様の質感および柔軟性を有するリライタブルシートで構成される本体601と、表示ユニット602とを備えている。
このような電子ペーパー600では、表示ユニット602が、前述したような電気泳動表示装置20で構成されている。
<<ディスプレイ>>
次に、本発明の電子機器をディスプレイに適用した場合の実施形態について説明する。
図10は、本発明の電子機器をディスプレイに適用した場合の実施形態を示す図であり、(a)は断面図、(b)は平面図である。
この図に示すディスプレイ800は、本体部801と、この本体部801に対して着脱自在に設けられた電子ペーパー600とを備えている。なお、この電子ペーパー600は、前述したような構成、すなわち、図9に示す構成と同様のものである。
本体部801は、その側部(図中、右側)に電子ペーパー600を挿入可能な挿入口805が形成され、また、内部に二組の搬送ローラ対802a、802bが設けられている。電子ペーパー600を、挿入口805を介して本体部801内に挿入すると、電子ペーパー600は、搬送ローラ対802a、802bにより挟持された状態で本体部801に設置される。
また、本体部801の表示面側(下図(b)中、紙面手前側)には、矩形状の孔部803が形成され、この孔部803には、透明ガラス板804が嵌め込まれている。これにより、本体部801の外部から、本体部801に設置された状態の電子ペーパー600を視認することができる。すなわち、このディスプレイ800では、本体部801に設置された状態の電子ペーパー600を、透明ガラス板804において視認させることで表示面を構成している。
また、電子ペーパー600の挿入方向先端部(図中、左側)には、端子部806が設けられており、本体部801の内部には、電子ペーパー600を本体部801に設置した状態で端子部806が接続されるソケット807が設けられている。このソケット807には、コントローラー808と操作部809とが電気的に接続されている。
このようなディスプレイ800では、電子ペーパー600は、本体部801に着脱自在に設置されており、本体部801から取り外した状態で携帯して使用することもできる。
また、このようなディスプレイ800では、電子ペーパー600が、前述したような電気泳動表示装置20で構成されている。
なお、本発明の電子機器は、以上のようなものへの適用に限定されず、例えば、テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、電子新聞、ワードプロセッサ、パーソナルコンピュータ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた機器等を挙げることができ、これらの各種電子機器の表示部に、電気泳動表示装置20を適用することが可能である。
以上、本発明の電子デバイス用基板の製造方法、電子デバイス用基板、電子デバイスおよび電子機器について説明したが、本発明は、これらに限定されるものではない。
また、本発明の電子デバイス用基板の製造方法は、前述したような工程に、必要に応じて、1または2以上の任意の目的の工程を追加することもできる。
また、本発明の電子デバイス用基板、電子デバイスおよび電子機器の各部の構成は、同様の機能を発揮し得る任意のものと置換することができ、あるいは、任意の構成のものを付加することもできる。
本発明の電子デバイス用基板の実施形態を示す平面図である。 図1中のA−A線断面図である。 本発明の電子デバイス用基板の製造方法を説明するための図である。 本発明の電子デバイス用基板の製造方法を説明するための図である。 本発明の電子デバイス用基板の製造方法を説明するための図である。 本発明の電子デバイス用基板の製造方法を説明するための図である。 本発明の電子デバイス用基板の製造方法を説明するための図である。 電気泳動表示装置の実施形態を示す縦断面図である。 電子ペーパーの実施形態を示す斜視図である。 ディスプレイの実施形態を示す図である。
符号の説明
1‥‥薄膜トランジスタ 2‥‥基板 3‥‥ソース電極 4‥‥ドレイン電極 41‥‥画素電極 5‥‥有機半導体層 51‥‥チャネル領域 6‥‥ゲート絶縁層 7‥‥バッファ層 8‥‥ゲート電極 9‥‥接続端子 91‥‥第1の端子 92‥‥第2の端子 10‥‥配線 101‥‥ゲート線 102‥‥データ線 11‥‥有機絶縁層 111‥‥貫通孔 112‥‥導電部 100‥‥電子デバイス用基板 12‥‥レジスト層 12’‥‥レジスト材料 13‥‥メッキ液 14‥‥メッキ膜 20‥‥電気泳動表示装置 25‥‥電気泳動表示部 251‥‥対向基板 252‥‥対向電極 40‥‥マイクロカプセル 400‥‥電気泳動分散液 401、402‥‥電気泳動粒子 45‥‥バインダ材 600‥‥電子ペーパー 601‥‥本体 602‥‥表示ユニット 800‥‥ディスプレイ 801‥‥本体部 802a、802b‥‥搬送ローラ対 803‥‥孔部 804‥‥透明ガラス板 805‥‥挿入口 806‥‥端子部 807‥‥ソケット 808‥‥コントローラー 809‥‥操作部

Claims (20)

  1. 有機トランジスタが設けられた基板上に、前記有機トランジスタを覆うように有機絶縁層を形成する第1の工程と、
    該有機絶縁層に、前記有機トランジスタの電気接続部の一部を露出させるように、貫通孔を形成する第2の工程と、
    前記有機絶縁層上に、前記有機トランジスタと重なる領域に画素電極を形成するとともに、前記貫通孔内に前記電気接続部と前記画素電極とを導通する導電部を形成する第3の工程とを有することを特徴とする電子デバイス用基板の製造方法。
  2. 前記第1の工程において、前記有機絶縁層を、ホットメルト樹脂を用いて形成する請求項1に記載の電子デバイス用基板の製造方法。
  3. 前記ホットメルト樹脂は、フィルム状をなしている請求項2に記載の電子デバイス用基板の製造方法。
  4. 前記第1の工程において、フィルム状の前記ホットメルト樹脂を前記基板に貼着することによって、前記有機絶縁層を形成する請求項3に記載の電子デバイス用基板の製造方法。
  5. フィルム状の前記ホットメルト樹脂を前記基板に貼着する方法は、真空ラミネート法である請求項4に記載の電子デバイス用基板の製造方法。
  6. 前記ホットメルト樹脂は、エチレン−酢酸ビニル共重合体を主成分とするものである請求項2ないし5のいずれかに記載の電子デバイス用基板の製造方法。
  7. 前記第1の工程において、前記有機絶縁層を、液相プロセスによって形成する請求項1に記載の電子デバイス用基板の製造方法。
  8. 前記第1の工程において、前記有機絶縁層を、水溶性樹脂を用いて形成する請求項1または7に記載の電子デバイス用基板の製造方法。
  9. 前記水溶性樹脂は、ビニルアルコールを含む重合体を主成分とするものである請求項8に記載の電子デバイス用基板の製造方法。
  10. 前記第2の工程の後、前記有機絶縁層に形成された貫通孔の横断面形状を、前記基板に向かって漸減させる処理を行う請求項1ないし9のいずれかに記載の電子デバイス用基板の製造方法。
  11. 前記処理は、アニ−ル処理である請求項10に記載の電子デバイス用基板の製造方法。
  12. 前記アニ−ル処理における加熱温度は、前記有機絶縁層を構成する材料の軟化点以上、融点以下である請求項11に記載の電子デバイス用基板の製造方法。
  13. 前記第3の工程において、前記貫通孔を埋めるように前記導電部を形成するとともに、前記画素電極を形成する請求項1ないし12のいずれかに記載の電子デバイス用基板の製造方法。
  14. 前記導電部および前記画素電極を液相プロセスによって一括して形成する請求項13に記載の電子デバイス用基板の製造方法。
  15. 前記液相プロセスにおいて、液滴吐出法を用いる請求項13に記載の電子デバイス用基板の製造方法。
  16. 前記第3の工程において、前記貫通孔の内面および前記電気接続部の表面に沿って前記導電部を形成するとともに、前記画素電極を形成する請求項1ないし12のいずれかに記載の電子デバイス用基板の製造方法。
  17. 前記導電部および前記画素電極を気相プロセスによって一括して形成する請求項16に記載の電子デバイス用基板の製造方法。
  18. 請求項1ないし17のいずれかに記載の電子デバイス用基板の製造方法によって製造されたことを特徴とする電子デバイス用基板。
  19. 請求項18に記載の電子デバイス用基板を備えることを特徴とする電子デバイス。
  20. 請求項19に記載の電子デバイスを備えることを特徴とする電子機器。
JP2005078129A 2005-03-17 2005-03-17 電子デバイス用基板の製造方法、電子デバイス用基板、電子デバイスおよび電子機器 Pending JP2006259383A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005078129A JP2006259383A (ja) 2005-03-17 2005-03-17 電子デバイス用基板の製造方法、電子デバイス用基板、電子デバイスおよび電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005078129A JP2006259383A (ja) 2005-03-17 2005-03-17 電子デバイス用基板の製造方法、電子デバイス用基板、電子デバイスおよび電子機器

Publications (1)

Publication Number Publication Date
JP2006259383A true JP2006259383A (ja) 2006-09-28

Family

ID=37098710

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005078129A Pending JP2006259383A (ja) 2005-03-17 2005-03-17 電子デバイス用基板の製造方法、電子デバイス用基板、電子デバイスおよび電子機器

Country Status (1)

Country Link
JP (1) JP2006259383A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007094389A (ja) * 2005-09-27 2007-04-12 Samsung Electronics Co Ltd 表示基板の製造方法及びこれを製造するための製造装置
TWI488845B (zh) * 2010-08-30 2015-06-21 Sumitomo Chemical Co 有機薄膜電晶體絕緣層用組成物及有機薄膜電晶體
JP2016014907A (ja) * 2010-06-25 2016-01-28 株式会社半導体エネルギー研究所 表示装置の作製方法
WO2017030050A1 (ja) * 2015-08-19 2017-02-23 株式会社ニコン 配線パターンの製造方法、導電膜の製造方法、及びトランジスタの製造方法
JP2021089354A (ja) * 2019-12-03 2021-06-10 株式会社デンソー 表示装置
WO2022145338A1 (ja) * 2020-12-28 2022-07-07 日産化学株式会社 液体組成物中のホルムアルデヒドを低減する方法及び液体組成物の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0572724A (ja) * 1991-01-29 1993-03-26 Fuji Photo Film Co Ltd 感光性転写材料及び画像形成方法
JP2001066632A (ja) * 1999-08-25 2001-03-16 Alps Electric Co Ltd Tft型液晶表示装置
JP2001075090A (ja) * 1999-06-28 2001-03-23 Sharp Corp 液晶表示装置の製造方法
JP2001282135A (ja) * 2000-04-03 2001-10-12 Fuji Photo Film Co Ltd 樹脂層付アクティブマトリクス基板の製造方法及び液晶素子
JP2003215615A (ja) * 2002-01-21 2003-07-30 Matsushita Electric Ind Co Ltd 液晶表示装置及びその製造方法
JP2004014982A (ja) * 2002-06-11 2004-01-15 Konica Minolta Holdings Inc 半導体回路および画像表示装置
JP2004304022A (ja) * 2003-03-31 2004-10-28 Seiko Epson Corp トランジスタの製造方法、トランジスタ、トランジスタを用いた集積回路、電気光学装置及び電子機器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0572724A (ja) * 1991-01-29 1993-03-26 Fuji Photo Film Co Ltd 感光性転写材料及び画像形成方法
JP2001075090A (ja) * 1999-06-28 2001-03-23 Sharp Corp 液晶表示装置の製造方法
JP2001066632A (ja) * 1999-08-25 2001-03-16 Alps Electric Co Ltd Tft型液晶表示装置
JP2001282135A (ja) * 2000-04-03 2001-10-12 Fuji Photo Film Co Ltd 樹脂層付アクティブマトリクス基板の製造方法及び液晶素子
JP2003215615A (ja) * 2002-01-21 2003-07-30 Matsushita Electric Ind Co Ltd 液晶表示装置及びその製造方法
JP2004014982A (ja) * 2002-06-11 2004-01-15 Konica Minolta Holdings Inc 半導体回路および画像表示装置
JP2004304022A (ja) * 2003-03-31 2004-10-28 Seiko Epson Corp トランジスタの製造方法、トランジスタ、トランジスタを用いた集積回路、電気光学装置及び電子機器

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007094389A (ja) * 2005-09-27 2007-04-12 Samsung Electronics Co Ltd 表示基板の製造方法及びこれを製造するための製造装置
JP2021015311A (ja) * 2010-06-25 2021-02-12 株式会社半導体エネルギー研究所 表示装置
JP2016014907A (ja) * 2010-06-25 2016-01-28 株式会社半導体エネルギー研究所 表示装置の作製方法
US9488895B2 (en) 2010-06-25 2016-11-08 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2017227909A (ja) * 2010-06-25 2017-12-28 株式会社半導体エネルギー研究所 表示装置
US9857658B2 (en) 2010-06-25 2018-01-02 Semiconductor Energy Laboratory Co., Ltd. Display device
TWI802020B (zh) * 2010-06-25 2023-05-11 日商半導體能源研究所股份有限公司 顯示裝置
JP7142076B2 (ja) 2010-06-25 2022-09-26 株式会社半導体エネルギー研究所 表示装置
US10185201B2 (en) 2010-06-25 2019-01-22 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2019070830A (ja) * 2010-06-25 2019-05-09 株式会社半導体エネルギー研究所 表示装置
TWI742766B (zh) * 2010-06-25 2021-10-11 日商半導體能源研究所股份有限公司 顯示裝置
TWI488845B (zh) * 2010-08-30 2015-06-21 Sumitomo Chemical Co 有機薄膜電晶體絕緣層用組成物及有機薄膜電晶體
WO2017030050A1 (ja) * 2015-08-19 2017-02-23 株式会社ニコン 配線パターンの製造方法、導電膜の製造方法、及びトランジスタの製造方法
CN107709609B (zh) * 2015-08-19 2020-08-14 株式会社尼康 布线图案的制造方法、导电膜的制造方法以及晶体管的制造方法
JPWO2017030050A1 (ja) * 2015-08-19 2018-05-31 株式会社ニコン 配線パターンの製造方法、導電膜の製造方法、及びトランジスタの製造方法
CN107709609A (zh) * 2015-08-19 2018-02-16 株式会社尼康 布线图案的制造方法、导电膜的制造方法以及晶体管的制造方法
JP2021089354A (ja) * 2019-12-03 2021-06-10 株式会社デンソー 表示装置
JP7238748B2 (ja) 2019-12-03 2023-03-14 株式会社デンソー 表示装置
WO2022145338A1 (ja) * 2020-12-28 2022-07-07 日産化学株式会社 液体組成物中のホルムアルデヒドを低減する方法及び液体組成物の製造方法

Similar Documents

Publication Publication Date Title
JP4415653B2 (ja) 薄膜トランジスタの製造方法
JP4100351B2 (ja) 薄膜トランジスタの製造方法
JP4636921B2 (ja) 表示装置の製造方法、表示装置および電子機器
US7425474B2 (en) Method of manufacturing thin film transistor, method of manufacturing electro-optical device thin film transistor, and electro-optical device
US7781760B2 (en) Thin film transistor, electro-optical device, and electronic apparatus
JP2008311677A (ja) 半導体装置の作製方法
JP2006100808A (ja) 半導体装置の作製方法
JP2005243822A (ja) 薄膜トランジスタの製造方法、薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび電子機器
JP2006259383A (ja) 電子デバイス用基板の製造方法、電子デバイス用基板、電子デバイスおよび電子機器
JP4686232B2 (ja) 半導体装置及び半導体装置の製造方法
JP4729855B2 (ja) 薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび電子機器
JP2005251809A (ja) 薄膜トランジスタの製造方法、薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび電子機器
JP2008235607A (ja) 薄膜トランジスタ、配線基板、表示装置および電子機器
JP2007238724A (ja) 液状材料、膜付き基板の製造方法、電気光学装置の製造方法および電子機器の製造方法
JP2005146400A (ja) 電極形成方法、薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび電子機器
JP2008147465A (ja) トランジスタの製造方法、トランジスタ、トランジスタ回路、電子デバイスおよび電子機器
JP2007180231A (ja) 有機半導体装置、電子デバイスおよび電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110412

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110610

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110802