JP2007094389A - 表示基板の製造方法及びこれを製造するための製造装置 - Google Patents

表示基板の製造方法及びこれを製造するための製造装置 Download PDF

Info

Publication number
JP2007094389A
JP2007094389A JP2006226685A JP2006226685A JP2007094389A JP 2007094389 A JP2007094389 A JP 2007094389A JP 2006226685 A JP2006226685 A JP 2006226685A JP 2006226685 A JP2006226685 A JP 2006226685A JP 2007094389 A JP2007094389 A JP 2007094389A
Authority
JP
Japan
Prior art keywords
display substrate
manufacturing
forming
laser beam
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006226685A
Other languages
English (en)
Other versions
JP2007094389A5 (ja
Inventor
Yeong-Beom Lee
永 範 李
Myung-Il Park
明 一 朴
Kyosyo Kin
京 燮 金
Yong-Eui Lee
庸 懿 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2007094389A publication Critical patent/JP2007094389A/ja
Publication of JP2007094389A5 publication Critical patent/JP2007094389A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Laser Beam Processing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】表示基板の製造において工程の単純化及び工程の信頼性を向上させる。
【解決手段】ベース基板上にスイッチング素子のゲート電極を形成する段階と、ゲート電極上にゲート絶縁膜を形成する段階と、ゲート絶縁膜上にスイッチング素子のソース及びドレイン電極を形成する段階と、ソース及びドレイン電極上に保護絶縁膜を形成する段階と、レーザビームを利用してドレイン電極の一部領域を露出させる第1コンタクトホールを形成する段階と、第1コンタクトホールを通じて電気的に連結された画素電極を形成する段階とを含む。
【選択図】図10

Description

本発明は、表示基板の製造方法及びこれを製造するための製造装置に係り、より詳細には工程の単純化及び工程の信頼性を向上させるための表示基板の製造方法及びこれを製造するための製造装置に関する。
一般に、液晶表示装置は、電界を印加して液晶分子の配列を変化させて、液晶の光学的性質を利用する表示装置である。
前記液晶表示装置は、アレイ基板と前記アレイ基板に対向する対向基板と、前記基板間に介在された液晶層を含む液晶表示パネルを具備する。前記アレイ基板は、複数のゲート配線と前記ゲート配線と交差する複数のデータ配線が形成され、前記ゲート配線とデータ配線によって複数の画素部が定義される。それぞれの画素部には、前記ゲート配線とデータ配線に連結された薄膜トランジスタと前記薄膜トランジスタに連結された画素電極が形成される。
前記アレイ基板及び対向基板の製造工程は、フォトリソグラフィ工程によって行われる。前記フォトリソグラフィ工程は、フォトレジスト(Photoresist:PR)コーティング工程、乾燥工程、露光工程、現像工程、熱処理工程、及びエッチ工程を含む。
前記のようなフォトリソグラフィ工程による製造設備は、表示基板が大型化されるにつれて空間的制約及び新しい設備技術開発の必要性が強く要望されている。
本発明の目的は、製造工程の単純化及び信頼性を向上させるための表示基板の製造方法を提供することにある。
本発明の他の目的は、製造工程の単純化及び信頼性を向上させるための表示基板の製造装置を提供することにある。
前述した本発明の目的を実現するための本発明に係る表示基板の製造方法は、それぞれゲート配線とソース配線に連結されたスイッチング素子と前記スイッチング素子に連結された画素電極とを含む画素部が複数含んでなる表示基板の製造方法において、ベース基板上に前記スイッチング素子のゲート電極を形成する段階と、前記ゲート電極上にゲート絶縁膜を形成する段階と、前記ゲート絶縁膜上に前記スイッチング素子のソース及びドレイン電極を形成する段階と、前記ソース及びドレイン電極上に保護絶縁膜を形成する段階と、レーザビームを利用して前記ドレイン電極の一部領域を露出させる第1コンタクトホールを形成する段階と、前記第1コンタクトホールを通じて電気的に連結された前記画素電極を形成する段階と、を含む。
さらに、本発明に係る表示基板の製造方法は、それぞれのゲート配線とソース配線に連結されたスイッチング素子と前記スイッチング素子に連結された画素電極とを含む画素部が複数含んでなる表示基板の製造方法において、ベース基板上に前記スイッチング素子のゲート電極を形成する段階と、前記ゲートが形成された前記ベース基板上にゲート絶縁膜を形成する段階と、前記ゲート絶縁膜上に前記スイッチング素子のソース及びドレイン電極を形成する段階と、前記ソース及びドレイン電極が形成された前記ベース基板上に有機絶縁膜を形成する段階と、レーザビームを前記有機絶縁膜に照射して前記ドレイン電極の一部領域を露出させる第1コンタクトホールを形成する段階と、前記第1コンタクトホールを通じて前記ドレイン電極と電気的に連結された前記画素電極を形成する段階と、を含む。
前述した本発明の他の目的を実現するための本発明に係る表示基板の製造装置は、ヘッド部、移送部、及びステージ部を含む。前記ヘッド部はレーザビームを走査し、前記移送部は前記ヘッド部が固定され、前記ヘッド部を所定の位置に移動させる。前記ステージ部は被処理表示基板が配置され、前記レーザビームによって前記ステージ部に配置された表示基板の絶縁膜がパターニングされる。
このような表示基板の製造方法及びこのための製造装置によると、レーザビームを利用して表示基板の絶縁膜をパターニングすることにより、工程の単純化及び信頼性を向上させることができる。
以下、添付図面を参照して、本発明をより詳細に説明する。
図1は、本発明の一実施形態による液晶表示基板の製造装置の上部一部に対する斜視図である。
図1を参照すると、表示基板の製造装置は、ステージ部10、ヘッド部30、及び移送部50を含む。
前記ヘッド部30は、前記移送部50と光源部31(図2参照) との間に位置する。前記ステージ部10は、前記レーザビームが被処理対象物を加工することができるように前記光源部31から一定距離の下に位置する。
被処理対象物である表示基板20は前記ステージ部10上に置かれ、前記ステージ部10によって支持される。
前記ヘッド部30は、前記ステージ部10上に置かれた表示基板20にレーザビーム32を走査する。前記レーザビーム32は、前記表示基板20に形成された絶縁膜に所定のパターン21を形成する。前記表示基板に形成された絶縁膜は、保護絶縁膜又は有機絶縁膜を含む。前記パターン21は、貫通ホール又は非貫通ホール形状に所定深さと所定幅に形成される。
前記レーザビーム32はUVエキシマーであって、多光子吸収方式で前記表示基板の絶縁膜をパターニングする。好ましい実施形態によると、前記UVエキシマーレーザビームは、約193nm(ArF)乃至351nm(XeF)の波長を有し、最大パワーは約300W程度で、反復率は約50乃至200Hzである。前記UVエキシマーレーザビームは、最小2μm大きさのパターン形成が容易なので、ポリマー又は薄い無機膜のパターニングに多く使用される。以下、UVエキシマーレーザビームを「レーザビーム」という。
図示されていないが、前記ヘッド部30が複数個具備されることができ、複数個のヘッド部を具備した場合には、表示基板の製造工程時間を短縮させることができる。
図1を参照すると、前記移送部50は、前記ヘッド部30を所定の速度で所望する位置に移送させる。前記ヘッド部30が移送する速度は、前記製造装置の性能によって決定される。前記ヘッド部30は、前記移送部50に固定され前記所定のパターン21が形成される位置に移送される。
前記移送部50の移送速度制御を通じて前記ヘッド部30は、表示基板に形成される絶縁膜を容易にエッチングして、所望するパターンを形成することができる。
図2は、図1のヘッド部の上部一部に対する概略的な斜視図である。
図1及び図2を参照すると、前記ヘッド部30は、光源部31、マスク33、及び投射レンズ35を含む。
前記光源部31はレーザビームを生成して、生成されたレーザビームを集光して、エネルギーの高いレーザビームを前記マスク33に走査する。
前記マスク33は、所定形状に開口された開口パターン33aを含み、前記光源部31から走査されたレーザビームは前記開口パターン33aに対応する形状のレーザビームに成形される。
前記投射レンズ35は、前記マスク33の開口パターン33aに対応して成形されたレーザビームを被処理表示基板20に投射させる。
図3乃至図5は、本発明の実施形態によるパターニング方法に使用される図1の製造装置の上部一部の断面図である。
まず、図3を参照すると、開口パターン33aを有するマスク33を含むヘッド部30aから走査されたレーザビームを利用してパターンを形成する場合である。
前記ステージ部10aに被処理基板である表示基板20aを配置させ、所望する位置にヘッド部30aを移動させる。前記ヘッド部30aから走査されたレーザビームによって表示基板20aの絶縁膜をパターニングする。このような場合、前記表示基板20aにはホール形態のパターン21aが形成される。
前記のような方式によって形成されたホールパターン21aは、表示基板上でスイッチング素子TFTと画素電極を電気的に連結させるために形成されるコンタクトホールを形成する時に容易に適用されることができる。
図4は、開口パターン33aを有するマスク33を含むヘッド部30bから走査されたレーザビームを利用してパターンを形成する場合である。前記ステージ部10bに表示基板20bを配置させ、所望する第1位置にヘッド部30bを移送させる。前記ヘッド部30bからレーザビームを走査させながら、ヘッド部30bを一定長さ(L)だけ移送させる。これによって表示基板20bの絶縁膜には、グルーブ形態の直線パターン21bが形成される。
前記のような方式によって形成された直線パターン21bは、表示基板で配線の一端部に形成されるパッド部を製造する時に容易に適用することができる。
図5は、スリットマスク34を含むヘッド部(図示せず)から走査されたレーザビームを利用してパターンを形成する場合である。
前記ステージ部10cに被処理基板である表示基板20cを配置させ、所望する位置にヘッド部を移動させる。前記ヘッド部から走査されたレーザビームによって前記表示基板20cの絶縁膜をパターニングする。前記ヘッド部から走査されたレーザビームはスリットマスク34の第1及び第2開口パターン33b、33cによって互いに異なる強度を有する。
具体的に、第1開口パターン33bの開口領域が前記第2開口パターン33cの開口領域より大きい。したがって、第1開口パターン33bを通過したレーザビームのエネルギーが前記第2開口パターン33cを通過したレーザビームのエネルギーより大きい。前記第1開口パターン33bによって前記表示基板20cには、一定深さと一定幅の溝が形成され、前記第2開口パターン33cによって前記溝の周辺が一定の傾きを有するようにパターニングされる。
このように、スリットマスク34を有するヘッド部によって前記表示基板20cには傾斜角を有するパターン21cが形成される。前記パターン21cが隣接した領域に反復的に形成される場合、前記表示基板20cには、テーパー形状のパターンを容易に形成することができる。
図6は、本発明の他の実施形態による製造装置のヘッド部の上部一部に対する斜視図である。
図6を参照すると、ヘッド部は、光源部131、マスク133、絞り135、及び投射レンズ137を含み、前記ヘッド部と前記絞り135のそれぞれは、図6に矢印方向に図示されたX方向に移動可能である。
前記光源部131はレーザビームを生成し、生成されたレーザビームを集光して、エネルギーの高いレーザビームを下部の基板120方向に走査する。
このように、前記マスク133は、所定形状に開口された複数の開口パターン133a、133b、133c、133dを含み、前記光源部131から走査されたレーザビームは前記開口パターン133a、133b、133c、133dに対応する形状のレーザビームに成形される。
前記絞り135は、前記マスク133と前記光源部131との間に配置され、−X方向に移動しながら次のように前記マスク133に投射されるレーザビームの量を調節する。
具体的には、前記絞り135が−X方向に第1ステップ移動して、前記第1開口パターン133aにレーザビームを通過させる。そして、前記絞り135が−X方向に第2ステップ移動して前記第1および第2開口パターン133a、133bにレーザビームを通過させる。そして、前記絞り135が−X方向に第3ステップ移動して第1乃至第3開口パターン133a、133b、133cにレーザビームを通過させる。最後に、前記絞り135が−X方向に第4ステップ移動して第1乃至第4開口パターン133a、133b、133c、133dにレーザビームを通過させる。このように、前記絞り135を移動させてレーザビームがそれぞれの開口マスクに照射される時間を増加させる。これとは異なり、前記絞りは+X方向に移動して、前記レーザビームの量を減少させることもできる。
前記投射レンズ137は、前記マスク133と前記表示基板120との間に位置して、前記マスク133の開口パターン133a、133b、133c、133dに対応して成形されたレーザビームを被処理基板である表示基板120に投射させる。
図7乃至図10は、液晶表示基板の絶縁膜が図6に図示された製造装置によってパターニングされる工程を図示した部分工程図である。
図6及び図7を参照すると、複数の開口パターンが形成されたマスク133を具備したヘッド部130をX方向に第1ステップ目に移動し、この際、前記絞り135は第1開口パターン133aにレーザビームが通過するように−X方向に1回目を開く。前記レーザビームは、第1開口パターン133aを通過して表示基板120に第1溝の位置に第1パターン121aを形成する。
図6及び図8を参照すると、前記絞り135は、第1及び第2開口パターン133a、133bにレーザビームが通過するように前記−X方向に2回目を開く。前記絞り135が2回目を開くと同時に、複数の開口パターンが形成されたマスク133を具備した前記ヘッド部130はX方向に第2ステップ目に移動する。前記レーザビームは、第1及び第2開口パターン133a、133bを通過して表示基板120に第1及び第2溝の位置に第1パターン121aと第2パターン121bを形成する。
図8に示すように、前記ヘッド部130と前記絞り135の相対的な移動で前記第1パターン121aが形成された第1溝の位置に前記第2開口パターン133bが位置することになり、前記第2開口パターン133bを通過したレーザビームによって前記第2開口パターン133bに対応する第2パターン121bが形成される。まだパターンが形成されない前記第2溝の位置には前記第1開口パターン133aが位置し、前記第1開口パターン133aを通過したレーザビームによって前記第1開口パターン133aに対応する第1パターン122aが形成される。
図6及び図9を参照すると、前記絞り135は、第1、第2、及び第3開口パターン133a、133b、133cにレーザビームが通過するように、前記−X方向に3回目を開く。この際、複数の開口パターンが形成されたマスク133を具備した前記ヘッド部130は前記X方向に第3ステップ目に移動する。
前記レーザビームは、第1、第2、及び第3開口パターン133a、133b、133cを通過して表示基板120の第1、第2、および第3溝の位置に第1パターン121a、第2パターン121b、及び第3パターン121cを形成する。
図9に示すように、前記ヘッド部130と前記絞り135の相対的な移動で前記第1及び第2パターン121a、121bが形成された第1溝の位置に前記第3開口パターン133cが位置することになり、前記第3開口パターン133cを通過したレーザビームによって前記第3開口パターン133cに対応する第3パターン121cが形成される。前記第1パターン122aが形成された第2溝の位置に前記第2開口パターン133bが位置し、前記第2開口パターン133bを通過したレーザビームによって前記第2開口パターン133bに対応する第2パターン122bが形成される。まだパターンが形成されない前記第3溝の位置には前記第1開口パターン133aが位置し、前記第1開口パターン133aを通過したレーザビームによって前記第1開口パターン133aに対応する第1パターン123aが形成される。
図6及び図10を参照すると、前記絞り135は、第1、第2、第3、及び第4開口パターン133a、133b、133c、133dにレーザビームが通過するように前記−X方向に4回目を開く。この際、複数の開口パターンが形成されたマスク133を具備した前記ヘッド部130は、前記X方向に第4ステップ目に移動する。
前記レーザビームは、第1、第2、第3、及び第4開口パターン133a、133b、133c、133dを通過して、表示基板120の第1、第2、第3、及び第4溝の位置に第1パターン121a、第2パターン121b、第3パターン121c、及び第4パターン121dを形成する。
図10に示すように、前記ヘッド部130と前記絞り135の相対的な移動で前記第1乃至第3パターン121a、121b、121cが形成された第1溝の位置には、前記第4開口パターン133dが位置することになり、前記第4開口パターン133dを通過したレーザビームによって前記第4開口パターン133dに対応する第4パターン121dが形成される。前記第1乃至第2パターン122a、122bが形成された第2溝の位置には前記第3開口パターン133cが位置し、前記第3開口パターン133cを通過したレーザビームによって前記第3開口パターン133dに対応する第3パターン122cが形成される。前記第1パターン123aが形成された第3溝の位置には前記第2開口パターン133bが位置し、前記第2開口パターン133bを通過したレーザビームによって前記第2開口パターン133bに対応する第2パターン123bが形成される。まだパターンが形成されない前記第4溝の位置には前記第1開口パターン133aが位置し、前記第1開口パターン133aを通過したレーザビームによって前記第1開口パターン133aに対応する第1パターン124aが形成される。
以後、前記絞り135が完全に開いた状態の第1乃至第4開口パターン133a、133b、133c、133dを利用して前記ヘッド部130は前記X方向に1ステップずつ移動しながら、表示基板120にパターンを形成する。前記レーザビームはガウス分布を有するので、図示されたように前記表示基板120に形成された第1乃至第4溝は、結果的に一定の傾斜を有するテーパー状にパターニングされる。
前記のように、1つのパターンを形成するために段階的にレーザビームを走査する方式を一般的に同期されたイメージスキャニング(以下、SISと称する)方式という。
以上では、互いに異なる形態の開口パターンを有するマスクを利用して、前記SIS方式で表示基板の絶縁膜を段階的にパターニングする工程を例として説明したが、前記SIS方式で表示基板のスイッチング素子のコンタクトホール及びパッド部のコンタクトホールを形成することができるのは当然である。又、マスクに形成された開口パターンの形状及び個数によって多様な形状のパターンを形成することができるのは当然である。
図11は、図1に図示された本発明の実施形態による製造装置を利用して製造された液晶表示基板の部分平面図である。
図11を参照すると、表示基板は、複数のゲート配線(GLn−1、GLn)と、複数のソース配線(DLm−1、DLm)と、前記ゲート配線(GLn−1、GLn)とソース配線(DLm−1、DLm)によって定義された複数の画素部Pを含む。
前記ゲート配線(GLn−1、GLn)は第1方向に配列され第2方向に延長される。前記データ配線(DLm−1、DL)は前記第2方向に配列され第1方向に延長される。
前記ゲート配線(GLn−1、GLn)の一端部にはゲートパッド部GPが形成され、前記ソース配線(DLm−1、DLm)の一端部にはソースパッド部SPが形成される。
前記画素部Pには、スイッチング素子TFT、ストレージ共通配線SCL、及び画素電極PEが形成される。前記スイッチング素子TFTは、前記n番目ゲート配線GLnと前記m番目データ配線DLm及び前記画素電極PEと電気的に連結される。
図12乃至図16は、本発明の第1実施形態による表示基板の製造方法によって、I−I’に沿って切断した断面に対応する図11の液晶表示基板を製造する部分工程図である。
図11及び図12を参照すると、ベース基板101上にゲート金属層を形成する。前記ゲート金属層を、第1マスクを利用してパターニングしてゲート配線(GLn−1、GLn)と、スイッチング素子TFTのゲート電極111及びストレージ共通配線SCLを含むゲート金属パターンを形成する。
前記ゲート金属パターンが形成されたベース基板101上にゲート絶縁膜102を形成する。
図11及び図13を参照すると、前記ゲート絶縁膜102上にチャンネル層112を形成する。前記チャンネル層112は、前記ゲート絶縁膜102と抵抗性接触層112bとの間に位置し、アモルファスシリコン層で形成された活性層112aとインシツ(in−situ)ドーピングされたnアモルファスシリコン層で形成された抵抗性接触層112bを含む。
第2マスクを利用して前記チャンネル層112をパターニングして前記スイッチング素子TFTのゲート電極111上に前記チャンネルパターンCHを形成する。
図11及び図14を参照すると、前記チャンネルパターンCHが形成されたベース基板101にソース金属層を形成する。前記ソース金属層を、第3マスクを利用してパターニングして前記ソース配線(DLm−1、DLm)、前記スイッチング素子TFTのソース及びドレイン電極113、114を含むソース金属パターンを形成する。
前記ソース及びドレイン電極113、114間に露出されたチャンネルパターンCHの抵抗性接触層112bを前記ソース及びドレイン電極113、114をマスクとしてエッチングして、前記スイッチング素子TFTのチャンネル領域を定義する。
図1乃至図15を参照すると、前記ソース金属パターンが形成されたベース基板101上に保護絶縁膜103(以下、「パシベーション層」と称する)を形成する。前記パシベーション層103は、無機絶縁膜又は有機絶縁膜で約4000Å以下の厚みに形成する。
図1及び図6に図示された製造装置を利用してレーザビームで前記パシベーション層103及びゲート絶縁膜102をエッチングする。
具体的に、図3に図示されたように、円形の開口パターンを有するマスクを通過したレーザビームLS1を利用して、スイッチング素子TFTのドレイン電極114上にパシベーション層103をエッチングして第1コンタクトホール117を形成する。
次に、図4に図示されたように、ヘッド部30を一定長さだけ移送させながら、継続的にレーザビームLS2を走査して、ゲートパッド部GP上に形成されたゲート絶縁膜102及びパシベーション層103をエッチングして一定長さを有する第2コンタクトホール152を形成する。
前記第2コンタクトホール152と同じ方式で、ヘッド部30を一定長さだけ継続的にレーザビームLS3を走査して、ソースパッド部SP上に形成されたパシベーション層103をエッチングして、一定長さを有する第3コンタクトホール172を形成する。
又は、図3に図示されたように、前記第2及び第3コンタクトホール152、172の大きさに対応する開口パターンを有するヘッド部によってゲート絶縁膜102及びパシベーション層103をパターニングすることもできるのは当然である。
又、図6に図示された製造装置によって前記第1乃至第3コンタクトホールを形成することができる。例えば、図7乃至図10に図示された方式で同じ形状の開口パターンが具備されたマスクを利用して段階的にエッチングしてコンタクトホールを形成することができる。又は、絞りを調節して所望する形状の開口パターンにのみレーザビームを通過させてコンタクトホールを形成することもできる。
図11及び図16を参照すると、前記第1乃至第3コンタクトホール117、152、172が形成されたパシベーション層103上に画素電極層を形成する。前記画素電極層は前記透明な伝導性物質であって、インジウムティンオキサイド(ITO)、インジウムジンクオキサイド(IZO)、又はインジウムティンジンクオキサイドを含む。
前記画素電極層は、前記第1コンタクトホール117を通じて前記ドレイン電極114と電気的に接触され、第2コンタクトホール152を通じてゲートパッド部GPのゲート金属パターン151と電気的に接触され、第3コンタクトホール172を通じてソースパッド部SPのデータ金属パターン171と電気的に接触される。
以後、第4マスクを利用して前記画素電極層をパターニングして、前記画素部Pの画素電極PE、ゲートパッド部GPの第1パッド電極153、及びソースパッド部SPの第2パッド電極173を形成する。
図17乃至図20は、本発明の第2実施形態による表示基板の製造方法によって、I−I’に沿って切断した断面に対応する図11の液晶表示基板を製造する部分工程図である。
図11及び図17を参照すると、ベース基板201上にゲート金属層を形成する。前記ゲート金属層を、第1マスクを利用してパターニングして、ゲート配線(GLn−1、GLn)、スイッチング素子TFTのゲート電極211、及びストレージ共通配線SCLを含むゲート金属パターンを形成する。
前記ゲート金属パターンが形成されたベース基板201上にゲート絶縁膜202を形成する。
前記ゲート絶縁膜202上にアモルファスシリコン層で形成された活性層212aとインシツドーピングされたnアモルファスシリコン層で形成された抵抗性接触層212bを順次に形成してチャンネル層212を形成する。
第2マスクを使用して前記チャンネル層212をパターニングして、前記ゲート電極211をカバーするようにチャンネルパターンCHを形成する。
図11及び図18を参照すると、前記チャンネルパターンCHが形成されたベース基板201上にソース金属層を形成する。第3マスクを利用して前記ソース金属層をパターニングしてソース配線(DLm−1、DLm)、スイッチング素子TFTのソース及びドレイン電極213、214を含むソース金属パターンを形成する。
前記ソース及びドレイン電極213、214間に露出されたチャンネル層212の抵抗性接触層212bを前記ソース及びドレイン電極213、214をマスクとしてエッチングして、前記スイッチング素子TFTのチャンネル領域を定義する。
図1乃至図11及び図19を参照すると、前記ソース金属パターンが形成されたベース基板201上にパシベーション層203及び有機絶縁膜204を順次に形成する。前記パシベーション層203は無機絶縁膜又は有機絶縁膜で約4000Å以下の厚みに形成し、前記有機絶縁膜204は2μm乃至4μmの厚みに形成する。
図1及び図6に図示された製造装置を利用して、レーザビームで前記パシベーション層203及び前記有機絶縁膜204をエッチングする。
具体的に、図3に図示されたように、円形の開口パターンを有するマスクを通過したレーザビームを利用して、スイッチング素子TFTのドレイン電極214上に形成されたパシベーション層203及び前記パシベーション層203上に形成された有機絶縁膜204をエッチングして第1コンタクトホール217を形成する。
又、図6に図示された製造装置によって前記第1コンタクトホールを形成することができる。例えば、図7乃至図10に図示された方式で同じ形状の開口パターンが具備されたマスクを利用して段階的にエッチングしてコンタクトホールを形成することができる。又は、絞りを調節して所望する形状の開口パターンにのみレーザビームを通過させてコンタクトホールを形成することもできる。
次に、図3及び図7乃至図10に図示されたような方式でゲートパッド部GPに形成されたゲート絶縁膜202、パシベーション層203、及び有機絶縁膜204を傾斜するようにエッチングして第2コンタクトホール252を形成する。
前記第2コンタクトホール252と同じ方式でソースパッド部SPに形成されたパシベーション層203及び有機絶縁膜204をエッチングして第3コンタクトホール272を形成する。
図11及び図20を参照すると、前記第1乃至第3コンタクトホール217、252、272が形成された有機絶縁膜204上に画素電極層を形成する。前記画素電極層は前記透明な伝導性物質であって、インジウムティンオキサイド(ITO)、インジウムジンクオキサイド(IZO)、又はインジウムティンジンクオキサイドを含む。
前記画素電極層は、前記第1コンタクトホール217を通じて前記ドレイン電極214と電気的に接触され、第2コンタクトホール252を通じてゲートパッド部GPのゲート金属パターンと電気的に接触され、第3コンタクトホール272を通じてソースパッド部SPのソース金属パターンと電気的に接触される。
以後、第4マスクを利用して前記画素電極層をパターニングして前記画素部Pの画素電極PE、ゲートパッド部GPの第1パッド電極253、及びソースパッド部SPの第2パッド電極273を形成する。
図19に関する説明で言及したように、前記ゲートパッド部GP及びソースパッド部SPの第2及び第3コンタクトホール252、272が段差を有するように形成することにより、前記ゲートパッド部GP及びソースパッド部SPに接触される外部装置の出力端子と接触を容易にする。
一般的に、前記ゲート及びソースパッド部GP、SPと外部装置の出力端子は、異方性導電フィルムを通じて相互電気的に接触される。
前記のように段差を有するパッド部による接触効果は同一の出願人によって予め出願された韓国特許公開番号2002−0063424号(2002.08.03)、発明の名称「液晶表示装置及びその製造方法」に詳細に開示されている。
図21は本発明の実施形態による表示基板の製造工程を示し、図11のII−II’に沿って切断した表示基板の一部を示す断面図である。図11及び図21を参照すると、ベース基板301上には、ゲート金属層を蒸着及びパターニングして、ゲート配線(GLn−1、GLn)と、スイッチング素子TFTのゲート電極及びストレージ共通配線SCLを含むゲート金属パターンを形成する。
前記ゲート金属パターンが形成されたベース基板301上にゲート絶縁膜302を形成する。前記ゲート絶縁膜302上にチャンネル層を蒸着及びパターニングして、前記スイッチング素子TFTのゲート電極上にチャンネルパターン112を形成する。
前記チャンネルパターン112が形成されたベース基板301上にソース金属層を蒸着及びパターニングして、前記ソース配線(DLm−1、DLm)、前記スイッチング素子TFTのソース及びドレイン電極を含むソース金属パターンを形成する。
前記ソース金属パターンが形成されたベース基板301上に保護絶縁膜303(以下、「パシベーション層」と称する)及び有機絶縁膜304を順次に形成する。前記有機絶縁膜304が形成される場合、前記パシベーション層303は形成しなくても良い。
以後、図1及び図6に図示された製造装置を利用して、前記有機絶縁膜304、パシベーション層303、及びゲート絶縁膜302を選択的にエッチングしてパターンを形成する。
具体的に、図21に図示されたように、画素部Pの領域に形成された前記有機絶縁膜304をパターニングしてテーパー構造に形成する。図1の製造装置によっては、図5に図示されたように、スリットマスクを使用して前記有機絶縁膜304をテーパー形状にパターニングする。
又、図6に図示された製造装置によっては、図7乃至図10に図示されたように、SIS方式を利用して前記有機絶縁膜304をテーパー形状にパターニングする。
又、前記製造装置のレーザビームを利用して前記有機絶縁膜304及びパシベーション層303をエッチングして前記スイッチング素子TFTのドレイン電極の一部領域を露出させる第1コンタクトホール117を形成する。
前記レーザビームを利用して前記有機絶縁膜304、パシベーション層303、及びゲート絶縁膜302をエッチングして、ゲートパッド部GPをゲート金属層の一部領域を露出させる第2コンタクトホール152を形成する。前記レーザビームを利用して、前記有機絶縁膜304、パシベーション層303をエッチングして、ソースパッド部SPのソース金属層の一部領域を露出させる第3コンタクトホール172を形成する。
以後、前記有機絶縁膜304上に画素電極層を蒸着してパターニングして前記第1コンタクトホールを通じて前記スイッチング素子TFTのドレイン電極と電気的に連結される画素電極PEを形成する。又、第1及び第2コンタクトホール117、152、172を通じてゲート金属層及びソース金属層と電気的にそれぞれ連結される第1パッド電極及び第2パッド電極を形成する。
前記のように、前記画素部Pの有機絶縁膜304をテーパー構造にパターニングすることにより、液晶分子の配向角を調節して、視野角が改善された液晶表示パネルを得ることができる。
以上で説明したように、本発明によると、表示基板の絶縁膜を、レーザビームを利用してパターニングすることにより、従来のフォトリソグラフィ工程による複雑な製造設備及びこれによる複雑な製造工程を簡単化することができる。
又、レーザビームで所望の位置に正確に所望する所定のパターンを形成することができるので、工程の信頼性を向上させることができる。
以上、本発明の実施形態によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離れることなく、本発明を修正または変更できる。
本発明は、表示基板の製造方法として、たとえば液晶表示基盤の製造に適用することができる。
本発明の一実施形態による液晶表示装置の製造装置の上部一部に対する斜視図である。 図1のヘッド部の上部一部に対する概略的な斜視図である。 本発明の実施形態によるパターニング方法に使用される図1の製造装置の上部一部の断面図である。 本発明の実施形態によるパターニング方法に使用される図1の製造装置の上部一部の断面図である。 本発明の実施形態によるパターニング方法に使用される図1の製造装置の上部一部の断面図である。 本発明の他の実施形態による製造装置のヘッド部の上部一部に対する斜視図である。 液晶表示基板の絶縁膜が図6に図示された製造装置によってパターニングされる工程を示す部分工程図である。 液晶表示基板の絶縁膜が図6に図示された製造装置によってパターニングされる工程を示す部分工程図である。 液晶表示基板の絶縁膜が図6に図示された製造装置によってパターニングされる工程を示す部分工程図である。 液晶表示基板の絶縁膜が図6に図示された製造装置によってパターニングされる工程を示す部分工程図である。 図1乃至図6に図示された本発明の実施形態による製造装置を利用して製造された液晶表示基板の部分平面図である。 本発明の第1実施形態による液晶表示基板の製造方法によって、I−I’に沿って切断した断面に対応する図11の液晶表示基板を製造する部分工程図である。 本発明の第1実施形態による液晶表示基板の製造方法によって、I−I’に沿って切断した断面に対応する図11の液晶表示基板を製造する部分工程図である。 本発明の第1実施形態による液晶表示基板の製造方法によって、I−I’に沿って切断した断面に対応する図11の液晶表示基板を製造する部分工程図である。 本発明の第1実施形態による液晶表示基板の製造方法によって、I−I’に沿って切断した断面に対応する図11の液晶表示基板を製造する部分工程図である。 本発明の第2実施形態による液晶表示基板の製造方法によって、I−I’に沿って切断した断面に対応する図11の液晶表示基板を製造する部分工程図である。 本発明の第2実施形態による液晶表示基板の製造方法によって、I−I’に沿って切断した断面に対応する図11の液晶表示基板を製造する部分工程図である。 本発明の第2実施形態による液晶表示基板の製造方法によって、I−I’に沿って切断した断面に対応する図11の液晶表示基板を製造する部分工程図である。 本発明の第2実施形態による液晶表示基板の製造方法によって、I−I’に沿って切断した断面に対応する図11の液晶表示基板を製造する部分工程図である。 本発明の第2実施形態による液晶表示基板の製造方法によって、I−I’に沿って切断した断面に対応する図11の液晶表示基板を製造する部分工程図である。 本発明の実施形態による液晶表示基板の製造工程を示し、図11のII−II’に沿って切断した液晶表示基板の一部を示す断面図である。
符号の説明
10 ステージ部
20 表示基板
30 ヘッド部
50 移送部
TFT スイッチング素子
SCL ストレージ共通配線
GLn−1、GLn ゲート配線
DLm−1、DLm ソース配線
GP ゲートパッド部
SP ソースパッド部
CH チャンネルパターン

Claims (23)

  1. それぞれゲート配線とソース配線に連結されたスイッチング素子と前記スイッチング素子に連結された画素電極とを含む画素部が複数含んでなる表示基板の製造方法において、
    ベース基板上に前記スイッチング素子のゲート電極を形成する段階と、
    前記ゲート電極が形成された前記ベース基板上にゲート絶縁膜を形成する段階と、
    前記ゲート絶縁膜上に前記スイッチング素子のソース及びドレイン電極を形成する段階と、
    前記ソース及びドレイン電極が形成された前記ベース基板上に保護絶縁膜を形成する段階と、
    レーザビームを前記保護絶縁膜に照射して前記ドレイン電極の一部領域を露出させる第1コンタクトホールを形成する段階と、
    前記第1コンタクトホールを通じて前記ドレイン電極と電気的に連結された前記画素電極を形成する段階と、
    を含むことを特徴とする表示基板の製造方法。
  2. 前記レーザビームは、UVエキシマーであることを特徴とする請求項1記載の表示基板の製造方法。
  3. 前記ゲート電極を形成する段階で前記ゲート配線を形成することを特徴とする請求項1記載の表示基板の製造方法。
  4. 前記第1コンタクトホールを形成する段階は、
    前記レーザビームを前記保護絶縁膜に照射して前記ゲート配線の一端部を露出させる第2コンタクトホールを形成する段階を更に含むことを特徴とする請求項1記載の表示基板の製造方法。
  5. 前記画素電極を形成する段階で前記第2コンタクトホールを通じて前記ゲート配線の一端部と電気的に連結される第1パッド電極を形成することを特徴とする請求項4記載の表示基板の製造方法。
  6. 前記ソース及びドレイン電極を形成する段階で前記ソース配線を形成することを特徴とする請求項1記載の表示基板の製造方法。
  7. 前記第1コンタクトホールを形成する段階は、前記レーザビームを前記保護絶縁膜に照射して前記ソース配線の一端部を露出させる第3コンタクトホールを形成する段階を更に含むことを特徴とする請求項6記載の表示基板の製造方法。
  8. 前記画素電極を形成する段階で前記第3コンタクトホールを通じて前記ソース配線の一端部と電気的に連結された第2パッド電極を形成することを特徴とする請求項7記載の表示基板の製造方法。
  9. それぞれのゲート配線とソース配線に連結されたスイッチング素子と前記スイッチング素子に連結された画素電極とを含む画素部が複数含んでなる表示基板の製造方法において、
    ベース基板上に前記スイッチング素子のゲート電極を形成する段階と、
    前記ゲートが形成された前記ベース基板上にゲート絶縁膜を形成する段階と、
    前記ゲート絶縁膜上に前記スイッチング素子のソース及びドレイン電極を形成する段階と、
    前記ソース及びドレイン電極が形成された前記ベース基板上に有機絶縁膜を形成する段階と、
    レーザビームを前記有機絶縁膜に照射して前記ドレイン電極の一部領域を露出させる第1コンタクトホールを形成する段階と、
    前記第1コンタクトホールを通じて前記ドレイン電極と電気的に連結された前記画素電極を形成する段階と、を含むことを特徴とする表示基板の製造方法。
  10. 前記レーザビームは、UVエキシマーであることを特徴とする請求項9記載の表示基板の製造方法。
  11. 前記ソース及びドレイン電極と前記有機絶縁膜との間に保護絶縁膜を形成する段階を更に含むことを特徴とする請求項9記載の表示基板の製造方法。
  12. 前記ゲート電極を形成する段階で前記ゲート配線を形成することを特徴とする請求項9記載の表示基板の製造方法。
  13. 前記第1コンタクトホールを形成する段階は、
    前記レーザビームを前記保護絶縁膜に照射して前記ゲート配線の一端部を露出させる第2コンタクトホールを形成する段階を更に含むことを特徴とする請求項9記載の表示基板の製造方法。
  14. 前記第1コンタクトホールを形成する段階で前記レーザビームを利用して前記画素電極が形成される領域の有機絶縁膜をテーパー構造にパターニングする段階を更に含むことを特徴とする請求項9記載の表示基板の製造方法。
  15. 前記画素電極を形成する段階で前記第2コンタクトホールを通じて前記ゲート配線の一端部と電気的に連結される第1パッド電極を形成することを特徴とする請求項12記載の表示基板の製造方法。
  16. 前記ソース及びドレイン電極を形成する段階で前記ソース配線を形成することを特徴とする請求項9記載の表示基板の製造方法。
  17. 前記第1コンタクトホールを形成する段階は、
    前記レーザビームを前記保護絶縁膜に照射して前記ソース配線の一端部を露出させる第3コンタクトホールを形成する段階を更に含むことを特徴とする請求項16記載の表示基板の製造方法。
  18. 前記画素電極を形成する段階で前記第3コンタクトホールを通じて前記ソース配線の一端部と電気的に連結された第2パッド電極を形成することを特徴とする請求項17記載の表示基板の製造方法。
  19. レーザビームを走査するヘッド部と、
    前記ヘッド部が固定され、前記ヘッド部を所定の位置に移動させる移送部と、
    被処理表示基板が配置されるステージ部と、を含み、
    前記レーザビームによって前記ステージ部に配置された表示基板の絶縁膜がパターニングされることを特徴とする表示基板の製造装置。
  20. 前記レーザビームは、UVエキシマーであることを特徴とする請求項19記載の表示基板の製造装置。
  21. 前記ヘッド部は、
    前記レーザビームを生成する光源部と、
    前記光源部から出射されたレーザビームを所定の形状に変更させる開口パターンが形成されたマスクと、
    前記開口パターンを通過したレーザビームを前記表示基板に投射させる投射レンズと、
    を含むことを特徴とする請求項19記載の表示基板の製造装置。
  22. 前記レーザビームの量を調節する移動可能な絞りを更に含むことを特徴とする請求項19記載の表示基板の製造装置。
  23. 前記絞りは、前記マスクと前記光源部との間に配置されることを特徴とする請求項22記載の表示基板の製造装置。
JP2006226685A 2005-09-27 2006-08-23 表示基板の製造方法及びこれを製造するための製造装置 Pending JP2007094389A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050089856A KR20070035234A (ko) 2005-09-27 2005-09-27 표시 기판의 제조 방법 및 이를 제조하기 위한 제조 장치

Publications (2)

Publication Number Publication Date
JP2007094389A true JP2007094389A (ja) 2007-04-12
JP2007094389A5 JP2007094389A5 (ja) 2009-05-21

Family

ID=37980110

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006226685A Pending JP2007094389A (ja) 2005-09-27 2006-08-23 表示基板の製造方法及びこれを製造するための製造装置

Country Status (5)

Country Link
US (1) US20070117280A1 (ja)
JP (1) JP2007094389A (ja)
KR (1) KR20070035234A (ja)
CN (1) CN1945812B (ja)
TW (1) TW200717819A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9958607B2 (en) 2015-12-03 2018-05-01 Shinko Electric Industries Co., Ltd. Light waveguide, method of manufacturing light waveguide, and light waveguide device

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI412079B (zh) * 2006-07-28 2013-10-11 Semiconductor Energy Lab 製造顯示裝置的方法
US7943287B2 (en) * 2006-07-28 2011-05-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
US8563431B2 (en) * 2006-08-25 2013-10-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8148259B2 (en) 2006-08-30 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI328861B (en) * 2007-03-13 2010-08-11 Au Optronics Corp Fabrication methods of thin film transistor substrate
KR101495214B1 (ko) * 2008-10-29 2015-03-03 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
JP5884306B2 (ja) * 2011-06-13 2016-03-15 ソニー株式会社 薄膜トランジスタおよびその製造方法、ならびに電子機器
CN110389685A (zh) * 2019-07-23 2019-10-29 京东方科技集团股份有限公司 触控显示面板及其制作方法、和显示装置

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08155667A (ja) * 1994-12-02 1996-06-18 Matsushita Electric Ind Co Ltd 加工装置
JP2000117465A (ja) * 1998-10-20 2000-04-25 Sharp Corp 加工方法および光学部品
JP2003022035A (ja) * 2001-07-10 2003-01-24 Sharp Corp 有機elパネルおよびその製造方法
JP2003029227A (ja) * 2001-07-11 2003-01-29 Hamamatsu Photonics Kk 輝点欠陥の修正方法及び液晶表示器
JP2003031853A (ja) * 2001-07-11 2003-01-31 Sony Corp 画像表示装置及びその製造方法
JP2004053828A (ja) * 2002-07-18 2004-02-19 Alps Electric Co Ltd アクティブマトリクス型表示装置
JP2004054168A (ja) * 2002-07-24 2004-02-19 Hitachi Ltd 画像表示装置
JP2004184754A (ja) * 2002-12-04 2004-07-02 Sony Corp フラットパネルディスプレイの製造方法
JP2004526577A (ja) * 2001-05-23 2004-09-02 シーメンス アクチエンゲゼルシヤフト レーザー放射線によってマイクロ孔を穿孔する方法
JP2005026285A (ja) * 2003-06-30 2005-01-27 Nikon Corp 熱処理方法及び熱処理装置
JP2005138133A (ja) * 2003-11-05 2005-06-02 Hitachi High-Tech Electronics Engineering Co Ltd 基板の欠陥修正装置及びその方法並びに液晶基板
JP2006259383A (ja) * 2005-03-17 2006-09-28 Seiko Epson Corp 電子デバイス用基板の製造方法、電子デバイス用基板、電子デバイスおよび電子機器
JP2010147027A (ja) * 2005-07-06 2010-07-01 Samsung Mobile Display Co Ltd 平板表示装置及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970011972A (ko) * 1995-08-11 1997-03-29 쯔지 하루오 투과형 액정 표시 장치 및 그 제조 방법
US6103992A (en) * 1996-11-08 2000-08-15 W. L. Gore & Associates, Inc. Multiple frequency processing to minimize manufacturing variability of high aspect ratio micro through-vias
JP3474774B2 (ja) * 1998-05-29 2003-12-08 リコーマイクロエレクトロニクス株式会社 インクジェットヘッドのノズルプレートの製造方法
JP2001071168A (ja) * 1999-06-30 2001-03-21 Canon Inc レーザ加工方法、該レーザ加工方法を用いたインクジェット記録ヘッドの製造方法、該製造方法で製造されたインクジェット記録ヘッド
US20020110673A1 (en) * 2001-02-14 2002-08-15 Ramin Heydarpour Multilayered electrode/substrate structures and display devices incorporating the same
JP5181317B2 (ja) * 2001-08-31 2013-04-10 Nltテクノロジー株式会社 反射型液晶表示装置およびその製造方法
US6593224B1 (en) * 2002-03-05 2003-07-15 Bridge Semiconductor Corporation Method of manufacturing a multilayer interconnect substrate
US6843587B2 (en) * 2002-05-11 2005-01-18 Ls Tech Co., Ltd. Surface light source apparatus, and method and apparatus for manufacturing the same
KR100917766B1 (ko) * 2002-12-31 2009-09-15 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR20050070325A (ko) * 2003-12-30 2005-07-07 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08155667A (ja) * 1994-12-02 1996-06-18 Matsushita Electric Ind Co Ltd 加工装置
JP2000117465A (ja) * 1998-10-20 2000-04-25 Sharp Corp 加工方法および光学部品
JP2004526577A (ja) * 2001-05-23 2004-09-02 シーメンス アクチエンゲゼルシヤフト レーザー放射線によってマイクロ孔を穿孔する方法
JP2003022035A (ja) * 2001-07-10 2003-01-24 Sharp Corp 有機elパネルおよびその製造方法
JP2003029227A (ja) * 2001-07-11 2003-01-29 Hamamatsu Photonics Kk 輝点欠陥の修正方法及び液晶表示器
JP2003031853A (ja) * 2001-07-11 2003-01-31 Sony Corp 画像表示装置及びその製造方法
JP2004053828A (ja) * 2002-07-18 2004-02-19 Alps Electric Co Ltd アクティブマトリクス型表示装置
JP2004054168A (ja) * 2002-07-24 2004-02-19 Hitachi Ltd 画像表示装置
JP2004184754A (ja) * 2002-12-04 2004-07-02 Sony Corp フラットパネルディスプレイの製造方法
JP2005026285A (ja) * 2003-06-30 2005-01-27 Nikon Corp 熱処理方法及び熱処理装置
JP2005138133A (ja) * 2003-11-05 2005-06-02 Hitachi High-Tech Electronics Engineering Co Ltd 基板の欠陥修正装置及びその方法並びに液晶基板
JP2006259383A (ja) * 2005-03-17 2006-09-28 Seiko Epson Corp 電子デバイス用基板の製造方法、電子デバイス用基板、電子デバイスおよび電子機器
JP2010147027A (ja) * 2005-07-06 2010-07-01 Samsung Mobile Display Co Ltd 平板表示装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9958607B2 (en) 2015-12-03 2018-05-01 Shinko Electric Industries Co., Ltd. Light waveguide, method of manufacturing light waveguide, and light waveguide device

Also Published As

Publication number Publication date
KR20070035234A (ko) 2007-03-30
CN1945812A (zh) 2007-04-11
CN1945812B (zh) 2010-06-16
TW200717819A (en) 2007-05-01
US20070117280A1 (en) 2007-05-24

Similar Documents

Publication Publication Date Title
JP2007094389A (ja) 表示基板の製造方法及びこれを製造するための製造装置
JP4593094B2 (ja) 液晶表示装置及びその製造方法
KR100951348B1 (ko) 다중 도메인 액정 표시 장치 및 그 박막 트랜지스터 기판
US20060071216A1 (en) Thin film transistor having a short channel formed by using an exposure mask with slits
US7205203B2 (en) Method of fabricating crystalline silicon and switching device using crystalline silicon
JP2009218604A (ja) 薄膜トランジスタ表示板の製造方法
JP2007094389A5 (ja)
KR20040062145A (ko) 액정표시장치의 스위칭 소자의 구조 및 그 제조 방법
US6356320B1 (en) LCD with TFT array having wave-shaped resistance pattern to correct stitching defect
JPH06110086A (ja) 薄膜構造製造方法
US20060240359A1 (en) Patterning process and contact structure
JP2007103418A (ja) 半導体装置、半導体装置の製造方法、並びに電気光学装置
KR100475111B1 (ko) 액정표시장치의 제조방법
US7682884B2 (en) Method for fabricating pixel structure
US7602455B2 (en) Array substrate for transflective liquid crystal display device and fabrication method thereof
KR101331520B1 (ko) 횡전계형 어레이 기판 및 그의 제조 방법
JP5050533B2 (ja) 露光方法、露光装置及びカラーフィルタの製造方法
JPH0488641A (ja) 薄膜トランジスタの製造方法
JP4674994B2 (ja) 電気光学装置の作製方法
JP2011164628A (ja) 電気光学装置の作製方法
KR100390802B1 (ko) 박막 트랜지스터 표시소자 제조방법
JP4318993B2 (ja) 薄膜半導体装置の製造方法
JP5352710B2 (ja) 電気光学装置
JP2008135506A (ja) レジストパターンの形成方法及び半導体装置の製造方法
JP3055415B2 (ja) 裏面露光装置、及び非線形素子基板の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090403

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090403

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111018

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121106