JP4318993B2 - 薄膜半導体装置の製造方法 - Google Patents

Description

本発明は、液晶パネルや有機ＥＬパネル等の比較的大型の基板を用いて製造される薄膜半導体装置の製造方法に関する。

近年、薄くて軽量であり消費電力が小さいことから、液晶パネルや有機ＥＬ（Electro Luminescence ）パネル等の平面型ディスプレイ装置が注目されている。これらのディスプレイ装置では、ガラス薄板及びプラスチック薄板等の基板の上に多数の画素が水平方向及び垂直方向に並んで配置されている。液晶パネルや有機ＥＬパネルの製造には、ＩＣ（Integrated Circuit：集積回路）の製造と同様に、成膜技術、露光技術及びエッチング技術等が使用されている。

コンピュータ及びテレビに使用されている一般的な液晶パネルでは、各画素毎にスイッチング素子として薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）が設けられている。また、ＴＦＴにより構成される駆動回路を表示領域の周辺に形成した駆動回路内蔵型液晶パネルも開発されている。更に、将来的には、液晶パネルや有機ＥＬパネルにＣＰＵ（Central Processing Unit ）やメモリ等のデバイスを内蔵し、紙のように薄いコンピュータ（いわゆるシートコンピュータ）を実現することが要望されている。

前述したように、ＩＣや液晶パネル等の半導体装置の製造には、露光技術が使用されている。半導体装置の製造に使用される露光技術には、（１）露光マスクとフォトレジストとを密着させて配置し、光源から光を照射して露光するコンタクト露光法と、（２）露光マスクをフォトレジストから離して配置し、反射光学系又は屈折光学系を用いて露光マスクのパターンをフォトレジストに等倍で投影する等倍投影露光法と、（３）露光マスクをフォトレジストから離して配置し、縮小屈折光学系を用いて露光マスクのパターンをフォトレジストに縮小投影する縮小投影露光法と、（４）電子ビームを使用して直接フォトレジストを露光する電子ビーム直接描画露光法と、（５）半導体レーザを使用して直接フォトレジストを露光する半導体レーザ直接描画露光法との５つの方法がある。

現在、半導体装置の製造に最もよく使用されているのが、光源として短波長のＫｒＦ及びＡｒＦ等のエキシマレーザを用いた縮小投影露光法である。縮小投影露光法に使用される装置はステッパと呼ばれる。通常、液晶パネルの製造にもステッパが使用されている（例えば、特開平１１−３２６９５１号公報）。

なお、液晶パネルの製造には２〜３μｍルールに準じたパターンの形成が可能なステッパが使用され、ＩＣの製造には０．１３μｍルールに準じた微細なパターンを精度よく形成できるステッパが使用される。また、極微細パターンの形成や露光マスクの作製には、電子ビーム直接描画露光法が用いられる。
特開平１１−３２６９５１号公報

ＣＰＵやメモリ等のデバイスを製造するためには、微細なパターンを形成することが要求される。しかし、液晶パネル用ステッパで微細な薄膜トランジスタを形成しようとすると、以下に示す問題が発生する。

すなわち、薄膜トランジスタは、基板上に図１（ａ）に示すような形状のシリコン膜１０１を形成し、全面にゲート絶縁膜及び導電体膜（いずれも図示せず）を形成した後、その上にフォトレジストで図１（ｂ）に示すような形状のパターン１０２を形成する。そして、このパターン１０２をエッチングマスクとして導電体膜をエッチングし、ゲート電極を形成する。

しかし、シリコン膜１０１の上方の部分とその周囲の部分とで、シリコン膜１０１の厚さに相当する段差が生じる。この段差のために、ステッパでフォトレジストを露光してパターン（レジストパターン）１０２を形成する際に光の回折や干渉が発生して露光マスク１０３の縁部から下方に光の回り込みが発生し、図２に示すように、パターン１０２のうちシリコン膜１０１の縁の部分及びそれよりも外側の部分の幅が狭くなる。その結果、ゲート電極の電気抵抗が高くなり、極端な場合は断線が発生する。これを防止するためには、図３に示すように、シリコン膜１０１の上方の部分の幅が狭く、その前後の部分の幅が広いパターンを形成することが要求される。この場合、トランジスタのオン電流の減少を回避するためには、図３の丸で囲んだ部分の拡大図に示す重なり量（シリコン膜１０１とパターン１０２の太い部分との重なり量）を０．１μｍ程度とすることが必要である。しかし、液晶パネル用ステッパでは、露光マスクを０．１μｍの精度で位置合わせすることは困難である。

精度の高い位置合わせを行うためにＩＣ用ステッパを使用することも考えられるが、ＩＣ用ステッパでは１回に照射できる面積が小さいため、基板全体を露光するのに要する時間が長くなり、製造コストの著しい上昇を招くという欠点がある。

以上から、本発明の目的は、微細でオン電流が大きい薄膜トランジスタを比較的容易に形成することが可能であり、且つ液晶パネル及び有機ＥＬパネル等のように大型の薄膜半導体装置の製造に適用できる薄膜半導体装置の製造方法を提供することである。

上記した課題は、基板上に半導体膜を形成する工程と、前記半導体膜をパターニングする工程と、前記基板及び前記半導体膜上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に導電体膜を形成する工程と、前記導電体膜上にフォトレジスト膜を形成する工程と、前記フォトレジスト膜をレーザ直接描画露光装置により露光する露光工程と、前記フォトレジスト膜を現像処理する工程と、前記現像処理後に残存する前記フォトレジスト膜をマスクとして前記導電体膜をエッチングし、ゲート電極を形成する工程とを有し、前記露光工程において、前記半導体膜の上方の前記フォトレジスト膜を露光するときにはレーザビームの焦点位置を前記フォトレジスト膜の厚さ方向の中央に合わせ、前記半導体膜がない部分の前記フォトレジスト膜を露光するときにはレーザビームの焦点位置を前記フォトレジスト膜の厚さ方向の中央からずれた位置に合わせることを特徴とする薄膜半導体装置の製造方法により解決する。

本発明においては、レーザ直接描画露光装置を使用してフォトレジスト膜を露光する。レーザ直接描画露光装置では、１μｍ以下（サブミクロン）のパターンを精度よく形成することができるとともに、レーザビームを高速で走査することができるので、液晶パネルの製造に使用されるような大型の基板に対しても、露光時間が比較的短くてすむ。また、レーザビームの焦点位置を調整することにより、パターンの幅を簡単に調整することができる。これにより、微細でオン電流が大きい薄膜トランジスタを比較的容易に形成することができる。

以下、本発明について更に説明する。

本発明においては、露光マスクの製造に使用されているようなレーザ直接描画露光装置を使用して薄膜半導体装置のゲート電極のパターニングを行う。レーザ直接描画露光装置では、パターンの太さはビーム径に依存する。従って、ビーム径が小さいほどパターン幅も細くなる。露光マスクの製造に使用されるようなレーザ直接描画露光装置では、ビーム径を１μｍ以下にすることができるので、ゲート電極の幅が１μｍ未満の薄膜トランジスタの製造が可能である。また、レーザ直接描画露光装置では、高速でレーザ光を走査することも可能であるので、液晶パネルに使用されるような大型の基板全面にパターンを形成する場合であっても露光に要する時間が比較的短くてすむ。

より微細なパターンを形成するために、電子ビーム直接描画露光装置を使用することも考えられる。電子ビーム直接描画露光装置を使用すると、数ｎｍの幅のパターンを形成することが可能である。しかし、電子ビーム直接描画露光装置は、装置の価格が高いだけでなく、使用するレジストも特殊で高価であり、液晶パネルの製造ではレジストの使用量も多いために製造コストが著しく上昇してしまう。

一方、レーザ直接描画露光装置では、ｉ線（波長３６５ｎｍ）、ｇ線（波長４３６ｎｍ）又はエキシマレーザ（波長２４８ｎｍ）用のレジストを使用できるので、露光装置のコストが低いことと相俟って液晶パネルの製造コストの上昇を抑えることができる。これらの理由により、本発明においては、レーザ直接描画露光装置を使用する。

以下、本発明の薄膜半導体装置の製造方法の原理について説明する。

図４（ａ）〜（ｃ）は、レーザの焦点位置とパターン幅との関係を示す模式図である。レーザ直接描画露光法では、パターン幅はレーザの焦点位置に依存する。図４（ａ）に示すように焦点位置がレジスト膜２の上方にある場合や、図４（ｃ）に示すように焦点位置がレジスト膜２の下面の位置にある場合はパターン幅Ｗが太くなり、図４（ｂ）に示すように焦点位置がレジスト膜２の厚さ方向の中央にあるときにパターン幅Ｗは最も小さくなる。

図５，図６は基板１上にシリコン膜３が島状に形成されており、フォトレジスト膜２の表面に段差が存在するときの露光時の状態を示す模式図である。図５に示すように露光マスク４をフォトレジスト膜２から離して露光を行うプロキシミティー露光法（例えば、縮小露光法）や、図６に示すように露光マスク４をフォトレジスト膜２に接触させて露光を行うコンタクト露光法では、極微細パターンを形成するときに、回折や干渉による光の回り込みにより下段の部分（シリコン膜３のない部分）でのパターン幅の精度を確保することが極めて難しくなる。しかし、レーザビーム直接描画露光法では、光の回折や干渉が殆ど発生しないため、図７（ａ）に縦断面図、図７（ｂ）にパターンの上面図を示すように、シリコン膜３がある部分とない部分とでレーザビームの焦点位置を調整するだけで、段差の影響を受けずに幅が均一な極微細パターン（ゲート電極パターン）を形成することが可能である。

また、シリコン膜３の上ではフォトレジスト膜２の厚さ方向の中央に焦点位置を合わせ、シリコン膜３のない部分では焦点位置をレジスト膜２の厚さ方向の中央よりもずらすことにより、シリコン膜３の上の部分で細く、その他の部分で太い微細パターンを容易に形成することができる。

例えば、シリコン膜の上方のレジスト膜の厚さ方向の中央にレーザビームの焦点位置を合わせ、その後焦点位置を殆ど変化させずにフォトレジスト膜を露光すれば、図８（ａ）に示すように、シリコン膜３の上方の部分とその外側の部分とで幅が段階的に変化するゲート電極パターン２ａが得られる。また、図８（ｂ）に示すように、シリコン膜３の厚さがなだらかに変化する場合は、シリコン膜３の上方の部分とその外側の部分とで幅が連続的に変化するゲート電極パターン２ａが得られる。

本発明においては、このようにレーザビームの焦点位置を調整することにより、シリコン膜の上方部分では幅が狭く、その他の部分では幅が広い微細パターンを精度よく形成することができる。このパターンをエッチングマスクとして導電体膜をエッチングしゲート電極を形成することにより、オン電流が大きい微細な薄膜トランジスタが得られる。

以下に、本発明の実施形態について、図面を参照しながら詳細に説明する。図９は本実施形態の薄膜半導体装置の製造方法に使用するレーザ直接描画露光装置の構成を示すブロック図である。

このレーザ直接描画露光装置は、Ｋｒレーザ２１と、音響光学変調器（acoustooptical [acoustooptic] modulator ：ＡＯＭ）２２と、音響光学偏光器（acoustooptical [acoustooptic] deflector ：ＡＯＤ）２３と、半透過ミラー２４と、集光レンズユニット２５と、モニタ２６と、ガス供給源２７と、ステージ３０と、Ｘ軸駆動モータ３１と、Ｙ軸駆動モータ３２と、Ｘ方向の移動量を１０ｎｍの精度で検出するレーザ干渉計３３と、Ｙ方向の移動量を１０ｎｍの精度で検出するレーザ干渉計３４とにより構成されている。

Ｋｒレーザ２１は、波長が４１３ｎｍのレーザビームを出力する。音響光学変調器２２は、レーザ２１から出力されたレーザビームを２分割又は４分割して平行ビームの束を形成する。音響光学偏光器２３は、音響光学変調器２２を通過したレーザビームを高速で走査する。半透過ミラー２４は、音響光学偏光器２３により走査された光をステージ３０上の基板に向けて反射するとともに、基板で反射された光を透過してモニタ２６に伝達する。このモニタ２６により、レーザビームの照射位置を確認することができる。

レーザビームの焦点位置は、集光レンズユニット２５内のレンズをピエゾアクチュエータ（図示せず）により上下方向に移動することにより調整される。集光レンズユニット２５にはガス供給源２７から高圧のガス（空気）が供給され、図１０に示すように、集光レンズユニット２５から基板に向けてガスが噴出される。集光レンズユニット２５内のガスの圧力を検出することにより、集光レンズユニット２５と基板との距離が計測される。

図１１，図１２は、本実施形態の薄膜半導体装置（薄膜トランジスタ）の製造方法を示す図である。図１１（ａ）〜（ｃ）は基板に垂直な方向の断面図を示し、図１２（ａ），（ｂ）は基板の上方から見たときの平面図を示している。

まず、図１１（ａ）に示すように、ガラス基板４０上に、ＰＥＣＶＤ法によりアモルファスシリコン膜４１を約１００ｎｍの厚さに形成する。そして、フォトリソグラフィ法によりアモルファスシリコン膜４１を所定のパターン（図１（ａ）参照）にパターニングする。なお、ガラス基板４０に替えてプラスチック板を使用してもよい。また、アモルファスシリコン膜４１を形成した後にエキシマレーザを照射する等の方法により、アモルファスシリコンをポリシリコンに変化させてもよい。

次に、図１１（ｂ）に示すように、ガラス基板４０の上側全面にゲート絶縁膜４２としてＳｉＯ₂又はＳｉＮを約３０ｎｍの厚さに形成し、このゲート絶縁膜４２によりアモルファスシリコン膜４１を被覆する。更に、ゲート絶縁膜４２の上に、例えばＡｌ（アルミニウム）からなる導電体膜４３を３００ｎｍの厚さに形成する。そして、導電体膜４３の上に市販のネガレジストを塗布して、厚さが約１．２μｍのフォトレジスト膜４４を形成する。

次に、図１１（ｃ）に示すように、集光レンズユニット２５の先端からガスを噴出して集光レンズユニット２５とガラス基板４０との距離を測定しつつ、ピエゾアクチュエータで焦点位置を調整して、フォトレジスト膜４４を露光する。この場合、レーザビームの径を１μｍよりも小さくし、露光量は例えば５０ｍＪ／ｃｍ² とする。また、シリコン膜４１のフォトレジスト膜４４の厚さ方向の中央にレーザビームの焦点位置を合わせ、その後焦点位置を殆ど変化させることなくレーザビームを走査して、フォトレジスト膜４４の所定部分を選択的に露光する。

次に、現像液として濃度が２．３８容量％のＴＭＡＨを使用して現像処理を施し、フォトレジスト膜４４をパターニングする。これにより、図１２（ａ）に示すように、シリコン膜４１の上方の部分の幅が１μｍよりも小さく、それ以外の部分の幅が１μｍ程度のレジストパターンを４４ａ形成することができる。

次いで、レジストパターン４４ａをマスク（エッチングマスク）として導電体膜をエッチングし、その後レジストパターン４４ａを除去する。これにより、図１２（ｂ）に示すようなゲート電極４３ａが得られる。その後、ゲート電極４３ａをマスクとしてシリコン膜４１に不純物を導入して、ソース／ドレインとなる不純物拡散領域を形成する。このようにして、薄膜トランジスタが完成する。

本実施形態によれば、シリコン膜４１の上のフォトレジスト膜４４の厚さ方向の中央にレーザビームの焦点位置を合わせ、その後焦点位置を殆ど変化させずにフォトレジスト膜４４を露光するので、図１２（ａ）に示すように、シリコン膜４１の上の部分が細く、その他の部分が太いレジストパターン４４ａを容易に形成することができる。そして、このレジストパターン４４ａをエッチングマスクとして導電体膜４３をエッチングし、薄膜トランジスタのゲート電極４３ａを形成する。これにより、微細でオン電流が大きい薄膜トランジスタを得ることができる。

なお、上述した例ではフォトレジストとしてネガ型のレジストを使用したが、これにより本発明で使用するフォトレジストがネガ型のものに限定されるものではなく、ポジ型のレジストを使用してもよい。

本願発明者らは、上述した方法により実際にガラス基板上に薄膜トランジスタを形成した。その結果を図１３に示す。この図１３から、本実施形態により形成した薄膜トランジスタのゲート電極は、シリコン膜の上方の部分の幅が狭く、その他の部分で幅が広く形成されることが確認できた。

（付記１）基板上に島状の半導体膜を形成する工程と、前記基板及び前記半導体膜上に被加工膜を形成する工程と、前記被加工膜上にフォトレジスト膜を形成する工程と、前記フォトレジスト膜をレーザ直接描画露光装置により露光する工程と、前記フォトレジスト膜を現像処理する工程と、前記現像処理後に残存する前記フォトレジスト膜をマスクとして前記被加工膜をエッチングする工程とを有することを特徴とする薄膜半導体装置の製造方法。

（付記２）基板上に半導体膜を形成する工程と、前記半導体膜をパターニングする工程と、前記基板及び前記半導体膜上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に導電体膜を形成する工程と、前記導電体膜上にフォトレジスト膜を形成する工程と、前記フォトレジスト膜をレーザ直接描画露光装置により露光する露光工程と、前記フォトレジスト膜を現像処理する工程と、前記現像処理後に残存する前記フォトレジスト膜をマスクとして前記導電体膜をエッチングし、ゲート電極を形成する工程とを有することを特徴とする薄膜半導体装置の製造方法。

（付記３）前記露光工程において、前記半導体膜の上方のフォトレジスト膜を露光するときにはレーザビームの焦点位置を前記フォトレジスト膜の厚さ方向の中央に合わせ、前記半導体膜がない部分のフォトレジスト膜を露光するときにはレーザビームの焦点位置を前記フォトレジスト膜の厚さ方向の中央からずれた位置に合わせることを特徴とする請求項２に記載の薄膜半導体装置の製造方法。

（付記４）前記ゲート電極のうち前記半導体膜の上方の部分は、それ以外の部分よりも幅が狭いことを特徴とする請求項２又は３に記載の薄膜半導体装置の製造方法。

（付記５）前記ゲート電極のうち前記半導体膜の上方の部分の幅が１μｍ未満であることを特徴とする請求項２又は３に記載の薄膜半導体装置の製造方法。

（付記６）前記基板として、ガラス板又はプラスチック板を使用することを特徴とする請求項２又は３に記載の薄膜半導体装置の製造方法。

（付記７）前記フォトレジスト膜を、ネガ型フォトレジストにより形成することを特徴とする請求項２又は３に記載の薄膜半導体装置の製造方法。

本願発明は、薄膜トランジスタを利用する種々の装置、例えば液晶パネル（ＬＣＤ：Liquid Crystal Display）、有機ＥＬパネル、システムオンパネル、システムオンガラス、システムオンＬＣＤ及びＳＯＩ（Silicon On Insulator）半導体基板等に適用できる。

図１（ａ），（ｂ）は、薄膜トランジスタの製造方法を示す平面図である。 図２は、従来の問題点を示す平面図である。 図３は、理想的なレジストパターンの形状を示す模式図である。 図４（ａ）〜（ｃ）は、レーザの焦点位置とパターン幅との関係を示す模式図である。 図５は、プロキシミティー露光法を示す模式図である。 図６は、コンタクト露光法を示す模式図である。 図７（ａ），（ｂ）は、レーザビーム直接描画露光法を説明する模式図である。 図８（ａ），（ｂ）は、いずれもレーザビーム直接描画露光法による微細パターンの描画方法を示す模式図である。 図９は、本発明の実施形態の薄膜半導体装置の製造方法に使用するレーザ直接描画露光装置の構成を示すブロック図である。 図１０は、同じくその集光レンズユニットを示す模式図である。 図１１（ａ）〜（ｃ）は、実施形態の薄膜半導体装置（薄膜トランジスタ）の製造方法を示す図（その１）である。 図１２（ａ），（ｂ）は、実施形態の薄膜半導体装置（薄膜トランジスタ）の製造方法を示す図（その２）である。 図１３は、実施形態の薄膜半導体装置の製造方法により製造した薄膜トランジスタのゲートパターン形成後の光学顕微鏡写真を示す図である。

符号の説明

１，４０…基板、
２，４４…フォトレジスト膜、
２ａ…ゲート電極パターン、
３，４１…シリコン膜、
４…露光マスク、
２１…レーザ、
２２…音響光学変調器（ＡＯＭ）、
２３…音響光学偏光器（ＡＯＤ）、
２４…半透過ミラー、
２５…集光レンズユニット、
２６…モニタ、
２７…ガス供給源、
３０…ステージ、
３１…Ｘ軸駆動モータ、
３２…Ｙ軸駆動モータ、
３３，３４…レーザ干渉計、
４２…ゲート絶縁膜、
４３…導電体膜、
４３ａ…ゲート電極。

Claims (3)

1. 基板上に半導体膜を形成する工程と、
   前記半導体膜をパターニングする工程と、
   前記基板及び前記半導体膜上にゲート絶縁膜を形成する工程と、
   前記ゲート絶縁膜上に導電体膜を形成する工程と、
   前記導電体膜上にフォトレジスト膜を形成する工程と、
   前記フォトレジスト膜をレーザ直接描画露光装置により露光する露光工程と、
   前記フォトレジスト膜を現像処理する工程と、
   前記現像処理後に残存する前記フォトレジスト膜をマスクとして前記導電体膜をエッチングし、ゲート電極を形成する工程とを有し、
   前記露光工程において、前記半導体膜の上方の前記フォトレジスト膜を露光するときにはレーザビームの焦点位置を前記フォトレジスト膜の厚さ方向の中央に合わせ、前記半導体膜がない部分の前記フォトレジスト膜を露光するときにはレーザビームの焦点位置を前記フォトレジスト膜の厚さ方向の中央からずれた位置に合わせることを特徴とする薄膜半導体装置の製造方法。
2. 前記ゲート電極のうち前記半導体膜の上方の部分は、それ以外の部分よりも幅が狭いことを特徴とする請求項１に記載の薄膜半導体装置の製造方法。
3. 前記ゲート電極のうち前記半導体膜の上方の部分の幅が１μｍ未満であることを特徴とする請求項１に記載の薄膜半導体装置の製造方法。

Images