JP2004186690A - 集積回路識別 - Google Patents
集積回路識別 Download PDFInfo
- Publication number
- JP2004186690A JP2004186690A JP2003403994A JP2003403994A JP2004186690A JP 2004186690 A JP2004186690 A JP 2004186690A JP 2003403994 A JP2003403994 A JP 2003403994A JP 2003403994 A JP2003403994 A JP 2003403994A JP 2004186690 A JP2004186690 A JP 2004186690A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- reticle
- pixels
- mark
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/86—Investigating moving sheets
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70216—Mask projection systems
- G03F7/70283—Mask effects on the imaging process
- G03F7/70291—Addressable masks, e.g. spatial light modulators [SLMs], digital micro-mirror devices [DMDs] or liquid crystal display [LCD] patterning devices
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70383—Direct write, i.e. pattern is written directly without the use of a mask by one or multiple beams
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
- G03F7/70541—Tagging, i.e. hardware or software tagging of features or components, e.g. using tagging scripts or tagging identifier codes for identification of chips, shots or wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
- H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
【課題】各チップの個別識別マークを効率良く与える半導体ウエハへのマーキング。
【解決手段】半導体ウエハ302をマーキングするための方法であって、液晶画素を含むレチクル300を提供する工程、半導体ウエハをレチクルに近接して配置する工程、第1の複数の画素を介してウエハの第1の領域に放射を向ける工程、半導体ウエハとレチクルの相対的な位置を変更する工程、および第2の複数の画素を介してウエハの第2の領域に放射を向ける工程を含む。第1の複数の画素は、第1のマークを形成するために用いられ得、第2の複数の画素は、第2のマークを形成するために用いられ得、ここで、第2のマークは、第1のマークとは異なるものである。スペースを節約するため、これらのマークはドットのパターンでつくられ得る。画素は、各画素に連結され得るトランジスタをオンまたはオフにするコンピュータ304を用いることによって、ある一定のマークを形成するように選択され得る。
【選択図】図3
【解決手段】半導体ウエハ302をマーキングするための方法であって、液晶画素を含むレチクル300を提供する工程、半導体ウエハをレチクルに近接して配置する工程、第1の複数の画素を介してウエハの第1の領域に放射を向ける工程、半導体ウエハとレチクルの相対的な位置を変更する工程、および第2の複数の画素を介してウエハの第2の領域に放射を向ける工程を含む。第1の複数の画素は、第1のマークを形成するために用いられ得、第2の複数の画素は、第2のマークを形成するために用いられ得、ここで、第2のマークは、第1のマークとは異なるものである。スペースを節約するため、これらのマークはドットのパターンでつくられ得る。画素は、各画素に連結され得るトランジスタをオンまたはオフにするコンピュータ304を用いることによって、ある一定のマークを形成するように選択され得る。
【選択図】図3
Description
本発明は、集積回路の分野、および追跡の目的で集積回路をマーキングする分野に関連する。
半導体業界において、それらが製造された後や世界中の顧客に届けられた後のデバイス追跡を容易にするために、集積回路ダイ(チップ)をマーキングする信頼性の高い方法が必要とされている。例えば、ある顧客が、ある特定のチップに欠陥を見つけた場合、またはある特定のチップと同様に動作するチップをもっと欲しいと思っている場合、そのチップの来歴やそれが製造された際の条件を確かめることができることは、集積回路メーカーにとって競争力の上で利点となり得る。これまで、ある特定のウエハ上のチップにマーキングをすることは可能であったが、ある特定のタイプの集積回路の所与のウエハ・ロット中のあるウエハ上のチップすべてが、同じレチクル・セットまたはマスク・セットでつくられるため、全体レベルの識別名でチップにマーキングすることしかできていない。ウエハ製造プロセス中にそれぞれの個別のチップにそのチップ独自の識別マークをつけることは、最もコスト効率がよいのだが、チップ製造の所与のレベルに対して、その同じレチクルがウエハ全体にわたってステッピングされる(stepped)ため、これは可能になってはいない。このため、ある特定のチップに関する問題も、そのチップの識別レベルが許す限りでしか追跡することができない。
さらに、一層小さなチップが引き続き求められていることにより、スペースが制限され、マーキング・タスクが複雑になっている。一般的に、あるロットのすべてのウエハには同じマークがつき、このマークは、デバイス設計型番、製造年月、製造場所などを示す。また、この識別マークは、例えば、顕微鏡で視覚的に識別するのに充分な大きさであることが一般的である。一層小さなチップの需要が高まっているため、それに応じて、各チップ上でこのような情報を配置するために使うことのできるスペースも減ってきている。例えば、1.5mm×1.5mmのデバイス・パッケージの場合、そのチップ上に充分なスペースを設けることができるのは識別文字約5文字分のみ(例えば、デバイス型番に3文字、製造年月に2文字)であることは珍しいことではない。このようなデバイスに欠陥がある場合、そのチップが製造された年月によってしか追跡することができない。
多くの場合、メーカーは大抵世界中に製造施設を有しており、それらの施設のそれぞれでひと月に何千ものウエハが製造されているため、このような小さなチップにさらに詳細なマーキングをすることが必要である。この業界において、集積回路ダイをマーキングするためのもっと良い方法が必要とされていることは明白である。
本発明の一実施例は半導体ウエハをマーキングするための方法である。この方法は、液晶画素を含むレチクルを提供する工程、半導体ウエハをレチクルに近接して配置する工程、第1の複数の画素を介して、ウエハの第1の領域に放射を向ける工程、半導体ウエハとレチクルの相対的な位置を変更する工程、および第2の複数の画素を介して、ウエハの第2の領域に放射を向ける工程を含む。第1の複数の画素は第1のマークを形成するために用いられ得、第2の複数の画素は第2のマークを形成するために用いられ得、ここで、第2のマークは、第1のマークとは異なるものである。スペースを節約するため、これらのマークはドットのパターンでつくられ得る。画素は、それぞれの画素に連結され得るトランジスタをオンまたはオフにするコンピュータを用いることによって、ある一定のマークを形成するように選択され得る。
別の実施例は半導体ウエハをマーキングするためのシステムである。このシステムは、ウエハ・マウント、ウエハ・マウントに近接する放射光源、液晶画素を含み、放射光源とウエハ・マウントとの間に配置され得るレチクル、およびレチクルとウエハ・マウントの相対的な位置を変更するためのメカニズムを含む。放射光源は、非干渉性の遠紫外線や近紫外線、または可視光源、またはレーザであってもよい。
本発明のさらに別の実施例は、半導体ウエハをマーキングするための方法を含む。この方法はテスト・プローブ・ツールを提供する工程を含む。このツールは、ウエハ・チャック、ウエハ・チャックに近接するテスト・ヘッド、テスト・ヘッドに取り付けられるプローブ・カード、およびツールに取り付けられるレーザを含む。この方法はさらに、ウエハ・チャックに半導体ウエハを載せる工程、プローブ・カードでウエハ上の第1の領域に接触する工程、レーザで第1の領域に第1のマークをマーキングする工程、プローブ・カードとウエハの相対的な位置を変更する工程、プローブ・カードでウエハ上の第2の領域に接触する工程、およびレーザで第2の領域に第2のマークをマーキングする工程を含む。第2のマークは、第1のマークとは異なるものであり、ウエハ上の第1および第2の領域を示すドットのパターンを含み得る。ウエハ上の第1の領域に接触する工程と、第1の領域に第1のマークをマーキングする工程は、同時に成されてもよい。
本発明の利点は、本発明が、ウエハ上の各チップのチップレベルの個別(custom)識別マークについて考慮していることである。
本発明は、添付の図面を参照して、以下の本発明の好ましい実施例の詳細な説明を読むことによってより良く理解され得る。当業者であれば、図面は一定の尺度で描かれてはおらず、特に、垂直方向の寸法は実施例の詳細をより分かりやすく示すために誇張されている場合が多いことが分かるであろう。
図1aは、個別のダイすなわちチップ102に区分けされたウエハ100の平面図を示す。図1bは、ある特定のチップ104の詳細を示し、チップ104は、ボンド・パッド106および識別マーク108を含んでいる。典型的に、このマークは、そのチップを製造した施設、製造年月日、そのチップと共に処理されたウエハ・ロットおよびそのロット内のウエハ番号、および最後に、そのウエハ上でその特定のダイが占有する領域を示す情報を含み得る。このようなマークは「EBT2K20704-MIB-02-17」のように表示され得、ここで、「EBT」は製造施設であり、「2K2」は製造年の2002、「07」は製造月の7月、「04」は4日、「MIB」はロット識別名、「02」はそのロット内のウエハ番号、「17」はそのウエハ上のダイ領域である。もちろん、メーカーIDもそのチップのどこかに表示される。従来のサイズおよび文字フォーマットで1つのチップ上にこのような多くの情報を載せることは、余りに多くのスペースを消費し得る。そのため、これまで、この情報は、所与のチップ設計で使うことのできるスペースに応じて短縮されていた。例えば、図2aは、4.0mm×4.0mmのパッケージのチップにこの情報がどのように表示され得るかを示す。この場合、デバイス情報が7つのブロックに割り当てられ、メーカー識別名が2ブロックを使い、年、月、および製造施設が残りの3ブロックを使う。2.0mm×2.0mmのチップでは、この情報は図2bに示すようにさらに短縮され、1.5mm×1.5mmのパッケージのチップでは、図2cに示すようにさらに一層短縮される。
本発明の一実施例は、チップ別の(chip-specific)識別名を含む、ロット識別マークを形成するための方法である。ステップ・アンド・リピート・リソグラフィでは、あるウエハ上に、およびあるロット内のそれぞれのウエハ上に、それぞれのチップを形成するために同一のレチクル・セットが用いられる。従来のレチクルを用いると、ウエハ毎の個別識別マークには、ロット中のそれぞれのウエハに対して少なくとも1つの個別レチクルが必要となり、これは、最上層の金属層用の個別レチクルであることが多いが、或いは、上部誘電体層をパターニングするために用いられるレチクルであることもある。同様に、ウエハ上のチップ毎の個別識別マークには、各チップ用の、またはその特定のレチクルでパターニングされるチップ・グループ用の個別レチクルが必要となる。これほど多くの個別レチクルを製造し、用いることは、費用もかさみ複雑であるため、従来のレチクル技術ではこれらのアプローチはいずれも実用的ではない。この明細書に記載される本発明のコンセプトは、これらの制約に対する解決策である。
図3は、液晶ディスプレイ(LCD)レチクルまたはマスク300を含む、一実施例のマーキング・システムの概念図であり、LCDレチクルまたはマスク300は、そのレチクルがウエハ302の表面にわたってステッピングするとき、ステップ毎に電子的にカスタマイズされ得る。このLCDレチクルのカスタマイズは、例えば、自動パターン認識、整合などのためにステッパーが用いるコンピューターなどの、コンピュータ304からの指令を介して、個別のLCD画素に連結されたトランジスタを選択的にオンにすることによって成され得る。LCDレチクル300は、従来のレチクルを保持するために用いられていたメカニズム(図示せず)に合うように修正されてもよく、その場合、そのプロセスの他のフォトリソグラフィ工程に用いられるディープUV放射光源306が、LCDレチクル300でのチップ・マーキングに用いられ得る。代わりに、レーザが放射光源306として用いられてもよい。このシステムは、光源306からの放射をコリメートするためのレンズ308、およびLCDレチクル300上の像がウエハ302の表面上に投影されるようにその像を縮小(例えば、10:1に縮小)させるための光学系310を含む。LCDレチクル300は、レチクル内の所望の領域に識別マークを形成するため、コンピュータ304の指令でオンまたはオフし得る画素を含む。このLCDレチクルは、その表面全体にわたってまたは選択した領域に配置される画素を有し得、このことは、フォトリソグラフィのツールを用いてつくられるチップ設計のそれぞれに専用のスペースに識別マークを表示する場合に好ましい。しかし、好ましい実施例では、完全に個別のマークがレチクル内の任意の地点につけられるように、これらの画素がレチクル全体に及んでいる。これにより、フォトリソグラフィのツールを用いて製造される、実質的に任意のチップ設計、例えば、個別の製造施設に有用な特徴、に同じLCDレチクルを用いることができるようになる。LCDレチクル300はさらに、チップを製造するために用いられるレチクル・セットの他のレチクル上のアライメント・マークに対応するレチクルの領域に、アライメント・マーク314を含む。アライメント・マーク314は、LCDマスクのガラスまたは石英表面の不変の特徴であってもよく、あるいは識別マーク312が形成されるのと同様の方法でLCD画素を用いて形成されてもよく、すなわち、サイズ、形状、およびレチクル300内の領域に関して完全にカスタマイズされ得る。このツールは、レチクルがウエハ302の表面にわたって露光を行なうために用いられる際のレチクル300のx、y、およびz方向に関連してウエハ・マウント301を動かすため、アライメント光学系316、および精密ステッピング装置303を含む。
別の実施例において、単一のリソグラフィ工程でそのウエハ上のすべてのチップに完全に個別の識別マークを形成するために、LCDレチクルではなく、全体LCDマスクを用いることもできる。縮小用光学系および以下に記載する簡略化されたマーキング・システムによって、このようなウエハ単位のマスクが容易になる。別の実施例において、LCDレチクルは、(ウエハ上に集積回路を製造するために成されるフォトリソグラフィ工程において用いられるツールではなく)別途のツールを用いて、そのウエハにわたってステッピングされてもよく、この場合、レーザ、または近UVおよび可視光(例えば、カメラのオートフォーカス・システムの照射器から得られる光など)を含む一層長い波長の放射光源を用いることが一層容易となり得る。
図4は、石英又はガラス基板402の内側の面に配置されるLCD画素400を示す透視図である。これらの画素は、およそ10から30μm四方であり、高密度に詰まった格子状に配置される。各画素のオペレーションを制御するために用いられるシリコン・トランジスタ404が、各画素400に連結される。このトランジスタは、画素間の基板上で、直交して配置される複数のゲート線406およびドレイン線408の1つに接続される。スペースまたはギャップによって、上部の基板402が、底部の石英又はガラス基板410から分離される。2つの基板間のギャップは、液晶ポリマー(図示せず)で満たされる。基板402の上側または外側の表面は偏光フィルム(図示せず)で覆われ、基板410の下側または外側の表面も偏光フィルム412で覆われる。以下に記載する理由により、これらの偏光フィルムは、それぞれの偏光角度が互いに直交するように配置される。矢印414は、レチクルに当たる光の方向を示す。
図5は、図4に示したレチクルの一画素の断面図である。この画素は、例えば、約1から5μmの厚みのシアノビフェニル(cyanobiphenyl)化合物の棒状の分子を含む液晶コア500を囲んで配置されている。これらの液晶分子は、その層に電圧が印加されるとき、層の厚みにわたって互いに整列される。このため、このバイアスがかけられた状態では、層を通る偏光された光は、変化されず、層の反対側に直交して配置される偏光物(polarizer)に当たる際、透過しないように完全に遮断される。逆に、印加電圧がない場合、層の厚みにわたって種々の地点にある分子は、層に入ってくる偏光された光が層を透過するとき回転されるように、互いに対してねじられる。液晶を適切に選択することによって、光は、層の反対側に直交して配置される偏光物を通るように、直角にねじられる。これが、LCD画素が、ライトバルブまたは光学スイッチの機能を行なうことができる原理である。これらの無数の画素から成るレチクルは、選択された画素または画素グループを単にオンまたはオフにすることによって、半導体ウエハ上のしるしである、完全にカスタマイズし得るマークを形成するのに必要な解像度を有する。
電圧電位は、例えば、インジウム錫酸化物(ITO)から成る透明電極を用いて液晶500に印加される。図5において、共通電極502は、液晶層500の底部を完全に覆っている。ITOフィルム502は、この実施例では、例えばポリイミドである配向フィルム501によって液晶から分離されることに注意されたい。同様に、液晶層500の反対側では、別のポリイミド配向層503が、液晶層500をITO電極504から分離する。電極504は、連続しておらず、図4に示したような画素サイズの区画に分割される。このため、液晶の図5に示した区域の電圧電位は、画素サイズの区画の電極504と共通電極502との間に印加される。図5の構造の残りの構成要素はシリコン・トランジスタ506を含み、シリコン・トランジスタ506は、ゲート端子508、ドレイン端子510、およびソース端子512(すべて例えばアルミニウムから成る)を含む。図4に関連して述べたように、ゲート端子およびドレイン端子は、画素アレイの端まで延びる線(図示せず)に接続されており、それらの手段を介して画素が制御される。ソース端子512は画素電極504に接続され、画素電極504はさらに、画素電極504とアルミニウム底面516との間に形成されるキャパシタ514の上面を形成する。キャパシタ514は、その1つが各画素と連結されており、レチクルに全体にわたって転写される像の均一性を改善する。トランジスタ506のチャネルは、アモルファスまたは多結晶シリコン518に形成される。窒化シリコン層520は、ゲート誘電体およびキャパシタ514の誘電体層のいずれとしても機能する。液晶層500の反対側では、シールド522(例えばアルミニウムから成る)が、迷光または反射光が画素を透過しないようにし、画素コントラストを高める。前述の構造はすべて、2つの石英基板、上部基板524および底部基板526に挟まれている。石英は、光学的な特性が一層良好であり、例えばトランジスタを形成する際に用いられる比較的高い温度に耐えることができるため、ガラスよりも望ましい。上部基板524の上部または外側の表面は偏光フィルム528で覆われ、底部基板526の底部または外側の表面は、フィルム528の偏光角度と直交する偏光角度を有するように配置された偏光フィルム530で覆われる。
オペレーションにおいて、方向532から画素に当たる光は、偏光フィルム528を透過し、石英基板524を透過し、酸化シリコン層521を透過し、窒化シリコン層520を透過し、画素電極504を透過し、ポリイミド層503を透過し、液晶層500に到達する。液晶を透過するときの光の動きは、電極504と共通電極502との間に電位差があるかどうかに依存する。ドレイン510およびゲート508に電圧が印加される場合、電極はデジタル「高」であり、電極間に電位差が形成され、液晶分子はその電位で整列し、液晶を透過するときの光を変化させない。ゲート電圧がデジタル「低」である場合、電極間には電位差は存在せず、液晶分子は、偏光された光が層500を透過するにつれて回転されるように、それらが徐々に回転された状態で存在する。回転された場合も回転されない場合も、光はその後、ポリイミド配向層501を透過し、共通電極502を透過し、シールド層522に形成される開口534を通り、石英基板526を透過する。この時点で、光が変化しないまま層500を透過した場合、その光が、直交配置された偏光フィルム530を透過しないようにされる(すなわち、その画素は「オフ」である)。逆に、光が層500を透過するにつれて回転された場合、その光は偏光フィルム530を透過し(すなわち、その画素は「オン」である)、その場合、例えば、ウエハ表面上のフォトレジスト層に光が当たるようにされ得る。
LCDレチクルの使用は、ウエハ上へ投射される像を、そのLCDレチクル上の像よりも小さくするために投射リソグラフィ・システムで通常用いられる縮小光学系を用いることによって、より一層実用的となる。さらに、チップまたはウエハの識別名をマーキングする際に用いられる形状は、従来のレチクルと比べて一層低い解像度のLCDレチクルに適応するように簡略化され得る。例えば、(図2aからcに示したような)ローマ字やアラビア数字を用いるのではなく、視覚障害者のためのブライユ式に用いられるような、ドット・コードやそれに類するマークを用いてマーキングが成され得る。図6は、0から9の数がブライユ式でどのように形成されるかを示す。この実施例のコードが、ドットなどの非常にシンプルな形状で伝達され得るという事実は、液晶ディスプレイから成るマスクで達成され得る解像度が限られているという点で重要である。レチクルを介する光やUV放射の不充分な透過などの要因だけでなく、横方向の現像、定在波、反射など、従来のリソグラフィを非常に困難にしていた要因から生じ得るゆがみは、単にドットのパターンを形成することが目的である場合、問題はずっと小さなものとなる。4つのドットの方式は15個の別個の文字を表すことができ、チップ識別の目的には充分である。
本発明の別の実施例では、識別マークの不変の部分は従来の方法で形成されるが、ロット情報、ウエハ識別名、およびチップ番号を含む可変情報は、ドット・コードを用いてLCDレチクルで形成される。この実施例には、そのコードに関する知識がない顧客が、例えば、デバイス番号など、そのダイに関するある一定の情報を識別できる一方で、メーカーがそのドット・コードに含まれる情報すべてを得ることができるという利点がある。
本発明の代替の実施例では、プロセスの都合のよい時点で、ウエハ表面にマークを直接書くためにレーザが用いられる。一例は、ダイシングおよびパッケージングの前の最終フォームでウエハがテストされる、ウエハ・プローブ・テスト工程の時点である。図7において、ウエハ700は、ウエハ・プローブ・テスター704のチャック702に載せられる。コンピュータ710に接続されるプローブ708を含むプローブ・カード706は、テスト・ヘッド712によって支持され、テスト・ヘッド712は、プローブ708をウエハ700と接触させるように下げることができる。プローブ・カード706がウエハ全体をチップからチップへと移動するにつれて、ウエハ700上の各チップの上部金属または誘電体層に識別マークを形成するため、コンピュータ710によって(或いは、別個の電子制御手段によって)制御され得るレーザ714が、テスト・ヘッド712に取り付けられている。このようにして、付加的なプロセス時間を追加することなく、マーキング・オペレーションをプローブ工程に組み込むことができる。レーザ714は、精密アライメントおよび動作メカニズムによって、その「書込み」機能を行なうように制御される。別の代替実施例において、レーザは、自由度を高めるため、テスターから分離されたツールに組み込まれてもよい。さらに、上述したように、レーザは、チップまたはウエハ・レベルの顧客の識別マークを形成するために、LCDマスクと組合せて用いることもできる。
本発明を好ましい実施例に従って説明したが、もちろん、これらの実施例の変形及び代替、即ち、本発明の利点及び利益をもたらすこのような変形及び代替は、本明細書及びその図面を参照すれば当業者には明らかであると考えられる。このような変形及び代替は、添付の特許請求の範囲に包含されると考えられる。
以上の説明に関し、さらに以下の項目を開示する。
(1) 半導体ウエハをマーキングするための方法であって、
液晶画素を含むレチクルを提供し、
前記半導体ウエハを前記レチクルに近接して配置し、
第1の複数の前記画素を介して、前記ウエハの第1の領域に放射を向け、
前記半導体ウエハと前記レチクルの相対的な位置を変更し、さらに、
第2の複数の前記画素を介して、前記ウエハの第2の領域に放射を向ける工程
を含む方法。
(2) 第1項に記載の方法であって、第1の複数の前記画素を介して放射を向ける前記工程は、前記ウエハの前記第1の領域に第1のマークを形成する工程を含み、第2の複数の前記画素を介して放射を向ける前記工程は、前記ウエハの前記第2の領域に第2のマークを形成する工程を含み、ここで、前記第2のマークは、前記第1のマークとは異なるものである方法。
(3) 第1項に記載の方法であって、前記第1および第2の複数の前記画素を介して放射を向ける前記工程はさらに、前記ウエハ上にドットのパターンを形成することを含む方法。
(4) 第1項に記載の方法であって、液晶画素を含むレチクルを提供する前記工程はさらに、前記画素のそれぞれに連結されるトランジスタを含むレチクルを提供することを含む方法。
(5) 第4項に記載の方法であって、液晶画素を含むレチクルを提供する前記工程はさらに、前記画素のそれぞれに連結される前記トランジスタのそれぞれに接続されるコンピュータを提供する工程を含む方法。
(6) 半導体ウエハをマーキングするためのシステムであって、
ウエハ・マウント、
前記ウエハ・マウントに近接する放射源、
前記放射源と前記ウエハ・マウントとの間に配置され得、液晶画素を含むレチクル、および
前記レチクルと前記ウエハ・マウントの相対的な位置を変更するためのメカニズム
を含むシステム。
(7) 第6項に記載のシステムであって、液晶画素を含む前記レチクルはさらに、前記画素のそれぞれに連結されるトランジスタを含むシステム。
(8) 第7項に記載のシステムであって、前記画素のそれぞれに連結される前記トランジスタのそれぞれに接続されるコンピュータをさらに含むシステム。
(9) 第8項に記載のシステムであって、前記コンピュータが、前記画素に連結されたトランジスタをアクティブにすることによって複数の前記画素を選択するように動作し得るシステム。
(10) 第8項に記載のシステムであって、前記選択された複数の前記画素がドット・コードに対応するシステム。
(11) 半導体ウエハ302をマーキングするための方法であって、液晶画素を含むレチクル300を提供する工程、半導体ウエハをレチクルに近接して配置する工程、第1の複数の画素を介してウエハの第1の領域に放射を向ける工程、半導体ウエハとレチクルの相対的な位置を変更する工程、および第2の複数の画素を介してウエハの第2の領域に放射を向ける工程を含む。第1の複数の画素は、第1のマークを形成するために用いられ得、第2の複数の画素は、第2のマークを形成するために用いられ得、ここで、第2のマークは、第1のマークとは異なるものである。スペースを節約するため、これらのマークはドットのパターンでつくられ得る。画素は、各画素に連結され得るトランジスタをオンまたはオフにするコンピュータ304を用いることによって、ある一定のマークを形成するように選択され得る。さらに、半導体ウエハをマーキングするためのシステムを説明する。このシステムは、ウエハ・マウント301、ウエハ・マウントに近接する放射光源306、液晶画素を含み、放射光源とウエハ・マウントとの間に配置され得るレチクル300、およびレチクルとウエハ・マウントの相対的な位置を変更するためのメカニズム303を含む。放射光源は、非干渉性の遠紫外線や近紫外線、または可視光源、またはレーザであってよい。
(1) 半導体ウエハをマーキングするための方法であって、
液晶画素を含むレチクルを提供し、
前記半導体ウエハを前記レチクルに近接して配置し、
第1の複数の前記画素を介して、前記ウエハの第1の領域に放射を向け、
前記半導体ウエハと前記レチクルの相対的な位置を変更し、さらに、
第2の複数の前記画素を介して、前記ウエハの第2の領域に放射を向ける工程
を含む方法。
(2) 第1項に記載の方法であって、第1の複数の前記画素を介して放射を向ける前記工程は、前記ウエハの前記第1の領域に第1のマークを形成する工程を含み、第2の複数の前記画素を介して放射を向ける前記工程は、前記ウエハの前記第2の領域に第2のマークを形成する工程を含み、ここで、前記第2のマークは、前記第1のマークとは異なるものである方法。
(3) 第1項に記載の方法であって、前記第1および第2の複数の前記画素を介して放射を向ける前記工程はさらに、前記ウエハ上にドットのパターンを形成することを含む方法。
(4) 第1項に記載の方法であって、液晶画素を含むレチクルを提供する前記工程はさらに、前記画素のそれぞれに連結されるトランジスタを含むレチクルを提供することを含む方法。
(5) 第4項に記載の方法であって、液晶画素を含むレチクルを提供する前記工程はさらに、前記画素のそれぞれに連結される前記トランジスタのそれぞれに接続されるコンピュータを提供する工程を含む方法。
(6) 半導体ウエハをマーキングするためのシステムであって、
ウエハ・マウント、
前記ウエハ・マウントに近接する放射源、
前記放射源と前記ウエハ・マウントとの間に配置され得、液晶画素を含むレチクル、および
前記レチクルと前記ウエハ・マウントの相対的な位置を変更するためのメカニズム
を含むシステム。
(7) 第6項に記載のシステムであって、液晶画素を含む前記レチクルはさらに、前記画素のそれぞれに連結されるトランジスタを含むシステム。
(8) 第7項に記載のシステムであって、前記画素のそれぞれに連結される前記トランジスタのそれぞれに接続されるコンピュータをさらに含むシステム。
(9) 第8項に記載のシステムであって、前記コンピュータが、前記画素に連結されたトランジスタをアクティブにすることによって複数の前記画素を選択するように動作し得るシステム。
(10) 第8項に記載のシステムであって、前記選択された複数の前記画素がドット・コードに対応するシステム。
(11) 半導体ウエハ302をマーキングするための方法であって、液晶画素を含むレチクル300を提供する工程、半導体ウエハをレチクルに近接して配置する工程、第1の複数の画素を介してウエハの第1の領域に放射を向ける工程、半導体ウエハとレチクルの相対的な位置を変更する工程、および第2の複数の画素を介してウエハの第2の領域に放射を向ける工程を含む。第1の複数の画素は、第1のマークを形成するために用いられ得、第2の複数の画素は、第2のマークを形成するために用いられ得、ここで、第2のマークは、第1のマークとは異なるものである。スペースを節約するため、これらのマークはドットのパターンでつくられ得る。画素は、各画素に連結され得るトランジスタをオンまたはオフにするコンピュータ304を用いることによって、ある一定のマークを形成するように選択され得る。さらに、半導体ウエハをマーキングするためのシステムを説明する。このシステムは、ウエハ・マウント301、ウエハ・マウントに近接する放射光源306、液晶画素を含み、放射光源とウエハ・マウントとの間に配置され得るレチクル300、およびレチクルとウエハ・マウントの相対的な位置を変更するためのメカニズム303を含む。放射光源は、非干渉性の遠紫外線や近紫外線、または可視光源、またはレーザであってよい。
300 レチクル
301 ウエハ・マウント
302 半導体ウエハ
303 ステッピング装置
304 コンピュータ
306 放射光源
301 ウエハ・マウント
302 半導体ウエハ
303 ステッピング装置
304 コンピュータ
306 放射光源
Claims (2)
- 半導体ウエハをマーキングするための方法であって、
液晶画素を含むレチクルを提供し、
前記半導体ウエハを前記レチクルに近接して配置し、
第1の複数の前記画素を介して、前記ウエハの第1の領域に放射を向け、
前記半導体ウエハと前記レチクルの相対的な位置を変更し、さらに、
第2の複数の前記画素を介して、前記ウエハの第2の領域に放射を向ける工程
を含む方法。 - 半導体ウエハをマーキングするためのシステムであって、
ウエハ・マウント、
前記ウエハ・マウントに近接する放射源、
前記放射源と前記ウエハ・マウントとの間に配置され得、液晶画素を含むレチクル、および
前記レチクルと前記ウエハ・マウントの相対的な位置を変更するためのメカニズム
を含むシステム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/309,862 US6812477B2 (en) | 2002-12-04 | 2002-12-04 | Integrated circuit identification |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004186690A true JP2004186690A (ja) | 2004-07-02 |
Family
ID=32312250
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003403994A Abandoned JP2004186690A (ja) | 2002-12-04 | 2003-12-03 | 集積回路識別 |
Country Status (5)
Country | Link |
---|---|
US (2) | US6812477B2 (ja) |
EP (1) | EP1427014A3 (ja) |
JP (1) | JP2004186690A (ja) |
KR (1) | KR20040048856A (ja) |
TW (1) | TW200416826A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006032956A (ja) * | 2004-07-13 | 2006-02-02 | Asml Netherlands Bv | リソグラフィ装置およびデバイス製造方法 |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7668702B2 (en) * | 2002-07-19 | 2010-02-23 | Applied Materials, Inc. | Method, system and medium for controlling manufacturing process using adaptive models based on empirical data |
DE10241141B4 (de) * | 2002-09-05 | 2015-07-16 | Infineon Technologies Ag | Halbleiter-Bauelement-Test-Verfahren für ein Halbleiter-Bauelement-Test-System mit reduzierter Anzahl an Test-Kanälen |
JP2005011871A (ja) * | 2003-06-17 | 2005-01-13 | Murata Mfg Co Ltd | 積層型電子部品 |
US7012674B2 (en) * | 2004-01-13 | 2006-03-14 | Asml Holding N.V. | Maskless optical writer |
JP2005311145A (ja) * | 2004-04-23 | 2005-11-04 | Canon Inc | 露光装置、露光方法、デバイス製造方法、パターン形成装置および位置合わせ方法 |
US7343214B2 (en) | 2004-10-15 | 2008-03-11 | Applied Materials, Inc. | Die-level traceability mechanism for semiconductor assembly and test facility |
US20060147845A1 (en) * | 2005-01-05 | 2006-07-06 | Flanigan Kyle Y | Electrically reconfigurable photolithography mask for semiconductor and micromechanical substrates |
US7265567B2 (en) * | 2005-05-31 | 2007-09-04 | Delphi Technologies, Inc. | First die indicator for integrated circuit wafer |
SI1989740T2 (sl) * | 2006-02-28 | 2019-10-30 | Q Cells Se | Postopek označevanja sončnih celic in sončna celica |
US7787034B2 (en) * | 2006-04-27 | 2010-08-31 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Identification of integrated circuits using pixel or memory cell characteristics |
US7544578B2 (en) * | 2007-01-03 | 2009-06-09 | International Business Machines Corporation | Structure and method for stochastic integrated circuit personalization |
US8189172B2 (en) * | 2007-06-14 | 2012-05-29 | Asml Netherlands B.V. | Lithographic apparatus and method |
US8692974B2 (en) * | 2007-06-14 | 2014-04-08 | Asml Netherlands B.V. | Lithographic apparatus and device manufacturing method using pupil filling by telecentricity control |
US8754538B2 (en) | 2008-06-24 | 2014-06-17 | Infineon Technologies Ag | Semiconductor chip including identifying marks |
US8187897B2 (en) | 2008-08-19 | 2012-05-29 | International Business Machines Corporation | Fabricating product chips and die with a feature pattern that contains information relating to the product chip |
US8492072B2 (en) * | 2009-04-30 | 2013-07-23 | Infineon Technologies Ag | Method for marking objects |
CN102034847B (zh) * | 2009-09-24 | 2014-07-16 | 群创光电股份有限公司 | 自发光平面显示器及用于组装该自发光平面显示器之对位系统 |
US8415260B2 (en) | 2010-04-08 | 2013-04-09 | International Business Machines Corporation | Chip identification for organic laminate packaging and methods of manufacture |
FR2959025B1 (fr) * | 2010-04-20 | 2013-11-15 | St Microelectronics Rousset | Procede et dispositif de photolithographie |
US10670972B2 (en) * | 2014-06-13 | 2020-06-02 | Infineon Technologies Ag | Method and apparatus for exposing a structure on a substrate |
CN104459505B (zh) * | 2014-11-21 | 2017-11-24 | 格科微电子(上海)有限公司 | 图像传感器的晶圆级测试系统及方法 |
JP2016171149A (ja) | 2015-03-11 | 2016-09-23 | 株式会社東芝 | 半導体装置およびその製造方法 |
US10020264B2 (en) | 2015-04-28 | 2018-07-10 | Infineon Technologies Ag | Integrated circuit substrate and method for manufacturing the same |
US9698151B2 (en) * | 2015-10-08 | 2017-07-04 | Samsung Electronics Co., Ltd. | Vertical memory devices |
KR101725332B1 (ko) | 2016-08-12 | 2017-04-11 | (주)캠퍼스라인 | 조립이 용이한 다단형 침대 |
NL2019502B1 (en) * | 2016-09-08 | 2018-08-31 | Mapper Lithography Ip Bv | Method and system for fabricating unique chips using a charged particle multi-beamlet lithography system |
CN107359184B (zh) * | 2017-07-27 | 2020-06-26 | 武汉天马微电子有限公司 | 一种显示面板、标定该显示面板上像素单元的方法 |
US10685918B2 (en) | 2018-08-28 | 2020-06-16 | Semiconductor Components Industries, Llc | Process variation as die level traceability |
CN111900147A (zh) * | 2020-06-19 | 2020-11-06 | 中国科学院微电子研究所 | 用于识别晶圆的识别标记、在晶圆上形成识别标记的系统及方法 |
FR3115397B1 (fr) * | 2020-10-16 | 2024-03-22 | Exagan | Procede de fabrication d’un ensemble de composants electroniques sur la face avant d’une plaque semi-conductrice |
WO2022186787A1 (en) * | 2021-03-01 | 2022-09-09 | Kalyon Gunes Teknolojileri Uretim Anonim Sirketi | A marking system and method for marking semiconductor substrates |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5525808A (en) * | 1992-01-23 | 1996-06-11 | Nikon Corporaton | Alignment method and alignment apparatus with a statistic calculation using a plurality of weighted coordinate positions |
JP3333603B2 (ja) * | 1993-10-27 | 2002-10-15 | 川崎マイクロエレクトロニクス株式会社 | ウエハ内位置表示を付したチップ及びその製造方法 |
US6312134B1 (en) * | 1996-07-25 | 2001-11-06 | Anvik Corporation | Seamless, maskless lithography system using spatial light modulator |
US6156030A (en) * | 1997-06-04 | 2000-12-05 | Y-Beam Technologies, Inc. | Method and apparatus for high precision variable rate material removal and modification |
JP4321897B2 (ja) * | 1999-02-25 | 2009-08-26 | 株式会社小松製作所 | 半導体ダイ |
KR100322621B1 (ko) * | 1999-12-31 | 2002-03-18 | 황인길 | 투사형 액정 디스플레이를 이용한 아이디 마킹장치 |
JP2002075817A (ja) * | 2000-08-24 | 2002-03-15 | Tdk Corp | ウエハ識別情報記入方法ならびにウエハ識別情報記入用露光方法および装置 |
-
2002
- 2002-12-04 US US10/309,862 patent/US6812477B2/en not_active Expired - Lifetime
-
2003
- 2003-12-03 EP EP03104531.3A patent/EP1427014A3/en active Pending
- 2003-12-03 TW TW092133954A patent/TW200416826A/zh unknown
- 2003-12-03 JP JP2003403994A patent/JP2004186690A/ja not_active Abandoned
- 2003-12-03 KR KR1020030087264A patent/KR20040048856A/ko not_active Application Discontinuation
-
2004
- 2004-09-15 US US10/942,608 patent/US7220606B2/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006032956A (ja) * | 2004-07-13 | 2006-02-02 | Asml Netherlands Bv | リソグラフィ装置およびデバイス製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20040048856A (ko) | 2004-06-10 |
EP1427014A2 (en) | 2004-06-09 |
EP1427014A3 (en) | 2017-05-17 |
TW200416826A (en) | 2004-09-01 |
US7220606B2 (en) | 2007-05-22 |
US20040110313A1 (en) | 2004-06-10 |
US20050042780A1 (en) | 2005-02-24 |
US6812477B2 (en) | 2004-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004186690A (ja) | 集積回路識別 | |
US7348682B2 (en) | Method and structures for indexing dice | |
US6667792B2 (en) | Array substrate with identification mark on semiconductor layer and identification mark forming method thereof | |
US20020115021A1 (en) | Configurable patterning device and a method of making integrated circuits using such a device | |
KR100315911B1 (ko) | 액정 표시 장치 패널, 그 제조 방법 및 정렬 방법 | |
US6706452B2 (en) | Method of manufacturing photomask and method of manufacturing semiconductor integrated circuit device | |
US6824958B2 (en) | Method of manufacturing photomask and method of manufacturing semiconductor integrated circuit device | |
US7851141B2 (en) | Flat panel display manufacturing | |
US4613230A (en) | Wafer exposure apparatus | |
JPH11191530A (ja) | アライメントマーク装置 | |
KR100993455B1 (ko) | 아이디 마크가 형성된 액정표시장치 및 그 제조방법 | |
KR100815907B1 (ko) | 액정표시소자의 제조방법 | |
JP2003248329A (ja) | 半導体装置及びその製造方法 | |
JP2006319369A (ja) | 半導体集積回路装置の製造方法 | |
JP2006303541A (ja) | 半導体集積回路装置の製造方法 | |
JP2002229180A (ja) | 半導体装置製造用のレチクル及び半導体装置の製造方法 | |
US6784070B2 (en) | Intra-cell mask alignment for improved overlay | |
US6602641B1 (en) | Wafer's zero-layer and alignment mark print without mask when using scanner | |
JPH0382051A (ja) | 半導体装置の製造方法 | |
KR20060106379A (ko) | 오버레이 키 및 그를 이용한 오버레이 계측방법 | |
KR20160046273A (ko) | 포토마스크 및 그 제조 방법과 포토마스크를 이용한 전자 소자의 제조 방법 및 표시 장치의 제조 방법 | |
US20090101983A1 (en) | Method of Achieving Dense-Pitch Interconnect Patterning in Integrated Circuits | |
JP4318993B2 (ja) | 薄膜半導体装置の製造方法 | |
KR20030002820A (ko) | 포토마스크 | |
CN112713137A (zh) | 屏蔽基板及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061109 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20081204 |