KR100917766B1 - 액정표시장치 및 그 제조방법 - Google Patents

액정표시장치 및 그 제조방법

Info

Publication number
KR100917766B1
KR100917766B1 KR20020088519A KR20020088519A KR100917766B1 KR 100917766 B1 KR100917766 B1 KR 100917766B1 KR 20020088519 A KR20020088519 A KR 20020088519A KR 20020088519 A KR20020088519 A KR 20020088519A KR 100917766 B1 KR100917766 B1 KR 100917766B1
Authority
KR
Grant status
Grant
Patent type
Prior art keywords
liquid
crystal
display
method
device
Prior art date
Application number
KR20020088519A
Other languages
English (en)
Other versions
KR20040062190A (ko )
Inventor
송인덕
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FDEVICES OR ARRANGEMENTS, THE OPTICAL OPERATION OF WHICH IS MODIFIED BY CHANGING THE OPTICAL PROPERTIES OF THE MEDIUM OF THE DEVICES OR ARRANGEMENTS FOR THE CONTROL OF THE INTENSITY, COLOUR, PHASE, POLARISATION OR DIRECTION OF LIGHT, e.g. SWITCHING, GATING, MODULATING OR DEMODULATING; TECHNIQUES OR PROCEDURES FOR THE OPERATION THEREOF; FREQUENCY-CHANGING; NON-LINEAR OPTICS; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136213Storage capacitors associated with the pixel electrode
    • GPHYSICS
    • G02OPTICS
    • G02FDEVICES OR ARRANGEMENTS, THE OPTICAL OPERATION OF WHICH IS MODIFIED BY CHANGING THE OPTICAL PROPERTIES OF THE MEDIUM OF THE DEVICES OR ARRANGEMENTS FOR THE CONTROL OF THE INTENSITY, COLOUR, PHASE, POLARISATION OR DIRECTION OF LIGHT, e.g. SWITCHING, GATING, MODULATING OR DEMODULATING; TECHNIQUES OR PROCEDURES FOR THE OPERATION THEREOF; FREQUENCY-CHANGING; NON-LINEAR OPTICS; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer

Abstract

본 발명은 액정표시장치 및 그 제조방법에 대해 개시된다. 개시된 본 발명에 따른 액정표시장치의 제조방법은, 투명 기판상에 금속막을 증착하여 박막트랜지스터의 게이트 전극 및 스토리지 캐패시터의 스토리지 전극을 형성하는 단계와; 상기 게이트 전극 및 스토리지 전극이 형성된 기판상에 순차적으로 게이트 절연층, 진성반도체층, 불순물반도체층 그리고 금속막을 증착한 후, 상기 금속막, 진성반도체층 및 불순물반도체층을 식각하여 박막트랜지스터의 소스-드레인 전극을 형성하는 단계와; 상기 결과물상에 패시베이션막 및 광반응성 유기절연막을 형성하는 단계와; 상기 패시베이션막 및 광반응성 유기절연막을 회절 패턴이 형성된 마스크로 감광 및 현상하여 상기 패시베이션막 및 광반응성 유기절연막이 완전히 제거된 부분과 상기 광반응성 유기절연막이 회절 패턴에 의해 소정 두께로 제거된 부분을 형성하는 단계와; 상기 결과물상에 투명전극을 형성하는 단계를 포함하는 점에 그 특징이 있다.
본 발명에 따른 액정표시장치 및 그 제조방법은, 스토리지 캐패시터의 유기절연막 및 무기 절연막으로 이루어진 보호막에 회절 패턴을 이용하여 스토리지 캐패시터의 구조를 변경함으로써 스토리지 캐패시터의 용량을 확보할 수 있다.

Description

액정표시장치 및 그 제조방법{LIQUID CRYSTAL DISPLAY DEVICE AND FABRICATION METHOD FOR LIQUID CRYSTAL DISPLAY}

도 1은 일반적인 액정 표시 장치용 어레이 기판의 한 화소에 대한 평면도.

도 2는 도 1에서 A-A'선을 따라 자른 단면도.

도 3은 본 발명에 따른 회절 노광을 이용한 어레이 기판의 한 화소에 대한 평면도.

도 4a 내지 도 4e는 본 발명에 따른 액정표시장치의 제조방법을 나타낸 단면도.

<도면의 주요부분에 대한 부호의 설명>

41 --- 기판 42 --- 스토리지 전극

43 --- 게이트 절연막 44 --- 게이트 전극

45 --- 진성반도체층 46 --- 불순물층

47 --- 소스-드레인 전극 48 --- 패시베이션막

49 --- 광반응성 유기절연막 50 --- 회절패턴 마스크

51 --- 화소 전극

본 발명은 액정표시장치 및 그 제조방법에 관한 것으로서, 특히 스토리지 캐패시터의 유기절연막 및 무기 절연막으로 이루어진 보호막에 회절 패턴을 이용하여 스토리지 캐패시터의 구조를 변경함으로써 스토리지 캐패시터의 용량을 확보할 수 있는 액정표시장치 및 그 제조방법에 관한 것이다.

최근 정보화 사회로 시대가 급발전함에 따라 박형화, 경량화, 저 소비전력화 등의 우수한 특성을 가지는 평판 표시장치(flat panel display)의 필요성이 대두되었는데, 이 중 액정 표시 장치(liquid crystal display)가 해상도, 컬러표시, 화질 등에서 우수하여 노트북이나 데스크탑 모니터에 활발하게 적용되고 있다.

일반적으로 액정 표시 장치는 전극이 각각 형성되어 있는 두 기판을 두 전극이 형성되어 있는 면이 마주 대하도록 배치하고 두 기판 사이에 액정 물질을 주입한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 액정 분자를 움직이게 함으로써, 이에 따라 달라지는 빛의 투과율에 의해 화상을 표현하는 장치이다.

이러한 액정 표시 장치에서 하부 기판에는 화소 전극 및 화소 전극에 신호를 인가하는 박막 트랜지스터가 행렬 형태로 배열되어 있고, 상부 기판에는 공통 전극이 형성되어 있다.

하부 기판의 화소 전극은 상부 기판의 공통 전극과 함께 액정 캐패시터를 이루는데, 액정 캐패시터(liquid crystalcapacitor)에 인가된 전압은 다음 신호가 들어올 때까지 유지되지 못하고 누설되어 사라진다. 따라서, 인가된 전압을 유지하기 위해 스토리지 캐패시터(storage capacitor)를 액정 캐패시터에 연결해야 한다. 이 러한 스토리지 캐패시터는 신호유지 이외에도 계조 표시의 안정, 플리커 감소 및 잔상효과 감소 등의 장점을 가진다.

스토리지 캐패시터는 두 가지 방법으로 형성할 수 있는데, 스토리지 캐패시터용 전극을 별도로 형성하여 공통 전극과 연결하여 사용하는 방식과, n-1번째 게이트 배선의 일부를 n번째 화소의 스토리지 캐패시터의 전극으로 사용하는 방식이 있다. 전자를 스토리지 온 커먼(storage on common) 방식 또는 독립 스토리지 캐패시터 방식이라 하고, 후자를 스토리지 온 게이트(storage on gate) 또는 전단 게이트(previous gate) 방식이라 한다.

이 중 스토리지 온 커먼 방식을 이용한 일반적인 액정 표시 장치용 어레이 기판에 대하여 도 1 및 도 2에 도시하였다.

도 1은 일반적인 액정 표시 장치용 어레이 기판의 한 화소에 대한 평면도이다. 이에 도시한 바와 같이, 게이트배선(11)과 데이터배선(12)이 교차하여 구성되며, 상기 두 배선의 교차지점에는 게이트전극, 소스전극 및 드레인전극을 포함하는 박막트랜지스터(14)가 구성된다.

상기 게이트배선(11)과 데이터배선(12)이 교차하여 정의되는 영역에는 상기 드레인전극과 접촉하는 화소전극이 구성된다.

또한, 화소영역의 중앙에는 상기 게이트배선(11)과 평행한 방향으로 스토리지 캐패시터 전극(13)이 마련되며, 상기 스토리지 캐패시터와 화소전극에 의해 스토리지 캐패시터가 형성된다.

도 2는 도 1에서 A-A'선을 따라 자른 단면도이다. 이에 도시된 바와 같이, 상기 스토리지 캐패시터(C)의 단면은, 투명기판(21)상에 금속 박막을 증착하고 패터닝하여 제 1 스토리지 캐패시터 전극(22)이 형성되고, 상기 스토리지 캐패시터 전극(22)을 덮도록 게이트절연막(23)을 증착하게 된다.

그리고, 상기 게이트 절연막(23)상에 금속막이 도포되고, 패터닝 된 후 제 2 스토리지 전극(24)이 형성된다. 상기 제 2 스토리지 전극(24)상에 무기절연물질 또는 유기절연물질에 의한 패시베이션막(25)이 형성되고, 상기 제 2 스토리지 전극(24)이 노출되도록 상기 패시베이션막(25)을 패터닝하여 스토리지 컨텍홀을 형성하게 된다.

그리고, 상기 결과물상에 화소전극(26)을 형성하게 된다.

상기와 같은 구조를 갖는 축적용량방식 액정표시장치의 스토리지 캐패시터(storage capacitor)는 화소영역에 구성되며, 별도의 스토리지 전극배선을 사용한다.

상기 제1 스토리지 커패시터 전극(22)에 입력되는 스토리지전압은 상기 상부기판에 인가되는 공통전압을 동시에 사용하거나, 별도로 스토리지전압을 입력하는 방식으로 얻을 수 있다. 그리고, 상기 스토리지 캐패시터의 용량이 증가할수록 액정 캐패시터에서의 전압강하(ΔVp ; voltage drop) 값은 감소된다.

그러므로 스토리지 캐패시터의 용량을 크게 하는 것이 좋은데, 스토리지 캐패시터 용량이 커야하는 강유전성 액정(ferroelectric liquid crystal)을 이용한 액정 표시 장치나 높은 화소 밀도를 가지는 고해상도 액정 표시 장치에서는 스토리지 캐패시터가 차지하는 면적비가 커서 화소의 개구율을 감소시킨다.

따라서, 화소의 개구율을 높이기 위해 유기 절연물질을 보호막으로 사용하게 된다.

그러나, 상기 유기 절연물질의 보호막의 두께 때문에 스토리지 캐패시터의 용량이 감소하는 문제점이 발생된다.

본 발명은, 스토리지 캐패시터의 유기절연막 및 무기 절연막으로 이루어진 보호막에 회절 패턴을 이용하여 스토리지 캐패시터의 구조를 변경함으로써 스토리지 캐패시터의 용량을 확보할 수 있는 액정표시장치 및 그 제조방법을 제공함에 그 목적이 있다.

상기의 목적을 달성하기 위하여 본 발명에 따른 액정표시장치는,

투명 기판상에 금속막을 증착하고, 상기 금속막을 패터닝하여 형성된 박막트랜지스터의 게이트 전극 및 스토리지 캐패시터의 스토리지 전극과;

상기 게이트 전극 및 스토리지 전극이 형성된 기판상에 순차적으로 게이트 절연층, 진성반도체층, 불순물반도체층 그리고 금속막을 증착한 후, 상기 금속막, 진성반도체층 및 불순물반도체층을 패터닝하여 형성된 박막트랜지스터의 소스-드레인 전극과;

상기 결과물상에 형성된 패시베이션막 및 광반응성 유기절연막과;

상기 패시베이션막 및 광반응성 유기절연막을 회절 패턴이 형성된 마스크로 감광 및 현상하여 상기 패시베이션막 및 광반응성 유기절연막이 완전히 제거된 소스-드레인 컨텍홀과 상기 광반응성 유기절연막만이 소정 두께로 제거된 스토리지 캐패시터와;

상기 결과물상에 형성된 투명전극을 포함하는 점에 그 특징이 있다.

여기서, 특히 상기 광반응성 유기절연막만이 소정 두께로 제거된 스토리지 캐패시터는 회절 패턴에 의해 제거된 점에 그 특징이 있다.

상기의 목적을 달성하기 위하여 본 발명에 따른 액정표시장치의 제조방법은,

투명 기판상에 금속막을 증착하여 박막트랜지스터의 게이트 전극 및 스토리지 캐패시터의 스토리지 전극을 형성하는 단계와;

상기 게이트 전극 및 스토리지 전극이 형성된 기판상에 순차적으로 게이트 절연층, 진성반도체층, 불순물반도체층 그리고 금속막을 증착한 후, 상기 금속막, 진성반도체층 및 불순물반도체층을 식각하여 박막트랜지스터의 소스-드레인 전극을 형성하는 단계와;

상기 결과물상에 패시베이션막 및 광반응성 유기절연막을 형성하는 단계와;

상기 패시베이션막 및 광반응성 유기절연막을 회절 패턴이 형성된 마스크로 감광 및 현상하여, 드레인 전극상에 상기 패시베이션막 및 광반응성 유기절연막이 완전히 제거된 콘택홀을 형성하고, 상기 스토리지 전극 상부에는 상기 광반응성 유기절연막이 회절 패턴에 의해 소정 두께로 제거된 부분을 형성하는 단계와;

상기 결과물상에 투명전극을 형성하는 단계를 포함하는 점에 그 특징이 있다.

이와 같은 본 발명에 의하면, 스토리지 캐패시터의 유기절연막 및 무기 절연 막으로 이루어진 보호막에 회절 패턴을 이용하여 스토리지 캐패시터의 구조를 변경함으로써 스토리지 캐패시터의 용량을 확보할 수 있다.

이하 첨부된 도면을 참조하면서 본 발명의 실시 예를 상세히 설명한다.

도 3은 본 발명에 따른 회절 노광을 이용한 어레이 기판의 한 화소에 대한 평면도이고, 도 4a 내지 도 4e는 본 발명에 따른 액정표시장치의 제조방법을 나타낸 단면도이다. 상기 도 4a에 도시된 바와 같이, 투명기판(41) 상에 스퍼터링(sputtering)등의 방법으로 알루미늄(Al) 또는 구리(Cu) 등을 증착하여 금속박막을 형성한다. 그리고, 금속박막을 포토리쏘그래피방법으로 패터닝하여 투명기판(41)상에 게이트전극(44)과 스토리지 전극(42)을 형성한다.

도 4b에 도시된 바와 같이, 투명기판(41)상에 게이트전극(44) 및 스토리지 전극(42)을 덮도록 게이트절연막(43), 진성반도체층인 활성층(45) 및 불순물층인 오믹 컨텍층(46)을 화학기상증착방법(Chemical Vapor Deposition : 이하 'CVD' 라함)으로 순차적으로 형성한다.

상기 게이트절연막(43)은 질화실리콘 또는 산화실리콘으로 절연물질을 이용하여 형성한다.

상기 활성층(45)은 불순물이 도핑되지 않은 비정질실리콘 또는 다결정실리콘으로 형성된다. 또한, 상기 오믹접촉층(46)은 N형 또는 P형의 불순물이 고농도로 도핑된 비정질실리콘 또는 다결정실리콘으로 형성된다.

상기 오믹접촉층(46) 및 활성층(45)을 게이트전극(44)과 대응하는 부분에만 잔류되도록 이방식각을 포함하는 포토리쏘그래피방법으로 게이트절연막(43)이 노출 되도록 패터닝한다. 이 때, 스토리지 전극(42)과 대응되는 부분의 활성층(45) 및 오믹접촉층(46)은 제거되도록 한다.

그리고, 상기 활성층(45) 및 오믹접촉층(46) 형성된 결과물상에 금속물질을 증착한 후, 포토리쏘그래피방법으로 소스-드레인(47) 전극을 형성한다.

이어서, 상기 도 4c에 도시된 바와 같이, 상기 소스 및 드레인전극(47)이 형성된 결과물상에 패시베이션막(48) 및 광반응성 유기절연막(49)을 형성한다.

상기 패시베이션막(48)으로 아크릴계(acryl) 유기화합물, 테프론(Teflon), 벤조싸이클로부탄 (BCB:benzocyclobutene), 플로오르폴리아릴에테르(louropolyarryle ther: FPAE), 사이토프(cytop) 또는 퍼플로오르싸이클로부탄(PFCB:perfluorocyclo butane )등의 유전상수가 작은 무기절연물질을 화학기상증착 (CVD:Chemical Vapor Deposition )하여 형성한다.

그리고, 상기 광반응성 유기절연막(49)은 포토레지스트의 역할을 대신하는 것으로 별도의 포토레지스트의 도포을 하지 않고도 마스크를 이용하여 원하는 패턴을 감광 및 노광하게 된다. 또한, 상기 광반응성 유기절연막(49)은 마스크 공정이 수행된 후에 제거되지 않고, 보호막으로서의 역할을 하게 된다.

이어서, 상기 도 4d에 도시된 바와 같이, 상기 패시베이션막(48) 및 광반응성 유기절연막(49)을 회절 패턴이 형성된 마스크(50)로 감광 및 현상하여 상기 패시베이션막(48) 및 광반응성 유기절연막(49)이 완전히 제거된 부분과 상기 광반응성 유기절연막(49)이 회절 패턴에 의해 소정 두께로 제거된 부분을 형성하게 된다.

보다 자세히 설명하면, 상기 광반응성 유기절연막(49)은 포토레지스트를 대 신하여 형성된 것으로 상기 마스크(50)로 덮은 후 자외선과 같은 광선으로 감광한다.

상기 마스크(50)는 상기 드레인 전극 컨텍홀이 형성될 부분에는 상기 패시베이션막(48) 및 상기 광반응성 유기절연막(49)이 완전히 없어져야 하므로 완전히 가려진 마스크를 사용하여 감광하고, 상기 스토리지 캐패시터 부분은 상기 광반응성 유기절연막(49)을 약간의 두께만 남기기 위해 격자형 개방 패턴를 갖는다.

상기 격자형 개방 패턴은 회절노광 기법에 적절한 격자 간격을 갖는다. 즉, 감광에 사용하는 광원의 해상도보다 좁은간격의 격자 간격을 갖는다.

이 상태에서 식각을 수행하면, 상기 패시베이션막(48) 및 상기 광반응성 유기절연막(49)이 식각되어 드레인 전극 콘택홀이 형성되고, 상기 스토리지 캐패시터의 광반응성 유기절연막(49)은 소정 두께만큼 낮아지게 된다.

상기 스토리지 캐패시터의 광반응성 유기절연막의 두께와 스토리지 캐패시터의 용량의 상관관계는 다음과 같은 공식을 가진다.

C = ε(A/d)······(1)

C : 캐패시터 용량

ε: 절연체의 유전율

A : 전극의 면적

d : 전극체간의 거리

즉, 상기 (1)식에 따라 캐패시턴스(C)를 증가시키기 위해서는, 분모값을 줄이는 방법이 있으므로, 본 발명에서는 상기 스토리지 캐패시턴스(Cst)를 이루는 절 연체의 두께(d1)를 줄여 스토리지 캐패시터의 용량을 늘리고자 한다.

도 4e에 도시된 바와 같이, 상기 광반응성 유기절연막(49)상에 투명한 전도성물질인 인듐-틴-옥사이드(Indium-Tin-Oxide : 이하 'ITO'라함), 인듐-아연-옥사이드 (Indium-Zinc-Oxide) 또는 인듐-틴-아연 옥사이드(Indium-Tin-Zinc-Oxide)를 증착하여 보호막(48)상의 TFT와 대응되는 부분을 제외한 부분에 화소전극(51)을 형성한다.

이상에서와 같이 스토리지 캐패시터의 구조는 스토리지 온 커먼(storage on common)을 실시 예로 설명하였으나, 스토리지 온 게이트(storage on gate) 방식에도 적용할 수 있다.

본 발명은 도면에 도시된 실시 예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

이상의 설명에서와 같이 본 발명에 따른 액정표시장치 및 그 제조방법은, 스토리지 캐패시터의 유기절연막 및 무기 절연막으로 이루어진 보호막에 회절 패턴을 이용하여 스토리지 캐패시터의 구조를 변경함으로써 스토리지 캐패시터의 용량을 확보할 수 있다.

Claims (3)

  1. 투명 기판상에 금속막을 증착하고, 상기 금속막을 패터닝하여 형성된 박막트랜지스터의 게이트 전극 및 스토리지 캐패시터의 스토리지 전극과;
    상기 게이트 전극 및 스토리지 전극이 형성된 기판상에 형성된 게이트 절연층과;
    상기 게이트 절연층이 형성된 투명기판상에 진성반도체층, 불순물반도체층 그리고 금속막을 증착한 후, 상기 금속막, 진성반도체층 및 불순물반도체층을 패터닝하여, 상기 게이트 전극에 상응하는 게이트 절연막 상에 형성된 소스-드레인 전극과;
    상기 소스-드레인 전극 및 스토리지 전극이 형성된 투명기판 전면에 형성된 패시베이션막 및 광반응성 유기절연막과;
    상기 드레인전극 상에 형성된, 상기 패시베이션막 및 광반응성 유기절연막이 완전히 제거된 소스-드레인 컨텍홀과;
    상기 스토리지 전극 및 드레인 전극이 형성된 투명기판 상에 형성된 상기 광반응성 유기절연막 상에 형성되며, 상기 드레인 전극과 연결된 투명전극을 포함하고,
    상기 스토리지 전극에 상응하는 상기 광반응성 유기절연막의 소정 두께가 제거된 것을 특징으로 하는 액정표시장치.
  2. 제 1항에 있어서,
    상기 광반응성 유기절연막만이 소정 두께로 제거된 스토리지 캐패시터는 회절 패턴에 의해 제거된 것을 특징으로 하는 액정표시장치.
  3. 투명 기판상에 금속막을 증착하여 박막트랜지스터의 게이트 전극 및 스토리지 캐패시터의 스토리지 전극을 형성하는 단계와;
    상기 게이트 전극 및 스토리지 전극이 형성된 투명 기판상에 순차적으로 게이트 절연층, 진성반도체층, 불순물반도체층 그리고 금속막을 증착한 후, 상기 금속막, 진성반도체층 및 불순물반도체층을 패터닝하여 상기 게이트 전극에 상응하는 게이트 절연막 상에 소스-드레인 전극을 형성하는 단계와;
    상기 소스-드레인 전극 및 스토리지 전극이 형성된 투명기판 전면에 패시베이션막 및 광반응성 유기절연막을 형성하는 단계와;
    상기 패시베이션막 및 광반응성 유기절연막을 회절 패턴이 형성된 마스크로 감광 및 현상하여, 드레인 전극상에 상기 패시베이션막 및 광반응성 유기절연막이 완전히 제거된 콘택홀을 형성하고, 상기 스토리지 전극 상부에는 상기 광반응성 유기절연막이 회절 패턴에 의해 소정 두께로 제거된 부분을 형성하는 단계와;
    상기 스토리지 전극 및 드레인 전극이 형성된 투명기판 상에 형성된 상기 광반응성 유기절연막에 형성되며, 상기 드레인 전극과 연결된 투명전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
KR20020088519A 2002-12-31 2002-12-31 액정표시장치 및 그 제조방법 KR100917766B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20020088519A KR100917766B1 (ko) 2002-12-31 2002-12-31 액정표시장치 및 그 제조방법

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR20020088519A KR100917766B1 (ko) 2002-12-31 2002-12-31 액정표시장치 및 그 제조방법
US10624329 US6980262B2 (en) 2002-12-31 2003-07-21 Liquid crystal display and fabrication method thereof
US11265016 US7515216B2 (en) 2002-12-31 2005-11-02 Liquid crystal display and fabrication method thereof

Publications (2)

Publication Number Publication Date
KR20040062190A true KR20040062190A (ko) 2004-07-07
KR100917766B1 true KR100917766B1 (ko) 2009-09-15

Family

ID=32653297

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20020088519A KR100917766B1 (ko) 2002-12-31 2002-12-31 액정표시장치 및 그 제조방법

Country Status (2)

Country Link
US (2) US6980262B2 (ko)
KR (1) KR100917766B1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3107450U (ja) * 2004-07-09 2005-02-03 志合電脳股▼分▲有限公司 情報装置に用いられる切り換え表示処理装置
KR101112539B1 (ko) 2004-07-27 2012-02-15 삼성전자주식회사 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판
KR100606655B1 (ko) 2004-09-22 2006-08-01 한국전자통신연구원 광반응성 유기고분자 게이트 절연막 조성물 및 이를이용한 유기박막 트랜지스터
KR101109978B1 (ko) * 2004-12-13 2012-02-29 엘지디스플레이 주식회사 고개구율 액정표시소자
US8305507B2 (en) 2005-02-25 2012-11-06 Samsung Display Co., Ltd. Thin film transistor array panel having improved storage capacitance and manufacturing method thereof
KR20070035234A (ko) * 2005-09-27 2007-03-30 삼성전자주식회사 표시 기판의 제조 방법 및 이를 제조하기 위한 제조 장치
KR101217157B1 (ko) * 2005-10-20 2012-12-31 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조 방법
WO2007108181A1 (ja) * 2006-03-15 2007-09-27 Sharp Kabushiki Kaisha アクティブマトリクス基板、表示装置、テレビジョン受像機
KR101240653B1 (ko) * 2006-04-26 2013-03-08 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US20080001937A1 (en) * 2006-06-09 2008-01-03 Samsung Electronics Co., Ltd. Display substrate having colorable organic layer interposed between pixel electrode and tft layer, plus method of manufacturing the same and display device having the same
KR101279927B1 (ko) * 2006-10-16 2013-07-04 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
KR101377456B1 (ko) * 2007-02-07 2014-03-25 삼성디스플레이 주식회사 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치
KR100858822B1 (ko) * 2007-05-11 2008-09-17 삼성에스디아이 주식회사 박막 트랜지스터, 이를 포함한 유기 발광 표시장치 및 유기발광 표시장치의 제조방법
KR101448001B1 (ko) * 2008-01-29 2014-10-13 삼성디스플레이 주식회사 액정 표시 장치
WO2010067639A1 (ja) * 2008-12-10 2010-06-17 シャープ株式会社 アクティブマトリクス基板、アクティブマトリクス基板の製造方法、液晶パネル、液晶パネルの製造方法、液晶表示装置、液晶表示ユニット、テレビジョン受像機
KR101201891B1 (ko) 2009-03-26 2012-11-16 한국전자통신연구원 투명 비휘발성 메모리 박막 트랜지스터 및 그의 제조 방법
KR101778009B1 (ko) * 2010-08-19 2017-09-27 삼성디스플레이 주식회사 표시 기판 및 그 제조 방법
JP5674707B2 (ja) * 2012-05-22 2015-02-25 株式会社東芝 表示装置
JP5636392B2 (ja) * 2012-05-24 2014-12-03 株式会社東芝 表示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002082355A (ja) * 2000-06-29 2002-03-22 Hynix Semiconductor Inc 高開口率液晶表示素子の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917211A (en) * 1988-09-19 1999-06-29 Hitachi, Ltd. Semiconductor integrated circuit, method of fabricating the same and apparatus for fabricating the same
US6310669B1 (en) * 1997-05-26 2001-10-30 Mitsubishi Denki Kabushiki Kaisha TFT substrate having connecting line connect to bus lines through different contact holes
KR100312327B1 (ko) * 1999-07-31 2001-11-03 구본준, 론 위라하디락사 반사투과형 액정 표시장치
KR100381054B1 (ko) * 1999-12-28 2003-04-18 엘지.필립스 엘시디 주식회사 인듐-징크-옥사이드로 적용된 투명전극과 이를 에칭하기위한 에천트
US6757031B2 (en) * 2001-02-09 2004-06-29 Prime View International Co., Ltd. Metal contact structure and method for thin film transistor array in liquid crystal display
JP3989763B2 (ja) * 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002082355A (ja) * 2000-06-29 2002-03-22 Hynix Semiconductor Inc 高開口率液晶表示素子の製造方法

Also Published As

Publication number Publication date Type
US7515216B2 (en) 2009-04-07 grant
US20060050190A1 (en) 2006-03-09 application
US20040125248A1 (en) 2004-07-01 application
US6980262B2 (en) 2005-12-27 grant
KR20040062190A (ko) 2004-07-07 application

Similar Documents

Publication Publication Date Title
US6531392B2 (en) Method of forming a thin film transistor array panel using photolithography techniques
US6335276B1 (en) Method for manufacturing a thin film transistor array panel for a liquid crystal display and a photolithography method for fabricating thin films
US20050270434A1 (en) Liquid crystal display device and fabricating method thereof
US7279370B2 (en) Thin film transistor array substrate and method of fabricating the same
US20050077524A1 (en) Liquid crystal display panel and fabricating method thereof
US20080002124A1 (en) Liquid crystal display device and method for fabricating the same
US4990460A (en) Fabrication method for thin film field effect transistor array suitable for liquid crystal display
US20030007108A1 (en) Array substrate of liquid crystal display and fabricating method thereof
US20060121634A1 (en) Liquid crystal display device and fabricating method thereof
US7205571B2 (en) Thin film transistor substrate for display device and fabricating method thereof
US20050078246A1 (en) Liquid crystal display panel device and method of fabricating the same
US20040072444A1 (en) Etchant for wire, method of manufacturing wire using etchant, thin film transistor array panel including wire and manufacturing method thereof
US20040222421A1 (en) Thin film transistor array substrate and method of fabricating the same
JPH11153809A (ja) フォトマスク及びアクティブ素子アレイ基板の製造方法
US20040041149A1 (en) Contact structure of semiconductor device, manufacturing method thereof, thin film transistor array panel including contact structure, and manufacturing method thereof
US20040125248A1 (en) Liquid crystal display and fabrication method thereof
US20050078259A1 (en) Liquid crystal display panel of horizontal electronic field applying type and fabricating method thereof
US7206057B2 (en) Liquid crystal display panel and fabricating method thereof
US20060023138A1 (en) Array substrate for LCD and fabrication method thereof
US20120280236A1 (en) Display devices and methods of manufacturing the display devices
US20050287692A1 (en) Method of manufacturing thin film transistor panel
US7172913B2 (en) Thin film transistor array panel and manufacturing method thereof
CN1585088A (zh) 薄膜晶体管阵列基板的制造方法
US20060290864A1 (en) Horizontal electric field switching liquid crystal display device and fabricating method thereof
JPH1068971A (ja) アクティブマトリクス液晶表示装置及びアクティブマトリクス液晶表示装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160816

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170816

Year of fee payment: 9