CN100335960C - 薄膜晶体管阵列基板及其制造方法 - Google Patents
薄膜晶体管阵列基板及其制造方法 Download PDFInfo
- Publication number
- CN100335960C CN100335960C CNB200410096704XA CN200410096704A CN100335960C CN 100335960 C CN100335960 C CN 100335960C CN B200410096704X A CNB200410096704X A CN B200410096704XA CN 200410096704 A CN200410096704 A CN 200410096704A CN 100335960 C CN100335960 C CN 100335960C
- Authority
- CN
- China
- Prior art keywords
- film transistor
- grid line
- drain electrode
- thin
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 95
- 239000000758 substrate Substances 0.000 title claims abstract description 17
- 238000000034 method Methods 0.000 title claims description 24
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 238000009413 insulation Methods 0.000 claims description 3
- 239000010408 film Substances 0.000 description 20
- 229910052751 metal Inorganic materials 0.000 description 14
- 239000002184 metal Substances 0.000 description 14
- 239000004973 liquid crystal related substance Substances 0.000 description 11
- 230000008569 process Effects 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 239000000203 mixture Substances 0.000 description 5
- 239000010949 copper Substances 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N 2-Propenoic acid Natural products OC(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- -1 acrylic acid organic compound Chemical class 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
Abstract
本发明公开了一种薄膜晶体管阵列基板，其包括：设置在基板上的栅线；与栅线交叉的数据线；设置在所述栅线上方的有源层；以及与所述栅线重叠的漏极，其中通过所述有源层、作为与所述栅线交叉的数据线一部分的源极以及与所述栅线重叠的所述漏极而限定薄膜晶体管，所述源极包括设置在所述栅线上方并且沿平行于该栅线的方向延伸的第一源极部分和第二源极部分。
Description
本申请要求2003年12月17日申请的韩国专利申请P2003-92703号的权益，在此将其结合进来作为参考。
技术领域
本发明涉及一种液晶显示器，尤其涉及一种薄膜晶体管阵列基板及其制造方法。
背景技术
通常来说，液晶显示器(LCD)可以控制液晶的透光率。LCD包括设有薄膜晶体管阵列的下基板和设有滤色片阵列的上基板，这两基板彼此粘结。在两基板之间的盒间隙中设有用于维持两基板间的盒间隙的衬垫料。在盒间隙的其余部分中填充有液晶。通过利用贯穿设置在上基板上的像素电极和下基板上的公共电极之间的液晶的电场，能够显示图像。
薄膜晶体管阵列包括设置在栅线和数据线的交叉点上的薄膜晶体管。在薄膜晶体管阵列上涂覆用于排列液晶的定向膜。滤色片阵列由用于提供颜色的滤色片、用于防止漏光的黑矩阵、以及为了使液晶排列而在其上涂覆的定向膜。
图1所示为现有技术中的薄膜晶体管阵列结构的平面图，图2所示为沿图1中II-II’线截取的薄膜晶体管阵列的截面图。参照图1和图2，薄膜晶体管阵列包括设置在下基板1上、彼此交叉排列的栅线2和数据线4。栅线2和数据线4之间是栅绝缘膜15。在栅线2和数据线4的交点上设置有薄膜晶体管6。栅线2提供栅信号，数据线4提供数据信号。在由栅线2和数据线4限定的像素区域上设有像素电极14。
薄膜晶体管6响应来自栅线2的栅信号，将数据线4的像素信号充入并保持在像素电极14上。薄膜晶体管6包括与栅线2相连的栅极8、与数据线4相连的源极10、以及与像素电极14相连的漏极12。栅极8和源极10伸入像素区域5中。
薄膜晶体管6还包括与栅极8重叠的有源层17。栅绝缘膜15位于有源层17和栅极8之间。有源层17提供了源极10和漏极12之间的沟道。有源层17还与数据线4重叠。在有源层17上还设置了用于与源极10和漏极12形成欧姆接触的欧姆接触层19。
在像素区域5上设有像素电极14，该像素电极14通过贯穿保护膜21的接触孔13与薄膜晶体管6的漏极12接触。于是，就在通过薄膜晶体管6被施加有像素信号的像素电极6和被施加有参考电压的公共电极(未示出)之间形成电场。位于具有薄膜晶体管阵列的下基板和具有滤色片阵列的上基板之间的液晶分子因介电各向异性而发生旋转。透过像素区域5的光的透射率根据液晶分子的旋转程度而不同，由此实现了灰度级。上述现有技术的薄膜晶体管的问题在于，由于薄膜晶体管6按照这种方式在像素区域5内形成，所以减少了用于透过像素区域的光的有效像素区域，从而使得孔径比减小。
发明内容
于是，本发明涉及一种薄膜晶体管阵列基板及其制造方法，它们基本上避免了由于现有技术的限制和缺点带来的一个以上的问题。
本发明的一个目的是提供一种可以提高孔径比的薄膜晶体管阵列基板及其制造方法。
本发明的附加优点和特征将在后面的描述中得以阐明，通过以下描述，将使它们在某种程度上显而易见，或者可通过实践本发明来认识它们。本发明的这些目的和优点可通过书面描述及其权利要求以及附图中具体指出的结构来实现和得到。
为了实现这些目的和其它优点，按照本发明的目的，作为具体和广义的描述，薄膜晶体管阵列基板包括：设置在基板上的栅线；与栅线交叉的数据线；设置在所述栅线上方的有源层；以及与所述栅线重叠的漏极，其中通过所述有源层、作为与所述栅线交叉的数据线一部分的源极以及与所述栅线重叠的所述漏极而限定薄膜晶体管，所述源极包括设置在所述栅线上方并且沿平行于该栅线的方向延伸的第一源极部分和第二源极部分。
在另一方面中，薄膜晶体管阵列基板的制造方法包括以下步骤：在基板上形成栅线，形成与栅线交叉的数据线，在所述栅线上方设置有源层；以及形成与所述栅线重叠的漏极，其中通过所述有源层、作为与所述栅线交叉的数据线一部分的源极以及与所述栅线重叠的所述漏极而限定薄膜晶体管，所述源极包括设置在所述栅线上方并且沿平行于该栅线的方向延伸的第一源极部分和第二源极部分。
要理解的是，前述描述和以下详细描述都是示例性和解释性的，并意欲对所要求保护的发明作进一步解释。
附图说明
通过对本发明实施例的详细描述，并参照附图，将使本发明的这些和其它目的变得显而易见。
图1所示为现有技术中薄膜晶体管阵列基板的结构的平面图；
图2所示为沿图1中II-II’线截取的薄膜晶体管阵列基板的截面图；
图3所示为按照本发明第一实施例的薄膜晶体管阵列基板结构的平面图；
图4所示为沿图3中IV-IV’线截取的薄膜晶体管阵列基板的截面图；
图5所示为按照本发明第二实施例薄膜晶体管阵列基板的截面图；
图6A到6D所示为按照本发明实施例的液晶显示板结构的平面和截面图；
图7所示为按照本发明实施例的具有源极延伸部分的薄膜晶体管阵列基板结构的平面图；以及
图8所示为按照本发明第三实施例的具有源极延伸部分的薄膜晶体管阵列基板结构的平面图。
具体实施方式
现在将详细说明在附图中表示的本发明的优选实施例。下面将参照图3到8详细描述本发明的优选实施例。相同参考数字将用于相同元件。
图3所示为按照本发明第一实施例的薄膜晶体管阵列基板结构的平面图。图4所示为沿图3中IV-IV’线截取的薄膜晶体管阵列基板的截面图。参照图3和图4，薄膜晶体管阵列包括在下基板31上设置的彼此交叉的多条栅线32和多条数据线34，且栅线和数据线之间有栅绝缘膜45。用于提供栅信号的栅线32和用于提供数据信号的数据线34限定了用于透光的像素区域35。薄膜晶体管阵列基板还包括多个设置在像素区域内的像素电极44。此外，在像素区域内还设置有多个与栅线32重叠的薄膜晶体管36。
薄膜晶体管36响应栅线32的栅信号，使数据线34的像素信号充入并保持在像素电极44内。在薄膜晶体管36中，与栅线32交叉的那部分数据线32用作源极。一部分漏极42与栅线32重叠。漏极42包括在其与栅线32重叠的区域上、并与数据线34相对的第一漏极42a和从第一漏极42a延伸出来的第二漏极42b，所述第二漏极42b与像素电极44接触。栅线32是导电金属，例如铝族金属或铜(Cu)。数据线34由金属构成，例如钼(Mo)、钨(W)、钛(Ti)、钽(Ta)、铜(Cu)或者铬(Cr)等。位于源极40和漏极42之间的那部分栅线32是栅极38。
薄膜晶体管36还包括与栅极38重叠的有源层47，并且在有源层47和栅极38之间设有栅绝缘膜45。有源层47在源极40和漏极42之间提供有沟道。如图4所示，与该沟道相对应的有源层47和欧姆接触层49与栅线32重叠。
栅绝缘膜45由无机绝缘材料构成，例如氧化硅(SiOx)、氮化硅(SiNx)等。有源层47由非晶硅或者多晶硅构成。欧姆接触层49由非晶硅或多晶硅构成。
薄膜晶体管36被设置成仅在形成了用于使漏极42与像素电极44接触的接触孔43的部分伸入像素区域35中。于是，薄膜晶体管36仅在设有接触孔43的那部分漏极42伸入像素区域中，而薄膜晶体管36的其余部分设置在栅线32上。由此，与现有技术的有效像素面积相比，像素区域44的有效像素面积相对较大。
图4中的像素电极44设置在像素区域35内。图4中的接触孔43以暴露出漏极42的方式贯穿保护膜51。像素电极通过贯过保护膜51的接触孔43与薄膜晶体管36的漏极42的顶面接触。
图5所示为按照本发明第二实施例薄膜晶体管阵列基板的截面图。如图5所示，接触孔43暴露出漏极42的顶面和侧面、有源层47、欧姆接触层49和栅绝缘膜45的侧面，由此暴露出基板31。换言之，图5所示的接触孔43被刻蚀，以暴露出漏极42的顶面和侧面。于是，像素电极44通过接触孔43与薄膜晶体管36的漏极42的顶面和侧面接触。在像素电极44和漏极42之间形成的接触区域更宽，以便提高像素电极44的阶梯覆盖度。
在图3所示的薄膜晶体管阵列基板中，在通过薄膜晶体管36被施加像素信号的像素电极44和被施加参考电压的公共电极(未示出)之间形成电场。位于具有薄膜晶体管阵列的下基板和具有滤色片阵列的上基板之间的液晶分子在该电场的作用下，因介电各向异性而旋转。透过像素区域35的光的透光率依据液晶分子的旋转程度而不同，由此实现了灰度级。
如上所述，在按照本发明实施例的薄膜晶体管中，与栅线交叉的那部分数据线用作源极。漏极与源极隔开，一部分漏极与栅线重叠。于是，源极和漏极之间的栅线作为栅极。结果，薄膜晶体管仅在形成使漏极与像素电极相接触的接触孔的部分伸入像素区域中，而薄膜晶体管的其余部分在栅线上形成。于是，按照本发明实施例的薄膜晶体管以与栅线重叠的方式形成，于是与现有技术薄膜晶体管所占的面积相比，前者提高了孔径比。换言之，限定出像素区域的上基板的黑矩阵以能够遮挡与薄膜晶体管重叠的栅线和数据线的方式形成，于是与现有技术中以遮挡薄膜晶体管、栅线和数据线的方式形成的黑矩阵相比，前者可以减小像素区域内被占的面积。
图6A到图6D所示为按照本发明实施例的液晶显示板结构的平面图和截面图。参照图6A，在下基板上设有包括栅线32的第一导电图案。具体而言，在下基板31上通过诸如溅射等沉积技术形成栅金属层。然后，通过光刻法和刻蚀工序对栅金属层进行构图，从而形成包括栅极38的栅线32。栅金属层例如由铝族金属构成。
参照图6B，在具有第一导电图案组的下基板31上涂覆栅绝缘膜45。此外，通过第二掩模工序在栅绝缘膜45上形成包括有源层47和欧姆接触层49的半导体图形、包括数据线34、和漏极42的第二导电图形组。具体而言，在具有第一导电图形的下基板31上通过诸如等离子增强化学气相沉积(PECVD)或者溅射沉积技术顺序地形成非晶硅层、掺杂的非晶硅层和源极/漏极金属层。栅绝缘膜45由无机绝缘材料构成，例如氧化硅(SiOx)、氮化硅(SiNx)等。源极/漏极金属由诸如由钼(Mo)、钛(Ti)、钽(Ta)和钼合金构成。
接着，在漏极/源极金属层上利用第二掩模通过光刻法形成光刻胶图案。该情况下，将在薄膜晶体管的沟道部分具有衍射曝光部分的衍射曝光掩模用作第二掩模。因此，沟道部分处的光刻胶图案的高度比源极/漏极图案的其余部分的高度相对要低。
接着，利用光刻胶图案通过湿刻工序对源极/漏极金属层进行构图，由此提供了具有源极40的数据线34和具有与数据线34平行的漏极42的第二导电图案组。之后，利用同样的光刻胶图案通过干刻工序对掺杂的非晶硅层和非晶硅层同时进行构图，从而形成欧姆接触层49和有源层47。
然后，利用灰化工艺从沟道部分去除高度相对较低的光刻胶图案，接着利用干刻工序对沟道部分的源极/漏极金属图案和欧姆接触层49进行刻蚀。于是，暴露出沟道部分的有源层47，从而使数据线34和漏极42断开连接。然后，通过剥离工序去除留在第二导电图案组上的光刻胶图案。
参照图6C，在具有第二导电图案组的栅绝缘膜45上通过第三掩模工艺形成具有接触孔43的保护膜51。更具体来说，通过沉积技术如PECVD在具有第二导电图案组的栅绝缘模45上整体地形成保护膜51。然后，利用光刻法和刻蚀工序为保护膜51进行构图，以形成接触孔43。接触孔43贯穿保护膜51或者保护膜51和栅绝缘膜45，以暴露出漏极42或基板。如果利用具有高干刻蚀比的金属如钼(Mo)作为源极/漏极金属，那么接触孔43就贯穿到漏极42为止，以暴露出其侧面。保护膜51由与栅绝缘膜45类似的无机绝缘材料构成，或者由介电常数低的有机绝缘材料如丙烯酸有机化合物构成。
参照图6D，在保护膜51上形成具有像素电极44的第三导电图案组。具体而言，在保护膜51上通过如溅射的沉积法涂覆透明导电膜。然后，利用第四掩模通过光刻法和刻蚀工序对透明导电膜进行构图，从而提供具有像素电极44的第三导电图案组。透明导电膜由氧化铟锡(ITO)、氧化锡(TO)、氧化铟锡锌(ITZO)和氧化铟锌(IZO)之一构成。
图7所示为按照本发明实施例的具有源极延伸部分的薄膜晶体管阵列基板结构的平面图。参照图7，薄膜晶体管阵列包括多条栅线32和多条数据线45。用于提供栅信号的栅线32和用于提供数据信号的数据线45限定了用于透光的像素区域35。薄膜晶体管阵列基板还包括多个设置在像素区域中的像素电极44。此外，在像素区域内设有与栅线32重叠的多个薄膜晶体管46。
每个薄膜晶体管46都包括与栅线32重叠的漏极52和源极60。漏极52包括在其与栅线32重叠的区域上、与数据线45相对的第一漏极52a、从第一漏极52a伸出、并与像素电极44接触的第二漏极52b。源极60从数据线45伸出，并至少部分地环绕着第一漏极52a。位于源极60与漏极52之间的那部分栅线32是栅极48。
形成薄膜晶体管46，使其仅有用于使漏极52与像素电极44接触的接触孔43形成的部分伸入像素区域35中。于是，薄膜晶体管46仅在设有漏极52的接触孔43的部分处伸入像素区域35，而薄膜晶体管46的其余部分设置在栅线32上。此外，通过至少部分地环绕第一漏极52a的源极60，薄膜晶体管46的沟道长度增大。增大后的沟道长度提高了薄膜晶体管的电流容量以及导通速度。于是，与相关技术相比，像素区域35的有效像素面积也变大，并且能更迅速地将电压施加给像素电极44。
图8所示为按照本发明第三实施例的具有源极延伸部分的薄膜晶体管阵列基板的结构的平面图。参照图8，薄膜晶体管阵列包括多条栅线32和多条数据线54。用于提供栅信号的栅线32和用于提供数据信号的数据线54限定了用于透光的像素区域35。薄膜晶体管阵列基板还包括多个设置在像素区域内的像素电极44。此外，在像素区域内设有与栅线32重叠的多个薄膜晶体管56。
每个薄膜晶体管56包括漏极62和与栅线32重叠的源极70a、70b。漏极62包括在其与栅线32重叠的区域上、并与数据线54相对的第一漏极62a、从第一漏极62a伸出、并与像素电极44接触的第二漏极62b、以及从第一漏极62a伸向数据线54的第三漏极62c。源极70a和70b从数据线54伸出，并分别沿着第三漏极62c的相对两侧设置。位于源极70a、70b和漏极62之间的那部分栅线32是栅极58。
薄膜晶体管56被设置成仅在使漏极62与像素电极44接触的接触孔43形成的部分伸到像素区域35内。于是，薄膜晶体管56仅在设有漏极62的接触孔43的部分伸入像素区域，而薄膜晶体管56的其余部分设置在栅线32上。此外，薄膜晶体管56的沟道长度因分别沿着第三漏极62c的相对两侧设置的源极70a和70b而增加。增加后的沟道长度增大了薄膜晶体管的电流容量以及导通速度。于是，与相关技术相比，像素区域35的有效像素面积变大，而且能更快速地将电压施加给像素电极44。
如上所述，按照本发明的实施例，在栅线上形成薄膜晶体管，这样可以防止像素区域内有效像素面积的减小，进而提高了孔径比。
本领域普通技术人员来说显而易见的是，可在不脱离本发明的精神或范围的情况下对本发明作各种改进和变化。因此，本发明意欲覆盖落入所附权利要求的范围或其等效范围内的本发明的这些改进和变化。
Claims (17)
1.一种薄膜晶体管阵列基板，其包括：
设置在基板上的栅线；
与所述栅线交叉的数据线；
设置在所述栅线上方的有源层；以及
与所述栅线重叠的漏极，
其中通过所述有源层、作为与所述栅线交叉的数据线一部分的源极以及与所述栅线重叠的所述漏极而限定薄膜晶体管，所述源极包括设置在所述栅线上方并且沿平行于该栅线的方向延伸的第一源极部分和第二源极部分。
2.根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，还包括：与所述薄膜晶体管相连的像素电极。
3.根据权利要求2所述的薄膜晶体管阵列基板，其特征在于，所述漏极包括：
第一漏极部分，其设置在与所述栅线重叠的区域上、并与所述数据线相对；
第二漏极部分，其从所述第一漏极伸出、并与所述像素电极接触。
4.根据权利要求3所述的薄膜晶体管阵列基板，其特征在于，所述薄膜晶体管包括：在所述数据线和所述第一漏极部分之间限定沟道的有源层。
5.根据权利要求4所述的薄膜晶体管阵列基板，其特征在于，与所述沟道对应的所述有源层与所述栅线重叠。
6.根据权利要求4所述的薄膜晶体管阵列基板，其特征在于，所述有源层设置在所述数据线和所述第一漏极部分下方。
7.根据权利要求2所述的薄膜晶体管阵列基板，其特征在于，所述像素电极通过贯穿保护膜的接触孔与所述薄膜晶体管的漏极顶面相接触。
8.根据权利要求2所述的薄膜晶体管阵列基板，其特征在于，所述像素电极与所述薄膜晶体管的漏极的顶面和侧面接触。
9.根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述漏极与所述数据线平行。
10.根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述第一源极部分和第二源极部分部分地环绕着所述漏极。
11.根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述第一源极部分和第二源极部分分别沿着所述漏极的相对两侧设置。
12.一种薄膜晶体管阵列基板的制造方法，包括以下步骤：
在基板上形成栅线；
形成与所述栅线交叉的数据线；
在所述栅线上方形成有源层；以及
形成与所述栅线重叠的漏极，
其中通过所述有源层、作为与所述栅线交叉的数据线一部分的源极以及与所述栅线重叠的所述漏极而限定薄膜晶体管，所述源极包括设置在所述栅线上方并且沿平行于该栅线的方向延伸的第一源极部分和第二源极部分。
13.根据权利要求12所述的方法，其特征在于，还包括以下步骤：
形成具有接触孔的保护膜，所述接触孔暴露出所述漏极；以及
在所述保护膜上形成像素电极，所述像素电极通过所述接触孔与所述薄膜晶体管相连。
14.根据权利要求13所述的方法，其特征在于，形成漏极的步骤包括：
形成漏极，所述漏极在其与所述栅线重叠的区域上、并与所述数据线相对的第一漏极部分和从所述第一漏极伸出、并与所述像素电极接触的第二漏极部分。
15.根据权利要求14所述的方法，其特征在于，所述形成薄膜晶体管的步骤包括：形成有源层，所述有源层在所述数据线和所述第一漏极部分之间限定沟道。
16.根据权利要求15所述的方法，其特征在于，所述形成有源层的步骤包括：形成与所述栅线重叠的沟道。
17.根据权利要求15所述的方法，其特征在于，所述形成有源层的步骤包括：在与所述栅线重叠的所述栅绝缘层上形成所述有源层。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030092703 | 2003-12-17 | ||
| KR10-2003-0092703 | 2003-12-17 | ||
| KR1020030092703A KR20050060963A (ko) | 2003-12-17 | 2003-12-17 | 박막 트랜지스터 어레이 기판 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1629703A CN1629703A (zh) | 2005-06-22 |
| CN100335960C true CN100335960C (zh) | 2007-09-05 |
Family
ID=34675791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB200410096704XA Expired - Fee Related CN100335960C (zh) | 2003-12-17 | 2004-12-01 | 薄膜晶体管阵列基板及其制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7737446B2 (zh) |
| JP (1) | JP5329019B2 (zh) |
| KR (1) | KR20050060963A (zh) |
| CN (1) | CN100335960C (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100556701B1 (ko) * | 2003-10-14 | 2006-03-07 | 엘지.필립스 엘시디 주식회사 | 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법 |
| KR100617290B1 (ko) * | 2003-12-30 | 2006-08-30 | 엘지.필립스 엘시디 주식회사 | 반사투과형 액정표시장치용 어레이기판과 그 제조방법 |
| JP4717533B2 (ja) | 2005-07-06 | 2011-07-06 | 株式会社 日立ディスプレイズ | 表示装置 |
| US8334537B2 (en) * | 2007-07-06 | 2012-12-18 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
| US7738050B2 (en) * | 2007-07-06 | 2010-06-15 | Semiconductor Energy Laboratory Co., Ltd | Liquid crystal display device |
| TWI575293B (zh) * | 2007-07-20 | 2017-03-21 | 半導體能源研究所股份有限公司 | 液晶顯示裝置 |
| US8786793B2 (en) * | 2007-07-27 | 2014-07-22 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
| CN102034749B (zh) * | 2009-09-25 | 2013-09-04 | 北京京东方光电科技有限公司 | 阵列基板及其制造方法 |
| CN106684125B (zh) * | 2015-11-05 | 2020-05-08 | 群创光电股份有限公司 | 显示设备 |
| US10355063B2 (en) * | 2015-12-31 | 2019-07-16 | Lg Display Co., Ltd. | Organic light emitting display panel and organic light emitting diode display device including the same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6057904A (en) * | 1996-10-29 | 2000-05-02 | Lg Electronics, Inc. | Insulating layer arrangements for liquid crystal display and fabricating method thereof |
| CN1304055A (zh) * | 1999-11-05 | 2001-07-18 | 三星电子株式会社 | 用于液晶显示器的薄膜晶体管阵列面板 |
| US20020180901A1 (en) * | 2001-06-05 | 2002-12-05 | Lg.Philips Lcd Co., Ltd. | Array substrate of liquid crystal display and fabricating method thereof |
| US6664569B2 (en) * | 2000-06-09 | 2003-12-16 | Lg. Philips Lcd Co., Ltd. | Liquid crystal display device array substrate and method of manufacturing the same |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01119059A (ja) * | 1987-10-30 | 1989-05-11 | Fujitsu Ltd | 薄膜トランジスタマトリックスの製造方法 |
| JPH06250210A (ja) * | 1993-02-23 | 1994-09-09 | Hitachi Ltd | 液晶表示装置およびその製造方法 |
| JPH08292448A (ja) * | 1995-04-25 | 1996-11-05 | Matsushita Electric Ind Co Ltd | 表示装置 |
| JPH10228031A (ja) * | 1997-02-14 | 1998-08-25 | Advanced Display:Kk | 薄膜トランジスタアレイ基板 |
| CN1139837C (zh) * | 1998-10-01 | 2004-02-25 | 三星电子株式会社 | 液晶显示器用薄膜晶体管阵列基板及其制造方法 |
| JP3463006B2 (ja) * | 1998-10-26 | 2003-11-05 | シャープ株式会社 | 液晶表示装置の製造方法および液晶表示装置 |
| US6255130B1 (en) * | 1998-11-19 | 2001-07-03 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and a method for manufacturing the same |
| US6441401B1 (en) * | 1999-03-19 | 2002-08-27 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for liquid crystal display and method for repairing the same |
| KR20020042898A (ko) * | 2000-12-01 | 2002-06-08 | 구본준, 론 위라하디락사 | 액정표시장치용 어레이기판과 그 제조방법 |
| KR100650401B1 (ko) * | 2000-12-29 | 2006-11-27 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 |
| JP2003107523A (ja) * | 2001-09-28 | 2003-04-09 | Hitachi Ltd | 液晶表示装置 |
| KR100391157B1 (ko) * | 2001-10-25 | 2003-07-16 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 |
| JP2003158133A (ja) * | 2001-11-21 | 2003-05-30 | Fujitsu Display Technologies Corp | 薄膜トランジスタ装置及びその製造方法 |
| KR100956335B1 (ko) * | 2002-05-09 | 2010-05-06 | 삼성전자주식회사 | 액정 표시 장치 |
| KR100905470B1 (ko) * | 2002-11-20 | 2009-07-02 | 삼성전자주식회사 | 박막 트랜지스터 어레이 기판 |
-
2003
- 2003-12-17 KR KR1020030092703A patent/KR20050060963A/ko active Search and Examination
-
2004
- 2004-10-14 US US10/963,548 patent/US7737446B2/en active Active
- 2004-12-01 CN CNB200410096704XA patent/CN100335960C/zh not_active Expired - Fee Related
- 2004-12-14 JP JP2004361911A patent/JP5329019B2/ja active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6057904A (en) * | 1996-10-29 | 2000-05-02 | Lg Electronics, Inc. | Insulating layer arrangements for liquid crystal display and fabricating method thereof |
| CN1304055A (zh) * | 1999-11-05 | 2001-07-18 | 三星电子株式会社 | 用于液晶显示器的薄膜晶体管阵列面板 |
| US6664569B2 (en) * | 2000-06-09 | 2003-12-16 | Lg. Philips Lcd Co., Ltd. | Liquid crystal display device array substrate and method of manufacturing the same |
| US20020180901A1 (en) * | 2001-06-05 | 2002-12-05 | Lg.Philips Lcd Co., Ltd. | Array substrate of liquid crystal display and fabricating method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050060963A (ko) | 2005-06-22 |
| CN1629703A (zh) | 2005-06-22 |
| US20050133787A1 (en) | 2005-06-23 |
| JP5329019B2 (ja) | 2013-10-30 |
| US7737446B2 (en) | 2010-06-15 |
| JP2005183962A (ja) | 2005-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7515216B2 (en) | Liquid crystal display and fabrication method thereof | |
| CN1287194C (zh) | 用于液晶显示器件的阵列基板及其制造方法 | |
| CN100368918C (zh) | 水平电场型液晶显示器件的薄膜晶体管基板及其制造方法 | |
| CN100538999C (zh) | 采用水平电场的薄膜晶体管基板及其制造方法 | |
| KR101900170B1 (ko) | 어레이 기판의 제조 방법, 어레이 기판 및 디스플레이 디바이스 | |
| CN102566172A (zh) | 用于面内切换模式的液晶显示器件的阵列基板及其制作方法 | |
| CN1614487A (zh) | 水平电场型液晶显示器件的薄膜晶体管基板及其制造方法 | |
| CN1991465A (zh) | 面内切换型液晶显示装置用阵列基板的制造方法 | |
| CN1734337A (zh) | 掩模 | |
| CN100371813C (zh) | 面内切换型液晶显示装置中的液晶显示板及其制造方法 | |
| CN1892373A (zh) | 薄膜晶体管基板及其制造方法 | |
| JP2009099977A (ja) | 薄膜トランジスタアレイパネルを形成する装置及びその方法 | |
| US20130140562A1 (en) | Display substrate and method of manufacturing the same | |
| CN101060124A (zh) | 一种tft lcd阵列基板及制造方法 | |
| CN1632675A (zh) | 薄膜晶体管液晶显示器的像素结构的制造方法 | |
| EP1865371A2 (en) | Liquid crystal display panel and method of manufacturing the same | |
| CN101064332A (zh) | 有机薄膜晶体管阵列基板及其制造方法 | |
| CN101598876A (zh) | 用于液晶显示装置的阵列基板及其制造方法 | |
| KR100322968B1 (ko) | 프린지 필드 구동 액정 표시 장치의 제조방법 | |
| CN100335960C (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| CN102569185A (zh) | 阵列基板及其制造方法和液晶显示器 | |
| CN1614489A (zh) | 水平电场型液晶显示器件的薄膜晶体管基板及其制造方法 | |
| CN101013740B (zh) | 有机薄膜晶体管及其制造方法 | |
| CN1154174C (zh) | 平面显示器制造方法 | |
| CN1256618C (zh) | 液晶显示器及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee |
Owner name: LG DISPLAY CO., LTD. Free format text: FORMER NAME OR ADDRESS: LG. PHILIP LCD CO., LTD. |
|
| CP01 | Change in the name or title of a patent holder |
Address after: Seoul, South Kerean Patentee after: LG DISPLAY Co.,Ltd. Address before: Seoul, South Kerean Patentee before: LG.Philips LCD Co.,Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070905 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |