CN101060124A - 一种tft lcd阵列基板及制造方法 - Google Patents
一种tft lcd阵列基板及制造方法 Download PDFInfo
- Publication number
- CN101060124A CN101060124A CN 200610074458 CN200610074458A CN101060124A CN 101060124 A CN101060124 A CN 101060124A CN 200610074458 CN200610074458 CN 200610074458 CN 200610074458 A CN200610074458 A CN 200610074458A CN 101060124 A CN101060124 A CN 101060124A
- Authority
- CN
- China
- Prior art keywords
- layer
- data wire
- electrode
- deposit
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 239000011521 glass Substances 0.000 claims abstract description 6
- 239000004065 semiconductor Substances 0.000 claims abstract description 3
- 229910052751 metal Inorganic materials 0.000 claims description 26
- 239000002184 metal Substances 0.000 claims description 26
- 238000005530 etching Methods 0.000 claims description 22
- 238000000151 deposition Methods 0.000 claims description 19
- 230000008878 coupling Effects 0.000 claims description 17
- 238000010168 coupling process Methods 0.000 claims description 17
- 238000005859 coupling reaction Methods 0.000 claims description 17
- 230000008021 deposition Effects 0.000 claims description 17
- 239000002131 composite material Substances 0.000 claims description 16
- 239000012528 membrane Substances 0.000 claims description 14
- 229910004205 SiNX Inorganic materials 0.000 claims description 12
- 229910052750 molybdenum Inorganic materials 0.000 claims description 12
- 238000002161 passivation Methods 0.000 claims description 12
- 229910020286 SiOxNy Inorganic materials 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 9
- 229910052802 copper Inorganic materials 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 7
- 239000013078 crystal Substances 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 230000004888 barrier function Effects 0.000 claims description 2
- 230000005540 biological transmission Effects 0.000 claims description 2
- 230000011218 segmentation Effects 0.000 claims description 2
- 238000001259 photo etching Methods 0.000 abstract description 15
- 230000000694 effects Effects 0.000 abstract description 5
- 238000009413 insulation Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 44
- 238000005516 engineering process Methods 0.000 description 15
- 229910016048 MoW Inorganic materials 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 239000010408 film Substances 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 230000002411 adverse Effects 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 238000000427 thin-film deposition Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 239000007792 gaseous phase Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明涉及一种TFT LCD阵列基板,包括玻璃基板,形成于玻璃基板上的栅线和栅电极,形成于栅电极上的绝缘介质层、半导体层和欧姆接触层,透明像素电极,源漏电极及数据线,钝化层,所述数据线呈分段式结构,分为数据线主要部分和数据线连接部分,数据线主要部分为位于相邻的栅线之间的数据线部分;数据线连接部分为跨过栅线连接相邻的数据线主要部分的数据线部分。还涉及该基板的制造方法,基板的数据线的主要部分与栅极线和栅极电极在同一光刻下形成,数据线的主要部分采用栅电极层金属,通过过孔在源漏电极掩膜光刻进行连接,这种方法跟通常的5Mask工艺相比,能有效减小数据线电阻,减轻或消除数据信号RC延迟带来的不利影响。
Description
技术领域
本发明涉及一种TFT LCD阵列基板及其制造方法,尤其涉及一种能够有效减小数据线电阻的TFT LCD阵列基板及该基板的制造方法。
背景技术
薄膜晶体管液晶显示(Thin Film Transistor Liquid CrystalDisplay,简称TFT LCD)为代表的液晶显示已经成为了一种重要的平板显示方式。
TFT LCD阵列基板的制造技术经历了从7次光刻技术(7Mask)到目前的5次光刻技术(5Mask)的发展过程,5Mask技术成为现在的TFT LCD阵列基板的主要制造方法,包括栅电极光刻(Gate Mask),有源层光刻(ActiveMask),源漏电极光刻(S/D Mask),过孔光刻(Via Hole Mask)及像素电极层光刻(Pixel Mask)。在每一个Mask工艺步骤中又分别包括一次或多次薄膜沉积(Thin Film Deposition)工艺和刻蚀工艺(包括干法刻蚀Dry Etch和湿法刻蚀Wet Etch)工艺,形成了5次薄膜沉积→光刻→刻蚀的循环过程。
灰色调光刻(Gray Tone Mask)技术是在Mask上使用带有条状(Slit)的图形,通过光线的干涉和衍射效应,在Mask上形成半透明的图形区域。在曝光过程中,光线只能部分透过半透明区域。通过控制曝光量,可以使光线通过Mask上的Gray Tone区域后照射到光刻胶上,使光刻胶只能部分曝光,而其他部分可以充分曝光。显影后,完全曝光区域没有光刻胶,未充分曝光的区域光刻胶的厚度就会小于完全未曝光的区域,从而在光刻胶上形成三维立体结构。通过控制Gray Tone区域的透过率,即线条区域与空白区域的“占空比”,可以控制光刻胶的厚度。这种在光刻掩膜板上使用半透明图形从而在光刻胶上形成厚度不同的三维图案的方法被统称为Gray Tone Mask技术。经过以上的5Mask工艺流程所得到的TFT LCD阵列基板的典型像素单元如图2所示。
在上述工艺中,通常的情况下的栅金属层层都是采用AlNd复合膜层,而源漏电极层一般都采用单一的Mo(或Cr)金属膜。随着社会的进步,人们对大屏幕TFT LCD显示屏的需求变得越来越强烈,这就要求TFT LCD厂商提供越来越多的大屏幕TFT LCD阵列基板。由于基板的不断增大,栅线(Gate)和数据线(Data)就会变得越来越长,Gate线和Data线电阻就会越来越大,由于信号延迟等原因造成的显示质量问题就会显现。解决线电阻增大的问题通常可以通过采用电阻率更低的金属,采用复合膜增加膜厚或线宽等方法得到解决。但是采用复合膜,增加膜厚和线宽的方法往往又会带来成本增加,开口率降低等弊端。
发明内容
本发明的目的在于针对现有技术的不足,提供一种TFT LCD阵列基板及制造方法。Data线的主要部分和Gate线及Gate电极在同一Mask即GateMask下形成,即Data线的主要部分采用Gate层金属;Data线采用分段式制作,通过过孔在S/D Mask进行连接,这种方法跟通常的5Mask工艺相比,能有效减小Data线电阻,减轻或消除Data信号RC延迟带来的不利影响。
为了实现上述目的,本发明提供了一种TFT LCD阵列基板,包括玻璃基板,形成于玻璃基板上的栅线和栅电极,形成于栅电极上的绝缘介质层、半导体层和欧姆接触层,透明像素电极,源漏电极及数据线,钝化层,所述数据线呈分段式结构,分为数据线主要部分和数据线连接部分,数据线主要部分为位于相邻的栅线之间的数据线部分;数据线连接部分为跨过栅线连接相邻的数据线主要部分的数据线部分。
其中,所述Data线连接部分可与源漏电极的源电极为一体结构;所述栅线、栅电极和数据线主要部分可为由AlNd、Al、Cu、Mo、MoW或Cr沉积的单层膜,或者由AlNd、Al、Cu、Mo、MoW或Cr之一或任意组合的沉积层所构成的复合膜。所述的绝缘介质层可为由SiNx、SiOx或SiOxNy沉积的单层膜,或者由SiNx、SiOx及SiOxNy之一或任意组合的沉积层所构成的复合膜。所述的源漏电极、数据线连接部分为由Mo、MoW或Cr沉积的单层膜;或者由Mo、MoW或Cr之一或任意组合的沉积层所构成的复合膜。
本发明还提供了一种TFT LCD阵列基板的制造方法,包括以下步骤:
步骤一、采用磁控溅射工艺在基板上沉积一个栅极金属层,然后进行掩膜和刻蚀,得到栅线、栅电极以及数据线主要部分;
步骤二、采用化学气相沉积法在完成步骤一的基板上依次沉积一个绝缘介质层、一个有源层及一个欧姆接触层,然后采用灰色调掩膜板进行掩膜和刻蚀,形成薄膜晶体管部分与数据线主要部分上的过孔部分;
步骤三、采用磁控溅射工艺在完成步骤二的基板上沉积一个源漏金属层,进行源漏层掩膜和刻蚀,并进行欧姆接触层刻蚀,形成源漏电极,薄膜晶体管部分沟道部分以及与源电极一体的数据线连接部分;并使数据线连接部分通过步骤二形成的过孔与数据线主要部分连接;
步骤四、采用化学气相沉积法在完成步骤三的基板上沉积一个钝化层,进行钝化层及掩膜和刻蚀,形成钝化层过孔并对沟道形成保护;
步骤五、采用磁控溅射法在完成步骤四的基板上沉积一个透明像素电极层,进行透明像素电极层掩膜和刻蚀,形成透明像素电极。
其中,所述步骤二中采用灰色调掩膜板进行有源层掩膜时,使过孔部分掩膜板为完全透光部分,有源层部分掩膜板为完全不透光部分,其它部分掩膜板为半透光部分。步骤一中所述的栅极金属层采用AlNd、Al、Cu、Mo、MoW或Cr进行沉积;或者采用AlNd、Al、Cu、Mo、MoW或Cr之一或任意组合层进行沉积。步骤二中所述的沉积一个绝缘层可具体为:沉积SiNx、SiOx或SiOxNy的单层膜;或者为沉积SiNx、SiOx或SiOxNy之一或任意组合的复合膜。步骤三中所述的源漏金属层采用Mo、MoW或Cr进行沉积;或者采用Mo、MoW或Cr之一或任意组合层进行沉积。
本发明的TFT LCD阵列基板的Data线的主要部分和Gate线及Gate电极在同一Mask即Gate Mask下形成,即Data线的主要部分采用Gate层金属;Data线采用分段式制作,通过过孔在S/D Mask进行连接,这种方法跟通常的5Mask工艺相比,能有效减小Data线电阻,减轻或消除Data信号RC延迟带来的不利影响。
附图说明
图1为现有的TFT LCD阵列基板的五次光刻制造方法流程图;
图2为TFT LCD阵列基板的典型像素单元平面图;
图3为本发明的TFT LCD阵列基板制造方法流程图;
图4为经过Gate Mask后得到的基板的平面图;
图5为图4的A-A截面图;
图6为经过Act.Mask后得到的基板的平面图;
图7为图6的A-A截面图;
图8为经过S/D Mask后得到的平面图;
图9为图8的A-A截面图;
图10为经过Via Hole Mask后所得到的平面图
图11为经过ITO Mask后所得到的平面图
图12为图11的A-A截面图;
图13为图11的B-B截面图。
附图标记说明:
1基板 2栅极金属电极 3数据线主要部分
31数据线主要部分过孔 32数据线连接部分
4绝缘介质层 5有源层 6源漏金属电极
7钝化层 8像素电极
具体实施方式
如图3所示,为本发明的流程图包括如下步骤:
步骤一、首先在干净的玻璃基板(Bare Glass)上通过溅射方法沉积Gate金属,Gate金属为由AlNd、Al、Cu、Mo、MoW或Cr之一或任意组合的沉积层所构成的复合膜,例如:Mo/AlNd/Mo复合膜、AlNd/Mo复合膜;然后,进行Gate光刻,经过刻蚀工艺,得到如图4所示的结构,沿A-A截面如图5所示,即得到栅线及栅电极2,以及数据线主要部分3。
步骤二、采用化学气相(PECVD)在步骤一形成的基板上沉积多层(MultiLayer),依次包括一层或多层SiNx,SiOx,SiOxNy等绝缘介质层,以及a-Si有源层和欧姆接触层,采用灰色调(Gray Tone)技术进行灰色调有源层掩膜(G/T Act.Mask),TFT的有源层部分为全色调(Full Tone)完全遮挡,Data线主要部分的过孔部分为完全曝光,其余部分为灰色调(Gray Tone)部分曝光,然后经过刻蚀工艺,得到如图6和图7所示的结构,即得到薄膜晶体管有源层5与Data线主要部分上的过孔31;
步骤三、在步骤二的基础上采用磁控溅射工艺沉积S/D金属(如由Mo,MoW或Cr等沉积而成的单层膜,或其中任意组合的沉积层构成的复合膜),进行S/D电极光刻,经过刻蚀工艺,形成源漏电极6,薄膜晶体管部分沟道部分以及与源电极一体的Data线连接部分32;S/D金属通过过孔与Data线主要部分连接,形成完整的Data线和S/D电极,并完成欧姆接触层刻蚀,得到结构如图8和图9所示,图中欧姆接触层未进行明示;
步骤四、在步骤三形成的基板上沉积钝化(Passivation)保护层,进行过孔(Via Hole)光刻,并完成过孔(Via Hole)刻蚀,为S/D电极与ITO像素电极连接做准备,得到的结构如图10所示;
步骤五、在步骤四的基础上进行像素电极(ITO)沉积,并通过ITO光刻和ITO刻蚀工艺,最终形成Pixel电极,并与S/D金属电极通过过孔连接,形成完整的TFT像素单元,如图11、图12和图13。
由于Gate线2和Data线的主要部分3在同一Mask形成,得到的Data线的主要部分3为Gate金属,于是Data线就由两部分连接构成,分别为图中的Data线主要部分3和Data线连接部分32。与传统的Data线完全采用Mo或Cr等金属相比,所得到的Data线采用主要以Gate金属为主,这样能就能大大降低Data线的线电阻,减少或消除信号RC延迟对显示品质造成的不利影响。
本发明的TFT LCD阵列基板的Gate线和Data线的主要部分在同一Mask形成,使得Data线的主要部分与Gate线采用金属相同。由于Gate线通常采用AlNd的复合结构,电阻率远远小于Mo或Cr,所以这种分段式Data线能大大降低Data线的电阻;本发明的TFT LCD阵列基板的制造方法,为TFT LCD制造提供了更多的选择。
以下,参照附图来详细说明本发明的一具体实施例。
1.采用磁控溅射方法,依次溅射沉积金属层Mo/AlNd/Mo,厚度分别为400/4000/600,然后进行Gate Mask,并进行湿法刻蚀,形成Gate线和Gate电极2以及Data线的主要部分3,如图4和图5所示;
2.用PECVD方法,依次沉积SiNx/a-Si/n+a-Si,厚度分别为5000/2000/400。采用Gray Tone技术进行G/T Act.Mask,TFT的有缘层部分为Full Tone完全遮挡,Data线连接过孔部分为完全曝光,其余部分为Gray Tone部分曝光,然后经过刻蚀工艺,并用反应离子刻蚀技术(RIE)干法腐蚀的方法形成SiNx/a-Si/n+a-Si的TFT部分和Data线主要部分3的过孔部分31,如图6和图7;
3.采用磁控溅射方法,沉积金属Mo或Cr,厚度为3000,并进行S/D Mask和湿法刻蚀及欧姆接触层刻蚀,形成Data线连接部分32,并形成TFT的S/D电极和TFT沟道;Data线连接部分32跨接Data线主要部分3,通过过孔与Data线主要部分3连接,如图8和图9(图中沟道部分的欧姆接触层未明示);
4.采用PECVD进行钝化层沉积,沉积SiNx,厚度为2600,并进行Via Hole Mask和过孔干法刻蚀,形成过孔并对沟道形成保护,如图10所示;
5.通过磁控溅射方法,沉积透明导电膜ITO,厚度500,并进行ITOMask和ITO Etch,最终形成Pixel电极,如图11、图12和图13所示。
通过以上有别于现有5Mask工艺的制造方法,得到了完整的TFT阵列基板,降低Data线电阻的同时,也提供了一种有别于现有5Mask工艺的TFT LCD阵列基板制造方法。
最后应当说明的是:以上实施例仅用以说明本发明的技术方案而非对其限制;尽管参照较佳实施例对本发明进行了详细的说明,所属领域的普通技术人员应当理解,依然可以对本发明的具体实施方式进行修改或者对部分技术特征进行等同替换;而不脱离本发明技术方案的精神,其均应涵盖在本发明请求保护的技术方案范围当中。
Claims (10)
1.一种TFT LCD阵列基板,包括玻璃基板,形成于玻璃基板上的栅线和栅电极,形成于栅电极上的绝缘介质层、半导体层和欧姆接触层,透明像素电极,源漏电极及数据线,钝化层,其特征在于,所述数据线呈分段式结构,分为数据线主要部分和数据线连接部分,数据线主要部分为位于相邻的栅线之间的数据线部分;数据线连接部分为跨过栅线连接相邻的数据线主要部分的数据线部分。
2.根据权利要求1所述的基板,其特征在于,所述数据线连接部分与源漏电极的源电极为一体结构。
3.根据权利要求1或2所述的基板,其特征在于,所述栅线、栅电极和数据线主要部分为由AlNd、Al、Cu、Mo、MoW或Cr沉积的单层膜,或者由AlNd、Al、Cu、Mo、MoW或Cr之一或任意组合的沉积层所构成的复合膜。
4.根据权利要求1或2所述的基板,其特征在于,所述的绝缘介质层为由SiNx、SiOx或SiOxNy沉积的单层膜,或者由SiNx、SiOx及SiOxNy之一或任意组合的沉积层所构成的复合膜。
5.根据权利要求1或2所述的基板,其特征在于,所述的源漏电极、数据线连接部分为由Mo、MoW或Cr沉积的单层膜;或者由Mo、MoW或Cr之一或任意组合的沉积层所构成的复合膜。
6.一种TFT LCD阵列基板的制造方法,其特征在于,该制造方法包括以下步骤:
步骤一、采用磁控溅射工艺在基板上沉积一个栅极金属层,然后进行掩膜和刻蚀,得到栅线、栅电极以及数据线主要部分;
步骤二、采用化学气相沉积法在完成步骤一的基板上依次沉积一个绝缘介质层、一个有源层及一个欧姆接触层,然后采用灰色调掩膜板进行掩膜和刻蚀,形成薄膜晶体管部分与数据线主要部分上的过孔部分;
步骤三、采用磁控溅射工艺在完成步骤二的基板上沉积一个源漏金属层,进行源漏层掩膜和刻蚀,并进行欧姆接触层刻蚀,形成源漏电极,薄膜晶体管部分沟道部分以及与源电极一体的数据线连接部分;并使数据线连接部分通过步骤二形成的过孔与数据线主要部分连接;
步骤四、采用化学气相沉积法在完成步骤三的基板上沉积一个钝化层,进行钝化层及掩膜和刻蚀,形成钝化层过孔并对沟道形成保护;
步骤五、采用磁控溅射法在完成步骤四的基板上沉积一个透明像素电极层,进行透明像素电极层掩膜和刻蚀,形成透明像素电极。
7.根据权利要求6所述的制造方法,其特征在于:所述步骤二中采用灰色调掩膜板进行有源层掩膜具体为,使过孔部分掩膜板为完全透光部分,有源层部分掩膜板为完全不透光部分,其它部分掩膜板为半透光部分。
8.根据权利要求6或7所述的制造方法,其特征在于:步骤一中所述的栅极金属层采用AlNd、Al、Cu、Mo、MoW或Cr进行沉积;或者采用AlNd、Al、Cu、Mo、MoW或Cr之一或任意组合层进行沉积。
9.根据权利要求6或7所述的制造方法,其特征在于:所述步骤二中的沉积一个绝缘层具体为:沉积SiNx、SiOx或SiOxNy的单层膜;或者为沉积SiNx、SiOx或SiOxNy之一或任意组合的复合膜。
10.根据权利要求6或7所述的制造方法,其特征在于:步骤三中所述的源漏金属层采用Mo、MoW或Cr进行沉积;或者采用Mo、MoW或Cr之一或任意组合层进行沉积。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2006100744587A CN100466266C (zh) | 2006-04-21 | 2006-04-21 | 一种tft lcd阵列基板及制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2006100744587A CN100466266C (zh) | 2006-04-21 | 2006-04-21 | 一种tft lcd阵列基板及制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101060124A true CN101060124A (zh) | 2007-10-24 |
CN100466266C CN100466266C (zh) | 2009-03-04 |
Family
ID=38866115
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2006100744587A Active CN100466266C (zh) | 2006-04-21 | 2006-04-21 | 一种tft lcd阵列基板及制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100466266C (zh) |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102403311A (zh) * | 2010-09-16 | 2012-04-04 | 北京京东方光电科技有限公司 | 阵列基板及其制造方法和液晶显示器 |
CN102629578A (zh) * | 2011-09-29 | 2012-08-08 | 京东方科技集团股份有限公司 | 一种tft阵列基板及其制造方法和显示装置 |
CN102723334A (zh) * | 2012-06-07 | 2012-10-10 | 南京中电熊猫液晶显示科技有限公司 | 一种金属氧化物薄膜晶体基板及其制造方法和液晶显示器 |
CN102854685A (zh) * | 2012-09-26 | 2013-01-02 | 南京中电熊猫液晶显示科技有限公司 | 一种金属氧化物边缘场开关型液晶显示面板及其制造方法 |
CN101847639B (zh) * | 2009-03-27 | 2013-01-02 | 北京京东方光电科技有限公司 | 阵列基板及其制造方法 |
WO2013040809A1 (zh) * | 2011-09-20 | 2013-03-28 | 深圳市华星光电技术有限公司 | Tft阵列基板的制作方法及tft阵列基板 |
WO2013123812A1 (zh) * | 2012-02-24 | 2013-08-29 | 北京京东方光电科技有限公司 | 阵列基板及其制备方法和显示装置 |
CN103985671A (zh) * | 2014-04-30 | 2014-08-13 | 京东方科技集团股份有限公司 | 阵列基板制备方法和阵列基板、显示装置 |
CN104076567A (zh) * | 2014-07-22 | 2014-10-01 | 深圳市华星光电技术有限公司 | 阵列基板及其制造方法、显示装置 |
CN104332476A (zh) * | 2014-09-18 | 2015-02-04 | 京东方科技集团股份有限公司 | 单元像素、阵列基板、显示装置及其制造方法 |
CN104752437A (zh) * | 2013-12-27 | 2015-07-01 | 乐金显示有限公司 | 制造薄膜晶体管阵列基板的方法 |
WO2019061956A1 (zh) * | 2017-09-26 | 2019-04-04 | 武汉华星光电技术有限公司 | 阵列基板以及显示装置 |
US11847967B2 (en) | 2020-10-19 | 2023-12-19 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Display substrate and preparation method therefor, and display device |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09113931A (ja) * | 1995-10-16 | 1997-05-02 | Sharp Corp | 液晶表示装置 |
JP2001051303A (ja) * | 1999-08-05 | 2001-02-23 | Fujitsu Ltd | 液晶表示装置及びその製造方法 |
KR100683149B1 (ko) * | 2003-03-31 | 2007-02-15 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시소자용 어레이기판의 스트레스 제거방법 |
-
2006
- 2006-04-21 CN CNB2006100744587A patent/CN100466266C/zh active Active
Cited By (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101847639B (zh) * | 2009-03-27 | 2013-01-02 | 北京京东方光电科技有限公司 | 阵列基板及其制造方法 |
CN102403311B (zh) * | 2010-09-16 | 2015-07-15 | 北京京东方光电科技有限公司 | 阵列基板及其制造方法和液晶显示器 |
CN102403311A (zh) * | 2010-09-16 | 2012-04-04 | 北京京东方光电科技有限公司 | 阵列基板及其制造方法和液晶显示器 |
WO2013040809A1 (zh) * | 2011-09-20 | 2013-03-28 | 深圳市华星光电技术有限公司 | Tft阵列基板的制作方法及tft阵列基板 |
CN102629578A (zh) * | 2011-09-29 | 2012-08-08 | 京东方科技集团股份有限公司 | 一种tft阵列基板及其制造方法和显示装置 |
WO2013123812A1 (zh) * | 2012-02-24 | 2013-08-29 | 北京京东方光电科技有限公司 | 阵列基板及其制备方法和显示装置 |
CN102723334B (zh) * | 2012-06-07 | 2015-04-08 | 南京中电熊猫液晶显示科技有限公司 | 一种金属氧化物薄膜晶体基板及其制造方法和液晶显示器 |
CN102723334A (zh) * | 2012-06-07 | 2012-10-10 | 南京中电熊猫液晶显示科技有限公司 | 一种金属氧化物薄膜晶体基板及其制造方法和液晶显示器 |
CN102854685A (zh) * | 2012-09-26 | 2013-01-02 | 南京中电熊猫液晶显示科技有限公司 | 一种金属氧化物边缘场开关型液晶显示面板及其制造方法 |
CN104752437B (zh) * | 2013-12-27 | 2019-06-28 | 乐金显示有限公司 | 制造薄膜晶体管阵列基板的方法 |
CN104752437A (zh) * | 2013-12-27 | 2015-07-01 | 乐金显示有限公司 | 制造薄膜晶体管阵列基板的方法 |
CN103985671A (zh) * | 2014-04-30 | 2014-08-13 | 京东方科技集团股份有限公司 | 阵列基板制备方法和阵列基板、显示装置 |
CN103985671B (zh) * | 2014-04-30 | 2016-06-15 | 京东方科技集团股份有限公司 | 阵列基板制备方法和阵列基板、显示装置 |
WO2016011692A1 (zh) * | 2014-07-22 | 2016-01-28 | 深圳市华星光电技术有限公司 | 阵列基板及其制造方法、显示装置 |
US9490271B2 (en) | 2014-07-22 | 2016-11-08 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Array substrate having jump wire connecting first and second wirings |
CN104076567A (zh) * | 2014-07-22 | 2014-10-01 | 深圳市华星光电技术有限公司 | 阵列基板及其制造方法、显示装置 |
CN104332476A (zh) * | 2014-09-18 | 2015-02-04 | 京东方科技集团股份有限公司 | 单元像素、阵列基板、显示装置及其制造方法 |
CN104332476B (zh) * | 2014-09-18 | 2017-05-31 | 京东方科技集团股份有限公司 | 单元像素、阵列基板、显示装置及其制造方法 |
US9691836B2 (en) | 2014-09-18 | 2017-06-27 | Boe Technology Group Co., Ltd. | Pixel unit, array substrate, display device and method for manufacturing the same including MoW/Cu/MoW conductive line |
WO2019061956A1 (zh) * | 2017-09-26 | 2019-04-04 | 武汉华星光电技术有限公司 | 阵列基板以及显示装置 |
US11847967B2 (en) | 2020-10-19 | 2023-12-19 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Display substrate and preparation method therefor, and display device |
Also Published As
Publication number | Publication date |
---|---|
CN100466266C (zh) | 2009-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101060124A (zh) | 一种tft lcd阵列基板及制造方法 | |
CN100544004C (zh) | 一种tft lcd阵列基板及其制造方法 | |
US7635616B2 (en) | TFT LCD array substrate and manufacturing method thereof | |
CN102148196B (zh) | Tft-lcd阵列基板及其制造方法 | |
US7952099B2 (en) | Thin film transistor liquid crystal display array substrate | |
CN102156368A (zh) | 薄膜晶体管液晶显示阵列基板及其制造方法 | |
CN101561604B (zh) | 薄膜晶体管液晶显示器阵列基板结构及制造方法 | |
CN100489631C (zh) | 一种tft lcd阵列基板结构及其制造方法 | |
CN101063781A (zh) | 一种tft lcd阵列基板器件结构及其制造方法 | |
US7923734B2 (en) | Array substrate of liquid crystal display device and method of manufacturing the same | |
CN103515375B (zh) | 阵列基板及其制造方法、以及显示装置 | |
CN1267837A (zh) | 有源元件阵列衬底的制造工艺 | |
WO2021077674A1 (zh) | 阵列基板的制作方法及阵列基板 | |
CN1293625C (zh) | 薄膜晶体管阵列基板的制造方法及其结构 | |
CN102456620B (zh) | 阵列基板及其制造方法 | |
CN1614489A (zh) | 水平电场型液晶显示器件的薄膜晶体管基板及其制造方法 | |
CN108646487A (zh) | Ffs型阵列基板的制作方法及ffs型阵列基板 | |
CN100335960C (zh) | 薄膜晶体管阵列基板及其制造方法 | |
CN1815321A (zh) | 液晶显示装置用下基板的制造方法 | |
CN102254861B (zh) | 薄膜晶体管矩阵基板及显示面板的制造方法 | |
CN1256618C (zh) | 液晶显示器及其制造方法 | |
CN1987570A (zh) | 金属线路及其形成方法、显示器基板及其制造方法 | |
CN100371816C (zh) | 液晶显示器的tft阵列基板、液晶显示面板及其制作方法 | |
CN104112710B (zh) | 阵列基板的制作方法、阵列基板及液晶显示装置 | |
CN102637631A (zh) | 一种薄膜晶体管液晶显示器阵列基板及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C41 | Transfer of patent application or patent right or utility model | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20071019 Address after: No. 8 West Central Road, Beijing economic and Technological Development Zone Applicant after: Beijing BOE Photoelectricity Science & Technology Co., Ltd. Co-applicant after: BOE Technology Group Co., Ltd. Address before: No. 10 Jiuxianqiao Road, Beijing, Chaoyang District Applicant before: BOE Technology Group Co., Ltd. |
|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |