KR101057235B1 - 에천트 및 이를 이용한 박막 트랜지스터의 제조 방법 - Google Patents

에천트 및 이를 이용한 박막 트랜지스터의 제조 방법 Download PDF

Info

Publication number
KR101057235B1
KR101057235B1 KR1020030090523A KR20030090523A KR101057235B1 KR 101057235 B1 KR101057235 B1 KR 101057235B1 KR 1020030090523 A KR1020030090523 A KR 1020030090523A KR 20030090523 A KR20030090523 A KR 20030090523A KR 101057235 B1 KR101057235 B1 KR 101057235B1
Authority
KR
South Korea
Prior art keywords
etchant
manufacturing
gate
copper
titanium
Prior art date
Application number
KR1020030090523A
Other languages
English (en)
Other versions
KR20050058592A (ko
Inventor
채기성
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020030090523A priority Critical patent/KR101057235B1/ko
Publication of KR20050058592A publication Critical patent/KR20050058592A/ko
Application granted granted Critical
Publication of KR101057235B1 publication Critical patent/KR101057235B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/136295Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 단일 에천트를 이용하여 박막 트랜지스터를 제조할 수 있는 에천트 및 이를 이용한 박막 트랜지스터의 제조 방법에 관한 것이다.
본 발명은 박막 트랜지스터를 제조하는 데 있어서 필수적인 공정인 식각 공정에서 단일 에천트를 이용하여 게이트, 데이터 금속 배선 물질과 화소 전극용 투명 도전성 물질을 식각함으로써 공정이 단순하고 제조 비용을 감소시킨다.
또한, 본 발명은 에천트를 단일 용액으로 사용함으로써 식각 공정 장비의 가동률을 높이고 장비 투자비를 감소시키고 식각액 공급 장치를 단순화시킬 수 있다.
또한, 단일한 식각 용액을 사용하여 에천트에 의한 폐수 처리에 대한 부담이 감소되는 장점이 있다.
에천트(etchant), 과산화수소, 습식 식각

Description

에천트 및 이를 이용한 박막 트랜지스터의 제조 방법{etchant and the fabrication method for a Thin Film Transistor by using it}
도 1은 종래의 액정 표시 장치용 어레이 기판에 대한 평면도.
도 2는 도 1에서 Ⅰ-Ⅰ선을 따라 자른 단면도.
도 3a 내지 도 3e는 본 발명에 따른 일 실시예로서, 박막 트랜지스터를 제조하는 방법을 단면으로 보여주는 공정 순서도.
도 4는 본 발명에 따른 일 실시예로서, 각 배선 물질에 따른 단일 에천트를 보여주는 표.
<도면의 주요부분에 대한 부호 설명>
230 : 기판 232 : 게이트 전극
233, 243, 253 : 제 1 금속층 234, 244, 254 : 제 2 금속층
236 : 게이트 절연막 238 : 액티브층
240 : 오믹 콘택층 242 : 소스 전극
246 : 보호층 248 : 화소 전극
249 : 콘택홀 252 : 드레인 전극
본 발명은 단일 에천트를 이용하여 박막 트랜지스터를 제조할 수 있는 에천트 및 이를 이용한 박막 트랜지스터의 제조 방법에 관한 것이다.
최근 정보화 사회로 시대가 급발전함에 따라 박형화, 경량화, 저 소비전력화 등의 우수한 특성을 가지는 평판 표시장치(flat panel display)의 필요성이 대두되었는데, 그 중 색 재현성 등이 우수한 액정 표시 장치(liquid crystal display)가 활발하게 개발되고 있다.
일반적으로 액정 표시 장치는 일면에 전극이 각각 형성되어 있는 두 기판을 두 전극이 형성되어 있는 면이 마주 대하도록 배치하고 두 기판 사이에 액정 물질을 주입한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 액정 분자를 움직이게 함으로써, 이에 따라 달라지는 빛의 투과율에 의해 화상을 표현하는 장치이다.
액정 표시 장치는 다양한 형태로 이루어질 수 있는데, 현재 박막 트랜지스터와 박막 트랜지스터에 연결된 화소 전극이 행렬 방식으로 배열된 능동 행렬 액정 표시 장치(Active Matrix LCD : AM-LCD)가 해상도 및 동영상 구현 능력이 우수하여 가장 주목받고 있다.
이러한 액정 표시 장치는 하부의 어레이 기판에 화소 전극이 형성되어 있고 상부 기판인 컬러 필터 기판에 공통 전극이 형성되어 있는 구조로, 상하로 걸리는 기판에 수직한 방향의 전기장에 의해 액정 분자를 구동하는 방식이다. 이는, 투과율과 개구율 등의 특성이 우수하며, 상판의 공통 전극이 접지 역할을 하게 되어 정 전기로 인한 액정셀의 파괴를 방지할 수 있다.
여기서, 액정 표시 장치의 상부 기판은 화소 전극 이외의 부분에서 발생하는 빛샘 현상을 막기 위해 블랙 매트릭스(black matrix)를 더 포함한다.
한편, 액정 표시 장치의 하부 기판인 어레이 기판은 박막을 증착하고 마스크를 이용하여 사진 식각하는 공정을 여러 번 반복함으로써 형성되는데, 통상적으로 마스크 수는 4장 내지 5장이 사용되고 있으며, 마스크의 수가 어레이 기판을 제조하는 공정수를 나타낸다.
도 1은 종래의 액정 표시 장치용 어레이 기판에 대한 평면도이고, 도 2는 도 1에서 Ⅰ-Ⅰ선을 따라 자른 단면도이다.
도 1 및 도 2에 도시한 바와 같이, 액정 표시 장치용 어레이 기판에서는 투명한 절연 기판(110) 위에 가로 방향을 가지는 게이트 배선(121)과, 게이트 배선(121)에서 연장된 게이트 전극(122)이 형성되어 있다.
상기 게이트 배선(121)과 게이트 전극(122) 상부에는 게이트 절연막(130)이 형성되어 있으며, 그 위에 액티브층(141)과 오믹 콘택층(151, 152)이 순차적으로 형성되어 있다.
그리고, 상기 오믹 콘택층(151, 152) 위에 게이트 배선(121)과 직교하는 데이터 배선(161), 데이터 배선(161)에서 연장된 소스 전극(162), 게이트 전극(122)을 중심으로 소스 전극(162)과 마주 대하고 있는 드레인 전극(163) 및 게이트 배선(121)과 중첩하는 캐패시터 전극(165)이 형성되어 있다.
여기서, 상기 데이터 배선(161)과 소스 및 드레인 전극(162, 163), 그리고 캐패시터 전극(165)은 보호층(170)으로 덮여 있으며, 보호층(170)은 드레인 전극(163)과 캐패시터 전극(165)을 각각 드러내는 제 1 및 제 2 콘택홀(171, 172)을 가진다.
상기 게이트 배선(121)과 데이터 배선(161)이 교차하여 정의되는 화소 영역의 보호층(170) 상부에는 화소 전극(181)이 형성되어 있는데, 화소 전극(181)은 제 1 및 제 2 콘택홀(171, 172)을 통해 각각 드레인 전극(162) 및 캐패시터 전극(165)과 연결되어 있다.
이와 같이, 상기한 구성을 가지고 있는 액정 표시 장치용 어레이 기판은 일반적으로 5장의 마스크를 이용한 사진 식각 공정으로 제조할 수 있는데, 사진 식각 공정에는 세정과 감광막의 도포, 노광 및 현상, 식각 등 여러 공정을 수반하고 있다.
이때, 각각의 식각 공정에서 사용되는 에천트(etchant)는 식각 대상 물질에 따라 다른 에천트를 사용하게 된다.
상기 식각 대상 물질로는 게이트, 데이터 금속 배선 물질과, 화소 전극용 투명 도전성 물질이 있다.
상기 게이트 금속 배선 물질로는 AlNd/Mo, Cu/Ti 또는 Cu/Mo 등이 사용되고 있으며, 상기 데이터 금속 배선 물질로는 Mo/AlNd/Cr(Mo)의 3중 배선 물질 또는 Cu/Ti 이나 Cu/Mo, Mo등이 사용되고 있다.
그리고, 상기 화소 전극용 투명 도전성 물질로는 대표적으로 ITO(Indium tin oxide)등이 있다.
이와 같이 종래 박막 트랜지스터를 제조하기 위하여 사용중인 금속 재료가 다양하여 이에 따른 에천트도 다양하게 사용해야 하므로 식각 공정이 복잡해지고, 각각의 에천트에 대한 폐수 처리에 대한 부담이 증가하는 문제점이 있다.
또한, 각각의 에천트에 대한 식각 장비의 가동률이 떨어져 제조 수율이 감소하고 장비 이용에 대한 효율성이 떨어지는 문제점이 있다.
본 발명은 박막 트랜지스터를 제조하는 데 있어서 필수적인 공정인 식각 공정에서 단일 에천트를 이용하여 게이트, 데이터 금속 배선 물질과 화소 전극용 투명 도전성 물질을 식각함으로써 공정이 단순하고 제조 비용을 감소시키는 에천트와 이를 이용한 박막 트랜지스터의 제조 방법을 제공하는 데 목적이 있다.
상기한 목적을 달성하기 위하여 본 발명에 따른 에천트는, 적어도 하나 이상의 물질을 패터닝하기 위하여 단일 에천트(etchant)를 사용하는 습식 식각 공정에 있어서, 과산화수소(H2O2)를 기본 물질로 하는 것을 특징으로 한다.
상기 물질은 서로 다른 물질이 적층되어 있는 다중 물질인 것을 특징으로 한다.
상기 식각 용액은 과산화수소가 70%이상 함유되어 있는 것을 특징으로 한다.
상기 식각 용액은 카르복시산(Carboxylic Acid)과 카르복시산염 및 아세틸기(CH3COO), 불소계 이온(F-Ion), 질산(HNO3)들 중에서 선택되어진 하나 이상의 물 질이 포함되는 것을 특징으로 한다.
상기 물질은 금속 물질로서 적어도 구리(Cu)/티타늄(Ti) 또는 구리(Cu)/몰리브덴(Mo) 또는 몰리브덴(Mo)으로 구성되는 것을 특징으로 한다.
상기 물질은 ITO(Indium tin oxide), IZO(indium zinc oxide), ITZO(Indium tin zinc oxide)중에서 선택되어진 하나인 것을 특징으로 한다.
또한, 상기한 목적을 달성하기 위하여 본 발명에 따른 에천트를 이용한 박막 트랜지스터의 제조 방법은, 게이트, 데이터 금속 배선 물질 및 화소 전극 물질을 각각 패터닝하여 게이트 전극, 소스 전극, 드레인 전극, 화소 전극을 형성하는 박막 트랜지스터에 있어서, 상기 게이트, 데이터 금속 배선 물질 및 화소 전극 물질을 단일 에천트로 식각하여 패터닝하는 것을 특징으로 한다.
상기 게이트, 데이터 금속 배선 물질은 구리(Cu), 티타늄(Ti), 몰리브덴(Mo)에서 선택되어진 적어도 하나 이상의 물질로 이루어지는 것을 특징으로 한다.
상기 게이트 전극 및 게이트 배선, 소스 전극 및 드레인 전극, 화소 전극은 동일한 에천트에 의해서 식각된 것을 특징으로 한다.
상기 에천트는 과산화수소(H2O2)를 기본 물질로 하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조로 하여 본 발명의 구체적인 실시예에 대해서 상세히 설명한다.
도 3은 본 발명에 따른 일 실시예로서, 박막 트랜지스터를 제조하는 방법을 단면도로 보여주는 공정 순서도이고, 도 4는 본 발명에 따른 일 실시예로서, 각 배 선 물질에 따른 단일 에천트를 보여주는 표이다.
도 3a 및 도 4를 참조하면, 기판(230) 상에 게이트전극(232)인 제 1 금속층(233)과 제 2 금속층(234)이 순착적으로 형성된다.
상기 제 1 금속층(233)은 티타늄(Ti)막을 사용하며, 제 2 금속층(234)은 전도성이 좋은 구리(Cu)막을 사용한다.
이 때, 상기 티타늄(Ti)은 기판(230)과 구리(Cu)막과의 밀착성을 향상시키는 역할을 한다.
한편, 게이트전극(232)은 티타늄(Ti)/구리(Cu)/티타늄(Ti)의 제 1 내지 제 3 금속층으로 형성될 수 있으며, 상기 게이트 전극(232)은 구리(Cu)/몰리브덴(Mo)의 2중 금속층으로 형성될 수도 있다.
이러한 제 1 금속층(233)과 제 2 금속층(234)은 스퍼터링(sputtering) 등의 방법으로 형성되고 사진 식각 방법에 의해 패터닝되어, 도 3b에 도시된 바와 같이, 제 1 금속층(233)과 제 2 금속층(234)으로 이루어지는 게이트전극(232)을 형성한다.
이때, 상기 티타늄(Ti)인 제 1 금속층(233)과 구리(Cu)인 제 2 금속층(234)으로 형성된 게이트전극(232) 또는 몰리브덴(Mo)인 제 1 금속층과 구리(Cu)인 제 2 금속층으로 형성된 게이트 전극은 과산화수소(H2O2)를 베이스(base)로 하는 단일 에천트에 의해서 식각된다.
이어서, 도 3c에 도시된 바와 같이, 상기 게이트 전극(232) 상에 게이트 절 연막(236)이 형성된다.
상기 게이트 절연막(236)은 질화실리콘(SiNx) 또는 산화실리콘(SiOx)으로 이루어진 절연 물질을 기판(230) 상에 전면 증착함으로써 형성된다.
그리고, 상기 게이트 절연막(236) 상에 비정질 실리콘층 및 불순물이 고농도로 도핑된 비정질 실리콘층을 CVD방법을 이용하여 순차적으로 적층하여 액티브층(238) 및 오믹콘택층(240)을 형성한다.
이어서, 도 3d 및 도 4에 도시된 바와 같이, 게이트 절연막(236) 상에 오믹콘택층(240)을 덮도록 소스 전극 및 드레인 전극(242, 252)이 형성된다.
상기 소스 전극 및 드레인 전극(242, 252) 각각은 제 1 금속층(243, 253) 및 제 2 금속층(244, 254)으로 구성된다.
한편, 상기 소스 전극 및 드레인 전극(242, 252) 각각은 티타늄(Ti)/구리(Cu)로 형성될 수 있으며, 티타늄(Ti)/구리(Cu)/티타늄(Ti)의 제 1 내지 제 3 금속층으로 형성될 수 있으며, 구리(Cu)/몰리브덴(Mo)의 2중 금속층으로 형성될 수도 있다.
또한, 상기 소스 전극 및 드레인 전극(242, 252)은 몰리브덴(MO) 단일 금속으로 형성할 수도 있다.
여기서, 상기 소스 전극 및 드레인 전극(242, 252)은 제 1 금속층(243, 253) 및 제 2 금속층(244, 254)을 게이트절연막(236) 상에 오믹접촉층(240)을 덮도록 CVD 방법 또는 스퍼터링(Sputtering) 방법으로 증착한 후, 사진 식각 방법으로 패터닝하여 형성된다.
이때, 상기 티타늄(Ti)인 제 1 금속층(243, 253)과 구리(Cu)인 제 2 금속층(244, 254)으로 형성된 소스 전극 및 드레인 전극(242, 252) 또는 몰리브덴(Mo)인 제 1 금속층(243, 253)과 구리(Cu)인 제 2 금속층(244, 254)으로 형성된 소스 및 드레인 전극(242, 252)은 과산화수소(H2O2)를 베이스(base)로 하는 단일 에천트에 의해서 식각된다.
도 3e 및 도 4를 참조하면, 상기 소스 전극 및 드레인 전극(242, 252)이 형성된 기판 전면에 절연 물질을 전면 증착하여 보호층(246)을 형성한다.
이때, 상기 보호층(246)에는 상기 드레인 전극(252)을 노출시키는 콘택홀(249)이 형성된다.
상기 보호층(246)은 질화실리콘(SiNx) 또는 산화실리콘(SiOx)등의 무기 절연물질 또는 아크릴계(acryl) 유기화합물, 테프론(Teflon), BCB (benzocyclobutene), 사이토프(cytop) 또는 PFCB(perfluorocyclobutane) 등의 유전상수가 작은 유기절연물로 형성된다.
이어서, 상기 보호층(246) 상에 화소 전극(248)을 형성한다.
상기 화소 전극(248)은 투명 전도성 물질인 ITO(Indium tin oxide), IZO(Indium zinc oxide), ITZO(Indium tin zinc oxide)들 중 어느 하나로 증착된 후 패터닝하여 형성된다.
여기서, 상기 화소 전극(248) 식각시에 과산화수소(H2O2)를 베이스(base)로 하는 단일 에천트에 의해서 식각된다.
앞서 언급한 바와 같이, 게이트, 데이터 금속 배선 물질과 화소 전극용 투명 도전성 물질을 과산화수소(H2O2)를 베이스(base)로 하는 단일 에천트로 식각한다.
이때, 상기 단일 에천트는 기본적으로 과산화수소(H2O2)를 베이스로 하고 카르복시산(Carboxylic Acid)과 카르복시산염 및 아세틸기(CH3COO), 불소계 이온(F-Ion), 질산(HNO3)들 중에서 선택되어진 성분이 하나 이상 함유될 수 있다.
본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 에천트와 이를 이용한 박막 트랜지스터의 제조 방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명은 박막 트랜지스터를 제조하는 데 있어서 습식 식각 공정시에 사용하는 에천트를 단일 용액으로 사용함으로써 식각 공정 장비의 가동률을 높이고 장비 투자비가 감소되며 식각액 공급 장치가 단순화되어 공정이 간소화되고 제조 비용이 절감되는 효과가 있다.
또한, 단일한 식각 용액을 사용하여 에천트에 의한 폐수 처리에 대한 부담이 감소되는 효과가 있다.

Claims (14)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 기판 상에 게이트 배선을 형성하는 단계;
    상기 게이트 배선 상에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 액티브층 및 오믹 콘택층을 형성하는 단계;
    상기 액티브층 및 상기 오믹 콘택층 상에 데이터 배선을 형성하는 단계;
    상기 데이터 배선 상에 보호층을 형성하는 단계; 및
    상기 보호층 상에 화소 전극을 형성하는 단계를 포함하는 액정표시장치용 어레이 기판의 제조 방법에 있어서,
    상기 게이트 배선, 상기 데이터 배선 및 상기 화소 전극은 동일한 에천트에 의해 패터닝되는 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조 방법.
  8. 제 7항에 있어서,
    상기 에천트는 과산화수소(H2O2)를 포함하는 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조 방법.
  9. 제 7항에 있어서,
    상기 에천트는 카르복시산(Carboxylic Acid), 카르복시산염 및 질산(HNO3)을 더 포함하는 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조 방법.
  10. 제9항에 있어서,
    상기 에천트에는 70% 이상의 과산화수소(H2O2)가 함유되어 있는 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조 방법.
  11. 제7항에 있어서,
    상기 화소 전극은 상기 게이트 배선과 상기 데이터 배선과 상이한 물질을 포함하는 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조 방법.
  12. 제11항에 있어서,
    상기 게이트 배선은 티타늄(Ti)/구리(Cu), 티타늄(Ti)/구리(Cu)/티타늄(Ti) 또는 구리(Cu)/몰리브덴(Mo)을 포함하는 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조 방법.
  13. 제11항에 있어서,
    상기 데이터 배선은 티타늄(Ti)/구리(Cu), 티타늄(Ti)/구리(Cu)/티타늄(Ti) 또는 구리(Cu)/몰리브덴(Mo)을 포함하는 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조 방법.
  14. 제11항에 있어서,
    상기 화소 전극은 ITO(Indium tin oxide), IZO(Indium zinc oxide) 또는 ITZO(Indium tin zinc oxide)을 포함하는 액정표시장치용 어레이 기판의 제조 방법.
KR1020030090523A 2003-12-12 2003-12-12 에천트 및 이를 이용한 박막 트랜지스터의 제조 방법 KR101057235B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030090523A KR101057235B1 (ko) 2003-12-12 2003-12-12 에천트 및 이를 이용한 박막 트랜지스터의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030090523A KR101057235B1 (ko) 2003-12-12 2003-12-12 에천트 및 이를 이용한 박막 트랜지스터의 제조 방법

Publications (2)

Publication Number Publication Date
KR20050058592A KR20050058592A (ko) 2005-06-17
KR101057235B1 true KR101057235B1 (ko) 2011-08-16

Family

ID=37251931

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030090523A KR101057235B1 (ko) 2003-12-12 2003-12-12 에천트 및 이를 이용한 박막 트랜지스터의 제조 방법

Country Status (1)

Country Link
KR (1) KR101057235B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101475954B1 (ko) * 2008-11-04 2014-12-24 동우 화인켐 주식회사 액정표시장치용 어레이 기판의 제조 방법

Also Published As

Publication number Publication date
KR20050058592A (ko) 2005-06-17

Similar Documents

Publication Publication Date Title
US10120247B2 (en) Manufacturing method for TFT substrate and TFT substrate manufactured by the manufacturing method thereof
KR101900170B1 (ko) 어레이 기판의 제조 방법, 어레이 기판 및 디스플레이 디바이스
KR20080001105A (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR20040095045A (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20020074702A (ko) 액정표시장치 및 그 제조방법
US6853405B2 (en) Method of fabricating liquid crystal display
US20070001170A1 (en) Thin film transistor substrate and fabricating method thereof
KR20050067934A (ko) 금속 배선의 형성방법 및 이를 이용한 액정표시장치의제조방법
KR20080063708A (ko) 어레이 기판의 제조방법
KR20040031370A (ko) 액정표시패널 및 그 제조방법
US8576367B2 (en) Liquid crystal display panel device with a transparent conductive film formed pixel electrode and gate pad and data pad on substrate and method of fabricating the same
KR20080050679A (ko) 박막 트랜지스터 기판의 제조 방법
US8421941B2 (en) TFT substrate and method of manufacturing the same
US6958788B2 (en) Liquid crystal display device and method of fabricating the same
KR20020005152A (ko) 투명도전막 패터닝 방법
KR101057235B1 (ko) 에천트 및 이를 이용한 박막 트랜지스터의 제조 방법
KR20070068776A (ko) 액정표시소자와 그 제조 방법
TWI249642B (en) TFT LCD and manufacturing method thereof
KR100558717B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR100558713B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR101087242B1 (ko) 액정 표시 장치용 박막 트랜지스터 소자 및 그의 제조 방법
KR20050105422A (ko) 액정표시패널 및 그 제조 방법
KR100637061B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR20040036987A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR100595311B1 (ko) 액정표시 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150728

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160712

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190723

Year of fee payment: 9