JPH0488641A - 薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタの製造方法

Info

Publication number
JPH0488641A
JPH0488641A JP20356190A JP20356190A JPH0488641A JP H0488641 A JPH0488641 A JP H0488641A JP 20356190 A JP20356190 A JP 20356190A JP 20356190 A JP20356190 A JP 20356190A JP H0488641 A JPH0488641 A JP H0488641A
Authority
JP
Japan
Prior art keywords
gate electrode
film
transparent
channel
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20356190A
Other languages
English (en)
Inventor
Shiyuuichi Uchikoga
修一 内古閑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP20356190A priority Critical patent/JPH0488641A/ja
Publication of JPH0488641A publication Critical patent/JPH0488641A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、裏面露光を用いてゲート電極に自己整合的に
活性層、チャネル保護膜を形成する薄膜トランジスタの
製造方法に関する。
(従来の技術) 近年、薄膜トランジスタ(T P T)をスイッチング
素子として構成されたアクティブマトリ・ソクス型液晶
表示装置が注目されている。これは、アモルファスシリ
コン−TPTのように安価なガラス基板を用いることで
大画面、高精細、高画質なパネルデイスプレィを低コス
トで実現する可能性があるからである。
第7図には従来の逆スタガー型TPTの断面図が示され
ている。このようなTPTの製造は通常次のようにして
行われる。
すなわち、ガラス板のような絶縁基板1上にMoやC「
等の金属薄膜を堆積し、この金属膜をフォトマスクを用
いたフォトリソグラフィによりパターニングし、ゲート
電極2を形成する。次に、このゲート電極2が形成され
た絶縁基板1上に第1のゲート絶縁膜3.第2のゲート
絶縁膜4.活性層5.チャネル保護膜6をプラズマCV
D法を用いて順次成膜する。次に、光を絶縁基板1表面
上より入射させてチャネル保護膜6をフォトマスクを用
いたりソグラフィにより所定のパターンに形成する。そ
して、コンタクト層7を堆積した後に、フォトマスクを
用いたフォトリソグラフィにより活性層5を島状に形成
する。次に、ゲート電極2のコンタクトをとるために、
フォトマスクを用いたフォトリングラフィによりコンタ
クトホールを設ける。最後にスパッタリング法等を用い
て電極金属を活性層5上に堆積し、パターニングし、こ
の電極金属をフォトマスクを用いたりソグラフィにより
パターニングし、ソース電極8.ドレイン電極9を形成
する。
このようなTPTの製造方法では、通常、マスク合わせ
は、露光装置を用いて手動により行うか、あるいはステ
ッパー露光装置に見られるような自動マスク合わせ機能
を用いて行っていた。マスク合わせは、縦、横、回転方
向について合わせる必要がある。上述の製造方法では少
くとも5枚のフォトマスクを用いるので、露光装置を用
いて手動でマスク合わせを行う場合には、露光装置を操
作する人によりパターニングのできぐわいが左右されて
しまう。一方、露光装置の自動マスク合わせ機能を用い
てマスク合わせを行う場合には、その精度が装置の機械
精度により限定されていた。
その結果、フォトマスクを用いて順次パターンを形成し
ていく最中に、パターン同士の位置関係がずれ、所望の
形状のTPTが製造されず、設計通りの特性が得られな
くなるという問題があった。
特に、チャネル保護116とゲート電極2との位置関係
のずれは深刻であった。なぜならば、チャネル保護膜6
は、活性層5を保護するのみならず、TPTのチャネル
長とチャネル幅とを決定し、TPT特性に大きく関与す
るからである。また、TPT特性を大きく左右するパタ
ーン同士の位置関係には、ゲート電極2に対するチャネ
ル保護膜6の位置関係の他に、ソース電極8.ドレイン
電極9とゲート電極2との位置関係がある。すなわち、
第7図に示すようにソース電極8.ドレイン電極9とゲ
ート電極2との重なり具合を表す領域ΔL1.ΔL2が
正確に形成されているかどうかである。ΔL1.ΔL2
領域は、活性層5とコンタクト層7とのコンタクトの安
定性に係り、このコンタクトの安定性はTPT特性に影
響する。なぜなら、ゲート電極2に電圧が印加されると
、ゲート電極2に生じた電界がおよぶ範囲内に位置する
活性層5内でキャリアの蓄電層が形成され、TPTがO
N状態となるので、活性層5とコンタクト層7との実質
的なコンタクト領域は、ΔL’ I +ΔL2領域の広
さに依有するからである。したがって、設計通りにΔL
1.ΔL2領域が形成されないと、ON電流1キャリア
移動度にばらつきが生じたり、十分なON電流、キャリ
ア移動度が得られなくなり、オフセットTPT等の不良
なTPTが製造される。
したがって上述したような製造方法では−様な形状、特
性を持つTPTを得るのが困難であった。
その結果、このようにして製造されたTPTを大型の表
示装置、例えば、液晶表示装置装置に用いると、一部の
画素には特性の悪いTPTが当たり、画質の劣化を招く
ことになる。これは製品の生産性2歩留まりを下げる原
因となる。
そこで、フォトマスクの使用枚数を減らし、マスク合わ
せのずれに起因する素子の特性劣化を少なくした製造方
法が考え出された。
第8図にはそのようにして製造されたTPTの断面図が
示されている。
先ず、透光性絶縁基板1a上に不透光性金属薄膜を堆積
し、この不透光性金属膜をフォトマスクを用いたフォト
リソグラフィによりパターニングし、ゲート電極2aを
形成する。次に、このゲート電極2aが形成された透光
性絶縁基板la上に第1のゲート絶縁膜3a、第2のゲ
ート絶縁膜4a、活性層5a、チャネル保護膜6aをプ
ラズマCVD法を用いて順次成膜する。次に、ゲート電
極2 B−をマスクに用いて、チャネル保護膜6aを透
光性絶縁基板1a側から露光(裏面露光)し、エツチン
グを施し、チャネル保護膜6aを所定のパターンに形成
する。そして再度、裏面露光、エツチングを行い活性層
5aを所定のパターンに形成する。この後、コンタクト
層7a、  ソース電極8a、  ドレイン電極9aを
形成してTPTが完成する。
このような製造方法では、チャネル保護膜6aはゲート
電極2aに自己整合的に形成されるので、マスク合わせ
のずれに起因するTPT特性の低下を小さくできる。ま
た、フォトマスクの使用回数が減るので製造工程が簡単
になる。しかし、裏面露光を用いるこの製造方法で、チ
ャネル保護膜6aをチャネル長方向に対し活性層5aよ
り短く形成するには、チャネル保護膜6a形成のための
露光時間を活性層5aのそれより長くして露光量に差を
つけなければならなかった。例えば、活性層5aを形成
するのに必要な露光時間を1とするとチャネル保護膜6
aのそれは2〜3となる。その結果、チャネル保護膜6
aに塗布されたフォトレジストは光の反射等によりエツ
チングする必要がない箇所も露光される。したがって、
エツチングの最中にフォトレジストのパターン幅の狭小
化及びフォトレジストの薄膜化が起こり、チャネル保護
膜6aとフォトレジストとの密着性が低下し、パターン
ニングの精度が落ちる。そのため、チャネル長方向に1
μm程度にΔL1.ΔL2領域を形成すると、ΔL l
 + ΔL2領域にずれが生じ、TPT特性が劣化する
という問題があった。そして、このようなTPTを用い
て製造された大型の液晶表示装置では、TPT特性の低
下の影響が、表示上に斑、減点、輝点が発生するという
形で表れる。
(発明が解決しようとする課題) 上述の如く、表面露光により少くとも5枚のフォトマス
クを用い、最低4回パターンの位置合わせを行う従来の
TPTの製造法方法では、精度良く全てのフォトマスク
合わせができず、TPTが不良になるいう問題があった
また、裏面露光を用いてゲート電極に自己整合的に活性
層、チャネル保護膜を形成し、フォトマスクの枚数を減
らし、パターンの位置合わせずれを小さくした従来のT
PTの製造方法では、チャネル保護膜の形成に多量の露
光量が必要となるのでフォトレジストの薄膜化が起こり
、チャネル保護膜とフォトレジストとの密着性が悪くな
り、パターニングの精度が落ち、TPTが不良になると
いう問題があった。
本発明は、上記事情を考慮してなされたもので、その目
的とするところは、TPT特性を改善し、生産性の向上
を図ったTPTの製造方法を提供することを目的とする
[発明の構成] (課題を解決するための手段) 上記目的を達成するために、本発明のmlのTPT装置
の製造方法は、透光性絶縁基板上に不透光性ゲート電極
を形成する工程と、前記不透光性ゲート電極及び前記透
光性絶縁基板上に第1の絶縁膜を形成する工程と、前記
第1の絶縁膜上に透光性半導層と第2の絶縁膜とを順次
堆積する工程と、前記透光性絶縁基板側から光を入射し
て前記不透光性ゲート電極をマスクとして前記透光性半
導層と前記第2の絶縁膜とをパターニングしてそれぞれ
活性層とチャネル保護膜とを形成する工程と、前記活性
層の両端部にコンタクト層を介してコンタクトするソー
ス及びドレイン電極とを形成する工程とを有する薄膜ト
ランジスタの製造方法において、前記不透光性ゲート電
極をチャネル幅方向にゲート電極幅が変化するように形
成し、前記不透光性ゲート電極をマスクにして自己整合
的に前記チャネル保護膜をチャネル長方向に前記活性層
より幅狭く形成することを特徴とする。
本発明の第2のTPT装置の製造方法は、透光性絶縁基
板上に不透光性ゲート電極を形成する工程と、前記不透
光性ゲート電極及び前記透光性絶縁基板上に第1の絶縁
膜を形成する工程と、前記第1の絶縁膜上に透光性半導
層と第2の絶縁膜とを順次堆積する工程と、前記透光性
絶縁基板側から光を入射して前記不透光性ゲート電極を
マスクとして前記前記第2の絶縁膜をパターニングして
チャネル保護膜を形成する工程と、前記チャネル保護膜
及び前記透光性半導体上に不透光性半導体層を堆積する
工程と、前記透光性半導体層と不透光性半導体層とをパ
ターニングしてそれぞれ活性層とコンタクト層とを形成
する工程と、前記活性層の両端部に前記コンタクト層を
介してコンタクトするソース及びドレイン電極とを形成
する工程とを有する薄膜トランジスタの製造方法におい
て、前記不透光性ゲート電極をチャネル幅方向にゲート
電極幅が変化するように形成し、前記不透光性ゲート電
極をマスクにして自己整合的に前記チャネル保護膜をチ
ャネル長方向に前記活性層より幅狭く形成することを特
徴とする。
(作用) 本発明のTPTの製造方法によれば、裏面露光を用いて
ゲート電極に自己整合的にチャネル保護膜、活性層を形
成するのでフォトマスクの使用を少なくできる。また、
チャネル幅方向に沿ってゲート電極幅が変化しているゲ
ート電極を用いているので、ゲート電極幅が広い部分の
上では、透光性絶縁基板側から照射された光の回折によ
る光量か多いため、フォトレジストが他の部分に比べ多
く露光される。その結果、チャネル保護膜と活性層とを
形成するときの露光時間に大きな差をつける必要がない
ので、フォトレジストを必要以上に露光することがなく
なる。したがって、エツチングの最中にフォトレジスト
の薄膜化を招くことがなくなり、チャネル保護膜とフォ
トレジストとの密着性が向上し、パターンニングの精度
が上がる。
(実施例) 以下、図面を参照しながら実施例を説明する。
第1図(a)〜(f)は本発明の一実施例に係る製造方
法における各工程のTPTの断面図を示し、第3図は同
TPTの平面図を示している。なお、第1図は第3図の
TPTのC−C線に沿った断面図である。
最初に例えば厚さ1.0mm程度のガラス基板からなる
透光性絶縁基板11上にM o T a合金等の金属膜
をスパッタ法を用いて堆積する。この合金膜上にフォト
レジストを塗布し、フォトマスクを用いた紫外線露光の
フォトリソグラフィにより、ゲート電極12を形成する
(第1図(a))。第2図にはこのとき形成されるゲー
トパターンが示されている。ゲート電極幅は、チャネル
幅方向(ゲート電極12の伸長方向)にw1進むごとに
り、R+と変化している。すなわちゲート電極幅は矩形
状に周期的に変化している。L、j!t12はチャネル
長を決めるパラメータであり、W、はチャネル幅を決め
るパラメータである。
r−,1+の繰り返しの数は、TPT特性上必要なチャ
ネル幅に応じて増減する。また、j22.w。
は4μm以下であることが望ましい。このパターンは他
のパターンの基準となるものである。
次に、プラズマCVD法により、第1のゲート絶縁膜1
3、第2のゲート絶縁膜14をシリコン酸化膜、シリコ
ン窒化膜等の絶縁材を用いて順次形成する。ついで、同
方法により、アモルファスシリコン(a−Si)膜15
、シリコン窒化膜16を順次堆積する。そして、第1図
(b)に示すように、シリコン窒化膜16上にフォトレ
ジスト17を塗布し、ゲート電極12をマスクとし、紫
外線18を用いた裏面露光を行う。この後、シリコン窒
化膜16をエツチングしてチャネル保護膜19を形成す
る7(第1図(C))。    1キ1次に、a−5i
膜15上にフォトレジスト17を塗布し、再度裏面露光
を行う。このときの露光量はチャネル保護膜19を形成
したときのそれよりも少なくする。この後、a−Si膜
15.第2のゲート絶縁膜14にエツチングを施し、ゲ
ート電極12に自己整合的に活性層20を形成する(第
1図(d))。ここで露光量とは露光時間とは異なりフ
ォトレジストが光化学反応を起こすのに必要なエネルギ
量を意味しているので露光量の多さが露光時間の長さに
必ずしも対応しない。
次に、例えばCVD法を用いて、リンをドープしたアモ
ルファスシリコン(n”a−Si)膜21を形成し、ゲ
ートパターン上の寄生TPTをなくすために、n″a−
Si膜21をフロン系ガスを用いたケミカルドライエツ
チング法(CDE)等を用いて第3図に示すように島状
にパターニングする。この際、チャネル領域以外(領域
D)のチャネル保護膜も同時にエツチングして第3図に
示すような島状のチャネル保護膜19を形成する。
このパターニングは、TPTのコンタクト抵抗を低くす
るために、n”a−8i膜21が絶縁膜13.14に接
合するように行い、活性層20とn” a −S ii
!21とのコンタクト面を広くする(第1図(e))。
この製造工程で用いるフォトマスクの他のパターンとの
合わせ精度は厳密でなくてよい。なぜならば、TPT特
性を決定する活性層領域及び活性層20とコンタクト領
域は既に形成されている為である。
最後に第1図(f)に示すように、クロムとアルミニウ
ムとの積層膜等の電極材料を堆積し、エツチングしてコ
ンタクト層22.ソース電極23ドレイン電極24を形
成し、ゲート電極12のコンタクトホール(不図示)を
開けてTPTが形成する。
このような工程で製造されたTPTは、ゲート電極12
に自己整合的にチャネル保護膜19.活性層20を形成
するのでフォトマスクの使用枚数を減らすことができる
のは勿論のこと、チャネル保護膜19を形成するときに
透光性絶縁基板11側から照射した紫外線18は、第3
図の領域A上部ニ位置するフォトレジスト17を露光す
るのみならず、回折によりゲート電極12の領域B上部
に位置するフォトレジスト17も露光する。その結果、
紫外線18の照射時間の長短の代わりに紫外線のエネル
ギの大小で、チャネル保護膜19と活性層20とを形成
するときの露光量に差をつけることができる。したがっ
て、フォトレジスト17のパターン幅の狭小化、薄膜化
等を招かないで、精度よく活性層20よりチャネル長方
向に長さが短いチャネル保護膜19が形成できる。その
結果、ソース23.ドレイン24とゲート電極12との
位置合わせの精度が上り、領域ΔL1゜ΔL2のずれが
小さくなり、さらに92分だけ領域ΔL1.ΔL2が広
くなるでTPT特性が改善される。
第4図には本発明に係るTPTの製造方法の他の実施例
が示されている。なお、第1図と同一部分には同一符号
を付しである。
この実施例か先に説明したものと異なる点は、第1図(
c)以降の工程にある。すなわち、a−8i膜15を裏
面露光せずに、第4図(a)に示すようにCVD法等を
用いてn”a−Si膜21aを堆積し、次にCDE法等
を用いてこのn”a−8i膜21a、a−Si膜15.
絶縁膜14を島状にパターニングしく第4図(b))、
最後に第4図(C)に示すようにコンタクト層22a、
ソース電極23.ドレイン電極24を形成する。この場
合、コンタクト層22aが絶縁膜13.14に接合しな
いが、そのことによるコンタクト抵抗の上昇はわずかで
ある。
このような製造工程を採用すると、TPT特性が改善さ
れるのは勿論、フォトレジスト堂布、露光、現像の3つ
の工程を省いて活性層20を形成できるのでTFTの生
産性が向上する。
第5図には本発明のTPTの製造方法を適用したTPT
駆動方式の大型液晶表示装置の要部断面図が示されてい
る。なお、第1図と同一部分には同一符号を付しである
この液晶表示装置の製造するには、先ず、第1図(a)
〜(e)に示された工程と同様の方法で、透光性絶縁基
板11上にゲート電極12.ゲート絶縁膜13,14.
チャネル保護膜19.活性層20、n” a−8i膜2
1を形成する。次に、ゲート絶縁膜13上にI T O
(Indium Tin 0xide)等の透光性導電
膜31を堆積し、この透光性導電膜31を表示電極状に
加工する。次に、第1図(f)と同様の方法でコンタク
ト層22.ソース電極23.ドレイン電極24を形成し
てTFTアレイ基板が完成する。この後、液晶材料32
をTFTアレイ基板上に配置し、この液晶材料32をT
FTアレイ基板と透光性導電膜31aが設けられた透光
性絶縁基板33とで挾持する。
この実施例では、フォトマスクの使用回数が減り、ステ
ッパー等の複雑な露光装置の使用回数が減り、機械精度
に依有することが少なる。また、パターンの位置合わせ
が容易になり、合わせずれに起因する画質の劣化を防げ
る。したかって、大型液晶表示装置の信頼性、生産性が
向上する。
なお、本発明は上述した実施例に限定されるものではな
い。実施例ではゲートパターンとしてゲート幅方向にゲ
ート電極幅が矩形状に変化しているものを用いたが、第
6図(a)、(b)に示されるようにゲート幅方向にゲ
ート電極幅が三角波状に変化しているゲートパターンを
用いてもよい。
この場合、ゲートパターンの製造が容易になり、露光精
度が高くなるという利点がある。なお、II 31 w
3は4μm程度であることが望ましい。
その他、本発明の要旨を逸脱しない範囲で、種々変形し
て実施できる。
[発明の効果] 本発明の薄膜トランジスタの製造方法によれば、フォト
マスクの使用回数が減り製造工程が簡単になり、しかも
チャネル保護膜を精度よく形成でき、TPT特性が不良
になるということもなくなり、再現性、量産性の高い薄
膜トランジスタを得ることができる。また、本発明の薄
膜トランジスタの製造方法を液晶表示装置の製造に適用
することで、信頼性、量産性の高い大型液晶表示装置の
製造が可能となる。
【図面の簡単な説明】
第1図は本発明の一実施例に係る薄膜トランジスタの製
造工程断面図、第2図は同TPTのゲートパターンを示
す図、第3図は同TPTの平面図、第4図は本発明の他
の実施例に係る薄膜トランジスタの製造工程断面図、第
5図は本発明の薄膜トランジスタ製造方法を用いて製造
された液晶表示装置の要部断面図、第6図は本発明のさ
らに別の実施例に係る薄膜トランジスタのゲートパター
ン、第7図、第8図は従来の薄膜トランジスタの断面図
ある。 11・・・透光性絶縁基板、12.12a・・・ゲート
電極、13・・・第1の絶縁膜、14・・・第2の絶縁
膜、15・・・a−3i膜、16・・・シリコン窒化膜
、17・・・フォトレジスト、18・・・紫外線、19
・・・チャネル保護膜、20・・・活性層、21.21
a・・・n”a−5t膜、22.22a−’:J>タク
ト層、23・・・ソース電極、24・・・ドレイン電極
、3131a・・・透光性導電膜、32・・・液晶材料
、33・・透光性絶縁基板。 出願人代理人 弁理士 鈴江武彦 21a

Claims (2)

    【特許請求の範囲】
  1. (1)透光性絶縁基板上に不透光性ゲート電極を形成す
    る工程と、前記不透光性ゲート電極及び前記透光性絶縁
    基板上に第1の絶縁膜を形成する工程と、前記第1の絶
    縁膜上に透光性半導層と第2の絶縁膜とを順次堆積する
    工程と、前記透光性絶縁基板側から光を入射して前記不
    透光性ゲート電極をマスクとして前記透光性半導層と前
    記第2の絶縁膜とをパターニングしてそれぞれ活性層と
    チャネル保護膜とを形成する工程と、前記活性層の両端
    部にコンタクト層を介してコンタクトするソース及びド
    レイン電極とを形成する工程とを有する薄膜トランジス
    タの製造方法において、前記不透光性ゲート電極をチャ
    ネル幅方向にゲート電極幅が変化するように形成し、前
    記不透光性ゲート電極をマスクにして自己整合的に前記
    チャネル保護膜をチャネル長方向に前記活性層より幅狭
    く形成することを特徴とする薄膜トランジスタの製造方
    法。
  2. (2)透光性絶縁基板上に不透光性ゲート電極を形成す
    る工程と、前記不透光性ゲート電極及び前記透光性絶縁
    基板上に第1の絶縁膜を形成する工程と、前記第1の絶
    縁膜上に透光性半導層と第2の絶縁膜とを順次堆積する
    工程と、前記透光性絶縁基板側から光を入射して前記不
    透光性ゲート電極をマスクとして前記前記第2の絶縁膜
    をパターニングしてチャネル保護膜を形成する工程と、
    前記チャネル保護膜及び前記透光性半導層上に不透光性
    半導体層を堆積する工程と、前記透光性半導体層と不透
    光性半導体層とをパターニングしてそれぞれ活性層とコ
    ンタクト層とを形成する工程と、前記活性層の両端部に
    前記コンタクト層を介してコンタクトするソース及びド
    レイン電極とを形成する工程とを有する薄膜トランジス
    タの製造方法において、前記不透光性ゲート電極をチャ
    ネル幅方向にゲート電極幅が変化するように形成し、前
    記不透光性ゲート電極をマスクにして自己整合的に前記
    チャネル保護膜をチャネル長方向に前記活性層より幅狭
    く形成することを特徴とする薄膜トランジスタの製造方
    法。
JP20356190A 1990-07-31 1990-07-31 薄膜トランジスタの製造方法 Pending JPH0488641A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20356190A JPH0488641A (ja) 1990-07-31 1990-07-31 薄膜トランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20356190A JPH0488641A (ja) 1990-07-31 1990-07-31 薄膜トランジスタの製造方法

Publications (1)

Publication Number Publication Date
JPH0488641A true JPH0488641A (ja) 1992-03-23

Family

ID=16476178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20356190A Pending JPH0488641A (ja) 1990-07-31 1990-07-31 薄膜トランジスタの製造方法

Country Status (1)

Country Link
JP (1) JPH0488641A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0647971A1 (en) * 1993-04-23 1995-04-12 Kabushiki Kaisha Toshiba Thin film transistor and display using the transistor
US5545576A (en) * 1994-04-28 1996-08-13 Casio Computer Co., Ltd. Method for manufacturing a thin film transistor panel
KR100394838B1 (ko) * 1999-12-22 2003-08-19 엔이씨 엘씨디 테크놀로지스, 엘티디. 액정 표시장치
KR100466963B1 (ko) * 2001-12-27 2005-01-24 엘지.필립스 엘시디 주식회사 액티브 매트릭스형 유기발광다이오드 소자용 박막트랜지스터
US6927810B2 (en) 2002-05-23 2005-08-09 Lg. Philips Lcd Co., Ltd. Liquid crystal display device having indented gate electrode and fabricating method thereof
JP2011205119A (ja) * 2000-08-28 2011-10-13 Sharp Corp 薄膜トランジスタ

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5811846A (en) * 1993-04-03 1998-09-22 Kabushiki Kaisha Toshiba Thin-film transistor and display device using the same
EP0647971A1 (en) * 1993-04-23 1995-04-12 Kabushiki Kaisha Toshiba Thin film transistor and display using the transistor
EP0647971A4 (ja) * 1993-04-23 1995-05-03
US5563432A (en) * 1993-04-23 1996-10-08 Kabushiki Kaisha Toshiba Thin-film transistor and display device using the same
US5545576A (en) * 1994-04-28 1996-08-13 Casio Computer Co., Ltd. Method for manufacturing a thin film transistor panel
US5736436A (en) * 1994-04-28 1998-04-07 Casio Computer Co., Ltd. Method of making a thin film transistor panel
KR100394838B1 (ko) * 1999-12-22 2003-08-19 엔이씨 엘씨디 테크놀로지스, 엘티디. 액정 표시장치
US6917392B2 (en) 1999-12-22 2005-07-12 Nec Lcd Technologies, Ltd. Liquid crystal display apparatus of a lateral direction electric field drive type
JP2011205119A (ja) * 2000-08-28 2011-10-13 Sharp Corp 薄膜トランジスタ
KR100466963B1 (ko) * 2001-12-27 2005-01-24 엘지.필립스 엘시디 주식회사 액티브 매트릭스형 유기발광다이오드 소자용 박막트랜지스터
US6927810B2 (en) 2002-05-23 2005-08-09 Lg. Philips Lcd Co., Ltd. Liquid crystal display device having indented gate electrode and fabricating method thereof

Similar Documents

Publication Publication Date Title
US6809785B2 (en) Semipermeable liquid crystal display device and manufacturing method thereof
US7847892B2 (en) Array panel for liquid crystal display device with light shielding and method of manufacturing the same
US6384882B1 (en) Active matrix liquid crystal display device including wiring line with light blocking property columnar spacers and frame pattern around display area
USRE41632E1 (en) Liquid crystal display device and method of manufacturing the same
KR100231936B1 (ko) 박막트랜지스터 및 그의 제조방법
US7499118B2 (en) Structure of switching device for liquid crystal display device and fabrication method thereof
US6949391B2 (en) Method of fabricating bottom-gated polycrystalline silicon thin film transistor
KR20020077378A (ko) 박막의 패턴닝 방법 및 그것을 이용한 tft 어레이 기판 및그 제조 방법
JPH11133455A (ja) 液晶表示装置の製造方法
JPH01124824A (ja) 薄膜トランジスタの製造方法
KR20020093351A (ko) 그레이톤 마스크 및 이를 이용한 액정디스플레이 제조방법
JPH03283539A (ja) 薄膜半導体装置の製造方法
US6391499B1 (en) Light exposure mask and method of manufacturing the same
JP2003517641A (ja) アクティブマトリクスデバイスの製造方法
JP2678044B2 (ja) アクティブマトリクス基板の製造方法
JPH0488641A (ja) 薄膜トランジスタの製造方法
JP3093314B2 (ja) 薄膜トランジスタ及びその製造方法
KR100508034B1 (ko) 박막의 사진 식각 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법
US7477335B2 (en) Liquid crystal display device and fabrication method thereof
KR100601174B1 (ko) 박막 트랜지스터 기판용 광마스크 제작 방법
JP3071964B2 (ja) 液晶表示装置の製造方法
JPH07142737A (ja) 薄膜トランジスタの製造方法
KR100205867B1 (ko) 액티브매트릭스기판의 제조방법 및 그 방법에 의해제조되는액티브매트릭스기판
KR20000073181A (ko) 박막의 사진 식각 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법
JPH0797191B2 (ja) アクティブマトリクスセルおよびその製作方法