JPH0797191B2 - アクティブマトリクスセルおよびその製作方法 - Google Patents
アクティブマトリクスセルおよびその製作方法Info
- Publication number
- JPH0797191B2 JPH0797191B2 JP62192341A JP19234187A JPH0797191B2 JP H0797191 B2 JPH0797191 B2 JP H0797191B2 JP 62192341 A JP62192341 A JP 62192341A JP 19234187 A JP19234187 A JP 19234187A JP H0797191 B2 JPH0797191 B2 JP H0797191B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- region
- film
- data line
- active matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000011159 matrix material Substances 0.000 title claims description 53
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000010408 film Substances 0.000 claims description 126
- 239000004020 conductor Substances 0.000 claims description 93
- 238000000034 method Methods 0.000 claims description 37
- 239000004065 semiconductor Substances 0.000 claims description 33
- 239000000758 substrate Substances 0.000 claims description 32
- 239000012212 insulator Substances 0.000 claims description 26
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 24
- 239000010409 thin film Substances 0.000 claims description 16
- 239000011347 resin Substances 0.000 claims description 13
- 229920005989 resin Polymers 0.000 claims description 13
- 239000004642 Polyimide Substances 0.000 claims description 6
- 229920001721 polyimide Polymers 0.000 claims description 6
- 238000012545 processing Methods 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 36
- 229910004205 SiNX Inorganic materials 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000011241 protective layer Substances 0.000 description 6
- 101100214491 Solanum lycopersicum TFT3 gene Proteins 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- RWSOTUBLDIXVET-UHFFFAOYSA-N Dihydrogen sulfide Chemical compound S RWSOTUBLDIXVET-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
- G02F1/136263—Line defects
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/13629—Multilayer wirings
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、薄膜トランジスタ等のアクティブ素子（以
下、TFTと称す）で駆動するアクティブマトリクスセル
およびその製作方法に関するものである。
下、TFTと称す）で駆動するアクティブマトリクスセル
およびその製作方法に関するものである。
（従来の技術） 液晶を表示媒体として用いた液晶ディスプレイは、従来
のCRTに比べ、奥行きが極端に小さくコンパクトである
とともに低消費電力であるため、CRT代替ディスプレイ
として広く研究開発され、一部実用に供され始めてい
る。特に近年では、表示品質の向上を狙いとして、画素
毎にTFTを設け画素を駆動するアクティブマトリクスセ
ル型が注目されている。
のCRTに比べ、奥行きが極端に小さくコンパクトである
とともに低消費電力であるため、CRT代替ディスプレイ
として広く研究開発され、一部実用に供され始めてい
る。特に近年では、表示品質の向上を狙いとして、画素
毎にTFTを設け画素を駆動するアクティブマトリクスセ
ル型が注目されている。
アクティブマトリクスセル型はTFTを形成したアクティ
ブマトリクス基板と全面に単一電位が供給される対向基
板の間に液晶を挟んだ構造をなす。さらに、アクティブ
マトリクス基板はTFTと画素電極からなる基本単位（画
素）をマトリクス状に並べ、TFTの動作を制御する走査
線と画素電極にデータを供給するデータ線がマトリクス
を横切ってＸ方向、Ｙ方向に格子状に配置された構造か
らなる。したがって、アクティブマトリクス基板を議論
する時は、第５図のアクティブマトリクスセルの概念図
に示すようなデータ線１と走査線２の一部およびTFT3、
画素電極４を含む繰り返し単位のみを対象にすれば足り
る。ここでは、この繰り返し単位をアクティブマトリク
スセルと定義する。なお、第５図において、５はTFT3の
ソース、６はTFT3のドレイン、７はデータ線と走査線の
交差領域としたが、一般のTFTにおいてはソースとドレ
インの区別はない。
ブマトリクス基板と全面に単一電位が供給される対向基
板の間に液晶を挟んだ構造をなす。さらに、アクティブ
マトリクス基板はTFTと画素電極からなる基本単位（画
素）をマトリクス状に並べ、TFTの動作を制御する走査
線と画素電極にデータを供給するデータ線がマトリクス
を横切ってＸ方向、Ｙ方向に格子状に配置された構造か
らなる。したがって、アクティブマトリクス基板を議論
する時は、第５図のアクティブマトリクスセルの概念図
に示すようなデータ線１と走査線２の一部およびTFT3、
画素電極４を含む繰り返し単位のみを対象にすれば足り
る。ここでは、この繰り返し単位をアクティブマトリク
スセルと定義する。なお、第５図において、５はTFT3の
ソース、６はTFT3のドレイン、７はデータ線と走査線の
交差領域としたが、一般のTFTにおいてはソースとドレ
インの区別はない。
アクティブマトリクス型ではTFTを形成したアクティブ
マトリクス基板を用いるため、従来のＸ方向配線とＹ方
向配線を形成した基板間に液晶を挟み込んだ構造の単純
マトリクス型より、製作工程が複雑になり歩留まりが低
下し、安価に高品質の大面積表面ディスプレイを提供す
ることは困難であった。そこで、アクティブマトリクス
基板製作のプロセス数を削減する試みが広く行われてい
る。プロセスは使用するフォトマスク（以下、マスクと
称す）数で評価されることが多く、プロセスを削減した
アクティブマトリクス基板製作プロセスを、２枚マスク
ないし３枚マスクプロセスと呼び、学会報告等で宣伝さ
れている。なお、ここで対象にするマスク数はアクティ
ブマトリクス基板の製作に要する枚数であり、しかも配
向膜形成工程用のマスクは含まない。
マトリクス基板を用いるため、従来のＸ方向配線とＹ方
向配線を形成した基板間に液晶を挟み込んだ構造の単純
マトリクス型より、製作工程が複雑になり歩留まりが低
下し、安価に高品質の大面積表面ディスプレイを提供す
ることは困難であった。そこで、アクティブマトリクス
基板製作のプロセス数を削減する試みが広く行われてい
る。プロセスは使用するフォトマスク（以下、マスクと
称す）数で評価されることが多く、プロセスを削減した
アクティブマトリクス基板製作プロセスを、２枚マスク
ないし３枚マスクプロセスと呼び、学会報告等で宣伝さ
れている。なお、ここで対象にするマスク数はアクティ
ブマトリクス基板の製作に要する枚数であり、しかも配
向膜形成工程用のマスクは含まない。
次に、従来のプロセスを削減したアクティブマトリクス
基板の製作方法について説明する。アクティブマトリク
ス基板には走査線とデータ線が不可避であり、これらを
形成する２枚のマスクは最低限必要である。
基板の製作方法について説明する。アクティブマトリク
ス基板には走査線とデータ線が不可避であり、これらを
形成する２枚のマスクは最低限必要である。
２枚マスクプロセスは文献（Y.Lebosq,et.at.al IMPROV
ED DESIGN OF ACTIVE MATRIX LCD REQUIRING ONLY TWO
PHOTOLITHOGRAPHIC STEPS“1985 INTERNATIONAL DISPLA
Y RESEARCH CONFERENCE p.34−36）に示されているよう
に、上記の２枚のマスクのみを用いて走査線、データ
線、TFTおよび画素電極を製作するプロセスである。こ
のプロセスで製作されたアクティブマトリクスセルの構
造図を第６図（ａ），（ｂ）に示す。第６図（ａ）はそ
の平面図であり、データ線10および画素電極11を形成す
る第１のマスク（ハッチなしの領域）と走査線12を形成
する第２のマスク（右上がりのハッチ領域）のみで製作
できる。第６図（ｂ）は第６図（ａ）のＡ−Ａ線矢視方
向での断面図である。13は酸化インジウム錫（以下、単
にITO）膜の透明導体、14はｎ型アモルファスシリコン
（以下、単にｎ＋ａ−Si）、15はアモルファスシリコン
（以下、単にａ−Si）、16はゲート絶縁膜の酸化シリコ
ン（SiO2）および17はアルミニウム（以下、単にAl）の
配線である。
ED DESIGN OF ACTIVE MATRIX LCD REQUIRING ONLY TWO
PHOTOLITHOGRAPHIC STEPS“1985 INTERNATIONAL DISPLA
Y RESEARCH CONFERENCE p.34−36）に示されているよう
に、上記の２枚のマスクのみを用いて走査線、データ
線、TFTおよび画素電極を製作するプロセスである。こ
のプロセスで製作されたアクティブマトリクスセルの構
造図を第６図（ａ），（ｂ）に示す。第６図（ａ）はそ
の平面図であり、データ線10および画素電極11を形成す
る第１のマスク（ハッチなしの領域）と走査線12を形成
する第２のマスク（右上がりのハッチ領域）のみで製作
できる。第６図（ｂ）は第６図（ａ）のＡ−Ａ線矢視方
向での断面図である。13は酸化インジウム錫（以下、単
にITO）膜の透明導体、14はｎ型アモルファスシリコン
（以下、単にｎ＋ａ−Si）、15はアモルファスシリコン
（以下、単にａ−Si）、16はゲート絶縁膜の酸化シリコ
ン（SiO2）および17はアルミニウム（以下、単にAl）の
配線である。
しかし、この方法ではマスクを２枚しか用いないため、
必要なアクティブ素子であるTFT領域18の他の不必要なT
FTである寄生TFT領域19が走査線下に存在するという致
命的な欠点があった。すなわち、寄生TFT領域19のチャ
ネル長が大きい場合は導電率も小さく表示特性に与える
影響は小さいが、チャネル長が小さくなると表示特性を
著しく劣化させる。
必要なアクティブ素子であるTFT領域18の他の不必要なT
FTである寄生TFT領域19が走査線下に存在するという致
命的な欠点があった。すなわち、寄生TFT領域19のチャ
ネル長が大きい場合は導電率も小さく表示特性に与える
影響は小さいが、チャネル長が小さくなると表示特性を
著しく劣化させる。
一方、３枚マスクプロセスは走査線、データ線のマスク
にTFT形成用マスクを追加したプロセスである。このた
め、TFTは必要部分のみに限定され寄生TFT領域を生成し
ない利点があり、理想的である。
にTFT形成用マスクを追加したプロセスである。このた
め、TFTは必要部分のみに限定され寄生TFT領域を生成し
ない利点があり、理想的である。
第７図は文献（T.Sunata,et.al.“A 640×400 Pixel Ac
tive−Matrix LCD Using a−Si TFT′s",IEEE TRANSACT
IONS ON ELECTRON DEVICES,vol.ED−33,NO.8,1986 p.12
18−1221）記載の３枚マスクプロセスによるアクティブ
マトリクスセルの製作方法を示す図である。このプロセ
スでは、ガラス基板20上に保護層21を形成したのち、第
７図（ａ）に示すように、TFTのソース、ドレインの引
き出し線、データ線および画素電極に用いるため透明導
体膜、ここではITO膜を堆積、加工して透明導体22を形
成したのち（第１のマスク）、第７図（ｂ）に示すよう
にTFTのソース、ドレインを形成するためリン（Ｐ）を
ドープしたｎ＋ａ−Si膜23を透明導体22上のみ選択的に
堆積する。次いで、第７図（ｃ）に示すようにａ−Si膜
を堆積し、加工してTFTの半導体領域24を形成する（第
２のマスク）。ここで、ａ−Si膜の存在する以外の領域
のｎ＋ａ−Si膜はａ−Si膜と同時に除去される。さら
に、第７図（ｄ）に示すように、ゲート絶縁膜として窒
化シリコン（以下、単にSiNx）膜25を堆積し、第７図
（ｅ）に示すように、最後に金属膜、ここではAl膜を堆
積し、ゲート電極を含む走査線26として加工する（第３
のマスク）。このプロセスでは、第１〜第３の３枚のマ
スクでアクティブマトリクスセルが形成される。以上の
方法により形成したTFTはゲート電極が最上層に位置す
るのでトップゲートスタガード構造と呼ばれる。なお、
ここではTFTのソース、ドレインは外部に電流を取り出
すための引き出し線と半導体中に必要なキャリアのみを
効果的に注入する領域からなる。また、結晶シリコンを
用いたトランジスタでは拡散等で形成された高濃度に不
純物を含む領域（ｎ＋またはｐ＋領域）が用いられる
が、ａ−Siを用いるTFTではｎ＋ａ−Si膜等を個別に堆
積して用いることがなされている。
tive−Matrix LCD Using a−Si TFT′s",IEEE TRANSACT
IONS ON ELECTRON DEVICES,vol.ED−33,NO.8,1986 p.12
18−1221）記載の３枚マスクプロセスによるアクティブ
マトリクスセルの製作方法を示す図である。このプロセ
スでは、ガラス基板20上に保護層21を形成したのち、第
７図（ａ）に示すように、TFTのソース、ドレインの引
き出し線、データ線および画素電極に用いるため透明導
体膜、ここではITO膜を堆積、加工して透明導体22を形
成したのち（第１のマスク）、第７図（ｂ）に示すよう
にTFTのソース、ドレインを形成するためリン（Ｐ）を
ドープしたｎ＋ａ−Si膜23を透明導体22上のみ選択的に
堆積する。次いで、第７図（ｃ）に示すようにａ−Si膜
を堆積し、加工してTFTの半導体領域24を形成する（第
２のマスク）。ここで、ａ−Si膜の存在する以外の領域
のｎ＋ａ−Si膜はａ−Si膜と同時に除去される。さら
に、第７図（ｄ）に示すように、ゲート絶縁膜として窒
化シリコン（以下、単にSiNx）膜25を堆積し、第７図
（ｅ）に示すように、最後に金属膜、ここではAl膜を堆
積し、ゲート電極を含む走査線26として加工する（第３
のマスク）。このプロセスでは、第１〜第３の３枚のマ
スクでアクティブマトリクスセルが形成される。以上の
方法により形成したTFTはゲート電極が最上層に位置す
るのでトップゲートスタガード構造と呼ばれる。なお、
ここではTFTのソース、ドレインは外部に電流を取り出
すための引き出し線と半導体中に必要なキャリアのみを
効果的に注入する領域からなる。また、結晶シリコンを
用いたトランジスタでは拡散等で形成された高濃度に不
純物を含む領域（ｎ＋またはｐ＋領域）が用いられる
が、ａ−Siを用いるTFTではｎ＋ａ−Si膜等を個別に堆
積して用いることがなされている。
（発明が解決しようとする問題点） しかし、上記の３枚マスクプロセスでは、TFの能動領域
となるａ−Si膜形成とゲート絶縁膜であるSiNx膜形成の
間にフォト工程とａ−Si膜のエッチング工程とが必要で
あり、メタル−絶縁膜−半導体（MIS）型の電界効果TFT
の特性を決定する重要な界面を汚染する可能性が高く、
再現性の高い高移動度TFT形成が困難であるという問題
点があった。また、最下層に位置する透明導体22はデー
タ線としても用いられており、ディスプレイ面積の拡大
にともない低抵抗化が必要であるが、次の理由により極
端に厚くすることはできない。
となるａ−Si膜形成とゲート絶縁膜であるSiNx膜形成の
間にフォト工程とａ−Si膜のエッチング工程とが必要で
あり、メタル−絶縁膜−半導体（MIS）型の電界効果TFT
の特性を決定する重要な界面を汚染する可能性が高く、
再現性の高い高移動度TFT形成が困難であるという問題
点があった。また、最下層に位置する透明導体22はデー
タ線としても用いられており、ディスプレイ面積の拡大
にともない低抵抗化が必要であるが、次の理由により極
端に厚くすることはできない。
すなわち、現在ａ−Si膜の堆積に一般に用いられている
プラズマ気相成長法（以下、PCVD法と称す）で堆積した
膜は、パタンエッジの形成する段差部分で脆弱となりTF
T特性を劣化させる。特に、段差が高くなるとこの影響
が顕著になる。そこで、上記プロセスでデータ線抵抗を
下げようとすると、全面に存在するSiNx膜25にスルーホ
ールを形成し他の金属配線で裏打ちせざるを得ない。こ
れには、少なくともスルーホール用の新たなマスクが必
要となり、マスク数３枚の利点が失われるという問題点
があった。さらに、上記プロセスでは最下層の透明導体
22により形成するデータ線に電位を供給するため、基板
の周辺から端子を取り出す必要があり、周辺の透明導体
22上には絶縁膜が存在してはならない。従って、上記の
３枚のマスクのみでアクティブマトリクスセルを製作す
るためには、ゲート絶縁膜であるSiNx膜25堆積時に、周
辺の透明導体22上にSiNx25が堆積されないようメタルマ
スクを設けておく必要が生じる。メタルマスクは目視な
いし顕微鏡下で基板上のパタンと位置合せを行うが、合
せ精度が悪いこと、メタルマスクと基板との密着性が悪
くメタルマスクで覆われた部分にも回り込んで絶縁膜が
堆積する恐れがあるという問題点があった。
プラズマ気相成長法（以下、PCVD法と称す）で堆積した
膜は、パタンエッジの形成する段差部分で脆弱となりTF
T特性を劣化させる。特に、段差が高くなるとこの影響
が顕著になる。そこで、上記プロセスでデータ線抵抗を
下げようとすると、全面に存在するSiNx膜25にスルーホ
ールを形成し他の金属配線で裏打ちせざるを得ない。こ
れには、少なくともスルーホール用の新たなマスクが必
要となり、マスク数３枚の利点が失われるという問題点
があった。さらに、上記プロセスでは最下層の透明導体
22により形成するデータ線に電位を供給するため、基板
の周辺から端子を取り出す必要があり、周辺の透明導体
22上には絶縁膜が存在してはならない。従って、上記の
３枚のマスクのみでアクティブマトリクスセルを製作す
るためには、ゲート絶縁膜であるSiNx膜25堆積時に、周
辺の透明導体22上にSiNx25が堆積されないようメタルマ
スクを設けておく必要が生じる。メタルマスクは目視な
いし顕微鏡下で基板上のパタンと位置合せを行うが、合
せ精度が悪いこと、メタルマスクと基板との密着性が悪
くメタルマスクで覆われた部分にも回り込んで絶縁膜が
堆積する恐れがあるという問題点があった。
上記問題点に鑑み、第１の発明の目的は、再現性がよく
高歩留まりで、しかもデータ線抵抗が極めて小さく、デ
ィスプレイの大面積化が容易に行なえるアクティブマト
リクスセルを提供することにあり、第２の発明の目的
は、３枚マスクプロセスで、容易にしかも高精度なアク
ティブマトリクスセルを製作できる製作方法を提供する
ことにある。
高歩留まりで、しかもデータ線抵抗が極めて小さく、デ
ィスプレイの大面積化が容易に行なえるアクティブマト
リクスセルを提供することにあり、第２の発明の目的
は、３枚マスクプロセスで、容易にしかも高精度なアク
ティブマトリクスセルを製作できる製作方法を提供する
ことにある。
上記目的を達成するために、第１の発明は、透明基板上
に、薄膜トランジスタのソース、ドレイン、データ線の
一部および画素電極からなる第１の導体と、平面形状が
等しく積層された半導体と該半導体上の第１の絶縁体か
らなる２層膜領域と、走査線およびデータ線の一部とな
る第２の導体とを配設してなり、前記２層膜領域が、ソ
ース、ドレインを接続して前記薄膜トランジスタの能動
領域をなすようにソース、ドレイン上に一部重なって設
けられるとともに、データ線と走査線の交差領域にもデ
ータ線、走査線の幅より大きな平面形状をなしてデータ
線上に一部重なって設けられており、さらに、前記第２
の導体が薄膜トランジスタの能動領域をなす２層膜領域
上ではソースおよびドレインの間にソース、ドレインの
間隔より広い平面形状でソースおよびドレインと一部重
なって設けられ薄膜トランジスタのゲート電極を含む走
査線をなすとともに、第２の導体が走査線と接続されて
いない状態において前記第１の導体のなすデータ線上に
接触してデータ線の一部をなすように構成したアクティ
ブマトリクスセルにおいて、前記２層膜領域の側面の一
部に接して前記２層膜領域と前記第１の導体の領域のつ
くる論理和領域以外の領域を覆い、前記走査線下に第２
の絶縁体が形成されていることを特徴とし、また、第２
の発明は、透明基板上に、透明導体および該透明導体上
に少なくとも一層の不透明導体を積層した第１の導体膜
を堆積し、薄膜トランジスタのソース、ドレイン、デー
タ線の一部および画素電極となる形状に該第１の導体膜
を加工して第１の導体を形成した後、半導体膜および該
半導体膜上に第１の絶縁体膜を連続堆積し、ソース、ド
レインを接続して薄膜トランジスタの能動領域を構成す
る形状とデータ線と走査線の交差領域にデータ線と走査
線の幅より大きな形状に加工して２層膜領域を形成し、
ネガ型の絶縁性の感光性樹脂を塗布し、前記透明基板の
背面より前記２層膜領域および第１の導体を遮光マスク
として前記感光性樹脂を露光し、現像処理により、前記
２層膜領域の側面の一部に接して前記２層膜領域および
第１の導体の領域のつくる論理和領域以外の領域に前記
感光性樹脂による第２の絶縁体膜を形成し、さらに第２
の導体膜を堆積し、前記薄膜トランジスタのゲート電極
を含む走査線の形状と走査線と接続されていない状態で
前記第１の導体のなすデータ線上に接触してあってデー
タ線の一部をなす形状に加工するとともに、前記画素電
極部分の第１の導体から前記不透明導体を除去してアク
ティブマトリクスセルを製作することを特徴とする。
に、薄膜トランジスタのソース、ドレイン、データ線の
一部および画素電極からなる第１の導体と、平面形状が
等しく積層された半導体と該半導体上の第１の絶縁体か
らなる２層膜領域と、走査線およびデータ線の一部とな
る第２の導体とを配設してなり、前記２層膜領域が、ソ
ース、ドレインを接続して前記薄膜トランジスタの能動
領域をなすようにソース、ドレイン上に一部重なって設
けられるとともに、データ線と走査線の交差領域にもデ
ータ線、走査線の幅より大きな平面形状をなしてデータ
線上に一部重なって設けられており、さらに、前記第２
の導体が薄膜トランジスタの能動領域をなす２層膜領域
上ではソースおよびドレインの間にソース、ドレインの
間隔より広い平面形状でソースおよびドレインと一部重
なって設けられ薄膜トランジスタのゲート電極を含む走
査線をなすとともに、第２の導体が走査線と接続されて
いない状態において前記第１の導体のなすデータ線上に
接触してデータ線の一部をなすように構成したアクティ
ブマトリクスセルにおいて、前記２層膜領域の側面の一
部に接して前記２層膜領域と前記第１の導体の領域のつ
くる論理和領域以外の領域を覆い、前記走査線下に第２
の絶縁体が形成されていることを特徴とし、また、第２
の発明は、透明基板上に、透明導体および該透明導体上
に少なくとも一層の不透明導体を積層した第１の導体膜
を堆積し、薄膜トランジスタのソース、ドレイン、デー
タ線の一部および画素電極となる形状に該第１の導体膜
を加工して第１の導体を形成した後、半導体膜および該
半導体膜上に第１の絶縁体膜を連続堆積し、ソース、ド
レインを接続して薄膜トランジスタの能動領域を構成す
る形状とデータ線と走査線の交差領域にデータ線と走査
線の幅より大きな形状に加工して２層膜領域を形成し、
ネガ型の絶縁性の感光性樹脂を塗布し、前記透明基板の
背面より前記２層膜領域および第１の導体を遮光マスク
として前記感光性樹脂を露光し、現像処理により、前記
２層膜領域の側面の一部に接して前記２層膜領域および
第１の導体の領域のつくる論理和領域以外の領域に前記
感光性樹脂による第２の絶縁体膜を形成し、さらに第２
の導体膜を堆積し、前記薄膜トランジスタのゲート電極
を含む走査線の形状と走査線と接続されていない状態で
前記第１の導体のなすデータ線上に接触してあってデー
タ線の一部をなす形状に加工するとともに、前記画素電
極部分の第１の導体から前記不透明導体を除去してアク
ティブマトリクスセルを製作することを特徴とする。
（作用） 第１の発明によれば、第２の導体が走査線と接続されな
い状態において、第１の導体のなすデータ線上に接触さ
せることによりデータ線の一部をなすようにすること
で、データ線は２つの重なった導体から構成されること
になり、データ線抵抗は極めて小さくなる。また、薄膜
トランジスタの能動領域及びデータ線と走査線の交差領
域に設けられた２層膜領域の側面の一部に接して該２層
膜領域および前記第１の導体の領域のつくる論理和領域
以外の領域を覆い、前記走査線下に第２の絶縁体が形成
されているので、該走査線と前記２層膜の半導体との接
触が防止される。
い状態において、第１の導体のなすデータ線上に接触さ
せることによりデータ線の一部をなすようにすること
で、データ線は２つの重なった導体から構成されること
になり、データ線抵抗は極めて小さくなる。また、薄膜
トランジスタの能動領域及びデータ線と走査線の交差領
域に設けられた２層膜領域の側面の一部に接して該２層
膜領域および前記第１の導体の領域のつくる論理和領域
以外の領域を覆い、前記走査線下に第２の絶縁体が形成
されているので、該走査線と前記２層膜の半導体との接
触が防止される。
また、第２の発明によれば、半導体膜と絶縁体膜を連続
堆積することで、半導体膜と絶縁体膜の界面の安定性を
高める作用があるとともに、２層膜領域の側面に露出し
た半導体を第２の絶縁体で覆うことで、上層に形成され
る第２の導体と半導体との短絡を防止する作用がある。
さらに、ネガ型の絶縁性の感光性樹脂を基板の背面から
露光することによって、第１の導体及び２層膜領域に対
し、自己整合的に第２の絶縁体を形成することができ
る。また、透明導体および該透明導体上に少なくとも一
層の不透明導体を積層した第１の導体膜を堆積して画素
電極となる第１の導体が形成されるが、最後の工程で前
記画素電極となる第１の導体から前記不透明導体が除去
されるので、画素電極は前記透明導体のみで構成される
ことになる。
堆積することで、半導体膜と絶縁体膜の界面の安定性を
高める作用があるとともに、２層膜領域の側面に露出し
た半導体を第２の絶縁体で覆うことで、上層に形成され
る第２の導体と半導体との短絡を防止する作用がある。
さらに、ネガ型の絶縁性の感光性樹脂を基板の背面から
露光することによって、第１の導体及び２層膜領域に対
し、自己整合的に第２の絶縁体を形成することができ
る。また、透明導体および該透明導体上に少なくとも一
層の不透明導体を積層した第１の導体膜を堆積して画素
電極となる第１の導体が形成されるが、最後の工程で前
記画素電極となる第１の導体から前記不透明導体が除去
されるので、画素電極は前記透明導体のみで構成される
ことになる。
（実施例） 第１図は、本発明によるアクティブマトリクスセルを示
す平面図、第２図（ａ）、（ｂ）は第１図のＢ−Ｂ線矢
視方向（走査線２部分）およびＣ−Ｃ線矢視方向（デー
タ線１部分）における断面図である。本実施例によるア
クティブマトリクスセルは，第５図に示した、一般に用
いられるアクティブマトリクスセルと同様にデータ線
１、走査線２、TFT3および画素電極４からなる。本アク
ティブマトリクスセルの構成は、透明なガラス性基板10
0上に、TFT3に不純物等が混入することを防ぐために形
成した保護層101と、TFT3のソース５、ドレイン６、デ
ータ線１の一部および画素電極４となるITO膜、モリブ
デン（Mo）膜とｎ＋ａ−Si膜との多層膜より構成される
第１の導体102と、第１の導体102上に一部重なって平面
形状が等しく積層されたａ−Si膜より形成される半導体
103aとその上のSiNx膜より形成される第１の絶縁体103b
からなる２層膜領域103と、２層膜領域103の半導体103a
の側面に接して２層膜領域103および第１の導体102以外
の領域を覆ってある感光性ポリイミドからなる第２の絶
縁体104と、２層膜領域103、第２の絶縁体104および第
１の導体102上にあって走査線２およびデータ線１の一
部となるAl膜により形成される第２の導体105とからな
る。ここで、２層膜領域103はソース５、ドレイン６を
接続してTFT3の能動領域を構成するとともに、データ線
１と走査線２の交差領域７にも絶縁の役割を持って、デ
ータ線１、走査線２の幅より大きな平面形状をなしてあ
る。さらに、第２の導体105はソース５およびドレイン
６の間にソース５、ドレイン６の間隔より広い平面形状
でソース５およびドレイン６と一部分重なっておりTFT3
のゲート電極を含む走査線２をなすとともに，第２の導
体105は走査線２と接続されていない状態において第１
の導体102のなすデータ線１上に接触してデータ線１の
一部をなすように構成され、データ線１の抵抗を下げる
役割を果す。
す平面図、第２図（ａ）、（ｂ）は第１図のＢ−Ｂ線矢
視方向（走査線２部分）およびＣ−Ｃ線矢視方向（デー
タ線１部分）における断面図である。本実施例によるア
クティブマトリクスセルは，第５図に示した、一般に用
いられるアクティブマトリクスセルと同様にデータ線
１、走査線２、TFT3および画素電極４からなる。本アク
ティブマトリクスセルの構成は、透明なガラス性基板10
0上に、TFT3に不純物等が混入することを防ぐために形
成した保護層101と、TFT3のソース５、ドレイン６、デ
ータ線１の一部および画素電極４となるITO膜、モリブ
デン（Mo）膜とｎ＋ａ−Si膜との多層膜より構成される
第１の導体102と、第１の導体102上に一部重なって平面
形状が等しく積層されたａ−Si膜より形成される半導体
103aとその上のSiNx膜より形成される第１の絶縁体103b
からなる２層膜領域103と、２層膜領域103の半導体103a
の側面に接して２層膜領域103および第１の導体102以外
の領域を覆ってある感光性ポリイミドからなる第２の絶
縁体104と、２層膜領域103、第２の絶縁体104および第
１の導体102上にあって走査線２およびデータ線１の一
部となるAl膜により形成される第２の導体105とからな
る。ここで、２層膜領域103はソース５、ドレイン６を
接続してTFT3の能動領域を構成するとともに、データ線
１と走査線２の交差領域７にも絶縁の役割を持って、デ
ータ線１、走査線２の幅より大きな平面形状をなしてあ
る。さらに、第２の導体105はソース５およびドレイン
６の間にソース５、ドレイン６の間隔より広い平面形状
でソース５およびドレイン６と一部分重なっておりTFT3
のゲート電極を含む走査線２をなすとともに，第２の導
体105は走査線２と接続されていない状態において第１
の導体102のなすデータ線１上に接触してデータ線１の
一部をなすように構成され、データ線１の抵抗を下げる
役割を果す。
また、第２図（ａ）から分かるように、データ線１と走
査線２の交差領域７およびTFT3においては，最上層の第
２の導体105と半導体103aとは第２の絶縁体104で絶縁さ
れている。また、第２図（ｂ）から分るようにデータ線
１は第１の導体102と第２の導体105からなる多層膜から
構成されている。
査線２の交差領域７およびTFT3においては，最上層の第
２の導体105と半導体103aとは第２の絶縁体104で絶縁さ
れている。また、第２図（ｂ）から分るようにデータ線
１は第１の導体102と第２の導体105からなる多層膜から
構成されている。
第３図（ａ），（ｂ），（ｃ）は本アクティブマトリク
スセル構造を形成するに必要なマスクのレイアウト図で
ある。マスクは３枚でよく、符号は第１図で対応するマ
スクで形成されるものと同じとした。第３図（ａ）に示
すマスクは第１の導体102を形成する第１のマスク、第
３図（ｂ）に示すマスクは２層膜領域103を形成する第
２のマスク、第３図（ｃ）に示すマスクは第２の導体10
5を形成する第３のマスクである。
スセル構造を形成するに必要なマスクのレイアウト図で
ある。マスクは３枚でよく、符号は第１図で対応するマ
スクで形成されるものと同じとした。第３図（ａ）に示
すマスクは第１の導体102を形成する第１のマスク、第
３図（ｂ）に示すマスクは２層膜領域103を形成する第
２のマスク、第３図（ｃ）に示すマスクは第２の導体10
5を形成する第３のマスクである。
次に、上記構成によるアクティブマトリクスセルの製作
方法を第４図（ａ−１）乃至（ｅ−１）および第４図
（ａ−２）乃至（ｅ−２）に従い順を追って説明する。
なお、第４図（ａ−１）乃至（ｅ−１）は第１図のＢ−
Ｂ線矢視方向、第４図（ａ−２）乃至（ｅ−２）は第１
図のＤ−Ｄ線矢視方向での断面図である。まず、基板10
0としてバリウム硼珪酸ガラス（コーニング7059）を用
い、この基板100上に基板ガラスから不純物等がTFTに混
入することによる特性の劣化を防ぐための保護層101と
してPCVD法により2000ÅのSiNx膜を堆積する。次いで、
導体膜としてスパッタ法により500ÅのITO膜を堆積し、
続いて電子ビーム蒸着（EB）法により400Åのモリブデ
ン（Mo）膜を堆積し、背面露光時の遮光マスクとする。
さらにPCVD法でリン（Ｐ）をドープした200Åのｎ＋ａ
−Si膜を堆積する。このITO膜とｎ＋ａ−Si膜の多層膜
上に、第１のマスクを用いTFTのソース・ドレインおよ
び配線となる電極パタンを感光性樹脂で形成し、これを
エッチング阻止膜として、まずｎ＋ａ−Si膜をCCl2F2ガ
スを用いた反応性イオンエッチング法で加工し、続けて
Mo膜をCCl2F2＋O2の混合ガスを用いた反応性イオンエッ
チング法により加工し、さらにITO膜をHCl、HNO3を含む
水溶液で加工して、第４図（ａ−１），（ａ−２）に示
すように第１の導体102を形成する。
方法を第４図（ａ−１）乃至（ｅ−１）および第４図
（ａ−２）乃至（ｅ−２）に従い順を追って説明する。
なお、第４図（ａ−１）乃至（ｅ−１）は第１図のＢ−
Ｂ線矢視方向、第４図（ａ−２）乃至（ｅ−２）は第１
図のＤ−Ｄ線矢視方向での断面図である。まず、基板10
0としてバリウム硼珪酸ガラス（コーニング7059）を用
い、この基板100上に基板ガラスから不純物等がTFTに混
入することによる特性の劣化を防ぐための保護層101と
してPCVD法により2000ÅのSiNx膜を堆積する。次いで、
導体膜としてスパッタ法により500ÅのITO膜を堆積し、
続いて電子ビーム蒸着（EB）法により400Åのモリブデ
ン（Mo）膜を堆積し、背面露光時の遮光マスクとする。
さらにPCVD法でリン（Ｐ）をドープした200Åのｎ＋ａ
−Si膜を堆積する。このITO膜とｎ＋ａ−Si膜の多層膜
上に、第１のマスクを用いTFTのソース・ドレインおよ
び配線となる電極パタンを感光性樹脂で形成し、これを
エッチング阻止膜として、まずｎ＋ａ−Si膜をCCl2F2ガ
スを用いた反応性イオンエッチング法で加工し、続けて
Mo膜をCCl2F2＋O2の混合ガスを用いた反応性イオンエッ
チング法により加工し、さらにITO膜をHCl、HNO3を含む
水溶液で加工して、第４図（ａ−１），（ａ−２）に示
すように第１の導体102を形成する。
次に、感光性樹脂を除去したのち、第４図（ｂ−１），
（ｂ−２）に示すように、PCVD法により能動領域となる
1200Åのａ−Si膜からなる半導体103aと第１の絶縁体10
3bとして2000ÅのSiNxを真空状態を保持したまま連続し
て堆積する。次いで、第２のマスクを用い、TFT等の２
層膜領域103に対するパタンを感光性樹脂で形成し、ま
ず、SiNx膜をCF4ガスを用いた反応性イオンエッチング
法により加工し、続けてａ−Si膜をCCl2F2ガスを用いた
反応性イオンエッチング法により加工し、第４図（ｃ−
１），（ｃ−２）に示すように、２層膜領域103を形成
する。この時、２層膜領域103以外の第１の導体102のｎ
＋ａ−Si膜も同時に除去する。
（ｂ−２）に示すように、PCVD法により能動領域となる
1200Åのａ−Si膜からなる半導体103aと第１の絶縁体10
3bとして2000ÅのSiNxを真空状態を保持したまま連続し
て堆積する。次いで、第２のマスクを用い、TFT等の２
層膜領域103に対するパタンを感光性樹脂で形成し、ま
ず、SiNx膜をCF4ガスを用いた反応性イオンエッチング
法により加工し、続けてａ−Si膜をCCl2F2ガスを用いた
反応性イオンエッチング法により加工し、第４図（ｃ−
１），（ｃ−２）に示すように、２層膜領域103を形成
する。この時、２層膜領域103以外の第１の導体102のｎ
＋ａ−Si膜も同時に除去する。
次いで、感光性ポリイミド104a（例えば東レUR−3600）
を回転塗布法で基板上に塗布する。推奨の83℃でプリベ
ークしたのち、基板100の背面より、1000mj/cm2の紫外
光110で感光性ポリイミド104aを露光する。次に、推奨
の現像液で未露光部のポリイミド104aを除去し、250℃
の熱処理を行いイミド化反応を生じさせ、第４図（ｄ−
１），（ｄ−２）に示すように第２の絶縁体104を２層
膜領域103および第１の導体102以外の領域を覆って形成
する。
を回転塗布法で基板上に塗布する。推奨の83℃でプリベ
ークしたのち、基板100の背面より、1000mj/cm2の紫外
光110で感光性ポリイミド104aを露光する。次に、推奨
の現像液で未露光部のポリイミド104aを除去し、250℃
の熱処理を行いイミド化反応を生じさせ、第４図（ｄ−
１），（ｄ−２）に示すように第２の絶縁体104を２層
膜領域103および第１の導体102以外の領域を覆って形成
する。
この後、第４図（ｅ−１），（ｅ−２）に示すように、
ゲート電極を含む走査線用金属膜として、１μｍのAl膜
を堆積し第３のマスクで第２の導体105に加工する。こ
の時、第１の導体102上に積層されていたMo膜はAl膜と
ともに除去でき、画素電極４はITO膜のみで構成される
ことになる。以上の工程によりアクティブマトリクスセ
ルを製作することができる。
ゲート電極を含む走査線用金属膜として、１μｍのAl膜
を堆積し第３のマスクで第２の導体105に加工する。こ
の時、第１の導体102上に積層されていたMo膜はAl膜と
ともに除去でき、画素電極４はITO膜のみで構成される
ことになる。以上の工程によりアクティブマトリクスセ
ルを製作することができる。
また、上記方法により製作したTFT3を測定したところ、
電界効果移動度μ0.5cm2/Vsec、リーク電流10-12A、ON
−OFF比６桁であることが分かった。この特性はアクテ
ィブマトリクス用TFTとして十分な特性であった。ま
た、第２の導体105と半導体103bであるａ−Si膜との絶
縁性は良好であり、第２の導体105からａ−Si膜への異
常な漏れ電流は観測されなかった。また、第１の導体10
2と第２の導体105との多層膜によりデータ線が形成され
ているため、従来のデータ線に比べ、データ線抵抗を約
1/10に低減できる効果があった。
電界効果移動度μ0.5cm2/Vsec、リーク電流10-12A、ON
−OFF比６桁であることが分かった。この特性はアクテ
ィブマトリクス用TFTとして十分な特性であった。ま
た、第２の導体105と半導体103bであるａ−Si膜との絶
縁性は良好であり、第２の導体105からａ−Si膜への異
常な漏れ電流は観測されなかった。また、第１の導体10
2と第２の導体105との多層膜によりデータ線が形成され
ているため、従来のデータ線に比べ、データ線抵抗を約
1/10に低減できる効果があった。
本実施例によれば、半導体103aとゲート絶縁膜となる第
１の絶縁体103bを真空状態を保持したまま連続堆積し、
半導体103aと第１の絶縁体103bとの界面の安定性を高め
ることができるとともに、２層膜領域103の側面に露出
した半導体103aを第２の絶縁体104で覆い絶縁体化する
ことにより上層に形成される第２の導体105と半導体103
aとの短絡を防止することができる。さらに、ネガ型の
絶縁性の感光性樹脂を基板の背面から露光することによ
って、第１の導体102および２層膜領域103に対し、自己
整合的に第２の絶縁体104を形成することができる。
１の絶縁体103bを真空状態を保持したまま連続堆積し、
半導体103aと第１の絶縁体103bとの界面の安定性を高め
ることができるとともに、２層膜領域103の側面に露出
した半導体103aを第２の絶縁体104で覆い絶縁体化する
ことにより上層に形成される第２の導体105と半導体103
aとの短絡を防止することができる。さらに、ネガ型の
絶縁性の感光性樹脂を基板の背面から露光することによ
って、第１の導体102および２層膜領域103に対し、自己
整合的に第２の絶縁体104を形成することができる。
なお、本実施において用いた材料以外に、半導体103aと
してはアクティブマトリクス型の平面ディスプレイ用TF
Tに一般に用いられる多結晶シリコン（poly−Si）を用
いることができ、また、ｐチャンネル型TFTを用いる場
合はｎ型半導体の代わりにｐ型半導体を用いればよいこ
とは自明である。更にまた、第１の絶縁体103bにSiNxを
用いたがこれ以外にSiO2等、絶縁性がよくTFTのゲート
絶縁膜として使用できるものが任意に使用でき、第２の
絶縁体104はネガ型の感光性樹脂である必要があるが、
各種の感光性ポリイミド、耐熱温度の高いレジスト等が
用いることができ、第２の導体105については、Mo、pol
y−Si等ゲート電極に適したものであればすべて用いる
ことができる。
してはアクティブマトリクス型の平面ディスプレイ用TF
Tに一般に用いられる多結晶シリコン（poly−Si）を用
いることができ、また、ｐチャンネル型TFTを用いる場
合はｎ型半導体の代わりにｐ型半導体を用いればよいこ
とは自明である。更にまた、第１の絶縁体103bにSiNxを
用いたがこれ以外にSiO2等、絶縁性がよくTFTのゲート
絶縁膜として使用できるものが任意に使用でき、第２の
絶縁体104はネガ型の感光性樹脂である必要があるが、
各種の感光性ポリイミド、耐熱温度の高いレジスト等が
用いることができ、第２の導体105については、Mo、pol
y−Si等ゲート電極に適したものであればすべて用いる
ことができる。
さらに、第１図に示した構成法は本発明の一例であっ
て、本発明の要旨を逸脱しないで変更することは可能で
ある。例えば、第１の導体102の作るデータ線１上の第
２の導体105は交差領域７の２層膜領域103とは離してあ
るが、第２の導体105の作る走査線２と短絡しないなら
ば第２の導体105を交差領域７の２層膜と重ねてもよ
い。この構成の方がデータ線の抵抗が低減できる可能性
がある。また、TFTの能動領域を構成する２層膜領域103
と交差領域７の２層膜領域103とが第１図では完全に分
離されているが、TFT3がオフの時にデータ線１から画素
電極４に不必要な電流が流れなければよいため、一部接
続したりすることが可能である。また、本実施例では、
保護層101を基板100上に設けたが、保護層を設けていな
いアクティブマトリクスセルでも充分前述と同様の効果
が得られる。
て、本発明の要旨を逸脱しないで変更することは可能で
ある。例えば、第１の導体102の作るデータ線１上の第
２の導体105は交差領域７の２層膜領域103とは離してあ
るが、第２の導体105の作る走査線２と短絡しないなら
ば第２の導体105を交差領域７の２層膜と重ねてもよ
い。この構成の方がデータ線の抵抗が低減できる可能性
がある。また、TFTの能動領域を構成する２層膜領域103
と交差領域７の２層膜領域103とが第１図では完全に分
離されているが、TFT3がオフの時にデータ線１から画素
電極４に不必要な電流が流れなければよいため、一部接
続したりすることが可能である。また、本実施例では、
保護層101を基板100上に設けたが、保護層を設けていな
いアクティブマトリクスセルでも充分前述と同様の効果
が得られる。
（発明の効果） 以上説明したように、第１の本発明によれば、再現性が
よく高歩留まりで高移動度TFTを用いたアクティブマト
リクスセルを提供できる利点がある。また、データ線は
２つの重なった導体からなるため、データ線抵抗を極め
て小さくでき、ディスプレイの大面積化が容易に行える
利点がある。
よく高歩留まりで高移動度TFTを用いたアクティブマト
リクスセルを提供できる利点がある。また、データ線は
２つの重なった導体からなるため、データ線抵抗を極め
て小さくでき、ディスプレイの大面積化が容易に行える
利点がある。
さらに、第２の発明によれば、マスク枚数は僅か３枚で
あるにもかかわらず、再現性がよく高歩留まりで高移動
度TFTを備えたアクティブマトリクスセルを製作できる
とともに画素電極上には絶縁膜が形成されないので、セ
ルの表示部分の膜構成が配向膜と液晶のみの単純な構成
となり、セルの表示部分の設計が容易になる利点があ
る。
あるにもかかわらず、再現性がよく高歩留まりで高移動
度TFTを備えたアクティブマトリクスセルを製作できる
とともに画素電極上には絶縁膜が形成されないので、セ
ルの表示部分の膜構成が配向膜と液晶のみの単純な構成
となり、セルの表示部分の設計が容易になる利点があ
る。
第１図は本発明によるアクティブマトリクスセルを示す
平面図、第２図（ａ）は第１図のＢ−Ｂ線矢視方向での
断面図、第２図（ｂ）は第１図のＣ−Ｃ線矢視方向での
断面図、第３図は本発明によるアクティブマトリクスセ
ルを形成するに必要なマスクのレイアウト図、第４図
（ａ−１）乃至（ｅ−１）及び（ａ−２）乃至（ｅ−
２）は本発明によるアクティブマトリクスセルの製作方
法を説明するための図、第５図はアクティブマトリクス
セルの概念図、第６図は従来の２枚マスクプロセスで製
作されたアクティブマトリクスセルの構造図、第７図は
従来の３枚マスクプロセスによるアクティブマトリクス
セルの製作方法を説明するための図である。 図中、１……データ線、２……走査線、３……アクティ
ブ素子（TFT）、４……画素電極、５……ソース、６…
…ドレイン、７……交差領域、100……基板、101……保
護層、102……第１の導体、103……２層膜領域、103a…
…半導体、103b……第１の絶縁体、104……第２の絶縁
体、105……第２の導体。
平面図、第２図（ａ）は第１図のＢ−Ｂ線矢視方向での
断面図、第２図（ｂ）は第１図のＣ−Ｃ線矢視方向での
断面図、第３図は本発明によるアクティブマトリクスセ
ルを形成するに必要なマスクのレイアウト図、第４図
（ａ−１）乃至（ｅ−１）及び（ａ−２）乃至（ｅ−
２）は本発明によるアクティブマトリクスセルの製作方
法を説明するための図、第５図はアクティブマトリクス
セルの概念図、第６図は従来の２枚マスクプロセスで製
作されたアクティブマトリクスセルの構造図、第７図は
従来の３枚マスクプロセスによるアクティブマトリクス
セルの製作方法を説明するための図である。 図中、１……データ線、２……走査線、３……アクティ
ブ素子（TFT）、４……画素電極、５……ソース、６…
…ドレイン、７……交差領域、100……基板、101……保
護層、102……第１の導体、103……２層膜領域、103a…
…半導体、103b……第１の絶縁体、104……第２の絶縁
体、105……第２の導体。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 和田 力 東京都武蔵野市緑町３丁目９番11号 日本 電信電話株式会社電子機構技術研究所内 (56)参考文献 特開 昭61−151614（ＪＰ，Ａ) 特開 昭58−190042（ＪＰ，Ａ) 実開 昭61−116325（ＪＰ，Ｕ)
Claims (5)
- 【請求項１】透明基板上に、薄膜トランジスタのソー
ス、ドレイン、データ線の一部および画素電極からなる
第１の導体と、平面形状が等しく積層された半導体と該
半導体上の第１の絶縁体からなる２層膜領域と、走査線
およびデータ線の一部となる第２の導体とを配設してな
り、 前記２層膜領域が、ソース、ドレインを接続して前記薄
膜トランジスタの能動領域をなすようにソース、ドレイ
ン上に一部重なって設けられるとともに、データ線と走
査線の交差領域にもデータ線、走査線の幅より大きな平
面形状をなしてデータ線上に一部重なって設けられてお
り、 さらに、前記第２の導体が薄膜トランジスタの能動領域
をなす２層膜領域上ではソースおよびドレインの間にソ
ース、ドレインの間隔より広い平面形状でソースおよび
ドレインと一部重なって設けられ薄膜トランジスタのゲ
ート電極を含む走査線をなすとともに、第２の導体が走
査線と接続されていない状態において前記第１の導体の
なすデータ線上に接触してデータ線の一部をなすように
構成したアクティブマトリクスセルにおいて、 前記２層膜領域の側面の一部に接して前記２層膜領域と
前記第１の導体の領域のつくる論理和領域以外の領域を
覆い、前記走査線下に第２の絶縁体が形成されている、 ことを特徴とするアクティブマトリクスセル。 - 【請求項２】前記半導体がアモルファスシリコンまたは
多結晶シリコンであることを特徴とする特許請求の範囲
第１項記載のアクティブマトリクスセル。 - 【請求項３】前記第１の導体が、透明導体を共通に有
し、部分的に該透明導体上の不透明導体との多層膜また
はさらに該不透明導体上のｎ型半導体との多層膜である
ことを特徴とする特許請求の範囲第１項または第２項記
載のアクティブマトリクスセル。 - 【請求項４】透明基板上に、透明導体および該透明導体
上に少なくとも一層の不透明導体を積層した第１の導体
膜を堆積し、薄膜トランジスタのソース、ドレイン、デ
ータ線の一部および画素電極となる形状に該第１の導体
膜を加工して第１の導体を形成した後、 半導体膜および該半導体膜上に第１の絶縁体膜を連続堆
積し、ソース、ドレインを接続して薄膜トランジスタの
能動領域を構成する形状とデータ線と走査線の交差領域
にデータ線と走査線の幅より大きな形状に加工して２層
膜領域を形成し、 ネガ型の絶縁性の感光性樹脂を塗布し、前記透明基板の
背面より前記２層膜領域および第１の導体を遮光マスク
として前記感光性樹脂を露光し、現像処理により、前記
２層膜領域の側面の一部に接して前記２層膜領域および
第１の導体の領域のつくる論理和領域以外の領域に前記
感光性樹脂による第２の絶縁体膜を形成し、 さらに第２の導体膜を堆積し、前記薄膜トランジスタの
ゲート電極を含む走査線の形状と走査線と接続されてい
ない状態で前記第１の導体のなすデータ線上に接触して
あってデータ線の一部をなす形状に加工するとともに、
前記画素電極部分の第１の導体から前記不透明導体を除
去する ことを特徴とするアクティブマトリクスセルの製作方
法。 - 【請求項５】前記第２の絶縁体膜となる感光性樹脂とし
て、ネガ型の感光性ポリイミドを用いることを特徴とす
る特許請求の範囲第４項記載のアクティブマトリクスセ
ルの製作方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62192341A JPH0797191B2 (ja) | 1987-07-31 | 1987-07-31 | アクティブマトリクスセルおよびその製作方法 |
| US07/222,844 US4918504A (en) | 1987-07-31 | 1988-07-22 | Active matrix cell |
| DE88112172T DE3884891T2 (de) | 1987-07-31 | 1988-07-27 | Aktive Matrixzelle und deren Herstellungsverfahren. |
| EP88112172A EP0304657B1 (en) | 1987-07-31 | 1988-07-27 | Active matrix cell and method of manufacturing the same |
| US07/728,851 US5198377A (en) | 1987-07-31 | 1991-07-09 | Method of manufacturing an active matrix cell |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62192341A JPH0797191B2 (ja) | 1987-07-31 | 1987-07-31 | アクティブマトリクスセルおよびその製作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6435529A JPS6435529A (en) | 1989-02-06 |
| JPH0797191B2 true JPH0797191B2 (ja) | 1995-10-18 |
Family
ID=16289662
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62192341A Expired - Lifetime JPH0797191B2 (ja) | 1987-07-31 | 1987-07-31 | アクティブマトリクスセルおよびその製作方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0797191B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4530450B2 (ja) * | 1999-09-29 | 2010-08-25 | 三洋電機株式会社 | Ｅｌ表示装置 |
| JP5717546B2 (ja) | 2011-06-01 | 2015-05-13 | 三菱電機株式会社 | 薄膜トランジスタ基板およびその製造方法 |
| JP2015012048A (ja) | 2013-06-27 | 2015-01-19 | 三菱電機株式会社 | アクティブマトリクス基板およびその製造方法 |
| JP6315966B2 (ja) | 2013-12-11 | 2018-04-25 | 三菱電機株式会社 | アクティブマトリックス基板およびその製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0610349Y2 (ja) * | 1984-12-30 | 1994-03-16 | ホシデン株式会社 | 液晶表示素子 |
-
1987
- 1987-07-31 JP JP62192341A patent/JPH0797191B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6435529A (en) | 1989-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6300995B1 (en) | Liquid crystal display device utilizing in-plane-switching system and having alignment film separating picture element electrode or counter electrode from liquid crystal layer | |
| US4918504A (en) | Active matrix cell | |
| KR101019048B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| JP4967631B2 (ja) | 表示装置 | |
| JP2004341550A (ja) | 液晶表示装置および液晶表示装置の製造方法 | |
| JPH03148636A (ja) | アクティブマトリクス型液晶表示素子の製造方法 | |
| JPH04163528A (ja) | アクティブマトリクス表示装置 | |
| CN110148601B (zh) | 一种阵列基板、其制作方法及显示装置 | |
| JPH061314B2 (ja) | 薄膜トランジスタアレイ | |
| US7790582B2 (en) | Method for fabricating polysilicon liquid crystal display device | |
| US6500702B2 (en) | Method for manufacturing thin film transistor liquid crystal display | |
| JP2003517203A (ja) | トランジスタの製造方法 | |
| US7705925B2 (en) | Method of manufacturing an array substrate for use in a LCD device | |
| US5198377A (en) | Method of manufacturing an active matrix cell | |
| JP2003517641A (ja) | アクティブマトリクスデバイスの製造方法 | |
| US7348197B2 (en) | Liquid crystal display device and fabrication method thereof | |
| KR20110053721A (ko) | 어레이 기판 및 이의 제조방법 | |
| WO2021097995A1 (zh) | 一种阵列基板及其制备方法 | |
| JPH0797191B2 (ja) | アクティブマトリクスセルおよびその製作方法 | |
| JPH11326941A (ja) | アクティブマトリクス表示装置 | |
| JPS6266664A (ja) | 駆動回路基板 | |
| KR100205867B1 (ko) | 액티브매트릭스기판의 제조방법 및 그 방법에 의해제조되는액티브매트릭스기판 | |
| JPH0685440B2 (ja) | 薄膜トランジスタ | |
| JPH03132626A (ja) | 半導体装置と半導体装置の製造方法 | |
| KR100837884B1 (ko) | 액정표시장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071018 Year of fee payment: 12 |