JPH01124824A - 薄膜トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、アクティブマトリクス型の液晶表示素子に用
いられる薄膜トランジスタの製造方法に関するものであ
る。

〔従　来　技　術〕

液晶テレビ等に使用される液晶表示装置としては、高コ
ントラスト及び高時分割駆動が要求されるため、アクテ
ィブマトリクス型を用いることが提案されている。この
アクティブマトリクス型の液晶表示装置は、透明電極お
よびこの透明電極に接続されたスイッチイング素子をマ
トリクス状に複数配列した基板と、この基板に配列され
た複数の透明電掘に対向する地方の透明電極を設けた対
向基板と、およびこれらの基板間に封入された液晶とを
備えている。そして、前記スイッチイング素子として、
薄膜トランジスタを用いることが提案されている。

ところで、従来、アクティブマトリクス型の液晶表示装
置に用いられる薄膜トランジスタは、半導体部に照射さ
れる光線によってオフ抵抗が低下するのを防止するため
に、前記半導体部を遮光する遮光部材が設けられている
。この遮光部材を備えた薄膜トランジスタは、第４図の
断面図に示すように構成されている。即ち、基板１に形
成されたゲート電極２の上に、ゲート絶縁層３を介して
アモルファスシリコンよりなる半導体膜４が形成され、
この半導体膜４上にリン（Ｐ）がドーピングされたｎ＋
アモルファスシリコン膜５が堆積され、さらにドレイン
電極６及びソース電極７が形成され、これらによって１
つの薄膜トランジスタの主要部を構成している。そして
、この薄膜トランジスタの主要部上には透明絶縁膜８が
積層され、さらにこの透明絶縁膜８のソース電極７上に
はコンタクトホール８ａが形成されている。そして、前
記透明絶縁膜８上には、コンタクトホール８ａ内でソー
ス電極と接続された画素電極９が形成されている。

更に、ソース電極７とドレイン電極６との間の半導体膜
４の部分（以下チャンネル部という。）の上部に遮光膜
が形成さている。そして、上述の様な従来の薄膜トラン
ジスタの遮光膜は、薄膜トランジスタの主要部及び画素
電極９を形成した後に、更に、感光性を持った染色可能
な樹脂膜を被着させ、この樹脂膜に、マスクを用いた露
光、現像処理を行い、パターニングし、このパターニン
グされた樹脂膜を染色するという工程によって形成され
ていた。

（従来技術の問題点〕 しかしながら、従来の薄膜トランジスタの製造方法では
遮光膜を形成するために、マスクを用いて樹脂膜をパタ
ーニングするので製造工程が増える。また樹脂膜をフォ
トマスクを用いて露光、現像処理することによってパタ
ーニングするので、このためマスクの位置決め誤差、及
びエツチング精度の壽響により高精度のパターニングが
困難であり、そのパターニングは２μｍ程度の誤差を生
じる。例えば、前記樹脂膜端部を垂直にエツチングする
ことはできず第４図に示すように薄膜トランジスタの端
部よりも画素電極９の縁を２μｍ程度被った状態で形成
される。このため、実質的に画素の面積が小さくなる。

〔発明の目的〕

本発明は上記従来の決定に鑑み、製造工程が少なく且つ
製造効率の高い薄膜トランジスタの製造方法を提供する
ことを目的とする。

〔発明の要点〕

本発明は上記目的を達成するために、薄膜トランジスタ
の主要部の形成後、この薄膜トランジスタの主要部上に
染色可能な透明絶縁膜を形成し、この透明絶縁膜の上面
に画素電極をパターニングし、さらにこのパターニング
された画素電極をマスクとして使用し、前記薄膜トラン
ジスタの主要部の少なくともチャンネル部の上方向に位
置する前記透明導電膜が除去された前記透明絶縁膜の部
分を染色する工程からなることを要点とするものである
。

〔第１の実施例〕 以下本発明の実施例について図面を参照しながら詳述す
る。

この発明により製造された薄膜トランジスタは、薄膜を
順次積層して形成された薄膜トランジスタの主要部と、
その上に形成された遮光膜とからなっ・ており、その第
１の実施例の具体的な構成を第１図の断面図に示す。

同図において、ガラス基板１１上にはゲート電極１２が
形成され、このゲート電極１２を被って膜厚が約３００
０人の窒化シリコンからなるゲート絶縁膜１３が積層さ
れている。更にゲート絶縁膜１３上の前記ゲート電極１
２に対応する位置に、アモルファスシリコンからなる半
導体膜１・４が積層形成されている。この半導体膜１４
上には、リン（Ｐ）がドーピングされたｎ＋型のアモル
ファスシリコン膜１５、ドレイン電極１７が順次堆積さ
れたドレイン側形成部と、ｎ＋型のアモルファスシリコ
ン膜１５、ソース電極１８が順次堆積されたソース側形
成部とが形成されている。また、この薄膜トランジスタ
の主要部及び基板１１上には染色可能な透明絶縁膜２０
が形成され、この透明絶縁膜２０上には画素電極１９ａ
、１９ｂが形成されている。この画素電極１９ａ、１９
ｂは透明絶縁膜２０に形成されたコンタクトホール２０
ａ内でソース電極１８と接続されている。

更に、前記薄膜トランジスタの主要部のソース電極１８
とドレイン電極１７との間の半導体膜１４にチャンネル
部を形成しており、同図において、このチャンネル部と
、前記ドレイン電極１７の上方向の透明絶縁膜２０は、
黒色染料によって染色されて遮光部を形成している。こ
の遮光部の厚さは、その最も薄い部分でも１μｍ以上の
厚さで形成されている。

次に、上述の薄膜トランジスタの製造方法について説明
する。

第２図１８）〜ｌｄ）は上述の薄膜トランジスタの製造
工程を示す図である。なお、上述の第１図に対応する部
分は同−待号を記す。

先ず、第２図（ａ）に示すようにガラス、石英等からな
る基板１１上に真空蒸着法、又はスパッタリング法等を
用いてアルミニウム（Ａ６）、モリブデン（ＭＯ）、ク
ロム（Ｃｒ）等の電極配線材料を膜厚２０００Å以上堆
積し、その後フォトリソグラフィー法によりパターン形
成し、パターン幅が１０μｍ程度のゲート電極１２を形
成する１次に、窒化シリコンのゲート絶縁ＦＪ１３をス
パッタリング法あるいはプラズマＣＶＤ法等により基板
１１及び上述のゲート電極１２を覆うように形成する。

その後、アモルファスシリコンからなる半導体層１４及
びｎ＋アモルファスシリコン膜１５をそれぞれプラズマ
ＣＶＤ法によりゲート絶縁膜１３上に連続して堆積しゲ
ート電極１２の上方及びその近辺だけを覆うようにフォ
トリソグラフィー法を用いてパターニングする。更にス
パッタリング法によりｎ＋アモルファスシリコン膜１５
及びゲート絶縁膜１３を覆うようにアルミニウム（Ａｌ
）、クロム（Ｃ「）等の導電性材料を堆積する。、その
後、フォトリソグラフィー法により上記導電性材料をパ
ターニングして、ドレイン電極１７、ソース電極１８を
形成する。そして、このドレイン電極１７、ソース電極
１８をマスクとしてｎ＋アモルファスシリコン膜１５を
エツチングし、チャンネル部を形成する０次に、以上の
ようにして形成した薄膜トランジスタの主要部上に同図
偽）に示すように無機又は有機の透明物質、例えばアク
リル等の染色可能な高分子絶縁材料を塗布し熱処理によ
って重合させることにより透明絶縁膜２０を形成する。

この透明絶縁膜２０の堆積される厚さは最も薄いドレイ
ン電極１７、及びソース電極１８上でも１μｍ以上の厚
さに堆積される。その後、フォトリソグラフィー法等に
よりソース電極１８上の透明絶縁膜２０にコンタクトホ
ール２０ａを形成する。

次に同図（Ｃ）に示すように、透明導電材料をスパッタ
リング法によりコンタクトホール２０ａ内および透明絶
縁膜２０上に堆積し、その後、フオＩ・リソグラフィー
法によりパターニングする。すなわち、透明導電材料は
透明絶縁ＶＡ２０に遮光部を形成する部分及び各ｉｉ！
ｉ素電極１９ａ、１９ｂの周線に沿った部分が除去され
、個々の画素電極１９ａ、１９ｂに分離される。この際
、透明導電材料は、・薄膜トランジスタの主要部の半導
体膜１４のチャンネル部の上方向に位置する透明絶縁膜
２０の部分、又は前記半導体膜１４のチャンネル部及び
このチャンネル幅方向に延長された半導体膜１４のソー
ス電極１８、ドレイン電極１７がＨＩＷＩされない部分
の上方向に位置する前記透明絶縁膜２０の部分が除去さ
れる。このようにして・透明絶縁１１２，０の遮光部を
形成するための部分は、その表面が露出される。

その後、上述のように順次薄膜が積層された基板１１を
黒色染料０．５３１２１１％と酢酸を混合した７０℃の
染色液に１０分間浸漬する。この工程により、露出して
いる透明絶縁膜２０の一部は、黒色染料によって染色さ
れ同図１ｄ）に示すように、透明絶縁膜２０内の一部分
に遮光部となる部分が形成される。その後、上述の基板
１１を水洗し、２５℃のタンニン酸１ｗｔ％、酒石酸ア
ンチモニルカリウム１−ｔ％の溶液に１０分間浸漬して
、防染処理を施す。

最後に基板１１の表面を水洗して、１００℃で約３０分
間乾燥する。

以上のようにして形成された遮光部１６はその最も薄い
部分でも１μｍ以上の厚さに形成されており、波長が４
０ｏｎ−〜８００ｎａ＋の可視光を９９％以上吸収する
。

以上詳細に説明したように、従来の薄膜トランジスタは
、その最上面に遮光膜が形成されるのに対して、本実施
例によって製造される薄膜トランジスタは、透明絶縁膜
上に画素電極を形成した後、このＭ素電極をマスクとし
て前記透明絶縁膜の一部を染色することによって、遮光
部が形成される。

従って、遮光膜を形成するためのパターニング工程がな
いので工程数が減少し、また、マスクの位置合わせ誤差
及び感光性樹脂の低いエツチング精度の影響により遮光
膜の端部が画素電極を被い、画素の面積を小さくするこ
ともない。

〔第２の実施例〕 第３図は、本発明に基づく第２の実施例によって製造さ
れた薄膜ｌ・ランジスタの断面図である。

同図において、薄膜トランジスタの主要部の製造工程は
上述の第２図（ａ）の製造工程と同じであるのでこの説
明は省略する。また第１図及び第２図（ａｌと同じ薄膜
、及び電極については同一番号を付す。

本実施例では上述の第２図１８）の工程により薄膜トラ
ンジスタ形成後、先ず無機の透明絶縁材料をプラズマＣ
ＶＤ法等により堆積し、透明絶縁膜２２を形成する。そ
の後、染色可能な透明絶縁材料としてアクリル樹脂等を
１μｍ以上の厚さに塗布、焼成し、透明絶縁Ｍ’Ａ２３
を形成する。更にソース電極１８上にコンタクトホール
２０ａを形成するため、フォトリソグラフィーにより上
述の透明絶縁膜２２．２３にエツチングを行う。その後
、透明導電材料をスパッタリング法等によりコンタクト
ホール２Ｏａ内及び透明絶縁膜２３上に堆積し、フォト
リソグラフィー法によりパターニングする。この際透明
導電材料は前述した第１の実施例と同様に個々の画素電
極２４ａ、２４ｂに分離される。このパターニングによ
り、透明導電材料はｉ４１！ｌ！）ランジスタの主要部
の少なくともチャンネル部の上面部分が除去され、透明
絶縁膜の遮光部を形成するための部分が露出する。次に
第１の実施例と同様に順次薄膜が積層された基板１１を
黒色染料０．５重量％と酢酸を混合した７０℃の染色液
に１０分間浸漬し、露出している透明絶縁膜２３の一部
分を染色する。その後、上述の基板１１を水洗し、前述
と同様に１０分間防染処理することによって透明絶縁膜
２３の露出している部分には黒色に染色された遮光部２
５が形成される。

上述した第２の実施例に示す製造工程により遮光部２５
を形成する場合には前述の第１の実施例の場合と異なり
、半導体層１４と染色された遮光部２５とが接しないた
め、黒色染料中に含まれる正金屈類等が半導体層１４内
に不純物として侵入することがない。また、この第２の
実施例の場合にも遮光部２５は染色された黒色染料によ
り可視光を充分（９９％以上）吸収する。

（発明の効果〕 以上述べたように、本発明は、薄膜トランジスタの遮光
部を、透明絶縁膜上に画素電極を形成した後、この画素
電極をマスクとして前記透明絶縁膜の一部を染色するこ
とによって形成している。

従って、従来の製造方法のように遮光膜をパターニング
することがないので製造工程が減少し、歩留りが向上す
る。またパターニングの誤差により画素電極の面積が小
さくならず、画素電極を有効に使用できる。

【図面の簡単な説明】

第１図は第１の実施例により製造された薄膜トランジス
タの断面図、 第２図（ａ）〜（ｄ）は第１の実施例の薄膜トランジス
タの製造工程図、 第３図は第２の実施例により製造された薄膜トランジス
タの断面図、 第４図は従来の薄膜トランジスタの断面図である。 １１・・・基板、 １２・・・ゲーＩ・電極、 １３・・・ゲート絶縁膜、 １４・・・半導体膜、 １５・・・ｎ＋アモルファスシリコン膜、１６．２５・
・・遮光部、 １７・・・ドレイン電極、 １８・・・ソース、 １９ａ、１９ｂ、２４ａ、２４ｂ ・・・画素電極、 ２０．２２．２３・・・透明絶縁膜、 ２０ａ・・・コンタクトホール。 特許出願人　　カシオ計算機株式会社 第１図 第２図 第４図

Claims (1)

【特許請求の範囲】
1. 　透明基板上に少なくともゲート電極、ゲート絶縁膜、
   半導体膜を順次形成する第１の工程と、前記半導体膜上
   にドレイン電極及びソース電極を形成して、これらドレ
   イン電極及びソース電極間の前記半導体膜にチャンネル
   部を形成する第２の工程と、前記ドレイン電極、ソース
   電極及びチャンネル部上に前記ソース電極のコンタクト
   ホールを設けた染色可能な透明絶縁膜を形成する第３の
   工程と、前記透明絶縁膜上に透明導電膜を形成する第４
   の工程と、少なくとも前記チャンネル部の上方向に位置
   する前記透明導電膜の部分を除去する第５の工程と、前
   記透明導電膜が除去された前記透明絶縁膜の部分を染色
   する第６の工程とを有することを特徴とする薄膜トラン
   ジスタの製造方法。