JP2003207804A - 液晶用マトリクス基板の製造方法 - Google Patents
液晶用マトリクス基板の製造方法Info
- Publication number
- JP2003207804A JP2003207804A JP2002004901A JP2002004901A JP2003207804A JP 2003207804 A JP2003207804 A JP 2003207804A JP 2002004901 A JP2002004901 A JP 2002004901A JP 2002004901 A JP2002004901 A JP 2002004901A JP 2003207804 A JP2003207804 A JP 2003207804A
- Authority
- JP
- Japan
- Prior art keywords
- pixel electrode
- liquid crystal
- resist
- film
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】フォトマスクの使用枚数をより減少させる。
【解決手段】ハーフトーン露光を行い、更に現像を行う
ことにより、不均一な厚みのレジストパターン１２Ｐを
形成する。レジストパターン１２Ｐをマスクとしてドラ
イエッチングを行い、各コンタクトホール１２ｃ，１２
ｄを形成し、画素電極領域を区画する区画領域で溌水性
透明樹脂層１０の表面が露出した孔１２ｅを形成し、画
素電極領域で感光性アクリル系樹脂膜１１の表面をレジ
ストパターン１２Ｐにより覆う。酸化インジウム錫（Ｉ
ＴＯ）等の塗布型透明導電材１３をスピンコート等によ
り塗布する。このとき、塗布型透明導電材１３は、区画
領域の溌水性透明樹脂層１０表面で撥ね返されるので、
区画領域を除く他の部位に付着して塗布される。塗布型
透明導電材１３を焼成すると、画素電極領域に付着した
塗布型透明導電材１３が画素電極となる。
ことにより、不均一な厚みのレジストパターン１２Ｐを
形成する。レジストパターン１２Ｐをマスクとしてドラ
イエッチングを行い、各コンタクトホール１２ｃ，１２
ｄを形成し、画素電極領域を区画する区画領域で溌水性
透明樹脂層１０の表面が露出した孔１２ｅを形成し、画
素電極領域で感光性アクリル系樹脂膜１１の表面をレジ
ストパターン１２Ｐにより覆う。酸化インジウム錫（Ｉ
ＴＯ）等の塗布型透明導電材１３をスピンコート等によ
り塗布する。このとき、塗布型透明導電材１３は、区画
領域の溌水性透明樹脂層１０表面で撥ね返されるので、
区画領域を除く他の部位に付着して塗布される。塗布型
透明導電材１３を焼成すると、画素電極領域に付着した
塗布型透明導電材１３が画素電極となる。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置に用
いられる液晶用マトリクス基板の製造方法に関する。
いられる液晶用マトリクス基板の製造方法に関する。
【０００２】
【従来の技術】周知の様に、液晶表示装置としては、Ｔ
ＦＴと略称される薄膜トランジスタをスイッチング素子
として用いたアクティブマトリクス型液晶表示装置があ
る。このアクティブマトリクス型液晶表示装置では、多
数のＴＦＴを透明なガラス基板上に形成した液晶マトリ
クス基板を用いる。この液晶マトリクス基板は、フォト
リソグラフィのプロセスによる微細なパターニングを繰
り返すことにより製造されるため、その製造工程に多数
枚のフォトマスクを必要とする。その一方では、液晶表
示装置の生産性及び製造歩留まりの向上、あるいはコス
トの低減を図るために、フォトマスクの枚数の低減、つ
まりはフォトリソグラフィのプロセスの簡略化が望まれ
ている。
ＦＴと略称される薄膜トランジスタをスイッチング素子
として用いたアクティブマトリクス型液晶表示装置があ
る。このアクティブマトリクス型液晶表示装置では、多
数のＴＦＴを透明なガラス基板上に形成した液晶マトリ
クス基板を用いる。この液晶マトリクス基板は、フォト
リソグラフィのプロセスによる微細なパターニングを繰
り返すことにより製造されるため、その製造工程に多数
枚のフォトマスクを必要とする。その一方では、液晶表
示装置の生産性及び製造歩留まりの向上、あるいはコス
トの低減を図るために、フォトマスクの枚数の低減、つ
まりはフォトリソグラフィのプロセスの簡略化が望まれ
ている。
【０００３】ところで、アクティブマトリクス型液晶表
示装置の低消費電力化及び高輝度化を図るには、液晶セ
ルの光透過率を改善せねばならず、液晶マトリクス基板
の開口率を向上させることが必要である。この開口率を
向上させる方法としては、液晶セルに電界を与える画素
電極を平坦な保護膜上に形成すると共に、走査用のゲー
ト電極もしくは薄膜トランジスタを画素電極に立体的に
オーバラップさせるという方法が知られており、この方
法により８０％を超える高開口率を実現することができ
る。
示装置の低消費電力化及び高輝度化を図るには、液晶セ
ルの光透過率を改善せねばならず、液晶マトリクス基板
の開口率を向上させることが必要である。この開口率を
向上させる方法としては、液晶セルに電界を与える画素
電極を平坦な保護膜上に形成すると共に、走査用のゲー
ト電極もしくは薄膜トランジスタを画素電極に立体的に
オーバラップさせるという方法が知られており、この方
法により８０％を超える高開口率を実現することができ
る。
【０００４】この様な高開口率の液晶マトリクス基板
は、走査用のゲート電極と画像データ転送用のソース電
極とが交差するＧ−Ｓ交差領域、薄膜トランジスタ領
域、画素電極領域、及び周辺回路の端子領域等を含んで
おり、図９乃至図１４に示す様な製造工程により製造さ
れる。
は、走査用のゲート電極と画像データ転送用のソース電
極とが交差するＧ−Ｓ交差領域、薄膜トランジスタ領
域、画素電極領域、及び周辺回路の端子領域等を含んで
おり、図９乃至図１４に示す様な製造工程により製造さ
れる。
【０００５】まず、図９（ａ）に示す様に、ガラス基板
２１上にゲート電極膜２２を成膜する。ゲート電極膜２
２は、スパッタリング法等によって生成されるものであ
って、クロム（Ｃｒ）、アルミニウム（Ａｌ）、タンタ
ル（Ｔａ）等の金属膜である。このゲート電極膜２２上
に、フォトレジストを均一に塗布し、１枚目のフォトマ
スクを用いて、図９（ｂ）に示す様なレジストパターン
２３を形成する。そして、このレジストパターン２３を
マスクとして用いてエッチングを行い、図９（ｃ）に示
す様にゲート電極膜２２をパターニングする。
２１上にゲート電極膜２２を成膜する。ゲート電極膜２
２は、スパッタリング法等によって生成されるものであ
って、クロム（Ｃｒ）、アルミニウム（Ａｌ）、タンタ
ル（Ｔａ）等の金属膜である。このゲート電極膜２２上
に、フォトレジストを均一に塗布し、１枚目のフォトマ
スクを用いて、図９（ｂ）に示す様なレジストパターン
２３を形成する。そして、このレジストパターン２３を
マスクとして用いてエッチングを行い、図９（ｃ）に示
す様にゲート電極膜２２をパターニングする。
【０００６】次に、図１０（ｄ）に示す様にゲート絶縁
膜２４、第１半導体層２５、及び第２半導体層２６の３
層をプラズマＣＶＤ法やスパッタリング法により連続的
に積層して成膜する。ゲート絶縁膜２４は、例えば窒化
シリコン（ＳｉＮｘ）膜である。第１半導体層２５は、
アモルファス−シリコン（ａ−Ｓｉ）膜である。第２半
導体層２６は、ｎ型不純物を高濃度にドープしたシリコ
ン（ｎ+ −Ｓｉ）膜である。
膜２４、第１半導体層２５、及び第２半導体層２６の３
層をプラズマＣＶＤ法やスパッタリング法により連続的
に積層して成膜する。ゲート絶縁膜２４は、例えば窒化
シリコン（ＳｉＮｘ）膜である。第１半導体層２５は、
アモルファス−シリコン（ａ−Ｓｉ）膜である。第２半
導体層２６は、ｎ型不純物を高濃度にドープしたシリコ
ン（ｎ+ −Ｓｉ）膜である。
【０００７】次に、フォトレジストを全体に塗布し、２
枚目のフォトマスクを用いて、図１０（ｅ）に示す様な
レジストパターン２７を形成する。このレジストパター
ン２７は、薄膜トランジスタ領域のみに形成され、Ｇ−
Ｓ交差領域及び端子領域には形成されない。このレジス
トパターン２７をマスクとして用いてエッチングを行
い、図１０（ｆ）に示す様に第１半導体層２５及び第２
半導体層２６を島状にパターニングする。
枚目のフォトマスクを用いて、図１０（ｅ）に示す様な
レジストパターン２７を形成する。このレジストパター
ン２７は、薄膜トランジスタ領域のみに形成され、Ｇ−
Ｓ交差領域及び端子領域には形成されない。このレジス
トパターン２７をマスクとして用いてエッチングを行
い、図１０（ｆ）に示す様に第１半導体層２５及び第２
半導体層２６を島状にパターニングする。
【０００８】次に、レジストパターン２７を除去し、図
１１（ｇ）に示す様にソースドレイン電極膜２８を成膜
する。ソースドレイン電極膜２８は、スパッタリング法
等によって生成されるものであって、クロム、アルミニ
ウム、タンタル等の金属膜である。この後、ソースドレ
イン電極膜２８上に、フォトレジストを均一に塗布し、
３枚目のフォトマスクを用いて、図１１（ｈ）に示す様
なレジストパターン２９を形成する。このレジストパタ
ーン２９は、チャネル領域を除く薄膜トランジスタ領
域、及びＧ−Ｓ交差領域に形成される。このレジストパ
ターン２９をマスクとして用いてエッチングを行い、図
１１（ｉ）に示す様に薄膜トランジスタ領域内のチャネ
ル領域でソースドレイン電極膜２８及び第２半導体層２
６を除去し、ソース電極とドレイン電極を分離する。更
に、チャネル領域で第１半導体層２５を半ばエッチング
して、チャネル領域の厚みを調整する。
１１（ｇ）に示す様にソースドレイン電極膜２８を成膜
する。ソースドレイン電極膜２８は、スパッタリング法
等によって生成されるものであって、クロム、アルミニ
ウム、タンタル等の金属膜である。この後、ソースドレ
イン電極膜２８上に、フォトレジストを均一に塗布し、
３枚目のフォトマスクを用いて、図１１（ｈ）に示す様
なレジストパターン２９を形成する。このレジストパタ
ーン２９は、チャネル領域を除く薄膜トランジスタ領
域、及びＧ−Ｓ交差領域に形成される。このレジストパ
ターン２９をマスクとして用いてエッチングを行い、図
１１（ｉ）に示す様に薄膜トランジスタ領域内のチャネ
ル領域でソースドレイン電極膜２８及び第２半導体層２
６を除去し、ソース電極とドレイン電極を分離する。更
に、チャネル領域で第１半導体層２５を半ばエッチング
して、チャネル領域の厚みを調整する。
【０００９】次に、図１２（ｊ）に示す様にレジストパ
ターン２９を除去する。そして、図１２（ｋ）に示す様
にパッシベーション膜３０をＣＶＤ法及びスパッタリン
グ法等により全面に形成する。パッシベーション膜３０
は、例えば窒化シリコン（ＳｉＮｘ）等の保護膜であ
る。更に、図１２（ｌ）に示す様に感光性アクリル系樹
脂膜３１を塗布して、その表面を平坦化する。
ターン２９を除去する。そして、図１２（ｋ）に示す様
にパッシベーション膜３０をＣＶＤ法及びスパッタリン
グ法等により全面に形成する。パッシベーション膜３０
は、例えば窒化シリコン（ＳｉＮｘ）等の保護膜であ
る。更に、図１２（ｌ）に示す様に感光性アクリル系樹
脂膜３１を塗布して、その表面を平坦化する。
【００１０】次に、４枚目のフォトマスクを用いて、図
１３（ｍ）に示す様に感光性アクリル系樹脂膜３１をパ
ターニングする。このパターニングにより、感光性アク
リル系樹脂膜３１にパッシベーション膜３０に達する各
貫通孔を形成する。この感光性アクリル系樹脂膜３１を
マスクとして用いてエッチングを行い、図１３（ｎ）に
示す様に感光性アクリル系樹脂膜３１の表面から薄膜ト
ランジスタのドレイン電極に達するコンタクトホール３
１ａを形成すると共に、感光性アクリル系樹脂膜３１の
表面から端子領域のゲート電極２２に達するコンタクト
ホール３１ｂを形成する。尚、ここでは図示されていな
いものの、感光性アクリル系樹脂膜３１の表面から薄膜
トランジスタのソース電極に達するコンタクトホール
（図示せず）も同時に形成する。
１３（ｍ）に示す様に感光性アクリル系樹脂膜３１をパ
ターニングする。このパターニングにより、感光性アク
リル系樹脂膜３１にパッシベーション膜３０に達する各
貫通孔を形成する。この感光性アクリル系樹脂膜３１を
マスクとして用いてエッチングを行い、図１３（ｎ）に
示す様に感光性アクリル系樹脂膜３１の表面から薄膜ト
ランジスタのドレイン電極に達するコンタクトホール３
１ａを形成すると共に、感光性アクリル系樹脂膜３１の
表面から端子領域のゲート電極２２に達するコンタクト
ホール３１ｂを形成する。尚、ここでは図示されていな
いものの、感光性アクリル系樹脂膜３１の表面から薄膜
トランジスタのソース電極に達するコンタクトホール
（図示せず）も同時に形成する。
【００１１】次に、図１３（ｏ）に示す様に透明導電膜
３２をスパッタリング法等によって全面に形成する。透
明導電膜３２は、酸化インジウム錫（ＩＴＯ）や酸化錫
（ＳｎＯ2 ）等である。５枚目のフォトマスクを用い
て、透明導電膜３２をパターニングし、図１４（ｐ）に
示す様な画素電極３３を形成する。この画素電極３３
は、感光性アクリル樹脂膜３１を介してゲート電極膜２
２もしくは薄膜トランジスタ領域と立体的にオーバラッ
プしているので、この液晶マトリクス基板３４の開口率
を高くすることができる。
３２をスパッタリング法等によって全面に形成する。透
明導電膜３２は、酸化インジウム錫（ＩＴＯ）や酸化錫
（ＳｎＯ2 ）等である。５枚目のフォトマスクを用い
て、透明導電膜３２をパターニングし、図１４（ｐ）に
示す様な画素電極３３を形成する。この画素電極３３
は、感光性アクリル樹脂膜３１を介してゲート電極膜２
２もしくは薄膜トランジスタ領域と立体的にオーバラッ
プしているので、この液晶マトリクス基板３４の開口率
を高くすることができる。
【００１２】尚、レジストパターン２７により第１半導
体層２５及び第２半導体層２６を島状にパターニングす
るに際し、レジストパターン２７を薄膜トランジスタ領
域だけではなく、Ｇ−Ｓ交差領域にも形成し、第１半導
体層２５及び第２半導体層２６がＧ−Ｓ交差領域に残存
する構造にしても、同様の特性を有する液晶マトリクス
基板を得ることができる。
体層２５及び第２半導体層２６を島状にパターニングす
るに際し、レジストパターン２７を薄膜トランジスタ領
域だけではなく、Ｇ−Ｓ交差領域にも形成し、第１半導
体層２５及び第２半導体層２６がＧ−Ｓ交差領域に残存
する構造にしても、同様の特性を有する液晶マトリクス
基板を得ることができる。
【００１３】
【発明が解決しようとする課題】しかしながら、上記従
来の製造工程においては、図９（ｂ）、図１０（ｅ）、
図１１（ｈ）、図１３（ｍ）、及び図１４（ｐ）の各工
程でそれぞれのフォトマスクを用いており、合計で５枚
のフォトマスクを必要とし、このフォトマスクの枚数の
多さがプロセス時間の長期化や製造歩留まりの低下の原
因になっていた。
来の製造工程においては、図９（ｂ）、図１０（ｅ）、
図１１（ｈ）、図１３（ｍ）、及び図１４（ｐ）の各工
程でそれぞれのフォトマスクを用いており、合計で５枚
のフォトマスクを必要とし、このフォトマスクの枚数の
多さがプロセス時間の長期化や製造歩留まりの低下の原
因になっていた。
【００１４】このため、例えば特開平５−３０３１１１
号公報に記載の技術では、ゲート電極の下地層及び画素
電極となるＩＴＯ透明電極を基板上に形成し、下地層に
電界メッキを施してゲート電極を形成し、これによりフ
ォトプロセスを用いることなくゲート電極のパターニン
グを行ない、フォトマスクの枚数を低減している。しか
しながら、それでも、５枚のフォトマスクを必要とし、
プロセス時間や製造歩留まりを改善することができなか
った。また、ゲート電極と画素電極が同一の層に形成さ
れるため、これらを立体的にオーバラップさせることが
できず、開口率の向上を望めなかった。更に、ゲート電
極を電界メッキにより作成する場合は、電位降下により
膜厚が不均一になり易く、特に大型の基板では膜厚の均
一性、つまりゲート電極の厚みの均一性を保つことがで
きなかった。
号公報に記載の技術では、ゲート電極の下地層及び画素
電極となるＩＴＯ透明電極を基板上に形成し、下地層に
電界メッキを施してゲート電極を形成し、これによりフ
ォトプロセスを用いることなくゲート電極のパターニン
グを行ない、フォトマスクの枚数を低減している。しか
しながら、それでも、５枚のフォトマスクを必要とし、
プロセス時間や製造歩留まりを改善することができなか
った。また、ゲート電極と画素電極が同一の層に形成さ
れるため、これらを立体的にオーバラップさせることが
できず、開口率の向上を望めなかった。更に、ゲート電
極を電界メッキにより作成する場合は、電位降下により
膜厚が不均一になり易く、特に大型の基板では膜厚の均
一性、つまりゲート電極の厚みの均一性を保つことがで
きなかった。
【００１５】また、特開平２０００−２０６５７１号公
報に記載の技術では、１枚のフォトマスクを用いて、厚
みが不均一なレジストパターンを形成し、図１０（ｅ）
〜図１１（ｉ）に相当する各工程を該１枚のフォトマス
クにより行うことを可能にしている。この厚みが不均一
なレジストパターンは、例えば特開昭６１−１８１１３
０号公報等に開示されている様に、該レジストパターン
に対する露光量を不均一にすることにより形成すること
ができる。
報に記載の技術では、１枚のフォトマスクを用いて、厚
みが不均一なレジストパターンを形成し、図１０（ｅ）
〜図１１（ｉ）に相当する各工程を該１枚のフォトマス
クにより行うことを可能にしている。この厚みが不均一
なレジストパターンは、例えば特開昭６１−１８１１３
０号公報等に開示されている様に、該レジストパターン
に対する露光量を不均一にすることにより形成すること
ができる。
【００１６】あるいは、特開２０００−２０６５７１号
公報に記載の技術では、１枚のフォトマスクを用いて、
厚みが不均一なレジストパターンを形成し、その上で、
２段階のエッチングを行っており、フォトマスクの使用
枚数を１枚だけ減少させている。同様の技術は、C.W.Ki
m et al.によるSid2000Digest 第1006〜1009頁の「ANov
el Four-Mask-Count Process Architecture for TFT-LC
D」や、月刊FPDintelligence の1995年5 月項の第31頁
〜第35頁に記載の「三国電子 IPS TFT-LCDを2PEPで製造
するプロセスを考案−TFT チャネル部分をハーフトーン
露光」に報告されている。
公報に記載の技術では、１枚のフォトマスクを用いて、
厚みが不均一なレジストパターンを形成し、その上で、
２段階のエッチングを行っており、フォトマスクの使用
枚数を１枚だけ減少させている。同様の技術は、C.W.Ki
m et al.によるSid2000Digest 第1006〜1009頁の「ANov
el Four-Mask-Count Process Architecture for TFT-LC
D」や、月刊FPDintelligence の1995年5 月項の第31頁
〜第35頁に記載の「三国電子 IPS TFT-LCDを2PEPで製造
するプロセスを考案−TFT チャネル部分をハーフトーン
露光」に報告されている。
【００１７】しかしながら、これらの技術においては、
フォトマスクの使用枚数を１枚だけ減少させるに過ぎな
い。また、ＩＰＳ（In Plane Switching）モードのアク
ティブマトリクス型液晶表示装置の製造工程への適用を
主に説明しているだけであって、ゲート電極もしくは薄
膜トランジスタと画素電極を立体的にオーバラップさ
せ、開口率を高めた液晶マトリクス基板の製造工程への
適用の可能性については言及していない。
フォトマスクの使用枚数を１枚だけ減少させるに過ぎな
い。また、ＩＰＳ（In Plane Switching）モードのアク
ティブマトリクス型液晶表示装置の製造工程への適用を
主に説明しているだけであって、ゲート電極もしくは薄
膜トランジスタと画素電極を立体的にオーバラップさ
せ、開口率を高めた液晶マトリクス基板の製造工程への
適用の可能性については言及していない。
【００１８】そこで、本発明は、上記従来の問題点に鑑
みてなされたものであり、ゲート電極もしくは薄膜トラ
ンジスタと画素電極を立体的にオーバラップさせた液晶
マトリクス基板の製造工程への適用が可能であって、フ
ォトマスクの使用枚数をより減少させることが可能な液
晶用マトリクス基板の製造方法を提供することを目的と
する。
みてなされたものであり、ゲート電極もしくは薄膜トラ
ンジスタと画素電極を立体的にオーバラップさせた液晶
マトリクス基板の製造工程への適用が可能であって、フ
ォトマスクの使用枚数をより減少させることが可能な液
晶用マトリクス基板の製造方法を提供することを目的と
する。
【００１９】
【課題を解決するための手段】上記課題を解決するため
に、本発明は、複数の液晶セルを駆動するためのマトリ
クス回路を電気絶縁性基板上に形成する液晶マトリクス
基板の製造方法において、電気絶縁性基板上のマトリク
ス回路に溌水性透明樹脂層を積層する透明樹脂層積層工
程と、溌水性透明樹脂層に電気絶縁膜を積層する電気絶
縁膜形成工程と、電気絶縁膜にレジストを塗布し、この
後に露光量を調整したハーフトーン露光により、各液晶
セルの画素電極領域のレジストを該画素電極領域内のコ
ンタクトホール領域を除く範囲で硬化させ、各液晶セル
の画素電極領域を区画する区画領域のレジストを半ば硬
化させ、各コンタクトホール領域のレジストを未硬化に
するレジスト形成工程と、レジスト、電気絶縁膜、及び
溌水性透明樹脂層のパターニングにより、各コンタクト
ホール領域でレジスト、電気絶縁膜、及び溌水性透明樹
脂層を消失させて、マトリクス回路に達する各コンタク
トホールを電気絶縁膜に形成し、各液晶セルの画素電極
領域を区画する区画領域でレジスト及び電気絶縁膜を消
失させて、該区画領域で溌水性透明樹脂層を露出させる
パターニング工程と、残存したレジストを除去し、パタ
ーニングされた電気絶縁膜に導電剤を塗布して、画素電
極領域に画素電極を形成する画素電極形成工程とを含ん
でいる。
に、本発明は、複数の液晶セルを駆動するためのマトリ
クス回路を電気絶縁性基板上に形成する液晶マトリクス
基板の製造方法において、電気絶縁性基板上のマトリク
ス回路に溌水性透明樹脂層を積層する透明樹脂層積層工
程と、溌水性透明樹脂層に電気絶縁膜を積層する電気絶
縁膜形成工程と、電気絶縁膜にレジストを塗布し、この
後に露光量を調整したハーフトーン露光により、各液晶
セルの画素電極領域のレジストを該画素電極領域内のコ
ンタクトホール領域を除く範囲で硬化させ、各液晶セル
の画素電極領域を区画する区画領域のレジストを半ば硬
化させ、各コンタクトホール領域のレジストを未硬化に
するレジスト形成工程と、レジスト、電気絶縁膜、及び
溌水性透明樹脂層のパターニングにより、各コンタクト
ホール領域でレジスト、電気絶縁膜、及び溌水性透明樹
脂層を消失させて、マトリクス回路に達する各コンタク
トホールを電気絶縁膜に形成し、各液晶セルの画素電極
領域を区画する区画領域でレジスト及び電気絶縁膜を消
失させて、該区画領域で溌水性透明樹脂層を露出させる
パターニング工程と、残存したレジストを除去し、パタ
ーニングされた電気絶縁膜に導電剤を塗布して、画素電
極領域に画素電極を形成する画素電極形成工程とを含ん
でいる。
【００２０】この様な本発明の製造方法によれば、ハー
フトーン露光をレジストに施してから、レジスト、電気
絶縁膜、及び溌水性透明樹脂層をパターニングしてい
る。これにより、各コンタクトホール領域でレジスト、
電気絶縁膜、及び溌水性透明樹脂層が消失して、マトリ
クス回路に達する各コンタクトホールが電気絶縁膜及び
溌水性透明樹脂層に形成され、各液晶セルの画素電極領
域を区画する区画領域でレジスト及び電気絶縁膜が消失
して、溌水性透明樹脂層が露出する。そして、レジスト
を除去した上で、電気絶縁膜に導電剤を塗布している。
このとき、区画領域の溌水性透明樹脂層表面で導電剤が
撥ね返されて、ここに塗布されず、導電剤が画素電極領
域に塗布されて画素電極となり、かつ導電剤がコンタク
トホール領域に充填される。これにより、画素電極が形
成され、コンタクトホールが充填される。従って、１枚
のフォトマスクを用いるだけで、画素電極の形成、コン
タクトホールの形成、コンタクトホールの充填を行うこ
とができる。
フトーン露光をレジストに施してから、レジスト、電気
絶縁膜、及び溌水性透明樹脂層をパターニングしてい
る。これにより、各コンタクトホール領域でレジスト、
電気絶縁膜、及び溌水性透明樹脂層が消失して、マトリ
クス回路に達する各コンタクトホールが電気絶縁膜及び
溌水性透明樹脂層に形成され、各液晶セルの画素電極領
域を区画する区画領域でレジスト及び電気絶縁膜が消失
して、溌水性透明樹脂層が露出する。そして、レジスト
を除去した上で、電気絶縁膜に導電剤を塗布している。
このとき、区画領域の溌水性透明樹脂層表面で導電剤が
撥ね返されて、ここに塗布されず、導電剤が画素電極領
域に塗布されて画素電極となり、かつ導電剤がコンタク
トホール領域に充填される。これにより、画素電極が形
成され、コンタクトホールが充填される。従って、１枚
のフォトマスクを用いるだけで、画素電極の形成、コン
タクトホールの形成、コンタクトホールの充填を行うこ
とができる。
【００２１】また、本発明においては、マトリクス回路
は、複数の薄膜トランジスタを含むＴＦＴアクティブマ
トリクス回路であり、ＴＦＴアクティブマトリクス回路
の製造工程は、電気絶縁性基板上にゲート電極膜を成膜
してパターニングするゲート電極膜パターニング工程
と、ゲート絶縁膜、各薄膜トランジスタのチャネル領域
となる第１半導体層、オーミックコンタクト層となる第
２半導体層、ソースドレイン電極となる金属層を順次積
層する積層工程と、露光量を調整したハーフトーン露光
及びパターニングにより、第１及び第２半導体層を島状
に形成し、ソースドレイン電極を形成し、チャネル領域
を形成する分離パターニング工程と、パッシベーション
膜を成膜するパッシベーション工程とを含んでいる。
は、複数の薄膜トランジスタを含むＴＦＴアクティブマ
トリクス回路であり、ＴＦＴアクティブマトリクス回路
の製造工程は、電気絶縁性基板上にゲート電極膜を成膜
してパターニングするゲート電極膜パターニング工程
と、ゲート絶縁膜、各薄膜トランジスタのチャネル領域
となる第１半導体層、オーミックコンタクト層となる第
２半導体層、ソースドレイン電極となる金属層を順次積
層する積層工程と、露光量を調整したハーフトーン露光
及びパターニングにより、第１及び第２半導体層を島状
に形成し、ソースドレイン電極を形成し、チャネル領域
を形成する分離パターニング工程と、パッシベーション
膜を成膜するパッシベーション工程とを含んでいる。
【００２２】この様なＴＦＴアクティブマトリクス回路
の製造工程においては、ゲート電極膜のパターニングの
ために１枚のフォトマスクを用い、第１及び第２半導体
層、ソースドレイン電極、チャネル領域の形成のために
１枚のフォトマスクを用いている。更に、先に述べた様
に画素電極の形成、コンタクトホールの形成、コンタク
トホールの充填のために１枚のフォトマスクを用いてい
る。従って、このＴＦＴアクティブマトリクス回路を含
む液晶マトリクス基板を製造するには、合計で３枚のフ
ォトマスクを用いるだけで済む。
の製造工程においては、ゲート電極膜のパターニングの
ために１枚のフォトマスクを用い、第１及び第２半導体
層、ソースドレイン電極、チャネル領域の形成のために
１枚のフォトマスクを用いている。更に、先に述べた様
に画素電極の形成、コンタクトホールの形成、コンタク
トホールの充填のために１枚のフォトマスクを用いてい
る。従って、このＴＦＴアクティブマトリクス回路を含
む液晶マトリクス基板を製造するには、合計で３枚のフ
ォトマスクを用いるだけで済む。
【００２３】更に、本発明においては、溌水性透明樹脂
層を溌水性フッ素系樹脂により形成し、電気絶縁膜をア
クリル系樹脂により形成し、画素電極となる導電剤を塗
布型透明導電材料としている。
層を溌水性フッ素系樹脂により形成し、電気絶縁膜をア
クリル系樹脂により形成し、画素電極となる導電剤を塗
布型透明導電材料としている。
【００２４】この様な材料の設定により、区画領域の溌
水性透明樹脂層表面で導電剤が撥ね返されて、ここに塗
布されず、導電剤が画素電極領域のアクリル系樹脂に塗
布されて画素電極となり、かつ導電剤がコンタクトホー
ル領域に充填される。これにより、フォトマスクが節減
され、画素電極及びコンタクトホールを高精度で形成す
ることができる。
水性透明樹脂層表面で導電剤が撥ね返されて、ここに塗
布されず、導電剤が画素電極領域のアクリル系樹脂に塗
布されて画素電極となり、かつ導電剤がコンタクトホー
ル領域に充填される。これにより、フォトマスクが節減
され、画素電極及びコンタクトホールを高精度で形成す
ることができる。
【００２５】
【発明の実施の形態】以下、本発明の実施形態を添付図
面を参照して詳細に説明する。
面を参照して詳細に説明する。
【００２６】図１乃至図６は、本発明の液晶用マトリク
ス基板の製造方法の一実施形態を示している。尚、ここ
に示す液晶用マトリクス基板は、走査用のゲート電極と
画像データ転送用のソース電極とが交差するＧ−Ｓ交差
領域、薄膜トランジスタ領域、液晶セルに電界を与える
画素電極の領域、及び周辺回路の端子領域等を含んでい
る。
ス基板の製造方法の一実施形態を示している。尚、ここ
に示す液晶用マトリクス基板は、走査用のゲート電極と
画像データ転送用のソース電極とが交差するＧ−Ｓ交差
領域、薄膜トランジスタ領域、液晶セルに電界を与える
画素電極の領域、及び周辺回路の端子領域等を含んでい
る。
【００２７】まず、図１（ａ）に示す様に、ガラス基板
１上にゲート電極膜２を成膜する。ゲート電極膜２は、
スパッタリング法等によって生成されるものであって、
クロム（Ｃｒ）、アルミニウム（Ａｌ）、タンタル（Ｔ
ａ）等の金属膜である。このゲート電極膜２上に、フォ
トレジストを均一に塗布し、１枚目のフォトマスクを用
いて、図１（ｂ）に示す様なレジストパターン３を形成
する。そして、このレジストパターン３を用いてエッチ
ングを行い、図１（ｃ）に示す様にゲート電極膜２をパ
ターニングする。
１上にゲート電極膜２を成膜する。ゲート電極膜２は、
スパッタリング法等によって生成されるものであって、
クロム（Ｃｒ）、アルミニウム（Ａｌ）、タンタル（Ｔ
ａ）等の金属膜である。このゲート電極膜２上に、フォ
トレジストを均一に塗布し、１枚目のフォトマスクを用
いて、図１（ｂ）に示す様なレジストパターン３を形成
する。そして、このレジストパターン３を用いてエッチ
ングを行い、図１（ｃ）に示す様にゲート電極膜２をパ
ターニングする。
【００２８】次に、図２（ｄ）に示す様にゲート絶縁膜
４、第１半導体層５、及び第２半導体層６の３層をプラ
ズマＣＶＤ法やスパッタリング法により連続的に積層し
て成膜し、更にソースドレイン電極膜７をプラズマＣＶ
Ｄ法やスパッタリング法により積層して成膜する。ゲー
ト絶縁膜４は、例えば窒化シリコン（ＳｉＮｘ）膜であ
る。第１半導体層５は、アモルファス−シリコン（ａ−
Ｓｉ）膜である。第２半導体層６は、ｎ型不純物を高濃
度にドープしたシリコン（ｎ+ −Ｓｉ）膜である。ソー
スドレイン電極膜７は、クロム、アルミニウム、タンタ
ル等の金属膜である。
４、第１半導体層５、及び第２半導体層６の３層をプラ
ズマＣＶＤ法やスパッタリング法により連続的に積層し
て成膜し、更にソースドレイン電極膜７をプラズマＣＶ
Ｄ法やスパッタリング法により積層して成膜する。ゲー
ト絶縁膜４は、例えば窒化シリコン（ＳｉＮｘ）膜であ
る。第１半導体層５は、アモルファス−シリコン（ａ−
Ｓｉ）膜である。第２半導体層６は、ｎ型不純物を高濃
度にドープしたシリコン（ｎ+ −Ｓｉ）膜である。ソー
スドレイン電極膜７は、クロム、アルミニウム、タンタ
ル等の金属膜である。
【００２９】次に、フォトレジストを全体に１回塗布
し、２枚目のフォトマスクとして、スリット等により露
光量を調整したマスクを用いて、ハーフトーン露光を行
い、更に現像を行うことにより、図２（ｅ）に示す様な
不均一な厚みを有するレジストパターン８を形成する。
レジストパターン８は、端子領域に形成されず、Ｇ−Ｓ
交差領域及び薄膜トランジスタ領域に形成されており、
薄膜トランジスタ領域内のチャネル領域５ａでのみ薄く
されて、薄肉部８ａとなっている。そして、このレジス
トパターン８を用いてエッチングを行い、図２（ｆ）に
示す様にレジストパターン８に覆われていない領域で、
ゲート絶縁膜４、第１及び第２半導体層５，６という３
つの層と、該領域のソースドレイン電極膜７を除去す
る。
し、２枚目のフォトマスクとして、スリット等により露
光量を調整したマスクを用いて、ハーフトーン露光を行
い、更に現像を行うことにより、図２（ｅ）に示す様な
不均一な厚みを有するレジストパターン８を形成する。
レジストパターン８は、端子領域に形成されず、Ｇ−Ｓ
交差領域及び薄膜トランジスタ領域に形成されており、
薄膜トランジスタ領域内のチャネル領域５ａでのみ薄く
されて、薄肉部８ａとなっている。そして、このレジス
トパターン８を用いてエッチングを行い、図２（ｆ）に
示す様にレジストパターン８に覆われていない領域で、
ゲート絶縁膜４、第１及び第２半導体層５，６という３
つの層と、該領域のソースドレイン電極膜７を除去す
る。
【００３０】次に、図３（ｇ）に示す様にレジストパタ
ーン８全体の厚みをアッシングにより減少させて、図２
（ｆ）に示すレジストパターン８の薄肉部８ａを除去
し、薄膜トランジスタ領域内のチャネル領域５ａでソー
スドレイン電極膜７を露出させる。そして、このレジス
トパターン８をマスクとして用いてエッチングを行い、
図３（ｈ）に示す様に薄膜トランジスタ領域内のチャネ
ル領域でソースドレイン電極膜７及び第２半導体層６を
除去し、ソース電極とドレイン電極を分離する。更に、
チャネル領域で第１半導体層５を半ばエッチングして、
チャネル領域の厚みを調整する。
ーン８全体の厚みをアッシングにより減少させて、図２
（ｆ）に示すレジストパターン８の薄肉部８ａを除去
し、薄膜トランジスタ領域内のチャネル領域５ａでソー
スドレイン電極膜７を露出させる。そして、このレジス
トパターン８をマスクとして用いてエッチングを行い、
図３（ｈ）に示す様に薄膜トランジスタ領域内のチャネ
ル領域でソースドレイン電極膜７及び第２半導体層６を
除去し、ソース電極とドレイン電極を分離する。更に、
チャネル領域で第１半導体層５を半ばエッチングして、
チャネル領域の厚みを調整する。
【００３１】次に、図３（ｉ）に示す様にレジストパタ
ーン８を除去し、図４（ｊ）に示す様にパッシベーショ
ン膜９をＣＶＤ法及びスパッタリング法等により全面に
形成する。パッシベーション膜９は、例えば窒化シリコ
ン（ＳｉＮｘ）等の保護膜である。更に、図４（ｋ）に
示す様に溌水性を有する樹脂材料、例えばフッ素系溌水
性樹脂材料を塗布して溌水性透明樹脂層１０を形成し、
その上に感光性を有する電気絶縁性樹脂材料、例えば感
光性アクリル系樹脂を塗布して、感光性アクリル系樹脂
膜１１を形成し、その表面を平坦化して、この感光性ア
クリル系樹脂膜１１を８０〜１００℃でプリベークして
から、図４（ｌ）に示す様にレジスト層１２を塗布す
る。
ーン８を除去し、図４（ｊ）に示す様にパッシベーショ
ン膜９をＣＶＤ法及びスパッタリング法等により全面に
形成する。パッシベーション膜９は、例えば窒化シリコ
ン（ＳｉＮｘ）等の保護膜である。更に、図４（ｋ）に
示す様に溌水性を有する樹脂材料、例えばフッ素系溌水
性樹脂材料を塗布して溌水性透明樹脂層１０を形成し、
その上に感光性を有する電気絶縁性樹脂材料、例えば感
光性アクリル系樹脂を塗布して、感光性アクリル系樹脂
膜１１を形成し、その表面を平坦化して、この感光性ア
クリル系樹脂膜１１を８０〜１００℃でプリベークして
から、図４（ｌ）に示す様にレジスト層１２を塗布す
る。
【００３２】次に、３枚目のフォトマスクとして、スリ
ット等により露光量を調整したマスクを用いて、ハーフ
トーン露光を行い、更に現像を行うことにより、図５
（ｍ）に示す様にレジスト層１２をパターニングして、
不均一な厚みのレジストパターン１２Ｐを形成する。こ
のハーフトーン露光により、各コンタクトホール領域で
レジスト層１２が硬化せず、コンタクトホール領域を除
く画素電極領域でレジスト層１２が硬化し、画素電極領
域を区画する区画領域でレジスト層１２が半ば硬化す
る。そして、現像により、各コンタクトホール領域で消
失し、コンタクトホール領域を除く画素電極領域で十分
な厚みとなり、画素電極領域を区画する区画領域で薄肉
となるレジストパターン１２Ｐが形成される。
ット等により露光量を調整したマスクを用いて、ハーフ
トーン露光を行い、更に現像を行うことにより、図５
（ｍ）に示す様にレジスト層１２をパターニングして、
不均一な厚みのレジストパターン１２Ｐを形成する。こ
のハーフトーン露光により、各コンタクトホール領域で
レジスト層１２が硬化せず、コンタクトホール領域を除
く画素電極領域でレジスト層１２が硬化し、画素電極領
域を区画する区画領域でレジスト層１２が半ば硬化す
る。そして、現像により、各コンタクトホール領域で消
失し、コンタクトホール領域を除く画素電極領域で十分
な厚みとなり、画素電極領域を区画する区画領域で薄肉
となるレジストパターン１２Ｐが形成される。
【００３３】次に、レジストパターン１２Ｐをマスクと
してドライエッチングを行う。これにより、図５（ｎ）
に示す様に画素電極領域内の一方のコンタクトホール領
域では、感光性アクリル系樹脂膜１１、溌水性透明樹脂
層１０、及びパッシベーション膜９が除去されて、薄膜
トランジスタのドレイン電極に達するコンタクトホール
１２ｃが形成され、また他方のコンタクトホール領域で
は、感光性アクリル系樹脂膜１１、溌水性透明樹脂層１
０、パッシベーション膜９、及びゲート絶縁膜４が除去
されてゲート電極膜２に達するコンタクトホール１２ｄ
が形成される。尚、ここでは図示されていないものの、
感光性アクリル系樹脂膜１１、溌水性透明樹脂層１０、
及びパッシベーション膜９を貫通して薄膜トランジスタ
のソース電極に達するコンタクトホール（図示せず）も
同時に形成される。
してドライエッチングを行う。これにより、図５（ｎ）
に示す様に画素電極領域内の一方のコンタクトホール領
域では、感光性アクリル系樹脂膜１１、溌水性透明樹脂
層１０、及びパッシベーション膜９が除去されて、薄膜
トランジスタのドレイン電極に達するコンタクトホール
１２ｃが形成され、また他方のコンタクトホール領域で
は、感光性アクリル系樹脂膜１１、溌水性透明樹脂層１
０、パッシベーション膜９、及びゲート絶縁膜４が除去
されてゲート電極膜２に達するコンタクトホール１２ｄ
が形成される。尚、ここでは図示されていないものの、
感光性アクリル系樹脂膜１１、溌水性透明樹脂層１０、
及びパッシベーション膜９を貫通して薄膜トランジスタ
のソース電極に達するコンタクトホール（図示せず）も
同時に形成される。
【００３４】同時に、画素電極領域を区画する区画領域
では、薄肉のレジストパターン１２Ｐ及び感光性アクリ
ル系樹脂膜１１が除去されて、孔１２ｅが形成され、溌
水性透明樹脂層１０の表面が露出する。画素電極領域で
は、レジストパターン１２Ｐが残存し、このレジストパ
ターン１２Ｐにより感光性アクリル系樹脂膜１１の表面
が覆われる。
では、薄肉のレジストパターン１２Ｐ及び感光性アクリ
ル系樹脂膜１１が除去されて、孔１２ｅが形成され、溌
水性透明樹脂層１０の表面が露出する。画素電極領域で
は、レジストパターン１２Ｐが残存し、このレジストパ
ターン１２Ｐにより感光性アクリル系樹脂膜１１の表面
が覆われる。
【００３５】次に、図６（ｏ）に示す様にレジストパタ
ーン１２Ｐを全て除去する。最後に、図６（ｐ）に示す
様に酸化インジウム錫（ＩＴＯ）等の塗布型透明導電材
１３をスピンコート等により塗布する。このとき、塗布
型透明導電材１３は、区画領域の溌水性透明樹脂層１０
表面で撥ね返されるので、区画領域を除く他の部位に付
着して塗布される。従って、塗布型透明導電材１３は、
画素電極領域の感光性アクリル系樹脂膜１１表面に付着
し、各コンタクトホール１２ｃ，１２ｄに充填される。
更に、塗布型透明導電材１３を２００〜２５０℃で焼成
すると、画素電極領域に付着した塗布型透明導電材１３
が画素電極となり、各コンタクトホール１２ｃ，１２ｄ
に充填された塗布型透明導電材１３が導電パターンとな
る。
ーン１２Ｐを全て除去する。最後に、図６（ｐ）に示す
様に酸化インジウム錫（ＩＴＯ）等の塗布型透明導電材
１３をスピンコート等により塗布する。このとき、塗布
型透明導電材１３は、区画領域の溌水性透明樹脂層１０
表面で撥ね返されるので、区画領域を除く他の部位に付
着して塗布される。従って、塗布型透明導電材１３は、
画素電極領域の感光性アクリル系樹脂膜１１表面に付着
し、各コンタクトホール１２ｃ，１２ｄに充填される。
更に、塗布型透明導電材１３を２００〜２５０℃で焼成
すると、画素電極領域に付着した塗布型透明導電材１３
が画素電極となり、各コンタクトホール１２ｃ，１２ｄ
に充填された塗布型透明導電材１３が導電パターンとな
る。
【００３６】こうして製造された図６（ｐ）に示す液晶
用マトリクス基板１４は、ゲート電極膜もしくは薄膜ト
ランジスタと画素電極が立体的にオーバラップしてお
り、開口率が高いものとなる。
用マトリクス基板１４は、ゲート電極膜もしくは薄膜ト
ランジスタと画素電極が立体的にオーバラップしてお
り、開口率が高いものとなる。
【００３７】また、本実施形態の製造工程においては、
図１（ｂ）、図２（ｅ）、及び図５（ｍ）の３つの工程
でそれぞれのフォトマスクを使用しているので、合計３
枚のフォトマスクを用いて、液晶用マトリクス基板を製
造することができる。図７は、本実施形態の製造工程に
おける３枚のフォトマスクの役目と、従来の製造工程に
おける５枚のフォトマスクの役目とを対比して示す図表
である。図７の図表から明らかな様に本実施形態の製造
工程においては、ハーフトーン露光を行う２枚目と３枚
目のフォトマスクを適用したことにより、フォトマスク
の枚数を減少させている。
図１（ｂ）、図２（ｅ）、及び図５（ｍ）の３つの工程
でそれぞれのフォトマスクを使用しているので、合計３
枚のフォトマスクを用いて、液晶用マトリクス基板を製
造することができる。図７は、本実施形態の製造工程に
おける３枚のフォトマスクの役目と、従来の製造工程に
おける５枚のフォトマスクの役目とを対比して示す図表
である。図７の図表から明らかな様に本実施形態の製造
工程においては、ハーフトーン露光を行う２枚目と３枚
目のフォトマスクを適用したことにより、フォトマスク
の枚数を減少させている。
【００３８】従って、本実施形態によれば、ゲート電極
膜もしくは薄膜トランジスタと画素電極を立体的にオー
バラップさせて、開口率を高くした液晶マトリクス基板
を製造することができ、かつフォトマスクの枚数をより
少なくすることができる。
膜もしくは薄膜トランジスタと画素電極を立体的にオー
バラップさせて、開口率を高くした液晶マトリクス基板
を製造することができ、かつフォトマスクの枚数をより
少なくすることができる。
【００３９】また、画素電極を酸化インジウム錫（ＩＴ
Ｏ）等の塗布型透明導電材を塗布して形成するので、画
素電極をプラズマＣＶＤ法やスパッタリング法等の真空
成膜法により形成するよりも、製造コストを低く抑える
ことができる。
Ｏ）等の塗布型透明導電材を塗布して形成するので、画
素電極をプラズマＣＶＤ法やスパッタリング法等の真空
成膜法により形成するよりも、製造コストを低く抑える
ことができる。
【００４０】図８は、本実施形態におけるハーフトーン
露光を行うフォトマスクの構造、このフォトマスク透過
光量、このフォトマスクにより形成されるレジストの厚
みを例示している。このフォトマスク１５は、光を１０
０％透過する透過部１５Ａ、光を遮断する遮光部１５
Ｂ、及び光の透過率を適宜に設定されて、光を半ば透過
するメッシュ部１５Ｃを有している。
露光を行うフォトマスクの構造、このフォトマスク透過
光量、このフォトマスクにより形成されるレジストの厚
みを例示している。このフォトマスク１５は、光を１０
０％透過する透過部１５Ａ、光を遮断する遮光部１５
Ｂ、及び光の透過率を適宜に設定されて、光を半ば透過
するメッシュ部１５Ｃを有している。
【００４１】一般のフォトマスクは、透過部１５Ａ及び
遮光部１５Ｂのみを有している。これに対して、フォト
マスク１５は、更にメッシュ部１５Ｃを有している。こ
のメッシュ部１５Ｃは、例えば使用される光の分解能よ
りも小さな間隔のメッシュパターンやスリットパターン
からなる。例えば、フォトマスク１５をポジ型のレジス
トに用いた場合は、透過部１５Ａに対応するレジスト部
分の厚みが零となり、つまり該レジスト部分が消失し、
遮光部１５Ｂに対応するレジスト部分の厚みが最大とな
り、メッシュ部１５Ｃに対応するレジスト部分の厚みが
該メッシュ部１５Ｃの透過光量に比例することになる。
遮光部１５Ｂのみを有している。これに対して、フォト
マスク１５は、更にメッシュ部１５Ｃを有している。こ
のメッシュ部１５Ｃは、例えば使用される光の分解能よ
りも小さな間隔のメッシュパターンやスリットパターン
からなる。例えば、フォトマスク１５をポジ型のレジス
トに用いた場合は、透過部１５Ａに対応するレジスト部
分の厚みが零となり、つまり該レジスト部分が消失し、
遮光部１５Ｂに対応するレジスト部分の厚みが最大とな
り、メッシュ部１５Ｃに対応するレジスト部分の厚みが
該メッシュ部１５Ｃの透過光量に比例することになる。
【００４２】また、撥水性の樹脂を用いるという方法
は、例えばカラーフィルターの製造に関連して、特開平
８−１７９１１３号公報や特開平８−２９２３１３号公
報に開示されている。
は、例えばカラーフィルターの製造に関連して、特開平
８−１７９１１３号公報や特開平８−２９２３１３号公
報に開示されている。
【００４３】本実施形態では、溌水性透明樹脂層とハー
フトーン露光を行うマスクを組み合わせて、画素電極を
生成している。この様な画素電極の形成は、単純マトリ
クス型液晶表示装置のマトリクス基板にも適用すること
ができる。
フトーン露光を行うマスクを組み合わせて、画素電極を
生成している。この様な画素電極の形成は、単純マトリ
クス型液晶表示装置のマトリクス基板にも適用すること
ができる。
【００４４】
【発明の効果】以上説明した様に本発明によれば、ハー
フトーン露光をレジストに施してから、レジスト、電気
絶縁膜、及び溌水性透明樹脂層をパターニングしてい
る。これにより、各コンタクトホール領域でレジスト、
電気絶縁膜、及び溌水性透明樹脂層が消失して、マトリ
クス回路に達する各コンタクトホールが電気絶縁膜及び
溌水性透明樹脂層に形成され、各液晶セルの画素電極領
域を区画する区画領域でレジスト及び電気絶縁膜が消失
して、溌水性透明樹脂層が露出する。そして、レジスト
を除去した上で、電気絶縁膜に導電剤を塗布している。
このとき、区画領域の溌水性透明樹脂層表面で導電剤が
撥ね返されて、ここに塗布されず、導電剤が画素電極領
域に塗布されて画素電極となり、かつ導電剤がコンタク
トホール領域に充填される。これにより、画素電極が形
成され、コンタクトホールが充填される。従って、１枚
のフォトマスクを用いるだけで、画素電極の形成、コン
タクトホールの形成、コンタクトホールの充填を行うこ
とができる。
フトーン露光をレジストに施してから、レジスト、電気
絶縁膜、及び溌水性透明樹脂層をパターニングしてい
る。これにより、各コンタクトホール領域でレジスト、
電気絶縁膜、及び溌水性透明樹脂層が消失して、マトリ
クス回路に達する各コンタクトホールが電気絶縁膜及び
溌水性透明樹脂層に形成され、各液晶セルの画素電極領
域を区画する区画領域でレジスト及び電気絶縁膜が消失
して、溌水性透明樹脂層が露出する。そして、レジスト
を除去した上で、電気絶縁膜に導電剤を塗布している。
このとき、区画領域の溌水性透明樹脂層表面で導電剤が
撥ね返されて、ここに塗布されず、導電剤が画素電極領
域に塗布されて画素電極となり、かつ導電剤がコンタク
トホール領域に充填される。これにより、画素電極が形
成され、コンタクトホールが充填される。従って、１枚
のフォトマスクを用いるだけで、画素電極の形成、コン
タクトホールの形成、コンタクトホールの充填を行うこ
とができる。
【００４５】また、本発明によれば、ゲート電極膜のパ
ターニングのために１枚のフォトマスクを用い、第１及
び第２半導体層、ソースドレイン電極、チャネル領域の
形成のために１枚のフォトマスクを用いている。更に、
先に述べた様に画素電極の形成、コンタクトホールの形
成、コンタクトホールの充填のために１枚のフォトマス
クを用いている。従って、このＴＦＴアクティブマトリ
クス回路を含む液晶マトリクス基板を製造するには、合
計で３枚のフォトマスクを用いるだけで済む。
ターニングのために１枚のフォトマスクを用い、第１及
び第２半導体層、ソースドレイン電極、チャネル領域の
形成のために１枚のフォトマスクを用いている。更に、
先に述べた様に画素電極の形成、コンタクトホールの形
成、コンタクトホールの充填のために１枚のフォトマス
クを用いている。従って、このＴＦＴアクティブマトリ
クス回路を含む液晶マトリクス基板を製造するには、合
計で３枚のフォトマスクを用いるだけで済む。
【００４６】更に、本発明によれば、溌水性透明樹脂層
を溌水性フッ素系樹脂により形成し、電気絶縁膜をアク
リル系樹脂により形成し、画素電極となる導電剤を塗布
型透明導電材料としている。この様な材料の設定によ
り、区画領域の溌水性透明樹脂層表面で導電剤が撥ね返
されて、ここに塗布されず、導電剤が画素電極領域のア
クリル系樹脂に塗布されて画素電極となり、かつ導電剤
がコンタクトホール領域に充填される。これにより、フ
ォトマスクが節減され、画素電極及びコンタクトホール
を高精度で形成することができる。
を溌水性フッ素系樹脂により形成し、電気絶縁膜をアク
リル系樹脂により形成し、画素電極となる導電剤を塗布
型透明導電材料としている。この様な材料の設定によ
り、区画領域の溌水性透明樹脂層表面で導電剤が撥ね返
されて、ここに塗布されず、導電剤が画素電極領域のア
クリル系樹脂に塗布されて画素電極となり、かつ導電剤
がコンタクトホール領域に充填される。これにより、フ
ォトマスクが節減され、画素電極及びコンタクトホール
を高精度で形成することができる。
【図１】（ａ）〜（ｃ）は、本発明の液晶用マトリクス
基板の製造方法の一実施形態における各工程を示す図で
ある。
基板の製造方法の一実施形態における各工程を示す図で
ある。
【図２】（ｄ）〜（ｆ）は、図１に引き続く各工程を示
す図である。
す図である。
【図３】（ｇ）〜（ｉ）は、図２に引き続く各工程を示
す図である。
す図である。
【図４】（ｊ）〜（ｌ）は、図３に引き続く各工程を示
す図である。
す図である。
【図５】（ｍ）及び（ｎ）は、図４に引き続く各工程を
示す図である。
示す図である。
【図６】（ｏ）及び（ｐ）は、図５に引き続く各工程を
示す図である。
示す図である。
【図７】本実施形態の製造工程における３枚のフォトマ
スクの役目と、従来の製造工程における５枚のフォトマ
スクの役目とを対比して示す図表である。
スクの役目と、従来の製造工程における５枚のフォトマ
スクの役目とを対比して示す図表である。
【図８】本実施形態におけるハーフトーン露光を行うフ
ォトマスクの構造、フォトマスクの透過光量、フォトマ
スクにより形成されるレジストの厚みを例示する図であ
る。
ォトマスクの構造、フォトマスクの透過光量、フォトマ
スクにより形成されるレジストの厚みを例示する図であ
る。
【図９】（ａ）〜（ｃ）は、液晶用マトリクス基板の従
来の製造方法における各工程を示す図である。
来の製造方法における各工程を示す図である。
【図１０】（ｄ）〜（ｆ）は、図９に引き続く各工程を
示す図である。
示す図である。
【図１１】（ｇ）〜（ｉ）は、図１０に引き続く各工程
を示す図である。
を示す図である。
【図１２】（ｊ）〜（ｌ）は、図１１に引き続く各工程
を示す図である。
を示す図である。
【図１３】（ｍ）〜（ｏ）は、図１２に引き続く各工程
を示す図である。
を示す図である。
【図１４】（ｐ）は、図１３に引き続く工程を示す図で
ある。
ある。
１ ガラス基板
２ ゲート電極膜
３，８ レジストパターン
４ ゲート絶縁膜
５ 第１半導体層
６ 第２半導体層
７ ソースドレイン電極膜
９ パッシベーション膜
１０ 溌水性透明樹脂層
１１ 感光性アクリル系樹脂膜
１２ レジスト層
１３ 塗布型透明導電材
１４ 液晶用マトリクス基板
フロントページの続き
(72)発明者 吉良 徹
大阪府大阪市阿倍野区長池町22番22号 シ
ャープ株式会社内
Ｆターム(参考） 2H090 HA04 HA05 HB13X HC11
HD05 HD07 LA01 LA04
2H092 HA03 HA28 KB15 MA10 MA16
NA27
2H097 AA20 BB01 FA02 FA10 JA03
JA04 LA12
5F110 AA16 BB01 BB02 CC07 DD02
EE03 EE04 EE44 FF03 FF28
FF30 GG02 GG15 GG43 GG45
HK03 HK04 HK09 HK16 HK21
HK33 HK35 HL07 HL21 HL22
NN02 NN03 NN22 NN24 NN27
NN28 NN34 NN35 NN36 NN40
NN72 QQ02 QQ09
Claims (3)
- 【請求項１】 複数の液晶セルを駆動するためのマトリ
クス回路を電気絶縁性基板上に形成する液晶マトリクス
基板の製造方法において、 電気絶縁性基板上のマトリクス回路に溌水性透明樹脂層
を積層する透明樹脂層積層工程と、 溌水性透明樹脂層に電気絶縁膜を積層する電気絶縁膜形
成工程と、 電気絶縁膜にレジストを塗布し、この後に露光量を調整
したハーフトーン露光により、各液晶セルの画素電極領
域のレジストを該画素電極領域内のコンタクトホール領
域を除く範囲で硬化させ、各液晶セルの画素電極領域を
区画する区画領域のレジストを半ば硬化させ、各コンタ
クトホール領域のレジストを未硬化にするレジスト形成
工程と、 レジスト、電気絶縁膜、及び溌水性透明樹脂層のパター
ニングにより、各コンタクトホール領域でレジスト、電
気絶縁膜、及び溌水性透明樹脂層を消失させて、マトリ
クス回路に達する各コンタクトホールを電気絶縁膜に形
成し、各液晶セルの画素電極領域を区画する区画領域で
レジスト及び電気絶縁膜を消失させて、該区画領域で溌
水性透明樹脂層を露出させるパターニング工程と、 残存したレジストを除去し、パターニングされた電気絶
縁膜に導電剤を塗布して、画素電極領域に画素電極を形
成する画素電極形成工程とを含むことを特徴とする液晶
用マトリクス基板の製造方法。 - 【請求項２】 マトリクス回路は、複数の薄膜トランジ
スタを含むＴＦＴアクティブマトリクス回路であり、 ＴＦＴアクティブマトリクス回路の製造工程は、 電気絶縁性基板上にゲート電極膜を成膜してパターニン
グするゲート電極膜パターニング工程と、 ゲート絶縁膜、各薄膜トランジスタのチャネル領域とな
る第１半導体層、オーミックコンタクト層となる第２半
導体層、ソースドレイン電極となる金属層を順次積層す
る積層工程と、 露光量を調整したハーフトーン露光及びパターニングに
より、第１及び第２半導体層を島状に形成し、ソースド
レイン電極を形成し、チャネル領域を形成する分離パタ
ーニング工程と、 パッシベーション膜を成膜するパッシベーション工程と
を含むことを特徴とする請求項１に記載の液晶用マトリ
クス基板の製造方法。 - 【請求項３】 溌水性透明樹脂層を溌水性フッ素系樹脂
により形成し、電気絶縁膜をアクリル系樹脂により形成
し、画素電極となる導電剤を塗布型透明導電材料とした
ことを特徴とする請求項１又は２に記載の液晶用マトリ
クス基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002004901A JP3857142B2 (ja) | 2002-01-11 | 2002-01-11 | 液晶用マトリクス基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002004901A JP3857142B2 (ja) | 2002-01-11 | 2002-01-11 | 液晶用マトリクス基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003207804A true JP2003207804A (ja) | 2003-07-25 |
| JP3857142B2 JP3857142B2 (ja) | 2006-12-13 |
Family
ID=27644101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002004901A Expired - Fee Related JP3857142B2 (ja) | 2002-01-11 | 2002-01-11 | 液晶用マトリクス基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3857142B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005257712A (ja) * | 2004-03-09 | 2005-09-22 | Hoya Corp | グレートーンマスク及びその製造方法 |
| KR100763670B1 (ko) | 2005-12-28 | 2007-10-04 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
| US7914972B2 (en) | 2004-07-21 | 2011-03-29 | Nikon Corporation | Exposure method and device manufacturing method |
| US8040444B2 (en) | 2005-06-03 | 2011-10-18 | Samsung Electronics Co., Ltd. | Display device, method of manufacturing the same and mask for manufacturing the same |
| JP2012073649A (ja) * | 2008-04-24 | 2012-04-12 | Samsung Mobile Display Co Ltd | 有機発光ディスプレイ装置の製造方法 |
| US8922871B2 (en) | 2012-02-17 | 2014-12-30 | Amazon Technologies, Inc. | Electrowetting display device and manufacturing method thereof |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09258199A (ja) * | 1996-03-25 | 1997-10-03 | Sharp Corp | アクティブマトリクス基板およびその製造方法ならびに液晶表示装置 |
| JP2000206571A (ja) * | 1998-12-31 | 2000-07-28 | Samsung Electronics Co Ltd | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
| JP2001284289A (ja) * | 2000-03-31 | 2001-10-12 | Seiko Epson Corp | 微細構造体の製造方法 |
| JP2002098994A (ja) * | 2000-09-25 | 2002-04-05 | Sharp Corp | 液晶用マトリクス基板およびその製造方法ならびにコンタクトホール形成方法 |
| JP2002250934A (ja) * | 2001-02-26 | 2002-09-06 | Sharp Corp | 液晶用マトリクス基板の製造方法 |
| JP2002250935A (ja) * | 2001-02-26 | 2002-09-06 | Sharp Corp | 液晶用マトリクス基板の製造方法 |
| JP2002350897A (ja) * | 2001-05-23 | 2002-12-04 | Sharp Corp | 液晶用マトリクス基板の製造方法 |
-
2002
- 2002-01-11 JP JP2002004901A patent/JP3857142B2/ja not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09258199A (ja) * | 1996-03-25 | 1997-10-03 | Sharp Corp | アクティブマトリクス基板およびその製造方法ならびに液晶表示装置 |
| JP2000206571A (ja) * | 1998-12-31 | 2000-07-28 | Samsung Electronics Co Ltd | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
| JP2001284289A (ja) * | 2000-03-31 | 2001-10-12 | Seiko Epson Corp | 微細構造体の製造方法 |
| JP2002098994A (ja) * | 2000-09-25 | 2002-04-05 | Sharp Corp | 液晶用マトリクス基板およびその製造方法ならびにコンタクトホール形成方法 |
| JP2002250934A (ja) * | 2001-02-26 | 2002-09-06 | Sharp Corp | 液晶用マトリクス基板の製造方法 |
| JP2002250935A (ja) * | 2001-02-26 | 2002-09-06 | Sharp Corp | 液晶用マトリクス基板の製造方法 |
| JP2002350897A (ja) * | 2001-05-23 | 2002-12-04 | Sharp Corp | 液晶用マトリクス基板の製造方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005257712A (ja) * | 2004-03-09 | 2005-09-22 | Hoya Corp | グレートーンマスク及びその製造方法 |
| JP4521694B2 (ja) * | 2004-03-09 | 2010-08-11 | Ｈｏｙａ株式会社 | グレートーンマスク及び薄膜トランジスタの製造方法 |
| US7914972B2 (en) | 2004-07-21 | 2011-03-29 | Nikon Corporation | Exposure method and device manufacturing method |
| US8040444B2 (en) | 2005-06-03 | 2011-10-18 | Samsung Electronics Co., Ltd. | Display device, method of manufacturing the same and mask for manufacturing the same |
| KR100763670B1 (ko) | 2005-12-28 | 2007-10-04 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
| JP2012073649A (ja) * | 2008-04-24 | 2012-04-12 | Samsung Mobile Display Co Ltd | 有機発光ディスプレイ装置の製造方法 |
| US9171892B2 (en) | 2008-04-24 | 2015-10-27 | Samsung Display Co., Ltd. | Method of manufacturing an organic light emitting display device by patterning and formation of pixel and gate electrodes |
| US8922871B2 (en) | 2012-02-17 | 2014-12-30 | Amazon Technologies, Inc. | Electrowetting display device and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3857142B2 (ja) | 2006-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7553707B2 (en) | Method for manufacturing a Liquid crystal display device | |
| WO2017166341A1 (zh) | Tft基板的制作方法及制得的tft基板 | |
| US8842231B2 (en) | Array substrate and manufacturing method thereof | |
| JP4109247B2 (ja) | 半透過型液晶表示装置の製造方法 | |
| KR101130202B1 (ko) | Ｔｆｔ?ｌｃｄ 어레이 기판 및 그 제조 방법 | |
| US8045077B2 (en) | Liquid crystal display device and fabrication method thereof | |
| KR20140062526A (ko) | 액정표시장치용 어레이기판 및 그 제조방법 | |
| WO2013026375A1 (zh) | 薄膜晶体管阵列基板及其制造方法和电子器件 | |
| KR20080063708A (ko) | 어레이 기판의 제조방법 | |
| JP2002098995A (ja) | 液晶用マトリクス基板の製造方法 | |
| KR20020093351A (ko) | 그레이톤 마스크 및 이를 이용한 액정디스플레이 제조방법 | |
| JP3696127B2 (ja) | 液晶用マトリクス基板の製造方法 | |
| KR20140025577A (ko) | 박막 트랜지스터 어레이 기판 및 그의 제조 방법 | |
| US7075603B2 (en) | Method of fabricating a semi-transmission LCD by plasma processing and washing organic film, and LCD fabricated thereby | |
| JP3706043B2 (ja) | 液晶用マトリクス基板の製造方法 | |
| JP2002250934A (ja) | 液晶用マトリクス基板の製造方法 | |
| JP3548711B2 (ja) | 液晶用マトリクス基板の製造方法ならびにコンタクトホール形成方法 | |
| US7795057B2 (en) | Liquid crystal display device and fabrication method thereof | |
| US20080237596A1 (en) | Liquid crystal display device and fabrication method thereof | |
| JP3706033B2 (ja) | 液晶用マトリクス基板の製造方法 | |
| JP3857142B2 (ja) | 液晶用マトリクス基板の製造方法 | |
| KR20180010655A (ko) | 박막트랜지스터를 이용한 평판표시장치 제조방법 | |
| KR101904408B1 (ko) | 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 | |
| US20050007511A1 (en) | Method of fabricating liquid crystal display device and wiring structure of liquid crystal display device | |
| JP2002098996A (ja) | 液晶用マトリクス基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040728 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060825 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060912 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060913 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |