KR101904408B1 - 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 - Google Patents

에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 Download PDF

Info

Publication number
KR101904408B1
KR101904408B1 KR1020110080354A KR20110080354A KR101904408B1 KR 101904408 B1 KR101904408 B1 KR 101904408B1 KR 1020110080354 A KR1020110080354 A KR 1020110080354A KR 20110080354 A KR20110080354 A KR 20110080354A KR 101904408 B1 KR101904408 B1 KR 101904408B1
Authority
KR
South Korea
Prior art keywords
protective film
layer
forming
substrate
photoresist
Prior art date
Application number
KR1020110080354A
Other languages
English (en)
Other versions
KR20130017744A (ko
Inventor
이한석
이석우
송인혁
정영기
박원근
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110080354A priority Critical patent/KR101904408B1/ko
Publication of KR20130017744A publication Critical patent/KR20130017744A/ko
Application granted granted Critical
Publication of KR101904408B1 publication Critical patent/KR101904408B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 에프에프에스(FFS) 방식 액정표시장치용 어레이기판 및 그 제조방법에 관한 것으로, 개시된 발명은 기판의 일면에 일 방향으로 게이트배선을 형성하는 단계; 상기 게이트 배선과 교차하여 화소영역을 정의하는 데이터배선과, 상기 게이트배선과 데이터배선의 교차 지점에 박막트랜지스터를 형성하는 단계; 상기 기판의 화소영역에 대면적의 공통전극을 형성하는 단계; 상기 공통전극과 박막트랜지스터를 포함한 기판 전면에 하부 보호막을 형성하는 단계; 및 상기 하부 보호막 표면에 계면처리층을 형성하는 단계; 상기 계면처리층 상에 상부 보호막을 형성하는 단계; 상기 상부보호막과, 계면처리층 및 하부 보호막 내에 상기 박막트랜지스터를 노출시키는 드레인 콘택홀을 형성하는 단계; 및 상기 계면처리층 상에 상기 드레인 콘택홀을 통해 상기 박막트랜지스터와 전기적으로 연결되는 다수의 화소전극을 형성하는 단계를 포함하여 구성되는 포함하여 구성된다.

Description

에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법{ARRAY SUBSTRATE FOR FRINGE FIELD SWITCHING MODE LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR FABRICATING THE SAME}
본 발명은 액정표시장치(Liquid Crystal Display Device)에 관한 것으로서, 보다 상세하게는 에프에프에스(FFS; Fringe Field Switching) 방식 액정표시장치용 어레이기판 및 그 제조방법에 관한 것이다.
일반적으로 액정표시장치의 구동 원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의해 상기 액정의 분자배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.
현재에는 박막트랜지스터와 상기 박막트랜지스터에 연결된 화소전극이 행렬 방식으로 배열된 능동 행렬 액정표시장치(AM-LCD: Active Matrix LCD, 이하 액정표시장치로 약칭함)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.
상기 액정표시장치는 공통전극이 형성된 컬러필터 기판(즉, 상부기판)과 화소전극이 형성된 어레이기판(즉, 하부기판)과, 상부기판 및 하부기판 사이에 충진된 액정으로 이루어지는데, 이러한 액정표시장치에서는 공통전극과 화소전극이 상-하로 걸리는 전기장에 의해 액정을 구동하는 방식으로, 투과율과 개구율 등의 특성이 우수하다.
그러나, 상-하로 걸리는 전기장에 의한 액정 구동은 시야각 특성이 우수하지 못한 단점이 있다. 따라서, 상기의 단점을 극복하기 위해 새롭게 제안된 기술이 횡전계에 의한 액정 구동방법인데, 이 횡전계에 의한 액정 구동방법은 시야각 특성이 우수한 장점을 가지고 있다.
이러한 횡정계 방식 액정표시장치는 컬러필터기판과 어레이기판이 서로 대향하여 구성되며, 컬러필터기판 및 어레이기판 사이에는 액정층이 개재되어 있다.
상기 어레이기판에는 투명한 절연기판에 정의된 다수의 화소마다 박막트랜지스터와 공통전극 및 화소전극으로 구성된다.
또한, 상기 공통전극과 화소전극은 동일 기판 상에 서로 평행하게 이격하여 구성된다.
그리고, 상기 컬러필터기판은 투명한 절연기판 상에 게이트배선과 데이터배선과 박막트랜지스터에 대응하는 부분에 블랙매트릭스가 구성되고, 상기 화소에 대응하여 컬러필터가 구성된다.
상기 액정층은 상기 공통전극과 화소전극의 수평 전계에 의해 구동된다.
상기 구성으로 이루어지는 횡전계 방식 액정표시장치에서, 휘도를 확보하기 위해 상기 공통전극과 화소전극은 통상적으로 투명전극으로 형성한다.
따라서, 이러한 휘도 개선 효과를 극대화시키기 위해 제안된 기술이 FFS (Fringe Field Switching) 기술이다. 상기 FFS 기술은 액정을 정밀하게 제어함으로써 색상 변이(Color shift)가 없고 높은 명암비(Contrast Ratio)를 얻을 수 있는 것이 특징이어서, 일반적인 횡전계 기술과 비교하여 높은 화면품질을 구현할 수 있는 장점이 있다.
이러한 높은 화면 품질을 구현할 수 있는 장점을 가진 종래기술에 따른 FFS(Fringe Field Switching) 방식 액정표시장치 제조방법에 대해 도 1을 참조하여 설명하면 다음과 같다.
도 1a 내지 1j는 종래기술에 따른 에프에프에스(FFS) 방식 액정표시장치용 어레이기판의 제조공정 단면도들이다.
도면에 도시하지 않았지만, 투명한 절연기판(11) 상에 스위칭 영역을 포함하는 다수의 화소영역이 정의하고, 상기 투명한 절연기판(11) 상에 제1 도전 금속층(미도시)을 스퍼터링 방법에 의해 증착한다.
그 다음, 도 1a에 도시된 바와 같이, 제1 마스크 공정을 통해 상기 제1 도전 금속층(미도시)을 선택적으로 패터닝하여, 게이트배선(13)과 함께 이 게이트배선 (13)으로부터 돌출된 게이트전극(13a)을 동시에 형성한다.
이어서, 도면에는 도시하지 않았지만, 상기 게이트배선(13)을 포함한 기판 전면에 제1 투명 도전물질층(미도시)을 스퍼터링방법으로 증착한다.
이어서, 도 1b에 도시된 바와 같이, 제 2 마스크 공정을 통해 상기 제1 투명 도전물질층(미도시)을 선택적으로 식각하여 화소영역에 대면적의 공통전극(15)을 형성한다.
그 다음, 도 1c에 도시된 바와 같이, 상기 공통전극(15)을 포함한 기판 전면에 질화실리콘(SiNx) 또는 실리콘산화막(SiO2)으로 이루어진 게이트절연막(17)을 형성하고, 상기 게이트절연막(17) 상에 비정질실리콘 층(a-Si:H)(미도시)과 불순물이 포함된 비정질실리콘층(n+ 또는 p+)(미도시) 및 제2 도전 금속층(미도시)를 차례로 적층한다.
이어서, 제3 마스크 공정을 통해 상기 비정질실리콘 층(a-Si:H)(미도시)과 불순물이 포함된 비정질실리콘층(n+ 또는 p+)(미도시) 및 제2 도전 금속층(미도시)를 선택적으로 식각하여, 액티브층(19)과 오믹콘택층(21) 및 소스전극(23) 그리고 이 소스전극(23)으로부터 이격된 드레인전극(25)을 형성한다. 이때, 상기 액티브층 (19), 오믹콘택층(21), 소스전극(23) 및 드레인전극(25) 그리고 상기 게이트전극 (13a)은 박막트랜지스터(T)를 구성한다.
그 다음, 도 1d에 도시된 바와 같이, 상기 소스전극(23) 및 드레인전극(25)을 포함한 기판 전면에 무기절연물질 또는 유기절연물질을 증착하여 보호막(27)을 형성하고, 상기 보호막(27) 상에 투과성 감광물질을 도포하여 제1 감광막(29)을 형성한다.
이어서, 도 1e에 도시된 바와 같이, 제4 마스크 공정을 통해 상기 제1 감광막 (29)을 노광 및 현상한 후 이를 선택적으로 제거하여 제1 감광막패턴(29a)을 형성한다.
그 다음, 도 1f에 도시된 바와 같이, 상기 제1 감광막패턴(29a)을 차단막으로 상기 보호막(27)을 선택적으로 식각하여, 상기 드레인전극(25)을 노출시키는 드레인 콘택홀(31)을 형성한다.
이어서, 도 1g에 도시된 바와 같이, 상기 제1 감광막패턴(29a)을 제거하고, 상기 드레인 콘택홀(31)을 포함한 상기 보호막(27) 상부에 제2 투명 물질층(33)을 스퍼터링 방법으로 증착한다.
그 다음, 도 1h에 도시된 바와 같이, 상기 제2 투명 물질층(33) 상부에 투과성 감광물질을 도포하여 제2 감광막(35)을 형성한다.
이어서, 도 1i에 도시된 바와 같이, 제 5 마스크 공정을 통해 상기 제2 감광막(35)을 노광 및 현상한 후 이를 선택적으로 제거하여 제2 감광막패턴(35a)을 형성한다.
그 다음, 도 1j에 도시된 바와 같이, 상기 제2 감광막패턴(35a)을 차단막으로 상기 제2 투명 물질층(33)을 선택적으로 제거하여, 서로 이격되면서 상기 드레인전극(25)와 전기적으로 연결되는 다수의 화소전극(33a)을 형성한다.
이어서, 상기 제2 감광막패턴(35a)을 제거함으로써, 종래기술에 따른 에프에프에스 방식 액정표시장치용 어레이기판 제조공정을 완료하게 된다.
이후에, 도면에는 도시하지 않았지만, 컬러필터 기판 제조공정과 함께 어레이기판과 컬러필터 기판 사이에 액정층을 충진하는 공정을 수행함으로써 종래기술에 따른 에프에프에스 방식 액정표시장치를 제조하게 된다.
상기 종래기술에 따른 에프에프에스 방식 액정표시장치 제조방법에 따르면, 드레인 콘택홀 형성 및 화소전극 형성시에 두번에 걸친 마스크 공정이 요구되며, 이 두 번에 걸친 마스크 공정 각 각에는 노광 공정 및 현상 공정을 포함한 식각 공정 등이 요구된다.
따라서, 이렇게 드레인 콘택홀 형성 및 화소전극 형성시에 두 번에 걸친 마스크 공정, 즉 두번에 걸친 노광 공정 및 현상 공정 등이 요구되기 때문에, 그만큼 2회 노광에 따른 제조 공정 시간이 증가하게 되고, 그에 따른 제조 공정 비용이 증가하게 된다.
이에 본 발명은 상기 문제점들을 개선하기 위한 것으로서, 본 발명의 목적은 에프에프에스(FFS; Fringe Field Switching) 방식 액정표시장치에서, 한번의 마스크 공정을 통해 드레인 콘택홀 및 화소전극을 형성함으로써, 마스크 공정 수를 줄여 제조 공정 시간 및 제조 공정 비용을 감소시킬 수 있는 에프에프에스 방식 액정표시장치 및 그 제조방법을 제공함에 있다.
또한, 본 발명의 다른 목적은 에프에프에스(FFS; Fringe Field Switching) 방식 액정표시장치에서, 공통전극과 화소전극 사이에 개재되는 하부 보호막 표면에 플라즈마 계면처리 또는 산화층(SiO2)을 형성함으로써 하부 보호막의 데미지 발생이 줄어들게 되어 높은 완성도의 패널 제작이 가능한 에프에프에스 방식 액정표시장치 및 그 제조방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 에프에프에스(FFS) 방식 액정표시장치용 어레이기판은, 기판의 일면에 일 방향으로 형성된 게이트 배선; 상기 게이트 배선과 교차하여 화소영역을 정의하는 데이터배선; 상기 게이트배선과 데이터배선의 교차 지점에 형성된 박막트랜지스터; 상기 기판의 화소영역에 형성된 대면적의 공통전극; 상기 공통전극과 박막트랜지스터를 포함한 기판 전면에 형성된 보호막; 상기 보호막 상에 형성된 계면처리층; 상기 계면처리층 상에 형성되어 서로 이격되고, 상기 보호막과 계면처리층에 구비된 드레인 콘택홀을 통해 상기 박막트랜지스터와 전기적으로 연결된 다수의 화소전극;을 포함하여 구성되는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명에 따른 에프에프에스 방식 액정표시장치용 어레이기판 제조방법은, 기판의 일면에 일 방향으로 게이트배선을 형성하는 단계; 상기 게이트 배선과 교차하여 화소영역을 정의하는 데이터배선과, 상기 게이트배선과 데이터배선의 교차 지점에 박막트랜지스터를 형성하는 단계; 상기 기판의 화소영역에 대면적의 공통전극을 형성하는 단계; 상기 공통전극과 박막트랜지스터를 포함한 기판 전면에 하부 보호막을 형성하는 단계; 및 상기 하부 보호막 표면에 계면처리층을 형성하는 단계; 상기 계면처리층 상에 상부 보호막을 형성하는 단계; 상기 상부보호막과, 계면처리층 및 하부 보호막 내에 상기 박막트랜지스터를 노출시키는 드레인 콘택홀을 형성하는 단계; 및 상기 계면처리층 상에 상기 드레인 콘택홀을 통해 상기 박막트랜지스터와 전기적으로 연결되는 다수의 화소전극을 형성하는 단계를 포함하여 구성되는 포함하여 구성되는 것을 특징으로 한다.
본 발명에 따른 에프에프에스(FFS) 방식 액정표시장치용 어레이기판 및 그 제조방법에 따르면 다음과 같은 효과가 있다.
본 발명에 따른 에프에프에스(FFS) 방식 액정표시장치용 어레이기판 및 그 제조방법에 따르면, 에프에프에스(FFS) 방식 액정표시장치 제조시에, 드레인 콘택홀 및 화소전극 형성시에 한 번의 마스크가 사용되므로 그만큼 노광과 현상 및 감광막 도포 공정 등의 공정이 감소하게 됨으로써 전체 제조공정 수가 감소하여 제조 공정 비용이 줄여 들게 된다.
또한, 본 발명에 따른 에프에프에스(FFS) 방식 액정표시장치용 어레이기판 및 그 제조방법에 따르면, 에프에프에스(FFS) 방식 액정표시장치 제조시에, 공통전극과 화소전극 사이에 개재되는 보호막 표면에 플라즈마 계면처리 또는 계면 산화층(SiO2)을 형성함으로써 상부 보호막의 식각 공정시 하부 보호막에 데미지가 가해지는 것을 줄여 주므로 높은 완성도의 패널 제작이 가능하다.
도 1a 내지 1j는 종래기술에 따른 에프에프에스(FFS) 방식 액정표시장치용 어레이기판의 제조공정 단면도들이다.
도 2는 본 발명에 따른 에프에프에스(FFS) 방식 액정표시장치용 어레이기판의 평면도이다.
도 3은 도 2의 Ⅲ-Ⅲ선에 따른 에프에프에스(FFS) 방식 액정표시장치용 어레이기판의 단면도이다.
도 4a 내지 4r은 본 발명의 일 실시 예에 따른 에프에프에스(FFS) 방식 액정표시장치용 어레이기판의 제조 공정 단면도들이다.
도 5a 내지 도 5s는 본 발명의 다른 실시 예에 따른 에프에프에스(FFS) 방식 액정표시장치용 어레이기판의 제조 공정 단면도들이다.
이하, 본 발명의 바람직한 실시 예에 따른 에프에프에스(FFS) 방식 액정표시장치용 어레이기판에 대해 첨부된 도면을 참조하여 상세히 설명한다.
도 2는 본 발명에 따른 에프에프에스(FFS) 방식 액정표시장치용 어레이기판의 평면도이다.
도 3은 도 2의 Ⅲ-Ⅲ선에 따른 에프에프에스(FFS) 방식 액정표시장치용 어레이기판의 단면도이다.
본 발명에 따른 에프에프에스(FFS) 방식 액정표시장치용 어레이기판은, 도 2 및 3에 도시된 바와 같이, 기판(101) 상에 일 방향으로 연장되고 서로 평행하게 이격된 다수의 게이트배선(105a)과; 상기 게이트배선(105a)과 교차하고, 이 교차하여 이루는 지역에 화소영역을 정의하는 다수의 데이터배선(117c)과; 상기 게이트배선 (105a)과 데이터배선(117c)의 교차지점에 마련되고, 게이트전극(105c)과 액티브층 (113a) 및 오믹콘택층(115a) 그리고 소스전극(117a) 및 드레인전극(117b)을 포함하는 박막트랜지스터(T)를 포함하여 구성된다.
여기서, 상기 화소영역의 전면에는 상기 게이트배선(105a)과 데이터배선 (117c)과 이격된 공간을 두고 대면적의 투명한 공통전극(103b)이 배치되어 있으며, 상기 공통전극(103b) 상측에는 게이트절연막(111)과 계면 산화층(125)을 사이에 두고 서로 일정간격만큼 이격되게 다수의 막대 형상의 투명한 화소전극(135a)들이 배치되어 있다. 이때, 상기 공통전극(103b)은 상기 게이트배선(105a)과 평행하게 이격된 공통배선(105d)과 전기적으로 연결되어 있다.
또한, 상기 다수의 화소전극(135a)은 상기 계면 산화층(125)과 보호막(123) 내에 형성된 드레인 콘택홀(133)을 통해 상기 드레인전극 (117b)과 전기적으로 연결되어 있다.
더욱이, 상기 다수의 화소전극(135a) 사이에는 언더컷 보호막(127a)이 형성되어 있다.
상기 구성에서, 상기 대면적의 공통전극(103b)은 액정 구동을 위한 기준 전압, 즉 공통전압을 각 화소에 공급한다.
상기 공통전극(103b)은 각 화소영역에서 게이트절연막(111)과 보호막(123) 및 계면 산화층(125)을 사이에 두고 상기 다수의 화소전극(135a)들과 중첩되어 프린지 필드(fringe field)를 형성한다.
이렇게 하여, 박막트랜지스터(T)를 통해 화소전극(135a)에 데이터 신호가 공급되면, 공통전압이 공급된 공통전극(103b)과의 사이에 프린지 필드(fringe field)를 형성하여 박막트랜지스터 기판과 칼라필터기판(미도시) 사이에서 수평 방향으로 배열된 액정분자들이 유전 이방성에 의해 회전하게 됨으로써, 액정분자들이 회전 정도에 따라 화소영역을 투과하는 광 투과율이 달라지게 됨으로써 계조를 구현하게 된다.
상기 구성으로 이루어지는 본 발명의 일 실시 예에 따른 에프에프에스(FFS) 방식 액정표시장치용 어레이기판 제조방법에 대해 도 4a 내지 도 4r를 참조하여 설명하면 다음과 같다.
도 4a 내지 4r은 본 발명의 일 실시 예에 따른 에프에프에스(FFS) 방식 액정표시장치용 어레이기판의 제조 공정 단면도들이다.
도 4a에 도시된 바와 같이, 투명한 절연기판(101) 상에 스위칭 영역을 포함하는 다수의 화소영역이 정의하고, 상기 투명한 절연기판(101) 상에 제1 투명 도전물질층(103)과 제1 도전성 금속층(105)을 스퍼터링 방법에 의해 차례로 증착한다. 이때, 상기 제1 투명 도전물질층(103)으로는 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide)를 포함한 그룹 중에서 선택된 어느 하나를 사용한다. 또한, 상기 제1 도전성 금속층(105)으로는, 알루미늄(Al), 텅스텐(W), 구리 (Cu), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 몰리텅스텐(MoW), 몰리티타늄 (MoTi), 구리/몰리티타늄 (Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 하나를 사용한다.
그 다음, 상기 제1 도전성 금속층(105) 상부에 투과율이 높은 포토레지스트 (photo-resist)를 도포하여 제1 감광막(107)을 형성한다.
이어서, 광차단부(109a)와 반투과부(109b) 및 투과부(109c)로 이루어진 제1 회절 마스크(109) 또는 하프톤 마스크(Half-Ton mask)를 이용하여 상기 제1 감광막(107)에 노광공정을 진행한다. 이때, 상기 반투과부 (109b)는, 상기 제1 회절 마스크(109)에서는 회절패턴(미도시)이 구비되어, 상기 회절패턴을 투과한 광이 회절 현상에 의해 광량이 줄어 투과될 수 있도록 하는 구조로 이루어진다. 또한, 상기 반투과부(109b)는 하프톤 마스크(미도시)에서는 해당 부위에 광량이 반감되어 투과될 수 있는 하프톤 물질이 형성되어 있다.
이러한 상기 반투과부(109b)를 구비하는 제1 회절마스크(109) 또는 하프톤 마스크에 의해, 도 4b에 도시된 바와 같이 상기 반투과부(109b)에 대응되는 부위에 있는 상기 제1 감광막(107)이 반노광되어, 일부 두께만 남아 있게 된다. 여기서, 상기 반투과부(109b)가 갖는 회절패턴의 수치 또는 하프톤 정도를 조절하여, 상기 회절 마스크(109) 또는 하프톤 마스크를 이용하는 경우에 상기 투명한 제1 감광막(107)의 노광 및 현상 후 남아 있는 두께를 조절할 수 있다.
또한, 상기 제1 회절마스크(109)의 광차단부(109a)는 게이트전극 형성 지역과 대응하는 상기 제1 감광막(107) 상측에 위치하며, 상기 회절마스크 (109)의 반투과부(109b)는 공통전극 형성 지역과 대응하는 상기 제1 감광막 (107) 상측에 위치한다.
그 다음, 도 4c에 도시된 바와 같이, 현상공정을 통해 상기 제1 감광막(107)을 선택적으로 제거하여 게이트 형성지역(107a)과 공통전극 형성지역(107b)을 형성한다. 이때, 게이트 형성 지역(107a)은 광이 투과되지 않은 상태이기 때문에 제1 감광막(107) 두께를 그대로 유지하고 있지만, 상기 공통전극 형성지역(107b)은 광의 일부가 투과되어 일정 두께만큼 제거된다. 즉, 상기 공통전극 형성지역(107b)은 상기 게이트 형성지역(107a)보다 얇은 두께를 갖는다.
이어서, 상기 제1 감광막의 게이트 형성지역(107a) 및 공통전극 형성지역 (107b)을 마스크로 상기 제1 도전성 금속층(105) 및 제1 투명 도전물질층(103)을 패터닝하여 게이트배선(105a), 이 게이트배선(105a)으로부터 돌출된 게이트전극 (105c) 및 공통전극(103b)을 형성한다. 이때, 상기 제1 도전 금속층(105) 및 제1 투명 도전물질층(103)의 패터닝시에 더미 도전 금속층 패턴(105b)도 함께 형성된다. 또한, 상기 공통전극(103b)은, 도 2에 도시된 바와 같이, 화소영역의 전면에 상기 게이트배선(105a)과 데이터배선(117c)과 이격된 공간을 두고 배치되어 있다.
그 다음, 도 4d에 도시된 바와 같이, 에싱(ashing) 공정을 통해 상기 게이트배선(105a) 및 게이트전극(105c) 상의 게이트 형성지역(107a)의 두께 일부와 함께 상기 공통전극 형성지역(107b)을 제거한다. 이때, 상기 더미 도전 금속층패턴 (105b) 상부가 외부로 노출된다.
이어서, 도 4e에 도시된 바와 같이, 에싱 공정에 의해 두께 일부가 식각된 게이트 형성지역(107a)을 차단막으로 하여 상기 노출된 더미 도전 금속층패턴 (105b)을 제거한 다음, 상기 제1 감광막의 게이트 형성지역(107a)을 제거한다. 이때, 상기 게이트전극(105c) 하부에 있는 제1 투명 도전물질층 패턴(103a)은 식각하지 않고 그대로 남겨 둔다.
그 다음, 도 4f에 도시된 바와 같이, 상기 공통전극(105b)을 포함한 기판 전면에 질화실리콘(SiNx) 또는 실리콘산화막(SiO2)으로 이루어진 게이트절연막(111)을 형성하고, 상기 게이트절연막(111) 상에 비정질실리콘 층(a-Si:H)(113)과 불순물이 포함된 비정질실리콘층(n+ 또는 p+)(115) 및 제2 도전 금속층(117)를 차례로 적층한다. 이때, 상기 비정질실리콘 층(a-Si:H)(113)과 불순물이 포함된 비정질실리콘층(n+ 또는 p+) (115)은 화학기상 증착법(CVD; Chemical Vapor Deposition method)으로 증착하고, 상기 제2 도전 금속층(117)은 스퍼터링 방법으로 증착한다. 여기서는, 상기 증착 방법으로 화학기상 증착법, 스퍼터링 방법에 대해서만 기재하고 있지만, 필요에 따라서는 기타 다른 증착 방법을 사용할 수도 있다. 이때, 상기 제2 도전 금속층(117)으로는, 알루미늄 (Al), 텅스텐(W), 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 몰리텅스텐 (MoW), 몰리티타늄 (MoTi), 구리/몰리티타늄(Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 하나를 사용한다.
이어서, 도 4g에 도시된 바와 같이, 상기 제2 도전 금속층(117) 상부에 투과율이 높은 포토레지스트 (photo-resist)를 도포하여 제2 감광막(119)을 형성한다.
그 다음, 광차단부(121a)와 반투과부(121b) 및 투과부(121c)로 이루어진 제2 회절 마스크(121) 또는 하프톤 마스크(Half-Ton mask)를 이용하여 상기 제2 감광막 (119)에 노광공정을 진행한다. 이때, 상기 반투과부(121b)는, 상기 제2 회절 마스크(121)에서는 회절패턴(미도시)이 구비되어, 상기 회절패턴을 투과한 광이 회절 현상에 의해 광량이 줄어 투과될 수 있도록 하는 구조로 이루어진다. 또한, 상기 반투과부(121b)는 하프톤 마스크(미도시)에서는 해당 부위에 광량이 반감되어 투과될 수 있는 하프톤 물질이 형성되어 있다.
이러한 상기 반투과부(121b)를 구비하는 제2 회절마스크(121) 또는 하프톤 마스크에 의해 상기 반투과부(121b)에 대응되는 부위에 있는 상기 제2 감광막(119)이 반 노광되어, 일부 두께만 남아 있게 된다. 여기서, 상기 반투과부(121b)가 갖는 회절패턴의 수치 또는 하프톤 정도를 조절하여, 상기 회절 마스크(121) 또는 하프톤 마스크를 이용하는 경우에 상기 투명한 제2 감광막(119)의 노광 및 현상 후 남아 있는 두께를 조절할 수 있다.
또한, 상기 회절마스크(121)의 광차단부(121a)는 소스 및 드레인전극 형성 지역과 대응하는 상기 제2 감광막(119) 상측에 위치하며, 상기 회절마스크(121)의 반투과부(121b)는 박막트랜지스터의 채널 형성 지역과 대응하는 상기 제2 감광막 (119) 상측에 위치한다.
이어서, 도 4h에 도시된 바와 같이, 상기 노광 공정을 진행한 다음 현상공정을 통해 상기 제2 감광막(119)을 식각하여 소스 및 드레인전극 형성지역(119a)과 채널 형성지역(119b)을 형성한다. 이때, 상기 소스 및 드레인전극 형성지역(119a)은 광이 투과되지 않은 상태이기 때문에 제2 감광막(119) 두께를 그대로 유지하고 있지만, 상기 채널 형성지역(119b)은 광의 일부가 투과되어 일정 두께만큼 제거된다. 즉, 상기 채널 형성지역(119b)은 상기 소스 및 드레인전극 형성지역(119a)보다 얇은 두께를 갖는다.
그 다음, 상기 소스 및 드레인전극 형성지역(119a)과 채널 형성지역(119b)을 마스크로 상기 제2 도전 금속층(117), 불순물이 포함된 비정질실리콘층(115) 및 비정질실리콘층(113)을 순차적으로 패터닝하여 상기 게이트전극(105c)에 대응하는 게이트절연막(111) 상부에 액티브층(113a)과 오믹콘택층(115a)을 형성한다.
이어서, 4i에 도시된 바와 같이, 에싱(ashing) 공정을 통해 상기 소스 및 드레인전극 형성지역(119a)의 두께 일부와 함께 상기 채널 형성지역(119b)을 완전히 제거한다. 이때, 상기 채널영역 상부에 오버랩되는 제2 도전 금속층(117) 상면이 외부로 노출된다.
그 다음, 도 4j에 도시된 바와 같이, 상기 두께 일부가 제거된 제2 감광막의 소스 및 드레인전극 형성지역(119a)을 마스크로 상기 제2 도전 금속층(117)의 노출된 부분을 식각하여 상기 게이트배선(103a)과 수직으로 교차되는 데이터배선(미도시, 도 2의 117c 참조)과 함께 서로 이격된 소스전극(117a) 및 드레인전극 (117b)을 각각 형성한다.
이어서, 상기 소스전극(117a) 및 드레인전극(117b) 사이에 노출된 오믹콘택층(115a)도 추가로 식각하여 서로 이격시킨다. 이때, 상기 식각된 오믹콘택층 (115a) 하부에 있는 액티브층(113a)에는 채널영역이 형성된다.
그 다음, 도 4k에 도시된 바와 같이, 상기 제2 감광막의 소스 및 드레인전극 형성지역(119a)을 완전히 제거한 다음, 기판 전면에 무기 절연물질 또는 유기 절연물질로 이루어진 하부 보호막(123)과, 상기 하부 보호막(123)의 커버링(covering)을 위한 계면산화층(SiO2)(125) 및 상기 하부 보호막(123)과 동일 물질로 이루어진 상부 보호막(127)을 동일한 챔버 내에서 연속해서 증착한다.
이때, 상기 하부 보호막(123)의 증착 조건으로는, 200 내지 1000 sccm의 SiH4 가스와, 1500 내지 3000 sccm의 NH3 가스와, 5000 내지 9000 sccm 의 N2 가스를 이용하며, 100 내지 400℃에서 20 내지 100 초 동안 증착 공정을 수행하여 1500 내지 4500 Å 두께로 형성한다.
또한, 상기 계면산화층(SiO2)(125)의 증착 조건으로는, 2000 내지 5000 sccm의 N2O 가스와, 10 내지 100 sccm의 SiH4 가스를 이용하며, 100 내지 400℃에서 1 내지 20 초 동안 증착 공정을 수행하여 약 10 내지 200 Å 두께로 형성한다.
그리고, 상부 보호막(127)은 증착 두께를 제외한 나머지 증착 조건은 상기 하부 보호막(123)의 증착 조건과 동일한 조건, 예를 들어 200 내지 1000 sccm의 SiH4 가스와, 1500 내지 3000 sccm의 NH3 가스와, 5000 내지 9000 sccm 의 N2 가스를 이용하며, 100 내지 400℃에서 20 내지 100 초 동안 증착 공정을 수행하여 500 내지 1500 Å 두께로 형성한다.
이때, 상기 상부 보호막(127)은 식각 장비를 통한 언더 컷(under-cut) 형성이 충분히 형성될 수 있는 높이, 예를 들어 500 내지 1500Å 두께로 증착한다. 특히, 상기 상부 보호막(127)의 두께는 후속 공정에서 형성되는 화소전극 형성용 투명 도전물질층 두께보다 높게 증착한다. 또한, 상기 상부 보호막(127)의 두께는 상기 하부 보호막(123)에 데미지(damage)가 가해지지 않는 높이로 증착한다.
그리고, 상기 계면산화층(125)은 상기 상부 보호막(127)의 식각 진행시에 하부 보호막(123)에 식각 정지막(etch stopper) 역할을 하게 된다.
이어서, 도 4l에 도시된 바와 같이, 상기 상부 보호막(127) 상부에 투과율이 높은 포토레지스트(photo-resist)를 도포하여 제3 감광막(129)을 형성한다.
그 다음, 광차단부(131a)와 반투과부(131b) 및 투과부(131c)로 이루어진 제3 회절 마스크(131) 또는 하프톤 마스크(Half-Ton mask)를 이용하여 상기 제3 감광막(129)에 노광공정을 진행한다. 이때, 상기 반투과부(131b)는, 상기 제3 회절 마스크(131)에서는 회절패턴(미도시)이 구비되어, 상기 회절패턴을 투과한 광이 회절 현상에 의해 광량이 줄어 투과될 수 있도록 하는 구조로 이루어진다. 또한, 상기 반투과부(131b)는 하프톤 마스크(미도시)에서는 해당 부위에 광량이 반감되어 투과될 수 있는 하프톤 물질이 형성되어 있다.
이러한 상기 반투과부(131b)를 구비하는 제3 회절마스크(131) 또는 하프톤 마스크에 의해 상기 반투과부(131b)에 대응되는 부위에 있는 상기 제3 감광막(129)이 반 노광되어, 일부 두께만 남아 있게 된다. 여기서, 상기 반투과부(131b)가 갖는 회절패턴의 수치 또는 하프톤 정도를 조절하여, 상기 제3 회절 마스크(131) 또는 하프톤 마스크를 이용하는 경우에 상기 투명한 제3 감광막(129)의 노광 및 현상 후 남아 있는 두께를 조절할 수 있다.
또한, 상기 제3 회절마스크(131)의 광차단부(121a)는 박막트랜지스터 일부 지역과 화소전극 사이 지역과 대응하는 상기 제3 감광막(129) 상측에 위치하며, 상기 제3 회절마스크(131)의 반투과부(131b)는 화소전극 형성 지역과 대응하는 상기 제3 감광막(129) 상측에 위치하며, 투과부(131c)는 상기 드레인 콘택홀 형성지역과 대응되는 상기 제3 감광막(129) 상측에 위치한다.
이어서, 도 4m에 도시된 바와 같이, 상기 제3 회절마스크(131)를 이용한 노광 공정과 현상공정을 진행한 후 상기 제3 감광막(129)을 선택적으로 식각하여 서로 다른 두께를 갖는 제3 감광막패턴(129a, 129b)을 형성한다. 이때, 상기 박막트랜지스터 일부 지역과 화소전극 사이 지역과 대응하는 상기 제3 감광막패턴(129a)은 광이 투과되지 않은 상태이기 때문에 제3 감광막(129) 두께를 그대로 유지하고 있지만, 상기 화소전극 형성 지역과 대응하는 상기 제3 감광막패턴(129b)은 광의 일부가 투과되어 일정 두께만큼 제거된다. 또한, 상기 드레인 콘택홀 형성지역과 대응되는 상기 제3 감광막(129) 부위는 완전히 제거된다.
그 다음, 도 4n에 도시된 바와 같이, 상기 제3 감광막패턴(129a, 129b)을 차단막으로, 상기 상부 보호막(127), 계면산화층(125) 및 하부 보호막(123)을 순차적으로 식각하여 상기 드레인전극(117b) 상부를 노출시키는 드레인 콘택홀(133)을 형성한다.
이어서, 도 4o에 도시된 바와 같이, 에싱 공정을 통해 상기 제3 감광막패턴 (129a, 129b)을 식각하여 상기 제3 감광막패턴(129b)에 해당하는 부위를 완전히 제거함으로써, 상기 상부 보호막(127) 일부가 외부로 노출된다.
그 다음, 도 4p에 도시된 바와 같이, 등방성 식각용 식각 장비를 이용한 식각공정을 진행하여 상기 노출된 상부 보호막(127)를 식각함으로써, 상부 보호막 패턴(127a)이 형성된다. 이때, 상기 상부 보호막패턴(127a)은 식각 공정시에, 언더컷 (under-cut) 현상에 의해 측면방향으로도 식각이 진행된다. 즉, 상기 상부 보호막패턴(127a)의 폭은 상기 상부 보호막패턴(127a) 상부에 덮여 있는 제3 감광막패턴 (129a)의 폭보다 좁게 형성된다.
또한, 상기 상부 보호막(127) 식각시에, 상기 계면산화층(125)은 상기 하부 보호막(123)의 식각 정지막(etch stopper) 역할을 하기 때문에, 상기 하부 보호막 (123)에 가해지는 데미지(damage)가 방지된다.
이어서, 도 4q에 도시된 바와 같이, 상기 드레인 콘택홀(133)과 제3 감광막패턴(129a) 및 계면산화층(125)을 포함한 기판 전면에 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide)를 포함한 투명한 도전 물질 그룹 중에서 어느 하나의 조성물 타겟을 사용하여 제2 투명 도전물질층(135)을 DC 마그네트론 스퍼터링법 (magnetron sputtering)으로 증착한다. 이때, 상기 제2 투명 도전물질층(135)은 상기 제3 감광막패턴(129a), 계면산화층(125) 및 드레인콘택홀(133) 내부에만 증착되고, 상기 언더컷 현상에 의해 식각된 상부 보호막(127a) 상부 표면에는 증착되지 않는다. 이는 상기 상부 보호막패턴(127a)의 폭이 상기 상부 보호막패턴(127a) 상부에 덮여 있는 제3 감광막패턴 (129a)의 폭보다 좁게 형성되어, 외부로 노출되어 있지 않기 때문에, 상기 제2 투명 도전물질층(135)이 증착되지 않게 된다. 즉, 상부 보호막패턴(127a)의 측면은 언더컷 식각에 의해 내측으로 식각된 상태이기 때문에, 그만큼 후속 공정에서 형성되는 제2 투명 도전물질층을 리프트 오프(lift off)가 용이하게 된다.
그 다음, 도 4r에 도시된 바와 같이, 리프트 오프(lift off) 공정을 통해 상기 제3 감광막패턴(129a)을 제거함과 동시에 그 상부에 있는 제2 투명 도전물질층 (135) 부위도 함께 제거하여, 상기 드레인 콘택홀(133)을 통해 상기 드레인전극 (117b)과 전기적으로 연결되며 서로 이격된 다수의 화소전극(135a)을 형성함으로 써, 본 발명에 따른 에프에프에스(FFS) 방식 액정표시장치용 어레이기판 제조공정을 완료하게 된다.
이후에, 도면에는 도시하지 않았지만, 컬러필터 기판 제조공정과 함께 어레이기판과 컬러필터 기판 사이에 액정층을 충진하는 공정을 수행함으로써 본 발명에 따른 에프에프에스 방식 액정표시장치를 제조하게 된다.
한편, 본 발명의 다른 실시 예에 따른 에프에프에스(FFS) 방식 액정표시장치용 어레이기판 제조방법에 대해 도 5a 내지 도 5s를 참조하여 설명하면 다음과 같다.
여기서는, 상부 보호막과 하부 보호막 사이에 플라즈마 계면처리하는 경우를 제외하고는 본 발명의 일 실시 예의 제조공정과 동일하다.
도 5a 내지 5s는 본 발명의 다른 실시 예에 따른 에프에프에스(FFS) 방식 액정표시장치용 어레이기판의 제조 공정 단면도들이다.
도 5a에 도시된 바와 같이, 투명한 절연기판(201) 상에 스위칭 영역을 포함하는 다수의 화소영역이 정의하고, 상기 투명한 절연기판(201) 상에 제1 투명 도전물질층(203)과 제1 도전성 금속층(205)을 스퍼터링 방법에 의해 차례로 증착한다. 이때, 상기 제1 투명 도전물질층(203)으로는 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide)를 포함한 그룹 중에서 선택된 어느 하나를 사용한다. 또한, 상기 제1 도전성 금속층(205)으로는, 알루미늄(Al), 텅스텐(W), 구리 (Cu), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 몰리텅스텐(MoW), 몰리티타늄 (MoTi), 구리/몰리티타늄 (Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 하나를 사용한다.
그 다음, 상기 제1 도전성 금속층(205) 상부에 투과율이 높은 포토레지스트 (photo-resist)를 도포하여 제1 감광막(207)을 형성한다.
이어서, 도 5b에 도시된 바와 같이, 광차단부(209a)와 반투과부(209b) 및 투과부(209c)로 이루어진 제1 회절 마스크(209) 또는 하프톤 마스크(Half-Ton mask)를 이용하여 상기 제1 감광막(207)에 노광공정을 진행한다. 이때, 상기 반투과부 (209b)는, 상기 제1 회절 마스크(209)에서는 회절패턴(미도시)이 구비되어, 상기 회절패턴을 투과한 광이 회절 현상에 의해 광량이 줄어 투과될 수 있도록 하는 구조로 이루어진다. 또한, 상기 반투과부(209b)는 하프톤 마스크(미도시)에서는 해당 부위에 광량이 반감되어 투과될 수 있는 하프톤 물질이 형성되어 있다.
이러한 상기 반투과부(209b)를 구비하는 제1 회절마스크(209) 또는 하프톤 마스크에 의해 상기 반투과부(209b)에 대응되는 부위에 있는 상기 제1 감광막(207)이 반노광되어, 일부 두께만 남아 있게 된다. 여기서, 상기 반투과부(109b)가 갖는 회절패턴의 수치 또는 하프톤 정도를 조절하여, 상기 회절 마스크(209) 또는 하프톤 마스크를 이용하는 경우에 상기 투명한 제1 감광막(207)의 노광 및 현상 후 남아 있는 두께를 조절할 수 있다.
또한, 상기 제1 회절마스크(209)의 광차단부(209a)는 게이트전극 형성 지역과 대응하는 상기 제1 감광막(207) 상측에 위치하며, 상기 회절마스크(209)의 반투과부(209b)는 공통전극 형성 지역과 대응하는 상기 제1 감광막 (207) 상측에 위치한다.
그 다음, 도 5c에 도시된 바와 같이, 상기 노광 공정을 진행한 다음 현상공정을 통해 상기 제1 감광막(207)을 선택적으로 제거하여 게이트 형성지역(207a)과 공통전극 형성지역(207b)을 형성한다. 이때, 게이트 형성 지역(207a)은 광이 투과되지 않은 상태이기 때문에 제1 감광막(207) 두께를 그대로 유지하고 있지만, 상기 공통전극 형성지역(207b)은 광의 일부가 투과되어 일정 두께만큼 제거된다.
이어서, 상기 제1 감광막의 게이트 형성지역(207a) 및 공통전극 형성지역 (207b)을 마스크로 상기 제1 도전성 금속층(205) 및 제1 투명 도전물질층(203)을 패터닝하여 게이트배선(205a), 이 게이트배선(205a)으로부터 돌출된 게이트전극 (205c) 및 공통전극(203b)을 형성한다. 이때, 상기 제1 도전 금속층(205) 및 제1 투명 도전물질층(203)의 패터닝시에 더미 도전 금속층 패턴(205b)도 함께 형성된다. 또한, 상기 공통전극(203b)은, 화소영역의 전면에 상기 게이트배선 (205a)과 데이터배선(미도시, 도 2의 117c 참조)과 이격된 공간을 두고 배치되어 있다.
그 다음, 도 5d에 도시된 바와 같이, 에싱(ashing) 공정을 통해 상기 게이트배선(205a) 및 게이트전극(205c) 상의 게이트 형성지역(207a)의 두께 일부와 함께 상기 공통전극 형성지역(207b)을 제거한다. 이때, 상기 더미 도전 금속층패턴 (205b) 상부가 외부로 노출된다.
이어서, 도 5e에 도시된 바와 같이, 에싱 공정에 의해 두께 일부가 식각된 게이트 형성지역(207a)을 차단막으로 하여 상기 노출된 더미 도전 금속층패턴 (205b)을 제거한 다음, 상기 제1 감광막의 게이트 형성지역(207a)을 제거한다. 이때, 상기 게이트전극(205c) 하부에 있는 제1 투명 도전물질층 패턴(203a)은 식각하지 않고 그대로 남겨 둔다.
그 다음, 도 5f에 도시된 바와 같이, 상기 남아 있는 게이트 형성지역(207a)을 제거한 후, 상기 공통전극(205b)을 포함한 기판 전면에 질화실리콘(SiNx) 또는 실리콘산화막(SiO2)으로 이루어진 게이트절연막(211)을 형성하고, 상기 게이트절연막(211) 상에 비정질실리콘층(a-Si:H)(213)과 불순물이 포함된 비정질실리콘층(n+ 또는 p+)(215) 및 제2 도전 금속층(217)를 차례로 적층한다. 이때, 상기 비정질실리콘층(a-Si:H)(213)과 불순물이 포함된 비정질실리콘층(n+ 또는 p+) (215)은 화학기상 증착법(CVD; Chemical Vapor Deposition method)으로 증착하고, 상기 제2 도전 금속층(217)은 스퍼터링 방법으로 증착한다. 여기서는, 상기 증착 방법으로 화학기상 증착법, 스퍼터링 방법에 대해서만 기재하고 있지만, 필요에 따라서는 기타 다른 증착 방법을 사용할 수도 있다. 이때, 상기 제2 도전 금속층(217)으로는, 알루미늄 (Al), 텅스텐(W), 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 몰리텅스텐 (MoW), 몰리티타늄 (MoTi), 구리/몰리티타늄(Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 하나를 사용한다.
이어서, 도 5g에 도시된 바와 같이, 상기 제2 도전 금속층(217) 상부에 투과율이 높은 포토레지스트 (photo-resist)를 도포하여 제2 감광막(219)을 형성한다.
그 다음, 광차단부(221a)와 반투과부(221b) 및 투과부(221c)로 이루어진 제2 회절 마스크(221) 또는 하프톤 마스크(Half-Ton mask)를 이용하여 상기 제2 감광막 (219)에 노광공정을 진행한다. 이때, 상기 반투과부(221b)는, 상기 제2 회절 마스크(221)에서는 회절패턴(미도시)이 구비되어, 상기 회절패턴을 투과한 광이 회절 현상에 의해 광량이 줄어 투과될 수 있도록 하는 구조로 이루어진다. 또한, 상기 반투과부(221b)는 하프톤 마스크(미도시)에서는 해당 부위에 광량이 반감되어 투과될 수 있는 하프톤 물질이 형성되어 있다.
이러한 상기 반투과부(221b)를 구비하는 제2 회절마스크(221) 또는 하프톤 마스크에 의해 상기 반투과부(221b)에 대응되는 부위에 있는 상기 제2 감광막(219)이 반 노광되어, 일부 두께만 남아 있게 된다. 여기서, 상기 반투과부(221b)가 갖는 회절패턴의 수치 또는 하프톤 정도를 조절하여, 상기 회절 마스크(221) 또는 하프톤 마스크를 이용하는 경우에 상기 투명한 제2 감광막(219)의 노광 및 현상 후 남아 있는 두께를 조절할 수 있다.
또한, 상기 회절마스크(221)의 광차단부(221a)는 소스 및 드레인전극 형성 지역과 대응하는 상기 제2 감광막(219) 상측에 위치하며, 상기 회절마스크(221)의 반투과부(221b)는 박막트랜지스터의 채널 형성 지역과 대응하는 상기 제2 감광막 (219) 상측에 위치한다.
이어서, 도 5h에 도시된 바와 같이, 상기 노광 공정을 진행한 다음 현상공정을 통해 상기 제2 감광막(219)을 식각하여 소스 및 드레인전극 형성지역(219a)과 채널 형성지역(219b)을 형성한다. 이때, 상기 소스 및 드레인전극 형성지역(219a)은 광이 투과되지 않은 상태이기 때문에 제2 감광막(219) 두께를 그대로 유지하고 있지만, 상기 채널 형성지역(219b)은 광의 일부가 투과되어 일정 두께만큼 제거된다. 즉, 상기 채널 형성지역(219b)은 상기 소스 및 드레인전극 형성지역(219a)보다 얇은 두께를 갖는다.
그 다음, 상기 소스 및 드레인전극 형성지역(219a)과 채널 형성지역(219b)을 마스크로 상기 제2 도전 금속층(217), 불순물이 포함된 비정질실리콘층(215) 및 비정질실리콘층(213)을 순차적으로 패터닝하여 상기 게이트전극(205c)에 대응하는 게이트절연막(211) 상부에 액티브층(213a)과 오믹콘택층(215a)을 형성한다.
이어서, 5i에 도시된 바와 같이, 에싱(ashing) 공정을 통해 상기 소스 및 드레인전극 형성지역(219a)의 두께 일부와 함께 상기 채널 형성지역(219b)을 완전히 제거한다. 이때, 상기 채널영역 상부에 오버랩되는 제2 도전 금속층(217) 상면이 외부로 노출된다.
그 다음, 도 5j에 도시된 바와 같이, 상기 두께 일부가 제거된 제2 감광막의 소스 및 드레인전극 형성지역(219a)을 마스크로 상기 제2 도전 금속층(217)의 노출된 부분을 식각하여 상기 게이트배선(203a)과 수직으로 교차되는 데이터배선(미도시, 도 2의 117c 참조)과 함께 서로 이격된 소스전극(217a) 및 드레인전극(217b)을 각각 형성한다.
이어서, 상기 소스전극(217a) 및 드레인전극(217b) 사이에 노출된 오믹콘택층(215a)도 추가로 식각하여 서로 이격시킨다. 이때, 상기 식각된 오믹콘택층 (215a) 하부에 있는 액티브층(213a)에는 채널영역이 형성된다.
그 다음, 도 5k에 도시된 바와 같이, 상기 제2 감광막의 소스 및 드레인전극 형성지역(219a)을 완전히 제거한 다음, 기판 전면에 무기 절연물질 또는 유기 절연물질로 이루어진 하부 보호막(223)을 증착한다. 이때, 상기 하부 보호막(223)의 증착 조건으로는, 200 내지 1000 sccm의 SiH4 가스와, 1500 내지 3000 sccm의 NH3 가스와, 5000 내지 9000 sccm 의 N2 가스를 이용하며, 100 내지 400℃에서 20 내지 100 초 동안 증착 공정을 수행하여 1500 내지 4500 Å 두께로 형성한다.
이어서, 상기 하부 보호막(223)을 커버링(covering)하기 위해, 상기 하부 보호막(223) 표면을 N2O 플라즈마 처리한다. 이때, 상기 하부 보호막(223)의 플라즈마 처리 조건으로는, 2000 내지 5000 sccm의 N2O 가스를 이용하며, 100 내지 400℃에서 1 내지 20 초 동안 플라즈마 처리한다. 따라서, 도면에는 도시하지 않았지만, 상기 하부 보호막(223) 표면에는 얇은 두께의 계면 처리층(미도시)이 코팅될 수도 있다. 이때, 상기 하부 보호막(223)을 플라즈마 처리함으로써, 후속공정에서 형성되는 상부 보호막(227)의 식각 진행시에 상기 하부 보호막(223)에 가해지는 데미지 (damage)를 방지해 준다.
그 다음, 도 5l에 도시된 바와 같이, 플라즈마 처리된 상기 하부 보호막 (223) 상부에 상기 하부 보호막(223)을 이루는 물질과 동일한 물질인 무기절연물질을 이용하여 상부 보호막(227)을 증착한다. 이때, 상기 상부 보호막(227)은 증착 두께를 제외한 나머지 증착 조건은 상기 하부 보호막(223)의 증착 조건과 동일한 조건, 예를 들어 200 내지 1000 sccm의 SiH4 가스와, 1500 내지 3000 sccm의 NH3 가스와, 5000 내지 9000 sccm 의 N2 가스를 이용하며, 100 내지 400℃에서 20 내지 100 초 동안 증착 공정을 수행하여 500 내지 1500 Å 두께로 형성한다.
이때, 상기 상부 보호막(227)은 식각 장비를 통한 언더 컷(under-cut) 형성이 충분히 형성될 수 있는 높이, 예를 들어 500 내지 1500Å 두께로 증착한다. 특히, 상기 상부 보호막(227)의 두께는 후속 공정에서 형성되는 화소전극 형성용 투명 도전물질층 두께보다 높게 증착한다. 또한, 상기 상부 보호막(227)의 두께는 상기 하부 보호막(223)에 데미지(damage)가 가해지지 않는 높이로 증착한다.
또한, 상기 하부 보호막(223)과, 플라즈마 처리 및 상부 보호막(227) 증착 공정은 동일한 챔버 내에서 연속해서 진행한다.
이어서, 도 5m에 도시된 바와 같이, 상기 상부 보호막(227) 상부에 투과율이 높은 포토레지스트(photo-resist)를 도포하여 제3 감광막(229)을 형성한다.
그 다음, 광차단부(231a)와 반투과부(231b) 및 투과부(231c)로 이루어진 제3 회절 마스크(231) 또는 하프톤 마스크(Half-Ton mask)를 이용하여 상기 제3 감광막 (229)에 노광공정을 진행한다. 이때, 상기 반투과부(231b)는, 상기 제3 회절 마스크(231)에서는 회절패턴(미도시)이 구비되어, 상기 회절패턴을 투과한 광이 회절 현상에 의해 광량이 줄어 투과될 수 있도록 하는 구조로 이루어진다. 또한, 상기 반투과부(231b)는 하프톤 마스크(미도시)에서는 해당 부위에 광량이 반감되어 투과될 수 있는 하프톤 물질이 형성되어 있다.
이러한 상기 반투과부(231b)를 구비하는 제3 회절마스크(231) 또는 하프톤 마스크에 의해 상기 반투과부(231b)에 대응되는 부위에 있는 상기 제3 감광막(229)이 반 노광되어, 일부 두께만 남아 있게 된다. 여기서, 상기 반투과부(231b)가 갖는 회절패턴의 수치 또는 하프톤 정도를 조절하여, 상기 제3 회절 마스크(231) 또는 하프톤 마스크를 이용하는 경우에 상기 투명한 제3 감광막(229)의 노광 및 현상 후 남아 있는 두께를 조절할 수 있다.
또한, 상기 제3 회절마스크(231)의 광차단부(221a)는 박막트랜지스터 일부 지역과 화소전극 사이 지역과 대응하는 상기 제3 감광막(229) 상측에 위치하며, 상기 제3 회절마스크(231)의 반투과부(231b)는 화소전극 형성 지역과 대응하는 상기 제3 감광막(229) 상측에 위치하며, 투과부(231c)는 상기 드레인 콘택홀 형성지역과 대응되는 상기 제3 감광막(229) 상측에 위치한다.
이어서, 도 5n에 도시된 바와 같이, 상기 제3 회절마스크(231)를 이용한 노광 공정과 현상공정을 진행한 후 상기 제3 감광막(229)을 선택적으로 식각하여 서로 다른 두께를 갖는 제3 감광막패턴(229a, 229b)을 형성한다. 이때, 상기 박막트랜지스터 일부 지역과 화소전극 사이 지역과 대응하는 상기 제3 감광막패턴(229a)은 광이 투과되지 않은 상태이기 때문에 제3 감광막(229) 두께를 그대로 유지하고 있지만, 상기 화소전극 형성 지역과 대응하는 상기 제3 감광막패턴(229b)은 광의 일부가 투과되어 일정 두께만큼 제거된다. 또한, 상기 드레인 콘택홀 형성지역과 대응되는 상기 제3 감광막(229) 부위는 완전히 제거된다.
그 다음, 도 5o에 도시된 바와 같이, 상기 제3 감광막패턴(229a, 229b)을 차단막으로, 상기 상부 보호막(227) 및 하부 보호막(223)을 순차적으로 식각하여 상기 드레인전극(217b) 상부를 노출시키는 드레인 콘택홀(233)을 형성한다.
이어서, 도 5p에 도시된 바와 같이, 에싱 공정을 통해 상기 제3 감광막패턴 (229a, 229b)을 선택적으로 식각하여 상기 제3 감광막패턴(229b)에 해당하는 부위를 완전히 제거함으로써, 상기 상부 보호막(227) 일부가 외부로 노출된다.
그 다음, 도 5q에 도시된 바와 같이, 등방성 식각용 식각 장비를 이용한 식각공정을 진행하여 상기 노출된 상부 보호막(227)를 식각함으로써, 상부 보호막 패턴(227a)이 형성된다. 이때, 상기 상부 보호막패턴(227a)은 식각 시에, 언더컷 (under-cut) 현상에 의해 측면 방향으로도 식각이 진행된다. 즉, 상기 상부 보호막패턴(227a)의 폭은 상기 상부 보호막패턴(227a) 상부에 덮여 있는 제3 감광막패턴 (229a)의 폭보다 좁게 형성된다.
또한, 전술한 바와 같이, 상기 상부 보호막(227) 식각시에, 플라즈마 처리된 하부 보호막(223)은 후속공정에서 형성되는 상부 보호막(227)의 식각 진행시에 가해지는 데미지(damage)를 받지 않게 된다.
이어서, 도 5r에 도시된 바와 같이, 상기 드레인 콘택홀(233)과 제3 감광막패턴(229a)을 포함한 기판 전면에 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide)를 포함한 투명한 도전 물질 그룹 중에서 어느 하나의 조성물 타겟을 사용하여 제2 투명 도전물질층(235)을 DC 마그네트론 스퍼터링법 (magnetron sputtering)으로 증착한다. 이때, 상기 제2 투명 도전물질층(235)은 상기 제3 감광막패턴(229a) 및 드레인콘택홀(233) 내부에만 증착되고, 상기 언더컷 현상에 의해 식각된 상부 보호막 (227a) 상부 표면에는 증착되지 않는다. 이는 상기 상부 보호막패턴(227a)의 폭이 상기 상부 보호막패턴(227a) 상부에 덮여 있는 제3 감광막패턴(229a)의 폭보다 좁게 형성되어, 외부로 노출되어 있지 않기 때문에, 상기 제2 투명 도전물질층(235)이 증착되지 않게 된다. 즉, 상부 보호막패턴(227a)의 측면은 언더컷 식각에 의해 내측으로 식각된 상태이기 때문에, 그만큼 후속 공정에서 형성되는 제2 투명 도전물질층을 리프트 오프(lift off)가 용이하게 된다.
그 다음, 도 5s에 도시된 바와 같이, 리프트 오프(lift off) 공정을 통해 상기 제3 감광막패턴(229a)을 제거함과 동시에 그 상부에 있는 제2 투명 도전물질층 (235) 부위도 함께 제거하여, 상기 드레인 콘택홀(233)을 통해 상기 드레인전극 (217b)과 전기적으로 연결되며 서로 이격된 다수의 화소전극(235a)을 형성함으로 써, 본 발명에 따른 에프에프에스(FFS) 방식 액정표시장치용 어레이기판 제조공정을 완료하게 된다.
이후에, 도면에는 도시하지 않았지만, 컬러필터 기판 제조공정과 함께 어레이기판과 컬러필터 기판 사이에 액정층을 충진하는 공정을 수행함으로써 본 발명에 따른 에프에프에스 방식 액정표시장치를 제조하게 된다.
상기한 바와 같이, 본 발명에 따른 에프에프에스 방식 액정표시장치 및 그 제조방법에 따르면, 에프에프에스(FFS) 방식 액정표시장치 제조시에, 드레인 콘택홀 및 화소전극 형성시에 한 번의 마스크가 사용되므로 그만큼 노광과 현상 및 감광막 도포 공정 등의 공정이 감소하게 됨으로써 전체 제조공정 수가 감소하여 제조 공정 비용이 줄여 들게 된다.
또한, 본 발명에 따른 에프에프에스(FFS) 방식 액정표시장치용 어레이기판 및 그 제조방법에 따르면, 에프에프에스(FFS) 방식 액정표시장치 제조시에, 공통전극과 화소전극 사이에 개재되는 보호막 표면에 플라즈마 계면처리 또는 계면 산화층(SiO2)을 형성함으로써 상부 보호막의 식각 공정시 하부 보호막에 데미지가 가해지는 것을 줄여 주므로 높은 완성도의 패널 제작이 가능하다.
이상에서 본 발명의 바람직한 실시 예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다.
따라서, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량형태 또한 본 발명의 권리범위에 속하는 것이다.
101: 절연기판 103a: 투명도전층패턴
103b: 공통전극 105a: 게이트배선
105c: 게이트전극 107: 제1 감광막
109: 제1 회절마스크 111: 게이트절연막
113a: 액티브층 115a: 오믹콘택층
117a: 소스전극 117b: 드레인전극
117c: 데이터배선 119: 제2 감광막
121: 제2 회절마스크 123: 하부 보호막
125: 계면 산화층 127: 상부 보호막
129: 제3 감광막 131: 제3 회절 마스크
133: 드레인 콘택홀 135a: 화소전극

Claims (10)

  1. 기판의 일면에 일 방향으로 형성된 게이트 배선;
    상기 게이트 배선과 교차하여 화소영역을 정의하는 데이터배선;
    상기 게이트배선과 데이터배선의 교차 지점에 형성된 박막트랜지스터;
    상기 기판의 화소영역에 형성된 대면적의 공통전극;
    상기 공통전극과 박막트랜지스터를 포함한 기판 전면에 형성된 하부 보호막;
    상기 하부 보호막 표면에 형성된 계면 처리층;
    상기 계면처리층 상에 형성되어 서로 이격되고, 상기 하부 보호막과 계면 처리층에 구비된 드레인 콘택홀을 통해 상기 박막트랜지스터와 전기적으로 연결된 다수의 화소전극; 및
    상기 계면 처리층 상부의 다수의 화소전극 사이에 배치된 상부 보호막을 포함하여 구성되는 액정표시장치용 어레이기판.
  2. 제1 항에 있어서, 상기 계면 처리층은 계면 산화층 또는 플라즈마 처리층인 것을 특징으로 하는 액정표시장치용 어레이기판.
  3. 삭제
  4. 기판의 일면에 일 방향으로 게이트배선을 형성하는 단계;
    상기 게이트 배선과 교차하여 화소영역을 정의하는 데이터배선과, 상기 게이트배선과 데이터배선의 교차 지점에 박막트랜지스터를 형성하는 단계;
    상기 기판의 화소영역에 대면적의 공통전극을 형성하는 단계;
    상기 공통전극과 박막트랜지스터를 포함한 기판 전면에 하부 보호막을 형성하는 단계; 및
    상기 하부 보호막 표면에 계면처리층을 형성하는 단계;
    상기 계면처리층 상에 상부 보호막을 형성하는 단계;
    상기 상부보호막과, 계면처리층 및 하부 보호막 내에 상기 박막트랜지스터를 노출시키는 드레인 콘택홀을 형성하는 단계; 및
    상기 계면처리층 상에 상기 드레인 콘택홀을 통해 상기 박막트랜지스터와 전기적으로 연결되는 다수의 화소전극을 형성하는 단계를 포함하여 구성되는 액정표시장치용 어레이기판 제조방법.
  5. 제4 항에 있어서, 상기 계면처리층은 계면 산화층 또는 플라즈마 처리층인 것을 특징으로 하는 액정표시장치용 어레이기판 제조방법.
  6. 제4 항에 있어서, 상기 다수의 화소전극을 형성하는 단계는,
    상기 상부 보호막 상부에 감광막을 도포한 후 회절마스크를 이용하여 노광 및 현상한 후 상기 감광막을 식각하여 제1 두께와 이 제1 두께보다 얇은 제2 두께로 갖는 감광막패턴을 형성하는 공정과;
    상기 감광막패턴을 마스크로, 상기 상부 보호막과 계면처리층 및 하부 보호막을 순차적으로 식각하여 드레인 콘택홀을 형성하는 공정과;
    에싱 공정을 통해 얇은 제2 두께의 감광막패턴 부위를 완전히 제거하여 상부 보호막을 노출시키는 공정과;
    남아 있는 감광막패턴 부위를 차단막으로 상기 노출된 상부 보호막을 측면으로 언터컷 식각하는 공정과;
    상기 감광막패턴과 계면처리층을 포함한 기판 전면에 투명 도전물질층을 형성하는 공정과;
    리프트 오프(lift off) 공정을 통해 상기 감광막패턴과 그 상부에 있는 투명 도전물질층 부위를 제거하여 상기 드레인 콘택홀을 통해 상기 박막트랜지스터의 드레인전극과 전기적으로 연결되는 다수의 화소전극을 형성하는 공정으로 이루어지는 것을 특징으로 하는 액정표시장치용 어레이기판 제조방법.
  7. 제4 항에 있어서, 상기 하부 보호막과 상부 보호막은 동일한 절연물질과 동일한 증착 조건 하에서 형성하는 것을 특징으로 하는 액정표시장치용 어레이기판 제조방법.
  8. 제7 항에 있어서, 상기 증착 조건으로는, 200 내지 1000 sccm의 SiH4 가스와, 1500 내지 3000 sccm의 NH3 가스와, 5000 내지 9000 sccm 의 N2 가스를 이용하며, 100 내지 400℃에서 20 내지 100 초 동안 증착 공정을 수행하는 것을 특징으로 하는 액정표시장치용 어레이기판 제조방법.
  9. 제5 항에 있어서, 상기 계면 산화층(SiO2)의 증착 조건으로는, 2000 내지 5000 sccm의 N2O 가스와, 10 내지 100 sccm의 SiH4 가스를 이용하며, 100 내지 400℃에서 1 내지 20 초 동안 증착 공정을 수행하여 10 내지 200 Å 두께로 형성하는 것을 특징으로 하는 액정표시장치용 어레이기판 제조방법.
  10. 제5 항에 있어서, 상기 플라즈마 처리층의 증착 조건으로는, 2000 내지 5000 sccm의 N2O 가스를 이용하며, 100 내지 400℃에서 1 내지 20 초 동안 플라즈마 처리하는 것을 특징으로 하는 액정표시장치용 어레이기판 제조방법.
KR1020110080354A 2011-08-11 2011-08-11 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 KR101904408B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110080354A KR101904408B1 (ko) 2011-08-11 2011-08-11 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110080354A KR101904408B1 (ko) 2011-08-11 2011-08-11 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20130017744A KR20130017744A (ko) 2013-02-20
KR101904408B1 true KR101904408B1 (ko) 2018-11-22

Family

ID=47896853

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110080354A KR101904408B1 (ko) 2011-08-11 2011-08-11 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101904408B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102162888B1 (ko) * 2013-06-27 2020-10-08 엘지디스플레이 주식회사 액정표시장치 어레이 기판 및 그 제조방법
KR20150027342A (ko) 2013-08-30 2015-03-12 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
KR102164848B1 (ko) * 2013-09-25 2020-10-14 엘지디스플레이 주식회사 횡전계방식 액정표시장치용 어레이기판의 제조방법

Also Published As

Publication number Publication date
KR20130017744A (ko) 2013-02-20

Similar Documents

Publication Publication Date Title
KR101905757B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
US7358528B2 (en) Liquid crystal display device and fabrication method thereof
US8054395B2 (en) Liquid crystal display device and fabrication method thereof
KR20140083650A (ko) 액정표시장치 및 그 제조방법
US9316875B2 (en) Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same
KR101953141B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 제조방법
KR101955992B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR101904408B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR20130049100A (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR101897747B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR101898205B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 제조방법
KR101887692B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 제조방법
KR101792878B1 (ko) 횡전계 방식 액정표시장치용 어레이기판 제조방법
JP2003207804A (ja) 液晶用マトリクス基板の製造方法
KR101888437B1 (ko) 액정표시장치용 어레이기판 및 그 제조방법
KR20120075124A (ko) 에프에프에스 방식 액정표시장치용 어레이기판 제조방법
KR20110067369A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법
KR101899930B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR20130015473A (ko) 에이에이치 아이피에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR101862390B1 (ko) 에프에프에스 방식 액정표시장치 및 그 제조방법
KR102000039B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR101906922B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR101925991B1 (ko) 에프 에프 에스 방식 액정표시장치용 어레이 기판 및 그 제조방법
KR20020031764A (ko) 액정표시장치용 어레이패널 및 그의 제조방법
KR20120060690A (ko) 액정표시장치용 어레이기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right