KR102164848B1 - 횡전계방식 액정표시장치용 어레이기판의 제조방법 - Google Patents
횡전계방식 액정표시장치용 어레이기판의 제조방법 Download PDFInfo
- Publication number
- KR102164848B1 KR102164848B1 KR1020140082344A KR20140082344A KR102164848B1 KR 102164848 B1 KR102164848 B1 KR 102164848B1 KR 1020140082344 A KR1020140082344 A KR 1020140082344A KR 20140082344 A KR20140082344 A KR 20140082344A KR 102164848 B1 KR102164848 B1 KR 102164848B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- layer
- forming
- pattern
- organic
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 76
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000010410 layer Substances 0.000 claims abstract description 174
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 60
- 229910052751 metal Inorganic materials 0.000 claims abstract description 58
- 239000002184 metal Substances 0.000 claims abstract description 58
- 230000001681 protective effect Effects 0.000 claims abstract description 45
- 230000005684 electric field Effects 0.000 claims abstract description 44
- 239000011241 protective layer Substances 0.000 claims abstract description 30
- 239000010409 thin film Substances 0.000 claims abstract description 28
- 239000004020 conductor Substances 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 15
- 239000011810 insulating material Substances 0.000 claims description 15
- 238000000059 patterning Methods 0.000 claims description 10
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 claims description 8
- 229910052750 molybdenum Inorganic materials 0.000 claims description 7
- 238000000926 separation method Methods 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- 229910052804 chromium Inorganic materials 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 229910052779 Neodymium Inorganic materials 0.000 claims description 4
- 229910052697 platinum Inorganic materials 0.000 claims description 4
- 238000004528 spin coating Methods 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 239000011368 organic material Substances 0.000 claims description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 22
- 238000002834 transmittance Methods 0.000 description 14
- 239000004065 semiconductor Substances 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 239000011651 chromium Substances 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 230000000903 blocking effect Effects 0.000 description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- ZPZCREMGFMRIRR-UHFFFAOYSA-N molybdenum titanium Chemical compound [Ti].[Mo] ZPZCREMGFMRIRR-UHFFFAOYSA-N 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- KZMAWJRXKGLWGS-UHFFFAOYSA-N 2-chloro-n-[4-(4-methoxyphenyl)-1,3-thiazol-2-yl]-n-(3-methoxypropyl)acetamide Chemical compound S1C(N(C(=O)CCl)CCCOC)=NC(C=2C=CC(OC)=CC=2)=C1 KZMAWJRXKGLWGS-UHFFFAOYSA-N 0.000 description 1
- 206010047571 Visual impairment Diseases 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- -1 for example Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/40—Arrangements for improving the aperture ratio
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 유기돌기패턴을 이용하여 화소전극 및 공통전극을 수직전극으로 형성하여 기존의 수평전극 보다 강한 수평전계를 형성시키기 위한 횡전계방식 액정표시장치용 어레이 기판의 제조방법에 관한 것으로, 기판 상에 박막트랜지스터를 형성하는 단계와; 상기 박막트랜지스터를 덮는 보호층을 형성하는 단계와; 상기 보호층 상부에 보호금속패턴을 형성하는 단계와; 상기 보호금속패턴 상부에 언더컷이 있는 유기돌기패턴을 형성하는 단계와; 상기 유기돌기패턴을 포함하는 상기 기판 전면에 제 1 전극층을 형성하는 단계와; 상기 유기돌기패턴을 덮으며 인접한 상기 유기돌기패턴 사이의 상기 제 1 전극층을 노출하는 포토패턴을 형성하는 단계와; 상기 포토패턴을 마스크로 이용하여 노출된 상기 제 1 전극층을 제거하는 단계와; 상기 제1포토패턴을 제거하여 제 1 화소전극과 공통전극을 형성하는 단계를 포함하는 횡전계방식 액정표시장치용 어레이 기판의 제조방법을 제공한다.
Description
본 발명은 액정표시장치에 관한 것으로, 특히 유기돌기패턴을 이용하여 화소전극 및 공통전극을 형성하는 횡전계방식 액정표시장치용 어레이기판의 제조방법에 관한 것이다.
최근 정보화 사회가 발전함에 따라 디스플레이 분야에 대한 요구도 다양한 형태로 증가하고 있으며, 이에 부응하여 박형화, 경량화, 저소비 전력화 등의 특징을 지닌 여러 평판표시 장치(Flat Panel Display device), 예를 들어 액정표시장치(Liquid Crystal Display device), 플라즈마표시장치(Plasma Display Panel device), 유기발광다이오드(Organic Light Emitting Diodes) 등이 연구되고 있다.
이중에서도 액정표시장치는 동화상 표시에 유리하고 높은 콘트라스트비(Contrast Ratio)로 인하여, 기존 음극선관(Cathode Ray Tube)을 대체하면서 이동 단말기의 표시장치뿐만 아니라 컴퓨터의 모니터, TV 등 다양하게 이용되고 있다.
한편, 이러한 액정표시장치는 응답속도가 낮아 잔상에 의한 화질의 저하 등이 수반된다.
따라서, 최근에는 고속 응답속도를 갖는 액정표시장치에 대한 연구가 활발히 진행되고 있고, 이에 액정물성의 변경을 통한 블루상(blue phase) 액정을 갖는 액정표시장치가 제안되고 있다.
이하, 도 1을 참조하여 블루상(blue phase) 액정에 대해 간략히 설명한다.
도 1에 도시한 바와 같이, 블루상 액정(10)은 각각의 액정분자(1)가 꼬인형태로 원기둥 내에 배치되는데, 이러한 배치구조를 더블 트위스트 실린더(double twist cylinder : DTS)(2)구조라 한다.
이러한 블루상 액정분자(1)들은 더블 트위스트 실린더(2)의 중심축으로부터 외측 방향으로 갈수록 점점 꼬이게 배치된다. 즉 블루상 액정분자(1)들은 더블 트위스트 실린더(2)내에서 서로 직교하는 두 개의 트위스트 축(X, Y)을 따라 꼬이도록 배치된다.
따라서, 블루상 액정의 액정분자(1)들은 더블 트위스트 실린더(2)의 중심축을 기준으로 더블 트위스트 실린더(2) 내에서 방향성을 갖는다. 또한, 이러한 더블 트위스트 실린더(2)는 격자(3) 구조로 배치된다.
이러한, 블루상 액정(10)은 전압 무인가 시에 광학적으로 등방이고, 전압 인가에 의해 전압 인가 방향으로 복굴절성을 발생시킴으로써, 이 성질로부터 블루상 액정(10)의 투과율을 제어하기 위해서는 액정패널의 면내 방향(가로 방향)으로 전계를 인가하는 것이 필요하게 된다.
따라서, 블루상 액정(10)을 이용한 액정패널에서는 기본적으로 횡전계 방식(in-plane switching mode)의 전극 구조가 적합하다고 할 수 있다.
그러나, 이러한 블루상 액정(10)은 강한 수평 전계에만 반응하여 액정분자의 배향을 변화시키므로 화소전극과 공통전극을 기존의 액정표시장치에서 사용하는 수평 전극형태로 사용할 경우 구동전압이 매우 높아지는 단점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 횡전계방식 액정표시장치에서 화소전극과 공통전극 간에 수평 전계 형성에 보다 유리한 수직 전극 형태로 형성하여, 구동전압을 저감시키는 것을 목적으로 한다.
전술한 바와 같은 목적을 달성하기 위해 본 발명은, 기판 상에 박막트랜지스터를 형성하는 단계; 상기 박막트랜지스터를 덮는 보호층을 형성하는 단계; 상기 보호층 상부에 보호금속패턴을 형성하는 단계; 상기 보호금속패턴 상부에 언더컷이 있는 유기돌기패턴을 형성하는 단계; 상기 유기돌기패턴을 포함하는 상기 기판 전면에 제 1 전극층을 형성하는 단계; 상기 유기돌기패턴을 덮으며 인접한 상기 유기돌기패턴 사이의 상기 제 1 전극층을 노출하는 포토패턴을 형성하는 단계; 상기 포토패턴을 마스크로 이용하여 노출된 상기 제 1 전극층을 제거하는 단계; 및 상기 포토패턴을 제거하여 제 1 화소전극 및 공통전극을 형성하는 단계를 포함하는 횡전계방식 액정표시장치용 어레이 기판의 제조방법을 제공한다.
상기 제 1 화소전극과 상기 공통전극이 형성된 상기 기판상의 상기 보호층을 패터닝하여 상기 박막트랜지스터의 드레인전극을 노출시키는 드레인 콘택홀을 형성하는 단계; 및 상기 드레인 콘택홀이 형성된 상기 기판 전면에 제 2 전극층을 형성하고 패터닝하여, 상기 드레인전극과 접촉하며 상기 제 1 화소전극과 연결되는 제 2 화소전극을 형성하는 단계를 더 포함하는 횡전계방식 액정표시장치용 어레이 기판의 제조방법을 제공한다.
상기 포토패턴은 상기 유기돌기패턴의 상기 언더컷에 의해 노출된 상기 보호층까지 덮으며 형성되는 것을 특징으로 한다.
상기 유기돌기패턴을 형성하는 단계와 상기 제 1 전극층을 형성하는 단계 사이에,
상기 유기돌기패턴을 포함하는 상기 기판 전면 및 상기 언더컷이 발생되는 영역에 식각방지막을 형성하는 단계를 더 포함하는 횡전계방식 액정표시장치용 어레이 기판의 제조방법을 제공한다.
상기 제 1 전극층은 불투명 도전성 물질로 형성되는 것을 특징으로 한다.
상기 포토패턴은 상기 유기돌기패턴의 상기 언더컷에 의해 노출된 상기 식각방지막까지 덮으며 형성되는 것을 특징으로 한다.
상기 제 1 화소전극과 상기 공통전극이 형성된 상기 기판상의 상기 식각방지막 및 보호층을 패터닝하여 상기 박막트랜지스터의 드레인전극을 노출시키는 드레인 콘택홀을 형성하는 단계; 및 상기 드레인 콘택홀이 형성된 상기 기판 전면에 제 2 전극층을 형성하고 패터닝하여, 상기 드레인전극과 접촉하며 상기 제 1 화소전극과 연결되는 제 2 화소전극을 형성하는 단계를 더 포함하는 횡전계방식 액정표시장치용 어레이 기판의 제조방법을 제공한다.
상기 보호금속패턴을 형성하는 단계는, Al, Cu, Mo, Nd, Ti, Pt, Ag, Nb, Cr 중 선택된 하나로 1000Å 내지 2000Å 두께로 보호금속층을 형성하는 단계; 및 상기 보호금속층을 습식식각 하여 상기 보호금속패턴을 형성하는 단계를 포함하고,
상기 유기돌기패턴을 형성하는 단계는, 포토 아크릴(photo-acryl), BCB(benzocyclobutene)를 포함한 패턴형성이 가능한 유기물 중 선택된 하나로 스핀코팅 또는 슬릿코팅을 이용하여 1um 내지 4um의 두께로 유기돌기층을 형성하는 단계; 상기 유기돌기층 상부로 노광마스크를 위치시켜 노광하는 단계; 및 상기 노광된 유기돌기층을 패터닝하여 상기 유기돌기패턴을 형성하는 단계를 포함하는 횡전계방식 액정표시장치용 어레이 기판의 제조방법을 제공한다.
상기 보호금속패턴은 상기 유기돌기패턴을 마스크로 이용하여 형성되는 것을 특징으로 한다.
상기 제 1 전극층은 상기 유기돌기패턴의 상기 언더컷에 의해 단선되며 형성되는 것을 특징으로 한다.
상기 제 1 전극층을 제거하는 단계는, 상기 언더컷에 의해 단선된 영역까지 상기 제 1 전극층에 대하여 과도식각을 수행하는 것을 특징으로 한다.
상기 제 1 화소전극 및 공통전극은 5um 내지 6um의 이격거리를 가지며 형성되는 것을 특징으로 한다.
상술한 바와 같이, 본 발명에 따른 횡전계방식 액정표시장치용 어레이 기판은 화소전극과 공통전극을 테이퍼 형태의 유기돌기패턴 외측부에 형성하는 것으로, 액정분자의 배향을 위한 구동전압을 감소시킬 수 있는 효과를 갖는다.
또한, 각 전극에 있어서 화소영역의 실제 개구영역으로 연장되던 부분을 제거하는 것으로 개구영역을 차단하는 영역을 줄일 수 있어, 개구율과 휘도가 개선되는 효과를 갖는다.
이와 더불어, 유기돌기패턴 외측부에 형성된 화소전극과 공통전극을 불투명 전극으로 형성함으로써 유기돌기패턴 상부에서 발생되는 빛샘 현상을 차단하는 효과를 갖는다.
도 1은 블루상 모드의 액정의 구조를 개략적으로 도시한 사시도이다.
도 2는 본 발명의 제 1 실시예에 따른 횡전계방식 액정표시장치용 어레이기판을 도시한 단면도이다.
도 3a 내지 도 3f는 본 발명의 제 1 실시예에 따른 횡전계방식 액정표시장치용 어레이기판 형성방법을 개략적으로 도시한 공정단면도이다.
도 4는 본 발명의 제 1 실시예에 따른 돌기패턴 높이에 따른 투과율 변화에 대한 실험결과 그래프이다.
도 5는 본 발명의 제 2 실시예에 따른 횡전계방식 액정표시장치용 어레이기판을 도시한 단면도이다.
도 6a 내지 도 6f는 본 발명의 제 2 실시예에 따른 횡전계방식 액정표시장치용 어레이기판 형성방법을 개략적으로 도시한 공정단면도이다.
도 2는 본 발명의 제 1 실시예에 따른 횡전계방식 액정표시장치용 어레이기판을 도시한 단면도이다.
도 3a 내지 도 3f는 본 발명의 제 1 실시예에 따른 횡전계방식 액정표시장치용 어레이기판 형성방법을 개략적으로 도시한 공정단면도이다.
도 4는 본 발명의 제 1 실시예에 따른 돌기패턴 높이에 따른 투과율 변화에 대한 실험결과 그래프이다.
도 5는 본 발명의 제 2 실시예에 따른 횡전계방식 액정표시장치용 어레이기판을 도시한 단면도이다.
도 6a 내지 도 6f는 본 발명의 제 2 실시예에 따른 횡전계방식 액정표시장치용 어레이기판 형성방법을 개략적으로 도시한 공정단면도이다.
이하, 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
<제 1 실시예>
도 2는 본 발명의 제 1 실시예 따른 횡전계방식 액정표시장치용 어레이기판의 구조를 개략적으로 도시한 단면도이다.
도시한 바와 같이, 횡전계방식 액정표시장치용 어레이기판(100)은 크게 기판(101)상의 스위칭영역(TrA)에 형성된 박막트랜지스터(Tr)와 화소영역(P)에 형성된 제 1 화소전극(140) 및 공통전극(150)으로 구성된다.
좀 더 자세히 설명하면, 기판(101) 상에 일방향으로 연장하는 게이트배선(미도시)이 형성되어 있으며, 게이트배선(미도시)과 연결되며 스위칭영역(TrA)에 게이트전극(121)이 형성되어 있으며, 게이트배선(미도시)과 게이트전극(121) 위로 전면에 게이트절연막(123)이 형성되어 있다.
또한, 스위칭영역(TrA)에 있어서는 게이트절연막(123) 위로 게이트 전극(121)에 대응하여 순수 비정질 실리콘(amorphous Silicon : a-Si)으로 이루어진 액티브층(125a)과 그 위로 서로 이격하는 형태로써 불순물 비정질 실리콘으로 이루어진 오믹콘택층(125b)으로 구성된 반도체층(125)이 형성되어 있다.
또한, 서로 이격하는 오믹콘택층(125b) 위로는 소스전극(127)과 게이트 전극(121)을 중심으로 소스전극(127)으로부터 소정간격 이격하여 마주대하고 있는 드레인 전극(129)이 형성됨으로써 그 하부로부터 순차 적층된 상기 게이트전극(121)과 게이트절연막(123)과 반도체층(125)과 소스 및 드레인전극(127, 129)은 박막트랜지스터(Tr)를 형성하고 있다.
한편, 소스 및 드레인전극(127, 129)과 이들 두 전극 사이로 노출된 액티브층(125a) 위로 전면에 드레인전극(129) 일부를 노출시키는 드레인 콘택홀(126)을 갖는 보호층(128)이 형성되어 있으며, 보호층(128) 상부에는 각 화소영역(P) 별로 독립되며, 드레인 콘택홀(126)을 통해 드레인전극(129)과 접촉하는 제 2 화소전극(140b)이 형성되어 있다.
그리고, 보호층(128) 상부의 화소영역(P) 상에는 공통전극(150)과 제 1 화소전극(140)이 형성되어 있다. 이 때, 공통전극(150)은 공통배선(미도시)과 연결되고 제 1 화소전극(140)은 제 2 화소전극(140b)과 연결되며, 제 1 화소전극(140)과 공통전극(150)은 서로 엇갈려 구비된다.
특히, 제 1 화소전극(140)과 공통전극(150)의 내측으로 유기돌기패턴(207)이 구비되는데, 제 1 화소전극(140)과 공통전극(150)은 유기돌기패턴(207)을 덮으며 형성되며, 이 때, 유기돌기패턴(207) 하부에는 보호금속패턴(201)이 형성되어 있어 보호금속패턴(201)으로 인하여 제 1 화소전극(140)과 공통전극(150)이 박막트랜지스터(Tr)를 포함하는 기판(101)과 이격된다.
여기서 보호금속패턴(201)은 도전성물질 또는 무기절연물질을 이용하여 1000Å 내지 2000Å 두께 범위로 형성될 수 있고, 유기돌기패턴(207)은 유기절연물질을 이용하여 1um 내지 4um 두께와 3um 내지 4um의 폭으로 형성하며, 각 전극(140, 150)은 5um 내지 6um의 이격거리로 형성하는 것이 특징이다.
보호금속패턴(201)과 유기돌기패턴(207)에 의해 본 발명의 횡전계방식 액정표시장치의 제 1 화소전극(140)과 공통전극(150)의 높이가 기존 대비 높아지게 되어, 기존과 동일한 전압을 인가하는 경우, 강한 수평전계가 형성되도록 할 수 있다.
더욱 유기돌기패턴(207)을 포함하는 제 1 화소전극(140) 및 공통전극(150)을 높게 형성할수록 강한 수평전계를 형성할 수 있으므로, 이의 높이는 셀갭과 거의 동일한 정도까지 돌출 높이를 갖도록 형성하는 것이 바람직할 것이다.
이하, 도 3a 내지 도 3f를 참조하여 본 발명의 제 1 실시예에 따른 횡전계방식 액정표시장치용 어레이기판의 제조방법에 대해 설명한다.
먼저, 도 3a에 도시한 바와 같이, 기판(101) 상의 스위칭영역(TrA)에 박막트랜지스터(Tr)를 형성한다.
이 때, 박막트랜지스터(Tr)는 비정질 실리콘(a-Si), 산화물 반도체(Oxide), 저온폴리실리콘(LTPS) 등으로 형성할 수 있다. 이하 설명에서는 비정질 실리콘(a-Si) 박막트랜지스터(Tr)를 기준으로 하여 설명한다.
도시하지는 않았지만, 기판(101) 상에 제1금속층(미도시)을 형성하고 패터닝하여, 게이트배선(미도시)과 게이트전극(121) 그리고 공통배선(미도시)을 형성한다.
다음으로, 기판(101)의 전면에 질화 실리콘(SiNx) 또는 산화 실리콘(SiO2)을 증착하여 게이트절연막(123)을 형성하고, 다음으로, 게이트전극(121) 상부의 게이트절연막(123) 상에 순수 비정질 실리콘(a-Si:H)으로 형성한 액티브층(125a)과 불순물 비정질 실리콘(n+ a-Si:H)으로 형성한 오믹콘택층(125b)을 형성하여, 반도체층(125)을 형성한다.
다음으로, 오믹콘택층(125b)이 형성된 기판(101)의 전면에 제2금속층(미도시)을 형성하고 패터닝하여, 게이트배선(미도시) 및 공통배선(미도시)과 교차하는 데이터배선(미도시)을 형성하고, 데이터배선(미도시)에서 연장된 소스전극(127)과, 이와는 소정간격 이격된 드레인전극(129)을 형성한다.
이때, 상기 스위칭 영역(TrA)에 있어서, 게이트 전극(121)과 게이트 절연막(123)과 액티브층(125a)과 오믹콘택층(125b)과 서로 이격하는 소스 및 드레인 전극(127, 129)은 스위칭 소자인 박막트랜지스터(Tr)를 이룬다.
이때, 제 1 금속층(미도시)과 제 2 금속층(미도시)은 알루미늄(Al), 알루미늄합금, 구리(Cu), 텅스텐(W), 몰리브덴(Mo), 크롬(Cr)으로 구성된 도전성 금속 그룹 중 하나를 선택하여 형성할 수 있다.
다음으로, 소스 및 드레인전극(127, 129)이 형성된 기판(101) 상의 전면에 보호층(128)을 형성한다.
그리고, 보호층(128) 상부에 보호금속층(200)을 형성한다. 이 때, 보호금속층(200)은 예를 들어 Al, Cu, Mo, Nd, Ti, Pt, Ag, Nb, Cr 등을 이용하여 스퍼터링(sputtering)방법으로 증착하며, 약 1000Å 내지 2000Å 두께 범위로 보호금속층(200)을 형성할 수 있다.
다음으로, 보호금속층(200) 상부 전면에 유기절연물질로 예들 들면 포토 아크릴(photo-acryl), BCB(benzocyclobutene)을 포함한 패턴형성이 가능한 유기절연물질 중 선택된 하나로 1um 내지 4um의 두께로 유기돌기층(205)을 형성한다. 이 때, 유기돌기층(205)은 스핀코팅(spin coating) 또는 슬릿코팅(slit coating)을 이용하여, 유기절연물질을 보호금속층(200) 상부에 코팅하여 형성할 수 있다.
다음으로, 도 3b에 도시한 바와 같이, 유기돌기층(도 3a의 205)을 빛의 투과영역과 차단영역을 갖는 노광 마스크(미도시)를 이용한 노광 및 현상을 통해 화소영역(P)에 테이퍼(taper) 형상을 갖는 유기돌기패턴(207)을 형성한다.
그리고, 보호금속층(도 3a의 200)을 습식식각(wet etch)을 통해 제거하여 보호금속패턴(201)을 형성하는데, 보호금속층(도 3a의 200) 상부에 형성된 유기돌기패턴(207)을 마스크로 하여 형성할 수 있다.
이 때, 보호금속패턴(201)은 습식식각(wet etch)의 특성, 즉 등방성 식각으로 인하여 유기돌기패턴(207) 하부로 언더컷(Undercut)이 발생하는데, 이런 언더컷(Undercut)을 이용하여 이후 형성될 전극층(133, 도 3c 참고)이 유기돌기패턴(207)의 가장자리에서 단선(OPEN)되며 형성되도록 할 수 있다.
다음으로, 도 3c에 도시한 바와 같이, 박막트랜지스터(Tr) 및 유기돌기패턴(207)을 포함하는 기판(101) 전면으로 도전성 물질 예를 들어 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 증착하여 전극층(133)을 형성하고, 전극층(133)을 포함한 기판(101) 전면으로 감광성(Photoresist) 유기절연물질을 도포하여 포토레지스트층(135)을 형성한다. 여기서, 단선(OPNE)된 틈에 까지 포토레지스트층(135)이 형성되게 된다.
이 때, 전술한 언더컷(undercut)으로 인하여 전극층(133)은 유기돌기패턴(207)의 가장자리에서 단선(OPEN)되며 형성 되는데, 이는 스퍼터링(sputtering)으로 전극층(133)을 이루는 인듐-틴-옥사이드(ITO) 또는 인듐-지크-옥사이드(IZO)를 형성할 때 언더컷(undercut)이 발생한 부분에는 증착 되지 않기 때문이다.
다음으로, 도 3d에 도시한 바와 같이, 포토레지스트층(도 3c의 135)을 현상하여 포토패턴(137)을 형성한다.
이 때, 포토패턴(137)은 유기돌기패턴(207)을 덮으며 각 유기돌기패턴(207) 사이의 전극층(133)을 노출시키도록 형성한다.
특히, 상기 포토패턴(137)은 언더컷(undercut)으로 노출된 보호층(128)까지 덮으며 형성되는 것을 특징으로 한다.
이어서, 도 3e에 도시한 바와 같이, 보호층(128) 상부에 형성된 전극층(도 3d의 133)을 습식식각을 이용하여 제거하고, 유기돌기패턴(207)에 대응되어 남아있는 포토패턴(도 3d의 137)을 제거하여, 각 유기돌기패턴(207)에 제 1 화소전극(140) 또는 공통전극(150)을 형성한다.
이 때, 포토패턴(도 3d의 137)을 형성할 시 기판(101) 또는 노광기(미도시) 등 외부요인의 움직임에 의해서 포토패턴(도 3d의 137)이 정위치에 형성되지 않는 경우(Photo alignment)가 발생하게 되는데, 포토패턴(137)이 정위치에 형성되지 않게 되면 유기돌기패턴(207) 양측의 전극층(133)이 노출되는 부분이 다르게 되어 보호층(128) 상부에 형성된 전극층(도 3d의 133)이 완전히 제거되지 않게 되는 문제점이 발생할 수 있다.
이를 위해, 포토패턴(도 3d의 137)의 폭을 증가시켜 형성하게 되고 결과적으로 도 3에 도시한 바와 같이 포토패턴을 언더컷으로 단선(OPEN)된 영역까지 덮도록 형성한 후, 유기돌기패턴(207)에 형성된 전극층(도 3d의 133)을 제외한 보호층(128) 상부의 전극층(도 3d의 133)을 제거하기 위하여 과도식각(overetch)을 수행한다.
과도식각을 수행하게 되면 보호층(128) 상부에 형성된 전극층(도 3d의 133)은 완전히 제거되고, 유기돌기패턴(207)에 제 1 화소전극(140) 또는 공통전극(150)이 형성되게 된다.
이는 언더컷(도 3b의 undercut)으로 인하여 생긴 틈 사이로 포토패턴(도 3d의 137)이 형성되어 보호층(128)에 형성된 전극층(도 3d의 133)과 유기돌기패턴(207)에 형성된 전극층(도 3d의 133)을 공간적으로 분리시켜주고 있기 때문으로, 과도식각(overetch)을 수행한다 하더라도 포토패턴(도 3d의 137)에 의해 유기돌기패턴(207)에 형성된 전극층(도 3d의 133)은 영향을 받지 않게 되어, 보호층(128) 상부의 전극층(도 3d의 133)만 제거가 가능하게 되는 것이다.
여기서 각 전극(140, 150)은 5um 내지 6um의 이격거리로 형성하는 것이 특징이다.
다음으로, 도 3f에 도시한 바와 같이 제 1 화소전극(140)과 공통전극(150)이 형성된 기판(101) 상으로 드레인 전극(129)을 노출시키는 드레인 콘택홀(126)을 형성하고, 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 기판(101) 전면에 형성하여, 드레인 콘택홀(126)을 통해 노출된 드레인전극(129)과 접촉하는 투명 전극층(미도시)을 형성한다. 이후 식각시간을 조절 하는 것으로 유기돌기패턴(207)의 제 1 화소전극(140)과 공통전극(150)이 제거되지 않게 하고, 투명 전극층(미도시)만 제거되게 하여 드레인전극(129)과 접촉하는 제 2 화소전극(140b)을 형성한다.
이 때, 식각의 시간조절을 통해 통해 유기돌기패턴(207)의 제 1 화소전극(140)과 공통전극(150)을 제거되지 않게 할 수도 있으나, 이에 한정하지 않고 예를 들어, 유기돌기패턴(207)의 제 1 화소전극(140)과 공통전극(150)을 형성하는 단계에서 제 1 화소전극(140)과 공통전극(150)을 결정화 시키고, 드레인 전극(129)과 접촉하는 제 2 화소전극(140b)은 비정질 투명도전물질을 증착하여 비정질 투명도전물질만 제거하는 방법 또는 제 1 화소전극(140)과 공통전극(150)을 형성하는 물질, 예를들어 게이트전극(121)과 같은 물질로 형성하고, 제 2 화소전극(140b)는 투명도전물질로 형성하여, 이를 선택적 식각에 의해서도 형성할 수 있다.
이하 도 4를 참조하여 전술한 제 1 실시예의 유기돌기패턴 높이에 따른 투과율 변화에 대해 설명한다.
도 4는 본 발명의 제 1 실시예에 따른 유기돌기패턴 높이에 따른 투과율 변화에 대한 실험결과 그래프이다.
도시한 바와 같이, 제 1 화소전극 및 공통전극이 형성된 유기돌기패턴의 높이에 대응하여 전압과 투과율이 다른 것을 알 수 있다.
먼저, 유기돌기패턴의 넓이(w)를 3.0um, 각 유기돌기패턴의 이격거리(l)를 6.0um로 일정하다고 가정할 때, 유기돌기패턴의 높이가 0.2um 내지 0.8um 일 때, 구동하기 위한 전압(실효값)과 그에 따른 투과율이 낮은 것을 확인할 수 있다. 투과율의 한 지점에서 예를 들어 설명하면 유기돌기패턴의 높이가 0.2um인 경우 투과율이 0.20인 시점에 약 40V의 전압이 소비되고, 유기돌기패턴의 높이가 0.4um 인 경우 투과율이 0.20인 시점에 약 35V의 전압이 소비되고, 유기돌기패턴의 높이가 0.6um 인 경우 투과율이 0.20인 시점에서 약30V의 전압이 소비되고, 유기돌기패턴의 높이가 0.8um 인 경우 투과율이 0.20인 시점에서 약 27V 전압이 소비되는 것을 확인할 수 있다.
반면 본 발명의 본 발명의 제 1 실시예에 따른 유기돌기패턴의 높이 1.0um 인 경우 투과율이 0.20 인 시점에서 약 24V 인 것을 확인할 수 있다.
이상, 전술한 시뮬레이션 결과에서와 같이, 제 1 화소전극 및 공통전극이 형성된 유기돌기패턴의 높이가 높으면 높을수록 동일 투과율에서 그 소비되는 전압이 낮아지며, 동일 소비전압에서 그 투과율 또한 높아지는 것을 확일 할 수 있다.
즉, 본 발명의 제 1 실시예에서 유기물을 이용하여 유기돌기패턴을 높게 형성하여, 화소전극과 공통전극을 기존대비 높게 형성할 수 있는 효과를 갖는다.
또한, 높아진 전극의 위치로 인하여 기존과 동일한 전압을 인가하는 경우 화소전극과 공통전극 사이에는 강한 수평전계가 형성되는 효과를 가지며, 더욱 적은 전압에도 화소전극과 공통전극 사이에 강한 수평전계를 형성할 수 있는 효과를 갖는다.
또한, 보호금속패턴을 이용하여 유기돌기패턴의 화소전극과 공통전극이 균일한 전극형태를 갖게 되어 각 전극이 형성하는 전계의 균일성이 증가하고, 이에 보다 강한 전계를 형성할 수 있는 효과를 갖는다. 또한, 횡전계 액정표시장치의 투과효율을 증가시키는 효과를 갖는다.
즉, 강한 수평전계에 의해 액정구동을 하는데 있어서 액정분자의 배향을 위한 구동전압이 감소하여, 액정표시장치 전체적인 소비전력이 저감되는 효과를 갖는다.
<제 2 실시예>
도 5는 본 발명의 제 2 실시예 따른 횡전계방식 액정표시장치용 어레이기판의 구조를 개략적으로 도시한 단면도이다.
도면 부호의 경우 제 1 실시예와 동일한 구성요소의 경우 200을 더하여 부여하였다.
도시한 바와 같이, 횡전계방식 액정표시장치용 어레이기판(300)은 크게 기판(301)상의 스위칭영역(TrA)에 형성된 박막트랜지스터(Tr)와 화소영역(P)에 형성된 제 1 화소전극(340) 및 공통전극(350)으로 구성된다.
좀 더 자세히 설명하면, 기판(301) 상에 일방향으로 연장하는 게이트배선(미도시)이 형성되어 있으며, 게이트배선(미도시)과 연결되며 스위칭영역(TrA)에 게이트전극(321)이 형성되어 있으며, 게이트배선(미도시)과 게이트전극(321) 위로 전면에 게이트절연막(323)이 형성되어 있다.
또한, 스위칭영역(TrA)에 있어서는 게이트절연막(323) 위로 게이트 전극(321)에 대응하여 순수 비정질 실리콘(amorphous Silicon : a-Si)으로 이루어진 액티브층(325a)과 그 위로 서로 이격하는 형태로써 불순물 비정질 실리콘으로 이루어진 오믹콘택층(325b)으로 구성된 반도체층(325)이 형성되어 있다.
또한, 서로 이격하는 오믹콘택층(325b) 위로는 소스전극(327)과 게이트 전극(321)을 중심으로 소스전극(327)으로부터 소정간격 이격하여 마주대하고 있는 드레인 전극(329)이 형성됨으로써 그 하부로부터 순차 적층된 상기 게이트전극(321)과 게이트절연막(323)과 반도체층(325)과 소스 및 드레인전극(327, 329)은 박막트랜지스터(Tr)를 형성하고 있다.
한편, 소스 및 드레인전극(327, 329)과 이들 두 전극 사이로 노출된 액티브층(325a) 위로 전면에 드레인전극(329) 일부를 노출시키는 드레인 콘택홀(326)을 갖는 보호층(328) 및 식각방지막(331)이 형성되어 있으며, 보호층(328) 및 식각방지막(331) 상부에는 각 화소영역(P) 별로 독립되며, 드레인 콘택홀(326)을 통해 드레인전극(329)과 접촉하는 제 2 화소전극(340b)이 형성되어 있다.
그리고, 보호층(328) 상부의 화소영역(P) 상에는 공통전극(350)과 제 1 화소전극(340)이 형성되어 있다. 이 때, 공통전극(350)은 공통배선(미도시)과 연결되고 제 1 화소전극(340)은 제 2 화소전극(340b)과 연결되며, 제 1 화소전극(340)과 공통전극(350)은 서로 엇갈려 구비된다.
특히, 제 1 화소전극(340)과 공통전극(350)의 내측으로 식각방지막(331)으로 둘러 쌓인 유기돌기패턴(407)이 구비되는데, 제 1 화소전극(340)과 공통전극(350)은 유기돌기패턴(407)을 덮으며 형성된다.
이때, 유기돌기패턴(407) 하부에는 보호금속패턴(401)이 형성되어 있어 보호금속패턴(401)으로 인하여 제 1 화소전극(340)과 공통전극(350)이 박막트랜지스터(Tr)를 포함하는 기판(301)과 이격된다.
여기서 보호금속패턴(401)은 도전성물질을 이용하여 1000Å 내지 2000Å 두께로 형성될 수 있고, 유기돌기패턴(407)은 유기절연물질을 이용하여 1um 내지 4um 두께와 3um 내지 4um의 폭으로 형성하며, 각 전극(340, 350)은 5um 내지 6um의 이격거리로 형성하는 것이 특징이다.
보호금속패턴(401)과 유기돌기패턴(407)에 의해 본 발명의 횡전계방식 액정표시장치의 제 1 화소전극(340)과 공통전극(350)의 높이가 기존 대비 높아지게 되어, 기존과 동일한 전압을 인가하는 경우, 강한 수평전계가 형성되도록 할 수 있다.
더욱 유기돌기패턴(407)을 포함하는 제 1 화소전극(340) 및 공통전극(350)을 높게 형성할수록 강한 수평전계를 형성할 수 있으므로, 이의 높이는 셀갭과 거의 동일한 정도까지 돌출 높이를 갖도록 형성하는 것이 바람직할 것이다.
이하, 도 6a 내지 도 6g를 참조하여 본 발명의 제 2 실시예에 따른 횡전계방식 액정표시장치용 어레이기판의 제조방법에 대해 설명한다.
도면 부호의 경우 제 1 실시예와 동일한 구성요소의 경우 200을 더하여 부여하였다.
먼저, 도 6a에 도시한 바와 같이, 기판(101) 상의 스위칭영역(TrA)에 박막트랜지스터(Tr)를 형성한다.
이 때, 박막트랜지스터(Tr)는 비정질 실리콘(a-Si), 산화물 반도체(Oxide), 저온폴리실리콘(LTPS) 등으로 형성할 수 있다. 이하 설명에서는 비정질 실리콘(a-Si) 박막트랜지스터(Tr)를 기준으로 하여 설명한다.
도시하지는 않았지만, 기판(301) 상에 제1금속층(미도시)을 형성하고 패터닝하여, 게이트배선(미도시)과 게이트전극(321) 그리고 공통배선(미도시)을 형성한다.
다음으로, 기판(301)의 전면에 질화 실리콘(SiNx) 또는 산화 실리콘(SiO2)을 증착하여 게이트절연막(323)을 형성하고, 다음으로, 게이트전극(321) 상부의 게이트절연막(323) 상에 순수 비정질 실리콘(a-Si:H)으로 형성한 액티브층(325a)과 불순물 비정질 실리콘(n+ a-Si:H)으로 형성한 오믹콘택층(325b)을 형성하여, 반도체층(325)을 형성한다.
다음으로, 오믹콘택층(325b)이 형성된 기판(301)의 전면에 제 2 금속층(미도시)을 형성하고 패터닝하여, 게이트배선(미도시) 및 공통배선(미도시)과 교차하는 데이터배선(미도시)을 형성하고, 데이터배선(미도시)에서 연장된 소스전극(327)과, 이와는 소정간격 이격된 드레인전극(329)을 형성한다.
이때, 상기 스위칭 영역(TrA)에 있어서, 게이트 전극(321)과 게이트 절연막(323)과 액티브층(325a)과 오믹콘택층(325b)과 서로 이격하는 소스 및 드레인 전극(327, 329)은 스위칭 소자인 박막트랜지스터(Tr)를 이룬다.
이때, 제 1 금속층(미도시)과 제 2 금속층(미도시)은 알루미늄(Al), 알루미늄합금, 구리(Cu), 텅스텐(W), 몰리브덴(Mo), 크롬(Cr)으로 구성된 도전성 금속 그룹 중 하나를 선택하여 형성할 수 있다.
다음으로, 소스 및 드레인전극(327, 329)이 형성된 기판(301) 상의 전면에 보호층(328)을 형성한다.
그리고, 보호층(328) 상부에 보호금속층(400)을 형성한다. 이 때, 보호금속층(400)은 예를 들어 Al, Cu, Mo, Nd, Ti, Pt, Ag, Nb, Cr 등을 이용하여 스퍼터링(sputtering)방법으로 증착하며, 약 1000Å 내지 2000Å 두께 범위로 보호금속층(400)을 형성할 수 있다.
다음으로, 보호금속층(400) 상부 전면에 유기절연물질로 예들 들면 포토 아크릴(photo-acryl), BCB(benzocyclobutene)을 포함한 패턴형성이 가능한 유기절연물질 중 선택된 하나로 1um 내지 4um의 두께로 유기돌기층(405)을 형성한다. 이 때, 유기돌기층(405)은 스핀코팅(spin coating) 또는 슬릿코팅(slit coating)을 이용하여, 유기절연물질을 보호금속층(400) 상부에 코팅하여 형성할 수 있다.
다음으로, 도 6b에 도시한 바와 같이, 유기돌기층(도 6a의 405)을 빛의 투과영역과 차단영역을 갖는 노광 마스크(미도시)를 이용한 노광 및 현상을 통해 화소영역(P)에 테이퍼(taper) 형상을 갖는 유기돌기패턴(407)을 형성한다.
그리고, 보호금속층(도 6a의 400)을 습식식각(wet etch)을 통해 제거하여 보호금속패턴(401)을 형성하는데, 보호금속층(도 6a의 400) 상부에 형성된 유기돌기패턴(407)을 마스크로 하여 형성할 수 있다.
이 때, 보호금속패턴(401)은 습식식각(wet etch)의 특성, 즉 등방성 식각으로 인하여 유기돌기패턴(407) 하부로 언더컷(Undercut)이 발생하는데, 이런 언더컷(Undercut)을 이용하여 이후 형성될 전극층(333, 도 6d 참고)이 유기돌기패턴(407)의 가장자리에서 단선(OPEN)되며 형성되도록 할 수 있다.
다음으로, 도 6c에 도시한 바와 같이, 박막트랜지스터(Tr) 및 유기돌기패턴(407)을 포함하는 기판(301) 전면으로 단차 피복성(step coverage) 및 불투명도전성 물질과의 식각 선택비(etch selectivity)가 높은 무기절연 물질 예를들어 질화실리콘(SiNx), 산화실리콘(SiOx) 등을 증착하여 식각방지막(331)을 형성한다.
이때, 식각방지막(331)은 CVD(chemical vapor deposition)로 증착막을 형성하는데, 언더컷(undercut)으로 단선된 영역까지 유기돌기패턴(407)의 밑면을 포함한 전면을 둘러싸며 증착 된다.
따라서, 보호금속패턴(401)의 측면은 식각방지막(331)에 의해 노출이 최소화 됨으로써 전극층(333) 식각 시 식각액(etchant)에 의한 영향을 받지 않는다.
다음으로, 도 6d에 도시한 바와 같이, 박막트랜지스터(Tr) 및 유기돌기패턴(407)을 포함하는 기판(301) 전면 및 식각방지막(331) 상부로 불투명 도전성 물질 예를 들어 몰리브덴(Mo), 몰리브덴 타이타늄(MoTi) 등을 증착하여 전극층(333)을 형성하는데, 이는 전극(도 5의 340, 350)을 투명 전도성 물질로 구성한 경우 유기돌기패턴(407)을 이루는 유기절연 물질 및 전극(도 5의 340, 350)간의 굴절률의 차이로 인해 유기돌기패턴 상부에서 발생할 수 있는 빛샘현상을 차단하기 위함이다.
이후, 전극층(333)을 포함한 기판(301) 전면으로 감광성(Photoresist) 유기절연물질을 도포하여 포토레지스트층(335)을 형성한다. 여기서, 단선(OPNE)된 틈에 까지 포토레지스트층(335)이 형성되게 된다.
이 때, 전술한 언더컷(undercut)으로 인하여 전극층(333)은 유기돌기패턴(407)의 가장자리에서 단선(OPEN)되며 형성 되는데, 이는 스퍼터링(sputtering)으로 전극층(333)을 형성할 때 언더컷(undercut)이 발생한 부분에는 증착 되지 않기 때문이다.
다음으로, 도 6e에 도시한 바와 같이, 포토레지스트층(도 6d의 335)을 현상하여 포토패턴(337)을 형성한다.
이 때, 포토패턴(337)은 유기돌기패턴(407)을 덮으며 각 유기돌기패턴(407) 사이의 전극층(333)을 노출시키도록 형성한다.
특히, 상기 포토패턴(337)은 유기돌기패턴(407)의 언더컷(undercut)에 의해 노출된 식각방지막(331)까지 덮으며 형성되는 것을 특징으로 한다.
이어서, 도 6f에 도시한 바와 같이, 식각방지막(331) 상부에 형성된 전극층(도 6e의 333)을 습식식각을 이용하여 제거하고, 유기돌기패턴(407)에 대응되어 남아있는 포토패턴(도 6e의 337)을 제거하여, 각 유기돌기패턴(407)에 제 1 화소전극(340) 또는 공통전극(350)을 형성한다.
이 때, 포토패턴(도 6e의 337)을 형성할 시 기판(301) 또는 노광기(미도시) 등 외부요인의 움직임에 의해서 포토패턴(도 6e의 337)이 정위치에 형성되지 않는 경우(Photo alignment)가 발생하게 되는데, 포토패턴(337)이 정위치에 형성되지 않게 되면 유기돌기패턴(407) 양측의 전극층(333)이 노출되는 부분이 다르게 되어 식각방지막(331) 상부에 형성된 전극층(도 6e의 333)이 완전히 제거되지 않게 되는 문제점이 발생할 수 있다.
이를 위해, 포토패턴(도 6e의 337)을 언더컷으로 단선(OPEN)된 영역까지 덮도록 형성한 후, 유기돌기패턴(207)에 형성된 전극층(도 6e의 333)을 제외한 식각방지막(331) 상부의 전극층(도 6e의 333)을 완전히 제거하기 위하여 과도식각(over etch)을 수행한다.
과도식각을 수행하게 되면 식각방지막(331) 상부에 형성된 전극층(도 6e의 333)은 완전히 제거되고, 유기돌기패턴(407)에 제 1 화소전극(340) 또는 공통전극(350)이 형성되게 된다.
이는 언더컷(도 6b의 undercut)으로 인하여 생긴 틈 사이로 포토패턴(도 6e의 337)이 형성되어 식각방지막(331)에 형성된 전극층(도 6e의 333)과 유기돌기패턴(407)에 형성된 전극층(도 6e의 333)을 공간적으로 분리시켜주고 있기 때문으로, 과도식각(overetch)을 수행한다 하더라도 포토패턴(도 6e의 337)에 의해 유기돌기패턴(407)에 형성된 전극층(도 6e의 333)은 영향을 받지 않게 되어, 식각방지막(331) 상부의 전극층(도 6e의 333)만 제거가 가능하게 되는 것이다.
또한, 본 발명의 제 1 실시예에서 전극층(도 3d의 133)을 불투명도전성 물질로 구성한 경우에 보호금속패턴(도 3d의 201) 및 전극층(도 3d의 133)의 식각 선택비(etch selectivity)가 없어짐에 따라 보호층(도 3d의 128) 상부의 전극층(도 3d의 133)을 과도식각(over etch) 수행시 식각액(etchant)에 의해 보호금속패턴(도 3d의 201)도 영향을 받아 보호금속패턴(도 3d의 201) 상부에 있는 유기돌기패턴(도 3d의 207) 및 전극(도 3e의 140, 150)의 유실을 발생시킬 수 있는데, 본 발명의 제 2 실시예는 무기절연 물질로 이루어진 식각방지막(331)이 보호층(328) 상부 및 언더컷(undercut)으로 단선된 영역까지 유기돌기층(407) 전면을 둘러싸며 증착됨으로써 전극층(도 6e의 333)을 과도식각(over etch) 수행하더라도 식각액(etchant)으로부터 보호금속패턴(401)을 보호할 수 있다.
이는 전극층(도 6e의 333)을 투명도전성 물질로 구성하더라도 동일한 효과를 나타내는바, 유기돌기패턴(407) 상부의 전극(도 6f의 340, 350) 선정에 대한 자유도를 확보할 수 있다.
여기서 각 전극(340, 350)은 5um 내지 6um의 이격거리로 형성하는 것이 특징이다.
다음으로, 도 6g에 도시한 바와 같이 제 1 화소전극(340)과 공통전극(350)이 형성된 기판(301) 상으로 드레인 전극(329)을 노출시키는 드레인 콘택홀(326)을 형성하고, 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 기판(301) 전면에 형성하여, 드레인 콘택홀(326)을 통해 노출된 드레인전극(329)과 접촉하는 투명 전극층(미도시)을 형성한다. 이후 식각시간을 조절 하는 것으로 유기돌기패턴(407)의 제 1 화소전극(340)과 공통전극(350)이 제거되지 않게 하고, 투명 전극층(미도시)만 제거되게 하여 드레인전극(329)과 접촉하는 제 2 화소전극(340b)을 형성한다.
이 때, 식각의 시간조절을 통해 통해 유기돌기패턴(407)의 제 1 화소전극(340)과 공통전극(350)을 제거되지 않게 할 수도 있으나, 이에 한정하지 않고 예를 들어, 유기돌기패턴(407)의 제 1 화소전극(340)과 공통전극(350)을 형성하는 단계에서 제 1 화소전극(340)과 공통전극(350)을 결정화 시키고, 드레인 전극(329)과 접촉하는 제 2 화소전극(340b)은 비정질 투명도전물질을 증착하여 비정질 투명도전물질만 제거하는 방법 또는 제 1 화소전극(340)과 공통전극(350)을 형성하는 물질, 예를들어 게이트전극(321)과 같은 물질로 형성하고, 제 2 화소전극(340b)는 투명도전물질로 형성하여, 이를 선택적 식각에 의해서도 형성할 수 있다.
본 발명은 상기 실시예로 한정되지 않고, 본 발명의 취지를 벗어나지 않는 한도내에서 다양하게 변경하여 실시할 수 있다.
100 : 횡전계 액정표시장치용 어레이기판 101 : 기판
121 : 게이트전극 123 : 게이트절연막
125 : 반도체층 125a : 액티브층
125b : 오믹콘택층 127 : 소스전극
126 : 드레인콘택홀 128 : 보호층
129 : 드레인전극 140 : 제 1 화소전극
140b : 제 2 화소전극 150 : 공통전극
201 : 보호금속패턴 Tr : 박막트랜지스터
TrA : 스위칭영역 P : 화소영역
121 : 게이트전극 123 : 게이트절연막
125 : 반도체층 125a : 액티브층
125b : 오믹콘택층 127 : 소스전극
126 : 드레인콘택홀 128 : 보호층
129 : 드레인전극 140 : 제 1 화소전극
140b : 제 2 화소전극 150 : 공통전극
201 : 보호금속패턴 Tr : 박막트랜지스터
TrA : 스위칭영역 P : 화소영역
Claims (13)
- 기판 상에 박막트랜지스터를 형성하는 단계;
상기 박막트랜지스터를 덮는 보호층을 형성하는 단계;
상기 보호층 상부에 보호금속패턴을 형성하는 단계;
상기 보호금속패턴 상부에 언더컷이 있는 유기돌기패턴을 형성하는 단계;
상기 유기돌기패턴을 포함하는 상기 기판 전면에 제 1 전극층을 형성하는 단계;
상기 유기돌기패턴을 덮으며 인접한 상기 유기돌기패턴 사이의 상기 제 1 전극층을 노출하는 포토패턴을 형성하는 단계;
상기 포토패턴을 마스크로 이용하여 노출된 상기 제 1 전극층을 제거하는 단계; 및
상기 포토패턴을 제거하여 제 1 화소전극 및 공통전극을 형성하는 단계를 포함하며,
상기 포토패턴은 상기 유기돌기패턴의 상기 언더컷에 의해 노출된 상기 보호층까지 덮으며 형성되는 것을 특징으로 하는 횡전계방식 액정표시장치용 어레이 기판의 제조방법.
- 제 1 항에 있어서,
상기 유기돌기패턴을 형성하는 단계와 상기 제 1 전극층을 형성하는 단계 사이에,
상기 유기돌기패턴을 포함하는 상기 기판 전면 및 상기 언더컷이 발생되는 영역에 식각방지막을 형성하는 단계를 더 포함하는 횡전계방식 액정표시장치용 어레이 기판의 제조방법.
- 제 2 항에 있어서,
상기 제 1 전극층은 불투명 도전성 물질로 형성되는 것을 특징으로 하는 횡전계방식 액정표시장치용 어레이 기판의 제조방법.
- 제 2 항에 있어서,
상기 식각방지막은 무기절연 물질로 형성되는 것을 특징으로 하는 횡전계방식 액정표시장치용 어레이 기판의 제조방법.
- 제 1 항에 있어서,
상기 제 1 화소전극과 상기 공통전극이 형성된 상기 기판상의 상기 보호층을 패터닝하여 상기 박막트랜지스터의 드레인전극을 노출시키는 드레인 콘택홀을 형성하는 단계; 및
상기 드레인 콘택홀이 형성된 상기 기판 전면에 제 2 전극층을 형성하고 패터닝하여, 상기 드레인전극과 접촉하며 상기 제 1 화소전극과 연결되는 제 2 화소전극을 형성하는 단계를 더 포함하는 횡전계방식 액정표시장치용 어레이 기판의 제조방법.
- 제 2 항 또는 제 3 항에 있어서,
상기 제 1 화소전극과 상기 공통전극이 형성된 상기 기판상의 상기 식각방지막 및 보호층을 패터닝하여 상기 박막트랜지스터의 드레인전극을 노출시키는 드레인 콘택홀을 형성하는 단계; 및
상기 드레인 콘택홀이 형성된 상기 기판 전면에 제 2 전극층을 형성하고 패터닝하여, 상기 드레인전극과 접촉하며 상기 제 1 화소전극과 연결되는 제 2 화소전극을 형성하는 단계를 더 포함하는 횡전계방식 액정표시장치용 어레이 기판의 제조방법.
- 제 1 항 또는 제 2 항에 있어서,
상기 보호금속패턴을 형성하는 단계는,
Al, Cu, Mo, Nd, Ti, Pt, Ag, Nb, Cr 중 선택된 하나로 1000Å 내지 2000Å 두께로 보호금속층을 형성하는 단계; 및
상기 보호금속층을 습식식각 하여 상기 보호금속패턴을 형성하는 단계를 포함하고,
상기 유기돌기패턴을 형성하는 단계는,
포토 아크릴(photo-acryl), BCB(benzocyclobutene)를 포함한 패턴형성이 가능한 유기물 중 선택된 하나로 스핀코팅 또는 슬릿코팅을 이용하여 1um 내지 4um의 두께로 유기돌기층을 형성하는 단계;
상기 유기돌기층 상부로 노광마스크를 위치시켜 노광하는 단계; 및
상기 노광된 유기돌기층을 패터닝하여 상기 유기돌기패턴을 형성하는 단계를 포함하는 횡전계방식 액정표시장치용 어레이 기판의 제조방법.
- 제 7 항에 있어서,
상기 보호금속패턴은 상기 유기돌기패턴을 마스크로 이용하여 형성되는 것을 특징으로 하는 횡전계방식 액정표시장치용 어레이기판의 제조방법.
- 제 1 항 또는 제 2 항에 있어서,
상기 제 1 전극층은 상기 유기돌기패턴의 상기 언더컷에 의해 단선되며 형성되는 것을 특징으로 하는 횡전계방식 액정표시장치용 어레이기판의 제조방법.
- 삭제
- 제 2 항 또는 제 3 항에 있어서,
상기 포토패턴은 상기 유기돌기패턴의 상기 언더컷에 의해 노출된 상기 식각방지막까지 덮으며 형성되는 것을 특징으로 하는 횡전계방식 액정표시장치용 어레이기판의 제조방법.
- 제 1 항 또는 제 2 항에 있어서,
상기 제 1 전극층을 제거하는 단계는,
상기 언더컷에 의해 단선된 영역까지 상기 제 1 전극층에 대하여 과도식각을 수행하는 것을 특징으로 하는 횡전계방식 액정표시장치용 어레이기판의 제조방법.
- 제 1 항 또는 제 2 항에 있어서,
상기 제 1 화소전극 및 공통전극은 5um 내지 6um의 이격거리를 가지며 형성되는 것을 특징으로 하는 횡전계방식 액정표시장치용 어레이기판의 제조방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20130113781 | 2013-09-25 | ||
| KR1020130113781 | 2013-09-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20150035371A KR20150035371A (ko) | 2015-04-06 |
| KR102164848B1 true KR102164848B1 (ko) | 2020-10-14 |
Family
ID=53030346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140082344A KR102164848B1 (ko) | 2013-09-25 | 2014-07-02 | 횡전계방식 액정표시장치용 어레이기판의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102164848B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102387348B1 (ko) * | 2015-11-30 | 2022-04-18 | 엘지디스플레이 주식회사 | 초고투과율을 갖는 수평 전계 액정 표시장치 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110077645A (ko) * | 2009-12-30 | 2011-07-07 | 엘지디스플레이 주식회사 | 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법 |
| KR101904408B1 (ko) * | 2011-08-11 | 2018-11-22 | 엘지디스플레이 주식회사 | 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 |
-
2014
- 2014-07-02 KR KR1020140082344A patent/KR102164848B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20150035371A (ko) | 2015-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4881368B2 (ja) | 液晶表示装置の製造方法 | |
| KR101250319B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판과 그 제조방법 | |
| KR101492106B1 (ko) | 액정 표시 장치 및 이의 제조 방법 | |
| US6930732B2 (en) | Array substrate for a liquid crystal display | |
| KR101274706B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR101294237B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법 | |
| KR101942982B1 (ko) | 액정표시장치용 어레이 기판 및 이의 제조방법 | |
| KR20130054780A (ko) | 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 | |
| EP3015916A1 (en) | Display panel and method of manufacturing the same | |
| KR20100063493A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20100130416A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20080045834A (ko) | 박막 트랜지스터 기판 및 그 제조방법 | |
| KR101174429B1 (ko) | 박막 트랜지스터 기판과 그 제조방법 및 이를 포함한 액정표시 장치 | |
| US8304772B2 (en) | Thin-film transistor array panel and method of fabricating the same | |
| KR101953832B1 (ko) | 액정표시장치용 어레이 기판의 제조방법 | |
| KR20130067442A (ko) | 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 | |
| KR102164848B1 (ko) | 횡전계방식 액정표시장치용 어레이기판의 제조방법 | |
| KR20100021152A (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법 | |
| KR20150046893A (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| KR20120113430A (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 제조방법 | |
| CN103151253B (zh) | 信号线的制作方法、薄膜晶体管、阵列基板及显示装置 | |
| KR20130025269A (ko) | 산화물 박막 트랜지스터 및 그 제조방법 | |
| KR102067967B1 (ko) | 횡전계방식 액정표시장치용 어레이기판의 제조방법 | |
| KR20070073296A (ko) | 액정 표시 장치와 이의 제조 방법 | |
| KR101023715B1 (ko) | 액정표시장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |