KR101887692B1 - 에프에프에스 방식 액정표시장치용 어레이기판 제조방법 - Google Patents

에프에프에스 방식 액정표시장치용 어레이기판 제조방법 Download PDF

Info

Publication number
KR101887692B1
KR101887692B1 KR1020110132028A KR20110132028A KR101887692B1 KR 101887692 B1 KR101887692 B1 KR 101887692B1 KR 1020110132028 A KR1020110132028 A KR 1020110132028A KR 20110132028 A KR20110132028 A KR 20110132028A KR 101887692 B1 KR101887692 B1 KR 101887692B1
Authority
KR
South Korea
Prior art keywords
pixel electrode
metal layer
transparent conductive
conductive metal
layer
Prior art date
Application number
KR1020110132028A
Other languages
English (en)
Other versions
KR20130065256A (ko
Inventor
정택준
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110132028A priority Critical patent/KR101887692B1/ko
Publication of KR20130065256A publication Critical patent/KR20130065256A/ko
Application granted granted Critical
Publication of KR101887692B1 publication Critical patent/KR101887692B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 에프에프에스 방식 액정표시장치용 어레이기판 제조방법에 관한 것으로, 개시된 발명은 게이트배선 형성지역과 화소전극 형성지역이 정의된 기판상에 투명 도전물질층과 도전 금속층을 차례로 적층한 후, 제1 두께를 갖는 제1 감광막패턴과 상기 제1 두께보다 얇은 제2 두께를 갖는 제2 감광막패턴을 형성하고, 이어 상기 도전 금속층과 투명 도전물질층을 동시에 1차 식각하는 단계; 상기 제1 감광막패턴 일부 및 상기 제2 감광막패턴 전부를 식각하는 단계; 상기 남아 있는 제1 감광막패턴을 식각 마스크로, 상기 제1 도전 금속층패턴 및 제1 투명 도전물질층패턴과, 상기 제2 도전 금속층패턴 및 제2 투명 도전물질층패턴의 노출된 부분을 2차 식각하여, 게이트배선과 화소전극을 형성하는 단계; 상기 제1 감광막패턴을 제거하고, 상기 게이트배선과 화소전극을 포함한 기판 상부에 게이트절연막과 액티브층 및 상기 액티브층 상부에 형성되고 서로 이격된 소스전극 및 드레인전극과 함께 상기 게이트배선과 수직으로 교차하는 데이터배선을 형성하는 단계; 상기 데이터배선을 포함한 기판 전면에 상기 드레인전극과 화소전극을 노출시키는 화소전극 콘택홀을 형성하는 단계; 및 상기 패시베이션막 상부에 상기 화소전극과 오버랩되는 다수의 공통전극과 함께 상기 화소전극 콘택홀을 통해 상기 화소전극과 드레인전극을 전기적으로 연결하는 화소전극 연결패턴을 형성하는 단계를 포함하여 구성된다.

Description

에프에프에스 방식 액정표시장치용 어레이기판 제조방법{METHOD FOR FABRICATING ARRAY SUBSTRATE FOR FRINGE FIELD SWITCHING MODE LIQUID CRYSTAL DISPLAY DEVICE}
본 발명은 액정표시장치(Liquid Crystal Display Device)에 관한 것으로서, 보다 상세하게는 FFS (Fringe Field Switching) 방식 액정표시장치용 어레이기판 제조방법에 관한 것이다.
일반적으로 액정표시장치의 구동 원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의해 상기 액정의 분자배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.
현재에는 박막트랜지스터와 상기 박막트랜지스터에 연결된 화소전극이 행렬 방식으로 배열된 능동 행렬 액정표시장치(AM-LCD: Active Matrix LCD, 이하 액정표시장치로 약칭함)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.
상기 액정표시장치는 공통전극이 형성된 컬러필터 기판(즉, 상부기판)과 화소전극이 형성된 어레이기판(즉, 하부기판)과, 상부기판 및 하부기판 사이에 충진된 액정으로 이루어지는데, 이러한 액정표시장치에서는 공통전극과 화소전극이 상-하로 걸리는 전기장에 의해 액정을 구동하는 방식으로, 투과율과 개구율 등의 특성이 우수하다.
그러나, 상-하로 걸리는 전기장에 의한 액정 구동은 시야각 특성이 우수하지 못한 단점이 있다. 따라서, 상기의 단점을 극복하기 위해 새롭게 제안된 기술이 횡전계에 의한 액정 구동방법인데, 이 횡 전계에 의한 액정 구동방법은 시야각 특성이 우수한 장점을 가지고 있다.
도면에 도시하지 않았지만, 이러한 횡 전계 방식 액정표시장치는 컬러필터기판과 박막트랜지스터 기판이 서로 대향하여 구성되며, 이들 컬러필터기판 및 박막트랜지스터 기판 사이에 액정층이 개재되어 있다.
상기 박막트랜지스터 기판에 정의된 다수의 화소마다 박막트랜지스터와 공통전극 및 화소전극이 형성된다. 이때, 상기 공통전극과 화소전극은 동일 기판상에 서로 평행하게 이격하여 구성된다.
그리고, 상기 컬러필터기판은 상기 박막트랜지스터 기판상에 형성된 게이트배선과 데이터배선 및 이들 배선들이 교차하는 지점에 형성된 박막트랜지스터에 대응하는 부분에 블랙매트릭스가 구성되고, 상기 화소에 대응하여 컬러필터가 구비되어 있다.
따라서, 상기 액정층은 상기 공통전극과 화소전극의 수평 전계에 의해 구동된다.
상기 구성으로 이루어지는 횡전계 방식 액정표시장치에서, 휘도를 확보하기 위해 상기 공통전극과 화소전극을 투명전극으로 형성하나, 설계상 상기 공통전극과 화소전극 사이의 이격 거리에 의해, 상기 공통전극과 화소전극의 양단 일부만이 휘도 개선에 기여할 뿐, 대부분의 영역은 빛을 차단하는 결과가 된다.
따라서, 이러한 휘도 개선 효과를 극대화시키기 위해 제안된 기술이 에프에프에스 (Fringe Field Switching; 이하 FFS라 칭함) 기술이다. 상기 FFS 기술은 액정을 정밀하게 제어함으로써 색상 변이(Color shift)가 없고 높은 명암비(Contrast Ratio)를 얻을 수 있는 것이 특징이어서, 일반적인 횡 전계 기술과 비교하여 높은 화면품질을 구현할 수 있는 장점이 있다.
이러한 높은 화면 품질을 구현할 수 있는 장점을 가진 종래기술에 따른 FFS 방식 액정표시장치에 대해 도 1 내지 3을 참조하여 설명하면 다음과 같다.
도 1은 종래기술에 따른 에프에프에스(FFS) 방식 액정표시장치용 박막트랜지스터 기판의 평면도이다.
도 2는 도 1의 Ⅱ-Ⅱ선에 따른 단면도로서, 종래기술에 따른 에프에프에스 (FFS) 방식 액정표시장치용 박막트랜지스터 기판의 개략적인 단면도이다.
종래기술에 따른 에프에프에스(FFS) 방식 액정표시장치는, 도 1 내지 2에 도시된 바와 같이, 투명한 절연기판(11) 상에 일 방향으로 연장되고 서로 평행하게 이격된 다수의 게이트배선(15)과 이 게이트배선(15)으로부터 연장된 게이트전극 (15a); 상기 게이트전극(15a)을 포함한 기판 전면에 형성된 게이트절연막(17); 상기 게이트절연막(17) 상부에 형성되고, 상기 게이트배선(13)과 교차하여 이루는 지역에 화소영역을 정의하는 다수의 데이터배선(23)과; 상기 게이트배선(15)과 데이터배선(23)의 교차지점에 마련되고, 상기 게이트전극(15a)과 상기 게이트절연막 (17) 상부에 액티브층(19), 오믹콘택층(21)과 서로 이격된 소스전극(23a) 및 드레인전극 (23b)으로 구성된 박막트랜지스터(T)를 포함하여 구성된다.
여기서, 상기 게이트배선(15) 및 데이터배선(23)이 교차하여 이루는 화소영역의 기판(11) 상에는 대면적의 화소전극(13)이 배치되어 있으며, 상기 화소전극 (13) 상부에는 게이트절연막(17)과 패시베이션막(25)을 사이에 두고 서로 이격된 다수의 막대 형상의 투명한 공통전극(29a, 29b)들이 배치되어 있다.
또한, 상기 화소전극(13)은 상기 다수의 공통전극(29a)들과 오버랩되어 있으며, 상기 드레인전극(23b)과 직접적으로 연결되어 있다.
더욱이, 상기 공통전극(29b)는 상기 데이터배선(23)과 오버랩되도록 배치되어 있다.
상기 구성에 따르면, 데이터 신호가 상기 박막트랜지스터(T)를 거쳐 화소전극(13)에 공급되면, 공통전압이 공급된 공통전극들(29a)이 프린지 필드(fringe field)를 형성하여 상기 기판(11)과 칼라필터기판(미도시) 사이에서 수평 방향으로 배열된 액정분자들이 유전 이방성에 의해 회전하게 된다. 그리고, 액정분자들이 회전 정도에 따라 화소영역을 투과하는 광 투과율이 달라지게 됨으로써 계조를 구현하게 된다.
상기 구성으로 이루어지는 종래기술에 따른 프린지 필드(FFS) 방식 액정표시장치 제조방법에 대해 도 3a 내지 도 3f를 참조하여 상세히 설명한다.
도 3a 내지 3f는 종래기술에 따른 에프에프에스(FFS) 방식 액정표시장치의 제조 공정 단면도들이다.
먼저 스위칭 영역을 포함하는 다수의 화소영역을 정의한 투명한 절연기판 (11)을 준비한다.
그 다음, 도 3a에 도시된 바와 같이, 상기 절연기판(11) 전면에 제1 투명 도전물질인 ITO층(Indium Tin Oxide; 미도시)을 증착한 후, 제1 마스크 공정을 통해 상기 ITO층을 선택적으로 패터닝하여 상기 절연기판(11)의 화소영역에 대면적의 화소전극(13)을 형성한다.
이어서, 도 3b에 도시된 바와 같이, 상기 화소전극(13)을 포함한 상기 절연기판(11) 전면에 제1 도전 금속층(미도시)을 스퍼터링 방법에 의해 증착한 후, 포토리쏘그라피 기술을 이용한 제2 마스크 공정을 통해 상기 제1 도전 금속층(미도시) 을 선택적으로 패터닝하여 게이트배선(15)과 이 게이트배선(15)으로부터 돌출된 게이트전극(15a), 외부 구동회로부와 전기적으로 접속되는 게이트패드(미도시)를 형성한다. 또한, 상기 게이트배선(15) 형성시에, 이 게이트배선(15)과 평행하게 일정간격만큼 이격된 공통배선(미도시, 도 1의 15b 참조)을 형성한다.
그 다음, 도 3c에 도시된 바와 같이, 상기 게이트배선(15)을 포함한 기판 전면에 게이트절연막(17)을 증착하고, 이어 그 위에 비정질실리콘층(a-Si:H)(미도시)과 불순물이 포함된 비정질실리콘층(n+ 또는 p+)(미도시)을 차례로 증착한 후, 포토리쏘그라피 기술을 이용한 제3 마스크 공정을 통해 상기 불순물이 포함된 비정질실리콘층(n+ 또는 p+)(미도시)과 상기 비정질실리콘층(a-Si:H)(미도시)을 선택적으로 식각하여, 상기 게이트전극(15a) 상부에 있는 상기 게이트절연막(17) 상부에 액티브층(19)과 오믹콘택층(21)을 형성한다.
이어서, 도 3d에 도시된 바와 같이, 상기 오믹콘택층(21)과 액티브층(19)을 포함한 상기 게이트절연막(17) 상부에 제2 도전 금속층(미도시)을 증착한다.
그 다음, 포토리쏘 그라피 기술을 이용한 제4 마스크 공정을 통해 상기 제2 도전 금속층(미도시)과, 오믹콘택층(21) 및 액티브층(19)을 선택적으로 제거하여 상기 게이트배선(15)과 수직으로 교차하는 데이터배선(23), 이 데이터배선(23)으로부터 연장된 소스전극(23a) 및 드레인전극(23b)을 형성한다. 이때, 상기 데이터배선(23) 형성시에, 이 데이터배선(23)으로부터 연장되어 외부 구동회로부와 전기적으로 접속되는 데이터패드(미도시)도 함께 형성한다.
이어서, 도 3e에 도시된 바와 같이, 상기 화소전극(23)을 포함한 기판 전면에 패시베이션막(25)을 증착한다.
그 다음, 포토리쏘 그라피 기술을 이용한 제5 마스크 공정을 통해 상기 패시베이션막(25) 및 게이트절연막(17)을 선택적으로 식각하여, 상기 드레인전극(23b)과 화소전극(13)을 노출시키는 화소전극 콘택홀(27a)을 형성한다. 이때, 상기 콘택홀(27a) 형성시에, 상기 공통배선(미도시, 도 1의 15b 참조)을 노출시키는 공통배선 콘택홀 (미도시, 도 1 의 27b 참조)도 함께 형성한다.
이어서, 도 3f에 도시된 바와 같이, 상기 화소전극 콘택홀(27a)을 포함한 상기 패시베이션막(25) 상부에 제2 투명 도전물질층(미도시)을 증착한 후, 포토리쏘 그라피 기술을 이용한 제6 마스크 공정을 통해 상기 제2 투명 도전물질층(미도시)을 선택적으로 식각하여 상기 서로 이격된 다수의 공통전극(29a, 29b)과 함께 상기 화소전극 콘택홀(27a)을 통해 상기 드레인전극(23b)과 화소전극(130을 전기적으로 연결시켜 주는 화소전극 연결패턴(29c)을 형성한다.
이렇게 하여, 종래기술에 따른 에프에프에스 방식 액정표시장치용 박막트랜지스터 어레이기판 제조공정을 완료하게 된다.
이후에, 도면에는 도시하지 않았지만, 컬러필터 기판 제조공정과 함께 어레이기판과 컬러필터 기판 사이에 액정층을 충진하는 공정을 수행함으로써 에프에프에스 방식 액정표시장치를 제조하게 된다.
상기한 바와 같이, 종래기술에 따른 에프에프에스 방식 액정표시장치의 어레이기판에 따르면, 에프에프에스(FFS) 방식 액정표시장치용 어레이기판 제조시에 6회에 걸친 마스크 공정이 실시되기 때문에 제조 공정 시간이 증가되고, 마스크 공정에 소요되는 비용이 증가하게 된다. 특히, 기존의 에프에프에스(FFS; Fringe Field Switching) 방식 액정표시장치에서, 액티브층과 화소전극을 형성하기 위해 별도의 마스크를 사용해야 하기 때문에 그만큼 마스크 공정 수가 증가하게 된다.
이에 본 발명은 상기 종래기술의 문제점을 해결하기 위한 것으로서, 에프에프에스(FFS) 방식 액정표시장치용 어레이기판 제조시에 마스크 공정 수를 줄이고, 투명도전물질층(ITO)의 테일(tail) 감소 및 도전 금속층의 잔사를 개선시킬 수 있는 에프에프에스(FFS) 방식 액정표시장치용 어레이기판 제조방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 에프에프에스(FFS) 방식 액정표시장치용 어레이기판 제조방법은, 기판상에 투명 도전물질층과 도전 금속층을 차례로 적층하는 단계; 상기 도전 금속층 상부에 제1 두께를 갖는 제1 감광막패턴과 상기 제1 두께보다 얇은 제2 두께를 갖는 제2 감광막패턴을 형성하는 단계; 상기 제1 및 2 감광막패턴을 식각마스크로 상기 도전 금속층과 투명 도전물질층을 동시에 식각하여 제1 및 2 도전층패턴과 제1 및 2 투명 도전물질층패턴을 형성하는 단계; 상기 제1 감광막패턴 일부 및 상기 제2 감광막패턴 전부를 식각하여 상기 제1 감광막패턴 하부의 제1 도전 금속층패턴 및 제1 투명 도전물질층패턴의 측면과, 상기 제2 도전 금속층패턴 상면 및 제2 투명 도전물질층패턴의 측면을 노출시키는 단계; 상기 남아 있는 제1 감광막패턴을 식각 마스크로, 상기 노출된 제1 도전 금속층패턴 및 제1 투명 도전물질층패턴의 측면과 상기 노출된 제2 도전 금속층패턴 전부 및 제2 투명 도전물질층패턴의 측면을 식각하여, 상기 제1 도전 금속층패턴 및 제1 투명 도전물질층패턴으로 구성된 게이트배선과 상기 제2 투명 도전물질층패턴으로 구성된 화소전극을 형성하는 단계; 상기 제1 감광막패턴을 제거하고, 상기 게이트배선과 화소전극을 포함한 기판 상부에 게이트절연막과 액티브층 및 상기 액티브층 상부에 형성되고 서로 이격된 소스전극 및 드레인전극과 함께 상기 게이트배선과 수직으로 교차하는 데이터배선을 형성하는 단계; 상기 데이터배선을 포함한 기판 전면에 패시베이션막을 형성하는 단계; 상기 패시베이션막과 그 아래의 게이트절연막을 선택적으로 식각하여 상기 패시베이션막 상부에 상기 드레인전극과 화소전극을 노출시키는 화소전극 콘택홀을 형성하는 단계; 및 상기 패시베이션막 상부에
상기 화소전극과 오버랩되는 다수의 공통전극과 함께 상기 화소전극 콘택홀을 통해 상기 화소전극과 드레인전극을 전기적으로 연결하는 화소전극 연결패턴을 형성하는 단계를 포함하여 구성되는 것을 특징으로 한다.
본 발명에 따른 에프에프에스 방식 액정표시장치용 어레이기판 제조시에, 게이트배선과 화소전극을 하나의 마스크를 이용하여 형성하고, 액티브층과 소스전극 및 드레인전극을 하나의 마스크를 이용하여 형성할 수 있어, 기존의 6회 마스크 공정 대신에 4회 마스크 공정으로 에프에프에스 방식 액정표시장치 제조가 가능하게 됨으로써 마스크 비용이 감소되며, 그로 인해 제조 공정 시간이 단축되어 제조비용이 절감된다.
또한, 본 발명에 따른 에프에프에스 방식 액정표시장치용 어레이기판에 따르면, 감광막패턴을 식각마스크로 게이트배선과 화소전극을 형성하기 위해 적층되는 투명 도전물질층과 도전 금속층의 적층 구조를 투명 도전물질층과 도전 금속층 식각 용 식각용액(echant)을 이용하여 1차로 습식 식각하는 경우에, 상기 투명 도전물질층과 도전 금속층의 식각률 (etch rate)의 차이로 인해 투명 도전물질층이 도전 금속층에 비해 늦게 식각되면서, 투명 도전물질층의 측면, 예를 들어 ITO 테일(tail)이 발생하게 되지만, 1차 습식 식각 이후에 애싱(ashing) 공정을 통해 상기 감광막패턴을 선택적으로 제거하고, 남아 있는 감광막패턴을 식각마스크로, 상기 투명 도전물질층과 도전 금속층의 노출된 부위를 상기 1차 습식 식각시에 사용하였던 식각용액을 이용하여 2차로 동시에 습식 식각 함으로써, 금속도전층의 노출된 측면 및 투명 도전물질층으로부터 돌출된 부위를 일괄적으로 식각할 수 있으므로, ITO 테일(tail)을 감소시킬 수 있다.
그리고, 본 발명에 따른 에프에프에스 방식 액정표시장치용 어레이기판에 따르면, 게이트배선과 화소전극을 형성하기 위해 적층된 투명 도전물질층과 도전 금속층를 동시에 1차 습식 식각한 이후에 투명 도전물질층과 도전 금속층의 노출된 부위를 상기 1차 습식 식각시에 사용하였던 식각용액을 이용하여 2차로 동시에 습식 식각 함으로써, 도전 금속층, 예를 들어 구리(Cu) 잔사를 개선시킬 수 있다.
도 1은 종래기술에 따른 에프에프에스(FFS) 방식 액정표시장치용 박막트랜지스터 기판의 평면도이다.
도 2는 도 1의 Ⅱ-Ⅱ선에 따른 단면도로서, 종래기술에 따른 에프에프에스 (FFS) 방식 액정표시장치용 박막트랜지스터 기판의 개략적인 단면도이다.
도 3a 내지 3f는 종래기술에 따른 에프에프에스(FFS) 방식 액정표시장치의 제조 공정 단면도이다.
도 4는 본 발명에 따른 에프에프에스(FFS) 방식 액정표시장치용 박막트랜지스터 기판의 평면도이다.
도 5은 도 4의 Ⅴ-Ⅴ선에 따른 단면도로서, 본 발명에 따른 에프에프에스 (FFS) 방식 액정표시장치용 박막트랜지스터 기판의 개략적인 단면도이다.
도 6a 내지 6r는 본 발명에 따른 에프에프에스(FFS) 방식 액정표시장치의 제조 공정 단면도이다.
도 7a 내지 7f는 본 발명에 따른 에프에프에스(FFS) 방식 액정표시장치의 제조방법에 있어서, 게이트배선과 화소전극 형성시에 ITO 테일이 제거되는 공정에 대해 개략적으로 나타낸 공정 단면도들이다.
이하, 본 발명에 따른 에프에프에스(FFS) 방식 액정표시장치용 어레이 기판에 대해 첨부된 도면을 참조하여 상세히 설명한다.
도 4는 본 발명에 따른 에프에프에스(FFS) 방식 액정표시장치용 박막트랜지스터 기판의 평면도이다.
도 5은 도 4의 Ⅴ-Ⅴ선에 따른 단면도로서, 본 발명에 따른 에프에프에스 (FFS) 방식 액정표시장치용 박막트랜지스터 기판의 개략적인 단면도이다.
본 발명에 따른 에프에프에스(FFS) 방식 액정표시장치용 어레이기판은, 도 4 내지 5에 도시된 바와 같이, 투명한 절연기판(101)의 일면에 일 방향으로 형성된 게이트배선(106a)과 이 게이트배선(106a)으로부터 연장된 게이트전극(106b)과; 상기 게이트전극(106b)을 포함한 절연기판(101) 상부에 형성된 게이트절연막(111)과 액티브층(113a) 및 상기 액티브층(113a) 상부에 형성되고 서로 이격된 소스전극 (117b) 및 드레인전극(117c)과; 상기 게이트절연막(111) 상부에 형성되고, 상기 게이트배선(106a)과 수직으로 교차하는 데이터배선(117a)과; 상기 게이트배선(106a)과 데이터배선(117a)이 교차하여 이루는 화소영역에 해당하는 상기 절연기판(101)상에 형성된 화소전극(110)과; 상기 화소전극(110)과 데이터배선(117a)을 포함한 절연기판(101) 전면에 형성되고, 상기 화소전극(110)과 드레인전극(117c)을 노출시키는 패시베이션막(123)과; 상기 패시베이션막(123) 상부에 형성되고, 상기 화소전극(110)과 오버랩되는 다수의 공통전극(129a, 129b)과 함께 상기 화소전극(110)과 드레인전극(117c)을 전기적으로 연결하는 화소전극 연결패턴(129c)을 포함하여 구성된다.
여기서, 상기 게이트전극(106b)은 투명 도전물질층패턴(103b)과 도전 금속층패턴(105b)의 적층 구조로 구성되어 있다. 이때, 상기 투명 도전물질층패턴(103b)은 ITO (Indium Tin Oxide), IZO(Indium Zinc Oxide)를 포함한 투명한 물질 그룹 중에서 선택된 어느 하나로 형성된다. 본 발명에서는 상기 투명 도전물질층패턴 (103b) 물질로 ITO (Indium Tin Oxide)를 사용한 경우를 예로 들어 설명한다.
또한, 도전 금속층패턴(105b)은 알루미늄 (Al), 텅스텐(W), 구리 (Cu), 몰리브덴(Mo), 크롬 (Cr), 티타늄(Ti), 몰리텅스텐 (MoW), 몰리티타늄 (MoTi), 구리/몰리티타늄 (Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 하나로 형성된다. 본 발명에서는 도전 금속층패턴(105b)으로 구리 (Cu)를 사용하는 경우를 예로 들어 설명한다.
상기 화소전극(110)은 상기 게이트배선(106a) 및 데이터배선(117a)과 이격된 공간에 해당하는 상기 절연기판(101)의 화소영역 전면에 형성된다. 이때, 상기 화소전극(110)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide)를 포함한 투명한 물질 그룹 중에서 선택된 어느 하나로 형성된다. 본 발명에서는 상기 투명 도전물질층패턴 (103b) 물질로 ITO (Indium Tin Oxide)를 사용한 경우를 예로 들어 설명한다.
또한, 상기 공통전극(129a, 129b)들은 상기 게이트절연막(111)과 패시베이션막(123)을 사이에 두고 상기 화소전극(110)과 오버랩되어 배치되어 있다. 이때, 상기 공통전극(129a)은 상기 화소영역에 배치된 대면적의 화소전극(110)과 오버랩되어 있으며, 상기 공통전극(129b)은 상기 데이터배선(117a)과 오버랩되어 있다. 여기서, 상기 공통전극(129a)은 ITO (Indium Tin Oxide), IZO(Indium Zinc Oxide)를 포함한 투명한 물질 그룹 중에서 선택된 어느 하나로 형성된다. 본 발명에서는 상기 공통전극(129a, 129b) 물질로 ITO (Indium Tin Oxide)를 사용한 경우를 예로 들어 설명한다.
그리고, 상기 화소전극 연결패턴(129c)은 화소전극 콘택홀(127a)을 통해 상기 화소전극(110)과 드레인전극(117c)을 전기적으로 연결시켜 준다.
따라서, 상기 공통전극(129a, 129b)으로는 액정 구동을 위한 기준 전압, 즉 공통전압을 각 화소에 공급한다. 상기 공통전극(129a, 129b)은 각 화소 영역에서 상기 패시베이션막(123)을 사이에 두고 상기 대면적의 화소전극(110)과 중첩되어 프린지 필드(fringe field)를 형성한다.
또한, 도 5에 도시된 바와 같이, 상기 박막트랜지스터(T)는 절연기판(101) 상에 형성된 게이트배선(106a)으로부터 수직방향으로 연장된 게이트전극(106b)과 이 게이트전극(106b) 상부에 형성된 게이트절연막(111)과 액티브층(113a) 및 오믹콘택층(115a)과 함께 상기 액티브층(113a)의 채널영역만큼 서로 이격된 소스전극(117b) 및 드레인전극(117c)으로 이루어진다.
그리고, 상기 게이트배선(106a)의 일단에는 이 게이트배선(106a)으로부터 연장되어 외부 구동회로부와 연결되는 게이트패드(미도시)가 형성된다.
더욱이, 상기 데이터배선(117a)의 일단에는 이 데이터배선(117a)으로부터 연장되어 외부 구동회로부와 연결되는 데이터패드(미도시)가 형성된다.
도면에는 도시하지 않았지만, 상기 다수의 공통전극(129a, 129b)을 포함한 기판 전면에는 하부 배향막(미도시)이 형성되어 있다.
상기 박막트랜지스터 기판, 즉 절연기판(101)과 서로 이격되어 합착되는 칼라필터 기판(141) 상에는 화소영역을 제외한 지역으로 광이 투과되는 것을 차단시켜 주기 위한 블랙매트릭스(BM; black matrix)(143)이 형성되어 있다.
또한, 상기 칼라필터 기판(141)의 화소영역에는 적색(Red), 녹색(Green), 청색(Blue) 색상의 칼라필터층(145)들이 형성되어 있다. 이때, 상기 적색(Red), 녹색(Green), 청색(Blue) 색상의 칼라필터층(145)들 사이의 칼라필터 기판(141)에는 상기 블랙매트릭스(143)이 형성되어 있다.
여기서, 상기 칼라필터 기판(141)과 박막트랜지스터 기판인 절연기판(101)의 합착시에, 상기 블랙매트릭스(143)는 상기 절연기판(101)의 화소영역을 제외한 지역, 예를 들어 박막트랜지스터(T), 게이트배선(106a) 및 데이터배선(117a) 상부와 오버랩되게 배치된다.
또한, 도면에는 도시하지 않았지만, 상기 칼라필터층(145) 상에는 액정을 일정한 방향으로 배열되도록 하는 상부 배향막(미도시)이 형성되어 있다.
이렇게 하여, 상기 박막트랜지스터(T)를 통해 화소전극(110)에 데이터 신호가 공급되면, 공통전압이 공급된 공통전극(129a, 129b)과 화소전극(110) 사이에 프린지 필드(fringe field)가 형성되어, 절연기판(101)과 칼라필터기판(141) 사이에서 수평 방향으로 배열된 액정분자들이 유전 이방성에 의해 회전하게 됨으로써, 액정분자들이 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라지게 됨으로써 계조를 구현하게 된다.
상기 구성으로 이루어지는 본 발명에 따른 에프에프에스(FFS) 방식 액정표시장치용 어레이기판 제조방법에 대해 도 6 내지 7을 참조하여 설명하면 다음과 같다.
도 6a 내지 6r은 본 발명에 따른 에프에프에스(FFS) 방식 액정표시장치용 어레이기판의 제조 공정 단면도이다.
도 7a 내지 7f는 본 발명에 따른 에프에프에스(FFS) 방식 액정표시장치의 제조방법에 있어서, 게이트배선과 화소전극 형성시에 ITO 테일이 제거되는 공정에 대해 개략적으로 나타낸 공정 단면도들이다.
도 6a 및 7a에 도시된 바와 같이, 투명한 절연기판(101) 상에 스위칭 영역을 포함하는 다수의 화소영역이 정의하고, 상기 절연기판(101) 상에 제1 투명 도전물질층 (103)과 제1 도전 금속층(105)을 스퍼터링 방법에 의해 차례로 증착한다. 이때, 상기 제1 투명 도전물질층(103)으로는 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide)를 포함한 그룹 중에서 선택된 어느 하나를 사용한다. 여기서는 ITO(Indium Tin Oxide)를 제1 투명 도전물질층(103)으로 사용한 경우를 예로 들어 설명하기로 한다.
또한, 상기 제1 도전 금속층(105)으로는, 알루미늄(Al), 텅스텐(W), 구리 (Cu), 몰리브덴(Mo), 크롬 (Cr), 티타늄(Ti), 몰리텅스텐(MoW), 몰리티타늄 (MoTi), 구리/몰리티타늄 (Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 하나를 사용한다. 여기서는 구리(Cu)를 제1 도전 금속층(105)으로 사용한 경우를 예로 들어 설명하기로 한다.
그 다음, 상기 제1 도전 금속층(105) 상부에 투과율이 높은 포토레지스트 (photo-resist)를 도포하여 제1 감광막(107)을 형성한다.
이어서, 광차단부(109a)와 반투과부(109b) 및 투과부(109c)로 이루어진 제1 회절마스크(109)를 이용한 제1 마스크 공정을 통해 상기 제1 감광막(107)에 노광공정을 진행한다. 이때, 상기 제1 회절마스크(109)는 빛의 회절 현상을 이용하여 투과율을 조절할 수 있는 마스크로서, 슬릿 마스크(slit mask)와 하프톤 마스크 (Half-ton mask)를 포함한다. 여기서는 슬릿 마스크를 회절마스크로 사용하는 경우를 예로 들어 설명하기로 한다.
상기 제1 회절마스크(109)의 광차단부(109a)는 게이트배선과 게이트전극 및 게이트패드 형성 지역과 대응하는 상기 제1 감광막(107) 상측에 위치하며, 상기 제1 회절마스크(109)의 반투과부(109b)는 화소전극 형성 지역과 대응하는 상기 제1 감광막(107) 상측에 위치한다.
그 다음, 도 6b 및 7b에 도시된 바와 같이, 상기 노광 공정을 진행한 다음 현상공정을 통해 상기 제1 감광막(107)을 선택적으로 제거하여 게이트배선과 게이트전극 및 게이트패드 형성 지역과 대응하는 제1 패턴부(107a)과, 화소전극 형성 지역과 대응하는 제2 패턴부(107b)를 형성한다.
이때, 상기 제1 패턴부(107a)는 광이 투과되지 않은 상태이기 때문에 제1 감광막(107) 두께를 그대로 유지하고 있지만, 상기 제2 패턴부(107b)은 광의 일부가 투과되어 일정 두께만큼 제거된다. 즉, 상기 제1 패턴부(107b)는 상기 제2 패턴부 (107a)보다 얇은 두께를 갖는다.
이어서, 도 6c 및 7c에 도시된 바와 같이, 상기 제1 감광막의 제1 패턴부 (107a) 및 제2 패턴부(107b)를 식각 마스크로 상기 제1 투명 도전물질층(103)과 제1 도전 금속층(105)을 선택적으로 식각하여 상기 게이트배선 형성지역에 제1 금속층패턴부(미도시) 및 제1 투명도전층패턴부(미도시)를 형성하고, 상기 게이트전극 형성지역에 제2 금속층패턴부(105b) 및 제2 투명도전층패턴부(103b)를 형성하고, 상기 화소전극 형성지역에는 제3 금속층패턴부(105a) 및 제3 투명도전층패턴부(103a)를 동시에 형성한다.
이때, 상기 제1 투명 도전물질층(103)과 제1 도전 금속층(105)을 1차 습식 식각시에, 이들 제1 투명 도전물질층(103)으로 사용된 구리층(Cu)과 제1 도전 금속층 (105)으로 사용된 ITO층을 동시에 식각할 수 있는 식각용액(etchant)을 이용한다. 상기 식각용액을 이용하여 상기 제1 투명 도전물질층(103)으로 사용된 구리층 (Cu)과 제1 도전 금속층(105)으로 사용된 ITO층을 식각하는 경우에, 상기 구리층 (Cu)의 식각률과 ITO층의 식각률이 차이가 나기 때문에 그만큼 상기 구리층(Cu)과 ITO층의 식각 정도가 다르게 된다. 즉, 구리층(Cu)의 식각률은 약 90Å/sec 정도이고, ITO층의 식각률은 약 8Å 정도로서, ITO층보다 구리층(Cu)의 식각이 빠르게 이루어진다. 이때, 상기 식각용액으로는, 상기 제1 투명 도전물질층(103)과 제2 도전 금속층(105)을 일괄적으로 습식 식각할 수 있는 식각용액을 사용한다.
따라서, 상기 식각용액을 이용하여 상기 제1 투명 도전물질층(103)과 제1 도전 금속층(105)의 1차 습식 식각시에, 상기 제1 투명 도전물질층(103)과 제1 도전 금속층 (105)의 식각되는 정도가 다르기 때문에, 상기 제1 도전 금속층(105)에 비해 제1 투명 도전물질층(103)의 ITO 테일(tail)(미도시, 도 7c의 "A" 참조)이 길게 형성된다.
그 다음, 도 6d 및 7d에 도시된 바와 같이, 애싱(ashing) 공정을 실시하여, 상기 게이트배선 형성지역에 있는 제1 금속층패턴부(미도시) 및 제1 투명도전층패턴부(미도시)과 상기 게이트전극 형성지역에 있는 제2 금속층패턴부(105b) 및 제2 투명도전층패턴부(103b) 상부에 형성된 상기 제1 감광막의 제1 패턴부(107a)의 일부를 식각하고, 상기 화소전극 형성지역에 있는 상기 제3 투명도전층패턴부(103a) 및 제3 금속층패턴부(105a) 상부에 형성된 상기 제1 감광막의 제2 패턴부(107b)을 완전히 식각하여 상기 화소전극 형성지역에 있는 상기 제3 투명도전층패턴부(103a) 상면을 노출시킨다. 이때, 상기 제1 감광막의 제1 패턴부(107a)의 일부가 식각됨으로 인해, 상기 게이트배선 형성지역에 있는 제1 투명 도전층패턴부(미도시)과 상기 게이트전극 형성지역에 있는 제2 투명도전층패턴부(103b)의 측면이 외부로 노출되게 된다. 이는 1차 습식 식각시에, 상기 제1 투명 도전물질층(103)이 상기 제1 도전 금속층(105)보다 느리게 식각되기 때문에 그만큼 상기 제1 투명 도전물질층 (103)의 측면부가 식각이 느리게 되면서 상기 제1 도전 금속층(105)에 비해 외부로 돌출된 형태, 즉 ITO 테일(tail) (미도시, 도 7c의 "A" 참조)이 형성된다.
또한, 상기 애싱 공정을 통해 상기 제1 패턴부(107a)는 일정 두께만큼 식각되어 상기 제1 금속층패턴부(미도시) 및 제2 금속층패턴부(105b) 상면에 오버랩되어 있지만, 상기 제1 투명도전층패턴부(미도시) 및 제2 투명도전층패턴부(103b)의 측면부와는 오버랩되지 않으므로 인해, 상기 제1 투명도전층패턴부(미도시) 및 제2 투명도전층패턴부(103b)의 측면부, 즉 ITO 테일(tail) (미도시, 도 7c의 "A" 참조)은 외부로 노출되게 된다.
이어서, 도 6e 및 7e에 도시된 바와 같이, 상기 애싱 공정에 의해 두께 일부가 식각된 제1 패턴부(107a)를 식각 마스크로, 상기 1차 습식 식각시에 사용하였던 식각용액을 사용하여 상기 노출된 제3 도전 금속층패턴(105a)과 그 하부의 제3 투명 도전층패턴부(103a)와 함께 상기 노출된 제1 투명 도전물질층패턴부(미도시)와 제2 투명 도전물질층패턴부(103b)의 측면부를 2차 습식 식각 공정에 의해 일괄 식각 함으로써, 상기 게이트배선 형성지역과 게이트전극 형성지역에 게이트배선 (미도시, 도 4의 106a 참조) 및 게이트전극(106b)을 각각 형성하고, 상기 화소전극 형성지역에 화소전극(110)을 형성한다. 이때, 2차 습식 식각 공정은 상기 노출된 더미 도전 금속층패턴(105a)이 완전히 식각되는 시점까지 진행한다.
또한, 상기 게이트배선(미도시, 도 4의 106a 참조)은 상기 2차 습식 식각된 제1 투명 도전물질층패턴부(미도시)와 제1 도전 금속층패턴부(미도시)의 적층 구조로 구성되며, 상기 게이트전극(106b)은 제2 투명 도전물질층패턴부(103b)와 제2 도전 금속층패턴부(105b)의 적층 구조로 구성된다.
그리고, 상기 화소전극(110)은 2차 습식 식각된 제3 투명 도전물질층패턴부 (103a)로 구성된다.
도 6f 및 7f에 도시된 바와 같이, 상기 게이트배선(미도시, 도 4의 106a 참조)을 구성하는 상기 제1 투명 도전물질층패턴부(미도시)와 상기 게이트전극 (106b)을 구성하는 상기 제2 투명 도전물질층패턴부(103b) 및 화소전극(110)을 구성하는 제3 투명 도전물질층패턴부(103a)의 측면부가 2차 습식 식각 공정에 의해 일괄 식각됨으로 인해, ITO 테일(tail)이 감소하게 된다.
따라서, 상기 게이트배선(106a) 및 화소전극(110) 측면부의 테일(tail)이 감소됨으로 인해 상기 게이트배선(106a)과 화소전극(110) 사이에 이격 간격이 확보됨으로써, 상기 게이트배선(106a)과 화소전극(110) 간의 쇼트(short) 발생이 방지된다.
그 다음, 도 6g에 도시된 바와 같이, 상기 남아 있는 제1 패턴부(107a)를 제거한 후, 상기 화소전극(110)을 포함한 기판 전면에 질화실리콘(SiNx) 또는 실리콘산화막(SiO2)으로 이루어진 게이트절연막(111)을 형성하고, 상기 게이트절연막 (111) 상에 비정질실리콘 층(a-Si:H)(113)과 불순물이 포함된 비정질실리콘층(n+ 또는 p+)(115) 및 제2 도전 금속층(117)를 차례로 적층한다.
이때, 상기 비정질실리콘 층(a-Si:H)(113)과 불순물이 포함된 비정질실리콘층(n+ 또는 p+) (115)은 화학기상 증착법(CVD; Chemical Vapor Deposition method)으로 증착하고, 상기 제2 도전 금속층(117)은 스퍼터링 방법으로 증착한다.
여기서는, 상기 증착 방법으로 화학기상 증착법, 스퍼터링 방법에 대해서만 기재하고 있지만, 필요에 따라서는 기타 다른 증착 방법을 사용할 수도 있다. 또한, 상기 제2 도전 금속층(117)으로는, 알루미늄 (Al), 텅스텐(W), 구리 (Cu), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 몰리텅스텐 (MoW), 몰리티타늄 (MoTi), 구리/몰리티타늄(Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 하나를 사용한다.
이어서, 도 6h에 도시된 바와 같이, 상기 제2 도전 금속층(117) 상부에 투과율이 높은 포토레지스트 (photo-resist)를 도포하여 제2 감광막(119)을 형성한다.
그 다음, 광차단부(121b)와 반투과부(121a) 및 투과부(121c)로 이루어진 제2 회절마스크(121)를 이용한 제2 마스크 공정을 통해 상기 제2 감광막(119)에 노광 공정을 진행한다. 이때, 상기 제2 회절마스크(121)는 빛의 회절 현상을 이용하여 투과율을 조절할 수 있는 마스크로서, 슬릿 마스크(slit mask)와 하프톤 마스크 (Half-ton mask)를 포함한다.
여기서는 슬릿 마스크를 회절마스크로 사용하는 경우를 예로 들어 설명하기로 한다.
이때, 상기 제2 회절마스크(121)의 광차단부(121b)는 데이터배선, 소스전극 및 드레인전극 형성 지역과 함께 데이터패드 형성 지역과 대응하는 상기 제2 감광막(119) 상측에 위치하며, 상기 제2 회절마스크(121)의 반투과부(121a)는 박막트랜지스터의 채널 형성 지역과 대응하는 상기 제2 감광막(119) 상측에 위치한다.
이어서, 도 6i에 도시된 바와 같이, 상기 노광 공정을 진행한 다음 현상 공정을 통해 상기 제2 감광막(119)을 식각하여 데이터배선, 소스전극 및 드레인전극 형성지역과 대응하는 제1 패턴부(119a)와 채널 형성지역과 대응하는 제2 패턴부 (119b)를 형성한다.
이때, 상기 제1 패턴부(119a)는 광이 투과되지 않은 상태이기 때문에 제2 감광막(119) 두께를 그대로 유지하고 있지만, 상기 제2 패턴부(119b)는 광의 일부가 투과되므로 일정 두께만큼 제거된다. 즉, 상기 제2 패턴부(119b)는 상기 제1 패턴부(119a)에 비해 얇은 두께를 갖는다.
그 다음, 상기 제2 감광막의 제1 패턴부(119a)와 제2 패턴부(119b)를 식각 마스크로 상기 제2 도전 금속층(117), 불순물이 포함된 비정질실리콘층(115) 및 비정질실리콘층(113)을 순차적으로 식각하여 상기 게이트배선(106a)과 수직으로 교차하는 데이터배선(117a) 및 데이터패드(미도시)와 함께, 상기 게이트전극(106b)에 대응하는 게이트절연막(111) 상부에 액티브층(113a)과 오믹콘택층(115a)을 형성한다.
이어서, 6j에 도시된 바와 같이, 애싱(ashing) 공정을 실시하여 상기 소스전극 및 드레인전극 형성지역과 대응하는 제1 패턴부(119a) 일부와 함께 상기 채널 형성지역과 대응하는 제2 패턴부(119b)를 완전히 제거한다. 이때, 상기 채널영역 상부에 오버랩되는 제2 도전 금속층(117) 상면이 외부로 노출된다.
그 다음, 상기 일부가 제거된 제1 패턴부(119a)를 식각 마스크로 상기 제2 도전 금속층(117)의 노출된 부분을 식각하여 서로 이격된 소스전극(117b) 및 드레인전극(117c)을 각각 형성한다. 이때, 상기 채널영역 상부에 있는 오믹콘택층 (115a) 부위가 외부로 노출된다.
이어서, 도 6k에 도시된 바와 같이, 상기 소스전극(117b) 및 드레인전극 (117c) 사이에 노출된 오믹콘택층(115a)도 식각하여 서로 이격시킨다. 이때, 상기 식각된 오믹콘택층(115a) 하부에 있는 액티브층(113a)에는 채널영역이 형성된다.
그 다음, 도 6l에 도시된 바와 같이, 상기 제2 감광막의 제1 패턴부(119a)를 제거한 다음, 기판 전면에 질화실리콘(SiNx) 또는 실리콘산화막(SiO2)으로 이루어진 무기 절연물질 또는 유기 절연물질을 증착하여 패시베이션막(passivation(123)을 형성하고, 이어 상기 패시베이션막(123) 상부에 투과율이 높은 포토레지스트 (photo-resist)를 도포하여 제3 감광막(125)을 형성한다. 이때, 여기서는 상기 패시베이션막(123)으로 질화실리콘(SiNx) 또는 실리콘산화막(SiO2)으로 이루어진 무기 절연물질을 사용하는 경우를 예로 들어 설명한다.
이어서, 도 6m에 도시된 바와 같이, 노광마스크(미도시)를 이용한 제3 마스크 공정에 의해 노광 및 현상공정을 실시하여 상기 제3 감광막(125)을 패터닝하여 제3 감광막패턴(125a)을 형성한다.
그 다음, 도 6n에 도시된 바와 같이, 상기 제3 감광막패턴(125a)을 마스크로 상기 패시베이션막(123)과 그 하부의 게이트절연막(111)을 선택적으로 식각하여 상기 드레인전극(117c)과 화소전극(110)을 노출시키는 화소전극 콘택홀(127a)을 형성한다. 이때, 도면에는 도시하지 않았지만, 상기 화소전극 콘택홀(127a) 형성시에, 게이트패드(미도시)를 노출시키는 게이트패드 콘택홀(미도시)과 데이터패드(미도시)를 노출시키는 데이터패드 콘택홀(미도시)도 함께 형성된다.
이어서, 도 6o에 도시된 바와 같이, 상기 제3 감광막패턴(125a)을 제거하고, 상기 화소전극 콘택홀(127a)을 포함한 패시베이션막(123) 상부에 제2 투명 도전물질층(129)을 DC 마그네트론 스퍼터링법(magnetron sputtering)으로 증착한다. 이때, 상기 제2 투명 도전물질층(129)으로는 ITO (Indium Tin Oxide), IZO(Indium Zinc Oxide)를 포함한 투명한 물질 그룹 중에서 선택된 어느 하나를 사용한다.
그 다음, 상기 제2 투명 도전물질층(129) 상부에 투과율이 높은 포토레지스트(photo-resist)를 도포하여 제4 감광막(131)을 형성한다.
이어서, 도 6p에 도시된 바와 같이, 노광마스크(미도시)를 이용한 제4 마스크 공정을 통해 노광 및 현상공정을 실시하여 상기 제4 감광막(131)을 선택적으로 패터닝 함으로써 제4 감광막패턴(131a)을 형성한다.
그 다음, 도 6q에 도시된 바와 같이, 상기 제4 감광막패턴(131a)을 식각 마스크로 상기 제2 투명 도전물질층(129)을 선택적으로 식각하여, 서로 이격된 다수의 공통전극(129a, 129b)과 함께 상기 화소전극 콘택홀(127a)을 통해 상기 화소전극(110)과 상기 드레인전극(117c)을 전기적으로 연결시켜 주는 화소전극 연결패턴 (129c)을 동시에 형성한다. 이때, 상기 다수의 공통전극(129a, 129b)과 화소전극 연결패턴(129c) 형성시에, 도면에는 도시하지 않았지만, 상기 게이트패드 콘택홀 (미도시)과 데이터패드 콘택홀(미도시)을 통해 상기 게이트패드(미도시) 및 데이터패드(미도시)에 각각 연결되는 게이트패드 연결패턴(미도시)과 데이터패드 연결패턴(미도시)도 함께 형성한다.
이어서, 도면에는 도시하지 않았지만, 상기 제4 감광막패턴(131a)을 제거하고, 상기 다수의 공통전극(129a, 129b)을 포함한 기판 전면에 하부 배향막(미도시)을 형성함으로써, 본 발명에 따른 에프에프에스(FFS) 방식 액정표시장치용 어레이 기판 제조공정을 완료하게 된다.
그 다음, 도 6r에 도시된 바와 같이, 상기 박막트랜지스터 기판, 즉 절연기판(101)과 서로 이격되어 합착되는 칼라필터 기판(141) 상에 화소영역을 제외한 지역으로 광이 투과되는 것을 차단시켜 주기 위해 블랙매트릭스(BM; black matrix) (143)를 형성한다.
이어서, 상기 칼라필터 기판(141)의 화소영역에 적색(Red), 녹색(Green), 청색(Blue) 색상의 칼라필터층(145)을 형성한다. 이때, 상기 적색(Red), 녹색 (Green), 청색(Blue) 색상의 칼라필터층들(145) 사이의 칼라필터 기판(141)에는 상기 블랙매트릭스(143)가 위치한다.
이때, 상기 블랙매트릭스(143)는, 상기 칼라필터 기판(141)과 박막트랜지스터 기판인 절연기판(101)의 합착시에, 상기 절연기판(101)의 화소영역을 제외한 지역, 예를 들어 박막트랜지스터(T), 게이트배선(106a) 및 데이터배선(117a) 상부와 오버랩되게 배치한다.
그 다음, 도면에는 도시하지 않았지만, 상기 칼라필터층(145) 상에는 액정을 일정한 방향으로 배열시켜 주기 위해 상부 배향막(미도시)을 형성함으로써 컬러필터 어레이기판을 제조하는 공정을 완료한다.
이어서, 도면에는 도시하지 않았지만, 상기 절연기판(101)과 컬러필터 기판 (141) 사이에 액정층(151)을 형성함으로써 본 발명에 따른 에프에프에스(FFS) 방식 액정표시장치를 제조하게 된다.
상기한 바와 같이, 본 발명에 따른 에프에프에스 방식 액정표시장치용 어레이기판 제조시에, 게이트배선과 화소전극을 하나의 마스크를 이용하여 형성하고, 액티브층과 소스전극 및 드레인전극을 하나의 마스크를 이용하여 형성할 수 있어, 기존의 6회 마스크 공정 대신에 4회 마스크 공정으로 에프에프에스 방식 액정표시장치 제조가 가능하게 됨으로써 마스크 비용이 감소되며, 그로 인해 제조 공정 시간이 단축되어 제조비용이 절감된다.
또한, 본 발명에 따른 에프에프에스 방식 액정표시장치용 어레이기판에 따르면, 감광막패턴을 식각마스크로 게이트배선과 화소전극을 형성하기 위해 적층되는 투명 도전물질층과 도전 금속층의 적층 구조를 투명 도전물질층과 도전 금속층 식각 용 식각용액(echant)을 이용하여 1차로 습식 식각하는 경우에, 상기 투명 도전물질층과 도전 금속층의 식각률 (etch rate)의 차이로 인해 투명 도전물질층이 도전 금속층에 비해 늦게 식각되면서, 투명 도전물질층의 측면, 예를 들어 ITO 테일(tail)이 발생하게 되지만, 1차 습식 식각 이후에 애싱(ashing) 공정을 통해 상기 감광막패턴을 선택적으로 제거하고 남아 있는 감광막패턴을 식각마스크로, 상기 투명 도전물질층과 도전 금속층의 노출된 부위를 상기 1차 습식 식각시에 사용하였던 식각용액을 이용하여 2차로 동시에 습식 식각 함으로써, 금속도전층의 노출된 측면 및 투명 도전물질층으로부터 돌출된 부위를 일괄적으로 식각할 수 있으므로, ITO 테일(tail)을 감소시킬 수 있다.
그리고, 본 발명에 따른 에프에프에스 방식 액정표시장치용 어레이기판에 따르면, 게이트배선과 화소전극을 형성하기 위해 적층된 투명 도전물질층과 도전 금속층를 동시에 1차 습식 식각한 이후에 투명 도전물질층과 도전 금속층의 노출된 부위를 상기 1차 습식 식각시에 사용하였던 식각용액을 이용하여 2차로 동시에 습식 식각 함으로써, 도전 금속층, 예를 들어 구리(Cu) 잔사를 개선시킬 수 있다.
이상에서 본 발명의 바람직한 실시 예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다.
따라서, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
101: 절연기판 106a: 게이트배선
106b: 게이트전극 109: 제1 회절마스크
110: 화소전극 111: 게이트절연막
113a: 액티브층 115a: 오믹콘택층
117a: 데이터배선 117b: 소스전극
117c: 드레인전극 121: 제2 회절마스크 123: 패시베이션막 127a: 화소전극 콘택홀
129a, 129b: 공통전극 129c: 화소전극 연결패턴
141: 칼라필터 기판 143: 블랙매트릭스
145: 칼라필터층 151: 액정층

Claims (10)

  1. 게이트배선 형성지역과 화소전극 형성지역이 정의된 기판을 제공하는 단계;
    상기 기판상에 투명 도전물질층과 도전 금속층을 차례로 적층하는 단계;
    상기 도전 금속층 상부에 제1 두께를 갖는 제1 감광막패턴과 상기 제1 두께보다 얇은 제2 두께를 갖는 제2 감광막패턴을 형성하는 단계;
    투명 도전물질층과 도전 금속층을 동시에 식각하는 식각용액을 이용하여 상기 제1 및 2 감광막패턴을 식각 마스크로 상기 도전 금속층과 투명 도전물질층을 동시에 1차 습식 식각하여 상기 게이트배선 형성지역에 제1 도전 금속층패턴부 및 제1 투명 도전층패턴부를 형성하고, 상기 화소전극 형성지역에 제2 도전 금속층패턴부 및 제2 투명 도전층패턴부를 형성하는 단계;
    상기 제1 감광막패턴 일부 및 상기 제2 감광막패턴 전부를 식각하여 상기 제2 도전 금속층패턴부 상면을 노출시키는 단계;
    투명 도전물질층과 도전 금속층을 동시에 식각하는 식각용액을 이용하여 남아 있는 제1 감광막패턴을 식각 마스크로, 상기 제1 도전 금속층패턴부 및 제1 투명 도전층패턴부와, 상기 제2 도전 금속층패턴부 및 제2 투명 도전층패턴부의 노출된 부분을 2차 습식 식각하여, 게이트배선과 화소전극을 형성하는 단계;
    상기 제1 감광막패턴을 제거하고, 상기 게이트배선과 화소전극을 포함한 기판 상부에 게이트절연막과 액티브층 및 상기 액티브층 상부에 형성되고 서로 이격된 소스전극 및 드레인전극과 함께 상기 게이트배선과 수직으로 교차하는 데이터배선을 형성하는 단계;
    상기 데이터배선을 포함한 기판 전면에 패시베이션막을 형성하는 단계;
    상기 패시베이션막 및 상기 게이트절연막을 선택적으로 식각하여 상기 드레인전극과 화소전극을 노출시키는 화소전극 콘택홀을 형성하는 단계; 및
    상기 패시베이션막 상부에 상기 화소전극과 오버랩되는 다수의 공통전극과 함께 상기 화소전극 콘택홀을 통해 상기 화소전극과 드레인전극을 전기적으로 연결하는 화소전극 연결패턴을 형성하는 단계를 포함하여 구성되는 액정표시장치용 어레이기판 제조방법.
  2. 제1항에 있어서, 상기 제1 감광막패턴과 제2 감광막패턴은 회절마스크를 이용한 마스크 공정에 의해 형성하는 것을 특징으로 하는 액정표시장치용 어레이기판 제조방법.
  3. 제1항에 있어서, 상기 1차 습식 식각 공정 및 2차 습식 식각 공정시에 동일한 식각 용액을 사용하는 것을 특징으로 하는 액정표시장치용 어레이기판 제조방법.
  4. 삭제
  5. 제1항에 있어서, 상기 1차 습식 식각 공정 및 2차 습식 식각 공정시에 상기 투명 도전물질층과 도전 금속층은 일괄적으로 식각되는 것을 특징으로 하는 액정표시장치용 어레이기판 제조방법.
  6. 제1항에 있어서, 상기 2차 습식 식각 공정은, 상기 화소전극 형성지역에 있는 상기 제2 도전 금속층패턴부가 완전 제거되는 시점까지 진행하는 것을 특징으로 하는 액정표시장치용 어레이기판 제조방법.
  7. 제1항에 있어서, 상기 게이트배선과 화소전극을 포함한 기판 상부에 게이트절연막과 액티브층 및 상기 액티브층 상부에 형성되고 서로 이격된 소스전극 및 드레인전극과 함께 상기 게이트배선과 수직으로 교차하는 데이터배선을 형성하는 단계는, 회절마스크를 이용한 마스크 공정을 통해 이루어지는 것을 특징으로 하는 액정표시장치용 어레이기판 제조방법.
  8. 제1항에 있어서, 상기 투명 도전물질층의 재질로는 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide)를 포함한 그룹 중에서 선택된 어느 하나를 사용하고, 상기 도전 금속층의 재질로는 알루미늄(Al), 텅스텐(W), 구리 (Cu), 몰리브덴(Mo), 크롬 (Cr), 티타늄(Ti), 몰리텅스텐(MoW), 몰리티타늄 (MoTi), 구리/몰리티타늄 (Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 하나를 사용하는 것을 특징으로 하는 액정표시장치용 어레이기판 제조방법.
  9. 제1항에 있어서, 상기 2차 습식 식각 공정을 통해 상기 제1 도전 금속층패턴부 및 제1 투명 도전층패턴부와, 상기 제2 도전 금속층패턴부 및 제2 투명 도전층패턴부의 노출된 부분의 식각시에, 상기 제1 투명 도전층패턴부와 상기 제2 투명 도전층패턴부의 측면도 함께 식각되는 것을 특징으로 하는 액정표시장치용 어레이기판 제조방법.
  10. 제1항에 있어서, 상기 게이트배선은 상기 제1 도전 금속층패턴부 및 제1 투명 도전층패턴부로 구성되고, 상기 화소전극은 상기 제2 투명 도전층패턴부로 구성된 것을 특징으로 하는 액정표시장치용 어레이기판 제조방법.
KR1020110132028A 2011-12-09 2011-12-09 에프에프에스 방식 액정표시장치용 어레이기판 제조방법 KR101887692B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110132028A KR101887692B1 (ko) 2011-12-09 2011-12-09 에프에프에스 방식 액정표시장치용 어레이기판 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110132028A KR101887692B1 (ko) 2011-12-09 2011-12-09 에프에프에스 방식 액정표시장치용 어레이기판 제조방법

Publications (2)

Publication Number Publication Date
KR20130065256A KR20130065256A (ko) 2013-06-19
KR101887692B1 true KR101887692B1 (ko) 2018-09-11

Family

ID=48861926

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110132028A KR101887692B1 (ko) 2011-12-09 2011-12-09 에프에프에스 방식 액정표시장치용 어레이기판 제조방법

Country Status (1)

Country Link
KR (1) KR101887692B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109581765A (zh) * 2018-10-26 2019-04-05 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102370474B1 (ko) 2015-07-15 2022-03-07 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN113968185B (zh) * 2021-11-29 2024-05-28 北京京东方技术开发有限公司 后视镜、后视镜的防眩方法和车辆

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101002338B1 (ko) * 2003-12-29 2010-12-20 엘지디스플레이 주식회사 금속 배선의 형성방법 및 이를 이용한 액정표시장치의제조방법
KR100838324B1 (ko) * 2006-08-04 2008-06-13 비오이 하이디스 테크놀로지 주식회사 프린지 필드 액정표시소자, 그 제조 방법 및 그 구동 방법
KR101711147B1 (ko) * 2010-04-26 2017-02-28 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이기판 및 이의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109581765A (zh) * 2018-10-26 2019-04-05 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法

Also Published As

Publication number Publication date
KR20130065256A (ko) 2013-06-19

Similar Documents

Publication Publication Date Title
KR101905757B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR101298612B1 (ko) 횡전계 방식 액정표시장치용 어레이기판 및 그 제조방법
KR102054233B1 (ko) 액정표시장치 및 그 제조방법
KR101396943B1 (ko) 액정표시장치 및 제조방법
KR101794649B1 (ko) 에프 에프 에스 방식 액정표시장치용 어레이 기판 및 그 제조방법
KR101980765B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR101953141B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 제조방법
KR101955992B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR101887692B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 제조방법
KR101898205B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 제조방법
KR101897747B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR20130049100A (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR101904408B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR101781215B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 제조방법
KR101792878B1 (ko) 횡전계 방식 액정표시장치용 어레이기판 제조방법
KR101888437B1 (ko) 액정표시장치용 어레이기판 및 그 제조방법
KR20150062929A (ko) 액정표시장치 및 제조방법
KR102000039B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR101862390B1 (ko) 에프에프에스 방식 액정표시장치 및 그 제조방법
KR20120060690A (ko) 액정표시장치용 어레이기판 및 그 제조방법
KR101925991B1 (ko) 에프 에프 에스 방식 액정표시장치용 어레이 기판 및 그 제조방법
KR20140082425A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20120075205A (ko) 에프에프에스 방식 액정표시장치용 어레이기판 제조방법
KR20130003963A (ko) 액정표시소자 및 그 제조방법
KR20130024990A (ko) 에이에이치 아이피에스 방식 액정표시장치용 어레이기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant