JP2003215615A - 液晶表示装置及びその製造方法 - Google Patents
液晶表示装置及びその製造方法Info
- Publication number
- JP2003215615A JP2003215615A JP2002012160A JP2002012160A JP2003215615A JP 2003215615 A JP2003215615 A JP 2003215615A JP 2002012160 A JP2002012160 A JP 2002012160A JP 2002012160 A JP2002012160 A JP 2002012160A JP 2003215615 A JP2003215615 A JP 2003215615A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- display device
- drain
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】インジウム−錫酸化物合金(ITO)クラックによ
るドレイン電極と画素電極のコンタクト不良による表示
欠陥を防ぎ、歩留まりが高く、更に高開口率化の可能な
アクティブマトリクス型液晶表示装置の製造方法を提供
する。 【解決手段】ポジ型感光性アルカリ樹脂からなる平坦化
膜14上にコンタクトホール25を形成する際に、裏面露光
装置によってアレイ基板の裏面より紫外線を照射するこ
とにより、遮光層2,ゲート10,ソース5,ドレイン電極6上
の樹脂に紫外線は照射されず、それ以外の部分、即ち開
口部の樹脂は紫外線が照射され退色処理がされる。次い
で熱処理する。紫外線の照射されないドレイン電極上の
コンタクトホールθ1〜θ4のテーパー角度は35度以下と
なり、コンタクトホールの上底と下底がなめらかに接続
されることにより、画素電極(ITO)の膜厚は均一にな
る。
るドレイン電極と画素電極のコンタクト不良による表示
欠陥を防ぎ、歩留まりが高く、更に高開口率化の可能な
アクティブマトリクス型液晶表示装置の製造方法を提供
する。 【解決手段】ポジ型感光性アルカリ樹脂からなる平坦化
膜14上にコンタクトホール25を形成する際に、裏面露光
装置によってアレイ基板の裏面より紫外線を照射するこ
とにより、遮光層2,ゲート10,ソース5,ドレイン電極6上
の樹脂に紫外線は照射されず、それ以外の部分、即ち開
口部の樹脂は紫外線が照射され退色処理がされる。次い
で熱処理する。紫外線の照射されないドレイン電極上の
コンタクトホールθ1〜θ4のテーパー角度は35度以下と
なり、コンタクトホールの上底と下底がなめらかに接続
されることにより、画素電極(ITO)の膜厚は均一にな
る。
Description
【０００１】
【発明の属する技術分野】本発明は、アクティブマトリ
クス型の液晶表示装置及びその製造方法に関する。
クス型の液晶表示装置及びその製造方法に関する。
【０００２】
【従来の技術】液晶表示装置は、薄型かつ軽量であるこ
とにより、オフィスオートメーション（ＯＡ）用、オー
ディオ・ビデオ（ＡＶ）用、携帯電話、携帯情報端末、
ナビゲーションシステムなどの分野で使用されている。
特に薄膜トランジスタ（ＴＦＴ）を用いた液晶表示装置
は、階調表示に優れ、カラーディスプレイとして陰極線
管（ＣＲＴ）に迫る性能を実現し、更に高精細化が求め
られている。特に薄膜材料として多結晶シリコン（poly
-Si）は、表示部やセンサ部を構成するＴＦＴに加え
て、周辺駆動回路を構成するＴＦＴを同一基板上に集積
形成することが可能なため注目を集めている。
とにより、オフィスオートメーション（ＯＡ）用、オー
ディオ・ビデオ（ＡＶ）用、携帯電話、携帯情報端末、
ナビゲーションシステムなどの分野で使用されている。
特に薄膜トランジスタ（ＴＦＴ）を用いた液晶表示装置
は、階調表示に優れ、カラーディスプレイとして陰極線
管（ＣＲＴ）に迫る性能を実現し、更に高精細化が求め
られている。特に薄膜材料として多結晶シリコン（poly
-Si）は、表示部やセンサ部を構成するＴＦＴに加え
て、周辺駆動回路を構成するＴＦＴを同一基板上に集積
形成することが可能なため注目を集めている。
【０００３】アクティブマトリクス型液晶表示装置の画
素をオン／オフするためのスイッチング素子として用い
られるＴＦＴについては、通常用いられるノーマリーホ
ワイトの場合、特に画素輝点欠陥の原因となるリーク電
流を抑制するため、従来から様々な構成が提案され実用
化されてきた。
素をオン／オフするためのスイッチング素子として用い
られるＴＦＴについては、通常用いられるノーマリーホ
ワイトの場合、特に画素輝点欠陥の原因となるリーク電
流を抑制するため、従来から様々な構成が提案され実用
化されてきた。
【０００４】例えば、LDD(Lightly Doped Drain)構造の
ＴＦＴ（ＬＤＤ−ＴＦＴ）が知られている。このＬＤＤ
−ＴＦＴは拡散層の周辺に低濃度不純物領域を設けて、
ソース、ドレイン領域端部での電界集中を緩和すること
ができ、オフセットゲート構造と同様にリーク電流抑制
効果がある。
ＴＦＴ（ＬＤＤ−ＴＦＴ）が知られている。このＬＤＤ
−ＴＦＴは拡散層の周辺に低濃度不純物領域を設けて、
ソース、ドレイン領域端部での電界集中を緩和すること
ができ、オフセットゲート構造と同様にリーク電流抑制
効果がある。
【０００５】また、アクティブマトリクス型液晶表示装
置の高精細化を図るため、従来から様々な構成が提案さ
れ実用化されてきた。
置の高精細化を図るため、従来から様々な構成が提案さ
れ実用化されてきた。
【０００６】例えば、平坦化膜としてポジ型の感光性ア
クリル樹脂を用い、画素電極（ＩＴＯ）の形成を最終工
程とするＴＦＴ構造が知られている。
クリル樹脂を用い、画素電極（ＩＴＯ）の形成を最終工
程とするＴＦＴ構造が知られている。
【０００７】図４を用いて従来のマルチゲート構造のＬ
ＤＤ−ＴＦＴの画素駆動用スイッチング素子を説明す
る。ガラス基板１a上に、所定の形状にパターニングさ
れたpoly-Si膜（チャネル領域４，ソース領域５，ドレ
イン領域６，接続領域７，ＬＤＤ領域８）が形成されて
いる。このpoly-Si膜には互いに分離した一対のチャネ
ル領域４が形成されており、両者は接続領域７により互
いに接続されている。一方のチャネル領域４の端部には
ソース領域５が形成されており、他方のチャネル領域４
の端部にはドレイン領域６が形成されている。ソース領
域５、接続領域７およびドレイン領域６と各チャネル領
域４との間には各々ソース領域およびドレイン領域と同
一導電型の低濃度不純物領域即ちＬＤＤ領域８が合計４
箇所形成されている。各チャネル領域４の上にはゲート
絶縁膜９を介してゲート電極１０がパターニング形成さ
れＴＦＴを構成している。ＴＦＴの上には層間絶縁膜１
１が成膜されている。さらにその上に信号電極１２がパ
ターニング形成されており、ソース領域５とドレイン領
域６に電気接続されている。さらにその上に最終層間絶
縁膜１３を形成し、蓄積容量部２２上の信号電極１２に
コンタクトホールを開口し、平坦化膜１４を形成後、プ
リベーク、露光、現像により蓄積容量部２２上の信号電
極１２にコンタクトホールを開口し、さらに透過率低下
を抑制するため、アレイ基板の表面からの紫外線照射に
より平坦化膜１４を退色させ、ポストベークを行う。そ
の後、画素電極（ＩＴＯ）１５ａを形成し電気接続させ
る。
ＤＤ−ＴＦＴの画素駆動用スイッチング素子を説明す
る。ガラス基板１a上に、所定の形状にパターニングさ
れたpoly-Si膜（チャネル領域４，ソース領域５，ドレ
イン領域６，接続領域７，ＬＤＤ領域８）が形成されて
いる。このpoly-Si膜には互いに分離した一対のチャネ
ル領域４が形成されており、両者は接続領域７により互
いに接続されている。一方のチャネル領域４の端部には
ソース領域５が形成されており、他方のチャネル領域４
の端部にはドレイン領域６が形成されている。ソース領
域５、接続領域７およびドレイン領域６と各チャネル領
域４との間には各々ソース領域およびドレイン領域と同
一導電型の低濃度不純物領域即ちＬＤＤ領域８が合計４
箇所形成されている。各チャネル領域４の上にはゲート
絶縁膜９を介してゲート電極１０がパターニング形成さ
れＴＦＴを構成している。ＴＦＴの上には層間絶縁膜１
１が成膜されている。さらにその上に信号電極１２がパ
ターニング形成されており、ソース領域５とドレイン領
域６に電気接続されている。さらにその上に最終層間絶
縁膜１３を形成し、蓄積容量部２２上の信号電極１２に
コンタクトホールを開口し、平坦化膜１４を形成後、プ
リベーク、露光、現像により蓄積容量部２２上の信号電
極１２にコンタクトホールを開口し、さらに透過率低下
を抑制するため、アレイ基板の表面からの紫外線照射に
より平坦化膜１４を退色させ、ポストベークを行う。そ
の後、画素電極（ＩＴＯ）１５ａを形成し電気接続させ
る。
【０００８】図３は、マルチゲート構造のＬＤＤ−ＴＦ
Ｔを採用したアクティブマトリクス型液晶表示装置の１
画素分を切り取って示した等価回路図である。スイッチ
ング素子はＴＦＴ１ないしＴＦＴｎの直列接続からな
り、個々のゲート電極はそれぞれ共通にゲート配線に接
続されている。ＴＦＴ１のソース領域端部は信号線に接
続されている一方、ＴＦＴｎのドレイン領域端部は画素
電極を介して液晶を駆動する。なお、液晶と並列に補助
容量も接続されている。
Ｔを採用したアクティブマトリクス型液晶表示装置の１
画素分を切り取って示した等価回路図である。スイッチ
ング素子はＴＦＴ１ないしＴＦＴｎの直列接続からな
り、個々のゲート電極はそれぞれ共通にゲート配線に接
続されている。ＴＦＴ１のソース領域端部は信号線に接
続されている一方、ＴＦＴｎのドレイン領域端部は画素
電極を介して液晶を駆動する。なお、液晶と並列に補助
容量も接続されている。
【０００９】
【発明が解決しようとする課題】しかしながら上記の従
来の方法では、平坦化膜の退色のために行った紫外線照
射により樹脂が硬化し、１２０〜１５０℃のホットプレ
ート上で熱処理を行っても、コンタクトホールのテーパ
ー角が６０度程度と比較的急な形状になってしまう。こ
のため、スパッタ法により画素電極（ＩＴＯ）を形成し
たとき、テーパー部分の膜厚が薄くなる。また、感光性
アルカリ樹脂と画素電極（ＩＴＯ）の熱膨張率の違いに
よる応力や、画素電極（ＩＴＯ）パターンニング後のレ
ジスト除去次のレジスト除去液による樹脂の膨潤などが
原因となり、ＩＴＯクラックが発生し、ドレイン電極と
画素電極とのコンタクト不良による表示欠陥が発生し、
歩留まりの低下という問題を有していた。
来の方法では、平坦化膜の退色のために行った紫外線照
射により樹脂が硬化し、１２０〜１５０℃のホットプレ
ート上で熱処理を行っても、コンタクトホールのテーパ
ー角が６０度程度と比較的急な形状になってしまう。こ
のため、スパッタ法により画素電極（ＩＴＯ）を形成し
たとき、テーパー部分の膜厚が薄くなる。また、感光性
アルカリ樹脂と画素電極（ＩＴＯ）の熱膨張率の違いに
よる応力や、画素電極（ＩＴＯ）パターンニング後のレ
ジスト除去次のレジスト除去液による樹脂の膨潤などが
原因となり、ＩＴＯクラックが発生し、ドレイン電極と
画素電極とのコンタクト不良による表示欠陥が発生し、
歩留まりの低下という問題を有していた。
【００１０】本発明は、前記従来の問題を解決するた
め、ＩＴＯクラックによるドレイン電極と画素電極のコ
ンタクト不良による表示欠陥を防ぎ、歩留まりが高く、
更に、高開口率化の可能なアクティブマトリクス型液晶
表示装置及びその製造方法を提供することを目的とす
る。
め、ＩＴＯクラックによるドレイン電極と画素電極のコ
ンタクト不良による表示欠陥を防ぎ、歩留まりが高く、
更に、高開口率化の可能なアクティブマトリクス型液晶
表示装置及びその製造方法を提供することを目的とす
る。
【００１１】
【課題を解決するための手段】前記目的を達成するた
め、本発明の液晶表示装置は、マトリクス状に配列した
画素電極とこれを駆動する周辺回路を同一基板上に集積
化した一方のアクティブマトリクスアレイ基板と、他方
の基板とにより保持された液晶層とを備え、前記アクテ
ィブマトリクスアレイ基板の画素と周辺回路を構成する
各薄膜トランジスタは、半導体層を多結晶シリコンで形
成されたソースおよびドレイン領域とチャネル領域の間
に低濃度不純物領域を備えたドレイン（ＬＤＤ）構造
と、多結晶シリコン層を透過光から遮蔽するための遮光
層を備えた液晶表示装置であって、ドレイン電極上のコ
ンタクトホールのテーパー角度が３５度以下であること
を特徴とする。
め、本発明の液晶表示装置は、マトリクス状に配列した
画素電極とこれを駆動する周辺回路を同一基板上に集積
化した一方のアクティブマトリクスアレイ基板と、他方
の基板とにより保持された液晶層とを備え、前記アクテ
ィブマトリクスアレイ基板の画素と周辺回路を構成する
各薄膜トランジスタは、半導体層を多結晶シリコンで形
成されたソースおよびドレイン領域とチャネル領域の間
に低濃度不純物領域を備えたドレイン（ＬＤＤ）構造
と、多結晶シリコン層を透過光から遮蔽するための遮光
層を備えた液晶表示装置であって、ドレイン電極上のコ
ンタクトホールのテーパー角度が３５度以下であること
を特徴とする。
【００１２】前記液晶装置においては、コンタクトホー
ルを覆うように形成された画素電極の上底と下底がなめ
らかに接続されていることが好ましい。
ルを覆うように形成された画素電極の上底と下底がなめ
らかに接続されていることが好ましい。
【００１３】次に本発明の液晶表示装置の製造方法は、
マトリクス状に配列した画素電極とこれを駆動する周辺
回路を同一基板上に集積化した一方のアクティブマトリ
クスアレイ基板と、他方の基板とにより保持された液晶
層とを備え、前記アクティブマトリクスアレイ基板の画
素と周辺回路を構成する各薄膜トランジスタは、半導体
層を多結晶シリコンで形成されたソースおよびドレイン
領域とチャネル領域の間に低濃度不純物領域を備えたド
レイン（ＬＤＤ）構造と、多結晶シリコン層を透過光か
ら遮蔽するための遮光層を備えた液晶表示装置であっ
て、平坦化膜としてポジ型の感光性アルカリ樹脂を塗布
し、フォトリソグラフによりコンタクトホールを形成
し、平坦化膜を退色させるための紫外線照射をアレイ基
板の裏面より行い、前記コンタクトホールのテーパー角
を３５度以下にするための熱処理工程を含むことを特徴
とする。
マトリクス状に配列した画素電極とこれを駆動する周辺
回路を同一基板上に集積化した一方のアクティブマトリ
クスアレイ基板と、他方の基板とにより保持された液晶
層とを備え、前記アクティブマトリクスアレイ基板の画
素と周辺回路を構成する各薄膜トランジスタは、半導体
層を多結晶シリコンで形成されたソースおよびドレイン
領域とチャネル領域の間に低濃度不純物領域を備えたド
レイン（ＬＤＤ）構造と、多結晶シリコン層を透過光か
ら遮蔽するための遮光層を備えた液晶表示装置であっ
て、平坦化膜としてポジ型の感光性アルカリ樹脂を塗布
し、フォトリソグラフによりコンタクトホールを形成
し、平坦化膜を退色させるための紫外線照射をアレイ基
板の裏面より行い、前記コンタクトホールのテーパー角
を３５度以下にするための熱処理工程を含むことを特徴
とする。
【００１４】本発明においては、紫外線照射をアレイ基
板の裏面から行うことにより、遮光層上の多結晶シリコ
ン膜と、ゲート、ソース、およびドレイン電極上に形成
された平坦化膜およびコンタクトホール部分に紫外線を
照射しないことが好ましい。
板の裏面から行うことにより、遮光層上の多結晶シリコ
ン膜と、ゲート、ソース、およびドレイン電極上に形成
された平坦化膜およびコンタクトホール部分に紫外線を
照射しないことが好ましい。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。
て、図面を参照しながら説明する。
【００１６】（第１の実施の形態）図１は本発明にかか
るアクティブマトリクス型液晶表示装置の第一実施例を
示しており、特に重要となるＴＦＴ周辺を拡大して表し
た部分断面図である。図示するＴＦＴはｎ−ｃｈ型であ
りアクティブマトリクス型液晶表示装置の画素駆動用ス
イッチング素子を構成する。
るアクティブマトリクス型液晶表示装置の第一実施例を
示しており、特に重要となるＴＦＴ周辺を拡大して表し
た部分断面図である。図示するＴＦＴはｎ−ｃｈ型であ
りアクティブマトリクス型液晶表示装置の画素駆動用ス
イッチング素子を構成する。
【００１７】基板１aとして無アルカリガラス基板（例
えば１７３７：コーニング社製）を用い、遮光層２（例
えば、Ｔａ（タンタル））を厚み１００ｎｍで形成し
た。パターニング後、酸化シリコン薄膜からなるアンダ
ーコート３を厚み４００ｎｍで形成した。非結晶シリコ
ン薄膜をプラズマＣＶＤ法により厚み５０ｎｍで形成し
た後、エキシマレーザー光を照射して溶融・結晶化し多
結晶シリコン薄膜を形成した。前記多結晶シリコン薄膜
を画素駆動用スイッチング素子部と蓄積容量部２２に加
工し、酸化シリコン薄膜からなるゲート絶縁膜９を厚み
９０ｎｍで形成した。前記ゲート絶縁膜９上にフォトレ
ジストマスクを形成し、イオン注入法にて第一の不純物
注入を行い、高濃度不純物注入領域（拡散層領域）とな
るソース領域５と接続領域７とドレイン領域６を形成し
た。第１の不純物注入は燐(Ｐ)イオンを、加速電圧１２
KV，ドーズ量２．５×１０14/cm2にて注入した。第一の
不純物注入後、フォトレジストマスクを除去し、ゲート
電極１０（例えば、Ｍｏ（モリブデン）またはＡｌ）を
厚み３００ｎｍで形成し、パターニング形成した。
えば１７３７：コーニング社製）を用い、遮光層２（例
えば、Ｔａ（タンタル））を厚み１００ｎｍで形成し
た。パターニング後、酸化シリコン薄膜からなるアンダ
ーコート３を厚み４００ｎｍで形成した。非結晶シリコ
ン薄膜をプラズマＣＶＤ法により厚み５０ｎｍで形成し
た後、エキシマレーザー光を照射して溶融・結晶化し多
結晶シリコン薄膜を形成した。前記多結晶シリコン薄膜
を画素駆動用スイッチング素子部と蓄積容量部２２に加
工し、酸化シリコン薄膜からなるゲート絶縁膜９を厚み
９０ｎｍで形成した。前記ゲート絶縁膜９上にフォトレ
ジストマスクを形成し、イオン注入法にて第一の不純物
注入を行い、高濃度不純物注入領域（拡散層領域）とな
るソース領域５と接続領域７とドレイン領域６を形成し
た。第１の不純物注入は燐(Ｐ)イオンを、加速電圧１２
KV，ドーズ量２．５×１０14/cm2にて注入した。第一の
不純物注入後、フォトレジストマスクを除去し、ゲート
電極１０（例えば、Ｍｏ（モリブデン）またはＡｌ）を
厚み３００ｎｍで形成し、パターニング形成した。
【００１８】次に、ゲート電極１０をマスクとして、第
２の不純物注入を行い、ソース領域５と接続領域７とド
レイン領域６と各チャネル領域４との間に、低濃度不純
物注入領域（ＬＤＤ領域）８を合計４箇所形成した。第
２の不純物注入は燐(Ｐ)イオンを、加速電圧７０KV，ド
ーズ量２．５×１０13/cm2にて注入した。その後、注入
した不純物の活性化処理を行った。その後、酸化シリコ
ンからなる層間絶縁膜１１を４００ｎｍ形成し、ソース
及びドレイン領域上にコンタクトホールを開口し、信号
電極１２を形成し、電気接続した。その後、酸化シリコ
ンからなる最終絶縁膜１３を厚み４００ｎｍで形成し、
蓄積容量２２上のドレイン領域６側の信号電極１２上に
コンタクトホールを開口し、透明なポジ型の感光性アル
カリ樹脂（例えば、ＦＶＲ：富士薬品工業（株）製）に
よる平坦化膜１４を１μｍ〜３μｍの厚さに形成した。
その後、プリベークし、所定のフォトマスクを用いて露
光、現像を行った。その後、遮光層上に形成された多結
晶シリコンおよび、ゲート、ソース、ドレイン電極上、
すなわちコンタクトホール部分に、紫外線が照射されな
いように、アレイ基板の裏面より紫外線を照射し、脱色
処理を行った。その後ポストベークを行い、ドレイン電
極上にコンタクトホール２５を開口した。
２の不純物注入を行い、ソース領域５と接続領域７とド
レイン領域６と各チャネル領域４との間に、低濃度不純
物注入領域（ＬＤＤ領域）８を合計４箇所形成した。第
２の不純物注入は燐(Ｐ)イオンを、加速電圧７０KV，ド
ーズ量２．５×１０13/cm2にて注入した。その後、注入
した不純物の活性化処理を行った。その後、酸化シリコ
ンからなる層間絶縁膜１１を４００ｎｍ形成し、ソース
及びドレイン領域上にコンタクトホールを開口し、信号
電極１２を形成し、電気接続した。その後、酸化シリコ
ンからなる最終絶縁膜１３を厚み４００ｎｍで形成し、
蓄積容量２２上のドレイン領域６側の信号電極１２上に
コンタクトホールを開口し、透明なポジ型の感光性アル
カリ樹脂（例えば、ＦＶＲ：富士薬品工業（株）製）に
よる平坦化膜１４を１μｍ〜３μｍの厚さに形成した。
その後、プリベークし、所定のフォトマスクを用いて露
光、現像を行った。その後、遮光層上に形成された多結
晶シリコンおよび、ゲート、ソース、ドレイン電極上、
すなわちコンタクトホール部分に、紫外線が照射されな
いように、アレイ基板の裏面より紫外線を照射し、脱色
処理を行った。その後ポストベークを行い、ドレイン電
極上にコンタクトホール２５を開口した。
【００１９】その後、画素電極（ＩＴＯ）１５ａをスパ
ッタ法にて形成し、ドレイン領域側６の信号電極１２と
電気接続させた。
ッタ法にて形成し、ドレイン領域側６の信号電極１２と
電気接続させた。
【００２０】次に図２を参照して、本発明にかかる画素
スイッチング素子に、マルチゲート構造ＬＤＤ−ＴＦＴ
を用いて構成されたアクティブマトリクス型液晶表示装
置の構成例を説明する。対向側の基板１ｂにカラーフィ
ルター層１７として顔料分散タイプで赤、緑、青のスト
ライプ配列のものとブラックマトリクス層１８をフォト
リソグラフィーで形成し、その上に、透明電極としてイ
ンジウム・錫・オキサイド（ＩＴＯ）で画素電極１５ｂ
を形成した。
スイッチング素子に、マルチゲート構造ＬＤＤ−ＴＦＴ
を用いて構成されたアクティブマトリクス型液晶表示装
置の構成例を説明する。対向側の基板１ｂにカラーフィ
ルター層１７として顔料分散タイプで赤、緑、青のスト
ライプ配列のものとブラックマトリクス層１８をフォト
リソグラフィーで形成し、その上に、透明電極としてイ
ンジウム・錫・オキサイド（ＩＴＯ）で画素電極１５ｂ
を形成した。
【００２１】画素電極１５ａ，１５ｂ上には、ポリイミ
ドのγ−ブチロラクトンの５％溶液を印刷し、２５０℃
で硬化した後、レーヨン布を用いた回転ラビング法によ
る配向処理を行うことで配向層１９ａ，１９ｂを形成し
た。そして、対向側の基板１ｂの画素電極（ＩＴＯ）１
５ｂの周辺部にはガラスファイバーを１．０重量％混入
した熱硬化型シール樹脂（例えば、ストラクトボンド：
三井東圧化学（株）製）を印刷し、アクティブマトリク
ス側の基板１ａには樹脂ビーズ１６を１００〜２００個
／mm2の割合で散布し、対向側の基板１ｂとアクティブ
マトリクス側の基板１ａを互いに貼り合わせ、１５０℃
でシール樹を硬化した。その後、フッ素エステル系ネマ
ティック液晶２０を真空注入し、紫外線硬化性樹脂で封
口した後、紫外線光により硬化した。
ドのγ−ブチロラクトンの５％溶液を印刷し、２５０℃
で硬化した後、レーヨン布を用いた回転ラビング法によ
る配向処理を行うことで配向層１９ａ，１９ｂを形成し
た。そして、対向側の基板１ｂの画素電極（ＩＴＯ）１
５ｂの周辺部にはガラスファイバーを１．０重量％混入
した熱硬化型シール樹脂（例えば、ストラクトボンド：
三井東圧化学（株）製）を印刷し、アクティブマトリク
ス側の基板１ａには樹脂ビーズ１６を１００〜２００個
／mm2の割合で散布し、対向側の基板１ｂとアクティブ
マトリクス側の基板１ａを互いに貼り合わせ、１５０℃
でシール樹を硬化した。その後、フッ素エステル系ネマ
ティック液晶２０を真空注入し、紫外線硬化性樹脂で封
口した後、紫外線光により硬化した。
【００２２】こうして形成された対向側の基板１ｂの外
側とアクティブマトリクス側の基板１ａの外側に、偏光
フィルム２１ａ，ｂを貼付し、アクティブマトリクス型
液晶表示装置を完成させた。２３は画素スイッチング素
子、２４は回路構成部である。
側とアクティブマトリクス側の基板１ａの外側に、偏光
フィルム２１ａ，ｂを貼付し、アクティブマトリクス型
液晶表示装置を完成させた。２３は画素スイッチング素
子、２４は回路構成部である。
【００２３】以上のとおり、紫外線の照射されないドレ
イン電極上のコンタクトホール２５は熱処理によりテー
パーを３５度以下でかつコンタクトホール２５の上底と
下底がなめらかに接続されることにより、画素電極（Ｉ
ＴＯ）の膜厚が均一となり、更にテーパー部分のＩＴＯ
のクラック発生を抑制することができた。すなわち、図
１に示す角度θ1，θ2，θ3及びθ4のいずれもがテーパ
ーを３５度以下であった。
イン電極上のコンタクトホール２５は熱処理によりテー
パーを３５度以下でかつコンタクトホール２５の上底と
下底がなめらかに接続されることにより、画素電極（Ｉ
ＴＯ）の膜厚が均一となり、更にテーパー部分のＩＴＯ
のクラック発生を抑制することができた。すなわち、図
１に示す角度θ1，θ2，θ3及びθ4のいずれもがテーパ
ーを３５度以下であった。
【００２４】また、ＩＴＯクラックによるドレイン電極
と画素電極のコンタクト不良による表示欠陥を防ぐこと
により、歩留まりが高く、更に、高開口率化の可能なＴ
ＦＴ構造が実現でき、高精細かつ高品位のアクティブマ
トリクス型液晶表示装置を実現できた。
と画素電極のコンタクト不良による表示欠陥を防ぐこと
により、歩留まりが高く、更に、高開口率化の可能なＴ
ＦＴ構造が実現でき、高精細かつ高品位のアクティブマ
トリクス型液晶表示装置を実現できた。
【００２５】
【発明の効果】以上説明したように、本発明のアクティ
ブマトリクス型液晶表示装置は、前記アクティブマトリ
クス型液晶表示装置を構成する画素駆動用スイッチング
素子を、マルチゲート構造にＬＤＤ構造を付加したＴＦ
Ｔとし、更に、多結晶シリコン層を透過光から遮蔽する
ための遮光層を設け、平坦化膜としてポジ型の感光性ア
ルカリ樹脂を用い、樹脂上にコンタクトホールを形成す
る際に、裏面露光装置によってアレイ基板の裏面より紫
外線を照射することにより、遮光層、ゲート、ソース、
ドレイン電極上の樹脂には紫外線は照射されず、それ以
外の部分、即ち開口部の樹脂は紫外線が照射され退色処
理がされ、その後、熱処理を行う。これにより、紫外線
の照射されないドレイン電極上のコンタクトホールは熱
処理によりテーパーを３５度以下でかつコンタクトホー
ルの上底と下底がなめらかに接続されることにより、画
素電極（ＩＴＯ）の膜厚が均一となり、更にテーパー部
分のＩＴＯのクラック発生を抑制することができる。ま
た、ＩＴＯクラックによるドレイン電極と画素電極のコ
ンタクト不良による表示欠陥を防ぐことにより、歩留ま
りが高く、更に、高開口率化の可能なＴＦＴ構造を提供
できる。その結果、高精細かつ高品位なアクティブマト
リクス型液晶表示装置およびその製造方法を提供するこ
とができる。
ブマトリクス型液晶表示装置は、前記アクティブマトリ
クス型液晶表示装置を構成する画素駆動用スイッチング
素子を、マルチゲート構造にＬＤＤ構造を付加したＴＦ
Ｔとし、更に、多結晶シリコン層を透過光から遮蔽する
ための遮光層を設け、平坦化膜としてポジ型の感光性ア
ルカリ樹脂を用い、樹脂上にコンタクトホールを形成す
る際に、裏面露光装置によってアレイ基板の裏面より紫
外線を照射することにより、遮光層、ゲート、ソース、
ドレイン電極上の樹脂には紫外線は照射されず、それ以
外の部分、即ち開口部の樹脂は紫外線が照射され退色処
理がされ、その後、熱処理を行う。これにより、紫外線
の照射されないドレイン電極上のコンタクトホールは熱
処理によりテーパーを３５度以下でかつコンタクトホー
ルの上底と下底がなめらかに接続されることにより、画
素電極（ＩＴＯ）の膜厚が均一となり、更にテーパー部
分のＩＴＯのクラック発生を抑制することができる。ま
た、ＩＴＯクラックによるドレイン電極と画素電極のコ
ンタクト不良による表示欠陥を防ぐことにより、歩留ま
りが高く、更に、高開口率化の可能なＴＦＴ構造を提供
できる。その結果、高精細かつ高品位なアクティブマト
リクス型液晶表示装置およびその製造方法を提供するこ
とができる。
【図１】本発明第１の実施例にかかるアクティブマトリ
クス型液晶表示装置の要部となるマルチゲート構造ＬＤ
Ｄ−ＴＦＴを用いた画素駆動用スイッチング素子を示す
模式的な部分断面図
クス型液晶表示装置の要部となるマルチゲート構造ＬＤ
Ｄ−ＴＦＴを用いた画素駆動用スイッチング素子を示す
模式的な部分断面図
【図２】本発明第１の実施例にかかるマルチゲート構造
ＬＤＤ−ＴＦＴを用いた画素駆動用スイッチング素子で
構成されたアクティブマトリクス型液晶表示装置を示す
模式的な部分断面図
ＬＤＤ−ＴＦＴを用いた画素駆動用スイッチング素子で
構成されたアクティブマトリクス型液晶表示装置を示す
模式的な部分断面図
【図３】従来のマルチゲート構造ＬＤＤ−ＴＦＴを用い
た画素駆動用スイッチング素子で構成されたアクティブ
マトリクス型液晶表示装置における１画素分の等価回路
図
た画素駆動用スイッチング素子で構成されたアクティブ
マトリクス型液晶表示装置における１画素分の等価回路
図
【図４】従来のマルチゲート構造ＬＤＤ−ＴＦＴを用い
た画素駆動用スイッチング素子を示す断面図
た画素駆動用スイッチング素子を示す断面図
１ａ，１ｂ ガラス基板
２ 遮光層
３ アンダーコート
４ チャネル領域
５ ソース領域
６ ドレイン領域
７ 接続領域
８ ＬＤＤ領域
９ ゲート絶縁膜
１０ ゲート電極
１１ 層間絶縁膜
１２ 配線電極
１３ 最終絶縁膜
１４ 平坦化膜
１５ａ，１５ｂ 画素電極（ＩＴＯ）
１６ 樹脂ビーズ
１７ カラーフィルター層
１８ ブラックマトリクス層
１９ａ，１９ｂ 配向膜
２０ 液晶
２１a，２１ｂ 偏光フィルム
２２ 蓄積容量部
２３ 画素スイッチング素子
２４ 回路構成部
２５ コンタクトホール
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０１Ｌ 29/78 ６１９Ａ
Ｆターム(参考） 2H091 FA34Y FB08 GA13 LA30
2H092 JA24 JA46 JB51 JB58 KA04
MA42 NA07 NA29 PA09
5F110 AA26 BB02 CC02 DD02 DD13
EE03 EE04 FF02 GG02 GG13
GG25 GG45 HJ02 HJ04 HJ13
HJ23 HM15 NN03 NN04 NN23
NN27 NN46 NN72 NN73 PP03
QQ11 QQ12 QQ19
Claims (4)
- 【請求項１】 マトリクス状に配列した画素電極とこれ
を駆動する周辺回路を同一基板上に集積化した一方のア
クティブマトリクスアレイ基板と、他方の基板とにより
保持された液晶層とを備え、前記アクティブマトリクス
アレイ基板の画素と周辺回路を構成する各薄膜トランジ
スタは、半導体層を多結晶シリコンで形成されたソース
およびドレイン領域とチャネル領域の間に低濃度不純物
領域を備えたドレイン（ＬＤＤ）構造と、多結晶シリコ
ン層を透過光から遮蔽するための遮光層を備えた液晶表
示装置であって、 ドレイン電極上のコンタクトホールのテーパー角度が３
５度以下であることを特徴とする液晶表示装置。 - 【請求項２】 前記コンタクトホールを覆うように形成
された画素電極の上底と下底がなめらかに接続されてい
る請求項１に記載の液晶表示装置。 - 【請求項３】 マトリクス状に配列した画素電極とこれ
を駆動する周辺回路を同一基板上に集積化した一方のア
クティブマトリクスアレイ基板と、他方の基板とにより
保持された液晶層とを備え、前記アクティブマトリクス
アレイ基板の画素と周辺回路を構成する各薄膜トランジ
スタは、半導体層を多結晶シリコンで形成されたソース
およびドレイン領域とチャネル領域の間に低濃度不純物
領域を備えたドレイン（ＬＤＤ）構造と、多結晶シリコ
ン層を透過光から遮蔽するための遮光層を備えた液晶表
示装置の製造方法であって、 平坦化膜としてポジ型の感光性アルカリ樹脂を塗布し、
フォトリソグラフによりコンタクトホールを形成し、平
坦化膜を退色させるための紫外線照射をアレイ基板の裏
面より行い、前記コンタクトホールのテーパー角を３５
度以下にするための熱処理工程を含むことを特徴とする
液晶表示装置の製造方法。 - 【請求項４】 紫外線照射をアレイ基板の裏面から行う
ことにより、遮光層上の多結晶シリコン膜と、ゲート、
ソース、およびドレイン電極上に形成された平坦化膜お
よびコンタクトホール部分に紫外線を照射しない請求項
３に記載の液晶表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002012160A JP2003215615A (ja) | 2002-01-21 | 2002-01-21 | 液晶表示装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002012160A JP2003215615A (ja) | 2002-01-21 | 2002-01-21 | 液晶表示装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003215615A true JP2003215615A (ja) | 2003-07-30 |
Family
ID=27649440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002012160A Withdrawn JP2003215615A (ja) | 2002-01-21 | 2002-01-21 | 液晶表示装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003215615A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006259383A (ja) * | 2005-03-17 | 2006-09-28 | Seiko Epson Corp | 電子デバイス用基板の製造方法、電子デバイス用基板、電子デバイスおよび電子機器 |
| CN104362157A (zh) * | 2014-12-02 | 2015-02-18 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| WO2018061851A1 (ja) * | 2016-09-27 | 2018-04-05 | シャープ株式会社 | アクティブマトリクス基板およびその製造方法 |
| WO2023230889A1 (zh) * | 2022-05-31 | 2023-12-07 | 京东方科技集团股份有限公司 | 显示模组、显示装置及平坦化工艺 |
-
2002
- 2002-01-21 JP JP2002012160A patent/JP2003215615A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006259383A (ja) * | 2005-03-17 | 2006-09-28 | Seiko Epson Corp | 電子デバイス用基板の製造方法、電子デバイス用基板、電子デバイスおよび電子機器 |
| CN104362157A (zh) * | 2014-12-02 | 2015-02-18 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| US10050092B2 (en) | 2014-12-02 | 2018-08-14 | Boe Technology Group Co., Ltd. | Array substrate, manufacturing method thereof and display device |
| WO2018061851A1 (ja) * | 2016-09-27 | 2018-04-05 | シャープ株式会社 | アクティブマトリクス基板およびその製造方法 |
| WO2023230889A1 (zh) * | 2022-05-31 | 2023-12-07 | 京东方科技集团股份有限公司 | 显示模组、显示装置及平坦化工艺 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3240858B2 (ja) | カラー表示装置 | |
| JP3723336B2 (ja) | 液晶表示装置 | |
| KR100355713B1 (ko) | 탑 게이트 방식 티에프티 엘시디 및 제조방법 | |
| JP2003167258A (ja) | 液晶表示装置 | |
| US20120248443A1 (en) | Active matrix substrate and method for manufacturing the same | |
| US7012657B2 (en) | Method of fabricating liquid crystal display device | |
| JP4307582B2 (ja) | 液晶表示装置 | |
| US7821587B2 (en) | Display device and manufacturing method of display device | |
| JP4049422B2 (ja) | 液晶表示装置の製造方法 | |
| KR100493382B1 (ko) | 액정표시장치의 제조방법 | |
| US7342637B2 (en) | Liquid crystal display device and method for manufacturing the same | |
| JP2010243741A (ja) | 薄膜トランジスタアレイ基板、及びその製造方法、並びに液晶表示装置 | |
| KR20030040706A (ko) | 포토레지스트의 잔사불량이 방지된 반도체 도핑방법 및이를 이용한 액정표시소자 제조방법 | |
| JP2001264798A (ja) | アクティブマトリックス基板及びそれを用いた光学変調素子 | |
| JP2003215615A (ja) | 液晶表示装置及びその製造方法 | |
| US7696027B2 (en) | Method of fabricating display substrate and method of fabricating display panel using the same | |
| JP2003029269A (ja) | 液晶表示装置及び液晶表示装置の製造方法 | |
| US7354700B2 (en) | Method for manufacturing insulating resin layer, substrate for electro-optical devices, method for manufacturing electro-optical device, and electro-optical device | |
| JP2002341330A (ja) | 液晶表示装置及び液晶表示装置の製造方法 | |
| JPH09281476A (ja) | 液晶表示装置およびその作製方法 | |
| JP4290150B2 (ja) | 液晶表示装置 | |
| JPH11282007A (ja) | 液晶表示装置 | |
| JP2905641B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR101266275B1 (ko) | 액정표시장치의 제조방법 | |
| KR101331803B1 (ko) | 액정표시장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050405 |