TWI390316B - 液晶顯示裝置及其製造方法 - Google Patents

液晶顯示裝置及其製造方法 Download PDF

Info

Publication number
TWI390316B
TWI390316B TW093134156A TW93134156A TWI390316B TW I390316 B TWI390316 B TW I390316B TW 093134156 A TW093134156 A TW 093134156A TW 93134156 A TW93134156 A TW 93134156A TW I390316 B TWI390316 B TW I390316B
Authority
TW
Taiwan
Prior art keywords
film
liquid crystal
crystal display
display device
semiconductor film
Prior art date
Application number
TW093134156A
Other languages
English (en)
Other versions
TW200525263A (en
Inventor
Shinji Maekawa
Shunpei Yamazaki
Hideaki Kuwabara
Yoshitaka Moriya
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW200525263A publication Critical patent/TW200525263A/zh
Application granted granted Critical
Publication of TWI390316B publication Critical patent/TWI390316B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Description

液晶顯示裝置及其製造方法
本發明係關於一種具有以薄膜電晶體(TFT)形成之電路的液晶顯示裝置，以及關於一種其製造方法。
近年來，藉使用形成於具絕緣表面之基板上的半導體薄膜(約數nm到數百nm的薄膜厚度)而形成薄膜電晶體的技術正引起注意。廣泛應用於諸如IC及電子光學裝置之電子裝置的薄膜電晶體在作為影像顯示裝置的開關元件方面有快速的發展。
一般而言，液晶顯示裝置係以使用薄膜電晶體的影像顯示裝置而為大家所熟知。主動矩陣液晶顯示裝置愈來愈被使用，其能比被動矩陣液晶顯示裝置提供較高的解析度。於主動矩陣液晶顯示裝置中，設於矩陣中之各像素中之像素電極被選擇性地驅動以形成一顯示圖案於顯示器上。換言之，藉在一被選取之像素電極與一對應該被選取之像素電極之相對電極之間施加一電壓，在該像素電極與該相對電極之間的一液晶層會被光學地調變。此光學調變被一觀察者視為一顯示圖案。
隨著顯示器尺寸變大，此種主動矩陣液晶顯示裝置的應用範圍愈來愈擴大且高解析度、高開口率、以及高可靠度的要求變多。同時，生產率的改善及成本降低的要求漸增。
傳統式主動矩陣液顯示裝置的製造成本高的原因在於TFT係以光蝕刻顯影技術藉使用一些光罩在基板上形成。為改善產率及產量，減少製程步驟數目被視為有效率的。
藉著在液晶顯示裝置的製造步驟中使用一個光罩，在前述步驟之前或之後需要諸如阻劑塗佈、預焙、曝光、顯影、以及後焙、還有覆蓋膜形成、蝕刻、阻劑剝離、沖洗、乾燥等步驟，其使得製程複雜。
有鑑於前述問題，根據本發明，形成薄膜電晶體的步驟的數目被減少以便降低製造成本並改善主動矩陣液晶顯示裝置的產量。
為解決上述問題，一種通道蝕刻型底閘TFT(反交錯式TFT)被採用來以相同遮罩來圖案化源極與汲極區域以及像素電極。再者，根據本發明，在用來製造液晶顯示裝置所需的圖案中，諸如供形成配線層或電極之用的導電層、形成一預定圖案的光罩等等，它們至少一或多個係以一種方法形成，藉該方法，一圖案能選擇性地被形成，藉以製造液晶顯示裝置。作為用以選擇性形成圖案的方法，使用一種液滴噴射法，其中一種為特定目的準備之成份的液滴被選擇性地噴射來形成為形成一導電膜、絕緣膜及其類似者之用的一預定圖案。
本發明係一種包含閘極配線、源極配線、像素電極、及薄膜電晶體之液晶顯示裝置。設有形成於絕緣表面上之 閘極配線、形成於該閘極配線上之半導體、形成於該半導體膜上之源極區域與汲極區域、形成於該源極區域上之源極配線、形成於汲極區域上之汲極電極、形成以覆蓋該源極配線與該汲極電極之一端表面之阻擋膜、以及形成於該汲極電極與該阻擋膜上之像素電極。該汲極區域之一端表面近乎對應於該半導體膜與該汲極電極之端表面。
再者，根據本發明之前述結構，另一端表面近乎對應於該像素電極之一端表面及該汲極電極之另一端表面。
再者，本發明係一種光傳輸液晶顯示裝置，其像素電極係以一光傳送導電膜形成。
再者，本發明係一種反射的液晶顯示裝置，其像素電極係以一含有Ag(銀)、Au(金)、Cu(銅)、W(鎢)及鋁(Al)作為主要成份之膜或此等膜之疊層所形成。
再者，根據前述結構，該半導體膜係一含有氫及鹵元素且具有一結晶結構之半非晶形半導體。
根據本發明，組成物選擇性地被噴射在絕緣表面上以形成閘極配線、覆蓋該閘極配線之絕緣膜、在該絕緣膜上之第一半導體膜、在該第一半導體膜上之含有N型之雜質元素的第二半導體膜、以及在該第二半導體膜上之第一導電膜。該第一半導體膜、該第二半導體膜、以及該第一導電膜係藉使用第一遮罩選擇性地被移除以形成該第一導電膜、該第二半導體膜、及該第一半導體膜之層疊的膜、以及一與該等層疊的膜重疊接觸的第二導電膜的圖案。該第一半導體膜、該第二半導體膜、該第一導電膜、以及該第 二導電膜之一部分係藉使用第二光罩選擇性地移除以形成以該第二半導體膜形成之一源極區域與一汲極區域，以及以含有N型之雜質元素之該第二導電膜形成之一像素電極。
再者，根據本發明之上述結構，一阻擋膜係藉選擇性地噴射組成物而形成於該第一導電膜、該第二導電膜、以及該第一半導體膜之該等層疊膜的一端表面上。
再者，根據本發明，該絕緣膜、該第一半導體膜、該第二半導體膜、以及該第一導電膜係不曝露於空氣相繼地形成。
再者，根據本發明上述結構，該第一遮罩與該第二遮罩係藉選擇性地噴射該組成而形成。再者，該第一導電膜係藉選擇性地噴射該組成物而形成。
再者，根據本發明上述結構，第一導電膜係藉選擇性地噴射含有導電材料之該組成物而形成，且該第一半導體膜及該第二半導體膜係以該第一導電膜作為一遮罩而被蝕刻。
根據本發明，因為配線層及遮罩能藉噴射組成物而直接被圖案化，材料的利用效能能予以改善。再者，液晶顯示裝置的製造步驟能加以簡化。
雖然本發明將藉由參照附圖之範例加以完整敘述，要瞭解到種種改變及修改對於熟習此技藝之人士而言係明顯 的。因此，除非此等改變及修改背離下文所界定之本發明範疇，其等應被視為包含於其中。要注意所有圖式中之共同部位在以下敘述之本發明結構中均給予相同參考標號。
圖1係作為一例子之本發明之液晶顯示裝置的平面圖。為簡明起見，此處顯示以矩陣方式配置之多數個像素中的一種像素組態。
圖1所示之像素組態包括多數個彼此互相平行配置之閘極配線203與223。多數個源極配線219與239橫跨各閘極配線203與223配置。再者，以光傳送導電膜形成之像素電極221係配置於由閘極配線203與223以及源極配線219與239所圍繞的區域中。再者，光傳送導電膜214覆蓋該等源極配線以便不與該像素電極221重疊。
再者，電容器配線204係在該像素電極221下方配置於二相鄰閘極配線203與223之間且與之平行。此電容器配線204係設置於所有像素中且形成一以設置於該像素電極221之間的絕緣膜作為介電質材料的儲存電容器。
再者，一開關元件係繞著該閘極配線203與該源極配線219之交點設置。開關元件典型上是一TFT。TFT的閘極電極側係連接至一掃描線，而源極或汲極側係連接至一信號線，從而各像素能被外部輸入的信號獨立控制。
TFT的主要組件係一半導體膜、一閘極絕緣膜、一閘極電極及其類似者，連接至形成於該半導體膜上的源極及汲極的配線被加到該等主要組件中。一典型的TFT結構中，有一頂閘極(交錯)式，其中從基板側設置半導體膜、閘 極絕緣膜，以及閘極電極層；以及有一底閘極(反交錯)式，其中從基板側設置閘極電極層、閘極絕緣膜及半導體膜。於本發明中，乃使用底閘極式TFT。
TFT的一個更特定的結構在於閘極電極(與閘極配線整合)、閘極絕緣膜、第一半導體膜、以含有給予N型之雜質成份的第二半導體膜形成之源極區域與汲極區域、源極電極(與源極配線整合)及電極(本文亦稱為汲極電極)係層疊於絕緣基板上。
再者，閘極絕緣膜、第一非晶形半導體膜、含有N型之雜質元素的第二非晶形半導體膜係層疊在源極配線(包括源極電極)與汲極電極之下。
於第一非晶形半導體膜中，一在與該源極區域接觸之一區域和與該汲極區域接觸之一區域之間的區域具有一比其它區域還要薄的膜的厚度。此係因為當藉由以蝕刻分隔含有N型之雜質元素的該第二非晶形半導體膜形成該源極區域與該汲極區域時，該非晶形半導體膜的一部分被移除。進一步言之，藉由該蝕刻，該像素電極的一端表面、該汲極電極之一端表面、以及該汲極區域之一端表面近乎彼此相對應。
同樣地，覆蓋該源極電極之一配線228的一端表面、及該源極電極之一端表面、以及該源極區域之一端表面係近乎彼此相對應。
一半導體膜可以以一藉使用矽烷及鍺烷為特徵之半導體材料氣體以氣相沉積及濺鍍形成之非晶形半導體(本文 亦稱為“AS”)、一藉使用光能及熱能來使該非晶形半導體結晶化所獲得之多晶矽半導體、一半非晶形半導體(亦指微晶，本文亦稱“SAS”)半導體及其類似者所形成。再者，TFT能藉由使用一有機物形成。
SAS係在一非晶形結構與一晶體結構(包括單晶與多晶)間具有一中間結構以及在自由能量下穩定之第三狀態的半導體。再者，SAS包括一具有短程有序及晶格變形的晶體區域。如果矽是一主要成分，能於該膜的至少一部分中看到0.5到20 nm的晶體區域，且拉曼光譜(Raman spectrum)被移到一比520 cm-1 更低的低頻端。(111)及(220)的繞射峰係以Si晶柵產生的X光繞射來測量。此外，包括至少1或更多原子%的氫與鹵素被作為懸空鍵的中和劑。SAS係藉以輝光放電(電漿CVD)沉積矽屬氣體而形成。該矽屬氣體典型上為SiH4 、以及Si2 H6 、SiH2 Cl2 、SiHCl3 、SiCl4 、SiF4 及其類似者。此外，GeF4 亦可被混入。該矽屬氣體可以一或多數個諸如H2 、H2 及He、Ar、Kr、及Ne的鈍氣元素稀釋。該矽屬氣體最好在接近0.1至133 Pa的壓力、以及1至120 MHz之電源頻率下，以2到1000倍的稀釋率稀釋，以13至60 MHz的高頻電源更佳。用以加熱該基板的溫度最好是不大於300℃。諸如氧、氮、以及碳作為該膜中之雜質元素的非晶形成分的雜質最好是不大於1 x 1020 cm-1 。特別是，氧濃度最好是不大於5 x 1019 /cm3 且不大於1 x 1019 /cm3 更好。
圖20係一顯示根據本發明之液晶顯示面板之整體結 構的頂視圖。其中像素102呈矩陣配置的一像素部分101、掃描線輸入終端103、信號線輸入終端104係設置於具有一絕緣表面的基板100上。此處，圖20顯示一液晶顯示面板的一結構，其中被輸入到掃描線及信號線的信號係受到一外部驅動器電路控制，然而，一驅動器IC106可藉COG(玻璃上晶片)被貼裝於該基板100上，如圖21所示。該驅動器IC106可以以單晶半導體基板或一上面的電路是以TFT形成的玻璃基板。再者，在以SAS形成設置於一像素中的TFT的情形中，一掃描線驅動器電路107可以形成於待被整合如圖22所示的該基板100上。
根據本發明，前述結構的一圖案係以液滴噴射法直接形成。此處，該液滴噴射法係一種用以選擇性地噴射(射出)形成含有一供待形成於一任意位置上之導電層、一絕緣膜及其類似者用之材料的成分的液滴(亦稱為點)，依照其系統亦稱為噴墨法。
圖15顯示用來形成一圖案之液滴噴射裝置的一個模式。一液滴噴射裝置1403的頭1405各連接至一控制裝置1407。一電腦1410控制該控制裝置1407，藉以一被程式化的圖案能被畫出來。畫圖案的時機例如可基於形成於一基板1400上之記號1411來決定。或者是，一基點可基於該基板1400的邊緣來決定。此係被諸如一CCD的影像拾取裝置1404檢測到，且被一影像處理裝置1409轉換成一數位信號。該電腦1410認出該數位信號並產生一被送至該控制裝置1407的控制信號。不消說待被形成於該基板 1400上之諸圖案的資料被儲存於一記憶體媒體1408內，根據該資料一信號被送至該控制裝置1407且因而該液滴噴射裝置之各頭1405能被獨立地控制。要注意頭同樣可以依X-Y方向掃描來噴射。這在噴射於大於噴射液滴的該頭1405之寬度的較大基板上的情形中是有效率的。此外，裝置本身可以更小。
〔實施模式1〕
一通道蝕刻型薄膜電晶體的製造方法係說明如實施模式1。
於此實施模式中，描述一種液晶顯示裝置的製造方法。一種用以形成基板上像素部位中反交錯式TFT的方法以及一種用以形成連接至TFT之儲存電容器的方法係隨著步驟詳細說明。同時，亦說明一種用以形成設置於基板之一端部中的輸入終端部位用以電氣連接至設於另一基板上之電路的配線的方法。
於圖2A中，基板200可以是一無鹼玻璃基板，例如以熔融法及漂染法製造之鋇硼矽酸玻璃、鋁硼矽酸玻璃、以及鋁矽酸玻璃、能耐抗本製造步驟之處理溫度的陶瓷基板以及塑膠基板等等。再者，諸如單晶矽的半導體基板、諸如上面有一絕緣層的不鏽鋼基板的金屬基板亦可被施用。
以諸如Ti(鈦)、W(鎢)、Cr(鉻)、Al(鋁)、Ta(鉭)、Ni(鎳)、Zr(鋯)、Hf(鉿)、V(釩)、Ir(銥)、Nb(鈮)、Pd(鈀)、 Pt(鉑)、Mo(鉬)、Co(鈷)或Rh(銠)之金屬材料以濺鍍、氣相沉積等在基板200上形成之導電層201是較好的。該導電層201可形成0.01至10 nm的厚度且能以一單一或層疊的結構形成。要注意，該導電層201被設置來改善閘極電極層的黏著，因此，假設可獲致一充分的黏著，該導電層201能被省略且閘極電極可以直接形成於該基板200上。
接著，含有一導電材料的組成物被選擇性地噴射，藉此一閘極配線層202、一閘極電極層203、以及一電容器配線層204被形成於該導電層201上(圖2A)。作為形成此等層之一導電材料，具有Ag(銀)、Au(金)、Cu(銅)、W(鎢)、Al(鋁)等金屬粒子作為主成分的組成物可被使用。再者，可結合含有氧化矽的光傳送的氧化銦錫(ITO)、氧化銦錫矽(ITSO)。特別是，該閘極配線層最好是低電阻。因此，最好使用藉由稀釋或分散溶劑中金、銀、銅而得到的材料。更佳的是，使用低電阻的銀及銅。然而，如果是那樣，一阻擋膜可以以組合的方式來提供以便防止雜質。例如一氮化矽膜及硼化鎳(NiB)係用於阻擋膜。該溶劑可以是諸如丁基醋酸鹽、諸如異丙醇的醇、諸如丙粡的有機溶劑等等。表面張力與黏性可以藉控制該溶劑的濃度及增加界面活性劑而受到適當地控制。圖16顯示此階段的頂視圖。
再者，配線層可以藉由之後噴射銀及銅鍍層來形成。如果是這樣，一具有細寬度的配線被以噴射組成物的方式 形成，且之後，該配線能藉著鍍層被形成更寬。此外，被噴射的銀的粗糙表面使得鍍層更容易。該鍍層可藉著在一液體槽中浸泡一大的基板或在該大的基板上傾注溶劑來實施。
用於該液滴噴射法中之噴嘴的直徑最好是0.02至100μm(不大於30μm更好)且從該噴嘴噴出的組成物的量最好是0.001至100 pl(不大於10 pl更好)。於該液滴噴射法中有依要求式及持續式，二者皆可使用。至於使用於該液滴噴射法中的噴嘴，利用有電壓施加時會轉換之壓電體的性質的壓電方法，以及組成物被設在用以噴射該組成物之噴嘴中的加熱器帶至沸騰的熱方法二者任一皆可被使用。
目標及噴嘴頭最好是愈接近愈好，以便在一想要的位置上射出該組成物。該距離最好約0.1至3mm(不大於1mm更好)。噴嘴及目標其中之一會移動而它們彼此仍保持一相對距離，藉此可畫出想要的圖案。再者，在該組成物被噴射出之前，該目標的表面可以受到電漿處理的支配。藉施以電漿處理，該目標的表面可以是親水性或疏液性的。例如，該目標的表面變成對純水有親水性，而對以醇稀釋的膠變成疏液性。
一用以噴射組成物的步驟可在降壓情況下實施。於是，該組成物的溶劑被蒸發直到被噴射出的組成物降落在該目標上，因而用以乾燥及烘焙的步驟可被省略或縮短。在噴射該組成物之後，該乾燥及烘焙的步驟中的其中之一或二者在正常的壓力或減壓下藉由照射雷射光、快速回火、 爐管回火及其類似者來實施。乾燥及烘焙的步驟二者以熱處理來實施，然而，其等目的、溫度及時間不相同。舉例來說，乾燥係在100℃下進行三分鐘，而烘焙則在200到350℃下進行15到120分鐘。為順利地實施乾燥及烘焙，基板可預先加熱。其溫度為100到800℃(200到350℃更好)，雖然其取決於該基板的材質等等。根據此步驟，於該組成物中的溶劑被蒸發或是分散劑以化學方式移除，且週圍的樹脂被硬化且縮小，因此熔融及焊接被加速。用以執行此步驟的大氣環境為氧氣、氮氣大氣環境、或大氣。然而，由於以金屬元素溶解或分散的溶劑係容易移除的，所以在氧氣下實施較佳。
雷射照射可藉使用連續振盪或脈衝振盪的氣體雷射或固態雷射來實施。前者的氣體雷射包括準分子雷射、雅各(YAG)雷射等等，而後者的固態雷射包括使用諸如摻入Cr、Nd等的雅各(YAG)及(YVO4 )晶體的雷射。要注意有鑑於雷射光的吸收率，最好使用連續振盪雷射。此外，可使用結合脈衝振盪與連續振盪的所謂混合式雷射照射法。然而，依照基板的熱阻，以雷射照射的熱處理最好即刻實施數毫秒到數十秒的時間。快速回火(RTA)實施於一惰性氣體大氣中，藉使用紅外線燈、鹵素燈等等照射紫外光到紅外光，藉此溫度被快速升高且立即施加熱持續數毫秒到數分鐘。此處理係立即進行，因此僅有最外邊的薄膜能實際被加熱而不會影響到底層的膜。
在形成該閘極配線層202、該閘極電極層203及電容 器配線層204之後，最好對暴露於該表面上的該導電層201實施以下二步驟的其中之一。
第一方法為不與該閘極配線層202、該閘極電極層203及電容器配線層204重疊的該導電層201被絕緣以形成絕緣層301至304。換言之，不與該閘極配線層202、該閘極電極層203及電容器配線層204重疊的該導電層201被氧化而絕緣(圖2B)。以此方式，在絕緣該導電層201的情形中，被氧化以形成絕緣層的導電層201最好形成0.01到10 nm厚度。要注意的是該導電層201可以藉著被暴露於氧大氣或施以熱處理而被氧化。
第二方法為該導電層201使用該閘極配線層202、該閘極電極層203、以及該電容器層204作為遮罩來蝕刻而被移除。於施用此步驟的情形中，該導電層201的厚度沒有限制。
再者，為藉噴射含有一導電材料的組成物而形成該閘極配線層202、該閘極電極層203及電容器配線層204於該基板200上，可以施用以下方法取代前述方法以便改善在該基板與該組成物間的黏著。
首先，一底膜被形成於具有一絕緣表面的該基板200上。該底膜的設置在於防止含在該基板200中諸如Na的鹼金屬與鹼土金屬散佈到一半導體膜而不利地影響半導體元件的特性。因此，該底膜能藉使用諸如氧化矽、氮化矽、氮氧化矽、及氧化鈦的絕緣膜來形成，其能抑制鹼金屬及鹼土金屬散佈到半導體膜。特別是，該底膜最好是以對 閘極電極的材質有高度黏性的材料所形成。舉例來說，於使用Ag、Cu或Ag與Cu的疊層作為閘極配線層、該閘極電極層、或電容器配線層的情形中，最好是形成以氧化鈦(TiOx)形成的底膜。要注意的是該底膜可以具有一單一層或層疊的結構。此處，該底膜具有第一底膜與第二底膜之層疊的結構。作為第一底膜的氮氧矽膜係藉由以SiH4 、N2 O、NH3 、H2 的源氣體的電漿CVD，在0.3 Torr(39.9 Pa)，50W的RF功率，60MHz的RF頻率，及400℃的基板溫度下，以10到200 nm(50到200 nm更好)的厚度形成。作為第二底膜的氮氧化矽膜係藉由以SiH4 及N2 O的源氣體的電漿CVD，在0.3 Torr(39.9 Pa)，150W的RF功率，60MHz的RF頻率，及400℃的基板溫度下，以50到200 nm(最好是150到200 nm)的厚度形成。
於使用含有甚至一少量鹼金屬及鹼土金屬的諸如不鏽鋼基板或塑膠基板的基板的情形中，有鑑於防止雜質的散佈，設置一底膜係有效率的。另一方面，在雜質散佈不會大程度影響石英基板的情形中，不一定要設置底膜。亦即，只要能防止雜質散佈到半導體膜，就不一定要有底膜。舉例來說，在形成一半導體膜於其間插入一閘極絕緣膜的閘極電極上的情形中，該閘極絕緣膜能防止雜質散佈到該半導體膜，因此，不需要設置底膜。
之後，電漿處理係實施於該閘極電極被形成的該表面上。於此實施模式中，該閘極電極係形成於該底膜上，因此，電漿處理係施加於該底膜上。該電漿處理可被實施而 不會接觸到該閘極電極要被形成的該表面上。該電漿處理係以大氣、氧或氮作為一處理氣體，且在數十至800 Torr(106400 Pa)的壓力下，或者最好是700(93100 Pa)到800 Torr(一接近它的大氣壓力或壓力)來實施。再者，該電漿處理可以RF源或AC電源實施。例如，電漿處理係藉使用100V，13.56 MHz的交流電壓，或其類似者的一AC電源並改變該電源而產生。為射出穩定的電漿，一脈衝以一2到4μsec的電壓寬度的間隔被施加。藉施用此電漿處理，表面被修改得變成對於諸如醇或油的液體較不可被弄濕的。其後，該閘極配線層、該閘極電極層及電容器配線層係藉由噴射含有一導電材料的組成物於該基板上而形成。
藉使用任一前述方法，該閘極配線層、該閘極電極層及電容器配線層能形成於該基板200上。
接下來，一絕緣膜205係藉由電漿CVD及濺鍍形成於一單一層或一層疊的結構。特別是，其最好藉層疊三層的方式來形成；一以氮化矽形成之絕緣膜、一氧化矽形成之絕緣膜、以及一氮化矽成之絕緣膜。此處，為簡單起見，該閘極絕緣膜205係顯示為一單一層。要注意的是，為在一低沉積溫度以較少漏電流形成一密集的絕緣膜，最好包括一諸如氬的惰性氣體元素於反應氣體中且將其混入該絕緣膜中。藉形成與該閘極配線層202、該閘極電極層203及電容器配線層204接觸的氮化矽或氧化氮矽的第一層，可防止由於氧化造成的惡化。
接下來，一半導體膜206係形成於該閘極絕緣膜205上。該半導體膜206係使用以矽烷及鍺烷為特徵之半導體材料來氣體氣相沉積或濺鍍形成之AS或SAS所形成。
於利用電漿CVD的情形中，AS係藉使用屬於半導體材料氣體的SiH4 或SiH4 與H2 的混合氣體形成。藉著以3到1000倍的H2 稀釋SiH4 或是以20到40：0.9的氣體流動率來稀釋SiH6 及GeF4 ，可得到Si的組成物比率是80%或更多的SAS。特別是，最好是後者，因為該半導體膜206在該底層之間的一介面處能具有結晶性。
接著，一N型或P型半導體膜207(本文稱為半導體膜207)係形成於該半導體膜206上，作為含有一種導電型態之雜質元素的半導體。該半導體膜207可藉使用矽烷氣體及磷化氫氣體形成，且能以AS或SAS形成。
接著，一導電金屬膜208係以濺鍍或真空沉積法形成。該導電金屬膜208可以任何金屬形成，只要其係一能與該半導體膜207有一歐姆接觸的金屬材料。可使用一選自Al、Cr、Ta及Ti的元素、一含有前述元素的合金、其中組合有前述元素之一合金膜及其類似者。
藉應用前述步驟，該閘極絕緣膜205到該金屬膜208能不暴露於空氣地相繼形成。換言之，各疊層之介面能被形成而不會被漂浮於空氣的成分或雜質元素污染，因此，可減少TFT在特性上的變化。
再者，該金屬膜208能藉噴射一導電組成物於該半導體膜207上而被形成。該用以形成該金屬膜208之導電材 料可以是含有Ag、Au、Cu、W、Al等類似者的金屬粒子作為主成份的組成物。再者，可傳送光的氧化銦錫、以氧化銦錫與氧化矽形成之ITSO、有機銦、有機錫、氧化鋅、氮化鈦等類似者同樣可組合使用。
接著，一遮罩209藉選擇性地噴射於該金屬膜208上而被形成。作為遮罩209的材料，可使用諸如環氧樹脂、壓克力樹脂、酚樹脂、酚醛樹脂、三聚氰胺樹脂、以及氨基鉀酸酯樹脂的樹脂材料。再者，可使用有機材料像是苯并環丁烯、聚對二甲苯、聚芳香烴醚膜、傳送光的聚亞醯胺、以矽氧烷聚合物等的聚合物所形成的一種化合物材料、含有水溶性單聚合物及水溶性共聚合物的組成物材料。或者，可使用一種含有光敏劑的商用阻劑材料。舉例來說，可使用酚酫樹脂作為典型正型阻劑及萘醌重氮化合物作為一光敏劑、一底樹脂作為一負型阻劑及二苯基矽二醇、一酸形成劑等等。當使用任何一種前述材料時，表面張力及黏性藉著控制溶液的濃度及添加界面活性劑等等而受到適當控制。
配線及電極係藉以遮罩209(圖3A)蝕刻移除不必要部分而形成。此處，可使用濕蝕刻或乾蝕刻。於此時，半導體膜206、半導體膜207及導電金屬膜208被蝕刻以形成一半導體膜211、含有一導體型雜質元素之半導體膜212(本文稱半導體膜212)、以及一導電金屬膜213係形成於一像素TFT部位。再者，該電容器配線204與該閘極絕緣膜205被留在一電容器部位中，且該終端202與該閘極絕緣 膜205亦被留在一終端部位中。
接著，一光傳送導電膜214藉著在移除該遮罩209(圖3B)之後噴射含有一導電材料的組成物而被形成於該整個表面上。此處的該頂視圖於此係顯示於圖8。然而，沉積於該整個表面上的該光傳送導電膜214為簡明起見並未顯示於圖8。
於製造能傳送光的一種液晶顯示面板的情形中，該光傳送導電膜214可藉著以含有氧化銦錫(ITO)、含有氧化矽的氧化銦錫(ITSO)、氧化鋅(ZnO)、氧化錫(SnO2 )等等的組成物形成及烘焙一預定的圖案。再者，在製造能反射光的一種液晶顯示面板的情形中，能使用含有Ag(銀)、Au(金)、Cu(銅)、W(鎢)、Al(鋁)等等金屬粒子的組成物。否則，一光傳送導電膜或一反射導電膜可藉濺鍍而形成，且一遮罩圖案可以液滴噴射法形成，液滴噴射法可同時與一蝕刻步驟結合。
接著，一遮罩215可藉選擇性地噴射組成物於該光傳送膜214上而形成。一半導體膜216、一源極區域217、一汲極區域218、一源極電極219、一汲極區域220、以及一像素電極221係藉蝕刻移除一不需要部位而被形成(圖3C)。
整個此蝕刻步驟中，該導電金屬膜213、該半導體膜212、以及該半導體膜211的部位係立即被移除以形成一孔洞227，而同時形成該光傳送導電膜214。於此實施模式中，ITO形成的一像素電極藉使用硝酸與鹽酸或氯化鐵 溶液的混合物的濕蝕刻而被選擇性地移除，而該導電金屬膜213、該半導體膜212、以及該半導體膜211自那之後被蝕刻。要注意的是，濕蝕刻及乾蝕刻係使用於此實施模式中，然而，只有乾蝕刻可藉適當地選擇反應氣體而實施，或只有濕蝕刻可藉適當地選擇反應溶液而實施。
再者，該孔洞227能夠觸及到該半導體膜216，因而，形成具有一壓下的部位的半導體膜211。藉此孔洞227，該金屬膜213被分成源極電極219與汲極電極220，且該半導體膜212被分成源極區域217與汲極區域218。與該源極電極219接觸到之光傳送導電膜228覆蓋一與該源極電極219連接之源極配線，且特別是防止於一後續研磨步驟所產生的靜電。
於此實施模式中，該光傳送導電膜228被形成於源極配線上，然而，形成於該源極電極219或源極配線上的該光傳送導電膜214可於前述的ITO膜被蝕刻時被移除。再者，用以防護靜電的電路可藉蝕刻前述ITO膜時利用前述的ITO膜形成。
整個此蝕刻步驟中，形成終端部位的該光傳送導電膜214被移除。再者，一儲存電容器係以該電容器配線204及該像素電極221形成，而以一電容器部位中的閘極絕緣膜205作為一介電質。
接著，一遮罩藉在移除該遮罩215之後選擇性地噴射組成物被形成。然後，覆蓋在該終端部位中之該閘極配線層202的該閘極絕緣膜205選擇性地被移除(圖4A)。再者 ，一阻劑遮罩可藉使用網版印刷法或蔭蔽遮罩取代組成物被噴射的液滴噴射法而被形成。
藉使用以此方式噴射組成物而選擇性地形成的遮罩，具一反交錯式TFT 231的像素TFT部位及一儲存電容器232可被完成。然後，藉呈對應各個像素的矩陣方式安置此等像素而形成一像素部位，一用以製造一主動矩陣液晶示裝置的基板能被形成。於此說明書中，為了方便，此一基板係稱為主動矩陣基板。
接著，一配向膜223被選擇性地只形成於該主動矩陣基板的一像素部位。該配向膜223可以網版印刷或藉施加一配向膜之後使用一陰影遮罩形成一阻劑遮罩並移除它而被選擇性地形成。液晶顯示裝置的配向膜典型上係以聚亞醯胺樹脂形成。要注意的是，於此實施模式中，配向膜係在選擇性地移除覆蓋該終端部位中之閘極配線層202的該閘極絕緣膜205上形成配向膜之後形成，然而，該終端部位中的該閘極絕緣膜205及該配向膜可在形成覆蓋該終端部位中之閘極配線層202的該閘極絕緣膜205之後立即被移除。
之後，一作為配向膜的絕緣膜234、一設有一作為相反電極之導電膜235的相反基板236、以及一TFT基板200係以一夾在它們之間的間距層貼附。藉著在該空間中設置一液晶層237，可製造出一液晶顯示面板。
接下來，軟性印刷電路板(FPC)被連接到該終端部位的輸入終端202。該FPC係以一諸如聚亞醯胺的有機樹脂 膜224與一銅配線243所形成，並連接到以非等向性導電黏劑覆蓋該輸入終端的光傳送導電膜。該非等向性導電黏劑係以一黏劑241與鍍金或類似者之具有數十到數百μm直徑之導電表面的粒子混於其中而形成。由於此等粒子242與在該輸入終端202上的該光傳送導電膜及該銅配線243接觸，在其中形成電氣連接。再者，一樹脂膜245被設置用來強化此部位的機械強度。整個上述步驟中，一種含有通道蝕刻型的開關TFT及電容器的液晶顯示面板於是完成(圖4B)。
要注意的是，此實施模式中，該光傳送導電膜214被形成於該終端部位中之閘極絕緣膜205上(圖3B)，然而，覆蓋該終端部位中之輸入終端202的閘極絕緣膜205可在形成該光傳送導電膜214於該閘極配線層202上之前被移除。圖10A與10B顯示此情形中的步驟。要注意的是，對應於圖2A到2C、3A至3C、4A與4B的部位以相同參考標號標示。
如上述，於此實施模式中，藉使用一光遮罩的曝光步驟是不需要的，因此，製造步驟可予以簡化。
〔實施模式2〕
於此實施模式中，與前述實施模式不同的模式係參照圖5A至5C及6A與6B予以描述。於實施模式1中，該半導體膜206、該半導體膜207及該金屬膜208係同時被蝕刻，如圖3A所示；然而，該絕緣膜205亦可同時被蝕刻 。圖5A至5C顯示此情形中的步驟。要注意，到達形成該金屬膜208時的諸步驟可以與實施模式1的類似，因此，其說明於此予以省略。
在圖5A之後，遮罩209與309係藉選擇性地噴射組成物於該導電膜208上而形成。接著，一配線及一電極係藉以遮罩209與309蝕刻移除不必要的部位而形成(圖5B)，其可採用濕蝕刻或乾蝕刻。於此時，該絕緣膜205、該半導體膜206、該半導體膜207及金屬膜208被蝕刻，而同時一絕緣膜305、一半導體膜311、一含有一導電型態之雜質元素的半導體膜312及一導電金屬膜313被形成於一像素TFT部位中。再者，此等膜諸端被形成為大約相同平面。
於一電容器部位中，一絕緣膜321、一半導體膜322、一含有一導電型態之雜質元素的半導體膜323及一導電金屬膜324被形成。同樣地，此等膜諸端大約彼此對應。
該終端部位被蝕刻，僅留下該閘極配線層202。該閘極配線上之絕緣膜被移除，留下一與其它配線的交叉部位。於是，該閘極配線層202及該閘極配線與一絕緣膜的材料和一終端與一金屬膜的材料一樣必須具有充分的選擇率。換言之，該終端及該閘極配線的材料與該導電金屬膜的材料是不同的。
接下來，在移除該遮罩209與309之後，一光傳送導電膜325藉噴射含有一導電材料的組成物被形成於該整個表面上(圖5C)。接著，一遮罩326藉選擇性地噴射組成物 於該光傳送導電膜325上被形成，藉以一半導體膜316、一源極區域317與一汲極區域318、一源極電極319與一汲極區域320以及一像素電極330藉著以蝕刻移除不需要部位而被形成(圖6A)。
整個前述步驟，圖6B所示之一液晶顯示面板於是完成。要注意的是此實施模式可自由地與前述實施模式結合實施。
〔實施模式3〕
於此實施模式中，一種與前述實施模式不同的模式係參照圖7予以描述。要注意的是圖7中與前述諸實施模式中相同的部位係以相同參考標號予以標示。
首先，一作為保護膜的絕緣膜係在得到根據實施模式1之圖4A的狀態後形成。該絕緣膜係藉選擇性地噴射組成物而形成。一絕緣膜240及一絕緣膜241係分別形成於一像素TFT部位及一終端部位中。要注意的是該絕緣膜240及該絕緣膜241作用為鈍化膜。
再者，諸如氧化矽膜、氮化矽膜、氮氧化矽膜、以及氧化鉭膜的無機絕緣膜可形成於一單一層或一層疊的結構中。於此情形中，由於一薄的無機絕緣膜被形成於整個表面上，絕緣膜240與241係藉選擇性地噴射組成物於該絕緣膜上形成一遮罩並以蝕刻移除不需要部位而形成。
因而，一被一絕緣膜保護的反交錯式TFT被完成而不需應用使用光遮罩的曝光步驟。
要注意的是此實施模式能自由地與實施模式1或2組合實施。
〔實施模式4〕
實施模式4中，圖9A至9C顯示在一電極或一配線的端表面形成阻擋膜的情形。於此實施模式中，由於與到實施模式1之圖3A之狀態是相同的，此後僅描述與前述實施例不同點。再者，對應於圖3A的部位係以相同參考標號予以標示。
首先，該遮罩209在得到根據實施模式1之圖3A的狀態後被移除。之後，阻擋膜280及281藉選擇性地噴射組成物而被形成於半導體膜211、含有一種導電型態之雜質元素之半導體膜212、以及金屬膜213的端表面上。
該等阻擋膜280及281係以諸如周知的導電材料、環氧樹脂、壓克力樹脂、酚樹脂、酚醛樹脂、三聚氰胺樹脂以及氨基鉀酸酯的樹脂材料製成。於應用此等樹脂材料的情形中，其黏性最好藉使用溶劑來溶解或分散而受到控制。再者，最好使用疏液性樹脂，諸如含有氟化物原子或僅以碳氫化物形成的樹脂。更精確而言，可使用含有在一分子中包括一氯化物原子之單體的樹脂或含有僅以碳及氫原子形成之單體的樹脂。要注意的是，在以一導電材料形成阻擋膜的情形中，其必須要不與配線短路的方式形成。因此，該等阻擋膜最好以樹脂材料形成於一可能會與一配線形成短路的區域中。而且，當依照該等端表面的斜率形成 該等阻擋膜時可能會有一斷裂。為防止該斷裂，一或多個液滴在用以固化組成物的噴射之後被烘焙，亦即，噴射及烘焙最好重覆地實施。
一般而言，當該半導體膜206、該半導體膜207及金屬膜208被的一層疊的結構被同時蝕刻以形成一圖案時，一階梯被形成。因此，藉形成諸阻擋膜於該半導體膜211、該半導體膜212及該金屬膜213的端表面上，斷裂能於形成一光傳送導電膜時被防止。該阻擋膜係藉根據位置控制噴射量而形成，使得一端表面的階梯能被平坦化。
如此實施模式中所述者，藉選擇性地噴射組成物來設置諸阻擋膜於一具有一階梯的部位上，可防止斷裂，因而能改善產量。而且，描述於此實施模式中的方法能用於只要有階梯的任何部位。
要注意的是，此實施模式能自由地結合實施模式1至3的結構實施。
〔實施模式5〕
於實施模式1中，一絕緣膜、第一非晶形半導體膜、含有N型或P型之雜質元素的第二非晶形半導體膜、以及第一導電膜係相繼地連續層疊。圖13顯示一種裝置的例子，其設有多數個於依此方式相繼沉積的情形中使用的腔。
圖13顯示描述於此實施例中從頂部檢視的裝置(持績沉積系統)的示意圖。圖13中，參考標號10至15標示各 具氣密性的腔。各該等腔係設有抽真空泵及一惰性氣體進入系統。
以10及15標示之腔係用以將取樣(處理基板)30轉移到該系統的負荷鎖定腔。以11標示的腔係用以沉積一絕緣膜104的第一腔。以12標示之腔係用以沉積第一非晶形半導體膜105的第二腔。以13標示的腔係用以沉積N型之第二非晶形半導體膜106的第三腔。以14標示的腔係用以沉積第一導電膜107的第四腔。再者，一共同設給各腔的腔係以20標示的共同腔。
首先，所有該等腔被抽真空至一高真空並接著以一惰性氣體潔淨，此處該惰性氣體為氮(常壓下)。再者，所有的閘閥22至27是關閉的。
首先，一儲存數個處理基板的卡匣28被轉移到該負荷鎖定腔10。在該卡匣28的轉移之後，未顯示的該負荷鎖定腔10的門被關閉。於此狀態下，一處理基板30藉開啟該閘閥22而被帶出該卡匣28，且接著被一機器手臂21轉移到該共同腔20。於此時，在該共同腔20內進行對準。要注意的是，配線202、203及204係形成於該基板30上，其等係根據實施模式1得到的。
此處，閘閥22被關閉且閘閥23被開啟。然後，該處理基板30被轉移到第一腔11。該處理基板30在該第一腔內，在150至300℃下被施以一膜沉積步驟，從而得到該閘極絕緣膜205。要注意的是，該絕緣膜可以是一氮化矽膜、氧化矽膜、氮氧化矽膜、或此等膜的疊層。於此實施 模式中，使用一單一層的氮化矽膜，然而，亦可使用二、三或更多層的疊層。要注意的是此處係使用能實施電漿CVD的腔；然而，亦能使用藉使用一目標實施的濺鍍的腔。
在沉積該等絕緣膜之後，該處理基板被機器手臂帶出該共同腔且被轉移到該第二腔12。於該第二腔12內，一類似於該第一腔11的膜沉積步驟係於150至300℃下施用，且該第一非晶形半導體膜105以電漿CVD獲得。要注意的是，該第一非晶形半導體膜可以是一微晶體半導體膜、非晶形鍺膜、非晶形矽鍺膜、或此等膜的一疊層。再者，用以降低氫濃度的熱處理可藉由設定用以於350至500℃下形成該第一非晶形半導體膜的溫度而予以省略。要注意的是，此處使用能實施電漿CVD的腔；然而，亦可使用能實施藉使用一目標的濺鍍的腔。
在沉積該第一非晶形半導體膜105之後，該處理基板被帶出該共同腔並轉移到該第三腔13。於該第三腔13內，一類似於該第二腔12的膜沉積步驟於150至300℃下施用，且含有N型的雜質元素(P或As)的該第二非瞐形半導體膜106係以電漿CVD獲得。要注意的是此處使用能實施電漿CVD的腔；然而，亦可使用能實施藉使用一目標的濺鍍的腔。
在沉積含有N型之雜質元素的該第二非晶形半導體膜106之後，該處理基板被帶出該共同腔且被轉移到該第四腔14。於該第四腔14內，該第一導電膜107係藉使用一 金屬目標的濺鍍獲得。要注意的是該第一導電膜可藉噴射含有如實施模式1中所述之導電材料的組成物來形成，其能由實施者適當地選取。
相繼地以四層來沉積的該處理基板被機器手臂轉移到該負荷鎖定腔15並儲存於該卡匣29內。
不消說圖13所示之裝置僅係一範例。再者，此實施例能自由地結合實施模式1至4的任一種來實施。
〔實施模式6〕
於實施模式6中，一與實施模式5不同的模式係參照圖14予以說明。特別是，多數個腔係用來相繼地層疊實施模式5中的膜；然而，只有一個腔被用來相繼地層疊諸層而同時藉使用圖14所示之裝置保持其中的高真空。
於此實施模式中，使用圖14所示之系統。於圖14中，參考標號40標示一處理基板，50標示一共同腔，44與46標示負荷鎖定腔，45標示一腔，以及42與43標示卡匣。於此實施模式中，相同的腔係供層疊諸層之用以便防止於該基板被轉移時產生的污染。
此實施模式能自由地結合實施模式1至4的任一種實施。
舉例來說，於施加到實施模式1的情形中，多數個目標係設於該負荷鎖定腔45中。然後，藉相繼地交換反應氣體，絕緣膜205、第一非晶形半導體膜206、含有N型的雜質元素的第二非晶形半導體膜207、以及第一導電膜 208被層疊。
〔實施模式7〕
於此實施模式中，應用本發明於一反射液晶顯示裝置的例子係參照圖12予以說明。
首先，準備一具有絕緣表面的基板700。該基板700可以是無鹼玻璃基板，諸如以熔融法及漂染法製造之鋇硼矽酸玻璃、鋁硼矽酸玻璃、以及鋁矽酸玻璃、能耐抗本製造步驟之處理溫度的陶瓷基板以及塑膠基板等等。再者，諸如以單晶矽等形成的半導體基板、以及在諸如不鏽鋼的金屬基板之表面上有一絕緣層的不鏽鋼板亦可加以施用。
接下來，一閘極配線701及一投射部位702係藉選擇性地噴射含有一導電材料之組成物於該基板700上而形成。該投射部位係設於由一閘配線及一源極配線包圍的區域中，其係形成像素電極的一顯示區域。要注意的是，該投射部位702並不特別受限且其依直徑方向的剖面表面可以是多邊形或呈一不對稱形狀。舉例來說，該投射部位702可具有一圓柱的、棱柱的、圓錐的、或三角錐的形狀。再者，該投射部位702可以規則或不規則地設置。
接下來，一閘極絕緣膜703係藉電漿CVD以單一層或層疊的結構形成。該絕緣膜703係形成於上面有形成一投射部位且於該表面上有諸突起與凹處的基板上。
隨後，一第一半導體膜、一含有雜質元素的第二半導體膜、以及一第一導電膜係相繼地以疊層形成。
該第一半導體膜係藉使用具矽烷及鍺烷為特徵之半導體氣體的氣相沉積或濺鍍以AS或SAS形成。該含有雜質元素的第二半導體膜可藉使用矽烷氣體及磷化氫氣體形成，且可以AS或SAS形成。
接下來，一遮罩係藉選擇性地噴射組成物被形成於該第一導電膜，接著該第一半導體膜、該第二半導體膜及該第一導電膜藉著使用該遮罩被蝕刻。因而，該第一半導體膜、該第二半導體膜及該第一導電膜分別被圖案化。
之後，第二導電膜藉使用已知的方法被形成於整個表面上。要注意該第二導電膜係藉使用一反射導電膜被形成。再者，該第二導電膜可藉噴射一導電材料而被形成。
接下來，一遮罩係藉選擇性地噴射組成物而被形成於該第二導電膜上，然後未被該遮罩覆蓋的一部位被蝕刻以形一半導體膜716、一源極區域717、一汲極區域718、一源極電極719、一汲極電極720、以及一像素電極705。
因此，形成於該投射部位702上的絕緣膜在該表面上具有諸突起與凹處。因為該像素電極705被形成於表面具有諸突起與凹處的該絕緣膜703上，所以該像素電極705在表面上能具有諸突起與凹處，該表面會散射光。
根據此實施模式，一遮罩能藉著於形成一像素TFT部位時選擇性地噴射組成物而被形成，此能省略一使用光罩的曝光步驟。傳統上，會需要增加一步驟來形成突起與凹處；然而，於此實施模式中，突起在藉噴射組成物來形成閘極線的同時便被形成。因此，突起與凹處可被形成於一 像素電極上而無需額外的步驟。
〔實施模式8〕
於此實施模式中，一用以製造實施模式1中的主動矩陣基板的簡化的步驟係參照圖11A至11C予以說明。
首先，閘極配線層202、閘極電極層203、以及電容器配線層204係藉選擇性地噴射含有一導電材料的組成物而被形成於基板200上。接下來，閘極絕緣膜205以電漿CVD或濺鍍以單層或一層疊的結構形成。而且，作為一主動層的半導體膜206及作為一含有一種導電型之雜質元素的半導體的N型或P型半導體膜207被形成。前述步驟係類似於實施模式1，因此，此處省略詳細說明。
接下來，一導電金屬膜508藉選擇性地噴射一導電組成物而被形成於該半導體膜207上(圖11A)。該金屬膜508能以一含有諸如Ag、Au、Cu、W及Al作為其主成份的金屬粒子的導電組成物形成。再者，可傳送光的氧化銦錫、以氧化銦錫與氧化矽形成之ITSO、有機銦、有機錫、氧化鋅、氮化鈦等類似者可組合使用。
接下來，不被該金屬膜508覆蓋的該半導體膜206與207以該金屬膜508作為遮罩被蝕刻，從而一半導體膜511及一N型半導體膜512被形成於一像素TFT部位中(圖11B)。要注意的是，此處可使用濕蝕刻或乾蝕刻；然而，一種不會侵蝕該金屬膜508的方法較佳。
接下來，一光傳送導電膜514藉噴射含有一導電材料 的組成物而被形成於整個表面上，且接著一遮罩515藉選擇性地噴射組成物而被形成。藉著用此遮罩515蝕刻，一半導體膜516、一源極區域517、一汲極區域518、一源極電極519、一汲極電極520、以及一像素電極521被形成。
根據此實施模式，藉選擇性地形成該金屬膜508並將它用作為一遮罩，用以形成一遮罩及在蝕刻後移除該遮罩的步驟不再需要。因此，液晶顯示面板能以較簡單的步驟形成。
〔實施模式9〕
接下來，用以安裝一驅動器電路於根據前述實施模式之液晶顯示面板上的模式係參照圖17A、17B、18A、18B、19A及19B予以說明。
首先，參照圖17A與17B說明使用COG的一顯示裝置。一用以顯示諸如文字及影像的資料的像素部位1002、在一掃描側上之驅動器電路1003及1004等等係設置於一基板1001上。設置有多數個驅動器電路的基板1005及1008被劃分成長方形形狀且該被劃分的驅動器電路(此後稱為驅動器IC)被安裝於該基板1001上。圖17A顯示一用以安裝多數個驅動器IC1007的模式，該等驅動器IC1007諸端與貼帶1006貼附。圖17B顯示用以安裝一驅動器IC1010的模式，該驅動器IC1010諸端與貼帶1009貼附。
接下來，參照圖18A及18B說明使用TAB的一顯示裝置。在一掃描線側上的像素部位1002、驅動器電路1003與1004被設置於該基板1001上。圖18A顯示一用以將該等貼帶1006貼附於該基板1001上並安裝驅動器IC於該等貼帶1006上的模式。圖18B顯示一用以將該貼帶1009貼附於該基板1001上並安裝該驅動器IC 1010於該貼帶1009上的模式。於後者的情形中，為了強化，一用以固定該驅動器IC1010的金屬件最好設置在一起。
有鑑於改善生產率，最好是安裝於一液晶顯示裝置上的此等驅動器IC以多數的方式形成於基板1005及1008上，基板1005及1008的一側是300至1000 mm或更大。
換言之，一具有一驅動器電路部位且輸入及輸出終端作為一單元的電路圖案係以多數的方式形成於基板1005與1008上，且可被劃分隔開。該驅動器IC的長邊可以考量一像素部位一邊的長度與一像素間距來決定。該驅動器IC可以具有一長方形的形狀，其長邊是15至80 nm且短邊是1至6nm，如圖17A及18A所示。或者，該驅動器IC可以具有一與該像素區域1002其中一邊一樣長的長邊，或是加上該像素部位1002其中一邊、以及該驅動器電路1003與1004之一邊的長度。
如圖17A、17B、18A及18B所示，藉形成驅動器IC於一玻璃基板上，特別是一長邊在長度方面不受限，因此，只有少數需要對應於該像素部位1002安裝。換言之，由於機械長度且取決於基板，以單晶矽形成之驅動器IC 無法製成長的。藉形成一驅動IC於一玻璃基板上，母基板的形狀並不受限，因此，生產率不會降低。此相較於將IC晶片取出一圓形矽晶圓的情形來說是一顯著的優點。
於圖17A、17B、18A及18B中，各具有一驅動器電路的驅動器IC1007、1008或1009係安裝於該像素部位1002的一外部區域。此等驅動器IC1007至1009係在一信號線邊上的驅動器電路。為形成一對應於一RGB全彩顯示器的像素區域，XGA需要3072條信號線且UXGA需要4800條信號線。以此等數目形成之該等信號線在該像素區域1002的端部位以一些塊的方式被劃分以得到引線配線，然後根據驅動器IC1007至1009的輸出終端的間距被聚集。
該驅動器IC最好是以一形成於一基板上的結晶半導體形成。該結晶半導體最好係以連續雷射照射形成。因此，可使用連續振盪的一固態雷射或一氣體雷射來產生雷射光。藉連續振盪雷射，一電晶體可藉使用一具有結晶大、晶體缺陷少的多晶半導體層而被形成。再者，因為移動性與響應好，可進行高速驅動，結果較傳統式能改善元件的工作頻率。因此，因為特性少改變，可得到高的可靠度。電晶體的通道方向與雷射光對基板的掃描方向最好是相同，以便進一步改善工作頻率。於藉使用連續振盪雷射的雷射結晶化步驟中，於電晶體的通道方向與雷射光對基板的掃描方向近乎彼此平行(最好是-30至30o )時可得到最高移動性。通道長度的方向係通道形成區域中的電流流動方向 ，換言之其係電荷移動的方向。以此方式製造的電晶體具有以多晶半導體層形成之主動層，該多晶半導體層的晶體結晶以通道的方向延伸，其意味著晶體晶界係近乎依該通道的方向形成。
為實施雷射晶體化，該雷射光最好精確地聚焦以具有一約1至nm的光束寬度，其係與該驅動IC的短邊一樣長。再者，雷射光的照射區域最好是線性的以便確保有一充分且有效的能量密度。然而，此處的線性就某種嚴格的意義來說並非表示一條線，而是表示一大的長方形或是具有大的 橫比的矩形，例如，一具有二或更大 橫比(10比10000更好)者。依此方式，當雷射光的光束點的寬度與一驅動器IC的一短邊一樣長時，可提供一種產率有改善的顯示裝置的製造方法。
於圖17A、17B、18A及18B中，掃描線驅動器電路與一像素部位被整合形成，且安裝一驅動器IC作為一信號線驅動器電路。然而，本發明並不限於此模式且驅動器IC可被安裝同時作為。掃描線驅動器電路與信號線驅動器於該情形下，掃描線端與信號線端最好使用具有不同規格的驅動器IC。
於該像素區域1002中，諸信號線與諸掃描線互相交錯以形成一矩陣，且諸電晶體係對應於各交點部位配置。根據本發明，通道部位以非瞐形半導體或半非晶形半導體形成之TFT被用作為配置於該像素區域1002中的電晶體。該非晶形半導體係在不大於300℃下的電漿CVD形成。 舉例來說，一具有550x650 nm大小的無鹼玻璃基板能以於一短時間內形成要形成電晶體所必需的厚度。此等製造技術的特性在製造具有大顯示的顯示裝置方面是有效率的。再者，藉著以SAS形成一通道形成區域，半非晶形TFT能獲得2至10 cm2 /V sec的電場移動性。因此，此TFT可用作為一像素中的開關元件以及構成一掃描線端上驅動器電路的一元件。因此，能製造出實現面板上系統的液晶顯示面板。
要注意的是藉使用半導體層是以SAS形成的TFT，一掃描線驅動器電路同樣可整合地形成於圖17A、17B、18A及18B中一基板上。於使用半導體層是以AS形成的TFT的情形中，驅動器IC可被安裝同時作為掃描線驅動器電路及信號線驅動器電路。
於該情形中，具有不同規格之驅動器IC被使用於掃描線端與信號線端。舉例來說，構成掃描線端上之驅動器IC的電晶體必須要耐受得住大約30V的壓力，而其驅動頻率為100 kHz或更少且並不特別需要能高速作業。因此，構成掃描線端上之驅動器的電晶體的通道長度(L)最好要夠長。另一方面，構成信號線端上之驅動器IC的電晶體則必須要耐受大約僅12V的壓力，而3V時的驅動頻率約65 MHz，以及必須要能高速作業。因此，構成該驅動器之電晶體的通道長度最好使用微米規則來設定。
圖19A與19B顯示以COG安裝驅動器IC的結構。圖19A顯示一驅動器IC806利用非等向性導電材料被安裝於 一TFT基板800上。一像素區域801及一於信號線端上之輸入終端804(於掃描線端上之輸入終端係類似的)係設於該TFT基板800上。一相反基板829以一密封材料826被黏附到該TFT基板800，且中間夾有一液晶層830。
一FPC 812以非等向性導電材料被黏附到該信號線端上的輸入終端804。該非等向性導電材料係以樹脂815及導電粒子814形成，該非等向性導電材料的直徑為數十到數百μm，且表面被鍍以Au及其類似者。信號線輸入終端104及形成於該FPC 812上的配線813透過該等導電粒子814電氣連接。驅動器IC806以非等向性導電材料被黏附至該TFT基板800上，設置於驅動器IC806上的輸入與輸出終端809以及該信號線端上的輸入終端804透過混入樹脂811中的導電粒子810電氣連接。
再者，如圖19B所示，驅動器IC806可以一黏劑816固定於該TFT基板800上，且該驅動器IC之輸入與輸出終端及一引線配線或一連接配線可被一Au線817連接。然後，密封樹脂818被用來密封。要注意的是，該驅動器IC的安裝方法並不特別受限且亦可使用習知COG、接線、或TAB。
因為該驅動器IC與一相反電極一樣厚，在它們之間的空間高度變成大約相同，且一顯示裝置整體能作成薄的。再者，藉使用相同材料形成各基板，即使於該顯示裝置的溫度改變時不會產生熱應力，因而以TFT形成之電路的特性不會損害。再者，藉安裝比IC晶片長的驅動器IC的 驅動器電路如此實施模式所示者，則要被安裝於一像素域中之驅動器IC的數量可被減少。
如上所述，一驅動器電路能被併入於一液晶顯示面板中。
〔實施模式10〕
藉著根據實施模式9製造的液晶顯示面板，能完成液晶顯示電視接收器。圖23係一顯示液晶顯示電視接收器之主要結構的方塊圖。於該液晶顯示面板中，只有一像素區域401形成且一掃描線驅動器電路403及一信號線驅動器電路402以TAB安裝如圖20中所示，或者該掃描線驅動器電路403及該信號線驅動器電路402以COG被安裝於該像素區域401之周邊，如圖21中所示。不然，一TFT以SAS形成，該像素區域401與該掃描線驅動器電路403被整合地形成於一基板上，且該信號線驅動器電路402被安裝成如圖22所示之一驅動器IC。本發明能應用此等模式的任何模式。
設有一放大由一調諧器404接收之諸信號中的影像信號的影像信號放大器電路405、一將被輸出信號轉換成對應紅、綠及藍的各色彩信號的影像信號處理電路406、一轉換該等用以輸入一驅動器IC之影像信號的控制電路407等作為其它的外部電路。該控制電路407輸出信號到掃描線端與信號線端。當進行一數位驅動時，一信號除法電路408被設置該信號線端上以將輸入的數位信號劃分成待被 供應的m片。
由調諧器404所接收之諸信號中，一音頻信號被送至一音頻信號放大器電路409且該被輸出之信號透過一音頻信號處理電路410被供應至一揚聲器413。控制電路411接收一接收站(接收頻率)之資料以及來自一輸入部位412之音頻控制並將它們送至調諧器404以及音頻信號處理電路410。
圖24係一液晶顯示模組的例子，其中一TFT基板200與一相反基板229被一密封材料226固定，其中夾有該像素部位101與該液晶層230以形成一顯示區域。必須要有一彩色層250來實施彩色顯示。於一RGB法的情形中，一各對應於紅、綠及藍的彩色層以對應的方式被供給各個像素。極化器251與252被設置於該TFT基板200與該相反基板229的外部。一光源係以一冷陰極管258及一光導259構成。一電路基板257藉一軟性配線基板256連接到該TFT基板200且與諸如控制電路及電源電路的外部電路合併。
圖25顯示藉將前述液晶顯示模組組合入一外殼2301中所完成的一電視接收器。一顯示螢幕2303係以該液晶顯示模組完成且設置有揚聲器2304、一操作開關2305等等作為配件設備。以此方式，可完成根據本發明之電視接收器。
不消說，本發明並不受限於電視接收器且能使用於多種應用，特別是作為一大的顯示媒體諸如個人電腦的監視 器、火車站、機場等中的資訊顯示器、街頭的廣告示器。
本申請案係根據於2003年十一月14日於日本專利局提出申請之第2003-386013號日本專利申請案，其內容於此併入參考。
10‧‧‧負載鎖定腔
11‧‧‧第一腔
12‧‧‧第二腔
13‧‧‧第三腔
14‧‧‧第四腔
15‧‧‧負載鎖定腔
20‧‧‧共同腔
21‧‧‧機器手臂
22‧‧‧閘閥
23‧‧‧閘閥
24‧‧‧閘閥
25‧‧‧閘閥
26‧‧‧閘閥
27‧‧‧閘閥
28‧‧‧卡匣
29‧‧‧卡匣
30‧‧‧處理基板
40‧‧‧處理基板
42‧‧‧卡匣
43‧‧‧卡匣
44‧‧‧負載鎖定腔
45‧‧‧腔
46‧‧‧負載鎖定腔
100‧‧‧基板
101‧‧‧像素部位
102‧‧‧像素
103‧‧‧掃描線輸入終端
104‧‧‧信號線輸入終端
105‧‧‧第一非晶形半導體膜
106‧‧‧第一非晶形半導體膜
107‧‧‧掃描線輸入終端
109‧‧‧第一導電膜
140‧‧‧絕緣膜
141‧‧‧絕緣膜
200‧‧‧基板
201‧‧‧導電層
202‧‧‧閘極配線層
203‧‧‧閘極配線/閘極電極層
204‧‧‧電容器配線層
205‧‧‧閘極絕緣層
206‧‧‧半導體膜
207‧‧‧半導體膜
208‧‧‧金屬膜
209‧‧‧遮罩
211‧‧‧半導體膜
212‧‧‧半導體膜
213‧‧‧金屬膜
214‧‧‧光傳送導電膜
215‧‧‧遮罩
216‧‧‧半導體膜
217‧‧‧源極區域
218‧‧‧汲極區域
219‧‧‧源極配線/源極電極
220‧‧‧汲極電極
221‧‧‧像素電極
223‧‧‧閘極配線
226‧‧‧密封材料
227‧‧‧孔洞
228‧‧‧光傳送導電膜
229‧‧‧相反基板
230‧‧‧液晶層
231‧‧‧薄膜電晶體
232‧‧‧儲存電容器
234‧‧‧絕緣膜
235‧‧‧導電膜
236‧‧‧相反基板
237‧‧‧液晶層
239‧‧‧源極配線
241‧‧‧黏劑
242‧‧‧粒子
243‧‧‧銅配線
244‧‧‧有機樹脂膜
245‧‧‧樹脂層
250‧‧‧彩色層
251‧‧‧極化器
252‧‧‧極化器
256‧‧‧軟性配線基板
257‧‧‧電路基板
258‧‧‧冷陰極管
259‧‧‧光導
280‧‧‧阻擋膜
281‧‧‧阻擋膜
305‧‧‧絕緣膜
309‧‧‧遮罩
311‧‧‧半導體膜
312‧‧‧半導體膜
313‧‧‧金屬膜
316‧‧‧半導體膜
317‧‧‧源極區域
318‧‧‧汲極區域
319‧‧‧源極電極
320‧‧‧汲極電極
321‧‧‧絕緣膜
322‧‧‧半導體膜
323‧‧‧半導體膜
324‧‧‧金屬膜
325‧‧‧光傳送導電膜
330‧‧‧像素電極
401‧‧‧像素部位
402‧‧‧信號線驅動器電路
403‧‧‧掃描線驅動器電路
404‧‧‧調諧器
405‧‧‧影像信號處理電路
406‧‧‧影像信號放大器電路
407‧‧‧控制電路
408‧‧‧信號除法電路
409‧‧‧音頻信號放大器電路
410‧‧‧音頻信號處理電路
411‧‧‧控制電路
412‧‧‧輸入部位
413‧‧‧揚聲器
508‧‧‧金屬膜
511‧‧‧半導體膜
512‧‧‧N型半導體膜
515‧‧‧遮罩
516‧‧‧半導體膜
517‧‧‧源極區域
518‧‧‧汲極區域
519‧‧‧源極電極
520‧‧‧汲極電極
521‧‧‧像素電極
700‧‧‧基板
701‧‧‧配線
702‧‧‧投射部位
703‧‧‧閘極絕緣膜
705‧‧‧像素電極
706‧‧‧半導體膜
717‧‧‧源極區域
718‧‧‧汲極區域
719‧‧‧源極電極
720‧‧‧汲極電極
800‧‧‧基板
801‧‧‧像素區域
804‧‧‧信號線輸入終端
806‧‧‧驅動器IC
811‧‧‧樹脂
812‧‧‧軟性印刷電路板
814‧‧‧導電粒子
815‧‧‧樹脂
816‧‧‧黏劑
826‧‧‧密封材料
829‧‧‧相反基板
830‧‧‧液晶層
1001‧‧‧基板
1002‧‧‧像素部位
1003‧‧‧掃描端上之驅動器電路
1004‧‧‧掃描端上之驅動器電路
1005‧‧‧基板
1006‧‧‧貼帶
1007‧‧‧驅動器IC
1008‧‧‧基板
1009‧‧‧貼帶
1010‧‧‧驅動器IC
1400‧‧‧基板
1403‧‧‧液滴噴射裝置
1404‧‧‧影像拾取裝置
1405‧‧‧頭
1407‧‧‧控制裝置
1408‧‧‧記憶體媒體
1409‧‧‧影像處理裝置
1410‧‧‧電腦
1411‧‧‧記號
2301‧‧‧外殼
2303‧‧‧顯示螢幕
2304‧‧‧揚聲器
2305‧‧‧操作開關
圖1係本發明之一頂視圖。
圖2A至2C係顯示本發明之液晶顯示裝置之製造步驟的剖面圖。
圖3A至3C係顯示本發明之液晶顯示裝置之製造步驟的剖面圖。
圖4A至4B係顯示本發明之液晶顯示裝置之製造步驟的剖面圖。
圖5A至5C係顯示本發明之液晶顯示裝置之製造步驟的剖面圖。
圖6A至6B係顯示本發明之液晶顯示裝置之製造步驟的剖面圖。
圖7係一液晶顯示裝置的剖面圖。
圖8係一顯示本發明之液晶顯示裝置之製造步驟的剖面圖。
圖9A至9C係顯示本發明之液晶顯示裝置之製造步驟的剖面圖。
圖10A與10B係顯示本發明之液晶顯示裝置之製造步驟的剖面圖。
圖11A至11C係顯示本發明之液晶顯示裝置之製造步驟的剖面圖。
圖12係反射電子光學裝置的剖面圖。
圖13係一製造裝置之頂視圖。
圖14係一製造裝置之頂視圖。
圖15係一顯示可施用於本發明之液滴噴射裝置的結構圖。
圖16係顯示本發明之液晶顯示裝置之製造步驟的一剖面圖。
圖17A與17B係顯示用以安裝本發明之液晶顯示裝置之驅動器電路之方法的圖。
圖18A與18B係顯示用以安裝本發明之液晶顯示裝置之驅動器電路之方法的圖。
圖19A與19B係顯示用以安裝本發明之液晶顯示裝置之驅動器電路之方法的圖。
圖20係顯示本發明之液晶顯示裝置之結構的一頂視圖。
圖21係顯示本發明之液晶顯示裝置之結構的一頂視圖。
圖22係顯示本發明之液晶顯示裝置之結構的一頂視圖。
圖23係顯示本發明之液晶顯示裝置之接收器的主要結構的一方塊圖。
圖24係一顯示本發明之液晶顯示裝置之結構的圖。
圖25係一由本發明所完成之電子裝置的例子的圖。
209‧‧‧遮罩
211‧‧‧半導體膜
212‧‧‧半導體膜
213‧‧‧金屬膜
214‧‧‧光傳送導電膜
215‧‧‧遮罩
216‧‧‧半導體膜
217‧‧‧源極區域
218‧‧‧汲極區域
219‧‧‧源極配線/源極電極
220‧‧‧汲極電極
221‧‧‧像素電極
227‧‧‧孔洞
228‧‧‧光傳送導電膜

Claims (14)

  1. 一種液晶顯示裝置，包含：一導電層，在一絕緣表面之上；一閘極電極，形成於該導電層上；一半導體膜，形成於夾有一絕緣膜之該閘極電極上；一源極區域與一汲極區域，形成於該半導體膜上；一源極電極，形成於該源極區域之上；一汲極電極，形成於該汲極區域之上；一阻擋膜，形成以便覆蓋至少部分之該汲極電極之一端表面、該汲極區域之一端表面、及該半導體膜之一端表面；以及一像素電極，形成以便覆蓋該汲極電極及該阻擋膜，其中該像素電極與該絕緣膜相接觸，其中該汲極區域之該端表面對應於該半導體膜之該端表面及該汲極電極之該端表面，以及其中一部分的不與該閘極電極重疊的該導電層被氧化而絕緣。
  2. 一種液晶顯示裝置，包含：一導電層，在一絕緣表面之上；一閘極電極，形成於該導電層上；一半導體膜，形成於夾有一絕緣膜之該閘極電極上；一源極區域與一汲極區域，形成於該半導體膜上； 一源極電極，形成於該源極區域之上；一汲極電極，形成於該汲極區域之上；一阻擋膜，形成以便覆蓋至少部分之該汲極電極之一端表面、該汲極區域之一端表面、及該半導體膜之一端表面；以及一像素電極，形成以便覆蓋該汲極電極及該阻擋膜，其中該像素電極與該絕緣膜相接觸，其中該汲極區域之該端表面對應於該半導體膜之該端表面與該汲極電極之該端表面，且其中該汲極區域之另一端表面對應於該像素電極之一端表面與該汲極電極之另一端表面，以及其中一部分的不與該閘極電極重疊的該導電層被氧化而絕緣。
  3. 如申請專利範圍第1項之液晶顯示裝置，其中該像素電極係以一光傳送導電膜形成。
  4. 如申請專利範圍第2項之液晶顯示裝置，其中該像素電極係以一光傳送導電膜形成。
  5. 如申請專利範圍第1項之液晶顯示裝置，其中該像素電極係以一含有Ag(銀)、Au(金)、Cu(銅)、W(鎢)及鋁(Al)作為主要成份之導電膜或此等膜之疊層所形成。
  6. 如申請專利範圍第2項之液晶顯示裝置，其中該像素電極係以一含有Ag(銀)、Au(金)、Cu(銅)、W(鎢)及鋁(Al)作為主要成份之導電膜或此等膜之疊層所形成。
  7. 如申請專利範圍第1項之液晶顯示裝置，其中該半 導體膜係一含有氫及鹵素元素及一晶體結構之半非晶形半導體。
  8. 如申請專利範圍第2項之液晶顯示裝置，其中該半導體膜係一含有氫及鹵素元素及一晶體結構之半非晶形半導體。
  9. 如申請專利範圍第1項之液晶顯示裝置，其中該阻擋膜係以選自由環氧樹脂、壓克力樹脂、酚樹脂、酚醛樹脂、三聚氰胺樹脂、以及氨基鉀酸酯樹脂組成的群組的樹脂材料所形成。
  10. 如申請專利範圍第2項之液晶顯示裝置，其中該阻擋膜係以選自由環氧樹脂、壓克力樹脂、酚樹脂、酚醛樹脂、三聚氰胺樹脂、以及氨基鉀酸酯樹脂組成的群組的樹脂材料所形成。
  11. 如申請專利範圍第1項之液晶顯示裝置，其中該導電層包含選自由Ti(鈦)、W(鎢)、Cr(鉻)、Al(鋁)、Ta(鉭)、Ni(鎳)、Zr(鋯)、Hf(鉿)、V(釩)、Ir(銥)、Nb(鈮)、Pd(鈀)、Pt(鉑)、Mo(鉬)、Co(鈷)及Rh(銠)組成的群組的金屬材料。
  12. 如申請專利範圍第2項之液晶顯示裝置，其中該導電層包含選自由Ti(鈦)、W(鎢)、Cr(鉻)、Al(鋁)、Ta(鉭)、Ni(鎳)、Zr(鋯)、Hf(鉿)、V(釩)、Ir(銥)、Nb(鈮)、Pd(鈀)、Pt(鉑)、Mo(鉬)、Co(鈷)及Rh(銠)組成的群組的金屬材料。
  13. 如申請專利範圍第1項之液晶顯示裝置，其中該 導電層係以濺鍍或氣相沉積法形成。
  14. 如申請專利範圍第2項之液晶顯示裝置，其中該導電層係以濺鍍或氣相沉積法形成。
TW093134156A 2003-11-14 2004-11-09 液晶顯示裝置及其製造方法 TWI390316B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003386013 2003-11-14

Publications (2)

Publication Number Publication Date
TW200525263A TW200525263A (en) 2005-08-01
TWI390316B true TWI390316B (zh) 2013-03-21

Family

ID=34587385

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093134156A TWI390316B (zh) 2003-11-14 2004-11-09 液晶顯示裝置及其製造方法

Country Status (5)

Country Link
US (1) US7499117B2 (zh)
KR (1) KR101110766B1 (zh)
CN (1) CN1879055B (zh)
TW (1) TWI390316B (zh)
WO (1) WO2005047966A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8247965B2 (en) * 2003-11-14 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Light emitting display device and method for manufacturing the same
CN1890698B (zh) * 2003-12-02 2011-07-13 株式会社半导体能源研究所 显示器件及其制造方法和电视装置
JP2007035911A (ja) * 2005-07-27 2007-02-08 Seiko Epson Corp ボンディングパッドの製造方法、ボンディングパッド、及び電子デバイスの製造方法、電子デバイス
US7853414B2 (en) 2005-11-23 2010-12-14 Electric Mirror, Llc Mounting structure for a mirror assembly
WO2007062409A2 (en) * 2005-11-23 2007-05-31 Electric Mirror, L.L.C. Back lit mirror with media display device
US8212953B2 (en) 2005-12-26 2012-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20080061924A (ko) * 2006-12-28 2008-07-03 엘지디스플레이 주식회사 박막트랜지스터 기판과 이의 제조방법
KR101400699B1 (ko) * 2007-05-18 2014-05-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판 및 반도체 장치 및 그 제조 방법
JP5527966B2 (ja) * 2007-12-28 2014-06-25 株式会社半導体エネルギー研究所 薄膜トランジスタ
JP5232498B2 (ja) * 2008-02-25 2013-07-10 株式会社ジャパンディスプレイイースト 液晶表示装置及びその製造方法
KR101518322B1 (ko) 2008-07-02 2015-05-07 삼성디스플레이 주식회사 액정 표시 장치 및 그의 제조 방법
TWI655780B (zh) * 2008-11-07 2019-04-01 日商半導體能源研究所股份有限公司 半導體裝置和其製造方法
TWI386720B (zh) * 2009-01-22 2013-02-21 Chimei Innolux Corp 液晶顯示面板及其製程
TWI489560B (zh) * 2011-11-24 2015-06-21 Au Optronics Corp 畫素結構及其製作方法
CN109597253A (zh) * 2018-12-20 2019-04-09 深圳市华星光电半导体显示技术有限公司 一种显示面板的制作方法及显示面板

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61263137A (ja) 1985-05-07 1986-11-21 Hitachi Ltd 半導体装置
JPH0618215B2 (ja) * 1985-12-03 1994-03-09 セイコー電子工業株式会社 薄膜トランジスタの製造方法
JPS6468729A (en) * 1987-09-09 1989-03-14 Casio Computer Co Ltd Manufacture of thin film transistor
JP2752983B2 (ja) * 1988-03-30 1998-05-18 株式会社東芝 液晶表示用薄膜トランジスタの製造方法
JP2540688B2 (ja) * 1991-08-23 1996-10-09 株式会社半導体エネルギー研究所 半導体装置とその作製方法
US5521107A (en) * 1991-02-16 1996-05-28 Semiconductor Energy Laboratory Co., Ltd. Method for forming a field-effect transistor including anodic oxidation of the gate
JP2794678B2 (ja) * 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
JP2845303B2 (ja) * 1991-08-23 1999-01-13 株式会社 半導体エネルギー研究所 半導体装置とその作製方法
US5650338A (en) * 1991-08-26 1997-07-22 Semiconductor Energy Laboratory Co., Ltd. Method for forming thin film transistor
US5485019A (en) * 1992-02-05 1996-01-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JP4003273B2 (ja) 1998-01-19 2007-11-07 セイコーエプソン株式会社 パターン形成方法および基板製造装置
KR100333180B1 (ko) * 1998-06-30 2003-06-19 주식회사 현대 디스플레이 테크놀로지 Tft-lcd제조방법
CN1195243C (zh) * 1999-09-30 2005-03-30 三星电子株式会社 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法
JP4132528B2 (ja) 2000-01-14 2008-08-13 シャープ株式会社 液晶表示装置の製造方法
JP4118484B2 (ja) 2000-03-06 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001257350A (ja) * 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6838696B2 (en) * 2000-03-15 2005-01-04 Advanced Display Inc. Liquid crystal display
JP4570278B2 (ja) * 2000-08-28 2010-10-27 シャープ株式会社 アクティブマトリクス基板
KR100456137B1 (ko) * 2001-07-07 2004-11-08 엘지.필립스 엘시디 주식회사 액정표시장치의 어레이 기판 및 그의 제조방법
JP3965562B2 (ja) * 2002-04-22 2007-08-29 セイコーエプソン株式会社 デバイスの製造方法、デバイス、電気光学装置及び電子機器
JP2003318401A (ja) 2002-04-22 2003-11-07 Seiko Epson Corp デバイスの製造方法、デバイス、表示装置、および電子機器
JP2005215275A (ja) * 2004-01-29 2005-08-11 Quanta Display Japan Inc 液晶表示装置とその製造方法

Also Published As

Publication number Publication date
CN1879055B (zh) 2010-05-26
TW200525263A (en) 2005-08-01
KR20070005923A (ko) 2007-01-10
WO2005047966A1 (en) 2005-05-26
KR101110766B1 (ko) 2012-03-16
US7499117B2 (en) 2009-03-03
CN1879055A (zh) 2006-12-13
US20070040971A1 (en) 2007-02-22

Similar Documents

Publication Publication Date Title
US7883912B2 (en) Display device and method for manufacturing the same
KR101072410B1 (ko) 액정 표시장치와 그 제조 방법, 및 액정 텔레비전 수상기
KR101072412B1 (ko) 표시장치 및 그의 제조방법과, 텔레비젼 장치
TWI390316B (zh) 液晶顯示裝置及其製造方法
US20080280033A1 (en) Droplet Discharge Device, and Method for Forming Pattern, and Method for Manufacturing Display Device
US7439086B2 (en) Method for manufacturing liquid crystal display device
JP4684625B2 (ja) 半導体装置の作製方法
JP4737971B2 (ja) 液晶表示装置および液晶表示装置の作製方法
JP4554344B2 (ja) 半導体装置の作製方法
JP4671665B2 (ja) 表示装置の作製方法
JP4741218B2 (ja) 液晶表示装置及びその作製方法、並びに液晶テレビ受像機
JP4624078B2 (ja) 液晶表示装置の作製方法
JP2005203638A (ja) 半導体膜、半導体膜の成膜方法、半導体装置およびその作製方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees