KR101072412B1 - 표시장치 및 그의 제조방법과, 텔레비젼 장치 - Google Patents

표시장치 및 그의 제조방법과, 텔레비젼 장치 Download PDF

Info

Publication number
KR101072412B1
KR101072412B1 KR1020067013038A KR20067013038A KR101072412B1 KR 101072412 B1 KR101072412 B1 KR 101072412B1 KR 1020067013038 A KR1020067013038 A KR 1020067013038A KR 20067013038 A KR20067013038 A KR 20067013038A KR 101072412 B1 KR101072412 B1 KR 101072412B1
Authority
KR
South Korea
Prior art keywords
layer
conductive layer
conductive
forming
opening
Prior art date
Application number
KR1020067013038A
Other languages
English (en)
Other versions
KR20060113745A (ko
Inventor
순페이 야마자키
히데아키 쿠와바라
신지 마에가와
겐 후지이
토시유키 이사
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20060113745A publication Critical patent/KR20060113745A/ko
Application granted granted Critical
Publication of KR101072412B1 publication Critical patent/KR101072412B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body

Abstract

본 발명은, 재료의 이용 효율을 향상시키고, 제조 공정을 간략화해서 제조가능한 표시장치 및 그것의 제조 기술을 제공하는 것을 목적으로 한다. 본 발명의 표시장치의 한가지 특징은, 개구부를 가지는 절연층과, 개구부에 설치된 제1 도전층과, 절연층 및 상기 제1 도전층 위에 설치된 제2 도전층을 구비하고, 제1 도전층은, 제2 도전층보다, 폭이 넓고 두꺼우며, 제2 도전층은 도전성 재료를 포함하는 액적을 분출하여 형성된다.
표시장치, 텔레비전, 액적토출법, 도전성 재료, 도전층

Description

표시장치 및 그의 제조방법과, 텔레비젼 장치{DISPLAY DEVICE, METHOD FOR MANUFACTURING THE SAME, AND TELEVISION APPARATUS}
본 발명은, 액적토출법을 사용한 표시장치 및 그의 제조방법에 관한 것이다.
박막 트랜지스터(이하, "ＴＦＴ"라고 한다) 및 그것을 사용한 전자회로는, 반도체, 절연체 및 도전체 등의 각종 박막을 기판 위에 적층하고, 적당하게 포토리소그래피 기술에 의해 소정의 패턴을 형성해서 제조되고 있다. 포토리소그래피 기술이란, 포토마스크로 불리는 투명한 평판면 위에 빛을 통하지 않는 재료로 형성한 회로 등의 패턴을, 빛을 이용하여 목적으로 하는 기판 위에 전사하는 기술이며, 이 기술은 반도체 집적회로 등의 제조 공정에 있어서 널리 이용되어 왔다.
종래의 포토리소그래피 기술을 사용한 제조공정에서는, 포토레지스트로 불리는 감광성의 유기 수지 재료를 사용해서 형성되는 마스크 패턴의 취급만으로도, 노광, 현상, 소성, 박리라고 하는 다단계의 공정이 필요하게 된다. 따라서, 포토리소그래피 공정의 회수가 증가할수록, 제조 비용은 필연적으로 상승하여 버리게 된다. 이러한 문제점을 개선하기 위해서, 포토리소그래피 공정을 삭감해서 ＴＦＴ를 제조 하는 것이 시험되고 있다(예를 들면 참고문헌 1: 일본 특개평 11-251259호).
그러나, 상기 참고문헌 1에 기재된 기술은, ＴＦＴ의 제조 공정에서 여러번 행해지는 포토리소그래피 공정의 일부를 인쇄법으로 교체한 것 뿐으로, 근본적으로 공정수의 삭감에 기여할 수 있는 것은 아니다. 또한 포토리소그래피 기술에 있어서 마스크 패턴을 전사하기 위해서 사용하는 노광 장치는, 등배 투영 노광 혹은 축소 투영 노광에 의해, 수미크론으로부터 1미크론 이하의 패턴을 전사하는 것이다. 원리적으로 보아, 노광장치가 한 변이 1미터를 초과하는 것과 같은 대면적 기판을 일괄적으로 노광하는 것은 기술적으로 곤란하다.
본 발명은, ＴＦＴ 및 이 TFT를 사용하는 전자회로 또는 ＴＦＴ에 의해 형성되는 표시장치의 제조 공정에 있어서 포토리소그래피 공정의 회수를 삭감하고, 또는 그 공정 자체를 없애는 것으로 제조 공정을 간략화하고, 한변이 1미터를 초과하는 것과 같은 대면적의 기판에도, 낮은 비용으로 수율이 좋게 제조할 수 있는 기술을 제공하는 것을 목적으로 한다.
전술한 종래기술의 과제를 해결하기 위해서, 본 발명에 있어서는 이하의 수단을 강구한다.
본 발명은, 배선층 혹은 전극을 형성하는 도전층이나, 소정의 패턴을 형성하기 위한 마스크층 등 표시 패널을 제조하기 위해서 필요한 패턴 중, 적어도 한개 혹은 그 이상을, 선택적으로 패턴을 형성가능한 방법에 의해 형성하고, 표시장치를 제조하는 것을 특징으로 하는 것이다. 선택적으로 패턴을 형성가능한 방법으로서, 도전층이나 절연층 등을 형성하고, 특정한 목적으로 조합된 조성물의 액적을 선택적으로 토출해서 소정의 패턴을 형성하는 것이 가능한 액적토출법(그것의 방식에 따라서는, 잉크젯법이라고도 불린다)을 사용한다. 또한 패턴을 전사, 또는 묘화할 수 있는 방법, 예를 들면 인쇄법(스크린 인쇄나 오프셋 인쇄 등 패턴이 형성되는 방법) 등도 사용할 수 있다.
본 발명은, 일렉트로루미네센스(이하 "ＥＬ"이라고도 한다)로 불리는 발광을 발현하는 유기물, 혹은 유기물과 무기물의 혼합물을 포함하는 매체를, 전극간에 개재시킨 발광소자, 또는 액정재료를 가지는 액정소자를 표시 소자와 ＴＦＴ가 접속된 표시장치(발광 표시장치, 액정 표시장치)이며, 이러한 표시장치를 액적토출법을 사용해서 제조한다.
또한 본 발명에 따르면, 액적토출법에 의해 패턴을 형성함에 있어서, 패턴을 형성하는 영역에 밀착성을 향상시키는 수단(하지 전처리)을 행하여, 표시장치의 신뢰성을 향상시킨다.
본 발명의 다른 특징은, 밀착성을 향상시키는 효과를 가지는 물질을 이용하여, 배선, 기타 반도체막, 절연막, 마스크 등 표시장치를 구성하는 것이다. 공정에 있어서, 소정의 조성물을 포함하는 액적을 세공으로부터 토출해서 소정의 패턴을 형성할 때, 그것의 밀착성을 향상시키기 위해서 하지 전처리로서 고융점 금속으로 이루어지는 물질을 형성한다. 구체적으로는, 고융점 금속으로 이루어지는 도전층 위 또는 그것의 양단에, 도포법 등에 의해, 용매에 혼입된 배선 재료(배선 재료(도전성 재료)를 용매에 용해 또는 분산시킨 것을 포함한다)를 형성하고, 배선을 형성하는 것을 특징으로 한다. 예를 들면 고융점 금속이나, 3d 천이원소로 이루어지는 도전층 위에, 액적토출법에 의해, 용매에 혼입된 도전체를 토출한다. 액적토출법 이외에, 스핀코팅법, 딥핑법, 그 밖의 도포법, 인쇄법(스크린 인쇄나 오프셋 인쇄 등 패턴이 형성되는 방법)이 의해, 상기 고융점 금속으로 이루어지는 도전층 위에, 용매에 혼입된 도전체를 형성해도 된다.
하지 전처리로서 사용할 수 있는 물질은, 산화티탄(ＴｉＯx), 티탄산 스트론튬(ＳｒＴｉＯ3), 셀렌화 카드뮴(ＣｄＳｅ), 탄탈산 칼륨(ＫＴａＯ3), 황화 카드뮴(ＣｄＳ), 산화지르코늄(ＺｒＯ2), 산화니오브(Ｎｂ2O5), 산화아연(ＺｎＯ), 산화철(Ｆｅ2O3), 산화텅스텐(ＷＯ3) 등을 사용할 수 있다.
졸겔법의 딥코팅법, 스핀코팅법, 액적토출법, 이온도금법, 이온빔법, CVD법, 스퍼터링법, ＲＦ 마그네트론 스퍼터링법, 플라즈마 용사법, 플라즈마 스프레이법, 또는 양극산화법에 의해 형성할 수 있다. 또한 물질은, 그것의 형성 방법에 의해 막으로서의 연속성을 갖지 않아도 된다.
상기 고융점 금속, 또는 3d 천이원소로서, Ｔｉ(티타늄), W(텅스텐), Ｃｒ(크롬), Ａｌ(알루미늄), Ｔａ(탄탈), Ｎｉ(니켈), Ｚｒ(지르코늄), Ｈｆ(하프늄), V (바나듐), Ｉｒ(이리듐), Ｎｂ(니오븀), Ｐｄ(납), Ｐｔ(백금), Ｍｏ(몰리브덴), Ｃｏ(코발트), Ｒｈ(로듐), Ｓｃ(스칸듐), Ｍｎ(망간), Ｆｅ(철), Ｃｕ(구리) 또는Ｚｎ(아연)의 재료, 또한 그것들의 산화물, 질화물, 산화 질화물 등을 사용할 수 있다. 상기 도전층은, 스퍼터링법, 증착법, 이온주입법, ＣＶＤ법, 딥핑법, 스핀코트법 등의 공지의 방법으로 형성하는 것을 특징으로 하고, 적합하게는, 스퍼터링법, 딥핑법 또는 스핀코트법으로 형성하는 것을 특징으로 한다. 또한 나중에 도전층을 절연화할 경우에는, 도전층을 0.01∼10nm의 두께로 형성하고, 자연산화로 절연화하면 간편해서 바람직하다.
또한 다른 방법으로서, 형성 영역(피형성면)에 대하여 플라즈마 처리를 행하는 방법이 있다. 플라즈마 처리의 조건은, 공기, 산소 또는 질소를 처리 가스로서 사용하고, 압력을 수십 Ｔｏｒｒ∼1000 Ｔｏｒｒ(133000 Ｐａ), 바람직하게는 100 Torr(13300 Ｐａ)∼1000 Ｔｏｒｒ(133000 Ｐａ), 더욱 바람직하게는 700 Ｔｏｒｒ(93100 Ｐａ)∼800 Ｔｏｒｒ(106400 Ｐａ), 즉 대기압 또는 대기압 근방의 압력이 되는 상태에서, 펄스 전압을 인가한다. 이때, 플라즈마 밀도는, 1×1010∼1×1014m-3, 소위 코로나 방전이나 글로우 방전의 상태가 되도록 한다. 공기, 산소 또는 질소의 처리 가스를 사용해 플라즈마 처리를 사용함으로써, 재질 의존성이 없이, 표면개질을 행할 수 있다. 그 결과, 모든 재료에 대하여 표면개질을 행할 수 있다.
또한 다른 방법으로서, 액적토출법에 의한 패턴의 그 형성 영역과의 밀착성을 상승시키기 위해서, 접착재로서 기능하는 것과 같은 유기 재료계의 물질을 형성해도 된다. 재료로서는, 감광성 또는 비감광성의 유기재료(유기 수지 재료)(폴리이미드, 아크릴, 폴리아미드, 폴리이미드아미드, 레지스트, 벤조시클로부텐 등), 저유전율인 Ｌｏｗ k 재료 등의 1종, 혹은 복수종으로 이루어지는 막, 또는 이것들의 막의 적층 등을 사용할 수 있다. 또한 실리콘(Ｓｉ)과 산소(O)의 결합으로 골격 구조가 구성되고, 치환기에 적어도 수소를 포함하는 재료, 혹은 치환기에 불소, 알킬기, 또는 방향족 탄화수소 중 적어도 1종을 가지는 재료를 사용해도 된다. 제조법으로서는, 액적토출법이나, 인쇄법(스크린 인쇄나 오프셋 인쇄 등 패턴이 형성되는 방법)을 사용할 수도 있다. 도포법으로 얻어지는 ＴＯＦ막이나 ＳＯＧ막 등도 사용할 수 있다.
상기 액적토출법을 사용해서 형성되는 도전체의 영역에, 하지 전처리로서 밀착성 향상이나, 표면개질을 위해 행해지는 공정은, 액적토출법을 사용해서 형성한 패턴 위에, 다시 도전체를 형성하는 경우 행해도 된다. 또한 그 경우의 하지 전처리로서, 액적토출법에 의해 제1 도전층을 형성한 후, 자외선의 조사를 하는 자외선 조사 처리를 행하고, 처리 영역에 제2 도전층을 액적토출법에 의해 형성해도 된다. 예를 들면 지름이 큰 토출구를 사용하여, 폭이 넓은 패턴을 형성한 후, 지름이 작은 토출구를 사용해서 폭이 넓은 패턴에 부분적으로 겹치도록 미세한 패턴을 형성헌더, 이에 따라, 미세한 패턴을 형성할 수도 있다.
도전체(도전층)를 형성하기 위해서, 액적토출법에 의해 토출구로부터 토출하는 조성물은, 도전성 재료를 용매에 용해 또는 분산시킨 것을 사용한다. 도전성 재료란, Ａｇ, Ａｕ, Ｃｕ, Ｎｉ, Ｐｔ, Ｐｄ, Ｉｒ, Ｒｈ, W, Ａｌ 등의 금속, Ｃｄ, Ｚｎ의 금속 황화물, Ｆｅ, Ｔｉ, Ｓｉ, Ｇｅ, Ｓｉ, Ｚｒ, Ｂ ａ등의 산화물, 할로겐화 은의 미립자 또는 분산성 나노 입자에 해당한다. 또한 도전성 재료로서 상기 금속이나 화합물의 혼합물을 사용해도 된다. 또한 투명도전막으로서 사용되는 인듐 주석 산화물(ＩＴＯ), 인듐 주석 산화물과 산화 규소로 이루어지는 ＩＴＳＯ, 유기 인듐, 유기 주석, 산화아연, 질화 티타늄 등에 해당한다. 단, 토출구로부터 토출하는 조성물은, 비저항값을 고려하여, 금, 은, 구리 중 어느 한가지의 재료를 용매에 용해 또는 분산시킨 것을 사용하는 것이 적합하며, 더욱 적합하게는, 저저항의 은, 구리를 사용하면 된다. 단, 은, 구리를 사용할 경우에는, 불순물 대책을 위해, 추가적으로 배리어 막을 설치하면 된다. 배리어막으로서는, 질화규소막이나 니켈 붕소(ＮｉＢ)를 사용할 수 있다.
또한 도전성 재료의 주변에 다른 도전성 재료가 코팅되어, 복수의 층으로 되어 있는 입자라도 된다. 예를 들면 구리의 주변에 니켈붕소(ＮｉＢ)가 코팅되고, 그 주위에 은이 코팅되어 있는 3층 구조의 입자 등을 사용해도 된다. 용매는, 초산 부틸, 초산 에틸 등의 에스테르류, 이소프로필 알콜, 에틸 알콜 등의 알콜류, 메틸에틸케톤, 아세톤 등의 유기용제 등을 사용한다. 조성물의 점도는 20ｍＰａ·ｓ(ｃＰｓ) 이하가 적합하며, 이것은, 건조가 발생하는 것을 방지하거나, 토출구로부터 조성물을 원활하게 토출할 수 있도록 하기 위해서이다. 또한 조성물의 표면장력은, 40ｍＮ/ｍ 이하가 적합하다. 단, 사용하는 용매나, 용도에 맞추어, 조성물의 점도 등은 적당하게 조정하면 된다. 일례로서, ＩＴＯ나, 유기 인듐, 유기 주석을 용매에 용해 또는 분산시킨 조성물의 점도는 5∼20ｍＰａ·ｓ, 은을 용매에 용해 또는 분산시킨 조성물의 점도는 5∼20ｍＰａ·ｓ, 금을 용매에 용해 또는 분산시킨 조성물의 점도는 5∼20ｍＰａ·ｓ로 설정하면 된다.
본 발명에서는, 표시장치를 구성하는 도전층 중에서, 게이트선이나 소스선, 다른 인출 배선 등 비교적 넓은 선폭으로 형성하는 도전층(버스라인이라고도 불린다)을, 절연층에 매립하도록 액적토출법에 의해 형성한다. 한편, 화소부 내의 게이트 전극이나 소스, 드레인 전극, 다른 배선 등의 비교적 미세한 선폭의 도전층은, 액적토출법에 의해 직접 묘화하여, 형성한다. 본 발명에 의해 게이트 배선의 선폭은 10∼40μm, 게이트 전극의 선폭은 5∼20μm, 게이트 배선의 선폭이 게이트 전극의 선폭의 약 2배가 되도록 배선을 형성할 수 있다. 본 발명에 의해, 배선에의 대전류를 효율적으로, 고속으로 흘리기 위한 저저항화와, 전극에의 단선이 없는 패턴의 미세화라고 하는 요구를 모두 만족시킬 수 있다. 절연층 사이에 매립으로 형성하는 폭이 넓은 배선과, 미세한 도전층의 형성은, 다른 공정으로 행해도 되고, 동시에 행해도 된다. 각각 그 배선에 요구되는 역할과, 표시장치의 구성의 차이에 의해, 미세 패턴을 먼저 실시해도, 나중에 형성해도 된다. 그 순서에는 한정되지 않는다.
본 발명의 박막 트랜지스터는, 개구부를 가지는 절연층과, 개구부에 설치된 제1 도전층과, 절연층과 제1 도전층에 접하여 설치된 제2 도전층을 가지고, 제1 도전층은, 제2 도전층보다, 폭이 넓고 두꺼운 것을 특징으로 한다.
본 발명의 박막 트랜지스터는, 개구부를 가지는 절연층과, 개구부에 설치된 제1 도전층과, 절연층과 제1 도전층에 접하여 설치된 제2 도전층을 가지고, 제1 도전층은, 제2 도전층보다, 폭이 넓고 두꺼우며, 제2 도전층은 도전성 재료를 포함하는 액적을 분출해서 형성되는 것을 특징으로 한다.
본 발명의 표시장치는, 개구부를 가지는 절연층과, 개구부에 설치된 제1 도전층과, 절연층과 제1 도전층에 접하여 설치된 제2 도전층과, 제2 도전층 위에 게이트 절연막을 개재하여 설치된 반도체층과, 반도체층 위에 설치된 한 쌍의 제3 도전층과, 한쪽의 제3 도전층 위에 설치된 제1 전극과, 제1 전극 위에 설치된 전계 발광층과, 전계 발광층 위에 설치된 제2 전극을 가지고, 제1 도전층은, 제2 도전층보다, 폭이 넓고 두꺼운 것을 특징으로 한다.
본 발명의 표시장치는, 개구부를 가지는 절연층과, 개구부에 설치된 제1 도전층과, 절연층과 제1 도전층에 접하여 설치된 제2 도전층과, 제2 도전층 위에 게이트 절연막을 개재하여 설치된 반도체층과, 반도체층 위에 설치된 한 쌍의 제3 도전층과, 한쪽의 제3 도전층 위에 설치된 제1 전극과, 제1 전극 위에 설치된 전계 발광층과, 전계 발광층 위에 설치된 제2 전극을 가지고, 제1 도전층은, 제2 도전층보다, 폭이 넓고 두꺼우며, 제2 도전층은 도전성 재료를 포함하는 액적을 분출해서 형성되는 것을 특징으로 한다.
본 발명의 표시장치는, 개구부를 가지는 절연층과, 개구부에 설치된 제1 도전층과, 절연층과 제1 도전층에 접하여 설치된 제2 도전층과, 제2 도전층 위에 게이트 절연막을 개재하여 설치된 반도체층과, 반도체층 위에 설치된 한 쌍의 제3 도전층과, 한쪽의 제3 도전층 위에 설치된 제1 전극과, 다른 쪽의 제3 도전층 위에 설치된 개구부를 가지는 제2 절연층과, 개구부에 설치된 제4 도전층과, 제1 전극 위에 설치된 전계 발광층과, 전계 발광층 위에 설치된 제2 전극을 가지고, 제1 도전층은, 제2 도전층보다, 폭이 넓고 두꺼우며, 제4 도전층은, 제3 도전층보다, 폭이 넓고 두꺼운 것을 특징으로 한다.
본 발명의 표시장치는, 개구부를 가지는 절연층과, 개구부에 설치된 제1 도전층과, 절연층과 제1 도전층에 접하여 설치된 제2 도전층과, 제2 도전층 위에 게이트 절연막을 개재하여 설치된 반도체층과, 반도체층 위에 설치된 한 쌍의 제3 도전층과, 한쪽의 제3 도전층 위에 설치된 제1 전극과, 다른 쪽의 제3 도전층 위에 설치된 개구부를 가지는 제2 절연층과, 개구부에 설치된 제4 도전층과, 제1 전극 위에 설치된 전계 발광층과, 전계 발광층 위에 설치된 제2 전극을 가지고, 제1 도전층은, 제2 도전층보다, 폭이 넓고 두꺼우며, 제4 도전층은, 제3 도전층보다, 폭이 넓고 두꺼우며, 제2 도전층 및 제3 도전층은 도전성 재료를 포함하는 액적을 분출해서 형성되는 것을 특징으로 한다.
본 발명에 있어서, 제1 도전층, 제2 도전층, 게이트 전극, 소스 전극, 드레인 전극, 제1 전극, 제2 전극은 전술한 도전성 재료를 형성하는 재료에 의해, 액적토출법에 의해 형성할 수 있다.
본 발명의 표시장치는, 개구부를 가지는 절연층과, 개구부에 설치된 제1 도전층과, 절연층 및 제1 도전층 위에 설치된 제2 도전층을 가지고, 제1 도전층은, 제2 도전층보다, 폭이 넓고 두꺼운 것을 특징으로 한다.
본 발명의 표시장치는, 개구부를 가지는 절연층과, 개구부에 설치된 제1 도전층과, 절연층 및 제1 도전층 위에 설치된 제2 도전층을 가지고, 제1 도전층은, 제2 도전층보다, 폭이 넓고 두꺼우며, 제2 도전층은 도전성 재료를 포함하는 액적을 분출해서 형성되는 것을 특징으로 한다.
본 발명의 표시장치는, 개구부를 가지는 절연층과, 개구부에 설치된 제1 도전층과, 절연층과 제1 도전층에 접하여 설치된 제2 도전층과, 제2 도전층 위에 게이트 절연막을 개재하여 설치된 반도체층과, 반도체층 위에 설치된 제3 도전층과, 제3 도전층 위에 설치된 개구부를 가지는 제2 절연층과, 개구부에 설치된 제4 도전층을 가지고, 제1 도전층은, 제2 도전층보다, 폭이 넓고 두꺼우며, 제4 도전층은, 제3 도전층보다, 폭이 넓고 두꺼운 것을 특징으로 한다.
본 발명의 표시장치는, 개구부를 가지는 절연층과, 개구부에 설치된 제1 도전층과, 절연층과 제1 도전층에 접하여 설치된 제2 도전층과, 제2 도전층 위에 게이트 절연막을 개재하여 설치된 반도체층과, 반도체층 위에 설치된 제3 도전층과, 제3 도전층 위에 설치된 개구부를 가지는 제2 절연층과, 개구부에 설치된 제4 도전층을 가지고, 제1 도전층은, 제2 도전층보다, 폭이 넓고 두꺼우며, 제4 도전층은, 제3 도전층보다, 폭이 넓고 두꺼우며, 제2 도전층 및 제3 도전층은 도전성 재료를 포함하는 액적을 분출해서 형성되는 것을 특징으로 한다.
상기 구성에 있어서, 제1 도전층, 제2 도전층, 게이트 전극, 소스 전극 또는 드레인 전극의 선폭은, 5㎛ 이상 100㎛ 이하인 것이 바람직하다. 액적토출법에 의해, 액량을 0.1 pl이상 40 pl의 토출 액체로 패턴을 형성할 수 있다.
상기 구성에 있어서, 반도체층이, 수소와 할로겐 원소를 포함하고, 결정구조를 포함하는 세미아모퍼스 반도체이어도 된다. 수소와 할로겐 원소를 포함하는 비단결정 반도체, 수소와 할로겐 원소를 포함하는 다결정 반도체이어도 된다. 반도체층의 채널의 길이는 5㎛ 이상 100㎛ 이하이면 바람직하다. 또한 상기 구성의 표시장치로 표시 화면을 구성한 것을 특징으로 하는 텔레비젼 장치를 제조할 수 있다.
본 발명의 표시장치의 제조방법은, 개구부를 가지는 절연층을 형성하는 단계와, 개구부에 제1 도전층을 형성하는 단계와, 도전성 재료를 포함하는 액적을 분출함으로써, 절연층 및 제1 도전층에 접해서 제2 도전층을 형성하는 단계와, 제2 도전층 위에 게이트 절연막을 개재하여 반도체층을 형성하는 단계와, 반도체층 위에, 도전성 재료를 포함하는 액적을 분출함으로써 제3 도전층을 형성하는 단계와, 제3 도전층 위에 제1 전극을 형성하는 단계와, 제1 전극 위에 전계 발광층을 형성하는 단계와, 전계 발광층 위에 제2 전극을 형성하는 단계를 포함하고, 제1 도전층은, 제2 도전층보다, 폭이 넓고 두꺼워지도록 형성하는 것을 특징으로 한다.
본 발명의 표시장치의 제조방법은, 개구부를 가지는 절연층을 형성하는 단계와, 개구부에 제1 도전층을 형성하는 단계와, 도전성 재료를 포함하는 액적을 분출함으로써, 절연층 및 제1 도전층에 접해서 제2 도전층을 형성하는 단계와, 제2 도전층 위에 게이트 절연막을 개재하여 반도체층을 형성하는 단계와, 반도체층 위에, 도전성 재료를 포함하는 액적을 분출함으로써 한 쌍의 제3 도전층을 형성하는 단계와, 한쪽의 제3 도전층 위에 제1 전극을 형성하는 단계와, 다른 쪽의 제3 도전층 위에 제2 절연층 및 제4 도전층을 형성하는 단계와, 제1 전극 위에 전계 발광층을 형성하는 단계와, 전계 발광층 위에 제2 전극을 형성하는 단계를 포함하고, 제1 도전층은, 제2 도전층보다, 폭이 넓고 두꺼워지도록 형성하는 것을 특징으로 한다.
본 발명의 표시장치의 제조방법은, 개구부를 가지는 절연층을 형성하는 단계와, 개구부에 제1 도전층을 형성하는 단계와, 도전성 재료를 포함하는 액적을 분출함으로써, 절연층 및 제1 도전층에 접해서 제2 도전층을 형성하는 단계와, 제2 도전층 위에 게이트 절연막을 개재하여 반도체층을 형성하는 단계와, 반도체층 위에, 도전성 재료를 포함하는 액적을 분출함으로써 제3 도전층을 형성하는 단계와, 제3 도전층 위에 제1 전극을 형성하는 단계와, 제1 전극 위에 전계 발광층을 형성하는 단계와, 전계 발광층 위에 제2 전극을 형성하는 단계를 포함하고, 제1 도전층은, 제2 도전층보다, 폭이 넓고 두꺼워지도록 형성한다.
본 발명의 표시장치의 제조방법은, 개구부를 가지는 절연층을 형성하는 단계와, 개구부에 제1 도전층을 형성하는 단계와, 도전성 재료를 포함하는 액적을 분출함으로써, 절연층 및 제1 도전층에 접해서 제2 도전층을 형성하는 단계와, 제2 도전층 위에 게이트 절연막을 개재하여 반도체층을 형성하는 단계와, 반도체층 위에, 도전성 재료를 포함하는 액적을 분출함으로써 한 쌍의 제3 도전층을 형성하는 단계와, 한쪽의 제3 도전층 위에 제1 전극을 형성하는 단계와, 다른 쪽의 제3 도전층 위에 제2 절연층 및 제4 도전층을 형성하는 단계와, 제1 전극 위에 전계 발광층을 형성하는 단계와, 전계 발광층 위에 제2 전극을 형성하는 단계를 포함하고, 제1 도전층은, 제2 도전층보다, 폭이 넓고 두꺼워지도록 형성한다.
게이트 절연막은, 제1 질화규소막, 산화 규소막 및 제2 질화규소막을 순차 적층해서 형성함으로써 게이트 전극의 산화를 방지할 수 있고, 또한, 게이트 절연막의 상층측에 형성하는 반도체층과 양호한 계면을 형성할 수 있다.
본 발명은, 게이트 전극층이나 배선층, 및 패터닝시에 이용하는 마스크를 형성할 때에 액적토출법에 의해 행하는 것을 특징으로 한다. 그러나, 표시장치를 제조하기 위해서 필요한 패턴 중에서, 적어도 한개 혹은 그 이상을, 선택적으로 패턴을 형성가능한 방법에 의해 형성하여, 표시장치를 제조하는 것으로 그 목적은 달성된다.
또한, 제1 절연층 및 제2 절연층은, 유기 재료, 무기 재료 또는 규소와 산소의 결합으로 골격 구조가 형성된 재료로 형성해도 된다. 유기 재료는, 그것의 평탄성이 우수하기 때문에, 나중에 도전체를 성막했을 때에도, 단차부에서 막두께가 극단적으로 얇아지거나, 단선이 발생하거나 하는 일이 없어, 적합하다. 또한 유기 재료는 유전율이 낮다. 그 때문에, 유기 재료를 복수의 배선의 층간절연체로서 사용하면, 배선 용량이 저감한다. 따라서, 다층배선을 형성하는 것이 가능해지고, 고성능화 및 고기능화가 실현된다.
한편, 규소와 산소의 결합으로 골격구조가 형성된 재료로서는, 실록산계 폴리머가 대표예로서 들 수 있다. 구체적으로 설명하면, 규소와 산소의 결합으로 골격구조가 구성되고 치환기에 적어도 수소를 포함하는 재료, 또는, 치환기에 불소, 알킬기, 또는 방향족 탄화수소 중 적어도 1종을 가지는 재료이다. 이 재료도 평탄성이 우수하고, 또한 투명성이나 내열성도 갖는다. 실록산 폴리머로 이루어지는 절연체를 형성후에 300℃∼600℃ 정도 이하의 온도로 가열처리를 행할 수 있다.
본 발명에 의해, 도전층의 패턴을 그것의 선폭에 의해 별개로 형성할 수 있다. 따라서, 표시장치를 구성하는 배선 중에서, 굵은 폭의 저저항의 배선과, 화소부 등에 사용되는 미세한 배선의 양쪽을, 그것의 역할에 의해 요구되는 기능을 충족시키도록 형성할 수 있다.
본 발명에 의하면, 액적토출법에 의해, 배선층이나 마스크의 패터닝을 직접 행할 수 있다. 따라서, 재료의 이용 효율을 향상시키고, 또한, 제조 공정을 간략화한 ＴＦＴ 및 그것을 사용한 신뢰성이 높은 표시장치를 얻을 수 있다.
도 1은 본 발명의 표시장치의 제조방법을 설명하는 도면.
도 2는 본 발명의 표시장치의 제조방법을 설명하는 도면.
도 3은 본 발명의 표시장치의 제조방법을 설명하는 도면.
도 4는 본 발명의 표시장치의 제조방법을 설명하는 도면.
도 5는 본 발명의 표시장치의 제조방법을 설명하는 도면.
도 6은 본 발명의 표시장치의 제조방법을 설명하는 도면.
도 7은 본 발명의 표시장치의 제조방법을 설명하는 도면.
도 8은 본 발명의 표시장치의 제조방법을 설명하는 도면.
도 9는 본 발명의 표시장치의 제조방법을 설명하는 도면.
도 10a 내지 도10c는 본 발명의 표시장치를 설명하는 도면.
도 11은 본 발명의 표시장치의 평면도.
도 12a 및 도 12b는 본 발명의 표시장치의 제조방법을 설명하는 도면.
도 13a 및 도 13b는 본 발명의 표시장치의 제조방법을 설명하는 도면.
도 14a 및 도 14b는 본 발명의 표시장치의 제조방법을 설명하는 도면.
도 15는 본 발명의 표시장치의 단면도.
도１６a 내지 도 16c는 본 발명의 표시장치의 제조방법을 설명하는 도면.
도１７a 내지 도 17c는 본 발명의 표시장치의 제조방법을 설명하는 도면.
도１8a 내지 도 18c는 본 발명의 표시장치의 제조방법을 설명하는 도면.
도19a 내지 도 19c는 본 발명의 표시장치의 제조방법을 설명하는 도면.
도20a 내지 도 20c는 본 발명의 표시장치의 제조방법을 설명하는 도면.
도21a 내지 도 21c는 본 발명의 표시장치의 제조방법을 설명하는 도면.
도22a 내지 도 22c는 본 발명의 표시장치의 제조방법을 설명하는 도면.
도23a 내지 도 23c는 본 발명의 표시장치의 제조방법을 설명하는 도면.
도２４는 본 발명이 적용되는 전자기기를 도시한 도면.
도２５a 내지 도 25d는 본 발명이 적용되는 전자기기를 도시한 도면.
도２６은 본 발명의 전자기기의 주요한 구성을 나타내는 블록도.
도２７은 본 발명의 표시장치의 평면도.
도２８은 본 발명의 ＥＬ 표시 모듈의 구성예를 설명하는 단면도.
도２９는 본 발명의 표시 패널에 있어서 주사선측 구동회로를 ＴＦＴ로 형성할 경우의 회로 구성을 설명하는 도면.
도 30은 본 발명의 표시 패널에 있어서 주사선측 구동회로를 ＴＦＴ로 형성할 경우의 회로 구성을 설명하는 도면(펄스 출력회로).
도３１은 본 발명의 표시 패널에 있어서 주사선측 구동회로를 ＴＦＴ로 형성할 경우의 회로 구성을 설명하는 도면(버퍼 회로).
도３２는 본 발명의 표시장치의 단면도.
도３３ 내디 도 33f는 본 발명의 ＥＬ 표시 패널에 적용할 수 있는 화소의 구성을 설명하는 회로도.
도３４는 본 발명의 ＥＬ 표시 패널을 설명하는 평면도이다.
도３５는 본 발명의 ＥＬ 표시 모듈의 구성예를 설명하는 단면도.
도３６은 본 발명의 ＥＬ 표시 모듈의 구성예를 설명하는 단면도.
도３７은 본 발명에 적용할 수 있는 액적토출장치의 구성을 설명하는 도면.
도３８은 본 발명의 표시장치의 평면도.
도３９는 도３４에서 설명하는 ＥＬ 표시 패널의 등가회로도이다.
도４０a 내지 도 40c는 본 발명의 액정표시장치의 제조방법을 설명하는 도면.
도４1a 내지 도 41c는 본 발명의 액정표시장치의 제조방법을 설명하는 도면.
도４2a 내지 도 42c는 본 발명의 액정표시장치의 제조방법을 설명하는 도면.
도４3a 내지 도 43c는 본 발명의 액정표시장치의 제조방법을 설명하는 도면.
도４4a 내지 도 44c는 본 발명의 액정표시장치의 제조방법을 설명하는 도면.
도４5a 내지 도 45는 본 발명의 액정표시장치의 제조방법을 설명하는 도면.
도４6a 내지 도 46는 본 발명의 액정표시장치의 제조방법을 설명하는 도면.
도４７은 본 발명의 액정표시장치의 단면도.
도４８a 및 도 48b는 본 발명의 액정 표시장치의 단면도.
도４９는 본 발명의 액정표시장치의 평면도.
도５０a 및 도 50b는 본 발명의 액정표시장치의 제조방법을 설명하는 도면.
도５1a 및 도 51b는 본 발명의 액정표시장치의 제조방법을 설명하는 도면.
도５２는 본 발명의 액정표시장치의 제조방법을 설명하는 도면.
도５３은 본 발명의 액정 표시패널을 설명하는 평면도.
도５４는 도５３에서 설명하는 액정 표시패널의 등가회로도.
도５５는 본 발명의 액정 표시모듈의 구성을 설명하는 도면.
본 발명의 실시예에 대해서, 도면을 사용해서 상세하게 설명한다. 단, 본 발명은 이하의 설명에 한정되지 않는다. 본 발명의 취지 및 그 범위에서 일탈하는 않고 그 형태 및 상세를 다양하게 변경할 수 있는 것은 당업자라면 용이하게 이해된다. 따라서, 본 발명은 이하에 나타내는 실시예의 기재 내용에 한정해서 해석되는 것은 아니다. 또한, 이하에 설명하는 본 발명의 구성에 있어서, 동일 부분 또는 같은 기능을 가지는 부분에는 동일한 부호를 다른 도면 사이에서 공통으로 사용하고, 그것의 반복 설명은 생략한다.
도38은 본 발명에 따른 표시 패널의 구성을 나타내는 평면도이며, 절연 표면을 가지는 기판(2700) 위에 화소(2702)를 매트릭스 위에 배열시킨 화소부(2701), 주사선측 입력 단자(2703), 신호선측 입력 단자(2704)가 형성되어 있다. 화소수는 다양한 규격에 따라서 정해져도 된다. ＸＧＡ의 화소수는 1024×768×3(ＲＧＢ), ＵＸＧＡ이면 1600×1200×3(ＲＧＢ), 풀 스펙 하이비젼에 대응시키는 것이라면 1920×1080×3(ＲＧＢ)로 하면 된다.
화소(2702)는, 주사선측 입력 단자(2703)에서 연장되는 주사선과, 신호선측 입력 단자(2704)로부터 연장되는 신호선이 교차함으로써 매트릭스 모양으로 설치된 다. 화소(2702)의 각각에는, 스위칭소자와 그것에 접속하는 화소전극이 구비되어 있다. 스위칭소자의 대표적인 일례는 ＴＦＴ이다. ＴＦＴ의 게이트 전극측이 주사선과, 소스 혹은 드레인측이 신호선과 접속됨으로써, 개개의 화소를 외부에서 입력하는 신호에 의해 독립하여 제어 가능하게 하고 있다.
ＴＦＴ는, 그것의 주요한 구성요소로서, 반도체층, 게이트 절연층 및 게이트 전극층을 구비한다. 반도체층에 형성되는 소스 및 드레인 영역에 접속하는 배선층이 그것에 부수된다. 구조적으로는 기판측으로부터 반도체층, 게이트 절연층 및 게이트 전극층을 설치한 톱 게이트형과, 기판측으로부터 게이트 전극층, 게이트 절연층 및 반도체층을 설치한 보텀 게이트형 등이 대표적으로 알려져 있다. 그러나, 본 발명에 있어서는 그것들의 구조의 어떤 것을 사용해도 된다.
반도체층을 형성하는 재료는, 실란이나 게르만으로 대표되는 반도체 재료 가스를 사용해서 기상성장법이나 스퍼터링법으로 제조되는 아모퍼스 반도체(이하 "ＡＳ"라고도 한다), 상기 비정질 반도체를 빛 에너지나 열 에너지를 이용해서 결정화시킨 다결정 반도체, 또는 세미아모퍼스(미결정이라고도 한다) 반도체(이하, "ＳＡＳ"라고도 한다) 등을 사용할 수 있다.
ＳＡＳ는, 비정질과 결정 구조(단결정, 다결정을 포함한다)의 중간적인 구조를 가지고, 자유에너지적으로 안정한 제3 상태를 가지는 반도체이며, 단거리 질서를 갖고 격자왜곡을 가지는 결정질한 영역을 포함하고 있다. 적어도 막중의 일부의 영역에는, 0.5∼20nm의 결정 영역을 관측할 수 있고, 규소를 주성분이라고 할 경우에는 라만 스펙트럼이 520cm-1보다도 저파수측으로 쉬프트하고 있다. X선회절에서는 규소 결정 격자에 유래되는 (111), (220)의 회절 피크가 관측된다. 미결합수(댕글링 본드)의 중화제로서 수소 또는 할로겐을 적어도 1원자% 또는 그 이상 포함시키고 있다. ＳＡＳ는, 규화물 기체를 글로우 방전 분해(플라즈마 CVD)해서 형성한다.
규화물 기체로서는, ＳｉＨ4, 그 밖에도 Ｓｉ2H6, ＳｉＨ2Ｃｌ2, ＳｉＨＣｌ3, ＳｉＣｌ4, ＳｉＦ4 등을 사용하는 것이 가능하다. 또한, ＧｅＦ4을 혼합시켜도 된다. 이 규화물 기체를 H2,또는, H2과 Ｈｅ, Ａｒ, Ｋｒ, Ｎｅ로부터 선택된 1종 또는 복수종의 희가스 원소로 희석해도 된다. 희석율은 2∼1000배의 범위이다. 압력은 개략 0.1Ｐａ∼133Ｐａ의 범위이며, 전원 주파수는 1MHz∼120MHz, 바람직하게는 13MHz∼60MHz이다. 기판 가열 온도는 300℃ 이하로 된다. 막 중의 불순물 원소로서, 산소, 질소, 탄소 등의 대기성분의 불순물은 1×1020ａｔｏｍｓ/cm3 이하로 하는 것이 바람직하고, 특히, 산소 농도는 5×1019ａｔｏｍｓ/cm3 이하, 바람직하게는 1×1019ａｔｏｍｓ/cm3 이하로 한다.
도38은, 주사선 및 신호선에 입력하는 신호를, 외부 부착의 구동회로에 의해 제어하는 표시 패널의 구성을 보이고 있지만, 도２７에 나타낸 것과 같이 ＣＯＧ(Chip on Glass)에 의해 드라이버 IC(705a, 705b, 707a∼707c)를 기판(700) 위에 설치해도 된다. 드라이버 ＩＣ(705a, 705b, 707a∼707c)은 단결정 반도체 기판에 형성된 것이어도 되고, 유리 기판 위에 ＴＦＴ로 회로를 형성한 것이라도 된다.
또한 화소에 설치하는 ＴＦＴ를 ＳＡＳ로 형성할 경우에는, 도 11에 나타낸 것과 같이 주사선측의 구동회로(3702)을 기판(3700) 위에 형성해 일체화할 수도 있다. 도 11에 있어서, 3701은 화소부이며, 신호선측 구동회로에는 드라이버 ＩＣ(3705a, 3705b)를 실장하고, ＦＰＣ(3704a, 3704b)에 접속하고 있다.
(실시예1)
본 발명의 실시예에 대해서, 도 1∼도 7, 도16a∼도23c을 사용하여 설명한다. 보다 자세한 것은, 본 발명을 적용한 표시장치의 제조방법에 관하여 설명한다. 우선, 본 발명을 적용한 채널에치형의 박막 트랜지스터를 가지는 표시장치의 제조방법에 관하여 설명한다. 도 1∼도7은 각각 도１６∼도２２에 대응하고 있고, 도 1∼도7은 표시장치 화소부의 평면도이다. 도１６a, 도 17a, 도 18a, 도 19a, 도 20a, 도 21a 및 도 22a는, 도 1∼도 7에 있어서의 선 A-A'에 의한 단면도, 도 16b, 도 17b, 도 18b, 도 19b, 도 20b, 도 21b, 도 22b는 선 B-B'에 의한 단면도, 도 16c, 도 17c, 도 18c, 도 19c, 도 20c, 도 21c, 도 22c는 선 C-C'에 의한 단면도이다.
기판(100) 위에, 하지 전처리로서 밀착성을 향상시키는 하지막(101)을 형성한다. 그후, 도 1 및 도 16a, 도 16b 및 도 16c와 같이, 절연층(102a, 102b)을 선택적으로 형성한다. 기판(100)은, 바륨 보로실리케이트 유리, 알루미노 보로실리케이트 유리 등으로 이루지는 유리 기판, 석영 기판, 실리콘 기판, 금속 기판, 스테인레스 기판 또는 본 제조 공정의 처리 온도를 견딜 수 있는 내열성을 가지는 플라스틱 기판을 사용한다. 또한 기판(100)의 표면이 평탄화되도록 ＣＭＰ법 등에 의 해, 연마해도 된다. 또한, 기판(100) 위에, 절연층을 형성해도 된다. 절연층은, ＣＶＤ법, 플라즈마 CVD법, 스퍼터링법, 스핀코트법 등의 공지의 방법에 의해, 규소를 포함하는 산화물 재료, 질화물 재료를 사용하여, 단층 또는 적층해서 형성된다. 이 절연층은, 형성하지 않아도 좋지만, 기판(100)로부터의 오염물질 등을 차단하는 효과가 있다. 유리 기판으로부터의 오염을 막기 위한 절연층을 형성하는 경우에는, 그 위에 액적토출법에 의해 형성하는 게이트 배선층(103)의 하지 전처리로서 하지막(101)을 형성한다.
패턴의 형성에 사용하는 액적토출장치의 일 태양은 도３７에 도시되어 있다.
액적토출수단(1403)의 개개의 헤드(1405)는 제어 수단(1407)에 접속되고, 그것이 컴퓨터(1410)로 제어함으로써 미리 프로그래밍된 패턴을 묘화할 수 있다. 묘화하는 타이밍은, 예를 들면 기판(1400) 위에 형성된 마커(1411)를 기준으로 행하면 된다. 대안으로, 기판(1400)의 테두리를 기준으로 해서 기준점을 확정시켜도 된다. 기준점은 ＣＣＤ 등의 촬영수단(1404)으로 검출하고, 화상처리수단(1409)으로 디지털 신호로 변환한다. 그후, 디지털 신호를 컴퓨터(1410)로 인식해서 제어신호를 발생시켜서 제어 수단(1407)으로 보낸다. 물론, 기판(1400) 위에 형성되어야 할 패턴의 정보는 기억매체(1408)에 격납된 것이며, 이 정보를 기초로 해서 제어 수단(1407)에 제어신호를 보내고, 액적토출수단(1403)의 개개의 헤드(1405, 1412)을 개별적으로 제어할 수 있다. 토출하는 재료는, 재료 공급원 1413, 재료 공급원 1414에서 배관을 통해 헤드 1405, 헤드 1412에 각각 공급된다.
헤드 1405과 1412의 노즐의 사이즈는 다르며, 다른 재료를 다른 폭으로 동시 에 묘화할 수 있다. 한개의 헤드로, 도전 재료나 유기, 무기 재료 등을 각각 토출, 묘화할 수 있어, 층간막과 같은 넓은 영역에 묘화하는 경우에는, 스루풋을 향상시키기 위해서 복수의 노즐에서 같은 재료를 동시에 토출, 묘화할 수 있다. 대형 기판을 사용할 경우, 헤드(1405)는 기판 위를, 화살표의 방향으로 자유자재료 주사하여, 묘화하는 영역을 자유롭게 설정할 수 있더. 따라서, 같은 패턴을 한 장의 기판에 복수 묘화할 수 있다.
본 실시예에서 하지 전처리로서 형성하는 하지막(101)은, 졸겔법의 딥 코팅법, 스핀코팅법, 액적토출법, 이온도금법, 이온빔법, CVD법, 스퍼터링법, ＲＦ 마그네트론 스퍼터링법, 플라즈마 용사법, 플라즈마 스프레이법, 또는 양극산화법에 의해 형성할 수 있다. 또한, 하지막을 형성하는 물질은, 그것의 형성 방법에 의해 막으로서의 연속성을 갖지 않아도 된다. 딥 코팅법, 스핀코팅법 등의 도포법에 의해 형성할 경우, 용매를 제거할 필요가 있을 때, 소성하거나, 건조하면 된다.
본 실시예에서는, 하지막(101)로서, 스퍼터링법에 의해 소정의 결정 구조를 가지는 ＴｉＯx(대표적으로서는 ＴｉＯ2) 결정을 형성하는 경우를 설명한다. 타겟으로는 금속 티타늄 튜브를 사용하고, 아르곤 가스와 산소를 사용해서 스퍼터링을 행한다. 더구나, Ｈｅ 가스를 도입해도 된다. 성막실 또는 처리물이 설치된 기판을 가열하면서 ＴｉＯ2를 형성해도 된다.
이렇게 형성되는 ＴｉＯx는 매우 박막이어도 된다.
또한 스퍼터링법이나 증착법 등의 방법에 의해, Ｔｉ(티타늄), W(텅스텐), Ｃｒ(크롬), Ｔａ(탄탈), Ｎｉ(니켈), Ｍｏ(몰리브덴) 등의 금속재료 혹은 그것의 산화물로 형성되는 하지막(101)을 형성해도 된다.
하지막(101)은 0.01∼10nm의 두께로 형성하면 된다. 하지막은 지극히 얇게 형성하면 좋으므로, 반드시 층 구조를 가지고 있지 않아도 된다. 하지막으로서, 고융점 금속재료나, 3d 천이원소를 사용하고, 하지막이 도전성을 가지고 있을 경우, 도전층 형성 영역 이외의 하지막에 있어서는, 하기의 2개의 방법을 행하는 것이 바람직하다.
제1 방법으로서는, 게이트 배선층(103)과 겹치지 않는 하지막(101)을 절연화하여, 절연체층을 형성한다. 즉, 게이트 배선층(103)과 겹치지 않는 하지막(101)을 산화해서 절연화한다. 이렇게, 하지막(101)을 산화해서 절연화할 경우에는, 해당 하지막(101)을 0.01∼10nm의 두께로 형성해 두는 것이 바람직하며, 그렇게 하면 용이하게 산화시킬 수 있다. 또한, 산화하는 방법으로서는, 산소분위기 하에서 노출시키는 방법을 사용해도 되고, 열처리를 행하는 방법을 사용해도 된다.
제2 방법으로서는, 게이트 배선층(103)의 형성 영역(도전성 재료를 포함하는 조성물과 토출 영역)에 선택적으로 형성한다. 하지막(101)은, 액적토출법 등을 사용하거나, 절연층(102a, 102b)을 마스크로서 사용하거나 하여, 기판 위에 선택적으로 형성해도 되고, 전체면에 형성한 후, 선택적으로 하지막(101)을 에칭해서 제거해도 된다. 이 공정을 사용할 경우에는 하지막(101)의 두께에 제약은 없다.
대안으로, 하지 전처리의 다른 방법으로서, 형성 영역(피형성면)에 대하여 플라즈마 처리를 행하는 방법이 있다. 플라즈마 처리의 조건은, 공기, 산소 또는 질소를 처리 가스로서 사용하고, 압력을 수십 Ｔｏｒｒ∼1000 Ｔｏｒｒ(133000Ｐａ), 바람직하게는 100 Torr(13300Ｐａ)∼1000 Ｔｏｒｒ(133000Ｐａ), 더욱 바람직하게는 700 Ｔｏｒｒ(93100Ｐａ)∼800 Ｔｏｒｒ(106400Ｐａ), 즉 대기압 또는 대기압 근방의 압력이 되는 상태에서, 펄스 전압을 인가한다. 이때, 플라즈마 밀도는, 1×1010∼1×1014m-3, 소위 코로나 방전이나 글로우 방전의 상태가 되도록 한다. 공기, 산소 또는 질소의 처리 가스를 사용해 플라즈마 처리를 사용함으로써, 재질 의존성이 없이, 표면개질을 행할 수 있다. 그 결과, 모든 재료에 대하여 표면개질을 행할 수 있다.
또한 다른 방법으로서, 액적토출법에 의한 패턴의 그 형성 영역과의 밀착성을 상승시키기 위해서, 접착재로서 기능하도록 하는 유기 재료계의 물질을 형성해도 된다. 유기재료(유기 수지 재료)(폴리이미드, 아크릴)이나 실리콘(Ｓｉ)과 산소(O)의 결합으로 골격구조가 구성되고, 치환기에 적어도 수소를 포함하는 재료, 혹은 치환기에 불소, 알킬기, 또는 방향족 탄화수소 중 적어도 1종을 가지는 재료를 사용해도 된다.
절연층(102a, 102b)을 형성한다. 절연층(102a, 102b)은, 스핀코트법이나 딥핑법에 의해 전체면에 절연층을 형성한 후, 에칭 가공에 의해 도 1, 도１６a, 도 16b 및 도 16c에 나타낸 것과 같이 패터닝하여, 형성한다. 에칭은, 플라즈마를 이용한 드라이 에칭을 사용해도 되고, 습식 에칭을 사용해도 된다. 또한 액적토출법에 의해 절연층(102a, 102b)을 형성하면, 에칭 가공은 반드시 필요하지는 않다. 액적토출법을 사용하여, 절연층 등 넓은 영역에 형성할 경우, 액적토출장치의 노즐 토출구의 지름이 큰 것을 사용하거나, 복수의 노즐 토출구으로부터 조성물을 토출하고, 복수의 선이 겹치도록 묘화하여 형성한다. 이 결과, 스루풋이 향상된다.
절연층(102a, 102b)은, 산화 규소, 질화 규소, 산화 질화 규소, 산화 알루미늄, 질화 알루미늄, 산화 질화 알루미늄 기타의 무기 절연성 재료, 또는 아크릴산, 메타크릴산 및 이것들의 유도체, 또는 폴리이미드, 방향족 폴리아미드, 폴리벤즈이미다졸 등의 내열성 고분자, 또는 실록산계 재료를 출발 재료로서 형성된 규소, 산소, 수소로 이루어진 화합물 중 Ｓｉ-O-Ｓｉ 결합을 포함하는 무기 실록산, 규소 위의 수소가 메틸이나 페닐과 같은 유기기에 의해 치환된 유기 실록산계의 절연재료로 형성할 수 있다. 아크릴, 폴리이미드 등의 감광성, 비감광성의 재료를 사용해서 형성해도 된다. 감광성의 재료를 사용하면, 레지스트에 의한 마스크를 이용하지 않고 패터닝을 할 수 있다. 본 실시예에서는, 감광성 유기 수지 재료를 사용한다.
절연층(102a, 102b)을 형성한 후, 액적토출법에 의해 게이트 배선층(103)을, 절연층(102a, 102b) 사이를 매립하도록 형성한다 (도 2, 도１７a, 도 17b 및 도 17c 참조). 앞서 형성한 절연층(102a, 102b)을 소성한 후에 게이트 배선층(103)을 형성해도 된다. 절연막에 가소성을 행하고 게이트 배선층(103)을 형성한 후, 함께 완전히 소성해도 된다. 본 발명은, 표시장치를 구성하는 도전층 중에서, 화소 사이를 넘어, 비교적 굵은 선폭으로 형성되는 게이트 배선층이나, 용량 배선층과, 각 화소 내에 비교적 세선으로 형성되는 게이트 전극층 등의 전극층을 개별적으로 형성할 수 있다. 앞서 게이트 배선층이나 용량 배선층 등의 굵은 선폭을 가지는 도전층을, 절연층 사이에 매립하도록 형성함으로써, 단선 등이 없어 신뢰성이 높고, 또 한 저저항의 게이트 배선층, 용량 배선층을 형성할 수 있다.
도 1, 도 2와 같이, 절연층을 먼저 선택적으로 형성하고, 그 사이에 도전층을 형성해도 된다. 액적토출법을 사용할 경우, 절연층을 형성하기 위한 절연층 갖는 조성물과, 도전층을 형성하기 위한 도전성 재료를 포함하는 조성물을 동시에 토출해도 된다. 동시에 조성물을 토출함으로써, 서로가 서로의 분리벽으로서 기능하므로, 옆으로 넓어지지 않고, 패턴을 우수한 제어성으로 형성할 수 있다. 그 경우, 각각의 토출구는, 그것의 형성하는 영역에 따라, 선택하면 된다. 예를 들면 도 2에 나타낸 것과 같이, 절연층쪽이 도전층보다 넓은 영역을 형성하는 경우에는, 절연층을 토출하는 노즐의 토출구은, 도전층을 토출하는 노즐의 토출구보다 큰 것을 사용하면 된다. 또한, 도 12a 및 도 12b에 도시된 것과 같이, 절연층의 형성 영역이 비교적 광범위할 경우, 우선, 도전층을 테두리를 붙이는 것과 같이 그것의 주위에 동시에 묘화하고, 그 후에 나머지의 영역에 절연층을 토출해서 형성 할 수 있다. 도 12a 및 도 12b에 있어서는, 게이트 배선층(103)을 테두리를 붙이는 것 같이 절연층(102a, 102b)의 일부분이 동시에 형성된다. 다음에 도 13a 및 도 13b에 나타낸 것과 같이 절연층 102b의 나머지의 부분이 액적토출법에 의해 형성된다. 도 13a 및 도 13b에 있어서의 나머지의 부분의 절연층은 도전층의 패턴보다 비교적 광범위하므로, 큰 지름의 노즐의 토출구를 사용하면 스루풋을 향상할 수 있다. 이렇게, 소정의 물질의 패턴의 구성에 의해, 토출구의 크기나, 묘화 회수를 설계함으로써, 스루풋을 향상할 수 있다.
게이트 배선층(103)의 형성은 액적토출수단을 사용해서 행한다. 액적토출수 단이란, 조성물의 토출구를 가지는 노즐이나, 1개 또는 복수의 노즐을 구비한 헤드 등의 액적을 토출하는 수단을 갖는 것의 총칭으로 한다. 액적토출수단이 구비하는 노즐의 지름은, 0.02∼100㎛(적합하게는 30㎛ 이하)로 설정하고, 상기 노즐로부터 토출되는 조성물의 토출량은 0.001pl∼100pl(적합하게는 0.1pl 이상 40pl 이하, 더욱 바람직하게는 10pl 이하)로 설정한다. 토출량은, 노즐의 지름의 크기에 비례해서 증가한다. 또한 피처리물과 노즐의 토출구의 거리는, 원하는 장소에 적하하기 위해서, 가능한 한 가까이 해 두는 것이 바람직하다. 이 거리는, 적합하게는 0.1∼3mm(더욱 적합하게는 1mm 이하) 정도로 설정한다.
토출구로부터 토출하는 조성물은, 도전성 재료를 용매에 용해 또는 분산시킨 것을 사용한다. 도전성 재료란, Ａｇ, Ａｕ, Ｃｕ, Ｎｉ, Ｐｔ, Ｐｄ, Ｉｒ, Ｒｈ, W, Ａｌ 등의 금속, Ｃｄ, Ｚｎ의 금속 황화물, Ｆｅ, Ｔｉ, Ｓｉ, Ｇｅ, Ｓｉ, Ｚｒ, Ｂａ 등의 산화물, 할로겐화은의 미립자 또는 분산성 나노 입자에 해당한다. 또한 투명도전막으로서 사용되는 인듐 주석 산화물(ＩＴＯ), 인듐 주석 산화물과 산화 규소로 이루어지는 ＩＴＳＯ, 유기 인듐, 유기 주석, 산화 아연, 질화 티타늄 등에 해당한다. 단, 토출구로부터 토출하는 조성물은, 비저항값을 고려하여, 금, 은, 구리의 어느 한 개의 재료를 용매에 용해 또는 분산시킨 것을 사용하는 것이 적합하며, 더욱 적합하게는, 저저항의 은, 구리를 사용하면 된다. 단, 은, 구리를 사용할 경우에는, 불순물 대책을 위해, 아울러 배리어막을 설치하면 된다. 배리어 막으로서는, 질화규소막이나 니켈 붕소(ＮｉＢ)를 사용하는 사용할 수 있다.
또한 도전성 재료의 주변에 다른 도전성 재료가 코팅되어, 복수의 층으로 되 어 있는 입자라도 된다. 예를 들면 구리의 주변에 니켈 붕소(ＮｉＢ)가 코팅되고, 그 주위에 은이 코팅되어 있는 3층 구조의 입자 등을 사용해도 된다. 용매는, 초산 부틸, 초산 에틸 등의 에스테르류, 이소프로필 알콜, 에틸 알콜 등의 알콜류, 메틸에틸케톤, 아세톤 등의 유기용제 등을 사용한다. 조성물의 점도는 20ｍＰａ·ｓ 이하가 적합하며, 이것은, 건조가 발생하는 것을 방지하거나, 토출구로부터 조성물을 원활하게 토출할 수 있도록 하기 위해서이다. 또한 조성물의 표면장력은, 40ｍＮ/ｍ 이하가 적합하다. 단, 사용하는 용매나, 용도에 맞추어, 조성물의 점도 등은 적당하게 조정하면 된다. 일례로서, ＩＴＯ나, 유기 인듐, 유기 주석을 용매에 용해 또는 분산시킨 조성물의 점도는 5∼20ｍＰａ·ｓ, 은을 용매에 용해 또는 분산시킨 조성물의 점도는 5∼20ｍＰａ·ｓ, 금을 용매에 용해 또는 분산시킨 조성물의 점도는 5∼20ｍＰａ·ｓ로 설정하면 된다.
또한 도전층은, 복수의 도전성 재료를 적층해도 된다. 또한 처음에 도전성 재료로서 은을 사용하고, 액적토출법으로 도전층을 형성한 후, 구리 등으로 도금을 행해도 된다. 도금은 전기도금이나 화학 (무전해) 도금법으로 행하면 된다. 도금은, 도금의 재료를 가지는 용액을 채운 용기에 기판 표면을 담가도 되지만, 기판을 경사지게(또는 수직) 세워서 설치하고, 도금하는 재료를 가지는 용액을, 기판 표면에 흘리는 것 같이 도포해도 된다. 기판을 세워서 용액을 도포하는 것과 같이 도금을 행하면, 공정장치가 소형화되는 이점이 있다.
각 노즐의 지름이나 원하는 패턴 형상 등에 의존하지만, 노즐의 막힘 방지나 고정밀한 패턴의 제조를 위해, 도전체의 입자의 지름은 될 수 있는 한 작은 쪽이 바람직하며, 적합하게는 입경 0.1㎛ 이하가 바람직하다. 조성물은, 전해법, 아토마이즈법 또는 습식 환원법 등의 공지의 방법으로 형성되는 것이며, 그것의 입자 사이즈는, 일반적으로 약 0.01∼10㎛이다. 단, 가스중 증발법으로 형성하면, 분산제로 보호된 나노 입자는 약 7nm로 미세하다. 이 나노 입자는, 피복제를 사용해서 각 입자의 표면을 덮으면, 용제중에 응집이 없고, 실온에서 안정하게 분산되며, 액체와 거의 같은 거동을 나타낸다. 따라서, 피복제를 사용하는 것이 바람직하다.
조성물을 토출하는 공정은, 감압 상태에서 행하면, 조성물을 토출해서 피처리물에 착탄할 때까지의 사이에, 상기 조성물의 용매가 휘발하고, 나중의 건조와 소성의 공정을 생략할 수 있다. 또한 감압 상태에서 행하면, 도전체의 표면에 산화막 등이 형성되지 않기 때문에 바람직하다. 또한 조성물을 토출후, 건조와 소성의 한쪽 또는 양쪽의 공정을 행한다. 건조와 소성의 공정은, 양쪽 공정 모두 가열처리의 공정이지만, 예를 들면 건조는 100℃에서 3분간, 소성은 200∼350℃에서 15분간∼60분간으로 행하는 것으로, 그것의 목적, 온도와 시간이 다른 것이다. 건조의 공정, 소성의 공정은, 상압 상태 또는 감압하에서, 레이저빛의 조사나 순간열 어닐, 가열로 등에 의해 행한다. 또한, 이 가열처리를 행하는 타이밍은 특별하게 한정되지 않는다. 건조와 소성의 공정을 양호하게 행하기 위해서는, 기판을 가열하고 있어도 되고, 그 때의 온도는, 기판 등의 재질에 의존하지만, 일반적으로는 100∼800℃(바람직하게는 200∼350℃)로 한다. 본 공정에 의해, 조성물 중의 용매의 휘발, 또는 화학적으로 분산제를 제거하는 동시에, 주위의 수지가 경화 수축함으로써 나노 입자간을 접촉시켜, 융합과 융착을 가속한다.
레이저빛의 조사는, 연속발진 또는 펄스 발진의 기체 레이저 또는 고체 레이저를 사용하면 된다. 전자의 기체 레이저로서는, 엑시머 레이저, YAG 레이저 등을 들 수 있고, 후자의 고체 레이저로서는, Ｃｒ, Ｎｄ 등이 도핑된 ＹＡＧ, ＹＶＯ4 등의 결정을 사용한 레이저 등을 들 수 있다. 또한, 레이저빛의 흡수율의 관계에서, 연속발진의 레이저를 사용하는 것이 바람직하다. 또한 펄스 발진과 연속발진을 조합한 소위 하이브리드의 레이저 조사방법을 사용해도 된다. 단, 기판(100)의 내열성에 따라서는, 레이저빛의 조사에 의한 가열처리는, 상기 기판(100)이 파괴하지 않도록, 수 마이크로초로부터 몇십초의 사이에서 순간적으로 행하면 된다. 순간열 어닐(ＲＴＡ)은, 불활성 가스의 분위기하에서, 자외광 내지 적외광을 조사하는 적외 램프나 할로겐 램프 등을 사용하여, 급격하게 온도를 상승시켜, 몇분∼수마이크로 초의 사이에서 순간적으로 열을 가해서 행한다. 이 처리는 순간적으로 행하기 때문에, 실질적으로 최표면의 박막만을 가열 할 수 있고, 하층의 막에는 영향을 주지 않는다. 즉, 플라스틱 기판 등의 내열성이 약한 기판에도 영향을 주지 않는다.
액적토출법을 사용해서 형성하는 도전층의 하지 전처리로서, 전술한 하지막(101)을 형성하는 공정을 행했지만, 이 처리 공정은, 게이트 배선층(103)을 형성한 후에 행해도 된다.
또한 액적토출법에 의해, 절연층(102a, 102b), 게이트 배선층(103)의 조성물을 토출하여 형성한 후, 그것의 평탄성을 높이기 위해서 표면을 압력에 의해 프레스해서 평탄화해도 된다. 프레스의 방법으로서는, 롤러 형상의 물건을 표면에 주사함으로써, 요철을 이루도록 경감하거나, 평탄한 판자 모양의 물건으로 표면을 수직 하게 프레스해도 된다. 프레스할 때에, 가열공정을 행해도 된다. 대안으로, 용제 등에 의해 표면을 연화, 또는 융해시켜 에어 나이프로 표면의 요철부를 제거해도 된다. 또한 ＣＭＰ법을 사용해서 연마해도 된다. 이 공정은, 액적토출법에 의해 요철이 생기는 경우에, 그것의 표면을 평탄화할 경우 적용할 수 있다.
다음에 게이트 전극층(104), 게이트 전극층(105)을 형성한다. 게이트 전극층 104는 게이트 배선층(103)에 접해서 형성한다(도 3 및 도 18a 내지 도 18c 참조). 게이트 전극층 104은, 게이트 배선층(103)을 형성한 후, 액적토출법에 의해, 토출구의 지름이 작은 노즐을 사용해서 미세하게 형성할 수 있다. 게이트 배선층(103) 상의 게이트 전극층(104)이 접하는 영역에 하지 전처리로서, 하지막(101)을 형성했을 때와 같은 처리를 해도 된다. 물론, 게이트 전극층 105을 형성하는 영역에도 전술한 하지 전처리를 행해도 된다. 본 실시예에서는, 밀착성을 향상하기 위한 처리로서, 자외선 조사처리를 행한다. 자외선 조사 처리후, 게이트 전극층 104을 형성한다. 본 발명에 의해 게이트 배선층(103)의 선폭은 10∼40㎛, 게이트 전극층 104 및 105의 선폭은 5∼20㎛, 게이트 배선층(103)의 선폭이 게이트 전극층 104 및 105의 선폭의 약 2배가 되도록 배선을 형성할 수 있다.
또한 게이트 배선층(103)과 게이트 전극층 104, 105을 동시에 형성해도 된다. 그 경우, 액적토출장치의 헤드에 지름의 크기가 다른 노즐을 설치하고, 1회의 주사로 게이트 배선층(103)과 게이트 전극층 104, 105을 동시에 형성한다. 예를 들면 게이트 배선층(103)을 형성하는 영역에는, 지름이 비교적 큰 토출구의 노즐이, 게이트 전극층 104, 105을 형성하는 영역에는, 지름이 비교적 작은 토출구의 노즐 이 설치된 헤드를 주사한다. 게이트 배선층(103)을 형성하는 토출구로부터는 연속적으로 도전성 재료를 토출하고, 게이트 전극층 104, 105을 형성하는 토출구로부터는, 그것의 형성 영역에 헤드가 주사되었을 때에, 도전성 재료를 토출한다. 이렇게 하여도, 선폭이 다른 패턴을 형성 할 수 있어, 스루풋을 향상할 수 있다.
다음에 게이트 전극층 104, 105 위에 게이트 절연층(106)을 형성한다 (도 3, 도１８a 내지 도 18c 참조). 게이트 절연층(106)으로서는, 규소의 산화물 재료 또는 질화물 재료 등의 공지의 재료로 형성하면 되고, 적층이어도 단층이어도 된다. 본 실시예에서는, 질화규소막, 산화 규소막, 질화규소막 3층의 적층을 사용한다. 대안으로, 그것들이나, 산화 질화규소막의 단층, 2층으로 이루어지는 적층이어도 된다. 적합하게는, 치밀한 막질을 가지는 질화규소막을 사용하면 된다. 또한 액적토출법으로 형성되는 도전층에 은이나 구리 등을 사용할 경우, 그 위에 배리어막으로서 질화규소막이나 ＮｉＢ막을 형성하면, 불순물의 확산을 방지하여, 표면을 평탄화하는 효과가 있다. 또한, 낮은 성막 온도에서 게이트 리크 전류에 적은 치밀한 절연막을 형성하기 위해서는, 아르곤 등의 희가스 원소를 반응 가스에 포함시켜, 형성되는 절연막 중에 혼입시키면 된다.
다음에 반도체층을 형성한다. 일 도전형을 가지는 반도체층은 필요에 따라 형성하면 된다. 본 실시예에서는, 반도체층(107, 108)과 일 도전형을 가지는 반도체층으로서 N형 반도체층(109, 110)을 적층한다(도 4, 도 19a, 도 19b 및 도 19c 참조). 또한, N형 반도체층을 형성하고, N채널형 ＴＦＴ의 NMOS 구조, P형 반도체층을 형성한 Ｐ채널형 ＴＦＴ의 ＰＭＯＳ 구조, N채널형 ＴＦＴ와 P채널형 ＴＦＴ 의 CMOS 구조를 제조할 수 있다. 또한 도전성을 부여하기 위해서, 도전성을 부여하는 원소를 도핑에 의해 첨가하고, 불순물 영역을 반도체층에 형성함으로써 N채널형 ＴＦＴ, P채널형 ＴＦＴ를 형성할 수도 있다.
반도체층은 공지의 수단(스퍼터링법, ＬＰＣＶＤ법, 또는 플라즈마 CVD법 등)에 의해 성막하면 된다. 반도체층의 재료에 한정은 없지만, 바람직하게는 실리콘 또는 실리콘 게르마늄(ＳｉＧｅ) 합금 등으로 형성하면 된다.
반도체층은, 아모퍼스 반도체(대표적으로는 수소화 아모퍼스 실리콘), 결정성 반도체(대표적으로는 폴리실리콘)을 소재로서 사용하고 있다. 폴리실리콘에는, 800℃ 이상의 프로세스 온도를 경과해서 형성되는 다결정 실리콘을 주재료로서 사용한 소위 고온 폴리실리콘이나, 600℃ 이하의 프로세스 온도에서 형성되는 다결정 실리콘을 주재료로서 사용한 소위 저온 폴리실리콘, 또한 결정화를 촉진하는 원소 등을 첨가해 결정화시킨 결정 실리콘 등을 포함하고 있다.
또한, 다른 물질로서, 세미아모퍼스 반도체 또는 반도체층의 일부에 결정상을 포함하는 반도체를 사용할 수도 있다. 세미아모퍼스 반도체란, 비정질과 결정 구조(단결정, 다결정을 포함한다)의 중간적인 구조의 반도체이며, 자유에너지적으로 안정한 제3 상태를 가지는 반도체이며, 단거리 질서를 갖고 격자 왜곡을 가지는 결정질한 것이다. 전형적으로는 실리콘을 주성분으로서 포함하고, 격자왜곡을 수바하여, 라만 스펙트럼이 520cm-1보다도 저파수측으로 쉬프트하고 있는 반도체층이다. 또한 댕글링본드의 중화제로서 수소 또는 할로겐을 적어도 1원자% 또는 그 이상 포함시키고 있다. 여기에서는, 이러한 반도체를 세미아모퍼스 반도체(이하 줄여서 " ＳＡＳ"라고도 부른다)라고 부른다. 이 ＳＡＳ는 소위 마이크로 크리스탈 반도체(대표적으로는 미결정 실리콘)라고도 부르고 있다.
이 ＳＡＳ는 규화물 기체를 글로우 방전 분해(플라즈마 CVD)하는 것에 의해 얻을 수 있다. 대표적인 규화물 기체로서는, ＳｉＨ4이며, 그 밖에도 Ｓｉ2H6, ＳｉＨ2Ｃｌ2, ＳｉＨＣｌ3, ＳｉＣｌ4, ＳｉＦ4 등을 사용할 수 있다. 또한 GeF4, F2을 혼합해도 된다. 이 규화물 기체를 수소, 혹은 수소와 헬륨, 아르곤, 크립톤, 네온으로부터 선택된 1종 또는 복수종의 희가스 원소로 희석해서 사용함으로써 ＳＡＳ의 형성을 용이한 것으로 할 수 있다. 규화물 기체에 대한 수소의 희석율은, 예를 들면 유량비로 2배∼1000배로 하는 것이 바람직하다. 물론, 글로우 방전 분해에 의한 ＳＡＳ의 형성은, 감압 상태에서 행하는 것이 바람직하지만, 대기압에 있어서의 방전을 이용해도 형성할 수 있다. 대표적으로는, 0.1Ｐａ∼133Ｐａ의 압력범위에서 행하면 된다. 글로우 방전을 형성하기 위한 전원 주파수는 1MHz∼120MHz, 바람직하게는 13MHz∼60MHz이다. 고주파 전력은 적당하게 설치하면 된다. 기판 가열온도는 300도 이하가 바람직하며, 100℃∼200℃의 기판 가열온도에서도 형성가능하다. 여기에서, 주로 성막시에 받아들이는 불순물 원소로서, 산소, 질소, 탄소 등의 대기성분에 유래하는 불순물은 1×1020ｃｍ-3 이하로 하는 것이 바람직하고, 특히, 산소 농도는 5×1019ａｔｏｍｓ/ｃｍ3 이하, 바람직하게는 1×1019 ａｔｏｍｓ/ｃｍ3 이하가 되도록 하는 것이 바람직하다. 또한 헬륨, 아르곤, 크립톤, 네온 등의 희가스 원소를 포함시켜 격자왜곡을 한층 더 조장시킴으로써 안정성이 늘어나 양호한 ＳＡＳ를 얻을 수 있다. 또한 반도체층으로서 불소계 가스에서 형성되는 ＳＡＳ층에 수소계 가스에서 형성되는 ＳＡＳ층을 적층해도 된다.
반도체층에, 결정성 반도체층을 사용할 경우, 그 결정성 반도체층의 제조방법은, 공지의 방법(레이저 결정화법, 열결정화법, 또는 니켈 등의 결정화를 조장하는 원소를 사용한 열결정화법 등)을 사용하면 된다. 결정화를 조장하는 원소를 도입하지 않는 경우에는, 비정질 규소막에 레이저빛을 조사하기 전에, 질소분위기하 500도에서 1시간 가열함으로써 비정질 규소막의 함유 수소 농도를 1×1020ａｔｏｍｓ/ｃｍ3 이하까지 방출시킨다. 이것은 수소를 많이 포함하는 비정질 규소막에 레이저빛을 조사하면 막이 파괴되어 버리기 때문이다.
비정질 반도체층에의 금속 원소의 도입의 방법으로서는, 해당 금속 원소를 비정질 반도체층의 표면 또는 그 내부에 존재시킬 수 있는 수법이면 특별하게 한정은 없으며, 예를 들면 스퍼터링법, ＣＶＤ법, 플라즈마 처리법(플라즈마 CVD법도 포함한다), 흡착법, 금속염의 용액을 도포하는 방법을 사용할 수 있다. 이 중에서 용액을 사용하는 방법은 간편하고, 금속 원소의 농도 조정이 용이하다고 하는 점에서 유용하다. 또한, 이때 비정질 반도체층의 표면의 젖음성을 개선하고, 비정질 반도체층의 표면 전체에 수용액을 넓고 퍼지게 하기 위해서, 산소 분위기 중에서의 ＵＶ빛의 조사, 열산화법, 히드록시 래디컬을 포함하는 오존수 또는 과산화 수소에 의한 처리 등에 의해, 산화막을 성막하는 것이 바람직하다.
비정질 반도체층의 결정화는, 열처리와 레이저빛 조사에 의한 결정화를 조합 해도 된다. 열처리 및/또는 레이저빛 조사를 단독으로, 복수회 행해도 된다.
또한, 결정성 반도체층을, 직접 기판에 선형 플라즈마법에 의해 형성해도 된다. 대안으로, 선형 플라즈마법을 사용하여, 결정성 반도체층을 선택적으로 기판에 형성해도 된다.
반도체로서, 유기 재료를 사용하는 유기 반도체를 사용해도 된다. 유기 반도체로서는, 저분자 재료, 고분자 재료 등을 사용할 수 있으며, 유기 색소, 도전성 고분자 재료 등의 재료도 사용할 수 있다.
본 실시예에서는, 반도체로서, 비정질 반도체를 사용한다. 반도체층을 형성하고, 그 후에 플라즈마 CVD법 등에 의해 일 도전형을 가지는 반도체층으로서 N형 반도체층을 형성한다.
계속해서, 레지스트나 폴리이미드 등의 절연체로 이루어지는 마스크를 사용하여, 반도체층, N형 반도체층을 동시에 패턴 가공하여, 반도체층 107, 108, N형 반도체층 109, 110을 형성한다(도 4, 도 19a, 도 19b 및 도 19c 참조). 마스크는 조성물을 선택적으로 토출해서 형성할 수 있다. 마스크는, 에폭시 수지, 아크릴 수지, 페놀 수지, 노보락 수지, 멜라민 수지, 우레탄 수지 등의 수지 재료를 사용한다. 또한, 벤조시클로부텐, 파릴렌, 플레어, 투과성을 가지는 폴리이미드 등의 유기 재료, 실록산계 폴리머 등의 중합에 의해 생긴 화합물 재료, 수용성 호모 폴리머와 수용성 혼성 중합체를 포함하는 조성물 재료 등을 사용해서 액적토출법으로 형성한다. 또는, 감광제를 포함하는 시판의 레지스트 재료를 사용하여도 되고, 예를 들면 대표적인 포지티브형 레지스트인 노보락 수지와 감광제인 나프토퀴논 디아 지드 화합물, 네가티브형 레지스트인 베이스 수지, 디페닐 실란 디올 및 산발생제 등을 사용해도 된다. 어느쪽의 재료를 사용한다고 하더라도, 그것의 표면장력과 점도는, 용매의 농도를 조정하거나, 계면활성제 등을 가하거나 해서 적당하게 조정한다.
다시, 레지스트나 폴리이미드 등의 절연체로 이루어지는 마스크를 액적토출법을 사용해서 형성하고, 그것의 마스크를 사용하여, 에칭 가공에 의해 게이트 절연층(106)의 일부에 관통공(145)을 형성하고, 그것의 하층측에 배치되어 있는 게이트 전극층(105)의 일부를 노출시킨다. 에칭 가공은 플라즈마 에칭(드라이 에칭) 또는 웨트에칭의 어느쪽을 채용해도 좋지만, 대면적 기판을 처리하기 위해서는 플라즈마 에칭이 적합하다. 에칭 가스로서는, ＣＦ4, ＮＦ3, Ｃｌ2, ＢＣｌ3 등의 불소계 또는 염소계의 가스를 사용하고, Ｈｅ나 Ａｒ 등의 불활성 가스를 적당하게 첨가해도 된다. 또한 대기압 방전의 에칭 가공을 적용하면, 국소적인 방전가공도 가능해서, 기판의 전체면에 마스크층을 형성할 필요는 없다.
마스크를 제거한 후, 도전성 재료를 포함하는 조성물을 토출하여, 소스 및 드레인 전극층(111, 113, 115, 116), 도전층(112)을 형성한다. 그후, 소스 및 드레인 전극층(111, 113, 115, 116)을 마스크로 하여, N형 반도체층을 패턴 가공한다(도 5, 도２０a, 도 20b 및 도 20c 참조). 또한, 도면에는 나타내지 않았지만, 소스 및 드레인 전극층(111, 113, 115, 116), 도전층(112)을 형성하기 전에, 소스 및 드레인 전극층(111, 113, 115, 116), 도전층(112)이 형성하는 영역에 선택적으로 ＴｉＯx막 등을 형성하는, 전술한 하지 전처리 공정을 행해도 된다. 그러면, 도전 층을 밀착성이 좋게 형성할 수 있다.
또한 액적토출법을 사용해서 형성하는 도전층의 하지 전처리로서, 전술한 하지막을 형성하는 공정을 행하고, 또한, 이 처리 공정은, 도전층을 형성한 후에도 행해도 된다. 이 공정에 의해, 층간의 밀착성이 향상하기 때문에, 표시장치의 신뢰성도 향상할 수 있다.
게이트 절연층(106)에 형성한 관통공(145)에 있어서, 소스 및 드레인 전극층(116)과 게이트 전극층(105)을 전기적으로 접속시킨다. 도전층(112)은 용량소자를 형성한다. 이 소스 및 드레인 전극층(111, 113, 115, 116), 도전층(112)을 형성하는 도전성 재료로서는, Ａｇ(은), Ａｕ(금), Ｃｕ(구리), W (텅스텐), Ａｌ(알루미늄) 등의 금속의 입자를 주성분으로 하는 조성물을 사용할 수 있다. 또한 투광성을 가지는 인듐 주석 산화물(ＩＴＯ), 인듐 주석 산화물과 산화 규소로 이루어지는 ＩＴＳＯ, 유기 인듐, 유기 주석, 산화아연, 질화 티타늄 등을 조합해도 된다.
게이트 절연층(106)의 일부에 관통공(145)을 형성하는 공정을, 소스 및 드레인 전극층(111, 113, 115, 116), 도전층(112) 형성후에, 소스 및 드레인 전극층(111, 113, 115, 116), 도전층(112)을 마스크로서 사용해서 관통공(145)을 형성해도 된다. 그리고 관통공(145)에 도전층을 형성하고 소스 및 드레인 전극층(116)과 게이트 전극층(105)을 전기적으로 접속한다. 이 경우, 공정이 간략화하는 이점이 있다.
계속해서, 게이트 절연층(106) 위에 선택적으로, 도전성 재료를 포함하는 조성물을 토출하여, 제1 전극층(117)을 형성한다 (도 6, 도２１a, 도 21b 및 도 21c 참조). 제1 전극층(117)은, 기판(100)측으로부터 빛을 방사하는 경우, 또는 양면 방사형의 표시 패널을 제조할 경우에는, 인듐 주석 산화물(ＩＴＯ), 산화 규소를 포함하는 인듐 주석 산화물(ＩＴＳＯ), 산화아연(ＺｎＯ), 산화 주석(ＳｎＯ2) 등을 포함하는 조성물에 의해 소정의 패턴을 형성하고, 소성에 의해 형성해도 된다.
또한, 바람직하게는,제 1 전극층(117)은 스퍼터링법에 의해 인듐 주석 산화물(ＩＴＯ), 산화 규소를 포함하는 인듐 주석 산화물(ＩＴＳＯ), 산화 아연(ＺｎＯ) 등으로 형성한다. 더욱 바람직하게는, ＩＴＯ에 산화 규소가 2∼10중량% 포함된 타겟을 사용해서 스퍼터링법으로 산화 규소를 포함하는 산화 인듐 주석을 사용한다. 이밖에, 산화 규소를 포함하는 산화인듐에 2∼20%의 산화아연(ＺｎＯ)을 혼합한 산화물 도전성 재료를 사용해도 된다. 스퍼터링법으로 제1 전극층(117)을 형성한 후에는, 액적토출법을 사용해서 마스크층을 형성하고 에칭에 의해, 원하는 패턴으로 형성하면 된다. 본 실시예에서는, 제1 전극층(117)은, 투광성을 가지는 도전성 재료에 의해 액적토출법을 사용해서 형성하고, 구체적으로는, 인듐 주석 산화물, ＩＴＯ와 산화 규소 으로 구성되는 ＩＴＳＯ를 사용해서 형성한다. 도면에는 나타내지 않았지만, 제1 전극층(117)을 형성하는 영역에 게이트 배선층(103)을 형성할 때와 마찬가지로, ＴｉＯx막을 형성하고, 하지 전처리를 행해도 된다. 하지 전처리에 의해, 밀착성이 향상되고, 소망하는 패턴에 제1 전극층(117)을 형성할 수 있다.
본 실시예에서는, 게이트 절연층은 질화규소로 이루어지는 질화규소막/산화 질화규소막(산화 규소막)/질화규소막의 3층의 예를 전술했다. 바람직한 구성으로 서, 산화 규소를 포함하는 산화 인듐 주석으로 형성되는 제1 전극층(117)은, 게이트 절연층(106)에 포함되는 질화규소로 이루어지는 절연층과 밀접해서 형성된다. 이에 따라, 그것에 의해 전계 발광층에서 발광한 빛이 외부로 방사되는 비율을 향상시킬 수 있다고 하는 효과가 있다. 또한 게이트 절연층은 게이트 배선층이나, 게이트 전극층과, 제1 전극층의 사이에 개재하여, 용량소자로서 기능할 수도 있다.
또한, 발광한 빛을 기판(100)측과는 반대측으로 방사시키는 구조로 할 경우, 상면 방사형의 표시 패널을 제조할 경우에는, Ａｇ(은), Ａｕ(금), Ｃｕ(구리), W (텅스텐), Ａｌ(알루미늄) 등의 금속의 입자를 주성분으로 하는 조성물을 사용할 수 있다. 다른 방법으로서는, 스퍼터링법에 의해 투명 도전막 혹은 광반사성의 도전막을 형성하고, 액적토출법에 의해 마스크 패턴을 형성하고, 에칭 가공을 조합해서 제1 전극층(117)을 형성해도 된다.
제1 전극층(117)은, 그것의 표면이 평탄화되도록, ＣＭＰ법, 폴리비닐알콜계의 다공질체체로 세정하고 연마해도 된다. 또한 ＣＭＰ법을 사용한 연마후에, 제1 전극층(117)의 표면에 자외선 조사, 산소 플라즈마 처리등을 행해도 된다.
다음에 제2 절연층이 되는 절연층(120)을 선택적으로 형성하고, 절연층(120) 내부의 개구를 매립하도록 소스 배선층(118), 전원선(119)을 액적토출법에 의해 형성한다(도 7, 도２２a, 도 22b 및 도 22c 참조). 절연층(120)은, 소스 배선층(118), 전원선(119) 형성 영역의 이외에, 제1 전극층(117) 위에 개구부를 가지도록 형성해도 된다. 본 실시예에서는, 절연층(120)을 전체면에 형성하고, 레지스트 등의 마스크에 의해, 에칭하고 패터닝한다. 이 절연층(120)과 소스 배선층(118), 전원선(119)을 형성하는 공정도, 전술한 절연층(102a, 102b)과, 게이트 배선층(103)을 형성했을 때와 마찬가지로 형성할 수 있다. 따라서, 먼저 절연층(120)을 선택적으로 형성하고, 소스 배선층(118), 전원선(119)을 나중에 형성할 수도 있고, 동시에 형성할 수도 있다. 소스 배선층(118), 전원선(119)은 소스, 드레인 전극층(111, 115)과 각각 접해서 형성하기 때문에, 그 형성 영역에 상기한 바와 같이 하지 전처리를 행해도 된다.
소스 배선층(118), 전원선(119)을 형성하는 도전성 재료로서는, Ａｇ(은), Ａｕ(금), Ｃｕ(구리), W (텅스텐), Ａｌ(알루미늄) 등의 금속의 입자를 주성분으로 하는 조성물을 사용할 수 있다. 또한 투광성을 가지는 인듐 주석 산화물(ＩＴＯ), 인듐 주석 산화물과 산화 규소로 이루어지는 ＩＴＳＯ, 유기 인듐, 유기 주석, 산화아연, 질화 티타늄 등을 조합해도 된다.
절연층(120)은, 산화 규소, 질화 규소, 산화 질화 규소, 산화 알루미늄, 질화 알루미늄, 산화 질화 알루미늄 기타의 무기 절연성 재료, 또는 아크릴산, 메타크릴산 및 이것들의 유도체, 또는 폴리이미드, 방향족 폴리아미드, 폴리벤즈이미다졸 등의 내열성 고분자, 또는 실록산계 재료를 출발 재료로서 형성된 규소, 산소, 수소로 이루어진 화합물 중 Ｓｉ-O-Ｓｉ 결합을 포함하는 무기 실록산, 규소 위의 수소가 메틸이나 페닐과 같은 유기기에 의해 치환된 유기 실록산계의 절연재료로 형성할 수 있다. 아크릴, 폴리이미드 등의 감광성, 비감광성의 재료를 사용해서 형성해도 된다.
또한 액적토출법에 의해, 절연층(120), 소스 배선층(118), 전원선(119)을 조 성물을 토출 형성한 후, 그것의 평탄성을 높이기 위해서 표면을 압력에 의해 프레스해서 평탄화해도 된다. 프레스의 방법으로서는, 롤러형의 물건을 표면에 주사함으로써, 요철을 이루도록 경감하거나, 평탄한 판자 모양의 물건으로 표면을 수직하게 프레스해도 된다. 또한 용제 등에 의해 표면을 연화, 또는 융해시켜 에어 나이프로 표면의 요철부를 제거해도 된다. 또한 ＣＭＰ법을 사용해서 연마해도 된다. 이 공정은, 액적토출법에 의해 요철이 생길 경우에, 그 표면을 평탄화할 경우 적용 할 수 있다. 이 공정에 의해 평탄성이 향상되면, 표시 패널의 표시 얼룩 등을 방지 할 수 있어, 고세밀한 화상을 표시할 수 있다.
이상의 공정에 따르면, 보텀 게이트형(역스태거형이라고도 한다)의 ＴＦＴ를 갖는 기판이 완성된다. 완성된다. 또한, 본 실시예의 ＴＦＴ는 채널에치형이다.
표시 패널용의 ＴＦＴ를 가지는 기판(100) 위에, 발광소자를 형성한다(도２３a, 도 23b 및 도 23c 참조). 소스 배선층(118), 전원선(119)을 형성한 후, 절연층(121)을 형성한다. 절연층(121)은 절연층 120과 같은 재료로 형성할 수 있다. 절연층(121)은, 절연층 120과 함께, 분리벽(제방으로도 불린다)이 된다.
전계 발광층(122)을 형성하기 전에, 대기압에서 200℃의 열처리를 행해 절연층 120, 121 내부 또는 그 표면에 흡착하고 있는 수분을 제거한다. 또한 감압하에서 200℃∼400℃, 바람직하게는 250℃∼350℃로 열처리를 행하고, 그대로 대기에 노출시키지 않고 전계 발광층(122)을 진공증착법이나, 감압 상태의 액적토출법으로 형성하는 것이 바람직하다.
전계 발광층(122)으로서, 적색(R), 녹색(G), 청색(B)의 발광을 나타내는 재 료를, 각각 증착 마스크를 사용한 증착법 등에 의해 선택적으로 형성한다. 적색(R), 녹색(G), 청색(B)의 발광을 나타내는 재료는 칼라 필터와 같이 액적토출법에 의해 형성할 수도 있다(저분자 또는 고분자 재료 등). 이 경우 마스크를 사용하지 않더라도, ＲＧＢ의 칠 나눔을 행할 수 있기 때문에 바람직하다. 전계 발광층(122) 위에 제2 전극층(123)을 적층 형성하여, 발광소자를 사용한 표시 기능을 가지는 표시장치(발광 표시장치)가 완성된다(도２３a, 도 23b 및 도 23c 참조).
도면에는 나타내지 않았지만, 제2 전극층(123)을 덮도록 해서 패시베이션막을 설치하는 것은 유효하다. 패시베이션막으로서는, 질화규소(ＳｉＮ), 산화 규소(ＳｉＯ2), 산화 질화규소(ＳｉＯＮ), 질화산화 규소(ＳｉＮＯ), 질화 알루미늄(ＡｌＮ), 산화 질화 알루미늄(ＡｌＯＮ), 질소 함유량이 산소 함유량보다도 많은 질화 산화 알루미늄(ＡｌＮＯ) 또는 산화 알루미늄, 다이아몬드 라이크 카본(ＤＬＣ), 질소 함유 탄소막(ＣＮx)을 포함하는 절연막으로 이루어지고, 상기 절연막을 단층 혹은 조합한 적층을 사용할 수 있다. 예를 들면 질소 함유 탄소막(ＣＮx)/질화 규소(ＳｉＮ)의 적층, 또한 유기재료를 사용할 수도 있고, 스티렌 폴리머 등 고분자의 적층이어도 된다. 또한 실리콘(Ｓｉ)과 산소(O)의 결합으로 골격 구조가 구성되고, 치환기에 적어도 수소를 포함하는 재료, 혹은 치환기에 불소, 알킬기, 또는 방향족 탄화수소 중 적어도 1종을 가지는 재료를 사용해도 된다.
이와 같은 경우에, 커버리지가 좋은 막을 패시베이션막으로서 사용하는 것이 바람직하며, 탄소막, 특히 DLC막을 사용하는 것은 유효하다. DLC막은 실온에서 100 ℃ 이하의 온도범위에서 성막 가능하기 때문에, 내열성이 낮은 전계 발광층의 윗쪽에도 용이하게 성막할 수 있다. DLC막은, 플라즈마 CVD법(대표적으로는, ＲＦ 플라즈마 CVD법, 마이크로파 ＣＶＤ법, 전자 이온 가속기 공명(ＥＣＲ) ＣＶＤ법, 열 필라멘트 ＣＶＤ법 등), 연소 불꽃법, 스퍼터링법, 이온빔 증착법, 레이저 증착법 등으로 형성할 수 있다. 성막에 사용하는 반응 가스는, 수소 가스와, 탄화수소계의 가스(예를 들면 ＣＨ4, C2H2, C6H6 등)을 사용하여, 글로우 방전에 의해 이온화하고, 음의 자기 바이어스가 걸린 캐소드에 이온을 가속 충돌시켜서 성막한다. 또한 ＣＮx막은 반응 가스로서 C2H4 가스와 N2 가스를 사용해서 형성하면 된다. DLC막은 산소에 대한 블록킹 효과가 높아, 전계 발광층의 산화를 억제하는 것이 가능하다. 그 때문에, 이후에 이어지는 밀봉공정을 행하는 사이에 전계 발광층이 산화한다고 하는 문제를 방지할 수 있다.
계속해서, 씰재를 형성하고, 밀봉기판을 사용해서 봉지한다. 그 후에 게이트 배선층(103)에 플렉시블 배선 기판을 접속하고, 외부와의 전기적인 접속을 행해도 된다. 이것은, 소스 배선층(118)도 마찬가지이다.
또한, 본 실시예에서는, 유리 기판으로 발광소자를 봉지했을 경우를 나타낸다. 밀봉의 처리란 발광소자를 수분으로 보호하기 위한 처리이다. 커버재로 기계적으로 봉입하는 방법, 열경화성 수지 또는 자외광 경화성 수지로 봉입하는 방법, 금속 산화물이나 질화물 등의 배리어 능력이 높은 박막에 의해 봉지하는 방법 중 어느 한가지를 사용한다. 커버재로서는, 유리, 세라믹, 플라스틱 혹은 금속을 사용할 수 있지만, 커버재측에 빛을 방사시키는 경우에는 투광성이 아니면 안된다. 또한 커버재와 상기 발광소자가 형성된 기판은 열경화성 수지 또는 자외광 경화성 수지 등의 씰재를 사용해서 부착시키고, 열처리 또는 자외광 조사처리에 의해 수지를 경화시켜서 밀폐 공간을 형성한다. 이 밀폐 공간 내부에 산화바륨으로 대표되는 흡습재를 설치하는 것도 유효하다. 이 흡습재는, 씰재 위에 접해서 형성해도 되고, 발광소자로부터의 빛을 방해하지 않도록 하는, 격벽 위나 주변부에 형성해도 된다. 더구나, 커버재와 발광소자가 형성된 기판의 공간을 열경화성 수지 혹은 자외광 경화성 수지로 충전하는 것도 가능하다. 이 경우, 열경화성 수지혹은 자외광 경화성 수지 내부에 산화바륨으로 대표되는 흡습재를 첨가해 두는 것은 유효하다.
본 실시예에서는, 스위칭 ＴＦＴ는 단일 게이트 구조를 나타냈지만, 더블 게이트 구조 등의 멀티 게이트 구조이어도 된다. 더블 게이트 구조의 스위칭 ＴＦＴ로서 ＴＦＴ(1601)를 가지는 표시장치 화소부의 평면도를 도 14a에, 회로도를 도 14b에 나타낸다. 1601 및 1602은 TFT, 1603은 발광소자, 1604은 용량, 1605은 소스 배선층, 1606은 게이트 배선층, 1607은 전원선이다. ＴＦＴ 1601은 신호선과의 접속 상태를 제어하는 트랜지스터(이하 "스위칭용 트랜지스터" 또는 "스위칭용 ＴＦＴ"라고도 한다)이며, ＴＦＴ 1602은 발광소자에 흐르는 전류를 제어하는 트랜지스터(이하 "구동용 트랜지스터" 또는 "구동용 ＴＦＴ"라고도 한다)이며, 구동용 TFT가 발광소자와 직렬로 접속되어 있다. 용량(1604)은 TFT 1602의 소스, 게이트 사이의 전압을 유지한다.
이상 나타낸 것과 같이, 본 실시예에서는, 포토마스크를 이용한 빛 노광 공 정을 사용하지 않는 것에 의해, 공정을 생략할 수 있다. 또한 액적토출법을 사용해서 기판 위에 직접적으로 각종의 패턴을 형성함으로써, 1변이 1000mm을 초과하는 제5세대 이후의 유리 기판을 사용해도, 용이하게 ＥＬ 표시 패널을 제조할 수 있다.
또한 밀착성이 향상된 신뢰성이 높은 ＥＬ 표시 패널을 제조할 수 있다.
(실시예 2)
본 발명의 실시예로서, 도 8을 사용하여 설명한다. 본 실시예는, 실시예 1에 있어서, 박막 트랜지스터로서 채널 보호형의 박막 트랜지스터를 사용하는 것이다. 따라서, 동일 부분 또는 같은 기능을 가지는 부분의 반복의 설명은 생략한다. 또한, 도 8은, 도２３c의 채널에치형의 박막 트랜지스터의 단면도와 대응하고 있다.
기판(100) 위에, 절연층(102b)을 형성하고, 도전성 재료를 포함하는 조성물을 액적토출법에 의해 토출하여, 게이트 배선층을 형성한다. 게이트 배선층과 접하도록 게이트 전극층(105)을, 액적토출법에 의해 형성한다. 다음에 플라즈마 CVD법이나 스퍼터링법을 사용하여, 게이트 절연층(106)을 단층 또는 적층 구조로 형성한다. 특히 바람직한 형태로서는, 질화규소로 이루어지는 절연체층, 산화 규소로 이루어지는 절연체층, 질화규소로 이루어지는 절연체층의 3층의 적층체가 게이트 절연층에 해당한다. 더구나, 활성층으로서 기능하는 반도체층(108)까지 형성한다. 이상의 공정은 제1 실시예와 같다.
반도체층(108)을 형성하고, 채널 보호막(140)을 형성하기 위해서, 예를 들면 플라즈마 CVD법에 의해 절연막을 형성하고, 원하는 영역에, 원하는 형상이 되도록 패터닝한다. 이 때, 게이트 전극을 마스크로 하여 기판의 이면으로부터 노광함으로써, 채널 보호막(140)을 형성할 수 있다. 또한 채널 보호막(140)은, 액적토출법을 사용해서 폴리이미드 또는 폴리비닐알콜 등을 적하해도 된다. 그 결과, 노광 공정을 생략할 수 있다.
채널 보호막(140)로서는, 무기 재료(산화 규소, 질화 규소, 산화 질화 규소, 질화 산화 규소 등), 감광성 또는 비감광성의 유기 재료(유기 수지 재료) (폴리이미드, 아크릴, 폴리아미드, 폴리이미드 아미드, 레지스트, 벤조 시클로 부텐 등), 저유전율인 Ｌｏｗk 재료 등의 1종, 혹은 복수종으로 이루어지는 막, 또는 이것들의 막의 적층 등을 사용할 수 있다. 또한 실리콘(Ｓｉ)과 산소(O)의 결합으로 골격 구조가 구성되고, 치환기에 적어도 수소를 포함하는 재료, 혹은 치환기에 불소, 알킬기, 또는 방향족 탄화수소 중 적어도 1종을 가지는 재료를 사용해도 된다. 제조법으로서는, 플라즈마 CVD법이나 열 ＣＶＤ법 등의 기상성장법이나 스퍼터링법을 사용할 수 있다. 또한 액적토출법이나, 인쇄법(스크린 인쇄나 오프셋 인쇄 등 패턴이 형성되는 방법)을 사용할 수도 있다. 도포법으로 얻어진 ＴＯＦ막이나 ＳＯＧ막 등도 사용할 수 있다.
반도체층(108), 채널 보호막(140) 위에, N형 반도체층(110)을 형성한다. 다음에 반도체층(108), N형 반도체층(110) 위에, 조성물을 선택적으로 토출해서 마스크를 형성한다. 계속해서, 마스크를 이용하여, 반도체층(108)과 N형 반도체층(110)을 동시에 에칭하여, 반도체층과 N형 반도체층을 형성한다. 그 후에 반도체층(108) 위에, 도전성 재료를 포함하는 조성물을 토출하여, 소스 및 드레인 전극층(113, 115)을 형성한다.
다음에, 소스 또는 드레인 전극층(113, 115)을 마스크로 하여, N형 반도체층(110)을 에칭한다. 다음에 소스 또는 드레인 전극층(113)에 접해서 도전성 재료를 포함하는 조성물을 토출하여, 제1 전극층(117)을 형성한다. 계속해서, 절연층(120)을 선택적으로 형성하고, 절연층(120)의 개구부를 매립하도록 소스 배선층(118), 전원선(119)을 액적토출법에 의해 형성한다. 실시예 1과 마찬가지로, 절연층(120), 소스 배선층(118), 전원선(119)은 동시에 형성해도 되며, 그것의 형성 전과 후에, 전술한 하지 전처리를 행해도 된다. 그후, 프레스 공정을 행하여, 표면을 평탄화해도 된다.
도 9은, 도 8에 있어서의 ＥＬ 표시 패널과, 제1 전극층(117)과 소스 및 드레인 전극층(113)의 접속 구조의 다른 예이다. 도 9에 있어서는, 제1 전극층(117)을 소스 또는 드레인 전극층(113)보다 먼저 형성하고, 나중에 소스 또는 드레인 전극층(113)을 제1 전극층(117)과 접하도록 형성한다.
그 후에 절연층(121)을 형성하고, 제1 전극층 위에 개구부를 설치한 뒤, 전계 발광층(122), 제2 전극층(123)을 형성한다. 더구나, 씰재를 형성하고, 밀봉기판을 사용해서 봉지한다. 그 후에 게이트 배선층(103)에 플렉시블 배선 기판을 접속해도 된다. 이상에 의해, 표시 기능을 가지는 ＥＬ 표시 패널을 제조할 수 있다.
이상, 실시예 1, 및 실시예 2에 있어서 역스태거형의 박막 트랜지스터의 예를 나타내었지만, 본 발명은, 순스태거형의 박막 트랜지스터에도 적용할 수 있다. 순 스태거형의 박막 트랜지스터의 경우, 소스 배선층이 먼저 절연층 중에 매립하도록 형성되고, 액적토출법에 의해 미세한 화소부 내의 소스 및 드레인 전극층이 그 소스 배선층에 접해서 형성된다. 이에 따라, 소스 배선층의 저저항화와, 전극층의 미세화의 양쪽이, 역스태거형의 박막 트랜지스터와 마찬가지로 달성할 수 있다.
(실시예 3)
본 실시예는, 실시예 1에서 작성한 채널에치형의 박막 트랜지스터와, 제1 전극층의 접속 구조가 다른 것이며, 도 15을 사용하여 설명한다.
소스 및 드레인 전극층(113)까지 형성하는 것은 실시예 1과 동일하다. 다음에 필러로서 기능하는 기둥 모양의 도전층(144)을 형성한다. 본 실시예에서는 액적토출법을 사용해서 도전층을 적층해서 기둥 모양의 도전층(144)을 형성한다. 기둥 모양의 도전층(144)은 절연층(120)을 형성하기 전에 형성해도, 나중에 형성해도 좋지만, 절연층(120)을 먼저 형성할 경우, 액적토출법에 의해 선택적으로 형성함으로써, 층간 절연막의 형성과 동시에 기둥 모양의 도전층(144)이 형성되는 콘택홀의 형성이 가능해진다.
또한 다른 방법으로서, 상층 배선과 하층 배선의 도통을 취하는 장소에 있어서, 하층 배선에, 절연층(120)과 발액성을 가지는 재료를 액적토출법에 의해 토출한다. 이 발액성을 가지는 재료의 발액성에 의해, 절연층(120)은 발액성을 가지는 재료가 형성된 영역에는 형성되지 않는다. 따라서, 절연층(120)에 개구부(콘택홀)가 형성된다. 따라서 이 개구부에 도전성 재료를 토출하여, 기둥 모양의 도전 층(144)을 형성할 수도 있다. 절연층(120) 위에 절연층(146)을 형성한다. 이때, 기둥 모양의 도전층(144)은 절연층(146)에 덮어져 버려 있으면, 에칭하여, 기둥 모양의 도전층(144)을 노출시킨다. 절연층(146)은 플라즈마 CVD에 의해 질화규소막 등을 사용하면 된다.
기둥 모양의 도전층(144)과 접하도록 제1 전극층(147)을 형성하고, 격벽이 되는 절연층(141)을 형성한다. 제1 전극층(147) 위에 전계 발광층(142)을 형성하고, 제2 전극층(143)을 형성한다. 더구나, 씰재를 형성하여, 밀봉기판을 사용해서 봉지한다. 그 후에 게이트 배선층에 플렉시블 배선 기판을 접속해도 된다. 이상에 의해, 표시 기능을 가지는 ＥＬ 표시 패널을 제조할 수 있다.
(실시예4)
본 발명을 적용해서 박막 트랜지스터를 형성하고, 상기 박막 트랜지스터를 사용해서 표시장치(발광 표시장치)을 형성 할 수 있지만, 발광소자를 사용하고, 게더구나, 상기 발광소자를 구동하는 트랜지스터로서 Ｎ형 트랜지스터를 사용한 경우, 상기 발광소자에서 발생하는 빛은, 저면 방사, 상면 방사, 양면 방사 중 어느 한가지를 행한다. 여기에서는, 어느쪽의 경우에 따른 발광소자의 적층구조에 대해서, 도 10a 내지 도 10c를 사용하여 설명한다.
또한 본 실시예에서는, 본 발명을 적용하고, 본 실시예 2에서 형성되는 채널 보호형의 박막 트랜지스터인 트랜지스터(481)을 사용한다.
우선, 빛이 기판(480)측에 방사할 경우, 즉 저면방사를 행할 경우에 대해서, 도 10a를 사용하여 설명한다. 이 경우, 트랜지스터(481)에 전기적으로 접속하도록, 소스·드레인 배선(482, 483), 제1 전극(484), 전계 발광층(485), 제2 전극(486)이 순차적으로 적층된다. 다음에 빛이 기판(480)과 반대측에 방사할 경우, 즉 상면방사를 행할 경우에 대해서, 도 10b를 사용하여 설명한다. 트랜지스터(481)에 전기적으로 접속하는 소스·드레인 배선(461, 462), 제1 전극(463), 전계 발광층(464), 제2 전극(465)이 순차적으로 적층된다. 상기 구성에 의해, 제1 전극(463)에 있어서 빛이 투과해도, 상기 빛은 배선(462)에서 반사되어, 기판(480)과 반대측으로 방사한다. 또한, 본 구성에서는, 제1 전극(463)에는 투광성을 가지는 재료를 사용할 필요는 없다. 마지막으로, 빛이 기판(480)측과 그것의 반대측의 양측에 방사할 경우, 즉 양면방사를 행할 경우에 대해서, 도 10c를 사용하여 설명한다. 트랜지스터(481)에 전기적으로 접속하는 소스·드레인 배선(470, 471), 제1 전극(472), 전계 발광층(473), 제2 전극(474)이 순차적으로 적층된다. 이때, 제1 전극(472)과 제2 전극(474)의 어느 쪽도 투광성을 가지는 재료, 또는 빛을 투과할 수 있는 두께로 형성하면, 양면방사가 실현한다.
발광소자는, 전계 발광층을 제1 전극과 제2 전극으로 끼운 구성으로 되어 있다. 제1 전극 및 제2 전극은 일함수를 고려해서 재료를 선택할 필요가 있고, 그리고 제1 전극 및 제2 전극은, 화소구성에 의해 모두 양극, 또는 음극이 될 수 있다. 본 실시예에서는, 구동용 ＴＦＴ의 극성이 N채널형이기 때문에, 제1 전극을 음극, 제2 전극을 양극으로 하면 바람직하다. 또한 구동용 ＴＦＴ의 극성이 p채널형일 경우, 제1 전극을 양극, 제2 전극을 음극으로 하면 된다.
또한 제1 전극이 양극이었을 경우, 전계 발광층은, 제1 전극측으로부터, ＨＩＬ(홀 주입층), ＨＴＬ(홀 수송층), ＥＭＬ(발광층), ＥＴＬ(전자수송층), ＥＩＬ(전자주입층)의 순서로 적층하는 것이 바람직하다. 또한 제1 전극이 음극일 경우는 그것의 반대가 되어, 제1 전극측으로부터 ＥＩＬ(전자주입층), ＥＴＬ(전자수송층), ＥＭＬ(발광층), ＨＴＬ(홀 수송층), ＨＩＬ(홀 주입층), 제2 전극인 양극의 순서로 적층하는 것이 바람직하다. 또한 전계 발광층은, 적층 구조 이외에 단층 구조, 또는 혼합구조를 취할 수 있다.
또한 전계 발광층으로서, 적색(R), 녹색(G), 청색(B)의 발광을 나타내는 재료를, 각각 증착 마스크를 사용한 증착법 등에 의해 선택적으로 형성한다. 적색(R), 녹색(G), 청색(B)의 발광을 나타내는 재료는 칼라필터와 같이 액적토출법에 의해 형성할 수도 있으며(저분자 또는 고분자 재료 등), 이 경우 마스크를 사용하지 않더라도, ＲＧＢ의 책색을 별개로 행할 수 있기 때문에 바람직하다.
구체적으로는, ＨＩＬ로서 ＣｕＰｃ이나 ＰＥＤＯＴ, ＨＴＬ로서 α-ＮＰＤ, ＥＴＬ로서 ＢＣＰ나 Ａｌｑ3, ＥＩＬ로서 ＢＣＰ:Ｌｉ나 ＣａＦ2를 각각 사용한다.
또한 상면방사형의 경우에서, 제2 전극에 투광성을 가지는 ＩＴＯ나 ＩＴＳＯ를 사용할 경우, 벤조옥사졸 유도체(ＢｚＯＳ)에 Ｌｉ를 첨가한 ＢｚＯＳ-Ｌｉ 등을 사용할 수 있다. 또한 예를 들면 ＥＭＬ은, R, G, B의 각각의 발광색에 대응한 불순물(R의 경우 ＤＣＭ 등, G의 경우 ＤＭＱＤ 등)을 도프한 Ａｌｑ3을 사용하면 된다.
또한, 전계 발광층은 상기 재료에 한정되지 않는다. 예를 들면, ＣｕＰｃ나 ＰＥＤＯＴ 대신에 산화몰리브덴(ＭｏＯx: x=2∼3) 등의 산화물과 α-ＮＰＤ나 루브렌을 공증착해서 형성하여, 홀 주입성을 향상시킬 수도 있다. 또한, 전계 발광층의 재료는, 유기 재료(저분자 또는 고분자를 포함한다), 또는 유기 재료와 무기 재료의 복합 재료로서 사용할 수 있다.
또한 도 10a 내지 도 10c에는 나타내지 않았지만, 기판(480)의 대향기판에 칼라필터를 형성해도 된다. 칼라필터는 액적토출법에 의해 형성할 수 있으며, 그 경우, 전술한 하지 전처리로서 빛 플라즈마 처리 등을 적용할 수 있다. 본 발명의 하지막에 의해, 원하는 패턴으로 밀착성이 우수하게 칼라필터를 형성 할 수 있다. 컬러 필터를 사용하면, 고세밀한 표시를 행할 수도 있다. 컬러 필터에 의해, 각 ＲＧＢ의 발광 스펙트럼에 있어서 브로드한 피크를 날카롭게 보정할 수 있기 때문이다.
이상, 각 ＲＧＢ의 발광을 나타내는 재료를 형성할 경우를 설명했지만, 단색의 발광을 나타내는 재료를 형성하고, 컬러 필터나 색 변환층을 조합함으로써 풀컬러 표시를 행할 수 있다. 예를 들면 백색 또는 등색의 발광을 나타내는 전계 발광층을 형성할 경우, 컬러 필터, 색 변환층, 또는 컬러 필터와 색 변환층을 조합한 것을 별도 설치함으로써 풀컬러 표시를 할 수 있다. 컬러 필터나 색 변환층은, 예를 들면 제2 기판(밀봉기판)에 형성하여, 기판에 부착하면 된다. 또한 상기한 바와 같이, 단색의 발광을 나타내는 재료, 컬러 필터, 및 색 변환층의 모두를 액적토출법에 의해 형성할 수 있다.
물론 단색 발광의 표시를 행해도 된다. 예를 들면, 단색 발광을 사용해서 에 어리어 칼라 타입의 표시장치를 형성해도 된다. 에어리어 칼라 타입는, 패시브 매트릭스형의 표시부가 적합하고, 주로 문자나 기호를 표시할 수 있다.
상기 구성에 있어서, 음극으로서는, 일함수가 작은 재료를 사용하는 것이 가능하며, 예를 들면 Ｃａ, Ａｌ, ＣａＦ, ＭｇＡｇ, ＡｌＬｉ 등이 바람직하다. 전계 발광층은, 단층형, 적층형, 또한 층의 계면이 없는 혼합형의 어느 것이라도 되며, 또한 싱글릿 재료, 트리플릿 재료, 또는 그것들을 조합한 재료나, 저분자 재료, 고분자 재료 및 중분자 재료를 포함하는 유기 재료, 전자 주입성이 우수한 산화 몰리브덴 등으로 대표되는 무기 재료, 유기 재료와 무기 재료의 복합재료의 어느 것을 사용해도 된다. 제1 전극(484, 472)은 빛을 투과하는 투명 도전막을 사용해서 형성하고, 예를 들면 ＩＴＯ, ＩＴＳＯ 이외에, 산화인듐에 2∼20%의 산화아연(ＺｎＯ)을 혼합한 투명 도전막을 사용한다. 또한, 제1 전극(484, 463, 472)을 형성전에, 산소 분위기 중에서의 플라즈마 처리나 진공 분위기 하에서의 가열처리를 행하면 좋다. 격벽은, 규소를 포함하는 재료, 유기 재료 및 화합물 재료를 사용해서 형성한다. 또한, 다공질막을 사용해도 된다. 단, 아크릴, 폴리이미드 등의 감광성, 비감광성의 재료를 사용해서 형성하면, 그것의 측면은 곡률반경이 연속적으로 변화하는 형상이 되고, 상층의 박막이 끊김이 없이 형성되기 때문에 바람직하다. 본 실시예는, 상기한 실시예와 자유롭게 조합하는 것이 가능하다.
(실시예5)
본 발명의 실시예에 대해서, 도４０a 내지 도 46c, 도 48a 및 도 48b를 사용 하여 설명한다. 보다 자세한 것은, 본 발명을 적용한 액정표시장치의 제조방법에 관하여 설명한다. 우선, 본 발명을 적용한 채널 보호형의 박막 트랜지스터를 가지는 액정표시장치의 제조방법에 관하여 설명한다. 도４０∼도４６에 있어서, 도 40a, 도 41a, 도 42a, 도 43a, 도 44a, 도 45a는 액정표시장치 화소부의 평면도이고, 도 40b, 도 41b, 도 42b, 도 43b, 도 44b 및 도 45b는 도 40a, 도 41a, 도 42a, 도 43a, 도 44a, 도 45a에 있어서의 선A-A'에 의한 단면도, 도 40c, 도 41c, 도 42c, 도 43c, 도 44c 및 도 45c는 선 B-B'에 의한 단면도이다.
기판(5100) 위에, 하지 전처리로서 밀착성을 향상시키는 하지막(5101)을 형성하고, 도 40a, 도 40b 및 도 40c와 같이, 절연층(5102a, 5102b, 5102c)을 선택적으로 형성한다. 기판(5100)은, 바륨 보로실리케이트 유리, 알루미노 보로실리케이트 유리 등으로 이루어지는 유리 기판, 석영 기판, 실리콘 기판, 금속 기판, 스테인레스 기판 또는 본 제조공정의 처리 온도를 견딜 수 있는 내열성을 가지는 플라스틱 기판을 사용한다. 또한 기판(5100)의 표면이 평탄화되도록 ＣＭＰ법 등에 의해, 연마해도 된다. 또한, 기판(5100) 위에, 절연층을 형성해도 된다. 절연층은, ＣＶＤ법, 플라즈마 CVD법, 스퍼터링법, 스핀코트법 등의 공지의 방법에 의해, 규소를 포함하는 산화물 재료, 질화물 재료를 사용하여, 단층 또는 적층해서 형성된다. 이 절연층은, 형성하지 않아도 좋지만, 기판(5100)로부터의 오염물질 등을 차단하는 효과가 있다. 유리 기판으로부터의 오염을 막기 위한 절연층을 형성하는 경우에는, 그 위에 액적토출법에 의해 형성하는 도전층의 하지 전처리로서 하지막(5101)을 형성한다.
본 실시예에서 하지 전처리로서 형성하는 하지막(5101)은, 졸겔법의 딥 코팅법, 스핀코팅법, 액적토출법, 이온도금법, 이온빔법, CVD법, 스퍼터링법, ＲＦ 마그네트론 스퍼터링법, 플라즈마 용사법, 플라즈마 스프레이법, 또는 양극산화법에 의해 형성할 수 있다. 또한, 물질은, 그것의 형성 방법에 의해 막으로서의 연속성을 갖지 않아도 된다. 딥 코팅법, 스핀코팅법 등의 도포법에 의해 형성할 경우, 용매를 제거할 필요가 있을 때, 소성하거나, 건조하면 된다.
본 실시에에서는, 하지막(5101)으로서, 스퍼터법에 의해 소정의 결정 구조를 갖는 ＴｉＯx(대표적으로는 ＴｉＯ2) 결정을 형성하는 경우를 설명한다. 타겟으로는 금속 티타늄 튜브를 사용하고, 아르곤 가스와 산소를 사용해서 스퍼터링을 행한다. 더구나, Ｈｅ 가스를 도입해도 된다. 성막실 또는 처리물이 치된 기판을 가열하면서 ＴｉＯx를 형성해도 된다.
또한 스퍼터링법이나 증착법 등의 방법에 의해, Ｔｉ(티타늄), W(텅스텐), Ｃｒ(크롬), Ｔａ(탄탈), Ｎｉ(니켈), Ｍｏ(몰리브덴) 등의 금속 재료 혹은 그것의 산화물로 형성되는 하지막(5101)을 형성해도 된다.
하지막(5101)은 0.01∼10nm의 두께로 형성하면 좋지만, 극히 얇게 형성하면 좋으므로, 반드시 층 구조를 가지고 있지 않아도 된다. 하지막으로서, 고융점 금속재료나, 3d 천이원소를 사용하고, 하지막이 도전성을 가지고 있을 경우, 도전층 형성 영역 이외의 하지막에 있어서는, 하기의 2개의 방법을 행하는 것이 바람직하다.
제1 방법으로서는, 게이트 배선층(5103), 용량 배선층(5104)과 겹치지 않는 하지막(5101)을 절연화하여, 절연체층을 형성한다. 즉, 게이트 배선층(5103), 용량 배선층(5104)과 겹치지 않는 하지막(5101)을 산화해서 절연화한다. 이렇게, 하지막(5101)을 산화해서 절연화할 경우에는, 해당 하지막(5101)을 0.01∼10nm의 두께로 형성해 두는 것이 적합하며, 그렇게 하면 용이하게 산화시킬 수 있다. 또한, 산화하는 방법으로서는, 산소 분위기 하에 노출시키는 방법을 사용해도 되고, 열처리를 행하는 방법을 사용해도 된다.
제2 방법으로서는, 게이트 배선층(5103), 용량 배선층(5104)의 형성 영역(도전성 재료를 포함하는 조성물과 토출 영역)에 하지막(5101)을 선택적으로 형성한다. 하지막(5101)은, 액적토출법 등을 사용하거나, 절연층(5102a, 5102b, 5102c)을 마스크로서 사용하거나 하여, 기판 위에 선택적으로 형성해도 되고, 전체면에 형성한 후, 선택적으로 하지막을 에칭해서 제거해도 된다. 이 공정을 사용할 경우에는 하지막(5101)의 두께에 제약은 없다.
또한 하지 전처리의 다른 방법으로서, 형성 영역(피형성면)에 대하여 플라즈마 처리를 행하는 방법이 있다. 플라즈마 처리의 조건은, 공기, 산소 또는 질소를 처리 가스로서 사용하고, 압력을 수십 Ｔｏｒｒ∼1000 Ｔｏｒｒ(133000Ｐａ), 바람직하게는 100(13300Ｐａ)∼1000 Ｔｏｒｒ(133000Ｐａ), 더욱 바람직하게는 700 Ｔｏｒｒ(93100Ｐａ)∼800 Ｔｏｒｒ(106400Ｐａ), 즉 대기압 또는 대기압 근방의 압력이 되는 상태에서, 펄스 전압을 인가한다. 이 때, 플라즈마 밀도는, 1×1010∼1×1014m-3, 소위 코로나 방전이나 글로우 방전의 상태가 되도록 한다. 공기, 산소 또는 질소의 처리 가스를 사용해 플라즈마 처리를 사용함으로써, 재질 의존성이 없이, 표면개질을 행할 수 있다. 그 결과, 모든 재료에 대하여 표면 개질을 행할 수 있다.
또한 다른 방법으로서, 액적토출법에 의한 패턴의 그것의 형성 영역과의 밀착성을 상승시키기 위해서, 접착재로서 기능하도록 유기 재료계의 물질을 형성해도 된다. 유기 재료(유기 수지 재료)(폴리이미드, 아크릴)나 실리콘(Ｓｉ)과 산소(O)의 결합으로 골격 구조가 구성되고, 치환기에 적어도 수소를 포함하는 재료, 혹은 치환기에 불소, 알킬기, 또는 방향족 탄화수소 중 적어도 1종을 가지는 재료를 사용해도 된다
절연층(5102a, 5102b, 5102c)을 형성한다. 절연층(5102a, 5102b, 5102c)은, 스핀코트법이나 딥핑법에 의해 전체면에 절연층을 형성한 후, 에칭 가공에 의해 도４０a, 도 40b 및 도 40c에 나타낸 것과 같이 패터닝하여, 형성한다. 에칭은, 플라즈마 CVD법 등의 드라이 에칭을 사용해도 되고, 습식 에칭을 사용해도 된다.또한 액적토출법에 의해 절연층(5102a, 5102b, 5102c)을 형성하면, 에칭 가공은 반드시 필요하지는 않다. 액적토출법을 사용하여, 절연층 등 넓은 영역에 형성할 경우, 액적토출장치의 노즐 토출구의 지름이 큰 것을 사용거나, 복수의 노즐 토출구로부터 조성물을 토출하여, 복수의 선이 겹치도록 묘화하여 형성한다. 그 결과, 스루풋이 향상한다.
절연층(5102a, 5102b, 5102c)은, 산화 규소, 질화 규소, 산화 질화규소, 산화 알루미늄, 질화 알루미늄, 산화 질화 알루미늄 기타의 무기 절연성 재료, 또는 아크릴산, 메타크릴산 및 이것들의 유도체, 또는 폴리이미드, 방향족 폴리아미드, 폴리벤즈이미다졸 등의 내열성 고분자, 또는 실록산계 재료를 출발 재료로서 형성된 규소, 산소, 수소로 이루어진 화합물 중 Ｓｉ-O-Ｓｉ 결합을 포함하는 무기 실록산, 규소 위의 수소가 메틸이나 페닐과 같은 유기기에 의해 치환된 유기 실록산계의 절연재료로 형성할 수 있다. 아크릴, 폴리이미드 등의 감광성, 비감광성의 재료를 사용해서 형성해도 된다. 감광성의 재료를 사용하면, 레지스트에 의한 마스크를 이용하는 일 없이 패터닝을 할 수 있다. 본 실시예에서는, 감광성 유기 수지 재료를 사용한다.
절연층(5102a, 5102b, 5102c)을 형성한 후, 액적토출법에 의해 게이트 배선층(5103)과 용량 배선층(5104)을, 절연층(5102a, 5102b, 5102c) 사이를 매립하도록 형성한다. 먼저 형성한 절연층(5102a, 5102b, 5102c)을 소성한 후에도 좋으며, 완전하게는 소성하지 않는 가소성으로 남겨 두고, 게이트 배선층(103), 용량 배선층(5104)을 형성해서 동시에 완전하게 소성해도 된다. 본 발명은, 표시장치를 구성하는 도전층 중에서, 화소 사이를 넘어, 비교적 굵은 선폭으로 형성되는 게이트 배선층이나, 용량 배선층과, 각 화소 내에 비교적 세선으로 형성되는 게이트 전극층 등의 전극층을 나누어 만든다. 먼저 게이트 배선층이나 용량 배선층 등의 굵은 선폭을 가지는 도전층을, 절연층 사이에 매립하도록 형성함으로써, 단선 등이 없어 신뢰성의 높고, 또한 저저항의 게이트 배선층, 용량 배선층을 형성할 수 있다.
도４０a, 도 40b 및 도 40c와 도４１a, 도 41b 및 도 41c와 같이, 절연층을 먼저 선택적으로 형성하고, 그 사이에 도전층을 형성해도 된다. 액적토출법을 사용 할 경우, 절연층을 형성하기 위한 절연층 갖는 조성물과, 도전층을 형성하기 위한 도전성 재료를 포함하는 조성물을 동시에 토출해도 된다. 동시에 조성물을 토출함으로써, 서로가 서로의 격벽으로서 기능하므로, 가로로 넓어지지 않고, 패턴이 제어성이 우수하게 형성할 수 있다. 그 경우, 각각의 토출구은, 그것의 형성하는 영역에 따라, 선택하면 된다. 예를 들면 도41a, 도 41b 및 도 41c에 나타낸 것과 같이, 절연층쪽이 도전층보다 넓은 영역을 형성하는 경우에는, 절연층을 토출하는 노즐의 토출구은, 도전층을 토출하는 노즐의 토출구보다 큰 것을 사용하면 된다. 또한 도 50 및 도 50b에 나타낸 것과 같이, 절연층의 형성 영역이 비교적 광범위할 경우, 우선, 도전층을 테두리를 붙이도록 그것의 주위에 동시에 묘화하고, 그 후에 나머지의 영역에 절연층을 토출해서 형성할 수 있다. 도 50a 및 도 50b에 있어서는, 게이트 배선층(5103), 용량 배선층(5104)을 테투리를 붙이는 것과 같이 절연층(5102a, 5102b, 5102c)의 일부분이 동시에 형성된다. 다음에 도５１a 및 도 51b에 나타낸 것과 같이, 절연층 5102b, 5102c의 나머지의 부분이 액적토출법에 의해 형성된다. 도５１a 및 도 51b에 있어서의 나머지의 부분의 절연층은 도전층의 패턴보다 비교적 광범위하므로, 큰 지름의 노즐의 토출구를 사용하면 스루풋을 향상할 수 있다. 이렇게, 소정의 물질의 패턴의 구성에 의해, 토출구의 크기와, 묘화 회수를 설계함으로써, 스루풋을 향상할 수 있다.
이 게이트 배선층(5103), 용량 배선층(5104)의 형성은, 액적토출수단을 사용해서 행한다.
액적토출법을 사용해서 형성하는 도전층의 하지 전처리로서, 전술한 하지 막(5101)을 형성하는 공정을 행했지만, 이 처리 공정은, 게이트 배선층(5103), 용량 배선층(5104)을 형성한 후에도 행해도 된다.
또한 액적토출법에 의해, 절연층(5102a, 5102b, 5102c), 게이트 배선층(5103), 및 용량 배선층(5104)을 조성물을 토출 형성한 후, 그것의 평탄성을 높이기 위해서 표면을 압력에 의해 프레스해서 평탄화해도 된다. 프레스의 방법으로서는, 롤러 형태의 물건을 표면에 주사함으로써, 요철을 이루도록 경감하거나, 평탄한 판자 모양의 물건으로 표면을 수직하게 프레스해도 된다. 프레스할 때에, 가열공정을 행해도 된다. 또한 용제 등에 의해 표면을 연화, 또는 융해시켜, 에어 나이프로 표면의 요철부를 제거해도 된다. 또한 ＣＭＰ법을 사용해서 연마해도 된다. 이 공정은, 액적토출법에 의해 요철이 생길 경우에, 그것의 표면을 평탄화할 경우 적용할 수 있다.
다음에 게이트 전극층(5105)을 게이트 배선층(5103)에 접해서 형성한다(도４２a, 도 42b 및 도 42c 참조). 게이트 전극층(5105)은, 게이트 배선층(5103)을 형성한 후, 액적토출법에 의해, 토출구의 지름이 작은 노즐을 사용해서 미세하게 형성할 수 있다. 게이트 배선층(5103) 상의 게이트 전극층(5105)이 접하는 영역에 하지 전처리로서, 하지막(5101)을 형성했을 때와 같은 처리를 해도 된다. 본 실시예에서는, 밀착성을 향상하기 위한 처리로서, 자외선 조사 처리를 행한다. 자외선 조사 처리후, 게이트 전극층(5105)을 형성한다. 본 발명에 의해 게이트 배선의 선폭은 10∼40㎛, 게이트 전극의 선폭은 5∼20㎛, 게이트 배선의 선폭이 게이트 전극의 선폭의 약 2배가 되도록 배선을 형성할 수 있다.
또한 게이트 배선층(5103)과 게이트 전극층(105)을 동시에 형성해도 된다. 그 경우, 액적토출장치의 헤드에 지름의 크기가 다른 노즐을 설치하고, 1회의 주사로 게이트 배선층(5103)과 게이트 전극층(5105)을 동시에 형성한다. 예를 들면 게이트 배선층(5103)을 형성하는 영역에는, 지름이 비교적 큰 토출구의 노즐이, 게이트 전극층(5105)을 형성하는 영역에는, 지름이 비교적 작은 토출구의 노즐이 설치된 헤드를 주사한다. 게이트 배선층(5103)을 형성하는 토출구로부터는 연속적으로 도전성 재료를 토출하고, 게이트 전극층(5105)을 형성하는 토출구로부터는, 그것의 형성 영역에 헤드가 주사되었을 때에, 도전성 재료를 토출한다. 이렇게 하더라도, 선폭이 다른 패턴을 형성할 수 있어, 스루풋을 향상할 수 있다.
다음에 게이트 전극층(5105) 위에 게이트 절연층(5116)을 형성한다(도 42a, 도 42b 및 도 42c 참조). 게이트 절연층(5116)으로서는, 규소의 산화물 재료 또는 질화물 재료 등의 공지의 재료로 형성하면 되고, 적층이어도 단층이어도 된다. 본 실시예에서는, 질화규소막, 산화 규소막, 질화규소막 3층의 적층을 사용한다. 또한 그것들과, 산화 질화 규소막의 단층, 2층으로 이루어지는 적층이어도 된다. 적합하게는, 치밀한 막질을 가지는 질화규소막을 사용하면 된다. 또한 액적토출법으로 형성되는 도전층에 은이나 구리 등을 사용할 경우, 그 위에 배리어 막으로서 질화규소막이나 ＮｉＢ막을 형성하면, 불순물의 확산을 막아, 표면을 평탄화하는 효과가 있다. 또한, 낮은 성막 온도에서 게이트 리크 전류가 적은 치밀한 절연막을 형성하기 위해서는, 아르곤 등의 희가스 원소를 반응 가스에 포함시켜, 형성되는 절연막중에 혼입시키면 된다.
다음에 반도체층을 형성한다. 일 도전형을 가지는 반도체층은 필요에 따라 형성하면 된다. 본 실시예에서는, 반도체층 5106과 일도전형을 가지는 반도체층으로서 N형 반도체층(5107)을 적층한다. 또한 N형 반도체층을 형성하고, N채널형 ＴＦＴ의 NMOS 구조, P형 반도체층을 형성한 Ｐ채널형 ＴＦＴ의 ＰＭＯＳ 구조, N채널형 ＴＦＴ와 P채널형 ＴＦＴ의 CMOS 구조를 제조할 수 있다. 또한 도전성을 부여하기 위해서, 도전성을 부여하는 원소를 도핑에 의해 첨가하여, 불순물 영역을 반도체층에 형성함으로써 N채널형 ＴＦＴ, P채널형 ＴＦＴ를 형성할 수도 있다.
본 실시예에서는, 반도체로서, 비정질 반도체를 사용한다. 반도체층(5106)을 형성하고, 그 후에 플라즈마 CVD법 등에 의해 일 도전형을 가지는 반도체층으로서 N형 반도체층(5107)을 형성한다.
계속해서, 레지스트나 폴리이미드 등의 절연체로 이루어지는 마스크를 사용하여, 반도체층(5106), N형 반도체층(5107)을 동시에 패턴 가공한다(도４３a, 도 43b 및 도 43c 참조). 마스크는 조성물을 선택적으로 토출해서 형성할 수 있다. 마스크는, 에폭시 수지, 아크릴 수지, 페놀 수지, 노보락 수지, 멜라민 수지, 우레탄 수지 등의 수지재료를 사용한다. 또한 벤조시클로부텐, 파릴렌, 플레어, 투과성을 가지는 폴리이미드 등의 유기 재료, 실록산계 폴리머 등의 중합에 의해 생긴 화합물 재료, 수용성 호모 폴리머와 수용성 혼성 중합체를 포함하는 조성물 재료 등을 사용해서 액적토출법으로 형성한다. 또는, 감광제를 포함하는 시판의 레지스트 재료를 사용해도 되고, 예를 들면 대표적인 포지티브형 레지스트인, 노보락 수지와 감광제인 나프토퀴논 디아지드 화합물, 네가티브형 레지스트인 베이스 수지, 디페 닐 실란 디올 및 산 발생제 등을 사용해도 된다. 어느쪽의 재료를 사용한다고 하여도, 그것의 표면장력과 점도는, 용매의 농도를 조정하거나, 계면활성제 등을 가하거나 해서 적당하게 조정한다.
도전성 재료를 포함하는 조성물을 토출하여, 소스, 드레인 전극층(5130, 5108)을 형성하고, 상기 소스, 드레인 전극층(5130, 5108)을 마스크로 하여, 반도체층(5106) 및 N형 반도체층(5107)을 패턴 가공하여, 반도체층을 노출시킨다(도４４a, 도 44b 및 도 44c 참조). 또한, 도면에는 나타내지 않았지만, 소스, 드레인 전극층을 형성하기 전에, 소스, 드레인 전극층이 형성하는 영역에 선택적으로 ＴｉＯx막 등을 형성한다, 전술한 하지 전처리 공정을 행해도 된다. 그러면, 도전층은 밀착성이 우수하게 형성할 수 있다. 이 처리 공정은, 도전층을 형성한 후에 행해도 된다. 이 공정에 의해, 층간의 밀착성이 향상하기 때문에, 표시장치의 신뢰성도 향상할 수 있다.
다음에 제2 절연층이 되는 절연층(5120)을 선택적으로 형성하고, 그 사이를 배립하도록 소스 배선층(5109), 도전층(5110)을 액적토출법에 의해 형성한다(도４５a, 도 45b 및 도 45c 참조). 절연층(5120)은, 소스 배선층(5109) 형성 영역의 이외에, 소스, 드레인 전극층(5108)과 화소전극층(5111)을 접속하기 위한 도전층(5110)을 형성하기 위해서, 소스, 드레인 전극층(5108) 위에 개구부를 갖도록 형성된다. 이 절연층(5120)과 소스 배선층(5109), 도전층(5110)을 형성하는 공정도, 전술한 절연층(5102a, 5102b, 5102c)과, 게이트 배선층(5103), 용량 배선층(5104)을 형성했을 때와 마찬가지로 형성할 수 있다. 따라서, 먼저 절연층(5120)을 선택 적으로 형성하고, 소스 배선층(5109), 도전층(5110)을 나중에 형성할 수도 있고, 동시에 형성할 수도 있다. 소스 배선층(5109), 도전층(5110)은 소스, 드레인 전극층(5130, 5108)과 각각 접해서 형성하기 때문에, 그것의 형성 영역에 상기한 바와 같이 하지 전처리를 행해도 된다. 도전층(5110)은 소스, 드레인 전극층(5108)과 화소전극층(5111)에 접하고, 전기적으로 접속하는 기능을 갖기 때문에, 도전층(5110)의 형성후에도 하지 전처리를 행하고, 그 위에 화소전극층(5111)을 형성하는 것이 바람직하다.
소스, 드레인 전극층(5130, 5108), 소스 배선층(5109), 도전층(5110)을 형성하는 도전성 재료로서는, Ａｇ(은), Ａｕ(금), Ｃｕ(구리), W (텅스텐), Ａｌ(알루미늄) 등의 금속의 입자를 주성분으로 하는 조성물을 사용할 수 있다. 또한 투광성을 가지는 인듐 주석 산화물(ＩＴＯ), 인듐 주석 산화물과 산화 규소로 이루어지는 ＩＴＳＯ, 유기 인듐, 유기 주석, 산화아연, 질화 티타늄 등을 조합해도 된다.
절연층(5120)은, 산화 규소, 질화규소, 산화 질화규소, 산화 알루미늄, 질화 알루미늄, 산화 질화 알루미늄 기타의 무기 절연성 재료, 또는 아크릴산, 메타크릴산 및 이것들의 유도체, 또는 폴리이미드, 방향족 폴리아미드, 폴리벤즈이미다졸 등의 내열성 고분자, 또는 실록산계 재료를 출발 재료로서 형성된 규소, 산소, 수소로 이루어진 화합물 중 Ｓｉ-O-Ｓｉ 결합을 포함하는 무기 실록산, 규소 위의 수소가 메틸이나 페닐과 같은 유기기에 의해 치환된 유기 실록산계의 절연재료로 형성할 수 있다. 아크릴, 폴리이미드 등의 감광성, 비감광성의 재료를 사용해서 형성해도 된다.
또한 액적토출법에 의해, 절연층(5120), 소스 배선층(5109), 도전층(5110)을 조성물을 토출 형성한 후, 그것의 평탄성을 높이기 위해서 표면을 압력에 의해 프레스하여 평탄화해도 된다. 프레스의 방법으로서는, 롤러 형태의 물건을 표면에 주사함으로써, 요철을 이루도록 경감하거나, 평탄한 판자 모양의 물건으로 표면을 수직하게 프레스해도 된다. 또한 용제 등에 의해 표면을 연화, 또는 융해시켜 에어 나이프로 표면의 요철부를 제거해도 된다. 또한 ＣＭＰ법을 사용해서 연마해도 된다. 이 공정은, 액적토출법에 의해 요철이 생길 경우에, 그 표면의 평탄화할 경우 적용할 수 있다. 이 공정에 의해 평탄성이 향상하면, 표시 패널의 표시 얼룩 등을 방지할 수 있어, 매우 섬세한 화상을 표시할 수 있다.
계속해서, 도전층(5110)과 접하도록, 절연층(5120) 위에 선택적으로, 도전성 재료를 포함하는 조성물을 토출하여, 화소전극층(5111)을 형성한다(도４６a, 도 46b 및 도 46c 참조). 화소전극층(5111)은, 투과형의 액정 표시패널을 제조할 경우에는, 인듐 주석 산화물(ＩＴＯ), 산화 규소를 포함하는 인듐 주석 산화물(ＩＴＳＯ), 산화아연(ＺｎＯ), 산화 주석(ＳｎＯ2) 등을 포함하는 조성물에 의해 소정의 패턴을 형성하고, 소성에 의해 형성해도 된다.
또한 바람직하게는, 스퍼터링법에 의해 인듐 주석 산화물(ＩＴＯ), 산화 규소를 포함하는 인듐 주석 산화물(ＩＴＳＯ), 산화아연(ＺｎＯ) 등으로 형성한다. 더욱 바람직하게는, ＩＴＯ에 산화 규소가 2∼10중량% 포함된 타겟을 사용해서 스퍼터링법으로, 산화 규소를 포함하는 산화인듐 주석막을 형성한다. 이밖에, 산화 규소를 포함하여 산화인듐에 2∼20%의 산화아연(ＺｎＯ)을 혼합한 산화물 도전성 재료를 사용해도 된다. 스퍼터링법으로 화소전극층(5111)을 형성한 후에는, 액적토출법을 사용해서 마스크층을 형성하고 에칭에 의해, 원하는 패턴으로 형성하면 된다. 본 실시예에서는, 화소전극층(5111)은, 투광성을 가지는 도전성 재료에 의해 액적토출법을 사용해서 형성하고, 구체적으로는, 인듐 주석 산화물, ＩＴＯ와 산화 규소로 구성되는 ＩＴＳＯ를 사용해서 형성한다.
또한 반사형의 액정 표시패널을 제조할 경우에는, Ａｇ(은), Ａｕ(금), Ｃｕ(구리), W (텅스텐), Ａｌ(알루미늄) 등의 금속의 입자를 주성분으로 하는 조성물을 사용할 수 있다. 다른 방법으로서는, 스퍼터링법에 의해 투명도전막 혹은 광반사성의 도전막을 형성하고, 액적토출법에 의해 마스크 패턴을 형성하여, 에칭 가공을 조합해서 화소전극층(5111)을 형성해도 된다.
화소전극층(5111)은, 그것의 표면이 평탄화되도록, ＣＭＰ법, 폴리비닐알콜계의 다공질체로 세정하고, 연마해도 된다. 또한 ＣＭＰ법을 사용한 연마후에, 화소전극층(5111)의 표면에 자외선 조사, 산소 플라즈마 처리 등을 행해도 된다.
이상의 공정에 의해, 기판(5100) 위에 보텀 게이트형(역스태거형이라고도 한다)의 ＴＦＴ와 화소전극이 접속된 액정 표시패널용의 ＴＦＴ를 가지는 기판(5100)이 완성된다. 또한 본 실시예의 ＴＦＴ는 채널에치형이다.
다음에 도48a 및 도 48b에 나타낸 것과 같이 화소전극층(5111)을 덮도록, 인쇄법이나 스핀코트법에 의해, 배향막으로 불리는 절연체층(5131)을 형성한다. 도４８a는 도４０ 내지 도 46에 나타낸 평면도의 선 A-A'에 의한 단면도이고, 도４８b는, 선B-B'에 의한 단면도이며, 액정표시 패널의 완성도이다. 또한, 절연체 층(5131)은, 스크린 인쇄법이나 오프셋 인쇄법을 사용하면, 선택적으로 형성할 수 있다. 그 후에 러빙을 행한다. 계속해서, 씰재를 액적토출법에 의해 화소를 형성한 주변의 영역에 형성한다(도시 생략).
그 후에 배향막으로서 기능하는 절연체층(5133), 칼라필터로서 기능하는 착색층(5134), 대향전극으로서 기능하는 도전체층(5135), 편광판(5136)이 설치된 대향기판(5140)과 ＴＦＴ를 가지는 기판(5100)을 스페이서을 개재하여 부착하고, 그것의 공극에 액정층을 설치함으로써 액정표시 패널을 제조할 수 있다(도４８a 및 도 48b 참조). 씰재에는 필러가 혼입되어 있어도 되고, 더구나 대향기판(5140)에는, 차폐 막(블랙 매트릭스) 등이 형성되어 있어도 된다. 또한, 액정층을 형성하는 방법으로서, 디스펜서식(적하식)이나, 대향기판(5140)을 부착하고 나서 모세관 현상을 이용해서 액정을 주입하는 딥핑식(퍼 올리기식)을 사용할 수 있다.
디스펜서 방식을 채용한 액정적하 주입법을 도５２를 사용하여 설명한다. 도５２에 있어서, 5180은 ＣＰＵ, 5181은 콘트롤러, 5182은 촬상수단, 5183은 헤드, 5184은 액정, 5185, 5191은 마커, 5186은 배리어층, 5187은 씰재, 5188은 ＴＦＴ 기판, 5190은 대향기판이다. 씰재 5187로 폐 루프를 형성하고, 그 내부에 헤드(5183)에서 액정(5184)을 1회 혹은 다수회 적하한다. 그 때, 씰재(5187)과 액정(5184)이 반응하는 것을 막기 위해서, 배리어층(5186)을 설치한다. 계속해서, 진공중에서 기판을 부착하고, 그후 자외선 경화를 행하여, 액정이 충전된 상태로 한다.
이상의 공정에서 형성된 화소부와 외부의 배선 기판을 접속하기 위해서 접속 부를 형성한다. 대기압 또는 대기압 근방하에서, 산소 가스를 사용한 애싱 처리에 의해, 접속부의 절연체층을 제거한다. 이 처리는, 산소 가스와, 수소, ＣＦ4, ＮＦ3, H2O, ＣＨＦ3로부터 선택된 1개 또는 복수개를 사용해서 행한다. 본 공정에서는, 정전기에 의한 손상이나 파괴를 방지하기 위해서, 대향기판을 사용해서 봉지한 후에, 애싱 처리를 행하고 있지만, 정전기에 의한 영향이 적을 경우에는, 어떤 타이밍으로 실시해도 관계없다.
계속해서, 이방성 도전체층을 거쳐서, 게이트 배선층(5103)이 전기적으로 접속하도록, 접속용의 배선 기판을 설치한다. 배선 기판은, 외부에서의 신호나 전위를 전달하는 역할을 담당한다. 상기 공정을 거쳐, 채널에치형의 스위칭용 ＴＦＴ와 용량소자를 포함하는 액정 표시패널이 완성된다. 용량소자는, 용량 배선층(5104)과 게이트 절연층(5116), 절연층(5120)과 화소전극층(5111)으로 형성된다.
본 실시예에서는, 스위칭 ＴＦＴ는 단일 게이트 구조를 나타냈지만, 더블 게이트 구조 등의 멀티 게이트 구조이어도 된다. 도４９에 더블 게이트 구조의 스위칭 ＴＦＴ(4200)를 가지는 액정표시장치의 평면도를 나타낸다.
이상 나타낸 것과 같이, 본 실시예에서는, 포토마스크를 이용한 빛노광 공정을 사용하지 않는 것에 의해, 공정을 생략할 수 있다. 또한 액적토출법을 사용해서 기판 위에 직접적으로 각종의 패턴을 형성함에 의해, 1변이 1000mm을 초과하는 제5세대 이후의 유리 기판을 사용해도, 용이하게 액정 표시패널을 제조할 수 있다.
또한 밀착성이 향상된 신뢰성이 높은 액정 표시패널을 제조할 수 있다.
(실시예6)
본 발명의 실시예로서, 도４７을 사용하여 설명한다. 본 실시예는, 실시예 5에 있어서, 박막 트랜지스터로서 채널 보호형의 박막 트랜지스터를 사용하는 것이다. 따라서, 동일 부분 또는 같은 기능을 가지는 부분의 반복의 설명은 생략한다. 또한, 도４７은, 도４８b의 채널에치형의 박막 트랜지스터의 단면도와 대응하고 있다.
기판(5100) 위에, 절연층(5102c)을 형성하고, 도전성 재료를 포함하는 조성물을 액적토출법에 의해 토출하여, 게이트 배선층, 용량 배선층(5104)을 형성한다. 게이트 배선층과 접하도록 게이트 전극층(5105)을, 액적토출법에 의해 형성한다. 다음에 플라즈마 CVD법이나 스퍼터링 법을 사용하여, 게이트 절연층(5116)을 단층 또는 적층 구조로 형성한다. 특히 바람직한 형태로서는, 질화규소로 이루어지는 절연체층, 산화 규소로 이루어지는 절연체층, 질화규소로 이루어지는 절연체층의 3층의 적층체가 게이트 절연막에 해당한다. 더구나, 활성층으로서 기능하는 반도체층(5106)까지 형성한다. 이상의 공정은 제5 실시예와 같다.
반도체층(5106)을 형성하고, 채널 보호막(5141)을 형성하기 위해서, 예를 들면 플라즈마 CVD법에 의해 절연막을 형성하고, 원하는 영역에, 원하는 형상이 되도록 패터닝한다. 이 때, 게이트 전극을 마스크로 하여 기판의 이면에서 노광함으로써, 채널 보호막(5141)을 형성할 수 있다. 또한 채널 보호막은, 액적토출법을 사용해서 폴리이미드 또는 폴리비닐알콜 등을 적하해도 된다. 그 결과, 노광 공정을 생 략할 수 있다.
채널 보호막으로서는, 무기 재료(산화 규소, 질화 규소, 산화질화 규소, 질화 산화 규소 등), 감광성 또는 비감광성의 유기 재료(유기 수지 재료)(폴리이미드, 아크릴, 폴리아미드, 폴리이미드 아미드, 레지스트, 벤조시클로부텐 등), 저유전율의 Ｌｏｗ k 재료 등의 1종, 혹은 복수종으로 이루어지는 막, 또는 이들 막의 적층 등을 사용할 수 있다. 또한 실리콘(Ｓｉ)과 산소(O)의 결합으로 골격 구조가 구성되고, 치환기에 적어도 수소를 포함하는 재료, 혹은 치환기에 불소, 알킬기, 또는 방향족 탄화수소 중 적어도 1종을 가지는 재료를 사용해도 된다. 제조법으로서는, 플라즈마 CVD법이나 열 ＣＶＤ법 등의 기상성장법이나 스퍼터링법을 사용할 수 있다. 또한 액적토출법이나, 인쇄법(스크린 인쇄나 오프셋 인쇄 등 패턴이 형성되는 방법)을 사용할 수도 있다. 도포법으로 얻어진 ＴＯＦ막이나 SＯＧ막 등도 사용할 수 있다.
반도체층(5106), 채널 보호막(5141) 위에, N형 반도체층(5107)을 형성한다. 다음에 반도체층(5106), N형 반도체층(5107) 위에, 조성물을 선택적으로 토출해서 마스크를 형성한다. 계속해서, 마스크를 이용하여, 반도체층(5106)과 N형 반도체층(5107)을 동시에 에칭하여, 반도체층과 N형 반도체층을 형성한다. 그 후에 반도체층(5106) 위에, 도전성 재료를 포함하는 조성물을 토출하여, 소스 및 드레인 전극층(5130, 5108)을 형성한다.
다음에 소스 및 드레인 전극층(5130, 5108)을 마스크로 하여, N형 반도체층(5107)을 에칭한다. 계속해서, 절연층(5120)을 선택적으로 형성하고, 절연 층(5120)의 개구부를 매립하도록 소스 배선층(5109), 도전층(5110)을 액적토출법에 의해 형성한다. 실시예 5와 마찬가지로, 절연층(5120), 소스 배선층(5109), 도전층(5110)은 동시에 형성해도 되고, 그것의 형성전과 후에, 전술한 하지 전처리를 행해도 된다. 소스 및 드레인 전극층(5108)과, 도전층(5110)을 통해 전기적으로 접속하도록, 도전층(5110)에 접해서 도전성 재료를 포함하는 조성물을 토출하여, 화소전극층(5111)을 형성한다. 이후, 프레스 공정을 행하여, 표면을 평탄화해도 된다.
다음에 배향막으로서 기능하는 절연체층(5131)을 형성한다. 계속해서, 씰재를 형성하고, 상기 씰재를 사용하여, 기판(5100)과, 칼라필터(착색층)(5134)과 도전체층(5135)과 절연체층(5133)이 형성된 대향기판(5140)을 부착시킨다. 그 후에 기판(5100)과 대향기판(5140) 사이에 액정층(5132)을 형성한다. 다음에 접속 단자를 부착시킬 영역을 대기압 또는 대기압 근방하에서 에칭해서 노출시켜, 상기 접속 단자를 부착하면, 표시 기능을 가지는 액정 표시패널을 제조할 수 있다(도４７ 참조).
이상, 실시예 5 및 실시예 6에 있어서 역스태거형의 박막 트랜지스터의 예를 나타내었지만, 본 발명은, 순 스태거형의 박막 트랜지스터에도 적용할 수 있다. 순 스태거형의 박막 트랜지스터의 경우, 소스 배선층이 우선 절연층 내부에 매립하도록 형성되고, 액적토출법에 의해 미세한 화소부 내의 소스 및 드레인 전극층이 그 소스 배선층에 접해서 형성된다. 이에 따라 소스 배선층의 저저항화와, 전극층의 미세화의 양쪽이, 역스태거형의 박막 트랜지스터와 마찬가지로 달성할 수 있다.
(실시예7)
실시예 1 내지 6에 의해 제조되는 표시 패널(ＥＬ 표시 패널, 액정 표시패널)에 있어서, 반도체층을 ＳＡＳ로 형성함으로써, 도 11에서 설명한 바와 같이, 주사선측의 구동회로를 기판(3700) 위에 형성할 수 있다.
도２９은, 1cm2/Ｖ·ｓｅｃ∼15cm2/Ｖ·ｓｅｃ의 전계 효과 이동도가 얻어지는 ＳＡＳ를 사용한 ｎ채널형의 ＴＦＴ로 구성하는 주사선측 구동회로의 블록도를 나타내고 있다.
도２９에 있어서 500로 나타낸 블록이 1단계분의 샘플링 펄스를 출력하는 펄스 출력 회로에 해당하고, 시프트 레지스터는 n개의 펄스 출력 회로에 의해 구성된다. 501은 버퍼 회로이며, 그 앞에 화소(502)가 접속된다.
도30은, 펄스 출력 회로(500)의 구체적인 구성을 나타낸 것이며, n채널형의 ＴＦＴ(601∼612)로 회로가 구성되어 있다. 이때, ＳＡＳ를 사용한 ｎ채널형의 ＴＦＴ의 동작 특성을 고려하여, ＴＦＴ의 사이즈를 결정하면 된다. 예를 들면 채널길이를 8㎛이라고 하면, 채널 폭은 10∼80㎛의 범위에서 설정할 수 있다.
또한 버퍼 회로(501)의 구체적인 구성을 도３１에 나타낸다. 버퍼 회로도 마찬가지로 n채널형의 ＴＦＴ(620∼635)로 구성되어 있다. 이 때, ＳＡＳ를 사용한 ｎ채널형의 ＴＦＴ의 동작 특성을 고려하여, ＴＦＴ의 사이즈를 결정하면 된다. 예를 들면 채널길이를 10㎛이라고 하면, 채널 폭은 10∼1800㎛의 범위에서 설정하게 된다.
이러한 회로를 실현하기 위해서는, ＴＦＴ 서로를 배선에 의해 접속할 필요가 있으며, 그 경우에 있어서의 배선의 구성예를 도３２에 나타낸다. 도３２에서는, 실시예 1과 마찬가지로, 게이트 전극층(104), 게이트 절연층(106)(질화규소로 이루어지는 절연체층(106a), 산화 규소로 이루어지는 절연체층(106b), 질화규소로 이루어지는 절연체층(106c)의 3층의 적층체), ＳＡＳ로 형성되는 반도체층(107), 소스 및 드레인을 형성하는 N형 반도체층(109), 소스 및 드레인 전극층(111, 116)이 형성된 상태를 나타내고 있다. 이 경우, 기판(100) 위에는, 게이트 전극층(104)과 같은 공정으로 접속 배선층(170, 171, 172)을 형성해 둔다. 그리고, 접속 배선층(170, 171, 172)이 노출하도록 게이트 절연층의 일부를 에칭 가공하여, 소스 및 드레인 전극층(111, 116) 및 그것과 같은 공정으로 형성하는 접속 배선층(173)에 의해 적당하게 ＴＦＴ를 접속함으로써 여러가지 회로를 실현할 수 있다.
(실시예8)
다음에 실시예 1 내지 7에 의해 제조되는 ＥＬ 표시 패널, 액정 표시패널 등의 표시 패널에 구동용의 드라이버 회로를 설치하는 실시예에 관하여 설명한다.
우선, ＣＯＧ 방식을 채용한 표시장치에 대해서, 도 11을 사용하여 설명한다. 기판(3700) 위에는, 문자나 화상 등의 정보를 표시하는 화소영역(3701), 주사측의 구동회로(3702)가 설치된다. 복수의 구동회로가 설치된 기판을, 사각형 모양으로 분단하고, 분단후의 구동회로(이하 드라이버 ＩＣ로 표기)(3705a, 3705b)은, 기판(3700) 위에 실장된다. 도11은 복수의 드라이버 ＩＣ(3705a, 3705b), 상기 드 라이버 ＩＣ(3705a, 3705b)의 앞에 테이프(3704)를 실장하는 형태를 나타낸다. 또한 분할하는 크기를 화소부의 신호선측의 변의 길이와 거의 같게 하여, 단수의 드라이버 ＩＣ에, 상기 드라이버 ＩＣ의 앞에 테이프를 실장해도 된다.
또한 ＴＡＢ 방식을 채용해도 되며, 그 경우는, 복수의 테이프를 붙여, 상기 테이프에 드라이버 IC를 실장하면 된다. ＣＯＧ 방식의 경우와 마찬가지로, 단수의 테이프에 단수의 드라이버 IC를 실장해도 되며, 이 경우에는, 강도의 문제로부터, 드라이버 IC를 고정하는 금속편 등을 함께 붙이면 된다.
이들 표시 패널에 실장되는 드라이버 ＩＣ는, 생산성을 향상시키는 관점에서, 한 변이 300mm 내지 1000mm 이상의 사각형 형상의 기판 위에 복수개 형성하면 된다.
즉, 기판 위에 구동회로부와 입출력 단자를 한개의 유닛으로 하는 회로 패턴을 여러개 형성하고, 최후에 분할해서 추출하면 된다. 드라이버 ＩＣ의 긴 변의 길이는, 화소부의 한 변의 길이와 화소 피치를 고려하여, 긴 변이 15∼80mm, 짧은 변이 1∼6mm인 사각형 모양으로 형성해도 되고, 화소 영역의 한 변, 또는 화소부의 한 변과 각 구동회로의 한 변을 더한 길이로 형성해도 된다.
드라이버 ＩＣ의 ＩＣ칩 에 대한 외형 크기의 우위성은 긴 변의 길이에 있으며, 긴 변이 15∼80mm로 형성된 드라이버 ＩＣ을 사용하면, 화소부에 대응해서 설치하는데에 필요한 수가 ＩＣ칩을 사용할 경우보다도 적어도 되어, 제조상의 수율을 향상시킬 수 있다. 또한 유리 기판 위에 드라이버 IC를 형성하면, 모체로서 사용하는 기판의 형상에 한정되지 않으므로 생산성을 손상하는 일이 없다. 이것은, 원형의 실리콘 웨이퍼로부터 ＩＣ칩을 추출하는 경우와 비교하면, 큰 우위점이다.
도 11에 있어서, 화소영역(3701)의 외측의 영역에는, 구동회로가 형성된 드라이버 ＩＣ(3705a, 3705b)가 실장된다. 이들 드라이버 ＩＣ(3705a, 3705b)은, 신호선측의 구동회로이다. ＲＧＢ 풀컬러에 대응한 화소영역을 형성하기 위해서는, ＸＧＡ급에서 신호선의 개수가 3072개 필요하며, ＵＸＧＡ급에서는 4800개가 필요하게 된다. 이러한 개수로 형성된 신호선은, 화소영역(3701)의 단부에서 수 블록마다 구분해서 인출선을 형성하고, 드라이버 ＩＣ(3705a, 3705b)의 출력 단자의 피치에 맞춰서 모아진다.
드라이버 ＩＣ는, 기판 위에 형성된 결정질 반도체에 의해 형성되는 것이 적합하며, 이 결정질 반도체는 연속 발광의 레이저빛을 조사함으로써 형성되는 것이 적합하다. 따라서, 해당 레이저빛을 발생시키는 발진기로서는, 연속 발광의 고체 레이저 또는 기체 레이저를 사용한다. 연속 발광의 레이저를 사용하면, 결정 결함이 적어, 대입경의 다결정 반도체층을 사용하여, 트랜지스터를 작성하는 것이 가능해 진다. 또한 이동도나 응답 속도가 양호하기 때문에 고속구동이 가능해서, 종래보다도 소자의 동작 주파수를 향상시킬 수 있고, 특성 편차가 적기 때문에 높은 신뢰성을 얻을 수 있다. 또한, 더욱 더 동작 주파수의 향상을 목적으로 하여, 트랜지스터의 채널 길이 방향과 레이저빛의 주사 방향과 일치시키면 된다. 이것은, 연속 발광 레이저에 의한 레이저 결정화 공정에서는, 트랜지스터의 채널 길이 방향과 레이저빛의 기판에 대한 주사 방향이 대략 평행(바람직하게는 -30°∼30°)할 때에, 가장 높은 이동도를 얻을 수 있기 때문이다. 이때, 채널 길이 방향이란, 채널 형성 영역에 있어서, 전류가 흐르는 방향, 환언하면 전하가 이동하는 방향과 일치한다. 이렇게 제조한 트랜지스터는, 결정립이 채널 방향으로 연장되는 다결정 반도체층으로 구성되는 활성층을 가지고, 이것은 결정립계가 대략 채널 방향을 따라 형성되어 있다 것을 의미한다.
레이저 결정화를 행하기 위해서는, 레이저빛의 대폭적인 압축을 행하는 것이 바람직하며, 그것의 빔 스폿의 폭은, 드라이버 ＩＣ의 짧은 변의 같은 폭의 1∼3mm 정도로 하는 것이 좋다. 또한 피조사체에 대하여, 충분하고 또한 효율적인 에너지밀도를 확보하기 위해서, 레이저빛의 조사 영역은, 직선 형태인 것이 바람직하다. 단, 여기에서 말하는 직선 형태란, 엄밀한 의미에서 선을 뜻하고 있는 것이 아니고, 애스펙트비가 큰 장방형 또는 장타원형을 의미한다. 예를 들면 애스펙트비가 2 이상(바람직하게는 10∼10000)의 것을 가리킨다. 이렇게, 레이저빛의 빔 스폿의 폭을 드라이버 ＩＣ의 짧은 변과 같은 길이로 함으로써 생산성을 향상시킨 표시장치의 제조방법을 제공할 수 있다.
도 11에서는, 주사선 구동회로는 화소부와 함께 일체 형성하고, 신호선 구동회로로서 드라이버 IC를 설치한 형태를 나타냈다. 그렇지만, 본 발명은 이 형태에 한정되지 않고, 주사선 구동회로 및 신호선 구동회로의 양쪽으로서, 드라이버 IC를 설치해도 된다. 그 경우에는, 주사선측과 신호선측에서 사용하는 드라이버 ＩＣ의 사양을 다른 것으로 하면 된다.
화소영역(3701)은, 신호선과 주사선이 교차해서 매트릭스를 형성하고, 각 교차부에 대응해서 트랜지스터가 배치된다. 본 발명은, 화소영역(3701)에 배치되는 트랜지스터로서, 비정질 반도체 또는 세미아모퍼스 반도체를 채널부로 한 ＴＦＴ를 사용하는 것을 특징으로 한다. 비정질 반도체는, 플라즈마 CVD법이나 스퍼터링법 등의 방법에 의해 형성한다. 세미아모퍼스 반도체는, 플라즈마 CVD법으로 300도 이하의 온도에서 형성하는 것이 가능하며, 예를 들면 외형 치수 550×650mm의 무알칼리 유리 기판이어도, 트랜지스터를 형성하는데에 필요한 막두께를 단시간에 형성한다고 하는 특징을 가진다. 이러한 제조 기술의 특징은, 대화면의 표시장치를 제조하는데에 유효하다. 또한 세미아모퍼스 ＴＦＴ는, ＳＡＳ로 채널 형성 영역을 구성함으로써 2∼10cm2/Ｖ·ｓｅｃ의 전계 효과 이동도를 얻을 수 있다. 따라서, 이 ＴＦＴ를 화소의 스위칭용 소자나, 주사선측의 구동회로를 구성하는 소자로서 사용할 수 있다. 따라서, 시스템 온 패널화를 실현한 표시 패널을 제조할 수 있다.
또한, 도 11에서는, 반도체층을 ＳＡＳ로 형성한 ＴＦＴ를 사용함으로써, 주사선측 구동회로도 기판 위에 일체 형성하는 것을 전제로 하여 나타내고 있다. 반도체층을 ＡＳ로 형성한 ＴＦＴ를 사용할 경우에는, 주사선측 구동회로 및 신호선측 구동회로의 양쪽을 드라이버 IC를 실장해도 된다.
그 경우에는, 주사선측과 신호선측에서 사용하는 드라이버 ＩＣ의 사양을 다른 것으로 하는 것이 적합하다. 예를 들면 주사선측의 드라이버 IC를 구성하는 트랜지스터에는 30V 정도의 내압이 요구되지만, 구동 주파수는 100kHz 이하로서, 비교적 고속동작은 요구되지 않는다. 따라서, 주사선측의 드라이버를 구성하는 트랜지스터의 채널 길이(L)은 충분히 크게 설치하는 것이 적합하다. 한편, 신호선측의 드라이버 ＩＣ의 트랜지스터에는, 12V 정도의 내압이 있으면 충분하지만, 구동 주 파수는 3V에서 65MHz 정도로서, 고속동작이 요구된다. 그 때문에 드라이버를 구성하는 트랜지스터의 채널 길이 등은 미크론 룰로 설정하는 것이 적합하다.
드라이버 ＩＣ의 설치 방법은, 특별하게 한정되는 것이 아니고, 공지의 ＣＯＧ 방법이나 와이어본딩 방법, 또는 TAB 방법을 사용할 수 있다.
드라이버 ＩＣ의 두께는, 대향기판과 같은 두께로 함으로써, 양자 사이의 높이는 거의 같은 것이 되어, 표시장치 전체로서의 초박형화에 기여한다. 또한 각각의 기판을 같은 재질의 것으로 제조함으로써, 이 표시장치에 온도변화가 생겨도 열응력이 발생하지 않아, ＴＦＴ로 제조된 회로의 특성을 손상하는 일은 없다. 그 밖에도, 본 실시예에서 도시한 바와 같이 ＩＣ칩보다도 가로로 긴 드라이버 ＩＣ로 구동회로를 실장함으로써, 1개의 화소영역에 대하여, 실장되는 드라이버 ＩＣ의 개수를 절감할 수 있다.
이상과 같이 하여, 표시 패널에 구동회로를 조립할 수 있다.
(실시예9)
본 실시예에서 나타내는 ＥＬ 표시 패널의 화소의 구성에 대해서, 도３３a 내지 도 33f에 나타내는 등가회로도를 참조해서 설명한다.
도 33a에 나타내는 화소는, 열 방향으로 신호선(410) 및 전원선(411∼413), 행 방향으로 주사선(414)이 배치된다. 또한 스위칭용 ＴＦＴ인 ＴＦＴ 401, 구동용 ＴＦＴ인 ＴＦＴ 403, 전류제어용 ＴＦＴ인 ＴＦＴ 404, 용량소자(402) 및 발광소자(405)를 가진다.
도３３c에 나타내는 화소는, ＴＦＴ(403)의 게이트 전극이, 행 방향으로 배치된 전원선(415)에 접속되는 점이 다르며, 그 이외는 도 33a에 나타내는 화소와 같은 구성이다. 즉, 도 33a 및 도 33c에 나타내는 양쪽 화소는, 같은 등가회로도를 나타낸다. 그렇지만, 열 방향으로 전원선(415)이 배치될 경우(도 33a)와, 행 방향으로 전원선(415)이 배치될 경우(도３３c)에서는, 각 전원선은 다른 레이어의 도전체층으로 형성된다. 여기에서는, 구동용 ＴＦＴ인 ＴＦＴ(403)의 게이트 전극이 접속되는 배선에 주목하여, 이것들을 제조하는 레이어가 다른 것을 의미하기 때문에, 도 33a 및 도 33c로 나누어서 기재한다.
도 33a 및 도 33c에 나타내는 화소의 특징으로서, 화소 내에 ＴＦＴ 403, 404가 직렬로 접속되고 있어, ＴＦＴ 403의 채널 길이 L3, 채널 폭 W3, ＴＦＴ 404의 채널 길이 L4, 채널 폭 W4은, L3/W3:L4/W4=5∼6000:1을 충족시키도록 설정되는 점을 들 수 있다. 6000:1을 충족시킬 경우의 일례로서는, L3가 500㎛, W3가 3㎛, L4가 3㎛, W4이 100㎛인 경우가 있다.
또한, ＴＦＴ 403은, 포화 영역에서 동작하여 발광소자(405)에 흐르는 전류값을 제어하는 역할을 가지고, ＴＦＴ 404는 선형 영역에서 동작하여 발광소자(405)에 대한 전류의 공급을 제어하는 역할을 가진다. 양쪽 ＴＦＴ는 같은 도전형을 가지고 있으면 제조 공정상 바람직하다. 또한 ＴＦＴ 403에는, 인핸스먼트형 뿐만 아니라, 디플리션형의 ＴＦＴ를 사용해도 된다. 상기 구성을 가지는 본 발명은, ＴＦＴ 404가 선형 영역에서 동작하기 때문에, TＦＴ 404의 ＶGS의 약간의 변동은 발광소자(405)의 전류값에 영향을 끼치지 않는다. 즉, 발광소자(405)의 전류값 은, 포화 영역에서 동작하는 ＴＦＴ 403에 의해 결정된다. 상기 구성을 가지는 본 발명은, ＴＦＴ의 특성 편차에 기인한 발광소자의 휘도 얼룩을 개선해서 화질을 향상시킨 표시장치를 제공할 수 있다.
도 33a∼도 33d에 나타낸 화소에 있어서, ＴＦＴ 401은, 화소에 대한 비디오신호의 입력을 제어하는 것이며, ＴＦＴ 801이 온되어, 화소 내에 비디오 신호가 입력되면, 용량소자(402)에 그 비디오 신호가 유지된다. 이때, 도 33a 및도 33d에는, 용량소자(402)을 설치한 구성을 나타냈지만, 본 발명은 이것에 한정되지 않고, 비디오 신호를 유지하는 용량이 게이트 용량 등으로 사용 가능할 경우에는, 명시적으로 용량소자(402)을 설치하지 않아도 된다.
발광소자(405)는, 2개의 전극간에 전계 발광층이 끼워진 구조를 가지고, 순 바이어스 방향의 전압이 인가되도록, 화소전극과 대향전극의 사이(양극과 음극의 사이)에 전위차가 설치된다. 전계 발광층은 유기 재료나 무기 재료 등의 광범위하게 걸친 재료에 의해 구성되고, 이 전계 발광층에 있어서의 루미네션스에는, 일중항 여기상태로부터 기저상태로 되돌아올 때의 발광(형광)과, 삼중항 여기상태로부터 기저상태로 되돌아올 때의 발광(인광)이 포함된다.
도３３b에 나타내는 화소는, ＴＦＴ(406)과 주사선(415)을 추가하고 있는 것 이외는, 도３３a에 나타내는 화소 구성과 같다. 마찬가지로, 도３３d에 나타내는 화소는, ＴＦＴ(406)과 주사선(415)을 추가하고 있는 것 이외는, 도３３c에 나타내는 화소 구성과 같다.
ＴＦＴ 406은, 새롭게 배치된 주사선(415)에 의해 온 또는 오프가 제어된다. ＴＦＴ 406이 온이 되면, 용량소자(402)에 유지된 전하는 방전하여, ＴＦＴ 406가 오프한다. 즉, ＴＦＴ 406의 배치에 의해, 강제적으로 발광소자(405)에 전류가 흐르지 않는 상태를 만들 수 있다. 따라서, 도３３b 및 도 33d의 구성은, 모든 화소 에 대한 신호의 기록을 기다리지 않고, 기록 기간의 개시와 동시 또는 직후에 점등 기간을 시작할 수 있으므로, 듀티비를 향상하는 것이 가능해진다.
도３３e에 나타내는 화소는, 열 방향으로 신호선(450), 전원선(451, 452), 행 방향으로 주사선(453)이 배치된다. 또한 스위칭용 ＴＦＴ(441), 구동용 ＴＦＴ(443), 용량소자(442) 및 발광소자(444)를 가진다. 도３３f에 나타내는 화소는, ＴＦＴ(445)과 주사선(454)을 추가하고 있는 것 이외는, 도３３e에 나타내는 화소 구성과 같다. 또한, 도３３f의 구성도, ＴＦＴ(445)의 배치에 의해, 듀티비를 향상하는 것이 가능해진다.
(실시예10)
주사선측 입력 단자부와 신호선측 입력 단자부에 보호 다이오드를 설치한 일 실시예에 대해서 도３４을 참조해서 설명한다. 도３４에 있어서 화소(3400)에는 ＴＦＴ(541, 542)가 설치되어 있다. 이 ＴＦＴ는 제1 실시예와 같은 구성을 가지고 있다.
신호선측 입력 단자부에는, 보호 다이오드 561과 562이 설치되어 있다. 이 보호 다이오드는, ＴＦＴ 541 혹은 542와 같은 공정으로 제조되고, 게이트와 드레인 혹은 소스의 한쪽을 접속함으로써 다이오드로서 동작시키고 있다. 도３４에서 나타내는 평면도의 등가회로도를 도３９에 나타내고 있다.
보호 다이오드 561은, 게이트 전극층(550), 반도체층(551), 채널 보호용의 절연층(552), 배선층(553)으로 이루어져 있다. 보호 다이오드 562도 같은 구조이다. 이 보호 다이오드 561 및 562와 접속하는 공통 전위선(554, 555)은 게이트 전극층(550)과 같은 층으로 형성하고 있다. 따라서, 배선층(553)과 전기적으로 접속하기 위해서는, 게이트 절연층에 콘택홀을 형성할 필요가 있다.
게이트 절연층 내부의 콘택홀은, 액적토출법에 의해 마스크층을 형성하고, 에칭 가공하면 된다. 이 경우, 대기압 방전의 에칭 가공을 적용하면, 국소적인 방전가공도 가능해서, 기판의 전체면에 마스크층을 형성할 필요는 없다.
신호 배선층(237)은 ＴＦＴ(541)에 있어서의 소스 및 드레인 배선층 212 및 220과 같은 층으로 형성되고, 거기에 접속하고 있는 신호 배선층(237)과 소스 또는 드레인측이 접속되는 구조로 되어 있다.
주사 신호선측의 입력 단자부도 같은 구성이다. 이렇게, 본 발명에 의하면, 입력단에 설치되는 보호 다이오드를 동시에 형성할 수 있다. 이때, 보호 다이오드를 삽입하는 위치는, 본 실시예에만 한정되지 않고, 구동회로와 화소 사이에 설치할 수도 있다.
(실시예 11)
주사선측 입력 단자부와 신호선측 입력 단자부에 보호 다이오드를 설치한 일 실시예에 대해서 도５３, 도５４를 사용하여 설명한다. 도５４에 있어서 화 소(6202)에는 ＴＦＴ(5260)가 설치되어 있다. 이 ＴＦＴ는 제5 실시예와 같은 구성을 가지고 있다.
신호선측 입력 단자부에는, 보호 다이오드 5261과 5262이 설치되어 있다. 이 보호 다이오드는, ＴＦＴ(5260)와 같은 공정으로 제조되고, 게이트와 드레인 혹은 소스의 한쪽을 접속함으로써 다이오드로서 동작시키고 있다. 도５３에 나타내는 평면도의 등가회로도를 도５４에 나타내고 있다.
기판(6200) 상의 보호 다이오드 5261은, 게이트 전극층(5250), 반도체층(5251), 채널 보호용의 절연층(5252), 배선층(5253)으로 이루어져 있다. 보호 다이오드 5262도 같은 구조이다. 이 보호 다이오드와 접속하는 공통 전위선(5254, 5255)은 게이트 전극층(5250)과 같은 층으로 형성하고 있다. 따라서, 배선층(5253)과 전기적으로 접속하기 위해서는, 게이트 절연층에 콘택홀을 형성할 필요가 있다.
게이트 절연층에의 콘택홀은, 액적토출법에 의해 마스크층을 형성하고, 에칭 가공하면 된다. 이 경우, 대기압 방전의 에칭 가공을 적용하면, 국소적인 방전가공도 가능해서, 기판의 전체면에 마스크층을 형성할 필요는 없다.
보호 다이오드 5261 혹은 5262는, ＴＦＴ(5260)에 있어서의 소스 및 드레인 배선층(5219)과 같은 층으로 형성되고, 거기에 접속하고 있는 신호 배선층(5256)과 소스 또는 드레인측이 접속되는 구조로 되어 있다.
주사 신호선측의 입력 단자부도 같은 구성이다. 이렇게, 본 발명에 의하면, 입력단에 설치되는 보호 다이오드를 동시에 형성할 수 있다. 또한, 보호 다이오드를 삽입하는 위치는, 본 실시예에만 한정되지 않고, 구동회로와 화소와의 사이에 설치할 수도 있다.
(실시예12)
도２８ 및 도３５는, 액적토출법에 의해 제조되는 ＴＦＴ 기판(2800)을 사용해서 ＥＬ 표시 모듈을 구성하는 일례를 나타내고 있다. 양 도면에 있어서, ＴＦＴ 기판(2800) 위에는, 화소에 의해 구성된 화소부가 형성되어 있다.
도２８에서는, 화소부의 외측이며, 구동회로와 화소와의 사이에, 화소에 형성된 것과 같은 ＴＦＴ 또는 그 ＴＦＴ의 게이트와 소스 혹은 드레인의 한쪽을 접속해서 다이오드와 마찬가지로 동작시킨 보호 회로부(2801)가 구비되어 있다. 구동회로(2809)는, 단결정 반도체로 형성된 드라이버 ＩＣ, 유리 기판 위에 다결정 반도체막으로 형성된 스틱 드라이버 IC, 혹은 ＳＡＳ로 형성된 구동회로 등이 적용되어 있다.
ＴＦＴ 기판(2800)은, 액적토출법으로 형성된 스페이서(2806a, 2806b)를 개재하여 밀봉기판(2820)과 고정되어 있다. 스페이서는, 기판 두께가 얇고, 또한 화소부의 면적이 대형화한 경우에도, 2장의 기판의 간격을 일정하게 유지하기 위해서 설치해 두는 것이 바람직하다. 발광소자(2804, 2805) 위이며, ＴＦＴ 기판(2800)과 밀봉기판(2820)과의 사이에 있는 공극에는 투광성의 수지재료를 충전해서 고체화해도 되고, 무수화한 질소 혹은 불활성 기체를 충전시켜도 된다.
도２8에서는 발광소자(2804, 2805)를 톱 이미션형의 구성으로 한 경우를 나타내고, 도면 중에 나타내는 화살표의 방향으로 빛을 방사하는 구성으로 하고 있 다. 각 화소는, 화소를 적색, 녹색, 청색으로서 발광색을 다르게 해 둠으로써 다색표시를 행할 수 있다. 또한, 이때 밀봉기판(2820)측에 각 색에 대응한 착색층(2807a, 2807b, 2807c)을 형성해 둠으로써, 외부로 방사되는 발광의 색순도를 향상시킬 수 있다. 또한 화소를 백색 발광소자로 하여 착색층(2807a, 2807b, 2807c)과 조합해도 된다.
구동회로(2809)는, ＴＦＴ 기판(2800)의 일단에 설치된 주사선 혹은 신호선 접속 단자와, 배선 기판(2810)과 접속된다. 또한 ＴＦＴ 기판(2800)에 접해서 혹은 근접시켜서, 히트파이프(2813)와 방열판(2812)을 설치하여, 방열 효과를 높이는 구성으로 하여도 된다.
또한, 도２８에서는, 톱 이미션의 ＥＬ 모듈로 했지만, 발광소자의 구성이나 외부 회로기판의 배치를 바꾸어서 보텀 이미션 구조로 해도 된다.
도３５는, ＴＦＴ 기판(2800)에 있어서, 화소부가 형성된 측에 씰재나 접착성의 수지(2901)를 사용해서 수지 필름(2900)을 붙여서 밀봉구조를 형성한 일례를 나타내고 있다. 수지 필름(2900)의 표면에는 수증기의 투과를 방지하는 가스 배리어 막을 설치해 두면 된다. 도３５에서는, 발광소자의 빛이 기판을 통해 방사되는 보텀 이미션의 구성을 나타내고 있지만, 수지 필름(2900)이나 접착성의 수지(2901)를 투광성으로 함으로써, 톱 이미션 구조로 할 수도 있다. 어떻든간에, 필름 밀봉 구조로 함으로써 더욱 더 초박형화 및 경량화를 꾀할 수 있다.
(실시예13)
본 발명에 의해 형성되는 표시장치에 의해, 텔레비젼 장치를 완성시킬 수 있다. 도26은 텔레비젼 장치의 주요한 구성을 나타낸 블록도를 나타내고 있다. 표시 패널에는, 도３８에서 나타내는 바와 같은 구성으로서 화소부(801)만이 형성되어 주사선측 구동회로(803)와 신호선측 구동회로(802)가 ＴＡＢ 방식에 의해 실장되는 경우와, 화소부(801)와 그것의 주변에 주사선측 구동회로(803)와 신호선측 구동회로(802)가 ＣＯＧ 방식에 의해 실장될 경우와, ＳＡＳ로 ＴＦＴ를 형성하고, 화소부(801)와 주사선측 구동회로(803)를 기판 위에 일체 형성하여 신호선측 구동회로(802)를 별도 드라이버 ＩＣ로서 실장하는 경우 등이 있지만, 어떤 형태로 해도 된다.
그 밖의 외부회로의 구성으로서, 영상신호의 입력측에서는, 튜너(804)에서 수신된 신호 중에서, 영상신호를 증폭하는 영상신호 증폭회로(805)과, 거기에서 출력되는 신호를 빨강, 초록, 파랑 각 색에 대응한 색신호로 변환하는 영상신호 처리 회로(806)과, 그 영상신호를 드라이버 ＩＣ의 입력 사양으로 변환하기 위한 콘트롤 회로(807) 등으로 되어 있다. 콘트롤 회로(807)는, 주사선측과 신호선측에 각각 신호가 출력한다. 디지털 구동할 경우에는, 신호선측에 신호 분할 회로(808)를 설치하여, 입력 디지털 신호를 m개로 분할해서 공급하는 구성으로 하여도 된다.
튜너(804)에서 수신한 신호 중에서, 음성신호는, 음성신호 증폭회로(809)에 보내지고, 그 출력은 음성신호 처리회로(810)를 거쳐 스피커(813)에 공급된다. 제어회로(811)는 수신국(수신 주파수)이나 음량의 제어 정보를 입력부(812)에서 받아, 튜너(804)나 음성신호 처리 회로(810)에 신호를 송출한다.
도５５는 액정표시 모듈의 일례이며, ＴＦＴ 기판(4600)과 대향기판(4601)이 씰재(4602)에 의해 고정되고, 그 사이에 화소부(4603)과 액정층(4604)이 설치되어 표시 영역을 형성하고 있다. 착색층(4605)은 컬러 표시를 행할 경우에 필요하며, ＲＧＢ 방식의 경우에는, 빨강, 초록, 파랑 각 색에 대응한 착색층이 각 화소에 대응해서 설치되어 있다. ＴＦＴ 기판(4600)과 대향기판(4601)의 외측에는 편광판(4606, 4607)이 배치되어 있다. 광원은 냉음극관(4610)과 도광판(4611)에 의해 구성되고, 회로기판(4612)은, 플렉시블 배선 기판(4609)에 의해 ＴＦＴ 기판(4600) 상의 외부회로(4608)와 접속되어, 콘트롤 회로나 전원회로 등의 외부회로가 조립되어 있다.
이 ＥＬ 모듈, 액정표시 모듈 등의 표시 모듈을, 도２４에 나타낸 것과 같이 케이스(2001)에 짜 넣어, 텔레비젼 장치를 완성시킬 수 있다. 표시 모듈에 의해 주화면(2003)이 형성되고, 기타 부속 설비로서 스피커부(2009), 조작 스위치 등이 구비되어 있다. 이렇게, 본 발명에 의해 텔레비젼 장치를 완성시킬 수 있다.
또한 도３６에 나타낸 것과 같이 파장판(3603, 3604)이나 편광판(3602)을 사용하여, 외부에서 입사하는 빛의 반사광을 차단하도록 하여도 된다. 도36은 톱 이미션형의 구성이며, 격벽이 되는 절연층(3605)을 착색하여 블랙 매트릭스로서 사용하고 있다. 이 격벽은 액적토출법에 의해 형성할 수 있고, 폴리이미드 등의 수지재료에, 카본블랙 등을 혼합 시켜도 되고, 그것의 적층이어도 된다. 액적토출법에 의해, 다른 재료를 동일 영역에 다수회 토출하여, 격벽을 형성해도 된다. 파장판(3603, 3604)으로서는 λ/4, λ/2을 사용하여, 빛을 제어할 수 있게 설계하면 된 다. 구성으로서는, 순차적으로 ＴＦＴ 기판(2800), 발광소자(2804), 밀봉기판(밀봉재)(2820), 파장판(3603, 3604)(λ/4, λ/2), 편광판(3602)으로 되고, 발광소자로부터 방사된 빛은, 이것들을 통해 편광판측에서 외부로 방사된다. 이 파장판이나 편광판은 빛이 방사되는 측에 설치하면 되며, 양면 방사되는 양면 방사형의 표시장치이면 양쪽에 설치할 수도 있다. 또한 편광판의 외측에 반사방지막(3601)을 갖고 있어도 된다. 이에 따라 더욱 고섬세하고 정밀한 화상을 표시할 수 있다.
케이스(2001)에 표시 소자를 이용한 표시용 패널(2002)이 조립되고, 수신기(2005)에 의해 일반의 텔레비젼 방송의 수신을 비롯해, 모뎀(2004)을 통해 유선 또는 무선에 의한 통신 네트워크에 접속함으로써 일방향(송신자에게서 수신자) 또는 양방향(송신자와 수신자간, 또는 수신자간끼리)의 정보통신을 할 수도 있다. 텔레비젼 장치의 조작은, 케이스에 조힙된 스위치 또는 별개의 리모트 콘트롤 장치(2006)에 의해 행하는 것이 가능하며, 이 리모트 콘트롤 장치에도 출력하는 정보를 표시하는 표시부(2007)가 설치되어 있어도 된다.
또한 텔레비젼 장치에도, 주화면(2003) 이외에 서브 화면(2008)을 제2 표시용 패널로 형성하고, 채널이나 음량 등을 표시하는 구성이 부가되어 있어도 된다. 주화면(2003)을 저소비 전력으로 표시가능한 액정표시용 패널로 형성하고, 서브 화면을 시야각이 좋은 ＥＬ 표시용 패널로 형성하여, 점멸 가능하게 하는 구성으로 하여도 된다. 본 발명을 사용하면, 이러한 대형기판을 사용하여, 다수의 ＴＦＴ나 전자부품을 사용해도, 신뢰성이 높은 표시장치로 할 수 있다.
물론, 본 발명은 텔레비젼 장치에 한정되지 않고, 퍼스널컴퓨터의 모니터를 비롯해, 철도의 역이나 공항 등에 있어서의 정보표시판이나, 가두에 있어서의 광고 표시판 등 특히 대면적의 표시 매체로서 여러가지 용도에 적용할 수 있다.
(실시예14)
본 발명을 적용하여, 여러가지 표시장치를 제조할 수 있다. 즉, 그것들 표시장치를 표시부에 조힙한 여러가지 전자기기에 본 발명을 적용할 수 있다.
그와 같은 전자기기로서는, 비디오 카메라, 디지털 카메라, 프로젝터, 헤드마운트디스플레이(고글형 디스플레이), 카 네비게이션, 카스테레오, 퍼스널 컴퓨터, 게임 기기, 휴대 정보단말(모바일 컴퓨터, 휴대전화 또는 전자서적 등), 기록 매체를 구비한 화상재생장치(구체적으로는 Digital Versatile Disc(ＤＶＤ) 등의 기록 매체를 재생하고, 그 화상을 표시할 수 있는 디스플레이를 구비한 장치) 등을 들 수 있다. 그것들의 예를 도２５a 내지 도 25d에 나타낸다.
도 25a는, 노트북형 퍼스널 컴퓨터이며, 본체(2101), 케이스(2102), 표시부(2103), 키보드(2104), 외부 접속 포트(2105), 포인팅 마우스(2106) 등을 포함한다. 본 발명은, 표시부(2103)의 제조에 적용된다. 본 발명을 사용하면, 소형화하여, 배선 등이 정밀화해도, 신뢰성이 높은 고화질의 화상을 표시할 수 있다.
도２５b는 기록 매체를 구비한 화상재생장치(구체적으로는 ＤＶＤ 재생장치)이며, 본체(2201), 케이스(220)2, 표시부 A(2203), 표시부 B(2204), 기록매체(ＤＶＤ 등) 판독부(2205), 조작 키(2206), 스피커부(2207) 등을 포함한다. 표시부 A(2203)는 주로 화상정보를 표시하고, 표시부 B(2204)는 주로 문자정보를 표시하지 만, 본 발명은, 이들 표시부 A, B(2203, 2204)의 제조에 적용된다. 본 발명을 사용하면, 소형화하여, 배선 등이 정밀화해도, 신뢰성이 높은 고화질의 화상을 표시할 수 있다.
도２５c는 휴대전화이며, 본체(2301), 음성출력부(2302), 음성입력부(2303), 표시부(2304), 조작 스위치(2305), 안테나(2306) 등을 포함한다. 본 발명에 의해 제조되는 표시장치를 표시부(2304)에 적용함으로써, 소형화하여, 배선 등이 정밀화한 휴대전화이라도, 신뢰성이 높은 고화질의 화상을 표시할 수 있다.
도２５d는 비디오카메라이며, 본체(2401), 표시부(2402), 케이스(2403), 외부 접속 포트(2404), 리모트 콘트롤 수신부(2405), 수상부(2406), 배터리(2407), 음성입력부(2408), 조작 키(2409), 접안부(2410)를 포함한다. 본 발명은, 표시부(2402)에 적용할 수 있다. 본 발명에 의해 제조되는 표시장치를 표시부(2304)에 적용함으로써, 소형화하여, 배선 등이 정밀화하는 비디오카메라이라도, 신뢰성이 높은 고화질의 화상을 표시할 수 있다. 본 실시예는, 상기한 실시예와 자유롭게 조합할 수 있다.
참조부호의 설명
100…기판 101…하지막
102a…절연막 102b…절연막
103…게이트 배선층 104…게이트 전극층
105…게이트 전극층 106…게이트 절연층
107…반도체층 108…반도체층
109…N형 반도체층 110…N형 반도체층
111…드레인 전극층 112…도전층
113…드레인 전극층 116…드레인 전극층
117…전극층 118…소스 배선층
119…전원선 120…절연층
121…절연층 122…전계발광층
123…전극층 140…채널 보호층
141…절연층 142…전계발광층
143…전극층 144…도전층
145…관통공 146…절연층
147…전극층 170…접속 배선층
173…접속 배선층 212…드레인 배선층
237…신호 배선층 401…TFT
402…용량소자 403…TFT
404…TFT 405…발광소자
406…TFT 410…신호선
411…전원선 412…전원선
414…주사선 415…전원선
416…주사선 441…스위칭용 TFT
442…용량소자 443…구동용 TFT
444…발광소자 445…TFT
450…주사선 451…전원선
453…주사선 454…주사선
461…소스-드레인 배선 462…배선
463…전극 464…전계발광층
465…전극 470…소스-드레인 배선
472…전극 473…전계발광층
474…전극 480…기판
481…트랜지스터 482…소스-드레인 배선
484…전극 485…전계발광층
486…전극 500…펄스 출력회로
501…버퍼회로 502…화소
541…TFT 542…TFT
550…게이트 전극층 551…반도체층
552…절연층 553…배선층
554…공통 전위선 561…보호 다이오드
562…보호 다이오드 601…TFT
620…TFT 700…기판
801…화소 802…신호선측 구동회로
803…주사선측 구동회로 804…튜너
805…화상신호 증폭회로 807…제어회로
808…신호 분할회로 809…음성신호 증폭회로
801…음성신호 처리회로 811…제어회로
812…입력부 813…스피커
1400…기판 1403…액적 토출수단
1404…촬영수단 1405…헤드
1407…제어수단 1408…기억매체
1409…화상처리수단 1410…컴퓨터
1411…마커 1412…헤드
1413…재료 공급원 1414…재료 공급원
1601…TFT 1602…TFT
1603…발광소자 1604…용량
2001…케이스 2002…표시 패널
2003…주 화면 2004…모뎀
2005…수신기 2006…원격 제어부
2007…표시부 2008…서브 화면
2009…스피커부 2101…본체
2102…케이스 2103…표시부
2104…키보드 2105…외부 접속부
2106…포인팅 마우스 2201…본체
2202…케이스 2203…표시부 A
2204…표시부 B 2206…조작 키
2207…스피커부 2301…본체
2302…음성 출력부 2303…음성 입력부
2304…표시부 2305…조작 스위치
2306…안테나 2401…본체
2402…표시부 2403…케이스
2404…외부 접속부 2405…리모트 콘트롤 수신부
2406…수상부 2407…배터리
2408…음성 입력부 2409…조작 스위치
2700…기판 2701…화소부
2702…화소 2703…주사선측 입력 단자
2704…신호선측 입력단자 2800…TFT 기판
2801…보호 회로부 2804…발광소자
2806a…스페이서 2807a…착색층
2809…구동회로 2810…배선 기판
2812…방열판 2813…히트파이프
2820…밀봉 기판 2900…수지 필름
2901…수지 3400…화소
3601…반사방지막 3602…편광판
3603…파장판 3605…절연층
3700…기판 3701…화소부
3702…구동회로 3704…테이프
3704a…FPC 3705…드라이버 IC
3705a…드라이버 IC 4200…스위칭용 TFT
4600…TFT 기판 4601…대향 기판
4602…씰재 4603…화소부
4604…액정층 4605…착색층
4606…편광판 4608…외부회로
4609…플렉시블 배선 기판 4610…냉음극관
4611…도광판 4612…회로기판
5100…기판 5101…하지막
5102a…절연층 5102b…절연층
5102c…절연층 5103…게이트 배선층
5104…용량 배선층 5105…게이트 전극층
5106…반도체층 5107…N형 반도체층
5108…드레인 전극층 5109…소스 배선층
5110…도전층 5111…화소 전극층
5116…게이트 절연층 5120…절연층
5130…드레인 전극층 5131…절연층
5132…액정층 5133…절연층
5135…도전층 5136…편광판
5140…대향기판 5141…채널 보호막
5183…헤드 5184…액정
5186…배리어막 5187…씰재
5219…드레인 배선층 5250…게이트 전극층
5251…반도체층 5252…절연층
5253…배선층 5254…공통 전위선
5256…신호 배선층 5260…TFT
5261…보호 다이오드 5262…보호 다이오드
6200…기판 6202…화소

Claims (37)

  1. 제 1 개구부를 갖는 절연층과,
    상기 제 1개구부에 설치된 제 1 도전층과,
    상기 절연층과 상기 제 1 도전층 위에 접촉하여 설치된 제 2 도전층을 구비하고,
    상기 제 1 도전층은, 수직방향으로 상기 제 2 도전층보다 두꺼우며,
    상기 절연층과 상기 제 1 도전층의 표면은, 평탄화되어 균일한 표면을 갖는 것을 특징으로 하는 박막 트랜지스터.
  2. 제 1 개구부를 갖는 절연층과,
    상기 제 1 개구부에 설치된 제 1 도전층과,
    상기 절연층과 상기 제 1 도전층 위에 접촉하여 설치된 제 2 도전층을 구비하고,
    상기 제 1 도전층은, 수직방향으로 상기 제 2 도전층보다 두꺼우며,
    상기 절연층과 상기 제 1 도전층의 표면은, 평탄화되어 균일한 표면을 갖고,
    상기 제 2 도전층은 도전성 재료를 사용하는 액적 토출법에 의해 형성되는 것을 특징으로 하는 박막 트랜지스터.
  3. 제 1 개구부를 갖는 제 1 절연층과,
    상기 제 1 개구부에 설치된 제 1 도전층과,
    상기 제 1 절연층과 상기 제 1 도전층 위에 접촉하여 설치된 제 2 도전층과,
    상기 제 2 도전층 위에 게이트 절연막을 개재하여 설치된 반도체층과,
    상기 반도체층 위에 설치된 제 3 도전층과,
    상기 제 3 도전층 위에 설치된, 제 2 개구부를 갖는 제 2 절연층과,
    상기 제 2 개구부에 설치된 제 4 도전층을 구비하고,
    상기 제 1 도전층은, 수직방향으로 상기 제 2 도전층보다 두꺼우며,
    상기 제 1 절연층과 상기 제 1 도전층의 표면은, 평탄화되어 균일한 표면을 갖고,
    상기 제 4 도전층은, 상기 제 3 도전층보다 두꺼운 것을 특징으로 하는 표시장치.
  4. 제 1 개구부를 갖는 제 1 절연층과,
    상기 제 1 개구부에 설치된 제 1 도전층과,
    상기 제 1 절연층과 상기 제 1 도전층 위에 접촉하여 설치된 제 2 도전층과,
    상기 제 2 도전층 위에 게이트 절연막을 개재하여 설치된 반도체층과,
    상기 반도체층 위에 설치된 제 3 도전층과,
    상기 제 3 도전층 위에 설치된, 제 2 개구부를 갖는 제 2 절연층과,
    상기 제 2 개구부에 설치된 제 4 도전층을 구비하고,
    상기 제 1 도전층은, 수직방향으로 상기 제 2 도전층보다 두꺼우며,
    상기 제 1 절연층과 상기 제 1 도전층의 표면은, 평탄화되어 균일한 표면을 갖고,
    상기 제 4 도전층은, 상기 제 3 도전층보다 두꺼우며,
    상기 제 2 도전층과 상기 제 3 도전층의 각각은 도전성 재료를 사용하는 액적 토출법에 의해 형성되는 것을 특징으로 하는 표시장치.
  5. 제 1 개구부를 갖는 제 1 절연층과,
    상기 제 1 개구부에 설치된 제 1 도전층과,
    상기 제 1 절연층과 상기 제 1 도전층 위에 접촉하여 설치된 제 2 도전층과,
    상기 제 2 도전층 위에 게이트 절연막을 개재하여 설치된 반도체층과,
    상기 반도체층 위에 설치된 한 쌍의 제 3 도전층과,
    상기 한 쌍의 제 3 도전층 중 한 개 위에 설치된 제 1 전극과,
    상기 제 1 전극 위에 설치된 전계 발광층과,
    상기 전계 발광층 위에 설치된 제 2 전극을 구비하고,
    상기 제 1 도전층은, 수직방향으로 상기 제 2 도전층보다 두꺼우며,
    상기 제 1 절연층과 상기 제 1 도전층의 표면은, 평탄화되어 균일한 표면을 갖는 것을 특징으로 하는 표시장치.
  6. 제 1 개구부를 갖는 제 1 절연층과,
    상기 제 1 개구부에 설치된 제 1 도전층과,
    상기 제 1 절연층과 상기 제 1 도전층 위에 접촉하여 설치된 제 2 도전층과,
    상기 제 2 도전층 위에 게이트 절연막을 개재하여 설치된 반도체층과,
    상기 반도체층 위에 설치된 한 쌍의 제 3 도전층과,
    상기 한 쌍의 제 3 도전층 중 한 개 위에 설치된 제 1 전극과,
    상기 제 1 전극 위에 설치된 전계 발광층과,
    상기 전계 발광층 위에 설치된 제 2 전극을 구비하고,
    상기 제 1 도전층은, 수직방향으로 상기 제 2 도전층보다 두꺼우며,
    상기 제 1 절연층과 상기 제 1 도전층의 표면은, 평탄화되어 균일한 표면을 갖고,
    상기 제 2 도전층은 도전성 재료를 사용하는 액적 토출법에 의해 형성되는 것을 특징으로 하는 표시장치.
  7. 제 1 개구부를 갖는 제 1 절연층과,
    상기 제 1 개구부에 설치된 제 1 도전층과,
    상기 제 1 절연층과 상기 제 1 도전층 위에 접촉하여 설치된 제 2 도전층과,
    상기 제 2 도전층 위에 게이트 절연막을 개재하여 설치된 반도체층과,
    상기 반도체층 위에 설치된 한 쌍의 제 3 도전층과,
    상기 한 쌍의 제 3 도전층 중 한 개 위에 설치된 제 1 전극과,
    상기 한 쌍의 제 3 도전층 중 다른 한 개 위에 설치된, 제 2 개구부를 갖는 제 2 절연층과,
    상기 제 2 개구부에 설치된 제 4 도전층과,
    상기 제 1 전극 위에 설치된 전계 발광층과,
    상기 전계 발광층 위에 설치된 제 2 전극을 구비하고,
    상기 제 1 도전층은, 수직방향으로 상기 제 2 도전층보다 두꺼우며,
    상기 제 1 절연층과 상기 제 1 도전층의 표면은, 평탄화되어 균일한 표면을 갖고,
    상기 제 4 도전층은, 상기 한 쌍의 제 3 도전층보다 두꺼운 것을 특징으로 하는 표시장치.
  8. 제 1 개구부를 갖는 제 1 절연층과,
    상기 제 1 개구부에 설치된 제 1 도전층과,
    상기 제 1 절연층과 상기 제 1 도전층 위에 접촉하여 설치된 제 2 도전층과,
    상기 제 2 도전층 위에 게이트 절연막을 개재하여 설치된 반도체층과,
    상기 반도체층 위에 설치된 한 쌍의 제 3 도전층과,
    상기 한 쌍의 제 3 도전층 중 한 개 위에 설치된 제 1 전극과,
    상기 한 쌍의 제 3 도전층 중 다른 한 개 위에 설치된, 제 2 개구부를 갖는 제 2 절연층과,
    상기 제 2 개구부에 설치된 제 4 도전층과,
    상기 제 1 전극 위에 설치된 전계 발광층과,
    상기 전계 발광층 위에 설치된 제 2 전극을 구비하고,
    상기 제 1 도전층은, 수직방향으로 상기 제 2 도전층보다 두꺼우며,
    상기 제 1 절연층과 상기 제 1 도전층의 표면은, 평탄화되어 균일한 표면을 갖고,
    상기 제 4 도전층은, 상기 한 쌍의 제 3 도전층보다 두꺼우며,
    상기 제 2 도전층과 상기 한 쌍의 제 3 도전층의 각각은 도전성 재료를 사용하는 액적 토출법에 의해 형성되는 것을 특징으로 하는 표시장치.
  9. 제 1항 또는 제 2항에 있어서,
    상기 박막 트랜지스터는 상기 제1 도전층의 아래에 산화티탄막을 더 구비한 것을 특징으로 하는 박막 트랜지스터.
  10. 제 1항 또는 제 2항에 있어서,
    상기 박막 트랜지스터는 상기 제1 도전층의 아래에 W(텅스텐), Ａｌ(알루미늄), Ｔａ(탄탈), Ｚｒ(지르코늄), Ｈｆ(하프늄), Ｉｒ(이리듐), Ｎｂ(니오븀), Ｐｄ(납), Ｐｔ(백금), Ｍｏ(몰리브덴), Ｒｈ(로듐), Ｓｃ(스칸듐), Ｔｉ(티타늄), V (바나듐), Ｃｒ(크롬), Ｍｎ(망간), Ｆｅ(철), Ｃｏ(코발트), Ｎｉ(니켈), Ｃｕ(구리) 및 Ｚｎ(아연)로 이루어진 그룹에서 선택된 적어도 한가지를 포함하는 막을 더 구비한 것을 특징으로 하는 박막 트랜지스터.
  11. 제 1항 또는 제 2항에 있어서,
    상기 제2 도전층은, 은, 금, 구리, 또는 인듐 주석 산화물 중에서 적어도 한가지를 포함하는 것을 특징으로 하는 박막 트랜지스터.
  12. 제 3항 또는 제 4항에 있어서,
    상기 제3 도전층은, 은, 금, 구리, 또는 인듐 주석 산화물 중 적어도 한가지를 포함하는 것을 특징으로 하는 표시장치.
  13. 제 1항 또는 제 2항에 있어서,
    상기 제 1 개구부의 폭은, 5㎛ 내지 100㎛인 것을 특징으로 하는 박막 트랜지스터.
  14. 제 3항 내지 제 8항 중 어느 한 항에 있어서,
    상기 반도체층은, 수소 및 할로겐 중 적어도 한가지를 포함하는 아모퍼스 반도체층인 것을 특징으로 하는 표시장치.
  15. 제 3항 내지 제 8항 중 어느 한 항에 있어서,
    상기 반도체층은, 수소 및 할로겐 중 적어도 한가지를 포함하는 세미아모퍼스 반도체층인 것을 특징으로 하는 표시장치.
  16. 제 3항 내지 제 8항 중 어느 한 항에 있어서,
    상기 반도체층이, 수소와 할로겐 중 적어도 한가지를 포함하는 다결정 반도체인 것을 특징으로 하는 표시장치.
  17. 제 3항 내지 제 8항 중 어느 한 항에 있어서,
    상기 반도체층의 채널의 길이는 5㎛ 내지 100㎛인 것을 특징으로 하는 표시장치.
  18. 제 3항 내지 제 8항 중 어느 한 항의 표시장치를 표시 화면으로 구비한 것을 특징으로 하는 텔레비젼 장치.
  19. 제 1항 또는 제 2항의 박막 트랜지스터를 갖는 표시장치를 표시 화면으로 구비한 것을 특징으로 하는 텔레비젼 장치.
  20. 제 1 개구부를 갖는 절연층을 형성하는 단계와,
    상기 제 1 개구부에 제 1 도전층을 형성하는 단계와,
    상기 절연층 및 상기 제 1 도전층 위에, 제 1 도전성 재료를 사용하는 액적 토출법에 의해, 제 2 도전층을 형성하는 단계와,
    상기 제 2 도전층 위에 게이트 절연막을 개재하여 반도체층을 형성하는 단계를 포함하고,
    상기 제 1 도전층이, 상기 제 2 도전층보다, 폭이 넓고 두꺼워지도록 형성하는 것을 특징으로 하는 표시장치의 제조방법.
  21. 제 1 개구부를 가지는 제 1 절연층을 형성하는 단계와,
    상기 제 1 개구부에 제1 도전층을 형성하는 단계와,
    제 1 도전성 재료를 사용하는 액적 토출법에 의해, 상기 제 1 절연층 및 상기 제1 도전층 위에 제2 도전층을 형성하는 단계와,
    상기 제2 도전층 위에 게이트 절연막을 개재하여 반도체층을 형성하는 단계와,
    상기 반도체층 위에, 제 2 도전성 재료를 사용하는 액적 토출법에 의해 제3 도전층을 형성하는 단계와,
    상기 제3 도전층 위에 제2 절연층을 형성하는 단계와,
    상기 제3 도전층 위에 제4 절연층을 형성하는 단계를 포함하고,
    상기 제1 도전층은, 상기 제2 도전층보다, 폭이 넓고 두꺼우며,
    상기 제4 도전층은, 상기 제3 도전층보다, 폭이 넓고 두꺼워지도록 형성하는 것을 특징으로 하는 표시장치의 제조방법.
  22. 제 1 개구부를 가지는 제 1 절연층을 형성하는 단계와,
    상기 제 1 개구부에 제1 도전층을 형성하는 단계와,
    제 1 도전성 재료를 사용하는 액적 토출법에 의해, 상기 제 1 절연층 및 상기 제1 도전층 위에 제2 도전층을 형성하는 단계와,
    상기 제2 도전층 위에 게이트 절연막을 개재하여 반도체층을 형성하는 단계와,
    상기 반도체층 위에, 제 2 도전성 재료를 사용하는 액적 토출법에 의해 제3 도전층을 형성하는 단계와,
    상기 제3 도전층 위에 제1 전극을 형성하는 단계와,
    상기 제1 전극 위에 전계 발광층을 형성하는 단계와,
    상기 발광층 위에 제2 전극을 형성하는 단계를 포함하고,
    상기 제1 도전층은, 상기 제2 도전층보다, 폭이 넓고 두꺼워지도록 형성하는 것을 특징으로 하는 표시장치의 제조방법.
  23. 제 1 개구부를 가지는 제 1 절연층을 형성하는 단계와,
    상기 제 1 개구부에 제1 도전층을 형성하는 단계와,
    제 1 도전성 재료를 사용하는 액적 토출법에 의해, 상기 제 1 절연층 및 상기 제1 도전층 위에 제2 도전층을 형성하는 단계와,
    상기 제2 도전층 위에 게이트 절연막을 개재하여 반도체층을 형성하는 단계와,
    상기 반도체층 위에, 제 2 도전성 재료를 사용하는 액적 토출법에 의해 한 쌍의 제3 도전층을 형성하는 단계와,
    상기 한 쌍의 제3 도전층 중 한 개 위에 제1 전극을 형성하는 단계와,
    상기 한 쌍의 제3 도전층 중 다른 한 개 위에 제2 절연층을 형성하는 단계와,
    상기 한 쌍의 제3 도전층 중 상기 다른 한 개 위에 제4 도전층을 형성하는 단계와,
    상기 제1 전극 위에 전계 발광층을 형성하는 단계와,
    상기 전계 발광층 위에 제2 전극을 형성하는 단계를 포함하고,
    상기 제1 도전층은, 상기 제2 도전층보다, 폭이 넓고 두꺼워지도록 형성하는 것을 특징으로 하는 표시장치의 제조방법.
  24. 제 20항 내지 제 23항 중 어느 한 항에 있어서,
    상기 제1 도전층의 아래에 산화티탄막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시장치의 제조방법.
  25. 제 20항 내지 제 23항 중 어느 한 항에 있어서,
    상기 제1 도전층의 아래에 W(텅스텐), Ａｌ(알루미늄), Ｔａ(탄탈), Ｚｒ(지르코늄), Ｈｆ(하프늄), Ｉｒ(이리듐), Ｎｂ(니오븀), Ｐｄ(납), Ｐｔ(백금), Ｍｏ(몰리브덴), Ｒｈ(로듐), Ｓｃ(스칸듐), Ｔｉ(티타늄), V (바나듐), Ｃｒ(크롬), Ｍｎ(망간), Ｆｅ(철), Ｃｏ(코발트), Ｎｉ(니켈), Ｃｕ(구리) 및 Ｚｎ(아연)으로 이루어진 그룹에서 선택된 적어도 한가지를 포함하는 막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시장치의 제조방법.
  26. 제 20항 내지 제 23항 중 어느 한 항에 있어서,
    상기 제 1 도전성 재료는, 은, 금, 구리, 및 인듐 주석 산화물로 이루어진 그룹에서 선택된 한가지인 것을 특징으로 하는 표시장치의 제조방법.
  27. 제 22항 또는 제 23항에 있어서,
    상기 제 2 도전성 재료는, 은, 금, 구리, 및 인듐 주석 산화물로 이루어진 그룹에서 선택된 한가지인 것을 특징으로 하는 표시장치의 제조방법.
  28. 제 20항 내지 제 23항 중 어느 한 항에 있어서,
    상기 제 1 개구부의 폭이, 5㎛ 내지 100㎛이 되도록 형성하는 것을 특징으로 하는 표시장치의 제조방법.
  29. 제 21항 내지 제 23항 중 어느 한 항에 있어서,
    상기 반도체층은, 수소 및 할로겐 중에서 적어도 한가지를 포함하는 가스로부터 형성된 아모퍼스 반도체층인 것을 특징으로 하는 표시장치의 제조방법.
  30. 제 21항 내지 제 23항 중 어느 한 항에 있어서,
    상기 반도체층은, 수소 및 할로겐 중에서 적어도 한가지를 포함하는 가스로부터 형성된 세미아모퍼스 반도체층인 것을 특징으로 하는 표시장치의 제조방법.
  31. 제 21항 내지 제 23항 중 어느 한 항에 있어서,
    상기 반도체층은, 수소 및 할로겐 중에서 적어도 한가지를 포함하는 가스로부터 형성된 다결정 반도체층인 것을 특징으로 하는 표시장치의 제조방법.
  32. 제 21항 내지 제 23항 중 어느 한 항에 있어서,
    상기 반도체층의 채널의 길이가 5㎛ 내지 100㎛가 되도록 제2 도전층을 형성하는 것을 특징으로 하는 표시장치의 제조방법.
  33. 제 3항 내지 제 8항 중 어느 한 항에 있어서,
    상기 표시장치는 상기 제1 도전층의 아래에 산화티탄막을 더 구비한 것을 특징으로 하는 표시장치.
  34. 제3항 내지 제 8항 중 어느 한 항에 있어서,
    상기 표시장치는 상기 제1 도전층의 아래에 W(텅스텐), Ａｌ(알루미늄), Ｔａ(탄탈), Ｚｒ(지르코늄), Ｈｆ(하프늄), Ｉｒ(이리듐), Ｎｂ(니오븀), Ｐｄ(납), Ｐｔ(백금), Ｍｏ(몰리브덴), Ｒｈ(로듐), Ｓｃ(스칸듐), Ｔｉ(티타늄), V (바나듐), Ｃｒ(크롬), Ｍｎ(망간), Ｆｅ(철), Ｃｏ(코발트), Ｎｉ(니켈), Ｃｕ(구리) 및 Ｚｎ(아연)로 이루어진 그룹에서 선택된 적어도 한가지를 포함하는 막을 더 구비한 것을 특징으로 하는 표시장치.
  35. 제 3항 내지 제 8항 중 어느 한 항에 있어서,
    상기 제2 도전층은, 은, 금, 구리, 또는 인듐 주석 산화물 중에서 적어도 한가지를 포함하는 것을 특징으로 하는 표시장치.
  36. 제 3항 내지 제 8항 중 어느 한 항에 있어서,
    상기 제 1 개구부의 폭은, 5㎛ 내지 100㎛인 것을 특징으로 하는 표시장치.
  37. 제 5항 내지 제8항 중 어느 한 항에 있어서,
    상기 한 쌍의 제3 도전층은, 은, 금, 구리, 또는 인듐 주석 산화물 중에서 적어도 한가지를 포함하는 것을 특징으로 하는 표시장치.
KR1020067013038A 2003-12-02 2006-06-29 표시장치 및 그의 제조방법과, 텔레비젼 장치 KR101072412B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00403850 2003-12-02
JP2003403849 2003-12-02
JPJP-P-2003-00403849 2003-12-02
JP2003403850 2003-12-02
PCT/JP2004/018073 WO2005055178A1 (en) 2003-12-02 2004-11-29 Display device, method for manufacturing the same, and television apparatus

Publications (2)

Publication Number Publication Date
KR20060113745A KR20060113745A (ko) 2006-11-02
KR101072412B1 true KR101072412B1 (ko) 2011-10-11

Family

ID=34656205

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067013038A KR101072412B1 (ko) 2003-12-02 2006-06-29 표시장치 및 그의 제조방법과, 텔레비젼 장치

Country Status (5)

Country Link
US (1) US8742421B2 (ko)
KR (1) KR101072412B1 (ko)
CN (1) CN1890698B (ko)
TW (1) TWI356213B (ko)
WO (1) WO2005055178A1 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7319277B2 (en) * 2003-05-08 2008-01-15 Megica Corporation Chip structure with redistribution traces
US7425767B2 (en) * 2004-07-14 2008-09-16 Megica Corporation Chip structure with redistribution traces
JP4628040B2 (ja) 2004-08-20 2011-02-09 株式会社半導体エネルギー研究所 半導体素子を備えた表示装置の製造方法
US7189991B2 (en) * 2004-12-29 2007-03-13 E. I. Du Pont De Nemours And Company Electronic devices comprising conductive members that connect electrodes to other conductive members within a substrate and processes for forming the electronic devices
TWI569441B (zh) * 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7306969B2 (en) * 2005-07-22 2007-12-11 Xerox Corporation Methods to minimize contact resistance
TWI427682B (zh) 2006-07-04 2014-02-21 Semiconductor Energy Lab 顯示裝置的製造方法
US7943287B2 (en) * 2006-07-28 2011-05-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
TWI412079B (zh) * 2006-07-28 2013-10-11 Semiconductor Energy Lab 製造顯示裝置的方法
US8563431B2 (en) * 2006-08-25 2013-10-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8148259B2 (en) 2006-08-30 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5110830B2 (ja) * 2006-08-31 2012-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100934260B1 (ko) 2007-09-14 2009-12-28 삼성모바일디스플레이주식회사 박막트랜지스터와 그의 제조방법, 유기전계발광표시장치와그의 제조방법 및 레이저 열 전사법용 도너기판
EP2202802B1 (en) 2008-12-24 2012-09-26 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
EP2234100B1 (en) * 2009-03-26 2016-11-02 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
WO2011004755A1 (en) * 2009-07-10 2011-01-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011043182A1 (en) * 2009-10-05 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Method for removing electricity and method for manufacturing semiconductor device
CN102044415B (zh) * 2009-10-13 2013-03-06 中芯国际集成电路制造(上海)有限公司 半导体结构的制造方法
KR101065323B1 (ko) 2010-05-24 2011-09-16 삼성모바일디스플레이주식회사 액정 표시 장치
US8558960B2 (en) * 2010-09-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
US20130188324A1 (en) * 2010-09-29 2013-07-25 Posco Method for Manufacturing a Flexible Electronic Device Using a Roll-Shaped Motherboard, Flexible Electronic Device, and Flexible Substrate
KR101614398B1 (ko) * 2012-08-13 2016-05-02 엘지디스플레이 주식회사 박막 트랜지스터 기판과 그 제조방법 및 그를 이용한 유기 발광장치
TWI642170B (zh) * 2013-10-18 2018-11-21 半導體能源研究所股份有限公司 顯示裝置及電子裝置
WO2016020795A2 (ja) * 2014-08-08 2016-02-11 株式会社半導体エネルギー研究所 蓄電装置を備えた電子機器
CN113013202B (zh) * 2021-02-09 2022-12-02 武汉天马微电子有限公司 显示面板及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6046547A (en) * 1996-12-19 2000-04-04 Sanyo Electric Co., Ltd. Self-emission type image display device
US6211067B1 (en) * 1999-04-07 2001-04-03 Taiwan Semiconductor Mfg. Co., Ltd. Method for manufacturing metal plug
US20020030189A1 (en) * 2000-09-14 2002-03-14 Akira Ishikawa Semiconductor device and manufacturing method thereof

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4600933A (en) * 1976-12-14 1986-07-15 Standard Microsystems Corporation Semiconductor integrated circuit structure with selectively modified insulation layer
US4389481A (en) * 1980-06-02 1983-06-21 Xerox Corporation Method of making planar thin film transistors, transistor arrays
WO1991003142A1 (fr) * 1989-08-18 1991-03-07 Idemitsu Kosan Co., Ltd. Element electroluminescent organique
JPH0820643B2 (ja) 1989-08-29 1996-03-04 シャープ株式会社 アクティブマトリクス表示装置
JPH04319919A (ja) 1991-04-19 1992-11-10 Nippondenso Co Ltd 液晶表示装置
JP2665477B2 (ja) * 1991-05-23 1997-10-22 シャープ株式会社 光書き込み型液晶表示素子
JPH06163584A (ja) 1992-11-18 1994-06-10 Nippon Sheet Glass Co Ltd 薄膜トランジスタの製造方法
JPH07333648A (ja) 1994-06-07 1995-12-22 Mitsubishi Electric Corp 液晶表示装置およびその製法
JPH10209463A (ja) 1997-01-27 1998-08-07 Matsushita Electric Ind Co Ltd 表示装置の配線形成方法、表示装置の製造方法、および表示装置
US7202497B2 (en) * 1997-11-27 2007-04-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JPH11251259A (ja) 1998-03-04 1999-09-17 Seiko Epson Corp 半導体層への不純物の導入方法、および薄膜トランジスタ並びに半導体装置の製造方法
US6156620A (en) * 1998-07-22 2000-12-05 Lsi Logic Corporation Isolation trench in semiconductor substrate with nitrogen-containing barrier region, and process for forming same
TW395025B (en) * 1998-09-03 2000-06-21 United Microelectronics Corp Manufacturing method of the unlanded via plug
GB9821311D0 (en) * 1998-10-02 1998-11-25 Koninkl Philips Electronics Nv Reflective liquid crystal display device
US6365917B1 (en) * 1998-11-25 2002-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4076720B2 (ja) * 1999-12-28 2008-04-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW473800B (en) * 1999-12-28 2002-01-21 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP2001257350A (ja) * 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP3918412B2 (ja) * 2000-08-10 2007-05-23 ソニー株式会社 薄膜半導体装置及び液晶表示装置とこれらの製造方法
US6461914B1 (en) * 2001-08-29 2002-10-08 Motorola, Inc. Process for making a MIM capacitor
US20030141565A1 (en) * 2002-01-28 2003-07-31 Fumihiko Hirose Diode
JP2003318401A (ja) 2002-04-22 2003-11-07 Seiko Epson Corp デバイスの製造方法、デバイス、表示装置、および電子機器
JP3965562B2 (ja) * 2002-04-22 2007-08-29 セイコーエプソン株式会社 デバイスの製造方法、デバイス、電気光学装置及び電子機器
TW559896B (en) * 2002-12-17 2003-11-01 Ind Tech Res Inst Method of forming TFT and forming TFT on color filter
CN100459060C (zh) * 2003-02-05 2009-02-04 株式会社半导体能源研究所 显示装置的制造方法
WO2005047966A1 (en) * 2003-11-14 2005-05-26 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and manufacturing method thereof
WO2005048222A1 (en) * 2003-11-14 2005-05-26 Semiconductor Energy Laboratory Co., Ltd. Light emitting display device, method for manufacturing the same, and tv set
KR101030056B1 (ko) * 2003-11-14 2011-04-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정표시장치 제조방법
US7575965B2 (en) * 2003-12-02 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Method for forming large area display wiring by droplet discharge, and method for manufacturing electronic device and semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6046547A (en) * 1996-12-19 2000-04-04 Sanyo Electric Co., Ltd. Self-emission type image display device
US6211067B1 (en) * 1999-04-07 2001-04-03 Taiwan Semiconductor Mfg. Co., Ltd. Method for manufacturing metal plug
US20020030189A1 (en) * 2000-09-14 2002-03-14 Akira Ishikawa Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
TWI356213B (en) 2012-01-11
CN1890698A (zh) 2007-01-03
KR20060113745A (ko) 2006-11-02
US8742421B2 (en) 2014-06-03
US20070085938A1 (en) 2007-04-19
WO2005055178A1 (en) 2005-06-16
CN1890698B (zh) 2011-07-13
TW200521527A (en) 2005-07-01

Similar Documents

Publication Publication Date Title
KR101072412B1 (ko) 표시장치 및 그의 제조방법과, 텔레비젼 장치
JP6677785B2 (ja) ビデオカメラ
US20080280033A1 (en) Droplet Discharge Device, and Method for Forming Pattern, and Method for Manufacturing Display Device
KR101127889B1 (ko) 박막 트랜지스터, 표시장치 및 그것들의 제조 방법
US7615488B2 (en) Method for forming pattern, thin film transistor, display device and method for manufacturing the same, and television device
US7939888B2 (en) Display device and television device using the same
TWI392094B (zh) 發光顯示裝置，製造發光顯示裝置之方法及電視機
JP4969041B2 (ja) 表示装置の作製方法
KR20060134954A (ko) 발광 장치 및 그 제조방법
JP4583904B2 (ja) 表示装置の作製方法
JP4877868B2 (ja) 表示装置の作製方法
JP5201791B2 (ja) 表示装置及び電子機器
JP4877867B2 (ja) 表示装置の作製方法
JP4624078B2 (ja) 液晶表示装置の作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140923

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150918

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160901

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170919

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180918

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190917

Year of fee payment: 9