KR100235472B1 - 표시장치용 기판 및 그 제조방법 - Google Patents

표시장치용 기판 및 그 제조방법 Download PDF

Info

Publication number
KR100235472B1
KR100235472B1 KR1019950049094A KR19950049094A KR100235472B1 KR 100235472 B1 KR100235472 B1 KR 100235472B1 KR 1019950049094 A KR1019950049094 A KR 1019950049094A KR 19950049094 A KR19950049094 A KR 19950049094A KR 100235472 B1 KR100235472 B1 KR 100235472B1
Authority
KR
South Korea
Prior art keywords
wiring layer
layer
electrode
aluminum
electrode wiring
Prior art date
Application number
KR1019950049094A
Other languages
English (en)
Other versions
KR960026993A (ko
Inventor
야스히사 오아나
노부키 이바라키
마사유키 도조
요시타카 가마타
Original Assignee
니시무로 타이죠
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 타이죠, 가부시끼가이샤 도시바 filed Critical 니시무로 타이죠
Publication of KR960026993A publication Critical patent/KR960026993A/ko
Application granted granted Critical
Publication of KR100235472B1 publication Critical patent/KR100235472B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 표시장치용 기판에 관한 것이며, 특히 대표시화면을 구비한 액정표시장치 등에 유용한 표시장치용 기판 및 그 제조방법에 관한 것으로서, 절연성 재료로 이루어진 기판위에 형성된 제1배선과, 제1배선과 교차하도록 형성된 제2배선과, 교차부에 있어서 제1 및 제2배선사이에 개재시킨 절연막을 구비하며, 제1배선은 알루미늄을 주성분으로 하는 재료로 이루어진 전극 배선층과, 고융점 금속에 의해 전극 배선층이 변성됨으로써 형성되는 표면 피복층으로 구성된 표시장치용 기판을 제공하며, 또한, 본 발명은 절연성 재료로 이루어진 알루미늄을 주성분으로 하는 재료로 이루어진 전극 배선층을 형성하고, 전극 배선층위에 고융점 금속의 박막을 형성하여 열처리를 실시함으로써 전극 배선층의 표층부를 고융점 금속으로 변성시켜 표면 피복층을 형성하는 표시장치용 기판의 제조방법을 제공하는 것을 특징으로 한다.

Description

표시장치용 기판 및 그 제조방법
제1도 및 제5도는 본 발명의 표시장치용 기판을 이용한 액티브매트릭스형 액정표시장치를 나타낸 개략 사시도.
제2도는 제1도에 도시한 표시장치용 기판의 일부를 도시한 개략 정면도.
제3도는 제2도의 Ⅲ-Ⅲ선을 따르는 단면도.
제4a도∼제4e도는 제2도에 도시한 표시장치용 기판의 제조과정을 설명하기 위한 단면도.
제6도는 제5도의 Ⅵ-Ⅵ선을 따르는 단면도.
제7a도∼제7f도는 제5도에 도시한 표시장치용 기판의 제조과정을 설명하기 위한 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 액티브매트릭스형 액정표시장치
3 : 액정 패널
5a : 신호선 구동회로기판 5b : 주사선 구동회로기판
7a, 7b : TAB 101 : 어레이 기판
100, 300 : 유리 기판 102 : 표층 영역
103 : 신호선 103a, 105a, 131a : 제1전극 배선층
103b, 105b, 131b : 제2전극 배선층
103c, 105c, 131c : 제3전극 배선층
103d, 105d, 131d : 표면 피복층 110a, 160a : 알루미늄 배선층
110b, 106d : 티탄층 111 : 주사선
111a, 161a : 전극 배선층 111b, 161b : 표면 피복층
114, 141 : 절연막 115 : 반도체막
117 : 채널 보호막 119 : 저저항 반도체막
121 : TFT 151 : 화소전극
161 : 보조 용량선 181, 381 : 배향막
191, 391 : 편광판
본 발명은 표시장치용 기판에 관한 것으로, 특히 큰 표시화면을 구비한 액정표시장치 등에 유용한 표시장치용 기판 및 그 제조방법에 관한 것이다.
최근에 액정표시장치와 EL(일렉트로 루미네슨스)표시장치로 대표되는 표시장치는 박형, 경량, 저소비전력의 특징을 살려서 퍼스널컴퓨터와 워드프로세서 등의 표시장치, TV 표시장치, 또는 투사형 표시장치로서 각종 분야에 이용되고 있다.
그 중에서도 각 화소전극에 스위칭 소자가 전기적으로 접속되어 이루어진 액티브 매트릭스형 표시장치는 인접하는 화소사이에서 크로스토크가 없는 양호한 표시 화상을 실현할 수 있기 때문에 활발하게 연구·개발이 실시되고 있다.
이하, 광투과형 액티브매트릭스형 액정표시장치를 예로 들어 그 구성에 대해서 간단하게 설명한다. 액티브매트릭스형 액정표시장치는 어레이기판과 대향기판에 각각 배향막을 형성하며, 그 배향막이 대향하도록 양 기판을 배치하고, 그 사이에 액정 조성물을 유지함으로써 구성되어 있다. 어레이 기판은 유리 기판위에 복수개의 신호선과 복수개의 주사선이 매트릭스 형상으로 배치되며, 신호선과 주사선의 각 교점 근방에 스위칭 소자로서 박막 트랜지스터(이하, TFT로 약칭한다)가 배치되며, 그 TFT를 통하여 ITO(In야um Tin Oxide)로 이루어진 화소전극이 설치되어 구성되어 있다. 또한, 이 유리 기판 위에는 주사선과 대략 평행하도록 보조 용량선이 배치되며, 보조 용량선과 화소전극 사이에 보조 용량(Cs)이 형성되도록 보조 용량선과 화소전극 사이에는 절연막이 개재되어 있다.
대향기판은 유리기판위에 TFT 및 화소전극 주변을 차광하기 위한 매트릭스 형상 차광막이 배치되며, 이 위에 절연막을 사이에 두고 ITO로 이루어진 대향전극이 배치되어 구성되어 있다.
그리고, 예를 들면 어레이 기판의 각 신호선 및 각 주사선은 각각 폴리이미드필름위에 금속 배선이 형성되어 이루어진 FPC(Flexible Printed Circuitboard) 또는 플렉시블 배선 기판위에 구동소자가 배치되어 이루어진 TAB(Tape Automated Bonding) 등을 통하여 구동 회로 기판에 전기적으로 접속되어 있다. 또한, 대향기판의 대향전극은 은입자 등의 도전 입자가 수지속에 분산되어 이루어진 트렌스퍼를 통하여 어레이 기판측에 도통되며, 또한 상기한 FPC와 TAB 등을 통하여 구동회로기판에 전기적으로 접속되어 있다.
따라서, 상기 구성을 가진 액정표시장치 등에 있어서는 해상도가 높고 또 큰 표시화면의 요구가 높아지고 있다. 큰 표시화면을 실현해야 하는 장치의 대형화를 도모하면, 주사선에 인가되는 주사 펄스 또는 신호선에 인가되는 영상 신호 전압은 급전측에서 멀어짐에 따라서 파형의 왜곡이 커지고, 이 때문에 표시화면내에 표시얼룩이 생긴다. 또한, 어레이 기판위에 구동소자를 직접 얹어 설치하는 경우는 어레이 기판위에 배선되며, 구동소자로 구동신호를 공급하는 전극 배선의 배선 저항에 의해서 표시화면내에 표시 얼룩이 생긴다. 또한, 어레이 기판위에 구동 회로부를 일체적으로 만드는 경우라도 구동 회로부에 포함된 전극 배선의 배선 저항에 의해서 구동 회로부의 동작 주파수에 제약을 받거나 또는 표시화면내에 표시 얼룩이 생기는 것이 있다.
이와 같은 기술 과제를 해결하기 위하여 주사선을 저저항 재료, 예를 들면 알루미늄등으로 구성하는 것이 제안되고 있지만 알루미늄은 부식되기 쉽고 또한 제조 도중에 표면에 요철이 생기기 쉽기 때문에 주사선으로서 알루미늄막 단층으로 사용할 수 없다. 따라서, 일본국 특개평6-12503호 공보 등에 있어서는 주사선으로서 알루미늄막과, 알루미늄막위에 형성한 크롬막, 탄탈막, 티탄막 등의 금속막과의 적층막을 이용하는 것이 개시되어 있다.
그러나, 이 구조에 있어서는 알루미늄막을 형성하여 패터닝한 후에 또 다른 금속막을 형성해 패터닝할 필요가 있다. 따라서, 알루미늄막을 다른 금속막으로 완전히 피복하기 위해서는 패터닝 정밀도의 문제부터 알루미늄막의 배선 폭에 비해서 다른 금속막의 배선폭을 비교적 크게 설정하는 것이 필요하게 되며, 알루미늄막의 배선폭 보다도 전체 배선폭을 적어도 6∼7미크론 넓은 배선폭으로 설정할 필요가 있다.
이와 같이, 배선재료로서 알루미늄을 이용함에도 불구하고 저저항화를 달성하기 위해서는 배선폭을 비교적 크게 설정하지 않으면 안된다. 또한, 배선 주요면에는 알루미늄막의 배선을 따른 단차가 형성되며, 이 단차부에서 게이트 절연막이나 층간 절연막에 절연 불량이 생기는 것이 있어 배선의 신뢰성이 저하한다.
본 발명은 상기 사정를 감안하여 이루어진 것으로서, 배선의 저저항화를 도모할 수 있고, 배선의 신뢰성을 높게할 수 있는 표시장치용 기판을 제공하는 것을 목적으로 한다.
본 발명은 절연성 재료로 이루어진 기판위에 형성된 제1배선과, 제1배선과 교차하도록 형성뇐 제2배선과, 교차부에서의 제1 및 제2배선 사이에 개재시킨 절연막을 구비하고, 제1배선은 알루미늄을 주성분으로 하는 재료로 이루어진 전극 배선층과, 고융점 금속에 의해 전극 배선층이 변성됨으로써 형성된 표면 피복층으로 구성된 표시장치용 기판을 제공한다.
본 발명에 있어서, 고융점 금속은 크롬, 하프늄, 몰리브덴, 니켈, 팔라듐, 탄탈, 티탄, 바나듐, 이트륨 및 지르코늄으로 이루어진 군에서 선택된 적어도 한종류의 금속인 것이 바람직하다. 또한, 기판은 상기 금속을 포함하는 표층 영역을 가지는 것이 바람직하다.
본 발명에 있어서, 표면 피복층은 하프늄, 탄탈, 티탄, 바나듐 및 이트륨으로 이루어진 군에서 선택된 적어도 한 종류의 금속과 알루미늄의 금속간 화합물로 이루어진 것이 바람직하다. 또한, 전극 배선층은 알루미늄과 티탄의 금속간 화합물을 포함하고, 티탄의 함유량이 25원자% 이하인 것이 바람직하다.
본 발명에 있어서, 표면 피복층은 막두께 5∼100㎚인 것이 바람직하다.
또한, 본 발명은 상기 표시장치용 기판을 제조 수율이 좋게 얻을 수 있는 표시장치용 기판의 제조방법을 제공하는 것을 목적으로 한다.
본 발명은 절연성 재료로 이루어진 기판상에 알루미늄을 주성분으로 하는 재료로 이루어진 전극 배선층을 형성하고, 전극 배선층위에 고융점 금속의 박막을 형성하고, 열처리를 실시함으로써 전극 배선층의 표층부를 고융점 금속으로 변성시켜 표면 피복층을 형성하는 표시장치용 기판의 제조방법을 제공한다.
본 발명의 방법에 있어서, 전극 배선층의 변성에 기여하지 않는 고융점 금속의 박막을 선택적으로 제거하는 공정을 또한 구비하는 것이 바람직하다. 또한, 표면 피복층상에 절연막을 통하여 배선을 형성하는 공정을 또한 구비하는 것이 바람직하다.
본 발명의 방법에 있어서, 고융점 금속으로서, 크롬, 하프늄, 몰리브덴, 니켈, 팔라듐, 탄탈, 티탄, 바나듐, 이트륨, 지르코늄에서 선택된 적어도 한 종류의 금속을 이용하는 것이 바람직하다.
본 발명의 방법에 있어서, 고융점 금속으로서 하프늄, 탄탈, 티탄 및 바나듐에서 선택된 적어도 한 종류의 금속을 이용하여 전극 배선층의 변성에 의해 상기금속과 알루미늄의 금속간 화합물을 형성하는 것이 바람직하다.
본 발명의 방법에 있어서, 열처리는 비산화성 분위기, 예를 들면 질소 가스 및/또는 수소 가스 분위기에서 실시되는 것이 바람직하다. 또한, 열처리는 300∼600℃ 온도로 실시되는 것이 바람직하며, 30분 이상 실시되는 것이 바람직하다.
본 발명의 표시장치용 기판은 절연성 재료로 이루어진 기판위에 형성된 제1배선과, 제1배선과 교차하도록 형성된 제2배선과, 교차부에서의 제1 및 제2배선 사이에 개재시킨 절연막을 구비하며, 제1배선은 알루미늄(Al)을 주성분으로 하는 재료로 이루어진 전극 배선층과, 고융점 금속에 의해 전극 배선층이 변성됨으로써 형성된 표면 피복층으로 구성되는 것을 특징으로 하고 있다.
상기 구성에 있어서는 제1배선 전극 배선층이 알루미늄(Al)을 주성분으로 하는 재료로 구성되기 때문에 제1배선의 저저항화가 달성되며, 이것에 의해 주사펄스, 영상 신호 전압 또는 각종 구동 전압의 파형 휨과 전압 강하가 경감되며, 따라서 양호한 표시 화상을 확보할 수 있다.
또한, 전극 배선층위에는 고융점 금속에 의해 전극 배선층이 형성됨으로써 형성되는 표면 피복층을 가지기 때문에 전극 배선층에 생기는 히록(hilock)과 둥글게 팽창하는 것 등을 효과적으로 방지할 수 있다. 또한, 본 발명에 있어서 알루미늄(Al)을 주성분으로 하는 재료로는 알루미늄(Al), 1원자% 정도의 실리콘(Si)을 포함하는 Al-Si 합금, 1원자% 정도의 동(Cu) 및 0.5원자% 정도의 실리콘(Si)을 포함하는 Al-Cu-Si 합금, Al-Cu-Ti-B 합금, Al-Sc-Cu 합금, Al-Y 합금 또는 Al-Nd 합금 등을 적절하게 사용할 수 있다. 또한, 고융점 금속이라고 하는 것은 크롬(Cr), 하프늄(Hf), 몰리브덴(Mo), 니켈(Ni), 팔라듐(Pd), 탄탈(Ta), 티탄(Ti), 바나듐(V), 이트륨(Y), 지르코늄(Zr)에서 선택된 적어도 한 종류의 금속을 말한다.
본 발명의 표시장치용 기판의 제조방법은 절연성 재료로 이루어진 기판위에 알루미늄을 주성분으로 하는 재료로 이루어진 전극 배선층을 형성하고, 전극 배선층위에 고융점 금속의 박막을 형성하고, 열처리를 실시함으로써 전극 배선층의 표층부를 고융점 금속으로 변성시켜 표면 피복층을 형성하는 것을 특징으로 하고 있다.
상기 방법에 있어서, 표면 피복층은 고융점 금속에 의해 전극 배선층의 표층부가 변성됨으로써 형성되기 때문에 단순한 적층 구조를 형성하는 경우와는 다르며, 제1배선의 배선폭에 대해 전극 배선층의 배선폭을 충분하게 크게 설정할 수 있어 효과적으로 배선의 저저항화를 달성할 수 있다. 또한, 표면 피복층에는 단차가 형성되지 않기 때문에 그 위에 형성하는 절연막에 핀홀과 크랙 등이 생기는 것을 방지할 수 있고, 이것에 의해 제조 수율을 향상시킬 수 있다.
본 발명의 방법에 있어서는 표면 피복층을 구성하는 재료와, 그 표면 피복층을 형성하기 위하여 퇴적되는 고융점 금속과의 에칭에 있어서, 선택비의 상위를 이용하여 전극 배선층의 변성에 기여하지 않는 고융점 금속의 박막을 선택적으로 제거한다. 이 경우, 표면 피복층을 형성할 때, PEP(Photo Engraving Process)가 필요 없어도 되고, 제조에 필요한 마스크 수를 경감할 수 있어 생산성을 향상시킬 수 있다.
본 발명의 방법에 있어서, 전극 배선층을 상기한 고융점 금속으로 변성하여 표면 피복층을 형성하는 이유는, 이들 고융점 금속이 알루미늄(Al) 또는 알루미늄 합금 등의 알루미늄을 주성분으로 하는 재료로 이루어진 전극 배선층과 안정된 금속간 화합물을 형성하기 쉽고, 그 금속간 화합물이 알루미늄(Al) 다결정의 입계 삼중점 등에 우선적으로 석출하기 쉬운 것을 이용하기 위해서이다. 즉, 금속간 화합물의 입계편석(粒界偏析)에 의해, 열 스트레스나 전류 스트레스 등으로 가속되는 알루미늄(Al) 원자의 이동 속도가 변화한다. 즉, 입계를 경계로 알루미늄(Al)원자의 이동 속도가 극단적으로 늦어진다. 이것에 의해 히록의 발생 속도가 빨라지는 것을 방지할 수 있다. 간단히 말하면, 이들 금속간 화합물의 입계편석이 히록의 성장을 억제한다.
특히, 하프늄(Hf), 탄탈(Ta), 티탄(Ti), 바나듐(V), 이트륨(Y)은 알루미늄과의 금속간 화합물의 형성의 활성화 에너지가 작고, 또한 확산 속도가 커서 비교적 저온으로 용이하게 안정된 금속간 화합물을 형성하는 것이 가능하다. 또한, 이들 금속은 전극 배선층을 구성하는 알루미늄(Al)과 원자비로 1 : 3의 화합물을 구성하기 쉽고, 화합물 중에서 이들 금 속의 비율이 낮은 것으로부터 화합물 자신의 격자 비뚤어짐이 작고, 전자 이동의 확산 원인의 하나인 비뚤어짐 산란의 영향이 적다. 즉, 알루미늄(Al)의 도전율을 저하시키는 영향이 비교적 작고, 본 발명에 있어서는 바람직한 재료이다.
또한, 티탄(Ti)과 바나듐(V)을 이용하면, 균질인 금속간 화합물상이 형성되기 때문에 경계면의 이상으로 인한 크랙 등이 생기기 어렵고, 에칭에 사용하는 약액의 침입으로 인한 틈 부식의 방지에도 효과적이다.
표면 피복층은 적어도 전극 배선층을 피복하면 좋지만 전극 배선층의 부식과 히록 등이 생기는 것을 충분히 방지하기 위해서는 그 막두께는 적어도 5㎚으로 설정하는 것이 바람직하다. 또한, 표면 피복층의 막두께는 막두께 100㎚을 초과해도 그 결과는 포화하는 경향에 있기 때문에 생산성 등의 관점에서는 100㎚이하로 충분하다. 이와 같기 때문에 전극 배선막위에 형성하는 고융점 금 속의 박막은 표면 피복층을 형성할 수 있는 필요한 동시에 충분한 막두께이면 좋고, 두꺼운 막일 필요는 없다.
또한, 본 발명의 방법에 있어서는 표면 피복층을 형성할 때의 열처리는 공업상 사용하기 쉬운 비산화성 가스, 예를 들면 질소 가스, 수소 가스, 아르곤가스 등의 불활성 가스 분위기에서 실시되는 것이 바람직하다.
이하, 본 발명의 표시장치용 기판에 대해서, 액티브매트릭스형 액정표시장치를 예를 들어 도면을 참조하여 구체적으로 설명한다.
제1도는 본 발명의 표시장치용 기판의 한 예를 나타낸 개략 사시도이다. 이 액티브 매트릭스형 액정표시장치(1)는 노멀리화이트 모드의 광투과형 액정표시 장치이며 컬러 표시가 가능하게 구성된 대각 14인치의 표시영역(2)을 구비하고 있다.
이 액티브 매트릭스형 액정표시장치(1)는 액정 패널(3)과, 액정 패널(3)을 구동하기 위한 신호선 구동회로기판(5a) 및 주사선 구동회로기판(5b)과, 각 구동회로기판(5a, 5b)과 액정 패널(3)을 전기적으로 접속하기 위한 TAB(7a, 7b)을 구비하고 있다. 이 실시예에서는 신호선 구동회로기판(5a) 및 주사선 구동회로기판(5b)을 표시패널(3)의 2변에 각각 설치한 경우를 나타내고 있지만 각 회로 소자를 액정패널(3)의 기판위에 직접 얹어 설치하여 구성해도 좋다.
액정패널(3)은 제3도에 도시한 바와 같이, 각각 표면에 배향막(181, 381)을 가진 어레이 기판(101) 및 대향기판(301)이 배향막(181, 381)이 대향하도록 배치되며, 광변조층으로서 트위스트·네마틱형 액정 조성물(401)을 유지하고, 시일재를 이용하여 양 기판을 서로 붙여서 이루어진다. 또한, 각 기판(101, 301)의 외표면에는 각각 편광판(191, 391)이 그 편광축이 직교하도록 배치되어 있다. 또한, 액정 조성물로서 투명 수지와 액정 재료를 혼합하여 이루어진 고분자 분산형 액정을 이용하는 경우에는 특별히 배향막과 편광판을 설치할 필요는 없다.
어레이 기판(101)은 제2도에 도시한 바와 같은 구성을 가지고 있다. 유리기판(100)위에 640×3개의 신호선(103)과 480개의 주사선(111)이 대략 직교하도록 배치되어 있다. 각 신호선(103)과 각 주사선(111)과의 교점 근방에는 각각 TFT(121)를 통하여 화소전극(151)이 배치되어 있다. 이 실시예에서는 표시영역(2)에 대해 주변 영역 크기를 소형화해야 하는 신호선(103) 및 주사선(111)은 각각 배선의 한쪽측으로 인출되며, 이 신호선(103) 및 주사선(111)에 TAB(7a, 7b)을 통하여 각각의 구동회로기판(5a, 5b)으로부터 구동 전압이 공급된다.
이 TFT(121)는 제2도 및 제3도에 도시한 바와 같이 역 스태거 구조이며, 질화실리콘(SiNx)으로 이루어진 보호막(171)에 의해서 피복된 주사선(111) 자체를 게이트 전극으로 하고, 그 위에 산화실리콘 SiO2와 질화 실리콘 SiNX가 피복되어 이루어진 절연막(114)이 형성되며, 절연막(114) 위에는 a-Si : H로 이루어진 반도체막(115)이 형성되어 있다. 또한, 이 반도체막(115)위에는 주사선(111)에 자기 정합된 질화 실리콘(SiNX)으로 이루어진 채널 보호막(117)이 형성되어 있다. 그리고, 반도체막(115)은 n+형 a-Si : H로 이루어진 저저항 반도체막(119) 및 소스전극(131)을 통하여 각각의 화소전극(151)에 전기적으로 접속되어 있다. 또한, 반도체막(115)은 n+형 a-Si : H로 이루어진 저저항 반도체막(119) 및 드레인 전극(105)(신호선(103)이 연장되어 구성된다)을 통하여 신호선(103)에 전기적으로 접속되어 있다. 또한, 주사선(111)에 대해서 거의 평행하고, 또한 화소전극(151)과 중복된 영역을 가지고 배치되는 보조 용량선(161)이 형성되어 있으며, 화소전극(151)과 보조 용량선(161)에 의해서 보조 용량(Cs)이 구성되어 있다.
대향기판(301)은 투명한 유리기판(300)위에 어레이 기판(101)에 형성된 TFT(121), 신호선(103)과 화소전극(151)의 간격 및 주사선(111)과 화소전극(151)의 간격의 각각을 차광하기 위해 매트릭스 형상의 크롬(Cr)으로 이루어진 차광층(311)을 구비하고 있다. 차광층(311) 사이에는 칼라 표시를 실현하기 위한 적(R), 녹(G), 청(B)의 3원색으로 구성된 색부(321)가 각각 설치되며, 유기 보호막(331)을 통하여 ITO로 이루어진 대향전극(341)이 배치되어 있다.
이 실시예에서는 게이트 전극을 포함하는 주사선(111)은 스퍼터링에 의해서 성막되는 배선폭 8㎛, 두께 280㎚의 알루미늄(Al)으로 이루어진 전극 배선층(111a)과, 전극 배선층(111a)을 피복하는 티탄(Ti)과 알루미늄(Al)의 금속간 화합물로 이루어진 두께 20㎚의 표면 피복층(111b)으로 구성되어 있다. 또한, 보조 용량선(161)도 주사선(111)과 마찬가지로 전극 배선층(161a) 및 표면 피복층(161b)으로 구성되어 있다.
앞에서 설명한 구성, 즉 알루미늄(Al)으로 이루어진 전극 배선층(111a)은 전극 배선층(111a)에 대해 자기 정합적으로 형성된 티탄(Ti)과 알루미늄(Al)과의 Ti-Al 금속간 화합물로 이루어진 표면 피복층(111b)으로 피복되어 있다. 이 표면 피복층(111b)은 티탄(Ti)에 의해 알루미늄(Al)의 표층부가 변성됨으로써 형성되기 때문에 통상적인 포토리소그래피법을 이용하여 패터닝하여 전극 배선층위에 층형성하는 경우와 다르며, 주사선(111)의 배선폭에 대해 전극 배선층(111a)의 배선폭을 충분히 크게 설정할 수 있다. 이것에 의해 주사선(111)의 저저항화를 달성할 수 있다.
예를 들면, 본 발명의 구성을 가진 주사선에 대해서는 동일 배선폭이고, 알루미늄(Al)으로 이루어진 전극 배선층과, 전극 배선층을 충분히 피복하는 몰리브덴·탄탈(Mo-Ta) 합금층으로 구성된 주사선에 비해 배선 저항을 약 1/4 정도로 낮출 수 있었다. 이것에 의해 주사펄스의 파형 비뚤어짐이 억제되며, 따라서 얼룩이 없는 양호한 표시화상을 확보할 수 있었다.
또한, 이 실시예의 어레이 기판(101)에 의하면 알루미늄(Al)으로 이루어진 전극 배선층(111a)은 표면 피복층(111b)으로 피복되어 있기 때문에 전극 배선층(111a)에 히록과 둥글게 팽창하는 것 등이 생기는 것이 효과적으로 방지된다. 또한, 표면 피복층(111b)은 전극 배선층(111a)에 대해 자기 정합적으로 형성되기 때문에 게이트 전극을 포함한 주사선(111)에 바람직하지 않는 단차가 형성되지 않아 절연막(113)의 절연 불량을 방지할 수 있다. 이것에 의해 TFT(121)의 절연 불량과 신호선(103)과 주사선(111)의 교차부에서의 절연 불량이 방지되며, 따라서 제조 수율이 대폭적으로 향상되었다.
또한, 이 실시예의 어레이 기판(101)에 의하면, 알루미늄(Al)으로 이루어진 전극 배선층(111a)이 형성되는 영역을 제거한 유리 기판(100)의 주요면은 티탄(Ti)이 열확산되어 이루어진 표층 영역(102)을 포함한다. 이 표층 영역(102)은 유리기판(100)의 보호층으로 기능하여 내약품성을 향상시킨다. 또한, 이 표층영역(102)은 에칭되기 어렵고, 가스속에 존재하는 장식 이온을 보호하기 때문에 CF4가스 등의 불소계 가스에 의한 건식 에칭에 있어서, 불소화물 침전물이 남고, 이것에 의해 TFT 소자 특성을 악화시키는 것을 효과적으로 방지한다.
이와 같은 액티브매트릭스형 액정표시장치(1)의 어레이 기판(101)은 예를 들면 다음과 같이 제작된다.
우선, 제4도에 도시한 바와 같이, 알루미늄(Al)을 유리 기판(100)상에 스퍼터링에 의해 피착하여 알루미늄층을 형성하고, 포토리소그래피법에 의해 패터닝한 레지스트막을 마스크로 하여 (BCl3+Cl2)계 가스를 이용한 드라이에칭으로 알루미늄(Al)층을 패터닝하여 두께 300㎚의 알루미늄 배선층(110a, 160a)을 형성한다. 이 때, 레지스트막의 단부를 테이퍼 형상으로 형성함으로써 알루미늄 배선층(110a, 160a)의 단부를 테이퍼 형상으로 한다. 이어서, 스퍼터링에 의해서 유리기판(100)위 전면에 티탄(Ti)을 피착하여 두께 10㎚의 티탄층(110b)을 형성한다.
다음에, 제4b도에 도시한 바와 같이, 이 유리 기판에 수소를 10%함유하는 질소 분위기에서 450℃, 30분간의 열처리를 실시한다. 이 때, 알루미늄 배선층(110a, 160a)의 표층 부분과 티탄층(110b)의 반응에 의해서 알루미늄 배선층(110a, 160a)의 표층부가 티탄(Ti)으로 변성되며, 주로 티탄(Ti)가 알루미늄(Al)이 원자비로 1 : 3이 되는 금속간 화합물로 이루어진 표면 피복층(111b, 161b)이 형성된다. 또한, 티탄층(110b)에 접하는 유리 기판(100)속에는 앞에서 설명한 열처리 공정에 의해 티탄층(110b)으로부터 티탄(Ti)이 열확산하여 티탄(Ti)을 포함하는 표층 영역(102)이 형성된다.
열처리 온도는 균질인 금속 화합물의 형성을 고려하면, 300∼600℃, 특히 바람직하게는 350∼500℃인 것이 바람직하다. 예를 들면, 열처리 온도가 적절하지 않으면 티탄(Ti)과 알루미늄(Al)의 원자비가 다른 이상(異相), 예를 들면 티탄(Ti)과 알루미늄(Al)의 원자비가 1 : 1이 되는 금속간 화합물상이 석출하여 균질성을 손상시키는 것이 존재하며, 이상(異相))사이에서의 크랙 등이 생기기 쉬워진다. 또한, 열처리 시간은 열처리 온도에도 의하지만 표면 피복층의 두께가 수㎚∼수십㎚ 정도의 박막이면 30분 정도로 충분하다. 또한, 그 이상 열처리를 실시해도 상관없다. 열처리 분위기로는 비산화 분위기이면 좋지만 이 실시예와 같이 질소가스 분위기, 수소가스 분위기, 질소가스와 수소가스의 혼합 가스 분위기 등이 바람직하다. 또한, 티탄층(110b)의 최표층부의 수 옹스트롬 정도는 질소나 산소 등의 불순물을 함유하기 때문에 알루미늄(Al)과의 금속간 화합물이 형성되기 어렵다. 이 때문에 다른 악영향을 고려하여 티탄층(110b)의 최표층부까지 완전하게 금속간 화합물로 변성할 필요는 없다.
그 후, EDTA(Etylenedimineteraacetic Acid)계의 식각재를 이용하여 전극 배선층(111a)과 전극 배선층(161a)사이의 미반응의 티탄층(113) 및 표면 피복층(111b, 161b)위의 수십 옹스트롬 정도의 질소나 산소 등의 불순물을 함유하는 미반응의 티탄층(113)만을 선택적으로 제거하여 알루미늄(Al)으로 이루어진 전극 배선층(111a) 및 전극 배선층(111a)을 피복하는 Ti-Al 금속간 화합물로 이루어진 표면피복층(111b)을 포함하는 게이트 전극과 일체화한 주사선(111) 및 알루미늄(Al)으로 이루어진 전극 배선층(161a) 및 전극 배선층(161a)을 피복하는 Ti-Al 금속간 화합물로 이루어진 표면 피복층(161b)을 포함하는 보조 용량선(161)을 동시에 형성한다. 또한, 에칭할 때에는 상기한 EDTA계의 식각재외에 HF계, (HF+HNO3)계 등의 식각재가 가장 적절하게 사용될 수 있고, 또한 습식에칭 외에도 건식에칭을 이용해도 좋다.
이와 같이 하여, 제4c도에 도시한 바와 같이, 알루미늄으로 이루어진 두께 280㎚의 전극 배선층(111a)과, Ti-Al 금속간 화합물로 이루어진 두께 20㎚옹스트롬의 표면 피복층(111b)을 포함하는 게이트 전극과 일체화한 주사선(111) 및 알루미늄(Al)으로 이루어진 두께 280㎚의 전극 배선층(161a)과, Ti-Al 금속간 화합물로 이루어진 두께 20㎚옹스트롬의 표면 피복층(161b)을 포함하는 보조 용량선(161)을 형성한다.
그 후, 이 유리 기판을 플라즈마 CVD 반응로내에 배치하여 산화실리콘(SiO2)과 질화 실리콘(SiNX)으로 이루어진 절연막(114)을 형성하고, 또한 절연막(114)위에 두께 100㎚의 a-Si : H막 및 두께 50㎚의 a-Si : H막을 차례로 형성하고, 그 위에 두께 300㎚의 질화 실리콘(SINX)막을 형성한다.
제4d도에 도시한 바와 같이, a-Si : H막을 섬형상으로 패터닝하여 반도체막(115)으로 함과 동시에 주사선(111)을 마스크로 한 이면 노광에 의해 질화실리콘(SiNX)을 주사선(111)에 자기정합적으로 패터닝하여 채널 보호막(117)을 형성한다.
이어서, 제4e도에 도시한 바와 같이, 이 위에 n+형 a-Si : H를 퇴적하여 섬형상으로 패터닝한 후, ITO를 성막하고 패터닝하여 화소전극(151)으로 한다. 그리고, 몰리브덴(Mo), 알루미늄(Al) 및 몰리브덴(Mo)의 3층 구조의 도전체층을 형성하고, 도전체층 및 n+형 a-Si : H를 패터닝하여 저저항 반도체막(119), 저저항 반도체막(119)을 통하여 반도체막(115)과 화소전극(151)과 전기적으로 접속하는 소스 전극(131), 저저항 반도체막(119)을 통하여 반도체막(115)에 전기적으로 접속하는 드레인 전극(105) 및 드레인 전극(105)과 일체화한 신호선(103)(제2도 참조)을 각각 형성한다. 이와 같이 하여 이 실시예의 액티브매트릭스형 액정표시장치(1)의 어레이 기판(101)을 제작한다.
이 실시예에서는 알루미늄 배선층(110a, 160a)과 대략 완전하게 반응하여 원하는 막두께의 표면 피복층(111b, 161b)이 얻어지도록 티탄층(110b)의 막두께를 결정하여 그 막두께로 티탄층(110b)으로 형성하고 있지만 티탄층(110b)은 설정값보다도 두껍게 형성하고, 에칭으로 미반응인 티탄층(110b)을 충분히 제거하도록 해도 좋다. 또한, 양산 안정성을 고려하여 티탄층(110b)의 막두께를 티탄층(110b)이 대략 충분히 반응한 경우에 얻어지는 표면 피복층(111b, 161b)의 막두께에 따라서 설정하여 온도와 시간의 의존성을 줄여도 좋다.
또한, 이 실시예에서는 주사선(111)을, 알루미늄(Al)으로 이루어진 전극 배선층(111a)과, 전극 배선층(111a)을 피복하도록 전극 배선층(111a)에 대해 자기 정합적으로 형성되는 티탄(Ti)과 알루미늄(Al)과의 Ti-Al 금속간 화합물로 이루어진 표면 피복층(111b)으로 구성하는 경우를 예로 들어 설명했지만 표면 피복층(111b)은 티탄(Ti)외에 하프늄(Hf), 탄탈(Ta), 바나듐(V)등과 알루미늄(Al)과의 금속간 화합물로 구성해도 좋다.
다음에, 본 발명에 따른 액티브매트릭스형 액정표시장치의 다른 실시예에 대해서 설명한다. 또한, 상기 실시예에 대한 동일 부분에는 동일 부호를 이용하여 설명한다.
이 실시예의 어레이 기판(101)도, 제5도에 도시한 바와 같이, 유리기판(100)위에 640×3개의 신호선(103)과 480개의 주사선(111)이 대략 직교하도록 배치되어 있다. 각 신호선(103)과 각 주사선(111)의 교점 근방에는 각각 TFT(121)를 통하여 화소전극(151)이 배치되어 있다.
이 TFT(121)는 제5도 및 제6도에 도시한 바와 같이 스태거 구조이며, 신호선(103)과 일체화된 드레인 전극(105)과, 드레인 전극(151)과 떨어져 배치되며, 화소전극(151)과 전기적으로 접속되는 소스 전극(131)을 포함한다. 드레인 전극(105) 및 소스 전극(131)위에는 각각 n+형의 저저항 반도체막(119)이 배치되며, 저저항 반도체막(119)사이에 A-Si : H막이 반도체막(115)으로서 배치되어 있다. 이 반도체막(115)위에는 질화 실리콘(SiNX)으로 이루어진 절연막(114)을 통하여 주사선(111)과 일체화된 게이트 전극이 형성되어 있다. 또한, TFT(121)는 주사선(111)에 대해 대략 평행하고, 또한 화소전극(151)과 평면적으로 중복하도록 배치된 보조 용량선(161)을 구비하여 화소전극(151)과 보조 용량선(161)에 의해서 보조용량(Cs)이 형성되어 있다.
대향기판(301)은 칼라 표시를 실현하기 위한 적(R), 녹(G), 청(B)의 3원색으로 구성된 색부(321)가 각각 설치되며, 이 위에 ITO로 이루어진 대향전극(341)이 형성되어 이루어진다.
이 실시예에서는 신호선(103) 및 신호선(103)과 일체화된 드레인 전극(105)과 소스 전극(131)은 화소전극(151)과 동시에 배선되는 ITO로 이루어진 배선폭 5㎛의 제1전극 배선층(103a, 105a, 131a), 두께 50㎚의 몰리브덴(Mo)으로 이루어진 제2전극 배선층(103b, 105b, 131b), 두께 280㎚의 알루미늄(Al)으로 이루어진 제3전극 배선층(103c, 105c, 131c) 및 제 3전극 배선층(103c, 105c, 131c)을 피복하는 티탄(Ti)과 알루미늄(Al)과의 금속간 화합물로 이루어진 두께 20㎚의 표면 피복층(103d, 105d, 131d)을 구비하고 있다.
상기한 구성, 즉 알루미늄(Al)으로 이루어진 제3전극 배선층(103c)이 제3전극 배선층(103c)에 대해 자기 정합적으로 형성된 티탄(Ti)과 알루미늄(Al)의 Ti-Al 금속간 화합물로 이루어진 표면 피복층(103d)으로 피복됨으로써 신호선(103)의 저저항화가 달성되며, 따라서 고품위인 표시화상을 확보할 수 있었다.
또한, 이 실시예의 어레이 기판(101)에 의하면, 알루미늄(Al)으로 이루어진 제3전극 배선층(103c)은 표면 피복층(103d)에서 자기 정합적으로 피복되어 이루어지기 때문에 신호선(103)의 배선폭이 증대하는 것, 제3전극 배선층(103c)에 생기는 히록과 둥글게 팽창하는 것 등을 효과적으로 방지할 수 있다. 또한, 이 표면 피복층(103d)에는 바람직하지 않은 단차가 형성되지 않고, 이것에 의해 신호선(103)과 주사선(111)의 교차부에 있어서 양자사이에 개재하는 절연막(114)의 절연 불량을 방지할 수 있어 제조 수율이 대폭적으로 향상되었다.
또한, 이 실시예에 의하면 신호선(103)이 ITO로 이루어진 제1전극 배선층(103a), 몰리브덴(Mo)으로 이루어진 제2전극 배선층(103b), 알루미늄(Al)으로 이루어진 제3전극 배선층(103c) 및 표면 피복층(103d)을 구비하여 형성되기 때문에 단선에 대한 안정성을 확보할 수 있고, 단락 불량뿐만 아니라 오픈 불량도 충분히 줄일 수 있었다.
이와 같이 어레이 기판(101)은 예를 들면 다음과 같이 하여 제작한다. 우선, 제7a도에 도시한 바와 같이, 두께 40㎚으로 ITO를 두께 50㎚으로 몰리브덴(Mo)을, 두께 300㎚으로 알루미늄(Al)을 유리 기판(100)위에 차례로 스퍼터링에 의해서 성막하고, 이 ITO, 몰리브덴(Mo) 및 알루미늄(Al)을 각각 패터닝하여 ITO막(106a), 몰리브덴막(106b) 및 알루미늄 배선층(106c)을 형성한다. 다음으로, ITO막(106d), 몰리브덴막(106d) 및 알루미늄배선층(106c)위에 스퍼터링에 의해서 티탄(Ti)을 퇴적하여 두께 10㎚의 티탄층(106d)을 형성한다. 또한, 몰리브덴막(106b)은 ITO막(106a)과 알루미늄 배선층(106c)사이의 전기적인 접촉을 양호하게 하기 위하여 배리어 금속으로서 역할을 다하고 있다. 이 몰리브덴 대신에 티탄(Ti), 크롬(Cr) 또는 탄탈(Ta) 등의 고융점 금속을 이용해도 좋다.
다음에, 제7b도에 도시한 바와 같이, 이것에 수소를 10% 함유하는 질소가스 분위기에서 450℃, 30분간의 열처리를 실시한다. 이 때, 알루미늄 배선층(106c)의 표층 부분과 티탄층(106d)의 반응에 의해서 알루미늄 배선층(106c)의 표층부가 티탄(Ti)으로 변성되며, 주로 티탄(Ti)과 알루미늄(Al)이 원자비로 1 : 3이 되는 금속간 화합물로 이루어진 표면 피복층(107b)이 형성된다. 또한, 티탄층(106d)에 접하는 유리 기판(100)속에는 앞에서 설명한 열처리 공정에 의해 티탄층(106d)으로부터의 티탄(Ti)이 열확산하여 티탄(Ti)을 포함하는 표층 영역(102)이 형성된다.
그 후, 제7c도에 도시한 바와 같이, EDTA계의 식각재를 이용하여 배선층사이의 미반응이 티탄층(107c) 및 표면 피복층(107b)위의 수 옹스트롬 정도의 질소나 산소 등의 불순물을 함유하는 미반응의 티탄층(107c)만을 선택적으로 제거하여 ITO로 이루어진 제1전극 배선층(106a), 몰리브덴(Mo)으로 이루어진 제2전극 배선층(106b), 알루미늄(Al)으로 이루어진 두께 280㎚의 제3전극 배선층(107a) 및 Ti-Al 금속간 화합물로 이루어진 두께 20㎚의 표면 피복층(107b)을 형성한다. 또한, 에칭할 때에는 상기 실시예와 마찬가지로 EDTA계의 식각재외에 HF계(HF+HNO3)계 등의 식각재를 가장 적절하게 사용할 수 있고, 또한 습식에칭 외에도 건식에칭을 이용해도 좋다.
제7d도에 도시한 바와 같이, TFT의 채널 영역에 해당하는 제1, 제2, 제3전극 배선층(106a, 106b, 107a) 및 표면 피복층(107b)을 제거한 후, 이 유리 기판을 플라즈마 CVD 반응로 내에 배치하여, a-Si : H를 퇴적하여 두께 50㎚의 반도체층(115)을 형성하고, 그 위에 질화 실리콘(SiNX)을 퇴적하여 두께 400㎚의 절연막(141)을 형성하고, 또한 그 위에 알루미늄(Al)을 퇴적하여 두께 300㎚의 도전체층(110)을 형성한다.
이어서, 제7e도에 도시한 바와 같이, 알루미늄(Al)으로 이루어진 도전체층(110)을 패터닝하여 게이트 전극, 게이트 전극과 일체화된 주사선(111) 및 보조 용량선(161)을 형성하여 게이트 전극, 주사선(111) 및 보조 용량선(101)의 패턴을 따라서 절연막(114)을 패터닝한다. 계속해서, 이온 도핑법에 의해 게이트 전극, 주사선(111) 및 보조 용량선(161)의 패턴을 마스크로 하여 a-Si : H로 이루어진 반도체층(151)속에 (PH3+H2) 플라즈마를 원료로 하여 P이온을 넣는다. 그 후, 이것을 ELA(Excimer Laser Annealing) 등의 수법으로 어닐함으로써 채널이 되는 반도체층(151)을 제거하여 부분적으로 활성화시켜 n+형의 저저항 반도체막(111)을 형성한다.
그 후, 제7f도에 도시한 바와 같이, 저저항 반도체막(119)을 TFT영역 및 보조 용량선(161)을 따라서 패터닝함과 동시에 저저항 반도체막(119)의 패턴을 따라서 제1전극 배선층(106a)위의 불필요한 제3전극 배선층(107a) 및 표면 피복층(107d)을 제거함으로써 ITO로 이루어진 화소전극(151)과 ITO로 이루어진 제1전극 배선층(103a, 105a, 131a), 몰리브덴(Mo)으로 이루어진 제2전극 배선층(103b, 105b, 131b), 알루미늄(Al)으로 이루어진 제3전극 배선층(103c, 105c, 131c) 및 표면 피복층(103d, 105d, 131d)을 포함하는 신호선(103)(제5도 참조)과 드레인 전극(105)과 소스 전극(131)을 형성한다.
또한, 이 위에 질화실리콘(SiNX)막을 형성하고, TFT(121)위 및 보조용량선(161)위를 제거한 영역상의 질화 실리콘(SiNX)막을 제거하여 보호막(171)을 형성하고, 이것에 의해 어레이 기판(101)을 완성시킨다.
이 실시예에 있어서도 상기 실시예와 마찬가지로 알루미늄(Al)으로 이루어진 제3전극 배선층(103c, 105c, 131c)은 제3전극 배선층(103c, 105c, 131c)에 대해 자기 정합적으로 형성된 티탄(Ti)과 알루미늄(Al)의 Ti-Al 금속간 화합물로 이루어진 표면 피복층(103d, 105d, 131d)으로 피복되어 이루어지기 때문에 표면 피복층(103d, 105d, 131d)의 패터닝을 할 때 PEP를 생략할 수 있다.
또한, 이 실시예에서도 표면 피복층(103d, 105d, 131d)을 티탄(Ti)과 알루미늄(Al)과의 Ti-Al 금속간 화합물로 구성하는 경우를 예를 들어 설명했지만 표면 피복층(103d, 105d, 131d)은 Ti-Al 금속간 화합물 대신에 하프늄(Hf), 탄탈(Ta), 바나듐(V)등과 알루미늄(Al)의 금속간 화합물로 구성해도 좋다.
상기 실시예는 모두 신호선 또는 주사선을 알루미늄을 주성분으로 하는 재료로 이루어진 전극 배선층과 고융점 금속, 예를 들면 크롬, 하프늄, 몰리브덴, 니켈, 팔라듐, 탄탈, 티탄, 바나듐, 이트륨, 지르코늄중에서 선택된 적어도 한 종류의 금속으로 전극 배선층의 표층부가 변성되어 이루어진 표면 피복층을 구비하여 구성한 경우에 대해서 설명하고 있지만 본 발명은 신호선 또는 주사선에 적용하는 경우에 한정되는 것이 아니다. 예를 들면 어레이 기판위에 구동소자를 직접 얹어 설치하는 경우에 구동소자로 구동 신호를 공급하는 어레이 기판위에 전극 배선에 본 발명을 적용해도 좋고, 또한 구동 회로를 어레이 기판위에 일체적으로 구성할 때 구동 회로내에서 꺼내어지는 전극 배선에 본 발명을 적용해도 좋다.
본 발명의 표시장치용 기판 및 그 제조방법에 의하면, 제1배선이 알루미늄을 주성분으로 하는 재료로 이루어진 전극 배선층을 구비하고 있기 때문에 배선의 저저항화를 달성할 수 있다. 또한, 제1배선은 전극 배선층에 대해 자기 정합적으로 형성되는 표면 피복층을 구비하고 있기 때문에 배선폭의 증대를 초래하지 않고 히록과 둥글게 팽창하는 것 등의 발생도 충분히 줄일 수 있고, 이것에 의해 제조 수율을 대폭적으로 향상시킬 수 있다.

Claims (19)

  1. 절연성 재료로 이루어진 기판위에 형성된 제1배선; 상기 제1배선과 교차하도록 형성된 제2배선; 및 상기 제1배선과 상기 제2배선의 교차부에서의 상기 제1 및 제2배선 사이에 개재시킨 절연막을 구비하고, 상기 제1배선은 알루미늄을 주성분으로 하는 재료로 이루어진 전극 배선층과 고융점 금속에 의해 상기 전극 배선층의 표면이 변성되는 것에 의해 상기 전극 배선층에 자기정합적으로 형성되어 상기 전극배선층의 표면을 피복하는 표면 피복층으로 구성되는 것을 특징으로 하는 표시장치용 기판.
  2. 제1항에 있어서, 상기 고융점 금속은 크롬, 하프늄, 몰리브덴, 니켈, 팔라듐, 탄탈, 티탄, 바나듐, 이트륨 및 지르코늄으로 이루어진 군에서 선택된 적어도 한 종류의 금속인 것을 특징으로 하는 표시장치용 기판.
  3. 제2항에 있어서, 상기 기판은 상기 금속을 포함하는 표층 영역을 가진 것을 특징으로 하는 표시장치용 기판.
  4. 제1항에 있어서, 상기 표면 피복층은 하프늄, 탄탈, 티탄, 바나듐 및 이트륨으로 이루어진 군에서 선택된 적어도 한종류의 금속과 알루미늄의 금속간 화합물로 이루어진 것을 특징으로 하는 표시장치용 기판.
  5. 제4항에 있어서, 상기 전극 배선층은 알루미늄과 티탄의 금속간 화합물을 포함하고, 상기 티탄의 함유량이 25원자%이하인 것을 특징으로 하는 표시장치용 기판.
  6. 제1항에 있어서, 상기 표면 피복층은 막두께 5∼100㎚인 것을 특징으로 하는 표시장치용 기판.
  7. 게이트 전극, 드레인 전극 및 소스 전극을 가지는 반도체 소자; 상기 게이트 전극위에 절연막을 통하여 형성된 반도체막과 상기 드레인 전극을 전기적으로 접속하는 신호선; 상기 게이트 전극과 전기적으로 접속된 주사선; 및 상기 반도체막 및 상기 소스 전극과 전기적으로 접속된 화소전극이 절연성 재료로 이루어진 기판위에 복수 배열되어 있으며, 상기 주사선 또는 상기 신호선은 알루미늄을 주성분으로 하는 재료로 이루어진 전극 배선층과, 고융점 금속에 의해 상기 전극 배선층이 변성됨으로써 형성되는 표면 피복층으로 구성되는 것을 특징으로 하는 표시장치용 기판.
  8. 제7항에 있어서, 상기 고융점 금속은 크롬, 하프늄, 몰리브덴, 니켈, 팔라듐, 탄탈, 티탄, 바나듐, 이트륨 및 지르코늄으로 이루어진 군에서 선택된 적어도 한 종류의 금속인 것을 특징으로 하는 표시장치용 기판.
  9. 제8항에 있어서, 상기 기판은 상기 금속을 포함하는 표층 영역을 가지는 것을 특징으로 하는 표시장치용 기판.
  10. 제7항에 있어서, 상기 표면 피복층은 하프늄, 탄탈, 티탄, 바나듐 및 이트륨으로 이루어진 군에서 선택된 적어도 한종류의 금속과 알루미늄의 금속간 화합물로 이루어진 것을 특징으로 하는 표시장치용 기판.
  11. 제10항에 있어서, 상기 전극 배선층은 알루미늄과 티탄의 금속간 화합물을 포함하고, 상기 티탄의 함유량이 25원자% 이하인 것을 특징으로 하는 표시장치용 기판.
  12. 제7항에 있어서, 상기 표면 피복층은 막두께 5∼100㎚인 것을 특징으로 하는 표시장치용 기판.
  13. 절연성 재료로 이루어진 기판위에 알루미늄을 주성분으로 하는 재료로 이루어진 전극 배선층을 형성하는 공정; 상기 전극 배선층위에 고융점 금속의 박막을 형성하는 공정; 열처리를 실시함으로써 상기 전극 배선층의 표층부를 상기 고융점 금속으로 변성시켜 상기 전극 배선층에 자기정합적으로 상기 전극배선층의 표면을 피복하는 표면 피복층을 형성하는 것에 의해 적어도 상기 전극 배선층과 상기 표면 피복층을 포함하는 제1배선을 형성하는 공정; 상기 제1배선상에 절연막을 형성하는 공정; 및 상기 절연막상에 상기 제1배선과 교차하는 제2배선을 형성하는 공정을 구비하는 것을 특징으로 하는 표시장치용 기판의 제조방법.
  14. 제13항에 있어서, 상기 전극 배선층의 변성에 기여하지 않는 상기 고융점 금속의 박막을 선택적으로 제거하는 공정을 추가로 구비하는 것을 특징으로 하는 방법.
  15. 제13항에 있어서, 상기 고융점 금속으로서 크롬, 하프늄, 몰리브덴, 니켈, 팔라듐, 탄탈, 티탄, 바나듐, 이트륨, 지르코늄 중에서 선택된 적어도 한 종류의 금속을 이용하는 것을 특징으로 하는 방법.
  16. 제13항에 있어서, 상기 고융점 금속으로서, 하프늄, 탄탈, 티탄 및 바나듐에서 선택된 적어도 한 종류의 금속을 이용하여 상기 전극 배선층의 변성에 의해 상기 금속과 상기 알루미늄의 금속간 화합물을 형성하는 것을 특징으로 하는 방법.
  17. 제13항에 있어서, 상기 열처리는 비산화 분위기에서 실시되는 것을 특징으로 하는 방법.
  18. 제13항에 있어서, 상기 열처리는 300∼600℃의 온도에서 실시되는 것을 특징으로 하는 방법.
  19. 제13항에 있어서, 상기 열처리는 30분 이상 실시되는 것을 특징으로 하는 방법.
KR1019950049094A 1994-12-14 1995-12-13 표시장치용 기판 및 그 제조방법 KR100235472B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP94-310112 1994-12-14
JP31011294 1994-12-14
JP18365195A JPH08220562A (ja) 1994-12-14 1995-07-20 表示装置用アレイ基板およびその製造方法
JP95-183651 1995-07-20

Publications (2)

Publication Number Publication Date
KR960026993A KR960026993A (ko) 1996-07-22
KR100235472B1 true KR100235472B1 (ko) 1999-12-15

Family

ID=26501996

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950049094A KR100235472B1 (ko) 1994-12-14 1995-12-13 표시장치용 기판 및 그 제조방법

Country Status (3)

Country Link
US (1) US6008869A (ko)
JP (1) JPH08220562A (ko)
KR (1) KR100235472B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100994093B1 (ko) 2004-03-10 2010-11-12 아사히 가라스 가부시키가이샤 배선 부착 기판 형성용 적층체, 배선 부착 기판 및 그 형성방법

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6320204B1 (en) * 1997-12-25 2001-11-20 Seiko Epson Corporation Electro-optical device in which an extending portion of a channel region of a semiconductor layer is connected to a capacitor line and an electronic apparatus including the electro-optical device
JP3119228B2 (ja) 1998-01-20 2000-12-18 日本電気株式会社 液晶表示パネル及びその製造方法
US6407783B1 (en) * 1998-04-07 2002-06-18 Optrex Corporation Liquid crystal display device
TW559683B (en) * 1998-09-21 2003-11-01 Advanced Display Kk Liquid display device and manufacturing process therefor
US6617644B1 (en) 1998-11-09 2003-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US7141821B1 (en) 1998-11-10 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an impurity gradient in the impurity regions and method of manufacture
US6909114B1 (en) 1998-11-17 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having LDD regions
US6277679B1 (en) 1998-11-25 2001-08-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing thin film transistor
US6365917B1 (en) 1998-11-25 2002-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4397444B2 (ja) * 1998-12-28 2010-01-13 シャープ株式会社 液晶表示装置
TWI255957B (en) * 1999-03-26 2006-06-01 Hitachi Ltd Liquid crystal display device and method of manufacturing the same
GB9919913D0 (en) * 1999-08-24 1999-10-27 Koninkl Philips Electronics Nv Thin-film transistors and method for producing the same
US20010053559A1 (en) * 2000-01-25 2001-12-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating display device
JP4118484B2 (ja) 2000-03-06 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001257350A (ja) 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2001257327A (ja) 2000-03-10 2001-09-21 Nec Corp 半導体装置およびその製造方法
JP4700160B2 (ja) * 2000-03-13 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
JP4118485B2 (ja) 2000-03-13 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4683688B2 (ja) 2000-03-16 2011-05-18 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4393662B2 (ja) 2000-03-17 2010-01-06 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
US6900084B1 (en) * 2000-05-09 2005-05-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a display device
US6774397B2 (en) 2000-05-12 2004-08-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7071037B2 (en) * 2001-03-06 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2004040946A1 (ja) * 2002-10-17 2004-05-13 Asahi Glass Company, Limited 積層体、配線付き基体、有機ｅｌ表示素子、有機ｅｌ表示素子の接続端子及びそれらの製造方法
KR100939560B1 (ko) * 2003-06-30 2010-01-29 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
KR101012491B1 (ko) * 2003-12-04 2011-02-08 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
TWI258048B (en) * 2004-06-15 2006-07-11 Taiwan Tft Lcd Ass Structure of TFT electrode for preventing metal layer diffusion and manufacturing method thereof
KR101386194B1 (ko) * 2007-06-22 2014-04-18 삼성디스플레이 주식회사 표시패널 및 이의 제조방법
EP2355074A4 (en) * 2008-12-05 2012-05-30 Sharp Kk DISPLAY DEVICE SUBSTRATE AND DISPLAY DEVICE
JP5429454B2 (ja) * 2009-04-17 2014-02-26 ソニー株式会社 薄膜トランジスタの製造方法および薄膜トランジスタ
US9419181B2 (en) * 2013-05-13 2016-08-16 Infineon Technologies Dresden Gmbh Electrode, an electronic device, and a method for manufacturing an optoelectronic device
CN105096753A (zh) * 2015-09-01 2015-11-25 京东方科技集团股份有限公司 一种阵列基板、其制作方法及显示装置
CN105404066B (zh) * 2015-12-28 2018-11-23 深圳市华星光电技术有限公司 阵列基板及液晶显示器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5635471A (en) * 1980-08-06 1981-04-08 Fujitsu Ltd Manufacture of semiconductor device
US5565702A (en) * 1994-08-19 1996-10-15 Kawasaki Steel Corporation Antifuse element, semiconductor device having antifuse elements, and method for manufacturing the same
JP2820064B2 (ja) * 1995-04-27 1998-11-05 松下電器産業株式会社 薄膜トランジスタとこれを用いた液晶表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100994093B1 (ko) 2004-03-10 2010-11-12 아사히 가라스 가부시키가이샤 배선 부착 기판 형성용 적층체, 배선 부착 기판 및 그 형성방법

Also Published As

Publication number Publication date
KR960026993A (ko) 1996-07-22
JPH08220562A (ja) 1996-08-30
US6008869A (en) 1999-12-28

Similar Documents

Publication Publication Date Title
KR100235472B1 (ko) 표시장치용 기판 및 그 제조방법
KR100320007B1 (ko) 표시장치용 어레이기판의 제조방법
TWI269921B (en) Liquid crystal display device
US6624864B1 (en) Liquid crystal display device, matrix array substrate, and method for manufacturing matrix array substrate
US5995187A (en) Liquid crystal display device in-plane-switching system with counter electrode in contact with liquid crystal
KR100698950B1 (ko) 박막 트랜지스터 어레이 기판의 제조방법
JP3785900B2 (ja) 液晶表示装置とその製造方法
US7894009B2 (en) Liquid crystal display device and a manufacturing method of the same
US7915062B2 (en) Method of manufacturing a TFT array substrate
US20030063229A1 (en) Liquid crystal display device
US7630049B2 (en) Display device and method with lower layer film formed on substrate but between transparent conductive film and organic layer and then protective film on the transparent film
JPH11258625A (ja) 表示装置用アレイ基板及びその製造方法
US6317185B1 (en) Liquid crystal display apparatus
JP2000314897A (ja) 液晶表示装置
JP2002162640A (ja) 横電界型液晶表示装置及びその製造方法
KR100905662B1 (ko) 액정표시장치 제조 방법 및 배선 구조
JPWO2002025365A1 (ja) 液晶表示装置
JPH0764109A (ja) 液晶表示装置
JPH11258632A (ja) 表示装置用アレイ基板
JPH11259016A (ja) 表示装置用アレイ基板の製造方法
JP2690404B2 (ja) アクティブマトリクス基板
US7880169B2 (en) Display apparatus and manufacturing method thereof
JPH07114043A (ja) 液晶表示装置及びその製造方法
JPH11258633A (ja) 表示装置用アレイ基板の製造方法
JP2001223217A (ja) 銅配線基板及びその製造方法並びに液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090827

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee