JP3785900B2 - 液晶表示装置とその製造方法 - Google Patents

液晶表示装置とその製造方法 Download PDF

Info

Publication number
JP3785900B2
JP3785900B2 JP2000134189A JP2000134189A JP3785900B2 JP 3785900 B2 JP3785900 B2 JP 3785900B2 JP 2000134189 A JP2000134189 A JP 2000134189A JP 2000134189 A JP2000134189 A JP 2000134189A JP 3785900 B2 JP3785900 B2 JP 3785900B2
Authority
JP
Japan
Prior art keywords
liquid crystal
conductive layer
layer
wiring
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000134189A
Other languages
English (en)
Other versions
JP2001311954A5 (ja
JP2001311954A (ja
Inventor
卓也 ▲高▼橋
寿輝 金子
克 田村
賢一 鬼沢
正倫 寺門
健一 茶原
孝洋 落合
勝 高畠
雄一 原野
英明 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2000134189A priority Critical patent/JP3785900B2/ja
Publication of JP2001311954A publication Critical patent/JP2001311954A/ja
Publication of JP2001311954A5 publication Critical patent/JP2001311954A5/ja
Application granted granted Critical
Publication of JP3785900B2 publication Critical patent/JP3785900B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Weting (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は薄膜トランジスタ(TFT)によって駆動するアクティブマトリクス型液晶表示装置(AM−LCD)、及びその配線形成方法に関する。
【0002】
【従来の技術】
薄型化・軽量化・高精細化が図れる画像表示装置として、従来のブラウン管に比べ、薄膜トランジスタ駆動液晶表示装置(TFT−LCD)の市場が拡大している。TFT−LCDは、ガラス基板上に形成された、ゲート配線,データ配線,ゲート配線とデータ配線の交点付近に作製された薄膜トランジスタ,薄膜トランジスタに接続された画素電極,ゲート絶縁膜,保護膜と、対向基板と、前記ガラス基板と前記対向基板との間に挟持された液晶層などから構成される。近年、TFT−LCDの画面の大型化,高精細化が進行するにつれ、配線の低抵抗化や生産歩留り等に関する要求仕様は厳しくなりつつある。配線の低抵抗化の目的では、アルミニウムまたはアルミニウム合金が従来から広く採用されている。
【0003】
しかしながら、アルミニウムまたはアルミニウム合金を単層で配線に適用すると多くの場合その表面にヒロックが生成し、ひいては配線を覆う絶縁膜のカバレッジ不良の原因となる。また、画素電極材料であるインジウムを含有した酸化物、例えばインジウムティンオキサイド(ITO:Indium Tin Oxide)やインジウムジンクオキサイド(IZO:Indium Zinc Oxide)とアルミニウムまたはアルミニウム合金とのコンタクト抵抗は高く、両者を電気的に直接接続することは実用的ではない。
【0004】
そこで、例えば逆スタガ型のTFT−LCDのゲート配線では、アルミニウムまたはアルミニウム合金の配線パタンを高融点金属で覆うようなクラッド構造による対策が講じられている。そこで、アルミニウムまたはアルミニウム合金の配線パタンを第2の導電層で覆ったクラッド構造とし、画素電極材料とのコンタクト特性は第2の導電層が担い、配線としての導電性はアルミニウムまたはアルミニウム合金で担っている。このような例は、例えば、特開平5−341299号公報,特開平7−64109号公報,特開平9−26602号公報,特開平9−127555号公報,特開平10−213809号公報に記載されている。
【0005】
上述したクラッド構造を形成するためには、ホトリソグラフィーを、アルミニウムまたはアルミニウム合金に対して1回、さらに第2の導電層に対して1回、の計2回実施する必要がありプロセスが煩雑になる。
【0006】
そこでプロセスの簡略化を計る目的で、アルミニウムまたはアルミニウム合金と第2の導電層を連続的に積層成膜し、1回のホトリソグラフィーと積層膜の一括エッチングにより配線パタンを形成する方法が採られている。この場合、第2の導電層としては、アルミニウムまたはアルミニウム合金との一括エッチングが可能な高融点金属材料であるモリブデンまたはモリブデン合金が用いられる。
【0007】
特に、特開平4−20930号公報では、第2の導電層としてクロムを0.5〜10重量%含有するモリブデン合金を採用した配線構造について記載されている。リン酸,硝酸,酢酸を混合した溶液で積層膜を一括湿式エッチングしており、配線断面のテーパ角を50°に加工している。この場合、モリブデン−クロム合金にはSF6 等のフッ素系ガスによるドライエッチングに対する耐性がある。このため、配線の上層にあるSiN絶縁膜にコンタクトホール等の接続手段をSF6 ガスによるドライエッチングで加工しても第2の導電層がコンタクトホール底部で消失することがなく、第2の導電層と画素電極とが接続されることにより良好なコンタクト特性が得られる。モリブデンとアルミニウムとの積層配線をリン酸,硝酸を混合した溶液で一括エッチングしたときの配線断面形状を、ディップ方式とシャワー方式の両エッチング方式について検討した例として、Digestof Technical Papers of 1994 INTERNATIONAL WORKSHOP ON ACTIVE-MATRIX LIQUID-CRYSTAL DISPLAYS, November 30 - December 1, 1994, KOGAKUIN UNIVERSITY, Shinjuku, Tokyo, Japan, p188. がある。これによると、ディップ方式の場合には配線断面が順テーパ加工がなされるが、シャワー方式の場合にはアルミニウム層に対してモリブデン層が庇状に迫り出す断面形状になることが報告されている。特開平9−331066号公報では、第2の導電層としてチタン,モリブデン,タンタル,タングステン,ジルコニウム、またはこれらの複合材料を用いている。この発明では遮光膜と配線とが同時に同一プロセスで形成されるが、第2の導電層は遮光膜の反射率を抑える役割を担っている。第2の導電層を複合材料とした場合の元素の組み合わせやその合金組成については言及されていない。
【0008】
特開平11−258633号公報では、第2の導電層がクロム,モリブデン,タングステン,チタン,ジルコニウム,ハフニウム,バナジウム,ニオブ,タンタルから選ばれた金属またはそれらの合金である表示装置用アレイ基板の製造方法について記載されている。これにより、アルミニウム合金膜のヒロックを防止し、さらに画素電極のドライエッチング時のアルミニウム合金膜の腐食を防止している。第2の導電層を合金とした場合の元素の組み合わせや、合金組成については言及されていない。
【0009】
【発明が解決しようとする課題】
液晶表示装置用アレイ基板の生産性を高めるための方策として、マザーガラスの基板寸法の大型化が進んでいる。例えば、フラットパネル・ディスプレイ2000、日経BP社、p56(1999)によれば、1998年には基板寸法が590×670mm2,600×720mm2,650×830mm2 の製造ラインが稼動しており、2000年には680×880mm2、730×920mm2の製造ラインが稼動する予定である。
【0010】
各製造装置もマザーガラスの基板寸法の大型化に対応している。湿式エッチング装置の場合、ディップ方式では液の攪拌が不充分となることに起因し大面積基板で均一にエッチングすることが不可能に近く、大面積で均一性の高い湿式エッチングにはシャワー方式が不可欠である。しかしながら、上述したように、モリブデンとアルミニウムとの積層配線をリン酸,硝酸を混合した溶液でシャワー方式で一括エッチングしたときは、モリブデン層が庇状に迫り出した配線断面形状に加工されてしまう。発明者らが、モリブデン合金とアルミニウム合金との積層膜に対してリン酸,硝酸,酢酸を混合した溶液でシャワー方式で一括エッチングを試みた実験でも同様の配線断面形状が再現された。このような配線形状の上層に絶縁膜を形成した場合、カバレッジ不良の問題が生じ、延いては生産歩留まりの低下に繋がる。
【0011】
そこで、シャワー方式の湿式エッチングを用いて、モリブデン合金とアルミニウム合金との積層配線の断面をテーパ状に加工し、その上層の絶縁膜のカバレッジを良好にすることが本発明が解決しようとする第1の課題である。
【0012】
上記第1の課題を解決する際には、第2の導電層に対してSF6 等のフッ素系ガスによるドライエッチングに対する耐性を確保し、配線上層のSiN絶縁膜にコンタクトホール等の接続手段を加工しても第2の導電層がコンタクトホール底部で消失することがなく、第2の導電層と画素電極とが接続されることを両立することが本発明が解決しようとする第2の課題である。
【0013】
上層がモリブデン合金,下層がアルミニウム合金の積層配線を一括エッチング加工した場合、下層の側面部はアルミニウム合金が露出した状態になるためこの部分からのヒロックの発生が懸念される。そこで、アルミニウム合金のヒロックを抑制することが本発明が解決しようとする第3の課題である。
【0014】
また、上記の課題を解決する際には、高い生産効率やプロセスマージンをできる限り確保することも本発明が解決しようとする課題のひとつである。
【0015】
【課題を解決するための手段】
上述の第1の課題と第2の課題を同時解決するための第1の手段は、第2の導電層として、モリブデン−クロム合金と同等以上のSF6 等のフッ素系ガスによるドライエッチングに対する耐性を有し、かつアルミニウム合金との一括エッチング液に対するウェットエッチングレートがモリブデン−クロム合金よりも充分に大きい材料を採用することである。
【0016】
発明者らは、このような材料を発見するために、モリブデンに対しクロム,チタン,タンタル,ジルコニウム,ハフニウムの各合金添加元素を種々の濃度添加した合金を調整し、それらモリブデン合金のSF6ガスによるドライエッチングレートと、燐酸−酢酸−硝酸溶液に対するウェットエッチングレートを測定した。横軸をウェットエッチングレート、縦軸をドライエッチングレートとした図20に結果を示す。各合金添加元素に対して、合金添加濃度とともにウェットエッチングレートとドライエッチングレートが低下するような線図が得られる。なお、ドライエッチングレートの検出下限値は0.02nm/s であった。モリブデン−タンタル合金は、モリブデン−クロム合金と比較して、ドライエッチングレートが低下しない割にウェットエッチングレートが大きく低下するため、本発明の目的には適合しない。モリブデン−タングステン合金やモリブデン−ニオブ合金の場合も同様である。それに対し、モリブデン−ジルコニウム及びモリブデン−ハフニウム合金は、モリブデン−クロム合金と比較して、ウェットエッチングレートが低下しない割にドライエッチングレートが大きく低下するため、本発明の目的に適合する。
【0017】
ここには、記載しないがバナジウム添加でもドライエッチレートを大きく低下させる効果がある。第2の導電層を走査信号線に適用する場合には、第2の導電層のドライエッチング耐性としてSiNとのエッチング選択比7以上が求められる。SiNのSF6 ガスによるドライエッチングレートは19.4nm/sであるため、第2の導電層のドライエッチングレートは2.78nm/s 以下であれば必要なドライエッチング耐性を満たす。このために必要なジルコニウム添加量は2.6重量%以上、ハフニウム添加量は4.9重量%以上である。第2の導電層を映像信号線に適用する場合には、第2の導電層のドライエッチング耐性としてSiNとのエッチング選択比14以上が求められる。SiNのSF6ガスによるドライエッチングレートは19.4nm/s であるため、第2の導電層のドライエッチングレートは1.39nm/s 以下であれば必要なドライエッチング耐性を満たす。このために必要なジルコニウム添加量は4.0 重量%以上、ハフニウム添加量は7.3 重量%以上である。アルミニウム合金と第2の導電層との一括湿式エッチングにより配線断面形状をテーパ状に加工するためには、少なくてもアルミニウム合金と同等以上のウェットエッチングレートが必要である。これを満たすジルコニウム添加量は23重量%以下、ハフニウム添加量は36重量%以下である。
【0018】
また、シャワー方式を用いて充分なテーパ制御性のマージンを確保するためには、アルミニウム合金の2.4 倍のウェットエッチングレートが必要である。これを満たすジルコニウム添加量は14重量%以下、ハフニウム添加量は22重量%以下である。なお、アルミニウム合金はAl−9.8wt%Nd とし、そのウェットエッチングレートは5.1nm/s であった。なお、上記のようなモリブデン−ジルコニウム及びモリブデン−ハフニウム合金の効果は、モリブデン−ジルコニウム−ハフニウム三元合金の場合でも同様に得ることができる。
【0019】
また、ウェットエッチング条件や積層膜の構成によっては、ウェットエッチングレートが適度に遅い方がテーパ制御しやすい場合がある。この場合はモリブデン−ジルコニウムやモリブデン−ハフニウム合金にクロムを適当量添加することによってウェットエッチングレートを制御することが可能である。モリブデン−チタン合金は、モリブデン−クロム合金と比較して、ウェットエッチングレートの低下の割にドライエッチングレートが少し大きく低下する。モリブデン−ジルコニウム及びモリブデン−ハフニウム合金ほど大きな効果は無いが、本発明の目的に適合する。走査信号線に適用するために必要なチタン添加量は2.3 重量%以上、映像信号線に適用するために必要なチタン添加量は3.4 重量%以上である。また、アルミニウム合金と同等以上のウェットエッチングレートを得るためのチタン添加量は6.7 重量%以下、シャワー方式を用いて充分なテーパ制御性のマージンを確保するためのチタン添加量は4.0 重量%以下である。また、モリブデン−チタン合金には、大気中生成酸化膜に覆われたアルミニウム合金の上層に成膜した場合にでも、アルミニウム合金との電気的コンタクトが良好に確保できる効果もある。これは、チタンにアルミニウム酸化物の酸素を奪う能力があるためである。すなわち、アルミニウム合金とモリブデン−チタン合金との積層の場合は、真空を破ることの無い連続成膜が必ずしも必要ではないため、生産上の制約が少なくなる。なお、モリブデン−クロム合金の場合、映像信号線へ適用するためのドライエッチング耐性確保と、シャワー方式を用いて充分なテーパ制御性のマージンを確保することとを両立することはできない。
【0020】
上述の第1の課題と第2の課題を同時解決するための第2の手段は、アルミニウム合金と第2の導電層を一括エッチングするためのエッチング液組成を調整することにより配線を形成する方法である。すなわち、リン酸(H3PO4)と硝酸(HNO3)と酢酸(CH3COOH)と水(H2O)とを含む混合物で、硝酸(HNO3)を7モル%以上12モル%以下含み、フッ化アンモニウム(NH4F)とフッ化水素(HF)の少なくともどちらか一方を0.01から0.1モル%程度の微量含む組成のエッチング液組成とする。上述のような硝酸濃度にすることにより、レジストパタンの断面端部が捲り上がるため、レジストと接する第2の導電層のサイドエッチング速度が大きくなり、シャワー方式でもテーパ形状のエッチング加工が可能になる。また、フッ化アンモニウムまたはフッ化水素を微量添加することにより、アルミニウム合金表面のエッチング残さ物の生成を抑制できる。また、エッチング装置のシャワーノズルを揺働することによって、テーパ形状の面内均一性が向上する。この組成のエッチング液を用いたシャワーエッチングの場合は、モリブデン合金のウェットエッチングレートがアルミニウム合金のそれよりも少し低い3.8nm/s でもテーパ加工が可能である。すなわち、この場合のモリブデンへの合金添加量の上限値は、クロムの場合3.0 重量%、ジルコニウムの場合26重量%、ハフニウムの場合41重量%、チタンの場合7.6重量%である。上述の第3の課題は、配線下層を0.2 at%以上望ましくは2at%以上のネオジムを含むアルミニウム合金にすることにより解決できる。また、走査信号線の場合、画素電極との接続のために第2の導電層を必要とする領域は走査信号線の端子部だけであり、画素部では不要である。そこで画素部分のみアルミニウム合金を陽極化成することによって、ヒロック等に起因した絶縁膜のカバレッジ不良を充分に低減することができる。本発明のMo−8wt%Zr合金とAl−Nd合金の積層膜をゲート配線に適用する場合、上層のMo−8wt%Zr膜を電気化学的に除去した後、Al−Nd合金を陽極化成し、ゲート配線の上層部に選択的に酸化アルミニウム膜を形成し、ゲート絶縁膜の絶縁耐圧の信頼性を大幅に向上できる。アルミニウム合金配線を画像信号線に適用する場合には、アルミニウム合金層の下層に第3の導電層を設けることにより半導体層とのコンタクトを確保できる。この場合は、画素電極のエッチングの際にアルミニウム合金がダメージを受けないように、弱酸のエッチング液が使用可能なアモルファスインジウムティンオキサイド(a−ITO)とインジウムジンクオキサイド(IZO)を画素電極とすることが望ましい。走査信号線のアルミニウム合金及び第2の導電層と、画像信号線のアルミニウム合金及び第2の導電層とを共通化すれば、液晶表示装置のアレイ基板の生産に必要なスパッタターゲットの種類を少なくすることができ、スパッタ装置運用の自由度が向上するため生産上有利である。さらに画像信号線の第3の導電層をも共通化することにより、その効果はより大きくなる。一方、画像信号線をモリブデン合金単層で構成することも可能である。アルミニウム合金を用いないため、画素電極エッチングの際の配線ダメージを考慮する必要は無く、画素電極として信頼性の高い多結晶インジウムティンオキサイド(poly−ITO)を採用することができる。この用途に用いるモリブデン合金は、ドライエッチング耐性としてSiNとのエッチング選択比3.5以上が求められ、これを満たすために必要なクロム添加量は0.35wt%以上、チタン添加量は1.3wt%以上、ジルコニウム添加量は1.4wt%以上、ハフニウム添加量は2.6 wt%以上である。これらのモリブデン合金の中でも、ドライエッチング耐性と低抵抗率とを両立できるモリブデン−クロム合金が適している。
【0021】
【発明の実施の形態】
(実施例1)
以下、本発明の実施の形態につき、実施例の図面を参照して詳細に説明する。図1は本発明による液晶表示装置の一実施例を説明する要部の模式断面図である。この液晶表示装置は、ガラス基板1の内面に薄膜トランジスタTFTなどを形成したアクティブマトリクス基板と、同じくガラス基板12の内面にカラーフィルタ14などを形成したカラーフィルタ基板との対向間隙に液晶組成物からなる液晶層18を挟持して構成される。
【0022】
また、図2は本発明による液晶表示装置の一実施例であり、ゲート配線の積層構造を説明する要部模式断面図、図3は本発明による液晶表示装置の一実施例であり、ソースおよびドレイン配線の積層構造の一例を説明する要部模式断面図である。なお、図4は薄膜トランジスタTFTから離れた場所におけるゲート配線で、その端部で配線端子を構成する構造を示す。
【0023】
すなわち、図1に示したように、アクティブマトリクス基板は、ガラス基板1の内面にアルミニウム配線2としてアルミニウム−9.8wt%ネオジム合金(Al−9.8 wt%Nd)を成膜する。次いでモリブデン層3として、モリブデン−8wt%ジルコニウム合金(Mo−8wt%Zr)をスパッタリング法を用い成膜温度120°Cで連続成膜する。ゲート配線のレジストパターンをホトリソグラフィ法で形成した後、リン酸,硝酸,酢酸、さらにフッ化アンモニウムを添加した水溶水からなるエッチング液でシャワーエッチング法を用い、一括ウェットエッチングする。このエッチング液では、Mo−8wt%Zr合金のエッチングレートはアルミニウム合金より約4倍速い。このことにより、大面積の基板でもエッチング寸法精度良く、図2に示したように配線の端面形状を順テーパ形状に加工することができる。ゲート配線として図3に示すように、モリブデン−ジルコニウム合金(Mo−8wt%Zr合金)層2′,アルミニウム−ネオジム合金(Al−Nd合金)層2,モリブデン−8wt%ジルコニウム合金(Mo−8wt%Zr合金)層3を連続成膜して3層構造を作成して良い。Mo/Alの2層構造に比較すると積層構造は複雑になるが、下層のMo層が存在する場合、積層構造の順テーパ形状が安定して形成されるすることが、実験で確認されている。これは、AlとMoとのエッチング状態が大きく異なることに起因する現象であり、下層Mo層が存在することで、上層Mo層のエッチングの進行が安定するためである。
【0024】
ゲート配線のエッチング後、レジストを剥離し、プラズマCVD法でSiNのゲート絶縁層4,i−a−Si層5とn+a−Si層6を連続成膜する。そして、a−Si層の島を加工するためにゲート配線の加工と同様にレジストを塗布し、ドライエッチング法でi−a−Si層5とn+a−Si層6をエッチング加工する。
【0025】
a−Si層の島の加工用レジストを剥離後、図3に示したように、ソースおよびドレイン配線のため、前述のモリブデン−ジルコニウム合金(Mo−8wt%Zr合金)層7,アルミニウム−9.8wt%ネオジム合金(Al−9.8wt%Nd合金)層8,モリブデン−8wt%ジルコニウム合金(Mo−8wt%Zr合金)層9を連続成膜して3層構造層を作製する。次に、ホトリソグラフィ工程でソース電極とドレイン電極用のレジストを形成する。
【0026】
そして、ゲート配線のエッチング加工と同様に、リン酸,硝酸,酢酸、さらにフッ化アンモニウムを添加した水溶液からなるエッチング液で上記の多層構造層を一括でエッチング加工する。この場合、純モリブデン(Mo)のエッチングレートはアルミニウム(Al)のエッチングレートの10倍以上とはるかに速いため、モリブデン層のみが速くエッチングされ、良好な形状にならない。そのため、モリブデン(Mo)にジルコニウム(Zr),ハフニウム(Hf),チタン(Ti),タンタル(Ta)等を添加して合金のエッチングレートを低下させ、アルミニウムのエッチングレートの1倍〜4倍となるように添加する。好ましくは2倍となるように添加する。
【0027】
図5は金属配線のウェットエッチングレートの合金添加量依存性の説明図である。なお、図5にはアルミニウム−ネオジウム合金のウェットエッチングレートも示してある。
【0028】
すなわち、クロム(Cr)では2wt%の添加、チタン(Ti)とタンタル(Ta)では5〜20wt%の添加で、モリブデン合金のエッチングレートをアルミニウム(Al)のそれより速く設定できる。また、上記の混酸の組成を調整することで、3層の積層構造層の配線の端面形状を順テーパ形状に加工することが可能となる。
【0029】
積層構造層の連続エッチングではエッチング時間が長くなるが、チタンを添加することでモリブデン合金とレジストの密着性を大幅に向上できる。純モリブデンでは表面酸化膜が現像液に溶解し易く、その結果としてレジストと積層構造層の間の界面に微小な空洞が形成され、そこにエッチング液が滲み込んで配線が局部的に細くなったり、断線したりする。
【0030】
しかし、添加したチタンが酸化して酸化チタンとなることで、表面の汚染物が分解され、表面の親水性を増すことができる。その結果、局部的な水しみを防止でき、レジストの密着不良に起因する断線を防止することができる。ジルコニウム(Zr),ハフニウム(Hf),クロム(Cr)でも同様に、酸化物を安定化させることで、同様の効果が確認できた。
【0031】
次に、ソースおよびドレイン配線をマスクとしてn+a−Si層6をドライエッチング法でエッチングして除去し、チャネル部を形成する。
【0032】
その後、CVD法を用いてパッシベーション層10としての窒化シリコン層(SiN)を230℃で成膜する。
【0033】
ゲート配線とドレイン配線のそれぞれの端子において、各端子上にスルーホールを形成する。ドレイン配線のスルーホールは図1に符号19で示し、ゲート配線端子部のスルーホールは図4の符号20で示してある。
【0034】
図4に示したように、ゲート配線端子を形成する場合は、パッシベーション層10およびゲート絶縁層4の両方の層に穴を開ける。本実施例では、同一のホトマスクでスルーホールパターンを形成し、ドライエッチング法で両層を同時に加工する。
【0035】
パッシベーション層10の最上部にエッチングレートの速い層を形成し、最上部が優先的にサイドエッチングされるようにすることで、パッシベーション層10とゲート絶縁層4の端面形状を順テーパ状に加工する。
【0036】
ゲート配線端子部分のパッシベーション層10およびゲート絶縁層4の膜厚は図1に示した薄膜トランジスタTFT部分よりも厚いため、ゲート配線端子用に加工するスルーホール20は、ドレイン電極またはソース電極のスルーホール19より深い。したがって、当該スルーホールの加工中に、ドレインおよびソース配線のスルーホール19が先に加工され、その下層の電極、すなわち図1のアルミニウム合金層8とモリブデン合金層9の積層構造の電極は長時間ドライエッチング雰囲気に曝されることになる。
【0037】
このとき、上記ソース電極の上層の金属が純モリブデンの場合、ドライエッチングレートが速く、当該純モリブデン層の下層のアルミニウム層表面が表面に現れてしまう。この上層の純モリブデン層のドライエッチング耐性を増すために、種々の元素を添加した場合のドライエッチングレートを図6に示した。すなわち、図6は金属配線のドライエッチングレートの合金添加量依存性の説明図である。図6に示したように、検討した全ての元素においてドライエッチングレートを遅くする効果がある。これは、合金化することで各元素の結合エネルギーが増加するためと考えられる。ソース,ドレイン配線の場合、最上層のMo合金膜がドライエッチで消失しないようにするためには、パッシベーション膜との選択比で14,ドライエッチレートで1.4 nm/s以下であることが必要である。これらの中で、特にタンタル(Ta)とタングステン(W)では添加量を増加させてもドライエッチレートを1.4 nm/s以下にすることは出来ない。一方、クロム(Cr)では約2.5 wt%、ジルコニウム(Zr)では4wt%、ハフニウムでは7.3 wt%、チタン(Ti)では7wt%以上添加することが必要である。すなわち、上記の元素を添加したモリブデン合金をアルミニウム層の上層に積層することによってドレインおよびソース配線端子用のスルーホールの電極表面にアルミニウムが現れることを防止することができる。このスルーホールの形成後、ドレインおよびソース電極では画素電極となるインジウムチンオキサイド(ITO)膜を形成する。また、ゲート、及びドレイン配線端子ではその上部に形成するITO膜11とのコンタクトを良好に保つことができ、配線の端子部での接続安定性を確保して製品の信頼性を向上した液晶表示装置を提供することができる。ITO膜としては、スパッタリング中に少量の水を添加し、室温成膜によりアモルファスITO膜を形成する。アモルファスITO膜を採用することで、そのエッチングは弱酸である3%蓚酸を用いることができる。弱酸を用いることで、ITO膜のエッチング時にパッシベーション膜の下層に形成した積層配線のAl膜との選択性を確保することができる。弱酸のかわりに、Alの表面酸化膜を形成できる酸化性エッチング液である塩酸,硝酸,水の混酸を用いても良い。アモルファス透明導電膜として、アモルファスITO膜のかわりにアモルファス状のインジウムジンクオキサイド(IZO)を用いても良い。この場合、スパッタガスにはアルゴン+酸素混合ガスを用い、成膜温度を室温から200℃の範囲内でスパッタリング法にて成膜する。次に、本発明を適用したアクティブマトリクス型液晶表示装置の要部構成について説明する。
【0038】
図7は本発明を適用した液晶表示装置のアクティブマトリクス基板上に形成した一画素部分の模式平面図である。1はアクティブマトリクス基板、2Aはゲート配線(電極)、3Aはドレイン配線、3Bはドレイン電極、3Cはソース電極、11Aは画素電極、5は半導体層、19はコンタクトホール、TFTは薄膜トランジスタを示す。なお、上記ドレイン配線3Aとドレイン電極、3Bおよびソース電極3Cは、同一の積層構造であるため、図1ではドレインおよびソース配線(電極)として一括で表示してある。また、ドレイン配線(電極)3Aとソース配線(電極)3Bは、動作中入れ替わるものであるため、説明の都合上、図1においてはドレインまたはソース配線(電極)として説明してある。
【0039】
そして、ドレイン配線3A,ドレイン電極3B,ソース電極3Cは図1におけるアルミニウム合金層8とモリブデン合金層7及び9の積層構造からなり、ゲート配線(電極)2Aは図1におけるアルミニウム合金層2とモリブデン合金層3の積層構造からなる。
【0040】
ゲート配線(電極)2Aを形成した基板1の表面の全域には、ゲート配線(電極)2Aと、ドレイン配線3Aとドレイン電極3Bおよびソース電極3Cとの層間絶縁を図るためのゲート絶縁層4として窒化シリコン(SiN)層が形成される(図1)。
【0041】
そして、ゲート電極2Aとドレイン配線3Aで囲まれる画素領域の一角におけるゲート絶縁層4の上部には薄膜トランジスタTFTが形成される。この薄膜トランジスタTFTの形成領域においては、ゲート絶縁膜として機能するパッシベーション層4の上層で前記ゲート電極3Bの上部に位置するゲート絶縁層4の表面にはゲート電極2Aに跨がるようにしてアモルファスシリコン(a−Si)からなる半導体層5が形成されている。
【0042】
そして、この半導体層5は、ドレイン電極3Bとソース電極3Cの形成領域の下層となるように形成されている。ドレイン電極3Bとソース電極4を半導体層5との積層構造とするのは、段切れ防止と交差するゲート電極3Aとの間の容量を低減させるためである。
【0043】
薄膜トランジスタTFTの形成領域における半導体層5の表面にはドレイン電極3Bおよびソース電極3Cが形成され、これら各電極3B,3Cはそれを平面的に見た場合に前記ゲート電極2Aを間にして互いに対向して配置される。
【0044】
なお、半導体層5の表面のドレイン電極3Bおよびソース電極3Cとの界面には当該半導体層5に高濃度の不純物がドープされたコンタクト層が形成されているが図示は省略してある。この高濃度の不純物層は、半導体層5を形成した時点でその全面に形成されており、その後に形成するドレイン電極やソース電極をマスクとして当該各電極から露出している不純物層をエッチングすることによって形成される。そして、ドレイン電極3Bおよびソース電極3Cは、同一の工程で、かつ同一の材料で形成される。
【0045】
また、図7に示したように、ソース電極3Cは画素電極11Aの形成領域にまで延在して形成され、この延在部において前記画素電極11Aとのコンタクトをとるように構成されている。図1ではこの画素電極11AをITO11として示してある。
【0046】
このように加工された基板1の表面の全域には、前記薄膜トランジスタTFTへの液晶の直接接触を回避するために、例えばシリコン窒化膜(SiN)からなるパッシベーション層10が形成される(図1)。このパッシベーション層10には前記ソース電極3Cの延在部の一部を露出させるコンタクトホール19が形成されている。
【0047】
そして、このパッシベーション層10の上面における画素領域内には、ITO膜等の透明導電層からなる画素電極11Aが形成される。この画素電極11Aはコンタクトホール19を通してソース電極3Cと電気的に接続される。
【0048】
この場合、画素電極11Aの一部は、薄膜トランジスタTFTを駆動するためのゲート電極2Aとは異なる他の隣接ゲート電極2A′上まで延在するように形成され、これによって画素電極11と隣接ゲート電極2A′との間に介在されるゲート絶縁層4およびパッシベーション層10の積層体を誘電体膜とする付加容量Caddが構成される。
【0049】
なお、図1に示したように、上記のように各種の成膜がなされたアクティブマトリクス基板1は液晶層18を挟んで他方の基板(カラーフィルタ基板)12と貼り合わせられる。このカラーフィルタ基板12の液晶層LC側にはブラックマトリクス13で区画された複数のカラーフィルタ14と、このカラーフィルタ14とブラックマトリクス13を覆う平滑層15を介して各画素領域に共通な共通電極16が例えばITOで形成されている。なお、共通電極16の上層には保護膜17が成膜され、さらにこの保護膜17と液晶層18の界面、およびアクティブマトリクス基板1の液晶層18との界面には液晶層18を構成する液晶組成物の配向方向を規制する配向膜がそれぞれ成膜されているが、図示は省略してある。
【0050】
以上説明した構成とすることによって、各種配線(電極)を良好に形成するとともに、その端子部での接続安定性を確保して製品の信頼性を向上した液晶表示装置を得ることができる。
【0051】
図8は本発明を適用した液晶表示装置を構成するアクティブマトリクス基板の一画素付近の配線構造を説明する模式平面図であって、1は基板、2Aはゲート配線、2A′は隣接ゲート配線、3Aはドレイン配線、3A′は隣接ドレイン配線、3Bはドレイン電極、3Cはソース電極、11Aは画素電極、TFTは薄膜トランジスタ、Caddは付加容量素子を示す。
【0052】
アクティブマトリクス基板1の周辺を除く中央部は表示領域となっており、前記したように、この表示領域には他方の基板であるカラーフィルタ基板と貼り合わせ間隙に液晶層が封止されている。
【0053】
そして、この表示領域には図中X方向に延在するゲート配線2A,2A′とY方向に併設されるドレイン配線3Aが形成されている。また、このゲート配線2A,2A′と絶縁されてY方向に延在し、かつX方向に併設されるドレイン電極3Bとソース電極3Cが形成されている。
【0054】
これらゲート配線2A,2A′およびドレイン配線3A,3A′で囲まれた領域がそれぞれ1画素の領域を構成している。すなわち、上記表示領域はマトリクス状に配置された多数の画素領域の集合体で形成されることになる。
【0055】
各画素領域は、ゲート配線2Aからの走査信号の供給によってオンとされる薄膜トランジスタTFTと、このオンとされた薄膜トランジスタTFTを介してドレイン配線3Aからの映像信号が供給される画素電極11Aとが形成されている。
【0056】
また、これらの薄膜トランジスタTFTおよび画素電極11Aの他に、薄膜トランジスタTFTを駆動するゲート配線2Aとは異なる他の隣接走査信号線2A′と画素電極11Aとの間に付加容量素子Caddが形成されている。
【0057】
この付加容量素子Caddは、薄膜トランジスタTFTがオフとされても画素電極5に映像信号を長く蓄積させておくために設けられている。
【0058】
この種の液晶表示装置においては、画素を選択するための上記した各種配線が基板1上に各種の成膜手段とパターニング手段を用いて前記実施例で説明したように形成されている。
【0059】
図9は本発明を適用したアクティブマトリクス型液晶表示装置の全体構成を説明する展開斜視図である。同図は本発明による液晶表示装置(以下、液晶表示パネル,回路基板,バックライト、その他の構成部材を一体化したモジュール:MDLと称する)の具体的構造を説明するものである。
【0060】
SHDは金属板からなるシールドケース(メタルフレームとも言う)、WDは表示窓、INS1〜3は絶縁シート、PCB1〜3は回路基板(PCB1はドレイン側回路基板:映像信号配線駆動用回路基板、PCB2はゲート側回路基板:走査信号配線駆動用回路基板、PCB3はインターフェース回路基板)、JN1〜3は回路基板PCB1〜3同士を電気的に接続するジョイナ、TCP1,TCP2はテープキャリアパッケージ、PNLは液晶パネル、GCはゴムクッション、ILSは遮光スペーサ、PRSはプリズムシート、SPSは拡散シート、GLBは導光板、RFSは反射シート、MCAは一体化成形により形成された下側ケース(モールドフレーム)、MOはMCAの開口、LPは蛍光管、LPCはランプケーブル、GBは蛍光管LPを支持するゴムブッシュ、BATは両面粘着テープ、BLは蛍光管や導光板等からなるバックライトを示し、図示の配置関係で拡散板部材を積み重ねて液晶表示モジュールMDLが組立てられる。
【0061】
液晶表示モジュールMDLは、下側ケースMCAとシールドケースSHDの2種の収納・保持部材を有し、絶縁シートINS1〜3、回路基板PCB1〜3、液晶表示パネルPNLを収納固定した金属製のシールドケースSHDと、蛍光管LP,導光板GLB,プリズムシートPRS等からなるバックライトBLを収納した下側ケースMCAとを合体させてなる。
【0062】
ドレイン側回路基板PCB1には液晶表示パネルPNLの各画素を駆動するための集積回路チップが搭載され、またインターフェース回路基板PCB3には外部ホストからの映像信号の受入れ、タイミング信号等の制御信号を受け入れる集積回路チップ、およびタイミングを加工してクロック信号を生成するタイミングコンバータTCON等が搭載される。上記タイミングコンバータで生成されたクロック信号はインターフェース回路基板PCB3および映像信号線駆動用回路基板PCB1に敷設されたクロック信号ラインCLLを介して映像信号線駆動用回路基板PCB1に搭載された集積回路チップに供給される。
【0063】
インターフェース回路基板PCB3および映像信号線駆動用回路基板PCB1は多層配線基板であり、上記クロック信号ラインCLLはインターフェース回路基板PCB3および映像信号線駆動用回路基板PCB1の内層配線として形成される。
【0064】
なお、液晶表示パネルPNLはTFTおよび各種の配線/電極を形成したTFT基板と、カラーフィルタを形成したフィルタ基板の2枚の基板を貼り合わせ、その間隙に液晶を封止してなり、TFTを駆動するためのドレイン側回路基板PCB1,ゲート側回路基板PCB2およびインターフェース回路基板PCB3がテープキャリアパッケージTCP1,TCP2で接続され、各回路基板間はジョイナjN1,2,3で接続されている。
【0065】
上記の液晶表示装置によれば、その液晶パネルの各種配線や電極の製造工程を短縮できると共に、断線等の発生を低減した信頼性の高い液晶表示装置を提供できる。なお、本発明は上記の薄膜トランジスタ型の液晶表示装置に限らず、他の型式の液晶表示装置、その他の半導体素子の配線あるいは電極のパターニング加工にも同様に適用できる。
(実施例2)
図10は本発明による液晶表示装置の別実施例を説明する要部の模式断面図である。この液晶表示装置は、ガラス基板1の内面に薄膜トランジスタTFTなどを形成したアクティブマトリクス基板と、同じくガラス基板12の内面にカラーフィルタ14などを形成したカラーフィルタ基板との対向間隙に液晶組成物からなる液晶層18を挟持して構成される。本発明では、実施例1と同様にゲート配線をMo−8wt%Zr/Al−9.8wt%Nd積層配線で形成する。更に同様に、ゲート配線のエッチング後、レジストを剥離し、プラズマCVD法でSiNのゲート絶縁層4、i−a−Si層5とn+a−Si層6を連続成膜する。そして、a−Si層の島を加工するためにゲート配線の加工と同様にレジストを塗布し、ドライエッチング法でi−a−Si層5とn+a−Si層6をエッチング加工する。
【0066】
a−Si層の島の加工用レジストを剥離後、図10に示したように、ソースおよびドレイン配線のため、Cr膜21とCr−Mo合金としてCr−30wt%Mo膜22とを連続成膜して2層構造層を作製する。次に、ホトリソグラフィ工程でソース電極とドレイン電極用のレジストを形成する。そして、エッチング加工には硝酸第2セリウムアンモニウム,硝酸,水からなるエッチング液を用い、シャワーエッチング法にてウェットエッチングする。硝酸の代替品として過塩素酸を添加しても良い。このエッチング液を用い、このCr−30wt%Mo/Cr積層配線をエッチングすると、Cr−30wt%Mo膜とCr膜との腐食電位の違いにより、上層膜であるCr−30wt%Mo膜がCr膜よりエッチングレートが速くなり、その結果、配線端面をテーパ角約50°に順テーパ形状に形状制御することが可能となる。
【0067】
次に、ソースおよびドレイン配線をマスクとしてn+a−Si層6をドライエッチング法でエッチングして除去し、チャネル部を形成する。その後、CVD法を用いてパッシベーション層10としての窒化シリコン層(SiN)を230℃で成膜する。
【0068】
ゲート配線とドレイン配線のそれぞれの端子において、各端子上にスルーホールを形成する。図4に示したように、ゲート配線端子を形成する場合は、パッシベーション層10およびゲート絶縁層4の両方の層に穴を開ける。本実施例では、同一のホトマスクでスルーホールパターンを形成し、ドライエッチング法で両層を同時に加工する。
【0069】
パッシベーション層10の最上部にエッチングレートの速い層を形成し、最上部が優先的にサイドエッチングされるようにすることで、パッシベーション層10とゲート絶縁層4の端面形状を順テーパ状に加工する。この際,ソース端子部,ドレイン端子部のCr−30wt%Mo/Cr積層配線はSF6 ガスを用いたドライエッチにおいて、SiNに対して100以上の大きな選択比を有している。したがって、図4に示すようにゲート端子部のパッシベーション膜/ゲートSiN膜の2層膜のスルーホール20の加工時において、図10に示したソース端子部のスルーホール19下部のCr−30wt%Mo/Cr積層膜が減少することはない。一方、Cr合金と同様にドライエッチング耐性が充分高く、しかも比抵抗を低く抑えることができる場合、Mo合金として、Mo−Ti,Mo−Zr,Mo−Hf,Mo−Cr、Mo−W,Mo−Vの単相でも配線として適用できる。この場合、エッチングには実施例1と同様に、リン酸,硝酸,酢酸、そして水からなるウェットエッチング液を用いて、エッチング加工すれば良い。このスルーホールの形成後、画素電極として、及びゲート端子,ソース,ドレイン電極端子保護膜として、ITO(インジウムチンオキサイド)膜スパッタリング法で形成する。その際、成膜温度は230℃でスパッタガスにはアルゴン+酸素混合ガスを用い、多結晶ITO膜(poly−ITO膜)を形成する。この膜はアモルファスITO膜と異なり、弱酸でのウェットエッチングが困難であり、塩酸濃度の高い王水、又は臭化水素酸(HBr)等の強酸を用いることになる。特にHBrを用い、40℃でウェットエッチングすることにより、レジストからのサイドエッチ量も小さく、寸法精度良くエッチング加工できる。強酸を用いることから、パッシベーション膜をはさんで存在するソース,ドレイン配線には、Al膜を用いることは困難になる。実施例1のようにAl配線をソース,ドレイン配線に適用する場合には、ITOエッチング液に対するパッシベーション膜の耐性を向上させるため、有機膜からなるパッシベーション膜を図10に付け加えれば良い。poly−ITO膜を用いることにより、その下部の金属膜層とのコンタクトを良好に保つことができ、配線の端子部での接続安定性を確保して製品の信頼性を向上した液晶表示装置を提供することができる。例えば、図10で示したスルーホール19でのITO/Cr−30wt%Mo膜のコンタクト抵抗は、2000Ωμm2と低抵抗に設定できる。Cr−50wt%Mo とMo添加量を増加させることにより、コンタクト抵抗は800Ωμm2 と更に低抵抗に設定できる。さらに、図4に示したスルーホール20におけるpoly−ITO/Mo−8wt%Zr膜のコンタクト抵抗は400μm2とより低く抑えることができる。また、poly−ITO膜を用いることにより、異方性導電フィルムを用いたドライバICのバンプとのコンタクト抵抗も低く、かつアモルファスITO膜に比較してコンタクト抵抗値の経時変化をなくし、その安定性を大幅に向上することができる。このようなITO/メタル配線間,異方性導電フィルム/ITO間での低コンタクト抵抗値が実現できるため、ICの実装を従来より簡便かつ信頼性高く改善することができる。図11及び図12には、ゲート及びドレインドライバICチップ間のデータ信号を転送させることにより、フレキシブルプリント基板(FPC)の接続方法を簡略化するとともに、接続信頼性を向上させた例を示す。図11は、ガラス基板1上に異方性導電フィルム(ACF)23を介してチップオングラス(COG)方式で実装した場合の断面図を示す。IC間のデータ転送方式の実現には、まずバスラインには低抵抗化が実現できるようにAl配線を用いる。更に、ドライバICとの低コンタクト抵抗を実現するためAlの上層膜としてMo−8wt%Zr,ICチップのはんだボール下の接続膜にはpoly−ITO膜を採用する。このような配線、及び端子膜材料を選択することにより、バスラインのシート抵抗値は0.3Ω/□,ITO/Mo−8wt%Zr 膜とのコンタクト抵抗値は400Ωμm2と低減し、ITO 膜と異方性導電粒子とのコンタクト抵抗も低く安定している。このような低い配線抵抗とコンタクト抵抗の実現により、ドライバIC24間を、TFT基板上に形成した薄膜配線によるバスライン25で接続し、従来FPCから個々のドライバICに供給されていたパワーと信号とを、このバスラインを介して、順次次段のドライバICに転送することが可能となる。図12は、データ転送方式をゲート側,ドレイン側の両方に適用した場合のバスライン,FPC,ドライバICのレイアウト例を示す。図12において、ゲートドライバ用FPC26から供給された走査信号とゲートドライバ用電源電圧は、ゲートパワーバスライン及び走査信号用バスライン27を介して、ゲートドライバIC28に供給される。ICチップ間でそのデータを転送しつつ、各々次のICチップに信号を書き込む。信号線側では、負荷が大きいため、駆動電源電圧はパワー供給用FPC29からパワーバスライン30を介して供給される。データ信号は、データ信号用FPC31からデータ転送バスライン32を介してドレイン用ドライバIC33間を転送されながら、順次ドライバを駆動する。本方式を採用することで、ゲート側FPCはなくし、ドレイン側のFPC幅を最小限にすることで、接続の信頼性を大幅に向上するとともに、ディスプレイの狭額縁化を図る事が出来る。さらにFPCを小さくすることで、その製造コストの削減が可能となる。
(実施例3)
図13、及び図14には本発明をイン・プレイン・スイッチング型(IPS)の液晶モードに適用した例を示す。図13は図14の液晶セルの断面図であり、図14は平面図を示す。図14において、ゲート配線2A及び対向電極配線2B、及び対向電極2CをMo−8wt%Zr/Al−9.8wt%Nd積層配線で同時に形成する。半導体層を形成後、ソース電極3C,ドレイン配線3A,ドレイン電極3BとしてCr−30wt%Mo/Cr積層配線を用いる。Cr以外でも耐ドライエッチ性を有するMo合金膜でも良い。パッシベーション層10としてCVD法にてSiN膜を形成後、ドライエッチ法にてスルーホール19をソース電極上に形成する。その上に画素電極としてpoly−ITO膜で透明櫛歯電極11を形成する。加工は臭化水素酸(HBr)を用いてウェットエッチング法して実施する。これでTFT基板が完成する。ガラス基板上12上にブラックマトリックス層13と、カラーフィルタ層14、及び表面平坦化膜15を形成し、カラーフィルタ基板を作製する。これを前記TFT基板と重ね合せ、IPS用の液晶18を注入する。本実施例においては、Mo/Al積層配線を用いることで、ゲート電極と同時に形成する対向電極の配線抵抗値がシート抵抗値で0.3Ω/□と小さいため、その時定数を小さく設定でき、視野角160°の大面積のIPS型液晶表示装置が実現できる。本実施例では、ソース,ドレイン配線としてCr−30wt%Mo/Cr積層配線、または耐ドライエッチ性を有するMo合金単層配線を用いたが、実施例1と同様にMo−8wt%Zr/Al−Nd合金/Mo−8wt%Zr3層積層配線を用いても良い。この場合、透明画素電極としてアモルファス状インジウムティンオキサイド(ITO)膜又はインジウムジンクオキサイド(IZO)膜を用い、これを弱酸または硝酸濃度の高い王水でウェットエッチングすることで、ソース,ドレイン配線に対するエッチング耐性を確保することができる。またはHBrガスを用いてドライエッチしても同様な結果が得られる。図14に示すように対向電極2Bがゲート配線2Aと同層に存在する場合、ドレイン配線3Aとの交差部数が2倍となり、その結果、図13におけるゲート絶縁膜4の欠陥によりゲート・ドレイン間、又はゲート・対向電極間ショート確率が増加する。その際には、図13において、ゲート配線及び対向電極表面のMo合金膜を電気化学的に除去した後、Al合金表面を陽極化成し、上記配線上に選択的に酸化アルミニウム膜を形成する。その結果、ゲート絶縁膜がプラズマSiN膜と酸化アルミニウム膜の2層となり、上記層間ショート確率を大幅に低減することができる。
(実施例4)
ゲート配線材料として、Mo−7wt%Zr−0.4%Cr/Al−9.8wt%Nd積層膜を用いた。図20に示したように、モリブデンへの添加元素として、クロムはジルコニウム又はハフニウムと同様、ウェットエッチングレートとドライエッチレートを低下させる作用を示す。本発明では、ウェットエッチングレートに対する添加効果が比較的緩やかで積層配線を制御しやすいZr及びHfを主に添加元素として用いたが、クロムを用いても良い。特にクロムは微量でも効果が大であるため、例えばジルコニウムの代替として0.4 wt%程度添加する。クロムの添加効果としては、上記のエッチレート制御性以外にスパッタリングターゲットの製造効率を大幅に向上できるという利点がある。他の元素に比較して融点が低いため、モリブデン合金のホットアイソスタティックプレス法(HIP法)による焼結性が向上する。その結果、スパッタリングターゲット中の焼結密度が向上する。微小空孔が低減するため、スパッタ時の異常放電や、空孔の存在に起因するスプラッシュの発生を大幅に低減することができた。また、積層配線のMo合金部を電解エッチングなどで除去する際には、電解エッチングしやすいクロムを適量添加すると良い。この場合も添加によるエッチング特性への影響が大きいため、1wt%以下,0.4wt%程度添加するのが良い。
(実施例5)
エッチング特性を制御するための添加元素として、チタンはジルコニウム,ハフニウムとクロムとの中間的な効果を有する。したがって、ゲート配線として、Mo−5%Ti−0.4wt%Cr/Al−9.8wt%Nd、またはMo−6%Ti/Al−9.8wt%Nd も同様の効果がある。さらに、大気中や水溶液中で不安定なモリブデン表面の酸化物をチタン酸化物(TiO2)により安定化することで、レジスト密着性を向上することができる。結果として、局部的なレジストとモリブデンとの密着性不足に起因する、エッチング液の染みこみ断線不良を防止することができる。
(実施例6)
図15は、下層がAl合金であり上層がMo合金である積層配線をシャワー方式の湿式エッチングで形成したときの配線の断面形状を示している。
【0070】
まず、ガラス基板1の上にAl合金2とMo合金3を連続的に成膜する。本実施例では、Al合金2として9.8wt% のNdを含有するAl合金240nmと、Mo合金3として1.6wt% のCrを含有するMo合金20nmをスパッタリング法により成膜した。その後、レジストパタンをホトリソグラフィーにより形成し、シャワーエッチング装置により湿式エッチングを実施する。本実施例では、エッチャントは、硝酸濃度が12モル%であるリン酸(H3PO4)と硝酸(HNO3)と酢酸(CH3COOH)と水(H2O)とを含む混合物である。図15(a)はエッチャントにフッ化アンモニウムまたはフッ化水素を添加しない場合であり、図15(b)は、エッチャントにフッ化アンモニウムを0.01 モル%添加した場合の配線断面形状である。
【0071】
エッチャントにフッ化アンモニウムまたはフッ化水素を添加しない場合は、下層のAl合金2の側面に髭状の生成物7が観察された。この配線パタンの上に化学気相蒸着したSiN膜のカバレッジは不十分であった。一方、エッチャントにフッ化アンモニウムを0.01モル%添加した場合は、フッ化アンモニウムを0.1モル%添加した場合と同様に、配線の断面形状は概ね25°〜30°の順テーパ状に加工された。フッ化アンモニウムの代替として、フッ化水素を0.01 モル%または0.1 モル%添加したエッチャントの場合も同様に、配線の断面形状は概ね25°〜30°の順テーパ状に加工された。これらの配線パタンの上に化学気相蒸着したSiN膜のカバレッジは十分であった。
【0072】
図16は、下層がAl合金であり上層がMo合金である積層配線をシャワー方式の湿式エッチングで形成したときの配線の断面形状を示している。
【0073】
まず、ガラス基板1の上にAl合金2とMo合金3を連続的に成膜する。本実施例では、Al合金2として9.8wt% のNdを含有するAl合金240nmと、Mo合金3として1.6wt% のCrを含有するMo合金20nmをスパッタリング法により成膜した。その後、レジストパタンをホトリソグラフィーにより形成し、シャワーエッチング装置により湿式エッチングを実施する。本実施例では、エッチャントは、フッ化アンモニウムを0.1 モル%添加したリン酸(H3PO4)と硝酸(HNO3)と酢酸(CH3COOH)と水(H2O)とを含む混合物である。
【0074】
図16の(a)はエッチャントの硝酸濃度が5.0モル%の場合であり、配線の断面は上層のMo合金3が庇状に迫り出した形状になった。この配線パタンの上に化学気相蒸着したSiN膜のカバレッジは不十分であった。図16の(b)はエッチャントの硝酸濃度が7.0 モル%の場合であり、配線の断面形状は概ね45°〜49°の順テーパ状に加工された。この配線パタンの上に化学気相蒸着したSiN膜のカバレッジは十分であった。図16の(c)はエッチャントの硝酸濃度が9.5 モル%の場合であり、配線の断面形状は概ね35°〜40°の順テーパ状に加工された。この配線パタンの上に化学気相蒸着したSiN膜のカバレッジは十分であった。図16の(d)はエッチャントの硝酸濃度が12.0 モル%の場合であり、配線の断面形状は概ね25°〜30°の順テーパ状に加工された。この配線パタンの上に化学気相蒸着したSiN膜のカバレッジは十分であった。図16の(e)はエッチャントの硝酸濃度が14.5 モル%の場合である。この場合は、エッチングにより上層のMo合金が大きく後退してしまい。一部配線パタンに虫食い状の欠陥が観察された。
【0075】
図17は、下層がAl合金であり上層がMo合金である積層配線をシャワー方式の湿式エッチングで形成したときの配線の断面形状を示している。まず、ガラス基板1の上にAl合金2とMo合金3を連続的に成膜する。本実施例では、Al合金2として9.8wt% のNdを含有するAl合金240nmと、Mo合金3としてMoにCr,Hf,ZrまたはTiを種々のCr含有量添加したのもの20nmをスパッタリング法により成膜した。その後、レジストパタンをホトリソグラフィーにより形成し、シャワーエッチング装置により湿式エッチングを実施した。本実施例では実施例1と同じく、エッチャント6として、硝酸濃度は12モル%でありフッ化アンモニウムを0.1モル%添加したリン酸(H3PO4)と硝酸(HNO3)と酢酸(CH3COOH)と水(H2O)とを含む混合物を採用した。図17の(a)はMo合金3がCr,Hf,ZrまたはTiを含有しない純Moの場合である。この場合は、エッチングにより上層のMo合金が大きく後退してしまい。一部配線パタンに虫食い状の欠陥が観察された。図17の(b)はMo合金3のCr含有量が0.4 wt%の場合であり、配線の断面形状は概ね20°〜25°の順テーパ状に加工された。Mo合金3のHf含有量が12wt%、およびZr含有量が8wt%、およびTi含有量が2wt%の場合も同様に配線の断面形状は概ね20°〜25°の順テーパ状に加工された。これらの配線パタンの上に化学気相蒸着したSiN膜のカバレッジは十分であった。図17の(c)はMo合金3のCr含有量が1.5wt% の場合であり、配線の断面形状は概ね25°〜30°の順テーパ状に加工された。Mo合金3のHf含有量が30wt%、およびZr含有量が20wt%、およびTi含有量が6wt%の場合も同様に配線の断面形状は概ね25°〜30°の順テーパ状に加工された。これらの配線パタンの上に化学気相蒸着したSiN膜のカバレッジは十分であった。図17の(d)はMo合金3のCr含有量が3.0 wt%の場合であり、配線の断面形状は概ね35°〜40°の順テーパ状に加工された。Mo合金3のHf含有量が41wt%、およびZr含有量が26wt%、およびTi含有量が7.6wt%の場合も同様に配線の断面形状は概ね35°〜40°の順テーパ状に加工された。これらの配線パタンの上に化学気相蒸着したSiN膜のカバレッジは十分であった。図17の(e)はMo合金3のCr含有量が4.0wt%の場合であり、配線の断面は上層のMo合金3が庇状に迫り出した形状になった。Mo合金3のHf含有量が48wt%、およびZr含有量が32wt%、およびTi含有量が9wt%の場合も同様に上層のMo合金3が庇状に迫り出した形状になった。これらの配線パタンの上に化学気相蒸着したSiN膜のカバレッジは不十分であった。
【0076】
図18は、下層がAl合金であり上層がMo合金である積層配線をシャワー方式の湿式エッチングで形成したときの配線の断面形状を示している。
【0077】
まず、ガラス基板1の上にAl合金2とMo合金3を連続的に成膜した。本実施例では、Al合金2として種々のNd含有量のもの240nmと、Mo合金3として1.5wt%のCrを含有するMo合金20nmをスパッタリング法により成膜した。その後、レジストパタンをホトリソグラフィーにより形成し、シャワーエッチング装置により湿式エッチングを実施した。本実施例ではエッチャントとして、硝酸濃度は12モル%でありフッ化アンモニウムを0.1 モル%添加したリン酸(H3PO4)と硝酸(HNO3)と酢酸(CH3COOH)と水(H2O)とを含む混合物を採用した。湿式エッチングの後、真空中にて300℃で配線パタンを熱処理した。
【0078】
図18の(a)はAl合金2のNd含有量が9.8 wt%の場合であり、配線の断面形状は概ね25°〜30°の順テーパ状に加工された。この配線パタンの上に化学気相蒸着したSiN膜のカバレッジは十分であった。図18の(b)は、Al合金2のNd含有量が0.49 wt%の場合であり、配線のAl合金層の側面部にヒロックと思われる突起状生成物が生成した。この配線パタンの上に化学気相蒸着したSiN膜のカバレッジは不十分であった。Al合金2のNd含有量が0.98 wt%の場合は、図18の(a)と同様に、配線の断面形状は概ね25°〜30°の順テーパ状に加工された。しかしながら、湿式エッチングの後の真空中熱処理温度を350℃にすると、図18の(b)と同様にAl合金層の側面部にヒロックと思われる突起状生成物が生成した。
(実施例7)
図19には、シャワーエッチングによるウェットエッチング方法の模式図を示す。ガラス基板をコロ搬送にて水平に搬送しつつ、その上からシャワー状にエッチング液を供給する。図では基板は紙面に対し垂直方向に進行している。エッチングノズルは各点源から放射状にエッチング液を照射する。その際、エッチングの均一性を高めるため、それぞれのエッチングシャワーが一部重複するようにノズルを配置することによって、供給むらなく、均一なエッチングが可能となる。しかし、本発明の配線材料であるMo−8wt%Zr/Al−9.8wt%Nd積層配線のエッチングでは、わずかなシャワー流量分布のばらつきによってエッチングレートが変化することが問題である。特にAl膜は流量が多いほどエッチレートが低下するという特徴がある。その結果、図19に示すように、ノズル直下でシャワー流量の多い領域では、エッチレートが低くなり、その結果、サイドエッチ量が低下する。ノズルオーバーラップ領域では逆の現象が発生し、その結果、ノズル分布に起因してサイドエッチ量のばらつきが発生する。その結果、配線の寸法精度の面内分布が悪化し、液晶ディスプレイの画質にばらつきが発生する。本発明では、Mo合金/Al合金の積層配線のエッチングにおいて、基板の水平搬送方向に対して垂直方向にエッチングノズルを揺動させる。最適揺動角度は、ノズルからの広がり角に依存するが、40°〜100°が望ましい。ノズルを揺動させることによって、シャワー流量が時間的に平均化され,その結果として、サイドエッチ量、すなわち配線寸法のばらつきを大幅に低減できた。エッチング液組成によってはエッチング後の水によるリンスでもMo膜のエッチングが進行することがある。この場合、リンス時の水置換速度を基板面内で均一化する必要があるが、その際にもシャワーノズル揺動処理は有効であることも確認した。
【0079】
【発明の効果】
以上説明したように、ゲート配線(電極),ソースおよびドレイン配線(電極)をモリブデンを主成分とし、モリブデンを固溶するクロム,チタン,タンタル,ニオブのうちの少なくとも1つ以上を添加元素として含む合金層と、アルミニウム合金層との積層配線で構成したことにより、画面の大面積化のための配線の低抵抗化が容易となり、かつ当該配線や電極のホトエッチング工程を簡略化して、低コストかつ表示不良のない高信頼性の液晶表示装置を提供することができる。
【図面の簡単な説明】
【図1】本発明による液晶表示装置の一実施例を説明する要部の模式断面図である。
【図2】本発明による液晶表示装置の一実施例の2層積層構造を説明する要部模式断面図である。
【図3】本発明による液晶表示装置の一実施例の3層積層構造の一例を説明する要部模式断面図である。
【図4】本発明による液晶表示装置の一実施例のゲート配線の端部での配線端子の構造の一例を説明する要部模式断面図である。
【図5】金属配線のウェットエッチングレートの合金添加量依存性の説明図である。
【図6】金属配線のドライエッチングレートの合金添加量依存性の説明図である。
【図7】本発明を適用した液晶表示装置のアクティブマトリクス基板上に形成した一画素部分の模式平面図である。
【図8】本発明を適用した液晶表示装置を構成するアクティブマトリクス基板の一画素付近の配線構造を説明する模式平面図である。
【図9】本発明を適用したアクティブマトリクス型液晶表示装置の全体構成を説明する展開斜視図である。
【図10】本発明による液晶表示装置の一実施例を説明する要部の模式断面図である。
【図11】本発明の液晶表示装置の一実施例のドライバIC実装部の模式断面図である。
【図12】本発明の液晶表示装置の一実施例のドライバIC実装部の平面図である。
【図13】本発明による液晶表示装置の一実施例を説明する要部の模式断面図である。
【図14】本発明による液晶表示装置の一実施例を説明する液晶表示装置画素部の平面図である。
【図15】本発明による配線の断面形状を示す一実施例である。
【図16】本発明による配線の断面形状を示す一実施例である。
【図17】本発明による配線の断面形状を示す一実施例である。
【図18】本発明による配線の断面形状を示す一実施例である。
【図19】本発明の液晶表示装置の製造方法の内,エッチング方法の一実施例である。
【図20】本発明のウェットエッチレートとドライエッチレートの合金元素添加量依存性を示す。
【符号の説明】
1…アクティブマトリクス基板、2…アルミニウム合金層、2A…ゲートバスライン、2B…対抗電極配線、2C…対抗櫛歯電極、3…モリブデン合金層、3A…ドレイン配線、3B…ドレイン電極、3C…ソース電極、4…ゲート絶縁層、5…半導体層(i−a−Si層)、6…コンタクト層(n+a−Si層)、7,9…モリブデン合金層、8…アルミニウム合金層、10…パッシベーション層、11…透明導電層(ITO)、11A…画素電極、12…カラーフィルタ基板、18…液晶層、19,20…スルーホール、21…Cr膜、22…Cr−Mo合金膜、23…異方性導電フィルム、24…ドライバチップ、25…バスライン、26…ゲートライン用FPC、27…パワーバスライン及び走査信号用バスライン、28…ゲートドライバIC、29…パワー供給用FPC、30…パワーバスライン、31…データ信号用FPC、32…データ転送バスライン、33…ドレイン用ドレインドライバ、34…エッチングシャワーノズル、35…エッチング液シャワー。

Claims (10)

  1. 一対の基板と、前記一対の基板に挟持された液晶層とを有する液晶表示装置において、
    前記一対の基板の一方に形成される複数の走査信号線と、前記走査信号線とマトリクス状に交差する複数の映像信号線のいずれかが下層の第1の導電層と上層の第2の導電層との積層構造を含み、前記第1の導電層はAlを主成分とし、前記第2の導電層はZrを含有するMoを主成分とし、前記Zrの含有量が、2.6 重量%以上で23重量%以下であることを特徴とする液晶表示装置。
  2. 一対の基板と、前記一対の基板に挟持された液晶層とを有する液晶表示装置において、
    前記一対の基板の一方に形成される複数の走査信号線と、前記走査信号線とマトリクス状に交差する複数の映像信号線のいずれかが下層の第1の導電層と上層の第2の導電層との積層構造を含み、前記第1の導電層はAlを主成分とし、前記第2の導電層はZrを含有するMoを主成分とし、前記Zrの含有量が、4.0 重量%以上で14重量%以下であることを特徴とする液晶表示装置。
  3. 前記第2の導電層は、ZrとHfを含有するMoを主成分とすることを特徴とする請求項1又は2に記載の液晶表示装置。
  4. 第1の導電層と第2の導電層からなる積層構造を有するのは、前記走査信号線であることを特徴とする請求項1又は2に記載の液晶表示装置。
  5. 前記液晶表示装置は、前記複数の走査信号線及び映像信号線で囲まれる領域に形成された複数の画素内に、前記一対の基板の一方に形成される少なくとも一対の画素電極と対向電極を有し、該画素電極は、前記走査信号線からの走査信号の供給に基づいて駆動される薄膜トランジスタを介して前記映像信号線からの映像信号が供給され、該対向電極は、前記複数の画素に渡って形成される対向電圧信号線を介して基準電圧が供給され、前記第1の導電層と第2の導電層からなる積層構造を有するのは、前記対向電圧信号線又は前記対向電極であることを特徴とする請求項1記載の液晶表示装置。
  6. 前記Alを主成分とする第1の導電層は陽極化成されていることを特徴とする請求項1又は5に記載の液晶表示装置。
  7. 一対の基板と、前記一対の基板に挟持された液晶層とを有する液晶表示装置において、
    前記一対の基板の一方に形成される複数の走査信号線と、前記走査信号線とマトリクス状に交差する複数の映像信号線のいずれかが下層の第3の導電層,第1の導電層,上層の第2の導電層を連続成膜した3層構造を含み、前記第1の導電層はAlを主成分とし、前記第3の導電層はZrを含有するMoを主成分とし、前記第2の導電層はMoを主成分とし、前記Zrの含有量が、4.0 重量%以上で14重量%以下であることを特徴とする液晶表示装置。
  8. 前記第2の導電層は、ZrとHfを含有するMoを主成分とすることを特徴とする請求項7記載の液晶表示装置。
  9. 第1の導電層と第2の導電層と第3の導電層からなる積層構造を有するのは、前記走査信号線であることを特徴とする請求項7記載の液晶表示装置。
  10. 前記液晶表示装置は、前記複数の走査信号線及び映像信号線で囲まれる領域に形成された複数の画素内に、前記一対の基板の一方に形成される少なくとも一対の画素電極と対向電極を有し、該画素電極は、前記走査信号線からの走査信号の供給に基づいて駆動される薄膜トランジスタを介して前記映像信号線からの映像信号が供給され、該対向電極は、前記複数の画素に渡って形成される対向電圧信号線を介して基準電圧が供給され、前記第1の導電層と第2の導電層と第3の導電層からなる3層構造を有するのは、前記対向電圧信号線又は前記対向電極であることを特徴とする請求項7記載の液晶表示装置。
JP2000134189A 2000-04-28 2000-04-28 液晶表示装置とその製造方法 Expired - Fee Related JP3785900B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000134189A JP3785900B2 (ja) 2000-04-28 2000-04-28 液晶表示装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000134189A JP3785900B2 (ja) 2000-04-28 2000-04-28 液晶表示装置とその製造方法

Publications (3)

Publication Number Publication Date
JP2001311954A JP2001311954A (ja) 2001-11-09
JP2001311954A5 JP2001311954A5 (ja) 2004-11-18
JP3785900B2 true JP3785900B2 (ja) 2006-06-14

Family

ID=18642515

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000134189A Expired - Fee Related JP3785900B2 (ja) 2000-04-28 2000-04-28 液晶表示装置とその製造方法

Country Status (1)

Country Link
JP (1) JP3785900B2 (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030016051A (ko) 2001-08-20 2003-02-26 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100944300B1 (ko) * 2001-10-22 2010-02-24 미츠비시 가스 가가쿠 가부시키가이샤 알루미늄/몰리브덴 적층막의 에칭 방법
JP2003149674A (ja) * 2001-11-13 2003-05-21 Hitachi Ltd 液晶表示装置
CN100517797C (zh) 2002-10-17 2009-07-22 旭硝子株式会社 层压体、带配线的基体、有机el显示元件、有机el显示元件的连接端子及它们的制造方法
JP4181853B2 (ja) 2002-11-15 2008-11-19 Nec液晶テクノロジー株式会社 積層膜の複合ウェットエッチング方法
JP2004356616A (ja) * 2003-05-28 2004-12-16 Samsung Electronics Co Ltd 配線用エッチング液及びこれを利用した薄膜トランジスタ表示板の製造方法
WO2006051608A1 (ja) * 2004-11-09 2006-05-18 Advanced Display Inc. エッチング液及びエッチング方法
EP1724790A4 (en) 2004-03-09 2008-10-01 Idemitsu Kosan Co THIN FILM TRANSISTOR AND THIN FILM TRANSISTOR SUBSTRATE AND METHODS OF MANUFACTURING SAME, AND LIQUID CRYSTAL DISPLAY UNIT USING THE SAME, AND RELATED DEVICE AND METHOD, AND SPRAY TARGET AND TRANSPARENT CONDUCTIVE FILM FORMED THEREFOR BY USE OF
KR101061850B1 (ko) * 2004-09-08 2011-09-02 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조방법
JP4749179B2 (ja) * 2005-02-24 2011-08-17 関東化学株式会社 チタン、アルミニウム金属積層膜エッチング液組成物
JP4947942B2 (ja) * 2005-09-20 2012-06-06 出光興産株式会社 スパッタリングターゲット
WO2007026783A1 (ja) * 2005-09-01 2007-03-08 Idemitsu Kosan Co., Ltd. スパッタリングターゲット、透明導電膜及び透明電極
JP4804867B2 (ja) * 2005-10-18 2011-11-02 出光興産株式会社 透明導電膜、透明電極、電極基板及びその製造方法
KR100870217B1 (ko) * 2005-11-29 2008-11-24 미쓰비시덴키 가부시키가이샤 에칭액 및 에칭방법
EP1843194A1 (en) 2006-04-06 2007-10-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance
JP5713204B2 (ja) * 2006-08-11 2015-05-07 Nltテクノロジー株式会社 液晶表示装置
JP2008065300A (ja) * 2006-08-11 2008-03-21 Nec Lcd Technologies Ltd 液晶表示装置
TWI405875B (zh) * 2006-08-22 2013-08-21 Kanto Kagaku 鈦、鋁金屬層積膜之蝕刻液組成物
JP5010873B2 (ja) * 2006-08-23 2012-08-29 関東化学株式会社 チタン、アルミニウム金属積層膜エッチング液組成物
JP4747186B2 (ja) * 2008-06-02 2011-08-17 Nec液晶テクノロジー株式会社 積層膜の複合ウェットエッチング方法
JP5256868B2 (ja) * 2008-06-10 2013-08-07 日本精機株式会社 積層体及び有機elパネル
JP2011040593A (ja) * 2009-08-12 2011-02-24 Seiko Epson Corp 半導体装置ならびに半導体装置の製造方法
JP5452343B2 (ja) * 2010-04-27 2014-03-26 株式会社ジャパンディスプレイ 表示装置およびその製造方法
KR101583147B1 (ko) 2013-07-19 2016-01-06 주식회사 엘지화학 전극 적층체 및 유기 발광 소자
JP6441306B2 (ja) * 2014-02-24 2018-12-19 パイオニア株式会社 発光装置
KR102197854B1 (ko) 2014-05-13 2021-01-05 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 표시기판 및 이의 제조방법
US20170278879A1 (en) * 2014-09-03 2017-09-28 Sharp Kabushiki Kaisha Method for manufacturing metal lamination film, method for manufacturing semiconductor device, and method for manufacturing liquid crystal display device
US10824285B2 (en) 2018-02-06 2020-11-03 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Electrode structure and method for manufacturing the same
CN108399030B (zh) * 2018-02-06 2020-09-04 武汉华星光电半导体显示技术有限公司 电极结构及电极结构的制作方法
JP2018129313A (ja) * 2018-05-15 2018-08-16 パイオニア株式会社 発光装置
KR20200011025A (ko) * 2018-07-23 2020-01-31 가부시키가이샤 리코 금속 산화물, 전계 효과형 트랜지스터, 및 전계 효과형 트랜지스터의 제조 방법
CN112216704A (zh) * 2019-07-12 2021-01-12 群创光电股份有限公司 线路结构以及包含其的电子装置
JP2020038846A (ja) * 2019-12-02 2020-03-12 パイオニア株式会社 発光装置
CN113985667B (zh) * 2021-10-12 2023-08-01 Tcl华星光电技术有限公司 阵列基板及其制备方法、液晶显示面板

Also Published As

Publication number Publication date
JP2001311954A (ja) 2001-11-09

Similar Documents

Publication Publication Date Title
JP3785900B2 (ja) 液晶表示装置とその製造方法
KR100698988B1 (ko) 액정 표시 장치와 그 제조 방법
US6731364B2 (en) Liquid crystal display device
KR100698950B1 (ko) 박막 트랜지스터 어레이 기판의 제조방법
JP2000284326A (ja) 液晶表示装置とその製造方法
JP2985124B2 (ja) 液晶表示装置
KR100481344B1 (ko) 액정 표시 장치
US20030112382A1 (en) Liquid crystal display device
JP2001255543A (ja) 液晶表示装置
JP4884864B2 (ja) Tftアレイ基板及びその製造方法、並びにこれを用いた表示装置
KR100356452B1 (ko) 액정 표시 장치 및 그 제조 방법
JP2001142092A (ja) 液晶表示装置とその製造方法
JPWO2002025365A1 (ja) 液晶表示装置
JP2005121908A (ja) 反射型液晶表示装置および半透過型液晶表示装置ならびにこれらの製法
JP4782803B2 (ja) 反射型液晶表示装置および半透過型液晶表示装置
JP2000171834A (ja) 液晶表示装置とその製造方法
JP4338481B2 (ja) 液晶表示装置用薄膜トランジスタの製法および液晶表示装置用薄膜トランジスタ
JP2005208678A (ja) 液晶表示装置
JPH11258632A (ja) 表示装置用アレイ基板
JP6180200B2 (ja) アクティブマトリクス基板およびその製造方法
JPH11259016A (ja) 表示装置用アレイ基板の製造方法
JP2956782B2 (ja) 液晶表示パネル及びその製造方法
JP2001005028A (ja) 液晶表示装置とその製造方法
JP4098692B2 (ja) Tftアレイ基板の製造方法
JP2000066223A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060313

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090331

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100331

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110331

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110331

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110331

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

Free format text: JAPANESE INTERMEDIATE CODE: R313121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110331

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110331

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120331

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120331

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130331

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130331

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140331

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees