KR100698988B1 - 액정 표시 장치와 그 제조 방법 - Google Patents

액정 표시 장치와 그 제조 방법 Download PDF

Info

Publication number
KR100698988B1
KR100698988B1 KR1020000015331A KR20000015331A KR100698988B1 KR 100698988 B1 KR100698988 B1 KR 100698988B1 KR 1020000015331 A KR1020000015331 A KR 1020000015331A KR 20000015331 A KR20000015331 A KR 20000015331A KR 100698988 B1 KR100698988 B1 KR 100698988B1
Authority
KR
South Korea
Prior art keywords
layer
alloy
conductive layer
liquid crystal
wiring
Prior art date
Application number
KR1020000015331A
Other languages
English (en)
Other versions
KR20000063024A (ko
Inventor
도시끼 가네꼬
마사루 다까바따께
다까히로 오찌아이
다꾸야 다까하시
가쯔미 다무라
겐이찌 오니사와
겐이찌 자하라
마사또모 데라까도
유이찌 하라노
히데아끼 야마모또
Original Assignee
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP8368699A external-priority patent/JP2000275679A/ja
Priority claimed from JP8943799A external-priority patent/JP2000284326A/ja
Priority claimed from JP34978799A external-priority patent/JP2001166336A/ja
Application filed by 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가부시키가이샤 히타치세이사쿠쇼
Publication of KR20000063024A publication Critical patent/KR20000063024A/ko
Application granted granted Critical
Publication of KR100698988B1 publication Critical patent/KR100698988B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Surface Treatment Of Glass (AREA)
  • Weting (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Crystal (AREA)

Abstract

습식 에칭을 이용하여, 상층이 몰리브덴 합금, 하층이 알루미늄 합금인 적층 배선의 단면을 테이퍼 형상으로 가공하고, 절연막의 커버리지를 양호하게 하는 샤워 방식에 의한 일괄 에칭으로 Mo합금/Al합금의 적층 배선의 단면 형상을 테이퍼 형상으로 가공하고, 양호한 절연막 커버리지를 갖는 TFT-LCD.
글래스 기판 상에 게이트 배선을 형성하고, 게이트 배선 상에 레지스터 패턴을 포토리소그래피에 의해 형성하며, 에칭을 인산과 질산을 7몰% 이상 12몰% 이하 포함하고, 불화 암모늄과 불화 수소의 적어도 어느 일측을 0.01 내지 0.1몰% 정도의 소량 포함하는 조성으로 습식 에칭을 행한다.
액정층, 액정 표시 장치, 주사 신호선, 영상 신호선, 제1 도전층, 제2 도전층

Description

액정 표시 장치와 그 제조 방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF MANUFACTURING THE SAME}
도 1은 본 발명에 의한 액정 표시 장치의 일실시예를 설명하는 요부의 모식 단면도.
도 2는 본 발명에 의한 액정 표시 장치의 일실시예의 2층 적층 구조를 설명하는 요부 모식 단면도.
도 3은 본 발명에 의한 액정 표시 장치의 일실시예의 3층 적층 구조의 일례를 설명하는 요부 모식 단면도.
도 4는 본 발명에 의한 액정 표시 장치의 일실시예의 소스 및 드레인 배선의 단부에서의 배선 단자의 구조의 일례를 설명하는 요부 모식 단면도.
도 5는 금속 배선의 습식 에칭 레이트의 합금 첨가량 의존성 설명도.
도 6는 금속 배선의 드라이 에칭 레이트의 합금 첨가량 의존성 설명도.
도 7은 본 발명을 적용한 액정 표시 장치의 액티브 매트릭스 기판 상에 형성한 일화소 부분의 모식 평면도.
도 8은 본 발명을 적용한 액정 표시 장치를 구성하는 액티브 매트릭스 기판의 일화소 부근의 배선 구조를 설명하는 모식 평면도.
도 9는 본 발명을 적용한 액티브 매트릭스형 액정 표시 장치의 전체 구성을 설명하는 전개 사시도.
도 10은 본 발명에 의한 액정 표시 장치의 일실시예를 설명하는 요부의 모식 단면도.
도 11은 본 발명의 액정 표시 장치의 일실시예의 드라이버 IC 실장부의 모식 단면도.
도 12는 본 발명의 액정 표시 장치의 일실시예의 드라이버 IC 실장부의 모식 단면도.
도 13은 본 발명에 의한 액정 표시 장치의 일실시예를 설명하는 요부의 모식 단면도.
도 14는 본 발명에 의한 액정 표시 장치의 일실시예를 설명하는 액정 표시 장치 화소부의 평면도.
도 15, 도 16, 도 17, 도 18은 본 발명에 의한 배선의 단면 형상을 나타내는 일실시예.
도 19는 본 발명의 액정 표시 장치의 제조 방법 중, 에칭 방법의 일실시예.
도 20은 본 발명의 습식 에칭 레이트와 드라이 에칭 레이트의 합금 원소 첨가량 의존성을 도시한 도면.
<도면의 주요부분에 대한 부호의 설명>
1: 액티브 매트릭스 기판 2,8: 알루미늄 합금층
3,7,9: 몰리브덴 합금층 4: 게이트 절연층
5: 반도체층 6: 콘택트층(n+a-Si층)
10: 패시베이션층 11: 투명 도전층(ITO)
12: 컬러 필터 기판
18: 액정층 19, 20: 스루 홀
21: Cr막 22: Cr-Mo 합금막
23: 이방성 도전 필름 24: 드라이버 칩
25: 버스 라인 26: 게이트 라인용 FPC
27: 파워 버스 라인 및 주사 신호용 버스 라인
28: 게이트 드라이버IC 29: 파워 공급용 FPC
30: 파워 버스 라인 31: 데이터 신호용 FPC
32: 데이터 전송 버스 라인 33: 드레인용 드레인 드라이버
34: 에칭 샤워 노즐 35: 에칭액 샤워
본 발명은 박막 트랜지스터(TFT)에 의해 구동하는 액티브 매트릭스형 액정 표시 장치(AM-LCD) 및 그 배선 형성 방법에 관한 것이다.
박형화, 경량화, 고정세화를 도모하는 화상 표시 장치로서, 종래의 브라운관에 비해 박막 트랜지스터 구동 액정 표시 장치(TFT-LCD)의 시장이 확대되고 있다. TFT-LCD는 글래스 기판 상에 형성된 게이트 배선, 데이터 배선, 게이트 배선과 데이터 배선의 교점 부근에 제작된 박막 트랜지스터, 박막 트랜지스터에 접속된 화소 전극, 게이트 절연막, 보호막과, 대향 기판과, 상기 글래스 기판과 상기 대향 기판 사이에 협지된 액정층 등으로 구성된다. 최근, TFT-LCD의 화면의 대형화, 고정세화가 진행됨에 따라 배선의 저저항화나 생산 수율 등에 관한 요구 사양은 엄격해지고 있다. 배선의 저저항화의 목적에서는 알루미늄 또는 알루미늄 합금이 종래부터 널리 채용되고 있다.
그러나, 알루미늄 또는 알루미늄 합금을 단층으로 배선에 적용하면 대부분의 경우 그 표면에 힐록(hillocks)이 생성되고, 나아가서는 배선을 덮는 절연막의 커버리지 불량의 원인이 된다. 또, 화소 전극 재료인 인듐을 함유한 산화물, 예를 들면 인듐 주석 산화물(ITO:Indium Tin Oxide)이나 인듐 아연 산화물(IZO:Indium Zinc Oxide)과 알루미늄 또는 알루미늄 합금과의 콘택트 저항은 높고, 양자를 전기적으로 직접 접속하는 것은 실용적이지 않다. 그래서, 예를 들면 역 스태거형의 TFT-LCD의 게이트 배선에서는 알루미늄 또는 알루미늄 합금의 배선 패턴을 고융점 금속으로 덮는 것과 같은 클래드 구조에 의한 대책이 강구되고 있다.
그래서, 알루미늄 또는 알루미늄 합금의 배선 패턴을 제2 도전층으로 덮은 클래드 구조로 하고, 화소 전극 재료와의 콘택트 특성은 제2 도전층이 담당하고, 배선으로서의 도전성은 알루미늄 또는 알루미늄 합금이 담당하고 있다. 이와 같은 예는, 예를 들면, 특허 공개 평성5-341299호 공보, 특허 공개 평성7-64109호 공보, 특허 공개 평성9-26602호 공보, 특허 공개 평성9-127555호 공보, 특허 공개 평성10-213809호 공보에 기재되어 있다. 상술한 클래드 구조를 형성하기 위해서는 포토리소그래피를 알루미늄 또는 알루미늄 합금에 대하여 1회, 제2 도전층에 대하 여 1회, 합계 2회 실시할 필요가 있어 프로세스가 번잡하게 된다. 그래서 프로세스의 간략화를 도모하는 목적에서 알루미늄 또는 알루미늄 합금과 제2 도전층을 연속적으로 적층 성막하고, 1회의 포토리소그래피와 적층막의 일괄 에칭에 의해 배선 패턴을 형성하는 방법이 채용되고 있다. 이 경우, 제2 도전층으로서는 알루미늄 또는 알루미늄 합금과의 일괄 에칭이 가능한 고융점 금속 재료인 몰리브덴 또는 몰리브덴 합금이 이용된다. 특히, 특허 공개 평성4-20930호 공보에서는 제2 도전층으로서 크롬을 0.5~10 중량% 함유하는 몰리브덴 합금을 채용한 배선 구조에 관하여 기재되어 있다. 인산, 질산, 초산을 혼합한 용액에서 적층막을 일괄 습식 에칭하고 있고, 배선 단면의 테이퍼각을 50(로 가공하고 있다. 이 경우, 몰리브덴 합금에는 SF6 등의 불소계 가스에 의한 드라이 에칭에 대한 내성이 있다. 이 때문에, 배선의 상층에 있는 SiN 절연막에 콘택트 홀 등의 접속 수단을 SF6 가스에 의한 드라이 에칭으로 가공해도 제2 도전층이 콘택트 홀의 저부에서 소실되지 않고, 제2 도전층과 화소 전극이 접속됨으로써 양호한 콘택트 특성이 얻어진다. 몰리브덴과 알루미늄의 적층 배선을 인산, 질산을 혼합한 용액으로 일괄 에칭했을 때의 배선 단면 형상을, 딥 방식과 샤워 방식의 양쪽 에칭 방식에 대하여 검토한 예로서, Digest of Technical Papers of 1994 INTERNATIONAL WORKSHOP ON ACTIVE-MATRIX LIQUID-CRYSTAL DISPLAYS(November 30 - December 1, 1994, KOGAKUIN UNIVERSITY, Shinjuku, Tokyo, Japan, p188)가 있다.
이에 따르면, 딥 방식의 경우에는 배선 단면이 순 테이퍼 가공이 이루어지지 만, 샤워 방식의 경우에는 알루미늄층에 대하여 몰리브덴층이 모자의 차양같이 튀어나온 단면 형상이 되는 것이 보고되어 있다. 특허 공개 평성9-331066호 공보에서는 제2 도전층으로서 티탄, 몰리브덴, 탄탈, 텅스텐, 지르코늄 또는 이들 복합 재료를 이용하고 있다. 본 발명에서는 차광막과 배선이 동시에 동일 프로세스에서 형성되지만, 제2 도전층은 차광막의 반사율을 억제하는 역할을 담당하고 있다. 제2 도전층을 복합 재료로 한 경우의 원소의 조합이나 그 합금 조성에 관해서는 언급되어 있지 않다. 특허 공개 평성11-258633호 공보에서는 제2 도전층이 크롬, 몰리브덴, 텅스텐, 티탄, 지르코늄, 하프늄, 바나듐, 니오브, 탄탈로부터 선택된 금속 또는 그들의 합금인 표시 장치용 어레이 기판의 제조 방법에 관하여 기재되어 있다. 이에 따라, 알루미늄 합금막의 힐록을 방지하고, 또한 화소 전극의 드라이 에칭시의 알루미늄 합금막의 부식을 방지하고 있다. 제2 도전층을 합금으로 한 경우의 원소의 조합이나 합금 조성에 관해서는 언급되어 있지 않다.
액정 표시 장치용 어레이 기판의 생산성을 높이기 위한 방책으로서, 머더 글래스 기판 수치의 대형화가 진행되고 있다. 예를 들면, 플랫 패널 디스플레이 2000, 일본 경제BP사, p56(1999)에 따르면, 1998년에는 기판 수치가 590 x 670㎟, 600 x 720㎟, 650 x 830㎟의 제조 라인이 가동되고 있고, 2000년에는 680 x 880㎟, 730 x 920㎟의 제조 라인이 가동될 예정이다. 각 제조 장치도 머더 글래스 기판 수치의 대형화에 대응하고 있다. 습식 에칭 장치의 경우, 딥 방식에서는 액을 충분히 휘저어 섞기가 곤란하여 대면적의 기판에서 균일하게 에칭하는 것이 불가능하 고 대면적에서 균일성이 높은 습식 에칭에는 샤워 방식이 불가피하다.
그러나, 상술한 바와 같이 몰리브덴과 알루미늄의 적층 배선을 인산, 질산을 혼합한 용액으로 샤워 방식에 의해 일괄 에칭했을 때에는 몰리브덴층이 모자의 차양같이 튀어나온 배선 단면 형상으로 가공되어 버린다. 발명자들은 몰리브덴 합금과 알루미늄 합금의 적층막에 대하여 인산, 질산, 초산을 혼합한 용액으로 샤워 방식으로 일괄 에칭을 시도한 실험에서도 동일한 배선 단면 형상이 재현되었다. 이와 같은 배선 형상의 상층에 절연막을 형성한 경우, 커버리지 불량의 문제가 발생하고, 나아가서는 생산 수율이 저하되게 된다.
그래서, 샤워 방식의 습식 에칭을 이용하여 몰리브덴 합금과 알루미늄 합금의 적층 배선의 단면을 테이퍼 형상으로 가공하고, 그 상층의 절연막의 커버리지를 양호하게 하는 것이 본 발명이 해결하고자 하는 제1 과제이다. 상기 제1 과제를 해결할 때에는 제2 도전층에 대하여 SF6 등의 불소계 가스에 의한 드라이 에칭에 대한 내성을 확보하고, 배선 상층의 SiN 절연막에 콘택트 홀 등의 접속 수단을 가공해도 제2 도전층이 콘택트 홀 저부에서 소실되지 않고, 제2 도전층과 화소 전극이 접속되는 것을 양립하는 것이 본 발명이 해결하고자 하는 제2 과제이다. 상층이 몰리브덴 합금, 하층이 알루미늄 합금의 적층 배선을 일괄 에칭 가공한 경우, 하층의 측면부는 알루미늄 합금이 노출된 상태가 되므로, 이 부분으로부터의 힐록의 발생이 염려된다. 그래서, 알루미늄 합금의 힐록을 억제하는 것이 볼 발명이 해결하고자 하는 제3 과제이다. 또, 상기 과제를 해결할 때에는 높은 생산 수율이나 프 로세스 마진을 가능한한 확보하는 것도 본 발명이 해결하고자 하는 과제의 하나이다.
상술한 제1 과제와 제2 과제를 동시에 해결하기 위한 제1 수단은 제2 도전층으로서, 몰리브덴-크롬 합금과 동등 이상의 SF6 등의 불소계 가스에 의한 드라이 에칭에 대한 내성을 갖고, 알루미늄 합금과 일괄 에칭액에 대한 습식 에칭 레이트가 몰리브덴-크롬 합금보다 충분히 큰 재료를 채용하는 것이다.
발명자들은 이와 같은 재료를 발견하기 위해서는, 몰리브덴에 대하여 크롬, 티탄, 탄탈, 지르코늄, 하프늄의 각 합금 첨가 원소를 여러가지 농도로 첨가한 합금을 조정하고, 그들 몰리브덴 합금의 SF6 가스에 의한 드라이 에칭 레이트와, 인산-초산-질산 용액에 대한 습식 에칭 레이트를 측정했다. 횡축은 습식 에칭 레이트, 종축은 드라이 에칭 레이트로 한 도 20에 결과를 나타낸다. 각 합금 첨가 원소에 대하여 합금 첨가 농도와 함께 습식 에칭 레이트와 드라이 에칭 레이트가 저하하는 것과 같은 선도(線圖)를 얻을 수 있다. 또, 드라이 에칭 레이트의 검출 하한치는 0.02nm/s였다. 몰리브덴-탄탈 합금은 몰리브덴-크롬 합금과 비교해서 드라이 에칭 레이트가 저하하지 않는 대신에 습식 에칭 레이트가 크게 저하하기 때문에, 본 발명의 목적에는 적합하지 않다. 몰리브덴-텅스텐 합금이나, 몰리브덴-니오브 합금의 경우도 마찬가지이다.
그에 대하여 몰리브덴-지르코늄 및 몰리브덴-하프늄 합금은 몰리브덴-크롬 합금과 비교해서 습식 에칭 레이트가 저하하지 않는 대신 드라이 에칭 레이트가 크게 저하하기 때문에, 본 발명의 목적에는 적합하다. 여기서는, 기재하지 않았지만, 바나듐 첨가에서도 드라이 에칭 레이트를 크게 저하시키는 효과가 있다. 제2 도전층을 주사 신호선에 적용하는 경우에는 제2 도전층의 드라이 에칭 내성으로서 SiN과의 에칭 선택비 7이상이 구해진다. SiN의 SF6 가스에 의한 드라이 에칭 레이트는 19.4nm/s이기 때문에, 제2 도전층의 드라이 에칭 레이트는 2.78nm/s이하이면 필요한 드라이 에칭 내성을 만족시킨다. 이 때문에, 필요한 지르코늄 첨가량은 2.6 중량% 이상, 하프늄 첨가량은 4.9 중량% 이상이다. 제2 도전층을 영상 신호선에 적용하는 경우에는 제2 도전층의 드라이 에칭 내성으로서 SiN과의 에칭 선택비 14이상이 구해진다. SiN의 SF6 가스에 의한 드라이 에칭 레이트는 19.4nm/s이기 때문에, 제2 도전층의 드라이 에칭 레이트는 1.39nm/s이하이면 필요한 드라이 에칭 내성을 만족시킨다. 이 때문에, 필요한 지르코늄 첨가량은 4.0 중량% 이상, 하프늄 첨가량은 7.3 중량% 이상이다. 알루미늄 합금과 제2 도전층의 일괄 습식 에칭에 의해 배선 단면 형상을 테이퍼 형상으로 가공하기 위해서는 적어도 알루미늄 합금과 동등 이상의 습식 에칭 레이트가 필요하다. 이를 만족시키는 지르코늄 첨가량은 23 중량% 이하, 하프늄 첨가량은 36 중량% 이하이다.
또, 샤워 방식을 이용하여 충분한 테이퍼 제어성의 마진을 확보하기 위해서는 알루미늄 합금의 2.4의 습식 에칭 레이트가 필요하다. 이를 만족시키는 지르코늄 첨가량은 14 중량% 이하, 하프늄 첨가량은 22 중량% 이하이다. 또, 알루미늄 합금은 Al-9.8wt%Nd로 하고, 그 습식 에칭 레이트는 5.1nm/s였다. 또, 상기와 같은 몰리브덴-지르코늄 및 몰리브덴-하프늄 합금의 효과는 몰리브덴-지르코늄-하프늄 삼원 합금의 경우에도 동일하게 얻을 수 있다. 또, 습식 에칭의 조건이나 적층막의 구성에 따라서는 습식 에칭 레이트가 적당히 늦은 쪽이 테이퍼 제어하기 쉬운 경우가 있다. 이 경우는 몰리브덴-지르코늄이나 몰리브덴-하프늄 합금에 크롬을 적당량 첨가함으로써, 습식 에칭 레이트를 제어하는 것이 가능하다. 몰리브덴-티탄 합금은 몰리브덴-크롬 합금과 비교해서 습식 에칭 레이트가 저하하는 대신 드라이 에칭 레이트가 약간 크게 저하한다. 몰리브덴-지르코늄 및 몰리브덴-하프늄 합금만큼 큰 효과는 없지만, 본 발명의 목적에 적합하다. 주사 신호선에 적용하기 위해 필요한 티탄 첨가량은 2.3중량% 이상, 영상 신호선에 적용하기 위해서는 필요한 티탄 첨가량은 3.4중량% 이상이다. 또, 알루미늄 합금과 동등 이상의 습식 에칭 레이트를 얻기 위한 티탄 첨가량은 6.7중량% 이하, 샤워 방식을 이용하여 충분한 테이퍼 제어성이 마진을 확보하기 위한 티탄 첨가량은 4.0중량% 이하이다. 또, 몰리브덴-티탄 합금에는 대기중의 생성 산화막에 덮여 있는 알루미늄 합금의 상층에 성막한 경우에라도 알루미늄 합금과의 전기적 콘택트가 양호하게 확보할 수 있는 효과도 있다. 이것은 티탄에 알루미늄 산화물의 산소를 덮는 능력이 있기 때문이다. 즉, 알루미늄 합금과 몰리브덴-티탄 합금의 적층의 경우는 진공을 파괴하지 않는 연속 성막이 반드시 필요하지 않기 때문에, 생산상의 제약이 적어진다. 또, 몰리브덴 합금의 경우, 영상 신호선에 적용하기 위한 드라이 에칭 내성 확보와 샤워 방식을 이용하여 충분한 테이퍼 제어성의 마진을 확보하는 것을 양립할 수 없다. 상 술한 제1 과제와 제2 과제를 동시에 해결하기 위한 제2 수단은 알루미늄 합금과 제2 도전층을 일괄 에칭하기 위한 에칭액 조성을 조정함으로써 배선을 형성하는 방법이다. 즉, 인산(H3PO4)과, 질산(HNO3)과 초산(CH3COOH)과 물(H2O)을 포함하는 혼합물로, 질산(HNO3)을 7몰% 이상 12몰% 이하 포함하고, 불화 암모늄(NH4F)과 불화 수소(HF) 중의 적어도 어느 일측을 약 0.01부터 약 0.1몰% 정도의 소량 포함하는 조성의 에칭 조성물로 한다.
상술한 바와 같은 질산 농도로 함으로써, 레지스트 패턴의 단면 단부가 감겨 올라가기 때문에 레지스트와 접하는 제2 도전층의 사이드 에칭 속도가 커지고, 샤워 방식에서도 테이퍼 형상의 에칭 가공이 가능해진다. 또, 불화 암모늄 또는 불화 수소를 소량 첨가함으로써 알루미늄 합금 표면의 에칭 잔여물의 생성을 억제할 수 있다. 또, 에칭 장치의 샤워 노즐을 요동시킴으로써, 테이퍼 형상의 면내 균일성이 향상된다. 이 조성의 에칭액을 이용한 샤워-에칭의 경우는 몰리브덴 합금의 습식 에칭 레이트가 알루미늄 합금의 습식 에칭 레이트보다 약간 낮은 3.8nm/s에서도 테이퍼 가공이 가능하다. 즉, 이 경우의 몰리브덴에의 합금 첨가량의 상한치는 크롬의 경우 3.0중량%, 지르코늄의 경우 26중량%, 하프늄의 경우 41중량%, 티탄의 경우 7.6중량%이다.
상술한 제3 과제는 배선 하층을 0.2at% 이상 바람직하게는 2at% 이상의 네오듐을 포함하는 알루미늄 합금으로 함으로써 해결할 수 있다. 또, 주사 신호선의 경우 화소 전극과의 접속을 위해 제2 도전층을 필요로 하는 영역은 주사 신호선의 단자부만으로, 화소부에서는 불필요하다. 그래서 화소 부분만 알루미늄 합금을 양극화성(陽極化成)함으로써 힐록 등에 기인한 절연막의 커버리지 불량을 충분히 저감시킬 수 있다. 알루미늄 합금 배선을 화상 신호선에 적용하는 경우에는 알루미늄 합금층의 하층에 제3 도전층을 설치함으로써 반도체층과의 콘택트를 확보할 수 있다. 이 경우는 화소 전극의 에칭시에 알루미늄 합금이 데미지를 받지 않도록 약산의 에칭액이 사용 가능한 아몰퍼스 산화 인듐 주석(a-ITO)와 산화 인듐 아연(IZO)를 화소 전극으로 하는 것이 바람직하다. 주사 신호선의 알루미늄 합금 및 제2 도전층과, 화상 신호선의 알루미늄 합금 및 제2 도전층을 공통화하면, 액정 표시 장치의 어레이 기판의 생산에 필요한 스퍼터 타겟의 종류를 적게 할 수 있고, 스퍼터 장치 운용의 자유도가 향상되기 때문에 생산상 유리하다. 또한, 화상 신호선의 제3 도전층도 공통화함으로써, 그 효과는 더욱 커지게 된다. 한편, 화상 신호선을 몰리브덴 합금 단층으로 구성하는 것도 가능하다. 알루미늄 합금을 이용하지 않기 때문에, 화소 전극 에칭시의 배선 데미지를 고려할 필요가 없고, 화소 전극으로서 신뢰성이 높은 다결정 산화 인듐 주석(poly-ITO)를 채용할 수 있다. 이 용도에 사용하는 몰리브덴 합금은 드라이 에칭 내성과 저저항율을 양립할 수 있는 몰리브덴-크롬 합금이 적합하다. 이 경우, 드라이 에칭 내성으로서 SiN과의 에칭 선택비 3.5 이상이 구해지고, 그것을 만족시키기 위해 필요한 크롬 첨가량은 0.35wt% 이상이다. 본 발명의 Mo-8wt% Zr합금과 Al-Nd 합금의 적층막을 게이트 배선에 적용하는 경우는, 상층의 Mo-8wt% Zr막을 전기 화학적으로 제거한 후, Al-Nd 합금을 양극화성하고, 게이트 배선의 상층부에 선택적으로 산화 알루미늄막을 형성하고, 게이트 절연막의 절연 내압의 신뢰성을 대폭적으로 향상시킬 수 있다.
(발명의 실시 형태)
(실시예1)
이하, 본 발명의 실시 형태에 관하여, 실시예의 도면을 참조하여 상세히 설명하겠다.
도 1은 본 발명에 의한 액정 표시 장치의 일실시예를 설명하는 요부의 모식 단면도이다. 이 액정 표시 장치는 글래스 기판(1)의 내면에 박막 트랜지스터 TFT 등을 형성한 액티브 매트릭스 기판과, 마찬가지로 글래스 기판(12)의 내면에 컬러 필터(14) 등을 형성한 컬러 필터 기판과의 대향 간극에 액정 조성물로 이루어진 액정층(18)을 협지하여 구성된다. 또, 도 2는 본 발명에 의한 액정 표시 장치의 일실시예이고, 게이트 배선의 적층 구조를 설명하는 요부 모식 단면도, 도 3은 본 발명에 의한 액정 표시 장치의 일실시예이고, 소스 및 드레인 배선의 적층 구조의 일례를 설명하는 요부 모식 단면도이다. 또, 도 4는 박막 트랜지스터 TFT로부터 떨어진 장소에서의 소스 및 드레인 배선으로, 그 단부에서 배선 단자를 구성하는 구조를 나타낸다.
즉, 도 1에 도시한 바와 같이 액티브 매트릭스 기판은 글래스 기판(1)의 내면에 알루미늄 배선2로서 알루미늄-9.8wt% 네오듐 합금(Al-9.8wt%Nd)을 성막한다. 이어서, 몰리브덴층3으로서, 몰리브덴-8wt% 지르코늄 합금(Mo-8wt%Zr)을 스퍼터링법을 이용하여 성막 온도 120℃에서 연속 성막한다. 게이트 배선의 레지스트 패턴을 포토리소그래피법으로 형성한 후, 인산, 질산, 초산, 또 불화 암모늄을 첨가한 수용수로 이루어진 에칭액으로 샤워 에칭법을 이용하여, 일괄 습식 에칭한다. 샤워 에칭법을 이용함으로써, 대면적의 기판에서도 에칭 치수의 정밀도를 양호하게 하여 에칭 가공하는 것이 가능하다. 후술하는 조성의 에칭액을 사용하여 Mo-8wt%Zr합금의 에칭 레이트가 알루미늄 합금보다 약 4배 빨라지도록 설정하고, 도 2에 도시한 바와 같이 배선의 단면 형상을 순 테이퍼 형상으로 가공할 수 있다.
게이트 배선으로서 도 3에 도시한 바와 같이 몰리브덴-지르코늄 합금(Mo-8wt%Zr합금)층(2'), 알루미늄-네오듐 합금(Al-Nd합금)층(2), 몰리브덴-8wt% 지르코늄 합금(Mo-8wt%Zr합금)층(3)을 연속 성막하여 3층 구조를 작성하면 된다. Mo/Al의 2층 구조에 비교하면 적층구조는 복잡해지지만 하층인 Mo층이 존재하는 경우 적층 구조의 순 테이퍼 형상이 안정되게 형성되는 것이 실험에서 확인되고 있다. 이것은 Al과 Mo의 에칭상태가 크게 다른 것에 기인하는 현상으로 하층인 Mo층이 존재하여 상층인 Mo층의 에칭 진행이 안정되기 때문이다. 게이트 배선의 에칭 후, 레지스트를 박리하고 플라즈마 CVD법으로 SiN의 게이트 절연층(4), i- a-Si층(5)과 n+a-Si층(6)을 연속 성막한다. 그리고 a-Si층의 아이랜드를 가공하기 위해 게이트 배선의 가공과 동일하게 레지스트를 도포하고 드라이 에칭 법으로 i- a-Si층(5)과 n+a-Si층(6)을 에칭 가공한다. a-Si층의 아이랜드의 가공용 레지스트를 박리한 후에 제 3도의 도시한 바와 같이 소스 및 드레인 배선을 위해 상술한 몰리브덴-지르코늄 합금(Mo-8wt%Zr합금)층(7), 알루미늄-9.8wt% 네오듐 합금(Al-9.8wt%Nd)층(8), 몰리브덴-8wt%지르코늄 합금(Mo-8wt%Zr 합금)층(9)을 연속 성막하여 3층 구조층을 제작한다. 다음으로, 포토리소그래피 공정으로 소스 전극과 드레인 전극용 레지스트를 형성한다. 그리고, 게이트 배선의 에칭 가공과 마찬가지로, 인산, 질산, 초산, 물로 이루어진 혼산 에칭액으로 상기 다층 구조층을 일괄로 에칭 가공한다. 질산을 첨가한 인산으로 에칭한 경우, 순 몰리브덴(Mo)의 에칭 레이트는 알루미늄(Al)의 에칭 레이트의 10배 이상으로 훨씬 빠르기 때문에, 몰리브덴층만이 빨리 에칭되어 양호한 형상이 되지 않는다. 그 때문에, 몰리브덴(Mo)에 지르코늄(Zr), 하프늄(Hf), 티탄(Ti), 탄탈(Ta) 등을 첨가하여 합금의 에칭 레이트를 저하시켜 알루미늄의 에칭 레이트의 1~4배가 되도록 첨가한다. 바람직하게는, 2배가 되도록 첨가한다.
도 5는 금속 배선의 습식 에칭 레이트의 합금 첨가량 의존성 설명도이다. 또, 도 5에는 참고로 텅스텐(W)을 첨가한 몰리브덴 합금의 첨가량 의존성도 도시하고 있다. 즉, 크롬(Cr)에서는 2wt%의 첨가, 티탄(Ti)과 탄탈(Ta)에서는 5~20wt%의 첨가로 몰리브덴 합금의 에칭 레이트를 알루미늄(Al)의 에칭 레이트보다 빠르게 설정할 수 있다. 또, 상기 혼산 조성을 조정하여 3층의 적층 구조층의 배선의 단면 형상을 순 테이퍼 형상으로 가공하는 것이 가능해진다. 적층 구조층의 연속 에칭에서는 에칭 시간이 길어지지만, 티탄을 첨가하여 몰리브덴 합금과 레지스트의 밀착성을 대폭적으로 향상시킬 수 있다. 순 몰리브덴에서는 표면 산화막이 현상액에 용해되기 쉽고, 그 결과로서 레지스트와 적층 구조층 사이의 계면에 미소한 공동이 형성되고, 거기에 에칭액이 스며들어 배선이 국부적으로 가늘어지게 되거나, 단선되거나 한다. 그러나, 첨가한 티탄이 산화하여 산화 티탄이 되어 표면의 오염물이 분해되고, 표면의 친수성을 증대시킬 수 있다. 그 결과 국부적으로 물이 스며드는 것을 방지할 수 있고, 레지스트의 밀착 불량에 기인하는 단선을 방지할 수 있다. 지르코늄(Zr), 하프늄(Hf), 크롬(Cr)에서도 마찬가지로 산화물을 안정화시켜 동일한 효과를 확인할 수 있다. 다음으로, 소스 및 드레인 배선을 마스크로 하여 n+a-Si층(6)을 드라이 에칭법으로 에칭하여 제거하고, 채널부를 형성한다. 그 후, CVD법을 이용하여 패시베이션층(10)의 질화 실리콘층(SiN)을 230℃에서 성막한다.
게이트 배선과 드레인 배선의 각각의 단자에 있어서, 각 단자상에 스루 홀을 형성한다. 드레인 배선의 스루 홀은 도 1에 부호 19로 도시하고, 게이트 배선 단자부의 스루 홀은 도 4의 부호 20으로 도시하고 있다. 도 4에 도시한 바와 같이, 게이트 배선 단자를 형성하는 경우에는 패시베이션층(10) 및 게이트 배선층(4)의 양쪽층에 구멍을 낸다. 본 실시예에서는 동일 포토리소그래피에서 스루 홀 패턴을 형성하고, 드라이 에칭법으로 양쪽 층을 동시에 가공한다. 패시베이션층(10)의 최상부에 에칭 레이트가 빠른 층을 형성하여 최상부가 우선적으로 사이드 에칭되도록 하여 패시베이션층(10)과 게이트 절연층(4)의 단면 형상을 순 테이퍼 형상으로 가공한다. 게이트 배선 단자 부분의 패시베이션층(10) 및 게이트 절연층(4)의 막 두께는 도 1에 도시한 박막 트랜지스터 TFT 부분보다 두껍기 때문에, 게이트 배선 단자용으로 가공하는 스루 홀(20)은 드레인 전극 또는 소스 전극의 스루 홀(19)보다 깊다. 따라서, 당해 스루 홀의 가공 중에 드레인 및 소스 배선의 스루 홀(19)가 먼저 가공된다. 그 하층의 전극, 즉 도 1의 알루미늄 합금층(8)과 몰리브덴 합금층(9)의 적층 구조의 전극은 장시간 드라이 에칭 분위기에 노출되게 된다. 이 때, 상기 소스 전극의 상층의 금속이 순 몰리브덴인 경우, 에칭 레이트가 빠르고, 당해 순 몰리브덴층의 하층인 알루미늄층 표면이 표면에 드러나게 된다. 이 상층의 순 몰리브덴층의 드라이 에칭 내성을 증대시키기 위해, 여러가지 원소를 첨가한 경우의 드라이 에칭 레이트를 도 6에 도시했다.
즉, 도 6는 금속 배선의 드라이 에칭 레이트의 합금 첨가량 의존성 설명도이다. 도 6에 도시한 바와 같이, 검토한 모든 원소에 있어서, 드라이 에칭 레이트를 지연시키는 효과가 있다. 이것은 합금화하여 각 원소의 결과 에너지가 증가하기 때문이라고 생각된다. 소스, 드레인 배선의 경우, 최상층의 Mo합금막이 드라이 에칭으로 소실되지 않도록 하기 위해서는, 패시베이션막과의 선택비로 14, 드라이 에칭 레이트로 1.4nm/s 이하인 것이 필요하다. 이들 중에서 특히 탄탈(Ta)과 텅스텐(W)에서는 첨가량을 증가시켜도 드라이 에칭 레이트를 1.4nm/s 이하로 할 수 없다. 한편, 크롬(Cr)에서는 약 2.5wt%, 지르코늄(Zr)에서는 4wt%, 하프늄(Hf)에서는 7.3wt%, 티탄(Ti)에서는 7wt% 이상 첨가할 필요가 있다.
즉, 상기 원소를 첨가한 몰리브덴 합금을 알루미늄층의 상층에 적층함으로써, 드레인 및 소스 배선 단자용 스루 홀의 전극 표면에 알루미늄이 나타나는 것을 방지할 수 있다. 이 스루 홀의 형성 후에, 드레인 및 소스 전극에서는 화소 전극이 되는 산화 인듐 주석(ITO)막을 형성한다. 또, 게이트 및 드레인 배선 단자에서는 그 상부에 형성하는 ITO막(11)과의 콘택트를 양호하게 유지할 수 있고, 배선의 단자부에서의 접속 안정성을 확보하여 제품의 신뢰성을 향상시킨 액정 표시 장치를 제공할 수 있다. ITO막으로서는 스퍼터링 중에 소량의 물을 첨가하여 실온 성막에 의해 아몰퍼스ITO막을 형성한다. 아몰퍼스ITO막을 채용하여 그 에칭은 약산인 3% 옥살산을 이용할 수 있다. 약산을 이용하여 ITO막의 에칭시에 패시베이션막의 하층에 형성한 적층 배선의 Al막과의 선택성을 확보할 수 있다. 약산 대신 Al의 표면 산화막을 형성할 수 있는 산화성 에칭액인 염산, 질산, 물의 혼산을 이용해도 된다. 아몰퍼스 투명 도전막으로서, 아몰퍼스 ITO막 대신 아몰퍼스 형상의 산화 인듐 아연(IZO)를 이용해도 된다. 이 경우, 스퍼터 가스에는 아르곤+초산 혼합 가스를 이용하고, 성막 온도를 실온에서부터 200℃의 범위 내에서 스퍼터링법으로 성막한다.
다음으로, 본 발명을 적용한 액티브 매트릭스형 액정 표시 장치의 요부 구성에 관하여 설명하겠다.
도 7은 본 발명을 적용한 액정 표시 장치의 액티브 매트릭스 기판 상에 형성한 일화소 부분의 모식 평면도이다.
1은 액티브 매트릭스 기판, 2A는 게이트 배선(전극), 3A는 드레인 배선, 3B는 드레인 전극, 3C는 소스 전극, 11A는 화소 전극, 5는 반도체층, 19는 콘택트 홀, TFT는 박막 트랜지스터를 나타낸다. 또한, 상기 드레인 배선(3A)과 드레인 전극(3B) 및 소스 전극(3C)은 동일한 적층 구조이므로, 도 1에서는 드레인 및 소스 배선(전극)으로서 일괄적으로 표시하고 있다. 또, 드레인 배선(전극)(3A)과 소스 배선(전극)(3B)는 동작중 교체하는 것이므로, 설명의 형편상, 도 1에서는 드레인 또는 소스 배선(전극)으로 설명하고 있다. 그리고, 드레인 배선(3A), 드레인 전극(3B), 소스 전극(3C)은 도 1에서의 알루미늄 합금층(8)과 몰리브덴 합금층(7) 및 (9)의 적층 구조로 이루어지고, 게이트 배선(전극)(2A)은 도 1에서의 알루미늄 합금층(2)과 몰리브덴 합금층(3)의 적층 구조로 이루어진다. 게이트 배선(전극)(2A)을 형성한 기판(1)의 표면 전역에는 게이트 배선(전극)(2A)과, 드레인 배선(3A)과, 드레인 전극(3B) 및 소스 전극(3C)의 층간 절연을 도모하기 위한 게이트 절연층(4)으로서 질화 실리콘(SiN)층이 형성된다.(도 1)
그리고, 게이트 전극(2A)과 드레인 배선(3A)으로 둘러싸인 화소 영역의 한 모서리에서의 게이트 절연층(4)의 상부에는 박막 트랜지스터 TFT가 형성된다. 이 박막 트랜지스터 TFT의 형성 영역에서는 게이트 절연막으로서 기능하는 패시베이션층(4)의 상층에서 상기 게이트 전극(3B)의 상부에 위치하는 게이트 절연층(4)의 표면에는 게이트 전극(2A)에 걸치도록 하여 아몰퍼스 실리콘(a-Si)로 이루어진 반도체층(5)이 형성되어 있다. 그리고, 이 반도체층(5)은 드레인 전극(3B)과 소스 전극(3C)의 형성 영역의 하층이 되도록 형성되어 있다. 드레인 전극(3B)과 소스 전극(4)을 반도체층(5)과의 적층 구조로 하는 것은 단의 끊어짐 방지와, 교차하는 게이트 전극(3A)과의 사이의 용량을 저감시키기 때문이다.
박막 트랜지스터 TFT의 형성 영역에 있어서의 반도체층(5)의 표면에는 드레인 전극(3B) 및 소스 전극(3C)이 형성되고, 이들 각 전극(3B, 3C)은 그것을 평면적으로 본 경우에 상기 게이트 전극(2A)을 사이에 두고 서로 대향하여 배치된다. 또한, 반도체층(5)의 표면의 드레인 전극(3B) 및 소스 전극(3C)과의 계면에는 당해 반도체층(5)에 고농도의 불순물이 도프된 콘택트층이 형성되어 있으나, 도시는 생략하고 있다. 이 고농도의 불순물층은 반도체층(5)을 형성한 시점에서 그 전면에 형성되어 있고, 그 후에 형성하는 드레인 전극이나 소스 전극을 마스크로 하여 당 해 각 전극으로부터 노출되어 있는 불순물층을 에칭함으로써 형성된다. 그리고, 드레인 전극(3B) 및 소스 전극(3C)은 동일한 공정으로 동일한 재료로 형성된다.
또, 도 7에 도시한 바와 같이 소스 전극(3C)은 화소 전극(11A)의 형성 영역에까지 연재되어 형성되고, 이 연재부에서 상기 화소 전극(11A)과의 콘택트를 취하도록 구성되어 있다. 도 1에서는 이 화소 전극(11A)을 ITO11로 나타내고 있다. 이와 같이 가공된 기판(1) 표면의 전역에는 상기 박막 트랜지스터 TFT로의 액정의 직접 접촉을 회피하기 위해, 예를 들면 실리콘 질화막(SiN)으로 이루어진 패시베이션층(10)이 형성된다.(도 1) 이 패시베이션층(10)에는 상기 소스 전극(3C)의 연재부의 일부를 노출시키는 콘택트 홀(19)이 형성되어 있다. 그리고, 이 패시베이션층(10)의 상면에서의 화소 영역 내에는 ITO막 등의 투명 도전층으로 이루어진 화소 전극(11A)이 형성된다. 이 화소 전극(11A)은 콘택트 홀(19)을 개재하여 소스 전극(3C)과 전기적으로 접속된다.
이 경우, 화소 전극(11A)의 일부는 박막 트랜지스터 TFT를 구동하기 위한 게이트 전극(2A)과는 다른 인접 게이트 전극(2A') 상단까지 연재하도록 형성되고, 이에 따라 화소 전극(11)과 인접 게이트 전극(2A')의 사이에 개재되는 게이트 절연층(4) 및 패시베이션층(10)의 적층체를 유전체막으로 하는 부가 용량 Cadd가 구성된다. 또, 도 1에 도시한 바와 같이, 상기와 같이 각종 구성이 이루어진 액티브 매트릭스 기판(1)은 액정층(18)을 끼워 다른쪽 기판(컬러 필터 기판)(12)과 접합시킨다. 이 컬러 필터 기판(12)의 액정층 LC측에는 블랙 매트릭스(13)로 구획된 복수의 컬러 필터(14)와, 이 컬러 필터(14)와 블랙 매트릭스(13)를 덮는 평활층(15)을 개재하여 각 화소 영역에 공통인 공통 전극(16)이 예를 들면 ITO로 형성되어 있다. 또한, 공통 전극(16)의 상층에는 보호막(17)이 성막되고, 이 보호막(17)과 액정층(18)의 계면, 및 액티브 매트릭스 기판(1)의 액정층(18)과의 계면에는 액정층(18)을 구성하는 액정 조성물의 배향 방항을 규제하는 배향막이 각각 성막되어 있으나, 도시는 생략되어 있다.
이상, 설명한 구성으로 함으로써, 각종 배선(전극)을 양호하게 형성함과 동시에, 그 단자부에서의 접속 안정성을 확보하여 제품의 신뢰성을 향상시킨 액정 표시 장치를 얻을 수 있다.
도 8은 본 발명을 적용한 액정 표시 장치를 구성하는 액티브 매트릭스 기판의 일화소 부근의 배선 구조를 설명하는 모식 평면도이고, 1은 기판, 2A는 게이트 배선, 2A'는 인접 게이트 배선, 3A는 드레인 배선, 3A'는 인접 드레인 배선, 3B는 드레인 전극, 3C는 소스 전극, 11A는 화소 전극, TFT는 박막 트랜지스터, Cadd는 부가 용량 소자를 나타낸다.
액티브 매트릭스 기판(1)의 주변을 제외한 중앙부는 표시 영역으로 되어 있고, 상기한 바와 같이 이 표시 영역에는 다른쪽 기판인 컬러 필터 기판과 접합시켜 간극에 액정층이 봉지되어 있다. 그리고, 이 표시 영역에는 도면 중의 X방향으로 연재하는 게이트 배선(2A, 2A')과, Y방향으로 병렬 설치되는 드레인 배선(3A)이 형성되어 있다. 또, 이 게이트 배선(2A, 2A')과 절연되어 Y방향으로 연재하고, 또 X방향으로 병렬 설치되는 드레인 전극(3B)과, 소스 전극(3C)이 형성되어 있다. 이들 게이트 배선(2A, 2A') 및 드레인 배선(3A, 3A')으로 둘러싸인 영역이 각각 1화 소의 영역을 구성하고 있다. 즉, 상기 표시 영역은 매트릭스 형상으로 배치된 다수의 화소 영역의 집합체로 형성되게 된다. 각 화소 영역은 게이트 배선(2A)로부터의 주사 신호의 공급에 의해 온으로 되는 박막 트랜지스터 TFT와, 상기 온으로 된 박막 트랜지스터 TFT를 개재하여 드레인 배선(3A)으로부터의 영상 신호가 공급되는 화소 전극(11A)이 형성되어 있다. 또, 이들 박막 트랜지스터 TFT 및 화소 전극(11A) 외에 박막 트랜지스터 TFT를 구동하는 게이트 배선(2A)와는 다른 인접 주사 신호선(2A')과 화소 전극(11A)의 사이에 부가 용량 소자 Cadd가 형성되어 있다. 이 부가 용량 소자 Cadd는 박막 트랜지스터 TFT가 오프되어도 화소 전극(5)에 영상 신호를 길게 축적시켜두기 위해 설치되어 있다.
이런 종류의 액정 표시 장치에서는 화소를 선택하기 위한 상기한 각종 배선이 기판(1) 상에 각종 성막 수단과 패터닝 수단을 이용하여 상기 실시예에서 설명하는 바와 같이 형성되어 있다.
도 9는 본 발명을 적용한 액티브 매트릭스형 액정 표시 장치의 전체 구성을 설명하는 전개 사시도이다. 동 도면은 본 발명에 의한 액정 표시 장치(이하, 액정 표시 패널, 회로 기판, 백 라이트, 기타 구성 부재를 일체화한 모듈:MDL이라 함)의 구체적인 구조를 설명하는 것이다. SHD는 금속판으로 이루어진 실드 케이스(메탈 프레임이라고도 한다.), WD는 표시창, INS1~3은 절연 시트, PCB1~3은 회로 기판(PCB1은 드레인측 회로 기판:영상 신호 배선 구동용 회로 기판, PCB2는 게이트측 회로 기판:주사 신호 배선 구동용 회로 기판, PCB3은 인터페이스 회로 기판), JN1~3은 회로 기판 PCB1~3끼리를 전기적으로 접속하는 조이너, TCP1, TCP2는 테이 프 캐리어 패키지, PNL은 액정 패널, GC는 고무 쿠션, ILS는 차광 스페이서, PRS는 프리즘 시트, SPS는 확산 시트, GLB는 도광판, RFS는 반사 시트, MCA는 일체화 성형에 의해 형성된 하측 케이스(몰드 프레임), MO는 MCA의 개구, LP는 형광관, LPC는 램프 케이블, GB는 형광관LP를 지지하는 고무 부스, BAT는 양면 접착 테이프, BL은 형광관이나 도광판으로 이루어진 백 라이트를 나타내고, 도시한 배치 관계에서 확산판 부재를 겹쳐 적층하여 액정 표시 모듈 MDL이 조립된다. 액정 표시 모듈MDL은 하측 케이스MCA와 실드 케이스SHD의 2종류의 수납(보관 유지 부재를 갖고, 절연 시트INS1~3, 회로 기판 PCB1~3, 액정 표시 패널PNL을 수납 고정한 금속제의 실드 케이스SHD와, 형광관LP, 도광판GLB, 프리즘 시트PRS로 이루어진 백 라이트BL을 수납한 하측 케이스MCA를 합체시켜 이루어진다.
드레인측 회로 기판 PCB1에는 액정 표시 패널PNL의 각 화소를 구동하기 위한 집적 회로 칩이 탑재되고, 또 인터페이스 회로 기판 PCB3에는 외부 호스트로부터의 영상 신호의 도입, 타이밍 신호 등의 제어 신호를 받아들이는 집적 회로 칩 및 타이밍을 가공하여 클럭 신호를 생성하는 타이밍 컨버터TCON 등이 탑재된다. 상기 타이밍 컨버터에서 생성된 클럭 신호는 인터페이스 회로 기판 PCB3 및 영상 신호선 구동용 회로 기판PCB1에 부설된 클럭 신호 라인 CLL을 개재하여 영상 신호선 구동용 회로 기판PCB1에 탑재된 집적 회로 칩에 공급된다. 인터페이스 회로 기판 PCB3 및 영상 신호선 구동용 회로 기판PCB1은 다층 배선 기판으로, 상기 클럭 신호 라인 CLL은 인터페이스 회로 기판 PCB3 및 영상 신호선 구동용 회로 기판PCB1의 내층 배선으로서 형성된다. 또한, 액정 표시 패널PNL은 TFT 및 각종 배선/전극을 형성한 TFT기판과, 컬러 필터를 형성한 필터 기판의 2장의 기판을 접합시켜 그 간극에 액정을 봉지하여 이루어지고, TFT를 구동하기 위한 드레인측 회로 기판PCB1, 게이트측 회로 기판PCB2 및 인터페이스 회로 기판 PCB3이 테이프 캐리어 패키지 TCP1, TCP2로 접속되고, 각 회로 기판 간에는 jN1,2,3이 접속되어 있다.
상기 액정 표시 장치에 따르면, 그 액정 패널의 각종 배치나 전극의 제조 공정을 단축시킬 수 있음과 동시에, 단선 등의 발생을 저감시킨 신뢰성이 높은 액정 표시 장치를 제공할 수 있다. 또, 본 발명은 상기 박막 트랜지스터형의 액정 표시 장치에 한정되지 않고, 다른 형식의 액정 표시 장치, 기타 반도체 소자의 배치 또는 전극의 패터닝 가공에도 마찬가지로 적용할 수 있다.
(실시예2)
도 10은 본 발명에 의한 액정 표시 장치의 다른 실시예를 설명하는 요부의 모식 단면도이다.
이 액정 표시 장치는 글래스 기판(1)의 내면에 박막 트랜지스터 TFT 등을 형성한 액티브 매트릭스 기판과, 마찬가지로 글래스 기판(12)의 내면에 컬러 필터(14) 등을 형성한 컬러 필터 기판과의 대향 간극에 액정 조성물로 이루어진 액정층(18)을 협지하여 구성된다.
본 발명에서는 실시예1과 마찬가지로 게이트 배선을 Mo-8wt%Zr/Al-9.8wt%Nd 적층 배선으로 형성한다. 또, 마찬가지로 게이트 배선의 에칭후, 레지스트를 박리하고, 플라즈마 CVD법으로 SiN을 게이트 절연층(4), i-a-Si층(5)과 n+a-Si층(6)을 연속 성막한다. 그리고, a-Si층 아이랜드를 가공하기 위해 게이트 배선의 가공과 동일하게 레지스트를 도포하고, 드라이 에칭법으로 i-a-Si층(5)과 n+a-Si층(6)을 에칭 가공한다. a-Si층의 아이랜드 가공용 레지스트를 박리후, 도 10에 도시한 바와 같이 소스 및 드레인 배선을 위해 Cr막(21)과 Cr-Mo합금으로서 Cr-30wt%Mo막(22)을 연속 성막하여 2층 구조층을 제작한다. 다음으로, 포토리소그래피 공정에서 소스 전극과 드레인 전극용 레지스트를 형성한다.
그리고, 에칭 가공에는 질산 제2 세륨 암모늄, 질산, 물로 이루어진 에칭액을 이용하여 샤워 에칭법으로 습식 에칭한다. 질산의 대체품으로서 과염소산을 첨가해도 된다. 이 에칭액을 이용하여 상기 Cr-30wt%Mo/Cr 적층 배선을 에칭하면, Cr-30wt%Mo막과 Cr막의 부식 전위의 차이에 따라 상층막인 Cr-30wt%Mo막이 Cr막보다 에칭 레이트가 빨라지고, 그 결과 배선 단면을 테이퍼각 약 50°로 순 테이퍼 형상으로 형상 제어하는 것이 가능해진다. 다음으로, 소스 및 드레인 배선을 마스크로 하여 n+a-Si층(6)을 드라이 에칭법으로 에칭하여 제거하고, 채널부를 형성한다.
그 후에, CVD법을 이용하여 패시베이션층(10)으로서의 질화 실리콘층(SiN)을 230℃로 성막한다. 게이트 배선과 드레인 배선의 각각의 단자에 있어서, 각 단자 상에 스루 홀을 형성한다. 도 4에 도시한 바와 같이 게이트 배선 단자를 형성하는 경우는 패시베이션층(10) 및 게이트 절연층(4)의 양쪽 층에 구멍을 낸다. 본 실시예에서는 동일한 포토 마스크로 스루 홀 패턴을 형성하고, 드라이 에칭법으로 양쪽 층을 동시에 가공한다. 패시베이션층(10)의 최상부에 에칭 레이트가 빠른 층을 형성하여 최상부가 우선적으로 사이드 에칭되도록 하여 패시베이션층(10)과 게이트 절연층(4)의 단면 형상을 순 테이퍼 형상으로 가공한다. 이 때, 소스 단자부, 드레인 단자부의 Cr-30wt%Mo/Cr 적층 배선은 SF6가스를 이용한 드라이 에칭에 있어서, SiN에 대하여 100 이상의 큰 선택비를 갖고 있다. 따라서, 도 4에 도시한 바와 같이 게이트 단자부의 패시베이션막/게이트 SiN막의 2층막의 스루 홀(20)의 가공시에 있어서, 도 10에 도시한 소스 단자부의 스루 홀(19) 하부의 Cr-30wt%Mo/Cr 적층막이 감소하지 않는다.
한편, Cr합금과 마찬가지로 드라이 에칭 내성이 충분히 높고, 게다가 비저항을 낮게 억제할 수 있는 경우, Mo합금으로서 Mo-Ti, Mo-Zr, Mo-Hf, Mo-Cr, Mo-W, Mo-V의 단상도 배선으로서 적용할 수 있다. 이 경우, 에칭에는 실시예1과 마찬가지로 인산, 질산, 초산, 그리고 물로 이루어진 습식 에칭액을 이용하여 에칭 가공하면 된다. 이 스루 홀의 형성 후, 화소 전극으로서, 및 게이트 단자, 소스, 드레인 전극 단자 보호막으로서, ITO(산화 인듐 주석)막 스퍼터링법으로 형성한다. 그때, 성막 온도는 230℃로 스퍼터 가스에는 아르곤+산소 혼합 가스를 이용하여 다결정 ITO막(폴리-ITO막)을 형성한다. 이 막은 아몰퍼스 ITO막과 달리 약산에서의 습식 에칭이 곤란하고, 염산 농도가 높은 용액, 또는 취화 수소산(HBr) 등의 강산을 이용하게 된다. 특히, HBr을 이용하여 40℃에서 습식 에칭함으로써 레지스트로부터의 사이드 에칭량도 작고, 치수 정밀도가 양호하게 에칭 가공할 수 있다. 강산을 이용하기 때문에, 패시베이션막을 사이에 두고 존재하는 소스, 드레인 배선에 적용하는 경우에는 Al막을 이용하기가 곤란해진다. 실시예1과 같이 Al배선을 소 스, 드레인 배선에 적용하는 경우에는 ITO 에칭액에 대한 패시베이션막의 내성을 향상시키기 때문에 유기막으로 이루어진 패시베이션막을 도 10에 부가하면 된다. 폴리-ITO막을 이용함으로써, 그 하부에서의 접속 안정성을 확보하여 제품의 신뢰성을 향상시킨 액정 표시 장치를 제공할 수 있다. 예를 들면, 도 10에 도시한 스루 홀(19)에서의 ITO/Cr-30wt%Mo막의 콘택트 저항은 2000Ω㎛2의 저저항으로 설정할 수 있다.
Cr-50wt%Mo와 Mo첨가량을 증가시킴으로써, 콘택트 저항은 800Ω㎛2으로 다시 저저항으로 설정할 수 있다. 또한, 도 4에 도시한 스루 홀(20)에 있어서의 폴리-ITO/Mo-8wt%Zr막의 콘택트 저항은 400Ω㎛2으로 더욱 낮게 억제할 수 있다. 또, 폴리-ITO막을 이용함으로써, 이방성 도전 필름을 이용한 드라이버 IC의 범프와의 콘택트 저항도 낮고, 아몰퍼스 ITO막에 비교하여 콘택트 저저항치의 경시 변화를 없애고, 그 안정성을 대폭적으로 향상시킬 수 있다. 이와 같은 ITO/메탈 배선간, 이방성 도전 필름/ITO간에서의 저콘택트 저저항을 실현할 수 있기 때문에, IC의 실장을 종래보다 간편하고 신뢰성이 높게 개선할 수 있다.
도 11 및 도 12에는 게이트 및 드레인 드라이버IC 칩간이 데이터 신호를 전송시킴으로써, 플렉서블 프린트 기판(FPC)의 접속 방법을 간략화함과 동시에, 접속 신뢰성을 향상시킨 예를 나타낸다.
도 11은 글래스 기판(1) 상에 이방성 도전 필름(ACF)(23)을 개재하여 칩 온 글래스(COG)방식으로 실장한 경우의 단면도를 나타낸다. IC간의 데이터 전송 방식 의 실현에는 우선 버스 라인에는 저저항화를 실현할 수 있도록 Al배선을 이용한다. 또, 드라이버IC와의 저콘택트 저항을 실현하기 위해 Al의 상층막으로서 Mo-8wt%Zr, IC칩의 땜납볼 하의 접속막에는 폴리-ITO막을 채용한다. 이와 같은 배선, 및 단자막 재료를 선택함으로써, 버스 라인의 시트 저저항은 0.3Ω/?, ITO/Mo-8wt%Zr막과의 콘택트 저항치는 400Ω㎛2으로 저감시키고, ITO막과 이방성 도전 입자와의 콘택트 저항도 낮게 안정되어 있다. 이와 같은 낮은 배선 저항과 콘택트 저항의 실현에 의해 드라이버IC(24) 사이를 TFT기판상에 형성한 박막 배선에 의한 버스 라인(25)으로 접속하고, 종래 FPC로부터 개개의 드라이버IC에 공급되어 있던 파워와 신호를 이 버스 라인을 개재하여 순차 다음 단의 드라이버IC에 전송하는 것이 가능해진다.
도 12는 데이터 전송 방식을 게이트측, 드레인측의 양쪽에 적용한 경우의 버스 라인, FPC, 드라이버IC의 레이아웃예를 도시한다. 도 12에 있어서, 게이트 드라이버용 FPC(26)으로부터 공급된 주사 신호와 게이트 드라이버용 전원 전압은 게이트 파워 버스 라인 및 주사 신호용 버스 라인(27)을 개재하여 게이트 드라이버IC(28)에 공급된다. IC칩간에 그 데이터를 전송하면서, 각각 다음 IC칩에 신호를 기입한다. 신호선측에서는 부하가 크기 때문에 구동 전원 전압은 파워 공급용 FPC(29)로부터 파워 버스 라인(30)을 개재하여 공급된다. 데이터 신호는 데이터 신호용 FPC(31)로부터 데이터 전송 버스 라인(32)을 개재하여 드레인용 드리이버IC(33) 사이를 전송하면서, 순차 드라이버를 구동한다. 본 방식을 채용하여 게이트측 FPC를 없애고, 드레인측의 FPC폭을 최소한으로 하여 접속의 신뢰성을 대폭적으로 향상시킴과 동시에, 디스플레이의 협액자화를 도모할 수 있다. 또, FPC를 작게 하여 그 제조 비용의 삭감이 가능해진다.
(실시예3)
도 13 및 도 14에는 본 발명을 인ㆍ플레인ㆍ스위칭형(IPS)의 액정 모드에 적용한 예를 도시한다. 도 13은 도 14의 액정 셀의 단면도이고, 도 14는 평면도를 도시한다.
도 14에 있어서, 게이트 배선(2A) 및 대향 전극 배선(2B) 및 대향 전극(2C)를 Mo-8wt%Zr/Al-9.8 wt%Nd 적층 배선에서 동시에 형성한다. 반도체층을 형성한 후, 소스 전극(3C), 드레인 배선(3A), 드레인 전극(3B)으로서 Cr-30wt% Mo/Cr 적층 배선을 이용한다. Cr 이외에도 내 드라이 에칭성을 갖는 Mo합금막으로도 된다. 패시베이션층(10)으로서 CVD법으로 SiN막을 형성한 후, 드라이 에칭법으로 스루 홀(19)을 소스 전극상에 형성한다. 그 위에 화소 전극으로서 폴리-ITO막으로 투명 절치(빗살모양) 전극(11)을 형성한다. 가공은 취화 수소산(HBr)을 이용하여 습식 에칭법으로 실시한다. 이것으로 TFT 기판이 완성된다. 글래스 기판(12) 상에 블랙 매트릭스층(13)과, 컬러 필터층(14), 및 표면 평탄화막(15)을 형성하고, 컬러 필터 기판을 제작한다. 이것을 상기 TFT 기판과 겹쳐서 IPS용 액정(18)을 주입한다.
본 실시예에서는 Mo/Al 적층 배선을 이용하여 게이트 전극과 동시에 형성하는 대향 전극의 배선 저항치가 시트 저항치로 0.3Ω/?으로 작기 때문에, 그 시정 수를 작게 설정할 수 있고, 시야각 160°의 대면적의 IPS형 액정 표시 장치를 실현할 수 있다.
본 실시예에서는 소스, 드레인 배선으로서 Cr-30wt% Mo/Cr 적층 배선, 또는 내 드라이 에칭성을 갖는 Mo합금 단층 배선을 이용했으나, 실시예1과 마찬가지로 Mo-8wt%Zr/Al-Nd 합금/Mo-8wt%Zr 3층 적층 배선을 이용해도 된다. 이 경우, 투명 화소 전극으로서 아몰퍼스 형상의 산화 인듐 주석(ITO)막 또는 산화 인듐 아연(IZO)막을 이용하여 이것을 약산 또는 질산 농도가 높은 용액으로 습식 에칭하여 소스, 드레인 배선에 대한 에칭 내성을 확보할 수 있다. 또는 HBr가스를 이용하여 드라이 에칭해도 동일한 결과를 얻을 수 있다. 도 14에 도시한 바와 같이 대향 전극(2B)이 게이트 배선(2A)과 같은 층에 존재하는 경우, 드레인 배선(3A)과의 교차부수가 2배가 되고, 그 결과, 도 13에 있어서의 게이트 절연막(4)의 결함에 의해 게이트ㆍ드레인 사이, 또는 게이트ㆍ대향 전극간 쇼트 확률이 증가한다. 그때에는 도 13에 있어서 게이트 배선 및 대향 전극 표면의 Mo 합금막을 전기 화학적으로 제거한 후, Al합금 표면을 양극화성하고, 상기 배선상에 선택적으로 산화 알루미늄막을 형성한다. 그 결과, 게이트 절연막이 플라즈마SiN막과 산화 알루미늄막의 2층이 되고, 상기 층간 쇼트 확률을 대폭적으로 저감시킬 수 있다.
(실시예4)
게이트 배선 재료로서 Mo-7wt%Z-0.4%Cr/Al-9.8wt%Nd 적층막을 이용했다. 도 20에 나타낸 바와 같이 몰리브덴으로의 첨가 원소로서 크롬은 지르코늄 또는 하프늄과 같이 습식 에칭 레이트와 드라이 에칭 레이트를 저하시키는 작용을 나타낸다. 본 발명에서는 습식 에칭 레이트에 대한 첨가 효과가 비교적 완만하고 적층 배선을 제어하기 쉬운 Zr 및 Hf를 주로 첨가 원소로서 사용했으나 크롬을 이용해도 된다. 특히 크롬은 소량으로도 효과가 크기 때문에, 예를 들면 지르코늄의 대체로서 0.4wt% 정도 첨가한다. 크롬의 첨가 효과로서는 상기 에칭 레이트 제어성 이외에 스퍼터링 타겟의 제조 효율을 대폭적으로 향상시킬수 있는 이점이 있다. 다른 원소에 비교하여 융점이 낮기 때문에 몰리브덴 합금의 핫 이소스태틱 프레스법(HIP법)에 의한 소결성이 향상된다. 그 결과, 스퍼터링 타겟 중의 소결 밀도가 향상된다. 미소 구멍이 저감되기 위해, 스퍼터시의 이상 방전이나 구멍의 존재에 기인하는 스플래쉬 발생을 대폭적으로 저감시킬 수 있었다. 또, 적층 배선의 Mo합금부를 전해 에칭 등으로 제거할 때에는 전해 에칭하기 쉬운 크롬을 적량 첨가하면 된다. 이 경우도 첨가에 의한 에칭 특성에의 영향이 크기 때문에 1wt%이하, 0.4 wt% 정도 첨가하면 된다.
(실시예5)
에칭 특성을 제어하기 위한 첨가 원소로서 티탄은 지르코늄, 하프늄과 크롬의 중간적인 효과를 갖는다. 따라서, 게이트 배선으로서 Mo-5% Ti -0.4 wt%Cr/Al-9.8wt%Nd, 또는 Mo-6%Ti/Al-9.8wt%Nd도 같은 효과가 있다. 또한, 대기중이나 수용액 중에 불안정한 몰리브덴 표면의 산화물을 티탄 산화물(TiO2)에 의해 안정화하여 레지스트 밀착성을 향상시킬 수 있다. 결과적으로, 국부적인 레지스트와 몰리브덴과의 밀착성 부족에 기인한다. 에칭액이 스며들어 단선 불량을 방지할 수 있다.
(실시예6)
도 15는 하층이 Al합금이고 상층이 Mo합금인 적층 배선을 샤워 방식의 습식 에칭으로 형성했을 때의 배선의 단면 형상을 나타내고 있다.
우선, 글래스 기판(1) 상에 Al합금(2)과 Mo합금(3)을 연속적으로 성막한다. 본 실시예에서는 제1 실시예와 같이 Al합금(2)으로서 9.8wt%의 Nd를 함유하는 Al합금 240nm과, Mo합금(3)으로서 1.6wt%의 Cr을 함유하는 Mo합금 20nm을 스퍼터링법으로 성막했다. 그후, 레지스트 패턴을 포토리소그래피에 의해 형성하고, 샤워 에칭 장치에 의해 습식 에칭을 실시한다. 본 실시예에서는 에쳔트는 질산 농도가 12몰%이고 인산(H3PO4)과, 질산(HNO3)과 초산(CH3COOH)과 물(H2O)을 포함하는 혼합물이다.
도 15a는 에쳔트에 불화 암모늄 또는 불화 수소를 첨가하지 않은 경우이고, 도 15b는 에쳔트에 불화 암모늄을 0.01몰% 첨가한 경우의 배선 단면 형상이다.
에쳔트에 불화 암모늄 또는 불화 수소를 첨가하지 않은 경우는 하층의 Al합금(2)의 측면에 수염 모양의 생성물(7)이 관찰되었다. 이 배선 패턴상에 화학 기상 증착한 SiN막의 커버리지는 불충분했다. 한편, 에쳔트에 불화 암모늄0.1몰% 첨가한 경우는 불화 암모늄을 0.1몰% 첨가한 실시예1의 경우와 같이 배선의 단면 형상은 대략 25°~ 30°의 순 테이퍼 형상으로 가공되었다. 불화 암모늄의 대체로서 불화 수소를 0.01몰% 또는 0.1몰% 첨가한 에쳔트의 경우도 마찬가지로 배선의 단면 형상은 대략 25°~ 30°의 순 테이퍼 형상으로 가공되었다. 이들 배선 패턴상에 화학 기상 증착한 SiN막의 커버리지는 충분했다.
도 16은 하층이 Al합금이고, 상층이 Mo합금인 적층 배선을 샤워 방식의 습식 에칭으로 형성했을 때의 배선의 단면 형상을 나타내고 있다.
우선, 글래스 기판(1) 상에 Al합금(2)과 Mo합금(3)을 연속적으로 성막한다. 본 실시예에서는 실시예1과 같이 Al합금(2)으로서 9.8wt%의 Nd를 함유하는 Al합금 240nm과, Mo합금(3)으로서 1.6 wt%의 Cr을 함유하는 Mo합금 20nm을 스퍼터링법으로 성막했다. 그후, 레지스트 패턴을 포토리소그래피에 의해 형성하고, 샤워 에칭 장치에 의해 습식 에칭을 실시한다. 본 실시예에서는 에쳔트는 불화 암모늄을 0.1몰% 첨가한 인산(H3PO4)과, 질산(HNO3)과 초산(CH3COOH)과 물(H2O)을 포함하는 혼합물이다.
도 16a는 에쳔트의 질산 농도가 5.0몰%인 경우이고, 배선의 단면은 상층의 Mo합금(3)이 모자의 차양같이 튀어나온 형상이 되었다. 이 배선 패턴상에 화학 기상 증착한 SiN막의 커버리지는 불충분했다. 도 16b는 에쳔트의 질산 농도가 7.0몰%인 경우이고, 배선의 단면 형상은 대략 45°~ 49°의 순 테이퍼 형상으로 가공되었다. 이 배선 패턴상에 화학 기상 증착한 SiN막의 커버리지는 충분했다. 도 16c는 에쳔트의 질산 농도가 9.5몰%인 경우이고, 배선의 단면 형상은 대략 35°~ 40°의 순 테이퍼 형상으로 가공되었다. 이 배선 패턴상에 화학 기상 증착한 SiN막의 커버리지는 충분했다. 도 16d는 에쳔트의 질산 농도가 12.0몰%인 경우이고, 배선의 단면 형상은 대략 25°~ 30°의 순 테이퍼 형상으로 가공되었다. 이 배선 패턴상에 화학 기상 증착한 SiN막의 커버리지는 충분했다. 도 16e는 에쳔트의 질산 농도가 14.5몰%인 경우이다. 이 경우에는 에칭에 의해 상층의 Mo합금이 크게 후퇴 해버린다. 일부 배선 패턴에 벌레 먹은 형상의 결함이 관찰되었다.
도 17은 하층이 Al합금이고, 상층이 Mo합금인 적층 배선을 샤워 방식의 습식 에칭으로 형성했을 때의 배선의 단면 형상을 나타내고 있다. 우선, 글래스 기판(1) 상에 Al합금(2)과 Mo합금(3)을 연속적으로 성막한다. 본 실시예에서는 Al합금(2)으로서 9.8wt%의 Nd를 함유하는 Al합금 240nm과, Mo합금(3)으로서 Mo에 Cr, Hf, Zr 또는 Ti를 여러가지 Cr 함유량 첨가한 것 20nm을 스퍼터링법으로 성막했다. 그후, 레지스트 패턴을 포토리소그래피에 의해 형성하고, 샤워 에칭 장치에 의해 습식 에칭을 실시한다. 본 실시예에서는 실시예1과 같이 에쳔트6으로서 질산 농도는 12몰%이고, 불화 암모늄을 0.1몰% 첨가한 인산(H3PO4)과, 질산(HNO3)과 초산(CH3COOH)과 물(H2O)을 포함하는 혼합물을 채용했다. 도 17a는 Mo합금(3)이 Cr, Hf, Zr 또는 Ti를 함유하지 않은 순 Mo인 경우이다. 이 경우에는 에칭에 의해 상층의 Mo합금이 크게 후퇴해 버린다. 일부 배선 패턴에 벌레 먹은 형상의 결함이 관찰되었다. 도 17b는 Mo합금(3)의 Cr 함유량이 0.4wt%인 경우이고, 배선의 단면 형상은 대략 20°~ 25°의 순 테이퍼 형상으로 가공되었다. Mo합금(3)의 Hf 함유량이 12wt%, 및 Zr 함유량이 8wt%, 및 Ti 함유량이 2wt%인 경우에도 마찬가지로 배선의 단면 형상은 대략 20°~ 25°의 순 테이퍼 형상으로 가공되었다. 이들 배선 패턴상에 화학 기상 증착한 SiN막의 커버리지는 충분했다. 도 17c는 Mo합금(3)의 Cr 함유량이 1.5wt%인 경우이고, 배선의 단면 형상은 대략 25°~ 30°의 순 테이퍼 형상으로 가공되었다. Mo합금(3)의 Hf 함유량이 30wt%, 및 Zr 함유량이 20wt%, 및 Ti 함유량이 6wt%인 경우에도 마찬가지로 배선의 단면 형상은 대략 25°~ 30°의 순 테이퍼 형상으로 가공되었다. 이들 배선 패턴상에 화학 기상 증착한 SiN막의 커버리지는 충분했다.
도 17d는 Mo합금(3)의 Cr 함유량이 3.0wt%인 경우이고, 배선의 단면 형상은 대략 35°~ 40°의 순 테이퍼 형상으로 가공되었다. Mo합금(3)의 Hf 함유량이 41wt%, 및 Zr 함유량이 26wt%, 및 Ti 함유량이 7.6wt%인 경우에도 마찬가지로 배선의 단면 형상은 대략 35°~ 40°의 순 테이퍼 형상으로 가공되었다. 이들 배선 패턴상에 화학 기상 증착한 SiN막의 커버리지는 충분했다.
도 17e는 Mo합금(3)의 Cr 함유량이 4.0wt%인 경우이고, 배선의 단면은 상층의 Mo합금(3)이 모자의 차양같이 튀어나온 형상으로 되었다. Mo합금(3)의 Hf 함유량이 48wt%, 및 Zr 함유량이 32wt%, 및 Ti 함유량이 9wt%인 경우에도 마찬가지로 상층의 Mo합금(3)이 모자의 차양같이 튀어나온 형상으로 되었다. 이들 배선 패턴상에 화학 기상 증착한 SiN막의 커버리지는 불충분했다.
도 18은 하층이 Al합금이고, 상층이 Mo합금인 적층 배선을 샤워 방식의 습식 에칭으로 형성했을 때의 배선의 단면 형상을 나타내고 있다.
우선, 글래스 기판(1) 상에 Al합금(2)과 Mo합금(3)을 연속적으로 성막했다. 본 실시예에서는 Al합금(2)으로서 여러가지 Nd 함유량인 것 240nm과, Mo합금(3)으로서 1.5wt%의 Cr을 함유하는 Mo합금 20nm을 스퍼터링법으로 성막했다. 그후, 레지스트 패턴을 포토리소그래피에 의해 형성하고, 샤워 에칭 장치에 의해 습식 에칭을 실시했다. 본 실시예에서는 에쳔트로서 질산 농도는 12몰%이고, 불화 암모늄을 0.1몰% 첨가한 인산(H3PO4)과, 질산(HNO3)과 초산(CH3COOH)과 물(H2O)을 포함하는 혼합물을 채용했다. 습식 에칭 후, 진공중에서 300℃로 배선 패턴을 열처리했다.
도 18a는 Al합금(2)의 Nd 함유량이 9.8wt%인 경우이고, 배선의 단면 형상은 대략 20°~ 25°의 순 테이퍼 형상으로 가공되었다. 이 배선 패턴상에 화학 기상 증착한 SiN막의 커버리지는 충분했다. 도 18b는 Al합금(2)의 Nd 함유량이 0.1wt%인 경우이고, 배선의 Al합금층의 측면부에 힐록으로 사료되는 돌기 형상의 생성물이 생성되었다. Al합금(2)의 Nd 함유량이 0.1wt%인 경우에는 도 18a와 같이 배선의 단면 형상이 대략 20°~ 25°의 순 테이퍼 형상으로 가공되었다. 그러나, 습식 에칭 후, 진공중 열처리 온도를 350℃로 하면, 도 18b와 같이 Al합금층의 측면부에 힐록으로 사료되는 돌기 형상의 생성물이 생성되었다.
(실시예7)
도 19에는 샤워 에칭에 의한 습식 에칭 방법의 모식도를 나타낸다. 글래스 기판의 롤러 반송에서 수평으로 반송하면서, 그 위로부터 샤워 형상으로 에칭액을 공급한다. 도면에서는 기판은 지면에 대하여 수직 방향으로 진행하고 있다. 에칭 노즐은 각 점원으로부터 방사 형상으로 에칭액을 조사한다. 그 때, 에칭의 균일성을 높이기 위해 각각의 에칭 샤워가 일부 중복하도록 노즐을 배치함으로써, 공급이 고르게 되어 균일한 에칭이 가능해진다. 그러나, 본 발명의 배선 재료인 Mo-8wt%Zr/Al-9.8wt%Nd 적층 배선의 에칭에서는 불과 샤워 유량 분포의 불균일에 의해 에칭 레이트가 변화하는 것이 문제이다. 특히 Al막은 유량이 많을 수록 에칭 레이 트가 저하한다라는 특징이 있다. 그 결과, 도 19에 도시한 바와 같이 노즐 바로 아래에서 샤워 유량의 대부분의 영역에서는 에칭 레이트가 저하하게 되고, 그 결과, 사이드 에칭량이 저하한다. 노즐 오버 랩 영역에서는 역 현상이 발생하고, 그 결과, 노즐 분포에 기인하여 사이드 에칭량의 불균일이 발생한다. 그 결과, 배선의 치수 정밀도의 면내 분포가 악화하고, 액정 디스플레이의 화질에 불균일이 발생한다. 본 발명에서는 Mo합금/Al합금의 적층 배선의 에칭에 있어서, 기판의 수평 반송 방향에 대하여 수직 방향으로 에칭 노즐을 요동시킨다. 최적 요동 각도는 노즐로부터의 확대각에 의존하지만, 40°~ 100°가 바람직하다. 노즐을 요동시킴으로써, 샤워 유량이 시간적으로 평균화되고, 그 결과로서 사이드 에칭량, 즉 배선 치수의 불균일을 대폭적으로 저감시킬 수 있다. 에칭액 조성에 따라서는 에칭 후의 물에 의한 린스로도 Mo막의 에칭이 진행하는 경우가 있다. 이 경우, 린스시의 물의 치환 속도를 기판 면내에서 균일화할 필요가 있지만, 그 때에도 샤워 노즐 요동 처리는 유효하다는 것도 확인했다.
이상 설명한 바와 같이, 게이트 배선(전극), 소스 및 드레인 배선(전극)을 몰리브덴을 주성분으로 하고, 몰리브덴을 고용(固溶)하는 크롬, 티탄, 탄탈, 니오브 중의 적어도 하나 이상을 첨가 원소로서 포함하는 합금층과, 알루미늄 합금층의 적층 배선으로 구성함으로써, 화면의 대면적화를 위한 배선의 저저항화가 용이해지고, 당해 배선이나 전극의 핫 에칭 공정을 간략화하여 비용의 저렴화와 표시 불량이 없는 고신뢰성의 액정 표시 장치를 제공할 수 있다.

Claims (27)

  1. 한쌍의 기판과, 상기 한쌍의 기판에 협지된 액정층을 갖는 액정 표시 장치에 있어서,
    상기 한쌍의 기판의 일측에 형성되는 복수의 주사 신호선과, 상기 주사 신호선과 매트릭스 형상으로 교차하는 복수의 영상 신호선 중 어느 하나가 제1 도전층과 제2 도전층으로 이루어지는 적층 구조를 포함하고,
    상기 제1 도전층은 Al을 주성분으로 하고,
    상기 제2 도전층은 Zr을 함유하는 Mo를 주성분으로 하며,
    상기 Zr의 함유량이 2.6 중량% 이상이고, 23 중량% 이하인 것을 특징으로 하는 액정 표시 장치.
  2. 한쌍의 기판과, 상기 한쌍의 기판에 협지된 액정층을 갖는 액정 표시 장치에 있어서,
    상기 한쌍의 기판의 일측에 형성되는 복수의 주사 신호선과, 상기 주사 신호선과 매트릭스 형상으로 교차하는 복수의 영상 신호선 중 어느 하나가 제1 도전층과 제2 도전층으로 이루어지는 적층 구조를 포함하고,
    상기 제1 도전층은 Al을 주성분으로 하고,
    상기 제2 도전층은 Zr을 함유하는 Mo를 주성분으로 하며,
    상기 Zr의 함유량이 4.0 중량% 이상이고, 14 중량% 이하인 것을 특징으로 하는 액정 표시 장치.
  3. 제1항 또는 제2항에 있어서,
    상기 제2 도전층은 Zr과 Hf를 함유하는 Mo를 주성분으로 하는 것을 특징으로 하는 액정 표시 장치.
  4. 제1항 또는 제2항에 있어서,
    제1 도전층과 제2 도전층으로 이루어지는 적층 구조를 갖는 것은 상기 주사 신호선인 것을 특징으로 하는 액정 표시 장치.
  5. 제1항에 있어서,
    상기 액정 표시 장치는 상기 복수의 주사 신호선 및 영상 신호선으로 둘러싸인 영역에 형성된 복수의 화소 내에 상기 한쌍의 기판의 일측에 형성되는 적어도 한쌍의 화소 전극과 대향 전극을 가지며,
    상기 화소 전극은 상기 주사 신호선으로부터의 주사 신호의 공급에 기초하여 구동되는 박막 트랜지스터를 개재하여 상기 영상 신호선으로부터의 영상 신호가 공급되고,
    상기 대향 전극은 상기 복수의 화소에 걸쳐 형성되는 대향 전압 신호선을 개재하여 기준 전압이 공급되며,
    상기 제1 도전층과 제2 도전층으로 이루어진 적층 구조를 갖는 것은 상기 대향 전압 신호선 또는 상기 대향 전극인 것을 특징으로 하는 액정 표시 장치.
  6. 제1항 또는 제5항에 있어서,
    상기 Al을 주성분으로 하는 제1 도전층은 양극화성(陽極化成)되어 있는 것을 특징으로 하는 액정 표시 장치.
  7. 한쌍의 기판과, 상기 한쌍의 기판에 협지된 액정층을 갖는 액정 표시 장치에 있어서,
    상기 한쌍의 기판의 일측에 형성되는 복수의 주사 신호선과, 상기 주사 신호선과 매트릭스 형상으로 교차하는 복수의 영상 신호선 중 어느 하나가 제1 도전층과 제2 도전층과 제3 도전층으로 이루어지는 3층 구조를 포함하고,
    상기 제1 도전층은 Al을 주성분으로 하고,
    상기 제2 도전층은 Zr을 함유하는 Mo를 주성분으로 하며,
    상기 제3 도전층은 Mo를 주성분으로 하고, 상기 Zr의 함유량이 4 중량% 이상이고, 14 중량% 이하인 것을 특징으로 하는 액정 표시 장치.
  8. 제7항에 있어서,
    상기 제2 도전층은 Zr과 Hf를 함유하는 Mo를 주성분으로 하는 것을 특징으로 하는 액정 표시 장치.
  9. 제7항에 있어서,
    상기 주사 신호선은 제1 도전층과 제2 도전층으로 이루어진 적층 구조를 갖는 것을 특징으로 하는 액정 표시 장치.
  10. 제7항에 있어서,
    상기 액정 표시 장치는 상기 복수의 주사 신호선 및 영상 신호선으로 둘러싸인 영역에 형성된 복수의 화소 내에 상기 한쌍의 기판의 일측에 형성되는 적어도 한쌍의 화소 전극과 대향 전극을 갖고,
    상기 화소 전극은 상기 주사 신호선으로부터의 주사 신호의 공급에 기초하여 구동되는 박막 트랜지스터를 개재하여 상기 영상 신호선으로부터의 영상 신호가 공급되며,
    상기 대향 전극은 상기 복수의 화소에 걸쳐 형성되는 대향 전압 신호선을 개재하여 기준 전압이 공급되고,
    상기 제1 도전층과 제2 도전층과 제3 도전층으로 이루어진 3층 구조를 갖는 것은 상기 대향 전압 신호선 또는 상기 대향 전극인 것을 특징으로 하는 액정 표시 장치.
  11. 한쌍의 기판에 협지된 액정층과, 상기 한쌍의 기판의 일측에 형성되는 복수의 주사 신호선과, 상기 주사 신호선과 매트릭스 형상으로 교차하는 복수의 영상 신호선과, 상기 주사 신호선으로부터의 주사 신호의 공급에 기초하여 구동되는 박막 트랜지스터와, 상기 박막 트랜지스터를 개재하여 상기 영상 신호선으로부터의 영상 신호가 공급되는 화소 전극과, 상기 화소 전극과 대향하여 배치되고 대향 전압 신호선을 개재하여 기준 전압이 공급되는 대향 전극을 포함하는 액정 표시 장치로서,
    상기 주사 신호선 또는 영상 신호선 또는 대향 전압 신호선 또는 대향 전극 중 어느 하나가 제1 도전층과 제2 도전층으로 이루어지는 적층 구조를 포함하고,
    상기 제1 도전층은 Al을 주성분으로 하고,
    상기 제2 도전층은 Cr과 2.6 중량% 이상이고, 23 중량% 이하의 Zr을 함유하는 Mo를 주성분으로 하는 것을 특징으로 하는 액정 표시 장치.
  12. 제11항에 있어서,
    제1 도전층과 제2 도전층으로 이루어진 적층 구조를 갖는 것은 상기 주사 신호선과 상기 대향 전압 신호선인 것을 특징으로 하는 액정 표시 장치.
  13. 제1항, 제7항, 제11항 중 어느 한 항에 있어서,
    상기 제1 도전층의 상층에 상기 제2 도전층이 형성되고,
    상기 제1 도전층의 단면 형상이 순 테이퍼 형상을 갖는 사다리꼴 형상으로 형성되어 이루어진 것을 특징으로 하는 액정 표시 장치.
  14. 제5항, 제10항, 제11항 중 어느 한 항에 있어서,
    상기 주사 신호선은 대향 전압 신호선 및 대향 전극과 같은 층에 배치되고,
    상기 영상 신호선은 상기 주사 신호선의 상층에 제1 절연막을 개재하여 배치되며,
    상기 화소 전극은 상기 영상 신호선의 상층에 제2 절연막을 개재하여 배치되고,
    상기 화소 전극은 상기 제2 절연막 상에 배치되며,
    상기 화소 전극은 상기 제2 절연막에 설치된 접속 수단을 개재하여 상기 Zr을 함유하는 Mo를 주성분으로 하는 층과 접속되어 있는 것을 특징으로 하는 액정 표시 장치.
  15. 제14항에 있어서,
    상기 화소 전극이 ITO 또는 IZO 중 어느 하나로 이루어지는 것을 특징으로 하는 액정 표시 장치.
  16. 제14항에 있어서,
    상기 화소 전극은 다결정 인듐 주석 산화물(ITO)이고,
    상기 영상 신호선은 Cr-Mo 합금막과 Cr막의 적층인 것을 특징으로 하는 액정 표시 장치.
  17. 제14항에 있어서,
    상기 화소 전극은 IZO이고,
    상기 영상 신호선은 Mo합금/Al합금/Mo합금의 적층인 것을 특징으로 하는 액정 표시 장치.
  18. 절연 기판 상에 게이트 배선, 공통 배선, 공통 전극, 게이트 절연층, 반도체층, 콘택트층, 소스 및 드레인 배선, 패시베이션층, 및 화소 전극을 형성한 액티브 매트릭스 기판과,
    절연 기판 상에 컬러 필터층, 평활층, 공통 전극, 및 절연 보호층을 형성한 컬러 필터 기판과,
    상기 액티브 매트릭스 기판과 컬러 필터 기판의 대향 간극에 액정 조성물로 이루어진 액정층을 협지하여 이루어지고, 상기 게이트 배선, 소스 및 드레인 배선이 Mo를 주성분으로 한 Ti와의 합금층과, Al합금층의 적층 배선으로 구성된 것을 특징으로 하는 액정 표시 장치.
  19. 제18항에 있어서,
    상기 게이트 배선은 티탄 함금과 알루미늄 합금의 2층으로 이루어지고,
    상기 소스 및 드레인 배선은 티탄 합금과 알루미늄 합금, 티탄 합금의 3층 구조로 이루어진 것을 특징으로 하는 액정 표시 장치.
  20. 액정 표시 장치의 제조 방법에 있어서,
    글래스 기판 상에 금속 박막을 형성하는 공정과,
    상기 금속 박막 상에 레지스트 패턴을 포토리소그래피에 의해 형성하는 공정과,
    에쳔트를 인산(H3PO4)과, 질산(HNO3)과 초산(CH3COOH)과 물(H2O)을 포함하는 혼합물로서, 질산(HNO3)을 7몰% 이상 12몰% 이하 포함하고, 불화 암모늄(NH4F)과 불화 수소(HF) 중 적어도 어느 일측을 약 0.01 ~ 약 0.1몰% 포함하는 조성으로 하여 습식 에칭을 실시하는 공정
    을 갖는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  21. 제20항에 있어서,
    상기 금속 박막은 Al 또는 Al 합금과, Mo 합금을 연속적으로 성막하여 구성되는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  22. 삭제
  23. 제21항에 있어서,
    상기 Mo 합금은 0.84중량% 이상, 3.0 중량% 이하의 크롬 또는 4.9중량% 이상, 41 중량% 이하의 하프늄 또는 2.6중량% 이상, 26 중량% 이하의 지르코늄 또는 2.3중량% 이상, 7.6 중량% 이하의 티탄을 포함하는 몰리브덴 합금인 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  24. 삭제
  25. 제21항에 있어서,
    상기 Mo 합금층과 Al 합금층을 동일 에칭액의 일괄 에칭으로 형성하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  26. 제18항에 있어서,
    상기 게이트 배선은 공통 배선 및 공통 전극이 동일한 층에 배치되고,
    상기 드레인 배선은 상기 게이트 배선의 상층에 설치된 게이트 절연막 상에 배치되며,
    상기 화소 전극은 상기 드레인 배선의 상층에 설치된 패시베이션층 상에 배치되고,
    상기 화소 전극은 상기 패시베이션층에 설치된 콘택트 홀을 개재하여 상기 Mo를 주성분으로 한 합금층과 접속되어 있으며,
    상기 패시베이션층의 가공에 드라이 에칭을 이용하여, 상기 소스 및 드레인 배선의 첨가 원소로서 크롬, 티탄, 지르코늄, 하프늄, 바나듐 중 적어도 하나 이상을 포함하는 몰리브덴 합금에 대한 패시베이션층의 에칭 선택비를 7 이상으로 한 것을 특징으로 하는 액정 표시 장치.
  27. 투명 절연성 기판 상에 금속 박막이 형성된 기판을 대기중에서 수평 반송하면서, 그 상부에 복수개 배치된 에칭 노즐로부터 샤워 형상으로 에칭액을 기판상에 공급하여, 상기 금속 박막을 에칭하는 액정 표시 장치의 제조 방법으로서,
    상기 금속 박막이 Mo 또는 Mo합금과 Al 또는 그 합금의 적층 배선이고,
    상기 에칭 노즐이 기판의 수평 반송 방향에 대하여 수직 방향으로 요동하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
KR1020000015331A 1999-03-26 2000-03-25 액정 표시 장치와 그 제조 방법 KR100698988B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP8368699A JP2000275679A (ja) 1999-03-26 1999-03-26 液晶表示装置
JP1999-083686 1999-03-26
JP1999-089437 1999-03-30
JP8943799A JP2000284326A (ja) 1999-03-30 1999-03-30 液晶表示装置とその製造方法
JP34978799A JP2001166336A (ja) 1999-12-09 1999-12-09 液晶表示装置の製造方法、及び液晶表示装置の配線形成方法
JP1999-349787 1999-12-09

Publications (2)

Publication Number Publication Date
KR20000063024A KR20000063024A (ko) 2000-10-25
KR100698988B1 true KR100698988B1 (ko) 2007-03-26

Family

ID=27304298

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000015331A KR100698988B1 (ko) 1999-03-26 2000-03-25 액정 표시 장치와 그 제조 방법

Country Status (3)

Country Link
US (1) US6433842B1 (ko)
KR (1) KR100698988B1 (ko)
TW (1) TWI255957B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101126905B1 (ko) 2009-09-03 2012-03-20 가부시키가이샤 히타치세이사쿠쇼 박막 트랜지스터 및 그 제조 방법

Families Citing this family (85)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3674953B2 (ja) * 1997-04-11 2005-07-27 株式会社日立製作所 液晶表示装置
JP3270361B2 (ja) * 1997-06-09 2002-04-02 日本電気株式会社 薄膜トランジスタアレイ及びその製造方法
US7411211B1 (en) 1999-07-22 2008-08-12 Semiconductor Energy Laboratory Co., Ltd. Contact structure and semiconductor device
JP2001053283A (ja) * 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP3746925B2 (ja) * 1999-08-27 2006-02-22 セイコーエプソン株式会社 液晶装置および電子機器
TW451447B (en) * 1999-12-31 2001-08-21 Samsung Electronics Co Ltd Contact structures of wirings and methods for manufacturing the same, and thin film transistor array panels including the same and methods for manufacturing the same
KR100660811B1 (ko) * 1999-12-31 2006-12-26 엘지.필립스 엘시디 주식회사 액정 표시장치용 배선 형성방법
JP2001194676A (ja) * 2000-01-07 2001-07-19 Hitachi Ltd 液晶表示装置
JP4118484B2 (ja) 2000-03-06 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001257350A (ja) 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4118485B2 (ja) 2000-03-13 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4700160B2 (ja) 2000-03-13 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
JP4683688B2 (ja) 2000-03-16 2011-05-18 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4393662B2 (ja) 2000-03-17 2010-01-06 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
KR100366768B1 (ko) * 2000-04-19 2003-01-09 삼성전자 주식회사 배선의 접촉부 및 그의 제조 방법과 이를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
JP4785229B2 (ja) 2000-05-09 2011-10-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3697173B2 (ja) * 2000-05-25 2005-09-21 セイコーエプソン株式会社 液晶装置および電子機器
TW518442B (en) * 2000-06-29 2003-01-21 Au Optronics Corp Thin film transistor liquid crystal display and its manufacture method
JP3892650B2 (ja) * 2000-07-25 2007-03-14 株式会社日立製作所 液晶表示装置
KR100751185B1 (ko) * 2000-08-08 2007-08-22 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
JP2002090774A (ja) * 2000-09-14 2002-03-27 Hitachi Ltd 液晶表示装置とその製造方法および装置
KR100778835B1 (ko) * 2000-12-28 2007-11-22 엘지.필립스 엘시디 주식회사 액정표시장치의 제조방법
JP2002202527A (ja) * 2000-12-28 2002-07-19 Nec Corp アクティブマトリクス型液晶表示装置
KR100776505B1 (ko) * 2000-12-30 2007-11-16 엘지.필립스 엘시디 주식회사 액정표시장치의 화소전극 제조 방법
TW512536B (en) * 2001-02-21 2002-12-01 Au Optronics Corp Reflective TFT-LCD having pixel electrode with coarse diffuser
US7071037B2 (en) 2001-03-06 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
SG116443A1 (en) * 2001-03-27 2005-11-28 Semiconductor Energy Lab Wiring and method of manufacturing the same, and wiring board and method of manufacturing the same.
TW518764B (en) * 2001-04-04 2003-01-21 Au Optronics Corp Reflection type TFT-LCD with slant diffuser pixel electrode
JP4920140B2 (ja) * 2001-05-18 2012-04-18 ゲットナー・ファンデーション・エルエルシー 液晶表示装置及びその製造方法
KR20030016051A (ko) * 2001-08-20 2003-02-26 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
TW554199B (en) * 2001-08-29 2003-09-21 Au Optronics Corp Reflective thin-film transistor liquid crystal display with rough diffuser
KR100476050B1 (ko) * 2001-09-01 2005-03-10 비오이 하이디스 테크놀로지 주식회사 반사형 액정표시장치 및 그의 제조방법
JP2003107523A (ja) * 2001-09-28 2003-04-09 Hitachi Ltd 液晶表示装置
US6933527B2 (en) * 2001-12-28 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
CN1297012C (zh) * 2002-02-06 2007-01-24 株式会社东芝 平面检测型固体摄像装置
KR20030071926A (ko) * 2002-03-02 2003-09-13 엘지.필립스 엘시디 주식회사 스퍼터링 타겟 어셈블리 및 이를 이용한 스퍼터링 장비
CN100517422C (zh) * 2002-03-07 2009-07-22 三洋电机株式会社 配线结构、其制造方法、以及光学设备
US6930326B2 (en) 2002-03-26 2005-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit and method of fabricating the same
KR20040001689A (ko) * 2002-06-28 2004-01-07 삼성전자주식회사 배선, 이를 포함하는 박막 트랜지스터 어레이 기판 및 그제조 방법
TW588184B (en) * 2002-07-30 2004-05-21 Hong-Da Liu Ultra minimal roughness reflective layer for pixel designed thin film transistor and liquid crystal display
JP4049639B2 (ja) * 2002-08-30 2008-02-20 シャープ株式会社 液晶表示装置用基板及びそれを備えた液晶表示装置
KR100870019B1 (ko) * 2002-09-18 2008-11-21 삼성전자주식회사 박막 트랜지스터 기판 및 그의 제조 방법
JP4181853B2 (ja) * 2002-11-15 2008-11-19 Ｎｅｃ液晶テクノロジー株式会社 積層膜の複合ウェットエッチング方法
KR100557499B1 (ko) 2002-12-31 2006-03-07 엘지.필립스 엘시디 주식회사 패턴형성방법 및 이를 이용한 액정표시소자와 그 제조방법
US7316784B2 (en) * 2003-02-10 2008-01-08 Lg.Philips Lcd Co., Ltd. Method of patterning transparent conductive film, thin film transistor substrate using the same and fabricating method thereof
KR100913306B1 (ko) * 2003-02-18 2009-08-26 삼성전자주식회사 몰리브덴 박막 패턴의 형성 방법 및 이를 이용한 액정표시 장치의 박막 트랜지스터 기판의 제조방법
TW594317B (en) * 2003-02-27 2004-06-21 Hannstar Display Corp Pixel structure of in-plane switching liquid crystal display device
US7057208B2 (en) 2003-03-25 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP2005057260A (ja) * 2003-07-22 2005-03-03 Nec Lcd Technologies Ltd 薄膜トランジスタ回路装置およびその製造方法および薄膜トランジスタ回路装置を用いた液晶表示装置
KR101012491B1 (ko) * 2003-12-04 2011-02-08 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
JP4085094B2 (ja) * 2004-02-19 2008-04-30 シャープ株式会社 導電素子基板の製造方法、液晶表示装置の製造方法
SG114747A1 (en) * 2004-02-25 2005-09-28 Mitsubishi Gas Chemical Co Etching composition for laminated film including reflective electrode and method for forming laminated wiring structure
KR100593446B1 (ko) * 2004-05-19 2006-06-28 삼성전자주식회사 유기성 플루오라이드 계열 완충 용액을 사용해서 반도체장치를 제조하는 방법들
US7157381B2 (en) * 2004-06-15 2007-01-02 Infineon Technologies Ag Method for providing whisker-free aluminum metal lines or aluminum alloy lines in integrated circuits
CN102544027B (zh) 2004-09-15 2016-02-17 株式会社半导体能源研究所 半导体器件
KR101064626B1 (ko) * 2004-10-14 2011-09-15 주식회사 동진쎄미켐 박막트랜지스터 액정표시장치의 에칭 조성물
KR101171175B1 (ko) 2004-11-03 2012-08-06 삼성전자주식회사 도전체용 식각액 및 이를 이용한 박막 트랜지스터표시판의 제조 방법
US8003449B2 (en) * 2004-11-26 2011-08-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a reverse staggered thin film transistor
KR101160829B1 (ko) * 2005-02-15 2012-06-29 삼성전자주식회사 식각액 조성물 및 박막 트랜지스터 표시판의 제조 방법
US8040444B2 (en) * 2005-06-03 2011-10-18 Samsung Electronics Co., Ltd. Display device, method of manufacturing the same and mask for manufacturing the same
WO2006137497A1 (ja) * 2005-06-24 2006-12-28 Mitsubishi Gas Chemical Company, Inc. メタル材料用エッチング剤組成物およびそれを用いた半導体デバイスの製造方法
US8149346B2 (en) 2005-10-14 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US7837929B2 (en) * 2005-10-20 2010-11-23 H.C. Starck Inc. Methods of making molybdenum titanium sputtering plates and targets
EP1843194A1 (en) 2006-04-06 2007-10-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance
US7847904B2 (en) * 2006-06-02 2010-12-07 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic appliance
JP5214858B2 (ja) 2006-06-22 2013-06-19 三菱電機株式会社 Ｔｆｔアレイ基板及びその製造方法
JP5216204B2 (ja) 2006-10-31 2013-06-19 株式会社半導体エネルギー研究所 液晶表示装置及びその作製方法
TWI318010B (en) * 2006-11-09 2009-12-01 Au Optronics Corp Pixel structure and fabricating method thereof
JP4785721B2 (ja) * 2006-12-05 2011-10-05 キヤノン株式会社 エッチング方法、パターン形成方法、薄膜トランジスタの製造方法及びエッチング液
KR101373735B1 (ko) 2007-02-22 2014-03-14 삼성디스플레이 주식회사 신호선의 제조 방법, 박막 트랜지스터 표시판 및 그의 제조방법
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20100098409A (ko) * 2007-11-22 2010-09-06 간또 가가꾸 가부시끼가이샤 에칭액 조성물
JP2011259371A (ja) * 2010-06-11 2011-12-22 Canon Inc 容量型電気機械変換装置の製造方法
US8449818B2 (en) 2010-06-30 2013-05-28 H. C. Starck, Inc. Molybdenum containing targets
US8449817B2 (en) 2010-06-30 2013-05-28 H.C. Stark, Inc. Molybdenum-containing targets comprising three metal elements
JP2012079998A (ja) * 2010-10-05 2012-04-19 Hitachi Displays Ltd 液晶表示装置
US9334562B2 (en) 2011-05-10 2016-05-10 H.C. Starck Inc. Multi-block sputtering target and associated methods and articles
CN102629609A (zh) * 2011-07-22 2012-08-08 京东方科技集团股份有限公司 阵列基板及其制作方法、液晶面板、显示装置
TWI566022B (zh) * 2011-08-04 2017-01-11 東友精細化工有限公司 液晶顯示裝置用陣列基板的製造方法、形成配線的方法及用於多層膜的蝕刻劑組合物
JP2013080160A (ja) * 2011-10-05 2013-05-02 Japan Display East Co Ltd 表示装置
CN102623461A (zh) * 2012-03-19 2012-08-01 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制作方法
US9334565B2 (en) 2012-05-09 2016-05-10 H.C. Starck Inc. Multi-block sputtering target with interface portions and associated methods and articles
KR102087791B1 (ko) * 2013-03-27 2020-03-12 삼성디스플레이 주식회사 식각 조성물, 이를 이용한 금속 패턴의 형성 방법 및 표시 기판의 제조방법
JP6369366B2 (ja) 2015-03-26 2018-08-08 豊田合成株式会社 半導体装置の製造方法
CN110799466B (zh) * 2017-08-31 2022-09-06 日本电气硝子株式会社 玻璃的蚀刻方法和蚀刻处理装置以及玻璃板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0420930A (ja) * 1990-05-16 1992-01-24 Nippon Telegr & Teleph Corp <Ntt> 配線構造

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT978528B (it) * 1973-01-26 1974-09-20 Oronzio De Nora Impianti Elettrodi metallici e procedimen to per la loro attivazione
US5736751A (en) * 1982-04-13 1998-04-07 Seiko Epson Corporation Field effect transistor having thick source and drain regions
US4715893A (en) * 1984-04-04 1987-12-29 Allied Corporation Aluminum-iron-vanadium alloys having high strength at elevated temperatures
US4846885A (en) * 1987-11-27 1989-07-11 Haynes International, Inc. High molybdenum nickel-base alloy
JP2542075B2 (ja) * 1989-02-23 1996-10-09 三菱電機株式会社 シリコ―ンラダ―系樹脂にパタ―ンを転写する方法およびそれに用いるエッチング液
JPH03100160A (ja) * 1989-09-12 1991-04-25 Nkk Corp ケイ化モリブデン多孔体の製造方法
US5162933A (en) * 1990-05-16 1992-11-10 Nippon Telegraph And Telephone Corporation Active matrix structure for liquid crystal display elements wherein each of the gate/data lines includes at least a molybdenum-base alloy layer containing 0.5 to 10 wt. % of chromium
JPH08220562A (ja) * 1994-12-14 1996-08-30 Toshiba Corp 表示装置用アレイ基板およびその製造方法
TW294831B (ko) * 1995-04-26 1997-01-01 Handotai Energy Kenkyusho Kk
JP3302240B2 (ja) * 1995-11-28 2002-07-15 シャープ株式会社 薄膜トランジスタ及びその製造方法
JPH10133216A (ja) * 1996-11-01 1998-05-22 Hitachi Ltd アクティブマトリクス型液晶表示装置
JP3229954B2 (ja) * 1996-02-27 2001-11-19 本田技研工業株式会社 耐熱性マグネシウム合金
US6001539A (en) * 1996-04-08 1999-12-14 Lg Electronics, Inc. Method for manufacturing liquid crystal display
KR100223153B1 (ko) * 1996-05-23 1999-10-15 구자홍 액티브 매트릭스 액정표시장치의 제조방법 및 액티브매트릭스액정표시장치
US6106907A (en) * 1996-06-25 2000-08-22 Canon Kabushiki Kaisha Electrode plate, liquid crystal device and production thereof
US6081308A (en) * 1996-11-21 2000-06-27 Samsung Electronics Co., Ltd. Method for manufacturing liquid crystal display
JPH10268338A (ja) * 1997-01-23 1998-10-09 Toshiba Corp 液晶表示装置およびその製造方法
KR100476622B1 (ko) * 1997-10-13 2005-08-23 삼성전자주식회사 몰리브덴-텅스턴합금을사용한배선을이용한액정표시장치및그제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0420930A (ja) * 1990-05-16 1992-01-24 Nippon Telegr & Teleph Corp <Ntt> 配線構造

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
일본공개특허 평4-20930

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101126905B1 (ko) 2009-09-03 2012-03-20 가부시키가이샤 히타치세이사쿠쇼 박막 트랜지스터 및 그 제조 방법

Also Published As

Publication number Publication date
TWI255957B (en) 2006-06-01
KR20000063024A (ko) 2000-10-25
US6433842B1 (en) 2002-08-13

Similar Documents

Publication Publication Date Title
KR100698988B1 (ko) 액정 표시 장치와 그 제조 방법
JP3785900B2 (ja) 液晶表示装置とその製造方法
CN100514657C (zh) 有源矩阵衬底及其制造方法
KR100698950B1 (ko) 박막 트랜지스터 어레이 기판의 제조방법
US6731364B2 (en) Liquid crystal display device
JP2000284326A (ja) 液晶表示装置とその製造方法
JP2985124B2 (ja) 液晶表示装置
US8436372B2 (en) Display device
US20030112382A1 (en) Liquid crystal display device
JP2009180981A (ja) アクティブマトリックス基板及びその製造方法
JP2001255543A (ja) 液晶表示装置
KR100866943B1 (ko) Ｔｆｔ 어레이 기판 및 그 제조 방법과, 이것을 사용한표시장치
KR100377440B1 (ko) 금속 배선, 그의 제조방법, 금속 배선을 이용한 박막트랜지스터 및 표시장치
JP2008040234A (ja) 薄膜トランジスタ基板、薄膜トランジスタの製造方法、及び表示装置
JP2001142092A (ja) 液晶表示装置とその製造方法
KR100356452B1 (ko) 액정 표시 장치 및 그 제조 방법
US8421941B2 (en) TFT substrate and method of manufacturing the same
JPWO2002025365A1 (ja) 液晶表示装置
JP2000171834A (ja) 液晶表示装置とその製造方法
JP2010027740A (ja) 電子デバイス、及びその製造方法、並びに電子機器
WO2011148728A1 (ja) 表示装置およびその製造方法
KR100361624B1 (ko) 액정표시장치
JP4338481B2 (ja) 液晶表示装置用薄膜トランジスタの製法および液晶表示装置用薄膜トランジスタ
JP2001005028A (ja) 液晶表示装置とその製造方法
KR20080048606A (ko) 박막 트랜지스터 기판 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160218

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170220

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee