JP2985124B2 - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JP2985124B2
JP2985124B2 JP9155238A JP15523897A JP2985124B2 JP 2985124 B2 JP2985124 B2 JP 2985124B2 JP 9155238 A JP9155238 A JP 9155238A JP 15523897 A JP15523897 A JP 15523897A JP 2985124 B2 JP2985124 B2 JP 2985124B2
Authority
JP
Japan
Prior art keywords
metal layer
liquid crystal
crystal display
layer
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP9155238A
Other languages
English (en)
Other versions
JPH112843A (ja
Inventor
雄一 橋本
寿輝 金子
記久雄 小野
勝 高畠
賢一 鬼沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP9155238A priority Critical patent/JP2985124B2/ja
Priority to TW91108725A priority patent/TW573199B/zh
Priority to TW087108734A priority patent/TW557392B/zh
Priority to US09/092,078 priority patent/US6404473B1/en
Priority to EP98110342A priority patent/EP0884624A3/en
Priority to KR1019980021843A priority patent/KR100643960B1/ko
Publication of JPH112843A publication Critical patent/JPH112843A/ja
Application granted granted Critical
Publication of JP2985124B2 publication Critical patent/JP2985124B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置に係
り、特に薄膜トランジスタ（ＴＦＴ）方式等のアクティ
ブマトリクス型の液晶表示装置における配線積層部分の
断線を無くして歩留りを向上させた液晶表示装置に関す
る。
【０００２】
【従来の技術】静止画や動画を含めた各種の画像を表示
するデバイスとして液晶表示装置が広く用いられてい
る。
【０００３】液晶表示装置は、基本的には少なくとも一
方が透明なガラス等からなる二枚の基板の間に液晶層を
挟持し、上記基板に形成した画素形成用の各種電極に選
択的に電圧を印加して所定画素の点灯と消灯を行う型式
（所謂、単純マトリクス型）と、上記各種電極と画素選
択用のスイッチング素子を形成してこのスイッチング素
子を選択することにより所定画素の点灯と消灯を行う型
式（所謂、薄膜トランジスタ（ＴＦＴ）をスイッチング
素子として用いるアクティブマトリクス型）とに分類さ
れる。
【０００４】特に、後者のアクティブマトリクス型の液
晶表示装置は、コントラスト性能、高速表示性能等から
液晶表示装置の主流となっている。
【０００５】このアクティブマトリクス型液晶表示装置
は、一方の基板に形成した電極と他方の基板に形成した
電極との間に液晶層の配向方向を変えるための電界を印
加する縦電界方式が一般的であったが、最近は液晶に印
加する電界の方向を基板面とほぼ平行な方向とする横電
界方式（Ｉｎ−Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ Ｍｏ
ｄｅ：ＩＰＳ方式）の液晶表示装置が実用化されてい
る。
【０００６】図９は本発明による配向膜を用いたアクテ
ィブマトリクス型液晶表示装置の全体構成を説明する展
開斜視図である。
【０００７】同図は本発明による液晶表示装置（以下、
液晶表示パネル，回路基板，バックライト、その他の構
成部材を一体化したモジュール：ＭＤＬと称する）の具
体的構造を説明するものである。
【０００８】ＳＨＤは金属板からなるシールドケース
（メタルフレームとも言う）、ＷＤは表示窓、ＩＮＳ１
〜３は絶縁シート、ＰＣＢ１〜３は回路基板（ＰＣＢ１
はドレイン側回路基板：映像信号線駆動用回路基板、Ｐ
ＣＢ２はゲート側回路基板、ＰＣＢ３はインターフェー
ス回路基板）、ＪＮ１〜３は回路基板ＰＣＢ１〜３同士
を電気的に接続するジョイナ、ＴＣＰ１，ＴＣＰ２はテ
ープキャリアパッケージ、ＰＮＬは液晶表示パネル、Ｇ
Ｃはゴムクッション、ＩＬＳは遮光スペーサ、ＰＲＳは
プリズムシート、ＳＰＳは拡散シート、ＧＬＢは導光
板、ＲＦＳは反射シート、ＭＣＡは一体化成形により形
成された下側ケース（モールドフレーム）、ＭＯはＭＣ
Ａの開口、ＬＰは蛍光管、ＬＰＣはランプケーブル、Ｇ
Ｂは蛍光管ＬＰを支持するゴムブッシュ、ＢＡＴは両面
粘着テープ、ＢＬは蛍光管や導光板等からなるバックラ
イトを示し、図示の配置関係で拡散板部材を積み重ねて
液晶表示モジュールＭＤＬが組立てられる。
【０００９】液晶表示モジュールＭＤＬは、下側ケース
ＭＣＡとシールドケースＳＨＤの２種の収納・保持部材
を有し、絶縁シートＩＮＳ１〜３、回路基板ＰＣＢ１〜
３、液晶表示パネルＰＮＬを収納固定した金属製のシー
ルドケースＳＨＤと、蛍光管ＬＰ、導光板ＧＬＢ、プリ
ズムシートＰＲＳ等からなるバックライトＢＬを収納し
た下側ケースＭＣＡとを合体させてなる。
【００１０】映像信号線駆動用回路基板ＰＣＢ１には液
晶表示パネルＰＮＬの各画素を駆動するための集積回路
チップが搭載され、またインターフェース回路基板ＰＣ
Ｂ３には外部ホストからの映像信号の受入れ、タイミン
グ信号等の制御信号を受け入れる集積回路チップ、およ
びタイミングを加工してクロック信号を生成するタイミ
ングコンバータＴＣＯＮ等が搭載される。
【００１１】上記タイミングコンバータで生成されたク
ロック信号はインターフェース回路基板ＰＣＢ３および
映像信号線駆動用回路基板ＰＣＢ１に敷設されたクロッ
ク信号ラインＣＬＬを介して映像信号線駆動用回路基板
ＰＣＢ１に搭載された集積回路チップに供給される。
【００１２】インターフェース回路基板ＰＣＢ３および
映像信号線駆動用回路基板ＰＣＢ１は多層配線基板であ
り、上記クロック信号ラインＣＬＬはインターフェース
回路基板ＰＣＢ３および映像信号線駆動用回路基板ＰＣ
Ｂ１の内層配線として形成される。
【００１３】なお、液晶表示パネルＰＮＬはＴＦＴおよ
び各種の配線／電極を形成したＴＦＴ基板と、カラーフ
ィルタを形成したフィルタ基板の２枚の基板を貼り合わ
せ、その間隙に液晶を封止してなり、ＴＦＴを駆動する
ためのドレイン側回路基板ＰＣＢ１、ゲート側回路基板
ＰＣＢ２およびインターフェース回路基板ＰＣＢ３がテ
ープキャリアパッケージＴＣＰ１，ＴＣＰ２で接続さ
れ、各回路基板間はジョイナＪＮ１，２，３で接続され
ている。
【００１４】図１０は図９に示した液晶表示装置を構成
するＴＦＴ基板の１画素付近の配線構造を説明する模式
図であって、１は基板、２は走査信号線（ゲート線）、
２’は隣接走査信号線（隣接ゲート線）、３は映像信号
線（ドレイン線）、４はソース電極、５は画素電極、Ｔ
ＦＴは薄膜トランジスタ、Ｃａｄｄは付加容量素子を示
す。
【００１５】同図において、基板１の周辺を除く中央部
は表示領域となっており、この表示領域には他方の基板
であるフィルタ基板と貼り合わせ間隙に液晶が封止され
ている。
【００１６】そして、この表示領域には図中Ｘ方向に延
在する走査信号線２（ゲート線）とＹ方向に併設される
映像信号線３（ドレイン線）が形成されている。また、
この走査信号線２と絶縁されてＹ方向に延在し、かつＸ
方向に併設されるソース電極４が形成されている。
【００１７】これら走査信号線２および映像信号線３で
囲まれた領域がそれぞれ１画素の領域を構成している。
【００１８】すなわち、上記表示領域はマトリクス状に
配置された多数の画素領域の集合体で形成されることに
ある。
【００１９】各画素領域は、走査信号線２および映像信
号線３からの走査信号の供給によってオンとされる薄膜
トランジスタＴＦＴと、このオンとされた薄膜トランジ
スタＴＦＴを介して映像信号線３からの映像信号が供給
される画素電極５とが形成されている。また、これらの
薄膜トランジスタＴＦＴおよび画素電極５の他に、薄膜
トランジスタＴＦＴを駆動する走査信号線２とは異なる
他の隣接走査信号線２’と前記画素電極５との間に付加
容量素子Ｃａｄｄが形成されている。
【００２０】この付加容量素子Ｃａｄｄは、薄膜トラン
ジスタＴＦＴがオフとされても画素電極５に映像信号を
長く蓄積させておくために設けられている。
【００２１】この種の液晶表示装置においては、画素を
選択するための上記した各種配線が基板１上に各種の成
膜手段とパターニング手段を用いて形成されている。
【００２２】薄膜トランジスタ型等のアクティブマトリ
クス型の液晶表示装置の配線には、ヒロックの発生が少
ない高融点金属が用いられている。その配線材料として
は、純金属ではクローム（Ｃｒ）やモリブデン（Ｍｏ）
を挙げることができる。また、合金材料としては、上記
のＣｒとＭｏの合金、あるいはＭｏとタングステン
（Ｗ）などが使用されている。
【００２３】特に、純金属のうちＣｒは基板およびレジ
ストとの密着性が良好であり、かつ配線をエッチング処
理した場合にエッチング端部が基板面と垂直に加工され
るという特性を持つ。
【００２４】このような特性の材料を用いて基板上の最
下層に配線（下層配線）を形成するした場合、上記垂直
なエッチング端部のために当該下層配線の上部に形成さ
れる絶縁膜等による上記エッチング端部垂直壁での所謂
ステップカバレージが悪くなり、絶縁耐圧の劣化や上部
に形成される他の配線（上部配線）の上記下層配線乗り
越え部分での断線が発生するという問題があった。
【００２５】図１１は従来技術による液晶表示装置の構
成例を説明するＴＦＴ付近の構造を説明する部分断面図
であって、図１０と同様に、１はＴＦＴ基板、１’はフ
ィルタ基板、２は走査信号線（ゲート電極）、３は映像
信号線（ドレイン電極３）、４はソース電極、５は画素
電極、６は絶縁膜、７は半導体層、７Ａはコンタクト
層、８は保護膜、８Ａはコンタクトホール、９はカラー
フィルタ、１０はブラックマトリクス、１１は平滑層、
１２は共通電極、ＴＦＴは薄膜トランジスタ、Ｃａｄｄ
は付加容量素子、ＬＣは液晶を示す。
【００２６】図１１において、一方の基板であるＴＦＴ
基板１上のＴＦＴ部分には、ゲート電極２）、絶縁膜
６、半導体層７、コンタクト層７Ａ、ドレイン電極３、
ソース電極４、保護膜８、画素電極５等が成膜およびエ
ッチング処理によるパターニングで多層構造に積層さ
れ、また付加容量部分には隣接ゲート電極２’、絶縁膜
６、保護膜８および画素電極５が同様に積層されてい
る。
【００２７】前記したように、基板１の最下層に形成さ
れたゲート電極２は純Ｃｒ又はＣｒとＭｏの合金材料か
らなり、そのエッチング処理で端部（側端面）が基板１
の面と垂直に加工されている。このため、その上層に成
膜された絶縁膜６がこの垂直の壁面のためにそのエッジ
部で図示したようなカバレージ不十分となる部分が生じ
る。
【００２８】絶縁膜６の上には、ドレイン電極３やソー
ス電極４が形成されるが、これらドレイン電極３やソー
ス電極４がゲート電極２を乗り越える部分で図示したよ
うな絶縁間隔の減少あるいは膜厚不足が生じて、耐圧低
下あるいは短絡が発生し、または断線が発生するという
問題があった。
【００２９】また、純Ｃｒ材料を用いた配線では、その
上面がドライエッチングの雰囲気に曝されるフッ化物が
生成し、上部に形成した膜とのコンタクト特性が劣化す
るという問題があり、ＣｒとＭｏ、あるいはＭｏとＷの
合金材料を配線材料とした場合は、下地または基板に対
する接着力が弱く、成膜した後の熱履歴で剥離し易くな
るという問題もあった。
【００３０】なお、この種の配線形成におけるステップ
カバレージの問題を解決するものとして、特開平７−３
０１８２２号公報に記載の技術がある。この公報に開示
の技術は、配線材料としてスパッタリング等でＣｒとＭ
ｏの成分比率を異ならせた２層の合金層を形成し、単に
下層と上層のエッチング速度の違いを利用してエッチン
グ端部に正のテーパを持たせるものである。
【００３１】
【発明が解決しようとする課題】上記従来技術において
は、基板との接着性は従前のＣｒとＭｏの合金材料を使
用したものと同様であって、ステップカバレージの問題
は解消するとは言え、配線が基板から剥離するという問
題は依然として残り、信頼性の点で充分とは言えない。
【００３２】本発明の目的は、上記従来技術の諸問題を
解消し、下層配線と上部導体膜とのコンタクト特性が良
好で、絶縁膜等上部膜のステップカバレージが充分で、
かつ基板との接着性を満足させ、上層配線の切断や下層
配線との短絡の発生を防止して信頼性を向上させた液晶
表示装置を提供することにある。
【００３３】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、異種金属間の腐食電位差による腐食速度
の相違を利用したものであり、下記（１）〜（６）に記
載の手段を採用したことを特徴とする。
【００３４】（１）ガラス等の絶縁性の基板（以下、単
に基板と言う）の上に、基板側の第１層を純クローム
（Ｃｒ）としその上層である第２層をクロームとモリブ
デンの合金（Ｃｒ−Ｍｏ）とした２層の積層構造からな
る配線を形成する。
【００３５】（２）基板、またはこの基板の表面に形成
したＳｉＯ等の下地層の上に、純クローム層を介在させ
てクロームとモリブデンの合金層からなる配線を形成す
る。
【００３６】（３）基板上にゲート配線とドレイン配線
とを有し、ゲート配線として上記した純Ｃｒ層とＣｒ−
Ｍｏ合金層からなる積層構造を用い、ドレイン配線には
ゲート配線と同様の積層配線又はＣｒ−Ｍｏ合金層から
なる単層構造を用いる。
【００３７】（４）ゲート配線として上記純Ｃｒ層とＣ
ｒ−Ｍｏ合金層からなる積層構造を用い、画素電極とし
てインジュウム・スズオキサイド（ＩＴＯ）膜を用い、
この両者で絶縁層をサンドイッチすることで付加容量を
形成する。
【００３８】（５）基板上に上記した２層の積層構造の
配線を形成し、その下層の側端面には順テーパ形状を持
たせ、上層の側端面には基板面に垂直な形状または逆テ
ーパ形状を持たせる。
【００３９】（６）２種類の異なる組成の配線材料を積
層した積層構造膜をエッチング薬液中に浸漬させ、薬液
中での上記積層構造の膜の第２層（上層）の腐食電位を
第１層（下層）のそれよりも低く設定し、電池反応によ
り第２層のエッチング速度を第１層より早くすることに
よって配線の側端面には順テーパ形状を持たせる。
【００４０】上記２層の積層構造からなる配線のうち、
下層の純Ｃｒ層は基板または下地層との接着性が良好で
ある特性を有する。一方、Ｃｒ−Ｍｏ合金層からなる上
層は比抵抗の小さいＭｏとＣｒを合金化することで材料
の比抵抗を低く抑えると共に上層とのコンタクト抵抗を
純Ｃｒ層と比較して低く抑えることができる。
【００４１】さらに、Ｍｏと合金化し、スパッタリング
条件を最適化することで、膜応力を純Ｃｒ層と比較して
大幅に低減することができるという長所がある。
【００４２】そして、上層と下層とでその腐食電位に差
を生じさせ、上層の腐食電位を下層のそれより低く設定
することにより、両者を同一のエッチング薬液に浸漬さ
せた場合に、腐食電位差によって、すなわち両層の電池
反応によって上層は下層よりも相対的に早くエッチング
が進行する。その結果、上層でサイドエッチングが進行
し、下層の上部でもその下部よりもサイドエッチングが
早く進行する。
【００４３】図５は上層と下層の腐食電位に差を持たせ
たときの電池反応によるエッチングの進行状態を説明す
る模式図である。
【００４４】基板１上に形成した第１層２Ａと第２層２
Ｂからなる２層の積層構造の配線層の下層である上記第
１層２Ａを純クローム（Ｃｒ）、上層である上記第２層
をクロームとモリブデンの合金層（Ｃｒ−Ｍｏ）とした
とき、エッチング液中での第１層２Ａの腐食電位を高く
（Ｈ）し、第２層２Ｂの腐食電位を低く（Ｌ）すること
により、エッチング薬液に浸漬したときに、両者間に電
池反応が生起する。この電池反応により、エッチングは
図中矢印Ｅに示したように進行する。
【００４５】電池反応の影響で上下層の界面が最もエッ
チング速度が大きくなり、下層２Ａ全体の側端面は順テ
ーパ形状に加工され、上層２Ｂの側端面は基板１の面と
垂直な形状あるいは若干逆テーパ形状に加工される。
【００４６】このように、２種類の異なる組成の上下層
間の電池反応によって、相対的に上層のエッチング速度
を加速させる場合、上層よりも下層の腐食電位を高く設
定することが不可欠である。しかも、側端面を順テーパ
形状に加工するためには下層のエッチング時にも上層の
サイドエッチングが進行する必要がある。したがって、
上下層は同一のエッチング薬液でエッチングが進行する
ように同一の合金系か、あるいは別の金属であっても同
一のエッチング薬液でエッチングされる材料とする必要
がある。
【００４７】そして、両者の腐食電位差があまり大きい
と上層だけが急激にエッチングされて下層のエッチング
が進まないか、エッチングがなされてもテーパ角が小さ
くなってしまう。そのため、上下層の腐食電位差は１０
ｍＶ以上３００ｍＶ以下とするのが望ましいことが実験
的により分かった。
【００４８】その中でも、３０ｍＶ以上２００ｍＶ以下
で所望のテーパ角を得ることができた。
【００４９】この条件を満たせば、上下層それぞれの単
独でのエッチング速度に関係なく、また単独での下層の
組成のエッチング速度が上層のエッチング速度より大き
くても、両者を積層構造とすることで所望とするテーパ
形状を持った配線の形成が可能となる。
【００５０】このように、基板上に形成する配線の側端
面にテーパ形状を持たせたことで、その上に形成する絶
縁膜のステップカバレージが良好となり、絶縁耐圧の劣
化や上部に形成される他の配線（上部配線）の上記下層
配線乗り越え部分でのＣＶＤ絶縁膜等の薄膜（ＣＶＤ
膜）にクラックが入り、これがその上層に成膜するドレ
イン配線やソース配線の断線を招くという問題が解消さ
れる。
【００５１】なお、上記の電池反応を利用したエッチン
グにおいて、上層の層厚を小さくすれば、その側端面の
形状が基板面に垂直あるいは逆テーパ系形状であって
も、その後に上部に形成される膜のステップカバレージ
の不良は回避できる。
【００５２】図６は上層と下層の膜厚比を変化させたと
きのゲート配線部に形成したＣＶＤ膜に入るクラックの
長さ変化の説明図であって、横軸に下層の膜厚ａと上層
の膜厚ｂの比ａ／ｂを、縦軸にクラック長さ（ｎｍ）を
取って示す。なお、同図中の膜断面図において、ＣＬは
クラックを示す。
【００５３】同図に示したように、上層の膜ａが下層の
膜ｂより厚い場合、すなわちａ／ｂが１以上の場合には
ＣＶＤ膜のゲート配線２への絶縁膜６のカバレージが悪
く、長いクラックが生じる。
【００５４】これに対し、ａ／ｂが減少するにつれてク
ラックが入り難くなり、ゲート／ドレイン間の耐圧は向
上する。
【００５５】そして、ａ／ｂが０．３以下になるように
上層２Ｂの膜厚を薄く形成することで、クラックが皆無
ないしは実用上問題のない状態にすることができる。例
えば、下層２Ａの膜厚を２００ｎｍとしたとき、上層２
Ｂの膜厚は６０ｎｍ以下でクラックは殆ど入らない優れ
たカバレージを実現できる。
【００５６】上層２Ｂの膜厚が薄い程、その上に成膜さ
れる絶縁膜のクラック発生の影響を低減できるが、薄膜
を基板全面に形成するための不可欠の膜厚は１０ｎｍ以
上であるため、上層２Ｂの膜厚は１０ｎｍ以上６０ｎｍ
以下とするのが望ましい。
【００５７】図７は純ＣｒとＣｒ−Ｍｏ合金の硝酸第２
セリウム水溶液での腐食電位の変化をＭｏ濃度を変えて
測定した結果の説明図である。
【００５８】純ＣｒすなわちＭｏ濃度が０の場合の腐食
電位は１１５０ｍＶ、Ｃｒ−５０ｗｔ．％Ｍｏ合金の場
合は１１００ｍＶである。この両者の電位差を利用する
ことで図６に示したテーパエッチングが可能となる。な
お、純Ｍｏの腐食電位は３６０ｍＶと低いために、Ｍｏ
濃度が高くなる程Ｃｒ−Ｍｏ合金の腐食電位は低下す
る。
【００５９】図８は純Ｃｒと組み合わせるＣｒ−Ｍｏ合
金の組成を変化させたときのテーパ角変化の説明図であ
る。
【００６０】図示されたように、Ｍｏ濃度が０の場合、
即ち純Ｃｒの場合はＣｒ単独の配線となり、テーパ角は
９０度（基板面と垂直）になり、Ｃｒ−５０ｗｔ．％Ｍ
ｏの場合には５５度となる。上層のＭｏ濃度が高くなる
と共に、テーパ角は低減する。テーパ角が低い方がＣＶ
Ｄ膜および配線膜のカバレージが良好となる一方、サイ
ドエッチ量が大きくなって、パターン精度が低下する。
したがって、テーパ角は必要に応じて１０〜６０度の範
囲で選択する。
【００６１】上記した技術事項に基づいた本発明によれ
ば、基板面内のテーパ角分布を大幅に改善できる。
【００６２】また、フォトレジストと金属薄膜との間へ
のエッチング液の浸み込みを利用するテーパ加工の場
合、フォトレジストと金属薄膜との密着性の面内ばらつ
きを反映してテーパ角が大きくばらつき、中央部と周辺
部とでテーパ角が２倍程開くことがある。これに対し、
本発明の場合、、上記腐食電位差が使用する材料によっ
て決まっているものであることから、上層膜と下層膜と
の電位差を利用した本発明によれば、エッチングしたテ
ーパ角の面内ばらつきが極めて小さく、±９％以内に制
御することができる。
【００６３】本発明を逆スタガ型ＴＦＴにおけるゲート
配線の形成に適用した場合、その上部に形成されるＳｉ
Ｎ等からなる絶縁膜（ゲート絶縁膜）、ａ−Ｓｉ半導体
膜、ドレイン配線等のステップカバレージが良好とな
り、その結果、絶縁耐圧の向上やドレイン配線の断線不
良率が低減される。
【００６４】また、Ｍｏを添加した上層はフッ素系ガス
でドライエッチングしても、フッ化物が形成され難く、
酸化雰囲気中でも酸化され難くいため、当該電極上に形
成した他の電極とのコンタクトが良好に保たれる。
【００６５】
【発明の実施の形態】以下、本発明の実施の形態につ
き、実施例を参照して詳細に説明する。
【００６６】図１は本発明による液晶表示素子の要部構
造を説明する部分断面図、図２は同要部構造を説明する
部分平面図であって、前記図１１と同様に、１はＴＦＴ
基板、１’はフィルタ基板、２はゲート電極、３はドレ
イン電極、４はソース電極、５は画素電極、６は絶縁
膜、７は半導体層、７Ａはコンタクト層、８は保護膜、
８Ａはコンタクトホール、９はカラーフィルタ、１０は
ブラックマトリクス、１１は平滑層、１２は共通電極、
ＴＦＴは薄膜トランジスタ、Ｃａｄｄは付加容量素子、
ＬＣは液晶を示す。そして、３Ａ，３Ｂはドレイン電極
３、４Ａ，４Ｂはソース電極４をそれぞれ構成するＣｒ
−Ｍｏの合金層と純Ｃｒとの積層部、２Ａはゲート電極
２を構成する第１層（下層）、２Ｂは同第２層（上層）
である。
【００６７】上記ゲート電極２の下層２Ａは純Ｃｒ層で
あり、上層２ＢはＣｒ−Ｍｏの合金層である。そして、
下層２Ａの厚みは１５０ｎｍ、上層２Ｂの厚みは５０ｎ
ｍとして当該配線の側端面の大部分に良好な順テーパを
付けている。なお、上層２Ｂの側端面は図１に示したよ
うに基板面に垂直な形状であるが、その層厚が小さいた
めに、配線全体としての順テーパ形状にあまり影響しな
い。
【００６８】このように、ゲート電極２を積層構造とし
て第１層の純Ｃｒ層に良好な順テーパを形成したことに
より、その上部に形成されるドレイン電極３やソース電
極４の断線が防止され、また絶縁膜６にクラックあるい
はピンホールが発生する不具合を回避できる。また、基
板と接する下層を純Ｃｒ層としたことでゲート電極２と
基板との密着性が高まり、熱応力等による配線の剥離を
防止できる。
【００６９】上記のようにゲート電極２を形成した基板
１の表面の全域には、ゲート電極２と、後述するように
ドレイン電極３およびソース電極４との層間絶縁を図る
ための絶縁膜６として窒化シリコン（ＳｉＮ）膜が形成
される。
【００７０】そして、ゲート電極２とドレイン電極３お
よびソース電極４で囲まれる画素領域の一角における絶
縁膜６の上部には薄膜トランジスタＴＦＴが形成され
る。この薄膜トランジスタＴＦＴの形成領域において
は、ゲート絶縁膜として機能する前記絶縁膜６の上層で
前記ゲート電極２の上部に位置する絶縁膜６の表面には
ゲート電極２に跨がるようにしてアモルファスシリコン
（ａＳｉ）からなる半導体層７が形成されている。
【００７１】そして、この半導体層７は、ソース電極４
の形成領域の下層となるように形成されている。ソース
電極４を半導体層７との積層構造とするのは、段切れ防
止と交差するゲート電極２との間の容量を低減させるた
めである。
【００７２】薄膜トランジスタＴＦＴの形成領域におけ
る半導体層７の表面にはドレイン電極３およびソース電
極４が形成され、これら各電極３，４はそれを平面的に
見た場合に前記ゲート電極２を間にして互いに対向して
配置される。
【００７３】なお、半導体層７の表面のドレイン電極３
およびソース電極４との界面には当該半導体層７に高濃
度の不純物がドープされたコンタクト層７Ａが形成され
ている。この高濃度の不純物層は、半導体層７を形成し
た時点でその全面に形成されており、その後に形成する
各電極３，４をマスクとして当該各電極３，４から露出
している不純物層をエッチングすることによって形成さ
れる。
【００７４】そして、ドレイン電極３およびソース電極
４は、同一の工程で、かつ同一の材料で形成されるよう
になっている。この材料の一例としては、ゲート電極２
と同様の積層配線を用いる。また、ＣｒとＭｏの単層合
金層を用いてもよい。
【００７５】また、図２に示したように、ソース電極４
は画素電極５の形成領域にまで延在して形成され、この
延在部において前記画素領域５とのコンタクトをとるよ
うに構成されている。
【００７６】ここで、ソース電極４はドレイン電極４と
同一材料で形成され、ＣｒとＭｏとの合金層３Ｂ，４Ｂ
と純Ｃｒ層３ＡＭ４Ａとの積層構造によって形成されて
いる。
【００７７】このように加工された基板１の表面の全域
には、前記薄膜トランジスタＴＦＴへの液晶の直接接触
を回避するために、例えばシリコン窒化膜（ＳｉＮ）か
らなる保護膜８が形成される。この保護膜８には前記ソ
ース電極４の延在部の一部を露出させるコンタクトホー
ル８Ａが形成されている。
【００７８】そして、この保護膜８の上面における画素
領域内には、例えばＩＴＯ膜からなる画素電極５が形成
される。この画素電極５はコンタクトホール８Ａを通し
てソース電極４と電気的接続が可能となるようになって
いる。
【００７９】この場合、画素電極５の一部は、薄膜トラ
ンジスタＴＦＴを駆動するためのゲート電極２とは異な
る他の隣接ゲート電極２’上まで延在するように形成さ
れ、これによって画素電極５と隣接ゲート電極２’との
間に介在される絶縁膜６および保護膜８の積層体を誘電
体膜とする付加容量Ｃａｄｄが構成される。
【００８０】なお、図１に示したように、上記のように
各種の成膜がなされた基板１は液晶ＬＣを挟んで他方の
基板（透明基板）１’と貼り合わせられる。この他方の
基板１’の液晶ＬＣ側にはブラックマトリクス１０で区
画された複数のカラーフィルタ９と、このカラーフィル
タ９を覆う平滑層１１を介して各画素領域に共通な共通
電極１２が例えばＩＴＯで形成されている。
【００８１】以上説明した構成とすることによって、ド
レイン電極，ソース電極の断線や短絡が低減され、高信
頼性の液晶表示装置を得ることができる。
【００８２】次に、本発明による液晶表示装置の製造方
法の一例を図１〜図４を参照して説明する。
【００８３】図３および図４は本発明による液晶表示装
置の製造方法の一例を説明する概略工程図であって、図
１および図２と同一符号は同一部分に対応する。
【００８４】先ず、ガラス基板１の主表面の全域にスパ
ッタリング法等を用いて純Ｃｒ層の第１層（下層）２Ａ
を１５０ｎｍ厚に成膜する（図３のａ）。
【００８５】次に、第１層の上層を覆ってスパッタリン
グ法等を用いてＣｒ−５０Ｗｔ．％Ｍｏの合金層を膜厚
５０ｎｍに成膜して第２層（上層）２Ｂを形成して、主
としてＣｒ配線となる積層構造体を形成する（図３の
ｂ）。この積層構造体はゲート電極２となるものであ
る。
【００８６】上記積層構造体の上面の全域にフォトレジ
スト２０を塗布し（図３のｃ）、ゲート電極２と一体に
形成される薄膜トランジスタＴＦＴのゲート電極端子２
Ｃ等のパターンを有するフォトマスク２０ａを介してフ
ォトレジスト２０を選択的に露光する。
【００８７】その後、フォトレジスト２０を現像し、ゲ
ート電極２と、ゲート電極端子２Ｃ等の形成領域以外の
領域に相当するフォトレジスト部分を除去して、当該除
去部分の上記積層構造体を露出させる（図４のｄ）。
【００８８】残存したフォトレジスト２０をマスクとし
て、露出された積層構造体をエッチング薬液中に浸漬し
てエッチング処理を行う。このエッチング薬液として
は、硝酸第２セリウムアンモン水溶液を用いる。このエ
ッチング処理時、積層構造体を構成する上下層のそれぞ
れの腐食電位は、前記図７で説明したように、上層のＣ
ｒ−５０Ｗｔ．％Ｍｏの合金層が１１００ｍＶ、下層の
純Ｃｒが１１５０ｍＶであり、両者の間に５０ｍＶの電
位差が生じる。上層の腐食電位を下層のそれより低くす
ることで腐食電位の低い上層を電池反応で下層よりも速
くエッチングさせ、ゲート電極２の両側の側端面に良好
な順テーパ角を付けることができる（図４のｅ）。この
とき、上層の側端面は基板面に垂直形状または逆テーパ
となるので、上層の層厚を下層のそれより薄く形成する
のが望ましい。例えば、上層を５０ｎｍ厚に、下層を１
５０ｎｍとする。
【００８９】エッチング処理が終了した後、フォトレジ
スト２０を除去し、エッチング処理で残存した積層膜に
よってゲート電極２、ゲート電極端子２Ｃ等が形成され
る（図４のｆ）。
【００９０】以下、上記の工程でゲート電極２、ゲート
電極端子２Ｃ等が形成された基板１に対して、下記の工
程でＴＦＴ基板を加工する。
【００９１】先ず、上の各工程によりゲート電極２、ゲ
ート電極端子２Ｃ等が形成された基板１の主表面の全域
にシリコン窒化物からなる絶縁層６、ｉ型アモルファス
Ｓｉからなる半導体層７、およびｎ型の不純物がドーピ
ングされたアモルファスＳｉ半導体コンタクト層７Ａ
を、例えばＣＶＤ法を用いて順次形成する。
【００９２】 この場合、同一のＣＶＤ装置を用いて、
連続的に絶縁層６、半導体層７、およびｎ型の不純物が
ドーピングされた半導体コンタクト層７Ａを順次形成す
ることによって製造工程を簡略化できる。このとき、図
１に示したゲート電極１Ｃを全体として順テーパに加工
してあることで、このゲート電極１Ｃの上層に成膜する
ＣＶＤによるゲート絶縁膜のカバレージが良好となり、
ゲート絶縁膜の欠陥やさらにその上層に乗り上げ形成さ
れるドレイン線やソース電極等とゲート電極間の短絡あ
るいはこれらの断線が回避される。
【００９３】そして、上記ｎ型の不純物がドーピングさ
れた半導体コンタクト層７Ａの上面の全域にフォトレジ
スト膜を塗布し、薄膜トランジスタＴＦＴのパターンが
形成されたフォトマスクを介して選択的に露光を行う。
【００９４】その後、上記フォトレジスト膜を現像して
薄膜トランジスタＴＦＴの形成領域以外の領域のフォト
レジスト膜を除去し、この除去された部分から上記ｎ型
の不純物がドーピングされた半導体コンタクト層７Ａの
上面を露出させる。
【００９５】残存したフォトレジスト膜をマスクとし
て、このマスクから露出した上記半導体コンタクト層７
Ａおよびその下層の半導体層７を選択的にエッチングす
る。
【００９６】この場合、半導体層７の下層に位置する絶
縁膜層６はエッチングすることなく残存させる。
【００９７】これにより、薄膜トランジスタＴＦＴの形
成領域において、ゲート絶縁層となるシリコン窒化膜、
ｉ型アモルファスＳｉ半導体層、およびコンタクト層と
なるｎ型不純物がドーピングされたアモルファスＳｉ半
導体層が順次形成されることになる。
【００９８】また、その後に形成されるソース電極４の
下層には、ｎ型の不純物がドーピングされた半導体コン
タクト層７Ａおよび半導体層７の積層構造が形成され
る。
【００９９】 さらに、上記のようにして加工された基
板１の主表面の全域に、例えばスパッタリング法を用い
てＣｒとＭｏの合金層と純Ｃｒ層の積層構造を形成す
る。この積層構造は、ソース電極４およびドレイン電極
３、ドレイン電極端子３Ｂ等のパターンが形成されたフ
ォトマスクを介して上記フォトレジストを選択露光す
る。
【０１００】その後、前記フォトレジスト膜を現像する
ことによって、ソース電極４およびドレイン電極３、ド
レイン電極端子３Ｂ等の形成領域以外の領域に相当する
フォトレジスト膜を除去し、この除去された部分から上
記合金膜を露出させる。
【０１０１】そして、残存したフォトレジスト膜をマス
クとして、このマスクから露出した上記合金層を選択エ
ッチングする。
【０１０２】これにより、残存した合金層によって、ソ
ース電極４およびドレイン電極３、ドレイン電極端子３
Ｂ等が形成される。
【０１０３】さらに、上記薄膜トランジスタＴＦＴの形
成領域に形成された半導体層７の上層であってｎ型の不
純物がドーピングされた半導体コンタクト層７Ａを上記
のソース電極４およびドレイン電極３をマスクとして選
択エッチングする。これにより、残存した前記ｎ型不純
物がドーピングされた半導体コンタクト層７Ａは半導体
層７に対するソース電極４およびドレイン電極３との界
面にのみ形成され、コンタクト層７Ａとして機能するよ
うになる。
【０１０４】次に、上記の各工程で加工された基板１の
主表面の全域にシリコン窒化物からなる保護膜８を、例
えばプラズマＣＶＤ法により成膜する。この際、ソース
電極４、ドレイン電極３の側端縁が下層のゲート電極２
の形状に倣って全体として順テーパ形状に形成されてい
るため、保護膜８によるステップカバレージが良好とな
り、ゲート電極およびドレイン配線の乗り上げ部でのピ
ンホール等の膜欠陥の少ない保護膜８を得ることができ
る。また、ゲート電極およびドレイン電極が順テーパ形
状に加工されることで薄膜トランジスタＴＦＴ形成部分
の表面の段差は緩やかなものとなる。
【０１０５】そして、上記保護膜８にコンタクト穴８Ａ
を形成する。この際、同時にドレイン電極端子３Ｂ上の
上面に形成されている保護膜８およびゲート電極端子２
Ｃ上の上面に形成されている保護膜８に開口を形成す
る。
【０１０６】上記の保護膜８の加工に用いたマスクをそ
のまま用いてドライエッチングを施す。これにより、絶
縁層６にスルーホール穴空けがなされ、ゲート電極端子
２Ｃ，ドレイン電極端子、３Ｂおよび所望の領域におい
ては基板１の表面が露出するまで開口が形成されること
になる。ドライエッチングガスでスルーホールを形成す
る際、オーバーエッチング時間に電極表面がガスに曝さ
れる。このソース電極表面をＣｒ−Ｍｏ合金層とするこ
とで、純Ｃｒ層とした場合に比較してフッ化物や塩化物
の形成が少なく、したがって上部のＩＴＯ膜とのコンタ
クト特性を大幅に向上させることができる。
【０１０７】このように加工された基板１の表面の全領
域にＩＴＯ膜を形成する。このＩＴＯ膜の厚さとしては
７０〜３００ｎｍが適当であり、本例ではそれを１４０
ｎｍとした。
【０１０８】上記ＩＴＯ膜の表面の全域にフォトレジス
ト膜を形成し、画素電極５やゲート電極、ドレイン電極
端子等のパターンを有するフォトマスクを介してフォト
レジスト膜の選択露光を行う。
【０１０９】そして、フォトレジスト膜を現像し、画素
電極５や各ゲート電極、ドレイン電極端子等の形成領域
以外のフォトレジスト膜を除去する。
【０１１０】残存したフォトレジスト膜をマスクとし
て、このマスクから露出した上記ＩＴＯ膜を選択エッチ
ングする。これにより、残存されたＩＴＯ膜によって上
記画素電極５等が形成される。
【０１１１】上記した各工程で所要の配線、電極、等を
形成したＴＦＴ基板１に図１に示したフィルタ基板１’
を貼り合わせ、両者の間隙に液晶ＬＣを封入して液晶パ
ネルが得られる。なお、図示していないが、アクティブ
フィルタ基板の液晶ＬＣと接する面には液晶ＬＣの分子
を初期配向させるための配向膜が成膜されている。
【０１１２】このようにして製造した液晶パネルを、前
記図７で説明したような各種の構成材と共に組み立てて
液晶表示装置を得る。
【０１１３】なお、上記の実施例では、ゲート電極２の
材料として、基板側の層（第１層；下層に純Ｃｒを、上
層（第２層）にＣｒ−Ｍｏの単層合金層を用い、ドレイ
ン電極３とソース電極４としてＣｒ−Ｍｏの単層合金層
を用いているが、本発明はこれに限るものではなく、ド
レイン電極もゲート電極と同様の積層構造としてもよ
く、その場合の製造方法はゲート電極と同様である。
【０１１４】又、上記Ｃｒに代えてアルミニウム（Ａ
ｌ）、チタン（Ｔｉ）、タングステン（Ｗ）、その他本
発明が着目した加工特性を有する電極材料としての金属
材料を単体あるいは合金の形で使用することができるこ
とは言うまでもない。
【０１１５】
【発明の効果】以上説明したように、本発明によれば、
薄膜トランジスタＴＦＴ基板に形成する、特に走査信号
線の側端面に良好な順テーパ形状を付与することが可能
となり、その上部に位置する各種の薄膜の亀裂、ピンホ
ール、あるいは断線等の膜欠陥、上下層間の短絡等を防
止できる。
【０１１６】また、特に走査信号線の材料としてクロー
ム層を下層とクローム−モリブデン合金層を上層とした
積層構造を採用したことでその上部に形成される他の走
査信号線や電極等の金属薄膜とのコンタクトが良好とな
る。さらに、基板側の層に純クロームを用いたことで基
板との密着性が高まり、その後の加工工程での熱履歴や
熱応力等による膜剥離が防止される。
【０１１７】そして、下層配線の側端面に順テーパ形状
を付与したことで、薄膜トランジスタ基板の表面の凹凸
が緩やかとなり、液晶の配向不良等が低減し、コントラ
ストの良好な液晶表示装置を提供することができる。
【０１１８】なお、本発明は上記実施例で説明した、所
謂縦電界型の液晶表示装置に限るものではなく、共通電
極もアクティブマトリクス基板側に形成した、所謂横電
界型の液晶表示装置、あるいは電極配線等が互いに交差
する乗り越え部を有する他の型式の液晶表示装置および
類似の各種半導体装置にも同様に適用できる。
【図面の簡単な説明】
【図１】本発明による液晶表示素子の要部構造を説明す
る部分断面図である。
【図２】本発明による液晶表示素子の要部構造を説明す
る部分平面図である。
【図３】本発明による液晶表示装置の製造方法の一例を
説明する概略工程図である。
【図４】本発明による液晶表示装置の製造方法の一例を
説明する図３に続く概略工程図である。
【図５】上層と下層の腐食電位に差を持たせたときの電
池反応によるエッチングの進行状態を説明する模式図で
ある。
【図６】上層と下層の膜厚比を変化させたときのゲート
配線部に形成したＣＶＤ膜に入るクラックの長さ変化の
説明図である。
【図７】純ＣｒとＣｒ−Ｍｏ合金の硝酸第２セリウム水
溶液での腐食電位の変化をＭｏ濃度を変えて測定した結
果の説明図である。
【図８】純Ｃｒと組み合わせるＣｒ−Ｍｏ合金の組成を
変化させたときのテーパ角変化の説明図である。
【図９】本発明による配向膜を用いたアクティブマトリ
クス型液晶表示装置の全体構成を説明する展開斜視図で
ある。
【図１０】図７に示した液晶表示装置を構成するＴＦＴ
基板の１画素付近の配線構造を説明する模式図である。
【図１１】従来技術による液晶表示装置の構成例を説明
するＴＦＴ付近の構造を説明する部分断面図である。
【符号の説明】
１ ＴＦＴ基板 １’ フィルタ基板 ２ 走査信号線（ゲート電極） ２Ａ 走査信号線（ゲート電極）を構成する第１層（下
層） ２Ｂ 同第２層（上層） ３ ドレイン電極 ４ ソース電極 ５ 画素電極 ６ 絶縁膜 ７ 半導体層 ７Ａ コンタクト層 ８ 保護膜 ８Ａ コンタクトホール ９ カラーフィルタ １０ ブラックマトリクス １１ 平滑層 １２ 共通電極 ＴＦＴ 薄膜トランジスタ Ｃａｄｄ 付加容量素子。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高畠 勝 千葉県茂原市早野3300番地 株式会社 日立製作所電子デバイス事業部内 (72)発明者 鬼沢 賢一 茨城県日立市大みか町七丁目１番１号 日立製作所日立研究所内 (56)参考文献 特開 平７−301822（ＪＰ，Ａ) 特開 平４−316024（ＪＰ，Ａ) 特開 平６−177381（ＪＰ，Ａ) 特開 平８−116065（ＪＰ，Ａ) 特開 平10−81981（ＪＰ，Ａ) 特開 平９−197435（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G02F 1/136 500 G02F 1/1343

Claims (17)

    (57)【特許請求の範囲】
  1. 【請求項１】 絶縁性基板の上に第１の金属層と、前記
    第１の金属層とは腐食電位が異なる第２の金属層を前記
    第１の金属層上に形成してなる積層構造の配線または電
    極であって、 前記第１の金属層と第２の金属層の腐食電位の差に基づ
    き、前記第１の金属層の側端が順テーパ形状に形成さ
    れ、前記第２の金属層の側端が垂直形状に形成される こ
    とを特徴とする液晶表示装置。
  2. 【請求項２】 絶縁性基板の上に第１の金属層と、前記
    第１の金属層とは腐食電位が異なる第２の金属層を前記
    第１の金属層上に形成してなる積層構造の配線または電
    極であって、 前記第１の金属層と第２の金属層の腐食電位の差に基づ
    き、前記第１の金属層の側端が順テーパ形状に形成さ
    れ、前記第２の金属層の側端が逆テーパ形状に形成され
    る ことを特徴とする液晶表示装置。
  3. 【請求項３】 前記第１の金属層と第２の金属層の膜厚
    の比を０．３以下としたことを特徴とする請求項１又は
    ２に記載の液晶表示装置。
  4. 【請求項４】 前記第２の金属層の上層に絶縁膜をＣＶ
    Ｄ法で形成したことを特徴とする請求項１又は２に記載
    の液晶表示装置。
  5. 【請求項５】 走査信号線、映像信号線、画素電極を含
    む複数の配線、および前記走査信号線と映像信号線に接
    続して画素を制御するアクティブ素子を備えた絶縁性基
    板を具備する液晶表示装置において、 前記走査信号線、映像信号線、画素電極を含む複数の配
    線または電極の少なくとも一つが、第１の金属層と、前
    記第１の金属層とは腐食電位が異なる第２の金属層を前
    記第１の金属層上に形成してなる積層構造の配線又は電
    極であって、 前記第１の金属層と第２の金属層の腐食電位の差に基づ
    き、前記第１の金属層の側端が順テーパ形状に形成さ
    れ、前記第２の金属層の側端が垂直形状に形成される こ
    とを特徴とする液晶表示装置。
  6. 【請求項６】 走査信号線、映像信号線、画素電極を含
    む複数の配線、および前記走査信号線と映像信号線に接
    続して画素を制御するアクティブ素子を備えた絶縁性基
    板を具備する液晶表示装置において、 前記走査信号線、映像信号線、画素電極を含む複数の配
    線または電極の少なくとも一つが、第１の金属層と、前
    記第１の金属層とは腐食電位が異なる第２の金属層を前
    記第１の金属層上に形成してなる積層構造の配線又は電
    極であって、 前記第１の金属層と第２の金属層の腐食電位の差に基づ
    き、前記第１の金属層の側端が順テーパ形状に形成さ
    れ、前記第２の金属層の側端が逆テーパ形状に形成され
    る ことを特徴とする液晶表示装置。
  7. 【請求項７】 前記走査信号線が、前記第１の金属層と
    第２の金属層の積層構造を有することを特徴とする請求
    項５又は６に記載の液晶表示装置。
  8. 【請求項８】 前記映像信号線が、前記第１の金属層と
    第２の金属層の積層構造を有することを特徴とする請求
    項５又は６に記載の液晶表示装置。
  9. 【請求項９】 前記画素電極が、前記第１の金属層と第
    ２の金属層の積層構造を有することを特徴とする請求項
    ５又は６に記載の液晶表示装置。
  10. 【請求項１０】 前記第１の金属層と第２の金属層の膜
    厚の比を０．３以下としたことを特徴とする請求項５又
    は６に記載の液晶表示装置。
  11. 【請求項１１】 前記第２の金属層の上層に絶縁膜をＣ
    ＶＤ法で形成したことを特徴とする請求項５又は６に記
    載の液晶表示装置。
  12. 【請求項１２】 絶縁性基板の上に第１の金属層と、前
    記第１の金属層とは腐食電位が異なる第２の金属層を前
    記第１の金属層上に形成してなる積層構造の配線または
    電極を備えた液晶表示装置において、 前記第１の金属層が純クローム、前記第２の金属層がク
    ロームとモリブデンを主成分とする合金からなることを
    特徴とする液晶表示装置。
  13. 【請求項１３】 絶縁性基板の上に第１の金属層と、前
    記第１の金属層とは腐食電位が異なる第２の金属層を前
    記第１の金属層上に形成してなる積層構造の配線または
    電極を備えた液晶表示装置において、 前記第１の金属層がクローム、前記第２の金属層がクロ
    ームとモリブデンを主成分とする合金からなることを特
    徴とする液晶表示装置。
  14. 【請求項１４】 前記絶縁性基板の面に対して、前記第
    １の金属層の側端が順テーパ形状を有し、前記第２の金
    属層の側端が垂直形状を有することを特徴とする請求項
    １２又は１３に記載の液晶表示装置。
  15. 【請求項１５】 前記絶縁性基板の面に対して、前記第
    １の金属層の端部が順テーパ形状を有し、前記第２の金
    属層の端部が逆テーパ形状を有することを特徴とする請
    求項１２又は１３に記載の液晶表示装置。
  16. 【請求項１６】 前記第１の金属層と第２の金属層の膜
    厚の比を０．３以下としたことを特徴とする請求項１２
    又は１３に記載の液晶表示装置。
  17. 【請求項１７】 前記第２の金属層の上層に絶縁膜をＣ
    ＶＤ法で形成したことを特徴とする請求項１２又は１３
    に記載の液晶表示装置。
JP9155238A 1997-06-12 1997-06-12 液晶表示装置 Expired - Lifetime JP2985124B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP9155238A JP2985124B2 (ja) 1997-06-12 1997-06-12 液晶表示装置
TW91108725A TW573199B (en) 1997-06-12 1998-06-03 Liquid crystal display device
TW087108734A TW557392B (en) 1997-06-12 1998-06-03 Liquid crystal display device
US09/092,078 US6404473B1 (en) 1997-06-12 1998-06-05 Display device having a wiring multi-layered structure with tapered first layer and a manufacturing process for the tapered structure
EP98110342A EP0884624A3 (en) 1997-06-12 1998-06-05 Liquid crystal display device
KR1019980021843A KR100643960B1 (ko) 1997-06-12 1998-06-12 액정표시장치와 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9155238A JP2985124B2 (ja) 1997-06-12 1997-06-12 液晶表示装置

Publications (2)

Publication Number Publication Date
JPH112843A JPH112843A (ja) 1999-01-06
JP2985124B2 true JP2985124B2 (ja) 1999-11-29

Family

ID=15601565

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9155238A Expired - Lifetime JP2985124B2 (ja) 1997-06-12 1997-06-12 液晶表示装置

Country Status (5)

Country Link
US (1) US6404473B1 (ja)
EP (1) EP0884624A3 (ja)
JP (1) JP2985124B2 (ja)
KR (1) KR100643960B1 (ja)
TW (2) TW557392B (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW480554B (en) * 1999-07-22 2002-03-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
KR100504531B1 (ko) * 1999-12-15 2005-08-03 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치
KR100660811B1 (ko) * 1999-12-31 2006-12-26 엘지.필립스 엘시디 주식회사 액정 표시장치용 배선 형성방법
US6825488B2 (en) 2000-01-26 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2008083731A (ja) * 2000-01-26 2008-04-10 Semiconductor Energy Lab Co Ltd 半導体装置
KR100628257B1 (ko) * 2000-10-20 2006-09-27 엘지.필립스 엘시디 주식회사 반사형 및 반투과형 ｌｃｄ의 구조
JP2002245947A (ja) * 2000-12-15 2002-08-30 Canon Inc 細線を有する基板及びその製造方法及び電子源基板及び画像表示装置
KR100796749B1 (ko) * 2001-05-16 2008-01-22 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 어레이 기판
KR20030016051A (ko) * 2001-08-20 2003-02-26 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
US6853173B2 (en) * 2002-01-25 2005-02-08 Broadcom Corporation Programmable dual mode hysteretic power output controller
KR100905472B1 (ko) * 2002-12-17 2009-07-02 삼성전자주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 액정 표시장치
KR100939560B1 (ko) * 2003-06-30 2010-01-29 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
KR100543001B1 (ko) * 2003-09-03 2006-01-20 삼성에스디아이 주식회사 박막 트랜지스터 및 액티브 매트릭스 평판 표시 장치
AT500259B1 (de) * 2003-09-09 2007-08-15 Austria Tech & System Tech Dünnschichtanordnung und verfahren zum herstellen einer solchen dünnschichtanordnung
JP2006148050A (ja) * 2004-10-21 2006-06-08 Seiko Epson Corp 薄膜トランジスタ、電気光学装置、及び電子機器
KR101219037B1 (ko) * 2005-07-01 2013-01-09 삼성디스플레이 주식회사 박막 표시판 및 그 제조 방법
JP5066836B2 (ja) * 2005-08-11 2012-11-07 セイコーエプソン株式会社 電気光学装置及び電子機器
JP5234301B2 (ja) * 2005-10-03 2013-07-10 Ｎｌｔテクノロジー株式会社 薄膜トランジスタ、薄膜トランジスタアレイ基板、液晶表示装置およびそれらの製造方法
KR101319301B1 (ko) * 2006-12-15 2013-10-16 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
JP5250832B2 (ja) 2007-07-09 2013-07-31 ゴールドチャームリミテッド アクティブマトリクス駆動表示装置
WO2012102314A1 (en) * 2011-01-28 2012-08-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device and semiconductor device
JP2016099492A (ja) 2014-11-21 2016-05-30 セイコーエプソン株式会社 液晶装置および電子機器

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2620240B2 (ja) * 1987-06-10 1997-06-11 株式会社日立製作所 液晶表示装置
US5264728A (en) * 1989-11-30 1993-11-23 Kabushiki Kaisha Toshiba Line material, electronic device using the line material and liquid crystal display
US5162933A (en) * 1990-05-16 1992-11-10 Nippon Telegraph And Telephone Corporation Active matrix structure for liquid crystal display elements wherein each of the gate/data lines includes at least a molybdenum-base alloy layer containing 0.5 to 10 wt. % of chromium
JP3194274B2 (ja) * 1991-04-16 2001-07-30 セイコーエプソン株式会社 アクティブマトリックス型液晶表示装置の製造方法
JP2952075B2 (ja) * 1991-06-12 1999-09-20 キヤノン株式会社 液晶素子の製造法
JPH06177381A (ja) * 1992-12-03 1994-06-24 Fujitsu Ltd 薄膜トランジスタマトリクスおよびその製造方法
JP2614403B2 (ja) * 1993-08-06 1997-05-28 インターナショナル・ビジネス・マシーンズ・コーポレイション テーパエッチング方法
US5528082A (en) * 1994-04-28 1996-06-18 Xerox Corporation Thin-film structure with tapered feature
US5693983A (en) 1994-04-28 1997-12-02 Xerox Corporation Thin-film structure with conductive molybdenum-chromium line
JPH08116065A (ja) * 1994-10-12 1996-05-07 Sony Corp 薄膜半導体装置
JP3132310B2 (ja) * 1994-11-18 2001-02-05 株式会社日立製作所 アクティブマトリクス型液晶表示装置
JPH10133216A (ja) * 1996-11-01 1998-05-22 Hitachi Ltd アクティブマトリクス型液晶表示装置
JPH09197435A (ja) * 1996-01-17 1997-07-31 Toshiba Corp 液晶表示装置、及びその製造方法
US6208400B1 (en) * 1996-03-15 2001-03-27 Canon Kabushiki Kaisha Electrode plate having metal electrodes of aluminum or nickel and copper or silver disposed thereon
US5670062A (en) * 1996-06-07 1997-09-23 Lucent Technologies Inc. Method for producing tapered lines

Also Published As

Publication number Publication date
EP0884624A2 (en) 1998-12-16
KR19990006908A (ko) 1999-01-25
JPH112843A (ja) 1999-01-06
TW573199B (en) 2004-01-21
US6404473B1 (en) 2002-06-11
EP0884624A3 (en) 1999-05-06
TW557392B (en) 2003-10-11
KR100643960B1 (ko) 2007-03-02

Similar Documents

Publication Publication Date Title
JP2985124B2 (ja) 液晶表示装置
JP3361278B2 (ja) 反射型液晶表示装置とその製造方法、ならびに回路基板の製造方法
US6433842B1 (en) Liquid crystal display device and method of manufacturing the same
US8111363B2 (en) Liquid crystal display device and fabricating method thereof
JP3785900B2 (ja) 液晶表示装置とその製造方法
US7889304B2 (en) Liquid crystal display and fabricating method thereof
US7656500B2 (en) Liquid crystal display device and fabricating method thereof
US6567145B1 (en) Liquid crystal display device having conductive lines formed with amorphous oxide conductive layer on metal layer and method of fabrication thereof
JP2000284326A (ja) 液晶表示装置とその製造方法
JP2002148659A (ja) 液晶表示装置
US20030112382A1 (en) Liquid crystal display device
JP2001255543A (ja) 液晶表示装置
JP4884864B2 (ja) Ｔｆｔアレイ基板及びその製造方法、並びにこれを用いた表示装置
JP2001142092A (ja) 液晶表示装置とその製造方法
KR100356452B1 (ko) 액정 표시 장치 및 그 제조 방법
JP2000214481A (ja) 液晶表示装置およびその製造方法
JP3372882B2 (ja) 反射型液晶表示装置における基板の製造方法
JPWO2007129480A1 (ja) 半透過型液晶表示装置及びその製造方法
JP2000171834A (ja) 液晶表示装置とその製造方法
JP2000066223A (ja) 液晶表示装置
JP2001005028A (ja) 液晶表示装置とその製造方法
JPH10341019A (ja) 積層膜の加工方法及びそれを用いた薄膜トランジスタ型液晶表示装置
JP2001147651A (ja) 電気回路基板及びこれを用いたｔｆｔアレイ基板及び液晶表示装置
JP2003177419A (ja) 液晶表示装置における基板および液晶表示装置
KR20000062893A (ko) 액정 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081001

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091001

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101001

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101001

Year of fee payment: 11

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313121

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111001

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121001

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121001

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131001

Year of fee payment: 14

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term